JP2002303859A - Manufacturing method for liquid crystal display device - Google Patents

Manufacturing method for liquid crystal display device

Info

Publication number
JP2002303859A
JP2002303859A JP2001391967A JP2001391967A JP2002303859A JP 2002303859 A JP2002303859 A JP 2002303859A JP 2001391967 A JP2001391967 A JP 2001391967A JP 2001391967 A JP2001391967 A JP 2001391967A JP 2002303859 A JP2002303859 A JP 2002303859A
Authority
JP
Japan
Prior art keywords
film
light
shielding film
alignment mark
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001391967A
Other languages
Japanese (ja)
Other versions
JP3508763B2 (en
Inventor
Shingo Egi
Mitsutoshi Miyasaka
光敏 宮坂
伸悟 恵木
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2001391967A priority Critical patent/JP3508763B2/en
Publication of JP2002303859A publication Critical patent/JP2002303859A/en
Application granted granted Critical
Publication of JP3508763B2 publication Critical patent/JP3508763B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To easily detect the accurate position of an alignment mark, to enhance the accuracy of the alignment to a counter substrate, to enhance the aperture ratio of a liquid crystal display device (1), to accurately open a contact hole in a doping position and to provide a structure and a means by which the alignment mark can be formed also in a doping stage for making an element minute (2).
SOLUTION: (1) An active matrix substrate which constitutes the liquid crystal display device has a laminated film consisting of a light shielding film and a transparent film formed on the upper part of the light shielding film and formed in a shape of a pattern for detecting a specific position as the alignment mark. (2) Doping is performed using the resist in which a pattern for doping and a pattern for alignment are formed as a mask to form the pattern directly as the alignment mark.
COPYRIGHT: (C)2002,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、アクティブマトリクス基板上に形成されたアライメントマークの構造とその製造方法に関する。 The present invention relates to the structure and its manufacturing method of the alignment mark formed on the active matrix substrate.

【0002】 [0002]

【従来の技術】1画素毎に薄膜トランジスタが形成されたアクティブマトリクス基板を用いた液晶表示装置は、 Description of the Prior Art Liquid crystal display device using an active matrix substrate which thin film transistors are formed for each pixel,
高いコントラストが得られ、多階調化しやすいことから、カラー液晶表示装置の主流となりつつある。 Provides high contrast, from the easy multi-gradation, it is becoming the mainstream of the color liquid crystal display device. また、 Also,
上記したアクティブマトリクス基板に液晶表示装置の駆動回路等の周辺回路を内蔵する技術も開発されており、 Technology with a built-in peripheral circuits such as a driving circuit of the liquid crystal display device on an active matrix substrate described above have also been developed,
ビデオカメラのビューファインダや、液晶プロジェクターの光シャッター用パネルとして製品化されている。 And a viewfinder of a video camera, has been commercialized as an optical shutter panel of the liquid crystal projector.

【0003】(1) 従来技術1(パネル組立) 液晶表示装置のパネル組立は、アクティブマトリクス基板上の画素電極と対向基板上の遮光パターンとを位置合わせして貼り合わせることにより行われている。 [0003] (1) panel assembly of the prior art 1 (panel assembly) liquid crystal display device is carried out by attaching to align the light-shielding pattern on the pixel electrode and the opposing substrate on the active matrix substrate.

【0004】図7に画素部平面図を示す。 [0004] A pixel portion plan view in Figure 7. 薄膜トランジスタが、能動層71と、ゲート絶縁膜を介して形成されたゲート電極72により形成されている。 Thin film transistor, an active layer 71, is formed by a gate electrode 72 formed via a gate insulating film. この図では、 In this figure,
ゲートラインと一体化されたゲート電極72が能動層7 A gate electrode 72 which is integral with the gate line active layer 7
1の上に位置する正スタガー構造の薄膜トランジスタとなっている。 It has a thin film transistor of the positive stagger structure located on one. ゲート電極72が能動層71の下に位置する逆スタガー構造の薄膜トランジスタを用いたものもある。 Gate electrode 72 is also one using a thin film transistor of a reverse stagger structure located below the active layer 71. ソースラインとも呼ばれる金属配線75と画素電極74は、薄膜トランジスタ上に形成された層間絶縁膜上に形成され、層間絶縁膜に開口されたコンタクトホール73を介して、能動層71に接続する。 Metal wiring 75 and the pixel electrode 74, also referred to as a source line, is formed on the interlayer insulating film formed over the thin film transistor via a contact hole 73 opened in the interlayer insulating film is connected to the active layer 71. 対向基板の遮光パターン76は、隣合う画素電極間を覆うように形成され、画素電極以外の領域を透過する光によるコントラストの低下を防いでいる。 Shielding pattern 76 of the counter substrate is formed so as to cover between adjacent pixel electrodes, thereby preventing a reduction in contrast due to light passing through the region other than the pixel electrodes. 貼り合わせでは、画素電極74 In bonding, the pixel electrode 74
と遮光パターン76との間に隙間が空かないように位置合わせする。 Aligning so as not empty gap between the light-shielding pattern 76. この位置合わせは、アクティブマトリクス基板上のアライメントマークと、対向基板上のアライメントマークを合わせることで行われる。 This alignment is performed by adjusting the alignment marks on the active matrix substrate, the alignment marks on the opposing substrate. アクティブマトリクス基板上のアライメントマークは、画素電極を構成する透明導電膜により形成され、対向基板上のアライメントマークは、遮光パターンを構成する遮光膜により形成される。 Alignment marks on the active matrix substrate is formed of a transparent conductive film forming the pixel electrode, an alignment mark on the opposing substrate is formed by the light shielding film which constitutes the light-shielding pattern. しかし、透明導電膜で形成したアライメントマークは識別しにくく、正確な位置を検出することが困難である。 However, the alignment mark formed of a transparent conductive film is difficult to identify, it is difficult to detect an accurate position. このため、特開昭61−194483号公報に開示されているような、透明膜のアライメントマーク形成方法が提案されている。 Therefore, as disclosed in JP-A-61-194483, the alignment mark forming method of the transparent film has been proposed. この方法は、透明膜を加工後、レジストを除去せずに、アライメントマーク形成部へ透光性の低い物質を付着させ、リフトオフ法によりレジスト剥離し、有色アライメントマークを形成するというものである。 This method, after processing a transparent film, without removing the resist, is deposited substance having a low light-transmissive to the alignment mark forming portion, the resist is removed by lift-off, is that forming the colored alignment mark. この方法を用いれば、アライメントマークを検出することが容易となる。 Using this method, it becomes easy to detect the alignment mark.

【0005】(2) 従来技術2(ドーピング) アクティブマトリクス基板製造工程では、基板上に既存するパターンと次工程の目的設計パターンを最適の位置関係に合わせる必要がある。 [0005] (2) In the prior art 2 (doping) an active matrix substrate production process, it is necessary to match the desired design pattern of the pattern and the next step of existing on the substrate in a positional relationship of the optimum. この位置合わせは、基板上のアライメントマークに次工程の目的設計パターンの加工用マスクを位置合わせすることで行われる。 This alignment is performed by the alignment mark on the substrate to align the processing mask object design pattern in the next step. しかし、 But,
製造工程のなかで、ドーピング工程は薄膜を加工しないため、基板上にアライメントマークを残せない。 Among the manufacturing process, since the doping process is not processing a thin film, it does not leave the alignment mark on the substrate. このため、ドーピング位置に次工程の目的設計パターンを位置合わせしたい場合には、ドーピング工程よりも前の工程で形成したアライメントマークに対して、ドーピング位置と次工程の目的設計パターンを双方とも合わせることで、ドーピング位置と次工程の目的設計パターンを間接的に合わせている。 Therefore, when it is desired to align the desired design pattern of the next step in the doping position, with respect to the alignment mark formed in the previous step than the doping step, also be combined with both the desired design pattern of doping position and the next step in, and indirectly align the object design pattern of doping position and the next step.

【0006】具体的な例を図9で説明する。 [0006] a specific example will be described in FIG. 図9は薄膜トランジスタで周辺回路を内蔵した場合に基本的な回路となるCMOSインバーター回路の平面図である。 Figure 9 is a plan view of a CMOS inverter circuit as a basic circuit when a built-in peripheral circuits in a thin film transistor. 能動層91上にゲート絶縁膜を介してゲート電極92が形成されている。 Gate electrode 92 is formed via a gate insulating film on the active layer 91. ゲート電極92形成後には、P+ドーピング位置93にP型不純物がドーピングされ、N+ドーピング位置94にN型不純物がドーピングされる。 After the gate electrode 92 formed, is doped P-type impurity P + doping position 93, N-type impurity is doped to N + doping position 94. P+ドーピング位置93の薄膜トランジスタはPchとなり、 The thin film transistor Pch next to the P + doping position 93,
N+ドーピング位置94の薄膜トランジスタはNchとなる。 N + thin film transistor of doping position 94 is the Nch. ドーピング後に、層間絶縁膜が堆積され、コンタクトホール95a、95b、95cが開口され、金属配線96a、96b、96cがそれぞれコンタクトホール95a、95b、95cを介して能動層91に接続する。 After the doping, it is deposited interlayer insulating film, contact holes 95a, 95b, 95c are opened, connecting the metal wires 96a, 96b, 96c respectively contact holes 95a, 95b, the active layer 91 through the 95c. Pchのトランジスタに接続する金属配線96cに回路のハイレベル電圧を印加し、Nchのトランジスタに接続する金属配線96aに回路のローレベル電圧を印加すると、ゲート電極92が入力端子で金属配線96b A high-level voltage of the circuit is applied to the metal wire 96c is connected to the Pch transistor, is applied a low-level voltage of the circuit to the metal wire 96a to be connected to the Nch transistor, the metal wiring gate electrode 92 is an input terminal 96b
が出力端子のインバータ回路として動作する。 There operates as an inverter circuit of the output terminal. たとえば、ゲート電極92にハイレベル電圧が入力されると、 For example, a high level voltage is input to the gate electrode 92,
Pchトランジスタは非導通、Nchトランジスタは導通となり、金属配線96bにローレベル電圧が出力される。 Pch transistor nonconductive, Nch transistor is conductive, a low level voltage is outputted to the metal wire 96b. 逆に、ゲート電極92にローレベル電圧が入力されると、Pchトランジスタは導通、Nchトランジスタは非導通となり、金属配線96bにハイレベル電圧が出力される。 Conversely, when a low-level voltage is input to the gate electrode 92, Pch transistor conducts, Nch transistor becomes non-conductive, high-level voltage is outputted to the metal wire 96b.

【0007】このインバータ回路で、金属配線96bはNchとPchの両方のトランジスタと導通をとらなければならないため、コンタクトホール95bをP+ドーピング位置93とN+ドーピング位置94の両方に開口する必要がある。 [0007] In this inverter circuit, a metal wire 96b because must take the continuity and Nch and Pch of both transistors, it is necessary to open a contact hole 95b in both the P + doping position 93 and the N + doping position 94. この場合、前記のようにドーピング工程でアライメントマークが形成できないため、たとえば薄膜トランジスタの能動層91で形成したアライメントマークに対して、ドーピング位置93、94とコンタクトホール95a、95b、95cを合わせることで、ドーピング位置93、94とコンタクトホール95a、9 In this case, since the alignment mark doping process as it can not be formed, for example, with respect to the alignment mark formed in the active layer 91 of the thin film transistor, by matching doping position 93, 94 and the contact holes 95a, 95b, a 95c, doping position 93 and 94 and the contact hole 95a, 9
5b、95cを間接的に合わせている。 5b, it is indirectly combined 95c. コンタクトホール95bの大きさは、位置合わせがずれてもP+ドーピング位置93とN+ドーピング位置94の両方に開口されるように設定する。 The size of the contact hole 95b is set so as to be open to both be shifted alignment and the P + doping position 93 N + doping position 94. 位置合わせ精度が良いほど、コンタクトホール95bの大きさは小さくできる。 The more good alignment accuracy, the size of the contact hole 95b can be smaller.

【0008】 [0008]

【発明が解決しようとする課題】しかし、上記従来技術では、パネル組立工程やドーピング工程で以下のような問題がある。 [0006] However, in the conventional art, there are the following problems in the panel assembly process and doping step.

【0009】(1) パネル組立工程 従来のパネル組立工程では、アクティブマトリクス基板側のアライメントマークを透明導電膜で形成するため、 [0009] (1) In the panel assembly process conventional panel assembly process for forming the alignment mark of the active matrix substrate side with a transparent conductive film,
正確なアライメントマークの位置を検出するのが困難であり、対向基板との位置合わせ精度が悪い。 It is difficult to detect the accurate position of the alignment mark, is poor alignment accuracy between the counter substrate. 通常、画素部は図7に示すように位置合わせ余裕として、画素電極74と遮光パターン76が重なるように設計する。 Usually, the pixel unit as an alignment margin as shown in FIG. 7, designed to overlap the pixel electrode 74 and the light shielding pattern 76. 位置合わせ精度が悪いほど、この重なりを大きくしなくてはならず、開口率が低下してしまう。 As poor alignment accuracy, not have to increase the overlap, the aperture ratio decreases.

【0010】また、特開昭61−194483号公報に記載された方法はリフトオフ法を用いているために、リフトオフでレジスト除去したときのレジスト上の有色膜によるパーティクルの問題や、加工制御が難しいといった問題がある。 Further, since the method described in JP-A-61-194483 which uses a lift-off method, the resist on the particle issues and by colored film, processing control is difficult when the resist is removed by lift-off there is a problem.

【0011】(2) ドーピング工程 従来のドーピング工程では、アライメントマークを形成できないため、ドーピング位置にコンタクトホールを直接位置合わせできず、位置合わせ精度が悪い。 [0011] (2) doping process conventional doping process, can not form an alignment mark can not be directly aligned contact holes in the doping position, poor alignment accuracy. このため図9のコンタクトホール95bの大きさを大きく設定する必要があり、素子を微細化する上で障害となる。 Therefore it is necessary to set a large size of the contact hole 95b in FIG. 9, it becomes an obstacle to miniaturize the element.

【0012】そこで、本発明の目的は、次の(1)及び(2)にある。 [0012] It is an object of the present invention is the following (1) and (2).

【0013】(1) アライメントマークの正確な位置を容易に検出し、対向基板との位置合わせ精度を向上させ、開口率を向上させることを目的とし、パーティクルの問題や加工制御の問題を解決することも目的とする。 [0013] (1) easily detects the exact position of the alignment mark, thereby improving the accuracy of alignment between the opposite substrate, intended to improve the aperture ratio, the solution to the particle issues and processing control problems it is also of interest.

【0014】(2) コンタクトホールをドーピング位置に精度よく開口し、ひいては素子を微細化するために、ドーピング工程においてもアライメントマークを形成することのできる構造及び手段を提供することを目的とする。 [0014] (2) accurately contact holes doping position, in order to thus miniaturize elements, and to provide a structure and means which can also form alignment marks in the doping process.

【0015】 [0015]

【課題を解決するための手段】本発明の液晶表示装置は、遮光膜と前記遮光膜の上部に形成された透明膜とからなり特定の位置検出用パターンの形状に形成された積層膜をアライメントマークとして有するアクティブマトリクス基板を有することを特徴とする。 The liquid crystal display device of the present invention According to an aspect of the alignment of the light shielding film and laminated film formed in the shape of specific position detection pattern consists of a top in the formed transparent film of the light shielding film characterized in that it has an active matrix substrate including a mark.

【0016】また、そのような液晶表示装置において、 [0016] In addition, in such a liquid crystal display device,
前記透明膜の材料は画素電極を構成する透明導電膜の材料と同一であることを特徴とする。 Material of the transparent film is characterized to be identical to the transparent conductive film forming the pixel electrode material.

【0017】また、液晶表示装置がTFT型液晶表示装置である場合には、前記アクティブマトリクス基板は複数の画素スイッチング用の薄膜トランジスタを有し、前記遮光膜の材料は前記薄膜トランジスタの能動層の材料又はゲート電極の材料と同一であることを特徴とする。 Further, when the liquid crystal display device is a TFT type liquid crystal display device, the active matrix substrate has a thin film transistor for a plurality of pixel switching, the material of the light-shielding film material of the active layer of the thin film transistor or characterized in that it is the same as the gate electrode material.

【0018】また、上記のような液晶表示装置がMIM [0018] Further, the liquid crystal display device as described above is MIM
型液晶表示装置である場合には、前記アクティブマトリクス基板は複数の画素スイッチング用のMIMダイオードを有し、前記遮光膜の材料は前記MIMダイオードの下部電極の材料と同一であることを特徴とする。 If a type liquid crystal display device, the active matrix substrate has a MIM diode for a plurality of pixel switching, the material of the light shielding film is characterized to be identical to the material of the lower electrode of the MIM diode .

【0019】次に、本発明の液晶表示装置の製造方法は、絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、前記遮光膜上に形成された透明膜をアライメントマークのパターンに加工する第2の工程と、前記アライメントマークのパターンに加工された前記透明膜をマスクにして前記遮光膜をアライメントマークのパターンに加工する第3の工程とを有するアクティブマトリクス基板の製造工程により製造されたアクティブマトリクス基板と、その対向基板と、を前記積層膜のアライメントマークを用いて位置合せしてパネル組立する組立工程を有することを特徴とする。 Next, a method of manufacturing a liquid crystal display device of the present invention, aligned with the first step of processing a light-shielding film formed on an insulating substrate in an island shape, a transparent film formed on the light shielding film a second step of processing the pattern of the mark, the active matrix substrate and a third step of processing the light-shielding film as a mask the transparent film, which is processed into a pattern of the alignment mark on the pattern of the alignment mark an active matrix substrate manufactured by the manufacturing process, and having the assembly process of the panel assembly and aligned with its opposing substrate, the alignment marks of the multilayer film.

【0020】また、そのような液晶表示装置の製造方法において、ドライエッチを用いて遮光膜を加工することを特徴とする。 [0020] In the method of manufacturing such a liquid crystal display device, and wherein the processing the light-shielding film by dry etching.

【0021】また、上記のような液晶表示装置の製造方法において、画素電極を構成する透明導電膜を形成するのと同一の工程で形成された透明導電膜を前記透明膜として用いたことを特徴とする。 Further, characterized in that in the method of manufacturing a liquid crystal display device as described above, using a transparent conductive film formed in the same step as forming the transparent conductive film forming the pixel electrode as the transparent film to.

【0022】また、TFT型液晶表示装置を製造する場合には、前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用の薄膜トランジスタを製造する工程を有し、前記薄膜トランジスタの能動層を形成するのと同一の工程又は前記薄膜トランジスタのゲート絶縁膜を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする。 Further, in the case of manufacturing a TFT-type liquid crystal display device includes: the active matrix substrate manufacturing process includes a process of fabricating a thin film transistor for a plurality of pixel switching, to form the active layer of the thin film transistor characterized by using the same process or film formed by the same steps as a gate insulating film of the thin film transistor as the light-shielding film.

【0023】また、MIM型液晶表示装置を製造する場合には、前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用のMIMダイオードを製造する工程を有し、前記MIMダイオードの下部電極を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする。 Further, when producing MIM type liquid crystal display device, a manufacturing process of the active matrix substrate includes a process of manufacturing a MIM diode for a plurality of pixel switching, to form a lower electrode of the MIM diode characterized by using a film formed in Noto same process as the light-shielding film.

【0024】次に、本発明の液晶表示装置の製造方法は、絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、レジストをドーピング用パターンとアラインメント用パターンとに加工する第2の工程と、前記レジストをマスクにしてドーピングを行う第3の工程と、 Next, a method of manufacturing a liquid crystal display device of the present invention, machining a first step of processing a light-shielding film formed on an insulating substrate in an island shape, a resist and doping pattern and alignment pattern a second step of a third step of doping is performed by using the resist as a mask,
前記レジストをマスクにして前記遮光膜をアラインメント用パターンに加工する第4の工程とを有するアクティブマトリクス基板の製造工程を有することを特徴とする。 It characterized by having a process of manufacturing the active matrix substrate and a fourth step of processing the light-shielding film on the alignment pattern and the resist as a mask.

【0025】また、そのような液晶表示装置の製造方法において、ドライエッチを用いて遮光膜を加工することを特徴とする。 [0025] In the method of manufacturing such a liquid crystal display device, and wherein the processing the light-shielding film by dry etching.

【0026】また、TFT型液晶表示装置を製造する場合には、前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用の薄膜トランジスタを製造する工程を有し、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする。 Further, in the case of manufacturing a TFT-type liquid crystal display device includes: the active matrix substrate manufacturing process includes a process of fabricating a thin film transistor for a plurality of pixel switching, to form the active layer of the thin film transistor characterized by using a film formed in the same process as the light-shielding film.

【作用】請求項1の発明は、遮光膜と前記遮光膜の上部に形成された透明膜とからなり特定の位置検出用パターンの形状に形成された積層膜をアライメントマークとして有するため、アライメントマークの識別性が向上し、 [Action] of claim 1 invention has a light-shielding film and laminated film formed in the shape of specific position detection pattern consists of a top in the formed transparent film of the light-shielding film as an alignment mark, the alignment mark improved identification properties,
アライメントマークの正確な位置を容易に検出することができる。 The exact position of the alignment mark can be easily detected. そのため、対向基板との位置合わせ精度が向上し、開口率の高い明るい液晶表示装置を提供することができる。 Therefore, it is possible to improve the positioning accuracy of the counter substrate, providing a high aperture ratio bright liquid crystal display device.

【0027】請求項2の発明は、前記透明膜の材料を画素電極を構成する透明導電膜の材料と同一としたため、 [0027] For billing invention in claim 2, in which the material of the transparent film the same as the material of the transparent conductive film forming the pixel electrode,
請求項1の発明と同様の機能の有するうえ、新たに透明膜を形成する必要がなく、従来の工程を特に複雑化させることがない。 After having the invention similar to the function of claim 1, there is no need to form a new transparent film, is not to be particularly complicating the conventional process.

【0028】請求項3から請求項5までの発明は、前記遮光膜の材料を前記薄膜トランジスタの能動層の材料若しくはゲート電極の材料又は前記MIMダイオードの下部電極の材料と同一としたため、請求項1の発明と同様の機能の有するうえ、新たに遮光膜を堆積する必要がなく、透明膜をマスクにして遮光膜を加工するエッチング工程が増えるだけなので、従来の工程を特に複雑化させることがない。 [0028] For claimed invention from claim 3 to claim 5, in which the material of the light shielding film the same as the bottom electrode material of the material or the MIM diode material or the gate electrode of the active layer of the thin film transistor, according to claim 1 after having the invention and similar functions, there is no need to deposit a new light-shielding film, because only an etching step of processing the light-shielding film and a transparent film as a mask increases, is not to particularly complicating the conventional process .

【0029】請求項6の発明は、絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、前記遮光膜上に形成された透明膜をアライメントマークのパターンに加工する第2の工程と、前記アライメントマークのパターンに加工された前記透明膜をマスクにして前記遮光膜をアライメントマークのパターンに加工する第3の工程とを有するアクティブマトリクス基板の製造工程により製造された請求項1に記載のアクティブマトリクス基板と、その対向基板と、を前記積層膜のアライメントマークを用いて位置合せしてパネル組立する組立工程を有するため、識別性が高く、検出が容易なアラインメントマークを有するアクティブマトリクス基板を用いて位置合わせ精度よくパネル組立を行うことができ、開口率の高い液晶表示装置を The invention of claim 6, the processing comprising: a first step of processing a light-shielding film formed on an insulating substrate in an island shape, a transparent film formed on the light shielding film pattern of the alignment mark and second step, manufactured by the process of the active matrix substrate and a third step of processing the light-shielding film as a mask the transparent film, which is processed into a pattern of the alignment mark on the pattern of the alignment mark according an active matrix substrate according to claim 1, and the opposing substrate, for a having the assembly process of the panel assembly and aligned with the alignment mark of the multilayer film, high identity, easy alignment mark detection can be aligned precisely panel assembled using the active matrix substrate having a high aperture ratio liquid crystal display device 造することができる。 It is possible to elephants. また、リフトオフ法を用いないので、パーティクルの問題や加工制御の問題もない。 Further, since no by lift-off, there is no problem of particle problems and machining control.

【0030】請求項7の発明は、ドライエッチを用いて遮光膜を加工するため、加工精度に優れ、精度の高い位置合わせを行うことができる。 The invention of claim 7, for processing the light-shielding film by using a dry etch, excellent processing accuracy, it is possible to perform highly accurate positioning.

【0031】請求項8の発明は、画素電極を構成する透明導電膜を形成するのと同一の工程で形成された透明導電膜を前記透明膜として用いたため、請求項7の発明と同様の機能の有するうえ、アラインメントマーク形成のための新たな透明膜を形成する必要がなく、従来の工程を特に複雑化させることがない。 The invention of claim 8, since a transparent conductive film formed in the same step as forming the transparent conductive film forming the pixel electrode as the transparent film, the same functions and the invention of claim 7 after having the, there is no need to form a new transparent film for the alignment mark formation, is not be particularly complicating the conventional process.

【0032】請求項9から請求項11までの発明は、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜若しくは前記薄膜トランジスタのゲート電極を形成するのと同一の工程で形成された膜又は前記MIMダイオードの下部電極を形成するのと同一の工程で形成された膜を前記遮光膜として用いたため、請求項6の発明と同様の機能の有するうえ、アラインメントマーク形成のための新たな遮光膜を堆積する必要がなく、 The invention of claims 9 to claim 11 is formed in the same step as forming the gate electrode of the membrane or the thin film transistor formed in the same step as forming the active layer of the thin film transistor membrane or to the membrane formed in the same step as to form a lower electrode of the MIM diode is used as the light shielding film, after having the same function as the invention of claim 6, new for the alignment mark formation there is no need to deposit a Do light shielding film,
透明膜をマスクにして遮光膜を加工する工程が増えるだけなので、従来の工程を特に複雑化させることがない。 Since only the step of processing a light-shielding film and a transparent film as a mask increases, not be particularly complicating the conventional process.

【0033】請求項12の発明は、絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、レジストをドーピング用パターンとアラインメント用パターンとに加工する第2の工程と、前記レジストをマスクにしてドーピングを行う第3の工程と、前記レジストをマスクにして前記遮光膜をアラインメント用パターンに加工する第4の工程とを有するアクティブマトリクス基板の製造工程を有するため、ドーピング工程で遮光膜を用いてアライメントマークを形成でき、ドーピング位置と他のパターン(例えば、コンタクトホール)を精度よく直接位置合わせでき、素子を微細化することができる請求項1 The invention of claim 12 includes a first step of processing a light-shielding film formed on an insulating substrate in an island shape, and a second step of processing a resist and doping pattern and alignment pattern, to have a third step of performing doping by using the resist as a mask, the manufacturing process of the active matrix substrate and a fourth step of processing the light-shielding film on the alignment pattern and the resist as a mask, doping step in the alignment mark using a light-blocking film can be formed, the doping position and the other pattern (e.g., a contact hole) can combined accurately direct position, claim 1 can be miniaturized element
3の発明は、ドライエッチを用いて遮光膜を加工するため、加工精度に優れ、ドーピング位置をより正確に検出することができる。 3 of the invention is, for processing a light-shielding film by using a dry etch, excellent processing accuracy, it is possible to more accurately detect the doping position.

【0034】請求項14の発明は、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜を前記遮光膜として用いたため、請求項12の発明と同様の機能の有するうえ、アラインメントマーク形成のための新たな遮光膜を堆積する必要がなく、透明膜をマスクにして遮光膜を加工する工程が増えるだけなので、従来の工程を特に複雑化させることがない。 The invention of claim 14, since the film formed in the same step as forming the active layer of the thin film transistor is used as the light shielding film, after having the same function as the invention of claim 12, alignment it is not necessary to deposit a new light-shielding film for mark formation, since only the step of processing a light-shielding film and a transparent film as a mask increases, not be particularly complicating the conventional process.

【0035】 [0035]

【実施例】(実施例1)実施例1では、透明膜パターン検出用のアライメントマークを遮光膜で形成する方法のうち、正スタガーの薄膜トランジスタの能動層と同じ材料を遮光膜として用いる方法を説明する。 EXAMPLES Example 1 In Example 1, of the method of forming the alignment mark for the transparent film pattern detected by the light-shielding film, a method of using the same material as the active layer of the positive stagger TFT as a light-shielding film described to.

【0036】図1に、本発明の実施例1に係るアクティブマトリクス基板の製造工程断面図を示す。 [0036] FIG. 1 shows a manufacturing process sectional views of an active matrix substrate according to Embodiment 1 of the present invention. 図1(c) FIG. 1 (c)
の能動層12aと画素電極の位置を検出するためのアライメントマークを構成する遮光膜12cは同じ半導体膜で形成される。 The light shielding film 12c constituting the alignment mark for detecting the position of the active layer 12a and the pixel electrode of the are formed of the same semiconductor film. 能動層12aとゲート絶縁膜13とゲート電極14で画素の薄膜トランジスタが形成されている。 Pixel thin film transistors are formed in the active layer 12a and the gate insulating film 13 and the gate electrode 14. この薄膜トランジスタは、図7のA−A'断面図を示したものである。 This thin film transistor is a diagram showing an A-A 'sectional view of FIG.

【0037】以下に製造方法を、図1により説明する。 [0037] The manufacturing method will now be described with reference to FIG.

【0038】まず図1(a)に示すように、絶縁基板1 [0038] First, as shown in FIG. 1 (a), an insulating substrate 1
1上に多結晶シリコン膜等の半導体膜で能動層12a、 Active layer 12a in a semiconductor film such as a polycrystalline silicon film on 1,
能動層の位置を検出するためのアライメントマーク12 An alignment mark 12 for detecting the position of the active layer
b、画素電極の位置を検出するためのアライメントマーク用の遮光膜12cを同時に形成する。 b, simultaneously forming the light shielding film 12c for the alignment mark to detect the position of the pixel electrode. 遮光膜12c The light-shielding film 12c
は、この段階ではアライメントマークのパターンには加工されておらず、島状にパターン形成されているだけである。 Has not been processed in the pattern of the alignment marks at this stage, it has only been patterned into an island shape. 以下の工程では特に断らない限り、アライメントマーク12bに位置合わせしてパターン形成を行う。 Unless otherwise specified in the following step, the pattern formation is aligned to the alignment mark 12b. 能動層12aと同じ材料で、遮光膜12cを形成することで、画素電極の位置を検出するためのアライメントマーク用の遮光膜を堆積する工程を省略できる。 The same material as the active layer 12a, by forming the light shielding film 12c, can omit the step of depositing a light shielding film for the alignment mark to detect the position of the pixel electrode. 次にシリコン酸化膜等でゲート絶縁膜13を堆積し、ゲート絶縁膜13上に、Ta等の金属膜あるいは多結晶シリコン膜でゲート電極14を形成する。 Then depositing a gate insulating film 13 of a silicon oxide film or the like, on the gate insulating film 13, a gate electrode 14 of a metal film or a polycrystalline silicon film of Ta or the like. その後、ドーピングにより、能動層12aへP+またはN+の不純物を導入し、 Thereafter, doping, by introducing P + or N + impurity into the active layer 12a,
薄膜トランジスタが完成する。 Thin film transistor is completed.

【0039】次に、図1(b)に示すように、薄膜トランジスタ上に、シリコン酸化膜等で層間絶縁膜15を堆積し、薄膜トランジスタのソース・ドレイン上と半導体膜12c上の層間絶縁膜15を除去する。 Next, as shown in FIG. 1 (b), on the thin film transistor, and an interlayer insulating film 15 is a silicon oxide film or the like, an interlayer insulating film 15 on the source and the drain of the thin film transistor and the semiconductor film 12c Remove. その後、Cr Then, Cr
等で金属配線16を形成し、コンタクトホールを介して薄膜トランジスタの能動層12aと接続する。 The metal wiring 16 is formed in such, via a contact hole connected to the active layer 12a of the thin film transistor. 次に、透明導電膜を堆積し、画素電極用マスクを用いて、画素電極17aと画素電極の位置を検出するためのアライメントマーク17bとに同時に加工する。 Then, depositing a transparent conductive film, using a mask for pixel electrodes are simultaneously processed and the alignment mark 17b for detecting the position of the pixel electrode 17a and the pixel electrode. 画素電極17a Pixel electrode 17a
は、コンタクトホールを介して、薄膜トランジスタの能動層12aに接続する。 Via a contact hole, it is connected to the active layer 12a of the thin film transistor. 金属配線16と画素電極17は同層であるため、加工の際にエッチング選択比のとれる材料を用いるよう注意する。 Since the metal wiring 16 and the pixel electrode 17 is the same layer, be careful to use a material take etching selectivity during processing.

【0040】最後に、図1(c)に示すように、画素電極の位置を検出するためのアライメントマーク17bをマスクにして遮光膜12cをアライメントマークのパターンに加工する。 [0040] Finally, as shown in FIG. 1 (c), to process the light-shielding film 12c of the alignment mark 17b in the mask for detecting the position of the pixel electrodes in the pattern of the alignment mark. 従来工程との工程数の違いは、遮光膜12cを加工する1工程だけである。 Number of steps difference with the prior art process is only one step of processing the light-shielding film 12c. この時、遮光膜1 At this time, the light-shielding film 1
2cをドライエッチで加工すれば、エッチングが異方性で加工精度に優れるため、遮光膜12cをアライメントマーク17bのパターン位置に正確に加工できる。 If processed 2c by dry etching, the etching is excellent machining accuracy anisotropy, can be accurately processed light-shielding film 12c to the pattern position of the alignment mark 17b. アライメントマーク17bをマスクにして遮光膜12cを加工する際には、12c以外の半導体膜12a、12bが加工されないように、12a、12b上が保護膜で覆われている必要がある。 When processing a light-shielding film 12c and the alignment mark 17b on the mask, the semiconductor film 12a except 12c, so 12b is not processed, 12a, it is necessary on 12b is covered with a protective film. 図1の場合には、ゲート絶縁膜1 In the case of FIG. 1, the gate insulating film 1
3と層間絶縁膜15が保護膜の役割をするが、能動層1 3 and the interlayer insulating film 15 which serves as a protective film, but an active layer 1
2a上にはコンタクトホールが開口しているため、遮光膜12cを加工する前に金属配線16と画素電極17a Due to the opening contact holes on the 2a, the metal wires 16 prior to processing the light-shielding film 12c and the pixel electrode 17a
を形成してコンタクトホールをふさいでおく必要がある。 It is necessary to block the contact hole to form. こうしてアクティブマトリクス基板の透明画素電極のアライメントマークが出来上がった後、このアライメントマークに対して対向基板を合わせて液晶表示装置を組み立てる。 Thus after the completed alignment mark of the transparent pixel electrode of the active matrix substrate is to assemble a liquid crystal display device to match the counter substrate against the alignment mark.

【0041】以上の工程で形成される、画素電極の位置を検出するためのアライメントマークは、透明導電膜1 [0041] is formed by the above steps, the alignment mark for detecting the position of the pixel electrode, the transparent conductive film 1
7bとその下に設けた遮光膜12cとで構成され、検出が容易である。 7b and is composed of a light shielding film 12c provided below it, it is easy to detect. しかも、本発明では遮光膜12cの加工をドライエッチングで行うことで加工精度に優れたアライメントマークを形成でき、かつ従来工程にエッチングを1工程増やすだけの簡単な方法である。 Moreover, in the present invention the processing of the light shielding film 12c can be formed alignment marks with excellent machining accuracy by performing dry etching, and a simple method of only the conventional process in the etching increases one step. このアライメントマークを用いれば、画素電極と遮光パターンの位置合わせ精度が向上し、開口率を向上させることができる。 With this alignment mark improves the alignment accuracy of the light-shielding pattern and the pixel electrode, thereby improving the aperture ratio.

【0042】(実施例2)実施例1では、アライメントマークの遮光膜として正スタガーの薄膜トランジスタの能動層と同じ材料を用いたが、実施例2では、遮光膜として薄膜トランジスタのゲート電極と同じ材料を用いる方法を説明する。 [0042] (Example 2) In Example 1, although using the same material as the active layer of the positive stagger thin film transistor as a light-shielding film of the alignment mark, in the second embodiment, the same material as the gate electrode of the thin film transistor as a light shielding film a method of using described.

【0043】図2に、本発明の実施例2に係るアクティブマトリクス基板の製造工程断面図を示す。 [0043] Figure 2 shows a manufacturing process sectional views of an active matrix substrate according to Embodiment 2 of the present invention. 図2(c) Figure 2 (c)
のゲート電極24aと、画素電極の位置を検出するためのアライメントマークを構成する遮光膜24cは同じゲート電極材で形成される。 A gate electrode 24a of the light shielding film 24c constituting the alignment mark for detecting the position of the pixel electrodes are formed by the same gate electrode material.

【0044】以下に、製造方法を、図2により説明する。 [0044] Hereinafter, a manufacturing method will be described with reference to FIG.

【0045】まず図2(a)に示すように、絶縁基板2 [0045] First, as shown in FIG. 2 (a), an insulating substrate 2
1上に多結晶シリコン膜等の半導体膜で薄膜トランジスタの能動層22を形成する。 Forming a thin film transistor of the active layer 22 in the semiconductor film such as a polycrystalline silicon film on the 1. この時、同じ半導体膜で能動層22の位置を検出するためのアライメントマークを形成しておく(図示しない)。 At this time, (not shown) previously formed alignment marks for detecting the position of the active layer 22 in the same semiconductor film. 以下の工程では特に断らない限り、このアライメントマークに位置合わせしてパターン形成を行う。 Unless otherwise specified in the following step, the pattern formation is aligned to the alignment mark. 次にシリコン酸化膜等でゲート絶縁膜23を堆積し、ゲート絶縁膜23上に、Ta等の金属膜あるいは多結晶シリコン膜等でゲート電極24a、ゲート電極の位置を検出するためのアライメントマーク2 Then a silicon oxide film is deposited such as a gate insulating film 23, the gate insulating film on the 23, the alignment marks 2 for detecting the position of the gate electrode 24a, a gate electrode of a metal film or a polycrystalline silicon film or the like such as Ta
4b、遮光膜24cを同時に形成する。 4b, simultaneously forming the light shielding film 24c. 以降のパターン形成の位置合わせを行う際に、先に形成した能動層22 When aligning the subsequent patterning, the active layer 22 previously formed
の位置を検出するためのアライメントマークしか使わない場合にはアライメントマーク24bは形成しなくてもよい。 If only used alignment mark for detecting the position of may not be the alignment mark 24b is formed. 遮光膜24cは、画素電極のパターン位置を検出するためのアライメントマークを形成するため、画素電極のアライメントマーク形成部へ島状に加工する。 Shielding film 24c, in order to form the alignment mark for detecting the pattern position of the pixel electrodes, is processed into an island-shaped to the alignment mark forming part of the pixel electrode. 遮光膜24cを、ゲート電極と同じ材料で形成することで、 The light shielding film 24c, by forming the same material as the gate electrode,
画素電極の位置を検出するためのアライメントマーク用の遮光膜を堆積する工程を省略できる。 You can omit the step of depositing a light shielding film for the alignment mark to detect the position of the pixel electrode. その後、ドーピングにより、能動層22へP+またはN+の不純物を導入し、薄膜トランジスタが完成する。 Thereafter, doping, by introducing P + or N + impurity into the active layer 22, a thin film transistor is completed.

【0046】次に、図2(b)に示すように、薄膜トランジスタ上に、シリコン酸化膜等で層間絶縁膜25を堆積し、薄膜トランジスタのソース・ドレイン上と遮光膜24c上の層間絶縁膜25を除去する。 Next, as shown in FIG. 2 (b), on the thin film transistor, and an interlayer insulating film 25 of a silicon oxide film or the like, an interlayer insulating film 25 on the on the source and the drain of the thin film transistor shielding film 24c Remove. その後、Cr等で金属配線26を形成し、コンタクトホールを介して薄膜トランジスタの能動層22と接続する。 Then, the metal wiring 26 is formed of Cr or the like, via a contact hole connected to the active layer 22 of the thin film transistor. 次に、透明導電膜を堆積し、画素電極用マスクを用いて、画素電極2 Then, depositing a transparent conductive film, using a mask for pixel electrodes, the pixel electrodes 2
7aと画素電極の位置を検出するためのアライメントマーク27bとに同時に加工する。 Simultaneously processed and the alignment mark 27b for detecting the position of 7a and the pixel electrode. 画素電極27aは、コンタクトホールを介して、薄膜トランジスタの能動層と接続する。 Pixel electrode 27a via a contact hole, connected to the active layer of the thin-film transistor. 金属配線26と画素電極27は同層であるため、加工の際にエッチング選択非のとれる材料を用いるよう注意する。 Since the metal wiring 26 and the pixel electrode 27 is the same layer, be careful using the etching selectivity non of take material during processing.

【0047】最後に、図2(c)に示すように、アライメントマーク27bをマスクにして遮光膜24cをアライメントマークのパターンに加工することで、画素電極の位置を検出するためのアライメントマークが形成される。 [0047] Finally, as shown in FIG. 2 (c), by processing the light-shielding film 24c and the alignment mark 27b on the mask to the pattern of the alignment mark, the alignment mark for detecting the position of the pixel electrodes formed It is. 遮光膜24cを加工する際には、金属配線26と透明導電膜27a、27bがエッチングされないよう材料を選択する必要がある。 When processing a light-shielding film 24c, it is necessary to metal wiring 26 and the transparent conductive film 27a, 27b is to select a material so that it is not etched. 従来工程との工程数の違いは、 The number of steps of the difference from the conventional process,
遮光膜24cを加工する1工程だけである。 Only one step of processing the light-shielding film 24c. 遮光膜24 Light shielding film 24
cをドライエッチで加工すれば、エッチングが異方性で加工精度に優れるため、遮光膜24cをアライメントマーク27bのパターン位置に正確に加工できる。 If processed c by dry etching, the etching is excellent machining accuracy anisotropy, can be accurately processed light-shielding film 24c to the pattern position of the alignment mark 27b.

【0048】以上の工程で形成される、図2(c)の画素電極の位置を検出するためのアライメントマーク24 [0048] is formed by the above steps, the alignment mark 24 for detecting the position of a pixel electrode shown in FIG. 2 (c)
c、27bは、実施例1と同じ工程数で形成でき、同じ効果が得られる。 c, 27b may be formed in the same step number as in Example 1, the same effect can be obtained.

【0049】(実施例3)実施例3では、透明膜パターン検出用のアライメントマークを形成する方法のうち、 [0049] (Example 3) In Example 3, among the methods for forming an alignment mark for the transparent film pattern detection,
逆スタガーの薄膜トランジスタの能動層と同じ材料を遮光膜として用いる方法を説明する。 The method of using the same material as the active layer of the thin-film transistor of a reverse stagger as a light-shielding film will be described.

【0050】図3に、本発明の実施例3に係るアクティブマトリクス基板の製造工程断面図を示す。 [0050] Figure 3 shows a manufacturing process sectional views of an active matrix substrate according to Embodiment 3 of the present invention. 図3(d) Figure 3 (d)
の能動層35aと、画素電極の位置を検出するためのアライメントマークを構成する遮光膜35cは同じ半導体膜で形成されている。 The light shielding film 35c constituting the active layer 35a of the alignment mark for detecting the position of the pixel electrodes are formed in the same semiconductor film.

【0051】以下に製造方法を、図3により説明する。 [0051] The manufacturing method will now be described with reference to FIG.

【0052】まず図1(a)に示すように、絶縁基板3 [0052] First, as shown in FIG. 1 (a), an insulating substrate 3
1上にTa等の金属膜でゲート電極32を形成し、ゲート電極32を陽極酸化してゲート酸化膜33を形成する。 The gate electrode 32 formed of a metal film such as Ta on 1, the gate electrode 32 to form a gate oxide film 33 by anodic oxidation. ゲート電極32を形成する時、同じゲート電極材でゲート電極32の位置を検出するためのアライメントマークを形成しておく(図示しない)。 When forming the gate electrode 32, (not shown) previously formed alignment marks for detecting the position of the gate electrode 32 at the same gate electrode material. 以下の工程では特に断らない限り、このアライメントマークに位置合わせしてパターン形成を行う。 Unless otherwise specified in the following step, the pattern formation is aligned to the alignment mark. その後、ゲート絶縁膜34、 Thereafter, the gate insulating film 34,
アモーファスシリコン(i型aーSi)、チャネル保護膜36を連続成膜する。 Hameau Fas silicon (i-type a-Si), continuously formed a channel protective film 36. ゲート絶縁膜34とチャネル保護膜36はシリコン窒化膜等で形成する。 The gate insulating film 34 and the channel protection film 36 is formed of a silicon nitride film or the like. チャネル保護膜36を図3(a)のように加工後、アモーファスシリコンを図3(a)の能動層35a、能動層35aの位置を検出するためのアライメントマーク35b、遮光膜3 After processing the channel protective film 36 as shown in FIG. 3 (a), Hameau Fas silicon active layer 35a in FIG. 3 (a), the alignment marks 35b for detecting the position of the active layer 35a, the light shielding film 3
5cに同時に形成する。 At the same time it formed to 5c. 以降のパターン形成の位置合わせを行う際に、先に形成したゲート電極32の位置を検出するためのアライメントマークしか使わない場合にはアライメントマーク35bは形成しなくてもよい。 When aligning the subsequent patterning, the alignment mark 35b in the case where only use the alignment mark for detecting the position of the gate electrode 32 formed previously may not be formed. 遮光膜35cは、画素電極の位置を検出するためのアライメントマークを形成するため、画素電極の位置を検出するためのアライメントマーク形成部へ島状に加工する。 Shielding film 35c, in order to form the alignment mark for detecting the position of the pixel electrodes, it is processed into an island-shaped to the alignment mark formation unit for detecting the position of the pixel electrode. 遮光膜35cを、能動層35aと同じ材料で形成することで、画素電極の位置を検出するためのアライメントマーク用に遮光膜を堆積する工程を省略できる。 The light shielding film 35c, by forming the same material as the active layer 35a, can be omitted the step of depositing a light shielding film for the alignment mark to detect the position of the pixel electrode. 次にN+アモーファスシリコン膜(n+型aーSi)を堆積し、薄膜トランジスタのオーミック層37を形成する。 Then depositing N + Hameau Fas silicon film (n + -type a-Si), the ohmic layer 37 of the thin film transistor.

【0053】次に、図3(b)に示すように、透明導電膜を堆積し、画素電極用マスクを用いて、画素電極38 Next, as shown in FIG. 3 (b), depositing a transparent conductive film, using a mask for pixel electrodes, the pixel electrodes 38
aとアライメントマーク35bの保護膜38bと画素電極の位置を検出するためのアライメントマーク38cとに同時に加工する。 Simultaneously processed and the alignment mark 38c for detecting the position of the protective film 38b and the pixel electrode a and the alignment mark 35b. 保護膜38bは遮光膜35cを図3 Figure 3 a light-shielding film 35c protective film 38b
(c)のように加工する時に、35bがエッチングされるのを防ぐ。 When processed as (c), prevent 35b are etched. 透明導電膜加工後、図3(c)のようにアライメントマーク38cをマスクにして遮光膜35cをアライメントマークのパターンに加工する。 After the transparent conductive film processing, processed into the pattern of the alignment mark light shielding film 35c and the alignment mark 38c as a mask as shown in FIG. 3 (c). 従来工程との工程数の違いは、遮光膜35cを加工する1工程だけである。 Number of steps difference with the prior art process is only one step of processing the light-shielding film 35c. この時、遮光膜35cをドライエッチで加工すれば、エッチングが異方性で加工精度に優れるため、遮光膜35cをアライメントマーク38cのパターン位置に正確に加工できる。 At this time, if processing a light-shielding film 35c by dry etching, the etching is excellent machining accuracy anisotropy, can be accurately processed light-shielding film 35c to the pattern position of the alignment mark 38c.

【0054】最後に、図3(d)に示すように、AL等で金属配線39を形成し、オーミック層37と画素電極38aに接続する。 [0054] Finally, as shown in FIG. 3 (d), the metal wiring 39 is formed with AL or the like, connected to the ohmic layer 37 and the pixel electrode 38a. 金属配線39は、能動層35aへ光が入射してリーク電流が流れるのを防ぐための遮光膜の役割もはたす。 Metal wires 39, plays the role of the light-shielding film for preventing the leakage current from flowing to the incident light to the active layer 35a.

【0055】以上の工程で注意する点は、n+型aーS [0055] point to note in the above steps, n + type a-S
iによるオーミック層37とi型aーSiによる遮光膜35cはエッチング選択比が小さいため、図3(c)で遮光膜35c加工時にオーミック層37が同時にエッチングされてしまうことである。 Since the light shielding film 35c by an ohmic layer 37 and the i-type a-Si by i is smaller etching selection ratio, it is that the ohmic layer 37 is etched at the same time as the light-shielding film 35c processing in FIG. 3 (c). このため、オーミック層37の膜厚を遮光膜35cよりも充分厚くしておく必要がある。 Therefore, it is necessary to sufficiently thicker than the light shielding film 35c of the ohmic layer 37. 図3(c)には、遮光膜35cの加工により、 FIG. 3 (c), by the processing of the light-shielding film 35c,
オーミック層37もエッチングされ膜厚が減少した様子を示した。 Ohmic layer 37 also shows how the film thickness is etched is reduced. あるいは、遮光膜35c加工時にオーミック層37上に保護膜を形成しておき、オーミック層37がエッチングされるのを防ぐ方法もある。 Alternatively, the light shielding film 35c previously formed a protective film on the ohmic layer 37 during processing, a method to prevent the ohmic layer 37 is etched.

【0056】その方法を図4、図5で説明する。 [0056] The method will be described FIG. 4, in FIG. 図4 Figure 4
は、オーミック層を形成するまでの工程は、図3(a) The steps required to form an ohmic layer, FIGS. 3 (a)
と同じである。 Is the same as that. 図4が図3の工程と異なる点は、オーミック層47を形成後、透明導電膜を堆積・加工する際に、画素電極48aと能動層45aの位置を検出するためのアライメントマーク45bの保護膜48cと画素電極の位置を検出するためのアライメントマーク48dに加えて、オーミック層47上に保護膜48bを同時に形成する点である。 Figure 4 differs from the process of FIG. 3, after forming the ohmic layer 47, in depositing and processing a transparent conductive film, a protective film of the alignment mark 45b for detecting the position of the pixel electrode 48a and the active layer 45a in addition to the alignment mark 48d for detecting the position of 48c and the pixel electrode is that it simultaneously forms a protective film 48b on the ohmic layer 47. 薄膜トランジスタのドレイン側の保護膜は画素電極48aとつながっている。 Protective film on the drain side of the TFT is connected to the pixel electrode 48a. 透明導電膜を堆積・加工後は、図3(c)の工程同様に、アライメントマーク48dをマスクにして遮光膜45cをアライメントマークのパターンに加工し、画素電極の位置を検出するためのアライメントマークを形成する。 After deposition and processing of the transparent conductive film, step Similarly, the alignment mark 48d as a mask to process the light-shielding film 45c on the pattern of the alignment mark, the alignment mark for detecting the position of a pixel electrode shown in FIG. 3 (c) to form. 最後に金属電極49を形成する。 Finally, forming the metal electrode 49. 保護膜48bにより、遮光膜45c The protective film 48b, the light-shielding film 45c
加工時にオーミック層47がエッチングされるのを防ぐ。 Prevent the ohmic layer 47 is etched during processing.

【0057】図5はオーミック層の保護膜として、金属配線を用いる方法である。 [0057] Figure 5 is a protective film for the ohmic layer, a method using a metal wiring. オーミック層を形成するまでの工程は、図3(a)と同じである。 Steps required to form an ohmic layer is the same as FIG. 3 (a). 図5が図3の工程と異なる点は、透明導電膜を堆積・加工する前に、金属配線59を形成し、オーミック層57の保護膜とする点である。 Figure 5 differs from the process of FIG. 3, before depositing and processing a transparent conductive film, a metal wiring 59, is that the protective film of the ohmic layer 57. 金属配線59形成後に、透明導電膜で画素電極58aと能動層55aの位置を検出するためのアライメントマーク55bの保護膜58bと画素電極の位置を検出するためのアライメントマーク58cを同時に形成する。 After the metal wiring 59 formed, to form the alignment mark 58c for detecting the position of the protective film 58b and the pixel electrode of the alignment marks 55b for detecting the position of the pixel electrode 58a and the active layer 55a in the transparent conductive film at the same time. 最後に、アライメントマーク58cをマスクにして遮光膜55cをアライメントマークのパターンに加工し、画素電極の位置を検出するためのアライメントマークを形成する。 Finally, the alignment mark 58c as a mask to process the light-shielding film 55c on the pattern of the alignment mark to form the alignment mark for detecting the position of the pixel electrode. 図4、図5ともに、図3の工程数と変わらない。 4, 5 together, no different from the number of steps Figure 3. 本方式では、i型aーSiのパターニングとn In this method, the patterning of the i-type a-Si and n
+型aーSiのパターニングを別々に行ったが、図4や図5に示すように画素電極材料48b、48aや金属配線59をTFTの保護膜とする場合、i型aーSiとn If + While the patterning of type a-Si was performed separately, according to the pixel electrode material 48b, the protective film of the 48a and the metal wire 59 TFT as shown in FIGS. 4 and 5, i-type a-Si and n
+型aーSiへパターニングを同時に行うことが可能となる。 + Patterning becomes possible to carry out simultaneously to mold a-Si.

【0058】以上の工程で形成される、画素電極の位置を検出するためのアライメントマークは、実施例1、2 [0058] is formed by the above steps, the alignment mark for detecting the position of a pixel electrode, Examples 1 and 2
同様に、従来工程より1工程増えるだけの簡単な方法で形成でき、実施例1、2同様の効果が得られる。 Similarly, the conventional processes can be formed in one step increases by a simple method, the same effect second embodiments can be obtained.

【0059】(実施例4)実施例4では、透明膜パターン検出用のアライメントマークを遮光膜で形成する方法のうち、MIMダイオードの下電極と同じ材料を遮光膜として用いる方法を説明する。 [0059] Example 4 In Example 4, one method of forming the alignment mark for the transparent film pattern detected by the light-shielding film, a method of using the same material as the lower electrode of the MIM diode as a light-shielding film.

【0060】図6に、本発明の実施例4に係るアクティブマトリクス基板の製造工程断面図を示す。 [0060] FIG. 6 shows a manufacturing step sectional view of an active matrix substrate according to Example 4 of the present invention. 図6(c) FIG 6 (c)
の下電極62aと画素電極の位置を検出するためのアライメントマークを構成する遮光膜62cは同じ金属膜で形成される。 The light shielding film 62c constituting the alignment mark for detecting the position of the lower electrode 62a and the pixel electrode of the are formed of the same metal film. 下電極62aと酸化膜63と上電極65でMIMダイオードが形成されている。 MIM diode is formed by the upper electrode 65 and the lower electrode 62a and the oxide film 63.

【0061】以下に製造方法を、図6により説明する。 [0061] The manufacturing method will now be described with reference to FIG.

【0062】まず図6(a)に示すように、絶縁基板6 [0062] First, as shown in FIG. 6 (a), an insulating substrate 6
1上にTa等の金属膜で下電極62a、下電極の位置を検出するためのアライメントマーク62b、画素電極の位置を検出するためのアライメントマーク用の遮光膜6 Lower electrode 62a of a metal film such as Ta on 1, the light-shielding film 6 for the alignment mark to detect the position of the alignment mark 62b, the pixel electrodes for detecting the position of the lower electrode
2cを同時に形成する。 2c at the same time to form. MIMダイオードは、下電極6 MIM diodes, the lower electrode 6
2aの側面で形成するため、図6(a)のようにテーパーをつけて加工する。 To form at 2a side, processing with a taper as shown in FIG. 6 (a). 遮光膜62cは、この段階ではアライメントマークのパターンには加工されておらず、島状にパターン形成されているだけである。 Shielding film 62c has not been processed in the pattern of the alignment marks at this stage, it has only been patterned into an island shape. 以下の工程では特に断らない限り、アライメントマーク62bに位置合わせしてパターン形成を行う。 Unless otherwise specified in the following step, the pattern formation is aligned to the alignment mark 62b. 下電極62aと同じ材料で、遮光膜62cを形成することで、画素電極の位置を検出するためのアライメントマーク用の遮光膜を堆積する工程を省略できる。 The same material as the lower electrode 62a, by forming the light shielding film 62c, can omit the step of depositing a light shielding film for the alignment mark to detect the position of the pixel electrode. 次に下電極62aを陽極酸化し、酸化膜63を形成する。 Then the lower electrode 62a is anodized to form an oxide film 63. この時、62b、62cは電気的に孤立しているため、酸化膜が形成されない。 At this time, 62b, 62c because it has electrically isolated, oxide film is not formed.

【0063】次に図6(b)に示すように、透明導電膜を堆積し、画素電極用マスクを用いて、画素電極64a [0063] Next, as shown in FIG. 6 (b), depositing a transparent conductive film, using a mask for pixel electrodes, the pixel electrodes 64a
とアライメントマーク62bの保護膜64bと画素電極の位置を検出するためのアライメントマーク64cとに同時に加工する。 Simultaneously processed and the alignment mark 64c for detecting the position of the protective film 64b and the pixel electrode of the alignment marks 62b and. 保護膜64bは、遮光膜62cを図6 Protective film 64b is a view of the light shielding film 62c 6
(c)のように加工する時に、アライメントマーク62 When processed as (c), the alignment mark 62
bがエッチングされるのを防ぐ。 b is prevented from being etched.

【0064】その後、図6(c)に示すように、画素電極の位置を検出するためのアライメントマーク64cをマスクにして遮光膜62cをアライメントマークのパターンに加工する。 [0064] Thereafter, as shown in FIG. 6 (c), to process the light-shielding film 62c of the alignment mark 64c as a mask for detecting the position of the pixel electrodes in the pattern of the alignment mark. この時、下電極62aは、酸化膜63 At this time, the lower electrode 62a, the oxidation film 63
があるためエッチングされない。 It is not etched because there. 従来工程との工程数の違いは、遮光膜62cを加工する1工程だけである。 Number of steps difference with the prior art process is only one step of processing the light-shielding film 62c. この時、遮光膜62cをドライエッチで加工すれば、エッチングが異方性で加工精度に優れるため、遮光膜62c At this time, if processing a light-shielding film 62c by dry etching, the etching is excellent machining accuracy anisotropic light-shielding film 62c
をアライメントマーク64cのパターン位置に正確に加工できる。 Can be accurately processed in a pattern position of the alignment mark 64c. 最後に、Cr等の金属膜で上電極65を形成し、下電極62aの側面にMIMダイオードを形成し、 Finally, the upper electrode 65 formed of a metal film such as Cr, to form a MIM diode on the side surface of the lower electrode 62a,
画素電極64aに接続する。 Connected to the pixel electrode 64a.

【0065】以上の工程で形成される、画素電極の位置を検出するためのアライメントマークは、透明導電膜6 [0065] is formed by the above steps, the alignment mark for detecting the position of the pixel electrode, the transparent conductive film 6
4c下に遮光膜62cを設けたため検出が容易である。 It is easy detection because of providing the light shielding film 62c under 4c.
このアライメントマークは、従来工程より1工程増えるだけの簡単な方法で形成でき、実施例1、2、3同様の効果が得られる。 The alignment mark is conventionally step can be formed in one step increases by a simple method, and third embodiments the same effect can be obtained.

【0066】(実施例5)実施例5では、ドーピング位置検出用のアライメントマークを形成する方法を説明する。 [0066] (Example 5) In Example 5, a method of forming an alignment mark for doping position detection.

【0067】図8に、本発明の実施例5に係るアクティブマトリクス基板製造工程断面図を示す。 [0067] Figure 8 shows an active matrix substrate manufacturing step sectional view according to the fifth embodiment of the present invention. ドーピング位置を検出するためのアライメントマークは、遮光膜82 Alignment marks for detection of doping position, the light shielding film 82
cを加工して形成される。 It is formed by processing or c. 能動層82aと遮光膜82c Active layer 82a and the light shielding film 82c
は同じ半導体膜で形成される。 They are formed in the same semiconductor film.

【0068】以下に、その製造方法を、図8により説明する。 [0068] Hereinafter, a manufacturing method will be described with reference to FIG.

【0069】まず図8(a)に示すように、絶縁基板8 [0069] First, as shown in FIG. 8 (a), an insulating substrate 8
1上に多結晶シリコン膜等で薄膜トランジスタの能動層82a、能動層82aの位置を検出するためのアライメントマーク82b、遮光膜82cを同時に形成する。 TFT active layer 82a of polysilicon film or the like on the 1, active layer 82a positioned alignment marks 82b for detecting the simultaneously forming the light shielding film 82c. 以下の工程では特に断らない限り、アライメントマーク8 Unless otherwise specified in the following steps, the alignment mark 8
2bに位置合わせしてパターン形成を行う。 Aligned with the 2b perform patterned. 遮光膜82 Shielding film 82
cは、ドーピング位置を検出するためのアライメントマークを形成するための遮光膜として利用するため、ドーピング位置を検出するためのアライメントマーク形成部へ島状に加工する。 c is to be used as the light-shielding film for forming the alignment mark for detecting the doping position and is processed into an island-shaped to the alignment mark forming portion for detecting the doping position. 遮光膜82cを能動層82aと同じ材料で形成することで、ドーピング位置を検出するためのアライメントマーク用の遮光膜を堆積する工程を省略できる。 By forming the light shielding film 82c of the same material as the active layer 82a, it can be omitted the step of depositing a light shielding film for the alignment mark to detect the doping position. 次にシリコン酸化膜等でゲート絶縁膜83を形成し、遮光膜82c上のゲート絶縁膜83を除去する。 Then a gate insulating film 83 of a silicon oxide film or the like, to remove the gate insulating film 83 on the light shielding film 82c.
ゲート絶縁膜83上に、Ta等の金属膜でゲート電極8 On the gate insulating film 83, the gate of a metal film such as Ta electrode 8
4を形成する。 4 to form.

【0070】その後、図8(b)に示すように、P+ドーピング用マスクで、レジストをP+ドーピング位置が開口したパターン85aとドーピング位置を検出するためのアライメントマークのパターン85bに加工する。 [0070] Thereafter, as shown in FIG. 8 (b), at P + doping mask, resist P + doping position is processed into a pattern 85b of the alignment mark to detect the pattern 85a and doping position open.
その後、P+ドーピングを行い、続けてレジスト85b Thereafter, the P + doping, followed by resist 85b
をマスクとして遮光膜82cを加工して、図8(c)に示すように遮光膜82cでP+ドーピング位置を検出するためのアライメントマークを形成する。 The by processing the light-shielding film 82c as a mask to form an alignment mark for detecting the P + doping position shielding film 82c as shown in Figure 8 (c). この時、遮光膜82cをドライエッチで加工すれば、エッチングが異方性で加工精度に優れるため、遮光膜82cをレジスト85bのパターン位置に正確に加工できる。 At this time, if processing a light-shielding film 82c by dry etching, the etching is excellent machining accuracy anisotropy, can be accurately processed light-shielding film 82c to the pattern position of the resist 85b. P+ドーピングと、遮光膜82cを加工する順番は問わない。 And the P + doping, the order of processing a light-shielding film 82c does not matter. 即ち、P+ドーピング後に82cを加工してもよいし、8 In other words, it may be processed to 82c after the P + doping, 8
2cを加工後にP+ドーピングを行ってもよい。 2c may be performed P + doping after processing. その後、遮光膜82cで形成したP+ドーピング位置を検出するためのアライメントマークにN+ドーピングマスクを合わせて、図8(c)に示すように、N+ドーピング位置が開口したパターンにレジスト86を加工し、N+ Thereafter, the combined N + doping mask alignment mark for detecting the P + doping position formed by the light shielding film 82c, as shown in FIG. 8 (c), N + doping position by processing a resist 86 on the opening pattern, N +
ドーピングを行う。 Performing a doping.

【0071】以上の工程では、P+ドーピングとN+ドーピングの順番は逆でもよい。 [0071] In the above process, the order of the P + doping and N + doping may be reversed. その場合は、N+ドーピング工程で、N+ドーピング位置を検出するためのアライメントマークを遮光膜82cで形成しておき、P+ドーピング用のレジストパターンをN+ドーピング位置を検出するためのアライメントマークに合わせて形成する。 In that case, at N + doping step, previously formed alignment marks for detecting the N + doping position light shielding film 82c, the combined resist pattern for P + doping on the alignment mark for detecting the N + doping position formed to.

【0072】以上の説明では、2回のドーピングのうち1回目めのドーピングでのみアライメントマークを形成したが、2回ともアライメントマークを形成することも可能である。 [0072] In the above description, but the formation of the alignment mark only in one eye eyes of the doping of the two times of doping, it is also possible to form the alignment mark both times. その場合には、図8(a)で遮光膜82c In that case, the light shielding film 82c in FIG. 8 (a)
を2箇所設ける(82c1、82c2とする)。 Providing two positions (a 82c1,82c2). 1回目のドーピングでは、1回目のドーピング位置が開口したパターンと、遮光膜82c1をすべてレジストで覆ったパターンと、遮光膜82c2上にアライメントマークのパターンにレジスト形成し、ドーピングと遮光膜82c In the first doping, and first doped position is open pattern, the pattern covering the light shielding film 82c1 at all resist, resist is formed on the pattern of the alignment marks on the light shielding film 82c2, doping the light shielding film 82c
2の加工を行い、遮光膜82c2で1回目のドーピング位置検出用のアライメントマークを形成する。 Perform second processing to form the alignment mark for the first doping position detected by the light-shielding film 82c2. 2回目のドーピングでは、2回目のドーピング位置が開口したパターンと、遮光膜82c2をすべてレジストで覆ったパターンと、遮光膜82c1上にアライメントマークのパターンにレジスト形成し、ドーピングと遮光膜82c1 In the second doping, the second doping position is open pattern, and covering the light shielding film 82c2 at all resist pattern, a resist is formed on the pattern of the alignment marks on the light shielding film 82c1, doping and the light-shielding film 82c1
の加工を行い、遮光膜82c1で2回目のドーピング位置検出用のアライメントマークを形成する。 Perform processing, forming an alignment mark for the second doping position detected by the light-shielding film 82c1. ドーピングが2回以上ある場合も、図8(a)で、遮光膜82cをドーピングの回数分形成しておけば、同様の方法で全ドーピング工程でアライメントマークを形成することが可能である。 If doping is more than 2 times also in FIG. 8 (a), the if the light shielding film 82c and the number of times formation of doping, it is possible to form an alignment mark in all doping process in a similar manner.

【0073】ドーピングと、ドーピング位置を検出するためのアライメントマークを形成した後、図8(d)に示すように、シリコン酸化膜等で層間絶縁膜87を堆積し、コンタクトホールを開口する。 [0073] Doping and, after forming the alignment mark for detecting the doping position, as shown in FIG. 8 (d), depositing an interlayer insulating film 87 of a silicon oxide film or the like, contact holes. コンタクトホールを開口する際は、ドーピング工程で形成した遮光膜82c Shielding film 82c when the contact hole is formed in the doping process
によるアライメントマークへ位置合わせすることで、コンタクトホールをドーピング位置へ直接位置合わせして開口できる。 By by aligning the alignment marks can be opened by aligning directly contact hole to doping position. コンタクトホール開口後、AL等で金属配線88を形成し能動層82aと接続する。 After contact holes, connected to the active layer 82a forms a metal interconnect 88 in AL or the like. 最後に、透明導電膜で画素電極を形成し、画素の薄膜トランジスタのドレインに接続する(図示しない)。 Finally, to form a pixel electrode of a transparent conductive film is connected to the drain of the thin film transistor of the pixel (not shown).

【0074】以上の工程で形成される、遮光膜82cによるドーピング位置を検出するためのアライメントマークを用いれば、ドーピング位置とコンタクトホールの位置合わせ精度が向上するため、コンタクトホールの大きさを小さくでき素子の微細化が達成される。 [0074] is formed by the above steps, by using the alignment mark to detect the doping position by the light shielding film 82c, for improving alignment precision of doping position and a contact hole, it is possible to reduce the size of the contact hole miniaturization of the element is achieved. しかも、本発明では遮光膜82cの加工をドライエッチングで行うことで加工精度に優れたアライメントマークを形成でる。 Moreover, the present invention leaves forming an alignment mark with excellent machining accuracy by performing a dry etching process of the light-shielding film 82c.

【0075】 [0075]

【発明の効果】以上述べたように、本発明の液晶表示装置は、遮光膜と前記遮光膜の上部に形成された透明膜とからなり特定の位置検出用パターンの形状に形成された積層膜をアライメントマークとして有するため、アライメントマークの識別性が向上し、アライメントマークの正確な位置を容易に検出することができる。 As described above, according to the present invention, a liquid crystal display device of the present invention, the light-shielding film and laminated film formed in the shape of specific position detection pattern consists of a top which is formed on a transparent film of the light shielding film the order to have as an alignment mark, and improved identification of the alignment mark, the exact position of the alignment mark can be easily detected. そのため、 for that reason,
対向基板との位置合わせ精度が向上し、開口率を高くすることができるという効果を有する。 It improves alignment accuracy between the counter substrate has the effect that it is possible to increase the aperture ratio.

【0076】また、本発明の液晶表示装置の製造方法は、絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、前記遮光膜上に形成された透明膜をアライメントマークのパターンに加工する第2の工程と、前記アライメントマークのパターンに加工された前記透明膜をマスクにして前記遮光膜をアライメントマークのパターンに加工する第3の工程とを有するアクティブマトリクス基板の製造工程により製造された請求項1に記載のアクティブマトリクス基板と、その対向基板と、を前記積層膜のアライメントマークを用いて位置合せしてパネル組立する組立工程を有するため、識別性が高く、検出が容易なアラインメントマークを有するアクティブマトリクス基板を用いて位置合わせ精度よくパネル組立を行うことができ、開口 [0076] The manufacturing method of the liquid crystal display device of the present invention, the alignment mark and the first step, a transparent film formed on said light-shielding film for processing a light-shielding film formed on an insulating substrate in an island shape producing an active matrix substrate including the second step of processing the pattern, and a third step of processing the light-shielding film as a mask the transparent film, which is processed into a pattern of the alignment mark on the pattern of the alignment mark because it has an active matrix substrate according to claim 1 produced by the process, and the opposing substrate, the assembly process of the panel assembly and aligned with the alignment mark of the multilayer film, high identity, detection alignment accuracy panel assembly can be performed by using an active matrix substrate having an easy alignment mark, opening の高い液晶表示装置を製造することができるという効果を有する。 It has the effect that it is possible to manufacture a high liquid crystal display device. また、リフトオフ法を用いないので、パーティクルの問題や加工制御の問題もない。 Further, since no by lift-off, there is no problem of particle problems and machining control.

【0077】また、本発明の液晶表示装置の製造方法は、絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、レジストをドーピング用パターンとアラインメント用パターンとに加工する第2の工程と、前記レジストをマスクにしてドーピングを行う第3の工程と、 [0077] The manufacturing method of the liquid crystal display device of the present invention comprises a first step of processing a light-shielding film formed on an insulating substrate in an island shape, to process the resist in the doping pattern and alignment pattern a second step, a third step of doping is performed by using the resist as a mask,
前記レジストをマスクにして前記遮光膜をアラインメント用パターンに加工する第4の工程とを有するアクティブマトリクス基板の製造工程を有するため、ドーピング工程で遮光膜を用いてアライメントマークを形成でき、 Because having a manufacturing process of the active matrix substrate and a fourth step of processing the light-shielding film on the alignment pattern and the resist as a mask, can be formed alignment marks using a light-blocking film with a doping step,
ドーピング位置と他のパターン(例えば、コンタクトホール)を精度よく直接位置合わせでき、素子を微細化することができるという効果を有する。 Doping position and other patterns (e.g., contact holes) can combined accurately direct position, has the effect that it is possible to miniaturize the device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例1に係るアクティブマトリクス基板の製造工程断面図。 Manufacturing process sectional views of an active matrix substrate according to Embodiment 1 of the present invention.

【図2】本発明の実施例2に係るアクティブマトリクス基板の製造工程断面図。 Manufacturing process sectional views of an active matrix substrate according to Embodiment 2 of the present invention; FIG.

【図3】本発明の実施例3に係るアクティブマトリクス基板の製造工程断面図。 Manufacturing process sectional views of an active matrix substrate according to [3] Example 3 of the present invention.

【図4】本発明の実施例3に係るアクティブマトリクス基板の断面図。 Sectional view of an active matrix substrate according to [4] Embodiment 3 of the present invention.

【図5】本発明の実施例3に係るアクティブマトリクス基板の断面図。 Sectional view of an active matrix substrate according to Embodiment 3 of the present invention; FIG.

【図6】本発明の実施例4に係るアクティブマトリクス基板の製造工程断面図。 Manufacturing process sectional views of an active matrix substrate according to Example 4 of the present invention; FIG.

【図7】画素部平面図。 [7] a pixel plan view.

【図8】本発明の実施例5に係るアクティブマトリクス基板の製造工程断面図。 Manufacturing process sectional views of an active matrix substrate according to Example 5 of the present invention; FIG.

【図9】CMOSインバータ回路平面図。 [9] CMOS inverter circuit plan view.

【符号の説明】 DESCRIPTION OF SYMBOLS

11 ・・・絶縁基板 12a・・・能動層 12b・・・能動層の位置を検出するためのアライメントマーク 12c・・・遮光膜 13 ・・・ゲート絶縁膜 14 ・・・ゲート電極 15 ・・・層間絶縁膜 16 ・・・金属配線 17a・・・画素電極 17b・・・画素電極の位置を検出するためのアライメントマーク 21 ・・・絶縁基板 23 ・・・ゲート絶縁膜 24a・・・ゲート電極 24b・・・ゲート電極の位置を検出するためのアライメントマーク 24c・・・遮光膜 25 ・・・層間絶縁膜 26 ・・・金属配線 27a・・・画素電極 27b・・・画素電極の位置を検出するためのアライメントマーク 31 ・・・絶縁基板 32 ・・・ゲート電極 33 ・・・ゲート酸化膜 34 ・・・ゲート絶縁膜 35a・・・能動層 35b・・ 11 ... insulating substrate 12a ... active layer 12b ... alignment mark for detecting the position of the active layer 12c ... light shield film 13 ... gate insulating film 14 ... gate electrode 15 ... alignment marks 21 ... insulating substrate 23 ... gate insulating film 24a ... gate electrode 24b for detecting the position of the interlayer insulating film 16 ... metal wiring 17a ... pixel electrode 17b ... pixel electrode detecting a ... of the alignment mark 24c ... light shield film 25 ... interlayer insulation film 26 ... metal wiring 27a ... pixel electrode 27b ... pixel electrode for detecting the position of the gate electrode located the alignment mark 31 ... insulating substrate 32 ... gate electrode 33 for ... gate oxide film 34 ... gate insulating film 35a ... active layer 35b · · ・能動層の位置を検出するためのアライメントマーク 35c・・・遮光膜 36 ・・・チャネル保護膜 37 ・・・オーミック層 38a・・・画素電極 38b・・・アライメントマーク35bの保護膜 38c・・・画素電極の位置を検出するためのアライメントマーク 39 ・・・金属配線 41 ・・・絶縁基板 42 ・・・ゲート電極 43 ・・・ゲート酸化膜 44 ・・・ゲート絶縁膜 45a・・・能動層 45b・・・能動層の位置を検出するためのアライメントマーク 45c・・・遮光膜 46 ・・・チャネル保護膜 47 ・・・オーミック層 48a・・・画素電極 48b・・・アライメントマーク45bの保護膜 48c・・・オーミック層47の保護膜 48d・・・画素電極の位置を検出するためのアライメントマーク 49 ・・・ An alignment mark for detecting the position of the-active layer 35c ... light shield film 36 ... channel protection film 37 ... ohmic layer 38a ... pixel electrode 38b ... alignment mark 35b protective film 38c · · of alignment marks 39 ... metal wiring 41 ... insulating substrate 42 ... gate electrode 43 ... gate oxide film for detecting the position of the pixel electrodes 44 ... gate insulating film 45a ... active layer alignment mark 45 c ... protective film of the light-shielding film 46 ... channel protection film 47 ... ohmic layer 48a ... pixel electrode 48b ... alignment marks 45b for detecting the position of 45b ... active layer alignment marks 49 ... for detecting the position of the protective film 48d ... pixel electrode 48c ... ohmic layer 47 金属配線 51 ・・・絶縁基板 52 ・・・ゲート電極 53 ・・・ゲート酸化膜 54 ・・・ゲート絶縁膜 55a・・・能動層 55b・・・能動層の位置を検出するためのアライメントマーク 55c・・・遮光膜 56 ・・・チャネル保護膜 57 ・・・オーミック層 58a・・・画素電極 58b・・・アライメントマーク55bの保護膜 58c・・・画素電極の位置を検出するためのアライメントマーク 59 ・・・金属配線 61 ・・・絶縁基板 62a・・・下電極 62b・・・下電極の位置を検出するためのアライメントマーク 62c・・・遮光膜 63 ・・・酸化膜 64a・・・画素電極 64b・・・アライメントマーク62bの保護膜 64c・・・画素電極の位置を検出するためのアライメントマーク 65 ・・・上電極 71 Alignment mark 55c for detecting the position of the metal wiring 51 ... insulating substrate 52 ... gate electrode 53 ... gate oxide film 54 ... gate insulating film 55a ... active layer 55b ... active layer ... light shielding film 56 ... channel protection film 57 ... ohmic layer 58a ... pixel electrode 58b ... alignment mark 55b of the protective film 58c ... pixel alignment mark for detecting the position of the electrode 59 alignment marks 62c ... light shield film 63 ... oxide film 64a ... pixel electrode for detecting the position of ... metal wiring 61 ... insulating substrate 62a ... lower electrode 62b ... lower electrode 64b ... alignment mark 62b of the protective film 64c ... pixel alignment mark 65 ... on the electrodes for detecting the position of the electrode 71 ・・・能動層 72 ・・・ゲート電極 73 ・・・コンタクトホール 74 ・・・画素電極 75 ・・・金属配線 76 ・・・遮光パターン 81 ・・・絶縁基板 82a・・・能動層 82b・・・能動層の位置を検出するためのアライメントマーク 82c・・・遮光膜 83 ・・・ゲート絶縁膜 84 ・・・ゲート電極 85a・・・P+ドーピング用レジストパターン 85b・・・P+ドーピング位置検出用のアライメントマークを形成するためのレジストパターン 86 ・・・N+ドーピング用レジストパターン 87 ・・・層間絶縁膜 88 ・・・金属配線 91 ・・・能動層 92 ・・・ゲート電極 93 ・・・P+ドーピング位置 94 ・・・N+ドーピング位置 95a、95b、95c・・・コンタクトホール 96a、96b、96c・ ... active layer 72 ... gate electrode 73 ... contact hole 74 ... pixel electrode 75 ... metal wiring 76 ... light shielding pattern 81 ... insulating substrate 82a ... active layer 82b · · - for detecting the position of the active layer alignment mark 82c ... light shield film 83 ... gate insulating film 84 ... gate electrode 85a ... P + doping resist pattern 85b ... P + doping position detection for resist pattern 86 ... N + doping resist pattern 87 ... interlayer insulation film 88 ... metal wiring 91 ... active layer 92 ... gate electrode 93 ... P + doping position for forming the alignment mark 94 ··· N + doping position 95a, 95b, 95c ··· contact holes 96a, 96b, 96c · ・・金属配線 ... metal wiring

【手続補正書】 [Procedure amendment]

【提出日】平成14年1月21日(2002.1.2 [Filing date] 2002 January 21 (2002.1.2
1) 1)

【手続補正1】 [Amendment 1]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】発明の名称 [Correction target item name] name of the invention

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【発明の名称】液晶表示装置の製造方法 [Title of the Invention A method of manufacturing a liquid crystal display device

【手続補正2】 [Amendment 2]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】特許請求の範囲 [Correction target item name] the scope of the appended claims

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【特許請求の範囲】 [The claims]

【手続補正3】 [Amendment 3]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0015 [Correction target item name] 0015

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0015】 [0015]

【課題を解決するための手段】本発明の液晶表示装置の製造方法は、特定の位置検出用パターンの形状に形成された積層膜をアライメントマークとして有するアクティブマトリクス基板を提供するものである。 Method of manufacturing a liquid crystal display device of the present invention, in order to solve the problem] is to provide an active matrix substrate having a multilayer film formed in the shape of specific position detecting pattern as an alignment mark.

【手続補正4】 [Amendment 4]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0016 [Correction target item name] 0016

【補正方法】削除 [Correction method] Delete

【手続補正5】 [Amendment 5]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0017 [Correction target item name] 0017

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0017】また、液晶表示装置がTFT型液晶表示装置である場合には、前記アクティブマトリクス基板は複数の画素スイッチング用の薄膜トランジスタを有し、前記遮光膜の材料は前記薄膜トランジスタの能動層の材料又はゲート電極の材料と同一である。 Further, when the liquid crystal display device is a TFT type liquid crystal display device, the active matrix substrate has a thin film transistor for a plurality of pixel switching, the material of the light-shielding film material of the active layer of the thin film transistor or is the same as the gate electrode material.

【手続補正6】 [Amendment 6]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0018 [Correction target item name] 0018

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0018】また、上記のような液晶表示装置がMIM [0018] Further, the liquid crystal display device as described above is MIM
型液晶表示装置である場合には、前記アクティブマトリクス基板は複数の画素スイッチング用のMIMダイオードを有し、前記遮光膜の材料は前記MIMダイオードの下部電極の材料と同一である。 If a type liquid crystal display device, the active matrix substrate has a MIM diode for a plurality of pixel switching, the material of the light shielding film is the same as the material of the lower electrode of the MIM diode.

【手続補正7】 [Amendment 7]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0019 [Correction target item name] 0019

【補正方法】削除 [Correction method] Delete

【手続補正8】 [Amendment 8]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0020 [Correction target item name] 0020

【補正方法】削除 [Correction method] Delete

【手続補正9】 [Amendment 9]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0021 [Correction target item name] 0021

【補正方法】削除 [Correction method] Delete

【手続補正10】 [Amendment 10]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0022 [Correction target item name] 0022

【補正方法】削除 [Correction method] Delete

【手続補正11】 [Amendment 11]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0023 [Correction target item name] 0023

【補正方法】削除 [Correction method] Delete

【手続補正12】 [Amendment 12]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0024 [Correction target item name] 0024

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0024】前記アクティブマトリクス基板を形成するために、本発明の液晶表示装置の製造方法は、基板上に遮光膜を形成して、液晶駆動のための薄膜トランジスタ用の第1の島状パターンとアライメントマーク用の第2 [0024] To form the active matrix substrate, method of manufacturing the liquid crystal display device of the present invention, by forming a light shielding film on the substrate, the first island-shaped patterns and the alignment of the thin film transistor for a liquid crystal driving the second for the mark
の島状パターンを形成する第1の工程と、前記第1及び第2の島状パターン状にレジストを形成して、前記第1 A first step of forming a island pattern, forming said first and second island-like pattern on the resist, the first
の島状パターン上にドーピング用のレジストパターンと前記第2の島状パターン上にアライメント用のレジストパターンを形成する第2の工程と、前記ドーピング用のレジストパターンをマスクにしてドーピングを行う第3 A second step of the resist pattern for doping the island pattern on a resist pattern for alignment to the second island-shaped pattern, the third to perform doping with a resist pattern for the doping mask
の工程と、前記アライメント用のレジストパターンをマスクにして前記第2の島状パターンをアライメント用パターンに加工する第4の工程とを有することを特徴とする。 And step, and having a fourth step of processing the second island-shaped pattern by the resist pattern for the alignment mask alignment pattern.

【手続補正13】 [Amendment 13]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0026 [Correction target item name] 0026

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0026】また、TFT型液晶表示装置を製造する場合には、前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用の薄膜トランジスタを製造する工程を有し、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする。 Further, in the case of manufacturing a TFT-type liquid crystal display device includes: the active matrix substrate manufacturing process includes a process of fabricating a thin film transistor for a plurality of pixel switching, to form the active layer of the thin film transistor characterized by using a film formed in the same process as the light-shielding film.

【作用】請求項1の発明は、基板上に遮光膜を形成して、液晶駆動のための薄膜トランジスタ用の第1の島状パターンとアライメントマーク用の第2の島状パターンを形成する第1の工程と、前記第1及び第2の島状パターン状にレジストを形成して、前記第1の島状パターン上にドーピング用のレジストパターンと前記第2の島状パターン上にアライメント用のレジストパターンを形成する第2の工程と、前記ドーピング用のレジストパターンをマスクにしてドーピングを行う第3の工程と、前記アライメント用のレジストパターンをマスクにして前記第2の島状パターンをアライメント用パターンに加工する第4の工程とを有するため、ドーピング工程で遮光膜を用いてアライメントマークを形成でき、ドーピング位置と他のパターン( [Action] of claim 1 invention, by forming a light shielding film on the substrate, first to form a first island-shaped pattern and the second island-shaped pattern for the alignment mark of the thin film transistor for a liquid crystal driving and steps, the first and forming a resist on the second island-shaped pattern, the resist for alignment in the first island-shaped pattern on a resist pattern for doping the second island-shaped pattern on second step and the third step and the resist pattern a pattern for alignment of the second island-like pattern in the mask for the alignment of the resist pattern doping is performed as a mask for the doping to form a pattern because it has a fourth step of processing, the using a light-blocking film by doping process can form an alignment mark, the doping position and the other pattern ( えば、コンタクトホール)を精度よく直接位置合わせでき、素子を微細化することができる 請求項2の発明は、ドライエッチを用いて遮光膜を加工するため、加工精度に優れ、ドーピング位置をより正確に検出することができる。 Eg to a contact hole) can fit accurately direct position, the invention of claim 2 can be miniaturized elements, for processing the light-shielding film by using a dry etch, excellent processing accuracy, more precisely the doping position it is possible to detect in.

【手続補正14】 [Amendment 14]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0027 [Correction target item name] 0027

【補正方法】削除 [Correction method] Delete

【手続補正15】 [Amendment 15]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0028 [Correction target item name] 0028

【補正方法】削除 [Correction method] Delete

【手続補正16】 [Amendment 16]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0029 [Correction target item name] 0029

【補正方法】削除 [Correction method] Delete

【手続補正17】 [Amendment 17]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0030 [Correction target item name] 0030

【補正方法】削除 [Correction method] Delete

【手続補正18】 [Amendment 18]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0031 [Correction target item name] 0031

【補正方法】削除 [Correction method] Delete

【手続補正19】 [Amendment 19]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0032 [Correction target item name] 0032

【補正方法】削除 [Correction method] Delete

【手続補正20】 [Amendment 20]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0033 [Correction target item name] 0033

【補正方法】削除 [Correction method] Delete

【手続補正21】 [Amendment 21]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0034 [Correction target item name] 0034

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0034】請求項3の発明は、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜を前記遮光膜として用いたため、請求項12の発明と同様の機能の有するうえ、アラインメントマーク形成のための新たな遮光膜を堆積する必要がなく、透明膜をマスクにして遮光膜を加工する工程が増えるだけなので、従来の工程を特に複雑化させることがない。 [0034] The invention according to claim 3, since the film formed in the same step as forming the active layer of the thin film transistor is used as the light shielding film, after having the same function as the invention of claim 12, alignment it is not necessary to deposit a new light-shielding film for mark formation, since only the step of processing a light-shielding film and a transparent film as a mask increases, not be particularly complicating the conventional process.

【手続補正22】 [Amendment 22]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0074 [Correction target item name] 0074

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0074】以上の工程で形成される、遮光膜82cによるドーピング位置を検出するためのアライメントマークを用いれば、ドーピング位置とコンタクトホールの位置合わせ精度が向上するため、コンタクトホールの大きさを小さくでき素子の微細化が達成される。 [0074] is formed by the above steps, by using the alignment mark to detect the doping position by the light shielding film 82c, for improving alignment precision of doping position and a contact hole, it is possible to reduce the size of the contact hole miniaturization of the element is achieved. しかも、本発明では遮光膜82cの加工をドライエッチングで行うことで加工精度に優れたアライメントマークを形成できる。 Moreover, the present invention can form an alignment mark with excellent machining accuracy by performing a dry etching process of the light-shielding film 82c.

【手続補正23】 [Amendment 23]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0075 [Correction target item name] 0075

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0075】 [0075]

【発明の効果】以上述べたように、本発明の液晶表示装置の製造方法によって作成される液晶表示装置は、遮光膜と前記遮光膜の上部に形成された透明膜とからなり特定の位置検出用パターンの形状に形成された積層膜をアライメントマークとして有するため、アライメントマークの識別性が向上し、アライメントマークの正確な位置を容易に検出することができる。 As described above, according to the present invention, a liquid crystal display device that are created by the manufacturing method of the liquid crystal display device of the present invention is composed of a light shielding film and a transparent film formed on top of the light shielding film specific position detection because having a multilayer film formed in the shape of use pattern as the alignment mark, and improved identification of the alignment mark, the exact position of the alignment mark can be easily detected. そのため、対向基板との位置合わせ精度が向上し、開口率を高くすることができるという効果を有する。 Therefore, to improve the alignment accuracy between the counter substrate has the effect that it is possible to increase the aperture ratio.

【手続補正24】 [Amendment 24]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0076 [Correction target item name] 0076

【補正方法】削除 [Correction method] Delete

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) G09F 9/00 338 G09F 9/00 338 5F046 9/30 338 9/30 338 5F110 9/35 9/35 5G435 H01L 21/027 H01L 21/30 502M 21/336 29/78 612D 29/786 Fターム(参考) 2H088 FA01 FA16 FA19 HA02 HA14 MA03 MA20 2H091 FA34Y FC21 GA02 LA03 LA11 LA30 2H092 HA04 JA03 JA24 JB52 KA10 MA27 MA41 NA07 NA25 PA09 2H097 GA00 KA11 KA21 LA12 5C094 AA05 AA43 AA48 BA03 BA04 BA43 CA19 DA13 EA04 EA05 ED15 FB12 FB14 FB15 GB01 5F046 EA16 EA23 EA26 EB05 5F110 AA04 AA16 AA26 BB02 CC02 CC07 EE04 EE09 FF01 FF02 FF03 FF09 FF24 FF27 GG02 GG13 GG15 GG35 HJ12 HK03 HK07 HK09 HK16 HK21 HK22 HL04 HL07 HL22 HL27 NN02 NN12 NN23 NN24 NN33 NN43 NN44 NN46 NN48 NN72 QQ01 5G435 AA17 BB12 CC0 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) G09F 9/00 338 G09F 9/00 338 5F046 9/30 338 9/30 338 5F110 9/35 9/35 5G435 H01L 21/027 H01L 21/30 502M 21/336 29/78 612D 29/786 F-term (reference) 2H088 FA01 FA16 FA19 HA02 HA14 MA03 MA20 2H091 FA34Y FC21 GA02 LA03 LA11 LA30 2H092 HA04 JA03 JA24 JB52 KA10 MA27 MA41 NA07 NA25 PA09 2H097 GA00 KA11 KA21 LA12 5C094 AA05 AA43 AA48 BA03 BA04 BA43 CA19 DA13 EA04 EA05 ED15 FB12 FB14 FB15 GB01 5F046 EA16 EA23 EA26 EB05 5F110 AA04 AA16 AA26 BB02 CC02 CC07 EE04 EE09 FF01 FF02 FF03 FF09 FF24 FF27 GG02 GG13 GG15 GG35 HJ12 HK03 HK07 HK09 HK16 HK21 HK22 HL04 HL07 HL22 HL27 NN02 NN12 NN23 NN24 NN33 NN43 NN44 NN46 NN48 NN72 QQ01 5G435 AA17 BB12 CC0 9 FF13 KK03 KK05 LL14 LL15 9 FF13 KK03 KK05 LL14 LL15

Claims (14)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 遮光膜と前記遮光膜の上部に形成された透明膜とからなり特定の位置検出用パターンの形状に形成された積層膜をアライメントマークとして有するアクティブマトリクス基板を有することを特徴とする液晶表示装置。 And characterized in that it has an active matrix substrate having a 1. A light-shielding film and laminated film formed in the shape of specific position detection pattern consists of a top in the formed transparent film of the light-shielding film as an alignment mark a liquid crystal display device.
  2. 【請求項2】 前記透明膜の材料は画素電極を構成する透明導電膜の材料と同一であることを特徴とする請求項1記載の液晶表示装置。 2. A liquid crystal display device of the material of the transparent film according to claim 1, wherein the the same as the transparent conductive film forming the pixel electrode material.
  3. 【請求項3】 前記アクティブマトリクス基板は複数の画素スイッチング用の薄膜トランジスタを有し、前記遮光膜の材料は前記薄膜トランジスタの能動層の材料と同一であることを特徴とする請求項1又は請求項2のいずれかに記載の液晶表示装置。 Wherein the active matrix substrate has a thin film transistor for a plurality of pixel switching, the material of the light-shielding film according to claim 1 or claim 2, characterized in that the same as the material of the active layer of the thin film transistor the liquid crystal display device according to any one of.
  4. 【請求項4】 前記アクティブマトリクス基板は複数の画素スイッチング用の薄膜トランジスタを有し、前記遮光膜の材料は前記薄膜トランジスタのゲート電極の材料と同一であることを特徴とする請求項1又は請求項2のいずれかに記載の液晶表示装置。 Wherein said active matrix substrate has a thin film transistor for a plurality of pixel switching, the material of the light-shielding film according to claim 1 or claim 2, characterized in that the same as the material of the gate electrode of the thin film transistor the liquid crystal display device according to any one of.
  5. 【請求項5】 前記アクティブマトリクス基板は複数の画素スイッチング用のMIMダイオードを有し、前記遮光膜の材料は前記MIMダイオードの下部電極の材料と同一であることを特徴とする請求項1又は請求項2のいずれかに記載の液晶表示装置。 Wherein said active matrix substrate has a MIM diode for a plurality of pixel switching, the material of the light-shielding film according to claim 1 or claim, characterized in that the same as the material of the lower electrode of the MIM diode the liquid crystal display device according to any one of claim 2.
  6. 【請求項6】 絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、前記遮光膜上に形成された透明膜をアライメントマークのパターンに加工する第2の工程と、前記アライメントマークのパターンに加工された前記透明膜をマスクにして前記遮光膜をアライメントマークのパターンに加工する第3の工程とを有するアクティブマトリクス基板の製造工程により製造された請求項1に記載のアクティブマトリクス基板と、その対向基板と、を前記積層膜のアライメントマークを用いて位置合せしてパネル組立する組立工程を有することを特徴とする液晶表示装置の製造方法。 6. A second step of processing the pattern of the first step and the transparent film alignment mark formed on the light-shielding film for processing a light-shielding film formed on an insulating substrate in an island shape, according to claim 1 manufactured by the manufacturing process of the active matrix substrate and a third step of processing the light-shielding film pattern of the alignment mark and the transparent film is processed into a pattern of the alignment mark on the mask method of manufacturing a liquid crystal display device characterized by having an active matrix substrate, and the opposing substrate, the assembly process of the panel assembly and aligned with the alignment mark of the multilayer film.
  7. 【請求項7】 前記第3の工程において、ドライエッチを用いて遮光膜を加工することを特徴とする請求項6記載の液晶表示装置の製造方法。 7. The third step, the manufacturing method of the liquid crystal display device according to claim 6, wherein the processing the light-shielding film by dry etching.
  8. 【請求項8】 画素電極を構成する透明導電膜を形成するのと同一の工程で形成された透明導電膜を前記透明膜として用いたことを特徴とする請求項6又は請求項7のいずれかに記載の液晶表示装置の製造方法。 8. The claim 6 or claim 7, characterized in that a transparent conductive film formed in the same step as forming the transparent conductive film forming the pixel electrode as the transparent film the method according to.
  9. 【請求項9】 前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用の薄膜トランジスタを製造する工程を有し、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする請求項6、請求項7及び請求項8のいずれかに記載の液晶表示装置の製造方法。 9. The manufacturing process of the active matrix substrate includes a process of manufacturing a thin film transistor for a plurality of pixel switching, the light shielding film a film formed in the same step as forming the active layer of the thin film transistor the method according to claim 6, claim 7 and claim 8, characterized in that used as.
  10. 【請求項10】 前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用の薄膜トランジスタを製造する工程を有し、前記薄膜トランジスタのゲート絶縁膜を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする請求項6、請求項7 10. A manufacturing process of the active matrix substrate includes a process of manufacturing a thin film transistor for a plurality of pixel switching, said film formed by the same steps as a gate insulating film of the thin film transistor shielding claim 6, characterized by using as the film, according to claim 7
    及び請求項8のいずれかに記載の液晶表示装置の製造方法。 And The method according to claim 8.
  11. 【請求項11】 前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用のMIMダイオードを製造する工程を有し、前記MIMダイオードの下部電極を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする請求項6、請求項7及び請求項8のいずれかに記載の液晶表示装置の製造方法。 11. The manufacturing process of the active matrix substrate includes a process of manufacturing a MIM diode for a plurality of pixel switching, said film formed in the same step as to form a lower electrode of the MIM diode the method according to claim 6, claim 7 and claim 8, characterized in that used as the light-shielding film.
  12. 【請求項12】 絶縁基板上に形成された遮光膜を島状に加工する第一の工程と、レジストをドーピング用パターンとアラインメント用パターンとに加工する第2の工程と、前記レジストをマスクにしてドーピングを行う第3の工程と、前記レジストをマスクにして前記遮光膜をアラインメント用パターンに加工する第4の工程とを有するアクティブマトリクス基板の製造工程を有することを特徴とする液晶表示装置の製造方法。 12. A first step of processing a light-shielding film formed on an insulating substrate in an island shape, and a second step of processing a resist and doping pattern and alignment pattern, and the resist as a mask a third step of performing doping Te, the liquid crystal display device characterized by having a process of manufacturing the active matrix substrate and a fourth step of processing the alignment pattern of the light shielding film by using the resist as a mask Production method.
  13. 【請求項13】 前記第4の工程において、ドライエッチを用いて遮光膜を加工することを特徴とする請求項1 13. The said fourth step, claim 1, wherein the processing the light-shielding film by dry etching
    2記載の液晶表示装置の製造方法。 Method of manufacturing a liquid crystal display device 2 according.
  14. 【請求項14】 前記アクティブマトリクス基板の製造工程は複数の画素スイッチング用の薄膜トランジスタを製造する工程を有し、前記薄膜トランジスタの能動層を形成するのと同一の工程で形成された膜を前記遮光膜として用いたことを特徴とする請求項12又は請求項13 14. The manufacturing process of the active matrix substrate includes a process of manufacturing a thin film transistor for a plurality of pixel switching, the light shielding film a film formed in the same step as forming the active layer of the thin film transistor claim, characterized in that used as 12 or claim 13
    に記載の液晶表示装置の製造方法。 The method according to.
JP2001391967A 2001-12-25 2001-12-25 A method of manufacturing a liquid crystal display device Expired - Fee Related JP3508763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391967A JP3508763B2 (en) 2001-12-25 2001-12-25 A method of manufacturing a liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001391967A JP3508763B2 (en) 2001-12-25 2001-12-25 A method of manufacturing a liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP06281871 Division

Publications (2)

Publication Number Publication Date
JP2002303859A true JP2002303859A (en) 2002-10-18
JP3508763B2 JP3508763B2 (en) 2004-03-22

Family

ID=19188582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391967A Expired - Fee Related JP3508763B2 (en) 2001-12-25 2001-12-25 A method of manufacturing a liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3508763B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079036A (en) * 2004-09-09 2006-03-23 Samsung Electronics Co Ltd Display device and manufacturing method therefor
KR100928925B1 (en) * 2003-04-02 2009-11-30 엘지디스플레이 주식회사 A switching element array substrate including alignment marks
US8134654B2 (en) 2008-08-20 2012-03-13 Samsung Electronics Co., Ltd. Liquid crystal display and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928925B1 (en) * 2003-04-02 2009-11-30 엘지디스플레이 주식회사 A switching element array substrate including alignment marks
JP2006079036A (en) * 2004-09-09 2006-03-23 Samsung Electronics Co Ltd Display device and manufacturing method therefor
US7629613B2 (en) 2004-09-09 2009-12-08 Samsung Electronics Co., Ltd. Display device and method of manufacturing the same
US8049222B2 (en) 2004-09-09 2011-11-01 Samsung Electronics Co., Ltd. Display device and method of manufacturing the same
KR101223098B1 (en) 2004-09-09 2013-01-17 삼성디스플레이 주식회사 Display device and method of manufacturing the same
US8134654B2 (en) 2008-08-20 2012-03-13 Samsung Electronics Co., Ltd. Liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date
JP3508763B2 (en) 2004-03-22

Similar Documents

Publication Publication Date Title
JP2771820B2 (en) Active matrix panel and a method of manufacturing the same
US6862052B2 (en) Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100814183B1 (en) Substrate for liquid crystal display device and liquid crystal display device using the same
USRE41426E1 (en) Manufacturing methods of liquid crystal displays
JP3708637B2 (en) The liquid crystal display device
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR101107682B1 (en) Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same
US7532263B2 (en) Array substrate for liquid crystal display device with storage electrodes and method of fabricating the same
US6768521B2 (en) Method for manufacturing a thin film transistor array panel
KR100212288B1 (en) Thin film transistor and manufacture thereof
KR100726132B1 (en) A method for fabricating array substrate for liquid crystal display device and the same
JP4658514B2 (en) TFT array substrate and a manufacturing method thereof
EP2256540B1 (en) Display apparatus and method of fabricating the same
CN1185533C (en) Display apparatus and its mfg. method
US7443465B2 (en) Color filter plate and thin film transistor plate for liquid crystal display, and methods for fabricating the plates
US20040129943A1 (en) Thin film transistor array substrate and manufacturing method of the same
US8563980B2 (en) Array substrate and manufacturing method
US20020176029A1 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US6411346B1 (en) Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd
KR101121620B1 (en) Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same
US20020109801A1 (en) Fabrication method of liquid crystal display device
US20090085040A1 (en) Liquid crystal display device and fabricating method thereof
US7659130B2 (en) Thin film transistor array panel for display and manufacturing method thereof
KR100628679B1 (en) Array panel, method for fabricating a Liquid crystal display device
US20030076452A1 (en) Contact for semiconductor and display devices

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees