JP2002287900A - Information device - Google Patents

Information device

Info

Publication number
JP2002287900A
JP2002287900A JP2001376967A JP2001376967A JP2002287900A JP 2002287900 A JP2002287900 A JP 2002287900A JP 2001376967 A JP2001376967 A JP 2001376967A JP 2001376967 A JP2001376967 A JP 2001376967A JP 2002287900 A JP2002287900 A JP 2002287900A
Authority
JP
Japan
Prior art keywords
tft
information device
display
sensor
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001376967A
Other languages
Japanese (ja)
Other versions
JP2002287900A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001376967A priority Critical patent/JP2002287900A/en
Publication of JP2002287900A publication Critical patent/JP2002287900A/en
Publication of JP2002287900A5 publication Critical patent/JP2002287900A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Image Input (AREA)
  • Position Input By Displaying (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve problems such as visibility of pictures, durability of a device, accuracy and miniaturization, and electric power consumption for a conventional information device having a resistance film type or optical pen input function. SOLUTION: In this information device having a pen input function, information is input by arranging both EL elements and photoelectric conversion elements on image elements of a displaying device and inputting light into the photoelectric conversion elements by a pen than reflects light at the pen point. Thereby the information device that does not damage brightness of the displayed pictures, displays a clear picture, being excellent in durability and miniaturizable, with good accuracy and the pen input function can be provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ペン等によって情
報を入力する機能を有する情報装置に関する。特に、表
示装置の画面上でペン入力の操作を行う情報装置に関す
る。表示装置としては、特にEL素子を用いたEL表示
装置に関する。また、この情報装置を有する携帯情報装
置等の電子機器に関する。
The present invention relates to an information device having a function of inputting information with a pen or the like. In particular, the present invention relates to an information device for performing a pen input operation on a screen of a display device. The display device particularly relates to an EL display device using an EL element. Further, the present invention relates to an electronic device such as a portable information device having the information device.

【0002】なお、本明細書において、EL素子とは、
一重項励起子からの発光(蛍光)及び三重項励起子から
の発光(燐光)の両方を利用するものを示すとする。
[0002] In this specification, an EL element is
An example using both light emission from singlet excitons (fluorescence) and light emission from triplet excitons (phosphorescence) is shown.

【0003】[0003]

【従来の技術】携帯情報装置において、小型化及び操作
性の面から、ペン入力方式の携帯情報装置の需要が高ま
っている。ペン入力方式は、専用の、もしくは任意のペ
ン等を用い、表示画面にペン先を接触させる、もしくは
近付けることによって、情報の入力を行う方式のことで
ある。
2. Description of the Related Art In portable information devices, there is a growing demand for pen-input type portable information devices in terms of miniaturization and operability. The pen input method is a method of inputting information by using a dedicated or arbitrary pen or the like and bringing a pen tip into contact with or close to a display screen.

【0004】つまり、表示画面上のペン先が指し示した
位置に対応する情報の入力を行う。表示画面は、ペン入
力画面も兼ねる。このペン入力方式では、ペン入力画面
上で、ペンが指し示した位置を特定する必要がある。ペ
ン入力方式の手法には、抵抗膜式や光学式等がある。
That is, information corresponding to the position pointed by the pen tip on the display screen is input. The display screen also serves as a pen input screen. In this pen input method, it is necessary to specify the position pointed by the pen on the pen input screen. Examples of the pen input method include a resistive film method and an optical method.

【0005】始めに、抵抗膜式について説明する。[0005] First, the resistive film type will be described.

【0006】図7は、抵抗膜式のペン入力装置の構造を
示す断面図である。なお、ペン入力装置7711は、表
示装置7708と重ねて、その上部に形成されている。
表示装置7708は、表示部7709と周辺回路771
0を有する。
FIG. 7 is a sectional view showing the structure of a resistive-type pen input device. Note that the pen input device 7711 is formed on the display device 7708 so as to overlap with the display device 7708.
The display device 7708 includes a display portion 7709 and a peripheral circuit 771.
Has zero.

【0007】ペン入力装置7711において、可動電極
7701と固定電極7702は、ドットスペーサ770
4を挟んで、貼り合わせ材7703によって約100〜
300μmの間隔で互いに平行に接続されている。ここ
で、ペン入力装置7711を介して、表示装置7708
の表示部7709に映し出される画像を見ることができ
るように、可動電極7701及び固定電極7702は、
透光性を有する導電材料で形成されている。透光性を有
する導電材料としては、一般に、酸化インジウム・スズ
(ITO)膜が用いられる。
In the pen input device 7711, a movable electrode 7701 and a fixed electrode 7702 are connected to a dot spacer 770.
4 and about 100 to 100 depending on the bonding material 7703
They are connected in parallel at an interval of 300 μm. Here, the display device 7708 is input via the pen input device 7711.
The movable electrode 7701 and the fixed electrode 7702 are arranged such that an image projected on the display portion 7709 of the
It is formed of a light-transmitting conductive material. As the light-transmitting conductive material, an indium tin oxide (ITO) film is generally used.

【0008】抵抗膜式では、ペン入力装置7711上の
入力ペン7705で指し示した位置(図7中、入力点
A)において、可動電極7701と固定電極7702は
接する。このとき、入力点Aの位置を、2つの位置検出
用の電極7706及び7707からの抵抗R1及びR2
の比として読み取る方式である。
In the resistance film type, the movable electrode 7701 and the fixed electrode 7702 are in contact with each other at a position (input point A in FIG. 7) indicated by the input pen 7705 on the pen input device 7711. At this time, the position of the input point A is determined by the resistances R1 and R2 from the two position detection electrodes 7706 and 7707.
Is a method of reading as a ratio of

【0009】具体的に、位置の読み取りを行う際の例を
図8に示す。入力ペン807によって、入力点Aにおい
て、可動電極801側より圧力を加えて、固定電極80
2と接触させる。ここで、可動電極801の2つの電極
803と804間に電圧をかけ、可動電極801内部に
電位の勾配を発生させる。このときの入力点Aの電位V
Aを測定することによって、電極803と電極804か
ら入力点Aまでの抵抗値Rx1及びRx2を知ることができ
る。ここで、可動電極801の膜質が均一であるとする
と、この抵抗値Rx1及びRx2は、電極803と804そ
れぞれから入力点Aまでの距離に比例する。
More specifically, FIG. 8 shows an example of reading a position. At the input point A, pressure is applied from the movable electrode 801 side by the input pen 807 to
Contact with 2. Here, a voltage is applied between the two electrodes 803 and 804 of the movable electrode 801 to generate a potential gradient inside the movable electrode 801. The potential V of the input point A at this time
By measuring the A, it is possible to know the resistance value R x1 and R x2 from the electrode 803 and the electrode 804 to the input point A. Here, assuming that the film quality of the movable electrode 801 is uniform, the resistance values R x1 and R x2 are proportional to the distance from each of the electrodes 803 and 804 to the input point A.

【0010】同様に今度は、固定電極802の2つの電
極805と806間に電圧を加えて、固定電極802内
部に電位の勾配が発生する。このときの入力点Aの電位
Aを知ることで、電極805と電極806から入力点
Aまでの抵抗値Ry1及びRy2を知ることができる。ここ
で、固定電極802の膜質が均一であるとすると、この
抵抗値Ry1及びRy2は、電極805と806それぞれか
らA点までの距離に比例する。こうして、入力点Aの位
置を知ることができる。
Similarly, a voltage is applied between the two electrodes 805 and 806 of the fixed electrode 802 to generate a potential gradient inside the fixed electrode 802. Knowing the potential V A of the input point A at this time, it is possible to know the resistance value R y1 and R y2 from the electrode 805 and the electrode 806 to the input point A. Here, assuming that the film quality of the fixed electrode 802 is uniform, the resistance values R y1 and R y2 are proportional to the distance from each of the electrodes 805 and 806 to the point A. Thus, the position of the input point A can be known.

【0011】なお、入力点Aの位置を測定するための、
入力点Aの電位の測定方法は、上記構成に限らず、いろ
いろな方法を用いることができる。
Note that, for measuring the position of the input point A,
The method of measuring the potential of the input point A is not limited to the above configuration, and various methods can be used.

【0012】次に、光学式のペン入力装置について説明
する。図9(A)に、この方式のペン入力装置の上面模
式図を示す。
Next, an optical pen input device will be described. FIG. 9A is a schematic top view of a pen input device of this type.

【0013】入力部902に、入力用ペン901のペン
先が触れると、触れた位置を検出する。この位置検出の
動作について説明する。
When the pen tip of the input pen 901 touches the input unit 902, the touched position is detected. The operation of this position detection will be described.

【0014】入力部902の周りには、右辺部に、x−
1個の発光ダイオード(以下、LEDという)21〜2x
が配置され、左辺部に、x−1個のフォトトランジスタ
(以下、PTという)31〜3xが、LED21〜2xと対
向するように配置され、枠4に埋設されている。
Around the input section 902, on the right side, x-
One light emitting diode (hereinafter, referred to as LED) 2 1 to 2 x
There are disposed, on the left side portion, x-1 single phototransistor (hereinafter, referred to as PT) 3 1 ~3 x is positioned so as to face the LED2 1 to 2 x, is embedded in the frame 4.

【0015】一方、下辺部に、y−1個のLED51
yが配置され、上辺部に、y−1個のPT61〜6
yが、LED51〜5yと対向するように配置され、枠4
に埋設されている。
[0015] On the other hand, on the lower side, y-1 pieces of LED5 1 ~
5 y is disposed on the upper side, y-1 single PT6 1 to 6
y is arranged so as to face the LED 5 1 to 5 y, the frame 4
Buried in

【0016】そして、LED21〜2xとPT31〜3
xは、x−1本の水平方向のタッチ入力ラインを形成
し、LED51〜5yとPT61〜6yは、y−1本の垂直
方向のタッチ入力ラインを形成する。
[0016] and, LED2 1 ~2 x and PT3 1 ~3
x forms the x-1 present in the horizontal direction of the touch input line, LED 5 1 to 5 y and PT6 1 to 6 y forms a y-1 present in the vertical direction of the touch input line.

【0017】ここで、タッチ入力ラインとは、向かい合
う一対のLEDとPTにおいて、LEDから発した光が
PTに入力される時に通過する経路のことである。
Here, the touch input line is a path through which light emitted from the LED passes when the light emitted from the LED is input to the PT in the pair of the LED and the PT facing each other.

【0018】なお、31〜3x及び61〜6yとして、PT
を用いたが、PTに限らず、光を電気信号に変換する、
光電変換素子であれば自由に用いることができる。
Incidentally, as 3 1 to 3 x and 6 1 to 6 y , PT
Used to convert light into electrical signals, not limited to PT,
Any photoelectric conversion element can be used freely.

【0019】LED21〜2x及び51〜5yそれぞれから
放射され、PT31〜3x及び61〜6yにそれぞれ入射さ
れる光の指向性を高めるため、各素子が埋設された枠4
の前方に、円孔状のスリット7がそれぞれ形成されてい
る。
[0019] emitted from the LED2 1 to 2 x and 5 1 to 5 y respectively, to enhance the directivity of light incident respectively PT3 1 to 3 x and 6 1 to 6 y, frame each element is embedded 4
Are formed in the front of each of them.

【0020】図9(B)は、図9(A)のa〜a'の断
面図である。表示装置910がペン入力装置の下部に形
成されている。表示装置910は、表示部911及び周
辺回路912によって構成されている。抵抗膜式とは異
なり、表示部911に映し出される画像を直接見ること
が可能である。
FIG. 9B is a sectional view taken along a line a-a 'of FIG. 9A. A display device 910 is formed below the pen input device. The display device 910 includes a display portion 911 and a peripheral circuit 912. Unlike a resistive film type, an image displayed on the display portion 911 can be directly viewed.

【0021】再び、図9(A)を参照する。Referring again to FIG.

【0022】上記構成のペン入力装置において、水平方
光のタッチ入力ライン及び垂直方向のタッチ入力ライン
それぞれを同時に、対向するLEDとPTの対について
一対ずつ端から順に発光及び受光を行わせる(以下、ス
キャンという)。
In the pen input device having the above structure, the horizontal light touch input line and the vertical touch input line are simultaneously emitted and received from the pair of the opposing LED and PT in order from the end (hereinafter, referred to as the pair). , Scan).

【0023】ここで、入力ペン901で入力部902内
の一点を指し示す。今、図9(A)中の入力点Aを指し
示したとする。このとき、入力点Aに対応する2本のタ
ッチ入力ライン2n〜3n及び5m〜6mの間で光が遮断さ
れ、入力ペン901が触れた位置Aが認識される。
Here, an input pen 901 indicates a point in the input section 902. Now, it is assumed that the input point A in FIG. At this time, the light is blocked between the two touch input lines 2 n to 3 n and 5 m to 6 m corresponding to the input point A, and the position A touched by the input pen 901 is recognized.

【0024】[0024]

【発明が解決しようとする課題】抵抗膜式は、情報入力
の度に、可動電極を機械的に変形させる必要がある。こ
のため、繰り返しの変形により、可動電極が疲労し、破
壊する可能性がある。これは耐久性の上で問題となる。
In the resistive film type, it is necessary to mechanically deform the movable electrode every time information is input. Therefore, the movable electrode may be fatigued and broken due to repeated deformation. This poses a problem in durability.

【0025】また、破壊にまで至らないとしても、繰り
返しの変形や、作製上の過程で、マイクロメートルオー
ダーの微小なクラックが形成された場合において、IT
O膜の導電性が均一でなくなるため、ペン入力の位置の
検出精度に問題が発生する。
[0025] Even if it does not lead to destruction, even if a minute crack of a micrometer order is formed in the process of repeated deformation or fabrication, the IT
Since the conductivity of the O film is not uniform, a problem occurs in the accuracy of detecting the position of the pen input.

【0026】加えて、可動電極及び固定電極の、2枚の
電極を介して、表示装置の画像を読み取ることになる。
このとき、透明電極の透過率は100%ではないため、
表示装置からの光が減衰し画像の輝度が落ちるといった
画面の視認性の問題が発生する。そのため、画像の輝度
を上げようとして表示装置の発光を強くしなくてはなら
ず、装置の消費電力の増加が問題となる。
In addition, an image on the display device is read through two electrodes, a movable electrode and a fixed electrode.
At this time, since the transmittance of the transparent electrode is not 100%,
There is a problem of screen visibility such that light from the display device is attenuated and the brightness of the image is reduced. Therefore, it is necessary to increase the light emission of the display device in order to increase the luminance of the image, and there is a problem of an increase in power consumption of the device.

【0027】また、外部から応力がかかり、可動電極及
び固定電極の、2つの電極間の距離が40μm以下にな
ると、2つの電極間での反射光の干渉の効果により、ニ
ュートンリングが現れるといった問題もある。
Further, when a stress is applied from the outside and the distance between the movable electrode and the fixed electrode is reduced to 40 μm or less, a Newton ring appears due to the effect of interference of reflected light between the two electrodes. There is also.

【0028】さらに、2枚の電極を平行に配置したコン
デンサ構造のため、バッテリー電源使用の際、消耗が大
きいという問題がある。これは、低消費電力が望まれる
携帯情報機器において重大な問題である。
In addition, since the capacitor structure has two electrodes arranged in parallel, there is a problem that the battery is consumed when the battery power is used. This is a serious problem in portable information devices where low power consumption is desired.

【0029】一方、光学式のペン入力装置では、抵抗膜
式のように薄膜を繰り返し変形させる必要は無く、機械
的な耐久性の問題は無い。また、透明電極を介して、表
示装置を見ることにならず、画面の視認性の上で問題も
少ない。
On the other hand, the optical pen input device does not need to repeatedly deform the thin film unlike the resistive film type, and there is no problem of mechanical durability. Further, the display device is not seen through the transparent electrode, and there is little problem in viewability of the screen.

【0030】しかし、発光素子が発した光が、その対と
なる受光素子にまっすぐに受光されない場合、たとえ、
入力ペン等である位置を指し示したとしても、認識され
ない可能性がある。
However, when the light emitted from the light emitting element is not received straight by the light receiving element which is the pair, for example,
Even if a position such as an input pen is pointed out, there is a possibility that the position is not recognized.

【0031】また、表示装置上に、発光素子と受光素子
の列やスリット等を形成する必要があるため、小型化が
難しいという問題がある。
Further, since it is necessary to form a row of light emitting elements and light receiving elements, slits and the like on the display device, there is a problem that miniaturization is difficult.

【0032】[0032]

【課題を解決するための手段】そこで、本発明のペン入
力機能を有する情報装置では、表示装置の画素に、EL
(エレクトロルミネッセンス)素子と光電変換素子の両
方を配置し、ペン先において光を反射するペンによって
情報入力を行う。
Therefore, in an information device having a pen input function according to the present invention, pixels of a display device are provided with EL.
(Electroluminescence) Both an element and a photoelectric conversion element are arranged, and information is input by a pen that reflects light at a pen tip.

【0033】EL素子は、自発光型素子であり、主にE
L表示装置に用いられている。EL表示装置とは、有機
EL表示装置(OELD:Organic EL Display)又は有
機ライトエミッティングダイオード(OLED:Organi
c Light Emitting Diode)ともいう。
The EL element is a self-luminous element,
Used for L display devices. An EL display device is an organic EL display device (OELD: Organic EL Display) or an organic light emitting diode (OLED: Organic LED).
c Light Emitting Diode).

【0034】EL素子は、一対の電極(陽極と陰極)の
間にEL層が挟まった構造となっている。EL層は通
常、積層構造となっている。代表的には、コダック・イ
ーストマンカンパニーのTangらが提案した「正孔輸送層
/発光層/電子輸送層」という積層構造が挙げられる。
この構造は発光効率が極めて高いことが知られている。
The EL element has a structure in which an EL layer is sandwiched between a pair of electrodes (anode and cathode). The EL layer usually has a laminated structure. A typical example is a layered structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company.
This structure is known to have extremely high luminous efficiency.

【0035】また他にも、電極上に、「正孔注入層/正
孔輸送層/発光層/電子輸送層」と積層したものや、
「正孔注入層/正孔輸送層/発光層/電子輸送層/電子
注入層」と積層した構造のものでも良い。また、発光層
に蛍光性色素等をドーピングしても良い。
In addition, a laminate of “hole injection layer / hole transport layer / light emitting layer / electron transport layer” on the electrode,
It may have a structure laminated with “hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer”. Further, the light emitting layer may be doped with a fluorescent dye or the like.

【0036】本明細書において、一対の電極間に設けら
れる全ての層を指してEL層と呼ぶ。よって上述した正
孔注入層、正孔輸送層、発光層、電子輸送層、電子注入
層等は、すべてEL層に含まれる。上記構成のEL層に
一対の電極から所定の電圧を印加する。それによって、
発光層においてキャリアの再結合が起こって発光する。
In this specification, all layers provided between a pair of electrodes are referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer. A predetermined voltage is applied to the EL layer having the above structure from a pair of electrodes. Thereby,
Carrier recombination occurs in the light emitting layer to emit light.

【0037】なお、EL層は、正孔注入層、正孔輸送
層、発光層、電子輸送層、電子注入層等が、明確に区別
された積層構造を有するものに限定されない。つまり、
EL層は、正孔注入層、正孔輸送層、発光層、電子輸送
層、電子注入層等を構成する材料が、混合した層を有す
る構造であってもよい。
It should be noted that the EL layer is not limited to a layer structure in which a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, an electron injection layer, and the like are clearly distinguished. That is,
The EL layer may have a structure in which a material for forming a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, or the like is mixed.

【0038】例えば、電子輸送層を構成する材料(以
下、電子輸送材料と表記する)と、発光層を構成する材
料(以下、発光材料と表記する)とによって構成される
混合層を、電子輸送層と発光層との間に有する構造のE
L層であってもよい。
For example, a mixed layer composed of a material constituting an electron transport layer (hereinafter, referred to as an electron transport material) and a material constituting a light emitting layer (hereinafter, referred to as a light emitting material) is formed by electron transport. E having a structure between the layer and the light emitting layer
It may be an L layer.

【0039】なお、EL層としては、低分子材料、高分
子材料、中分子材料のいずれの材料であってもよい。
The EL layer may be made of any of a low molecular material, a high molecular material, and a medium molecular material.

【0040】なお、本明細書中において、中分子材料と
は、昇華性を有さず、連鎖する分子の長さが、10μm
以下のものとする。
In the present specification, the term “medium molecular material” refers to a non-sublimable material having a chain length of 10 μm.
The following is assumed.

【0041】光電変換素子としては、フォトダイオード
等を用いることができる。本明細書においてフォトダイ
オードとは、カソード電極と、アノード電極と、カソー
ド電極とアノード電極の間に光電変換層を有している。
As the photoelectric conversion element, a photodiode or the like can be used. In this specification, a photodiode has a cathode electrode, an anode electrode, and a photoelectric conversion layer between the cathode electrode and the anode electrode.

【0042】なお、フォトダイオードはこの構成に限ら
ず、p型半導体層とn型半導体層の間に、i型(真性)
半導体層からなる光電変換層を有する、PIN構造のも
のであっても良い。また、p型半導体層と、n型半導体
層からなるPN型のフォトダイオードであっても良い。
It is to be noted that the photodiode is not limited to this configuration, and an i-type (intrinsic) is provided between the p-type semiconductor layer and the n-type semiconductor layer.
It may have a PIN structure having a photoelectric conversion layer made of a semiconductor layer. Further, a PN photodiode composed of a p-type semiconductor layer and an n-type semiconductor layer may be used.

【0043】また、光電変換素子として、有機物から構
成される光電変換層等を有するものを用いても良い。
As the photoelectric conversion element, an element having a photoelectric conversion layer or the like made of an organic substance may be used.

【0044】フォトダイオードは、カソード電極とアノ
ード電極の間(フォトダイオードの電極間と呼ぶことに
する)に逆バイアス電圧を印加した後、光を照射する
と、光によって生じたキャリアによって、電極間の電圧
が低下する。このとき、照射された光の強度が高いほ
ど、この電圧が低下する量も大きい。これを利用して、
フォトダイオードに光が照射された場合の電圧と、照射
されなかった場合の電圧を比較することで、光を電気信
号として検出する。
When a photodiode is irradiated with light after applying a reverse bias voltage between a cathode electrode and an anode electrode (hereinafter, referred to as between the electrodes of the photodiode), carriers generated by the light cause the photodiode to emit light. Voltage drops. At this time, the higher the intensity of the irradiated light, the greater the amount by which this voltage decreases. Using this,
The light is detected as an electric signal by comparing the voltage when the photodiode is irradiated with light with the voltage when the photodiode is not irradiated.

【0045】EL素子とフォトダイオードとは、同一基
板上にマトリクス状に形成され、そして同じくマトリク
ス状に設けられた薄膜トランジスタ(TFT)を用い
て、EL素子とフォトダイオードのそれぞれの動作を制
御する。
The EL element and the photodiode are formed in a matrix on the same substrate, and each operation of the EL element and the photodiode is controlled by using a thin film transistor (TFT) similarly provided in the matrix.

【0046】これによって、表示画像の輝度を損なわ
ず、また鮮明な画像を表示し、耐久性に優れ、小型化可
能で、精度の良い、低消費電力のペン入力機能を有する
情報装置が得られる。
As a result, there can be obtained an information device which displays a clear image without deteriorating the brightness of the display image, has excellent durability, can be miniaturized, has high accuracy, and has a low power consumption pen input function. .

【0047】以下に、本発明の情報装置の構成について
記載する。
Hereinafter, the configuration of the information device of the present invention will be described.

【0048】本発明によって、複数の画素を有する情報
装置において、入力用ペンを有し、前記複数の画素はそ
れぞれEL素子と光電変換素子とを有し、前記EL素子
が発した光は、前記入力ペンにより反射され、前記入力
ペンによって反射された光が、前記光電変換素子に入力
されることにより情報入力を行うことを特徴とする情報
装置が提供される。
According to the present invention, in an information device having a plurality of pixels, an input pen is provided, each of the plurality of pixels has an EL element and a photoelectric conversion element, and light emitted by the EL element is An information device is provided, wherein information is input by inputting light reflected by an input pen and reflected by the input pen to the photoelectric conversion element.

【0049】前記EL素子と前記光電変換素子とは、同
一基板上に形成されていることを特徴とする情報装置で
あってもよい。
[0049] The information device may be characterized in that the EL element and the photoelectric conversion element are formed on the same substrate.

【0050】前記光電変換素子は、フォトダイオードで
あることを特徴とする情報装置であってもよい。
[0050] The information device may be characterized in that the photoelectric conversion element is a photodiode.

【0051】本発明によって、複数の画素を有する情報
装置において、EL表示用ソース信号線駆動回路と、E
L表示用ゲート信号線駆動回路と、複数のEL表示用ソ
ース信号線と、複数のEL表示用ゲート信号線と、複数
の電源供給線と、入力ペンとを有し、前記EL表示用ソ
ース信号線駆動回路は、前記複数のEL表示用ソース信
号線に信号を出力し、前記EL表示用ゲート信号線駆動
回路は、前記複数のEL表示用ゲート信号線に信号を出
力し、前記複数の画素は、それぞれEL表示部とセンサ
部とを有し、前記EL表示部と前記センサ部は同一基板
上に形成され、前記EL表示部は、スイッチング用TF
Tと、EL駆動用TFTと、EL素子とを有し、前記ス
イッチング用TFTのゲート電極は、前記複数のEL表
示用ゲート信号線のうちの一本に接続され、前記スイッ
チング用TFTのソース領域とドレイン領域とは、一方
は、前記複数のEL表示用ソース信号線のうちの一本と
接続され、もう一方は、前記EL駆動用TFTのゲート
電極に接続され、前記EL駆動用TFTのソース領域と
ドレイン領域とは、一方は、前記複数の電源供給線のう
ちの一本に接続され、もう一方は、前記EL素子に接続
され、前記センサ部は、フォトダイオードを有し、前記
EL素子が発した光は、前記入力ペンにより反射され、
前記入力ペンによって反射された光が、前記フォトダイ
オードに入力されることにより情報入力を行うことを特
徴とする情報装置が提供される。
According to the present invention, in an information device having a plurality of pixels, a source signal line driving circuit for EL display,
An L display gate signal line driving circuit, a plurality of EL display source signal lines, a plurality of EL display gate signal lines, a plurality of power supply lines, and an input pen; The line drive circuit outputs a signal to the plurality of EL display source signal lines, the EL display gate signal line drive circuit outputs a signal to the plurality of EL display gate signal lines, and outputs the plurality of pixels. Has an EL display unit and a sensor unit, the EL display unit and the sensor unit are formed on the same substrate, and the EL display unit has a switching TF.
T, an EL driving TFT, and an EL element. A gate electrode of the switching TFT is connected to one of the plurality of EL display gate signal lines, and a source region of the switching TFT. One of the plurality of EL display source signal lines is connected to one of the plurality of EL display source signal lines, and the other is connected to a gate electrode of the EL drive TFT. One of the region and the drain region is connected to one of the plurality of power supply lines, the other is connected to the EL element, the sensor unit has a photodiode, and the EL element Is reflected by the input pen,
An information device is provided, in which light reflected by the input pen is input to the photodiode to input information.

【0052】本発明によって、複数の画素を有する情報
装置において、センサ用ソース信号線駆動回路と、セン
サ用ゲート信号線駆回路と、複数のセンサ用出力配線
と、複数のセンサ用ゲート信号線と、複数のリセット用
ゲート信号線と、複数のセンサ用電源線と、入力ペンと
を有し、前記センサ用ソース信号線駆動回路は、前記複
数のセンサ用出力配線から信号を読み取り、前記センサ
用ゲート信号線駆動回路は、前記複数のセンサ用ゲート
信号線と、複数のリセット用ゲート信号線に信号を出力
し、前記複数の画素は、それぞれEL表示部とセンサ部
とを有し、前記EL表示部と前記センサ部とは、同一基
板上に形成され、前記センサ部は、選択用TFTと、バ
ッファ用TFTと、リセット用TFTと、フォトダイオ
ードとを有し、前記選択用TFTのゲート電極は、前記
複数のセンサ用ゲート信号線のうちの1本に接続され、
前記選択用TFTのソース領域とドレイン領域とは、一
方は、前記複数のセンサ用出力配線のうちの1つに接続
され、もう一方は、前記バッファ用TFTのソース領域
もしくはドレイン領域のどちらか一方に接続され、前記
バッファ用TFTのソース領域とドレイン領域とで、前
記選択用TFTと接続されていない側は、前記複数のセ
ンサ用電源線のうちの1つに接続され、前記バッファ用
TFTのゲート電極は、前記フォトダイオード及び前記
リセット用TFTのソース領域もしくはドレイン領域に
接続され、前記リセット用TFTのソース領域もしくは
ドレイン領域で、前記バッファ用TFTと接続されてい
ない側は、前記複数のセンサ用電源線のうちの1つに接
続され、前記リセット用TFTのゲート電極は、前記複
数のリセット用ゲート信号線のうちの1つに接続され、
前記EL表示部は、EL素子を有し、前記EL素子が発
した光は、前記入力ペンにより反射され、前記入力ペン
によって反射された光が、前記フォトダイオードに入力
されることにより情報入力を行うことを特徴とする情報
装置が提供される。
According to the present invention, in an information device having a plurality of pixels, a sensor source signal line driving circuit, a sensor gate signal driving circuit, a plurality of sensor output wirings, and a plurality of sensor gate signal lines are provided. , A plurality of reset gate signal lines, a plurality of sensor power lines, and an input pen, the sensor source signal line drive circuit reads a signal from the plurality of sensor output wirings, A gate signal line driving circuit that outputs signals to the plurality of sensor gate signal lines and a plurality of reset gate signal lines; the plurality of pixels each include an EL display unit and a sensor unit; The display unit and the sensor unit are formed on the same substrate, and the sensor unit includes a selection TFT, a buffer TFT, a reset TFT, and a photodiode, The gate electrode of the 択用 TFT is connected to one of said plurality of sensor gate signal line,
One of the source region and the drain region of the selection TFT is connected to one of the plurality of sensor output wirings, and the other is either the source region or the drain region of the buffer TFT. The other side of the source and drain regions of the buffer TFT that is not connected to the selection TFT is connected to one of the plurality of sensor power supply lines, The gate electrode is connected to the photodiode and the source region or the drain region of the reset TFT, and the side of the source or drain region of the reset TFT that is not connected to the buffer TFT is connected to the plurality of sensors. Connected to one of the reset power supply lines, and the gate electrode of the reset TFT is connected to the plurality of reset gates. Is connected to one of the bets signal line,
The EL display unit has an EL element, and light emitted from the EL element is reflected by the input pen, and light reflected by the input pen is input to the photodiode to input information. There is provided an information apparatus characterized in that the information processing is performed.

【0053】本発明によって、複数の画素を有する情報
装置において、EL表示用ソース信号線駆動回路と、E
L表示用ゲート信号線駆動回路と、センサ用ソース信号
線駆動回路と、センサ用ゲート信号線駆回路と、複数の
EL表示用ソース信号線と、複数のEL表示用ゲート信
号線と、複数の電源供給線と、複数のセンサ用出力配線
と、複数のセンサ用ゲート信号線と、複数のリセット用
ゲート信号線と、複数のセンサ用電源線と、入力ペンと
を有し、前記EL表示用ソース信号線駆動回路は、前記
複数のEL表示用ソース信号線に信号を出力し、前記E
L表示用ゲート信号線駆動回路は、前記複数のEL表示
用ゲート信号線に信号を出力し、前記センサ用ソース信
号線駆動回路は、前記複数のセンサ用出力配線から信号
を読み取り、前記センサ用ゲート信号線駆動回路は、前
記複数のセンサ用ゲート信号線と、複数のリセット用ゲ
ート信号線に信号を出力し、前記複数の画素は、EL表
示部とセンサ部とを有し、前記EL表示部と前記センサ
部とは、同一基板上に形成され、前記EL表示部は、ス
イッチング用TFTと、EL駆動用TFTと、EL素子
とを有し、前記スイッチング用TFTのゲート電極は、
前記複数のEL表示用ゲート信号線のうちの一本に接続
され、前記スイッチング用TFTのソース領域とドレイ
ン領域とは、一方は、前記複数のEL表示用ソース信号
線のうちの一本と接続され、もう一方は、前記EL駆動
用TFTのゲート電極に接続され、前記EL駆動用TF
Tのソース領域とドレイン領域とは、一方は、前記複数
の電源供給線のうちの一本に接続され、もう一方は、前
記EL素子に接続され、前記センサ部は、選択用TFT
とバッファ用TFTと、リセット用TFTとフォトダイ
オードとを有し、前記選択用TFTのゲート電極は、前
記複数のセンサ用ゲート信号線のうちの1本に接続さ
れ、前記選択用TFTのソース領域とドレイン領域と
は、一方は、前記複数のセンサ用出力配線のうちの1つ
に接続され、もう一方は、前記バッファ用TFTのソー
ス領域もしくはドレイン領域のどちらか一方に接続さ
れ、前記バッファ用TFTのソース領域とドレイン領域
とで、前記選択用TFTと接続されていない側は、前記
複数のセンサ用電源線のうちの1つに接続され、前記バ
ッファ用TFTのゲート電極は、前記フォトダイオード
及び前記リセット用TFTのソース領域もしくはドレイ
ン領域に接続され、前記リセット用TFTのソース領域
もしくはドレイン領域で、前記バッファ用TFTと接続
されていない側は、前記複数のセンサ用電源線のうちの
1つに接続され、前記リセット用TFTのゲート電極
は、前記複数のリセット用ゲート信号線のうちの1つに
接続され、前記EL素子が発した光は、前記入力ペンに
より反射され、前記入力ペンによって反射された光が、
前記フォトダイオードに入力されることにより情報入力
を行うことを特徴とする情報装置が提供される。
According to the present invention, in an information device having a plurality of pixels, a source signal line driving circuit for EL display,
An L display gate signal line driving circuit, a sensor source signal line driving circuit, a sensor gate signal driving circuit, a plurality of EL display source signal lines, a plurality of EL display gate signal lines, A power supply line, a plurality of sensor output lines, a plurality of sensor gate signal lines, a plurality of reset gate signal lines, a plurality of sensor power lines, and an input pen; The source signal line driving circuit outputs a signal to the plurality of EL display source signal lines,
The L display gate signal line driving circuit outputs a signal to the plurality of EL display gate signal lines, and the sensor source signal line driving circuit reads a signal from the plurality of sensor output wirings, A gate signal line driving circuit that outputs signals to the plurality of sensor gate signal lines and a plurality of reset gate signal lines; the plurality of pixels include an EL display unit and a sensor unit; The unit and the sensor unit are formed on the same substrate, the EL display unit includes a switching TFT, an EL driving TFT, and an EL element, and a gate electrode of the switching TFT is
One of the source region and the drain region of the switching TFT is connected to one of the plurality of EL display gate signal lines, and one of the source and drain regions is connected to one of the plurality of EL display source signal lines. The other is connected to the gate electrode of the EL driving TFT, and the EL driving TF
One of the source region and the drain region of T is connected to one of the plurality of power supply lines, the other is connected to the EL element, and the sensor unit is a selection TFT.
A buffer TFT, a reset TFT, and a photodiode, wherein a gate electrode of the selection TFT is connected to one of the plurality of sensor gate signal lines, and a source region of the selection TFT is provided. And a drain region, one of which is connected to one of the plurality of sensor output wirings, and the other is connected to either the source region or the drain region of the buffer TFT, and Of the source region and the drain region of the TFT, the side not connected to the selection TFT is connected to one of the plurality of sensor power lines, and the gate electrode of the buffer TFT is connected to the photodiode. And a source region or a drain region of the reset TFT, and a source region or a drain region of the reset TFT. The side not connected to the buffer TFT is connected to one of the plurality of sensor power lines, and the gate electrode of the reset TFT is connected to one of the plurality of reset gate signal lines. And the light emitted from the EL element is reflected by the input pen, and the light reflected by the input pen is
An information device is provided in which information is input by being input to the photodiode.

【0054】前記EL表示用ソース信号線駆動回路とE
L表示用ゲート信号線駆動回路とは、前記EL表示部及
び前記センサ部が形成された基板と同一基板上に形成さ
れていることを特徴とする情報装置であってもよい。前
記センサ用ソース信号線駆動回路とセンサ用ゲート信号
線駆動回路とは、前記EL表示部及び前記センサ部が形
成された基板と同一基板上に形成されていることを特徴
とする情報装置であってもよい。
The EL display source signal line drive circuit and E
The L display gate signal line driving circuit may be an information device characterized by being formed on the same substrate as the substrate on which the EL display portion and the sensor portion are formed. The information device, wherein the sensor source signal line drive circuit and the sensor gate signal line drive circuit are formed on the same substrate as the substrate on which the EL display portion and the sensor portion are formed. You may.

【0055】前記EL表示用ソース信号線駆動回路と、
EL表示用ゲート信号線駆動回路と、前記センサ用ソー
ス信号線駆動回路と、センサ用ゲート信号線駆動回路と
は、前記EL表示部及び前記センサ部が形成された基板
と同一基板上に形成されていることを特徴とする情報装
置であってもよい。
The EL display source signal line drive circuit;
The EL display gate signal line drive circuit, the sensor source signal line drive circuit, and the sensor gate signal line drive circuit are formed on the same substrate as the substrate on which the EL display portion and the sensor portion are formed. The information device may be characterized in that

【0056】前記フォトダイオードは、アノード電極
と、カソード電極と、前記アノード電極と前記カソード
電極との間に挟まれた光電変換層とを有することを特徴
とする情報装置であってもよい。
[0056] The information device may be characterized in that the photodiode has an anode electrode, a cathode electrode, and a photoelectric conversion layer sandwiched between the anode electrode and the cathode electrode.

【0057】前記光電変換層は、有機材料によって構成
されていることを特徴とする情報装置であってもよい。
The information device may be characterized in that the photoelectric conversion layer is made of an organic material.

【0058】前記フォトダイオードは、p型半導体層
と、n型半導体層と、前記p型半導体層と前記n型半導
体層の間に挟まれた光電変換層とを有することを特徴と
する情報装置であってもよい。
[0058] The information device, wherein the photodiode has a p-type semiconductor layer, an n-type semiconductor layer, and a photoelectric conversion layer sandwiched between the p-type semiconductor layer and the n-type semiconductor layer. It may be.

【0059】前記光電変換層は、非晶質半導体によって
構成されることを特徴とする情報装置であってもよい。
The information device may be characterized in that the photoelectric conversion layer is made of an amorphous semiconductor.

【0060】前記EL素子が発した光は、被写体の表面
に照射され、前記被写体の表面に照射された光が、前記
被写体の表面によって反射され、前記被写体の表面によ
って反射された光が、前記光電変換素子に入力されるこ
とにより、前記被写体の表面の情報が画像として入力さ
れることを特徴とする情報装置であってもよい。
The light emitted from the EL element is applied to the surface of the object, the light applied to the surface of the object is reflected by the surface of the object, and the light reflected by the surface of the object is applied to the object. The information device may be characterized in that information on the surface of the subject is input as an image by being input to the photoelectric conversion element.

【0061】前記被写体の表面の情報は、生体情報であ
ることを特徴とする情報装置であってもよい。
[0061] The information on the surface of the subject may be biological information.

【0062】前記生体情報は、掌紋であることを特徴と
する情報装置であってもよい。
[0062] The biometric information may be an information device characterized by a palm print.

【0063】前記生体情報は、指紋であることを特徴と
する情報装置であってもよい。
[0063] The biometric information may be an information device characterized in that it is a fingerprint.

【0064】前記情報装置は、携帯情報端末、PDAで
あってもよい。
[0064] The information device may be a portable information terminal or a PDA.

【0065】[0065]

【発明の実施の形態】本発明の実施の形態について説明
する。
Embodiments of the present invention will be described.

【0066】図1に本発明のペン入力機能を有する情報
装置の模式図を示す。
FIG. 1 is a schematic diagram of an information device having a pen input function according to the present invention.

【0067】本実施の形態では、ペン先において光を反
射する入力ペンによって、表示部兼入力部内部を示すこ
とによって情報を入力する手法について説明する。ここ
で、表示部兼入力部において各画素は、EL素子を有す
るEL表示部と、光電変換素子を有するセンサ部とによ
り構成されている。これらのEL表示部とセンサ部は、
表示部兼入力部の周囲に配置された、EL表示用ソース
信号線駆動回路、EL表示用ゲート信号線駆動回路、セ
ンサ用ソース信号線駆動回路、センサ用ゲート信号線駆
動回路からの信号によって駆動される。
In this embodiment, a method of inputting information by showing the inside of the display unit and the input unit using an input pen that reflects light at the pen tip will be described. Here, in the display / input unit, each pixel includes an EL display unit having an EL element and a sensor unit having a photoelectric conversion element. These EL display unit and sensor unit
Driven by signals from the EL display source signal line drive circuit, the EL display gate signal line drive circuit, the sensor source signal line drive circuit, and the sensor gate signal line drive circuit disposed around the display / input section Is done.

【0068】ここで、表示部兼入力部が形成された基板
と同じ基板上に、各駆動回路(EL表示用ソース信号線
駆動回路、EL駆動用ゲート信号線駆動回路、センサ用
ソース信号線駆動回路、センサ用ゲート信号線駆動回
路)が形成されている。
Here, the respective drive circuits (EL display source signal line drive circuit, EL drive gate signal line drive circuit, sensor source signal line drive Circuit and a sensor gate signal line driving circuit).

【0069】EL表示用ソース信号線駆動回路からの信
号は、EL表示用ソース信号線Sによって各画素のEL
表示部に伝達され、EL表示用ゲート信号線駆動回路か
らの信号は、EL表示用ゲート信号線Gによって各画素
のEL表示部に伝達される。
A signal from the EL display source signal line driving circuit is supplied to the EL display source signal line S through the EL display of each pixel.
A signal transmitted from the EL display gate signal line driving circuit to the display unit is transmitted to the EL display unit of each pixel by the EL display gate signal line G.

【0070】センサ用ソース信号線駆動回路は、センサ
用出力配線SSによって各画素のセンサ部の信号を読み
取り、センサ用ゲート信号線駆動回路は、センサ用ゲー
ト信号線SGによって各画素のセンサ部に信号を伝達す
る。
The sensor source signal line driving circuit for sensor reads the signal of the sensor section of each pixel through the sensor output wiring SS, and the sensor gate signal line driving circuit reads the signal of the sensor section of each pixel through the sensor gate signal line SG. Transmit signals.

【0071】なお、図1において、各画素に配線される
EL素子用の電源線(電源供給線)や、センサ用の電源
線やリセット用信号線(リセット用ゲート信号線)等は
図示していない。
In FIG. 1, a power supply line (power supply line) for EL elements, a power supply line for sensors, a signal line for resetting (gate signal line for resetting), and the like are shown. Absent.

【0072】表示部兼入力部において各画素は、EL表
示部において表示を行う。同時に、このEL表示部から
照射された光が入力ペンのペン先において反射し、ペン
先が指し示した付近のセンサ部(光入力領域)に、光が
入力される。こうして、入力ペンが指し示した位置が認
識される。
Each pixel in the display / input section performs display in the EL display section. At the same time, the light emitted from the EL display unit is reflected at the pen tip of the input pen, and the light is input to the sensor unit (light input area) near the pen point. Thus, the position pointed by the input pen is recognized.

【0073】次に、表示部兼入力部の具体的な回路構成
について説明する。
Next, a specific circuit configuration of the display / input unit will be described.

【0074】図2は、表示部兼入力部の回路構成の例を
示した図である。
FIG. 2 is a diagram showing an example of the circuit configuration of the display / input unit.

【0075】表示部兼入力部2201は、EL表示用ソ
ース信号線S1〜Sxと、EL表示用ゲート信号線G1
〜Gyと、電源供給線V1〜Vxと、センサ用出力配線
SS1〜SSxと、センサ用ゲート信号線SG1〜SG
yと、リセット用ゲート信号線RG1〜RGyと、セン
サ用電源線VBを有する。
The display / input section 2201 includes source signal lines S1 to Sx for EL display and gate signal line G1 for EL display.
Gy, power supply lines V1 to Vx, sensor output lines SS1 to SSx, and sensor gate signal lines SG1 to SG.
y, reset gate signal lines RG1 to RGy, and a sensor power supply line VB.

【0076】表示部兼入力部2201は、複数の画素2
202を有している。複数の画素2202はそれぞれ、
EL表示用ソース信号線S1〜Sxのうちの一本と、E
L表示用ゲート信号線G1〜Gyのうちの一本と、電源
供給線V1〜Vxのうちの一本と、センサ用出力配線S
S1〜SSxのうちの一本と、センサ用ゲート信号線S
G1〜SGyのうちの一本と、リセット用ゲート信号線
RG1〜RGyのうちの一本と、センサ用電源線VBを
有する。
The display / input unit 2201 includes a plurality of pixels 2
202. Each of the plurality of pixels 2202 is
One of the EL display source signal lines S1 to Sx and E
One of the L display gate signal lines G1 to Gy, one of the power supply lines V1 to Vx, and the sensor output wiring S
One of S1 to SSx and a sensor gate signal line S
One of G1 to SGy, one of reset gate signal lines RG1 to RGy, and a sensor power supply line VB.

【0077】センサ用出力配線SS1〜SSxはそれぞ
れ、定電流源2203−1〜2203−xに接続されて
いる。
The sensor output wirings SS1 to SSx are connected to constant current sources 2203-1 to 2203-x, respectively.

【0078】図3に、図2の画素2202の詳しい構成
を示す。なお、EL表示用ソース信号線Sは、EL表示
用ソース信号線S1〜Sxのうちいずれか1つを示す。
EL表示用ゲート信号線Gは、EL駆動用ゲート信号線
G1〜Gyのいずれか1つを示す。電源供給線Vは、電
源供給線V1〜Vxのいずれか1つを示す。センサ用出
力配線SSは、センサ用出力配線SS1〜SSxのうち
いずれか1つを示す。センサ用ゲート信号線SGは、セ
ンサ用ゲート信号線SG1〜SGyのうちいずれか1つ
を示す。
FIG. 3 shows a detailed configuration of the pixel 2202 in FIG. The EL display source signal line S indicates one of the EL display source signal lines S1 to Sx.
The EL display gate signal line G indicates one of the EL drive gate signal lines G1 to Gy. The power supply line V indicates one of the power supply lines V1 to Vx. The sensor output wiring SS indicates any one of the sensor output wirings SS1 to SSx. The sensor gate signal line SG indicates one of the sensor gate signal lines SG1 to SGy.

【0079】画素は、EL表示部3311とセンサ部3
312を有している。
The pixels include the EL display section 3311 and the sensor section 3
312.

【0080】EL表示部3311は、EL素子330
1、スイッチング用TFT3302、EL駆動用TFT
3303、コンデンサ3304によって構成されてい
る。なお、コンデンサ3304は、EL駆動用TFT3
303のゲート電極の寄生容量を積極的に利用すれば、
必ずしも設ける必要はない。
The EL display section 3311 includes an EL element 330
1. Switching TFT 3302, EL driving TFT
3303 and a capacitor 3304. Note that the capacitor 3304 is a TFT 3 for EL driving.
If the parasitic capacitance of the gate electrode 303 is actively used,
It is not necessarily required.

【0081】スイッチング用TFT3302のゲート電
極は、EL表示用ゲート信号線Gに接続され、ソース領
域とドレイン領域とは、一方はEL表示用ソース信号線
Sに接続され、もう一方は、コンデンサ3304の一方
の電極及びEL駆動用TFT3303のゲート電極に接
続されている。コンデンサ3304のもう一方の電極
は、電源供給線Vに接続されている。EL駆動用TFT
3303のソース領域とドレイン領域とは、一方は電源
供給線Vに接続され、もう一方はEL素子3301に接
続されている。
The gate electrode of the switching TFT 3302 is connected to an EL display gate signal line G, one of a source region and a drain region is connected to an EL display source signal line S, and the other is connected to a capacitor 3304. One electrode and a gate electrode of the EL driving TFT 3303 are connected. The other electrode of the capacitor 3304 is connected to the power supply line V. EL drive TFT
One of the source region and the drain region 3303 is connected to the power supply line V, and the other is connected to the EL element 3301.

【0082】EL素子3301の陽極と陰極で、EL駆
動用TFT3303のソース領域もしくはドレイン領域
と接続されている側が画素電極となり、EL駆動用TF
T3303のソース領域もしくはドレイン領域と接続さ
れていない側が対向電極となる。
The side of the anode and cathode of the EL element 3301 connected to the source or drain region of the EL driving TFT 3303 becomes a pixel electrode, and the EL driving TF
The side of T3303 that is not connected to the source region or the drain region is a counter electrode.

【0083】センサ部3312は、フォトダイオード3
305、選択用TFT3306、バッファ用TFT33
07、リセット用TFT3308によって構成されてい
る。
The sensor unit 3312 includes the photodiode 3
305, selection TFT 3306, buffer TFT 33
07, a reset TFT 3308.

【0084】フォトダイオード3305の構成として
は、本実施の形態では、アノード電極とカソード電極の
間に光電変換層を挟んだショットキー型のものを用い
る。
In this embodiment, a photodiode 3305 having a Schottky type in which a photoelectric conversion layer is interposed between an anode electrode and a cathode electrode is used.

【0085】フォトダイオードに入射した光は、光電変
換層に吸収されキャリアを形成する。この光によって形
成されたキャリアの量は、光電変換層に吸収された光の
量に依存する。
Light incident on the photodiode is absorbed by the photoelectric conversion layer to form carriers. The amount of carriers formed by this light depends on the amount of light absorbed by the photoelectric conversion layer.

【0086】ここでは光を電気信号に変換する光電変換
素子として、上記構成のフォトダイオードを用いたが、
これに限らず、PIN型や、PN型のフォトダイオード
や、アバランシェダイオード等を用いることもできる。
Here, the photodiode having the above structure is used as a photoelectric conversion element for converting light into an electric signal.
However, the present invention is not limited to this, and a PIN-type or PN-type photodiode, an avalanche diode, or the like can be used.

【0087】なお、PIN型のフォトダイオードは、p
型半導体層と、n型半導体層と、p型半導体層とn型半
導体層の間に挟まれたi型(真性)半導体層によって構
成される。ここで、i型半導体層は、光電変換層とも呼
ばれる。
Note that the PIN type photodiode has p
A semiconductor layer, an n-type semiconductor layer, and an i-type (intrinsic) semiconductor layer sandwiched between a p-type semiconductor layer and an n-type semiconductor layer. Here, the i-type semiconductor layer is also called a photoelectric conversion layer.

【0088】またこれらのフォトダイオードが有する光
電変換層として、非晶質シリコン膜(アモルファスシリ
コン膜)等の非晶質半導体を用いることで、光電変換層
での光の吸収率を高くすることができる。
Further, by using an amorphous semiconductor such as an amorphous silicon film (amorphous silicon film) as a photoelectric conversion layer included in these photodiodes, light absorption in the photoelectric conversion layer can be increased. it can.

【0089】また、光電変換素子として、有機物から構
成される光電変換層等を有するものを用いても良い。
As the photoelectric conversion element, an element having a photoelectric conversion layer or the like made of an organic substance may be used.

【0090】選択用TFT3306のゲート電極は、セ
ンサ用ゲート信号線SGに接続され、ソース領域とドレ
イン領域とは、一方はセンサ用出力配線SSと接続さ
れ、もう一方は、バッファ用TFT3307のソース領
域もしくはドレイン領域と接続されている。バッファ用
TFT3307のソース領域とドレイン領域で、選択用
TFT3306と接続されていない側は、センサ用電源
線VBと接続されている。リセット用TFT3308の
ゲート電極はリセット用ゲート信号線RGに接続され、
ソース領域とドレイン領域とは、一方はセンサ用電源線
VBと接続され、もう一方は、バッファ用TFT330
7のゲート電極及びフォトダイオード3305に接続さ
れている。
The gate electrode of the selection TFT 3306 is connected to the sensor gate signal line SG, one of the source region and the drain region is connected to the sensor output line SS, and the other is the source region of the buffer TFT 3307. Alternatively, it is connected to the drain region. The side of the source and drain regions of the buffer TFT 3307 that is not connected to the selection TFT 3306 is connected to the sensor power supply line VB. The gate electrode of the reset TFT 3308 is connected to the reset gate signal line RG,
One of the source region and the drain region is connected to the sensor power supply line VB, and the other is a buffer TFT 330.
7 and a photodiode 3305.

【0091】センサ用電源線VBは、一定電位(基準電
位)に保たれている。センサ用出力配線SSは、定電流
源に接続されている。
The sensor power supply line VB is maintained at a constant potential (reference potential). The sensor output wiring SS is connected to a constant current source.

【0092】なお、EL表示用ソース信号線駆動回路、
センサ用のソース信号線駆動回路、EL表示用ゲート信
号線駆動回路、センサ用ゲート信号線駆動回路は、公知
の構成の回路を用いればよい。
Note that an EL display source signal line driving circuit,
The source signal line driver circuit for the sensor, the gate signal line driver circuit for the EL display, and the gate signal line driver circuit for the sensor may be circuits having known structures.

【0093】上記構成の表示部兼画素部の動作方法につ
いて、図2及び図3の回路図と、図17及び図18のタ
イミングチャートを用いて説明する。
The operation method of the display / pixel unit having the above configuration will be described with reference to the circuit diagrams of FIGS. 2 and 3 and the timing charts of FIGS. 17 and 18.

【0094】まず、EL表示部の動作方法について、図
2及び図3と、図17を用いて説明する。
First, an operation method of the EL display unit will be described with reference to FIGS. 2 and 3 and FIG.

【0095】なお、ここでは、ソース信号線S1〜Sx
にアナログの信号を入力し、表示を行う方式(以下、ア
ナログ方式と呼ぶ)について説明する。
Here, the source signal lines S1 to Sx
(Hereinafter, referred to as an analog system) will be described.

【0096】ここで、スイッチング用TFT3302及
びEL駆動用TFT3303は、nチャネル型TFTで
あるとするが、スイッチング用TFT3302及びEL
駆動用TFT3303は、それぞれnチャネル型TFT
でもpチャネル型TFTでもどちらでも良い。ただし、
ソースの電位が固定されて動作するのが望ましいため、
EL素子3301の陽極が画素電極となる場合、EL駆
動用TFT3303は、pチャネル型TFTであること
が望ましく、逆に、EL素子3301の陰極が画素電極
となる場合には、EL駆動用TFT3303は、nチャ
ネル型TFTであることが望ましい。
Here, the switching TFT 3302 and the EL driving TFT 3303 are assumed to be n-channel TFTs.
The driving TFT 3303 is an n-channel TFT
However, a p-channel TFT may be used. However,
Since it is desirable that the source operates at a fixed potential,
When the anode of the EL element 3301 serves as a pixel electrode, the EL driving TFT 3303 is desirably a p-channel TFT. Conversely, when the cathode of the EL element 3301 serves as a pixel electrode, the EL driving TFT 3303 is provided. , An n-channel TFT.

【0097】はじめ、EL表示用ゲート信号線G1に入
力された信号により、EL表示用ゲート信号線G1に接
続された全てのスイッチング用TFT3302が、導通
状態になる。
First, in response to a signal input to the EL display gate signal line G1, all the switching TFTs 3302 connected to the EL display gate signal line G1 are turned on.

【0098】ある一本のEL表示用ゲート信号線が選択
されている期間を、1ライン期間と呼び、特に、EL表
示用ゲート信号線G1が選択されている期間を第1のラ
イン期間L1と呼ぶ。このライン期間L1の間に、EL
表示用ソース信号線S1〜Sxに順にアナログ信号が入
力される。EL表示用ソース信号線に入力されたアナロ
グ信号電圧は、コンデンサ3304及びEL駆動用TF
T3303のゲート電極に印加される。EL駆動用TF
T3303は、そのゲート電極に印加されたこのアナロ
グ信号電圧に対応するソース・ドレイン間電流を、電源
供給線VよりEL素子3301に流す。この電流に応じ
た輝度でEL素子3301は発光する。
A period in which one EL display gate signal line is selected is called one line period. In particular, a period in which the EL display gate signal line G1 is selected is referred to as a first line period L1. Call. During this line period L1, EL
Analog signals are sequentially input to the display source signal lines S1 to Sx. The analog signal voltage input to the EL display source signal line is supplied to the capacitor 3304 and the EL driving TF.
This is applied to the gate electrode of T3303. EL drive TF
T3303 causes a source-drain current corresponding to the analog signal voltage applied to the gate electrode to flow from the power supply line V to the EL element 3301. The EL element 3301 emits light at a luminance according to the current.

【0099】次に、EL表示用ゲート信号線G2が選択
され、EL表示用ゲート信号線G2に接続された全ての
スイッチング用TFT3302が導通状態になる。こう
して、第2のライン期間L2が始まる。この後、EL表
示用ソース信号線S1〜Sxに順に信号電圧が入力され
る。この信号電圧が、EL駆動用TFT3303のゲー
ト電極に印加され、そのゲート電極に印加されたこのア
ナログ信号電圧に対応するソース・ドレイン間電流を、
電源供給線VよりEL素子3301に流す。この電流に
応じた輝度でEL素子3301は発光する。
Next, the EL display gate signal line G2 is selected, and all the switching TFTs 3302 connected to the EL display gate signal line G2 are turned on. Thus, the second line period L2 starts. Thereafter, signal voltages are sequentially input to the EL display source signal lines S1 to Sx. This signal voltage is applied to the gate electrode of the EL driving TFT 3303, and the source-drain current corresponding to the analog signal voltage applied to the gate electrode is expressed as
The power is supplied to the EL element 3301 from the power supply line V. The EL element 3301 emits light at a luminance according to the current.

【0100】上記動作を、すべてのEL表示用ゲート信
号線G1〜Gyについて繰り返し、1フレーム期間F1
が終了する。その後、第2のフレーム期間F2が始ま
る。この動作を繰り返すことによって、画像を表示す
る。
The above operation is repeated for all EL display gate signal lines G1 to Gy for one frame period F1.
Ends. After that, the second frame period F2 starts. An image is displayed by repeating this operation.

【0101】次に、センサ部の動作方法について、図2
及び図3、図18を用いて説明する。
Next, the operation method of the sensor unit will be described with reference to FIG.
And FIG. 3 and FIG.

【0102】ここで、リセット用TFT3308はnチ
ャネル型TFTとし、バッファ用TFT3307はpチ
ャネル型TFTとし、選択用TFT3306はnチャネ
ル型TFTとしたが、リセット用TFT3308、バッ
ファ用TFT3307及び選択用TFT3306はそれ
ぞれ、nチャネル型TFTでもpチャネル型TFTでも
どちらでも良い。なお、リセット用TFT3308とバ
ッファ用TFT3307の極性は逆の方が望ましい。
Although the reset TFT 3308 is an n-channel TFT, the buffer TFT 3307 is a p-channel TFT, and the selection TFT 3306 is an n-channel TFT, the reset TFT 3308, the buffer TFT 3307, and the selection TFT 3306 are Each of them may be either an n-channel TFT or a p-channel TFT. Note that the polarity of the reset TFT 3308 and the polarity of the buffer TFT 3307 are desirably opposite.

【0103】始め、リセット用ゲート信号線RG1の信
号により、リセット用ゲート信号線RG1に接続された
全てのリセット用TFT3308は、導通状態にある。
このとき、リセット用ゲート信号線RG1は、選択され
ているということにする。なお、他のリセット用ゲート
信号線RG2〜RGyに接続されたすべてのリセット用
TFT3308は、すべて非導通状態にある。このと
き、第1の画素行において、センサ用電源線VBの電位
は、リセット用TFT3308を介して、バッファ用T
FT3307のゲート電極に印加される。こうしてフォ
トダイオード3305の電極間には、逆バイアスの電圧
が印加される。このとき、バッファ用TFT3307の
ソース領域は、センサ用電源線VBの電位(基準電位)
から、バッファ用TFT3307のソース領域とゲート
領域の電位差を差し引いた電位に保たれている。
First, all the reset TFTs 3308 connected to the reset gate signal line RG1 are turned on by the signal of the reset gate signal line RG1.
At this time, it is assumed that the reset gate signal line RG1 is selected. Note that all the reset TFTs 3308 connected to the other reset gate signal lines RG2 to RGy are all non-conductive. At this time, in the first pixel row, the potential of the sensor power supply line VB is set via the reset TFT 3308 through the buffer T
Applied to the gate electrode of FT3307. Thus, a reverse bias voltage is applied between the electrodes of the photodiode 3305. At this time, the source region of the buffer TFT 3307 is at the potential (reference potential) of the sensor power supply line VB.
Is maintained at a potential obtained by subtracting the potential difference between the source region and the gate region of the buffer TFT 3307.

【0104】このとき、センサ用ゲート信号線SG1の
信号によって、センサ用ゲート信号線SG1に接続され
た全ての選択用TFT3306は、非導通状態にある。
At this time, all the selection TFTs 3306 connected to the sensor gate signal line SG1 are non-conductive by the signal of the sensor gate signal line SG1.

【0105】本明細書において、リセット用ゲート信号
線が選択されている期間をリセット期間RSと呼ぶこと
にする。
In this specification, a period during which the reset gate signal line is selected is referred to as a reset period RS.

【0106】次に、リセット用ゲート信号線RG1の信
号が変化し、リセット用ゲート信号線RG1に接続され
た全てのリセット用TFT3308が非導通状態にな
る。このときリセット用ゲート信号線は、非選択である
ということにする。すると、フォトダイオード3305
に光が照射されていると、フォトダイオード3305の
電極間に電流が流れ、リセット期間中に印加されたフォ
トダイオード3305の電極間の逆バイアス電圧が、低
くなる。この後、センサ用ゲート信号線SG1に入力さ
れる信号によって、センサ用ゲート信号線SG1に接続
された全ての選択用TFT3306が導通状態になる。
Next, the signal of the reset gate signal line RG1 changes, and all the reset TFTs 3308 connected to the reset gate signal line RG1 are turned off. At this time, the reset gate signal line is not selected. Then, the photodiode 3305
Is irradiated with light, a current flows between the electrodes of the photodiode 3305, and the reverse bias voltage applied between the electrodes of the photodiode 3305 during the reset period decreases. Thereafter, all the selection TFTs 3306 connected to the sensor gate signal line SG1 are turned on by a signal input to the sensor gate signal line SG1.

【0107】リセット用ゲート信号線が非選択の状態に
なった後、同じラインの画素に対応する選択用TFTが
選択されるまでの期間をサンプリング期間STと呼ぶこ
とにする。特に、リセット用ゲート信号線RG1が非選
択になった後、選択用ゲート信号線SG1が選択される
までの期間を第1のサンプリング期間ST1と呼ぶこと
にする。
The period from when the reset gate signal line is not selected to when the selection TFT corresponding to the pixel on the same line is selected is called a sampling period ST. In particular, a period from when the reset gate signal line RG1 is deselected to when the selection gate signal line SG1 is selected is referred to as a first sampling period ST1.

【0108】サンプリング期間ST1において、時間の
経過と共に、フォトダイオード3305の電極間の逆バ
イアス電圧が小さくなる。この逆バイアス電圧の低下す
る度合は、フォトダイオード3305の光電変換層に照
射された光の強度に依存する。ここで、フォトダイオー
ド3305のバッファ用TFT3307のゲート電極と
接続されていない側の電極は、一定の電位に保たれてい
る。よって、フォトダイオード3305のバッファ用T
FT3307のゲート電極に接続されている側の電位が
低下する。
In the sampling period ST1, the reverse bias voltage between the electrodes of the photodiode 3305 decreases with time. The degree to which the reverse bias voltage decreases depends on the intensity of light applied to the photoelectric conversion layer of the photodiode 3305. Here, the electrode of the photodiode 3305 on the side not connected to the gate electrode of the buffer TFT 3307 is kept at a constant potential. Therefore, the buffer T of the photodiode 3305
The potential of the side of the FT 3307 connected to the gate electrode decreases.

【0109】この電位の低下は、バッファ用TFT33
07のゲート電極の電位を低下させる。
This decrease in potential is caused by the buffer TFT 33
07, the potential of the gate electrode is lowered.

【0110】ここで、各画素のバッファ用TFT330
7のソース領域は、それぞれ、選択用TFT3306の
ドレイン・ソース間を介して定電流源2203−1〜2
203−xに接続されているので、バッファ用TFT3
307は、ソースフォロワとして働く。そのため、バッ
ファ用TFT3307のゲート・ソース間電圧は、常に
等しく保たれる。そのため、フォトダイオード3305
の電極間の電位の変化によって、バッファ用TFT33
07のゲート電極の電位が変化すると、同じ分の電位だ
け、バッファ用TFT3307のソース領域の電位も変
化する。サンプリング期間ST1の後、センサ用ゲート
信号線SG1が選択され、バッファ用TFT3307の
ソース領域の電位の変化は、センサ用出力配線SS1〜
SSxに出力される。
Here, the buffer TFT 330 of each pixel
7 are connected to the constant current sources 2203-1 to 2203-1 through the drain and source of the selection TFT 3306, respectively.
203-x, the buffer TFT 3
307 acts as a source follower. Therefore, the gate-source voltage of the buffer TFT 3307 is always kept equal. Therefore, the photodiode 3305
Of the buffer TFT 33
When the potential of the gate electrode 07 changes, the potential of the source region of the buffer TFT 3307 also changes by the same potential. After the sampling period ST1, the sensor gate signal line SG1 is selected, and the change in the potential of the source region of the buffer TFT 3307 is determined by the sensor output lines SS1 to SS1.
Output to SSx.

【0111】その後、センサ用ゲート信号線SG1は、
非選択の状態になる。
Thereafter, the sensor gate signal line SG1 is
It will be unselected.

【0112】一方、リセット用ゲート信号線RG1が非
選択の状態になると、リセット用ゲート信号線RG2が
選択される。リセット用ゲート信号線RG2に接続され
た全てのリセット用TFT3308が導通状態となり、
第2ライン目のリセット期間RSが始まる。この後、リ
セット用ゲート信号線RG2が非選択の状態になり、第
2ライン目のサンプリング期間ST2が始まる。なお、
第1のサンプリング期間ST1と第2のサンプリング期
間ST2は、始まる時間は異なるが、長さは同じであ
る。
On the other hand, when the reset gate signal line RG1 is in a non-selected state, the reset gate signal line RG2 is selected. All the reset TFTs 3308 connected to the reset gate signal line RG2 become conductive,
The reset period RS of the second line starts. Thereafter, the reset gate signal line RG2 is in a non-selected state, and the sampling period ST2 of the second line starts. In addition,
The first sampling period ST1 and the second sampling period ST2 have different start times but the same length.

【0113】第2のサンプリング期間ST2でも同様
に、各画素のセンサ部において、入力された光の強度に
応じて、フォトダイオードの電極間の逆バイアス電圧が
低下する。第2のサンプリング期間ST2の後、センサ
用ゲート信号線SG2の信号によって、センサ用ゲート
信号線SG2に接続された全ての選択用TFT3306
が導通状態となり、バッファ用TFT3307のゲート
電極に入力された、フォトダイオード3305の電極間
の電位の変化は、バッファ用TFT3307のソース領
域の電位の変化となって、センサ用出力配線SS1〜S
Sxに出力される。
Similarly, in the second sampling period ST2, the reverse bias voltage between the electrodes of the photodiodes decreases in the sensor section of each pixel according to the intensity of the input light. After the second sampling period ST2, all the selection TFTs 3306 connected to the sensor gate signal line SG2 are output by the signal of the sensor gate signal line SG2.
Becomes conductive, the change in the potential between the electrodes of the photodiode 3305 input to the gate electrode of the buffer TFT 3307 becomes a change in the potential of the source region of the buffer TFT 3307, and the sensor output wirings SS1 to SS
Output to Sx.

【0114】その後、センサ用ゲート信号線SG2が非
選択の状態となる。
Thereafter, the sensor gate signal line SG2 is in a non-selected state.

【0115】上記動作を、全てのセンサ用ゲート信号線
SG1〜SGyについて繰り返し、表示部兼入力部22
01の画素全部のセンサ部3312それぞれに入力され
た光の強度を、対応する電圧信号として読み取る。
The above operation is repeated for all the sensor gate signal lines SG1 to SGy, and the display and input
The intensity of the light input to each of the sensor units 3312 of all the pixels 01 is read as a corresponding voltage signal.

【0116】この様に、EL表示部は、画像の表示を行
い、同時にセンサ部において、入力ペンのペン先におい
て反射した光を検出する。こうして、入力ペンのペン先
において反射された光が入力された画素の座標を特定す
ることができる。これにより、入力ペンが指し示した位
置を特定することができる。
As described above, the EL display unit displays an image, and at the same time, the sensor unit detects light reflected at the pen tip of the input pen. Thus, the coordinates of the pixel at which the light reflected at the pen tip of the input pen is input can be specified. Thereby, the position pointed by the input pen can be specified.

【0117】[0117]

【実施例】以下に本発明の実施例について記述する。Embodiments of the present invention will be described below.

【0118】[実施例1]本実施例では、実施の形態にお
いて述べた本発明の情報装置を作製した例について、図
4の断面図を用いて説明する。なお、画素の構成は、実
施の形態において図3で示したものと同様とする。
[Example 1] In this example, an example in which the information device of the present invention described in the embodiment mode is manufactured is described with reference to a cross-sectional view of FIG. Note that the structure of the pixel is the same as that shown in FIG. 3 in the embodiment.

【0119】401はスイッチング用TFT、402は
EL駆動用TFT、403はリセット用TFT、404
はバッファ用TFT、405は選択用TFTである。
Reference numeral 401 denotes a switching TFT; 402, an EL driving TFT; 403, a reset TFT;
Is a buffer TFT, and 405 is a selection TFT.

【0120】また、406はアノード電極、407は光
電変換層、408はカソード電極である。アノード電極
406、光電変換層407、カソード電極408とによ
って、フォトダイオード421が形成される。414は
センサ用配線であり、カソード電極408と外部の電源
とを電気的に接続している。また、フォトダイオード4
21のアノード電極406とリセット用TFT403の
ドレイン領域とは電気的に接続されている。
Reference numeral 406 denotes an anode electrode, 407 denotes a photoelectric conversion layer, and 408 denotes a cathode electrode. A photodiode 421 is formed by the anode electrode 406, the photoelectric conversion layer 407, and the cathode electrode 408. Reference numeral 414 denotes a sensor wiring, which electrically connects the cathode electrode 408 to an external power supply. In addition, the photodiode 4
21 and the drain region of the reset TFT 403 are electrically connected.

【0121】ここで、フォトダイオード421のアノー
ド電極406は、透光性を有する材料で形成されてい
る。
Here, the anode electrode 406 of the photodiode 421 is formed of a light-transmitting material.

【0122】また409は画素電極(陽極)、410は
EL層、411は対向電極(陰極)である。画素電極
(陽極)409と、EL層410と、対向電極(陰極)
411とでEL素子422が形成される。なお412は
バンクであり、隣り合う画素同士のEL層410を区切
っている。
Reference numeral 409 is a pixel electrode (anode), 410 is an EL layer, and 411 is a counter electrode (cathode). Pixel electrode (anode) 409, EL layer 410, counter electrode (cathode)
411 form the EL element 422. A bank 412 separates the EL layers 410 between adjacent pixels.

【0123】ここで、EL素子422の画素電極409
は、透光性を有する材料で形成されている。
Here, the pixel electrode 409 of the EL element 422
Is formed of a light-transmitting material.

【0124】図4において、EL素子422は、基板4
30側に光を照射している。そこで、基板430のTF
T等が形成されていない側から、入力ペン424のペン
先の反射板423を近づける。すると、画素のEL素子
422から照射された光の一部が、入力ペン424のペ
ン先の反射板423によって反射され、入力ペン424
が接触した付近の画素のセンサ部のフォトダイオード4
21の光電変換層407に入力される。こうして、入力
ペン424のペン先が指し示した位置を特定することが
できる。
In FIG. 4, the EL element 422 is
Light is irradiated on the 30 side. Therefore, the TF of the substrate 430
The reflecting plate 423 at the pen tip of the input pen 424 is approached from the side where T or the like is not formed. Then, part of the light emitted from the EL element 422 of the pixel is reflected by the reflecting plate 423 at the pen tip of the input pen 424, and the input pen 424
4 of the sensor part of the pixel near the contact of
21 is input to the photoelectric conversion layer 407. Thus, the position pointed by the pen tip of the input pen 424 can be specified.

【0125】本実施例において、スイッチング用TFT
401、リセット用TFT403、選択用TFT405
は全てnチャネル型TFTである。またEL駆動用TF
T402、バッファ用TFT404はpチャネル型TF
Tである。なお、本発明はこの構成に限定されない。よ
ってスイッチング用TFT401、EL駆動用TFT4
02、バッファ用TFT404、選択用TFT405、
リセット用TFT403は、nチャネル型TFTとpチ
ャネル型TFTのどちらでも良い。
In this embodiment, the switching TFT
401, reset TFT 403, selection TFT 405
Are all n-channel TFTs. EL drive TF
T402, buffer TFT 404 is a p-channel type TF
T. Note that the present invention is not limited to this configuration. Therefore, the switching TFT 401 and the EL driving TFT 4
02, buffer TFT 404, selection TFT 405,
The reset TFT 403 may be either an n-channel TFT or a p-channel TFT.

【0126】ただし本実施例のように、EL駆動用TF
T402のソース領域またはドレイン領域がEL素子4
22の陽極409と電気的に接続されている場合、EL
駆動用TFT402はpチャネル型TFTであることが
望ましい。また逆に、EL駆動用TFT402のソース
領域またはドレイン領域がEL素子422の陰極と電気
的に接続されている場合、EL駆動用TFT402はn
チャネル型TFTであることが望ましい。
However, as in this embodiment, the EL driving TF
The source or drain region of T402 is an EL element 4
22 when electrically connected to the anode 409 of the
The driving TFT 402 is preferably a p-channel TFT. Conversely, when the source region or the drain region of the EL driving TFT 402 is electrically connected to the cathode of the EL element 422, the EL driving TFT 402 has n
It is desirable to use a channel type TFT.

【0127】また、本実施例のように、フォトダイオー
ド421のアノード電極406がリセット用TFT40
3と電気的に接続されている場合、リセット用TFT4
03はnチャネル型TFT、バッファ用TFT404は
pチャネル型TFTであることが望ましい。逆にフォト
ダイオード421のカソード電極がリセット用TFT4
03と接続され、センサ用配線414がアノード電極と
接続されている場合、リセット用TFT403はpチャ
ネル型TFT、バッファ用TFT404はnチャネル型
TFTであることが望ましい。
As in the present embodiment, the anode 406 of the photodiode 421 is connected to the reset TFT 40.
3 is electrically connected to the reset TFT 4
It is preferable that 03 is an n-channel TFT and the buffer TFT 404 is a p-channel TFT. Conversely, the cathode electrode of the photodiode 421 is the reset TFT 4
03 and the sensor wiring 414 is connected to the anode electrode, it is preferable that the reset TFT 403 is a p-channel TFT and the buffer TFT 404 is an n-channel TFT.

【0128】[実施例2]本実施例では、実施例1におい
て述べた構造の情報装置において、EL素子の発光の方
向が異なる例について図5を用いて説明する。なお、画
素の構成は、実施の形態において図3で示したものと同
様とする。
[Embodiment 2] In this embodiment, an example in which the direction of light emission of the EL element is different in the information device having the structure described in Embodiment 1 will be described with reference to FIG. Note that the structure of the pixel is the same as that shown in FIG. 3 in the embodiment.

【0129】501はスイッチング用TFT、502は
EL駆動用TFT、503はリセット用TFT、504
はバッファ用TFT、505は選択用TFTである。
501 is a switching TFT, 502 is an EL driving TFT, 503 is a reset TFT, 504
Denotes a buffer TFT, and 505 denotes a selection TFT.

【0130】また、506はカソード電極、507は光
電変換層、508はアノード電極である。カソード電極
506、光電変換層507、アノード電極508とによ
って、フォトダイオード521が形成される。514は
センサ用配線であり電気的に、アノード電極508と外
部の電源とを接続している。また、フォトダイオード5
21のカソード電極506とリセット用TFT503の
ドレイン領域とは電気的に接続されている。
Reference numeral 506 denotes a cathode electrode, 507 denotes a photoelectric conversion layer, and 508 denotes an anode electrode. The photodiode 521 is formed by the cathode electrode 506, the photoelectric conversion layer 507, and the anode electrode 508. Reference numeral 514 denotes a sensor wiring, which electrically connects the anode electrode 508 to an external power supply. In addition, the photodiode 5
The cathode electrode 506 and the drain region of the reset TFT 503 are electrically connected.

【0131】ここで、フォトダイオード521のアノー
ド電極508は、透光性を有する材料で形成されてい
る。
Here, the anode electrode 508 of the photodiode 521 is formed of a light-transmitting material.

【0132】また509は画素電極(陰極)、510は
EL層、512は対向電極(陽極)である。画素電極
(陰極)509と、EL層510と、対向電極(陽極)
512とでEL素子522が形成される。なお513は
バンクであり、隣り合う画素同士のEL層510を区切
っている。
Reference numeral 509 denotes a pixel electrode (cathode), 510 denotes an EL layer, and 512 denotes a counter electrode (anode). Pixel electrode (cathode) 509, EL layer 510, counter electrode (anode)
With 512, the EL element 522 is formed. A bank 513 separates the EL layers 510 between adjacent pixels.

【0133】ここで、EL素子522の対向電極512
は、透光性を有する材料で形成されている。
Here, the counter electrode 512 of the EL element 522
Is formed of a light-transmitting material.

【0134】図5に示した構成の情報装置において、E
L素子522は、基板530とは逆の方向に光を放射す
る。
In the information device having the configuration shown in FIG.
L element 522 emits light in a direction opposite to that of substrate 530.

【0135】入力ペン524のペン先には、光を反射す
るための反射板523が取り付けられている。
A reflecting plate 523 for reflecting light is attached to the pen tip of the input pen 524.

【0136】図5において、EL素子522は、基板5
30側とは逆の方向に光を照射している。そこで、基板
530のTFT等が形成されている側から、入力ペン5
24のペン先の反射板523を近づける。すると、画素
のEL素子522から照射された光の一部が、入力ペン
524のペン先の反射板523によって反射され、入力
ペン524が指し示した付近の画素のセンサ部のフォト
ダイオード521の光電変換層507に入力される。こ
うして、入力ペン524のペン先が指し示した位置を特
定することができる。
In FIG. 5, the EL element 522 is
Light is emitted in the direction opposite to the 30 side. Therefore, from the side of the substrate 530 where the TFT and the like are formed, the input pen 5
The reflecting plate 523 of the 24 nib is brought closer. Then, part of the light emitted from the EL element 522 of the pixel is reflected by the reflecting plate 523 at the pen tip of the input pen 524, and the photoelectric conversion of the photodiode 521 of the sensor unit of the pixel near the input pen 524 is pointed out. Input to layer 507. Thus, the position indicated by the pen tip of the input pen 524 can be specified.

【0137】本実施例において、スイッチング用TFT
501、EL駆動用TFT502、バッファ用TFT5
04、選択用TFT505は全てnチャネル型TFTで
ある。またリセット用TFT503はpチャネル型TF
Tである。なお本発明はこの構成に限定されない。よっ
てスイッチング用TFT501、EL駆動用TFT50
2、バッファ用TFT504、選択用TFT505、リ
セット用TFT503は、nチャネル型TFTとpチャ
ネル型TFTのどちらでも良い。
In this embodiment, the switching TFT
501, EL driving TFT 502, buffer TFT 5
04, the selection TFTs 505 are all n-channel TFTs. The reset TFT 503 is a p-channel type TF
T. Note that the present invention is not limited to this configuration. Therefore, the switching TFT 501 and the EL driving TFT 50
2. The buffer TFT 504, the selection TFT 505, and the reset TFT 503 may be either an n-channel TFT or a p-channel TFT.

【0138】ただし本実施例のように、EL駆動用TF
T502のソース領域またはドレイン領域がEL素子5
22の陰極509と電気的に接続されている場合、EL
駆動用TFT502はnチャネル型TFTであることが
望ましい。また逆に、EL駆動用TFT502のソース
領域またはドレイン領域がEL素子522の陽極と電気
的に接続されている場合、EL駆動用TFT502はp
チャネル型TFTであることが望ましい。
However, as in this embodiment, the EL driving TF
The source or drain region of T502 is an EL element 5
22 when electrically connected to the cathode 509 of
The driving TFT 502 is preferably an n-channel TFT. Conversely, when the source region or the drain region of the EL driving TFT 502 is electrically connected to the anode of the EL element 522, the EL driving TFT 502
It is desirable to use a channel type TFT.

【0139】また、本実施例のように、フォトダイオー
ド521のカソード電極506がリセット用TFT50
3と電気的に接続されている場合、リセット用TFT5
03はpチャネル型TFT、バッファ用TFT504は
nチャネル型TFTであることが望ましい。逆にフォト
ダイオード521のアノード電極がリセット用TFT5
03と接続され、センサ用配線514がカソード電極と
接続されている場合、リセット用TFT503はnチャ
ネル型TFT、バッファ用TFT504はpチャネル型
TFTであることが望ましい。
As in this embodiment, the cathode 506 of the photodiode 521 is connected to the reset TFT 50.
3 is electrically connected to the reset TFT 5
03 is preferably a p-channel TFT, and the buffer TFT 504 is preferably an n-channel TFT. Conversely, the anode electrode of the photodiode 521 is connected to the reset TFT 5
03 and the sensor wiring 514 is connected to the cathode electrode, the reset TFT 503 is preferably an n-channel TFT and the buffer TFT 504 is preferably a p-channel TFT.

【0140】[実施例3]本実施例では、実施の形態で示
したのとは異なる、表示部兼入力部の動作方法について
説明する。なお、表示部兼入力部の構成は、実施の形態
で示したものと同じであり図2及び図3を参照し説明は
省略する。また、本実施例のセンサ部の動作方法も実施
の形態で示したものと同じであり、図18を参照する。
[Embodiment 3] In this embodiment, a method of operating the display / input unit which is different from that described in the embodiment mode will be described. Note that the configuration of the display unit and the input unit is the same as that shown in the embodiment, and a description thereof will be omitted with reference to FIGS. The operation method of the sensor unit of the present embodiment is the same as that shown in the embodiment, and FIG. 18 is referred to.

【0141】本実施例では、EL表示部の動作方法が異
なる。本実施例のEL表示部の動作方法を示すタイミン
グチャートを図16に示す。
In this embodiment, the operation method of the EL display unit is different. FIG. 16 is a timing chart showing an operation method of the EL display unit of this embodiment.

【0142】まず、1フレーム期間(F)をN個のサブ
フレーム期間(SF1〜SFN)に分割する。階調数が
多くなるにつれて1フレーム期間におけるサブフレーム
期間の数も増える。なお表示部兼入力部が画像を表示す
る場合、1フレーム期間(F)とは、表示部兼入力部の
全ての画素のEL表示部が1つの画像を表示する期間を
指す。
First, one frame period (F) is divided into N subframe periods (SF1 to SFN). As the number of gradations increases, the number of subframe periods in one frame period also increases. Note that when the display / input unit displays an image, one frame period (F) refers to a period in which the EL display units of all the pixels of the display / input unit display one image.

【0143】本実施例の場合、フレーム期間は1秒間に
60以上設けることが好ましい。1秒間に表示される画
像の数を60以上にすることで、視覚的にフリッカ等の
画像のちらつきを抑えることが可能になる。
In the case of this embodiment, it is preferable to provide a frame period of 60 or more per second. By setting the number of images displayed per second to 60 or more, it becomes possible to visually suppress flickering of images such as flicker.

【0144】サブフレーム期間はアドレス期間(Ta)
とサステイン期間(Ts)とに分けられる。アドレス期
間とは、1サブフレーム期間中、全ての画素にデジタル
ビデオ信号を入力する期間である。なおデジタルビデオ
信号とは、画像情報を有するデジタルの信号である。サ
ステイン期間(点灯期間とも呼ぶ)とは、アドレス期間
において画素に入力されたデジタルビデオ信号によっ
て、EL素子を発光又は非発光の状態にし、表示を行う
期間を示している。なおデジタルビデオ信号とは、画像
情報を有するデジタルの信号を意味する。
The sub-frame period is the address period (Ta)
And a sustain period (Ts). The address period is a period during which a digital video signal is input to all pixels during one subframe period. Note that a digital video signal is a digital signal having image information. The sustain period (also referred to as a lighting period) indicates a period in which an EL element is turned on or off by a digital video signal input to a pixel in an address period to perform display. Note that a digital video signal refers to a digital signal having image information.

【0145】SF1〜SFNが有するアドレス期間(T
a)をそれぞれTa1〜TaNとする。SF1〜SFN
が有するサステイン期間(Ts)をそれぞれTs1〜T
sNとする。
The address period (T) of SF1 to SFN
a) is Ta1 to TaN, respectively. SF1-SFN
Respectively have the sustain periods (Ts) of Ts1 to Ts
sN.

【0146】電源供給線(V1〜Vx)の電位は所定の
電位(電源電位)に保たれている。
The potential of the power supply lines (V1 to Vx) is maintained at a predetermined potential (power supply potential).

【0147】まずアドレス期間Taにおいて、EL素子
3301対向電極の電位は、電源電位と同じ高さに保た
れている。
First, in the address period Ta, the potential of the opposing electrode of the EL element 3301 is kept at the same level as the power supply potential.

【0148】次にEL表示用ゲート信号線G1に入力さ
れる信号によって、EL表示用ゲート信号線G1に接続
されている全てのスイッチング用TFT3302が導通
状態になる。次に、EL表示用ソース信号線(S1〜S
x)にデジタルビデオ信号が入力される。デジタルビデ
オ信号は「0」または「1」の情報を有しており、
「0」と「1」のデジタルビデオ信号は、一方がHi、
一方がLoの電圧を有する信号である。
Next, all the switching TFTs 3302 connected to the EL display gate signal line G1 are turned on by a signal input to the EL display gate signal line G1. Next, the EL display source signal lines (S1 to S
A digital video signal is input to x). The digital video signal has information of “0” or “1”,
One of the digital video signals “0” and “1” is Hi,
One is a signal having a voltage of Lo.

【0149】そしてEL表示用ソース信号線(S1〜S
x)に入力されたデジタルビデオ信号は、導通状態のス
イッチング用TFT3302を介して、EL駆動用TF
T3303のゲート電極に入力される。
The source signal lines for EL display (S1 to S
x) is input to the EL driving TF through the switching TFT 3302 in the conductive state.
Input to the gate electrode of T3303.

【0150】次にEL表示用ゲート信号線G1に接続さ
れている全てのスイッチング用TFT3302が非導通
状態になり、EL表示用ゲート信号線G2に入力される
ゲート信号によって、EL表示用ゲート信号線G2に接
続されている全てのスイッチング用TFT3302が導
通状態になる。次に、EL表示用ソース信号線(S1〜
Sx)にデジタルビデオ信号が入力される。EL表示用
ソース信号線(S1〜Sx)に入力されたデジタルビデ
オ信号は、導通状態のスイッチング用TFT3302を
介して、EL駆動用TFT3303のゲート電極に入力
される。
Next, all the switching TFTs 3302 connected to the EL display gate signal line G1 are turned off, and the gate signal input to the EL display gate signal line G2 causes the EL display gate signal line to be turned off. All the switching TFTs 3302 connected to G2 are turned on. Next, the EL display source signal lines (S1 to S1)
A digital video signal is input to Sx). The digital video signal input to the EL display source signal lines (S1 to Sx) is input to the gate electrode of the EL driving TFT 3303 via the conductive switching TFT 3302.

【0151】上述した動作をEL表示用ゲート信号線G
yまで繰り返し、全ての画素のEL駆動用TFT330
3のゲート電極にデジタルビデオ信号が入力され、アド
レス期間が終了する。
The above operation is performed by the EL display gate signal line G.
Repeat until y, EL driving TFT 330 for all pixels
The digital video signal is input to the third gate electrode, and the address period ends.

【0152】アドレス期間Taが終了すると同時にサス
テイン期間Tsとなる。サステイン期間Tsにおいて、
全てのスイッチング用TFT3302はオフの状態にな
る。サステイン期間において、全てのEL素子3301
の対向電極の電位は、電源電位が画素電極に与えられた
ときにEL素子3301が発光する程度に、電源電位と
の間に電位差を有する高さになる。
At the same time when the address period Ta ends, the sustain period Ts starts. In the sustain period Ts,
All the switching TFTs 3302 are turned off. In the sustain period, all the EL elements 3301
Has a potential difference with the power supply potential to such an extent that the EL element 3301 emits light when the power supply potential is applied to the pixel electrode.

【0153】本実施例では、デジタルビデオ信号が
「0」の情報を有していた場合、EL駆動用TFT33
03は非導通状態である。EL素子3301の画素電極
と対向電極の間に、EL素子3301が発光する程度の
電圧が印加されない。その結果、「0」の情報を有する
デジタルビデオ信号が入力された画素において、EL素
子3301は発光しない。
In this embodiment, when the digital video signal has information of “0”, the EL driving TFT 33
03 is a non-conductive state. No voltage is applied between the pixel electrode and the counter electrode of the EL element 3301 such that the EL element 3301 emits light. As a result, the EL element 3301 does not emit light in a pixel to which a digital video signal having information of “0” is input.

【0154】逆にデジタルビデオ信号が「1」の情報を
有していた場合、EL駆動用TFT3303は導通状態
になる。よって電源電位がEL素子3301の画素電極
に与えられる。その結果、「1」の情報を有するデジタ
ルビデオ信号が入力された画素が有するEL素子330
1は発光する。
Conversely, when the digital video signal has information of “1”, the EL driving TFT 3303 is turned on. Therefore, a power supply potential is applied to the pixel electrode of the EL element 3301. As a result, the EL element 330 included in the pixel to which the digital video signal having the information “1” is input is provided.
1 emits light.

【0155】このように、画素に入力されるデジタルビ
デオ信号の有する情報によって、EL素子が発光または
非発光の状態になり、画素は表示を行う。
As described above, the EL element is turned on or off by the information of the digital video signal input to the pixel, and the pixel performs display.

【0156】サステイン期間Tsが終了すると同時に、
1つのサブフレーム期間が終了する。そして次のサブフ
レーム期間が出現し、再びアドレス期間Taに入り、全
画素にデジタルビデオ信号を入力したら、再びサステイ
ン期間Tsに入る。なお、サブフレーム期間SF1〜S
FNの出現する順序は任意である。
At the end of the sustain period Ts,
One subframe period ends. Then, the next sub-frame period appears, the address period Ta starts again, and when the digital video signals are input to all the pixels, the sustain period Ts starts again. Note that the sub-frame periods SF1 to S
The order in which FNs appear is arbitrary.

【0157】全てのサブフレーム期間においても同様の
動作を繰り返し、表示を行う。N個のサブフレーム期間
が全て終了したら、1つの画像が表示される。こうし
て、1フレーム期間が終了する。1フレーム期間が終了
すると次のフレーム期間のサブフレーム期間が出現し、
上述した動作を繰り返す。
The same operation is repeated in all sub-frame periods to perform display. When all the N sub-frame periods are completed, one image is displayed. Thus, one frame period ends. When one frame period ends, a sub-frame period of the next frame period appears,
The above operation is repeated.

【0158】本発明において、N個のサブフレーム期間
がそれぞれ有するアドレス期間(Ta1〜TaN)の長
さは全て同じである。またN個のサステイン期間Ts
1、…、TsNの長さの比は、例えば、Ts1:Ts
2:Ts3:…:Ts(N−1):TsN=20
-1:2-2:…:2-(N-2):2-(N-1)で表される。
In the present invention, the lengths of the address periods (Ta1 to TaN) of the N subframe periods are all the same. Also, N sustain periods Ts
The length ratio of TsN is, for example, Ts1: Ts
2: Ts3:...: Ts (N-1): TsN = 2 0 :
2 -1 : 2 -2 : ...: 2- (N-2) : 2- (N-1) .

【0159】各画素の階調は、1フレーム期間において
どのサブフレーム期間を発光させるかによって決まる。
例えば、Ts1:Ts2:Ts3:…:Ts(N−
1):TsN=20:2-1:2-2:…:2-(N-2):2
-(N-1)とした場合に、N=8のときを例に挙げる。全部
のサステイン期間Ts1〜Ts8で発光した場合の画素
の輝度を100%とすると、Ts1とTs2において画
素が発光した場合には75%の輝度が表現でき、Ts3
とTs5とTs8を選択した場合には16%の輝度が表
現できる。
The gradation of each pixel is determined by which sub-frame period emits light in one frame period.
For example, Ts1: Ts2: Ts3: ...: Ts (N−
1): TsN = 2 0 : 2 -1 : 2 -2 : ...: 2- (N-2) : 2
When-(N-1) , N = 8 is taken as an example. Assuming that the luminance of a pixel when the pixel emits light in all the sustain periods Ts1 to Ts8 is 100%, 75% of the luminance can be expressed when the pixel emits light in Ts1 and Ts2.
When Ts5 and Ts8 are selected, 16% luminance can be expressed.

【0160】上記のように、ソース信号線S1〜Sxに
デジタルの信号を入力し、画素のEL素子を発光させ
て、画像表示を行う手法をデジタル方式とよぶことにす
る。
As described above, a method of displaying an image by inputting a digital signal to the source signal lines S1 to Sx and causing the EL elements of the pixels to emit light is referred to as a digital method.

【0161】次に、センサ部の動作方法について、図2
及び図3、図18を用いて説明する。
Next, an operation method of the sensor unit will be described with reference to FIG.
And FIG. 3 and FIG.

【0162】ここで、リセット用TFT3308はnチ
ャネル型TFTとし、バッファ用TFT3307はpチ
ャネル型TFTとし、選択用TFT3306はnチャネ
ル型TFTとしたが、リセット用TFT3308、バッ
ファ用TFT3307及び選択用TFT3306はそれ
ぞれ、nチャネル型TFTでもpチャネル型TFTでも
どちらでも良い。なお、リセット用TFT3308とバ
ッファ用TFT3307の極性は逆の方が望ましい。
Here, the reset TFT 3308 is an n-channel TFT, the buffer TFT 3307 is a p-channel TFT, and the selection TFT 3306 is an n-channel TFT. Each of them may be either an n-channel TFT or a p-channel TFT. Note that the polarity of the reset TFT 3308 and the polarity of the buffer TFT 3307 are desirably opposite.

【0163】始め、リセット用ゲート信号線RG1の信
号により、リセット用ゲート信号線RG1に接続された
全てのリセット用TFT3308は、導通状態にある。
このとき、リセット用ゲート信号線RG1は、選択され
ているということにする。なお、他のリセット用ゲート
信号線RG2〜RGyに接続されたすべてのリセット用
TFT3308は、すべて非導通状態にある。このと
き、第1の画素行において、センサ用電源線VBの電位
は、リセット用TFT3308を介して、バッファ用T
FT3307のゲート電極に印加される。こうしてフォ
トダイオード3305の電極間には、逆バイアスの電圧
が印加される。このとき、バッファ用TFT3307の
ソース領域は、センサ用電源線VBの電位(基準電位)
から、バッファ用TFT3307のソース領域とゲート
領域の電位差を差し引いた電位に保たれている。
First, all the reset TFTs 3308 connected to the reset gate signal line RG1 are turned on by the signal of the reset gate signal line RG1.
At this time, it is assumed that the reset gate signal line RG1 is selected. Note that all the reset TFTs 3308 connected to the other reset gate signal lines RG2 to RGy are all non-conductive. At this time, in the first pixel row, the potential of the sensor power supply line VB is set via the reset TFT 3308 through the buffer T
Applied to the gate electrode of FT3307. Thus, a reverse bias voltage is applied between the electrodes of the photodiode 3305. At this time, the source region of the buffer TFT 3307 is at the potential (reference potential) of the sensor power supply line VB.
Is maintained at a potential obtained by subtracting the potential difference between the source region and the gate region of the buffer TFT 3307.

【0164】このとき、センサ用ゲート信号線SG1の
信号によって、センサ用ゲート信号線SG1に接続され
た全ての選択用TFT3306は、非導通状態にある。
At this time, all the selection TFTs 3306 connected to the sensor gate signal line SG1 are non-conductive by the signal of the sensor gate signal line SG1.

【0165】本明細書において、リセット用ゲート信号
線が選択されている期間をリセット期間RSと呼ぶこと
にする。
In this specification, a period during which the reset gate signal line is selected is referred to as a reset period RS.

【0166】次に、リセット用ゲート信号線RG1の信
号が変化し、リセット用ゲート信号線RG1に接続され
た全てのリセット用TFT3308が非導通状態にな
る。このときリセット用ゲート信号線は、非選択である
ということにする。すると、フォトダイオード3305
に光が照射されていると、フォトダイオード3305の
電極間に電流が流れ、リセット期間中に印加されたフォ
トダイオード3305の電極間の逆バイアス電圧が、低
くなる。この後、センサ用ゲート信号線SG1に入力さ
れる信号によって、センサ用ゲート信号線SG1に接続
された全ての選択用TFT3306が導通状態になる。
Next, the signal of the reset gate signal line RG1 changes, and all the reset TFTs 3308 connected to the reset gate signal line RG1 are turned off. At this time, the reset gate signal line is not selected. Then, the photodiode 3305
Is irradiated with light, a current flows between the electrodes of the photodiode 3305, and the reverse bias voltage applied between the electrodes of the photodiode 3305 during the reset period decreases. Thereafter, all the selection TFTs 3306 connected to the sensor gate signal line SG1 are turned on by a signal input to the sensor gate signal line SG1.

【0167】リセット用ゲート信号線が非選択の状態に
なった後、同じラインの画素に対応する選択用TFTが
選択されるまでの期間をサンプリング期間STと呼ぶこ
とにする。特に、リセット用ゲート信号線RG1が非選
択になった後、選択用ゲート信号線SG1が選択される
までの期間を第1のサンプリング期間ST1と呼ぶこと
にする。
The period from when the reset gate signal line is unselected to when the selection TFT corresponding to the pixel on the same line is selected is called a sampling period ST. In particular, a period from when the reset gate signal line RG1 is deselected to when the selection gate signal line SG1 is selected is referred to as a first sampling period ST1.

【0168】サンプリング期間ST1において、時間の
経過と共に、フォトダイオード3305の電極間の逆バ
イアス電圧が小さくなる。この逆バイアス電圧の低下す
る度合は、フォトダイオード3305の光電変換層に照
射された光の強度に依存する。ここで、フォトダイオー
ド3305のバッファ用TFT3307のゲート電極と
接続されていない側の電極は、一定の電位に保たれてい
る。よって、フォトダイオード3305のバッファ用T
FT3307のゲート電極に接続されている側の電位が
低下する。
In the sampling period ST1, the reverse bias voltage between the electrodes of the photodiode 3305 decreases with time. The degree to which the reverse bias voltage decreases depends on the intensity of light applied to the photoelectric conversion layer of the photodiode 3305. Here, the electrode of the photodiode 3305 on the side not connected to the gate electrode of the buffer TFT 3307 is kept at a constant potential. Therefore, the buffer T of the photodiode 3305
The potential of the side of the FT 3307 connected to the gate electrode decreases.

【0169】この電位の低下は、バッファ用TFT33
07のゲート電極の電位を低下させる。
This decrease in potential is caused by the buffer TFT 33
07, the potential of the gate electrode is lowered.

【0170】ここで、各画素のバッファ用TFT330
7のソース領域は、それぞれ、選択用TFT3306の
ドレイン・ソース間を介して定電流源2203−1〜2
203−xに接続されているので、バッファ用TFT3
307は、ソースフォロワとして働く。そのため、バッ
ファ用TFT3307のゲート・ソース間電圧は、常に
等しく保たれる。そのため、フォトダイオード3305
の電極間の電位の変化によって、バッファ用TFT33
07のゲート電極の電位が変化すると、同じ分の電位だ
け、バッファ用TFT3307のソース領域の電位も変
化する。サンプリング期間ST1の後、センサ用ゲート
信号線SG1が選択され、バッファ用TFT3307の
ソース領域の電位の変化は、センサ用出力配線SS1〜
SSxに出力される。
Here, the buffer TFT 330 of each pixel
7 are connected to the constant current sources 2203-1 to 2203-1 through the drain and source of the selection TFT 3306, respectively.
203-x, the buffer TFT 3
307 acts as a source follower. Therefore, the gate-source voltage of the buffer TFT 3307 is always kept equal. Therefore, the photodiode 3305
Of the buffer TFT 33
When the potential of the gate electrode 07 changes, the potential of the source region of the buffer TFT 3307 also changes by the same potential. After the sampling period ST1, the sensor gate signal line SG1 is selected, and the change in the potential of the source region of the buffer TFT 3307 is determined by the sensor output lines SS1 to SS1.
Output to SSx.

【0171】その後、センサ用ゲート信号線SG1は、
非選択の状態になる。
Thereafter, the sensor gate signal line SG1 is
It will be unselected.

【0172】一方、リセット用ゲート信号線RG1が非
選択の状態になると、リセット用ゲート信号線RG2が
選択される。リセット用ゲート信号線RG2に接続され
た全てのリセット用TFT3308が導通状態となり、
第2ライン目のリセット期間RSが始まる。この後、リ
セット用ゲート信号線RG2が非選択の状態になり、第
2ライン目のサンプリング期間ST2が始まる。なお、
第1のサンプリング期間ST1と第2のサンプリング期
間ST2は、始まる時間は異なるが、長さは同じであ
る。
On the other hand, when the reset gate signal line RG1 is in a non-selected state, the reset gate signal line RG2 is selected. All the reset TFTs 3308 connected to the reset gate signal line RG2 become conductive,
The reset period RS of the second line starts. Thereafter, the reset gate signal line RG2 is in a non-selected state, and the sampling period ST2 of the second line starts. In addition,
The first sampling period ST1 and the second sampling period ST2 have different start times but the same length.

【0173】第2のサンプリング期間ST2でも同様
に、各画素のセンサ部において、入力された光の強度に
応じて、フォトダイオードの電極間の逆バイアス電圧が
低下する。第2のサンプリング期間ST2の後、センサ
用ゲート信号線SG2の信号によって、センサ用ゲート
信号線SG2に接続された全ての選択用TFT3306
が導通状態となり、バッファ用TFT3307のゲート
電極に入力された、フォトダイオード3305の電極間
の電位の変化は、バッファ用TFT3307のソース領
域の電位の変化となって、センサ用出力配線SS1〜S
Sxに出力される。
Similarly, in the second sampling period ST2, the reverse bias voltage between the electrodes of the photodiode is reduced in the sensor section of each pixel according to the intensity of the input light. After the second sampling period ST2, all the selection TFTs 3306 connected to the sensor gate signal line SG2 are output by the signal of the sensor gate signal line SG2.
Becomes conductive, the change in the potential between the electrodes of the photodiode 3305 input to the gate electrode of the buffer TFT 3307 becomes a change in the potential of the source region of the buffer TFT 3307, and the sensor output wirings SS1 to SS
Output to Sx.

【0174】その後、センサ用ゲート信号線SG2が非
選択の状態となる。
Thereafter, the sensor gate signal line SG2 is in a non-selected state.

【0175】上記動作を、全てのセンサ用ゲート信号線
SG1〜SGyについて繰り返し、表示部兼入力部22
01の画素全部のセンサ部3312それぞれに入力され
た光の強度を、対応する電圧信号として読み取る。
The above operation is repeated for all the sensor gate signal lines SG1 to SGy, and the display and input
The intensity of the light input to each of the sensor units 3312 of all the pixels 01 is read as a corresponding voltage signal.

【0176】上記動作方法で、本発明の情報装置の表示
部兼入力部を動作させる場合、アドレス期間(Ta1〜
TaN)において、画素のEL表示部は発光しない。そ
のため、実施例1や実施例2で示した、EL素子の光を
入力ペンのペン先で反射させて、フォトダイオードに入
力する場合、このアドレス期間(Ta1〜TaN)にお
いては、本来、信号が入力されるべき画素のフォトダイ
オードにおいても光が入力されず、フォトダイオードの
電極間の逆バイアス電圧の低下はない。つまり、アドレ
ス期間(Ta1〜TaN)において、入力ペンのペン先
の位置を特定するための情報が入力されない。
In the case where the display / input unit of the information device of the present invention is operated by the above operation method, the address period (Ta1 to Ta1) is used.
In TaN), the EL display portion of the pixel does not emit light. Therefore, when the light of the EL element is reflected by the pen tip of the input pen and input to the photodiode as described in the first and second embodiments, the signal is originally generated during the address period (Ta1 to TaN). Light is not input to the photodiode of the pixel to be input, and the reverse bias voltage between the electrodes of the photodiode does not decrease. That is, in the address period (Ta1 to TaN), information for specifying the position of the pen tip of the input pen is not input.

【0177】また、入力ペンのペン先が指し示した画素
において、その画素の表示する階調によっては、画素が
発光しないサブフレーム期間が存在する。つまり、画素
が発光しないサブフレーム期間には、本来、信号が入力
されるべき画素のフォトダイオードにおいても光が入力
されず、入力ペンのペン先の位置を特定するための情報
が入力されない。
In a pixel indicated by the pen tip of the input pen, there is a sub-frame period in which the pixel does not emit light, depending on the gradation displayed by the pixel. That is, during the sub-frame period in which the pixel does not emit light, light is not originally input to the photodiode of the pixel to which a signal is to be input, and information for specifying the position of the pen tip of the input pen is not input.

【0178】しかし、センサ部の1画面読み取りの期間
の長さは、通常、EL表示部のアドレス期間(Ta1〜
TaN)より十分に長く設定される。
However, the length of the one-screen reading period of the sensor unit is usually equal to the address period (Ta1 to Ta1) of the EL display unit.
TaN) is set sufficiently longer than TaN).

【0179】つまり、各画素のセンサ部のサンプリング
期間ST1〜STyの長さは、アドレス機関Ta1〜T
aNの長さよりも、十分長く設定される。
That is, the length of the sampling period ST1 to STy of the sensor unit of each pixel is determined by the address organization Ta1 to T1.
The length is set sufficiently longer than the length of aN.

【0180】そのため、センサ部の1画面読み取りの期
間の間に、EL素子が発光する期間を十分に確保するこ
とができる。
Therefore, a period during which the EL element emits light can be sufficiently ensured during the one-screen reading period of the sensor section.

【0181】また、一般に、センサ部の1画面の読み取
りの期間は、EL表示部の1フレーム期間以上である。
そのため、入力ペンのペン先が指し示した付近の画素か
ら、センサ部の1画面の読み取りの期間の間にEL素子
が発光したサブフレーム期間の和に対応する長さの間、
入力ペンのペン先に断続的に光が、照射される。この照
射された光を用いて、入力ペンのペン先が指し示した付
近の画素のフォトダイオードに、光を入力することがで
きる。
In general, the period for reading one screen of the sensor unit is equal to or longer than one frame period of the EL display unit.
Therefore, a pixel corresponding to the sum of the sub-frame periods during which the EL element emits light during a period of reading one screen of the sensor unit from a pixel near the pen point of the input pen is indicated.
Light is intermittently applied to the pen tip of the input pen. Using the irradiated light, light can be input to a photodiode of a pixel near the point indicated by the pen tip of the input pen.

【0182】こうして、入力ペンのペン先の位置を特定
することができる。
Thus, the position of the pen tip of the input pen can be specified.

【0183】なお本実施例は、実施例1〜実施例2と自
由に組み合わせることが可能である。
This embodiment can be freely combined with Embodiments 1 and 2.

【0184】[実施例4]本発明の情報装置において、入
力ペンによって情報の入力を行うだけではなく、イメー
ジセンサとしても用いることができる。
[Embodiment 4] The information device of the present invention can be used not only for inputting information with an input pen but also as an image sensor.

【0185】図20は、本発明の情報装置を、被写体の
表面の情報を読み取る、イメージセンサとして用いた場
合の模式図である。
FIG. 20 is a schematic diagram when the information device of the present invention is used as an image sensor for reading information on the surface of a subject.

【0186】情報装置の表示部兼入力部の回路構成は、
実施の形態と同様であるので、説明はここでは省略す
る。また、図20の模式図において、図4と同様の部分
は、同じ符号を用いて示し説明は省略する。
The circuit configuration of the display / input unit of the information device is as follows.
The description is omitted here because it is similar to the embodiment. In addition, in the schematic diagram of FIG. 20, the same parts as those of FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted.

【0187】また、表示部兼入力部を駆動する方法は、
実施の形態や、実施例3で示した手法と同様の手法を用
いることができるので、説明は、ここでは省略する。
The method of driving the display / input unit is as follows.
Since a method similar to that described in the embodiment mode or the third embodiment can be used, the description is omitted here.

【0188】本発明の情報装置の表示部兼入力部の、ペ
ン入力を行う側に、読みとりたい物体(読みとり対象物
体(被写体):425)を近づける。ここで、実施の形
態や、実施例3等で示したのと同様の手法で、各画素の
EL素子422を発光させる。このEL素子422の発
光を用いて、読みとり対象物体425に光を照射する。
つまり、各画素のEL素子422は、読みとり対象物体
425の情報を読みとるための照明装置として用いられ
る。
The object to be read (object to be read (subject): 425) is brought closer to the pen input side of the display / input unit of the information device of the present invention. Here, the EL element 422 of each pixel is caused to emit light by a method similar to that described in the embodiment mode, the example 3, and the like. Using the light emission of the EL element 422, light is emitted to the reading target object 425.
That is, the EL element 422 of each pixel is used as an illumination device for reading information on the reading target object 425.

【0189】そのため、本発明の情報装置をイメージセ
ンサとして用いる際は、各画素のEL素子の発光輝度
は、全て同じにするのが望ましい。
Therefore, when the information device of the present invention is used as an image sensor, it is desirable that the EL elements of each pixel have the same light emission luminance.

【0190】つまり、実施の形態において示したよう
な、アナログ方式によって各画素のEL素子を駆動する
場合は、全ての画素に、EL用ソース信号線より入力さ
れるアナログの信号を、等しくする。
That is, when the EL element of each pixel is driven by the analog method as shown in the embodiment, the analog signal input from the EL source signal line is made equal to all the pixels.

【0191】一方、実施例3に示したような、デジタル
方式によって、各画素のEL素子を駆動させる場合は、
全ての画素が、1フレーム期間内に同じ長さの時間だけ
発光するようにする。なお、できる限り連続的に光を照
射するために、全ての画素のEL素子が、1フレーム期
間内の全てのサスティン期間において発光するように設
定するのが望ましい。
On the other hand, when the EL element of each pixel is driven by a digital method as shown in the third embodiment,
All pixels emit light for the same length of time within one frame period. In order to emit light as continuously as possible, it is preferable that the EL elements of all the pixels are set to emit light in all the sustain periods in one frame period.

【0192】こうして、読みとり対象物体425に照射
された光は、読みとり対象物体425表面で反射され、
各画素のセンサ部のフォトダイオード421に入力され
る。この入力された光が電気信号に変換され、センサ用
駆動回路(センサ用ソース信号線駆動回路、センサ用ゲ
ート信号線駆動回路)によって読み出され、読みとり対
象物体425の表面の情報が、画像として得られる。
Thus, the light irradiated on the reading object 425 is reflected on the surface of the reading object 425,
It is input to the photodiode 421 of the sensor unit of each pixel. The input light is converted into an electric signal, read out by a sensor driver circuit (sensor source signal line driver circuit, sensor gate signal line driver circuit), and information on the surface of the reading object 425 is converted into an image. can get.

【0193】ここで、本実施例では、実施例1に示した
構成の情報装置を用いて説明を行ったが、実施例2にお
いて図5で示した構成の情報装置を用い、表示部兼画素
部の形成された基板の、TFTが形成された側から、読
み取り対象物体を近づけて、読み取り対象物体表面の情
報を読み取ることもできる。
Here, the present embodiment has been described using the information device having the configuration shown in the first embodiment, but the second embodiment uses the information device having the configuration shown in FIG. The information on the surface of the object to be read can also be read by bringing the object to be read closer from the side where the TFT is formed on the substrate on which the portion is formed.

【0194】なお、本実施例は、実施例1〜実施例3と
自由に組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 3.

【0195】[実施例5]本発明の情報装置の表示部兼入
力部の作製方法について、図10〜図14を用いて説明
する。
[Embodiment 5] A method of manufacturing a display section and an input section of an information device according to the present invention will be described with reference to FIGS.

【0196】まず、図10(A)において、本実施例で
はコーニング社の#7059ガラスや#1737ガラス
などに代表されるバリウムホウケイ酸ガラス、またはア
ルミノホウケイ酸ガラスなどのガラスからなる基板20
0を用いる。なお、基板200としては、透光性を有す
る基板であれば限定されず、石英基板を用いてもよく、
また、ガラス基板、セラミック基板等を用いてもよい。
また、本実施例の処理温度に耐えうる耐熱性を有するプ
ラスチック基板を用いてもよい。
First, in FIG. 10A, in this embodiment, a substrate 20 made of glass such as barium borosilicate glass or alumino borosilicate glass typified by Corning # 7059 glass or # 1737 glass.
0 is used. Note that the substrate 200 is not limited as long as it has a light-transmitting property, and a quartz substrate may be used.
Further, a glass substrate, a ceramic substrate, or the like may be used.
Further, a plastic substrate having heat resistance enough to withstand the processing temperature of this embodiment may be used.

【0197】また基板200としては、ステンレス基板
を用いてもよい。しかし、ステンレス基板は、透明では
ないため、EL素子が発する光が基板200とは反対側
に放射される場合のみ有効である。
As the substrate 200, a stainless steel substrate may be used. However, since the stainless steel substrate is not transparent, it is effective only when the light emitted from the EL element is emitted to the side opposite to the substrate 200.

【0198】次に基板200を覆うように、基板200
上に酸化珪素からなる絶縁膜を形成する。絶縁膜は、酸
化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いるこ
とができる。例えば、プラズマCVD法でSiH4、N
3、N2Oから作製される酸化窒化珪素膜を250〜8
00nm(好ましくは300〜500nm)、同様にS
iH4、N2Oから作製される酸化窒化水素化珪素膜を2
50〜800nm(好ましくは300〜500nm)の
厚さに積層して形成しても良い。ここでは酸化珪素から
なる絶縁膜を単層構造とし、0.5〜1.5μmの厚さ
に形成した。なお絶縁膜の材料は酸化珪素に限定されな
い。
Next, the substrate 200 is covered so as to cover the substrate 200.
An insulating film made of silicon oxide is formed thereon. As the insulating film, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film can be used. For example, SiH 4 , N
H 3, N 2 O silicon oxynitride film made from 250-8
00 nm (preferably 300 to 500 nm), and similarly S
A silicon oxynitride hydride film formed from iH 4 and N 2 O
It may be formed to have a thickness of 50 to 800 nm (preferably 300 to 500 nm). Here, the insulating film made of silicon oxide has a single-layer structure and a thickness of 0.5 to 1.5 μm. Note that the material of the insulating film is not limited to silicon oxide.

【0199】次にCMP法で該絶縁膜を研磨することで
平坦化絶縁膜201が形成される。CMP法は公知の方
法で行うことが可能である。酸化膜の研磨では、一般的
に100〜1000nmφの研磨剤を、PH調整剤等の
試薬を含む水溶液に分散させた固液分散系のスラリーが
用いられる。本実施例では、水酸化カリウムが添加され
た水溶液に、塩化珪素ガスを熱分解して得られるフュー
ムドシリカ粒子を20wt%分散したシリカスラリー
(PH=10〜11)を用いる。
Next, the planarization insulating film 201 is formed by polishing the insulating film by the CMP method. The CMP method can be performed by a known method. In the polishing of an oxide film, a slurry of a solid-liquid dispersion system in which an abrasive having a diameter of 100 to 1000 nm is generally dispersed in an aqueous solution containing a reagent such as a pH adjuster is used. In this embodiment, a silica slurry (PH = 10 to 11) in which 20 wt% of fumed silica particles obtained by thermally decomposing silicon chloride gas are dispersed in an aqueous solution to which potassium hydroxide is added.

【0200】平坦化絶縁膜201形成後、平坦化絶縁膜
201上に半導体層202〜206を形成する。半導体
層202〜206は、非晶質構造を有する半導体膜を公
知の手段(スパッタ法、LPCVD法、またはプラズマ
CVD法等)により成膜した後、公知の結晶化処理(レ
ーザー結晶化法、熱結晶化法、またはニッケルなどの触
媒を用いた熱結晶化法等)を行って得られた結晶質半導
体膜を所望の形状にパターニングして形成する。この半
導体層202〜206の厚さは25〜80nm(好まし
くは30〜60nm)の厚さで形成する。結晶質半導体
膜の材料に限定はないが、好ましくは珪素またはシリコ
ンゲルマニウム(SiXGe1-X(X=0.0001〜
0.02))合金などで形成すると良い。本実施例で
は、プラズマCVD法を用い、55nmの非晶質珪素膜
を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に
保持させた。この非晶質珪素膜に脱水素化(500℃、
1時間)を行った後、熱結晶化(550℃、4時間)を
行い、さらに結晶化を改善するためのレーザーアニ―ル
処理を行って結晶質珪素膜を形成した。そして、この結
晶質珪素膜をフォトリソグラフィ法を用いたパターニン
グ処理によって、半導体層202〜206を形成した。
After the formation of the planarizing insulating film 201, semiconductor layers 202 to 206 are formed on the planarizing insulating film 201. The semiconductor layers 202 to 206 are formed by forming a semiconductor film having an amorphous structure by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like) and then performing a known crystallization treatment (a laser crystallization method, a thermal crystallization method, or the like). A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is patterned and formed into a desired shape. The semiconductor layers 202 to 206 are formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon or silicon germanium (Si x Ge 1-x (X = 0.0001-
0.02)) It is good to form with an alloy etc. In this embodiment, after a 55 nm amorphous silicon film is formed by using the plasma CVD method, a solution containing nickel is held on the amorphous silicon film. Dehydrogenation (500 ° C.,
1 hour), thermal crystallization (550 ° C., 4 hours) was performed, and further, a laser annealing process for improving crystallization was performed to form a crystalline silicon film. Then, semiconductor layers 202 to 206 were formed by patterning the crystalline silicon film using a photolithography method.

【0201】また、半導体層202〜206を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
After the formation of the semiconductor layers 202 to 206, a slight amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0202】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやYAGレーザー、YVO4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
300Hzとし、レーザーエネルギー密度を100〜4
00mJ/cm2(代表的には200〜300mJ/cm2)とする。
また、YAGレーザーを用いる場合にはその第2高調波
を用いパルス発振周波数30〜300kHzとし、レー
ザーエネルギー密度を300〜600mJ/cm2(代表的に
は350〜500mJ/cm2)とすると良い。そして幅10
0〜1000μm、例えば400μmで線状に集光した
レーザー光を基板全面に渡って照射し、この時の線状レ
ーザー光の重ね合わせ率(オーバーラップ率)を50〜
98%として行えばよい。
In the case where a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser can be used. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 4.
(Typically 200~300mJ / cm 2) 00mJ / cm 2 to.
When a YAG laser is used, the second harmonic is used, the pulse oscillation frequency is preferably 30 to 300 kHz, and the laser energy density is preferably 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). And width 10
A laser beam condensed linearly at 0 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is 50 to
What is necessary is just 98%.

【0203】次いで、半導体層202〜206を覆うゲ
ート絶縁膜209を形成する。ゲート絶縁膜209はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
Next, a gate insulating film 209 covering the semiconductor layers 202 to 206 is formed. The gate insulating film 209 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0204】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300〜
400℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400
〜500℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) is formed by a plasma CVD method.
And O 2 are mixed at a reaction pressure of 40 Pa and a substrate temperature of 300 to
400 ° C., high frequency (13.56 MHz) power density 0.
It can be formed by discharging at 5 to 0.8 W / cm 2 .
The silicon oxide film thus manufactured is thereafter
Good characteristics as a gate insulating film can be obtained by thermal annealing at up to 500 ° C.

【0205】次いで、図10(A)に示すように、ゲー
ト絶縁膜209上に膜厚20〜100nmの第1の導電
膜210aと、膜厚100〜400nmの第2の導電膜
210bとを積層形成する。本実施例では、膜厚30n
mのTaN膜からなる第1の導電膜210aと、膜厚3
70nmのW膜からなる第2の導電膜210bを積層形
成した。TaN膜はスパッタ法で形成し、Taのターゲ
ットを用い、窒素を含む雰囲気内でスパッタした。ま
た、W膜は、Wのターゲットを用いたスパッタ法で形成
した。その他に6フッ化タングステン(WF6)を用い
る熱CVD法で形成することもできる。いずれにしても
ゲート電極として使用するためには低抵抗化を図る必要
があり、W膜の抵抗率は20μΩcm以下にすることが
望ましい。W膜は結晶粒を大きくすることで低抵抗率化
を図ることができるが、W膜中に酸素などの不純物元素
が多い場合には結晶化が阻害され高抵抗化する。従っ
て、本実施例では、高純度のW(純度99.9999
%)のターゲットを用いたスパッタ法で、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
W膜を形成することにより、抵抗率9〜20μΩcmを
実現することができた。
Next, as shown in FIG. 10A, a first conductive film 210a having a thickness of 20 to 100 nm and a second conductive film 210b having a thickness of 100 to 400 nm are stacked over the gate insulating film 209. Form. In this embodiment, the film thickness is 30 n
a first conductive film 210a made of a TaN film having a thickness of
A second conductive film 210b of a 70 nm W film was formed by lamination. The TaN film was formed by a sputtering method, and was sputtered using a Ta target in an atmosphere containing nitrogen. The W film was formed by a sputtering method using a W target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, in order to use it as a gate electrode, it is necessary to reduce the resistance, and it is desirable that the resistivity of the W film be 20 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when the W film contains many impurity elements such as oxygen, the crystallization is inhibited and the resistance is increased. Therefore, in this embodiment, high-purity W (purity 99.99999) is used.
%), A resistivity of 9 to 20 μΩcm can be achieved by forming a W film with sufficient care so that no impurities are mixed in the gas phase during film formation by a sputtering method using a target of (%). Was.

【0206】なお、本実施例では、第1の導電膜210
aをTaN、第2の導電膜210bをWとしたが、特に
限定されず、いずれもTa、W、Ti、Mo、Al、C
u、Cr、Ndから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶
珪素膜に代表される半導体膜を用いてもよい。また、A
gPdCu合金を用いてもよい。また、第1の導電膜を
タンタル(Ta)膜で形成し、第2の導電膜をW膜とす
る組み合わせ、第1の導電膜を窒化チタン(TiN)膜
で形成し、第2の導電膜をW膜とする組み合わせ、第1
の導電膜を窒化タンタル(TaN)膜で形成し、第2の
導電膜をAl膜とする組み合わせ、第1の導電膜を窒化
タンタル(TaN)膜で形成し、第2の導電膜をCu膜
とする組み合わせとしてもよい。
In this embodiment, the first conductive film 210
a is TaN, and the second conductive film 210b is W. However, there is no particular limitation, and any of Ta, W, Ti, Mo, Al, C
It may be formed of an element selected from u, Cr, and Nd, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Also, A
A gPdCu alloy may be used. A first conductive film formed of a tantalum (Ta) film, a second conductive film formed of a W film, a first conductive film formed of a titanium nitride (TiN) film, and a second conductive film formed of a titanium nitride (TiN) film; As a W film, the first
The first conductive film is formed of a tantalum nitride (TaN) film, the second conductive film is formed of a tantalum nitride (TaN) film, the second conductive film is formed of a tantalum nitride (TaN) film, and the second conductive film is formed of a Cu film. May be combined.

【0207】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク211を形成し、電極及び配線を形
成するための第1のエッチング処理を行う(図10
(B))。第1のエッチング処理では第1及び第2のエ
ッチング条件で行う。本実施例では第1のエッチング条
件として、ICP(Inductively Coupled Plasma:誘
導結合型プラズマ)エッチング法を用い、エッチング用
ガスにCF4とCl2とO2とを用い、それぞれのガス流
量比を25/25/10(sccm)とし、1Paの圧
力でコイル型の電極に500WのRF(13.56MHz)電力
を投入してプラズマを生成してエッチングを行った。こ
こでは、松下電器産業(株)製のICPを用いたドライ
エッチング装置(Model E645−□ICP)を用い
た。基板側(試料ステージ)にも150WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。この第1のエッチング条件によりW膜をエッ
チングして第1の導電層の端部をテーパー形状とする。
第1のエッチング条件でのWに対するエッチング速度は
200.39nm/min、TaNに対するエッチング
速度は80.32nm/minであり、TaNに対する
Wの選択比は約2.5である。また、この第1のエッチ
ング条件によって、Wのテーパー角は、約26°とな
る。
Next, a mask 211 made of resist is formed by photolithography, and a first etching process for forming electrodes and wirings is performed (FIG. 10).
(B)). The first etching process is performed under the first and second etching conditions. In this embodiment, as the first etching condition, an ICP (Inductively Coupled Plasma) etching method is used, CF 4 , Cl 2, and O 2 are used as etching gases, and the respective gas flow ratios are 25. / 25/10 (sccm), 500 W RF (13.56 MHz) power was applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used. 150W RF (13.56
MHz) power is applied and a substantially negative self-bias voltage is applied. The W film is etched under the first etching conditions to make the end of the first conductive layer tapered.
The etching rate for W under the first etching condition is 200.39 nm / min, the etching rate for TaN is 80.32 nm / min, and the selectivity ratio of W to TaN is about 2.5. Further, the taper angle of W is about 26 ° under the first etching condition.

【0208】上記第1のエッチング処理では、レジスト
からなるマスク211の形状を適したものとすることに
より、基板側に印加するバイアス電圧の効果により第1
の導電層及び第2の導電層の端部がテーパー形状とな
る。このテーパー部の角度は15〜45°とすればよ
い。こうして、第1のエッチング処理により第1の導電
層と第2の導電層から成る第1の形状の導電層212〜
216(第1の導電層212a〜216aと第2の導電
層212b〜216b)を形成する。217はゲート絶
縁膜であり、第1の形状の導電層212〜216で覆わ
れない領域は20〜50nm程度エッチングされ薄くな
った領域が形成される。
In the first etching process, the shape of the mask 211 made of resist is made appropriate, and the first etching process is performed by the effect of the bias voltage applied to the substrate side.
End portions of the conductive layer and the second conductive layer are tapered. The angle of the tapered portion may be 15 to 45 degrees. Thus, the first-shaped conductive layers 212 to 212 formed of the first conductive layer and the second conductive layer are formed by the first etching process.
216 (the first conductive layers 212a to 216a and the second conductive layers 212b to 216b) are formed. Reference numeral 217 denotes a gate insulating film. A region which is not covered with the first shape conductive layers 212 to 216 is etched by about 20 to 50 nm to form a thinned region.

【0209】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行う(図10(C))。こ
こでは、エッチング用ガスにCF4とCl2とO2とを用
い、それぞれのガス流量比を25/25/10(scc
m)とし、1Paの圧力でコイル型の電極に500WのR
F(13.56MHz)電力を投入してプラズマを生成してエッ
チングを行った。基板側(試料ステージ)にも20Wの
RF(13.56MHz)電力を投入し、実質的に負の自己バイ
アス電圧を印加する。第2のエッチング処理でのWに対
するエッチング速度は124.62nm/min、Ta
Nに対するエッチング速度は20.67nm/minで
あり、TaNに対するWの選択比は6.05である。従
って、W膜が選択的にエッチングされる。この第2のエ
ッチングによりWのテーパー角は70°となった。この
第2のエッチング処理により第2の導電層218b〜2
22bを形成する。一方、第1の導電層218a〜22
2aは、ほとんどエッチングされない。223はゲート
絶縁膜であり、第2の形状の導電層218〜222で覆
われない領域は20〜50nm程度エッチングされ薄く
なった領域が形成される。
Next, a second etching process is performed without removing the resist mask (FIG. 10C). Here, CF 4 , Cl 2, and O 2 are used as etching gases, and the respective gas flow ratios are 25/25/10 (scc
m) and 500 W of R on the coil type electrode at a pressure of 1 Pa.
F (13.56 MHz) power was applied to generate plasma to perform etching. A 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage) and a substantially negative self-bias voltage is applied. The etching rate for W in the second etching process is 124.62 nm / min, and Ta is
The etching rate for N is 20.67 nm / min, and the selectivity ratio of W to TaN is 6.05. Therefore, the W film is selectively etched. The taper angle of W became 70 ° by the second etching. By this second etching process, the second conductive layers 218b to 218b-2
22b is formed. On the other hand, the first conductive layers 218 a to 218 a
2a is hardly etched. Reference numeral 223 denotes a gate insulating film, and a region which is not covered with the second shape conductive layers 218 to 222 is etched by about 20 to 50 nm to form a thinned region.

【0210】第1の導電層218aと第2の導電層21
8bとで形成された電極は、後の工程で形成されるnチ
ャネル型のバッファ用TFTとなり、第1の導電層21
9aと第2の導電層219bとで形成された電極は、後
の工程で形成されるnチャネル型の選択用TFTとな
る。同様に、第1の導電層220aと第2の導電層22
0bとで形成された電極は、後の工程で形成されるpチ
ャネル型のリセット用TFTとなり、第1の導電層22
1aと第2の導電層221bとで形成された電極は、後
の工程で形成されるnチャネル型のスイッチング用TF
Tとなり、第1の導電層222aと第2の導電層222
bとで形成された電極は、後の工程で形成されるpチャ
ネル型のEL駆動用TFTとなる。
The first conductive layer 218a and the second conductive layer 21
8b becomes an n-channel type buffer TFT to be formed in a later step, and becomes the first conductive layer 21b.
The electrode formed by the second conductive layer 9a and the second conductive layer 219b becomes an n-channel type selection TFT formed in a later step. Similarly, the first conductive layer 220a and the second conductive layer 22
0b becomes a p-channel type reset TFT formed in a later step, and the first conductive layer 22
1a and the second conductive layer 221b are connected to an n-channel switching TF formed in a later step.
T, the first conductive layer 222a and the second conductive layer 222
The electrode formed with b is a p-channel type EL driving TFT formed in a later step.

【0211】次いで、第1のドーピング処理を行って図
11(A)の状態を得る。ドーピングは第2の導電層2
18b〜222bを不純物元素に対するマスクとして用
い、第1の導電層218a〜222aのテーパー部下方
の半導体層に不純物元素が添加されるようにドーピング
する。本実施例では、不純物元素としてP(リン)を用
い、ドーズ量3.5×1012atoms/cm3、加速電圧90
keVにてプラズマドーピングを行った。こうして第1
の導電層と重ならない低濃度不純物領域224a〜22
8aと、第1の導電層と重なる低濃度不純物領域224
b〜228bを自己整合的に形成する。低濃度不純物領
域224b〜228bへ添加されたリン(P)の濃度
は、1×1017〜1×1018atoms/cm3であり、且つ、
第1の導電層218a〜222aのテーパー部の膜厚に
従って緩やかな濃度勾配を有している。なお、第1の導
電層218a〜222aのテーパー部と重なる半導体層
において、第1の導電層218a〜222aのテーパー
部の端部から内側に向かって、若干不純物濃度が低くな
っているものの、ほぼ同程度の濃度である。
Next, a first doping process is performed to obtain the state shown in FIG. Doping is performed on the second conductive layer 2
18b to 222b are used as masks for the impurity elements, and the semiconductor layers below the tapered portions of the first conductive layers 218a to 222a are doped so that the impurity elements are added. In this embodiment, P (phosphorus) is used as the impurity element, the dose is 3.5 × 10 12 atoms / cm 3 , and the acceleration voltage is 90.
Plasma doping was performed at keV. Thus the first
Impurity regions 224a to 224a which do not overlap with the conductive layer
8a and a low concentration impurity region 224 overlapping the first conductive layer.
b to 228b are formed in a self-aligned manner. The concentration of phosphorus (P) added to the low concentration impurity regions 224b to 228b is 1 × 10 17 to 1 × 10 18 atoms / cm 3 , and
The first conductive layers 218a to 222a have a gentle concentration gradient according to the thickness of the tapered portion. Note that in the semiconductor layer overlapping with the tapered portions of the first conductive layers 218a to 222a, although the impurity concentration slightly decreases from the end of the tapered portion of the first conductive layers 218a to 222a toward the inside, almost It is about the same concentration.

【0212】そして、レジストからなるマスク231を
形成し、第2のドーピング処理を行い、半導体層にn型
を付与する不純物元素を添加する(図11(B))。ド
ーピング処理はイオンドープ法、若しくはイオン注入法
で行えば良い。イオンドープ法の条件はドーズ量を1×
1013〜5×1015atoms/cm3とし、加速電圧を60〜
100keVとして行う。本実施例ではドーズ量を1.
5×1015atoms/cm3とし、加速電圧を80keVとし
て行った。n型を付与する不純物元素として15族に属
する元素、典型的にはリン(P)または砒素(As)を
用いるが、ここではリン(P)を用いた。この場合、導
電層218〜222がn型を付与する不純物元素に対す
るマスクとなり、自己整合的に高濃度不純物領域232
a〜236a、第1の導電層と重ならない低濃度不純物
領域232b〜236b、第1の導電層と重なる低濃度
不純物領域232c〜236cが形成される。高濃度不
純物領域232a〜236aには1×1020〜1×10
21atoms/cm3の濃度範囲でn型を付与する不純物元素を
添加する。
Then, a mask 231 made of a resist is formed, a second doping process is performed, and an impurity element imparting n-type is added to the semiconductor layer (FIG. 11B). The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose amount is 1 ×
10 13 to 5 × 10 15 atoms / cm 3 and an acceleration voltage of 60 to
It is performed at 100 keV. In this embodiment, the dose is 1.
The test was performed at 5 × 10 15 atoms / cm 3 and an acceleration voltage of 80 keV. As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used. In this case, the conductive layers 218 to 222 serve as a mask for the impurity element imparting n-type, and are self-aligned with the high-concentration impurity regions 232.
a to 236a, low-concentration impurity regions 232b to 236b not overlapping the first conductive layer, and low-concentration impurity regions 232c to 236c overlapping the first conductive layer are formed. The high-concentration impurity regions 232a to 236a have 1 × 10 20 to 1 × 10
An n-type impurity element is added in a concentration range of 21 atoms / cm 3 .

【0213】なおpチャネル型の半導体膜が形成される
半導体膜には、図11(B)に示した第2のドーピング
処理によりn型の不純物をドーピングする必要はないた
め、マスク231を半導体層204、206上に完全に
覆うように形成し、n型の不純物がドーピングされない
ようにしても良い。逆にマスク231を半導体層20
4、206上に設けず、第3のドーピング処理において
半導体層の極性をp型に反転させても良い。
Note that the semiconductor film on which the p-channel type semiconductor film is formed does not need to be doped with an n-type impurity by the second doping treatment shown in FIG. It may be formed so as to completely cover the layers 204 and 206 so that n-type impurities are not doped. Conversely, the mask 231 is
Alternatively, the polarity of the semiconductor layer may be inverted to p-type in the third doping process without being provided on the fourth and 206.

【0214】次いで、レジストからなるマスク231を
除去した後、新たにレジストからなるマスク239を形
成して第3のドーピング処理を行う。この第3のドーピ
ング処理により、pチャネル型TFTの活性層となる半
導体層に前記一導電型(n型)とは逆の導電型(p型)
を付与する不純物元素が添加された不純物領域240a
〜240c、241a〜241cを形成する(図11
(C))。第1の導電層220b、222bを不純物元
素に対するマスクとして用い、p型を付与する不純物元
素を添加して自己整合的に不純物領域を形成する。本実
施例では、不純物領域240a〜240c、241a〜
241cはジボラン(B26)を用いたイオンドープ法
で形成する。なお、この第3のドーピング処理の際に
は、nチャネル型TFTを形成する半導体層はレジスト
からなるマスク239で覆われている。第1のドーピン
グ処理及び第2のドーピング処理によって、不純物領域
240a、240b、240cにはそれぞれ異なる濃度
でリンが添加されているが、そのいずれの領域において
もp型を付与する不純物元素の濃度が2×1020〜2×
1021atoms/cm3となるようにドーピング処理すること
により、pチャネル型TFTのソース領域およびドレイ
ン領域として機能するために何ら問題は生じない。
Next, after removing the resist mask 231, a new resist mask 239 is formed and a third doping process is performed. By the third doping process, the semiconductor layer serving as the active layer of the p-channel TFT has a conductivity type (p-type) opposite to the one conductivity type (n-type).
Region 240a to which an impurity element imparting the impurity is added
To 240c and 241a to 241c (FIG. 11).
(C)). Using the first conductive layers 220b and 222b as a mask for the impurity element, an impurity element imparting p-type is added to form an impurity region in a self-aligned manner. In this embodiment, the impurity regions 240a to 240c and 241a to
241c is formed by an ion doping method using diborane (B 2 H 6 ). During the third doping process, the semiconductor layer forming the n-channel TFT is covered with a resist mask 239. Phosphorus is added at different concentrations to the impurity regions 240a, 240b, and 240c by the first doping process and the second doping process, but the concentration of the impurity element imparting p-type is increased in any of the regions. 2 × 10 20 to 2 ×
By performing the doping treatment so that the concentration becomes 10 21 atoms / cm 3 , no problem arises because the p-channel TFT functions as a source region and a drain region.

【0215】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ファーネスアニール炉を用いる熱アニール炉で行
う。熱アニール法としては、酸素濃度が1PPm以下、
好ましくは0.1PPm以下の窒素雰囲気中で400〜
700℃、代表的には500〜550℃で行えばよく、
本実施例では550℃、4時間の熱処理で活性化処理を
行った。なお、熱アニール法の他に、レーザーアニール
法、またはラピッドサーマルアニール法(RTA法)な
どを適用することができる。
Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed in a thermal annealing furnace using a furnace annealing furnace. As the thermal annealing method, the oxygen concentration is 1 PPm or less,
Preferably in a nitrogen atmosphere of 0.1 PPm or less 400 ~
700 ° C., typically at 500-550 ° C.
In this embodiment, the activation treatment is performed by heat treatment at 550 ° C. for 4 hours. Note that, other than the thermal annealing method, a laser annealing method, a rapid thermal annealing method (RTA method), or the like can be applied.

【0216】また、第1の層間絶縁膜を形成した後に活
性化処理を行ってもよい。ただし、配線に用いた配線材
料が熱に弱い場合には、本実施例のように配線等を保護
するため層間絶縁膜(シリコンを主成分とする絶縁膜、
例えば窒化珪素膜)を形成した後で活性化処理を行うこ
とが好ましい。
The activation process may be performed after forming the first interlayer insulating film. However, when the wiring material used for the wiring is weak to heat, an interlayer insulating film (an insulating film containing silicon as a main component,
It is preferable to perform the activation process after forming the silicon nitride film).

【0217】さらに、3〜100%の水素を含む雰囲気
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では、
水素を約3%含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は熱的に励起された水素により
半導体膜の不対結合手を水素終端する工程である。水素
化の他の手段として、プラズマ水素化(プラズマにより
励起された水素を用いる。)を用いることもできる。
Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the semiconductor layer. In this embodiment,
Heat treatment was performed at 410 ° C. for one hour in a nitrogen atmosphere containing about 3% of hydrogen. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) can be used.

【0218】また、パッシベーション膜を形成した後に
水素化する工程を行ってもよい。
A hydrogenation step may be performed after forming the passivation film.

【0219】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。
Through the above steps, impurity regions are formed in the respective semiconductor layers.

【0220】次いで、レジストからなるマスク239を
除去し、第3のエッチング処理を行う。本実施例では導
電層218〜222をマスクとして用いて、ゲート絶縁
膜をエッチング処理する。
Next, the mask 239 made of resist is removed, and a third etching process is performed. In this embodiment, the gate insulating film is etched using the conductive layers 218 to 222 as a mask.

【0221】第3のエッチング処理により、ゲート絶縁
膜243c〜247cが、第2の導電層243b〜24
7bの下方に形成される(図12(A))。
[0221] By the third etching process, gate insulating films 243c to 247c are turned into second conductive layers 243b to 243c.
7b (see FIG. 12A).

【0222】次いで、基板200を覆うように、パッシ
ベーション膜291を形成する(図12(B))。パッ
シベーション膜291は、酸化珪素膜、窒化珪素膜また
は酸化窒化珪素膜を用いることができる。例えば、プラ
ズマCVD法でSiH4、NH3、N2Oから作製される酸
化窒化珪素膜を250〜800nm(好ましくは300
〜500nm)、同様にSiH4、N2Oから作製される
酸化窒化水素化珪素膜を250〜800nm(好ましく
は300〜500nm)の厚さに積層して形成してもよ
い。本実施例では酸化窒素からなるパッシベーション膜
291を、単層構造とし、0.5〜1.5μmの厚さで
形成した。
Next, a passivation film 291 is formed so as to cover the substrate 200 (FIG. 12B). As the passivation film 291, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film can be used. For example, a silicon oxynitride film formed from SiH 4 , NH 3 , and N 2 O by a plasma CVD method has a thickness of 250 to 800 nm (preferably 300 to 800 nm).
To 500 nm), and a silicon oxynitride hydride film similarly made of SiH 4 and N 2 O may be stacked to a thickness of 250 to 800 nm (preferably 300 to 500 nm). In this embodiment, the passivation film 291 made of nitrogen oxide has a single-layer structure and a thickness of 0.5 to 1.5 μm.

【0223】次いで、第1層間絶縁膜249を形成す
る。プラズマCVD法またはスパッタ法を用い、厚さを
100〜200nmとして珪素を含む絶縁膜で形成す
る。本実施例では、プラズマCVD法により膜厚150
nmの酸化窒化珪素膜を形成した。勿論、第1層間絶縁
膜249は酸化窒化珪素膜に限定されるものでなく、他
の珪素を含む絶縁膜を単層または積層構造として用いて
も良い。次いで、各不純物領域232a、233a、2
35a、240a、241aに達するコンタクトホール
を形成するためのパターニングを行う。
Next, a first interlayer insulating film 249 is formed. The insulating film containing silicon is formed with a thickness of 100 to 200 nm by a plasma CVD method or a sputtering method. In this embodiment, the film thickness is 150
A silicon oxynitride film of nm was formed. Needless to say, the first interlayer insulating film 249 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. Next, each of the impurity regions 232a, 233a,
Patterning is performed to form contact holes reaching 35a, 240a, and 241a.

【0224】次いで、ソース配線251〜255、ドレ
イン配線257〜261を形成する(図12(C))。
なお、本実施例では、この配線の材料としては、Alま
たはAgを主成分とする膜、またはそれらの積層膜等の
反射性の優れた材料を用いることが望ましい。
Next, source wirings 251 to 255 and drain wirings 257 to 261 are formed (FIG. 12C).
In this embodiment, it is desirable to use a material having excellent reflectivity such as a film containing Al or Ag as a main component or a laminated film thereof, as a material of the wiring.

【0225】次に、図13(A)に示すように50〜5
00nm(代表的には200〜300nm)の厚さで第
2パッシベーション膜268を形成する。本実施例では
第2パッシベーション膜268として300nm厚の窒
化酸化珪素膜を用いる。これは窒化珪素膜で代用しても
良い。なお、窒化酸化珪素膜の形成に先立ってH2、N
3等水素を含むガスを用いてプラズマ処理を行うこと
は有効である。
Next, as shown in FIG.
The second passivation film 268 is formed to a thickness of 00 nm (typically 200 to 300 nm). In this embodiment, a silicon nitride oxide film having a thickness of 300 nm is used as the second passivation film 268. This may be replaced by a silicon nitride film. Note that H 2 , N 2
It is effective to perform plasma treatment using a gas containing hydrogen such as H 3 .

【0226】次に、有機樹脂からなる第2層間絶縁膜2
69を形成する。有機樹脂としてはポリイミド、ポリア
ミド、アクリル、BCB(ベンゾシクロブテン)等を使
用することができる。特に、第2層間絶縁膜269は平
坦化の意味合いが強いので、平坦性に優れたアクリルが
好ましい。本実施例ではTFTによって形成される段差
を十分に平坦化しうる膜厚でアクリル膜を形成する。好
ましくは1〜5μm(さらに好ましくは2〜4μm)とす
れば良い。
Next, a second interlayer insulating film 2 made of an organic resin
Form 69. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 269 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).

【0227】次に、第2層間絶縁膜269及び第2パッ
シベーション膜268にドレイン配線259に達するコ
ンタクトホールを形成し、ドレイン配線259に接する
ようにフォトダイオードのカソード電極270を形成す
る。本実施例では、カソード電極270としてスパッタ
法によって形成したアルミニウム膜を用いたが、その他
の金属、例えばチタン、タンタル、タングステン、銅を
用いることができる。また、チタン、アルミニウム、チ
タンでなる積層膜を用いてもよい。
Next, a contact hole reaching the drain wiring 259 is formed in the second interlayer insulating film 269 and the second passivation film 268, and a cathode electrode 270 of a photodiode is formed so as to be in contact with the drain wiring 259. In this embodiment, an aluminum film formed by a sputtering method is used as the cathode electrode 270, but other metals, for example, titanium, tantalum, tungsten, and copper can be used. Alternatively, a stacked film including titanium, aluminum, and titanium may be used.

【0228】次に、水素を含有する非晶質珪素膜を基板
全面に成膜した後にパターニングし、光電変換層271
を形成する。次に、基板全面に透明導電膜を形成する。
本実施例では透明導電膜として厚さ200nmのITO
をスパッタ法で成膜する。透明導電膜をパターニング
し、アノード電極272を形成する。(図13(B))
Next, an amorphous silicon film containing hydrogen is formed over the entire surface of the substrate and then patterned to form a photoelectric conversion layer 271.
To form Next, a transparent conductive film is formed on the entire surface of the substrate.
In this embodiment, a 200 nm thick ITO is used as the transparent conductive film.
Is formed by a sputtering method. The anode electrode 272 is formed by patterning the transparent conductive film. (FIG. 13 (B))

【0229】次に、図14(A)に示すように第3層間
絶縁膜273を形成する。第3層間絶縁膜273とし
て、ポリイミド、ポリアミド、ポリイミドアミド、アク
リル等の樹脂を用いることで、平坦な表面を得ることが
できる。本実施例では、第3層間絶縁膜273として厚
さ0.7μmのポリイミド膜を基板全面に形成した。
Next, as shown in FIG. 14A, a third interlayer insulating film 273 is formed. By using a resin such as polyimide, polyamide, polyimide amide, or acrylic as the third interlayer insulating film 273, a flat surface can be obtained. In this embodiment, a polyimide film having a thickness of 0.7 μm is formed on the entire surface of the substrate as the third interlayer insulating film 273.

【0230】次に、第3層間絶縁膜273、第2層間絶
縁膜269及び第2パッシベーション膜268にドレイ
ン配線261に達するコンタクトホールを形成し、画素
電極275を形成する。また第3層間絶縁膜273に、
アノード電極272に達するコンタクトホールを形成
し、センサ用配線274を形成する。本実施例ではアル
ミニウム合金膜(1wt%のチタンを含有したアルミニウ
ム膜)を300nmの厚さに形成し、パターニングを行
ってセンサ用配線274及び画素電極275を同時に形
成する。
Next, a contact hole reaching the drain wiring 261 is formed in the third interlayer insulating film 273, the second interlayer insulating film 269, and the second passivation film 268, and a pixel electrode 275 is formed. Also, the third interlayer insulating film 273 has
A contact hole reaching the anode electrode 272 is formed, and a sensor wiring 274 is formed. In this embodiment, an aluminum alloy film (an aluminum film containing 1% by weight of titanium) is formed to a thickness of 300 nm, and is patterned to form the sensor wiring 274 and the pixel electrode 275 at the same time.

【0231】次に、図14(B)に示すように、樹脂材
料でなるバンク276を形成する。バンク276は1〜
2μm厚のアクリル膜またはポリイミド膜をパターニン
グして形成すれば良い。バンク276はソース配線25
4上に沿って形成しても良いし、ゲート配線(図示せ
ず)上に沿って形成しても良い。なおバンク276を形
成している樹脂材料に顔料等を混ぜ、バンク276を遮
蔽膜として用いても良い。
Next, as shown in FIG. 14B, a bank 276 made of a resin material is formed. Bank 276 is 1 to
An acrylic or polyimide film having a thickness of 2 μm may be formed by patterning. The bank 276 has the source wiring 25
4 or may be formed along a gate wiring (not shown). Note that the bank 276 may be used as a shielding film by mixing a pigment or the like with the resin material forming the bank 276.

【0232】次に、発光層277を形成する。具体的に
は、発光層277となる有機EL材料をクロロフォル
ム、ジクロロメタン、キシレン、トルエン、テトラヒド
ロフラン等の溶媒に溶かして塗布し、その後、熱処理を
行うことにより溶媒を揮発させる。こうして有機EL材
料でなる被膜(発光層)が形成される。
Next, a light emitting layer 277 is formed. Specifically, the organic EL material that becomes the light emitting layer 277 is dissolved in a solvent such as chloroform, dichloromethane, xylene, toluene, and tetrahydrofuran and applied, and then the solvent is volatilized by performing a heat treatment. Thus, a film (light emitting layer) made of the organic EL material is formed.

【0233】なお、本実施例では一画素しか図示されて
いないが、カラー表示を行う情報装置を作製する場合
は、このとき同時に赤色に発光する発光層、緑色に発光
する発光層及び青色に発光する発光層が形成される。本
実施例では、赤色に発光する発光層としてシアノポリフ
ェニレンビニレン、緑色に発光する発光層としてポリフ
ェニレンビニレン、青色に発光する発光層としてポリア
ルキルフェニレンを各々50nmの厚さに形成する。ま
た、溶媒としては1,2−ジクロロメタンを用い、80
〜150℃のホットプレートで1〜5分の熱処理を行っ
て揮発させる。
Although only one pixel is shown in this embodiment, when an information device for performing color display is manufactured, a light emitting layer that emits red light, a light emitting layer that emits green light, and a light emitting layer that emits blue light at the same time. A light emitting layer is formed. In this embodiment, cyanopolyphenylenevinylene is formed as a light emitting layer emitting red light, polyphenylenevinylene is formed as a light emitting layer emitting green light, and polyalkylphenylene is formed as a light emitting layer emitting blue light to a thickness of 50 nm. In addition, 1,2-dichloromethane was used as a solvent, and 80
A heat treatment is performed for 1 to 5 minutes on a hot plate at 150150 ° C. to evaporate.

【0234】本実施例ではEL層を発光層でなる1層構
造とするが、その他に正孔注入層、正孔輸送層、電子注
入層、電子輸送層等を設けても構わない。このように組
み合わせは既に様々な例が報告されており、そのいずれ
の構成を用いても構わない。
In this embodiment, the EL layer has a single-layer structure composed of a light-emitting layer. However, a hole injection layer, a hole transport layer, an electron injection layer, an electron transport layer, and the like may be additionally provided. Various examples of such combinations have already been reported, and any of these configurations may be used.

【0235】発光層277を形成したら、対向電極とし
て透明導電膜でなる陽極279を120nmの厚さに形
成する。本実施例では、酸化インジウムに10〜20w
t%の酸化亜鉛を添加した透明導電膜を用いる。成膜方
法は、発光層277を劣化させないように室温で蒸着法
により形成することが好ましい。
After forming the light emitting layer 277, an anode 279 made of a transparent conductive film is formed as a counter electrode to a thickness of 120 nm. In this embodiment, 10-20 w
A transparent conductive film to which t% of zinc oxide is added is used. The film is preferably formed by an evaporation method at room temperature so as not to deteriorate the light-emitting layer 277.

【0236】陽極279を形成したら、図14(B)に
示すように第4層間絶縁膜280を形成する。第4層間
絶縁膜280として、ポリイミド、ポリアミド、ポリイ
ミドアミド、アクリル等の樹脂を用いることで、平坦な
表面を得ることができる。本実施例では、第4層間絶縁
膜280として厚さ0.7μmのポリイミド膜を基板全
面に形成した。
After forming the anode 279, a fourth interlayer insulating film 280 is formed as shown in FIG. By using a resin such as polyimide, polyamide, polyimide amide, or acrylic as the fourth interlayer insulating film 280, a flat surface can be obtained. In this embodiment, a polyimide film having a thickness of 0.7 μm is formed on the entire surface of the substrate as the fourth interlayer insulating film 280.

【0237】こうして図14(B)に示すような構造の
基板(以下、TFT基板と呼ぶ)が完成する。なお、バ
ンク276を形成した後、第4層間絶縁膜280を形成
するまでの工程をマルチチャンバー方式(またはインラ
イン方式)の薄膜形成装置を用いて、大気解放せずに連
続的に処理することは有効である。
Thus, a substrate having a structure as shown in FIG. 14B (hereinafter, referred to as a TFT substrate) is completed. Note that, after the bank 276 is formed, the steps from the step of forming the fourth interlayer insulating film 280 to the step of forming the fourth interlayer insulating film 280 using a multi-chamber (or in-line) thin film forming apparatus can be continuously performed without opening to the atmosphere. It is valid.

【0238】以上の様にして、バッファ用TFT30
4、選択用TFT305、リセット用TFT303、フ
ォトダイオード306、スイッチング用TFT301、
EL駆動用TFT302及びEL素子269を同一基板
上に形成することができる。
As described above, the buffer TFT 30
4, selection TFT 305, reset TFT 303, photodiode 306, switching TFT 301,
The EL driving TFT 302 and the EL element 269 can be formed over the same substrate.

【0239】なお、各駆動回路(EL表示用ソース信号
線駆動回路、EL表示用ゲート信号線駆動回路、センサ
用ソース信号線駆動回路、センサ用ゲート信号線駆動回
路)を構成するTFTも、上記作製工程によって同様に
作製することができる。こうして、表示部兼入力部と同
一基板上に各駆動回路を形成することができる。
Note that the TFTs constituting each of the driving circuits (EL display source signal line driving circuit, EL display gate signal line driving circuit, sensor source signal line driving circuit, sensor gate signal line driving circuit) are also described above. It can be similarly manufactured by a manufacturing process. Thus, each drive circuit can be formed on the same substrate as the display / input unit.

【0240】なお本実施例は、実施例1〜実施例4と自
由に組み合わせることが可能である。
Note that this embodiment can be freely combined with Embodiments 1 to 4.

【0241】[実施例6]本実施例では、本発明を用いて
情報装置を作製した例について、図6を用いて説明す
る。
[Embodiment 6] In this embodiment, an example in which an information device is manufactured using the present invention will be described with reference to FIGS.

【0242】図6(A)は、TFT基板をシーリング材
によって封止することによって形成された情報装置の上
面図であり、図6(B)は、図6(A)のA−A’にお
ける断面図、図6(C)は図6(A)のB−B’におけ
る断面図である。
FIG. 6A is a top view of an information device formed by sealing a TFT substrate with a sealing material, and FIG. 6B is a sectional view taken along line AA ′ of FIG. 6A. FIG. 6C is a cross-sectional view taken along line BB ′ of FIG. 6A.

【0243】同一基板4001上に設けられた表示部兼
入力部4002と、センサ用およびEL素子用のソース
信号線駆動回路4003a、bと、センサ用およびEL
素子用のゲート信号線駆動回路4004a、bとを囲む
ようにして、シール材4009が設けられている。また
表示部兼入力部4002と、センサ用およびEL素子用
のソース信号線駆動回路4003a、bと、センサ用お
よびEL素子用のゲート信号線駆動回路4004a、b
との上にシーリング材4008が設けられている。よっ
て表示部兼入力部4002と、センサ用およびEL素子
用のソース信号線駆動回路4003a、bと、センサ用
およびEL素子用の第1及び第2のゲート信号線駆動回
路4004a、bとは、基板4001とシール材400
9とシーリング材4008とによって、充填材4210
で密封されている。
A display / input section 4002 provided on the same substrate 4001, source signal line drive circuits 4003a and 4003b for sensors and EL elements,
A sealant 4009 is provided so as to surround the element gate signal line driver circuits 4004a and 4004b. A display / input unit 4002; source signal line driving circuits 4003a and 4003b for sensors and EL elements; and gate signal line driving circuits 4004a and 400b for sensors and EL elements.
Is provided with a sealing material 4008. Accordingly, the display / input unit 4002, the source signal line driver circuits 4003a and 4003b for sensors and EL elements, and the first and second gate signal line driver circuits 4004a and 4004b for sensors and EL elements are Substrate 4001 and sealant 400
9 and the sealing material 4008, the filler 4210
Sealed.

【0244】また基板4001上に設けられた表示部兼
入力部4002と、センサ用およびEL素子用のソース
信号線駆動回路4003a、bと、センサ用およびEL
素子用のゲート信号線駆動回路4004a、bとは、複
数のTFTを有している。図6(B)では代表的に、下
地膜4010上に形成された、表示部兼入力部4002
に含まれるリセット用TFT(フォトダイオードに逆バ
イアス電圧をかけるためのTFT)4201及びEL駆
動用TFT(EL素子への電流を制御するTFT)42
02、フォトダイオード4211を図示した。
A display / input unit 4002 provided on a substrate 4001, source signal line driving circuits 4003a and 4003b for sensors and EL elements,
The element gate signal line driver circuits 4004a and 4004b have a plurality of TFTs. In FIG. 6B, typically, a display portion / input portion 4002 formed over a base film 4010 is shown.
Resetting TFT (TFT for applying a reverse bias voltage to the photodiode) 4201 and EL driving TFT (TFT controlling current to the EL element) 42 included in
02, the photodiode 4211 is shown.

【0245】本実施例では、リセット用TFT4201
には公知の方法で作製されたnチャネル型TFTが用い
られ、EL駆動用TFT4202には公知の方法で作製
されたpチャネル型TFTが用いられる。また、表示部
兼入力部4002にはEL駆動用TFT4202のゲー
トに接続された保持容量(図示せず)が設けられる。
In this embodiment, the reset TFT 4201 is used.
, An n-channel TFT manufactured by a known method is used, and a p-channel TFT manufactured by a known method is used as the EL driving TFT 4202. Further, the display portion / input portion 4002 is provided with a storage capacitor (not shown) connected to the gate of the EL driving TFT 4202.

【0246】リセット用TFT4201、EL駆動用T
FT4202上には第1層間絶縁膜(平坦化膜)431
1が形成される。次に第2層間絶縁膜(平坦化膜)43
02が形成され、その上にフォトダイオード4211が
形成される。次に第3層間絶縁膜4403が形成され、
その上にEL駆動用TFT4202のドレインと電気的
に接続する画素電極(陽極)4203が形成される。画
素電極4203としては仕事関数の大きい透明導電膜が
用いられる。透明導電膜としては、酸化インジウムと酸
化スズとの化合物、酸化インジウムと酸化亜鉛との化合
物、酸化亜鉛、酸化スズまたは酸化インジウムを用いる
ことができる。また、前記透明導電膜にガリウムを添加
したものを用いても良い。
The reset TFT 4201 and the EL drive T
A first interlayer insulating film (planarization film) 431 is formed on the FT 4202.
1 is formed. Next, a second interlayer insulating film (flattening film) 43
02 is formed, and the photodiode 4211 is formed thereon. Next, a third interlayer insulating film 4403 is formed,
A pixel electrode (anode) 4203 electrically connected to the drain of the EL driving TFT 4202 is formed thereon. As the pixel electrode 4203, a transparent conductive film having a large work function is used. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Further, a material obtained by adding gallium to the transparent conductive film may be used.

【0247】そして、画素電極4203の上には絶縁膜
4404が形成され、絶縁膜4404は画素電極420
3の上に開口部が形成されている。この開口部におい
て、画素電極4203の上にはEL(エレクトロルミネ
ッセンス)層4204が形成される。EL層4204は
公知の有機EL材料または無機EL材料を用いることが
できる。また、有機EL材料には低分子系(モノマー
系)材料と高分子系(ポリマー系)材料があるがどちら
を用いても良い。
[0247] An insulating film 4404 is formed on the pixel electrode 4203, and the insulating film 4404 is formed on the pixel electrode 4203.
An opening is formed on 3. In this opening, an EL (electroluminescence) layer 4204 is formed on the pixel electrode 4203. For the EL layer 4204, a known organic EL material or inorganic EL material can be used. As the organic EL material, there are a low molecular (monomer) material and a high molecular (polymer) material, and either of them may be used.

【0248】EL層4204の形成方法は公知の蒸着技
術もしくは塗布法技術を用いれば良い。また、EL層の
構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層を自由に組み合わせて積層構造または単
層構造とすれば良い。
As a method for forming the EL layer 4204, a known evaporation technique or coating technique may be used. The structure of the EL layer may be a stacked structure or a single-layer structure by freely combining a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, or an electron injection layer.

【0249】EL層4204の上には遮光性を有する導
電膜(代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜)か
らなる陰極4205が形成される。また、陰極4205
とEL層4204の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、EL層4204を
窒素または希ガス雰囲気で形成し、酸素や水分に触れさ
せないまま陰極4205を形成するといった工夫が必要
である。本実施例ではマルチチャンバー方式(クラスタ
ーツール方式)の成膜装置を用いることで上述のような
成膜を可能とする。そして陰極4205は所定の電圧が
与えられている。
On the EL layer 4204, a cathode 4205 made of a light-shielding conductive film (typically, a conductive film containing aluminum, copper, or silver as a main component or a laminated film of these and another conductive film) is provided. It is formed. In addition, the cathode 4205
It is desirable to remove moisture and oxygen existing at the interface between the EL layer 4204 and oxygen as much as possible. Therefore, it is necessary to devise a method in which the EL layer 4204 is formed in a nitrogen or rare gas atmosphere and the cathode 4205 is formed without being exposed to oxygen or moisture. In this embodiment, the above-described film formation is made possible by using a multi-chamber type (cluster tool type) film formation apparatus. The cathode 4205 is given a predetermined voltage.

【0250】以上のようにして、画素電極(陽極)42
03、EL層4204及び陰極4205からなるEL素
子4303が形成される。そしてEL素子4303を覆
うように、絶縁膜4404上に保護膜4209が形成さ
れている。保護膜4209は、EL素子4303に酸素
や水分等が入り込むのを防ぐのに効果的である。
As described above, the pixel electrode (anode) 42
03, an EL element 4303 comprising an EL layer 4204 and a cathode 4205 is formed. Then, a protective film 4209 is formed over the insulating film 4404 so as to cover the EL element 4303. The protective film 4209 is effective in preventing oxygen, moisture, and the like from entering the EL element 4303.

【0251】4005は電源供給線に接続された引き回
し配線であり、EL駆動用TFT4202のソース領域
に電気的に接続されている。引き回し配線4005はシ
ール材4009と基板4001との間を通り、異方導電
性フィルム4300を介してFPC4006が有するF
PC用配線4301に電気的に接続される。
A wiring 4005 is connected to the power supply line and is electrically connected to the source region of the EL driving TFT 4202. The lead wiring 4005 passes between the sealant 4009 and the substrate 4001 and passes through the FPC 4006 via the anisotropic conductive film 4300.
The wiring is electrically connected to the PC wiring 4301.

【0252】シーリング材4008としては、ガラス
材、金属材(代表的にはステンレス材)、セラミックス
材、プラスチック材(プラスチックフィルムも含む)を
用いることができる。プラスチック材としては、FRP
(Fiberglass−Reinforced Pl
astics)板、PVF(ポリビニルフルオライド)
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
As the sealing material 4008, a glass material, a metal material (typically, a stainless steel material), a ceramic material, and a plastic material (including a plastic film) can be used. FRP as plastic material
(Fiberglass-Reinforced Pl
aics) plate, PVF (polyvinyl fluoride)
A film, a mylar film, a polyester film, or an acrylic resin film can be used. Further, a sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can also be used.

【0253】但し、EL素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
However, when the direction of light emission from the EL element is directed toward the cover material, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.

【0254】また、充填材4210としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、PVC(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができ
る。本実施例では充填材として窒素を用いた。
As the filler 4210, an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon, and PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, Resin, PVB (polyvinyl butyral) or EV
A (ethylene vinyl acetate) can be used. In this embodiment, nitrogen was used as the filler.

【0255】また充填材4210を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材4008の基板400
1側の面に凹部4007を設けて吸湿性物質または酸素
を吸着しうる物質4207を配置する。そして、吸湿性
物質または酸素を吸着しうる物質4207が飛び散らな
いように、凹部カバー材4208によって吸湿性物質ま
たは酸素を吸着しうる物質4207は凹部4007に保
持されている。なお凹部カバー材4208は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質4207は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
4207を設けることで、EL素子4303の劣化を抑
制できる。
Further, in order to expose the filler 4210 to a hygroscopic substance (preferably barium oxide) or a substance capable of adsorbing oxygen, the substrate 400
A concave portion 4007 is provided on the one surface, and a hygroscopic substance or a substance 4207 capable of adsorbing oxygen is arranged. Then, the hygroscopic substance or the substance 4207 capable of adsorbing oxygen is held in the concave part 4007 by the concave part cover material 4208 so that the hygroscopic substance or the substance 4207 capable of adsorbing oxygen is not scattered. Note that the concave portion cover member 4208 has a fine mesh shape, and has a configuration in which air and moisture are allowed to pass, and a hygroscopic substance or a substance 4207 capable of adsorbing oxygen is not allowed to pass. By providing the hygroscopic substance or the substance 4207 which can absorb oxygen, deterioration of the EL element 4303 can be suppressed.

【0256】図6(C)に示すように、画素電極420
3が形成されると同時に、引き回し配線4005上に接
するように導電性膜4203aが形成される。
As shown in FIG. 6C, the pixel electrode 420
At the same time as the formation of the conductive film 3, the conductive film 4203 a is formed so as to be in contact with the lead wiring 4005.

【0257】また、異方導電性フィルム4300は導電
性フィラー4300aを有している。基板4001とF
PC4006とを熱圧着することで、基板4001上の
導電性膜4203aとFPC4006上のFPC用配線
4301とが、導電性フィラー4300aによって電気
的に接続される。
The anisotropic conductive film 4300 has a conductive filler 4300a. Substrate 4001 and F
By thermocompression bonding with the PC 4006, the conductive film 4203a on the substrate 4001 and the FPC wiring 4301 on the FPC 4006 are electrically connected by the conductive filler 4300a.

【0258】なお、本実施例は、実施例1〜実施例5と
自由に組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 5.

【0259】[実施例7]本実施例では、本発明の情報装
置の光電変換素子を、有機物を用いて作製した例につい
て説明する。
[Embodiment 7] In this embodiment, an example in which a photoelectric conversion element of an information device of the present invention is manufactured using an organic substance will be described.

【0260】光電変換素子として、フォトダイオードを
例に説明する。
A photodiode will be described as an example of the photoelectric conversion element.

【0261】フォトダイオードの光電変換層として、有
機物を用いる。具体的には、アゾ顔料、ペリレンのよう
な多環式化合物、フタロシアニン顔料、イオン性色素な
どを用いることができる。なお、ここでは光電変換層
を、電荷発生層と呼ぶ事にする。
[0261] An organic substance is used for the photoelectric conversion layer of the photodiode. Specifically, azo pigments, polycyclic compounds such as perylene, phthalocyanine pigments, ionic dyes, and the like can be used. Here, the photoelectric conversion layer is referred to as a charge generation layer.

【0262】また、電荷発生層のほかに、電荷注入障壁
層や、電荷輸送層等を設けることもできる。
In addition to the charge generation layer, a charge injection barrier layer, a charge transport layer, and the like can be provided.

【0263】電荷輸送層としては、ヒドラゾン誘導体、
スチルベンゼン誘導体、トリファニルアミン誘導体等の
低分子化合物、ポリシラン誘導体等の高分子材料を利用
することができる。
As the charge transport layer, hydrazone derivatives,
Low molecular compounds such as stilbenzene derivatives and triphanylamine derivatives, and high molecular materials such as polysilane derivatives can be used.

【0264】この様な電荷輸送層を設けることで、フォ
トダイオードの光応答特性を向上させることができる。
By providing such a charge transport layer, the light response characteristics of the photodiode can be improved.

【0265】また、電荷注入障壁層としては、共重合ナ
イロン等を用いることができる。
As the charge injection barrier layer, copolymer nylon or the like can be used.

【0266】この様な、電荷注入障壁層と電荷発生層と
電荷輸送層の積層構造を有するフォトダイオードを作製
する手法について図19を用いて説明する。
A method for manufacturing a photodiode having such a stacked structure of the charge injection barrier layer, the charge generation layer, and the charge transport layer will be described with reference to FIG.

【0267】ITO膜のアノード電極991を形成し、
その上に電荷注入障壁層992、電荷発生層993、電
荷輸送層994、カソード電極996の順に形成する。
An anode electrode 991 of an ITO film is formed,
A charge injection barrier layer 992, a charge generation layer 993, a charge transport layer 994, and a cathode electrode 996 are formed thereon in this order.

【0268】ここでは、電荷注入障壁層992として
は、共重合ナイロン層を塗布する。
Here, a copolymer nylon layer is applied as the charge injection barrier layer 992.

【0269】その後、アゾ顔料をバインダ樹脂に分散し
塗布することで、電荷発生層993を形成する。
Then, the charge generation layer 993 is formed by dispersing and applying the azo pigment in the binder resin.

【0270】次に、ヒドラゾン誘導体をバインダ樹脂に
分散し、塗布することで、電荷輸送層994を形成す
る。
Next, a charge transport layer 994 is formed by dispersing and applying a hydrazone derivative to a binder resin.

【0271】最後に、アルミニウムでカソード電極99
6を形成し、フォトダイオード997が完成する。
Finally, the cathode electrode 99 is made of aluminum.
6, and the photodiode 997 is completed.

【0272】なお、フォトダイオードの構成はこれに限
定されない。電荷注入障壁層や電荷輸送層は必ずしも設
定する必要はない。
The structure of the photodiode is not limited to this. It is not always necessary to set the charge injection barrier layer and the charge transport layer.

【0273】また、アノード電極、カソード電極、電荷
注入障壁層、電荷発生層、電荷輸送層等は、上記材料に
限らず、公知の材料を自由に用いる事ができる。
Further, the anode electrode, the cathode electrode, the charge injection barrier layer, the charge generation layer, the charge transport layer and the like are not limited to the above-mentioned materials, and any known materials can be used freely.

【0274】半導体等の無機物を用いたフォトダイオー
ドに比べて、有機物を用いたものは、大面積のフォトダ
イオードが作製可能であり、また柔軟性に富み、加工性
に優れるといった利点がある。
As compared with a photodiode using an inorganic substance such as a semiconductor, a photodiode using an organic substance has advantages in that a photodiode having a large area can be manufactured, flexibility is excellent, and workability is excellent.

【0275】なお、本実施例は、実施例1〜実施例6と
自由に組み合あわせて実施する事が可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 6.

【0276】[実施例8]本実施例では、本発明の情報装
置を応用した電子機器について説明する。本発明の情報
装置を応用する例として、携帯情報端末(PDA、携帯
電話または電子書籍等)などが挙げられる。
[Embodiment 8] In this embodiment, electronic equipment to which the information device of the present invention is applied will be described. Examples of application of the information device of the present invention include a portable information terminal (PDA, mobile phone, electronic book, or the like).

【0277】図15(A)は、PDAの模式図である。
表示部兼入力部1901と入力ペン1902、操作キー
1903、外部接続ポート1904及び電源スイッチ1
905を有する。本発明の情報装置はPDAの表示部兼
入力部1901に用いることができる。
FIG. 15A is a schematic diagram of a PDA.
Display / input unit 1901, input pen 1902, operation keys 1903, external connection port 1904, and power switch 1
905. The information device of the present invention can be used for a display / input unit 1901 of a PDA.

【0278】図15(B)は、電子書籍の模式図であ
る。表示部兼入力部1911と入力ペン1912、操作
キー1913及び記録媒体1914を有する。本発明の
情報装置は電子書籍の表示部兼入力部1911に用いる
ことができる。
[0278] FIG. 15B is a schematic diagram of an electronic book. A display / input unit 1911, an input pen 1912, operation keys 1913, and a recording medium 1914 are provided. The information device of the present invention can be used for a display / input unit 1911 of an electronic book.

【0279】図21(A)及び図21(B)は、本発明
の情報装置を、本人認証作業の機能を有する携帯情報端
末に応用した例である。
FIGS. 21A and 21B show an example in which the information device of the present invention is applied to a portable information terminal having a function of personal authentication.

【0280】ここで、本人認証作業とは、予め登録され
ている情報と、その後入力された情報とを比較して、こ
の2つの情報が、同じ人物を指し示すものかどうかを判
断する機能のことをいうとする。
Here, the personal authentication work is a function of comparing information registered in advance with information input thereafter to determine whether or not the two pieces of information indicate the same person. Let's say

【0281】図21(A)に携帯情報端末2183を示
す。この携帯情報端末2183は、入力ペン2181、
表示部兼入力部2184、操作キー2185、外部接続
ポート2186、電源スイッチ2187等を有する。
FIG. 21A shows a portable information terminal 2183. This portable information terminal 2183 has an input pen 2181,
A display / input unit 2184, operation keys 2185, an external connection port 2186, a power switch 2187, and the like are provided.

【0282】実施例4において示したように、表示部兼
入力部2184をイメージセンサとして用いる手法によ
り、手2188を、表示部兼入力部2184上に置い
て、掌紋を読み取る。
As shown in Embodiment 4, the palm print is read by placing the hand 2188 on the display / input unit 2184 by using the display / input unit 2184 as an image sensor.

【0283】この読み取った掌紋を、個人を識別する情
報(個人情報)として用いて、認証作業を行うことがで
きる。
An authentication operation can be performed using the read palm print as information for identifying an individual (personal information).

【0284】なお、認証作業に用いる個人情報は、掌紋
のみに限らず、指紋等の生体情報を自由に用いることが
できる。
[0284] The personal information used for the authentication work is not limited to the palm print, and biometric information such as a fingerprint can be used freely.

【0285】また、これらの、認証のための個人情報
は、自由に組み合わせて用いることができる。
[0285] These personal information for authentication can be freely combined and used.

【0286】また、図21(B)は、図21(A)で示
したのと同じ構成の携帯情報装置であるが、異なる方法
で本人認証作業を行う場合について説明する。
FIG. 21B shows a portable information device having the same configuration as that shown in FIG. 21A, but a case where personal authentication is performed by a different method will be described.

【0287】ここでは、入力ペン2181によって、表
示部兼入力部2184に入力した筆跡2191の情報
を、認証作業に用いる。
Here, the information of the handwriting 2191 input to the display unit / input unit 2184 by the input pen 2181 is used for the authentication work.

【0288】なお、ペン入力によって入力された、筆跡
などの個人情報と、イメージセンサによって入力され
た、掌紋、指紋などの個人情報を、自由に組み合わせ
て、本人認証の作業を行う携帯情報端末に応用すること
もできる。
It is to be noted that personal information such as handwriting input by pen input and personal information such as palm prints and fingerprints input by the image sensor can be freely combined into a portable information terminal for personal identification work. It can also be applied.

【0289】本発明の適用範囲は極めて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施例1〜7のどのような組み合わ
せからなる構成を用いても実現することができる。
The applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 7.

【発明の効果】従来の抵抗膜式や光学式のペン入力機能
を有する情報装置では、画像の視認性、装置の耐久性、
精度や小型化、消費電力等の問題があった。
According to the conventional information device having a resistive film type or an optical type pen input function, the visibility of an image, the durability of the device,
There were problems such as accuracy, miniaturization, and power consumption.

【0290】本発明のペン入力機能を有する情報装置
は、表示装置の画素に、EL素子と光電変換素子の両方
を配置し、ペン先で光を反射するペンによって、光電変
換素子に光を入力することによって情報入力を行う。こ
れによって、表示画像の輝度を損なわず、また鮮明な画
像を表示し、耐久性に優れ、小型化可能で、精度の良
い、ペン入力機能を有する情報装置が得られる。
In the information device having a pen input function according to the present invention, both an EL element and a photoelectric conversion element are arranged in pixels of a display device, and light is input to the photoelectric conversion element by a pen that reflects light at a pen tip. To input information. As a result, an information device which does not impair the brightness of the display image, displays a clear image, has excellent durability, can be miniaturized, has high accuracy, and has a pen input function can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の情報装置の模式図。FIG. 1 is a schematic diagram of an information device of the present invention.

【図2】 本発明の光センサの上面及び断面の模式
図。
FIG. 2 is a schematic diagram of an upper surface and a cross section of the optical sensor of the present invention.

【図3】 本発明の情報装置のイメージセンサ付表示
パネルの画素部の回路図。
FIG. 3 is a circuit diagram of a pixel portion of a display panel with an image sensor of the information device of the present invention.

【図4】 本発明の情報装置の断面図。FIG. 4 is a cross-sectional view of the information device of the present invention.

【図5】 本発明の情報装置の断面図。FIG. 5 is a cross-sectional view of the information device of the present invention.

【図6】 本発明の情報装置の上面図及び断面図。FIG. 6 is a top view and a cross-sectional view of an information device of the present invention.

【図7】 従来の抵抗膜式ペン入力装置の構造を示す
図。
FIG. 7 is a diagram showing a structure of a conventional resistive film type pen input device.

【図8】 従来の抵抗膜式ペン入力装置の構造を示す
図。
FIG. 8 is a diagram showing the structure of a conventional resistive film type pen input device.

【図9】 従来の光学式ペン入力装置の構造を示す
図。
FIG. 9 is a diagram showing a structure of a conventional optical pen input device.

【図10】 本発明の情報装置の作製工程を示す図。FIG. 10 illustrates a manufacturing process of an information device of the present invention.

【図11】 本発明の情報装置の作製工程を示す図。FIG. 11 illustrates a manufacturing process of an information device of the present invention.

【図12】 本発明の情報装置の作製工程を示す図。FIG. 12 illustrates a manufacturing process of an information device of the present invention.

【図13】 本発明の情報装置の作製工程を示す図。FIG. 13 illustrates a manufacturing process of an information device of the present invention.

【図14】 本発明の情報装置の作製工程を示す図。FIG. 14 illustrates a manufacturing process of an information device of the present invention.

【図15】 本発明の情報装置を応用した電子機器の
図。
FIG. 15 is a diagram of an electronic device to which the information device of the present invention is applied.

【図16】 本発明の情報装置の駆動のタイミングチャ
ートを示す図。
FIG. 16 is a diagram showing a timing chart of driving of the information device of the present invention.

【図17】 本発明の情報装置の駆動のタイミングチャ
ートを示す図。
FIG. 17 is a diagram showing a timing chart for driving the information device of the present invention.

【図18】 本発明の情報装置の駆動のタイミングチャ
ートを示す図。
FIG. 18 is a diagram showing a timing chart of driving of the information device of the present invention.

【図19】 本発明の情報装置の光電変換素子の構成を
示す図。
FIG. 19 illustrates a structure of a photoelectric conversion element of an information device of the present invention.

【図20】 本発明の情報装置の断面図。FIG. 20 is a cross-sectional view of the information device of the present invention.

【図21】 本発明の情報装置を応用した電子機器の
図。
FIG. 21 is a diagram of an electronic device to which the information device of the present invention is applied.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 338 G09F 9/30 338 365 365Z H01L 51/00 H01L 29/28 Fターム(参考) 5B047 AA25 BA03 BB04 BC01 BC09 BC11 BC14 CB09 CB30 5B068 AA04 BB19 BD02 BD09 5B087 AA02 CC01 CC11 CC33 5C094 AA02 AA31 AA48 AA53 AA56 BA03 BA14 BA27 CA19 CA20 DA09 DA13 DB01 DB02 DB04 EA04 EA05 EA06 EA10 FA01 FA02 FB01 FB02 FB12 FB14 FB15 FB20 GA10 HA10 5G435 AA01 AA14 BB05 CC09 DD11 EE12 EE37 EE49 GG22 GG43 HH01 HH05 HH12 HH13 HH14 HH20 LL00 LL07 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/30 338 G09F 9/30 338 365 365Z H01L 51/00 H01L 29/28 F term (reference) 5B047 AA25 BA03 BB04 BC01 BC09 BC11 BC14 CB09 CB30 5B068 AA04 BB19 BD02 BD09 5B087 AA02 CC01 CC11 CC33 5C094 AA02 AA31 AA48 AA53 AA56 BA03 BA14 BA27 CA19 CA20 DA09 DA13 DB01 DB02 DB04 EA04 EA05 EA02 EA01 FB02 AA14 BB05 CC09 DD11 EE12 EE37 EE49 GG22 GG43 HH01 HH05 HH12 HH13 HH14 HH20 LL00 LL07

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】マトリクス状に配置された複数の画素を有
し、 前記複数の画素それぞれは、EL素子と光電変換素子と
を有し、 前記EL素子と前記光電変換素子とは、同一基板上に形
成された情報装置であって、 前記EL素子を発光させる手段と、 前記EL素子が発した光を反射し、前記複数の画素のう
ち一部の画素の前記光電変換素子に入力する入力ペン
と、 前記一部の画素の座標を検出する手段と、を有すること
を特徴とする情報装置。
A plurality of pixels arranged in a matrix, each of the plurality of pixels including an EL element and a photoelectric conversion element, wherein the EL element and the photoelectric conversion element are on the same substrate; An information device formed in the device, wherein: an input pen for reflecting the light emitted by the EL element and inputting the light to the photoelectric conversion elements of some of the plurality of pixels; An information device comprising: a unit configured to detect coordinates of some of the pixels.
【請求項2】マトリクス状に配置された複数の画素を有
し、 前記複数の画素それぞれは、EL素子と光電変換素子と
を有し、 前記EL素子と前記光電変換素子とは、同一基板上に形
成された情報装置であって、 前記EL素子を発光させる手段と、 前記EL素子が発した光を反射し、前記複数の画素のう
ち一部の画素の前記光電変換素子に入力する入力ペン
と、 前記光電変換素子に照射された光の強度を検出する手段
と、を有することを特徴とする情報装置。
A plurality of pixels arranged in a matrix, each of the plurality of pixels including an EL element and a photoelectric conversion element, wherein the EL element and the photoelectric conversion element are on a same substrate; An information device formed in the device, wherein: an input pen for reflecting the light emitted by the EL element and inputting the light to the photoelectric conversion elements of some of the plurality of pixels; An information device comprising: a unit configured to detect an intensity of light emitted to the photoelectric conversion element.
【請求項3】請求項2において、 前記複数の画素それぞれは、選択用TFTと、バッファ
用TFTと、リセット用TFTとを有し、 前記光電変換素子に照射された光の強度を検出する手段
は、 複数のセンサ用出力配線と、複数のセンサ用ゲート信号
線と、複数のリセット用ゲート信号線と、複数のセンサ
用電源線と、前記複数のセンサ用出力配線からの信号が
入力されるセンサ用ソース信号線駆動回路と、前記複数
のセンサ用ゲート信号線及び前記複数のリセット用ゲー
ト信号線に信号を出力するセンサ用ゲート信号線駆回路
とを有し、 前記選択用TFTのゲート電極は、前記複数のセンサ用
ゲート信号線のうちの1本に接続され、 前記選択用TFTのソース領域とドレイン領域とは、一
方は、前記複数のセンサ用出力配線のうちの1つに接続
され、もう一方は、前記バッファ用TFTのソース領域
に接続され、 前記バッファ用TFTのドレイン領域は、前記複数のセ
ンサ用電源線のうちの1つに接続され、 前記バッファ用TFTのゲート電極は、前記フォトダイ
オード及び前記リセット用TFTのソース領域もしくは
ドレイン領域に接続され、 前記リセット用TFTのソース領域もしくはドレイン領
域で、前記バッファ用TFTと接続されていない側は、
前記複数のセンサ用電源線のうちの1つに接続され、 前記リセット用TFTのゲート電極は、前記複数のリセ
ット用ゲート信号線のうちの1つに接続されることを特
徴とする情報装置。
3. The means according to claim 2, wherein each of said plurality of pixels has a selection TFT, a buffer TFT, and a reset TFT, and detects an intensity of light applied to said photoelectric conversion element. The plurality of sensor output wirings, the plurality of sensor gate signal lines, the plurality of reset gate signal lines, the plurality of sensor power lines, and the signals from the plurality of sensor output lines are input. A sensor source signal line drive circuit; and a sensor gate signal line driving circuit for outputting signals to the plurality of sensor gate signal lines and the plurality of reset gate signal lines; and a gate electrode of the selection TFT. Is connected to one of the plurality of sensor gate signal lines, and one of a source region and a drain region of the selection TFT is one of the plurality of sensor output lines. The other is connected to the source region of the buffer TFT, the drain region of the buffer TFT is connected to one of the plurality of sensor power lines, and the gate electrode of the buffer TFT Is connected to the source region or the drain region of the photodiode and the reset TFT, and the side of the source region or the drain region of the reset TFT that is not connected to the buffer TFT is
The information device according to claim 1, wherein the information terminal is connected to one of the plurality of sensor power supply lines, and a gate electrode of the reset TFT is connected to one of the plurality of reset gate signal lines.
【請求項4】請求項3において、 前記センサ用ソース信号線駆動回路とセンサ用ゲート信
号線駆動回路とは、前記EL素子及び前記光電変換素子
が形成された基板と同一基板上に形成されていることを
特徴とする情報装置。
4. The sensor source signal line driving circuit and the sensor gate signal line driving circuit according to claim 3, wherein the sensor signal line driving circuit and the sensor gate signal line driving circuit are formed on the same substrate as the substrate on which the EL element and the photoelectric conversion element are formed. An information device, comprising:
【請求項5】請求項2乃至請求項4のいずれか一項にお
いて、 前記複数の画素それぞれは、スイッチング用TFTと、
EL駆動用TFTとを有し、 前記EL素子を発光させる手段は、 複数のEL表示用ソース信号線と、複数のEL表示用ゲ
ート信号線と、複数の電源供給線と、前記複数のEL表
示用ソース信号線に信号を出力するEL表示用ソース信
号線駆動回路と、前記複数のEL表示用ゲート信号線に
信号を出力するEL表示用ゲート信号線駆動回路とを有
し、 前記スイッチング用TFTのゲート電極は、前記複数の
EL表示用ゲート信号線のうちの一本に接続され、 前記スイッチング用TFTのソース領域とドレイン領域
とは、一方は、前記複数のEL表示用ソース信号線のう
ちの一本と接続され、もう一方は、前記EL駆動用TF
Tのゲート電極に接続され、 前記EL駆動用TFTのソース領域とドレイン領域と
は、一方は、前記複数の電源供給線のうちの一本に接続
され、もう一方は、前記EL素子に接続されることを特
徴とする情報装置。
5. The pixel according to claim 2, wherein each of the plurality of pixels includes a switching TFT,
A means for causing the EL element to emit light, comprising: a plurality of EL display source signal lines; a plurality of EL display gate signal lines; a plurality of power supply lines; A source signal line driving circuit for EL display for outputting a signal to the source signal line for display, and a gate signal line driving circuit for EL display for outputting a signal to the plurality of gate signal lines for EL display, wherein the switching TFT Is connected to one of the plurality of EL display gate signal lines. One of the source region and the drain region of the switching TFT is one of the plurality of EL display source signal lines. And the other is connected to the EL driving TF
One of a source region and a drain region of the EL driving TFT is connected to one of the plurality of power supply lines, and the other is connected to the EL element. An information device, comprising:
【請求項6】請求項5において、 前記EL表示用ソース信号線駆動回路とEL表示用ゲー
ト信号線駆動回路とは、前記EL素子及び前記光電変換
素子が形成された基板と同一基板上に形成されているこ
とを特徴とする情報装置。
6. The EL display source signal line driver circuit and the EL display gate signal line driver circuit according to claim 5, wherein the EL element and the photoelectric conversion element are formed on the same substrate. An information device characterized by being performed.
【請求項7】請求項1乃至請求項6のいずれか一項にお
いて、 前記光電変換素子は、フォトダイオードであることを特
徴とする情報装置。
7. The information device according to claim 1, wherein the photoelectric conversion element is a photodiode.
【請求項8】請求項7において、 前記フォトダイオードは、アノード電極と、カソード電
極と、前記アノード電極と前記カソード電極との間に挟
まれた光電変換層とを有することを特徴とする情報装
置。
8. The information device according to claim 7, wherein the photodiode has an anode electrode, a cathode electrode, and a photoelectric conversion layer sandwiched between the anode electrode and the cathode electrode. .
【請求項9】請求項8において、 前記光電変換層は、有機材料によって構成されているこ
とを特徴とする情報装置。
9. The information device according to claim 8, wherein the photoelectric conversion layer is made of an organic material.
【請求項10】請求項7において、 前記フォトダイオードは、p型半導体層と、n型半導体
層と、前記p型半導体層と前記n型半導体層の間に挟ま
れた光電変換層とを有することを特徴とする情報装置。
10. The photodiode according to claim 7, wherein the photodiode has a p-type semiconductor layer, an n-type semiconductor layer, and a photoelectric conversion layer sandwiched between the p-type semiconductor layer and the n-type semiconductor layer. An information device characterized by the above-mentioned.
【請求項11】請求項8または10において、 前記光電変換層は、非晶質半導体によって構成されるこ
とを特徴とする情報装置。
11. The information device according to claim 8, wherein the photoelectric conversion layer is made of an amorphous semiconductor.
【請求項12】請求項1乃至請求項11のいずれか一項
において、 前記EL素子が発した光を、被写体の表面に照射し、前
記被写体の表面によって反射された光を、前記光電変換
素子に入力する手段を有することを特徴とする情報装
置。
12. The photoelectric conversion element according to claim 1, wherein light emitted from the EL element is radiated to a surface of a subject, and light reflected by the surface of the subject is reflected by the photoelectric conversion element. An information device, comprising: means for inputting information to a computer.
【請求項13】請求項12において、 前記被写体の表面の情報は、生体情報であることを特徴
とする情報装置。
13. The information device according to claim 12, wherein the information on the surface of the subject is biological information.
【請求項14】請求項13において、 前記生体情報は、掌紋であることを特徴とする情報装
置。
14. The information device according to claim 13, wherein the biological information is a palm print.
【請求項15】請求項13において、 前記生体情報は、指紋であることを特徴とする情報装
置。
15. The information device according to claim 13, wherein the biological information is a fingerprint.
【請求項16】請求項1乃至請求項15のいずれか一項
において、 前記情報装置は、携帯情報端末であることを特徴とする
情報装置。
16. The information device according to claim 1, wherein the information device is a portable information terminal.
【請求項17】請求項1乃至請求項16のいずれか一項
において、 前記情報装置は、PDAであることを特徴とする情報装
置。
17. The information device according to claim 1, wherein the information device is a PDA.
JP2001376967A 2000-12-12 2001-12-11 Information device Withdrawn JP2002287900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001376967A JP2002287900A (en) 2000-12-12 2001-12-11 Information device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-376760 2000-12-12
JP2000376760 2000-12-12
JP2001376967A JP2002287900A (en) 2000-12-12 2001-12-11 Information device

Publications (2)

Publication Number Publication Date
JP2002287900A true JP2002287900A (en) 2002-10-04
JP2002287900A5 JP2002287900A5 (en) 2005-07-07

Family

ID=26605631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001376967A Withdrawn JP2002287900A (en) 2000-12-12 2001-12-11 Information device

Country Status (1)

Country Link
JP (1) JP2002287900A (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326102A (en) * 2003-04-11 2004-11-18 Semiconductor Energy Lab Co Ltd Display device, display device for vehicles and electronic device
JP2005085265A (en) * 2003-09-08 2005-03-31 Samsung Electronics Co Ltd Light pen, display unit, and display system therewith
JP2005122159A (en) * 2003-10-13 2005-05-12 Chi Mei Optoelectronics Corp Display panel
JP2005300630A (en) * 2004-04-07 2005-10-27 Hitachi Ltd Image display apparatus
JP2006048453A (en) * 2004-08-05 2006-02-16 Fujitsu Component Ltd Touch panel and manufacturing method of touch panel
JP2006518870A (en) * 2003-01-22 2006-08-17 インテリマッツ・エルエルシー Interactive and dynamic electronic floor advertising / message display
JP2006227907A (en) * 2005-02-17 2006-08-31 Casio Comput Co Ltd Coordinate detecting device
WO2006134869A1 (en) * 2005-06-15 2006-12-21 Pioneer Corporation Display device
JP2007257619A (en) * 2006-02-24 2007-10-04 Canon Inc Electroluminescence display device
JP2008242468A (en) * 2008-04-18 2008-10-09 Sony Corp Image display device and method of driving the same
JP2008251020A (en) * 2008-04-18 2008-10-16 Sony Corp Image display device and method of driving image display device
JP2008262569A (en) * 2008-04-18 2008-10-30 Sony Corp Image display device and driving method for it
JP2008547077A (en) * 2005-06-13 2008-12-25 フランス テレコム Digital tracing device for digitizing and displaying documents
JP2009003916A (en) * 2007-05-18 2009-01-08 Seiko Epson Corp Sensing circuit, its driving method, display device, and electronic device
EP2071435A2 (en) 2007-12-03 2009-06-17 Semiconductor Energy Laboratory Co, Ltd. Display device and method for manufacturing the same
JP2009238005A (en) * 2008-03-27 2009-10-15 Sony Corp Biometric authentication apparatus
KR101015883B1 (en) 2008-10-17 2011-02-23 삼성모바일디스플레이주식회사 Touch screen display apparatus and method for driving the same
JP2011040042A (en) * 2009-08-11 2011-02-24 Samsung Mobile Display Co Ltd Touch screen display device
JP2011118887A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Touch panel and method for driving touch panel
JP2012506567A (en) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド Photosensor array
US8400428B2 (en) 2008-10-02 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Touch panel and method for driving the same
US8478346B2 (en) 2007-12-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US8487916B2 (en) 2005-11-22 2013-07-16 Japan Display West, Inc. Inputting apparatus, inputting method and fabrication method for inputting apparatus
KR20150143315A (en) 2014-06-13 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Input device and input/output device
US9304626B2 (en) 2013-03-27 2016-04-05 Samsung Display Co., Ltd. Display device and optical touch system including the same
JP2017511898A (en) * 2014-02-19 2017-04-27 ピーエー コット ファミリー ホールディング ゲーエムベーハーPA.COTTE Family Holding GmbH Display device
JP2017519253A (en) * 2015-04-28 2017-07-13 シャオミ・インコーポレイテッド Display module for mobile device and mobile device
JP2022528629A (en) * 2019-03-22 2022-06-15 イソルグ Image sensor with angle filter
JP2022168058A (en) * 2018-12-28 2022-11-04 株式会社ジャパンディスプレイ detector

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006518870A (en) * 2003-01-22 2006-08-17 インテリマッツ・エルエルシー Interactive and dynamic electronic floor advertising / message display
JP2004326102A (en) * 2003-04-11 2004-11-18 Semiconductor Energy Lab Co Ltd Display device, display device for vehicles and electronic device
JP4692951B2 (en) * 2003-09-08 2011-06-01 サムスン エレクトロニクス カンパニー リミテッド Light pen, display device, and display system having the same
JP2005085265A (en) * 2003-09-08 2005-03-31 Samsung Electronics Co Ltd Light pen, display unit, and display system therewith
JP2005122159A (en) * 2003-10-13 2005-05-12 Chi Mei Optoelectronics Corp Display panel
JP2005300630A (en) * 2004-04-07 2005-10-27 Hitachi Ltd Image display apparatus
JP2006048453A (en) * 2004-08-05 2006-02-16 Fujitsu Component Ltd Touch panel and manufacturing method of touch panel
JP4593198B2 (en) * 2004-08-05 2010-12-08 富士通コンポーネント株式会社 Touch panel and method for manufacturing touch panel
JP2006227907A (en) * 2005-02-17 2006-08-31 Casio Comput Co Ltd Coordinate detecting device
JP4556700B2 (en) * 2005-02-17 2010-10-06 カシオ計算機株式会社 Coordinate detection device
JP2008547077A (en) * 2005-06-13 2008-12-25 フランス テレコム Digital tracing device for digitizing and displaying documents
US7750896B2 (en) 2005-06-15 2010-07-06 Pioneer Corporation Display device having intermediate films paired with light emitting elements for displaying a location specified by a user with a pointer
JPWO2006134869A1 (en) * 2005-06-15 2009-01-08 パイオニア株式会社 Display device
JP4589389B2 (en) * 2005-06-15 2010-12-01 パイオニア株式会社 Display device
WO2006134869A1 (en) * 2005-06-15 2006-12-21 Pioneer Corporation Display device
US8487916B2 (en) 2005-11-22 2013-07-16 Japan Display West, Inc. Inputting apparatus, inputting method and fabrication method for inputting apparatus
JP2007257619A (en) * 2006-02-24 2007-10-04 Canon Inc Electroluminescence display device
JP2009003916A (en) * 2007-05-18 2009-01-08 Seiko Epson Corp Sensing circuit, its driving method, display device, and electronic device
EP2071435A2 (en) 2007-12-03 2009-06-17 Semiconductor Energy Laboratory Co, Ltd. Display device and method for manufacturing the same
US8478346B2 (en) 2007-12-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US10375231B2 (en) 2007-12-03 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US9917944B2 (en) 2007-12-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US9883024B2 (en) 2007-12-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US11272050B2 (en) 2007-12-03 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US9118777B2 (en) 2007-12-03 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
US8802462B2 (en) 2007-12-03 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11843714B2 (en) 2007-12-03 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
JP2009238005A (en) * 2008-03-27 2009-10-15 Sony Corp Biometric authentication apparatus
JP2008262569A (en) * 2008-04-18 2008-10-30 Sony Corp Image display device and driving method for it
JP4697552B2 (en) * 2008-04-18 2011-06-08 ソニー株式会社 Image display device and driving method of image display device
JP2008242468A (en) * 2008-04-18 2008-10-09 Sony Corp Image display device and method of driving the same
JP2008251020A (en) * 2008-04-18 2008-10-16 Sony Corp Image display device and method of driving image display device
JP4605243B2 (en) * 2008-04-18 2011-01-05 ソニー株式会社 Image display device and driving method of image display device
US8400428B2 (en) 2008-10-02 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Touch panel and method for driving the same
US9024885B2 (en) 2008-10-17 2015-05-05 Samsung Display Co., Ltd. Touch screen display apparatus for performing flash mode and method of operating the apparatus
KR101015883B1 (en) 2008-10-17 2011-02-23 삼성모바일디스플레이주식회사 Touch screen display apparatus and method for driving the same
JP2012506567A (en) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド Photosensor array
JP2011040042A (en) * 2009-08-11 2011-02-24 Samsung Mobile Display Co Ltd Touch screen display device
JP2011118887A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Touch panel and method for driving touch panel
US9304626B2 (en) 2013-03-27 2016-04-05 Samsung Display Co., Ltd. Display device and optical touch system including the same
JP2017511898A (en) * 2014-02-19 2017-04-27 ピーエー コット ファミリー ホールディング ゲーエムベーハーPA.COTTE Family Holding GmbH Display device
US10651203B2 (en) 2014-06-13 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a sensing unit
KR20150143315A (en) 2014-06-13 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Input device and input/output device
JP2017519253A (en) * 2015-04-28 2017-07-13 シャオミ・インコーポレイテッド Display module for mobile device and mobile device
JP2022168058A (en) * 2018-12-28 2022-11-04 株式会社ジャパンディスプレイ detector
JP7378745B2 (en) 2018-12-28 2023-11-14 株式会社ジャパンディスプレイ detection device
JP2022528629A (en) * 2019-03-22 2022-06-15 イソルグ Image sensor with angle filter

Similar Documents

Publication Publication Date Title
JP2002287900A (en) Information device
US8946715B2 (en) Information device
JP5171975B2 (en) Method for manufacturing semiconductor device
US8644498B2 (en) Electronic device
JP5364227B2 (en) Display device with reading function and electronic device using the same
US8373166B2 (en) Light-emitting device
JP2002176162A (en) Area sensor and display device provided with area sensor
JP2002062856A (en) Display device and manufacturing method therefor
JP2006091462A (en) Display device
JP4671494B2 (en) Driving method of information device
JP2001339492A (en) Electronic equipment
JP5312435B2 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071217