JP2002252324A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2002252324A
JP2002252324A JP2001047833A JP2001047833A JP2002252324A JP 2002252324 A JP2002252324 A JP 2002252324A JP 2001047833 A JP2001047833 A JP 2001047833A JP 2001047833 A JP2001047833 A JP 2001047833A JP 2002252324 A JP2002252324 A JP 2002252324A
Authority
JP
Japan
Prior art keywords
semiconductor
circuit
semiconductor chip
printed wiring
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001047833A
Other languages
Japanese (ja)
Inventor
Toshinori Hirashima
利宣 平島
Masao Hotta
正生 堀田
Hiroshi Mori
博志 森
Satoshi Tanaka
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001047833A priority Critical patent/JP2002252324A/en
Publication of JP2002252324A publication Critical patent/JP2002252324A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce variation in L value, and to provide a VCO circuit for an RF signal processing having a high Q value. SOLUTION: Reception and transmission system circuits, such as LNA, mixers, and PLL other tan a VCO circuit, are formed in a semiconductor chip 6, and the VCO circuit is formed in separate semiconductor chips 4 and 5. Elements other than a coil among such elements as coil and capacitor for composing the VCO circuit are formed in the semiconductor chip 5, and the coil is formed on a package substrate 1, where the semiconductor chip is packaged as printed wiring 3c.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、高周波アナログ信号処理回
路を有する半導体装置に適用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a technique effective when applied to a semiconductor device having a high-frequency analog signal processing circuit.

【0002】[0002]

【従来の技術】携帯電話等の無線通信機器内のRF(無
線周波)信号処理部は、LNA(lownoise amplifie
r)、ミキサ、PLL(phase locked loop)、VCO
(voltagecontrolled ocillator)、インダクタ等の種
々の部品からなる。
2. Description of the Related Art An RF (radio frequency) signal processing unit in a wireless communication device such as a mobile phone is provided with an LNA (low noise amplifier).
r), mixer, PLL (phase locked loop), VCO
(Voltage controlled ocillator), various components such as inductors.

【0003】無線通信機器の小型軽量化および低コスト
化の要求から、これらの部品の1チップ化が検討されて
いる。
[0003] In view of the demand for smaller and lighter wireless communication devices and lower cost, the use of these components as one chip has been studied.

【0004】例えば、NIKKEI ELECTORONICS 2000.4.10
(no.767)p.56〜58に、RF回路の1チップ化につい
ての記載がある。
[0004] For example, NIKKEI ELECTORONICS 2000.4.10
(No. 767), pp. 56-58, there is a description about the one-chip RF circuit.

【0005】[0005]

【発明が解決しようとする課題】本発明者らは、無線通
信機器の研究・開発を行っており、前述のLNA、ミキ
サ、PLL、VCO、インダクタ等の個別部品を組み合
わせてRF(無線周波)信号処理部を形成する場合に
は、集積度が低下し、また、コストが高くなってしまう
ため、RF信号処理部の1チップ化について検討を行っ
ている。
SUMMARY OF THE INVENTION The present inventors have been conducting research and development on wireless communication equipment, and have combined RF (radio frequency) with individual components such as the aforementioned LNA, mixer, PLL, VCO, and inductor. In the case where a signal processing unit is formed, the degree of integration is reduced and the cost is increased. Therefore, studies are being made on a one-chip RF signal processing unit.

【0006】ここで、前述のRF信号処理部を構成する
部品のうち、VCOは、コイルとコンデンサの並列共振
回路に、振動電流が流れることを利用するものの一種で
あり、電圧の制御によって発振周波数を変えることがで
きる回路であるが、この回路を構成する素子(コイルと
コンデンサ)を1つのチップ内に形成する場合には、種
々の問題が生じ得る。
Here, among the components constituting the above-mentioned RF signal processing unit, the VCO is a kind of one that utilizes the fact that an oscillating current flows through a parallel resonance circuit of a coil and a capacitor, and controls the oscillation frequency by controlling the voltage. However, when the elements (coils and capacitors) constituting this circuit are formed in one chip, various problems may occur.

【0007】例えば、VCO回路のQ値(Quality fact
or)は、Q=1/R(L/C)1/2で表せ、コイルとコ
ンデンサの間に接続される抵抗Rが小さいほど良い。こ
こで、Q値とは、VCO回路の感度を示すパラメータで
ある。
For example, the Q value (Quality fact) of a VCO circuit
or) can be expressed by Q = 1 / R (L / C) 1/2 , and the smaller the resistance R connected between the coil and the capacitor, the better. Here, the Q value is a parameter indicating the sensitivity of the VCO circuit.

【0008】従って、コイル自身も幅が広く、膜厚の大
きい配線を用いて形成することが望ましい。
Therefore, it is desirable that the coil itself is formed using a wiring having a large width and a large film thickness.

【0009】しかしながら、例えば、1チップ内に、ア
ルミニウム(Al)配線等をスパイラル状に形成するこ
とによって、コイルを形成するような場合には、Al配
線の膜厚に制限があり、低抵抗化が困難である。また、
コイル端部をプラグ等を介して接続しなければならず、
このプラグを介することによって抵抗が大きくなる。
However, for example, when a coil is formed by forming an aluminum (Al) wiring or the like in a spiral shape in one chip, the film thickness of the Al wiring is limited, and the resistance is reduced. Is difficult. Also,
The coil ends must be connected via plugs, etc.
The resistance increases through this plug.

【0010】その結果、Q値が小さくなってしまうとい
った問題が生じる。
As a result, there arises a problem that the Q value becomes small.

【0011】一方、周波数(f)が、f=1/2π(L
・C)1/2(L:コイルのインダクタンス、C:コンデ
ンサの容量)で表せることから、周波数を調整するため
には、規定のLに対して、例えば、電圧の制御によって
容量を変えることができる可変容量素子を準備しておく
ことにより、所望の周波数を得るという手段がある。
On the other hand, when the frequency (f) is f = 1 / 2π (L
・ C) 1/2 (L: inductance of coil, C: capacitance of capacitor). To adjust the frequency, it is necessary to change the capacitance of the specified L by controlling the voltage, for example. There is a means for obtaining a desired frequency by preparing a variable capacitor capable of being prepared.

【0012】しかしながら、L値がばらつきがある場
合、所望の周波数を得るためには、前記容量Cの変化に
よってL値のばらつきを補償する必要があるが、L値の
ばらつきが大きくなるにつれて、容量Cに求められる容
量可変幅が増大する。このように、比較的大きな可変幅
を持つ可変容量は、設定した容量Cに対するばらつきが
大きくなってしまうため、結局周波数の制御が困難にな
ってしまう。特に、コンデンサとしてPN接合に逆バイ
アスを印加した際に生じる接合容量を利用したバリキャ
ップダイオードを用いた場合には、容量の可変範囲に制
限が生じる。その結果、所望の周波数を得られないとい
った問題が生じる。
However, if there is a variation in the L value, it is necessary to compensate for the variation in the L value by changing the capacitance C in order to obtain the desired frequency. The variable capacitance width required for C increases. As described above, a variable capacitor having a relatively large variable width has a large variation with respect to the set capacitor C, so that it becomes difficult to control the frequency. In particular, when a varicap diode using a junction capacitance generated when a reverse bias is applied to a PN junction is used as a capacitor, the variable range of the capacitance is limited. As a result, there arises a problem that a desired frequency cannot be obtained.

【0013】本発明の目的は、半導体装置、特に、RF
信号処理部を有する半導体装置およびその製造方法に関
し、高集積化された半導体装置およびその製造方法を提
供することにある。
An object of the present invention is to provide a semiconductor device, particularly an RF device.
The present invention relates to a semiconductor device having a signal processing unit and a method for manufacturing the same, and to provide a highly integrated semiconductor device and a method for manufacturing the same.

【0014】また、本発明の他の目的は、RF信号処理
部を構成するVCO回路の特性を良くすることにより半
導体装置の信頼性を高めることにある。
Another object of the present invention is to enhance the reliability of a semiconductor device by improving the characteristics of a VCO circuit constituting an RF signal processing unit.

【0015】本発明の前記目的と新規な特徴は、本明細
書の記述および添付図面から明らかになるであろう。
The above objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0017】本発明の半導体装置は、発振回路を構成す
るインダクタ以外の素子が形成された半導体チップと、
前記半導体チップが実装される支持基板であって、プリ
ント配線が形成された支持基板とを有し、前記発振回路
を構成するインダクタがプリント配線で形成されてい
る。
A semiconductor device according to the present invention comprises: a semiconductor chip on which elements other than an inductor constituting an oscillation circuit are formed;
A support substrate on which the semiconductor chip is mounted, the support substrate having a printed wiring formed thereon; and the inductor forming the oscillation circuit is formed by the printed wiring.

【0018】このように、発振回路のインダクタをプリ
ント配線で形成したので、プリント配線の膜厚を確保で
き、発振回路のQ値を上げることができる。
As described above, since the inductor of the oscillation circuit is formed by the printed wiring, the thickness of the printed wiring can be secured, and the Q value of the oscillation circuit can be increased.

【0019】また、前記半導体チップとプリント配線と
を半導体チップ裏面に形成されたバンプ電極を介して接
続すれば、インダクタと半導体チップ内に形成されるコ
ンデンサとの間の抵抗を下げることができ、発振回路の
Q値を上げることができる。
Further, if the semiconductor chip and the printed wiring are connected via bump electrodes formed on the back surface of the semiconductor chip, the resistance between the inductor and the capacitor formed in the semiconductor chip can be reduced. The Q value of the oscillation circuit can be increased.

【0020】また、本発明の半導体装置は、送信回路、
受信回路および発振回路を有する半導体装置であって、
前記送信回路および受信回路が形成された第1の半導体
チップと、前記発振回路を構成するインダクタ以外の素
子が形成された第2の半導体チップと、前記第1および
第2の半導体チップが実装される支持基板であって、プ
リント配線が形成された支持基板と、を有し、前記発振
回路を構成するインダクタがプリント配線で形成されて
いる。
Further, the semiconductor device of the present invention comprises a transmission circuit,
A semiconductor device having a receiving circuit and an oscillation circuit,
A first semiconductor chip on which the transmission circuit and the reception circuit are formed, a second semiconductor chip on which elements other than an inductor constituting the oscillation circuit are formed, and the first and second semiconductor chips are mounted; And a support substrate on which printed wiring is formed, wherein the inductor constituting the oscillation circuit is formed by printed wiring.

【0021】このように、送信回路および受信回路と発
振回路とを別チップとしたので、発振回路から出力され
る信号と、発振回路以外の回路に入出力される信号との
共振を防止することができる。
As described above, since the transmission circuit, the reception circuit, and the oscillation circuit are formed on separate chips, it is possible to prevent resonance between a signal output from the oscillation circuit and a signal input / output to a circuit other than the oscillation circuit. Can be.

【0022】また、本発明の半導体装置の製造方法は、
その上面に、発振回路を構成するインダクタとなる配線
を有するプリント配線が形成された支持基板を準備する
工程と、前記支持基板上に、発信回路を構成するインダ
クタ以外の素子が形成された半導体チップを搭載する工
程であって、前記半導体チップと前記プリント配線とを
電気的に接続する工程と、を有する。
Further, a method of manufacturing a semiconductor device according to the present invention
A step of preparing a support substrate on which a printed wiring having a wiring serving as an inductor constituting an oscillation circuit is formed, and a semiconductor chip having elements other than the inductor constituting a transmission circuit formed on the support substrate And a step of electrically connecting the semiconductor chip and the printed wiring.

【0023】このように、インダクタとなるプリント配
線上に発信回路を構成するインダクタ以外の素子が形成
された半導体チップを搭載したので、プリント配線の膜
厚を確保でき、Q値の高い発振回路を有する半導体装置
を製造することができる。
As described above, since the semiconductor chip in which the elements other than the inductor constituting the transmission circuit are formed on the printed wiring as the inductor is mounted, the thickness of the printed wiring can be ensured, and the oscillation circuit having a high Q value can be obtained. A semiconductor device having the same can be manufactured.

【0024】また、前記半導体チップとプリント配線と
を半導体チップ裏面に形成されたバンプ電極を介して接
続すれば、インダクタのL値のばらつきを防止でき、Q
値の高い発振回路を得ることができる。
Further, if the semiconductor chip and the printed wiring are connected via bump electrodes formed on the back surface of the semiconductor chip, variations in the L value of the inductor can be prevented.
An oscillation circuit with a high value can be obtained.

【0025】また、支持基板上に、L値の異なる(2種
以上の)インダクタとなるプリント配線を支持基板上に
準備しておけば、これらの配線を切り替えることによっ
て、2種以上の周波数帯域に対応することができる。
Further, if printed wirings serving as inductors (two or more types) having different L values are prepared on the supporting substrate, by switching these wirings, two or more types of frequency bands can be obtained. Can be handled.

【0026】[0026]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0027】(実施の形態1)図1〜図9は、本発明の
実施の形態1である半導体装置の製造工程を示す図であ
る。以下、これらの図面を参酌しながら本発明の実施の
形態1である半導体装置の製造工程を説明する。
(First Embodiment) FIGS. 1 to 9 are views showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. Hereinafter, the manufacturing steps of the semiconductor device according to the first embodiment of the present invention will be described with reference to these drawings.

【0028】図1は、本発明の実施の形態1である半導
体装置の製造工程を示す平面図であり、図2は、図1の
A−A断面図である。
FIG. 1 is a plan view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention, and FIG. 2 is a sectional view taken along line AA of FIG.

【0029】図1および図2に示すように、セラミック
基板等からなるパッケージ基板(支持基板)1上には、
プリント配線2、3が印刷されている。これらの配線の
うち、プリント配線3は、ループ状3a、3cや、スパ
イラル状3bに形成されており、VCOのコイル(イン
ダクタ)となる。なお、このプリント配線の膜厚は、1
5μm程度であり、パッケージ基板1と比較するとごく
薄い膜となるが、説明を分かりやすくするため図2およ
び図4においては、厚く記載してある。
As shown in FIGS. 1 and 2, on a package substrate (support substrate) 1 made of a ceramic substrate or the like,
Printed wirings 2 and 3 are printed. Among these wirings, the printed wiring 3 is formed in a loop shape 3a, 3c or a spiral shape 3b, and serves as a VCO coil (inductor). The thickness of this printed wiring is 1
The thickness is about 5 μm, which is a very thin film as compared with the package substrate 1. However, in FIG. 2 and FIG.

【0030】また、プリント配線2の内部には、接続部
2aが形成され、この接続部2aを介してプリント配線
2と後述するパッケージ基板1の裏面のハンダボール1
1とが接続される。
A connection 2a is formed inside the printed wiring 2, and the printed wiring 2 and a solder ball 1 on the back surface of the package substrate 1 described later are formed through the connection 2a.
1 is connected.

【0031】次いで、図3および図4に示すように、パ
ッケージ基板1上に、半導体チップ4、5、6を搭載す
る。これら半導体チップ4、5、6の裏面には、バンプ
電極8が露出しており、プリント配線2、3上に、これ
らのバンプ電極8が当接するよう、半導体チップ4、
5、6を搭載する。図3は、本発明の実施の形態1であ
る半導体装置の製造工程を示す平面図であり、図4は、
図3のA−A断面図である。なお、平面図中には、半導
体チップ(4、5、6)下のプリント配線(2、3等)
も示してある(以降の図において同じ。但し、図7除
く)。
Next, as shown in FIGS. 3 and 4, semiconductor chips 4, 5, and 6 are mounted on the package substrate 1. The bump electrodes 8 are exposed on the back surfaces of the semiconductor chips 4, 5, and 6, and the semiconductor chips 4, 5
5 and 6 are mounted. FIG. 3 is a plan view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention, and FIG.
It is AA sectional drawing of FIG. In the plan view, printed wiring (2, 3, etc.) below the semiconductor chip (4, 5, 6)
(The same applies to the following figures, except for FIG. 7).

【0032】ここで、半導体チップ5には、受信系のV
COの一部が形成されている。VCOは、前述したよう
に、コイルとコンデンサの並列共振回路に、振動電流が
流れることを利用するものの一種であり、電圧の制御に
よって発振周波数を変えることができる回路である。
Here, the semiconductor chip 5 has a receiving system V
Part of CO is formed. As described above, the VCO is a type that utilizes an oscillating current flowing in a parallel resonance circuit of a coil and a capacitor, and is a circuit that can change an oscillation frequency by controlling a voltage.

【0033】その回路構成の一例を、図5に示す。図5
に示すように、コイルL1(L2)と可変容量コンデン
サC1(C2)とは、それぞれノードAとノードCとの
間、ノードBとノードCとの間に接続されている。ま
た、ノードDと接地電位との間には、コンデンサC3、
C4(C5、C6)が直列に接続されている。これらの
コンデンサC3、C4(C5、C6)の接続ノードEと
ノードGとの間には、抵抗R1(R2)が接続されてい
る。さらに、ノードDとノードFとの間には、トランジ
スタT1(T2)が形成されており、そのエミッタは、
ノードEに接続されている。
FIG. 5 shows an example of the circuit configuration. FIG.
, The coil L1 (L2) and the variable capacitor C1 (C2) are connected between the nodes A and C and between the nodes B and C, respectively. A capacitor C3 is connected between the node D and the ground potential.
C4 (C5, C6) are connected in series. A resistor R1 (R2) is connected between a connection node E of these capacitors C3 and C4 (C5, C6) and a node G. Further, a transistor T1 (T2) is formed between the node D and the node F, and its emitter is
Connected to node E.

【0034】これらVCO回路を構成する素子(L1、
C1、T1等)のうち、コイルL1(L2)以外の素子
(X)は、半導体チップ5内に形成されている。
The elements (L1,
The elements (X) other than the coil L1 (L2) among C1 and T1) are formed in the semiconductor chip 5.

【0035】同様に、送信系のVCOの一部が形成され
ている半導体チップ4には、送信系のVCO回路を構成
する素子(L1、C1、T1等)のうち、コイルL1
(L2)以外の素子が形成されている。
Similarly, the semiconductor chip 4 on which a part of the transmission system VCO is formed has the coil L1 of the elements (L1, C1, T1, etc.) constituting the transmission system VCO circuit.
Elements other than (L2) are formed.

【0036】また、半導体チップ6には、RF信号処理
に必要な他の回路、例えば、LNA(low noise amplif
ier)、ミキサ、PLL(phase locked loop)等が形成
される。
The semiconductor chip 6 has other circuits necessary for RF signal processing, for example, LNA (low noise amplification).
ier), a mixer, a PLL (phase locked loop) and the like.

【0037】図6に、RF信号処理部の回路(送信系回
路および受信系回路)の構成の一例を示す。
FIG. 6 shows an example of a configuration of a circuit (a transmission system circuit and a reception system circuit) of the RF signal processing unit.

【0038】受信系回路は、LNA101、102、ミ
キサ103、104、可変利得低域通過フィルタ(13
9)を有する。ミキサでは、信号周波数をRF帯からベ
ースバンド帯へ変換するとともに、sin成分とcos
成分に分離する復調も同時に行う。このためミキサ(1
03、104)に90°位相の異なる局部発振信号を加
える必要があり、分周期(105、115)を用いて生
成する。局部発振信号は、VCO(111)とPLL
(112)でPLLループを組むことで発生させる。V
CO(111)として3600MHz帯発振のものを用
いれば、分周器(116)を分周器(105)の前段に
配置することで、分周器(105)の出力周波数は90
0MHzとなり、GSM(Global System for Mobil Co
mmunication)用局部発振信号を得る。ミキサ(10
3、104)の出力べ−スバンド信号は、可変利得低域
フィルタ(139)に入力され、レベル調整と妨害波除
去が行われる。可変利得低域フィルタ(139)は、低
域通過フィルタ(106、107、137、138)と
可変利得増幅器(108、109)から構成される。
The receiving system circuit includes LNAs 101 and 102, mixers 103 and 104, a variable gain low-pass filter (13
9). In the mixer, the signal frequency is converted from the RF band to the baseband, and the sin component and the cos
Demodulation into components is also performed at the same time. Therefore, the mixer (1
03, 104), it is necessary to add local oscillation signals having a phase difference of 90 °, and the signals are generated using the divided periods (105, 115). The local oscillation signal consists of a VCO (111) and a PLL.
This is generated by forming a PLL loop in (112). V
If a CO (111) having a 3600 MHz band oscillation is used, the output frequency of the frequency divider (105) is 90 by disposing the frequency divider (116) in front of the frequency divider (105).
0MHz, GSM (Global System for Mobil Co
mmunication) to obtain a local oscillation signal. Mixer (10
3, 104) are input to a variable gain low-pass filter (139), where level adjustment and interference wave removal are performed. The variable gain low-pass filter (139) includes low-pass filters (106, 107, 137, 138) and variable gain amplifiers (108, 109).

【0039】また、送信系回路には、いわゆるオフセッ
トPLL方式の回路が用いられている。
Further, a so-called offset PLL circuit is used as the transmission system circuit.

【0040】このように、受信系および送信系回路(L
NA、ミキサ、PLL、VCO等)のうち、VCO回路
以外の回路(Y)を、半導体チップ6内に形成し、VC
O回路を別チップ(半導体チップ4、5)とするのは、
VCO回路の入出力信号と、VCO回路以外の回路の入
出力信号との共振を防止するためである。ただし、図6
中のVCO回路のうちIFVCO(IFVCOを構成す
るコイル部を除く)は、対応する周波数帯域が小さいた
め、半導体チップ6内に形成されている。
As described above, the receiving system and the transmitting circuit (L
(N, mixer, PLL, VCO, etc.), a circuit (Y) other than the VCO circuit is formed in the semiconductor chip 6, and VC
The O-circuit is a separate chip (semiconductor chips 4 and 5)
This is to prevent resonance between input / output signals of the VCO circuit and input / output signals of circuits other than the VCO circuit. However, FIG.
The IFVCO (excluding the coil part constituting the IFVCO) of the middle VCO circuit is formed in the semiconductor chip 6 because the corresponding frequency band is small.

【0041】また、同様の理由で、受信系のVCOと送
信系のVCOをそれぞれ別チップ(半導体チップ4およ
び5)としている。
For the same reason, the VCO of the receiving system and the VCO of the transmitting system are provided as separate chips (semiconductor chips 4 and 5).

【0042】特に、PCNやGSM規格で用いられる高
周波数帯域(3700MHz前後)では、このような共
振の問題が大きくなり、半導体チップを分割するといっ
た対策が必要になる。逆に、低周波数帯域で使用するV
CO回路については、他の受信系および送信系回路と、
同一チップ内に形成することが可能である。また、送信
系VCO回路と受信系VCO回路も、同一チップ内に形
成することが可能である。
In particular, in the high frequency band (around 3700 MHz) used in the PCN and GSM standards, such a problem of resonance becomes large, and it is necessary to take measures such as dividing the semiconductor chip. Conversely, V used in the low frequency band
As for the CO circuit, other reception system and transmission system circuit,
They can be formed in the same chip. Further, the transmission system VCO circuit and the reception system VCO circuit can be formed in the same chip.

【0043】次いで、図7および図8に示すように、パ
ッケージ基板1上と半導体チップ4、5、6の裏面との
間に、アンダーフィル材10を注入する。図7は、本発
明の実施の形態1である半導体装置の製造工程を示す平
面図であり、図8は、図7のA−A断面図である。
Next, as shown in FIGS. 7 and 8, an underfill material 10 is injected between the package substrate 1 and the back surfaces of the semiconductor chips 4, 5, and 6. FIG. 7 is a plan view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention, and FIG. 8 is a cross-sectional view taken along the line AA of FIG.

【0044】次いで、図9に示すように、パッケージ基
板1の裏面にハンダボールを形成する。このハンダボー
ルは、図2に示した、接続部2aと接続される。
Next, as shown in FIG. 9, solder balls are formed on the back surface of the package substrate 1. This solder ball is connected to the connection portion 2a shown in FIG.

【0045】このように、本実施の形態においては、V
CO回路以外の回路と、VCO回路とを別チップとした
ので、VCO回路の入出力信号と、VCO回路以外の回
路の入出力信号との共振を防止することができる。
As described above, in the present embodiment, V
Since the circuits other than the CO circuit and the VCO circuit are formed as separate chips, resonance between the input / output signals of the VCO circuit and the input / output signals of the circuits other than the VCO circuit can be prevented.

【0046】また、VCO回路を構成する素子のすべて
を同一チップ内に形成せず、VCO回路を構成する素子
(L1、C1、T1等)のうち、コイルL1(L2)以
外の素子を半導体チップ内に形成し、コイルL1(L
2)を、前記半導体チップが実装されるパッケージ基板
上にプリント配線として形成したので、容易にコイルの
L値およびQ値を確保することができる。
In addition, not all of the elements constituting the VCO circuit are formed in the same chip, and among the elements (L1, C1, T1, etc.) constituting the VCO circuit, the elements other than the coil L1 (L2) are replaced with the semiconductor chip. Formed in the coil L1 (L
Since 2) is formed as printed wiring on the package substrate on which the semiconductor chip is mounted, the L value and the Q value of the coil can be easily secured.

【0047】ここで、L値について、図10に示すよう
なコイルを例に説明する。図10に示すコイルの幅をW
(mm)、略四角形状のコイルの一辺をa(mm)とす
る。例えば、Wを0.08mmとした場合、1nHのコ
イルを得るためにはaを0.7mmとする必要がある。
また、2nHのコイルを得るためにはaを0.9mmと
する必要がある。さらに、4nHのコイルを得るために
はaを1.3mmとする必要がある。但し、図14
(b)に示すように、コイルをスパイラル状に形成すれ
ば、小面積で大きいL値を得ることができる。
Here, the L value will be described using a coil as shown in FIG. 10 as an example. The width of the coil shown in FIG.
(Mm), one side of the substantially rectangular coil is a (mm). For example, if W is 0.08 mm, a must be 0.7 mm in order to obtain a 1 nH coil.
Further, in order to obtain a coil of 2 nH, a needs to be 0.9 mm. Further, in order to obtain a coil of 4 nH, it is necessary to set a to 1.3 mm. However, FIG.
As shown in (b), if the coil is formed in a spiral shape, a large L value can be obtained with a small area.

【0048】一方、VCOのQ値は、前述した通りQ=
1/R(L/C)1/2で表せる。従って、コイルとコン
デンサの間に接続される抵抗Rが小さいほど良い。従っ
て、コイル自身の幅Wを広くすれば、抵抗Rが小さくな
り高いQ値を確保できると考えられる。
On the other hand, the Q value of the VCO is
It can be expressed as 1 / R (L / C) 1/2 . Therefore, the smaller the resistance R connected between the coil and the capacitor, the better. Therefore, it is considered that if the width W of the coil itself is increased, the resistance R is reduced and a high Q value can be secured.

【0049】しかしながら、図11に示すQ値とコイル
の幅W(mm)との関係図から分かるように、コイルの
幅Wを広くしてもそれほどQ値は、高くならない。これ
は、コイルの幅を広くしても、信号(高周波)が、コイ
ルの内側を流れるためである。
However, as can be seen from the relationship diagram between the Q value and the coil width W (mm) shown in FIG. 11, even if the coil width W is increased, the Q value does not increase so much. This is because a signal (high frequency) flows inside the coil even when the width of the coil is increased.

【0050】従って、Q値を確保するためには、コイル
の高さT(プリント配線の膜厚)を確保することにより
抵抗Rを小さくする必要がある。図12に、Q値とコイ
ルの高さT(mm)との関係図を示す。
Therefore, in order to secure the Q value, it is necessary to reduce the resistance R by securing the coil height T (the thickness of the printed wiring). FIG. 12 shows a relationship diagram between the Q value and the coil height T (mm).

【0051】そこで、本発明によれば、コイルをプリン
ト配線により形成したので、コイル高さを容易に確保す
ることができ、高いQ値を得ることができる。
Therefore, according to the present invention, since the coil is formed by printed wiring, the coil height can be easily secured, and a high Q value can be obtained.

【0052】これに対し、例えば、半導体チップ内に、
コイルをAl配線等を用いて形成した場合には、その膜
厚を2μm程度しか確保することができない。一方、プ
リント配線であれば、15μm以上の配線を形成するこ
とが可能である。また、安価に形成することができる。
On the other hand, for example, in a semiconductor chip,
When the coil is formed using Al wiring or the like, it is only possible to secure a film thickness of about 2 μm. On the other hand, in the case of a printed wiring, it is possible to form a wiring of 15 μm or more. Further, it can be formed at low cost.

【0053】図13は、前述した1nH(a)、2nH
(b)、3nH(c)のコイルについて、Q値と周波数
(GHz)との関係を示した図である。図示するよう
に、1nH(a)、2nH(b)のコイルについて、4
GHzや5GHzの高周波数帯域で、高いQ値(80以
上)を得ることができた。なお、基板板厚0.4mm、
誘電率9.6、誘電正接0.001、電極導体3×10
7、電極膜厚0.015mm、電極幅0.080mmと
して、計算した。
FIG. 13 shows the above-mentioned 1nH (a), 2nH
(B) is a diagram showing the relationship between the Q value and the frequency (GHz) for the 3 nH (c) coil. As shown in the figure, for the 1 nH (a) and 2 nH (b) coils, 4
A high Q value (80 or more) could be obtained in a high frequency band of 5 GHz or 5 GHz. The board thickness is 0.4mm,
Dielectric constant 9.6, dielectric loss tangent 0.001, electrode conductor 3 × 10
7 , The calculation was performed assuming that the electrode thickness was 0.015 mm and the electrode width was 0.080 mm.

【0054】次に、Q値の目標値について説明する。例
えば、前述したGSMの規格では、位相雑音(C/N)
の目標値が−139dBc/Hzとなっている。この数
値が小さいほど雑音が小さいということとなる。今、こ
の目標値に余裕をみて、位相雑音の目標値を−142d
Bc/Hzとした場合、80程度のQ値が必要となる。
Next, the target value of the Q value will be described. For example, in the aforementioned GSM standard, the phase noise (C / N)
Is -139 dBc / Hz. The smaller the value, the smaller the noise. Now, with a margin for this target value, the target value of the phase noise is set to -142d.
In the case of Bc / Hz, a Q value of about 80 is required.

【0055】このC/Nを小さくするためには、発振回
路のQ値を高くする必要がある。なお、位相雑音の目標
値を−139dBc/Hz(GSM規格)とした場合、
40程度のQ値が必要となる。
In order to reduce the C / N, it is necessary to increase the Q value of the oscillation circuit. When the target value of the phase noise is -139 dBc / Hz (GSM standard),
A Q value of about 40 is required.

【0056】このように、高周波(3600MHz以
上)帯域では、60以上、望ましくは80以上のQ値を
確保する必要がある。
As described above, it is necessary to secure a Q value of 60 or more, preferably 80 or more in a high frequency (3600 MHz or more) band.

【0057】図14は、コイルの形状の例を示す図であ
る。図11においては、四角形状のコイルを示したが、
図14(a)に示すように、コイル形状を円形としても
よい。また、前述した通り、大きいL値を得るために
は、(b)に示すように、コイルをスパイラル状に形成
する必要がある。コイルの形状は、角部における抵抗を
回避するため、図14に示すような円形のものがより好
ましい。このように、コイル形状が円形やスパイラル状
であっても、プリント配線で形成すれば、容易に、また
安価に形成することができる。
FIG. 14 is a diagram showing an example of the shape of the coil. FIG. 11 shows a square coil,
As shown in FIG. 14A, the coil shape may be circular. Further, as described above, in order to obtain a large L value, it is necessary to form the coil in a spiral shape as shown in FIG. The shape of the coil is more preferably circular as shown in FIG. 14 in order to avoid resistance at the corners. Thus, even if the coil shape is circular or spiral, it can be formed easily and inexpensively if formed by printed wiring.

【0058】図15は、図3に示した、半導体チップ4
とコイル3aとの接続状態を示す図である。図15に示
すように、コイル3aは、半導体チップ4と半導体チッ
プ4の裏面に形成されているバンプ電極8を介して接続
される。
FIG. 15 shows the semiconductor chip 4 shown in FIG.
FIG. 5 is a diagram showing a connection state between the coil 3a and a coil 3a. As shown in FIG. 15, the coil 3a is connected to the semiconductor chip 4 via a bump electrode 8 formed on the back surface of the semiconductor chip 4.

【0059】このように、本実施の形態によれば、コイ
ル3aと半導体チップ4とをバンプ電極を介して接続し
たので、コイルとコンデンサの間に接続される抵抗Rを
小さくすることができ、Q値を高くすることができる。
As described above, according to the present embodiment, since the coil 3a and the semiconductor chip 4 are connected via the bump electrodes, the resistance R connected between the coil and the capacitor can be reduced. The Q value can be increased.

【0060】例えば、コイルとコンデンサとの間をワイ
ヤーを用いて接続した場合には、抵抗が高くなり、Q値
が低下してしまう。また、ワイヤーの長さのばらつきに
よって、L値がばらついてしまう。その結果、所望の周
波数を得ることができない。
For example, when the coil and the capacitor are connected using a wire, the resistance increases and the Q value decreases. In addition, the L value varies due to variations in the length of the wire. As a result, a desired frequency cannot be obtained.

【0061】図16は、図14(b)に示したコイル1
3と、半導体チップ14との接続状態を示す図である。
図15に示すように、コイル13は、半導体チップ14
と半導体チップ4の裏面に形成されているバンプ電極8
を介して接続される。このように、コイル形状がスパイ
ラル状であっても、バンプ電極を介して接続すれば、コ
イル端部と半導体チップとを容易に接続することができ
る。
FIG. 16 shows the coil 1 shown in FIG.
FIG. 3 is a diagram showing a connection state between the semiconductor chip 3 and a semiconductor chip 14.
As shown in FIG. 15, the coil 13 includes a semiconductor chip 14
And bump electrode 8 formed on the back surface of semiconductor chip 4
Connected via Thus, even if the coil shape is a spiral shape, if the connection is made via the bump electrode, the coil end and the semiconductor chip can be easily connected.

【0062】図17(a)(b)は、それぞれ図15お
よび図16に示す、コイルと半導体チップとの間の他の
接続方法を示す図である。図15および図16に示した
場合と、同様に、コイルは、半導体チップとバンプ電極
8を介して接続されるが、コイルが半導体チップの下部
に形成されている。このように、半導体チップの下部に
コイルを形成すれば、半導体チップ間を接続するプリン
ト配線や、チップ内の素子(LNA等)に接続された配
線を外部に引き出すためのプリント配線(例えば、図1
中の2、2a)を形成する領域を広く確保することがで
きる。
FIGS. 17A and 17B are diagrams showing another connection method between the coil and the semiconductor chip shown in FIGS. 15 and 16, respectively. Similarly to the case shown in FIGS. 15 and 16, the coil is connected to the semiconductor chip via the bump electrode 8, but the coil is formed below the semiconductor chip. As described above, if the coil is formed below the semiconductor chip, the printed wiring for connecting the semiconductor chips and the printed wiring for drawing out the wiring connected to the element (LNA or the like) in the chip to the outside (for example, FIG. 1
A large area for forming 2 and 2a) can be secured.

【0063】また、本実施の形態によれば、あらかじめ
種々のL値を有する複数のコイルをプリント基板に準備
することができ、これらのコイルを切り替えることによ
り複数の周波数帯域の信号に対応することができる。
According to the present embodiment, a plurality of coils having various L values can be prepared in advance on a printed circuit board, and by switching these coils, signals in a plurality of frequency bands can be handled. Can be.

【0064】図18(a)は、受信系VCO部(図1の
半導体チップ5周辺部)の上面図の他の例である。図1
8に示すように、インダクタの異なるコイル3c1、3
c2と、半導体チップ15内の回路との接続を切り替え
ることにより、2種の周波数帯域の信号(デュアルモー
ド)を形成することができる。
FIG. 18A is another example of a top view of the receiving VCO section (the periphery of the semiconductor chip 5 in FIG. 1). Figure 1
As shown in FIG. 8, coils 3c1, 3c3
By switching the connection between c2 and the circuit in the semiconductor chip 15, signals in two kinds of frequency bands (dual mode) can be formed.

【0065】また、図18(a)に示すコイル3c2
を、図18(b)に示す形状としてもよい。この場合、
2つのスパイラル状のコイルの接続部が、図5のノード
Aに対応する。
The coil 3c2 shown in FIG.
May be shaped as shown in FIG. in this case,
The connection between the two spiral coils corresponds to node A in FIG.

【0066】(実施の形態2)実施の形態1において
は、受信系および送信系回路(LNA、ミキサ、PL
L、VCO等)のうち、VCO回路以外の回路を、同一
半導体チップ内に形成したが、受信系回路と送信系回路
を別チップとしてもよい。
(Embodiment 2) In Embodiment 1, the reception system and transmission system circuit (LNA, mixer, PL
L, VCO, etc.), circuits other than the VCO circuit are formed in the same semiconductor chip, but the receiving system circuit and the transmitting system circuit may be formed as separate chips.

【0067】図19は、本発明の実施の形態2である半
導体装置を示す平面図である。本実施の形態の半導体装
置の製造方法は、実施の形態1の半導体チップ6が、半
導体チップ26aと26bに分割されて、パッケージ基
板1に実装される他は同じであるためその説明を省略す
る。
FIG. 19 is a plan view showing a semiconductor device according to the second embodiment of the present invention. The manufacturing method of the semiconductor device of the present embodiment is the same as that of the first embodiment except that the semiconductor chip 6 is divided into the semiconductor chips 26a and 26b and mounted on the package substrate 1, and therefore the description thereof is omitted. .

【0068】また、実施の形態1の場合と同様に、半導
体チップ4には、送信系VCO回路を構成する素子(L
1、C1、T1等)のうち、コイルL1(L2)以外の
素子が形成されている。また、受信系VCO回路を構成
する素子(L1、C1、T1等)のうち、コイルL1
(L2)以外の素子が形成されている。また、VCO回
路を構成するコイルL1(L2)は、パッケージ基板上
にプリント配線として形成されている。従って、実施の
形態1の場合と同様に、Q値を確保でき、VCO回路の
信頼性を高めることができる。
As in the first embodiment, the semiconductor chip 4 includes elements (L
1, C1, T1, etc.) other than the coil L1 (L2). Further, among the elements (L1, C1, T1, etc.) constituting the receiving system VCO circuit, the coil L1
Elements other than (L2) are formed. Further, the coil L1 (L2) constituting the VCO circuit is formed as a printed wiring on the package substrate. Therefore, as in the case of the first embodiment, the Q value can be secured, and the reliability of the VCO circuit can be improved.

【0069】次に、半導体チップ26aには、RF信号
処理に必要な他の回路、例えば、LNA(low noise am
plifier)、ミキサ、PLL(phase locked loop)等の
うち、送信系の回路(1024)「が形成され、半導体
チップ26bには、受信系の回路(1005)が形成さ
れる。
Next, other circuits required for RF signal processing, for example, LNA (low noise
A transmitter circuit (1024) is formed among a plifier, a mixer, a PLL (phase locked loop), and the like, and a reception circuit (1005) is formed on the semiconductor chip 26b.

【0070】図20に、これらの回路の一例を示す。FIG. 20 shows an example of these circuits.

【0071】受信系回路(1005)は、LNA(10
06)、ミキサ(1007)、利得変換増幅器(100
9)、低域通過フィルタ(1010)、90°位相差を
発生させるローカル信号用分周器(1012)、PLL
(1011)等から構成される。
The receiving circuit (1005) is connected to the LNA (10
06), mixer (1007), gain conversion amplifier (100
9), a low-pass filter (1010), a frequency divider for local signal (1012) for generating a 90 ° phase difference, a PLL
(1011) and the like.

【0072】送信回路(1024)は、変調回路(10
18)、中間周波(IF)利得可変増幅器(102
1)、IFフィルタ(1022)、送信ミキサ(102
0)、RF利得可変増幅器(1019)、中間周波VC
O(1016)、中間周波PLL回路(1017)、9
0°位相差発生用分周器(1014)、ローカル信号用
分周器(1015)より構成される。
The transmitting circuit (1024) includes a modulating circuit (10
18), an intermediate frequency (IF) variable gain amplifier (102
1), IF filter (1022), transmission mixer (102)
0), variable RF gain amplifier (1019), intermediate frequency VC
O (1016), intermediate frequency PLL circuit (1017), 9
It comprises a 0 ° phase difference generating frequency divider (1014) and a local signal frequency divider (1015).

【0073】VCO(1013)は、受信周波数の2倍
で発振する。受信回路内では、分周器(1012)にて
2分周することで、90°位相のずれた受信周波数と同
じ周波数を持つローカル信号を発生する。LNA(10
06)にて増幅された信号は、ミキサ(1007)にて
同じ周波数を持つローカル信号と掛け合わされることで
ベースバンド信号に変換される。ベースバンド信号は、
信号レベルに応じて利得可変増幅器にて増幅され、妨害
波は、低域通過フィルタにて除去され、次段のベースバ
ンド信号処理回路に送られる。
The VCO (1013) oscillates at twice the reception frequency. In the receiving circuit, a frequency divider (1012) divides the frequency by 2 to generate a local signal having the same frequency as the receiving frequency shifted by 90 °. LNA (10
The signal amplified in 06) is converted into a baseband signal by being multiplied by a local signal having the same frequency in a mixer (1007). The baseband signal is
The signal is amplified by the variable gain amplifier in accordance with the signal level, and the interfering wave is removed by the low-pass filter and sent to the next-stage baseband signal processing circuit.

【0074】送信回路は、ベースバンド信号処理回路よ
り、ベースバンド信号を受け取り変調器(1018)に
て中間周波信号に変換される。中間周波信号生成時に発
生する高調波は、IFフィルタ(1022)により除去
され、送信ミキサ(1020)によりRF信号に変換さ
れる。信号レベルは、中間周波(IF)利得可変増幅器
(1021)、RF利得可変増幅器(1019)の両方
を用いて制御する。送信回路の出力は、電力増幅器(1
003)により増幅され、アイソレータ(1023)を
介して分波器(1002)に接続される。分波器は送信
帯域、受信帯域を通過帯域とするフィルタの組合せで構
成され、送信信号が受信信号に漏れ込むのを抑制してい
る。ここで、受信系回路と送信系回路は、同時に動作し
得る。
The transmission circuit receives the baseband signal from the baseband signal processing circuit and converts it into an intermediate frequency signal by the modulator (1018). Harmonics generated when the intermediate frequency signal is generated are removed by the IF filter (1022), and are converted into RF signals by the transmission mixer (1020). The signal level is controlled using both the intermediate frequency (IF) variable gain amplifier (1021) and the variable RF gain amplifier (1019). The output of the transmission circuit is a power amplifier (1
003), and is connected to the duplexer (1002) via the isolator (1023). The duplexer is configured by a combination of filters having a transmission band and a reception band as pass bands, and suppresses a transmission signal from leaking into a reception signal. Here, the reception system circuit and the transmission system circuit can operate simultaneously.

【0075】このように、本実施の形態においては、受
信系回路と送信系回路とを、別チップとし、2つの回路
のアイソレーションを高め、送信信号の受信回路への漏
れ込みを抑制することで、受信回路の感度劣化を防止す
ることができる。
As described above, in the present embodiment, the receiving system circuit and the transmitting system circuit are provided as separate chips, the isolation between the two circuits is increased, and the leakage of the transmission signal into the receiving circuit is suppressed. Thus, it is possible to prevent the sensitivity of the receiving circuit from deteriorating.

【0076】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment and can be variously modified without departing from the gist of the invention. Needless to say,

【0077】[0077]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0078】発振回路のインダクタをプリント配線で形
成したので、コイルを形成する配線の膜厚を確保でき、
発振回路のQ値を上げることができる。
Since the inductor of the oscillation circuit is formed by printed wiring, the film thickness of the wiring forming the coil can be secured.
The Q value of the oscillation circuit can be increased.

【0079】また、前記半導体チップとプリント配線と
を半導体チップ裏面に形成されたバンプ電極を介して接
続すれば、インダクタと半導体チップ内に形成されるコ
ンデンサとの間の抵抗を下げることができ、発振回路の
Q値を上げることができる。
Further, if the semiconductor chip and the printed wiring are connected via bump electrodes formed on the back surface of the semiconductor chip, the resistance between the inductor and the capacitor formed in the semiconductor chip can be reduced. The Q value of the oscillation circuit can be increased.

【0080】送信回路および受信回路のうち発振回路以
外の回路と発振回路を別チップとしたので、発振回路か
ら出力される信号と、発振回路以外の回路に入出力され
る信号との共振を防止することができる。
Since the circuit other than the oscillation circuit and the oscillation circuit of the transmission circuit and the reception circuit are formed on separate chips, resonance between a signal output from the oscillation circuit and a signal input / output to a circuit other than the oscillation circuit is prevented. can do.

【0081】インダクタとなるプリント配線上に発信回
路を構成するインダクタ以外の素子が形成された半導体
チップを搭載したので、コイルを形成する配線の膜厚を
確保でき、Q値の高い発振回路を有する半導体装置を製
造することができる。
Since the semiconductor chip on which elements other than the inductor constituting the transmission circuit are formed is mounted on the printed wiring serving as the inductor, the thickness of the wiring forming the coil can be ensured, and an oscillation circuit having a high Q value is provided. A semiconductor device can be manufactured.

【0082】また、前記半導体チップとプリント配線と
を半導体チップ裏面に形成されたバンプ電極を介して接
続すれば、インダクタのL値のばらつきを防止でき、Q
値の高い発振回路を得ることができる。
Further, if the semiconductor chip and the printed wiring are connected via bump electrodes formed on the back surface of the semiconductor chip, variations in the L value of the inductor can be prevented.
An oscillation circuit with a high value can be obtained.

【0083】また、支持基板上に、L値の異なる(2種
以上の)インダクタとなるプリント配線を支持基板上に
準備しておけば、これらの配線を切り替えることによっ
て、2種以上の周波数帯域に対応することができる。
If printed wirings serving as inductors (two or more types) having different L values are prepared on the supporting substrate, by switching these wirings, two or more types of frequency bands can be obtained. Can be handled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1である半導体装置の製造
工程を示す基板の上面図である。
FIG. 1 is a top view of a substrate showing a manufacturing step of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の実施の形態1である半導体装置の製造
工程を示す基板の断面図である。
FIG. 2 is a cross-sectional view of the substrate showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図3】本発明の実施の形態1である半導体装置の製造
工程を示す基板の上面図である。
FIG. 3 is a top view of the substrate showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図4】本発明の実施の形態1である半導体装置の製造
工程を示す基板の断面図である。
FIG. 4 is a cross-sectional view of the substrate showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図5】VCO回路の構成の一例を示す図である。FIG. 5 is a diagram illustrating an example of a configuration of a VCO circuit.

【図6】RF信号処理部の回路構成の一例を示す図であ
る。
FIG. 6 is a diagram illustrating an example of a circuit configuration of an RF signal processing unit.

【図7】本発明の実施の形態1である半導体装置の製造
工程を示す基板の上面図である。
FIG. 7 is a top view of the substrate, showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図8】本発明の実施の形態1である半導体装置の製造
工程を示す基板の断面図である。
FIG. 8 is a sectional view of the substrate, showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図9】本発明の実施の形態1である半導体装置の製造
工程を示す基板の断面図である。
FIG. 9 is a cross-sectional view of the substrate, illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図10】本発明の実施の形態1である半導体装置のコ
イルを示す図である。
FIG. 10 is a diagram illustrating a coil of the semiconductor device according to the first embodiment of the present invention;

【図11】発振回路のQ値とコイルの幅Wとの関係を示
す図である。
FIG. 11 is a diagram illustrating a relationship between a Q value of an oscillation circuit and a width W of a coil.

【図12】発振回路のQ値とコイルの高さTとの関係を
示す図である。
FIG. 12 is a diagram illustrating a relationship between a Q value of an oscillation circuit and a height T of a coil.

【図13】発振回路のQ値と周波数との関係を示す図で
ある。
FIG. 13 is a diagram illustrating a relationship between a Q value and a frequency of an oscillation circuit.

【図14】コイルの形状の例を示す図である。FIG. 14 is a diagram illustrating an example of a shape of a coil.

【図15】半導体チップとコイルとの接続状態を示す図
である。
FIG. 15 is a diagram showing a connection state between a semiconductor chip and a coil.

【図16】半導体チップとコイルとの接続状態を示す図
である。
FIG. 16 is a diagram showing a connection state between a semiconductor chip and a coil.

【図17】半導体チップとコイルとの接続状態を示す図
である。
FIG. 17 is a diagram showing a connection state between a semiconductor chip and a coil.

【図18】半導体チップとL値の異なるコイルとの接続
状態を示す図である。
FIG. 18 is a diagram showing a connection state between a semiconductor chip and coils having different L values.

【図19】本発明の実施の形態2である半導体装置の製
造工程を示す基板の上面図である。
FIG. 19 is a top view of a substrate showing a manufacturing step of the semiconductor device according to the second embodiment of the present invention;

【図20】本発明の実施の形態2であるRF信号処理部
の回路構成の一例を示す図である。
FIG. 20 is a diagram illustrating an example of a circuit configuration of an RF signal processing unit according to the second embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 パッケージ基板 2 プリント配線 2a 接続部 3 プリント配線(コイル) 3a、3b、3c コイル 3c1、3c2 コイル 4 半導体チップ 5 半導体チップ 6 半導体チップ 8 バンプ電極 10 アンダーフィル材 11 ハンダボール 15 半導体チップ 26a 半導体チップ 26b 半導体チップ 101、102 LNA(低雑音増幅器) 106、107、131、132、137、138 低
減通過フィルタ 108、109 可変利得増幅器 110 直流オフセット電圧校正回路 103、104、123、126 ミキサ 105、115、116、117、118、119、1
20 分周器 111、114、128、129 VCO 112、113 PLL 121、122 切り替えスイッチ 127 位相比較器 130 電力増幅器 133、134 帯域通過フィルタ 135 アンテナスイッチ 136 アンテナ 139 可変利得低減通過フィルタ 140 IC内臓回路 C1、C2 可変容量コンデンサ C3、C4、C5、C6 コンデンサ A〜G ノード L1、L2 コイル R1、R2 抵抗 T1、T2 トランジスタ T コイルの高さ W コイルの幅
DESCRIPTION OF SYMBOLS 1 Package board 2 Printed wiring 2a Connection part 3 Printed wiring (coil) 3a, 3b, 3c Coil 3c1, 3c2 Coil 4 Semiconductor chip 5 Semiconductor chip 6 Semiconductor chip 8 Bump electrode 10 Underfill material 11 Solder ball 15 Semiconductor chip 26a Semiconductor chip 26b Semiconductor chips 101, 102 LNA (low noise amplifier) 106, 107, 131, 132, 137, 138 Low pass filter 108, 109 Variable gain amplifier 110 DC offset voltage calibration circuit 103, 104, 123, 126 Mixer 105, 115, 116, 117, 118, 119, 1
20 frequency divider 111, 114, 128, 129 VCO 112, 113 PLL 121, 122 switch 127 phase comparator 130 power amplifier 133, 134 bandpass filter 135 antenna switch 136 antenna 139 variable gain reduction pass filter 140 IC internal circuit C1 , C2 Variable capacitors C3, C4, C5, C6 Capacitors A to G Node L1, L2 Coil R1, R2 Resistance T1, T2 Transistor T Coil height W Coil width

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 博志 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 田中 聡 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroshi Mori 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Within the Semiconductor Group, Hitachi, Ltd. Address: Central Research Laboratory, Hitachi, Ltd.

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】 支持基板上に形成されたプリント配線
と、 プリント配線上に実装された半導体チップを有する半導
体装置であって、 前記プリント配線は、発振回路を構成するインダクタと
なる配線を含み、 前記半導体チップは、発信回路を構成するコンデンサを
含んでいることを特徴とする半導体装置。
1. A semiconductor device having a printed wiring formed on a support substrate, and a semiconductor chip mounted on the printed wiring, wherein the printed wiring includes wiring serving as an inductor constituting an oscillation circuit, The semiconductor device according to claim 1, wherein the semiconductor chip includes a capacitor constituting a transmission circuit.
【請求項2】 発振回路を有する半導体装置であって、 前記発振回路を構成するインダクタ以外の素子が形成さ
れた半導体チップと、 前記半導体チップが実装される支持基板であって、プリ
ント配線が形成された支持基板と、を有し、 前記発振回路を構成するインダクタがプリント配線で形
成されていることを特徴とする半導体装置。
2. A semiconductor device having an oscillation circuit, comprising: a semiconductor chip on which elements other than an inductor constituting the oscillation circuit are formed; and a support substrate on which the semiconductor chip is mounted, wherein a printed wiring is formed. And a support substrate, wherein an inductor constituting the oscillation circuit is formed by printed wiring.
【請求項3】 前記半導体チップとプリント配線とは、
半導体チップ裏面に形成されたバンプ電極を介して接続
されていることを特徴とする請求項2記載の半導体装
置。
3. The semiconductor chip and the printed wiring,
3. The semiconductor device according to claim 2, wherein the semiconductor device is connected via a bump electrode formed on a back surface of the semiconductor chip.
【請求項4】 前記プリント配線は、膜厚15μm以上
であることを特徴とする請求項2記載の半導体装置。
4. The semiconductor device according to claim 2, wherein said printed wiring has a thickness of 15 μm or more.
【請求項5】 前記発振回路の周波数は、4GHz以上
であることを特徴とする請求項2記載の半導体装置。
5. The semiconductor device according to claim 2, wherein the oscillation circuit has a frequency of 4 GHz or more.
【請求項6】 前記発振回路のQ値は、60以上である
ことを特徴とする請求項2記載の半導体装置。
6. The semiconductor device according to claim 2, wherein a Q value of said oscillation circuit is 60 or more.
【請求項7】 前記半導体装置は、移動体通信装置に用
いられることを特徴とする請求項2記載の半導体装置。
7. The semiconductor device according to claim 2, wherein said semiconductor device is used for a mobile communication device.
【請求項8】 送信回路、受信回路および発振回路を有
する半導体装置であって、 前記送信回路および受信回路が形成された第1の半導体
チップと、 前記発振回路を構成するインダクタ以外の素子が形成さ
れた第2の半導体チップと、 前記第1および第2の半導体チップが実装される支持基
板であって、プリント配線が形成された支持基板と、を
有し、 前記発振回路を構成するインダクタがプリント配線で形
成されていることを特徴とする半導体装置。
8. A semiconductor device having a transmission circuit, a reception circuit, and an oscillation circuit, wherein a first semiconductor chip on which the transmission circuit and the reception circuit are formed, and an element other than an inductor that forms the oscillation circuit are formed. And a support substrate on which the first and second semiconductor chips are mounted, the support substrate having printed wiring formed thereon. A semiconductor device characterized by being formed by printed wiring.
【請求項9】 前記第1のチップは、送信回路が形成さ
れた第3の半導体チップと、受信回路が形成された第4
の半導体チップとに分割されていることを特徴とする請
求項8記載の半導体装置。
9. The first chip includes a third semiconductor chip on which a transmission circuit is formed and a fourth semiconductor chip on which a reception circuit is formed.
9. The semiconductor device according to claim 8, wherein the semiconductor device is divided into a semiconductor chip and a semiconductor chip.
【請求項10】 前記送信回路と受信回路とは、同時動
作可能な回路であることを特徴とする請求項9記載の半
導体装置。
10. The semiconductor device according to claim 9, wherein said transmission circuit and said reception circuit are circuits capable of operating simultaneously.
【請求項11】 それぞれが、同時に動作し得る送信回
路および受信回路を有する半導体装置であって、 前記送信回路が形成された第1の半導体チップと、 前記受信回路が形成された第2の半導体チップと、を有
することを特徴とする半導体装置。
11. A semiconductor device having a transmitting circuit and a receiving circuit that can operate simultaneously, wherein: a first semiconductor chip on which the transmitting circuit is formed; and a second semiconductor on which the receiving circuit is formed. And a chip.
【請求項12】 その上面に、発振回路を構成するイン
ダクタとなる配線を有するプリント配線が形成された支
持基板を準備する工程と、 前記支持基板上に、発信回路を構成するコンデンサが形
成された半導体チップを搭載する工程であって、前記半
導体チップと前記プリント配線とを電気的に接続する工
程と、 を有することを特徴とする半導体装置の製造方法。
12. A step of preparing a support substrate on which a printed wiring having a wiring serving as an inductor forming an oscillation circuit is formed, and a capacitor forming an oscillation circuit is formed on the support substrate. A method of manufacturing a semiconductor device, comprising: mounting a semiconductor chip, and electrically connecting the semiconductor chip and the printed wiring.
【請求項13】 その上面に、発振回路を構成するイン
ダクタとなる配線を有するプリント配線が形成された支
持基板を準備する工程と、 前記支持基板上に、発信回路を構成するインダクタ以外
の素子が形成された半導体チップを搭載する工程であっ
て、前記半導体チップと前記プリント配線とを電気的に
接続する工程と、 を有することを特徴とする半導体装置の製造方法。
13. A step of preparing a support substrate on which a printed wiring having a wiring serving as an inductor forming an oscillation circuit is formed on an upper surface thereof, wherein an element other than the inductor forming a transmission circuit is provided on the support substrate. A method of manufacturing a semiconductor device, comprising: mounting the formed semiconductor chip, and electrically connecting the semiconductor chip and the printed wiring.
【請求項14】 前記プリント配線は、インダクタとな
る配線を複数有し、前記インダクタとなる配線のL値が
2種以上であることを特徴とする請求項13記載の半導
体装置の製造方法。
14. The method of manufacturing a semiconductor device according to claim 13, wherein said printed wiring has a plurality of wirings serving as inductors, and said wirings serving as inductors have two or more L values.
【請求項15】 前記半導体チップとプリント配線と
は、半導体チップ裏面に形成されたバンプ電極を介して
接続されることを特徴とする請求項13記載の半導体装
置の製造方法。
15. The method according to claim 13, wherein the semiconductor chip and the printed wiring are connected via a bump electrode formed on a back surface of the semiconductor chip.
【請求項16】 前記プリント配線は、膜厚15μm以
上であることを特徴とする請求項13記載の半導体装置
の製造方法。
16. The method according to claim 13, wherein the thickness of the printed wiring is 15 μm or more.
【請求項17】 前記発振回路の周波数は、4GHz以
上であることを特徴とする請求項13記載の半導体装置
の製造方法。
17. The method according to claim 13, wherein a frequency of the oscillation circuit is 4 GHz or more.
【請求項18】 前記発振回路のQ値は、60以上であ
ることを特徴とする請求項13記載の半導体装置の製造
方法。
18. The method according to claim 13, wherein a Q value of the oscillation circuit is 60 or more.
【請求項19】 前記半導体装置の製造方法は、 さらに、前記半導体装置を移動体通信装置に組み込む工
程を有することを特徴とする請求項13記載の半導体装
置の製造方法。
19. The method according to claim 13, further comprising the step of incorporating the semiconductor device into a mobile communication device.
【請求項20】 その上面に、発振回路を構成するイン
ダクタとなる配線を有するプリント配線が形成された支
持基板を準備する工程と、 前記支持基板上に、第1の半導体チップおよび第2の半
導体チップであって、 前記送信回路および受信回路のうち発振回路以外の回路
が形成された第1の半導体チップと、 前記発信回路を
構成するコンデンサが形成された第2の半導体チップを
搭載する工程であって、前記半導体チップと前記プリン
ト配線とを電気的に接続する工程と、 を有することを特徴とする半導体装置の製造方法。
20. A step of preparing a support substrate on which a printed wiring having a wiring serving as an inductor constituting an oscillation circuit is formed, and a first semiconductor chip and a second semiconductor on the support substrate. A step of mounting a first semiconductor chip on which a circuit other than an oscillation circuit out of the transmission circuit and the reception circuit is formed, and a second semiconductor chip on which a capacitor forming the transmission circuit is formed. And a step of electrically connecting the semiconductor chip and the printed wiring.
【請求項21】 前記第1および第2の半導体チップと
プリント配線とは、これらの半導体チップ裏面に形成さ
れたバンプ電極を介して接続されることを特徴とする請
求項20記載の半導体装置の製造方法。
21. The semiconductor device according to claim 20, wherein the first and second semiconductor chips and the printed wiring are connected via bump electrodes formed on the back surfaces of the semiconductor chips. Production method.
【請求項22】 前記プリント配線は、インダクタとな
る配線を複数有し、前記インダクタとなる配線のL値が
2種以上であることを特徴とする請求項20記載の半導
体装置の製造方法。
22. The method of manufacturing a semiconductor device according to claim 20, wherein said printed wiring has a plurality of wirings serving as inductors, and said wirings serving as inductors have two or more L values.
【請求項23】 前記プリント配線は、膜厚15μm以
上であることを特徴とする請求項20記載の半導体装置
の製造方法。
23. The method according to claim 20, wherein the printed wiring has a thickness of 15 μm or more.
【請求項24】 前記発振回路の周波数は、4GHz以
上であることを特徴とする請求項20記載の半導体装置
の製造方法。
24. The method according to claim 20, wherein the frequency of the oscillation circuit is 4 GHz or more.
【請求項25】 前記発振回路のQ値は、60以上であ
ることを特徴とする請求項20記載の半導体装置の製造
方法。
25. The method according to claim 20, wherein a Q value of the oscillation circuit is 60 or more.
【請求項26】 前記半導体装置の製造方法は、 さらに、前記半導体装置を移動体通信装置に組み込む工
程を有することを特徴とする請求項20記載の半導体装
置の製造方法。
26. The method of manufacturing a semiconductor device according to claim 20, wherein the method of manufacturing a semiconductor device further comprises a step of incorporating the semiconductor device into a mobile communication device.
JP2001047833A 2001-02-23 2001-02-23 Semiconductor device and its manufacturing method Pending JP2002252324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047833A JP2002252324A (en) 2001-02-23 2001-02-23 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047833A JP2002252324A (en) 2001-02-23 2001-02-23 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002252324A true JP2002252324A (en) 2002-09-06

Family

ID=18909185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047833A Pending JP2002252324A (en) 2001-02-23 2001-02-23 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002252324A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060342A (en) * 2006-08-31 2008-03-13 Fujitsu Ltd Electronic component module and method for manufacturing the same
US7768790B2 (en) 2004-02-13 2010-08-03 Keio University Electronic circuit
JP2012529245A (en) * 2009-06-03 2012-11-15 クゥアルコム・インコーポレイテッド Apparatus and method for frequency generation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768790B2 (en) 2004-02-13 2010-08-03 Keio University Electronic circuit
JP2008060342A (en) * 2006-08-31 2008-03-13 Fujitsu Ltd Electronic component module and method for manufacturing the same
JP2012529245A (en) * 2009-06-03 2012-11-15 クゥアルコム・インコーポレイテッド Apparatus and method for frequency generation
JP2013211854A (en) * 2009-06-03 2013-10-10 Qualcomm Inc Apparatus and method for frequency generation
US8810322B2 (en) 2009-06-03 2014-08-19 Qualcomm Incorporated Apparatus and method for frequency generation
KR101432208B1 (en) * 2009-06-03 2014-08-22 퀄컴 인코포레이티드 Apparatus and method for frequency generation

Similar Documents

Publication Publication Date Title
US7508898B2 (en) Programmable radio transceiver
JP3475037B2 (en) transceiver
US7209011B2 (en) Method and apparatus for synthesizing high-frequency signals for wireless communications
US7580684B2 (en) Programmable radio transceiver
US6731182B2 (en) Voltage-controlled oscillator and communication apparatus employing the same
JP2004529558A (en) Tunable voltage controlled oscillator
US20020149443A1 (en) Tunable voltage controlled oscillator
US7586381B2 (en) User-definable, low cost, low phase hit and spectrally pure tunable oscillator
JP2005072031A (en) Semiconductor device for high frequency, electronic component for communication, and radio communication system
US6628170B2 (en) Low noise amplifier
US7095999B2 (en) Signal processing semiconductor integrated circuit device
US6169461B1 (en) High-frequency oscillating circuit
US20060049883A1 (en) Oscillator and an integrated circuit
EP1634371B1 (en) Low pass filter and electronic device
JPH1065442A (en) Balanced semiconductor integrated circuit
Darabi et al. A dual-mode 802.11 b/bluetooth radio in 0.35-/spl mu/m CMOS
JPH05275924A (en) High frequency oscillation circuit
US20070126083A1 (en) Semiconductor device
US20060043425A1 (en) Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance
JP2002252324A (en) Semiconductor device and its manufacturing method
US20070202832A1 (en) Wireless communication system
US20010043125A1 (en) Oscillator
JP2004056720A (en) Voltage controlled oscillator, high frequency receiver using the same, and high frequency transmitter
JP2007158738A (en) Semiconductor integrated circuit device for communication and radio communication system
JP2007189607A (en) Mixer circuit, and semiconductor integrated circuit for communication