JP2002246455A - 静電チャックの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】シリコン半導体、化合物半導体、フラットパネ
ルディスプレイ、ハードディスク、ソーフィルターその
他の電子デバイス等の製造プロセスに好適に用いられる
静電チャックを提供する。 【構成】絶縁基材上に導体電極を所定パターンに形成し
た被成膜体（６）を、プラズマＣＶＤ炉（１０）内に
て、炭化水素化合物（ＣｘＨｙ）のｘが１〜１０の範囲
にあり且つｙが２〜２２の範囲にあるものをプラズマ放
電によりイオン化した後２５０μｓｅｃ以下のアフター
グロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を
印加することにより炭化水素イオンを絶縁基材およびそ
の上の導体電極表面に加速衝突させて、１０^８〜１０
^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素
（ＤＬＣ）を主成分とする被膜層を導体電極表面に被覆
形成して静電チャックを製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン半導体、
化合物半導体、液晶等のフラットパネルディスプレイ
（ＦＰＤ）、ハードディスク、ソーフィルターその他の
電子デバイスの製造プロセスに好適に用いられる静電チ
ャックの製造方法に関する。

【０００２】

【従来の技術】シリコン半導体、化合物半導体、液晶等
のフラットパネルディスプレイ、ハードディスク、ソー
フィルターその他の電子デバイスの製造プロセスにおい
て、ドライエッチングやＰＶＤ（物理的気相蒸着法）、
ＣＶＤ（化学的気相蒸着法）等を行う際に対象物（シリ
コンウエハー）を固定するために静電チャックが広く用
いられている。

【０００３】静電チャックは、たとえば図１に示すよう
に、グラファイト板１の周囲をＰＢＮ（熱分解窒化ホウ
素）等の絶縁層２で被覆してなる絶縁基材上にＰＧ等の
導体で電極３を所定パターンで配置し、これらを被膜層
４で被覆した構成を有している。あるいは、酸化物や窒
化物等のセラミックスを絶縁基材とし、この上に高融点
モリブデン、タングステン等の導体を電極３とし、これ
らを被膜層４で被覆した構成としてもよい。図示しない
が、電極３の両端は端子を通じて電源に接続されてい
る。

【０００４】この構成の静電チャックにおいて、表面
（チャック面）上にシリコンウエハー等の被吸着物５を
載置して、電極端子間に電圧を印加するとクーロン力が
発生し、被吸着物５をチャックすることができる。ま
た、この構成では静電チャックがヒータを兼ねており、
適正なチャック吸引力を発揮させるとともに所定プロセ
スを最適温度に維持するために被吸着物５を均一に加熱
している。

【０００５】なお、図１は双極型静電チャックの構成例
を示すものであり、単極型静電チャックにおいては、絶
縁基材上に単一の導体電極を配置したものを被膜層で被
覆した構成を有し、電極と、表面に載置した被吸着物と
の間に電圧印加することによってチャックする。

【０００６】静電チャックにおける上記被膜層は、１０
^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を持つことが
好ましい。被膜層に上記範囲の電気抵抗率を持たせるこ
とにより、電極と被吸着物との間に極微弱電流が流れる
ことを許容し、ジョンソンラーベック効果によりチャッ
ク吸引力が大幅に増大する。また、被吸着物の離脱時間
短縮にも有用である。

【０００７】この観点より、本出願人は、ＣＶＤを用い
てＰＢＮに微量のカーボンを含有させて被膜層４とする
ことにより上記範囲の電気抵抗率を与える手法を発案
し、特許第２７５６９４４号を取得した。この方法によ
れば、ＰＢＮ成形のための反応ガス（たとえば三塩化ホ
ウ素＋アンモニア）に加えてカーボン添加のために必要
なガス（たとえばメタン）を減圧高温ＣＶＤ炉内に導入
し、微量カーボンを含有するＰＢＮ成形体を得ること
で、上記範囲の電気抵抗率を有する被膜層が形成され
る。

【０００８】

【発明が解決しようとする課題】ところで、静電チャッ
クの被膜層は、上記範囲の電気抵抗率を持つことが望ま
れるだけでなく、平滑性、薄膜性、低摩擦性、パーティ
クル発生抑制のための耐摩耗性等も重要な要求性能であ
る。また、図１に示すようにヒータを兼ねる場合には、
熱伝導率、赤外線透過性等のヒータとしての要求性能も
満たす必要がある。

【０００９】特許第２７５６９４４号ではＣＶＤ法によ
り微量のカーボンを添加したＰＢＮ（Ｃ−ＰＢＮ）で被
膜層を形成しており、概ね満足すべき性能を発揮し得る
ものであるが、Ｃ−ＰＢＮは一部非晶質を含むものの概
して結晶質であるため、基材から層剥離しやすく耐久性
が若干劣ること、被膜層から結晶が脱離してパーティク
ルの発生原因となること、複数の反応ガスによる化学反
応となるためカーボン含有量を厳密にコントロールする
ためにはプロセス制御が複雑であり、電気抵抗率にもバ
ラツキが生じやすいこと、膜厚が不均一になりやすいた
め製品化には表面研磨が必要であること、等の問題があ
った。

【００１０】

【課題を解決するための手段】本発明者は、静電チャッ
クにおける被膜層としての各種要求性能を高次元で満た
すことのできる材料として、ダイアモンドライクカーボ
ン（ＤＬＣ）と呼ばれる非晶質炭素に着目した。

【００１１】ＤＬＣは、炭素同位体の一種としてグラフ
ァイト構造（ｓｐ２）とダイアモンド構造（ｓｐ３）と
が混在した構造を有し、したがって、電気抵抗率につい
ても、導電性のグラファイト（電気抵抗率＝１０^−３Ω
・ｃｍ付近）と非導電性のダイアモンド（電気抵抗率＝
約１０^１２〜１０^１６Ω・ｃｍ）の中間的数値である約
１０^８〜１０^１３Ω・ｃｍの範囲を持たせることが容易
である。さらに、ＤＬＣは平滑性、薄膜性、低摩擦性等
に優れ、非晶質であることから各種成膜工程で問題とな
っているパーティクル発生極小化のための要求性能であ
る耐摩耗性等にも優れるため静電チャックの被膜層とし
て好適であり、また、熱伝導率、赤外線透過性等のヒー
タ適性にも優れている。

【００１２】ＤＬＣは、その耐摩耗性や硬質性を利用し
て切削工具や金型に用いられ、また、ハードディスクや
ＶＴＲ磁気テープ等の電子部品にも使用されているが、
出願人の知る限り、静電チャックの被膜層として使用し
た例は過去にない。

【００１３】本発明は上記知見に基づいてさらに実験と
研究を重ねた結果完成したものであり、請求項１にかか
る本発明は、絶縁基材上に導体電極を所定パターンに形
成し、プラズマＣＶＤ炉内にて、炭化水素化合物（Ｃｘ
Ｈｙ）のｘが１〜１０の範囲にあり且つｙが２〜２２の
範囲にあるものを高周波プラズマ放電によりイオン化し
た後所定のパルス電圧を印加することにより炭化水素イ
オンを絶縁基材およびその上の導体電極表面に加速衝突
させて、１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率
を有する非晶質炭素を主成分とする被膜層を導体電極表
面に被覆形成することを特徴とする静電チャックの製造
方法である。

【００１４】請求項２にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、プラズマＣＶＤ炉内
にて、炭化水素化合物をプラズマ放電によりイオン化し
た後−１ｋＶ〜−２０ｋＶのパルス電圧を印加すること
により炭化水素イオンを絶縁基材およびその上の導体電
極表面に加速衝突させて、１０^８〜１０^１３Ω・ｃｍの
範囲の電気抵抗率を有する非晶質炭素を主成分とする被
膜層を導体電極表面に被覆形成することを特徴とする静
電チャックの製造方法である。

【００１５】請求項３にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、プラズマＣＶＤ炉内
にて、炭化水素化合物をプラズマ放電によりイオン化し
た後２５０μｓｅｃ以下のアフターグロータイム内に所
定のパルス電圧を印加することにより炭素水素イオンを
絶縁基材およびその上の導体電極表面に加速衝突させ
て、１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有
する非晶質炭素を主成分とする被膜層を導体電極表面に
被覆形成することを特徴とする静電チャックの製造方法
である。

【００１６】請求項４にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、プラズマＣＶＤ炉内
にて、炭化水素化合物（ＣｘＨｙ）のｘが１〜１０の範
囲にあり且つｙが２〜２２の範囲にあるものをプラズマ
放電によりイオン化した後２５０μｓｅｃ以下のアフタ
ーグロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧
を印加することにより炭化水素イオンを絶縁基材および
その上の導体電極表面に加速衝突させて、１０^８〜１０
^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を
主成分とする被膜層を導体電極表面に被覆形成すること
を特徴とする静電チャックの製造方法である。

【００１７】請求項５にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、被膜層を導体電極表
面に被覆形成した後、これをプラズマＣＶＤ炉内にて、
炭化水素化合物（ＣｘＨｙ）のｘが１〜１０の範囲にあ
り且つｙが２〜２２の範囲にあるものをプラズマ放電に
よりイオン化した後所定のパルス電圧を印加することに
より炭化水素イオンを絶縁基材およびその上の被膜層表
面に加速衝突させて、１０^８〜１０^１３Ω・ｃｍの範囲
の電気抵抗率を有する非晶質炭素を主成分とする表面保
護膜を被膜層表面に被覆形成することを特徴とする静電
チャックの製造方法である。

【００１８】請求項６にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、被膜層を導体電極表
面に被覆形成した後、これをプラズマＣＶＤ炉内にて、
炭化水素化合物をプラズマ放電によりイオン化した後−
１ｋＶ〜−２０ｋＶのパルス電圧を印加することにより
炭化水素イオンを絶縁基材およびその上の被膜層表面に
加速衝突させて、１０^８〜１０^１３Ω・ｃｍの範囲の電
気抵抗率を有する非晶質炭素を主成分とする表面保護膜
を被膜層表面に被覆形成することを特徴とする静電チャ
ックの製造方法である。

【００１９】請求項７にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、被膜層を導体電極表
面に被覆形成した後、これをプラズマＣＶＤ炉内にて、
炭化水素化合物をプラズマ放電によりイオン化した後２
５０μｓｅｃ以下のアフターグロータイム内に所定のパ
ルス電圧を印加することにより炭化水素イオンを絶縁基
材およびその上の被膜層表面に加速衝突させて、１０^８
〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質
炭素を主成分とする表面保護膜を被膜層表面に被覆形成
することを特徴とする静電チャックの製造方法である。

【００２０】請求項８にかかる本発明は、絶縁基材上に
導体電極を所定パターンに形成し、被膜層を導体電極表
面に被覆形成した後、これをプラズマＣＶＤ炉内にて、
炭化水素化合物（ＣｘＨｙ）のｘが１〜１０の範囲にあ
り且つｙが２〜２２の範囲にあるものをプラズマ放電に
よりイオン化した後２５０μｓｅｃ以下のアフターグロ
ータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を印加
することにより炭化水素イオンを絶縁基材およびその上
の被膜層表面に加速衝突させて、１０^８〜１０ ^１３Ω・
ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分と
する表面保護膜を被膜層表面に被覆形成することを特徴
とする静電チャックの製造方法である。

【００２１】なお、被膜層の成膜原料となる炭化水素化
合物および表面保護膜の成膜原料となる炭化水素化合物
は、いずれも気体、液体、固体を問わずに用いることが
可能である。

【００２２】

【発明の実施の形態】本発明の実施形態として、図１に
示される構造の双極型静電チャックにおいて被膜層４を
１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有する
ＤＬＣ硬質被膜として形成する方法について、以下に説
明する。

【００２３】＜試験１＞厚さ１０ｍｍのグラファイト板
１の表面に減圧高温ＣＶＤ法により３００μｍのＰＢＮ
絶縁層２を形成し、さらに、同じく減圧高温ＣＶＤ法に
より５０μｍのＰＧ層を両面に形成した後、このＰＧ層
のうちの導体電極３となる所定パターンの部分を残して
他の部分を除去することにより、ＰＢＮ絶縁層２の両面
に所定パターンの導体電極３を形成した。

【００２４】次いで、各種の炭化水素化合物を原料ガス
に用いてプラズマＣＶＤ法により２．５μｍ厚のＤＬＣ
硬質被膜４に成膜して、各種の静電チャックを得た。プ
ラズマＣＶＤ法について図２および図３を参照して概説
すると、プラズマＣＶＤ炉１０の電極１１上に被成膜体
６（絶縁基材上に所定パターンの導体電極を形成したも
の）を載置し、真空ポンプ１２によりＣＶＤ炉１０内を
減圧雰囲気に維持して、炭化水素化合物（ＣｘＨｙ）を
気体、液体または固体にして原料導入部１７から導入
し、プラズマ電源１３からミキシングユニット１６を介
して高周波を被成膜体６に印加する。これにより被成膜
体６の周辺にプラズマ領域１４が形成され、導入された
炭化水素化合物がイオン化される。次いで所定のアフタ
ーグロータイム（プラズマ高周波電圧印加後パルス電圧
印加までの時間）経過後にパルス電源１５からミキシン
グユニット１６を介して所定のパルス電圧を被成膜体６
に印加することによって、炭化水素イオンが高速移動し
て被成膜体の表面に蒸着してＤＬＣ硬質被膜４が形成さ
れる。この実施例では、パルス電圧を−１０ｋＶ、プラ
ズマＣＶＤ炉内の圧力を６〜９×１０^−３Ｔｏｒｒ、炭
化水素ガスの流量を６ｃｃｍとしてプラズマＣＶＤ法を
実施した。得られた各種の静電チャックにおいてＤＬＣ
硬質被膜４の電気抵抗率を測定した結果を図４に示す。

【００２５】図４に示すように、ＤＬＣ硬質被膜４の成
膜原料ガスとしてメタン（ＣＨ_４）、アセチレン（Ｃ_２
Ｈ_２）、トルエン（Ｃ_７Ｈ_８）、キシレン（Ｃ
_８Ｈ_１０）、デカン（Ｃ_１０Ｈ_２２）のいずれを用いた
場合も、電気抵抗率が１０^８〜１０^{１ ３}Ω・ｃｍの範囲
のＤＬＣ硬質被膜４として成膜させることができた。ま
た、この結果から、成膜原料として用いる炭化水素化合
物の分子量と成膜されるＤＬＣ硬質被膜４の電気抵抗率
との間に相関性が見られ、この試験で用いた中で最も分
子量が小さいメタン（ＣＨ_４）を用いた場合の電気抵抗
率が１０^８〜１０^１３Ω・ｃｍの範囲の下限と略合致し
ており、最も分子量が大きいデカン（Ｃ_１０Ｈ_{２ ２}）を
用いた場合の電気抵抗率が１０^８〜１０^１３Ω・ｃｍの
範囲の上限と略合致していることが分かる。この試験結
果から、１０^８〜１０^１３Ω・ｃｍの範囲のＤＬＣ硬質
被膜４を成膜させるためには、炭化水素化合物（ＣｘＨ
ｙ）のｘが１〜１０の範囲にあり且つｙが２〜２２の範
囲にあるものを成膜原料として用いるべきことが確認さ
れた。

【００２６】なお、図４には各成膜原料を用いた場合に
成膜されたＤＬＣ硬質被膜４のラマンスペクトルピーク
高さ比が併せて示されている。これは、ＤＬＣ硬質被膜
４をラマン分光分析にかけて炭素のラマンスペクトルを
４つのピークに分割した場合において１３６０ｃｍ^−１
のピーク高さを１としたときの１５００ｃｍ^−１のピー
ク高さ比を示すもので、電気抵抗率と相関性を持ってい
ること、および、これを０．７〜１．２の範囲とするこ
とが１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を与
えるために好適であることが既に本出願人によって確認
されている（特願２００１−１３４１２１）。図４に示
す成膜原料を用いた場合はいずれもこのラマンスペクト
ルピーク高さ比が０．７〜１．２の範囲内にあり、この
観点からも静電チャックとして好適なものであることが
確認された。

【００２７】＜試験２＞原料ガスにトルエン（Ｃ
_７Ｈ_８）を用い、被成膜体６に印加するパルス電圧を−
１ｋＶ〜−２０ｋＶの範囲で変化させた他は、試験１と
同様にしてプラズマＣＶＤ法を実施した。得られた各種
の静電チャックにおいてＤＬＣ硬質被膜４の電気抵抗率
を測定した結果を図５に示す。

【００２８】図５に示すように、パルス電圧を−１ｋＶ
〜−２０ｋＶの範囲で変化させたいずれの場合にも電気
抵抗率が１０^８〜１０^１３Ω・ｃｍの範囲のＤＬＣ硬質
被膜４として成膜させることができた。また、この結果
から、成膜条件としてのパルス電圧と成膜されるＤＬＣ
硬質被膜４の電気抵抗率との間に相関性が見られ、この
試験で用いた中で最も小さい−１ｋＶのパルス電圧とし
た場合の電気抵抗率が１０^８〜１０^１３Ω・ｃｍの範囲
の上限と略合致しており、最も大きい−２０ｋＶのパル
ス電圧とした場合の電気抵抗率が１０^８〜１０^１３Ω・
ｃｍの範囲の下限と略合致していることが分かる。この
試験結果から、１０^８〜１０^１３Ω・ｃｍの範囲のＤＬ
Ｃ硬質被膜４を成膜させるためには、プラズマＣＶＤ法
による成膜時に被成膜体６に印加するパルス電圧を−１
ｋＶ〜−２０ｋＶの範囲とすべきことが確認された。

【００２９】＜試験３＞原料ガスにトルエン（Ｃ
_７Ｈ_８）を用い、被成膜体６に印加するパルス電圧を−
５ｋＶとし、プラズマ放電後パルス電圧印加までのアフ
ターグロータイムを７０〜２５０μｓｅｃの範囲で変化
させた他は、試験１と同様にしてプラズマＣＶＤ法を実
施した。得られた各種の静電チャックにおいてＤＬＣ硬
質被膜４の電気抵抗率を測定した結果を図６に示す。

【００３０】図６に示すように、アフターグロータイム
を７０〜２５０μｓｅｃの範囲で変化させたいずれの場
合にも電気抵抗率が１０^８〜１０^１３Ω・ｃｍの範囲の
ＤＬＣ硬質被膜４として成膜させることができた。ま
た、この結果から、成膜条件としてのアフターグロータ
イムと成膜されるＤＬＣ硬質被膜４の電気抵抗率との間
に相関性が見られ、この試験で用いた中で最も長い２５
０μｓｅｃのアフターグロータイムとした場合の電気抵
抗率が１０^８〜１０^１３Ω・ｃｍの範囲の上限と略合致
していることが分かる。この試験結果から、１０^８〜１
０^１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４を成膜させる
ためには、ＣＶＤ法による成膜時におけるアフターグロ
ータイムを２５０μｓｅｃ以下とすべきことが確認され
た。

【００３１】＜試験４＞試験１と同様にしてＰＢＮ絶縁
層２の両面に所定パターンの導体電極３を形成した後、
被膜層４として特許第２７５６９４４号記載のように微
量カーボン添加されたＰＢＮをＣＶＤ法により形成し
た。このＰＢＮ被膜層の形成は、減圧高温ＣＶＤ炉内
に、ＢＣｌ_３／ＮＨ_３／ＣＨ_４を１／３／２．４のモル
比で混合したガスを導入し、圧力０．５Ｔｏｒｒ、温度
１８５０℃の条件でＣＶＤ処理することにより行った。
形成されたＰＢＮ被膜層４の電気抵抗率を測定したとこ
ろ約１０^１０Ω・ｃｍであった。

【００３２】さらに、プラズマＣＶＤ法によりＰＢＮ被
膜層４上にＤＬＣ硬質被膜としての表面保護膜７を形成
した（図７）。このＤＬＣ表面保護膜７の成膜条件につ
いて、試験１と同様にして原料ガスとしての炭化水素化
合物を様々に変え、試験２と同様にして印加パルス電圧
を様々に変化させ、また試験３と同様にしてプラズマ放
電後パルス電圧印加までのアフターグロータイムを様々
に変化させて実施したところ、いずれも試験１〜３につ
いて既述したと同様の結果が得られた。すなわち、プラ
ズマＣＶＤ法で１０^８〜１０^１３Ω・ｃｍの範囲のＤＬ
Ｃ表面保護膜７を成膜させるためには、炭化水素化合物
（ＣｘＨｙ）のｘが１〜１０の範囲にあり且つｙが２〜
２２の範囲にあるものを成膜原料として用いることが好
ましく、印加パルス電圧を−１ｋＶ〜−２０ｋＶの範囲
とすることが好ましく、また、アフターグロータイムを
２５０μｓｅｃ以下とすることが好ましいことが確認さ
れた。

【００３３】以上の試験において、静電チャックの絶縁
基材には、グラファイト板１の周囲をＰＢＮ絶縁層２で
被覆してなるものを用いたが、これに限定されるもので
はなく、たとえば酸化物や窒化物等のセラミックスの単
体を絶縁基材として用いてもよい。また、電極にはＰＧ
を用いているが、これに限定されるものではなく、他の
導電材料たとえば高融点金属モリブデンやタングステン
等を用いてもよい。

【００３４】

【発明の効果】本発明方法によれば、電気抵抗率その他
の要求性能をいずれも高次元で満たす静電チャックを製
造することができ、このようにして製造された静電チャ
ックをシリコン半導体、化合物半導体、液晶等のフラッ
トパネルディスプレイ、ハードディスク、ソーフィルタ
ーその他の電子デバイスの製造プロセスに好適に用いる
ことができる。

【図面の簡単な説明】

【図１】双極型静電チャックの構成を示す断面図であ
る。

【図２】プラズマＣＶＤ法による成膜原理図である。

【図３】プラズマＣＶＤ法におけるプラズマおよびパル
ス電圧印加のタイミングチャートである。

【図４】原料ガスとしての炭化水素化合物を様々に変え
てプラズマＣＶＤ法を実施して成膜したＤＬＣ硬質被膜
の電気抵抗率およびラマンスペクトルピーク高さ比を測
定した結果を示す表である。

【図５】印加パルス電圧を様々に変えてプラズマＣＶＤ
法を実施して成膜したＤＬＣ硬質被膜の電気抵抗率を測
定した結果を示す表である。

【図６】アフターグロータイムを様々に変えてプラズマ
ＣＶＤ法を実施して成膜したＤＬＣ硬質被膜の電気抵抗
率を測定した結果を示す表である。

【図７】図１の双極型静電チャックにさらに表面保護層
を形成した構成を示す断面図である。

【符号の説明】

１ グラファイト板 ２ 絶縁層 ３ 導体電極 ４ 被膜層（本発明では非晶質炭素を主成分とするＤＬ
Ｃ硬質被膜） ５ シリコンウエハー等の被吸着物 ６ 被成膜体 ７ 表面保護層（本発明では非晶質炭素を主成分とする
ＤＬＣ硬質被膜） １０ プラズマＣＶＤ炉 １１ 電極 １２ 真空ポンプ １３ プラズマ電源 １４ プラズマ領域 １５ パルス電源 １６ ミキシングユニット １７ 原料導入部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 清利 兵庫県佐用郡上月町久崎字古瀬ノ内580− 39 アドバンス・セラミックス・インター ナショナル コーポレーション上月工場内 Ｆターム(参考） 5F031 CA01 CA02 CA05 HA02 HA03 HA17

Claims (8)

【特許請求の範囲】
1. 【請求項１】絶縁基材上に導体電極を所定パターンに形
   成し、プラズマＣＶＤ炉内にて、炭化水素化合物（Ｃｘ
   Ｈｙ）のｘが１〜１０の範囲にあり且つｙが２〜２２の
   範囲にあるものをプラズマ放電によりイオン化した後所
   定のパルス電圧を印加することにより炭化水素イオンを
   絶縁基材およびその上の導体電極表面に加速衝突させ
   て、１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有
   する非晶質炭素を主成分とする被膜層を導体電極表面に
   被覆形成することを特徴とする静電チャックの製造方
   法。
2. 【請求項２】絶縁基材上に導体電極を所定パターンに形
   成し、プラズマＣＶＤ炉内にて、炭化水素化合物をプラ
   ズマ放電によりイオン化した後−１ｋＶ〜−２０ｋＶの
   パルス電圧を印加することにより炭化水素イオンを絶縁
   基材およびその上の導体電極表面に加速衝突させて、１
   ０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有する非
   晶質炭素を主成分とする被膜層を導体電極表面に被覆形
   成することを特徴とする静電チャックの製造方法。
3. 【請求項３】絶縁基材上に導体電極を所定パターンに形
   成し、プラズマＣＶＤ炉内にて、炭化水素化合物をプラ
   ズマ放電によりイオン化した後２５０μｓｅｃ以下のア
   フターグロータイム内に所定のパルス電圧を印加するこ
   とにより炭化水素イオンを絶縁基材およびその上の導体
   電極表面に加速衝突させて、１０^８〜１０^１３Ω・ｃｍ
   の範囲の電気抵抗率を有する非晶質炭素を主成分とする
   被膜層を導体電極表面に被覆形成することを特徴とする
   静電チャックの製造方法。
4. 【請求項４】絶縁基材上に導体電極を所定パターンに形
   成し、プラズマＣＶＤ炉内にて、炭化水素化合物（Ｃｘ
   Ｈｙ）のｘが１〜１０の範囲にあり且つｙが２〜２２の
   範囲にあるものをプラズマ放電によりイオン化した後２
   ５０μｓｅｃ以下のアフターグロータイム内に−１ｋＶ
   〜−２０ｋＶのパルス電圧を印加することにより炭化水
   素イオンを絶縁基材およびその上の導体電極表面に加速
   衝突させて、１０^８〜１０^１３Ω・ｃｍの範囲の電気抵
   抗率を有する非晶質炭素を主成分とする被膜層を導体電
   極表面に被覆形成することを特徴とする静電チャックの
   製造方法。
5. 【請求項５】絶縁基材上に導体電極を所定パターンに形
   成し、被膜層を導体電極表面に被覆形成した後、これを
   プラズマＣＶＤ炉内にて、炭化水素化合物（ＣｘＨｙ）
   のｘが１〜１０の範囲にあり且つｙが２〜２２の範囲に
   あるものをプラズマ放電によりイオン化した後所定のパ
   ルス電圧を印加することにより炭化水素イオンを絶縁基
   材およびその上の被膜層表面に加速衝突させて、１０^８
   〜１０ ^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質
   炭素を主成分とする表面保護膜を被膜層表面に被覆形成
   することを特徴とする静電チャックの製造方法。
6. 【請求項６】絶縁基材上に導体電極を所定パターンに形
   成し、被膜層を導体電極表面に被覆形成した後、これを
   プラズマＣＶＤ炉内にて、炭化水素化合物をプラズマ放
   電によりイオン化した後−１ｋＶ〜−２０ｋＶのパルス
   電圧を印加することにより炭化水素イオンを絶縁基材お
   よびその上の導体電極表面に加速衝突させて、１０^８〜
   １０^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭
   素を主成分とする表面保護膜を被膜層表面に被覆形成す
   ることを特徴とする静電チャックの製造方法。
7. 【請求項７】絶縁基材上に導体電極を所定パターンに形
   成し、被膜層を導体電極表面に被覆形成した後、これを
   プラズマＣＶＤ炉内にて、炭化水素化合物をプラズマ放
   電によりイオン化した後２５０μｓｅｃ以下のアフター
   グロータイム内に所定のパルス電圧を印加することによ
   り炭化水素イオンを絶縁基材およびその上の被膜層表面
   に加速衝突させて、１０^８〜１０^１３Ω・ｃｍの範囲の
   電気抵抗率を有する非晶質炭素を主成分とする表面保護
   膜を被膜層表面に被覆形成することを特徴とする静電チ
   ャックの製造方法。
8. 【請求項８】絶縁基材上に導体電極を所定パターンに形
   成し、被膜層を導体電極表面に被覆形成した後、これを
   プラズマＣＶＤ炉内にて、炭化水素化合物（ＣｘＨｙ）
   のｘが１〜１０の範囲にあり且つｙが２〜２２の範囲に
   あるものをプラズマ放電によりイオン化した後２５０μ
   ｓｅｃ以下のアフターグロータイム内に−１ｋＶ〜−２
   ０ｋＶのパルス電圧を印加することにより炭化水素イオ
   ンを絶縁基材およびその上の被膜層表面に加速衝突させ
   て、１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有
   する非晶質炭素を主成分とする表面保護膜を被膜層表面
   に被覆形成することを特徴とする静電チャックの製造方
   法。