New! View global litigation for patent families

JP2002230536A - Image processor and its data transfer method - Google Patents

Image processor and its data transfer method

Info

Publication number
JP2002230536A
JP2002230536A JP2001021561A JP2001021561A JP2002230536A JP 2002230536 A JP2002230536 A JP 2002230536A JP 2001021561 A JP2001021561 A JP 2001021561A JP 2001021561 A JP2001021561 A JP 2001021561A JP 2002230536 A JP2002230536 A JP 2002230536A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
image
memory
data
processing
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001021561A
Other languages
Japanese (ja)
Inventor
Masahiro Takizawa
昌弘 滝沢
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide an image processor capable of enhancing the rate of transfer even if an image processing circuit is mounted on a chip different from chips for a CPU and memory, etc. SOLUTION: A semiconductor substrate (below a parting line 1300) constituting an image processing core 1100 is connected to another semiconductor substrate (above the parting line 1300) constituting a memory 1002, and an external bus for transferring image data between the image processing core 1100 and the memory 1002 includes an external bus 1115-B for transferring the image data read from the memory 1002 into the image processing core 1100, and another external bus 1116-B for transferring the image data output from the image processing core 1100 into the memory 1002, with the buses being independent of each other. Thus, memory read data and memory write data can be transferred at the same time.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、画像データを記憶する記憶手段とを有する画像処理装置及びそのデータ転送方法に関する。 BACKGROUND OF THE INVENTION The present invention includes an image processing means for outputting performs predetermined image processing on input image data, an image processing apparatus and a data transfer method and a storage means for storing image data .

【0002】 [0002]

【従来の技術】デジタル複写機のコントローラ等の内部には、入力した画像データに対して所定の画像処理を行い出力する画像処理部が設けられている。 Inside the controller or the like of the Related Art Digital copying machine, the image processing unit is provided for outputting performs predetermined image processing on input image data. 画像処理部を構成する画像処理回路やCPU、メモリといったシステム全体を1つのLSIに入れることが、従来から行われているが、LSIの集積度に対して回路規模が大きい場合、1つのLSIに入れてしまうとチップサイズが大きくなり、歩留まりが下がり、高コストになる。 An image processing circuit or CPU constituting the image processing unit, putting the entire system such as memory on a single LSI is but is conventional, if a large circuit scale relative degree of integration of LSI, a single LSI and it would put the chip size is increased, the yield is reduced, increasing the cost of the process. また、スキャナエンジンやプリンタエンジンなど、周辺機器を接続した場合、周辺機器に合わせて、その画像変換や、制御を行う必要があり、もしシステムを1チップ化した場合、周辺機器がモデルチェンジする毎に、大規模なLS Also, a scanner engine and printer engine, when connecting peripheral devices, in accordance with the peripheral equipment, the image conversion and, it is necessary to perform control, if each case of one chip system, peripherals will remodel in, large-scale LS
Iをモデルチェンジすることになり、LSIの生産量が少数になってしまい、LSIのコストが非常に高くなる。 Will be remodeled I, production of LSI has become a small number, the cost of the LSI is very high.

【0003】これらの問題を解決するために、CPUや良く使う画像処理回路など周辺機器に依存しないか、依存性が少ない汎用的な部分だけをLSI化し、大規模な画像処理回路や、エンジン依存性が高い部分は、汎用的な部分と別のLSIに入れることが、従来から行われている。 [0003] In order to solve these problems, or does not depend on the peripheral devices such as image processing circuit to use CPU or better, only turned into LSI generic part is less dependent, and large-scale image processing circuit, engine dependent sex high portion, putting the generic and another LSI has been conventionally. このように複数のLSIを用いて、画像処理システムを構成した場合、LSI間でデータのやり取りや、 Thus by using a plurality of LSI, the case that the image processing system, interaction and data between LSI,
画像処理の為の設定情報をやり取りを行なうことになる。 It will be performed to exchange the configuration information for the image processing.

【0004】以下、上述の従来の画像処理装置について、単一のLSIと分割した複数のLSIとで、詳細に説明する。 [0004] Hereinafter, a conventional image processing apparatus described above, and a plurality of LSI divided a single LSI, it will be described in detail. まず、図13に従来の単一のLSIで構成された画像処理装置の一例を示し説明する。 First, it is shown illustrating an example of an image processing apparatus constituted by a conventional single LSI in FIG. 図13において、1000(点線内)は画像の変換(回転、鏡像、解像度、濃度・輝度変換、2値化、単色化、拡大・縮小、 13, 1000 (the dotted line) converts the image (rotating, mirror image, the resolution, density-luminance conversion, binarization, monochromatic, scaling,
データ圧縮・伸張、3D・2D変換、動画・静止画変換、PDL(ページ記述言語)処理)、または、入力・ Data compression and decompression, 3D-2D conversion, video and still image conversion, PDL (Page Description Language) processing), or the input-
出力装置に合わせた画像データ変換および該入力・出力装置の制御を行う為の画像処理回路である。 An image processing circuit for performing control of the image data conversion and the input-output device according to the output device.

【0005】1001は図13に示したシステム全体を制御する為のCPU、1002は画像処理前の画像データを記憶し、また、画像処理後の画像データを記憶するための電気的なスイッチングによる抵抗の変化、または、電気的な容量の変化、または、磁気変化、または、 [0005] 1001 CPU, 1002 for controlling the entire system shown in FIG. 13 stores the image data before the image processing, also, resistance by electrical switching for storing image data after image processing change, or electrical capacitance changes, or, magnetic change, or,
光磁気変化、または、光学的変化、または、化学変化を利用した記憶装置(メモリ)である。 Magneto-optical change, or optical change, or a storage device using a chemical change (memory).

【0006】1003は画像処理回路1000に接続された光電管、CCD、フォトトランジスタ、フォトダイオードを利用した画像入力装置、または、印字装置(プリンタ)、表示装置を利用した画像出力装置、または、 [0006] 1003 phototube connected to the image processing circuit 1000, CCD, a phototransistor, an image input apparatus utilizing a photodiode, or the printing apparatus (printer), the image output apparatus using the display device, or,
記憶装置、無線通信、有線通信、光通信を利用した画像入出力装置である。 Storage device, wireless communication, wired communication, an image input apparatus using optical communication. 画像データの入力元・出力先の両方がメモリ1002の場合、画像入出力装置1003は必要がない。 If both the input source and output destination of the image data in the memory 1002, the image output apparatus 1003 is not required.

【0007】1004はCPU1001、メモリ100 [0007] 1004 CPU1001, the memory 100
2、画像処理装置1000を接続し、画像データ及び制御命令を伝える為のバス、1005は、画像処理回路1 2, and connects the image processing apparatus 1000, the image data and control instruction bus for conveying, 1005, the image processing circuit 1
000と画像入出力装置1003を接続する為のI/O I / O for connecting the 000 and the image input and output device 1003
バス(入出力バス)であり、1100は画像処理を実際に行う画像処理コアである。 A bus (output bus), 1100 is an image processing core for performing image processing actually.

【0008】1101はバス1004を分配する為のマルチプレクサ、1102は画像処理コア1100のレジスタ設定を行う為、CPUからの命令を受けて、画像処理コア1100のレジスタを書き換える為のレジスタライトスレーブであり、1103はCPUからの命令を受け、画像処理コア1100のレジスタの内容を読み出す為のレジスタリードスレーブである。 [0008] 1101 multiplexer for distributing the bus 1004, 1102 to perform the register setting of the image processing cores 1100 receives a command from the CPU, it is a register write slave for rewriting the register of the image processing core 1100 , 1103 receives a command from the CPU, a register read slave for reading the contents of the register of the image processing core 1100. 1104はメモリ1002から画像データを読み出す為のリードDMA 1104 read DMA for reading the image data from the memory 1002
(直接メモリアクセスコントローラー)、1105はメモリ1002に画像データを書きこむ為のライトDMA (Direct memory access controller), 1105 write DMA for writing the image data in the memory 1002
である。 It is.

【0009】1106、1108、1110、1112 [0009] 1106,1108,1110,1112
はマルチプレクサ1101によって1004が分配されたバス、1111はリードDMA1104がメモリ10 Bus distributed is 1004 by multiplexer 1101, 1111 are read DMA1104 memory 10
02から読み込んだデータを画像処理コア1100に入力する為のバス、1113はライトDMA1104がメモリ1002に書き込む為の画像データを画像処理コア1100が出力する為のバス、1109は画像処理コア1100のレジスタの値を読んだ結果をレジスタリードスレーブ1103に伝える為のバス、1107はレジスタライトスレーブ1102が画像処理コア1100のレジスタに値を設定する為のバスである。 Bus for inputting data read from 02 to the image processing core 1100, 1113 a bus for write DMA1104 is output from the image processing core 1100 image data for writing in the memory 1002, 1109 registers image processing core 1100 the value read result buses for transmitting the register read slave 1103 of 1107 is a bus for register write slave 1102 sets the value in the register of the image processing core 1100.

【0010】1108はレジスタライトスレーブ110 [0010] 1108 Register Write Slave 110
2がメモリライトDMAのレジスタに値を設定する為のバス、1109はレジスタライトスレーブ1102がメモリリードDMAのレジスタに値を設定する為のバス、 Bus for 2 sets the value in the register memory write DMA, 1109 bus for register write slave 1102 sets the value in the register memory read DMA,
1112はレジスタリードスレーブ1103がメモリライトDMAのレジスタ値を読み出す為のバス、1113 1112 bus for register read slave 1103 reads the register values ​​of the memory write DMA, 1113
はレジスタリードスレーブ1103がメモリリードDM Memory read DM is register read slave 1103
Aのレジスタ値を読み出す為のバスである。 A bus for reading the register value of the A. それぞれのバスの矢印の向きはデータの流れの方向を示す。 Arrow direction of each of the bus indicates the direction of data flow.

【0011】図13のシステムの制御は次の順序で行う。 [0011] Control of the system of Figure 13 is performed in the following order. (1)CPU1001が、画像処理回路1000の設定を行う (2)CPU1001が、画像入出力装置1003の設定を行う。 (1) CPU 1001 performs setting of the image processing circuit 1000 (2) CPU 1001 performs setting of the image input-output device 1003. (3)CPU1001が、画像処理回路1000および画像入出力装置1003の起動を行う。 (3) CPU 1001 performs the activation of the image processing circuit 1000 and the image output device 1003. (4)CPU1001を介さずに、画像処理回路100 (4) CPU 1001 without going through the image processing circuit 100
0、及び、メモリ1002、及び、必要があれば画像入出力装置1003の間でデータ転送を行う。 0, and, a memory 1002, and performs data transfer between the image input and output apparatus 1003, if necessary.

【0012】次に、画像入出力装置1003が、画像入力装置、画像出力装置の場合、または、画像入出力装置1003が接続されない場合の3つの例を挙げ、図13 [0012] Next, the image output device 1003, an image input device, when the image output device, or, like the three examples in the case where the image output apparatus 1003 is not connected, FIG. 13
の装置の動作の詳細を説明する。 Describing the detailed operation of the apparatus.

【0013】画像入出力装置1003が画像入力装置である場合、例えば、画像入出力装置1003が、光電管、または、CCD、または、フォトトランジスタ、または、フォトダイオードを利用したスキャナーエンジン(原稿読み取り装置)でシステムが構成される場合、初めにCPU1001が画像処理コア1100のレジスタに画像読み込みサイズ、スキャナの画像モード(色、解像度など)を設定する。 [0013] When the image input-output device 1003 is an image input device, for example, the image output device 1003, phototube or, CCD, or phototransistors or the scanner engine (document reader) utilizing a photodiode, If in is configured system, initially CPU1001 image scan size in the register of the image processing core 1100 sets the scanner image mode (color, resolution, etc.).

【0014】このとき、CPU1001がレジスタライトスレーブ1102へライトしようとする。 [0014] In this case, when you try to write CPU1001 is to register write slave 1102. すると、マルチプレクサ1101は、バス1004からの信号をバス1106に伝えるように切り替わり、CPU1001 Then, the multiplexer 1101 is switched to convey a signal from the bus 1004 to the bus 1106, CPU1001
からレジスタライトスレーブ1102にアクセスでき、 From access to register write slave 1102,
レジスタライトスレーブ1102が画像処理コア110 Register write slave 1102 image processing core 110
0のレジスタを書き換え、設定が行われる。 Rewriting the 0 register, setting is performed. 同様にCP Similarly, CP
U1001が、レジスタライトスレーブ1102を介して、ライトDMA1105に画像転送サイズ、画像転送モード、画像転送先メモリアドレスを設定する。 U1001, via a register write slave 1102, sets image transfer size, image transmission mode, the image transfer destination memory address to write DMA1105. その際は、マルチプレクサ1101はバス1004とバス11 In that case, the multiplexer 1101 bus 1004 and the bus 11
08が接続されるように切り替わる。 08 is switched to be connected.

【0015】次に、CPU1001が、画像処理回路1 [0015] Next, the CPU1001, the image processing circuit 1
000の起動レジスタに起動コマンドを書き、画像処理回路1000および画像入出力装置1003起動を行う。 000 Start register write start command, performs image processing circuit 1000 and the image output device 1003 starts. すると、入力装置1003、ここではスキャナエンジンが画像の読み込みを開始し、読みこんだ画像データが画像処理装置1003に転送される。 Then, the input device 1003, where the scanner engine starts reading the image, the image data yelling read is transferred to the image processing apparatus 1003. 画像処理コア1 Image processing core 1
100でその画像データを処理しやすいようデータ形式を変換し、画像処理回路1000は、バス1004を通じてメモリ1002に書き込もうとする。 It converts the image data easily processed as data format 100, the image processing circuit 1000, to be written in the memory 1002 through the bus 1004.

【0016】すると、マルチプレクサ1101は、バス1004とバス1116を接続された状態にし、ライトDMAがメモリ1002の内容をライトできるようになる。 [0016] Then, the multiplexer 1101, the state of being connected to the bus 1004 and the bus 1116, write DMA will be able to write the contents of the memory 1002. もちろん電子カメラなど他の入力装置が接続された場合も以上説明した手順は同様である。 Of course procedure other input devices has been described above even if it is connected, such as an electronic camera are the same.

【0017】画像入出力装置1003が画像出力装置である場合、例えば、画像入出力装置1003がプリンタエンジンでシステムが構成される場合、初めにCPU1 [0017] When the image input-output device 1003 is an image output apparatus, for example, if the image input-output device 1003 system is configured with a printer engine, initially CPU1
001が同様にレジスタライトスレーブ1102を介して、画像処理コア1100のレジスタに画像出力サイズ、プリンタの画像モード(色、解像度など)を設定しようとする。 001 via a likewise register write slave 1102, registers the image output size of the image processing core 1100, it attempts to set a printer image mode (color, resolution, etc.).

【0018】すると、マルチプレクサ1101は、バス1004からの信号をバス1106に伝えるように切り替わり、CPU1001からレジスタライトスレーブ1 [0018] Then, the multiplexer 1101 switches to convey the signal from the bus 1004 to the bus 1106, register write slave 1 from CPU1001
102にアクセスでき、レジスタライトスレーブ110 102 can access, register write slave 110
2が画像処理コア1100のレジスタを書き換え、設定が行われる。 2 rewriting the register of the image processing core 1100, setting is performed. 同様にCPU1001が、レジスタライトスレーブ1102を介して、リードDMA1104に画像転送サイズ、画像転送モード、画像転送元メモリアドレスを設定する。 Similarly CPU1001, via the register write slave 1102, size image transferred to the read DMA1104, image transmission mode, to set the image transfer source memory address.

【0019】次に、CPU1001が、画像入出力装置1003に、紙における出力範囲を設定する。 [0019] Next, CPU 1001 is, in the image output device 1003, sets the output range in the paper. 次に、C Then, C
PU1001が、画像処理回路1000の起動レジスタに起動コマンドを書き、画像処理回路1000および画像入出力装置1003の起動を行う。 PU1001 is the start register of the image processing circuit 1000 to write a startup command, performs activation of the image processing circuit 1000 and the image output device 1003. 画像処理回路10 Image processing circuit 10
00は、バス1004を通じてメモリ1002から、出力する為の元画像データを読み出す。 00, from the memory 1002 through the bus 1004, reads the original image data for output. 画像処理コア11 Image processing core 11
00でその画像データをプリンタエンジンが処理しやすいようデータ形式を変換し、画像処理装置1003から、出力装置、ここではプリンタエンジンに画像データを転送し、印字を行う。 The printer engine and the image data 00 converts the data format to manageable, transferred from the image processing apparatus 1003, an output device, the image data to the printer engine here, it performs printing. もちろんディスプレイ装置など他の出力装置が接続された場合も以上説明した手順は同様である。 Of course procedure also described above if such display device other output devices are connected are the same.

【0020】画像入出力装置1003が接続されない場合、つまり、画像データの入力元・出力先の両方がメモリ1002の場合、例えば、画像処理回路1000が画像変換だったとすると、初めにCPU1001が画像処理コア1100のレジスタに画像処理のモード、内容を設定する。 [0020] When the image input-output device 1003 is not connected, that is, if both of the input source and output destination of the image data in the memory 1002, for example, the image processing circuit 1000 is that it was an image transformation, initially CPU1001 image processing mode of the image processing in the register of the core 1100, set the contents. 例えば、画像変換の内容が、画像回転の場合は回転角度を設定する。 For example, the contents of the image conversion, when the image rotation sets the rotation angle. CPU1001が、リードDM CPU1001 is, lead DM
A1104、及び、ライトDMA1105に画像転送サイズ、画像転送モード、画像転送元メモリアドレス、画像転送先メモリアドレスを設定する。 A 1104, and the size image transferred to the write DMA1105, image transmission mode, the image transfer source memory address, and sets the image transfer destination memory address.

【0021】次に、CPU1001が、画像処理回路1 [0021] Next, the CPU1001, the image processing circuit 1
000の起動レジスタに起動コマンドを書き、起動を行う。 000 of the start register to write the start-up command, carry out the start-up. 画像処理回路1000は、バス1004を通じてメモリ1002から、出力する為の元画像データを読み出す。 The image processing circuit 1000 from the memory 1002 through the bus 1004, reads the original image data for output. 画像処理コア1100でその画像データを変換(例えば画像回転)し、画像処理回路1000は、バス10 It converts the image data in the image processing core 1100 (e.g., image rotation), the image processing circuit 1000, bus 10
04を通じてメモリ1002に書き込む。 It is written in the memory 1002 through 04.

【0022】ここで、入出力装置の制御処理は、次の理由で別のLSIとした方がメリットが多い。 [0022] Here, the control processing of input and output devices, it is often benefits was another LSI for the following reasons. つまり、画像処理回路中にスキャナエンジンやプリンタエンジンなど機種依存で設計変更が必要な部分が多く1種類のLS That is, changes in design model-dependent, such as a scanner engine and printer engine in the image processing circuit is required part number one LS
Iの生産数量が少ないため、高価格な大規模なLSIでは開発費用の回収が難しい。 For I the production quantity is small, it is difficult to recover high-priced large-scale LSI in development costs. 特にカラー画像処理や動画像処理をする場合、画像処理回路の規模が非常に大きくなるため、汎用的なCPUと画像処理回路を同一チップに載せた場合、チップサイズが非常に大きくなり、LS In particular, when a color image processing and video processing, since the scale of the image processing circuit becomes extremely large, when carrying the generic CPU and the image processing circuit on the same chip, the chip size becomes very large, LS
Iの生産歩留まりが低下し、コストが高くなる。 Production yield of I is reduced, the cost is high. そのため、現状のLSI製造技術とコストとの折り合いで、汎用的な部分と、機種に依存する部分の2つ以上に分割し、図11のシステムを複数のLSIとして実現するのが良い。 Therefore, compromise the LSI manufacturing technology and the current cost of a generic part, divided into two or more portions that depend on the model, the better to achieve the system of Figure 11 as a plurality of LSI.

【0023】図14は、図13のブロック図を複数のL [0023] Figure 14 a plurality of the block diagram of FIG. 13 L
SIに分断して実現したときの構成を示したブロック図であり、その場合の分断部分、および、図13と図14 Is a block diagram showing the configuration when implemented by dividing the SI, the dividing portion of the case, and, 13 and 14
の相違点を図14を用いて説明する。 It will be described with reference to FIG. 14 the differences.

【0024】図14において、1004はLSI外に信号が出ていない内部バス、1200はシステムを複数のLSIに分けた場合の分断線、1201はバスのプロトコル変換をする為のバスブリッジ、1202はLSI外に信号が出ている外部バスであり、バス1004がバスブリッジ1201によってプロトコル変換されたものである。 [0024] In FIG. 14, the internal bus is not out signals outside the LSI 1004, 1200 are split lines in the case of dividing the system into a plurality of LSI, the bus bridge for converting the bus protocol 1201, 1202 an external bus signal outside LSI is out, in which the bus 1004 is protocol conversion by the bus bridge 1201. バスブリッジ1201では、クロックの変換を行っても、バスブリッジ1201で、外部バスのバス幅を細く(少なく)しても、内部バスと外部バスが全く異なるバスプロトコルで動作しても良い。 In the bus bridge 1201, even if the conversion of the clock, the bus bridge 1201, even if narrow the bus width of the external bus (less) may operate an internal bus and the external bus are completely different bus protocols.

【0025】 [0025]

【発明が解決しようとする課題】しかしながら、上記従来例では、外部バス1202は内部バス1004と比べて、寄生容量、寄生インダクタンス、配線抵抗の増加によって信号が劣化すること、及び、ノイズ・反射による誤動作を避けるために外部バス1202の動作周波数を低くする必要がある。 [SUMMARY OF THE INVENTION However, in the above prior art, the external bus 1202 as compared to the internal bus 1004, parasitic capacitance, parasitic inductance, the signal is deteriorated by the increase of the wiring resistance, and, due to the noise and reflected it is necessary to lower the operating frequency of the external bus 1202 in order to avoid a malfunction. また、LSI、のコストを安くするためには、LSIのピン数は少ない方が良いので、外部バスは、内部バスのようにバス幅を多くしないのが普通である。 Furthermore, LSI, in order to cheaper cost, since the number of pins of the LSI is less better, the external bus, it is common not to increase the bus width as the internal bus. その為、一般に外部バスは内部バスよりも転送レートが低速であるという問題点があった。 Therefore, generally the external bus has a problem that transmission rates than the internal buses is slow.

【0026】ここで、次の様な関係式が成り立つ場合、 [0026] Here, when the relational expression following manner is true,
外部バスがボトルネックとなる可能性がある。 There is a possibility that the external bus becomes a bottleneck. (マルチプレクサ1101、内部バス1004、メモリ1002のうち、一番遅 いものの転送レート)>(メモリリード外部バス1203の転送レート) ・・・式1 特に動画や高精細・高階調なカラー画像といったデータサイズが大きい画像データを扱う場合や、高速な入出力装置が接続された時には、最悪の場合、低い外部バスの転送レートがシステム全体の速度低下を招き、外部バスがボトルネックになりうる。 (Multiplexer 1101, an internal bus 1004, out of the memory 1002, the transfer rate of most late casting)> (memory read external bus 1203 transfer rate) Formula 1 in particular, data such as video and high-resolution and high gradation color image or when dealing with large size image data, when a high-speed input-output device is connected, in the worst case, lead to lower external bus transfer rate is the rate of decrease in the overall system, the external bus may become a bottleneck.

【0027】本発明は上述の問題点を解決するためのものであり、画像処理手段を構成する第1のユニットと、 [0027] The present invention has been made to solve the problems described above, the first unit forming the image processing means,
記憶手段を構成する第2のユニットとを接続し、画像処理手段と記憶手段との間の画像データの転送を行う転送手段が、記憶手段から読み込んだ画像データを画像処理手段に転送するための第1の外部バスと、画像処理手段から出力された画像データを記憶手段に転送するための第2の外部バスとを、それぞれ独立に備えることにより、メモリリードデータ転送とメモリライトデータ転送とを同時に行うことができ、画像処理回路とCPUやメモリ等を別チップにした場合でも、転送レートを高くすることが可能な画像処理装置を提供することを目的とする。 Connecting the second unit constituting the storage means, transfer means for transferring image data between the image processing means and storage means, for transferring the image data read from the storage means to the image processing unit a first external bus and a second external bus for transferring image data output from the image processing means in the storage means, by each comprise independently a memory read data transfer and the memory write data transfer It can be carried out simultaneously, even when the image processing circuit and CPU, memory and the like to a different chip, and an object thereof is to provide an image processing apparatus capable of increasing the transfer rate.

【0028】また、画像処理手段を構成する第1のユニットと、画像処理手段による画像処理を制御する制御手段及び記憶手段を構成する第2のユニットとを接続し、 Further, connecting a first unit forming an image processing unit, a second unit forming a control means and memory means for controlling the image processing by the image processing means,
記憶手段から読み込んだ画像データを画像処理手段に転送するための第1の外部バスと、第1のユニットと第2 The image data read from the storage means and the first external bus for transferring to the image processing unit, a first unit second
のユニットとを接続し、画像処理手段から出力された画像データを記憶手段に転送するための第2の外部バスとを有し、第1の外部バスは、制御手段から画像処理手段への設定情報の転送を行い、第2の外部バスは、画像処理手段から制御手段への設定情報の転送を行うことにより、データ転送速度を下げることなくLSIの端子数を減らすことが可能な、低コストな画像処理装置を提供することを目的とする。 Connect of the unit, and a second external bus for transferring image data output from the image processing means in the storage means, the first external bus, the setting of the image processing means from the control means It performs the transfer of information, the second external bus, by performing the transfer of the configuration information to the control unit from the image processing unit, which can reduce the number of terminals LSI without decreasing the data transfer rate, low cost and to provide an image processing apparatus.

【0029】また、画像処理手段を構成する第1のユニットと画像処理手段による画像処理を制御する制御手段及び記憶手段を構成する第2のユニットとを外部バスを介して接続し、記憶手段と画像処理手段間で画像データ及び画像処理手段に関する設定情報を転送する転送手段が、画像データ及び設定情報に関する状態情報を、画像データ及び設定情報と同一のバスを用いて転送することにより、更にLSIの端子数を減らすことによる低コスト化を可能とした画像処理装置及び画像処理装置におけるデータ転送方法を提供することを目的とする。 Further, a second unit forming a control means and memory means for controlling the image processing by the first unit and the image processing unit constituting the image processing means via the external bus is connected, a storage unit transfer means for transferring the setting information on the image data and the image processing unit between the image processing means, the status information relating to the image data and the setting information, by transferring using the image data and the same bus and the setting information, further LSI and to provide a data transfer method in the image processing apparatus to enable cost reduction by reducing the number of terminals and the image processing apparatus.

【0030】 [0030]

【課題を解決するための手段】上記目的を達成するために、本発明の画像処理装置では、入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、 To achieve the above object, according to the solution to ## in the image processing apparatus of the present invention, an image processing means for outputting performs predetermined image processing on image data input,
画像データを記憶する記憶手段とを有する画像処理装置であって、前記画像処理手段を構成する第1のユニットと、前記記憶手段を構成する第2のユニットと、前記第1のユニットと前記第2のユニットとを接続し、前記画像処理手段と前記記憶手段との間の画像データの転送を行う転送手段とを有し、前記転送手段は、前記記憶手段から読み込んだ画像データを前記画像処理手段に転送するための第1の外部バスと、前記画像処理手段から出力された画像データを前記記憶手段に転送するための第2 An image processing apparatus having a storage means for storing image data, wherein the first unit constituting the image processing unit, a second unit forming the storage unit, and the first unit the connecting the second unit, and a transfer means for transferring image data between said storage means and the image processing means, said transfer means, said image processing the image data read from said memory means second for transferring a first external bus for transferring the unit, the image data output from said image processing means to said memory means
の外部バスとを、それぞれ独立に備えることを特徴とする。 And an external bus, characterized in that it comprises independently.

【0031】また、本発明の画像処理装置では、入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、画像データを記憶する記憶手段とを有する画像処理装置であって、前記画像処理手段による画像処理を制御する制御手段と、前記画像処理手段を構成する第1のユニットと、前記記憶手段及び前記制御手段を構成する第2のユニットと、前記第1のユニットと前記第2のユニットとを接続し、前記記憶手段から読み込んだ画像データを前記画像処理手段に転送するための第1 Further, in the image processing apparatus of the present invention is an image processing apparatus having image processing means for outputting performs predetermined image processing on input image data, and storage means for storing image data, It said control means for controlling the image processing by the image processing unit, a first unit constituting the image processing unit, a second unit forming the storage means and the control means, and said first unit connecting the second unit, the first for transferring the image data read from said storage means to the image processing unit
の外部バスと、前記第1のユニットと前記第2のユニットとを接続し、前記画像処理手段から出力された画像データを前記記憶手段に転送するための第2の外部バスとを有し、前記第1の外部バスは、前記制御手段から前記画像処理手段への設定情報の転送を行い、前記第2の外部バスは、前記画像処理手段から前記制御手段への設定情報の転送を行うことを特徴とする。 And an external bus, and connects the first unit and the second unit, the image data output from said image processing means and a second external bus for transferring said storage means, the first external bus performs transfer setting information from the control unit to the image processing unit, the second external bus, to perform the transfer of the configuration information to said control means from said image processing means the features.

【0032】また、本発明の画像処理装置では、入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、画像データを記憶する記憶手段とを有する画像処理装置であって、前記画像処理手段による画像処理を制御する制御手段と、前記画像処理手段を構成する第1のユニットと、前記記憶手段及び前記制御手段を構成する第2のユニットと、前記第1のユニットと前記第2のユニットとを外部バスを介して接続し、前記記憶手段と前記画像処理手段間で、画像データ及び前記画像処理手段に関する設定情報を転送する転送手段を有し、 Further, in the image processing apparatus of the present invention is an image processing apparatus having image processing means for outputting performs predetermined image processing on input image data, and storage means for storing image data, It said control means for controlling the image processing by the image processing unit, a first unit constituting the image processing unit, a second unit forming the storage means and the control means, and said first unit a second unit connected via an external bus, between said storage means said image processing means includes a transfer means for transferring the setting information on the image data and the image processing means,
前記転送手段は、画像データ及び前記設定情報に関する状態情報を、画像データ及び前記設定情報と同一のバスを用いて転送することを特徴とする。 The transfer means, the status information about the image data and the setting information, and wherein the transferring using the image data and the same bus and the setting information.

【0033】また、本発明の画像処理装置におけるデータ転送方法では、入力した画像データに対して所定の画像処理を行い出力する画像処理部を構成する第1のユニットと、画像データを記憶するメモリを構成する第2のユニットとが外部バスにより接続された画像処理装置におけるデータ転送方法であって、前記メモリと前記画像処理部間で、画像データ及び前記画像処理部に関する設定情報と、画像データ及び前記設定情報に関する状態情報とを、同一のバスを用いて転送することを特徴とする。 Further, the memory for storing the data transfer method in the image processing apparatus of the present invention, the first unit forming an image processing section for outputting performs predetermined image processing on input image data, the image data a data transfer method in a second unit constituting the image processing apparatus connected by an external bus, between the memory and the image processing unit, and the setting information on the image data and the image processing section, the image data and the status information on the setting information, and wherein the transferring using the same bus.

【0034】 [0034]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention with reference to the drawings.

【0035】(第1の実施の形態)図1は、本発明の画像処理装置の第1の実施の形態の構成を示したブロック図である。 [0035] (First Embodiment) FIG. 1 is a block diagram showing a configuration of a first embodiment of the image processing apparatus of the present invention. 図1において、1300はシステムを複数のLSIに分けた場合の分断線である。 In Figure 1, 1300 is a line of disruption in the case of dividing the system into a plurality of LSI.

【0036】図1において、1000(点線内)は画像の変換(回転、鏡像、解像度、濃度・輝度変換、2値化、単色化、拡大・縮小、データ圧縮・伸張、3D・2 [0036] In FIG. 1, 1000 (the dotted line in) conversion of the image (rotating, mirror image, the resolution, density-luminance conversion, binarization, monochromatic, scaling, data compression and decompression, 3D-2
D変換、動画・静止画変換、PDL(ページ記述言語) D conversion, video and still-image conversion, PDL (Page Description Language)
処理)、または、入力・出力装置に合わせた画像データ変換および該入力・出力装置の制御を行う為の画像処理回路でありである。 Process), or it is located at the image processing circuit for performing control of the image data conversion and the input-output device according to the input-output device.

【0037】1001はシステム全体を制御する為のC [0037] 1001 C for controlling the overall system
PU、1002は画像処理前の画像データを記憶し、また、画像処理後の画像データを記憶するための電気的なスイッチングによる抵抗の変化、または、電気的な容量の変化、または、磁気変化、または、光磁気変化、または、光学的変化、または、化学変化を利用した記憶装置(メモリ)である。 PU, 1002 stores the image data before the image processing, also, the change in resistance due to the electrical switching for storing image data after image processing, or electrical capacitance changes, or, magnetic change, or, a magneto-optical change, or optical change, or a storage device using a chemical change (memory).

【0038】1003は画像処理回路1000に接続された光電管、CCD、フォトトランジスタ、フォトダイオードを利用した画像入力装置、または、印字装置(プリンタ)、表示装置を利用した画像出力装置、または、 [0038] 1003 phototube connected to the image processing circuit 1000, CCD, a phototransistor, an image input apparatus utilizing a photodiode, or the printing apparatus (printer), the image output apparatus using the display device, or,
記憶装置、無線通信、有線通信、光通信を利用した画像入出力装置である。 Storage device, wireless communication, wired communication, an image input apparatus using optical communication. また、画像データの入力元・出力先の両方がメモリ1002の場合は、画像入出力装置10 In the case both of the input source and output destination of the image data in the memory 1002, the image input-output device 10
03は必要がない。 03 is not required.

【0039】1004はCPU1001、メモリ100 [0039] 1004 CPU1001, the memory 100
2、画像処理装置1000を接続し、画像データ及び制御命令を伝える為のバスである。 2, and it connects the image processing apparatus 1000 is a bus for transmitting image data and control commands. 1005は、画像処理回路1000と画像入出力装置1003を接続する為のI/Oバス(入出力バス)である。 1005 is an I / O bus for connecting the image processing circuit 1000 and the image output device 1003 (output bus). 1100は画像処理を実際に行う画像処理コアである。 1100 is an image processing core for performing image processing actually.

【0040】1101はバス1004を分配する為のマルチプレクサである。 [0040] 1101 is a multiplexer for distributing the bus 1004. 1102は画像処理コア1100 1102 Image processing core 1100
のレジスタ設定を行う為、CPUからの命令を受けて、 Order to perform the register setting, in response to a command from the CPU,
画像処理コア1100のレジスタを書き換える為のレジスタライトスレーブであり、1103はCPUからの命令を受け、画像処理コア1100のレジスタの内容を読み出す為のレジスタリードスレーブである。 A register write slave for rewriting the register of the image processing core 1100, 1103 receives a command from the CPU, a register read slave for reading the contents of the register of the image processing core 1100.

【0041】1104はメモリ1002から画像データを読み出す為のリードDMA(直接メモリアクセスコントローラー)、1105はメモリ1002に画像データを書きこむ為のライトDMAである。 The 1104 DMA read for reading the image data from the memory 1002 (direct memory access controller), 1105 is a write DMA for writing the image data in the memory 1002.

【0042】1311、1106−A、1312、11 [0042] 1311,1106-A, 1312,11
10−A、1114、1116−Aはマルチプレクサ1 10-A, 1114,1116-A multiplexer 1
101によって1004が分配されたバスである。 101 by 1004 is a bus that is distributed. 11 11
15はリードDMA1104がメモリ1002から読み込んだデータを画像処理コア1100に入力する為のバス、1117はライトDMA1104がメモリ1002 15 bus for inputting the read lead DMA1104 from the memory 1002 data to the image processing core 1100, 1117 light DMA1104 is the memory 1002
に書き込む為の画像データを画像処理コア1100が出力する為のバスである。 A bus for image data image processing core 1100 is output for writing to.

【0043】1111は画像処理コア1100のレジスタの値を読んだ結果をレジスタリードスレーブ1103 [0043] 1111 registers a result of reading the value of the register of the image processing core 1100 read slave 1103
に伝える為のバス、1107はレジスタライトスレーブ1102が画像処理コア1100のレジスタに値を設定する為のバスである。 Bus for transmitting to, 1107 denotes a bus for register write slave 1102 sets the value in the register of the image processing core 1100.

【0044】1108はレジスタライトスレーブ110 [0044] 1108 Register Write Slave 110
2がライトDMAのレジスタに値を設定する為のバス、 Bus for 2 to set the value in the register of the write DMA,
1109はレジスタライトスレーブ1102がリードD 1109 register write slave 1102 read D
MAのレジスタに値を設定する為のバス、1112はレジスタリードスレーブ1103がライトDMAのレジスタ値を読み出す為のバス、1113はレジスタリードスレーブ1103がリードDMAのレジスタ値を読み出す為のバスである。 Bus for setting a value in the register of the MA, the bus for register read slave 1103 reads the register value of the write DMA 1112, 1113 may register read slave 1103 is a bus for reading the register value of the read DMA. それぞれのバスの矢印の向きはデータの流れの方向を示す。 Arrow direction of each of the bus indicates the direction of data flow. 1004はLSI外に信号が出ていない内部バスである。 1004 is an internal bus that is not out signal to the outside of LSI.

【0045】1303〜1310はバスのプロトコル変換をする為のバスブリッジである。 [0045] from 1303 to 1310 is a bus bridge for the protocol conversion of the bus. 1106−B、11 1106-B, 11
10−B、1115−B、1116−BはLSI外に信号が出ている外部バスであり、それぞれ、内部バス11 10-B, 1115-B, 1116-B is an external bus that out signals outside the LSI, respectively, an internal bus 11
06−A、1110−C、1115−A、1116−C 06-A, 1110-C, 1115-A, 1116-C
がバスブリッジ1303、1308、1305、131 There bus bridge 1303,1308,1305,131
0によってプロトコル変換されたものである。 0 by those that have been converted protocol.

【0046】1307、1304、1309、1306 [0046] 1307,1304,1309,1306
は、バスブリッジであり、外部バス1106−B、11 It is a bus bridge, the external bus 1106-B, 11
10−B、1115−B、1116−Bをそれぞれプロトコル変換し内部バスし、それぞれ内部バス1106− 10-B, 1115-B, 1116-B was internal bus protocol conversion, respectively, an internal bus respectively 1106-
C、1110−A、1115−C、1116−Aとする。 C, and 1110-A, 1115-C, 1116-A.

【0047】1301は、リードDMA1104のレジスタを設定する為のレジスタライトスレーブ、1302 [0047] 1301, register write slave for setting the register of lead DMA1104, 1302
は、リードDMA1104のレジスタの値を読む為のレジスタリードスレーブである。 Is a register read slave for reading the value of the register of the lead DMA1104.

【0048】図1を用いて、画像入出力装置1003が接続されない場合、つまり、画像データの入力元・出力先の両方がメモリ1002の場合を例に挙げて、本実施の形態の画像処理装置の詳細な動作を説明する。 [0048] with reference to FIG. 1, when the image input-output device 1003 is not connected, that is, both the input source and output destination of the image data is an example in the memory 1002, the image processing apparatus of this embodiment explaining the detailed operation of the.

【0049】画像処理回路1000が画像変換の場合、 [0049] If the image processing circuit 1000 of the image conversion,
初めにCPU1001が画像処理コア1100のレジスタに画像処理のモード、内容を設定する。 First CPU1001 the mode of the image processing in the register of the image processing core 1100, set the contents. 例えば、画像変換の内容が、画像回転の場合は回転角度を設定する。 For example, the contents of the image conversion, when the image rotation sets the rotation angle.
ここで、CPU1001がレジスタライトスレーブ11 Here, CPU1001 is register write slave 11
02へライトしようとする。 02 to be trying to write.

【0050】すると、マルチプレクサ1101は、バス1004からの信号をバス1106−Aに伝えるように切り替わり、バスブリッジが内部バス1106−Aから、内部バス1106−Aよりも低速な外部バス110 [0050] Then, the multiplexer 1101 switches to convey the signal from the bus 1004 to the bus 1106-A, the bus bridge from the internal bus 1106-A, low-speed external bus 110 than the internal bus 1106-A
6−Bへプロトコル変換し、LSI外部へ出力される。 And protocol conversion to 6-B, is output to outside the LSI.

【0051】次にその出力がバスブリッジ1307へ伝送され、バスブリッジ1307により外部バス1106 Next the output is transmitted to the bus bridge 1307, the external bus 1106 by a bus bridge 1307
−Bよりも高速な内部バス1106−Cにプロトコル変換される。 The protocol converted to the high-speed internal bus 1106-C than -B.

【0052】次にCPU1001が、ライトDMA11 [0052] then CPU1001 is, light DMA11
05のレジスタを設定する。 Setting the 05 of the register. CPU1001がレジスタライトスレーブ1102を介して、ライトDMA110 CPU1001 via the register write slave 1102, Light DMA110
5のレジスタへライトしようとする。 To 5 of the register when you try to write.

【0053】すると、マルチプレクサ1101は、バス1004からの信号をバス1106−Aに伝えるように切り替わり、バスブリッジが内部バス1106−Aから、内部バス1106−Aよりも低速な外部バス110 [0053] Then, the multiplexer 1101 switches to convey the signal from the bus 1004 to the bus 1106-A, the bus bridge from the internal bus 1106-A, low-speed external bus 110 than the internal bus 1106-A
6−Bへプロトコル変換し、LSI外部へ出力される。 And protocol conversion to 6-B, is output to outside the LSI.

【0054】次にその出力がバスブリッジ1307へ伝送され、バスブリッジ1307によって外部バス110 Next the output is transmitted to the bus bridge 1307, an external bus 110 via a bus bridge 1307
6−Bよりも高速な内部バス1106−Cにプロトコル変換され、ライトDMA1105に画像転送サイズ、画像転送モード、画像転送元メモリアドレス、画像転送先メモリアドレスを設定できる。 Than 6-B is the protocol converted to a high-speed internal bus 1106-C, it can be set image transfer size, image transmission mode, the image transfer source memory address, the image transfer destination memory address to write DMA1105.

【0055】またリードDMA1104の設定は、CP [0055] The setting of the lead DMA1104 is, CP
U1001がレジスタライトスレーブ1301を介して、リードDMA1104のレジスタへライトしようとする。 U1001 via the register write slave 1301, attempts to write to the register read DMA1104. すると、マルチプレクサ1101は、バス100 Then, the multiplexer 1101, bus 100
4からの信号をバス1311に伝えるように切り替わり、レジスタライトスレーブ1301を介してリードD Switching the signals from 4 to tell the bus 1311, the lead D via a register write slave 1301
MA1104にライトDMAの場合と同様な設定を行うことが出来る。 MA1104 to be able to perform the same settings and the case of a write DMA.

【0056】次に、CPU1001が、画像処理回路1 [0056] Next, the CPU1001, the image processing circuit 1
000の起動レジスタに起動コマンドを書き、起動を行う。 000 of the start register to write the start-up command, carry out the start-up. 画像処理回路1000は、バス1004を通じてメモリ1002から、出力する為の元画像データを読み出す。 The image processing circuit 1000 from the memory 1002 through the bus 1004, reads the original image data for output. 画像処理コア1100でその画像データを変換(例えば画像回転)し、画像処理回路1000は、バス10 It converts the image data in the image processing core 1100 (e.g., image rotation), the image processing circuit 1000, bus 10
04を通じてメモリ1002に書き込む。 It is written in the memory 1002 through 04.

【0057】この時、リードデータ経路、すなわち、内部バス1114→リードDMA1104→内部バス11 [0057] At this time, the read data path, that is, the internal bus 1114 → lead DMA1104 → internal bus 11
15−A→バスブリッジ1305→外部バス1115− 15-A → bus bridge 1305 → external bus 1115-
B→バスブリッジ1309→内部バス1115−Cと、 B → → bus bridge 1309 and the internal bus 1115-C,
ライトデータ経路、すなわち、内部バス1117→ライトDMA1105→内部バス1116−C→バスブリッジ1310→外部バス1116−B→バスブリッジ13 Write data path, i.e., an internal bus 1117 → write DMA1105 → internal bus 1116-C → bus bridge 1310 → external bus 1116-B → bus bridge 13
06→内部バス1116−Aは、並列動作することが出来る。 06 → internal bus 1116-A can be operated in parallel. ここで、矢印はデータの方向を示している。 Here, arrows indicate the direction of data.

【0058】マルチプレクサ1101、及び、内部バス1004、及び、メモリ1002は、完全な並列動作とはならないが、もともと1組の外部バスよりも高速かつ転送レートが高いので、システム構成上問題にならない。 [0058] Multiplexer 1101 and the internal bus 1004 and the memory 1002 is not a complete parallel operation, since the originally high speed and transfer rate than a set of external bus, not on the problem the system configuration. その時、次の式が成り立ち、外部バスが、システムのボトルネックになりにくくなる。 At that time, it holds the following formula, the external bus is, less likely to become the bottleneck of the system. (マルチプレクサ1101、内部バス1004、メモリ1002のうち、一番遅 いものの転送レート)≦(外部バスの転送レート)=(メモリリード外部バス1 115−Bの転送レート)+(メモリライト外部バス1116−Bの転送レート ) ・・・式2 以上説明したように、本実施の形態においては、メモリ読み出しとメモリ書き出しの動作を同時に行うためのメモリリード、メモリライト2つの外部バスを設けることで、メモリリード、メモリライト2つの外部バスの転送レートを向上させた画像処理装置を実現することが出来る。 (Multiplexer 1101, an internal bus 1004, in the memory 1002, the most retarded castings transfer rate) ≦ (the external bus transfer rate) = (memory read external bus 1 115-B transfer rate) + (memory write external bus 1116 as described -B transfer rate) equation 2 above, in this embodiment, by providing the memory read for performing an operation of the memory read and memory write at the same time, the memory write two external buses, memory read, memory write two external bus transfer rate can be realized an image processing apparatus which is improved.

【0059】(第2の実施の形態)第2の実施の形態として、画像処理装置の画像処理コアが複数になった場合を説明する。 [0059] As (Second Embodiment) Second Embodiment, the image processing core of the image processing apparatus will be described when it becomes more.

【0060】画像処理コアを複数個にし、図1の130 [0060] the image processing cores into a plurality, 130 of FIG. 1
0の分断線よりも下を単純に複数並べた場合、外部バスの個数が増え、LSIのピン数が増加するので、コスト高になる。 If arranging a plurality simply the below 0 lines of disruption, increasing the number of external bus, since the number of pins of the LSI is increased, an increase in cost.

【0061】本実施の形態ではこの欠点を改善するものであり、外部バスをプロトコル変換した内部バスを画像処理回路側のLSIでマルチプレクスすることにより、 [0061] In this embodiment is intended to improve this drawback, by multiplexing the internal bus to convert the external bus protocol by the image processing circuit side of the LSI,
外部バスの増加なしに、CPU、及び、メモリと、画像処理回路間のデータ転送速度を十分な速さにすることができる。 Without external bus increases, CPU, and a memory, the data transfer rate between the image processing circuit can be fast enough.

【0062】図2は、本発明の画像処理装置の第2の実施形態の構成を示したブロック図である。 [0062] Figure 2 is a block diagram showing a configuration of a second embodiment of the image processing apparatus of the present invention.

【0063】図2において、1400は追加された画像処理コア、1402及び1003は画像処理回路100 [0063] In FIG. 2, additional image processing cores 1400, 1402 and 1003 image processing circuit 100
0に接続された光電管、CCD、フォトトランジスタ、 0 to connected phototube, CCD, photo-transistor,
フォトダイオードを利用した画像入力装置、または、印字装置(プリンタ)、表示装置を利用した画像出力装置、または、記憶装置、無線通信、有線通信、光通信を利用した画像入出力装置である。 Image input apparatus utilizing a photodiode, or the printing apparatus (printer), the image output apparatus using the display device, or storage device, wireless communication, wired communication, an image input apparatus using optical communication. 画像データの入力元・ Of the image data input source,
出力先の両方がメモリ1002の場合、画像入出力装置1402は必要がない。 When both the output destination is a memory 1002, an image input-output device 1402 is not required.

【0064】1401は画像処理回路1000と画像入出力装置1402を接続する為の追加されたI/Oバス(入出力バス)である。 [0064] 1401 is added I / O bus for connecting the image processing circuit 1000 and the image output device 1402 (output bus). 1406、1407はメモリリードの為のデータ経路である。 1406 and 1407 is a data path for a memory read.

【0065】1403はメモリライトの為の入力データ経路1111から出力データ経路1406及び1407 [0065] 1403 is output from the input data path 1111 for the memory write data path 1406 and 1407
のうち、どれか1つを選択する為のマルチプレクサ、1 Of, any one of the selection to because of the multiplexer, 1
404はレジスタリード及びライトの為の経路を選択する為のマルチプレクサである。 404 is a multiplexer for selecting a route for register read and write.

【0066】1408、1409はメモリライトの為のバス、1405はメモリライトの為にバス1408及び1409のうちからどれか1つを選択し、バス1117 [0066] 1408 and 1409 is a bus for memory write, 1405 Select one from one of the buses 1408 and 1409 for the memory write, bus 1117
と接続する為のマルチプレクサである。 A multiplexer for connecting with.

【0067】次に、画像入出力装置1003、及び、画像入出力装置1402に、画像入力装置、画像出力装置の2つが接続された場合の例を挙げ、図2の装置の動作を説明する。 Next, the image output device 1003, and, in the image output device 1402, an image input device, an example of a case where two of connected image output apparatus, an operation of the apparatus of FIG.

【0068】画像入出力装置1003が画像入力装置である場合、例えば、画像入出力装置1003が、光電管、または、CCD、または、フォトトランジスタ、または、フォトダイオードを利用したスキャナーエンジン(原稿読み取り装置)でシステムが構成される場合、初めにCPU1001が画像処理コア1100のレジスタに画像読み込みサイズ、スキャナの画像モード(色、解像度など)を設定する。 [0068] When the image input-output device 1003 is an image input device, for example, the image output device 1003, phototube or, CCD, or phototransistors or the scanner engine (document reader) utilizing a photodiode, If in is configured system, initially CPU1001 image scan size in the register of the image processing core 1100 sets the scanner image mode (color, resolution, etc.).

【0069】このとき、CPU1001がレジスタライトスレーブ1102へライトしようとする。 [0069] In this case, when you try to write CPU1001 is to register write slave 1102. すると、マルチプレクサ1101は、バス1004からの信号をバス1106に伝えるように切り替わり、CPU1001 Then, the multiplexer 1101 is switched to convey a signal from the bus 1004 to the bus 1106, CPU1001
からレジスタライトスレーブ1102にアクセスでき、 From access to register write slave 1102,
レジスタライトスレーブ1102が画像処理コア110 Register write slave 1102 image processing core 110
0のレジスタを書き換え、設定が行われる。 Rewriting the 0 register, setting is performed.

【0070】同様にCPU1001が、レジスタライトスレーブ1102を介して、ライトDMA1105に画像転送サイズ、画像転送モード、画像転送先メモリアドレスを設定する。 [0070] Similarly CPU1001, via the register write slave 1102, sets image transfer size, image transmission mode, the image transfer destination memory address to write DMA1105. その際は、マルチプレクサ1101はバス1004とバス1112が接続されるように切り替わる。 In that case, the multiplexer 1101 is switched to the bus 1004 and the bus 1112 are connected.

【0071】次に、CPU1001が、画像処理回路1 [0071] Next, the CPU1001, the image processing circuit 1
000の起動レジスタに起動コマンドを書き、画像処理回路1000および画像入出力装置1003起動を行う。 000 Start register write start command, performs image processing circuit 1000 and the image output device 1003 starts. すると、入力装置1003、ここではスキャナエンジンが画像の読み込みを開始し、読みこんだ画像データが画像処理装置1003に転送される。 Then, the input device 1003, where the scanner engine starts reading the image, the image data yelling read is transferred to the image processing apparatus 1003.

【0072】画像処理コア1100でその画像データを処理しやすいようデータ形式を変換し、画像処理回路1 [0072] converts the data format to easily process the image data in the image processing core 1100, the image processing circuit 1
000は、バス1004を通じてメモリ1002に書き込もうとする。 000, an attempt is made to write to a memory 1002 through the bus 1004. すると、マルチプレクサ1101は、バス1004とバス1116を接続された状態にし、ライトDMAがメモリ1002の内容をライトできるようになる。 Then, the multiplexer 1101, the state of being connected to the bus 1004 and the bus 1116, write DMA will be able to write the contents of the memory 1002.

【0073】ここで、入力装置としてスキャナを用いて説明したが、もちろん電子カメラなど他の入力装置が接続された場合も以上説明した手順は同様である。 [0073] Here has been described using a scanner as an input device, the same procedure is also described above if other input devices are connected, such as course electronic camera.

【0074】画像入出力装置1402が画像出力装置である場合、例えば、画像入出力装置1402がプリンタエンジンでシステムが構成される場合、初めにCPU1 [0074] When the image input-output device 1402 is an image output apparatus, for example, if the image input-output device 1402 system is configured with a printer engine, initially CPU1
001が同様にレジスタライトスレーブ1102を介して、画像処理コア1400のレジスタに画像出力サイズ、プリンタの画像モード(色、解像度など)を設定しようとする。 001 via a likewise register write slave 1102, registers the image output size of the image processing core 1400, it attempts to set a printer image mode (color, resolution, etc.).

【0075】すると、マルチプレクサ1101は、バス1004からの信号をバス1106−Aに伝えるように切り替わり、CPU1001からレジスタライトスレーブ1102及び1301にアクセスでき、レジスタライトスレーブ1102が画像処理コア1400のレジスタを書き換え、設定が行われる。 [0075] Then, the multiplexer 1101 switches to convey the signal from the bus 1004 to the bus 1106-A, can access the register write slave 1102 and 1301 from CPU 1001, register write slave 1102 rewrites the register of the image processing core 1400 , setting is performed. 同様にCPU1001 Similarly CPU1001
が、レジスタライトスレーブ1301を介して、リードDMA1104に画像転送サイズ、画像転送モード、画像転送元メモリアドレスを設定する。 But through the register write slave 1301, size image transferred to the read DMA1104, image transmission mode, to set the image transfer source memory address.

【0076】次に、CPU1001が、画像入出力装置1402に、紙における出力範囲を設定する。 [0076] Next, CPU 1001 is, in the image output device 1402, sets the output range in the paper. 次に、C Then, C
PU1001が、画像処理回路1000の起動レジスタに起動コマンドを書き、画像処理回路1000および画像入出力装置1402の起動を行う。 PU1001 is the start register of the image processing circuit 1000 to write a startup command, performs activation of the image processing circuit 1000 and the image output device 1402. 画像処理回路10 Image processing circuit 10
00は、バス1004を通じてメモリ1002から、出力する為の元画像データを読み出す。 00, from the memory 1002 through the bus 1004, reads the original image data for output.

【0077】画像処理コア1400でその画像データをプリンタエンジンが処理しやすいようデータ形式を変換し、画像処理装置1402から、出力装置、ここではプリンタエンジンに画像データを転送し、印字を行う。 [0077] converts the image data in the image processing core 1400 data format to the printer engine is easily processed, transferred from the image processing apparatus 1402, an output device, the image data to the printer engine here, it performs printing. ここで、出力装置としてプリンタを用いて説明したが、もちろんディスプレイ装置など他の出力装置が接続された場合も以上説明した手順は同様である。 Here has been described with reference to a printer as an output device, the same procedure is also described above if another output device has been connected, such as course display device.

【0078】この時、画像入力装置1003からのライトデータ経路、すなわち、内部バス1408→マルチプレクサ1405→内部バス1117→ライトDMA11 [0078] At this time, the write data path from the image input device 1003, i.e., an internal bus 1408 → multiplexer 1405 → internal bus 1117 → Light DMA11
05→内部バス1116−C→バスブリッジ1310→ 05 → internal bus 1116-C → bus bridge 1310 →
外部バス1116−B→バスブリッジ1306→内部バス1116−Aと、画像出力装置1402へのリードデータ経路、すなわち、内部バス1114→リードDMA An external bus 1116-B → bus bridge 1306 → internal bus 1116-A, read data path to the image output apparatus 1402, i.e., an internal bus 1114 → read DMA
1104→内部バス1115−A→バスブリッジ130 1104 → internal bus 1115-A → bus bridge 130
5→外部バス1115−B→バスブリッジ1309→内部バス1115−C→マルチプレクサ1403→内部バス1407は、並列動作することができ、画像入力装置1003、と、画像出力装置1402は、独立に動作することが出来る。 5 → external bus 1115-B → bus bridge 1309 → internal bus 1115-C → multiplexer 1403 → internal bus 1407 may be operated in parallel, the image input device 1003, an image output apparatus 1402 operates independently it can be. なお、ここで矢印はデータの方向を示している。 Here, arrows indicate the direction of data.

【0079】以上説明したように、メモリ読み出しとメモリ書き出しの動作を同時に行うためのメモリリード、 [0079] As described above, the memory read for performing an operation of the memory read and memory write at the same time,
メモリライト2つの外部バスを設けることで、メモリリード、メモリライト2つの外部バスの転送レートを向上させた画像処理装置を実現することが出来る。 By providing the memory write two external buses, memory read, memory write two external bus transfer rate can be realized an image processing apparatus which is improved. また、メモリライト及びメモリリードをマルチプレクサで選択することにより、複数の画像処理コアを接続した場合においても、ピン数の増加によるコスト増加がない画像処理装置を実現できる。 Further, by selecting a memory write and memory read multiplexer, in case of connecting a plurality of image processing cores, an image processing apparatus is not cost increase due to an increase in the number of pins can be realized.

【0080】以上、画像処理回路が2つの場合を説明したが、画像処理回路が3つ以上の場合でも、画像処理コア1400、I/Oバス1401、画像入力装置、または、画像出力装置、または、画像入出力装置1402、 [0080] Although the image processing circuit has been described the case of two, even if the image processing circuit is three or more, the image processing core 1400, I / O bus 1401, an image input device or image output device, or , image input-output device 1402,
バス1406、1407、1408、1409、マルチプレクサ1403、1405を追加すれば、第2の実施形態と同様に動作することは言うまでもない。 Bus 1406,1407,1408,1409, adding the multiplexer 1403 and 1405, it is needless to say that operate in the same manner as in the second embodiment.

【0081】ここで、本実施の形態では、説明の為に、 [0081] Here, in this embodiment, for the purpose of explanation,
メモリリードDMAをCPUと同じLSIに搭載し、メモリライトDMAは、画像処理回路と同じLSIに搭載しているが、メモリリードDMAを画像処理回路と同じLSIに搭載しても構わない。 Equipped with a memory read DMA on the same LSI as CPU, memory write DMA is being mounted on the same LSI as the image processing circuit, it may be equipped with a memory read DMA on the same LSI image processing circuit. メモリライトDMAについても同様にCPUと同じLSIに搭載しても、本発明の趣旨は達成される。 Be mounted on the same LSI as well as CPU also memory write DMA, the spirit of the present invention can be achieved.

【0082】(第3の実施の形態)第1、第2の実施の形態の画像処理装置においては、メモリ読み出しとメモリ書き出しの動作を同時に行うためのメモリリード、メモリライト2つの外部バスを設けることで、メモリリード、メモリライト2つの外部バスの転送レートを向上させることができた。 [0082] (Third Embodiment) First, in the image processing apparatus of the second embodiment, memory read for performing an operation of the memory read and memory write at the same time, providing a memory write two external bus it is, it was possible to improve the memory read, memory write two external bus transfer rate.

【0083】しかしながら、第1、第2の実施の形態の画像処理装置では、LSI間のデータ転送、及び、レジスタ設定の為の端子がLSIに必要であり、多くの端子が必要となり、その為、コスト高になるという問題があった。 [0083] However, first, the image processing apparatus of the second embodiment, data transfer between LSI, and a terminal for the register settings are required to LSI, it requires more terminals, Therefore , there is a problem that the cost becomes high. 本実施の形態では、上記問題点に鑑みて、データ転送速度を犠牲にすることなしに、LSIの端子数を減らした低コストな画像処理装置について説明する。 In this embodiment, in view of the above problems, without sacrificing data rate, it described a low-cost image processing apparatus having a reduced number of terminals LSI.

【0084】図3は本発明の画像処理装置の第3の実施形態の構成を説明する為のブロック図である。 [0084] FIG. 3 is a block diagram for explaining the configuration of a third embodiment of the image processing apparatus of the present invention. 図中において、1500はシステムを複数のLSIに分けた場合の分断線である。 In the figure, 1500 is a dividing line in the case of dividing the system into a plurality of LSI.

【0085】図3において、1000(点線内)は画像の変換(回転、鏡像、解像度、濃度・輝度変換、2値化、単色化、拡大・縮小、データ圧縮・伸張、3D・2 [0085] In FIG. 3, 1000 (the dotted line in) conversion of the image (rotating, mirror image, the resolution, density-luminance conversion, binarization, monochromatic, scaling, data compression and decompression, 3D-2
D変換、動画・静止画変換、PDL(ページ記述言語) D conversion, video and still-image conversion, PDL (Page Description Language)
処理)、または、入力・出力装置に合わせた画像データ変換および該入力・出力装置の制御を行う為の画像処理回路である。 Processing), or an image processing circuit for performing control of the image data conversion and the input-output device according to the input-output device.

【0086】1001は図3に示したシステム全体を制御する為のCPU、1002は画像処理前の画像データを記憶し、また、画像処理後の画像データを記憶するための電気的なスイッチングによる抵抗の変化、または、 [0086] 1001 CPU, 1002 for controlling the entire system shown in FIG. 3 stores the image data before the image processing, also, resistance by electrical switching for storing image data after image processing changes in, or,
電気的な容量の変化、または、磁気変化、または、光磁気変化、または、光学的変化、または、化学変化を利用した記憶装置(メモリ)である。 Electrical capacitance changes, or, magnetic change, or magneto-optical change, or optical change, or a storage device using a chemical change (memory).

【0087】1003は画像処理回路1000に接続された光電管、CCD、フォトトランジスタ、フォトダイオードを利用した画像入力装置、または、印字装置(プリンタ)、表示装置を利用した画像出力装置、または、 [0087] 1003 phototube connected to the image processing circuit 1000, CCD, a phototransistor, an image input apparatus utilizing a photodiode, or the printing apparatus (printer), the image output apparatus using the display device, or,
記憶装置、無線通信、有線通信、光通信を利用した画像入出力装置である。 Storage device, wireless communication, wired communication, an image input apparatus using optical communication. 画像データの入力元・出力先の両方がメモリ1002の場合、画像入出力装置1003は必要がない。 If both the input source and output destination of the image data in the memory 1002, the image output apparatus 1003 is not required.

【0088】1004はCPU1001、メモリ100 [0088] 1004 CPU1001, the memory 100
2、画像処理装置1000を接続し、画像データ及び制御命令を伝える為のバス、1005は、画像処理回路1 2, and connects the image processing apparatus 1000, the image data and control instruction bus for conveying, 1005, the image processing circuit 1
000と画像入出力装置1003を接続する為のI/O I / O for connecting the 000 and the image input and output device 1003
バス(入出力バス)である。 A bus (input and output bus).

【0089】1100は画像処理を実際に行う画像処理コア、1101はバス1004を分配する為のマルチプレクサ、1104はメモリ1002から画像データを読み出す為のリードDMA(直接メモリアクセスコントローラー)である。 [0089] 1100 image processing core for performing image processing actually, 1101 multiplexer for distributing the bus 1004, 1104 is a DMA read for reading the image data from the memory 1002 (Direct Memory Access Controller).

【0090】1501は、リードDMA1104が読んだメモリの値を画像処理回路に送る為の外部バスマスター、1505は画像処理コア1100のレジスタ設定を行う為、CPUからの命令を受けて、画像処理コア11 [0090] 1501, because of the external bus master to send the value of memory you have read the lead DMA1104 to the image processing circuit, 1505 to perform the register setting of the image processing core 1100, in response to a command from the CPU, image processing core 11
00のレジスタを書き換える為、および、レジスタの値を読み出すための制御信号を画像処理コア1100に与える為のレジスタマスターである。 For rewriting the 00 registers, and a register master for providing a control signal for reading the value of the register to the image processing core 1100.

【0091】1515は外部バスマスター1501からの命令をレジスタマスター1505に渡すための外部バスレジスタスレーブ、1504は画像処理コア1100 [0091] 1515 external bus register slave to pass the instruction to register master 1505 from the external bus master 1501, 1504 image processing core 1100
に画像データを渡す為のデータマスター、1502は外部バスマスター1501から送られてきたデータをデータマスター1504に渡すための外部バスデータスレーブである。 Data Master to pass image data, 1502 is the external bus data slave to pass the data transmitted from the external bus master 1501 in the data master 1504.

【0092】1507は画像処理コア1100のレジスタを読み出した値を転送する為のレジスタスレーブ、1 [0092] 1507 registers a slave for transferring values ​​read the register of the image processing core 1100, 1
520は画像処理コア1100から送られてきたレジスタの値をCPUまたはメモリに渡すための外部バスレジスタマスター、1506は画像処理コア1100の出力データを転送する為のデータスレーブ、1509は画像処理コア1100から送られてきた出力データの値をC 520 External bus register masters for passing the value of the register that has been transmitted from the image processing core 1100 in CPU or memory, 1506 data slave for transferring the output data of the image processing cores 1100, 1509 image processing core 1100 the value of the output data transmitted from the C
PUまたはメモリに渡すための外部バスデータマスターである。 Is an external bus data master to pass to the PU or memory.

【0093】1105はメモリ1002に画像データを書きこむ為のメモリライトマスターである。 [0093] 1105 is a memory write master for writing the image data in the memory 1002. 1510 1510
は、メモリライトマスター1105が、書きこむ値を画像処理回路から受け取る為の外部バススレーブである。 A memory write master 1105, an external bus slaves for receiving the writing values ​​from the image processing circuit.
1104と1501、1515と1505、1502と1504、1520と1507、1509と1506、 1104 and 1501,1515 and 1505,1502 and 1504,1520 and 1507,1509 and 1506,
1105と1510は、それぞれ、バスのプロトコル変換をする為のバスブリッジとして働く。 1105 and 1510, respectively, serve as a bus bridge for a bus protocol conversion.

【0094】1503は、外部バスマスター1501の出力(外部バス1514)を受け、バス1517またはバス1516のどちらかを選択し、分配するマルチプレクサである。 [0094] 1503 receives the output of the external bus master 1501 (external bus 1514), and select either bus 1517 or bus 1516, a distribution multiplexer. 1508は、データスレーブ1509、または、レジスタスレーブ1507の出力を受け、バス1 1508 data slave 1509 or, receives the output of the register slave 1507, bus 1
518またはバス1519のどちらかを選択し、外部バス1521に分配するマルチプレクサである。 518 or select one of the bus 1519, a multiplexer which distributes the external bus 1521.

【0095】1524、1511はマルチプレクサ11 [0095] 1524,1511 multiplexer 11
01によって1004が分配されたバスである。 01 by 1004 is a bus that is distributed. 110 110
7は、画像処理コア1100のレジスタに値を設定する為、および、レジスタ読み出し命令を画像処理コア11 7, to set the register to the value of the image processing core 1100, and the image processing register read command core 11
00に伝える為のレジスタバス、1111は画像処理コア1100のレジスタを読み出すためのレジスタバスである。 Register bus for transmitting to 00, 1111 is a register bus for reading the register of the image processing core 1100.

【0096】1115は画像処理コア1100に画像データを入力する為のデータバス、1117は画像処理コア1100のデータ出力を伝送する為のデータバスである。 [0096] 1115 data bus 1117 for inputting image data to the image processing core 1100 is a data bus for transmitting the data output of the image processing core 1100. 1004はLSI外に信号が出ていない内部バスである。 1004 is an internal bus that is not out signal to the outside of LSI.

【0097】1521及び1514はLSI外に信号が出ている外部バスである。 [0097] 1521 and 1514 is an external bus that have come up with a signal outside the LSI. それぞれのバスの矢印の向きはデータの流れの方向を示す。 Arrow direction of each of the bus indicates the direction of data flow.

【0098】メモリリードマスター1104、メモリライトマスター1105のレジスタの設定の為の機能(第2の実施の形態における、図1のレジスタリードスレーブ1302、レジスタライトスレーブ1301、レジスタリードスレーブ1103、レジスタライトスレーブ1 [0098] Memory read master 1104, function for setting register of the memory write master 1105 (in the second embodiment, the register read slave 1302 of FIG. 1, register write slave 1301, register read slave 1103, register write slave 1
102に相当)は、それぞれのブロックに内蔵され、レジスタ値のやり取りは、バス1511、1524を用いて行うので、1104、1105の為のレジスタ設定の為の特別なバスは必要でない。 Corresponding to 102) is built in each of the blocks, the exchange of register values, is performed by using the bus 1511,1524, special bus for register settings for 1104 and 1105 are not required.

【0099】また、バスレジスタスレーブ1515とレジスタマスター1505、外部バスデータスレーブ15 [0099] The bus register slave 1515 and register the master 1505, the external bus data slave 15
02とデータマスター1504、レジスタスレーブ15 02 and the data master 1504, register slave 15
07とバスレジスタマスター1520、データスレーブ1506と外部バスデータマスター1509は、一種のバスブリッジとして働く。 07 and bus register master 1520, the data slave 1506 and an external bus data master 1509, acts as a kind of a bus bridge.

【0100】スレーブ側に入力したデータおよびレジスタ設定値をそのままマスター側に出力するような構成にすれば、バスレジスタスレーブ1515とレジスタマスター1505、外部バスデータスレーブ1502とデータマスター1504、レジスタスレーブ1507とバスレジスタマスター1520、データスレーブ1506と外部バスデータマスター1509のレジスタ設定は必要ないが、もし他の機能でレジスタ設定が必要な場合は、 [0100] If the configuration to output the data and the register setting value inputted to the slave side as the master, the bus register slave 1515 and register the master 1505, the external bus data slave 1502 and the data master 1504, a register slave 1507 bus register master 1520, register setting data slave 1506 and an external bus data master 1509 is not required, if necessary and if register set for other functions,
バス1517、1516、1111、1117を用いて実現すれば、レジスタ設定の為の特別なバスは必要なくなる。 If realized by using the bus 1517,1516,1111,1117, special bus for the register set is not required.

【0101】レジスタか、データの切り替え、つまり、 [0101] or register, switching of data, in other words,
マルチプレクサ1503および1508の切り替えの為に従来例のバスに専用の信号線を追加した場合、説明の為に、マルチプレクサ選択信号が、Loの時にレジスタ、Hiの時にデータ転送が行われるとすると、従来例のデータバスに追加されるべき信号線は、マルチプレクサ1つに対して1本で済み、システム全体で、LSIのピン数を減らすことが出来る。 If you add dedicated signal lines to the bus of a conventional example for switching the multiplexers 1503 and 1508, for the purpose of explanation, the multiplexer selection signal, the register when Lo, when the data transfer is performed when the Hi, conventional example signal lines to be added to the data bus is finished in one respect one multiplexer 1, the entire system can reduce the number of pins of the LSI.

【0102】また、マルチプレクサの切り替えを他の方法、例えば、バス中のアドレス信号線をデコードすることでマルチプレクサの切り替えを行ってもよい。 [0102] Further, another method of switching the multiplexer, for example, may be switched multiplexer by decoding the address signal lines in the bus. この場合を説明すると、例えば、0x0000_0000〜0 To illustrate this case, for example, 0X0000_0000~0
x0fff_ffffがレジスタ設定の為のアドレス領域、0x1000_0000〜0x1fff_ffff Address area for x0fff_ffff a register set, 0x1000_0000~0x1fff_ffff
がデータの為のアドレス領域とすると、28bit目のアドレス信号がLoの時に、レジスタ側に切り替わり、 There When the address area for the data, when 28bit of the address signal is Lo, switches the register side,
28bit目のアドレス信号がHiの時に、データ側に切り替わる構成にすれば、信号線の増加はない。 When 28bit of the address signal is Hi, if the configuration is switched to the data side, there is no increase of the signal line.

【0103】次に、画像入出力装置1003が、画像入力装置、画像出力装置の場合、または、画像入出力装置1003が接続されない場合の3つの例を挙げ、本実施の形態における画像処理装置の動作の詳細を説明する。 [0103] Next, the image output device 1003, an image input device, when the image output device, or, like the three examples in the case where the image output apparatus 1003 is not connected, the image processing apparatus of this embodiment the details of the operation will be described.

【0104】画像入出力装置1003が画像入力装置である場合、例えば、画像入出力装置1003が、光電管、または、CCD、または、フォトトランジスタ、または、フォトダイオードを利用したスキャナーエンジン(原稿読み取り装置)でシステムが構成される場合、初めにCPU1001が画像処理コア1100のレジスタに画像読み込みサイズ、スキャナの画像モード(色、解像度など)を設定する。 [0104] When the image input-output device 1003 is an image input device, for example, the image output device 1003, phototube or, CCD, or phototransistors or the scanner engine (document reader) utilizing a photodiode, If in is configured system, initially CPU1001 image scan size in the register of the image processing core 1100 sets the scanner image mode (color, resolution, etc.).

【0105】このとき、マルチプレクサ1101は、バス1004からの命令をバス1511に伝えるように切り替わり、さらに、マルチプレクサ1503がバス15 [0105] In this case, the multiplexer 1101 is switched to convey instructions from the bus 1004 to the bus 1511, further, the multiplexer 1503 bus 15
14の命令を1517に伝えるように切り替わり、レジスタマスター1505を用いて、画像処理コア1100 It switched to tell 14 instructions of the 1517, with the register master 1505, the image processing core 1100
のレジスタ設定がされる。 It is set in the register.

【0106】同様にCPU1001が、ライトDMA1 [0106] Similarly CPU1001 is, light DMA1
105に画像転送サイズ、画像転送モード、画像転送先メモリアドレスを設定する。 Image transfer size 105, an image transfer mode, setting the image transfer destination memory address. その際は、マルチプレクサ1101はバス1004とバス1524が接続されるように切り替わり、ライトDMA1105のレジスタに設定が行われる。 In that case, the multiplexer 1101 switches to the bus 1004 and the bus 1524 is connected, set in the register of the write DMA1105 is performed.

【0107】次に、CPU1001が、画像処理回路1 [0107] Next, the CPU1001, the image processing circuit 1
000の起動レジスタに起動コマンドを書き、画像処理回路1000および画像入出力装置1003の起動を行う。 The activation register 000 to write a startup command, performs activation of the image processing circuit 1000 and the image output device 1003. すると、入力装置1003、ここではスキャナエンジンが画像の読み込みを開始し、読みこんだ画像データが画像処理装置1003に転送される。 Then, the input device 1003, where the scanner engine starts reading the image, the image data yelling read is transferred to the image processing apparatus 1003.

【0108】画像処理コア1100でその画像データを処理しやすいようデータ形式を変換し、画像処理コア1 [0108] converts and processes the image data easy as the data format in the image processing core 1100, the image processing core 1
100から、バス1117→データスレーブ1506→ From 100, bus 1117 → data slave 1506 →
外部バスデータマスター1509→バス1518→マルチプレクサ1508→外部バス1521→外部バススレーブ1510→ライトDMA1105→バス1524→ External bus data master 1509 → 1518 → bus multiplexer 1508 → external bus 1521 → external bus slave 1510 → light DMA1105 → bus 1524 →
マルチプレクサ1101→バス1004→メモリ100 Multiplexer 1101 → 1004 → bus memory 100
2、の経路で、画像データをメモリに書きこむ。 2, in the path of, writes the image data into the memory. もちろん電子カメラなど他の入力装置が接続された場合も以上説明した手順は同様である。 Of course procedure other input devices has been described above even if it is connected, such as an electronic camera are the same.

【0109】画像入出力装置1003が画像出力装置である場合、例えば、画像入出力装置1003がプリンタエンジンでシステムが構成される場合、初めにCPU1 [0109] When the image input-output device 1003 is an image output apparatus, for example, if the image input-output device 1003 system is configured with a printer engine, initially CPU1
001が同様にレジスタマスター1505を介して、画像処理コア1100のレジスタに画像出力サイズ、プリンタの画像モード(色、解像度など)を設定する。 001 via a likewise register master 1505, registers the image output size of the image processing core 1100 sets the printer image mode (color, resolution, etc.).

【0110】同様にCPU1001が、リードDMA1 [0110] Similarly CPU1001 is, lead DMA1
104に画像転送サイズ、画像転送モード、画像転送元メモリアドレスを設定する。 Image transfer size 104, an image transfer mode, sets image transfer source memory address. 次に、CPU1001が、 Next, the CPU1001,
画像入出力装置1003に、紙における出力範囲を設定する。 The image output device 1003, sets the output range in the paper. 次に、CPU1001が、画像処理回路1000 Next, the CPU1001, the image processing circuit 1000
の起動レジスタに起動コマンドを書き、画像処理回路1 Start register write start command, the image processing circuit 1
000および画像入出力装置1003の起動を行う。 Performing startup of the 000 and the image input-output device 1003.

【0111】それにより、リードDMA1104がメモリを読みに行き、メモリ1002→バス1004→マルチプレクサ1101→バス1511→リードDMA11 [0111] As a result, lead DMA1104 is going to read the memory, the memory 1002 → 1004 → bus multiplexer 1101 → bus 1511 → lead DMA11
04→外部バスマスター1501→外部バス1514→ 04 → external bus master 1501 → external bus 1514 →
マルチプレクサ1503→バス1516→データスレーブ1502→データマスター1504→画像処理コア1 Multiplexer 1503 → bus 1516 → data slave 1502 → data master 1504 → image processing core 1
100、の経路で、画像データをメモリから読みこむ。 100, in the path of, Komu reading the image data from the memory.

【0112】画像処理コア1100でその画像データをプリンタエンジンが処理しやすいようデータ形式を変換し、画像処理装置1003から、出力装置、ここではプリンタエンジンに画像データを転送し、印字を行う。 [0112] converts the image data in the image processing core 1100 data format to the printer engine is easily processed, transferred from the image processing apparatus 1003, an output device, the image data to the printer engine here, it performs printing. もちろんディスプレイ装置など他の出力装置が接続された場合も以上説明した手順は同様である。 Of course procedure also described above if such display device other output devices are connected are the same.

【0113】画像入出力装置1003が接続されない場合、つまり、画像データの入力元・出力先の両方がメモリ1002の場合、例えば、画像処理回路1000が画像変換だったとすると、初めにCPU1001がレジスタマスターを用いて、画像処理コア1100のレジスタに画像処理のモード、内容を設定する。 [0113] When the image input-output device 1003 is not connected, that is, if both of the input source and output destination of the image data in the memory 1002, for example, the image processing circuit 1000 is that it was an image transformation, initially CPU1001 registers master with the mode of the image processing in the register of the image processing core 1100, set the contents.

【0114】例えば、画像変換の内容が、画像回転の場合は回転角度を設定する。 [0114] For example, the contents of the image conversion, when the image rotation sets the rotation angle. CPU1001が、リードD CPU1001 is, lead D
MA1104、及び、ライトDMA1105に画像転送サイズ、画像転送モード、画像転送元メモリアドレス、 MA1104, and the image transfer size to the write DMA1105, image transmission mode, the image transfer source memory address,
画像転送先メモリアドレスを設定する。 To set the image transfer destination memory address.

【0115】次に、CPU1001が、画像処理回路1 [0115] Next, the CPU1001, the image processing circuit 1
000の起動レジスタに起動コマンドを書き、起動を行う。 000 of the start register to write the start-up command, carry out the start-up. 画像処理回路1000は、バス1004を通じてメモリ1002から、出力する為の元画像データを読み出す。 The image processing circuit 1000 from the memory 1002 through the bus 1004, reads the original image data for output. 画像処理コア1100でその画像データを変換(例えば画像回転)し、画像処理回路1000は、バス10 It converts the image data in the image processing core 1100 (e.g., image rotation), the image processing circuit 1000, bus 10
04を通じてメモリ1002に書き込む。 It is written in the memory 1002 through 04.

【0116】ここで、LSIの外部に出ているバスは、 [0116] In this case, the bus that are on the outside of the LSI,
図3のシステム構成において、外部バス1521、15 In the system configuration of FIG. 3, the external bus 1521,15
14のみであり、従来に比べて、明らかに、LSIの外部に出ているバスの種類を減らすことが出来る。 14 is only compared to conventional, obviously, it is possible to reduce the types of buses are on the outside of the LSI.

【0117】また、1つのバスにおける端子数の増加は、マルチプレクサの切り替えの為の信号線せいぜい1 [0117] In addition, an increase in the number of terminals in one of the buses, signal lines at most 1 for the switching of the multiplexer
本である。 It is a book.

【0118】以上説明したように、本実施の形態によれば、メモリリードの為のデータバスが、画像処理回路のレジスタライトのバスを兼ね、メモリライトの為のデータバスが、画像処理回路のレジスタリードのバスを兼ねることで、LSIの端子数を減らし、ローコストな画像処理装置が実現できる。 [0118] As described above, according to this embodiment, the data bus for memory reads, also serves as a bus register write of the image processing circuit, a data bus for memory write, the image processing circuit by serving as a bus register read, reduce the number of terminals LSI, low-cost image processing apparatus can be realized.

【0119】また、レジスタ設定は、データ転送に先駆けて行う為、データ転送とレジスタ設定が同時に行われることはなく、第1、第2の実施の形態と比べてデータ転送速度が低速になることはない。 [0119] The register setting is to perform prior to data transfer, rather than the data transfer and register setting are performed at the same time, first, the data transfer rate compared to the second embodiment can be slow no.

【0120】(第4の実施の形態)上述の第3の実施の形態では、画像処理コアが1つの場合で説明したが、本実施の形態においては、画像処理コア数を複数とした場合の、第3の実施の形態の構成に基づく画像処理装置を説明する。 [0120] (Fourth Embodiment) A third embodiment described above, the image processing core is described in one case, in the present embodiment, in the case where the number of image processing core and a plurality , describing the image processing apparatus based on the configuration of the third embodiment.

【0121】図4は本発明の画像処理装置の第4の実施の形態の構成を説明する為のブロック図である。 [0121] FIG. 4 is a block diagram for explaining the configuration of a fourth embodiment of the image processing apparatus of the present invention.

【0122】図4において、1700は画像処理を実際に行う追加された画像処理コア、1793は画像処理回路1000に接続された光電管、CCD、フォトトランジスタ、フォトダイオードを利用した追加された画像入力装置、または、印字装置(プリンタ)、表示装置を利用した追加された画像出力装置、または、記憶装置、無線通信、有線通信、光通信を利用した追加された画像入出力装置である。 [0122] In FIG 4, 1700 additional image processing core actually perform the image processing, 1793 phototube connected to the image processing circuit 1000, CCD, photo-transistor, the added image input apparatus utilizing a photodiode or printing apparatus (printer), the added image output apparatus using the display device, or storage device, wireless communication, wired communication, an additional image input-output device utilizing optical communication. 画像データの入力元・出力先の両方がメモリ1002の場合、画像入出力装置1793は必要がない。 If both the input source and output destination of the image data in the memory 1002, the image output apparatus 1793 is not required.

【0123】1795は、画像処理回路1000と画像入出力装置1793を接続する為の追加されたI/Oバス(入出力バス)である。 [0123] 1795 is added I / O bus for connecting the image processing circuit 1000 and the image output device 1793 (output bus). 1705は画像処理コア17 1705 image processing core 17
00のレジスタ設定を行う為、CPUからの命令を受けて、画像処理コア1700のレジスタを書き換える為、 For performing the 00 register setting, by receiving the command from the CPU, for rewriting the register of the image processing core 1700,
および、レジスタの値を読み出すための制御信号を画像処理コア1700に与える為の追加されたレジスタマスターである。 And a extra register master for providing a control signal for reading the value of the register to the image processing core 1700. 1715は外部バスマスター1501からの命令をレジスタマスター1705に渡すための追加された外部バスレジスタスレーブである。 1715 is added external bus register slave to pass commands from the external bus master 1501 to register master 1705. 1704は画像処理コア1700に画像データを渡す為の追加されたデータマスターである。 1704 is an additional data master for passing the image data to the image processing core 1700. 1702は外部バスマスター15 1702 external bus master 15
01から送られてきたデータをデータマスター1704 The data sent from the 01 data master 1704
に渡すための追加された外部バスデータスレーブである。 It is added external bus data slave to pass to.

【0124】1707は画像処理コア1700のレジスタを読み出した値を転送する為の追加されたレジスタスレーブ、1720は画像処理コア1700から送られてきたレジスタの値をCPUまたはメモリに渡すための追加された外部バスレジスタマスター、1706は画像処理コア1700の出力データを転送する為の追加されたデータスレーブ、1709は画像処理コア1700から送られてきた出力データの値をCPUまたはメモリに渡すための追加された外部バスデータマスターである。 [0124] 1707 Added register slaves for transferring values ​​read the register of the image processing core 1700, 1720 are added to pass the value of the register that has been transmitted from the image processing core 1700 to the CPU or memory external bus register masters, 1706 added data slave for transferring the output data of the image processing cores 1700, 1709 additional to pass the value of the output data transmitted from the image processing core 1700 to the CPU or memory which is the difference between the external bus data master.

【0125】マルチプレクサ1503および1508の切り替えは、マルチプレクサの切り替えの為に専用の信号線を追加した場合、第3の実施の形態で説明した、レジスタ/データを切り替える為のマルチプレクサ選択信号に加えて、どの画像処理コアに接続するかを表す信号線を追加すれば良い。 [0125] Switching of the multiplexer 1503 and 1508, if you add a dedicated signal line for switching the multiplexer, as described in the third embodiment, in addition to the multiplexer select signal for switching the register / data, which image processing or may be added to a signal line representing the connection to the core. この図4の場合、画像処理コアは2つ実装されているので、画像処理コアを表す信号を、 In the case of FIG. 4, since the image processing core is two implementations, a signal representing the image processing core,
2本追加する。 Add two to.

【0126】例えば、この2本の信号は、同時に2本とも有効(仮にHi)にならないとすると、1本目がHi [0126] For example, signals of the two, when a not simultaneously both two valid (if Hi), 1 knots is Hi
の場合、マルチプレクサは、画像処理コア1100への経路を選択したことになり、2本目がHiの場合、マルチプレクサは、画像処理コア1700への経路を選択したことになり、第3の実施の形態のデータバスに追加されるべき信号線は、マルチプレクサ1つに対して2本で済み、システム全体で、LSIのピン数を減らすことが出来、本実施の形態を実現することが可能である。 For, the multiplexer will be selected the path to the image processing core 1100, when two eyes is Hi, multiplexers, will be selected the path to the image processing core 1700, a third embodiment signal lines to be added to the data bus of, requires only two against two multiplexers 1, the entire system, it is possible to reduce the number of pins of the LSI, it is possible to implement the present embodiment.

【0127】また、マルチプレクサの切り替えを他の方法、例えば、バス中のアドレス信号線をデコードすることマルチプレクサの切り替えを行った場合でも、信号線の増加なしに、第2の実施例を実現することが可能である。 [0127] Further, switching the other way multiplexer, for example, even when a switching multiplexer decoding the address signal lines in the bus, without increasing the signal line, to realize the second embodiment it is possible.

【0128】説明の為、0x0000_0000〜0x [0128] for the explanation, 0x0000_0000~0x
0fff_ffffが画像処理コア1100のレジスタ設定の為のアドレス領域、0x1000_0000〜0 0fff_ffff the address area for the register setting of the image processing core 1100, 0x1000_0000~0
x1fff_ffffが画像処理コア1100のデータの為のアドレス領域、0x2000_0000〜0x2 x1fff_ffff the address area for the data of the image processing core 1100, 0x2000_0000~0x2
fff_ffffが画像処理コア1700のレジスタ設定の為のアドレス領域、0x3000_0000〜0x fff_ffff the address area for the register settings of the image processing core 1700, 0x3000_0000~0x
3fff_ffffが画像処理コア1700のデータの為のアドレス領域とする。 3fff_ffff is to address area for data in the image processing core 1700.

【0129】このとき、28bit目のアドレス信号がLoの時に、レジスタ側に切り替わり、28bit目のアドレス信号がHiの時に、データ側に切り替わり、2 [0129] At this time, when 28bit of the address signal is Lo, it switches the register side, when 28bit of the address signal is Hi, switches to the data side, 2
9bit目のアドレス信号がLoの時に画像処理コア1 Image processing core 9bit of the address signal is at the Lo 1
100側に切り替わり、29bit目のアドレス信号がHiの時に画像処理コア1700側に切り替わる構成にすれば、信号線の増加なしに、第4の実施の形態を実現することが可能である。 Switch to 100, if the configuration 29bit of the address signal is switched to the image processing core 1700 side when the Hi, without increasing the signal line, it is possible to realize a fourth embodiment.

【0130】以上説明したように、2つの画像処理コアを接続する場合においても、外部バスの信号線をほとんど増加することなしに、2つの画像処理コアを接続した画像処理装置が実現できる。 [0130] As described above, even in the case of connecting two image processing core, without hardly increasing the signal line of the external bus, the image processing apparatus connected to two image processing core can be realized.

【0131】3つ以上の画像処理コアを接続する場合もこの図3から図4への変化と同様に上に挙げたブロックに相当する機能を追加すれば良いのは、明らかである。 [0131] When connecting three or more image processing cores may be added a function corresponding to the block listed above as well as changes to 4 from FIG. 3 is given, it is clear.

【0132】(第5の実施の形態)上述した、第4の実施の形態においては、第3の実施の形態に基づく複数の画像処理コアを有する画像処理装置について説明した。 [0132] The Fifth Embodiment described above, in the fourth embodiment has been described an image processing apparatus having a plurality of image processing core based on the third embodiment.

【0133】しかし、第4の実施の形態における画像処理装置は、画像処理コア毎にレジスタスレーブ、レジスタマスター、データスレーブ、データマスター等の回路を備えているため、画像処理コアの数が増えるほど、装置の回路規模が大きくなり、チップ面積拡大によるコストアップが起こるおそれがある。 [0133] However, the image processing apparatus of the fourth embodiment, the image processing core every register slave register master data slave, due to the provision of a circuit such as a data master, as the number of image processing cores increase , the circuit scale of the apparatus becomes large, cost due to chip area enlargement is likely to occur. 本実施形態においては、この問題を未然に回避できるような構成を有する画像処理装置について説明する。 In the present embodiment, a description is given of an image processing apparatus having the configuration as this problem can be avoided in advance.

【0134】図5は、本発明の画像処理装置の第5の実施の形態の構成を説明する為のブロック図である。 [0134] Figure 5 is a block diagram for explaining the configuration of a fifth embodiment of the image processing apparatus of the present invention.

【0135】図5において、1600は画像処理を実際に行う追加された画像処理コア、1693は画像処理回路1000に接続された光電管、CCD、フォトトランジスタ、フォトダイオードを利用した追加された画像入力装置、または、印字装置(プリンタ)、表示装置を利用した追加された画像出力装置、または、記憶装置、無線通信、有線通信、光通信を利用した追加された画像入出力装置である。 [0135] In FIG. 5, 1600 additional image processing core actually perform the image processing, 1693 the phototube connected to the image processing circuit 1000, CCD, photo-transistor, the added image input apparatus utilizing a photodiode or printing apparatus (printer), the added image output apparatus using the display device, or storage device, wireless communication, wired communication, an additional image input-output device utilizing optical communication. 画像データの入力元・出力先の両方がメモリ1002の場合、画像入出力装置1793は必要がない。 If both the input source and output destination of the image data in the memory 1002, the image output apparatus 1793 is not required.

【0136】1695は、画像処理回路1000と画像入出力装置1793を接続する為の追加されたI/Oバス(入出力バス)、1601は画像処理コア1100または画像処理コアからのレジスタ値出力を選択する為のマルチプレクサ、1602は画像処理コア1100または画像処理コアからのデータ出力を選択する為のマルチプレクサ、1603は画像処理コア1100または画像処理コアへのデータ入力を選択する為のマルチプレクサ、1604は画像処理コア1100または画像処理コアへのレジスタ値入力を選択する為のマルチプレクサである。 [0136] 1695, the added I / O bus for connecting the image processing circuit 1000 and the image output device 1793 (output bus), 1601 the register value output from the image processing core 1100 or the image processing core selection is for the multiplexer, 1602 a multiplexer for selecting data output from the image processing core 1100 or image processing core, 1603 multiplexer for selecting data input to the image processing core 1100 or image processing core, the 1604 a multiplexer for selecting the register values ​​input to the image processing core 1100 or the image processing cores.

【0137】1605、1609はマルチプレクサ16 [0137] 1605,1609 multiplexer 16
01の入力バス、1607、1611はマルチプレクサの入力バス、1606、1610はマルチプレクサ16 01 of the input bus, 1607,1611 the input bus of the multiplexer, 1606,1610 multiplexer 16
03の出力バス、1608、1612はマルチプレクサ1604の出力バスである。 03 of the output bus, 1608,1612 is the output bus of the multiplexer 1604.

【0138】マルチプレクサ1601および1602および1603および1604の切り替えは、マルチプレクサの切り替えの為に専用の信号線を追加した場合、第4の実施の形態で説明した、レジスタ/データを切り帰る為のマルチプレクサ選択信号に加えて、どの画像処理コアに接続するかを表す信号線を追加すれば良い。 [0138] Switching of the multiplexer 1601 and 1602 and 1603 and 1604, if you add a dedicated signal line for switching the multiplexer explained in the fourth embodiment, the multiplexer selection for back off the register / data in addition to the signal, it may be added to a signal line indicating whether to connect to which image processing core.

【0139】この図5の場合、画像処理コアは2つ実装されているので、画像処理コアを表す信号を、2本追加する。 [0139] In the case of FIG. 5, the image processing core is two implementations, a signal representing the image processing core, add two. 例えば、この2本の信号は、同時に2本とも有効(仮にHi)にならないとすると、1本目がHiの場合、マルチプレクサは、画像処理コア1100への経路を選択したことになり、2本目がHiの場合、マルチプレクサは、画像処理コア1600への経路を選択したことになり、従来例のデータバスに追加されるべき信号線は、マルチプレクサ1つに対して2本で済み、システム全体で、LSIのピン数を減らすことが出来る。 For example, the signal of the two, when the not enabled (if Hi) both two simultaneously, when the first run is Hi, multiplexers, will be selected the path to the image processing core 1100, two th for Hi, multiplexers, will be selected the path to the image processing core 1600, conventional signal lines to be added to the data bus of, requires only two against two multiplexers 1, the entire system, it is possible to reduce the number of pins of the LSI.

【0140】また、マルチプレクサの切り替えを、バス中のアドレス信号線をデコードすることマルチプレクサの切り替えを行ってもよい。 [0140] Further, the switching of the multiplexer, may be switched multiplexer decoding the address signal lines in the bus. 例えば、0x0000_0 For example, 0x0000_0
000〜0x0fff_ffffが画像処理コア110 000~0x0fff_ffff image processing core 110
0のレジスタ設定の為のアドレス領域、0x1000_ Address area for 0 of the register settings, 0x1000_
0000〜0x1fff_ffffが画像処理コア11 0000~0x1fff_ffff image processing core 11
00のデータの為のアドレス領域、0x2000_00 Address area for 00 of the data, 0x2000_00
00〜0x2fff_ffffが画像処理コア1600 00~0x2fff_ffff image processing core 1600
のレジスタ設定の為のアドレス領域、0x3000_0 Address area for the register settings, 0x3000_0
000〜0x3fff_ffffが画像処理コア160 000~0x3fff_ffff image processing core 160
0のデータの為のアドレス領域とする。 The address area for the 0 of the data.

【0141】このとき、28bit目のアドレス信号がLoの時に、レジスタ側に切り替わり、28bit目のアドレス信号がHiの時に、データ側に切り替わり、2 [0141] At this time, when 28bit of the address signal is Lo, it switches the register side, when 28bit of the address signal is Hi, switches to the data side, 2
9bit目のアドレス信号がLoの時に画像処理コア1 Image processing core 9bit of the address signal is at the Lo 1
100側に切り替わり、29bit目のアドレス信号がHiの時に画像処理コア1700側に切り替わる構成にすれば、信号線の増加なしに、第5の実施の形態を実現することが可能である。 Switch to 100, if the configuration 29bit of the address signal is switched to the image processing core 1700 side when the Hi, without increasing the signal line, it is possible to realize the fifth embodiment.

【0142】以上説明してきたように、本実施の形態によれば、2つの画像処理コアを接続する場合においても、外部バスの信号線をほとんど増加することなしに、 [0142] As described above, according to this embodiment, even in the case of connecting two image processing core, without hardly increasing the signal line of the external bus,
2つの画像処理コアを接続した画像処理装置が実現できる。 The image processing apparatus connected to two image processing core can be realized. また、マルチプレクサは、接続を選択する信号が正論理の場合はビット毎のAND演算で実現でき、接続を選択する信号が負論理の場合は、接続を選択する信号の論理を反転し正論理にした後、ビット毎のAND演算をすれば良く、先に説明した第4の実施の形態と比較して、回路規模が小さくなり、チップ面積縮小によるコストダウンが図れるという利点がある。 Further, the multiplexer, if the signal for selecting the connection of the positive logic can be implemented by an AND operation for each bit, if the signal for selecting the connection of the negative logic, the positive logic inverts the logic of a signal for selecting the connection after it may be an aND operation on each bit, as compared with the fourth embodiment described above, the smaller the circuit scale, there is an advantage that the cost can be reduced by the chip area reduction.

【0143】また、3つ以上の画像処理コアを接続する場合は、マルチプレクサ1601、1602、160 [0143] In the case of connecting three or more image processing core, a multiplexer 1601,1602,160
3、1604のチャネル数を追加すれば良いのは、明らかである。 The may be added to the number of channels of 3,1604 is evident.

【0144】(第6の実施の形態)第1〜5の実施の形態においては、画像処理装置のハードウェアの全体構成を中心に本発明を説明してきたが、本実施の形態以降においては、画像処理装置内のバス構成や、バスを介して伝達される各種信号を示しながら、本発明について説明する。 [0144] In the (Sixth Embodiment) The fifth embodiment, the present invention has been described mainly the overall configuration of the hardware of the image processing apparatus, in the following the present embodiment, bus configuration and an image processing apparatus, while showing various signals transmitted via the bus, the present invention will be described.

【0145】画像処理装置のハードウェア全体構成は、 [0145] hardware overall configuration of the image processing apparatus,
図5に示した第5の実施の形態と同一であるとし、説明を省略する。 And is identical to the fifth embodiment shown in FIG. 5, the description thereof is omitted.

【0146】図6に示されるように、従来の画像処理装置のバス構成において、LSI間を接続する信号線は、 [0146] As shown in FIG. 6, the bus structure of a conventional image processing apparatus, a signal line connecting between the LSI,
次の様に分類できる。 The following can be classified as.

【0147】まず、1つ目はバスネゴシエーション信号群2601であり、バスを使って良いか、転送を開始して良いか、受け取り準備が出来ているかなどバスの状態を知らせる為の信号である。 [0147] First of all, the first one is a bus negotiation signal group 2601, or may be using the bus, or may be the start of the transfer, which is a signal for notifying the state of the bus, such as if they can receive ready. 2つ目はデータ信号群26 The second data signal group 26
02であり、実際の送受信データである。 It is 02, which is the actual sending and receiving data. 3つ目はアドレス信号群2603であり、データや、デバイスにアドレスが割り振られている場合に、データの格納位置を知らせる為の信号である。 The third is an address signal group 2603, the data and, if the address in the device is allocated, is a signal for informing the storage location of the data. 4つ目はデータステータス信号群2604であり、リード/ライト、レジスタアクセス/データクセス、有効データか、データの終了など、データの状態を知らせる為の信号である。 The fourth is the data status signal group 2604, read / write, register access / data access, valid data, and end data is a signal for notifying the state of the data.

【0148】図6に上記信号群のおおまかなタイミングを示す。 [0148] Figure 6 shows a rough timing of the signal group. 点線は、このタイミングで信号が出ていない可能性があることを示す。 The dotted line indicates that there may not be output at this timing.

【0149】図7は、説明の為に図5に示した第5の画像処理装置のバス1514の一構成例を示した図である。 [0149] Figure 7 is a diagram showing an example of the configuration of a bus 1514 of the fifth image processing apparatus shown in FIG. 5 for explanation.

【0150】図7において、1901はこの同期バスが動作する為の基準であるクロック信号exClock、 [0150] In FIG. 7, 1901 is the reference for the synchronization bus running clock signal ExClock,
1902はマスターがデータ転送開始をスレーブに知らせるためのリクエスト信号exWrReq、1903はexWrReqを受けたスレーブがマスターにデータ受信可能なことを知らせるためのアクノリッジ信号exW 1902 request signal for the master indicating the start data transfer to the slave exWrReq, 1903 the acknowledge signal to indicate that data can be received slave that received ExWrReq is the master exW
rAckである。 It is rAck.

【0151】1904はマスターからスレーブに伝える31bitのライトデータ信号、1905は31bit [0151] 1904 write data signal 31bit tell from the master to the slave, 1905 31bit
のアドレス信号である。 Which is the address signal. 1906はデータ信号で伝送中のそれぞれのデータが有効か否かを示す為のデータバリッド信号、1907は伝送中のものが、画像データか、 1906 data valid signal for indicating whether the respective data is valid or not in the transmission in the data signal, 1907 is one in transmission, or image data,
設定の為のデータか、などデータの種類を示す為の2b 2b for indicating the data or the type of data, such as for setting
itのデータタイプ信号、1908は、今行われているアクセスがリードか、ライトかを知らせる為のリード/ Data type signal of it, 1908 is now carried out in which access is lead or, for that inform you Write Read /
ライト信号である。 A write signal.

【0152】動作を簡単に説明する。 [0152] briefly explaining the operation. データ転送を開始しようとしたとき、マスターは、exWrReqをアサートし、それを知ったスレーブは、データ転送の準備が出来たら、exWrAckを1クロックアサートし、ネゴシエーションを取る。 When you try to start the data transfer, the master, asserts the exWrReq, the slave who knew it, when you are ready to transfer data, one clock asserts exWrAck, take the negotiation.

【0153】exWrAckのアサートを知ったマスターは、exWrReqをディアサートする。 [0153] master who knew the assertion of exWrAck is de-asserted the exWrReq. ネゴシエーションと同時に、マスターは、exWrDataTyp Negotiation and at the same time, the master, exWrDataTyp
e[1:0]を出し、伝送中のものが、画像データ(例えば、exWrDataType[1:0]=“00”の場合)か、設定の為のデータ(例えば、exWrData e [1: 0] the issue, those in the transmission, image data (for example, exWrDataType [1: 0] = the case of "00") or, the data for the set (for example, exWrData
Type[1:0]=“01”の場合)をスレーブに知らせる。 Type [1: 0] = If "01") to inform the slave.

【0154】exWrDataType[1:0]が“0 [0154] exWrDataType [1: 0] is "0
0”の時、マルチプレクサ1503は、バス1514のデータをバス1516に伝えるように切り替わる。ex 0 ", the multiplexer 1503 is switched to communicate the data on the bus 1514 to the bus 1516 .ex
WrDataType[1:0]が”01“の時、マルチプレクサ1503は、バス1514のデータをバス15 WrDataType [1: 0] is at "01", the multiplexer 1503, a bus 15 the data of the bus 1514
17に伝えるように切り替わる。 It switched to tell to 17. また、マスターは、e In addition, the master, e
xWrDataType[1:0]と同じタイミングで、 xWrDataType [1: 0] and at the same time,
exRDNotWrを出し、リードか、ライトかを知らせる。 Issued a exRDNotWr, inform lead or, or light.

【0155】次にexWrAckがディアサートされた次のクロックで、データ転送を開始する。 [0155] then exWrAck is in the de-asserted the next clock, to start the data transfer. データ転送と同時に、データと組になるアドレスを伝送する。 Data transfer at the same time, transmits the address to which the data and set. データとアドレスはクロック毎に更新される。 Data and the address is updated every clock. データのうち、 Among the data,
無効なものがある場合、マスターは、exWrData If there is invalid, master, exWrData
Validをディアサートして、スレーブに知らせる。 The Valid and de-asserted, inform the slave.
exWrDataValidのディアサートは、伝送の終了を意味し、再びネゴシエーションを行うまでexW De-assertion of exWrDataValid means the end of the transmission, exW again to negotiate
rDataValidをアサートしない。 It does not assert the rDataValid. こうして、図7のバスを用いて、データ転送が行われる。 Thus, by using the bus of FIG. 7, the data transfer is performed.

【0156】図5のバスにおいて、それぞれの信号を分類すると、次の様になる。 [0156] In the bus of FIG. 5, when classifying each of the signal, and in the following manner. A. A. バスネゴシエーション信号群・・・1902(1本)、1903(1本) B. Bus negotiation signal group ... 1902 (one), 1903 (one) B. データ信号群 ・・・1904(32本) C. Data signal group ... 1904 (32) C. アドレス信号群 ・・・1905(32本) D. Address signal group ... 1905 (32) D. データステータス信号群 ・・・1906(1本)、1907(2本)、 1908(1本) 上に示した様に、従来のバス構成では、多くのLSI端子数が必要だった。 Data status signal group ... 1906 (one), 1907 (2), as shown above 1908 (one), in the conventional bus configurations, many number of LSI pins was necessary.

【0157】LSIの端子まわりの回路は、1つ当たり、ボンディングの為のパッド、および、静電破壊対策保護回路、および、ラッチアップ対策保護回路、および、入出力バッファーおよび、テストの為の付加回路など多くの回路が必要である。 [0157] circuit around LSI pins, per pad for bonding, and electrostatic breakdown protection equipment circuit, and latchup protection circuit and input and output buffers and the addition of for testing circuit there is a need for many of the circuit, such as.

【0158】ボンディングの為のパッドは、通常四角の金属配線を半導体基板上に形成して実現する。 [0158] pads for bonding is achieved by forming a regular square metal wiring on a semiconductor substrate. ボンディングの歩留まりを向上させる為に、1辺がボンディング配線の直径の10倍〜4倍程度の長方形または正方形または円の形状のボンディングパッドをチップの周辺部に配置するのが普通である。 In order to improve the yield of the bonding, one side it is common to place the bonding pads of the rectangular or square or circular shape of 10 times to 4 times the diameter of the bonding wire on the peripheral portion of the chip.

【0159】ボンディング配線の太さを細くすると、配線抵抗および寄生インダクタンスにより、高速な信号伝達が出来なくなる為、数100MHZ程度の外部クロックで動作するシステムにおいては、1〜50μm程度の直径の金ボンディング配線、または、10〜50μmのアルミボンディング配線が用いられる。 [0159] When thinner the thickness of the bonding wire, the wire resistance and parasitic inductance, since becomes impossible high-speed signal transmission, in a system that operates with the external clock several 100MHZ, gold bonding diameter of about 1~50μm wiring, or, 10 to 50 [mu] m of aluminum bonding wires are used. アルミの場合は、 In the case of aluminum,
金と比較して、安価で、電気抵抗が低い利点を持つが、 Compared to gold, inexpensive, but electrical resistance it has a low advantage,
接触抵抗が金よりもやや高く、腐食しやすく、延性が金ほど高くないので、あまり細く出来ない。 Contact resistance is slightly higher than that of gold, corrosion easy, because the ductility is not as high as gold, it can not be too thin. ボンディングパッドの1辺の長さは、10〜200μm程度のものが多い。 Length of one side of the bonding pad is often of about 10 to 200 [mu] m.

【0160】LSIの端子近くの、入出力回路部は、L [0160] nearby LSI terminals, input and output circuit section, L
SIの内側にある通常の論理回路よりも、静電気やノイズによるサージ(過大・過小電圧)にさらされる可能性が高く、静電破壊対策保護回路、および、ラッチアップ対策保護回路が必要になる場合が多く、耐圧を上げる為に、面積が大きくなりがちである。 Than conventional logic circuits inside the SI, a surge due to static electricity or noise is likely to be exposed to (excessive-under voltage), electrostatic breakdown protection equipment circuit, and, if the latchup protection circuit is required many, in order to increase the breakdown voltage, the area tends to be large.

【0161】また、高速動作を実現する為に、入力容量、および、出力抵抗を低減するための、特別な入出力バッファーを配置する必要がある。 [0161] Further, in order to realize a high-speed operation, input capacitance, and for reducing the output resistance, it is necessary to arrange a special input and output buffers. 静電破壊対策保護回路、および、ラッチアップ対策保護回路、および、入出力バッファーのために、LSIの内側にある通常の論理回路のインバーターと、入出力回路部のインバーターを比較すると、約2倍〜数100倍、入出力回路部の方が面積が大きい。 Prevent electrostatic breakdown protection circuit, and latchup protection circuit, and, for input and output buffers, and an inverter of a conventional logic circuit inside the LSI, when comparing the inverter output circuit portion, about twice number 100 times to, has a larger area toward the input and output circuit section.

【0162】また最近では、LSIや、実装の良品/不良品を選別するためのテスト用の簡単な回路を各端子に追加することも行われる。 [0162] In recent years, LSI and, also carried out by a simple circuit for the test for screening the implementation of the non-defective / defective product to add to each terminal.

【0163】このように、LSIの端子には、多くの面積が必要であり、半導体の加工精度が微細化しても、L [0163] Thus, in the LSI of the terminal it requires a lot of area, the semiconductor processing precision even finer, L
SIの端子周りの回路は、ボンディングワイヤーの性能や信頼性向上の為の各種耐圧に影響があるため、通常の論理回路が微細化したからといって、テスト用の回路を除いては、そのまま微細化できるものではない。 Circuit around terminals of the SI, because of the effect on various withstand voltage for performance and reliability of the bonding wire, conventional logic circuits just because miniaturized, except circuitry for testing, as it is do not be miniaturized.

【0164】近年、半導体の微細化が進んだ結果、大規模な回路を搭載できるようになったので、LSIの端子数は増加傾向にあるが、LSIの端子まわりの回路の面積は微細化のペースと連動して減少してない。 [0164] In recent years, as a result of progress in the miniaturization of semiconductor, so was able to mount a large-scale circuit, but the number of terminals of the LSI tends to increase, the circuit around the LSI of the terminal area of ​​miniaturization not reduced in conjunction with the pace. その結果、LSIの端子は、ボンディングの都合上、チップの周辺時配置されることが好ましいため、LSIのサイズが、LSIの端子数×LSIの端子当たりの面積で決まってしまい、内部の通常の論理回路部分には、ムダな空き領域が生じる状況も生まれてきている。 As a result, the terminal of the LSI, the bonding of convenience, since it is preferably disposed at the periphery of the chip, the size of the LSI, will be determined by the area per pin of the number × LSI of the LSI, internal regular the logic circuit part, has been also born situation that wasted free space occurs. そのような状況においては、LSIの端子数を減らすことは、直ちに、チップサイズの縮小、ひいては、コストダウンにつながる。 In such a situation, to reduce the number of terminals LSI immediately, reduction in chip size, thus leading to cost reduction.

【0165】本発明は、以上のような状況を鑑みてなされたものであり、LSIの端子数を減らした低コストな画像処理装置を提供することを目的とし、本実施の形態、及び以降の実施の形態においては、その詳細を説明する。 [0165] The present invention has been made in view of the above situation, an object of the invention to provide a low-cost image processing apparatus having a reduced number of terminals LSI, the present embodiment and the subsequent in the embodiment, it will be described in detail.

【0166】図8は、本発明の第6の実施の形態を説明する為の、信号のタイミング図である。 [0166] Figure 8, for explaining a sixth embodiment of the present invention, a timing diagram of signals.

【0167】図8において、2701は、バスを使って良いか、転送を開始して良いか、受け取り準備が出来ているかなどバスの状態を知らせる為のバスネゴシエーション信号群である。 [0167] In FIG. 8, 2701, or may be using the bus, or may be the start of the transfer, a bus negotiation signal group for notifying the state of the bus, such as if they can receive ready. 2702は、実際の送受信データであるデータ信号群、および、リード/ライト、レジスタアクセス/データクセス、有効データの個数など、データの状態を知らせる為のデータステータス信号群、を兼ねた信号群である。 2702, the actual data signal group is transmitted and received data, and is read / write, register access / data access, such as the number of valid data signal group which also serves as a data status signal group, for notifying the state of the data . 2703は、データや、デバイスにアドレスが割り振られている場合に、データの格納位置を知らせる為のアドレス信号群である。 2703 data and, if the address to the device is assigned an address signal group for informing the storage location of the data. 点線は、このタイミングで信号が出ていない可能性があることを示す。 The dotted line indicates that there may not be output at this timing.

【0168】図8の動作を説明する。 [0168] explaining the operation of Figure 8. マスターとスレーブが、バスネゴシエーション信号群2701を用いて、 Master and slave, with a bus negotiation signal group 2701,
信号の送受信開始の合意を取った後、マスターは、データ信号群2702にリード/ライト、レジスタアクセス/データクセス、有効データの個数など、データの状態を知らせる為のデータステータス情報を伝送し、スレーブは、それに従い、データ受け入れのモードを切り替える。 After taking the agreement of the transmission and reception start signal, the master, the read / write data signal group 2702, register access / data access, such as the number of valid data, the data status information for notifying the state of the data transmitted, the slave It is, accordingly, switches the mode of data acceptance.

【0169】次に、マスターは、アドレス信号群270 [0169] Next, the master, the address signal group 270
3にアドレス情報を伝送し、スレーブはそれらアドレスから、または、それらアドレスへ、データ送受信を開始する。 3 to transmit the address information, the slave from those addresses, or to their address, it starts the data transmission and reception.

【0170】次に、マスターは、データライトの場合は、データ信号群2802にデータを送信する。 [0170] Next, the master, in the case of data write, and transmits the data to the data signal group 2802. データリードの場合は、データフェーズは、スレーブから、マスターにデータが送られるか、または、別のリード専用信号線を用いて、データがスレーブからマスターへ送受信される。 For data read, the data phase, from the slave, or data to the master is sent, or, with another read-only signal lines, data is transmitted and received from the slave to the master.

【0171】ここで、アドレス情報は、データに先駆けて、伝送すると説明したが、データと同時に伝送し、データ毎にアドレスを切り替えても、本発明の効果は変わらない。 [0171] Here, address information, prior to data, it has been described as transmitted, transmitting data at the same time, be switched address for each data, the effect of the present invention is not changed.

【0172】以上説明したように本実施の形態においては、従来データステータス信号群を用いて知らされていた情報をデータバスを用いて伝送することで、データステータス信号群のLSI端子を削減し、LSIの端子数を減らした低コストな画像処理装置を提供出来る。 [0172] In the present embodiment as described above, the information that has been informed by using the conventional data status signal group by transmitting with the data bus, to reduce the LSI terminals of the data status signal group, It can provide an inexpensive image processing apparatus having a reduced number of terminals LSI.

【0173】(第7の実施の形態)図9は、第6の実施の形態からさらに信号の本数を減らした、本発明の第7 [0173] (Seventh Embodiment) FIG 9, reduced the number of further signals from the sixth embodiment, the seventh of the present invention
の実施の形態を説明する為の、信号のタイミング図である。 For explaining the embodiment, a timing diagram of signals.

【0174】図9において、2801は、バスを使って良いか、転送を開始して良いか、受け取り準備が出来ているかなどバスの状態を知らせる為のバスネゴシエーション信号群である。 [0174] In FIG. 9, 2801, or may be using the bus, or may be the start of the transfer, a bus negotiation signal group for notifying the state of the bus, such as if they can receive ready. 2802は、実際の送受信データであるデータ信号群、および、リード/ライト、レジスタアクセス/データクセス、有効データか、データの終了など、データの状態を知らせる為のデータステータス信号群、および、データや、デバイスにアドレスが割り振られている場合に、データの格納位置を知らせる為のアドレス信号群を兼ねた信号群である。 2802, the actual data signal group is transmitted and received data, and read / write, register access / data access, valid data, and end data, the data status signal group for notifying the state of the data, and the data Ya , if the address to the device is assigned a signal group which also serves as an address signal group for informing the storage location of the data.

【0175】第7の実施の形態で、アドレス信号群27 [0175] In the seventh embodiment, the address signal group 27
03を用いて知らされていた情報をデータバスを用いて伝送することで、アドレス信号群のLSI端子を削減することで、LSIの端子数を減らした低コストな画像処理装置を提供出来る。 The information that has been informed by using the 03 by transmitting with the data bus, by reducing the LSI pin address signal group can provide an inexpensive image processing apparatus having a reduced number of terminals LSI.

【0176】図9の動作を説明する。 [0176] to explain the operation of FIG. 9. マスターとスレーブが、バスネゴシエーション信号群2801を用いて、 Master and slave, with a bus negotiation signal group 2801,
信号の送受信開始の合意を取った後、マスターは、データ信号群2802にリード/ライト、レジスタアクセス/データクセス、有効データの個数など、データの状態を知らせる為のデータステータス情報を伝送し、スレーブは、それに従い、データ受け入れのモードを切り替える。 After taking the agreement of the transmission and reception start signal, the master, the read / write data signal group 2802, register access / data access, such as the number of valid data, the data status information for notifying the state of the data transmitted, the slave It is, accordingly, switches the mode of data acceptance.

【0177】次に、マスターは、データ信号群2802 [0177] Next, the master, the data signal group 2802
にアドレス情報を伝送し、スレーブはそれらアドレスから、または、それらアドレスへ、データ送受信を開始する。 Transmit address information to the slave from those addresses, or to their address, it starts the data transmission and reception. 次に、マスターは、データライトの場合は、データ信号群2802にデータを送信する。 Next, the master, in the case of data write, and transmits the data to the data signal group 2802. データリードの場合は、データフェーズは、スレーブから、マスターにデータが送られるか、または、別のリード専用信号線を用いて、データがスレーブからマスターへ送受信される。 For data read, the data phase, from the slave, or data to the master is sent, or, with another read-only signal lines, data is transmitted and received from the slave to the master.

【0178】バスの構成によっては、アドレスを知らせるフェーズと、データステータス情報を知らせるフェーズの順番が図9と入れ替わり、アドレスを知らせるフェーズが先にあっても、データステータス情報を知らせるフェーズと同時であっても本発明の効果は変わらないことは、言うまでもない。 [0178] Depending on the configuration of the bus, and phase to inform the address, the order of the phase to inform the data status information is replaced with FIG. 9, even phase to inform the address is ahead, there in phase at the same time to inform the data status information the effect of the present invention does not change even if is, needless to say.

【0179】以上説明したように本実施の形態においては、従来データステータス信号群、および、アドレス信号群を用いて知らされていた情報をデータバスを用いて伝送することで、データステータス信号群、および、アドレス信号群のLSI端子を削減し、より多くのLSI [0179] In the present embodiment, as described above, the conventional data status signal groups, and the information that has been informed by using the address signal group by transmitting with the data bus, the data status signal group, and to reduce the LSI pin address signal group, more LSI
の端子数を減らした低コストな画像処理装置を提供出来る。 It can provide an inexpensive image processing apparatus having a reduced number of terminals.

【0180】(第8の実施の形態)図10は、第7の実施の形態を具体的にした本発明の第8の実施の形態を説明する為の、信号のタイミング図である。 [0180] (Eighth Embodiment) FIG. 10, for explaining the eighth embodiment of the present invention in the seventh embodiment in particular, a timing diagram of signals.

【0181】2201はこの同期バスが動作する為の基準であるクロック信号exClock、2202はマスターがデータ転送開始をスレーブに知らせるためのリクエスト信号exWrReq、2203はexWrReq [0181] 2201 request signal for notifying the synchronous bus is a reference for operation clock signal exClock, 2202 the master starts the data transfer to the slave exWrReq, 2203 is ExWrReq
を受けたスレーブがマスターにデータ受信可能なことを知らせるためのアクノリッジ信号exWrAck、22 The received slave acknowledge signal for informing that data can be received in the master exWrAck, 22
04はマスターからスレーブに伝えるライトデータ信号である。 04 is a write data signal for transmitting from the master to the slave.

【0182】図10の動作を説明する。 [0182] to explain the operation of FIG. 10. 図10はバス1 Figure 10 is a bus 1
514の信号を示したものであり、マスターが151 514 and shows the signal, the master 151
4、スレーブが1502、または、1515である。 4, the slave 1502, or a 1515.

【0183】マスターが、データ転送を開始しようとしたとき、マスターは、exWrReqをアサートし、それを知ったスレーブは、データ転送の準備が出来たら、 [0183] master, when you try to start the data transfer, the master, asserts the exWrReq, the slave who knew it, when you are ready to transfer data,
exWrAckを1クロックアサートし、ネゴシエーションを取る。 The exWrAck 1 to clock asserts, take the negotiation. exWrAckのアサートを知ったマスターは、exWrReqをディアサートする。 Know master the assertion of the exWrAck is de-asserted the exWrReq. ネゴシエーションと同時に、マスターは、exWrDataTyp Negotiation and at the same time, the master, exWrDataTyp
e[1:0]を出し、伝送中のものが、画像データか、設定の為のデータをスレーブに知らせる。 e: out [1 0], those in transmission, or image data, informing the data for setting the slave. また、マスターは、exWrDataType[1:0]と同じタイミングで、exRdNotWrを出し、リードか、ライトかを知らせる。 In addition, the master, exWrDataType [1: 0] and at the same time, issued a exRdNotWr, inform lead or, or light. 次にexWrAckがディアサートされた次のクロックで、データ転送を開始する。 Then exWrAck is at the next clock is deasserted, and starts data transfer.

【0184】データ数など、データステータス情報が、 [0184] such as the number of data, the data status information,
ライトデータ信号を用いて、データ転送に先駆けて送信されるアトリビュートに書かれている。 Using the write data signals are written to the attributes sent prior to data transfer. 次に、そのアトリビュートの情報を元にスレーブは、データを受け取る。 Next, the slave receives data based on information of the attribute. こうして、図7のバスを用いて、データ転送が行われる。 Thus, by using the bus of FIG. 7, the data transfer is performed.

【0185】図10のバスにおいて、それぞれの信号を分類すると、次の様になる。 [0185] In the bus shown in FIG. 10, and to classify each of the signal, and in the following manner. A. A. バスネゴシエーション信号群・・・2202(1本)、2203(1本) B. Bus negotiation signal group ... 2202 (one), 2203 (one) B. データ信号群 ・・・2204(64本、または、64本中32本) C. Data signal group ... 2204 (64 or 32 in 64) C. アドレス信号群 ・・・2204(64本中32本) 図5のバスと比較すると、D. Compared to the bus address signal group ... 2204 (64 in 32) FIG. 5, D. データステータス信号群の信号の分の端子数が削減されたことが分かる。 It can be seen that partial number of terminals of the data status signal group of the signal is reduced.

【0186】本実施の形態によれば、従来データステータス信号群を用いて知らされていた情報をデータバスを用いて伝送することで、データステータス信号群のLS According to [0186] this embodiment, the information that has been informed by using the conventional data status signal group by transmitting with the data bus, the data status signal group LS
I端子を削減し、より多くのLSIの端子数を減らした低コストな画像処理装置を提供出来る。 Reduce I terminal can provide an inexpensive image processing apparatus having a reduced number of terminals more LSI.

【0187】ここで、アドレス情報は、1505を用いたレジスタアクセスの場合のみ必要で、1504を用いた画像データクセスにおいて、アドレス情報が必要ないとすると、レジスタアクセスの場合、64bitのデータ信号の上位32bitをアドレス情報とみなし、64 [0187] Here, address information is required only for register access with 1505, the image data accessed with 1504, when there is no need address information, if the register access, the higher the 64bit data signal the 32bit regarded as the address information, 64
bitのデータ信号の下位32bitをライトデータ情報とみなし、データ伝送することが出来る。 Lower 32bit of bit of the data signal is regarded as the write data information may be data transmission. レジスタデータは、データ量が少なく、動作中に頻繁に設定は書き換えないので、それほど転送速度は必要ない。 Register data, the data amount is small, since often set is not changed during operation, no less transfer rate required.

【0188】画像データ転送の場合は、データ信号を6 [0188] In the case of the image data transfer, the data signal 6
4bit全て使うと、データバスの幅が広く使え、データ転送速度を向上でき、データ量が多い画像に適している。 With all 4bit, use of the data bus width is wide, can improve the data transfer speed, data volume is suitable for large images.

【0189】以上、本実施の実施の形態によれば、アドレス情報が必要時のみ、データバスを分割してアドレス情報を付加し、アドレス情報が不要なときは、データバスを分割せずに全てデータ伝送の為のバスとすることで、回路の設計しやすさやと、十分な転送スピードを兼ね備えた画像処理装置を限られたLSI端子数で両立可能となる。 [0189] As described above, according to the embodiment of the present embodiment, when necessary address information only, by dividing the data bus adds the address information, when the address information is not required, all without dividing the data bus with the bus for data transmission, the Ya design ease of circuit, it is possible both in a limited number of LSI pins image processing apparatus that combines sufficient transfer speed.

【0190】(第9の実施の形態)図10では、データステータス情報は、1クロック分のデータ信号で送られる情報にまとめているが、必要に応じて、複数のクロック分のデータ信号で送られる情報として良い。 [0190] In (Ninth Embodiment) FIG. 10, the data status information is summarized in information sent by the data signal of one clock, if necessary, feeding a plurality of clocks of the data signal good as the information that is.

【0191】本実施の形態では、データステータス情報を複数のクロック分のデータ信号で送られる情報とした場合の画像処理装置について説明する。 [0191] In this embodiment, the image processing apparatus when the information transmitted data status information at a plurality of clocks of the data signal will be described.

【0192】本実施の形態におけるタイミング図を図1 [0192] The timing diagram in this embodiment FIG. 1
1に示す。 It is shown in 1. 同図において、2401はこの同期バスが動作する為の基準であるクロック信号exClock、2 In the figure, 2401 is a standard for the synchronization bus running clock signal ExClock, 2
402はマスターがデータ転送開始をスレーブに知らせるためのリクエスト信号exWrReq、2403はe 402 request signal for notifying the master to start data transfer to the slave exWrReq, 2403 is e
xWrReqを受けたスレーブがマスターにデータ受信可能なことを知らせるためのアクノリッジ信号exWr Acknowledge signal exWr for slave that received the xWrReq informs that data can be received to the master
Ack、2404はマスターからスレーブに伝えるライトデータ信号である。 Ack, 2404 is a write data signal for transmitting from the master to the slave.

【0193】図11の動作を説明する。 [0193] to explain the operation of FIG. 11. 図11はバス1 11 bus 1
514の信号を示したものであり、マスターが151 514 and shows the signal, the master 151
4、スレーブが1502、または、1515である。 4, the slave 1502, or a 1515.

【0194】マスターが、データ転送を開始しようとしたとき、マスターは、exWrReqをアサートし、それを知ったスレーブは、データ転送の準備が出来たら、 [0194] master, when you try to start the data transfer, the master, asserts the exWrReq, the slave who knew it, when you are ready to transfer data,
exWrAckを1クロックアサートし、ネゴシエーションを取る。 The exWrAck 1 to clock asserts, take the negotiation. exWrAckのアサートを知ったマスターは、exWrReqをディアサートする。 Know master the assertion of the exWrAck is de-asserted the exWrReq. ネゴシエーションと同時に、マスターは、exWrDataTyp Negotiation and at the same time, the master, exWrDataTyp
e[1:0]を出し、伝送中のものが、画像データか、設定の為のデータをスレーブに知らせる。 e: out [1 0], those in transmission, or image data, informing the data for setting the slave. また、マスターは、exWrDataType[1:0]と同じタイミングで、exRdNotWrを出し、リードか、ライトかを知らせる。 In addition, the master, exWrDataType [1: 0] and at the same time, issued a exRdNotWr, inform lead or, or light.

【0195】次にexWrAckがディアサートされた次のクロックで、データ転送を開始する。 [0195] then exWrAck is in the de-asserted the next clock, to start the data transfer. データ数など、データステータス情報が、ライトデータ信号を用いて、データ転送に先駆けて送信されるアトリビュートに書かれており、アトリビュート情報を元に、マルチプレクサ1503の接続状態が切り替わり、次にライトデータ信号を用いて、データ転送に先駆けて送信される4クロック分のライトデータ信号で伝送されるヘッダーh0 Such as the number of data, data status information, using the write data signal is written to the attributes sent prior to the data transfer, based on the attribute information, it switches the connection state of the multiplexer 1503, and then write the data signal using a header is transmitted in 4 write data signal of a clock frequency that is transmitted prior to the data transfer h0
1〜h04が伝送される。 1~h04 is transmitted.

【0196】ヘッダーには、データマスター1504、 [0196] The header data master 1504,
または、レジスターマスター1505、または、画像処理コア1100、または、第2の画像処理コア1600 Or, registers master 1505, or the image processing core 1100, or the second image processing core 1600
がデータ処理をする為に必要な動作モード(例えば、画像回転ならば角度、画像圧縮なら画像圧縮の品位を表すモード)を示すデータが書かれている。 There operation mode (e.g., if the image rotation angle, the mode representing the quality of the if image compression image compression) required to the data processing data indicating a is written. 次に、そのアトリビュート、及び、ヘッダーの情報を元にスレーブは、 Next, the attribute, and the slave based on the information of the header,
データを受け取る。 Receive the data. こうして、図7のバスを用いて、データ転送が行われる。 Thus, by using the bus of FIG. 7, the data transfer is performed.

【0197】以上説明してきたように、本実施の形態によれば、データマスター1504、または、レジスターマスター1505、または、画像処理コア1100、または、第2の画像処理コア1600の動作モードを画像データ転送と同時に設定可能であり、従来のように画像データ転送に先駆けて、レジスタ設定を毎回行う必要がなく、レジスタ設定というオーバーヘッドが少ない高速な画像処理装置を実現することが出来る。 [0197] As described above, according to this embodiment, the data master 1504, or register master 1505, or the image processing core 1100, or the operation mode of the second image processing core 1600 image data transferred are simultaneously settable, prior to the image data transfer as in the prior art, it is not necessary to register settings each time, less overhead high-speed image processing apparatus that can be realized in that register set.

【0198】(第10の実施の形態)本発明の第9の実施の形態で伝送されるデータの内容をレジスタ設定の場合について具体的に説明する。 [0198] specifically described the content of data to be transmitted in the ninth embodiment of the Tenth Embodiment present invention for the case of the register set.

【0199】図12は本発明の第9の実施の形態を説明する為の図である。 [0199] FIG. 12 is a diagram for explaining the ninth embodiment of the present invention. 図12において、2901は図11 12, 2901 11
の2404で、アトリビュート情報であり、図5のマルチプレクサ1503の接続状態を切り替える為の情報などが入っている。 In the 2404, is the attribute information, which contains such information for switching the connection state of the multiplexer 1503 of FIG. 2902は図11の2404でh01 2902 in 2404 of Figure 11 h01
〜h04として説明したヘッダー情報であり、図5のレジスターマスター1515が利用する。 A header information described as ~H04, register master 1515 in FIG. 5 is utilized. 2903は図1 2903 Figure 1
1の2404においてD01〜D12で説明したコマンド情報であり、設定のための実際のデータなどが格納されている。 In one 2404 is a command information described in D01~D12, including the actual data for the settings are stored.

【0200】この設定を行う為のフォーマットは固定サイズであり、2904は、実際に使われるデータよりも、伝送されるデータの方が大きい場合に挿入される意味のないデータ(パディング)である。 [0200] The format for performing this setting is fixed size, 2904 is than the actual data to be used, without meaning to be inserted when greater in data transmitted data (padding). 2901〜29 2901-29
04は、図11の64bitデータ信号を用いて伝送され、ここで説明の為に、2901〜2904をまとめてパケットと呼ぶことにする。 04 is transmitted using a 64bit data signal of FIG. 11, wherein for the purpose of explanation, will be referred to as a packet collectively 2901-2904.

【0201】2911〜2920はアトリビュート29 [0201] 2911-2920 is attribute 29
01の詳細な内容であり、合わせて64bitのサイズをもつ。 Is a detailed contents of 01, with the size of the 64bit together. 2911は設定の重複を防ぐ為、および、設定の開始・終了を把握する為にCPUが発行する8bit 2911 in order to prevent duplication of settings, and, 8bit issued by the CPU in order to grasp the start and end of the set
の管理番号(ジョブID)であり、2912はLSI間を接続する為のバス1514で伝送するデータの種別(画像データか、設定の為のデータか)を区別する為のパケットIDである。 A management number (job ID), 2912 is a packet ID for distinguishing the type of data to be transmitted on the bus 1514 for connecting the LSI (or image data, or data for setting). 説明の為に“0010”の場合に、第5の実施例で説明するレジスタ設定を行うブロックにデータが伝送されるよう、マルチプレクサ1503 In the case of "0010" for the purpose of explanation, so that the data is transmitted to the block for register settings described in the fifth embodiment, a multiplexer 1503
が切り替わる。 It is switched.

【0202】本実施の形態では、レジスタ設定の場合を例に挙げて説明してきたが、このデータ伝送方式は、レジスタに限ったものではなく、メモリアクセスや、アドレスを割り振られたI/Oデバイスへのアクセスなど、 [0203] In this embodiment, the case of the register set has been described as an example, the data transmission method is not limited to a register, a memory access or, I / O devices allocated address such as access to,
アドレスを振られた空間に対してアクセスするものに用いても好適である。 Be used in those access is made shake the address space is suitable.

【0203】本実施の形態では、図5を例に挙げて、C [0203] In this embodiment, by taking a 5 to for example, C
PUから画像処理回路へデータを伝送するバス(図5の場合1514)のみ例をあげて本発明を説明したが、この方向に限らず、画像処理回路からCPUへデータを伝送するバス(図5の場合1521)に本発明を適応しても良いことは、言うまでもない。 While the invention has been described by way of example only bus for transmitting data to the image processing circuit from PU (the case of FIG. 5 1514), not limited to this direction, the bus (FIG. 5 for transmitting data from the image processing circuit to the CPU if may adapt the present invention to 1521) it is needless to say.

【0204】また、本発明は、画像処理コアが2つの場合を例に挙げて説明したが、これは、2つに限らず、1 [0204] Further, the present invention is a case where the image processing core is two has been described as an example, this is not limited to two, 1
つ以上あれば、いくつあっても、本発明による効果は変わらない。 If more than One, any number of times, the effect of the present invention is not changed.

【0205】 [0205]

【発明の効果】以上説明してきたように、本発明の請求項1に記載の発明によれば、画像処理手段を構成する第1のユニットと、記憶手段を構成する第2のユニットとを接続し、画像処理手段と記憶手段との間の画像データの転送を行う転送手段が、記憶手段から読み込んだ画像データを画像処理手段に転送するための第1の外部バスと、画像処理手段から出力された画像データを記憶手段に転送するための第2の外部バスとを、それぞれ独立に備えることにより、メモリリードデータ転送とメモリライトデータ転送とを同時に行うことができ、画像処理回路とCPUやメモリ等を別チップにした場合でも、転送レートを高くすることができるという効果がある。 As it has been described in the foregoing, according to the invention described in claim 1 of the present invention, connected to the first unit forming the image processing means, and a second unit forming a storage means and, transfer means for transferring image data between the image processing means and storage means, a first external bus for transferring the image data read from the storage means to the image processing unit, the output from the image processing unit a second external bus for transferring image data in the storage means, by each comprise independently a memory read data transfer and the memory write data transfer can be performed at the same time, the image processing circuit and the CPU Ya even when the memory or the like to a different chip, there is an effect that it is possible to increase the transfer rate.

【0206】また、本発明の請求項5に記載の発明によれば、画像処理手段を構成する第1のユニットと、画像処理手段による画像処理を制御する制御手段及び記憶手段を構成する第2のユニットとを接続し、記憶手段から読み込んだ画像データを画像処理手段に転送するための第1の外部バスと、第1のユニットと第2のユニットとを接続し、画像処理手段から出力された画像データを記憶手段に転送するための第2の外部バスとを有し、第1 [0206] According to the invention described in claim 5 of the present invention, the second constituting a first unit forming the image processing means, the control means and memory means for controlling the image processing by the image processing unit and a unit connected to, and connect the first external bus for transferring image data read from the storage means to the image processing unit, a first unit and a second unit, output from the image processing unit and a second external bus for transferring image data in the storage means has a first
の外部バスは、制御手段から画像処理手段への設定情報の転送を行い、第2の外部バスは、画像処理手段から制御手段への設定情報の転送を行うことにより、データ転送速度を下げることなくLSIの端子数を減らすことが可能となり、低コスト化が図れるという効果がある。 The external bus, performs transfer setting information to the image processing means from the control means, the second external bus, by performing the transfer of the configuration information to the control unit from the image processing unit, reducing the data transfer rate without it becomes possible to reduce the number of terminals LSI, there is an effect that cost can be reduced.

【0207】また、本発明の請求項9及び15に記載の発明によれば、画像処理手段を構成する第1のユニットと画像処理手段による画像処理を制御する制御手段及び記憶手段を構成する第2のユニットとを外部バスを介して接続し、記憶手段と画像処理手段間で画像データ及び画像処理手段に関する設定情報を転送する転送手段が、 [0207] According to the invention described in claim 9 and 15 of the present invention, the constituting a control means and memory means for controlling the image processing by the first unit and the image processing unit constituting the image processing means 2 of the unit via an external bus connected, transfer means for transferring the setting information on the image data and the image processing unit between the memory means and the image processing means,
画像データ及び設定情報に関する状態情報を、画像データ及び設定情報と同一のバスを用いて転送することにより、更にLSIの端子数を減らすことによる低コスト化ができるという効果がある。 The status information about the image data and the setting information, by transferring using the image data and the setting information same bus and there is an effect that it is low cost due to further reduce the number of terminals LSI.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の画像処理装置の第1の実施の形態の構成を示したブロック図である。 1 is a block diagram showing a configuration of a first embodiment of the image processing apparatus of the present invention.

【図2】本発明の画像処理装置の第2の実施の形態の構成を示したブロック図である。 2 is a block diagram showing a configuration of a second embodiment of the image processing apparatus of the present invention.

【図3】本発明の画像処理装置の第3の実施の形態の構成を示したブロック図である。 3 is a block diagram showing the configuration of a third embodiment of the image processing apparatus of the present invention.

【図4】本発明の画像処理装置の第4の実施の形態の構成を示したブロック図である。 4 is a fourth block diagram showing the configuration of an embodiment of the image processing apparatus of the present invention.

【図5】本発明の画像処理装置の第5の実施の形態の構成を示したブロック図である。 5 is a block diagram showing a configuration of a fifth embodiment of the image processing apparatus of the present invention.

【図6】従来の画像処理装置のバス構成を説明するための図である。 6 is a diagram for explaining a bus structure of a conventional image processing apparatus.

【図7】第5の実施の形態の画像処理装置において、従来例に基づき構成した場合のバス構成を説明する図である。 [7] The image processing apparatus of the fifth embodiment, a diagram illustrating a bus configuration when configured based on the prior art.

【図8】第6の実施の形態の画像処理装置における信号タイミングを説明するための図である。 8 is a diagram for explaining the signal timing in the image processing apparatus of the sixth embodiment.

【図9】第7の実施の形態の画像処理装置における信号タイミングを説明するための図である。 9 is a diagram for explaining the signal timing in the image processing apparatus of the seventh embodiment.

【図10】第7の実施の形態を具体的にした本発明の第8の実施の形態を説明する為の、信号のタイミング図である。 [Figure 10] for explaining the eighth embodiment of the present invention in the seventh embodiment in particular, a timing diagram of signals.

【図11】第9の実施の形態の画像処理装置における信号タイミングを説明するための図である。 11 is a diagram for explaining the signal timing in the image processing apparatus of the ninth embodiment.

【図12】第10の実施の形態で用いられるパケットデータのフォーマットを示す図である。 12 is a diagram showing a format of a packet data used in the tenth embodiment.

【図13】従来の単一のLSIで構成された画像処理装置の一例を示したブロック図である。 13 is a block diagram showing an example of a conventional image processing apparatus which is composed of a single LSI.

【図14】図13のブロック図を複数のLSIに分断して実現したときの従来の画像処理装置の構成を示したブロック図である。 14 is a block diagram showing a configuration of a conventional image processing device when implemented by dividing into a plurality of LSI block diagram of FIG. 13.

【符号の説明】 DESCRIPTION OF SYMBOLS

1001 CPU 1002 メモリ 1003 画像入出力装置 1004 内部バス 1005 画像処理回路 1514 外部バス 1521 外部バス 1001 CPU 1002 memory 1003 image output device 1004 internal bus 1005 image processing circuit 1514 external bus 1521 external bus

Claims (19)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、画像データを記憶する記憶手段とを有する画像処理装置であって、 前記画像処理手段を構成する第1のユニットと、 前記記憶手段を構成する第2のユニットと、 前記第1のユニットと前記第2のユニットとを接続し、 Image processing means for outputting performs predetermined image processing on claim 1 input image data, an image processing apparatus having a storage means for storing image data, the constituting said image processing means a first unit, a second unit forming the storage unit, and said first unit and said second unit connected,
    前記画像処理手段と前記記憶手段との間の画像データの転送を行う転送手段とを有し、 前記転送手段は、前記記憶手段から読み込んだ画像データを前記画像処理手段に転送するための第1の外部バスと、前記画像処理手段から出力された画像データを前記記憶手段に転送するための第2の外部バスとを、それぞれ独立に備えることを特徴とする画像処理装置。 And a transfer means for transferring image data between said storage means and said image processing means, said transfer means, a first for transferring the image data read from said storage means to the image processing unit and an external bus, the image processing apparatus comprising the image data output from said image processing means and a second external bus for transferring said storage means, independently.
  2. 【請求項2】 前記画像処理手段による画像処理を制御する制御手段をさらに有し、前記画像処理手段は、前記制御手段による制御に基づき所定の画像変換を行うことを特徴とする請求項1記載の画像処理装置。 Wherein further comprising a control means for controlling the image processing by the image processing unit, said image processing means, according to claim 1, wherein the performing predetermined image conversion under the control of said control means the image processing apparatus.
  3. 【請求項3】 前記画像処理手段は、入力装置及び出力装置と接続された複数の画像処理手段であり、 前記入力装置から入力した画像データに対して前記入力装置に対応した画像変換を行い、変換後の画像データを前記第2の外部バスに出力することが可能な第1の画像処理手段と、 前記第1の外部バスより入力した画像データに対して前記出力装置に対応した画像変換を行い、変換後の画像データを前記出力装置に出力することが可能な第2の画像処理手段とを含むことを特徴とする請求項2に記載の画像処理装置。 Wherein said image processing means is a plurality of image processing means connected to the input and output devices, performs image conversion corresponding to the input device to the image data input from said input device, a first image processing means capable of outputting the converted image data to the second external bus, the image conversion corresponding to the output device the image data input from the first external bus performed, the image processing apparatus according to the converted image data to claim 2, characterized in that it comprises a second image processing means capable of outputting to the output device.
  4. 【請求項4】 前記第1の外部バスにより第1のユニットに入力した画像データが、複数の画像処理手段のいずれかの画像処理手段へ入力するように切り替える第1の切り替え手段と、 前記複数の画像処理手段のいずれかの画像処理手段から出力された画像データが、前記第2の外部バスにより第1のユニットから出力されるように切り替える第2の切り替え手段と、を有することを特徴とする請求項3に記載の画像処理装置。 4. The image data input to the first unit by the first external bus, a first switching means for switching to enter into any of the image processing unit of the plurality of image processing means, said plurality image data output from one of the image processing means of the image processing means has the feature that it has a second switching means for switching so as to be output from the first unit by said second external bus the image processing apparatus according to claim 3.
  5. 【請求項5】 入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、画像データを記憶する記憶手段とを有する画像処理装置であって、 前記画像処理手段による画像処理を制御する制御手段と、 前記画像処理手段を構成する第1のユニットと、 前記記憶手段及び前記制御手段を構成する第2のユニットと、 前記第1のユニットと前記第2のユニットとを接続し、 5. A image processing means for outputting performs predetermined image processing on input image data, an image processing apparatus having a storage means for storing image data, the image processing by the image processing unit connect and control means for controlling a first unit constituting the image processing unit, a second unit forming the storage means and the control means, and said first unit and said second unit ,
    前記記憶手段から読み込んだ画像データを前記画像処理手段に転送するための第1の外部バスと、 前記第1のユニットと前記第2のユニットとを接続し、 A first external bus for transferring image data read from said storage means to the image processing means, and said first unit and said second unit connected,
    前記画像処理手段から出力された画像データを前記記憶手段に転送するための第2の外部バスとを有し、 前記第1の外部バスは、前記制御手段から前記画像処理手段への設定情報の転送を行い、前記第2の外部バスは、前記画像処理手段から前記制御手段への設定情報の転送を行うことを特徴とする画像処理装置。 And a second external bus for transferring image data output from said image processing means to said storage means, the first external bus, the said control unit setting information to the image processing unit perform forwarding, the second external bus, the image processing apparatus characterized by performing transfer of the configuration information from the image processing means to said control means.
  6. 【請求項6】 前記第1の外部バスにより第1のユニットに入力した画像データ及び前記設定情報のどちらかが、画像処理手段へ入力するように切り替える第1の切り替え手段と、 前記画像処理手段から出力された画像データ及び前記設定情報のどちらかが、前記第2の外部バスにより第1のユニットから出力されるように切り替える第2の切り替え手段とを有することを特徴とする請求項5に記載の画像処理装置。 6. Either of the first image data and the setting information input to the first unit by an external bus, a first switching means for switching to an input to the image processing unit, said image processing means either of the image data and the setting information output from and to claim 5, characterized in that a second switching means for switching so as to be output from the first unit by said second external bus the image processing apparatus according.
  7. 【請求項7】 前記画像処理手段は、複数の画像処理手段であり、前記第1の切り替え手段は、前記画像データ及び前記設定情報を前記複数の画像処理手段のいずれかに切り替えて入力させ、 前記第2の切り替え手段は、複数の画像処理手段のいずれかから出力された前記画像データ及び前記設定情報を、切り替えて前記第2の外部バスへ出力することを特徴とする請求項6に記載の画像処理装置。 Wherein said image processing means is a plurality of image processing means, said first switching means is inputted to the image data and the setting information by switching to one of the plurality of image processing means, said second switching means, wherein the image data and the setting information output from any of the plurality of image processing means, in claim 6, characterized in that the output to the second external bus switch the image processing apparatus.
  8. 【請求項8】 前記画像処理手段は、複数の画像処理手段であり、前記第1の切り替え手段より入力した画像データ及び前記設定情報を複数の画像処理手段のいずれかに対して切り替えて入力する第3の切り替え手段と、 前記複数の画像処理手段のいずれかから出力された画像データ及び前記設定情報を前記第2の切り替え手段に対して切り替えて出力する第4の切り替え手段とを有することを特徴とする請求項6記載の画像処理装置。 Wherein said image processing means is a plurality of image processing means, for inputting to switch the image data and the setting information input from said first switching means to any of a plurality of image processing means a third switching means, to have a fourth switching means for switching and outputting the image data and the setting information outputted from one to the second switching means of said plurality of image processing means the image processing apparatus according to claim 6, wherein.
  9. 【請求項9】 入力した画像データに対して所定の画像処理を行い出力する画像処理手段と、画像データを記憶する記憶手段とを有する画像処理装置であって、 前記画像処理手段による画像処理を制御する制御手段と、 前記画像処理手段を構成する第1のユニットと、 前記記憶手段及び前記制御手段を構成する第2のユニットと、 前記第1のユニットと前記第2のユニットとを外部バスを介して接続し、前記記憶手段と前記画像処理手段間で、画像データ及び前記画像処理手段に関する設定情報を転送する転送手段を有し、 前記転送手段は、画像データ及び前記設定情報に関する状態情報を、画像データ及び前記設定情報と同一のバスを用いて転送することを特徴とする画像処理装置。 9. A image processing means for outputting performs predetermined image processing on input image data, an image processing apparatus having a storage means for storing image data, the image processing by the image processing unit and control means for controlling a first unit and a second unit forming the storage means and the control means, the first unit and the second unit and the external bus constituting the image processing unit connected via, between said storage means said image processing means includes a transfer means for transferring the setting information on the image data and the image processing means, said transfer means, status information about the image data and the setting information the image processing apparatus characterized by transferring using the same bus as the image data and the setting information.
  10. 【請求項10】 前記転送手段は、前記画像データ及び前記設定情報に関するアドレス情報を、画像データ及び前記設定情報及び前記状態情報と同一のバスを用いて転送することを特徴とする請求項9記載の画像処理装置。 Wherein said transfer means, said image data and address information relating to the setting information, according to claim 9, wherein the forwarding by using the image data and the same bus and the configuration information and the status information the image processing apparatus.
  11. 【請求項11】 前記転送手段は、前記アドレス情報の転送が不要であるとき、前記アドレス情報を転送しないように制御することを特徴とする請求項10記載の画像処理装置。 Wherein said transfer means, when the transfer of the address information is not necessary, the image processing apparatus according to claim 10, wherein the controller controls so as not to transfer the address information.
  12. 【請求項12】 前記転送手段は、画像データ及び前記設定情報の転送よりも前に、前記画像データ及び前記設定情報に対応する状態情報を前もって転送することを特長とする請求項11記載の画像処理装置。 12. The method of claim 11, wherein the transfer means prior to transferring the image data and the setting information, the image according to claim 11, featuring that advance transfer status information corresponding to the image data and the setting information processing apparatus.
  13. 【請求項13】 前記転送手段は、前記記憶手段から読み込んだデータを前記画像処理手段に転送するための第1の外部バスと、前記画像処理手段から出力されたデータを前記記憶手段に転送するための第2の外部バスとを、それぞれ独立に備えることを特徴とする請求項9〜 Wherein said transfer means transfers a first external bus for transferring data read from said storage means to the image processing unit, the data output from said image processing means to said memory means second and external bus, claim, characterized in that each with independent 9 for
    12のいずれかに記載の画像処理装置。 The image processing apparatus according to any one of 12.
  14. 【請求項14】 前記転送手段は、所定のデータ単位毎に前記設定情報を分割し、分割した前記設定情報に、前記設定情報に対応する状態情報をヘッダーとして付加したパケットデータを転送することを特徴とする請求項9 14. The transfer unit divides the setting information for each predetermined data unit, the divided the setting information, the transfer of packet data obtained by adding the state information corresponding to the setting information as a header claim, characterized 9
    〜13のいずれかに記載の画像処理装置。 The image processing apparatus according to any one of to 13.
  15. 【請求項15】 入力した画像データに対して所定の画像処理を行い出力する画像処理部を構成する第1のユニットと、画像データを記憶するメモリを構成する第2のユニットとが外部バスにより接続された画像処理装置におけるデータ転送方法であって、 前記メモリと前記画像処理部間で、画像データ及び前記画像処理部に関する設定情報と、画像データ及び前記設定情報に関する状態情報とを、同一のバスを用いて転送することを特徴とするデータ転送方法。 15. A first unit forming an image processing unit for outputting performs predetermined image processing on input image data, a second unit forming a memory for storing image data by the external bus a data transfer method in a connected image processing apparatus, between said memory and said image processing unit, and the setting information on the image data and the image processing unit, and a status information about the image data and the setting information, the same data transfer method which is characterized in that to transfer using the bus.
  16. 【請求項16】 さらに、前記画像データ及び前記設定情報に関するアドレス情報を、画像データ及び前記設定情報及び前記状態情報と同一のバスを用いて転送することを特徴とする請求項15記載のデータ転送方法。 16. Further, the image data and address information on the setting information, the data transfer according to claim 15, wherein the forwarding by using the image data and the setting information and the status information the same bus and Method.
  17. 【請求項17】 前記アドレス情報の転送が不要であるとき、前記アドレス情報を転送しないように制御することを特徴とする請求項16記載のデータ転送方法。 When 17. is unnecessary transfer of the address information, the data transfer method according to claim 16, wherein the controller controls so as not to transfer the address information.
  18. 【請求項18】 画像データ及び前記設定情報を転送よりも前に、前記画像データ及び前記設定情報に対応する状態情報を前もって転送することを特徴とする請求項1 18. The image data and the setting information before transfer, claim, characterized in that advance transfer status information corresponding to the image data and the setting information 1
    7記載のデータ転送方法。 Data transfer method of 7, wherein.
  19. 【請求項19】 所定のデータ単位毎に前記設定情報を分割し、分割した前記設定情報に、前記設定情報に対応する状態情報をヘッダーとして付加したパケットデータを転送することを特徴とする請求項15〜18のいずれかに記載のデータ転送方法。 19. dividing the setting information for each predetermined data unit, the divided the setting information, claims, characterized in that to transfer the packet data added with the status information corresponding to the setting information as a header the method of data transfer according to any one of 15-18.
JP2001021561A 2001-01-30 2001-01-30 Image processor and its data transfer method Pending JP2002230536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001021561A JP2002230536A (en) 2001-01-30 2001-01-30 Image processor and its data transfer method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001021561A JP2002230536A (en) 2001-01-30 2001-01-30 Image processor and its data transfer method

Publications (1)

Publication Number Publication Date
JP2002230536A true true JP2002230536A (en) 2002-08-16

Family

ID=18887097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001021561A Pending JP2002230536A (en) 2001-01-30 2001-01-30 Image processor and its data transfer method

Country Status (1)

Country Link
JP (1) JP2002230536A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280620B2 (en) 2002-10-18 2007-10-09 Canon Kabushiki Kaisha Electronic device including image forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280620B2 (en) 2002-10-18 2007-10-09 Canon Kabushiki Kaisha Electronic device including image forming apparatus
US7522662B2 (en) 2002-10-18 2009-04-21 Canon Kabushiki Kaisha Electronic device including image forming apparatus

Similar Documents

Publication Publication Date Title
US6816929B2 (en) Data transfer control method and controller for universal serial bus interface
US20070180310A1 (en) Multi-core architecture with hardware messaging
US20030061431A1 (en) Multiple channel interface for communications between devices
US20040037313A1 (en) Packet data service over hyper transport link(s)
US7028109B2 (en) Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints
US20060190691A1 (en) Die-to-die interconnect interface and protocol for stacked semiconductor dies
US5611053A (en) Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US20080016265A1 (en) Information processing apparatus and data communication device
US6574688B1 (en) Port manager controller for connecting various function modules
US20060114918A1 (en) Data transfer system, data transfer method, and image apparatus system
US6233643B1 (en) Apparatus including a host processor and communications adapters interconnected with a bus
US7752376B1 (en) Flexible configuration space
US7587535B2 (en) Data transfer control device including endian conversion circuit with data realignment
US5983299A (en) Priority request and bypass bus
US7191262B2 (en) High-throughput UART interfaces
US20040076044A1 (en) Method and system for improving access latency of multiple bank devices
US20090296740A1 (en) Providing a prefix for a packet header
US7945721B1 (en) Flexible control and/or status register configuration
US20030235204A1 (en) Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus
US20060209722A1 (en) Data transferring system and electronic apparatus
US7072996B2 (en) System and method of transferring data between a processing engine and a plurality of bus types using an arbiter
US6901465B2 (en) Data transfer control device, electronic equipment, and data transfer control method
US20050248584A1 (en) Imaging system and image processing apparatus
US20070211746A1 (en) Information processing apparatus, information processing system, and data communication method
US6742063B1 (en) Method and apparatus for efficient transfer of data packets