JP2002207530A - Clock supply circuit - Google Patents

Clock supply circuit

Info

Publication number
JP2002207530A
JP2002207530A JP2001002660A JP2001002660A JP2002207530A JP 2002207530 A JP2002207530 A JP 2002207530A JP 2001002660 A JP2001002660 A JP 2001002660A JP 2001002660 A JP2001002660 A JP 2001002660A JP 2002207530 A JP2002207530 A JP 2002207530A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
mode
circuit
clock
processing
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001002660A
Other languages
Japanese (ja)
Inventor
Yasutaka Idomoto
Toru Katsumoto
Kanji Ogawa
Yasuhiro Takamura
Mamoru Yamazaki
Takuya Yasuda
康孝 井戸本
徹 勝元
卓也 安田
勘治 小川
守 山▲崎▼
泰弘 高村
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a clock supply circuit capable of changing a clock frequency according to a processing mode or an interrupt without causing a delay time following program processing. SOLUTION: In the clock supply circuit, correspondence between a frequency mode and a processing mode of a CPU 20 is stored in a storage circuit 103. When the processing mode or the interrupt of the CPU 20 is detected in a frequency mode setting circuit 101, the frequency mode correspondent to the detected processing mode or interrupt is retrieved from the storage circuit 103, and a clock signal CLK of a prescribed frequency according to the retrieved frequency mode is generated in a clock generation circuit 102. Accordingly, a time from detection of a change of the processing mode and the interrupt in the frequency mode setting circuit 101 to generation of the clock signal CLK in the clock generation circuit 102 is unconnected to a processing speed of a program controlling the CPU 20 and is decided according to a response time of a hardware in the clock supply circuit.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、与えられたプログラムに応じた処理を、所定の処理モードの下に実行するプロセッサとその周辺回路にクロック信号を供給するクロック供給回路に係り、例えば、処理モードに応じてクロック信号の周波数を制御することにより消費電力を低減できるマイクロプロセッサとその周辺回路に対して当該クロック信号を供給するクロック供給回路に関するものである。 The present invention relates to the processing according to a given program, it relates to a clock supply circuit for supplying a clock signal to the processor and its peripheral circuits to be executed under a predetermined processing mode, for example, treatment it relates clock supply circuit for supplying the clock signal to the microprocessor and its peripheral circuits reduces the power consumption by controlling the frequency of the clock signal in accordance with the mode.

【0002】 [0002]

【従来の技術】例えば携帯電話や情報携帯端末装置など、限られた容量のバッテリーによってシステムが駆動される装置においては、一度の充電でなるべく長時間システムを動作させることや、バッテリーを小型化して装置の重量や体積をなるべく小さくすることが要請されている。 2. Description of the Related Art] such as a mobile phone or a portable information terminal apparatus, the apparatus system is driven by a limited capacity of the battery, and operating the possible long system in a single charge, the battery is downsized It is requested to minimize the weight and volume of the device. このため、これらの装置においては、システムの低消費電力化を図ることがとりわけ重要な課題となっている。 Therefore, in these devices, is to reduce the power consumption of the system has become a particularly important issue. また、エネルギーをめぐる環境問題の要請からも、システムの低消費電力化は電子機器一般の課題となっている。 Also, the demand for environmental issues surrounding energy, power consumption of the system is the subject of the electronic device in general.

【0003】システムの低消費電力化を図る手法として、マイクロプロセッサとその周辺回路に供給されるクロック信号の周波数を処理モードに応じて切り替える手法が、一般的に用いられている。 [0003] As a method to reduce the power consumption of the system, method for switching according to the frequency of the clock signal supplied to the microprocessor and its peripheral circuits in the processing mode, it is generally used. クロック信号の周波数が高くなるとシステムの単位時間あたりの処理能力は一般的に高くなるが、逆に消費電力も大きくなるので、処理が正常に実行される限度内でできるだけ低くなるようにクロック信号の周波数を適切に設定することで、システムの消費電力を低減させることができる。 The processing capability per unit time of the system when the frequency of the clock signal is high is generally high, since the power consumption becomes large conversely, the processing is as low as possible so as to clock signal within the limits to be executed successfully by appropriately setting the frequency, it is possible to reduce the power consumption of the system.

【0004】例えば、OS(Operating System)によってCPU(Central Processing Unit )が管理される処理モード(スーパーバイザモード)では、ユーザのアプリケーションが処理される処理モード(ユーザモード) [0004] For example, OS (Operating System) by the CPU in (Central Processing Unit) processing mode to be managed (supervisor mode), the processing mode (user mode) which the user applications are processed
に比べてシステムに高い処理能力が必要とされる場合が多い。 If the processing power to the system is required as compared to many. そこで、ユーザモードのクロック周波数をスーパーバイザモードのクロック周波数に比べて、処理が正常に実行される限度内で低く抑えることにより、スーパーバイザモードの高いクロック周波数のままでユーザモードの処理を実行させる場合に比べ、システムの消費電力を低減できる。 Therefore, compared to the user-mode clock frequency to the clock frequency of the supervisor mode, by suppressing low within the limits process is successful, the case of executing the processing of the user mode remains high supervisor mode clock frequency compared, it is possible to reduce the power consumption of the system.

【0005】 [0005]

【発明が解決しようとする課題】図3は、CPUからの制御に応じてクロック信号の周波数が変更可能な、従来のマイクロプロセッサ・システムの例を示す図である。 3 The object of the invention is to solve the above-frequency of the clock signal under the control of the CPU modifiable is a diagram showing an example of a conventional microprocessor system.
図3に示すマイクロプロセッサ・システムは、クロック供給回路1、CPU2、および周辺回路31〜周辺回路3kを有する。 Microprocessor system shown in FIG. 3 includes a clock supply circuit 1, CPU 2, and peripheral circuit 31 to the peripheral circuit 3k.

【0006】クロック供給回路1は、CPU2からの周波数設定信号S1に応じた周波数を有するクロック信号CLKを、CPU2および周辺回路31〜周辺回路3k [0006] The clock supply circuit 1, a clock signal CLK having a frequency corresponding to the frequency setting signal S1 from CPU 2, CPU 2 and the peripheral circuit 31 to the peripheral circuit 3k
に供給する。 Supplied to.

【0007】CPU2は、例えばROMなどの記憶回路(周辺回路31〜周辺回路3kに含まれる)に記憶されたユーザによるプログラムコードをバスBUSを介して読み出し、読み出したプログラムコードに応じて種々の処理を行う。 [0007] CPU2, for example, a program code by the user stored in the storage circuit (included in the peripheral circuit 31 to the peripheral circuit 3k) such as ROM read via the bus BUS, various processes according to the program code read I do. またCPU2は、スーパーバイザモードやユーザモードなどの種々の処理モードの下でプログラムを実行する。 The CPU2 executes a program under various processing modes such as a supervisor mode or user mode. 例えば、スーパーバイザモードの下で実行される割り込み処理には、さらに幾つかの処理モード(割り込みモード)があり、CPU2はこれらの割り込みモードの下でプログラムを実行する。 For example, the interrupt processing executed under the supervisor mode, there are still several processing mode (interrupt mode), CPU 2 executes a program under these interrupt mode. なお、処理モードの変更や、クロック供給回路1に対する周波数設定信号S1の制御は、プログラムを通じて行われる。 Note that changing the processing mode and the control of the frequency setting signal S1 with respect to the clock supply circuit 1 is performed through the program.

【0008】周辺回路31〜周辺回路3kは、例えばR [0008] The peripheral circuit 31 to the peripheral circuit 3k is, for example R
OM、RAMなどの記憶回路や割り込み制御回路など、 OM, such as the storage circuit and the interrupt control circuit of the RAM, etc.
CPU2に制御されて処理を行う種々の回路であり、バスBUSを介してCPU2や他の周辺回路との間でデータの入出力を行なう。 A variety of circuits for performing the control process to CPU2, to input and output data to and from the CPU2 and other peripheral circuits via the bus BUS.

【0009】図3に示すシステムにおいて、クロック信号CLKの周波数はCPU2に対するユーザのプログラムに応じて設定される。 [0009] In the system shown in FIG. 3, the frequency of the clock signal CLK is set according to the user's programs for CPU 2. したがって、システムの低消費電力化を図る場合、各種の処理モードで予想されるシステムの負荷に応じて、ユーザがプログラム上でクロック信号CLKの周波数を変更しなくてはならない。 Therefore, when reducing power consumption of the system, in accordance with the load of the system to be expected in various processing modes, the user must change the frequency of the clock signal CLK in the program.

【0010】しかしながら、プログラム上でクロック周波数が変更される場合、CPU2にプログラムコードが読み込まれて命令が実行されるまでの遅延時間が周波数モードを変更する度に発生するので、特に実行時間の限られた処理を実行する場合にこのような遅延時間が問題となる。 [0010] However, if the clock frequency on a program is changed, since the CPU2 in the program code read by instruction delay time until the execution occurs every time of changing the frequency mode, in particular the execution time limit this delay time is a problem when running was treated. また、クロック周波数の変更に関するプログラムによってプログラムコードのサイズが大きくなり、プログラムを格納するメモリ容量が大きくなってコストを上昇させる問題がある。 Also, the size of the program code by a program on changing the clock frequency is increased, there is a problem of increasing the cost memory capacity to store a program is increased. さらに、プログラム開発者の作業負担が増えるため、開発期間を長期化させ、コストを上昇させる問題もある。 In addition, since the work burden of the program developers increase, to prolong the development period, there is also a problem of increasing the cost.

【0011】本発明はかかる事情に鑑みてなされたものであり、その目的は、与えられたプログラムに応じた処理を実行するプロセッサとその周辺回路に与えるクロック信号の周波数を、プログラムの処理に伴う遅延時間を生じることなく変更でき、また当該周波数変更処理の追加に伴うプログラムコード量の増加を防止できるクロック供給回路を提供することにある。 The present invention has been made in view of such circumstances, and its object is the frequency of the clock signal to be supplied processor executing a process in accordance with a given program and their peripheral circuits, due to the program processing It can change without causing a delay time, and to provide a clock supply circuit capable of preventing an increase in program code quantity accompanied by the addition of the frequency change process.

【0012】 [0012]

【課題を解決するための手段】上記の目的を達成するため、本発明のクロック供給回路は、複数の処理モードを有し、与えられたプログラムによって上記処理モードが指定され、指定された処理モードの下で上記プログラムに応じた処理を実行する処理回路に、上記処理モードに応じた所定の周波数を有するクロック信号を供給するクロック供給回路であって、上記処理回路の処理モードと上記クロック信号の設定周波数との対応づけを記憶し、 To achieve the above object, according to an aspect of the clock supply circuit of the present invention includes a plurality of processing modes, is the processing mode by a given program is designated, the designated processing mode of the processing circuit for performing a process corresponding to the program below, a clock supply circuit for supplying a clock signal having a predetermined frequency according to the processing mode, the processing mode and the clock signal of the processing circuit stores the correspondence between the set frequency,
要求に応じて記憶内容を更新可能な記憶回路と、上記処理回路の処理モードを検出し、当該検出された処理モードと対応づけられた上記設定周波数を上記記憶回路から検索し、当該検索された設定周波数に応じた所定の周波数を有する上記クロック信号を生成するクロック生成回路とを有する。 A memory circuit capable of updating the stored contents in response to the request, detects the processing mode of the processing circuit, a correspondence was the set frequency with the detected processing mode searched from the storage circuit, which is the search and a clock generation circuit for generating the clock signal having a predetermined frequency corresponding to the set frequency. また好適には、上記記憶回路は、上記処理回路からの要求に応じて記憶内容を更新する。 Also preferably, the storage circuit updates the stored contents in response to a request from the processing circuit.

【0013】本発明のクロック供給回路によれば、上記記憶回路において、上記処理回路の処理モードと上記設定周波数との対応づけが記憶され、要求に応じて記憶内容が更新される。 According to the clock supply circuit of the present invention, in the above memory circuit, correspondence between the processing mode and the set frequency of the processing circuit is stored, the stored contents are updated on demand. 好適には、上記処理回路からの要求に応じて当該記憶内容が更新される。 Preferably, the stored contents are updated in response to a request from the processing circuit. 上記処理回路の処理モードが上記クロック生成回路において検出されると、 When the processing mode of the processing circuit is detected in the clock generation circuit,
当該検出された処理モードと対応づけられた設定周波数が上記記憶回路から検索され、当該検索された設定周波数に応じた所定の周波数を有する上記クロック信号が生成される。 The detected processing mode and correlated was set frequency is retrieved from the storage circuit, the clock signal having a predetermined frequency in accordance with the retrieved set frequency is generated.

【0014】また、上記記憶回路は、上記処理回路からの要求に応じて、上記記憶回路からの設定周波数の検索を無効にするフラグを記憶し、上記クロック生成回路は、上記記憶回路に上記フラグが記憶されている場合、 Further, the memory circuit, in response to a request from the processing circuit stores the flag to disable the search set frequency from the memory circuit, the clock generation circuit, the flag in the memory circuit when is stored,
上記クロック信号の周波数を上記処理回路からの要求に応じて設定する。 The frequency of the clock signal is set according to a request from the processing circuit.

【0015】上記の構成を有する本発明のクロック供給回路によれば、上記記憶回路において、上記処理回路からの要求に応じて、上記記憶回路からの設定周波数の検索を無効にするフラグが記憶される。 According to the clock supply circuit of the present invention having the configuration described above, in the memory circuit, in response to a request from the processing circuit, a flag to disable the search set frequency from the storage circuit is stored that. 上記記憶回路に上記フラグが記憶されている場合、上記クロック生成回路において、上記クロック信号の周波数は上記処理回路からの要求に応じて設定される。 If the flag in the storage circuit is stored, in the clock generation circuit, the frequency of the clock signal is set in response to a request from the processing circuit.

【0016】また、上記記憶回路は、上記処理回路の割り込み処理モードと上記設定周波数との対応づけを記憶し、上記クロック生成回路は、上記処理回路の割り込み処理モード、および上記処理回路に対する割り込み要求を検出し、当該割り込み要求の検出に同期して、当該検出された割り込み処理モードと対応づけられた設定周波数を上記記憶回路から検索し、当該検索された設定周波数に応じた周波数を有する上記クロック信号を生成する。 Further, the memory circuit stores the association between the interrupt processing mode and the set frequency of the processing circuit, the clock generation circuit, the interrupt processing mode of the processing circuit, and the interrupt request to the processing circuit detects, in synchronization with the detection of the interrupt request, the detected interrupt processing mode correspondence was set frequency retrieved from the storage circuit, the clock having a frequency corresponding to the retrieved set frequency to generate a signal.

【0017】上記の構成を有する本発明のクロック供給回路によれば、上記記憶回路において、上記処理回路の割り込み処理モードと上記設定周波数との対応づけが記憶される。 According to the clock supply circuit of the present invention having the configuration described above, in the memory circuit, correspondence between the interrupt processing mode and the set frequency of the processing circuit is stored. 上記処理回路の割り込み処理モード、および上記処理回路に対する割り込み要求が上記クロック生成回路において検出されると、当該割り込み要求の検出に同期して、当該検出された割り込み処理モードと対応づけられた設定周波数が上記記憶回路から検索される。 Interrupt processing mode of the processing circuit, and the interrupt request to the processing circuit is detected in the clock generation circuit, in synchronization with the detection of the interrupt request, the detected interrupt processing mode correspondence was set frequency There is retrieved from the storage circuit. そして、この検索された設定周波数に応じた周波数を有する上記クロック信号が、上記クロック生成回路において生成される。 Then, the clock signal having a frequency corresponding to the retrieved set frequency is generated in the clock generation circuit.

【0018】また、上記記憶回路は、上記割り込み処理モードおよび上記割り込み要求の要因と、上記設定周波数との対応づけを記憶し、上記クロック生成回路は、上記処理回路の割り込み処理モード、上記処理回路に対する割り込み要求、および当該割り込み要求の要因を検出し、当該割り込み要求の検出に同期して、当該検出された割り込み処理モードおよび割り込み要求の要因と対応づけられた設定周波数を上記記憶回路から検索し、検索された設定周波数に応じた周波数を有する上記クロック信号を生成する。 Further, the memory circuit, and the factors mentioned above interrupt processing mode and the interrupt request, and stores the correspondence between the set frequency, the clock generation circuit, the interrupt processing mode of the processing circuit, the processing circuit for interrupt requests, and detects the cause of the interrupt request, in synchronization with the detection of the interrupt request, the detected interrupt processing mode and the interrupt request source and correlated was set frequency retrieved from the storage circuit , it generates the clock signal having a frequency corresponding to the retrieved set frequency.

【0019】上記の構成を有する本発明のクロック供給回路によれば、上記記憶回路において、上記割り込み処理モードおよび上記割り込み要求の要因と、上記設定周波数との対応づけが記憶される。 According to the clock supply circuit of the present invention having the configuration described above, in the memory circuit, and the factors described above interrupt processing mode and the interrupt request, correspondence between the set frequency is stored. 上記処理回路の割り込み処理モード、上記処理回路に対する割り込み要求、および当該割り込み要求の要因が上記クロック生成回路において検出されると、当該割り込み要求の検出に同期して、当該検出された割り込み処理モードおよび割り込み要求の要因と対応づけられた設定周波数が上記記憶回路から検索される。 Interrupt processing mode of the processing circuit, an interrupt request to the processing circuit, and the cause of the interrupt request is detected in the clock generation circuit, in synchronization with the detection of the interrupt request, the detected interrupt processing mode and correlated was set frequency and cause of the interrupt request is retrieved from the storage circuit. そして、この検索された設定周波数に応じた周波数を有する上記クロック信号が、上記クロック生成回路において生成される。 Then, the clock signal having a frequency corresponding to the retrieved set frequency is generated in the clock generation circuit.

【0020】 [0020]

【発明の実施の形態】図1は、本発明に係るクロック供給回路の実施形態を含んだマイクロプロセッサ・システムの例を示す図である。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION is a diagram showing an example of a microprocessor system which includes an embodiment of a clock supply circuit according to the present invention. 図1に示すマイクロプロセッサ・システムは、クロック供給回路10、CPU20、割り込み制御回路40、および周辺回路41〜周辺回路4 Microprocessor system shown in FIG. 1, the clock supply circuit 10, CPU 20, interrupt controller 40, and the peripheral circuit 41 to the peripheral circuit 4
kを有する。 With a k.

【0021】CPU20は、例えばROMなどの記憶回路(周辺回路41〜周辺回路4kに含まれる)に記憶されたユーザによるプログラムコードをバスBUSを介して読み出し、読み出したプログラムコードに応じた種々の処理を行う。 [0021] CPU20, for example reads the program code by the memory circuit users stored in (included in the peripheral circuit 41 to the peripheral circuit 4k) such as a ROM via the bus BUS, various processing according to the program code read I do. また、スーパーバイザモードやユーザモード、割り込みモードなどの種々の処理モードを有しており、これらの処理モードの下でプログラムを実行する。 Also, the supervisor mode or user mode, has various processing modes such as interrupt mode, to execute a program under these processing modes.

【0022】また、CPU20は、CPU20の処理モードをクロック供給回路10に通知する処理モード信号S13、クロック供給回路10に対する各種の設定を行う設定信号S14、およびCPU20から周波数モードを設定する周波数モード設定信号S15を、クロック供給回路10に出力する。 Further, CPU 20, the processing mode signal for notifying the processing mode of the CPU 20 to the clock supply circuit 10 S13, frequency mode setting for setting the frequency mode from the setting signal S14, and CPU 20 performs various settings for the clock supply circuit 10 the signal S15, and outputs the clock supply circuit 10.

【0023】割り込み制御回路40は、周辺回路41〜 [0023] The interrupt control circuit 40, peripheral circuit 41 to
周辺回路4kや図示しないハードウェア装置からCPU CPU from the hardware devices in which the peripheral circuit 4k and (not shown)
20に対して出力される複数の割り込み要求を受けて、 Receiving a plurality of interrupt request is outputted to 20,
これらの割り込み要求の優先順位を判定する。 Determining the priority of these interrupt requests. そして、 And,
この判定結果に基づいて割り込み要求が受け付けられた場合、当該割り込み要求の要因を示す割り込み要因信号S12とともに、割り込み要求の発生を知らせる割り込み要求信号S11を生成して、CPU20およびクロック供給回路10に出力する。 If an interrupt based on the determination result request is received, together with the interrupt source signal S12 indicating the cause of the interrupt request, and generates an interrupt request signal S11 indicating the occurrence of an interrupt request, the output to the CPU20 and the clock supply circuit 10 to.

【0024】周辺回路41〜周辺回路4kは、例えばR [0024] The peripheral circuit 41 to the peripheral circuit 4k, for example R
OM、RAMなどの記憶回路やインターフェース回路など、CPU20に制御されて処理を行う種々の回路であり、バスBUSを介してCPU20や他の周辺回路との間でデータの入出力を行なう。 OM, such as the storage circuit or interface circuit RAM, etc. a variety of circuits for performing the control process the CPU 20, to input and output data between the CPU 20 and other peripheral circuits via the bus BUS.

【0025】クロック供給回路10は、割り込み制御回路40から出力される割り込み要求信号S11および割り込み要因信号S12を監視し、これらの監視結果に基づいて、割り込み処理の要求発生時点および割り込み要因を検出する。 The clock supply circuit 10, an interrupt request signal S11 and the interrupt factor signal S12 is outputted from the interrupt control circuit 40 monitors, based on these monitoring results, detecting a request generation time and interrupt source of the interrupt processing . また、CPU20から出力される処理モード信号S13を監視し、この監視結果に基づいて、C It also monitors the processing mode signal S13 outputted from the CPU 20, on the basis of the monitoring result, C
PU20の処理モード(スーパーバイザモード、ユーザモード、割り込みモードなど)を検出する。 PU20 processing mode (supervisor mode, user mode, an interrupt mode) is detected. そして、これらの検出結果から判明したCPU20の処理モードや割り込み要因に対応する周波数モードを、CPU20の設定信号S14によりあらかじめ設定された対応関係から検索し、検索された周波数モードに対応する所定の周波数を有したクロック信号CLKを生成して、CPU2 Then, the frequency mode corresponding to the processing mode, and interrupts the CPU 20 which has been found from the detection results, and the search from a preset corresponding relationship by setting signal S14 CPU 20, a predetermined frequency corresponding to the searched frequency mode and it generates a clock signal CLK having a, CPU 2
0、割り込み制御回路40、および周辺回路41〜周辺回路4kに供給する。 0, the interrupt control circuit 40, and the peripheral circuit 41 to be supplied to the peripheral circuit 4k. なお、上述の周波数モードの検索を無効にするフラグ(無効フラグ)が設定信号S14により設定された場合には、割り込み要求信号S11、割り込み要因信号S12、および処理モード信号S13の状態とは無関係に、CPU20からの周波数モード設定信号S15に応じてクロック信号CLKの周波数モードが設定される。 In the case where the flag to disable the search above frequency mode (invalid flag) is set by the setting signal S14, the interrupt request signal S11, regardless of the state of the interrupt source signals S12, and the processing mode signal S13 , frequency mode of the clock signal CLK is set according to the frequency mode setting signal S15 from the CPU 20.

【0026】図2は、クロック供給回路10の概略的な構成図である。 [0026] Figure 2 is a schematic diagram of a clock supply circuit 10. 図2に示すクロック供給回路10は、周波数モード設定回路101、クロック発生回路102、 The clock supply circuit 10 shown in FIG. 2, the frequency mode setting circuit 101, a clock generation circuit 102,
および記憶回路103を有している。 And a memory circuit 103. なお、記憶回路1 The storage circuit 1
03は、本発明の記憶回路の一実施形態である。 03 is an embodiment of a memory circuit of the present invention. 周波数モード設定回路101およびクロック発生回路102からなるブロックは、本発明のクロック生成回路の一実施形態である。 Block of frequency mode setting circuit 101 and the clock generating circuit 102 is an embodiment of a clock generation circuit of the present invention.

【0027】周波数モード設定回路101は、CPU2 [0027] The frequency mode setting circuit 101, CPU2
0から出力される処理モード信号S13を監視し、この監視結果に基づいて、CPU20の処理モード(スーパーバイザモードやユーザモードなど)を検出する。 Monitoring the processing mode signal S13 outputted from 0, based on the monitoring result, it detects the processing mode of the CPU 20 (such as a supervisor mode or user mode). そして、検出された処理モードに対応する周波数モードを記憶回路103から検索し、当該検索された周波数モードに応じた周波数設定信号S101をクロック発生回路1 Then, search the frequency mode corresponding to the detected processing mode from the storage circuit 103, a clock generating circuit 1 a frequency setting signal S101 in accordance with the retrieved frequency mode
02に出力する。 And outputs it to the 02.

【0028】また、周波数モード設定回路101は、C [0028] In addition, the frequency mode setting circuit 101, C
PU20から出力される処理モード信号S13を監視し、この監視結果に基づいて、CPU20の割り込みモードを検出する。 Monitoring the processing mode signal S13 output from the PU20, on the basis of the monitoring result, it detects the interrupt mode of CPU 20. さらに、割り込み制御回路40から出力される割り込み要求信号S11および割り込み要因信号S12を監視し、これらの監視結果に基づいて、割り込み処理の要求発生時点および割り込み要因を検出する。 Further, an interrupt request signal S11 and the interrupt factor signal S12 is outputted from the interrupt control circuit 40 monitors, based on these monitoring results, detecting a request generation time and interrupt source of the interrupt processing. そして、検出された割り込み要因および割り込みモードに対応する周波数モードを記憶回路103から検索し、当該検索された周波数モードに応じた周波数設定信号S101を、割り込み処理の要求発生時点に同期して、クロック発生回路102に出力する。 Then, search the frequency mode corresponding to the detected interrupt source and the interrupt mode from the storage circuit 103, a frequency setting signal S101 in accordance with the retrieved frequency mode, in synchronism with the request is generated when the interrupt processing, clock and it outputs the generator 102.

【0029】また、周波数モード設定回路101は、設定信号S14によって記憶回路103に上述した無効フラグが設定されているか否かを監視する。 Further, the frequency mode setting circuit 101 monitors whether the invalid flag described above in the memory circuit 103 by setting signal S14 is set. 記憶回路10 Memory circuit 10
3に無効フラグが設定されている場合には、記憶回路1 If an invalid flag 3 is set, the memory circuit 1
03における周波数モードの検索を無効にする。 To disable scanning of the frequency mode at 03. 周波数モードの検索が無効にされると、割り込み要求信号S1 If the search frequency mode is disabled, an interrupt request signal S1
1、割り込み要因信号S12、および処理モード信号S 1, interrupt source signals S12, and the processing mode signal S
13の状態とは無関係に、CPU20からの周波数モード設定信号S15に応じて周波数設定信号S101が生成される。 Regardless of the 13 states of the frequency setting signal S101 is generated in response to the frequency mode setting signal S15 from the CPU 20.

【0030】クロック発生回路102は、周波数モード設定回路101から出力される周波数設定信号S101 The clock generation circuit 102, a frequency setting signal S101 output from the frequency mode setting circuit 101
に応じた周波数を有するクロック信号CLKを生成して、CPU20、割り込み制御回路40、および周辺回路41〜周辺回路4kに供給する。 And generates a clock signal CLK having a frequency corresponding to, CPU 20, interrupt controller 40, and the peripheral circuit 41 to be supplied to the peripheral circuit 4k. 例えば、PLL回路の帰還ループに挿入される分周器の分周比が周波数設定信号S101に応じて可変される構成や、周波数が異なる複数のクロック信号から一のクロック信号が周波数設定信号S101に応じて選択される構成など、種々の構成によってクロック発生回路102は実現可能である。 For example, a configuration in which the dividing ratio of the divider that is inserted into the feedback loop of the PLL circuit is varied according to the frequency setting signal S101, one clock signal from the plurality of clock signals having different frequencies within a frequency setting signal S101 such configurations are selected according to the clock generation circuit 102 by the various configurations can be realized.

【0031】記憶回路103は、CPU20からの設定信号S14に応じて、CPU20の各処理モードや割り込み要因とクロック信号CLKの周波数モードとの対応関係を設定し、設定内容を記憶する。 The memory circuit 103, in response to the setting signal S14 from the CPU 20, sets the corresponding relationship between the frequency mode of the processing modes, and interrupts the clock signal CLK of the CPU 20, and stores the settings. また設定信号S1 The setting signal S1
4に応じて、記憶された当該対応関係に基づいた周波数モードの検索を無効にする無効フラグを記憶する。 4 in accordance with, for storing an invalid flag to disable the stored retrieval of the corresponding frequency mode based on the relationship. 設定信号S14は、例えばパラレルデータやシリアルデータとしてCPU20から記憶回路103に入力される。 Setting signal S14 is inputted, for example, from CPU20 as parallel data or serial data to the memory circuit 103. 記憶回路103は、これらのデータを保持するレジスタなどの記憶回路によって構成される。 Memory circuit 103 is constituted by a storage circuit such as a register for holding the data. なお、記憶回路10 The storage circuit 10
3に記憶される設定内容は、CPU20の処理を制御するユーザのプログラムによって任意に変更させることができる。 Setting contents stored in 3, it can be arbitrarily changed by a user for a program that controls the processing of the CPU 20.

【0032】ここで、上述した構成を有するクロック供給回路10を含んだマイクロプロセッサ・システムについて、まず、CPU20の処理モードの変更に応じてクロック信号CLKの周波数モードが切り替えられる場合の動作を説明する。 [0032] Here, the microprocessor system including a clock supply circuit 10 having the configuration described above, first, the operation when the frequency mode of the clock signal CLK is switched in accordance with the change of the processing mode of the CPU20 .

【0033】CPU20の処理モードは、周波数モード設定回路101において、CPU20が出力する処理モード信号S13により監視されている。 The CPU 20 processing mode in the frequency mode setting circuit 101, and is monitored by the processing mode signal S13 output by the CPU 20. CPU20の処理モードが変更されると、これに応じて処理モード信号S13が変化し、変化した処理モード信号S13が周波数モード設定回路101に検出される。 When the processing mode of CPU20 is changed, this processing mode signal S13 is changed in accordance with, the processing mode signal S13 that has changed is detected frequency mode setting circuit 101. この検出された処理モード信号S13に対応する周波数モードが、記憶回路103から検索され、この検索された周波数モードに応じた周波数設定信号S101が、周波数モード設定回路101において生成される。 The frequency mode corresponding to the detected processing mode signal S13 is retrieved from the storage circuit 103, the frequency setting signal S101 in accordance with the retrieved frequency mode, is generated in the frequency mode setting circuit 101. この周波数設定信号S The frequency setting signal S
101に応じたクロック信号CLKがクロック発生回路102において生成されることにより、クロック信号C By the clock signal CLK corresponding to 101 is generated in the clock generation circuit 102, a clock signal C
LKの周波数モードが切り替えられる。 Frequency mode of LK is switched.

【0034】CPU20の処理モードが変更してからクロック信号CLKの周波数モードが切り替えられるまでの時間は、周波数モード設定回路101において周波数設定信号S101が生成される時間や、クロック発生回路102においてクロック信号CLKが生成される時間に応じて変化する。 [0034] From then changed processing mode CPU20 time until the frequency mode of the clock signal CLK is switched, time and the frequency setting signal S101 is generated in the frequency mode setting circuit 101, a clock signal in the clock generator circuit 102 It varies according to the time CLK is generated. また、これらの回路において信号が生成されるまでの時間は、CPU20を制御するプログラムの実行速度とは無関係である。 Further, the time until the signal is generated in these circuits, is independent of the execution speed of the program that controls the CPU 20. すなわち、周波数モードの切り替えに要する時間は、クロック供給回路におけるハードウェアの応答時間に応じて決まるので、従来のようにプログラム上で周波数モードを切り替えていた場合に比べて、周波数モードの切り替えを高速化できる。 Fast i.e., the time required for switching the frequency mode, the determined according to the hardware response time of the clock supply circuit, as in the prior art on the program as compared with the case of not switching the frequency mode, the frequency switching mode possible reduction.

【0035】次に、割り込み要求の受け付けに応じてクロック信号CLKの周波数モードが切り替えられる場合の動作について説明する。 Next, the operation when the frequency mode of the clock signal CLK is switched will be described in accordance with the acceptance of the interrupt request. CPU20の割り込みモードは、周波数モード設定回路101において、CPU20 Interrupt mode of CPU 20 is in the frequency mode setting circuit 101, CPU 20
が出力する処理モード信号S13により監視されている。 There has been monitored by the processing mode signal S13 to be output. また、割り込み制御回路40がCPU20に対して出力する割り込み要求信号S11や割り込み要因信号S Also, and the interrupt request signal S11 the interrupt control circuit 40 outputs signals to the CPU20 interrupt cause signals S
12も、周波数モード設定回路101において監視されている。 12 is also monitored in the frequency mode setting circuit 101. 割り込み制御回路40からの割り込み要求信号S11とその割り込み要因信号S12が周波数モード設定回路101において検出されると、検出された割り込み要因信号S12と、処理モード信号S13により監視された割り込みモードとに応じた周波数モードが、記憶回路103から検索される。 An interrupt request signal S11 from the interrupt control circuit 40 when the interrupt source signal S12 is detected in the frequency mode setting circuit 101, and is detected interrupt cause signal S12, according to have been the interrupt mode monitored by the processing mode signal S13 frequency mode is retrieved from the memory circuit 103. そして、この検索された周波数モードに応じた周波数設定信号S101が周波数モード設定回路101において生成される。 Then, the frequency setting signal S101 in accordance with the retrieved frequency mode is generated in the frequency mode setting circuit 101. この周波数設定信号S101に応じたクロック信号CLKがクロック発生回路102において生成されることにより、クロック信号CLKの周波数モードが切り替えられる。 By the clock signal CLK in response to the frequency setting signal S101 is generated in the clock generation circuit 102, it is switched frequency mode of the clock signal CLK.

【0036】なお、上述の動作においては割り込み要因信号S12と割り込みモードに応じてクロック信号CL [0036] In the above-described operation clock signal CL in response to the interrupt mode interrupt source signal S12
Kの周波数モードが設定されるが、必ずしもこれら2つの信号から周波数モードが設定される必然性はなく、何れか一方の信号に応じて周波数モードが設定されても良い。 Although K frequency mode is set, not necessarily necessity of the frequency mode is set from these two signals, either frequency mode in response to one signal may be set. また、CPU20の処理モードが割り込み要求信号S11の受け付けを無効にするモードである場合には、 Further, in the case of a mode in which the processing mode of CPU20 to disable the acceptance of the interrupt request signal S11 is
割り込み要求信号S11や割り込み要因信号S12の状態に応じた周波数モードの切り替え動作を停止させても良い。 The switching operation of the interrupt request signal S11 or frequency mode according to the state of the interrupt cause signal S12 may be stopped.

【0037】また、割り込み要求信号S11の発生が検出されてからクロック信号CLKの周波数モードが切り替えられるまでの時間は、処理モードの変更による周波数モードの切り替え動作と同様に、クロック供給回路におけるハードウェアの応答時間に応じて決まる。 Further, the time from occurrence is detected until the frequency mode of the clock signal CLK is switched to the interrupt request signal S11, similarly to the switching operation of the frequency mode by changing the processing mode, the hardware of the clock supply circuit It depends on the response time. したがって、従来のようにプログラム上で周波数モードを切り替えていた場合に比べて、周波数モードの切り替え動作を高速化できる。 Therefore, unlike the conventional on programs as compared with the case of not switching the frequency mode, faster switching operation of the frequency mode.

【0038】次に、無効フラグに応じて周波数モードの設定方法が変更される場合の動作について説明する。 Next, the operation when the setting of the frequency mode is changed in accordance with the disable flag. 記憶回路103に無効フラグが設定されると、無効フラグの有無を監視していた周波数モード設定回路101によって無効フラグが検出される。 If an invalid flag in the memory circuit 103 is set, invalid flag is detected by the frequency mode setting circuit 101 monitors the presence of invalid flag. これにより、記憶回路1 Thus, the memory circuit 1
03から周波数モードを検索する動作が無効にされ、割り込み要求信号S11、割り込み要因信号S12、および処理モード信号S13の状態とは無関係に、CPU2 03 operation of searching the frequency mode from is disabled, the interrupt request signal S11, regardless of the state of the interrupt source signals S12, and the processing mode signal S13, CPU 2
0からの周波数モード設定信号S15に応じて周波数設定信号S101が生成される。 Frequency setting signal S101 in accordance with the frequency mode setting signal S15 from 0 is generated. すなわち、CPU20を制御するプログラム上で周波数モードの切り替えが行われる。 That is, the frequency switching mode on a program for controlling the CPU20 is performed.

【0039】上述した2つの周波数モード切り替え動作においては、周波数モード設定回路101における処理モード信号S13、割り込み要求信号S11および割り込み要因信号S12の検出結果に応じて、クロック信号CLKの周波数モードが強制的に切り替えられる。 [0039] In the two frequency mode switching operation described above, the processing mode signal S13 in the frequency mode setting circuit 101, in accordance with a detection result of the interrupt request signal S11 and the interrupt source signals S12, forcing the frequency mode of the clock signal CLK It is switched on. 一方、記憶回路103に無効フラグを設定することによって、CPU20を制御するプログラム上で周波数モードの切り替えを行うことも可能になる。 On the other hand, by setting an invalid flag in the storage circuit 103, it becomes possible to switch the frequency mode on a program for controlling the CPU 20. すなわち、従来の周波数モード切り替え方式も実現することができる。 That can also be achieved conventional frequency mode switching method.

【0040】以上説明したように、図1および図2に示すクロック供給回路10によれば、記憶回路103において、CPU20の処理モードと周波数モードとの対応づけが記憶されており、この記憶内容は、CPU20の設定信号S14に応じて更新可能である。 [0040] As described above, according to the clock supply circuit 10 shown in FIGS. 1 and 2, in the memory circuit 103, and correspondence is stored in the processing mode and the frequency mode of the CPU 20, the storage contents It can be updated according to the setting signal S14 CPU 20. 周波数モード設定回路101において、CPU20の処理モードが検出され、当該検出された処理モードと対応づけられた周波数モードが記憶回路103から検索されると、当該検索された周波数モードに応じた所定の周波数を有するクロック信号CLKがクロック発生回路102において生成される。 In the frequency mode setting circuit 101, it detects the processing mode of CPU 20, when the detected processing mode and frequency mode associated is retrieved from the storage circuit 103, a predetermined frequency in accordance with the retrieved frequency mode the clock signal CLK having a is generated in the clock generation circuit 102. したがって、周波数モード設定回路101において処理モードが検出されてからクロック発生回路1 Therefore, the clock generation circuit 1 from the detection processing mode in the frequency mode setting circuit 101
02においてクロック信号CLKが生成されるまでの時間が、CPU20を制御するプログラムの実行速度とは無関係になり、クロック供給回路におけるハードウェアの応答時間に応じて決まる。 Time to the clock signal CLK is generated in 02, becomes independent of the execution speed of the program for controlling the CPU 20, it depends on the hardware response time of the clock supply circuit. これにより、従来のようにプログラム上で周波数モードを切り替えていた場合に比べて、周波数モードの切り替え動作を高速化できる。 Thus, as compared with the case which has switched the conventional frequency mode on program as can be faster switching operation of the frequency mode. また、周波数モードの切り替え毎にプログラムを記述する必要がないので、プログラム量を削減することができ、 Since it is not necessary to describe a program for each frequency switching mode, it is possible to reduce the program volume,
プログラムのために必要なメモリ容量を少なくできる。 The memory capacity required for the program can be reduced.
また、プログラム量が削減されるので、プログラム開発者の作業負担を軽減できる。 In addition, since the program amount is reduced, thereby reducing the workload of the program developers. さらに、CPU20の処理モードと周波数モードとの対応関係は、記憶回路103 Furthermore, the correspondence between the processing mode and the frequency mode of the CPU 20, the memory circuit 103
の記憶内容をCPU20の制御プログラムによって任意に設定できるので、当該対応関係の設定がクロック供給回路のハードウェアに束縛されなくなり、システムに応じた最適な周波数モードの設定が容易になる。 Since the stored contents can be arbitrarily set by the control program of the CPU 20, setting of the relationship is no longer bound to the hardware of the clock supply circuit, setting the optimal frequency mode according to the system is facilitated.

【0041】また、CPU20からの設定信号S14に応じて、記憶回路103からの周波数モードの検索を無効にする無効フラグが記憶回路103に記憶された場合には、CPU20からの周波数モード設定信号S15に応じた周波数モードが周波数モード設定回路101において設定される。 Further, according to the setting signal S14 from the CPU 20, when the disable flag to disable the search frequency modes from the storage circuit 103 is stored in the storage circuit 103, the frequency mode setting signal S15 from the CPU 20 frequency mode corresponding to is set in the frequency mode setting circuit 101. したがって、クロック信号CLKの周波数モードがハードウェアにより強制的に切り替えられる方式と、従来のようにプログラム上で周波数モードが切り替えられる方式とを併用することが可能になるので、システムに応じた最適な周波数モードの設定が容易になる。 Therefore, a method in which the frequency mode of the clock signal CLK is switched forcibly by hardware, since the conventional is possible using both the method in which the frequency mode is switched on the program as, optimum in accordance with the system setting of frequency mode is easy.

【0042】また、割り込み処理モードおよび割り込み要求の要因と周波数モードとの対応づけが記憶回路10 Further, correspondence between the interrupt processing mode and the interrupt request source and frequency mode storage circuit 10
3に記憶されており、CPU20の割り込み処理モード、CPU20に対する割り込み要求信号S11、およびこの割り込み要求の要因信号S12が周波数モード設定回路101において検出されると、当該割り込み要求の検出に同期して、検出された割り込み処理モードおよび割り込み要求の要因と対応づけられた周波数モードが上記記憶回路から検索され、検索された周波数モードに応じた周波数を有するクロック信号CLKがクロック発生回路102において生成される。 3 is stored in the interrupt processing mode of CPU 20, an interrupt request signal S11 for CPU 20, and the factor signal S12 of the interrupt request is detected in the frequency mode setting circuit 101, in synchronization with the detection of the interrupt request, detected interrupt processing mode and the interrupt request source frequency mode associated in is retrieved from the memory circuit, a clock signal CLK having a frequency corresponding to the retrieved frequency mode is generated in the clock generation circuit 102. したがって、従来のように割り込み処理に応じてプログラム上で周波数モードを切り替えていた場合に比べて、周波数モードの切り替え動作を高速化できる。 Therefore, as compared with the case had been switched frequency mode on the program depending on the interrupt processing as in the prior art, can speed up the switching operation of the frequency mode. また、割り込み処理における周波数モードの切り替え毎にプログラムを記述する必要がないので、プログラム量を削減することができ、プログラムのために必要なメモリ容量を少なくできる。 Since it is not necessary to describe a program for each frequency switching mode in the interrupt processing, it is possible to reduce the program volume can be less memory capacity required for the program. また、プログラム量が削減されるので、プログラム開発者の作業負担を軽減できる。 In addition, since the program amount is reduced, thereby reducing the workload of the program developers.

【0043】 [0043]

【発明の効果】本発明によれば、従来のようにプログラム上で周波数モードを切り替えていた場合に比べて、周波数モードの切り替えを高速化できる。 According to the present invention, as compared to the case which has switched the conventional frequency mode on program as can be faster frequency switching mode. また、周波数モードの切り替え毎にプログラムを記述する必要がないので、プログラム量を削減することができ、プログラムのために必要なメモリ容量を少なくできる。 Since it is not necessary to describe a program for each frequency switching mode, it is possible to reduce the program volume can be less memory capacity required for the program. また、プログラム量が削減されるので、プログラム開発者の作業負担を軽減できる。 In addition, since the program amount is reduced, thereby reducing the workload of the program developers. さらに、プロセッサの処理モードと周波数モードとの対応関係を任意に設定できるので、システムに応じた最適な周波数モードの設定が容易になる。 Furthermore, it is possible to arbitrarily set the correspondence between the processing mode and the frequency mode of the processor, set the optimum frequency mode according to the system is facilitated.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係るクロック供給回路の実施形態を含んだマイクロプロセッサ・システムの例を示す図である。 1 is a diagram showing an example of a microprocessor system which includes an embodiment of a clock supply circuit according to the present invention.

【図2】本発明に係るクロック供給回路の概略的な構成図である。 2 is a schematic diagram of a clock supply circuit according to the present invention.

【図3】CPUからの制御に応じてクロック信号の周波数が変更可能な、従来のマイクロプロセッサ・システムの例を示す図である。 [3] the control of the CPU capable of changing the frequency of the clock signal is a diagram showing an example of a conventional microprocessor system.

【符号の説明】 DESCRIPTION OF SYMBOLS

10…クロック供給回路、20…CPU、40…割り込み制御回路、41〜4k…周辺回路、101…周波数モード設定回路、102…クロック発生回路、103…記憶回路 10 ... clock supply circuit, 20 ... CPU, 40 ... interrupt control circuit, 41 to 4 k ... peripheral circuit, 101 ... frequency mode setting circuit, 102 ... clock generating circuit, 103 ... memory circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 卓也 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 勝元 徹 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 高村 泰弘 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 井戸本 康孝 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5B011 DC06 LL13 5B079 BA02 BB04 BC01 DD08 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Takuya Yasuda Tokyo, Shinagawa-ku, Kita 6-chome No. 7 No. 35 Sony over within Co., Ltd. (72) inventor Katsumoto Toru Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Sony over the Co., Ltd. (72) inventor Yasuhiro Takamura Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Sony over within Co., Ltd. (72) inventor well Yasutaka Moto Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Soni over Co., Ltd. in the F-term (reference) 5B011 DC06 LL13 5B079 BA02 BB04 BC01 DD08

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数の処理モードを有し、与えられたプログラムによって上記処理モードが指定され、指定された処理モードの下で上記プログラムに応じた処理を実行する処理回路に、上記処理モードに応じた所定の周波数を有するクロック信号を供給するクロック供給回路であって、 上記処理回路の処理モードと上記クロック信号の設定周波数との対応づけを記憶し、要求に応じて記憶内容を更新可能な記憶回路と、 上記処理回路の処理モードを検出し、当該検出された処理モードと対応づけられた上記設定周波数を上記記憶回路から検索し、当該検索された設定周波数に応じた所定の周波数を有する上記クロック信号を生成するクロック生成回路とを有するクロック供給回路。 [Claim 1 further comprising a plurality of processing modes, is the processing mode by a given program is specified, the processing circuit for performing a process corresponding to the program under the given processing mode, in the processing mode a clock supply circuit for supplying a clock signal having a predetermined frequency in response, stores the correspondence between the set frequency of the processing mode and the clock signal of the processing circuit, which can update the stored contents in response to the request a memory circuit, detects the processing mode of the processing circuit, the detected processing mode and the set frequency associated retrieved from the storage circuit, having a predetermined frequency in accordance with the retrieved set frequency clock supply circuit having a clock generation circuit for generating the clock signal.
  2. 【請求項2】 上記記憶回路は、上記処理回路からの要求に応じて記憶内容を更新する、 請求項1に記載のクロック供給回路。 Wherein said storage circuit updates the stored contents in response to a request from the processing circuit, a clock supply circuit according to claim 1.
  3. 【請求項3】 上記記憶回路は、上記処理回路からの要求に応じて、上記記憶回路からの設定周波数の検索を無効にするフラグを記憶し、 上記クロック生成回路は、上記記憶回路に上記フラグが記憶されている場合、上記クロック信号の周波数を上記処理回路からの要求に応じて設定する、 請求項2に記載のクロック供給回路。 Wherein said memory circuit in response to a request from the processing circuit stores the flag to disable the search set frequency from the memory circuit, the clock generation circuit, the flag in the memory circuit when is stored, the frequency of the clock signal is set according to a request from the processing circuit, a clock supply circuit as claimed in claim 2.
  4. 【請求項4】 上記記憶回路は、上記処理回路の割り込み処理モードと上記設定周波数との対応づけを記憶し、 上記クロック生成回路は、上記処理回路の割り込み処理モード、および上記処理回路に対する割り込み要求を検出し、当該割り込み要求の検出に同期して、当該検出された割り込み処理モードと対応づけられた設定周波数を上記記憶回路から検索し、当該検索された設定周波数に応じた周波数を有する上記クロック信号を生成する、 請求項1に記載のクロック供給回路。 Wherein said storage circuit stores the association between the interrupt processing mode and the set frequency of the processing circuit, the clock generation circuit, the interrupt processing mode of the processing circuit, and the interrupt request to the processing circuit detects, in synchronization with the detection of the interrupt request, the detected interrupt processing mode correspondence was set frequency retrieved from the storage circuit, the clock having a frequency corresponding to the retrieved set frequency generating a signal, a clock supply circuit as claimed in claim 1.
  5. 【請求項5】 上記記憶回路は、上記割り込み処理モードおよび上記割り込み要求の要因と、上記設定周波数との対応づけを記憶し、 上記クロック生成回路は、上記割り込み処理モード、上記割り込み要求、および当該割り込み要求の要因を検出し、当該割り込み要求の検出に同期して、当該検出された割り込み処理モードおよび割り込み要求の要因と対応づけられた設定周波数を上記記憶回路から検索し、検索された設定周波数に応じた周波数を有する上記クロック信号を生成する、 請求項4に記載のクロック供給回路。 Wherein said memory circuit, and the factors mentioned above interrupt processing mode and the interrupt request, and stores the correspondence between the set frequency, the clock generation circuit, the interrupt processing mode, the interrupt request, and the detecting the cause of the interrupt request, in synchronization with the detection of the interrupt request, the detected interrupt processing mode and the interrupt request source and correlated was set frequency retrieved from the storage circuit, the retrieved set frequency generating the clock signal having a frequency corresponding to the clock supply circuit as claimed in claim 4.
  6. 【請求項6】 上記クロック生成回路は、検出された上記処理回路の処理モードが割り込み要求の受け付けを無効にするモードである場合、上記割り込み要求の検出に応じた上記クロック信号の周波数設定を停止する、 請求項4に記載のクロック供給回路。 Wherein said clock generating circuit, when the processing mode of the detected said processing circuit is a mode to disable the acceptance of the interrupt request, stops the frequency setting of the clock signal in response to the detection of the interrupt request to the clock supply circuit as claimed in claim 4.
JP2001002660A 2001-01-10 2001-01-10 Clock supply circuit Pending JP2002207530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001002660A JP2002207530A (en) 2001-01-10 2001-01-10 Clock supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001002660A JP2002207530A (en) 2001-01-10 2001-01-10 Clock supply circuit

Publications (1)

Publication Number Publication Date
JP2002207530A true true JP2002207530A (en) 2002-07-26

Family

ID=18871130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001002660A Pending JP2002207530A (en) 2001-01-10 2001-01-10 Clock supply circuit

Country Status (1)

Country Link
JP (1) JP2002207530A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577417B2 (en) 2002-04-03 2009-08-18 Hitachi, Ltd. Mobile terminal
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577417B2 (en) 2002-04-03 2009-08-18 Hitachi, Ltd. Mobile terminal
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus

Similar Documents

Publication Publication Date Title
US5274816A (en) Personal computer capable of changing boot priority
US5041964A (en) Low-power, standby mode computer
US6397340B2 (en) Real-time power conservation for electronic device having a processor
US6014611A (en) Cooling mode switching system for CPU
US6052791A (en) Control method for a hard disk drive and a data processor reducing power consumption of the hard disk drive
US5163153A (en) Low-power, standby mode computer
US5241680A (en) Low-power, standby mode computer
US5560017A (en) System with clock frequency controller responsive to interrupt independent of software routine and software loop repeatedly executing instruction to slow down system clock
US6158012A (en) Real-time power conservation and thermal management for computers
US6694442B2 (en) Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
US20050108585A1 (en) Silent loading of executable code
US5392438A (en) Computer system with control unit for controlling power supply to storage unit
US6016548A (en) Apparatus for controlling duty ratio of power saving of CPU
US5920728A (en) Dynamic hibernation time in a computer system
EP0658843A1 (en) Method for hibernation file creation
EP0474963A2 (en) Computer system having sleep mode function
US5339445A (en) Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US5630148A (en) Dynamic processor performance and power management in a computer system
US6832311B2 (en) Information processing system and resume processing method used in the system
US6298448B1 (en) Apparatus and method for automatic CPU speed control based on application-specific criteria
US5913068A (en) Multi-processor power saving system which dynamically detects the necessity of a power saving operation to control the parallel degree of a plurality of processors
JPH086681A (en) Power saving control system
US5461652A (en) Clock control circuit
US7346791B2 (en) Method for controlling a clock frequency of an information processor in accordance with the detection of a start and a end of a specific processing section
JP2000047872A (en) Microprocessor equipped with low-power-consumption operating function