JP2002163318A - ハードウェアの共同設計方法 - Google Patents

ハードウェアの共同設計方法

Info

Publication number
JP2002163318A
JP2002163318A JP2000358701A JP2000358701A JP2002163318A JP 2002163318 A JP2002163318 A JP 2002163318A JP 2000358701 A JP2000358701 A JP 2000358701A JP 2000358701 A JP2000358701 A JP 2000358701A JP 2002163318 A JP2002163318 A JP 2002163318A
Authority
JP
Japan
Prior art keywords
data
circuit
description
conversion
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000358701A
Other languages
English (en)
Inventor
Chiaki Watanabe
千明 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP2000358701A priority Critical patent/JP2002163318A/ja
Publication of JP2002163318A publication Critical patent/JP2002163318A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 複数の設計業者の記述ルールの異なる設計デ
ータ間の変換処理を、インターネット環境を利用して自
動的に行えるようにした、ハードウェアの共同設計方法
を提供する。 【解決手段】 設計業者毎に異なる記述ルールで作成さ
れた各回路設計データを各記述ルールと共に、インター
ネット上に設置されたデータ変換サービスを提供するA
SPのhttpサーバ1にアップロードするステップと、各
回路設計データを一つの回路に統合して検証する設計業
者が必要とする動作検証用の記述ルールを前記httpサー
バにアップロードするステップと、該httpサーバ上にお
いて、各設計データの各記述ルールを動作検証用の記述
ルールに変換する仕様を作成し、その変換仕様に基づい
て各設計データを統合検証用の設計データに変換するス
テップとを備え、異なる記述ルールで作成された各設計
データを所望の仕様に自動的に変換して、容易に統合検
証を行えるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、統合されるべき
複数の回路ブロックからなる一つの回路を、異なる設計
業者(設計者又は設計会社)間で各々回路ブロックを分
担して設計し、それらの各回路ブロックを一つの回路と
して統合検証を行うハードウェアの共同設計方法に関
し、特に異なる記述ルールで作成されたハードウェア記
述言語(以下HDLと略称する)でコーディングされた
各回路設計データ(以下HDLソースコードという)を
所望の仕様に自動的に変換して、容易に統合検証を行う
ことができるようにしたハードウェアの共同設計方法に
関する。
【0002】
【従来の技術】従来、例えばハードウェア記述言語(公
知の言語としてはVHDL、 verilogHDL)で作成さ
れたテキストデータを、ソースコードとしてコンピュー
タ上で処理させ、ICの設計を行うことが知られてい
る。具体的には、HDLソースコード(ハードウェア記
述言語HDLでコーディングされた回路設計データ)を
入力データとして、論理シミュレーションや論理合成に
よる回路自動生成を行い、ICの動作検証や回路設計を
実現することが一般化している。
【0003】また、ICの仕様検討や回路設計の進め方
において、複数の設計業者が、お互いに協力しあって設
計対象とする仕様や回路の分担を行い、個々にハードウ
ェア記述言語によるHDLソースコードを作成して、共
同設計を進めることも一般化している。
【0004】このようなハードウェアの共同設計におい
ては、分担して設計したHDLソースコードを、一つの
IC回路ブロックの形態に統合し、IC全体の動作検証
を行い回路設計を進めることになる。このとき、複数の
設計業者間で作成された個々のHDLソースコードを、
お互いに統合して論理シミュレーションや論理合成がで
きる、HDLソースコードに整形する必要がある。
【0005】従来は、個々のHDLソースコードの統合
に際して、設計業者毎の記述ルール上の違いを吸収する
ために、独自の変換プログラムを用意してHDLソース
コードの整形を行っていた。例としては、HDLソース
コードの統合において、 oエンティティ名、アーキテクチャ名、コンフィグレー
ション名の命名規約 oライブラリ命名規約 が設計業者の記述ルールの違いにより異なった定義で作
成されている場合、動作検証の対象となる回路としてH
DLソースコードを統合する必要のある設計業者が、個
別にHDLソースコードの記述変換プログラムを作成し
ている。
【0006】通常この種の変換プログラムでは、テキス
トの変換すなわち文字列処理によるHDLソースコード
の書き換えを行うため、OSで用意されたシェル・コマ
ンド・スクリプトや、 Peal 、AWK等のテキストデー
タを文字列処理するスクリプト言語等を用いて、テキス
ト変換用のカスタマイズ・プログラムを作成する方法
が、従来一般的に用いられている。
【0007】
【発明が解決しようとする課題】ところで、上記従来の
個別のHDLソースコードの変換処理においては、変換
プログラムを必要とする設計業者毎の個別の変換プログ
ラムの開発を必要とし、更に変換仕様に変更が生じた場
合には、変換プログラムの変更作業が必要となる。
【0008】本発明は、この観点に着目してなされたも
ので、記述ルールの異なる設計業者間で変換処理を自動
的に行うことのできる、汎用性の高い情報処理技術とコ
ンピュータ・ネットワーク環境を利用した、インターネ
ット上のハードウェアの共同設計方法を提供することを
目的とするものである。
【0009】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、統合されるべき複数の回路ブロックから
なる一つの回路を、異なる設計業者間で各々回路ブロッ
クを分担して設計し、それらの各回路ブロックを一つの
回路として統合し動作検証を行うハードウェアの共同設
計方法において、異なる設計業者毎の異なる記述ルール
に従って作成されたハードウェア記述言語でコーディン
グされた各回路ブロック設計データを、各記述ルールデ
ータと共に、インターネット上に設置されたデータ変換
サービスを提供するプロバイダのサーバにアップロード
するステップと、異なる記述ルールに従って作成された
ハードウェア記述言語でコーディングされた各回路ブロ
ック設計データを一つの回路データとして統合して検証
する統合検証設計業者が必要とする動作検証用の記述ル
ールデータを、前記データ変換サービスを提供するプロ
バイダのサーバにアップロードするステップと、前記デ
ータ変換サービスを提供するプロバイダのサーバ上にお
いて、統合対象となる各回路ブロック設計データの各記
述ルールを動作検証用の記述ルールに変換する仕様を作
成し、該変換仕様に基づいて各回路ブロック設計データ
を動作検証用の回路設計データに変換処理するサービス
を提供するステップとを含むことを特徴とするものであ
る。
【0010】このように構成した発明におけるデータ変
換処理技術としては、XML(1)をベースとした公知
のデータ変換技術を利用する。具体的には、次のような
構成となる。 DTD(2):変換の対象となるHDLソースコードの
構造と型の定義を指定するテキストデータ。なお、この
DTD(2)の代わりに、XMLスキーマ言語による記
述を用いても構わない。 XSLT(3):HDLソースコード変換の仕様を指定
するスタイル・シート・データ。 XSLTプロセッサ(4):XSLT(3)の指定に従
ってHDLソースコードを変換するソフトウェア。 XSL(5):変換結果を出力先の媒体や表示形式に合
わせて出力するための整形処理の指定を行うスタイル・
シート・データ。 XML作成ツール(6):変換の対象となるHDLソー
スコードをXML形式のデータに埋め込むための汎用X
MLエディター又はXMLスキーマ編集ツール。 XMLパーサ(7):XML(1)形式のデータファイ
ルを解析したり、XML(1)形式のデータファイルを
別のアプリケーションが利用できる形に変換するための
ソフトウェア。変換仕様指定スタイル・シート・データ
XSLT(3)に従ってデータ変換を行い、整形処理指
定スタイル・シート・データXSL(5)に従って整形
処理を行って、Webブラウザ表示データ或いはテキス
トファイル或いは媒体出力用ファイルに加工する機能を
有する。DOMと呼ばれるAPIを用いて、別のアプリ
ケーションプログラムが利用できるデータ形式に変換す
ることも可能である。
【0011】インターネット上での変換処理サービスの
提供の仕方については、次に示す公知のコンピュータ・
ネットワーク環境を利用する。 httpサーバ(イ):HDLソースコード変換サービスを
提供するインターネット・サーバ。 Webクライアント(ロ):XMLパーサを内蔵するW
ebブラウザが利用できる端末。
【0012】また、Microsoft が開発し現在IETFに
提案中のSOAPをベースにした、Webアプリケーシ
ョン間オブジェクト連携技術を利用する。この場合、イ
ンターネット上のファイアーウォールを介さずに、イン
ターネットに接続されたデバイスから、HDLソースコ
ード変換アプリケーションに直接アクセスして、サービ
スの利用が可能となる。
【0013】次に、本発明において、上記構成のデータ
変換技術を用いた場合の動作について説明する。一つの
回路を、異なる設計業者間で各々回路ブロックを分担し
て設計し、それらの各々の回路ブロックを一つの回路に
統合して、動作検証を行うハードウェアの共同設計方法
において、各設計業者は、各々、自己(社)が担当する
HDLソースコードと、そのHDLソースコードの記述
ルールを一覧化した記述ルールデータを、テキストファ
イル形式でWebクライアント(ロ)から、インターネ
ット上に設置されたデータ変換サービスを提供するプロ
バイダのhttpサーバ(イ)にアップロードする。
【0014】httpサーバ(イ)上では、HDLソースコ
ード変換サービスを提供するプロバイダにより、アップ
ロードされた記述ルールデータに基づいてDTD(2)
を作成し、同じくアップロードされたHDLソースコー
ドをXML本体に埋め込んで前記DTDと共にXML形
式に変換を行う。なお、XML形式への変換処理は、プ
ロバイダで開発したプログラムでも、汎用のXML作成
ツールを利用することも可能である。
【0015】前記XML形式への変換は、アップロード
された各HDLソースコードとそれに対応する記述ルー
ルデータの対の形で行われ、httpサーバ上には各設計業
者毎にアップロードされたHDLソースコードと記述ル
ールデータから変換されたXML形式のデータが保管さ
れる。なお、保管場所はネットワークで接続された他の
コンピュータ機器を用いることができれば、httpサーバ
上に必ずしも置いておく必要はない。
【0016】異なった記述ルールで記述された各設計業
者毎のHDLソースコードを、一つの回路として統合し
て動作検証する際、動作検証を行う設計業者が必要とす
る動作検証用の記述ルールを、記述ルールデータとして
プロバイダのhttpサーバ(イ)にアップロードする。
【0017】httpサーバ(イ)上ではアップロードされ
た動作検証用の記述ルールデータに基づき、統合対象と
なる各HDLソースコードの各記述ルールを、動作検証
用の記述ルールに変換するための変換仕様を指定するス
タイル・シート・データXSLT(3)を作成する。
【0018】該httpサーバ(イ)上のXMLパーサ
(7)は、前記変換仕様指定スタイル・シート・データ
XSLT(3)を元に、XSLTプロセッサ(4)を起
動して、統合対象となるHDLソースコードに対応した
XML形式のデータを、動作検証用の記述ルールに従っ
たXML形式のデータへ変換処理する。
【0019】そして、該httpサーバ上のXMLパーサ
(7)は、前記変換処理されたXML形式のデータか
ら、HDLソースコードを抜き出すための整形処理の指
定を行うスタイル・シート・データXSL(5)を元
に、前記動作検証用の記述ルールに従ったXML形式の
データからHDLソースコードの部分を抜き出して、テ
キストファイル形式に保存する。動作検証を行う設計業
者は、該httpサーバ(イ)から該テキストファイル形式
に保存されたHDLソースコードをタウンロードして、
動作検証を実行する。
【0020】以上のように、httpサーバ(イ)上のXM
Lパーサ(7)とXSLTプロセッサ(4)を利用する
ことによって、XML形式のデータに埋め込まれた複数
の異なる記述ルールに従って記述されたHDLソースコ
ードを、変換仕様指定スタイル・シート・データXSL
T(3)並びに整形処理指定スタイル・シート・データ
XSL(5)の指定した内容に従って、所望の記述ルー
ルで記述されたHDLソースコードに、一括変換するこ
とができる。したがって、複数の異なる記述ルールで作
成された各回路ブロックデータを、所望の記述ルールに
対応する仕様に自動的に変換して、容易に統合検証を行
うことが可能なハードウェアの共同設計方法を実現する
ことができる。
【0021】
【発明の実施の形態】次に、実施の形態について説明す
る。図1は、本発明に係るハードウェアの共同設計方法
の実施の形態を説明するための説明図である。図1にお
いて、1はHDLソースコードの変換サービスを提供す
るASP(アプリケーション・サービス・プロバイダ)
のインターネット上のhttpサーバで、2は分担した回路
ブロック(A)2−1のHDLソースコード(A)2−
2を作成するA設計会社(設計業者)で、3は分担した
回路ブロック(B)3−1のHDLソースコード(B)
3−2を作成するB設計会社(設計業者)で、4は回路
ブロック(A)2−1,(B)3−1を統合して一つの
回路(C)4−1として動作検証を行うC設計会社(設
計業者)である。
【0022】次に、上記構成のハードウェアの共同設計
方法における各構成部の詳細な内容並びにその動作につ
いて説明する。A設計会社2及びB設計会社3は、それ
ぞれASPのhttpサーバ1に対してインターネットを介
して、以下のテキストファイル形式のデータをアップロ
ードする。 HDLソースコード(A)2−2と、その記述ルールデ
ータ(A)2−3 HDLソースコード(B)3−2と、その記述ルールデ
ータ(B)3−3
【0023】ASPのhttpサーバ1では、アップロード
されたテキスト形式データから以下の手順でXML形式
データを作成する。 手順1:記述ルールデータを元に変換対象となるデータ(HDLソースコード )のDTD(2)を作成する。 〈!DOCTYPE HDLソースコード〔 〈!ELEMENT 予約語(エンティティ名、アーキテクチャ名、コンフィグレーショ ン名、ライブラリ名)〉 〈!ELEMENT エンティティ名(#PCDATA)〉 〈!ELEMENT アーキテクチャ名(#PCDATA)〉 〈!ELEMENT コンフィグレーション名(#PCDATA)〉 〈!ELEMENT ライブラリ名(#PCDATA)〉 〕〉
【0024】 手順2:HDLソースコードをタグで囲む。 〈HDLソースコード〉 〈予約語〉entity〈エンティティ名〉識別子〈/エンティティ名〉 generic インターフェース−リスト; portインターフェース−リスト; 宣言 begin 文 end 識別子; architecture〈アーキテクチャ名〉識別子〈/アーキテクチャ名〉ofエンティ ティマークis 宣言 begin 文 for〈コンフィグレーション名〉コンポーネント指定子〈/コンフィグレーシ ョン名〉use 結合指定子; end 識別子; library 〈ライブラリ名〉ライブラリ名〈/ライブラリ名〉; use選択パッケージ名; 文 〈/予約語〉 〈/HDLソースコード〉
【0025】 手順3:XML形式のデータに整形する。 〈?xml version =“1.0" encoding =“Shift-JIS" ?〉 〈?xml-stylesheet type=“text/xsl" href=“XSLファイル名”?〉 〈!DOCTYPE HDLソースコード〔 〈!ELEMENT 予約語(エンティティ名、アーキテクチャ名、コンフィグレーショ ン名、ライブラリ名)〉 〈!ELEMENT エンティティ名(#PCDATA)〉 〈!ELEMENT アーキテクチャ名(#PCDATA)〉 〈!ELEMENT コンフィグレーション名(#PCDATA)〉 〈!ELEMENT ライブラリ名(#PCDATA)〉 〕〉 〈HDLソースコード〉 〈予約語〉entity〈エンティティ名〉識別子〈/エンティティ名〉 generic インターフェース−リスト; portインターフェース−リスト; 宣言 begin 文 end 識別子; architecture〈アーキテクチャ名〉識別子〈/アーキテクチャ名〉ofエンティ ティマークis 宣言 begin 文 for〈コンフィグレーション名〉コンポーネント指定子〈/コンフィグレーシ ョン名〉use 結合指定子; end 識別子; library 〈ライブラリ名〉ライブラリ名〈/ライブラリ名〉; use選択パッケージ名; 文 〈/予約語〉 〈/HDLソースコード〉
【0026】上記手順をもって、httpサーバ1において
HDLソースコード(A)2−2,(B)3−2対し
て、それぞれXML形式データ(A)1−1,(B)1
−2を作成する。
【0027】次に、回路ブロック(A)2−1,(B)
3−1を統合して、一つの回路(C)4−1として動作
検証を行うC設計会社4の記述ルールデータ(C)4−
2を、ASPのhttpサーバ1にアップロードする。アッ
プロードした記述ルールデータ(C)4−2に基づい
て、以下の手順で変換仕様指定スタイル・シート・デー
タXSLT(3)を作成し、XMLパーサ(7)により
XSLTプロセッサ(4)を介してXSLファイルが形
成される。なお、図1において、1−3はXMLパーサ
の内容を示している。
【0028】手順1:記述ルールデータ(C)4−2に
従って「変換の規則」を作成する。記述ルールデータ
(C)の内容が以下のような場合、 エンティティ名=block アーキテクチャ名=body コンフィグレーション名=cfg-block-body ライブラリ名=lib-abc
【0029】「変換の規則」は、以下のようになる。 〈エンティティ名〉タグで囲まれた「エンティティ名」
要素の値をblock に置換。 〈アーキテクチャ名〉タグで囲まれた「アーキテクチャ
名」要素の値をbodyに置換。 〈コンフィグレーション名〉タグで囲まれた「コンフィ
グレーション名」要素の値をcfg-block-bodyに置換。 〈ライブラリ名〉タグで囲まれた「ライブラリ名」要素
の値をlib-abc に置換。
【0030】 手順2:「変換の規則」に基づいて変換仕様をXSLT(3)として作成する 。 〈xsl:stylesheet xmlns:xsl=“http://www.w3.org/1999/XSL/Transform" 〉〈xsl:template match=“変換の処理対象とする要素名”〉 変換の規則に従った文字列の変換処理 〈/xsl:template 〉
【0031】 の実装例 エンティティ名の変換処理 〈xsl:template match=“エンティティ名”〉 block 〈/xsl:template 〉 アーキテクチャ名の変換処理 〈xsl:template match=“アーキテクチャ名”〉 body 〈/xsl:template 〉 コンフィグレーション名の変換処理 〈xsl:template match=“コンフィグレーション名”〉 cfg-block-body 〈/xsl:template 〉 ライブラリ名の変換処理 〈xsl:template match=“ライブラリ名”〉 lib-abc 〈/xsl:template 〉
【0032】以上を一括自動変換処理できるようにXS
LT(3)のスタイル・シート・データ形式に纏める
と、以下のようになる。 〈xsl:stylesheet version=“1.0" xmlns:xsl =“http://www.w3.org/1999/X SL/Transform" 〉 〈xsl:output method=“text" encoding=“Shift-Jis"/〉 〈xsl:template match=“エンティティ名”〉 block 〈/xsl:template 〉 〈xsl:template match=“アーキテクチャ名”〉 body 〈/xsl:template 〉 〈xsl:template match=“コンフィグレーション名”〉 cfg-block-body 〈/xsl:template 〉 〈xsl:template match=“ライブラリ名”〉 lib-abc 〈/xsl:template 〉
【0033】ここで、前記XML形式データの中で宣言
されているXSLファイル名と、上記XSLT変換仕様
を記述したファイル名を一致させることにより、A設計
会社2とB設計会社3のXML形式データ1−1,1−
2に対して、C設計会社4の記述ルールに従ったデータ
変換が可能となる。
【0034】データ変換の処理の起動と結果の出力は、
以下の通りである。すなわち、C設計会社4は、インタ
ーネットを介して前記ASPのhttpサーバ1から、上記
C設計会社4の記述ルールに従って作成されたXSLT
変換仕様とXSL出力形式が書かれたXSLファイル
と、C設計会社4で統合して動作検証する対象となるA
設計会社2及びB設計会社3の、記述ルールデータ
(C)4−2に従って変換されたXML形式データ
(A)1−4及び(B)1−5をダウンロードする。そ
して、C設計会社4のコンピュータ上で、XMLパーサ
機能を有するブラウザ4−3を起動する。
【0035】次に、ダウンロードした前記XMLファイ
ルを開く。このXMLファイルを開くと、ブラウザ4−
3に装備されたXMLパーサが起動し、ダウンロードさ
れた前記XSLファイルが読み込まれると同時に、前記
A,B設計会社2,3のXML形式データ(A)1−
4,(B)1−5に対して、C設計会社4の記述ルール
に従った文字列変換が行われる。
【0036】前記XSLファイルに宣言されたxsl の出
力形式、<xsl:output method=“text" encoding=
“Shift-Jis"/>の記述により、前記文字列変換結果は
テキストデータの形でブラウザに表示される。このと
き、XML形式データの生成の際に付加したタグは排除
され、C設計会社4の動作検証に必要となる、記述ルー
ルデータ(C)4−2に従って変換されたHDLソース
コード(A)4−4,(B)4−5を得ることができ
る。
【0037】したがって、C設計会社4は自社の記述ル
ールデータ(C)4−2のASPのhttpサーバ1へのア
ップロードが必要なだけで、他には一切A,B各設計会
社向けの記述ルール変換プログラムは必要としない。ま
た、A,B各設計会社もC設計会社と全く同様である。
【0038】各設計会社の記述ルールが変更されても、
変更された情報を記述ルールデータとして、ASPのht
tpサーバ1へアップロードすることにより、自動的にA
SPのhttpサーバ1で変換仕様の変更が行われるので、
A,B,C各設計会社に新たな変更のための新規作業は
発生しない。なお、前記ブラウザの代わりに、XMLパ
ーサ機能を有している他のソフトウェアに変更すること
が可能である。
【0039】
【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、複数の設計業者毎に異なる記述ル
ールに従って作成されたハードウェア記述言語でコーデ
ィングされた各回路設計データを統合して検証する際
に、インターネット上に設置されたデータ変換サービス
を提供するプロバイダのサーバ上において、上記各回路
設計データが統合検証を行う設計業者の記述ルールに従
った記述言語でコーディングされた回路設計データに自
動的に変換生成されるように構成されているので、統合
検証を行う設計業者は独自の変換プログラムを必要とす
ることなく、容易に統合検証を行うことが可能なハード
ウェアの共同設計方法を実現することができる。
【図面の簡単な説明】
【図1】本発明に係るハードウェアの共同設計方法の実
施の形態を説明するための説明図である。
【符号の説明】
1 ASPのhttpサーバ 1−1 XML形式データ(A) 1−2 XML形式データ(B) 1−3 XMLパーサ(7)の内容 1−4 変換されたXML形式データ(A) 1−5 変換されたXML形式データ(B) 2 A設計会社 2−1 回路ブロック(A) 2−2 HDLソースコード(A) 2−3 記述ルールデータ(A) 3 B設計会社 3−1 回路ブロック(B) 3−2 HDLソースコード(B) 3−3 記述ルールデータ(B) 4 C設計会社 4−1 回路(C) 4−2 記述ルールデータ(C) 4−3 プラウザ 4−4 変換されたHDLソースコード(A) 4−5 変換されたHDLソースコード(B)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 17/50 664 G06F 17/50 664Z

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 統合されるべき複数の回路ブロックから
    なる一つの回路を、異なる設計業者間で各々回路ブロッ
    クを分担して設計し、それらの各回路ブロックを一つの
    回路として統合し動作検証を行うハードウェアの共同設
    計方法において、異なる設計業者毎の異なる記述ルール
    に従って作成されたハードウェア記述言語でコーディン
    グされた各回路ブロック設計データを、各記述ルールデ
    ータと共に、インターネット上に設置されたデータ変換
    サービスを提供するプロバイダのサーバにアップロード
    するステップと、異なる記述ルールに従って作成された
    ハードウェア記述言語でコーディングされた各回路ブロ
    ック設計データを一つの回路データとして統合して検証
    する統合検証設計業者が必要とする動作検証用の記述ル
    ールデータを、前記データ変換サービスを提供するプロ
    バイダのサーバにアップロードするステップと、前記デ
    ータ変換サービスを提供するプロバイダのサーバ上にお
    いて、統合対象となる各回路ブロック設計データの各記
    述ルールを動作検証用の記述ルールに変換する仕様を作
    成し、該変換仕様に基づいて各回路ブロック設計データ
    を動作検証用の回路設計データに変換処理するサービス
    を提供するステップとを含むことを特徴とするハードウ
    ェアの共同設計方法。
JP2000358701A 2000-11-27 2000-11-27 ハードウェアの共同設計方法 Withdrawn JP2002163318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000358701A JP2002163318A (ja) 2000-11-27 2000-11-27 ハードウェアの共同設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000358701A JP2002163318A (ja) 2000-11-27 2000-11-27 ハードウェアの共同設計方法

Publications (1)

Publication Number Publication Date
JP2002163318A true JP2002163318A (ja) 2002-06-07

Family

ID=18830556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000358701A Withdrawn JP2002163318A (ja) 2000-11-27 2000-11-27 ハードウェアの共同設計方法

Country Status (1)

Country Link
JP (1) JP2002163318A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012862A (ko) * 2019-05-30 2022-02-04 셀레라 인코포레이티드 자동화된 회로 생성
KR102834930B1 (ko) * 2025-01-31 2025-07-17 주식회사 세미파이브 GraphML에 기반한 시스템 온 칩의 설계 수정 방법 및 그 시스템

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012862A (ko) * 2019-05-30 2022-02-04 셀레라 인코포레이티드 자동화된 회로 생성
US12073157B2 (en) 2019-05-30 2024-08-27 Celera, Inc. Automated circuit generation
US12079555B2 (en) 2019-05-30 2024-09-03 Celera, Inc. Automated circuit generation
US12093619B2 (en) 2019-05-30 2024-09-17 Celera, Inc. Automated circuit generation
US12093618B2 (en) 2019-05-30 2024-09-17 Celera, Inc. Automated circuit generation
KR102723089B1 (ko) * 2019-05-30 2024-10-28 셀레라 인코포레이티드 자동화된 회로 생성
US12141511B2 (en) 2019-05-30 2024-11-12 Celera, Inc. Automated circuit generation
KR102834930B1 (ko) * 2025-01-31 2025-07-17 주식회사 세미파이브 GraphML에 기반한 시스템 온 칩의 설계 수정 방법 및 그 시스템

Similar Documents

Publication Publication Date Title
US6675354B1 (en) Case-insensitive custom tag recognition and handling
US6732330B1 (en) Scripting language blocks to support multiple scripting languages in a single web page
US5842204A (en) Method and apparatus for translating source code from one high-level computer language to another
US7685135B2 (en) Database facility for XML server pages language
JP3857663B2 (ja) 構造化文書編集装置、構造化文書編集方法及びプログラム
US7191397B2 (en) XML server pages language
US6748569B1 (en) XML server pages language
US7496838B2 (en) Converting markup language files
KR100432936B1 (ko) 분산형 데이터 처리 시스템 상에서 래거시 애플리케이션에엑세스를 제공하기 위한 방법, 장치 및 컴퓨터 프로그램제조물
US7779350B2 (en) Dynamic creation of an application's XML document type definition (DTD)
US20040261017A1 (en) Document generation
JP5204070B2 (ja) ソフトウェア成果物の第2バージョンに移行する際に、当該ソフトウェア成果物の第1バージョンになされたカスタマイズをマージするためのツールを生成する方法、コンピュータ使用可能な媒体及びデータ処理システム
US7162687B2 (en) JSP tag libraries and web services
US7233956B2 (en) Method and apparatus for data migration between databases
US20080028302A1 (en) Method and apparatus for incrementally updating a web page
US20030167446A1 (en) Method of and software for recordal and validation of changes to markup language files
US6981211B1 (en) Method for processing a document object model (DOM) tree using a tagbean
GB2359157A (en) Extensible Markup Language (XML) server pages having custom Document Object Model (DOM) tags
KR20050036973A (ko) Xml 스트리밍 변환기
KR20040007545A (ko) 소프트웨어 객체와 구조화 언어 요소 기반 문서간의 매핑시스템 및 방법
JP2003186673A (ja) コンピュータシステム構成要素の統合方法、およびコンフィギュレーションシステム
US7266766B1 (en) Method for developing a custom tagbean
WO2002103554A1 (en) Data processing method, data processing program, and data processing apparatus
JP2002163318A (ja) ハードウェアの共同設計方法
Amann et al. BIM programming

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205