JP2002161391A - Electroplating method and method for manufacturing wiring board therewith - Google Patents

Electroplating method and method for manufacturing wiring board therewith

Info

Publication number
JP2002161391A
JP2002161391A JP2000354049A JP2000354049A JP2002161391A JP 2002161391 A JP2002161391 A JP 2002161391A JP 2000354049 A JP2000354049 A JP 2000354049A JP 2000354049 A JP2000354049 A JP 2000354049A JP 2002161391 A JP2002161391 A JP 2002161391A
Authority
JP
Japan
Prior art keywords
electroplating
via hole
conductor
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000354049A
Other languages
Japanese (ja)
Inventor
Riichi Okubo
利一 大久保
Kazuo Kondo
和夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2000354049A priority Critical patent/JP2002161391A/en
Publication of JP2002161391A publication Critical patent/JP2002161391A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electroplating method for burying a conductor into a minute via hole and a method for manufacturing a wiring board therewith. SOLUTION: The electroplating method for burying the conductor inside the via hole, by electroplating a conducting layer of a thin film as an electrode after forming the conducting layer of a thin film at least in the via hole formed on a predetermined portion of an insulating layer, which has a diameter of 1 μm to 100 μm, a depth of 1 μm to 100 μm, and an aspect ratio of 3 or less, while a conductor layer is formed on the other side of the insulating layer beforehand, comprises adjusting the kinematic viscosity of an electroplating liquid for the above electroplating to 1.5×10-6 m2/S, by either adding an additive capable of increasing the viscosity or lowering temperature of the liquid.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、微細なビア用穴内
に導体を埋め込むことが可能な電気めっき方法及びそれ
を用いた配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electroplating method capable of embedding a conductor in a fine via hole and a method of manufacturing a wiring board using the same.

【0002】[0002]

【従来の技術】電子機器の小型化により、使用されるプ
リント基板等の配線基板では、配線の高密度化が急速に
進められている。このため片面配線よりも、両面配線あ
るいは多層配線が行われるようになってきている。そし
て、両面配線あるいは多層配線となると配線層間を電気
的に接続するビアが必須であり、しかも高密度化のため
に、ビアは小さい穴径となってきている。
2. Description of the Related Art With the miniaturization of electronic equipment, the density of wiring has been rapidly increased in wiring boards such as printed boards used. For this reason, double-sided wiring or multi-layered wiring is being performed rather than single-sided wiring. In the case of double-sided wiring or multilayer wiring, vias for electrically connecting wiring layers are indispensable, and vias have become smaller in diameter for higher density.

【0003】上述のような配線基板の例として、ビルド
アップ基板と呼ばれる形態の多層配線基板が大量に生産
されるようになってきている。これは、コア基板となる
プリント基板の表面に絶縁層(樹脂層)と配線層を積み
上げて形成していくものであり、配線層間の導通はビア
用穴を形成してその内部に導体めっき、例えば銅めっき
を行うことによって行われる。従来は、ビア用穴の壁面
に無電解銅めっきと電気銅めっきの技術を適用してビア
を形成していたが、この方法では、ビア上にさらにビア
を形成することができないため、パターンの設計の自由
度が損なわれるという問題がある。そこで、ビア上にビ
アを積み上げることも可能となるよう、ビア用穴内を銅
で埋めてしまうフィルドビアと呼ばれる方法が注目され
るようになった。
As an example of the above-mentioned wiring board, a multilayer wiring board in a form called a build-up board has been mass-produced. In this method, an insulating layer (resin layer) and a wiring layer are stacked and formed on the surface of a printed circuit board serving as a core substrate. For example, this is performed by performing copper plating. Conventionally, vias were formed on the walls of via holes by applying electroless copper plating and electrolytic copper plating technology.However, this method cannot form additional vias on the vias, so the pattern There is a problem that the degree of freedom in design is impaired. Therefore, a method called a filled via in which the inside of the via hole is filled with copper has been attracting attention so that the via can be stacked on the via.

【0004】また、他の配線基板の例として、フィルム
キャリアがあげられる。製造方法の一例をあげると、ポ
リイミドフィルム等の絶縁材料の両面に銅箔を貼着し、
一方の面の銅箔のビア部分をエッチング等で除去し、レ
ーザー加工によりビア部分の絶縁フィルムを除去する。
続いて無電解めっきを施して、ビアを形成した後に、両
面の銅箔をエッチングによりパターニングし、配線層を
形成するというものである。この場合にも、ビア用穴内
が導体で埋められていないと、製造時の各種処理液が残
存し、経時的に腐食の原因となる恐れがあるために、ビ
ア用穴内を導体で完全に埋めることが望まれていた。
[0004] Another example of the wiring board is a film carrier. To give an example of the manufacturing method, paste copper foil on both sides of an insulating material such as a polyimide film,
The via portion of the copper foil on one surface is removed by etching or the like, and the insulating film in the via portion is removed by laser processing.
Subsequently, after forming a via by performing electroless plating, the copper foil on both surfaces is patterned by etching to form a wiring layer. Also in this case, if the inside of the via hole is not filled with the conductor, various treatment liquids at the time of manufacturing remain and may cause corrosion over time. Therefore, the inside of the via hole is completely filled with the conductor. It was desired.

【0005】[0005]

【発明が解決しようとする課題】ところで、このフィル
ドビアを高密度な配線基板に求められる直径が1μm乃
至100μm、深さが1μm乃至100μmで、かつア
スペクト比が3以下であるようなビア用穴に対して電気
めっきにより導体を形成する場合には、めっき条件の管
理が難しく、めっきにより析出した導体で完全に埋め込
まれない場合が多かった。
By the way, this filled via is used for a via hole having a diameter required for a high-density wiring board of 1 μm to 100 μm, a depth of 1 μm to 100 μm, and an aspect ratio of 3 or less. On the other hand, when a conductor is formed by electroplating, it is difficult to control the plating conditions, and in many cases, the conductor is not completely embedded with the conductor deposited by plating.

【0006】電気銅めっきの場合を例にとると、めっき
液中の各成分の濃度、電流密度および電流密度分布、さ
らには、銅イオンや液中成分の拡散速度など、管理され
なければならない因子が多数あり、それらが互いに影響
しあっている。特に、工業的に大量生産を行う場合に
は、めっき液の疲労等でそれらの因子の変動は避けられ
ない。このわずかのめっき条件の変動によりビア用穴内
を導体で完全に埋めることができないために、この穴埋
めめっきの実用化は困難となっていた。
Taking the case of electrolytic copper plating as an example, factors that must be controlled, such as the concentration of each component in the plating solution, current density and current density distribution, and the diffusion rate of copper ions and components in the solution. Are many, and they influence each other. In particular, when mass production is carried out industrially, fluctuations of these factors due to fatigue of the plating solution and the like cannot be avoided. Because of the slight variation in plating conditions, the inside of the via hole cannot be completely filled with the conductor, and it has been difficult to commercialize this hole filling plating.

【0007】本発明は上記の問題点に鑑み考案されたも
ので、電気銅めっき液の動粘度を調整することにより、
ビア用穴に導体を確実に埋めこむことができる電気めっ
き方法とそれを用いた配線基板の製造方法を提供するこ
とを目的とする。
[0007] The present invention has been devised in view of the above problems, and by adjusting the kinematic viscosity of the electrolytic copper plating solution,
An object of the present invention is to provide an electroplating method capable of reliably embedding a conductor in a via hole and a method of manufacturing a wiring board using the same.

【0008】[0008]

【課題を解決するための手段】本発明において上記問題
を解決するため、まず請求項1においては、絶縁層の一
方の側に導体層が形成され、該絶縁層には、所定の箇所
に直径が1μm乃至100μm、深さが1μm乃至10
0μmで、かつアスペクト比が3以下であるビア用穴が
形成されており、少なくともビア用穴内に薄膜導電層を
形成した後に、前記薄膜導電層を電極として電気めっき
を行い、前記ビア用穴内に導体を埋め込む電気めっき方
法において、前記電気めっき時における電気めっき液の
動粘度を1.0cSt以上とすることを特徴とする電気
めっき方法としたものである。
Means for Solving the Problems To solve the above problems in the present invention, first, in claim 1, a conductor layer is formed on one side of an insulating layer, and the insulating layer has a diameter at a predetermined position. Is 1 μm to 100 μm, and the depth is 1 μm to 10 μm.
A via hole having a thickness of 0 μm and an aspect ratio of 3 or less is formed. After forming a thin film conductive layer at least in the via hole, electroplating is performed using the thin film conductive layer as an electrode, and the via hole is formed in the via hole. An electroplating method for embedding a conductor, wherein the kinematic viscosity of the electroplating solution during the electroplating is 1.0 cSt or more.

【0009】また、請求項2においては、前記電気めっ
き液の動粘度を、粘度を増加させる添加剤を添加する方
法または液の温度を下げる方法のいずれかで調整するこ
とを特徴とする請求項1記載の電気めっき方法としたも
のである。
According to a second aspect of the present invention, the kinematic viscosity of the electroplating solution is adjusted by either a method of adding an additive for increasing the viscosity or a method of lowering the temperature of the solution. An electroplating method according to item 1.

【0010】また、請求項3においては、前記電気めっ
き液として、硫酸銅、硫酸、塩素及び電気化学的に銅の
析出反応を抑制する効果を有する添加剤を含有する銅め
っき液を用いることを特徴とする請求項1または請求項
2記載の電気めっき方法としたものである。
According to a third aspect of the present invention, a copper plating solution containing copper sulfate, sulfuric acid, chlorine and an additive having an effect of electrochemically suppressing a copper deposition reaction is used as the electroplating solution. An electroplating method according to claim 1 or claim 2.

【0011】さらにまた、請求項4においては、絶縁層
の一方の側に導体層が形成されている基板を用意する工
程と、絶縁層の所定の箇所に直径が1μm乃至100μ
m、深さが1μm乃至100μmで、かつアスペクト比
が3以下であるビア用穴を形成する工程と、少なくとも
ビア用穴内に薄膜導電層を形成する工程と、前記薄膜導
電層を電極として電気めっきを行い、前記ビア用穴内に
導体を埋め込む工程と、前記導体層をパターニングして
配線層を形成する工程とからなる配線基板の製造方法に
おいて、前記ビア用穴内に導体を埋め込む前記電気めっ
きとして、請求項1乃至請求項3のいずれか一項に記載
の電気めっき方法を用いることを特徴とする配線基板の
製造方法としたものである。
According to a fourth aspect of the present invention, a step of preparing a substrate having a conductor layer formed on one side of the insulating layer, and the step of preparing a substrate having a diameter of 1 μm to 100 μm at a predetermined position of the insulating layer.
forming a via hole having a depth of 1 μm to 100 μm and an aspect ratio of 3 or less, forming a thin film conductive layer at least in the via hole, and electroplating the thin film conductive layer as an electrode. Performing a step of burying a conductor in the via hole, and a step of patterning the conductor layer to form a wiring layer, wherein the electroplating burying a conductor in the via hole, A method for manufacturing a wiring board, comprising using the electroplating method according to any one of claims 1 to 3.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につき
説明する。本発明の電気めっき法は絶縁層に形成された
直径が1μm乃至100μm、深さが1μm乃至100
μmで、かつアスペクト比が3以下のビア用穴に前記薄
膜導電層を電極として電気めっきを行い、前記ビア用穴
内を導体で埋め込む電気めっき方法において、電気めっ
き時における電気めっき液の動粘度を1.5×10 -6
2/S以上で電気めっきを行うようにしたものである。
電気めっき液の動粘度を1.5×10-62/S以上と
することにより、電気めっき液の流れを容易に作ること
が可能となり、好ましくはめっきされる基板の表面に平
行となる電気めっき液の流れを作ることであるが、その
ような流れも作りやすくなる。この電気めっき液の動粘
度を調整するには、粘度を増加させる添加剤を電気めっ
き液に添加するか、または電気めっき液の温度を下げる
かのいずれかの方法で調整する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below.
explain. The electroplating method of the present invention is formed on the insulating layer
1 μm to 100 μm in diameter, 1 μm to 100 in depth
into the via hole with a thickness of 3 μm and an aspect ratio of 3 or less.
Electroplating is performed using the film conductive layer as an electrode, and the via hole is formed.
In the electroplating method of embedding the inside with a conductor,
The kinematic viscosity of the electroplating solution at the time of -6m
Two/ S or higher for electroplating.
1.5 × 10 kinematic viscosity of electroplating solution-6mTwo/ S or more
To make the flow of the electroplating solution easy
And preferably flat on the surface of the substrate to be plated
Is to create a flow of electroplating solution
It becomes easy to make such a flow. The dynamic viscosity of this electroplating solution
To adjust the viscosity, add an additive that increases the viscosity
Or lower the temperature of the electroplating solution
Adjust by either method.

【0013】本発明の電気めっき法に使用する電気めっ
き液としては、液中の成分として、硫酸銅、硫酸、塩
素、および電気化学的に銅の析出反応を抑制する効果を
有する添加剤を含有するものがあげられる。動粘度を上
記の方法により調整することで、液中に含まれている添
加剤は、ビア用穴内よりも表面に対して作用し易くなる
ため、表面のめっき析出を抑制し、相対的にビア用穴内
の導体析出を優先させる。このような作用は、直径が1
μm乃至100μm、深さが1μm乃至100μmで、
かつアスペクト比が3以下である場合に顕著に現れる。
The electroplating solution used in the electroplating method of the present invention contains, as components in the solution, copper sulfate, sulfuric acid, chlorine, and an additive having an effect of electrochemically suppressing a copper deposition reaction. Things to do. By adjusting the kinematic viscosity by the above method, the additive contained in the liquid is more likely to act on the surface than in the via hole, so that plating deposition on the surface is suppressed and the via Priority is given to conductor deposition in the holes. This effect is due to the fact that the diameter is 1
μm to 100 μm, depth 1 μm to 100 μm,
Moreover, when the aspect ratio is 3 or less, it appears remarkably.

【0014】これは、液の流れが電気めっきでのビア用
穴内への導体埋め込み性に影響するのは、ビア用穴の大
きさとの関係があるためと考えられる。ビア用穴の穴
径、深さが100μmよりも大きい場合には、ビア用穴
内にめっき液が進入して抑制剤が作用するため、ビア用
穴内の析出が優先される効果は現れにくくなる。
It is considered that the reason why the flow of the liquid influences the embedment of the conductor into the via hole in the electroplating has a relation with the size of the via hole. When the hole diameter and the depth of the via hole are larger than 100 μm, the plating solution enters the via hole and the inhibitor acts, so that the effect of preferentially depositing in the via hole is less likely to appear.

【0015】本発明の電気めっき方法に使用する電気銅
めっき液の組成の一例を示す。 硫酸銅(硫酸銅5水和物) 40〜230g/L 硫酸 (98%) 50〜200g/L ポリエチレングリコール 10〜1000ppm SPS(ヒ゛ス(3-スルフォフ゜ロヒ゜ル)シ゛スルフィト゛2ナトリウム塩) 0.1〜10ppm ヤヌスグリーンB 1〜100ppm 塩素 30〜100ppm 粘度を増加させる添加剤 適量 ここで、硫酸銅は、液中に銅イオンを供給するために含
有されている。硫酸は、液の電導度を向上させる。ポリ
エチレングリコールは、電気化学的に銅の析出反応を抑
制する効果のある添加剤であり、平均分子量は200〜
30000が適当である。SPSは、光沢剤であり、析
出した銅の結晶を微細化させる。ヤヌスグリーンBは、
液の流れの効果を強調する作用があり、液の流れが強い
表面での析出反応を強く抑制し、相対的にビア用穴内部
での析出反応を優先させる。塩素は、アノードである含
リン銅の電気化学的溶解を促進する。
An example of the composition of the electrolytic copper plating solution used in the electroplating method of the present invention is shown below. Copper sulfate (copper sulfate pentahydrate) 40-230 g / L sulfuric acid (98%) 50-200 g / L polyethylene glycol 10-1000 ppm SPS (bis (3-sulfofluoropropyl) disulfide sodium salt) 0.1-10 ppm Janus Green B 1 to 100 ppm Chlorine 30 to 100 ppm Additive for increasing viscosity Appropriate amount Here, copper sulfate is contained to supply copper ions to the liquid. Sulfuric acid improves the conductivity of the liquid. Polyethylene glycol is an additive that has the effect of electrochemically suppressing the copper deposition reaction, and has an average molecular weight of 200 to
30,000 is appropriate. SPS is a brightener and makes the precipitated copper crystals fine. Janus Green B
It has the effect of enhancing the effect of the liquid flow, strongly suppresses the deposition reaction on the surface where the liquid flow is strong, and preferentially prefers the deposition reaction inside the via hole. Chlorine promotes the electrochemical dissolution of the anode copper phosphorous.

【0016】粘度を増加させる添加剤としては、アルギ
ン酸プロピレングリコールエーテル、メチルセルロー
ス、ポリアクリル酸ナトリウム、ポリビニルアルコー
ル、デキストリンなどが使用できる。添加量は、使用温
度における液の動粘度が1.5×10-62/S以上と
なる量とし、上限は溶解度により決められる。これら
は、一般的には、0.001〜1g/Lが適量である。
As the additives for increasing the viscosity, propylene glycol alginate, methylcellulose, sodium polyacrylate, polyvinyl alcohol, dextrin and the like can be used. The amount added is such that the kinematic viscosity of the liquid at the operating temperature becomes 1.5 × 10 −6 m 2 / S or more, and the upper limit is determined by the solubility. These are generally in an appropriate amount of 0.001 to 1 g / L.

【0017】また、本発明では、市販の穴埋め用電気銅
めっき液に粘度を増加させる添加剤を加えることでも、
同様の効果を得ることができる。市販の液としては、例
えば、キュプロナールVF(メルテックス)、キューブ
ライトVF(荏原ユージライト)が用いられる。
In the present invention, an additive for increasing the viscosity is added to a commercially available electrolytic copper plating solution for filling holes.
Similar effects can be obtained. Commercially available liquids include, for example, Cupronal VF (Meltex) and Cubelite VF (Ebara Uzilite).

【0018】本発明の電気めっき方法が適用可能な配線
基板としては、両面の配線基板として、ガラスエポキシ
樹脂等の材料を用いた両面プリント配線板、フィルムキ
ャリア等があげられ、多層の配線基板として、ガラスエ
ポキシ樹脂等の材料を用いた多層プリント配線板や、エ
ポキシ樹脂等を絶縁層として用いたビルドアップ多層プ
リント配線板等があげられる。以下本発明の電気めっき
方法を適用してビア用穴に導体を埋め込んでビアを作製
する配線基板の製造方法について述べる。図1(a)〜
(d)に発明の電気めっき方法を適用してビア用穴に導
体を埋め込んでビアを作製する配線基板の製造方法の一
実施例を示す構成部分断面図を示す。
Examples of the wiring board to which the electroplating method of the present invention can be applied include a double-sided printed wiring board and a film carrier using a material such as a glass epoxy resin as a double-sided wiring board. And a multilayer printed wiring board using a material such as glass epoxy resin, a build-up multilayer printed wiring board using an epoxy resin or the like as an insulating layer, and the like. Hereinafter, a method for manufacturing a wiring board in which a conductor is buried in a via hole to form a via by applying the electroplating method of the present invention will be described. FIG. 1 (a)-
(D) is a partial cross-sectional view showing an embodiment of a method of manufacturing a wiring board in which a via is formed by embedding a conductor in a via hole by applying the electroplating method of the present invention.

【0019】まず、ガラスエポキシ基板からなる絶縁基
板11の両面に導体層をパターニングして配線層12a
及び12bを形成する(図1(a)参照)。
First, conductor layers are patterned on both surfaces of an insulating substrate 11 made of a glass epoxy substrate to form a wiring layer 12a.
And 12b (see FIG. 1A).

【0020】次に、絶縁基板11の両面に樹脂溶液をロ
ールコーター、スクリーン印刷等により塗布し、加熱硬
化して絶縁層13を形成し、絶縁層13の所定位置にビ
ア用穴14a及び14bを形成し、ビア用穴14a及び
14bの壁面及び絶縁層13上に薄膜導電層を形成する
(図1(b)参照)。絶縁層としては、エポキシ樹脂、
ポリイミド樹脂、ビスマレイミド−トリアジン樹脂等が
あげられる。ビア用穴の穿孔手段としては、レーザー加
工法や、絶縁性の感光性樹脂を用いてフォトリソグラフ
ィーを行う方法等があげられる。なお、前記のレーザー
加工法の場合は、絶縁層が感光性を有する必要がなく、
材料選択上の自由度が高いこと、そして微小なビア用穴
を加工することができ、好ましい。使用可能なレーザー
としては、UV−YAGレーザー、炭酸ガスレーザー、
エキシマレーザー等があげられる。ビア用穴内及び絶縁
層13上に薄膜導電層を形成する方法としては、無電解
めっきやスパッタリング、スズ−パラジウムコロイドや
パラジウム粉末を付着させる方法があげられる。なお、
薄膜導電層はビア用穴内だけに形成することに限定され
ず、絶縁層の他方の側にも形成するようにしてもよい。
Next, a resin solution is applied to both sides of the insulating substrate 11 by a roll coater, screen printing, or the like, and is cured by heating to form an insulating layer 13. Via holes 14 a and 14 b are formed at predetermined positions of the insulating layer 13. Then, a thin-film conductive layer is formed on the wall surfaces of the via holes 14a and 14b and on the insulating layer 13 (see FIG. 1B). Epoxy resin,
Examples thereof include a polyimide resin and a bismaleimide-triazine resin. Examples of means for perforating via holes include a laser processing method and a method of performing photolithography using an insulating photosensitive resin. In the case of the laser processing method, the insulating layer does not need to have photosensitivity,
It is preferable because it has a high degree of freedom in material selection and can process minute via holes. Usable lasers include UV-YAG laser, carbon dioxide laser,
Excimer laser and the like can be mentioned. Examples of a method of forming a thin film conductive layer in the via hole and on the insulating layer 13 include electroless plating, sputtering, and a method of attaching a tin-palladium colloid or palladium powder. In addition,
The thin film conductive layer is not limited to being formed only in the via hole, and may be formed on the other side of the insulating layer.

【0021】次に、薄膜導電層を電極にして本発明の電
気めっき方法ににて導体をめっきして、ビア15a、ビ
ア15b及び導体層16を形成する(図1(c)参
照)。本発明の電気めっき方法に使用する電気銅めっき
液の組成の一例は、以下の通りである。 硫酸銅(硫酸銅5水和物) 40〜230g/L 硫酸 (98%) 50〜200g/L ポリエチレングリコール 10〜1000ppm SPS(ヒ゛ス(3-スルフォフ゜ロヒ゜ル)シ゛スルフィト゛2ナトリウム塩) 0.1〜10ppm ヤヌスグリーンB 1〜100ppm 塩素 30〜100ppm 粘度を増加させる添加剤 適量
Next, a conductor is plated by the electroplating method of the present invention using the thin film conductive layer as an electrode to form a via 15a, a via 15b and a conductor layer 16 (see FIG. 1 (c)). One example of the composition of the electrolytic copper plating solution used in the electroplating method of the present invention is as follows. Copper sulfate (copper sulfate pentahydrate) 40-230 g / L sulfuric acid (98%) 50-200 g / L polyethylene glycol 10-1000 ppm SPS (bis (3-sulfofluoropropyl) disulfide sodium salt) 0.1-10 ppm Janus Green B 1 ~ 100ppm Chlorine 30 ~ 100ppm Additive to increase viscosity Appropriate amount

【0022】上記電気めっき用の電気銅めっき液を用い
て電気めっきを行う電気めっき条件の一例は、以下の通
りである。 電流密度 0.1〜5A/dm2 温度 0〜25℃ アノード 含リン銅(P:0.04〜0.06%) 液攪拌 空気攪拌または基板面に平行な液噴流 基板の動き 基板面に平行な方向へ動き(上下or左右) ビア用穴内に銅の導体を埋め込むのに最適な電流密度の
値は、0.1〜5A/dm2の範囲内で諸条件により変
化するが、一般的には、低い方が埋め込み性が高い。電
気めっき液の温度は、従来の電気銅めっき液では20〜
30℃であるが、本発明においては、0〜25℃で使用
することが好ましい。温度を低い温度で使用することで
粘度が増加する。これと、上記の粘度を増加させる添加
剤により、めっき時の液の動粘度を1.5×10-62
/S以上に調整する。
An example of electroplating conditions for performing electroplating using the electroplating solution for electroplating is as follows. Current density 0.1 to 5 A / dm 2 Temperature 0 to 25 ° C Anode Phosphorus-containing copper (P: 0.04 to 0.06%) Liquid agitation Air agitation or liquid jet parallel to the substrate surface Motion of the substrate Motion in the direction parallel to the substrate surface (Top or bottom or left and right) The optimum value of the current density for embedding the copper conductor in the via hole varies depending on various conditions within the range of 0.1 to 5 A / dm 2 , but generally, the lower is the lower. Has a high embedding property. The temperature of the electroplating solution is 20 to
The temperature is 30 ° C., but in the present invention, it is preferably used at 0 to 25 ° C. Using a lower temperature increases the viscosity. The kinematic viscosity of the solution at the time of plating is 1.5 × 10 −6 m 2 by this and the above-mentioned additive for increasing the viscosity.
/ S or more.

【0023】アノードは、従来から使用されている含り
ん銅を使用できる。また、白金、白金めっきしたチタン
などの不溶性アノードも使用することができる。液の攪
拌、および基板の揺動は、基板表面において、表面に平
行な液の流れを作るようにすべきであり、この具体的方
法としては、従来から使用されている空気攪拌や基板の
上下方向への揺動で十分である。このような従来の攪
拌、揺動方法を用いた時でも、本発明の電気銅めっき液
を使用すると、各めっき条件の管理範囲を広げて良好な
埋め込み性を得ることができる。
As the anode, conventionally used phosphorous copper can be used. Insoluble anodes such as platinum and platinum-plated titanium can also be used. The stirring of the liquid and the swinging of the substrate should be such that a liquid flow parallel to the surface should be made on the surface of the substrate. Swinging in the direction is sufficient. Even when such a conventional stirring and swinging method is used, when the electrolytic copper plating solution of the present invention is used, the control range of each plating condition can be widened and good embedding properties can be obtained.

【0024】次に、導体層16をフォトエッチング法に
よりパターニング処理し、配線層16a及び配線層16
bを形成し、ビルドアップ方式の4層配線基板を得る
(図1(d)参照)。
Next, the conductor layer 16 is patterned by a photoetching method to form the wiring layer 16a and the wiring layer 16a.
b is formed to obtain a build-up type four-layer wiring board (see FIG. 1D).

【0025】[0025]

【実施例】以下、実施例により本発明を詳細に説明す
る。 <実施例1>まず、ガラス−エポキシ基板からなる絶縁
基板11の両面に銅箔が貼着された材料を用い、両面の
銅箔をエッチングし、配線層12a及び配線層12bを
形成した。
The present invention will be described below in detail with reference to examples. <Example 1> First, a wiring layer 12a and a wiring layer 12b were formed by etching a copper foil on both sides using a material in which copper foil was adhered to both sides of an insulating substrate 11 made of a glass-epoxy substrate.

【0026】次に、絶縁基板11及び配線層12a及び
配線層12b上に液状のエポキシ樹脂を塗布し、熱硬化
させて膜厚80μm及び40μmの2種の絶縁層13を
形成し、絶縁層13の所定位置にUV−YAGレーザー
を用いてビア用穴14a及び14bを形成した。さら
に、過マンガン酸カリウムを用いてビア用穴14a及び
14bの穴内クリーニングを行った。ここで、ビア用穴
14a及び14bの穴径は下記の二種である。 膜厚80μmの絶縁層に対しては 穴径:100μm(アスペクト比0.8) 膜厚40μmの絶縁層に対しては 穴径:50μm(アスペクト比0.8) なお、アスペクト比は、ビア用穴の深さを穴径で除した
値である。さらに、絶縁層13表面及びビア用穴14a
及び14bの穴内の壁面に無電解銅めっきを行って薄膜
導電層を形成した。
Next, a liquid epoxy resin is applied onto the insulating substrate 11, the wiring layers 12a and the wiring layers 12b, and thermally cured to form two types of insulating layers 13 having a thickness of 80 μm and 40 μm. Via holes 14a and 14b were formed at predetermined positions by using a UV-YAG laser. Further, the insides of the via holes 14a and 14b were cleaned using potassium permanganate. Here, the hole diameters of the via holes 14a and 14b are the following two types. Hole diameter: 100 μm (aspect ratio 0.8) for insulating layer 80 μm thick Hole diameter: 50 μm (aspect ratio 0.8) for insulating layer 40 μm thick It is the value obtained by dividing the depth of the hole by the hole diameter. Further, the surface of the insulating layer 13 and the via hole 14a
And electroless copper plating was performed on the wall surface in the hole of 14b to form a thin film conductive layer.

【0027】次に、下記に示す各電気銅めっき液にて薄
膜導電層を電極にして電気銅めっきを行い、ビア用穴1
4a及び14b穴内にはビア15a及び15b、絶縁層
13上には導体層16を形成した。なお、基板材料は上
記穴径40μm及び80μmのものをそれぞれ3枚用意
し、電気銅めっき液は表1に示すようなめっき液の動粘
度を1.4、1.5及び1.7(10-62/S)の3
種に調整した電気銅めっき液を用いた。
Next, using the copper electroplating solution shown below, copper electroplating was performed using the thin-film conductive layer as an electrode to form a via hole 1.
Vias 15a and 15b were formed in the holes 4a and 14b, and a conductor layer 16 was formed on the insulating layer 13. In addition, three substrate materials each having the hole diameters of 40 μm and 80 μm were prepared, and the electrocopper plating solution had the kinematic viscosities of the plating solutions shown in Table 1 of 1.4, 1.5 and 1.7 (10 -6 m 2 / S) 3
An electrolytic copper plating solution adjusted to the type was used.

【0028】[0028]

【表1】 [Table 1]

【0029】その他のめっき条件は次の通りとした。 電流密度 :2A/dm2 液攪拌 :空気攪拌 基板の揺動:上下揺動(ストローク長30mm、2回/
分または12回/分) めっき膜厚:表面で銅20μm相当 上記のように、液中の添加剤であるSPSの濃度と、基
板の揺動速度を変化させ各めっき液で電気めっきを行っ
た後のビア用穴内の導体の埋め込み性について評価した
結果を表2に示す。
Other plating conditions were as follows. Current density: 2 A / dm 2 liquid agitation: air agitation Substrate swing: vertical swing (stroke length 30 mm, twice /
Min or 12 times / min) Plating film thickness: equivalent to copper 20 μm on the surface As described above, electroplating was performed with each plating solution while changing the concentration of the additive SPS in the solution and the swing speed of the substrate. Table 2 shows the results of evaluating the embeddability of the conductor in the via hole later.

【0030】[0030]

【表2】 [Table 2]

【0031】表2でSPS濃度は1ppm、基板揺動回
数は2回/分が標準である。表2の結果からも分かるよ
うに電気めっき液の動粘度が1.5×10-62/S及
び1.7×10-62/Sの場合いずれのめっき条件に
おいてもビア用穴内に完全に導体が埋め込まれており、
ボイドの発生のないビアが形成されていた。
In Table 2, the standard SPS concentration is 1 ppm, and the frequency of substrate oscillation is 2 times / minute. As can be seen from the results in Table 2, when the kinematic viscosity of the electroplating solution was 1.5 × 10 −6 m 2 / S and 1.7 × 10 −6 m 2 / S, the inside of the via hole was obtained under any plating conditions. The conductor is completely embedded in the
Vias without voids were formed.

【0032】さらに、両面の導体層16をパターニング
処理して、配線層16a及び配線層、16bを形成し
た、ビルドアップ4層配線基板を得た。
Further, the conductor layers 16 on both surfaces were subjected to patterning treatment to obtain a build-up four-layer wiring board in which the wiring layers 16a and 16b were formed.

【0033】<実施例2>まず、厚さ75μmのポリイ
ミドフィルムからなる絶縁基板の両面に銅箔が貼着され
た材料を用い、一方の側の銅箔上全面にレジストを形成
し、他方の側の銅箔上にはビア形成部分を除いてレジス
トを形成した。エッチングして他方の側のビア形成部分
の銅箔を除去した。
Example 2 First, a material was used in which a copper foil was adhered to both sides of an insulating substrate made of a polyimide film having a thickness of 75 μm, and a resist was formed on the entire surface of the copper foil on one side. On the copper foil on the side, a resist was formed except for the via formation portion. Etching was performed to remove the copper foil in the via forming portion on the other side.

【0034】次に、前記他方の側からUV−YAGレー
ザーを用いてビア形成部分のポリイミドフィルムを除去
し、穴径50μmのビア用穴を形成した。この際は、前
記一方の側の銅箔がレーザー加工のストッパーとなっ
た。即ち、ビア用穴は一方の側が銅箔で閉塞された状態
となった。そして、ビア用穴の穴内クリーニングを行っ
た。なお、アスペクト比は、ビア用穴の深さがポリイミ
ドフィルムの厚さである75μmとなるため、1.5と
なった。
Next, the polyimide film in the via-formed portion was removed from the other side by using a UV-YAG laser to form a via hole having a hole diameter of 50 μm. At this time, the copper foil on one side served as a stopper for laser processing. That is, one side of the via hole was closed with the copper foil. Then, the inside of the via hole was cleaned. The aspect ratio was 1.5 because the depth of the via hole was 75 μm, which is the thickness of the polyimide film.

【0035】次に、無電解銅めっきを行って薄膜導電層
を形成した。さらに、電気銅めっきを行い、ビア用穴内
を埋め込み、ビア及び導体層を形成した。ここで、電気
銅めっきのめっき液及びめっき条件は実施例1で用いた
動粘度を1.5×10-62/Sに調整した電気銅めっ
き液を用い、実施例1と同様の条件で、電気めっきによ
るビア用穴内の導体埋め込みを行った。
Next, a thin film conductive layer was formed by performing electroless copper plating. Further, electrolytic copper plating was performed to bury the via holes to form vias and conductor layers. Here, the plating solution and the plating conditions of the electrolytic copper plating were the same as those in Example 1 using the electrolytic copper plating solution whose kinematic viscosity used in Example 1 was adjusted to 1.5 × 10 −6 m 2 / S. Then, the conductor was buried in the via hole by electroplating.

【0036】次に、両面の導体層をパターニング処理し
て配線層を形成し、ビルドアップ4層配線基板を得た。
その結果、いずれの場合もビア用穴内に導体が完全に埋
め込まれたビアを有する配線基板を得ることができた。
Next, a wiring layer was formed by patterning the conductor layers on both sides to obtain a build-up four-layer wiring board.
As a result, in each case, it was possible to obtain a wiring board having a via in which the conductor was completely embedded in the via hole.

【0037】[0037]

【発明の効果】請求項1記載の発明によれば、電気めっ
き時における電気めっき液の動粘度を1.5×10-6
2/S以上とすることにより、ビア用穴内に導体を完全
に埋めることができる電気めっき方法を提供することが
できる。請求項2記載の発明によれば、電気めっき液の
動粘度を、粘度を増加させる添加剤を添加する方法また
は液の温度を下げる方法のいずれかで調整するため、粘
度を安定させることができ、従ってビア用穴内に導体を
完全に埋めることができる電気めっき方法を提供するこ
とができる。また、請求項3記載の発明によれば、めっ
き液として、硫酸銅、硫酸、塩素及び電気化学的に銅の
析出反応を抑制する効果を有する添加剤を含有する銅め
っき液を用いるため、安価な銅めっきによって、ビア用
穴内に導体を完全に埋めることができる電気めっき方法
を提供することができる。請求項4記載の発明によれ
ば、電気めっきの際に、請求項1乃至請求項3のいずれ
か一項記載の電気めっき方法を用いるため、ビアを積み
上げたり、穴埋めされたビアを求められた場合でも、高
い信頼性でビア用穴内に導体を完全に埋めることが可能
な配線基板の製造方法を提供することができる。
According to the first aspect of the present invention, the kinematic viscosity of the electroplating solution during electroplating is set to 1.5 × 10 −6 m.
By setting it to 2 / S or more, it is possible to provide an electroplating method capable of completely filling the conductor in the via hole. According to the invention of claim 2, the kinematic viscosity of the electroplating solution is adjusted by either a method of adding an additive for increasing the viscosity or a method of lowering the temperature of the solution, so that the viscosity can be stabilized. Therefore, it is possible to provide an electroplating method capable of completely filling the conductor in the via hole. According to the third aspect of the present invention, a copper plating solution containing copper sulfate, sulfuric acid, chlorine, and an additive having an effect of electrochemically suppressing a copper deposition reaction is used as the plating solution, so that the cost is low. An electroplating method capable of completely filling a conductor in a via hole can be provided by simple copper plating. According to the fourth aspect of the invention, at the time of electroplating, since the electroplating method according to any one of the first to third aspects is used, the vias are stacked or the filled vias are required. Even in such a case, it is possible to provide a method of manufacturing a wiring board capable of completely filling a conductor in a via hole with high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電気めっき方法を用いて作製する配線
基板の製造方法の一実施例を示す説明図である。
FIG. 1 is an explanatory view showing one embodiment of a method for manufacturing a wiring board manufactured by using the electroplating method of the present invention.

【符号の説明】[Explanation of symbols]

11……絶縁基板 12a、12b……配線層 13……絶縁層 14a、14b……ビア用穴 15a、15b……ビア 16……導体層 16a、16b……配線層 11 Insulating substrate 12a, 12b Wiring layer 13 Insulating layer 14a, 14b Via hole 15a, 15b Via 16 Conductor layer 16a, 16b Wiring layer

フロントページの続き Fターム(参考) 4K023 AA19 BA06 CB32 DA02 4K024 AA09 AB01 BB11 BC10 CA01 CA02 CA06 CB12 CB13 DA08 GA16 5E317 AA24 CC25 CC33 CD25 CD27 CD32 GG17 5E343 AA07 AA15 AA17 AA18 BB24 BB67 CC78 DD43 DD76 ER18Continued on the front page F term (reference) 4K023 AA19 BA06 CB32 DA02 4K024 AA09 AB01 BB11 BC10 CA01 CA02 CA06 CB12 CB13 DA08 GA16 5E317 AA24 CC25 CC33 CD25 CD27 CD32 GG17 5E343 AA07 AA15 AA17 AA18 BB24 BB67 CC78 DD

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁層の一方の側に導体層が形成され、該
絶縁層には、所定の箇所に直径が1μm乃至100μ
m、深さが1μm乃至100μmで、かつアスペクト比
が3以下であるビア用穴が形成されており、少なくとも
ビア用穴内に薄膜導電層を形成した後に、前記薄膜導電
層を電極として電気めっきを行い、前記ビア用穴内に導
体を埋め込む電気めっき方法において、 前記電気めっき時における電気めっき液の動粘度を1.
5×10-62/S以上とすることを特徴とする電気め
っき方法。
A conductor layer is formed on one side of an insulating layer, and the insulating layer has a diameter of 1 μm to 100 μm at a predetermined location.
m, a via hole having a depth of 1 μm to 100 μm and an aspect ratio of 3 or less is formed. After forming a thin film conductive layer in at least the via hole, electroplating is performed using the thin film conductive layer as an electrode. Performing the electroplating method of embedding a conductor in the via hole, wherein the kinematic viscosity of the electroplating solution during the electroplating is set to 1.
An electroplating method characterized by being at least 5 × 10 −6 m 2 / S.
【請求項2】前記電気めっき液の動粘度を、粘度を増加
させる添加剤を添加する方法または液の温度を下げる方
法のいずれかで調整することを特徴とする請求項1記載
の電気めっき方法。
2. The electroplating method according to claim 1, wherein the kinematic viscosity of the electroplating solution is adjusted by a method of adding an additive for increasing the viscosity or a method of lowering the temperature of the solution. .
【請求項3】前記電気めっき液として、硫酸銅、硫酸、
塩素及び電気化学的に銅の析出反応を抑制する効果を有
する添加剤を含有する銅めっき液を用いることを特徴と
する請求項1または請求項2記載の電気めっき方法。
3. An electroplating solution comprising copper sulfate, sulfuric acid,
3. The electroplating method according to claim 1, wherein a copper plating solution containing chlorine and an additive having an effect of electrochemically suppressing a copper deposition reaction is used.
【請求項4】絶縁層の一方の側に導体層が形成されてい
る基板を用意する工程と、絶縁層の所定の箇所に直径が
1μm乃至100μm、深さが1μm乃至100μm
で、かつアスペクト比が3以下であるビア用穴を形成す
る工程と、少なくともビア用穴内に薄膜導電層を形成す
る工程と、前記薄膜導電層を電極として電気めっきを行
い、前記ビア用穴内に導体を埋め込む工程と、前記導体
層をパターニングして配線層を形成する工程とからなる
配線基板の製造方法において、 前記ビア用穴内に導体を埋め込む前記電気めっきとし
て、請求項1乃至請求項3のいずれか一項に記載の電気
めっき方法を用いることを特徴とする配線基板の製造方
法。
4. A step of preparing a substrate on which a conductor layer is formed on one side of an insulating layer, and a step of preparing a substrate having a diameter of 1 μm to 100 μm and a depth of 1 μm to 100 μm at a predetermined position of the insulating layer.
Forming a via hole having an aspect ratio of 3 or less, forming a thin film conductive layer in at least the via hole, performing electroplating using the thin film conductive layer as an electrode, and forming the via hole in the via hole. 4. A method for manufacturing a wiring board, comprising: a step of embedding a conductor; and a step of forming a wiring layer by patterning the conductor layer, wherein the electroplating for embedding a conductor in the via hole is performed. A method for manufacturing a wiring board, comprising using the electroplating method according to claim 1.
JP2000354049A 2000-11-21 2000-11-21 Electroplating method and method for manufacturing wiring board therewith Pending JP2002161391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000354049A JP2002161391A (en) 2000-11-21 2000-11-21 Electroplating method and method for manufacturing wiring board therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354049A JP2002161391A (en) 2000-11-21 2000-11-21 Electroplating method and method for manufacturing wiring board therewith

Publications (1)

Publication Number Publication Date
JP2002161391A true JP2002161391A (en) 2002-06-04

Family

ID=18826708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000354049A Pending JP2002161391A (en) 2000-11-21 2000-11-21 Electroplating method and method for manufacturing wiring board therewith

Country Status (1)

Country Link
JP (1) JP2002161391A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007169700A (en) * 2005-12-21 2007-07-05 Victor Co Of Japan Ltd Copper electroplating method using insoluble anode
JP2008308713A (en) * 2007-06-13 2008-12-25 Nikko Kinzoku Kk Electroless copper-plating solution, method for forming damascene wiring of copper, and semiconductor wafer having damascene wiring of copper formed therein by using the method
US7543375B2 (en) 2003-03-20 2009-06-09 Tdk Corporation Process for filling via hole in a substrate
JP2013089779A (en) * 2011-10-18 2013-05-13 Ibiden Co Ltd Method for manufacturing wiring board
CN103140057A (en) * 2011-12-05 2013-06-05 三星电机株式会社 Via hole plating method and printed circuit board manufactured using the same
WO2014162875A1 (en) * 2013-04-02 2014-10-09 株式会社Adeka Additive for copper electroplating bath, copper electroplating bath containing said additive, and copper electroplating method using said copper electroplating bath
CN106149018A (en) * 2016-08-09 2016-11-23 安徽广德威正光电科技有限公司 A kind of process for pcb board electro-coppering
CN108169300A (en) * 2017-12-22 2018-06-15 重庆科技学院 A kind of method of copper ion and sulfate ion content in on-line checking copper electrolyte
WO2022202794A1 (en) * 2021-03-23 2022-09-29 凸版印刷株式会社 Glass substrate and glass-core multilayer wiring board

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543375B2 (en) 2003-03-20 2009-06-09 Tdk Corporation Process for filling via hole in a substrate
JP2007169700A (en) * 2005-12-21 2007-07-05 Victor Co Of Japan Ltd Copper electroplating method using insoluble anode
JP2008308713A (en) * 2007-06-13 2008-12-25 Nikko Kinzoku Kk Electroless copper-plating solution, method for forming damascene wiring of copper, and semiconductor wafer having damascene wiring of copper formed therein by using the method
JP2013089779A (en) * 2011-10-18 2013-05-13 Ibiden Co Ltd Method for manufacturing wiring board
CN103140057A (en) * 2011-12-05 2013-06-05 三星电机株式会社 Via hole plating method and printed circuit board manufactured using the same
JP2013118370A (en) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd Via hole plating method and printed circuit board manufactured using the same
WO2014162875A1 (en) * 2013-04-02 2014-10-09 株式会社Adeka Additive for copper electroplating bath, copper electroplating bath containing said additive, and copper electroplating method using said copper electroplating bath
CN105102687A (en) * 2013-04-02 2015-11-25 株式会社Adeka Additive for copper electroplating bath, copper electroplating bath containing said additive, and copper electroplating method using said copper electroplating bath
KR20150137075A (en) * 2013-04-02 2015-12-08 가부시키가이샤 아데카 Additive for copper electroplating bath, copper electroplating bath containing said additive, and copper electroplating method using said copper electroplating bath
JPWO2014162875A1 (en) * 2013-04-02 2017-02-16 株式会社Adeka Electrolytic copper plating bath additive, electrolytic copper plating bath containing the additive, and electrolytic copper plating method using the electrolytic copper plating bath
KR102192417B1 (en) * 2013-04-02 2020-12-17 가부시키가이샤 아데카 Additive for copper electroplating bath, copper electroplating bath containing said additive, and copper electroplating method using said copper electroplating bath
CN106149018A (en) * 2016-08-09 2016-11-23 安徽广德威正光电科技有限公司 A kind of process for pcb board electro-coppering
CN108169300A (en) * 2017-12-22 2018-06-15 重庆科技学院 A kind of method of copper ion and sulfate ion content in on-line checking copper electrolyte
CN108169300B (en) * 2017-12-22 2019-10-29 重庆科技学院 A kind of method of copper ion and sulfate ion content in on-line checking copper electrolyte
WO2022202794A1 (en) * 2021-03-23 2022-09-29 凸版印刷株式会社 Glass substrate and glass-core multilayer wiring board

Similar Documents

Publication Publication Date Title
EP1264918B1 (en) Electrolytic copper plating method
EP3439441B1 (en) Method for failure-free copper filling of a hole in a component carrier
US6783654B2 (en) Electrolytic plating method and device for a wiring board
JP2008031516A (en) Electroplating method
KR20070088074A (en) Printed circuit board having inner via hole and manufacturing method thereof
JP2009021581A (en) Buried copper plating method for manufacturing printed circuit board and printed circuit board obtained employing the buried copper plating method
US20030221967A1 (en) Via filling method
TW201132263A (en) Method for manufacturing printed wiring board
JP2002161391A (en) Electroplating method and method for manufacturing wiring board therewith
JP2002111144A (en) Wiring board and its manufacturing method and electroless copper plating liquid used for the manufacturing method
JP2003253490A (en) Method of plating substrate having via hole and through hole
JP2003183885A (en) Via filling method
JP2002249891A (en) Electrolytic copper plating solution and method for controlling the same
JP4457843B2 (en) Circuit board manufacturing method
JP4383219B2 (en) Method for manufacturing printed wiring board
JP2009167506A (en) Acid copper electroplating solution and method for producing fine wiring circuit using the same
JP4354139B2 (en) Wiring board manufacturing method
JPS5922393A (en) Printed circuit board and method of producing same
JP2006339483A (en) Wiring board and manufacturing method thereof
JP2022545091A (en) Method for manufacturing high density interconnect printed circuit board containing copper-filled microvias
JP2008218540A (en) Manufacturing method for wiring board
US20230254979A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20040118691A1 (en) Electroplating method
JP4934901B2 (en) Multilayer printed wiring board and manufacturing method thereof
EP1323850A1 (en) Electroplating method of printed circuit with pulsed current density