JP2002141496A - Electrode of semiconductor substrate - Google Patents
Electrode of semiconductor substrateInfo
- Publication number
- JP2002141496A JP2002141496A JP2000336423A JP2000336423A JP2002141496A JP 2002141496 A JP2002141496 A JP 2002141496A JP 2000336423 A JP2000336423 A JP 2000336423A JP 2000336423 A JP2000336423 A JP 2000336423A JP 2002141496 A JP2002141496 A JP 2002141496A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lattice
- width
- semiconductor substrate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体基板の電極
に関する。[0001] The present invention relates to an electrode of a semiconductor substrate.
【０００２】[0002]
【従来の技術】従来の太陽電池としては、例えば図４
（ａ）、（ｂ）及び（ｃ）に示す様なものがある。図４
に示す太陽電池１００では、ｐｎ接合部を含むシリコン
ウエハ（半導体基板）１０１の受光面１０１ａに表面電
極（図示せず）を形成し、ウエハ１０１の裏面１０１ｂ
のほぼ全域に裏面電極１０３を形成し、太陽光が照射さ
れることにより生じる電流を表面電極及び裏面電極１０
３を通じて取り出している。裏面電極１０３は、アルミ
ニウム等の金属ペーストを塗布し、これを焼成すること
により形成される（例えば特開平６−２０９１１５号公
報、特開平９−１７２１９６号公報に記載されてい
る）。2. Description of the Related Art As a conventional solar cell, for example, FIG.
(A), (b) and (c). FIG.
In the solar cell 100 shown in FIG. 1, a front surface electrode (not shown) is formed on a light receiving surface 101a of a silicon wafer (semiconductor substrate) 101 including a pn junction, and a back surface 101b of the wafer 101 is formed.
The back electrode 103 is formed in almost the entire area, and the current generated by the irradiation of sunlight is applied to the front electrode and the back electrode 10.
Take out through 3. The back electrode 103 is formed by applying a metal paste such as aluminum and baking the same (for example, described in JP-A-6-209115 and JP-A-9-172196).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、金属ペ
ーストを焼成することによって裏面電極１０３を形成す
ると、ウエハ１０１に反りが生じ、太陽電池１００にも
反りが生じる。例えば図４（ｂ）及び（ｃ）に示す様
に、ウエハ１０１は、その受光面側の中央部が突出し、
その中央部から周辺部にかけて彎曲して椀状になってい
る。これは、ペースト状のアルミニウムが焼成され固化
するときに、アルミニウムとシリコンの合金及びアルミ
ニウムの収縮率がウエハ１０１の収縮率よりも大きく、
これにより所謂残留応力が生じるために起こる。However, when the back electrode 103 is formed by firing the metal paste, the wafer 101 is warped, and the solar cell 100 is also warped. For example, as shown in FIGS. 4B and 4C, the central portion of the wafer 101 on the light receiving surface side protrudes,
It is curved from the center to the periphery, forming a bowl shape. This is because when the paste-like aluminum is baked and solidified, the shrinkage of the alloy of aluminum and silicon and aluminum is larger than the shrinkage of the wafer 101,
This causes a so-called residual stress.
【０００４】また、金属ペーストやウエハ１０１の微妙
な強度分布の差により、ウエハ１０１全体が一様に彎曲
せず、縦方向と横方向では、ウエハ１０１の反り量が異
なる。この傾向は、ウエハ１０１が薄肉化される程に顕
著になり、縦方向と横方向の反り量の差が大きくなる。
図４（ｂ）及び（ｃ）を比較すると明らかな様に、縦方
向の断面Ａ−Ａの反り量が横方向の断面Ｂ−Ｂの反り量
よりも大きくなっている。更に、同一構造の他の太陽電
池であっても、同様に反るとは限らず、それぞれの太陽
電池によって、最も大きく反る方向が異なる。[0004] Further, the entire wafer 101 is not uniformly curved due to a slight difference in strength distribution between the metal paste and the wafer 101, and the warp amount of the wafer 101 is different between the vertical direction and the horizontal direction. This tendency becomes more conspicuous as the thickness of the wafer 101 is reduced, and the difference between the warp amount in the vertical direction and the warp amount in the horizontal direction increases.
4B and 4C, the amount of warpage of the cross section AA in the vertical direction is larger than the amount of warpage of the cross section BB in the horizontal direction. Further, even other solar cells having the same structure are not necessarily warped in the same manner, and the direction in which the solar cell warps most greatly differs.
【０００５】この様に太陽電池の反りの状態が一定しな
いと、裏面電極の焼成工程以後の他の工程において、太
陽電池の搬送のためのハンドリングに大きな支障を来
す。図５は、多数の太陽電池１００を専用キャリア１１
０に収納した状態を示している。図５から明らかな様
に、各太陽電池１００の最も大きく反る方向が相互に異
なることから、各太陽電池１００の間隔が不均一にな
る。特に、図５中の矢印Ｄで示す個所では、各太陽電池
１００の間隔が極端に狭くなっているため、太陽電池１
００の搬送に際し、キャリア１１０から太陽電池１００
を出し入れするというハンドリングが極めて困難にな
る。[0005] If the warped state of the solar cell is not constant as described above, handling for transporting the solar cell will be greatly hindered in other steps after the back electrode firing step. FIG. 5 shows that a large number of solar cells 100
FIG. As is clear from FIG. 5, the directions in which the solar cells 100 warp greatly differ from each other, so that the intervals between the solar cells 100 become uneven. In particular, at the location indicated by the arrow D in FIG. 5, the interval between the solar cells 100 is extremely narrow, so that the solar cells 1
00, the solar cell 100
The handling of taking in and out becomes extremely difficult.
【０００６】そこで、本発明は、上記従来の問題に鑑み
てなされたものであり、半導体基板の反りの状態を一定
させることが可能な半導体基板の電極を提供することを
目的とする。Accordingly, the present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide an electrode of a semiconductor substrate capable of keeping the state of warpage of the semiconductor substrate constant.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体基板上に設けられた電極であっ
て、電極は、格子状に形成され、該格子の幅は、該電極
上の位置により異なる。According to the present invention, there is provided an electrode provided on a semiconductor substrate, wherein the electrode is formed in a grid shape, and the width of the grid is equal to the width of the electrode. It depends on the position above.
【０００８】この様な構成の本発明によれば、電極が格
子状であり、格子の幅が電極上の位置により異なる。電
極が収縮した場合、格子の幅が広い個所で、その収縮量
が大きくなって、半導体基板の反り量が大きくなる。こ
のため、格子の幅を電極上の位置により適宜に変化させ
ることにより、半導体基板の反りの状態を一義的に決定
することができる。According to the present invention having such a configuration, the electrodes are in a grid shape, and the width of the grid differs depending on the position on the electrodes. When the electrode shrinks, the amount of shrinkage increases at a place where the width of the lattice is wide, and the amount of warpage of the semiconductor substrate increases. For this reason, by appropriately changing the width of the lattice depending on the position on the electrode, the warped state of the semiconductor substrate can be uniquely determined.
【０００９】また、本発明は、半導体基板上に設けられ
た電極であって、電極は、格子状に形成され、該格子の
ピッチは、該電極上の位置により異なる。Further, the present invention relates to an electrode provided on a semiconductor substrate, wherein the electrodes are formed in a lattice shape, and the pitch of the lattice differs depending on the position on the electrode.
【００１０】この様な構成の本発明によれば、電極が格
子状であり、格子のピッチが電極上の位置により異な
る。電極が収縮した場合、格子の幅と同様に、格子のピ
ッチにより、その収縮量が変化して、半導体基板の反り
量も変化する。このため、格子のピッチを電極上の位置
により適宜に変化させることにより、半導体基板の反り
の状態を一義的に決定することができる。According to the present invention having such a configuration, the electrodes are formed in a grid shape, and the pitch of the grid differs depending on the position on the electrode. When the electrode contracts, the contraction amount changes according to the pitch of the lattice, similarly to the width of the lattice, and the warpage amount of the semiconductor substrate also changes. For this reason, by appropriately changing the pitch of the lattice depending on the position on the electrode, the warped state of the semiconductor substrate can be uniquely determined.
【００１１】更に、本発明は、半導体基板上に設けられ
た電極であって、電極は、格子状に形成され、該格子の
縦幅の総和と該格子の横幅の総和が相互に異なる。Further, the present invention relates to an electrode provided on a semiconductor substrate, wherein the electrode is formed in a grid shape, and the sum of the vertical width of the grid and the sum of the horizontal width of the grid are different from each other.
【００１２】この様な構成の本発明によれば、電極が格
子状であり、該格子の縦幅の総和と該格子の横幅の総和
が相互に異なる。電極が収縮した場合、格子の幅の総和
が広い方が、その収縮量が大きくて、半導体基板の反り
量も大きい。このため、格子の縦幅の総和と格子の横幅
の総和のいずれかを広くすることにより、半導体基板の
反りの状態を一義的に決定することができる。According to the present invention having such a configuration, the electrodes are formed in a grid shape, and the sum of the vertical widths of the grids and the sum of the horizontal widths of the grids are different from each other. When the electrodes shrink, the larger the sum of the widths of the grids, the greater the amount of shrinkage and the greater the amount of warpage of the semiconductor substrate. For this reason, the state of the warpage of the semiconductor substrate can be uniquely determined by increasing either the sum of the vertical width of the lattice or the sum of the horizontal widths of the lattice.
【００１３】[0013]
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【００１４】図１（ａ）は、本発明の一実施形態である
太陽電池を示す平面図である。また、図１（ｂ）は、図
１（ａ）のＡ−Ａに沿う断面図であり、図１（ｃ）は、
図１（ａ）のＢ−Ｂに沿う断面図である。更に、図２
は、本実施形態の太陽電池を拡大して示す断面図であ
る。FIG. 1A is a plan view showing a solar cell according to an embodiment of the present invention. FIG. 1B is a cross-sectional view taken along the line AA of FIG. 1A, and FIG.
It is sectional drawing which follows BB of FIG.1 (a). Further, FIG.
FIG. 2 is an enlarged cross-sectional view illustrating the solar cell of the present embodiment.
【００１５】本実施形態の太陽電池１０は、多結晶シリ
コンからなるシリコンウエハ（半導体基板）１と、シリ
コンウエハ１の表面に形成された表面電極２と、シリコ
ンウエハ１の裏面に形成された裏面電極３とを備えてい
る。The solar cell 10 of the present embodiment includes a silicon wafer (semiconductor substrate) 1 made of polycrystalline silicon, a front electrode 2 formed on the front surface of the silicon wafer 1, and a back surface formed on the back surface of the silicon wafer 1. And an electrode 3.
【００１６】シリコンウエハ１は、例えばｐ型シリコン
を固化したものである。シリコンウエハ１の表面に、例
えばｎ+ 層４を形成して、ｐｎ接合部を形成している。
また、光電変換率を向上させるために、シリコンウエハ
１の表面に凹凸１ａを形成して、太陽光の吸収を促進さ
せ、更にｎ+ 層４上に反射防止膜６を形成して、太陽光
の反射を防止している。シリコンウエハ１の裏面には、
ｐ+ 層７を形成し、その上に裏面電極３を形成してい
る。The silicon wafer 1 is, for example, solidified p-type silicon. For example, an n + layer 4 is formed on the surface of the silicon wafer 1 to form a pn junction.
Further, in order to improve the photoelectric conversion rate, unevenness 1a is formed on the surface of the silicon wafer 1 to promote absorption of sunlight, and further, an antireflection film 6 is formed on the n + To prevent reflection. On the back surface of the silicon wafer 1,
The p + layer 7 is formed, and the back electrode 3 is formed thereon.
【００１７】シリコンウエハ１は、例えば電磁キャスト
法やリボン法等を用いて製作される。電磁キャスト法
は、シリコンの融液をるつぼ中で冷却し固化して、イン
ゴットを形成するという方法であり、このインゴットを
薄くスライスして、シリコンウエハ１を得る。また、リ
ボン法は、シリコンの融液が入ったるつぼ内にキャピラ
リダイを立て、キャピラリダイを通じて結晶シリコンを
引き上げるという方法であり、この結晶シリコンの固ま
りを薄くスライスして、シリコンウエハ１を得る。The silicon wafer 1 is manufactured by using, for example, an electromagnetic casting method or a ribbon method. The electromagnetic casting method is a method in which a silicon melt is cooled and solidified in a crucible to form an ingot. The ingot is sliced thinly to obtain a silicon wafer 1. The ribbon method is a method in which a capillary die is set up in a crucible containing a melt of silicon, and crystal silicon is pulled up through the capillary die.
【００１８】シリコンウエハ１の凹凸１ａは、シリコン
ウエハ１に対して三フッ化塩素ガス等の塩素性ガスを用
いたドライエッチングにより形成される。あるいは、水
酸化ナトリウム水溶液等のアルカリ水溶液を用いたウエ
ットエッチングにより形成される。ｎ+ 層４は、凹凸１
ａの形成後に、オキシ塩化リン（ＰＯＣｌ3 ）等の不純
物拡散源を用いた不純物拡散により形成される。The unevenness 1a of the silicon wafer 1 is formed on the silicon wafer 1 by dry etching using a chlorine gas such as a chlorine trifluoride gas. Alternatively, it is formed by wet etching using an aqueous alkali solution such as an aqueous sodium hydroxide solution. The n + layer 4 has irregularities 1
After the formation of a, it is formed by impurity diffusion using an impurity diffusion source such as phosphorus oxychloride (POCl 3 ).
【００１９】反射防止膜６は、シランとアンモニアとの
混合ガスを原料として、プラズマＣＶＤ法により形成さ
れる窒化シリコンウエハ膜や、チタン酸アルコキシドを
原料として、常圧ＣＶＤ法により形成される酸化チタン
膜等である。The antireflection film 6 is made of a silicon nitride wafer film formed by a plasma CVD method using a mixed gas of silane and ammonia as a raw material, or a titanium oxide film formed by a normal pressure CVD method using a alkoxide titanate as a raw material. Film.
【００２０】表面電極２は、シリコンウエハ１の受光面
にＡｇペーストを塗布し、これを焼成して形成される。
この表面電極２が形成される個所では、反射防止膜６を
予め除去しておく。The surface electrode 2 is formed by applying an Ag paste to the light receiving surface of the silicon wafer 1 and baking it.
At the place where the surface electrode 2 is formed, the antireflection film 6 is removed in advance.
【００２１】裏面電極３は、図１（ａ）から明らかな様
に格子状である。この格子の縦幅は、縦方向の位置によ
り異なり、Ｖａ、Ｖｂ、Ｖｃ、……、Ｖｈで表されてい
る。また、この格子の横幅は、横方向の位置により異な
り、Ｈａ、Ｈｂ、Ｈｃ、……、Ｈｋで表されている。シ
リコンウエハ１の中央部では、格子の縦幅及び横幅を共
に広く設定し、また中央部の周囲では、格子の縦幅及び
横幅を共に狭く設定し、更に外周部では、格子の縦幅及
び横幅を共に広く設定する。The back electrode 3 has a lattice shape as is apparent from FIG. The vertical width of the lattice differs depending on the position in the vertical direction, and is represented by Va, Vb, Vc,..., Vh. The horizontal width of the lattice differs depending on the position in the horizontal direction, and is represented by Ha, Hb, Hc,..., Hk. In the central portion of the silicon wafer 1, both the vertical width and the horizontal width of the grid are set to be wide, around the central portion, the vertical width and the horizontal width of the grid are both set to be narrow, and further, in the outer peripheral portion, the vertical width and the horizontal width of the grid are set. Are set widely.
【００２２】また、格子の中空の各部分は、ｐ+ 層７が
露出するそれぞれの孔８となり、これらの孔８のサイズ
を一定にしている。このため、格子のピッチは、格子の
幅により決定される。従って、格子の幅と同様に、シリ
コンウエハ１の中央部では、格子の縦ピッチ及び横ピッ
チが共に広く、また中央部の周囲では、格子の縦ピッチ
及び横ピッチが共に狭く、更に外周部では、格子の縦ピ
ッチ及び横ピッチが共に広くなる。Each hollow portion of the lattice is a hole 8 from which the p + layer 7 is exposed, and the size of these holes 8 is kept constant. For this reason, the pitch of the grating is determined by the width of the grating. Therefore, similarly to the width of the grid, both the vertical pitch and the horizontal pitch of the grid are wide at the center of the silicon wafer 1, and both the vertical pitch and the horizontal pitch of the grid are narrow around the center, and further, at the outer periphery. , Both the vertical pitch and the horizontal pitch of the grating are widened.
【００２３】更に、格子の縦幅の総和（Ｖａ＋Ｖｂ＋Ｖ
ｃ＋……Ｖｈ）をΣＶとし、横幅の総和（Ｈａ＋Ｈｂ＋
Ｈｃ＋……Ｈｋ）をΣＨとすると、ΣＶ＞ΣＨに設定す
る。Further, the sum of the vertical widths of the lattice (Va + Vb + V
c +... Vh) is ΔV, and the sum of the widths (Ha + Hb +
If Hc +... Hk) is ΔH, ΔV> ΔH is set.
【００２４】裏面電極３は、例えばシルクスクリーン印
刷により、シリコンウエハ１の裏面にアルミニウムの金
属ペーストからなる格子状のパターンを印刷し、この後
にベルト焼成路により約７００℃で金属ペーストを焼成
したものである。裏面電極３は、金属ペーストが塗布さ
れた領域に形成され、各孔８は、金属ペーストが塗布さ
れていないそれぞれの領域に形成される。The back electrode 3 is obtained by printing a lattice-like pattern made of aluminum metal paste on the back surface of the silicon wafer 1 by, for example, silk screen printing, and then firing the metal paste at about 700 ° C. by a belt firing path. It is. The back electrode 3 is formed in a region where the metal paste is applied, and each hole 8 is formed in each region where the metal paste is not applied.
【００２５】他に、裏面電極３の形成方法として、各孔
８の領域にレジストを塗布してから、金属ペーストを塗
布し、この後に金属ペーストを焼成するという方法があ
る。レジストは、金属ペーストの焼成の際に蒸発するの
で、レジストを塗布した各領域がそれぞれの孔８とな
る。金属ペーストの焼成の際にレジストが蒸発しきれな
かった場合は、エッチング等によりレジストを除去して
も構わない。As another method of forming the back electrode 3, there is a method in which a resist is applied to the area of each hole 8, a metal paste is applied, and then the metal paste is fired. Since the resist evaporates when the metal paste is fired, each area where the resist is applied becomes a corresponding hole 8. If the resist has not completely evaporated during firing of the metal paste, the resist may be removed by etching or the like.
【００２６】尚、裏面電極３は、メッキ法や真空蒸着法
により形成しても良い。また、ｐ+層７は、裏面電極３
の形成に伴い、シリコンウエハ１の裏面にアルミニウム
が熱拡散して形成される。The back electrode 3 may be formed by a plating method or a vacuum evaporation method. Further, the p + layer 7 is
Is formed on the back surface of the silicon wafer 1 by thermal diffusion of aluminum.
【００２７】この様に本実施形態の太陽電池１０におい
ては、シリコンウエハ１の裏面電極３を格子状に形成し
ており、シリコンウエハ１の中央部で、格子の縦幅及び
横幅（もしくは縦ピッチ及び横ピッチ）を共に広くし、
また中央部の周囲で、格子の縦幅及び横幅（もしくは縦
ピッチ及び横ピッチ）を共に狭くし、更に外周部で、格
子の縦幅及び横幅（もしくは縦ピッチ及び横ピッチ）を
共に広くしている。ここで、格子の幅が広い程、裏面電
極３の固化に伴う格子の収縮量が大きくなる。このた
め、裏面電極３の材料の金属ペーストを焼成し固化した
ときに、この裏面電極３（アルミニウムとシリコンの合
金及びアルミニウムからなる）がシリコンウエハ１の中
央部と外周部で大きく収縮する。ただし、中央部に反り
が発生し難いので、中央部の反り量が小さく、外周部の
反り量のみが大きくなる。As described above, in the solar cell 10 of the present embodiment, the back electrode 3 of the silicon wafer 1 is formed in a lattice shape, and the vertical width and the horizontal width (or vertical pitch) of the lattice are formed at the center of the silicon wafer 1. And horizontal pitch)
In addition, both the vertical width and the horizontal width (or the vertical pitch and the horizontal pitch) of the lattice are made narrower around the central portion, and the vertical width and the horizontal width (or the vertical pitch and the horizontal pitch) of the grid are both made wider at the outer peripheral portion. I have. Here, the larger the width of the lattice, the larger the amount of contraction of the lattice due to solidification of the back electrode 3. Therefore, when the metal paste of the material of the back surface electrode 3 is baked and solidified, the back surface electrode 3 (made of an alloy of aluminum and silicon and aluminum) largely shrinks at the central portion and the outer peripheral portion of the silicon wafer 1. However, since the central portion hardly warps, the central portion has a small amount of warpage and the outer peripheral portion only has a large amount of warpage.
【００２８】また、（格子の縦幅の総和ΣＶ）＞（格子
の横幅の総和ΣＨ）に設定している。このため、図１
（ｂ）及び（ｃ）に示す様に、縦方向の断面Ａ−Ａの反
り量が横方向の断面Ｂ−Ｂの反り量よりも大きくなる。Also, (the sum of the vertical widths of the lattice / V)> (the sum of the horizontal widths of the lattice / H) is set. Therefore, FIG.
As shown in (b) and (c), the warpage of the cross section AA in the vertical direction is larger than the warpage of the cross section BB in the horizontal direction.
【００２９】この様に格子の縦幅及び横幅をシリコンウ
エハ１上の位置により異ならせることにより、外周部で
反り量を大きくすることができ、また（格子の縦幅の総
和ΣＶ）＞（格子の横幅の総和ΣＨ）に設定することに
より、縦方向の反り量を大きくすることができる。すな
わち、シリコンウエハ１の反りの状態を一義的に決定す
ることができる。By making the vertical and horizontal widths of the lattice different depending on the position on the silicon wafer 1 as described above, the amount of warpage can be increased at the outer peripheral portion, and the sum of the vertical widths of the lattice ΣV)> (grid By setting the sum of the horizontal widths (） H), it is possible to increase the amount of warpage in the vertical direction. That is, the warped state of the silicon wafer 1 can be uniquely determined.
【００３０】従って、多数の太陽電池１０を製作して
も、これらの太陽電池１０の反りの状態が揃う。このた
め、裏面電極の焼成工程以後の他の工程において、太陽
電池１０の搬送のためのハンドリングが非常に容易にな
る。図３に示す様に、多数の太陽電池１０を専用キャリ
ア２１に収納した状態では、各太陽電池１０の反りの状
態が揃っていることから、各太陽電池１０の間隔が一定
となり、キャリア２１から太陽電池１０を出し入れする
というハンドリングが容易になる。Therefore, even if a large number of solar cells 10 are manufactured, the warped states of these solar cells 10 are uniform. For this reason, in another process after the firing process of the back electrode, handling for transporting the solar cell 10 becomes very easy. As shown in FIG. 3, in a state in which a large number of solar cells 10 are stored in the dedicated carrier 21, since the warped states of the respective solar cells 10 are uniform, the intervals between the solar cells 10 are constant, and Handling of taking the solar cell 10 in and out becomes easy.
【００３１】尚、裏面電極３において、各孔８の総面積
が広くなり過ぎると、短絡電流が低減し、つまり電流経
路の抵抗が上昇し、変換効率の点で不利となるので、各
孔８の総面積を適宜に抑えることが望ましい。また、表
面電極２の形状については、言及していないが、本発明
に影響を与えない様な形状のものが望ましい。In the back electrode 3, if the total area of the holes 8 is too large, the short-circuit current is reduced, that is, the resistance of the current path is increased, which is disadvantageous in terms of conversion efficiency. It is desirable to appropriately reduce the total area. Although the shape of the surface electrode 2 is not mentioned, it is preferable that the shape does not affect the present invention.
【００３２】尚、本発明は、上記実施形態に限定される
ものでなく、多様に変形することができる。例えば、シ
リコンウエハの接合部の構造、裏面電極及び表面電極の
材質、反射防止膜の有無や材質等を適宜に選択して設定
しても構わない。また、格子の形状、幅及びピッチ等を
適宜に変更して良い。更に、ピッチを一定とし、幅のみ
を裏面電極上の位置により異ならせたり、逆に、幅を一
定とし、ピッチのみを裏面電極上の位置により異ならせ
ても構わない。また、太陽電池ばかりでなく、半導体基
板のほぼ全域に電極を設ける構造であれば、本発明を適
用することができる。The present invention is not limited to the above embodiment, but can be variously modified. For example, the structure of the bonding portion of the silicon wafer, the materials of the back electrode and the front electrode, the presence or absence of the antireflection film, and the material may be appropriately selected and set. Further, the shape, width, pitch, and the like of the lattice may be appropriately changed. Further, the pitch may be fixed and only the width may be changed depending on the position on the back electrode, or conversely, the width may be fixed and only the pitch may be changed depending on the position on the back electrode. Further, the present invention can be applied to a structure in which an electrode is provided not only in a solar cell but also in a substantially entire region of a semiconductor substrate.
【００３３】[0033]
【発明の効果】以上説明した様に本発明によれば、電極
が格子状であり、格子の幅が電極上の位置により異な
る。電極が収縮した場合、格子の幅が広い個所で、その
収縮量が大きくなって、半導体基板の反り量が大きくな
る。このため、格子の幅を電極上の位置により適宜に変
化させることにより、半導体基板の反りの状態を一義的
に決定することができる。As described above, according to the present invention, the electrodes are in the form of a grid, and the width of the grid differs depending on the position on the electrode. When the electrode shrinks, the amount of shrinkage increases at a place where the width of the lattice is wide, and the amount of warpage of the semiconductor substrate increases. For this reason, by appropriately changing the width of the lattice depending on the position on the electrode, the warped state of the semiconductor substrate can be uniquely determined.
【００３４】また、本発明によれば、電極が格子状であ
り、格子のピッチが電極上の位置により異なる。電極が
収縮した場合、格子の幅と同様に、格子のピッチによ
り、その収縮量が変化して、半導体基板の反り量も変化
する。このため、格子のピッチを電極上の位置により適
宜に変化させることにより、半導体基板の反りの状態を
一義的に決定することができる。Further, according to the present invention, the electrodes are in the form of a grid, and the pitch of the grid differs depending on the position on the electrode. When the electrode contracts, the contraction amount changes according to the pitch of the lattice, similarly to the width of the lattice, and the warpage amount of the semiconductor substrate also changes. For this reason, by appropriately changing the pitch of the lattice depending on the position on the electrode, the warped state of the semiconductor substrate can be uniquely determined.
【００３５】また、本発明によれば、電極が格子状であ
り、該格子の縦幅の総和と該格子の横幅の総和が相互に
異なる。電極が収縮した場合、格子の幅の総和が広い方
が、その収縮量が大きくて、半導体基板の反り量も大き
い。このため、格子の縦幅の総和と格子の横幅の総和の
いずれかを広くすることにより、半導体基板の反りの状
態を一義的に決定することができる。Further, according to the present invention, the electrodes are in the form of a grid, and the sum of the vertical width of the grid and the sum of the horizontal width of the grid are different from each other. When the electrodes shrink, the larger the sum of the widths of the grids, the greater the amount of shrinkage and the greater the amount of warpage of the semiconductor substrate. For this reason, the state of the warpage of the semiconductor substrate can be uniquely determined by increasing either the sum of the vertical width of the lattice or the sum of the horizontal widths of the lattice.
【００３６】この様な本発明を例えば太陽電池に適用す
れば、量産される多数の太陽電池の反りの状態を揃える
ことができる。このため、電極の焼成工程以後の他の工
程において、太陽電池の搬送のためのハンドリングが非
常に容易になる。When the present invention is applied to, for example, a solar cell, a large number of mass-produced solar cells can be made uniform. For this reason, in another process after the electrode firing process, handling for transporting the solar cell becomes very easy.
【図１】（ａ）は本発明の一実施形態である太陽電池を
示す平面図であり、（ｂ）は（ａ）のＡ−Ａに沿う断面
図であり、（ｃ）は（ａ）のＢ−Ｂに沿う断面図であ
る。1A is a plan view showing a solar cell according to an embodiment of the present invention, FIG. 1B is a cross-sectional view taken along line AA of FIG. 1A, and FIG. It is sectional drawing in alignment with BB of FIG.
【図２】図１の太陽電池を拡大して示す断面図である。FIG. 2 is an enlarged sectional view showing the solar cell of FIG.
【図３】図１の太陽電池の収納状態を示す図である。FIG. 3 is a view showing a housed state of the solar cell of FIG. 1;
【図４】（ａ）は従来の太陽電池を例示する平面図であ
り、（ｂ）は（ａ）のＡ−Ａに沿う断面図であり、
（ｃ）は（ａ）のＢ−Ｂに沿う断面図である。FIG. 4A is a plan view illustrating a conventional solar cell, FIG. 4B is a cross-sectional view taken along line AA of FIG.
(C) is sectional drawing which follows BB of (a).
【図５】図４の太陽電池の収納状態を示す図である。FIG. 5 is a view showing a housed state of the solar cell of FIG. 4;
１ シリコンウエハ １ａ 凹凸 ２ 表面電極 ３ 裏面電極 ４ ｎ+ 層 ６ 反射防止膜 ７ ｐ+ 層 ８ 孔 １０ 太陽電池 ２１ キャリアREFERENCE SIGNS LIST 1 silicon wafer 1a unevenness 2 front electrode 3 back electrode 4 n + layer 6 antireflection film 7 p + layer 8 hole 10 solar cell 21 carrier
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB02 BB08 CC01 DD51 FF02 FF11 GG05 5F051 BA14 CA40 DA03 FA14 FA15 FA16 GA04 GA14 HA03 HA07 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA01 BB02 BB08 CC01 DD51 FF02 FF11 GG05 5F051 BA14 CA40 DA03 FA14 FA15 FA16 GA04 GA14 HA03 HA07
Claims (3)
て、電極は、格子状に形成され、該格子の幅は、該電極
上の位置により異なることを特徴とする半導体基板の電
極。1. An electrode provided on a semiconductor substrate, wherein the electrode is formed in a grid shape, and the width of the grid varies depending on a position on the electrode.
て、電極は、格子状に形成され、該格子のピッチは、該
電極上の位置により異なることを特徴とする半導体基板
の電極。2. An electrode provided on a semiconductor substrate, wherein the electrodes are formed in a lattice shape, and a pitch of the lattice differs depending on a position on the electrode.
て、電極は、格子状に形成され、該格子の縦幅の総和と
該格子の横幅の総和が相互に異なることを特徴とする半
導体基板の電極。3. An electrode provided on a semiconductor substrate, wherein the electrodes are formed in a grid shape, and the sum of the vertical width of the grid and the sum of the horizontal widths of the grid are different from each other. Substrate electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336423A JP2002141496A (en) | 2000-11-02 | 2000-11-02 | Electrode of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336423A JP2002141496A (en) | 2000-11-02 | 2000-11-02 | Electrode of semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141496A true JP2002141496A (en) | 2002-05-17 |
Family
ID=18811994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000336423A Pending JP2002141496A (en) | 2000-11-02 | 2000-11-02 | Electrode of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002141496A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007043428A1 (en) * | 2005-10-14 | 2007-04-19 | Sharp Kabushiki Kaisha | Solar cell, solar cell provided with interconnector, solar cell string and solar cell module |
| WO2007119365A1 (en) * | 2006-04-14 | 2007-10-25 | Sharp Kabushiki Kaisha | Solar cell, solar cell string and solar cell module |
| JP2007287861A (en) * | 2006-04-14 | 2007-11-01 | Sharp Corp | Solar cell, solar cell string, and solar cell module |
| JP2008021831A (en) * | 2006-07-13 | 2008-01-31 | Sharp Corp | Solar battery, solar-battery string, and solar-battery module |
| WO2011058653A1 (en) * | 2009-11-13 | 2011-05-19 | 三菱電機株式会社 | Solar cell |
-
2000
- 2000-11-02 JP JP2000336423A patent/JP2002141496A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007043428A1 (en) * | 2005-10-14 | 2007-04-19 | Sharp Kabushiki Kaisha | Solar cell, solar cell provided with interconnector, solar cell string and solar cell module |
| WO2007119365A1 (en) * | 2006-04-14 | 2007-10-25 | Sharp Kabushiki Kaisha | Solar cell, solar cell string and solar cell module |
| JP2007287861A (en) * | 2006-04-14 | 2007-11-01 | Sharp Corp | Solar cell, solar cell string, and solar cell module |
| US8440907B2 (en) | 2006-04-14 | 2013-05-14 | Sharp Kabushiki Kaisha | Solar cell, solar cell string and solar cell module |
| JP2008021831A (en) * | 2006-07-13 | 2008-01-31 | Sharp Corp | Solar battery, solar-battery string, and solar-battery module |
| WO2011058653A1 (en) * | 2009-11-13 | 2011-05-19 | 三菱電機株式会社 | Solar cell |
| CN102687279A (en) * | 2009-11-13 | 2012-09-19 | 三菱电机株式会社 | Solar cell |
| JP5355709B2 (en) * | 2009-11-13 | 2013-11-27 | 三菱電機株式会社 | Solar cells |
| EP2500948A4 (en) * | 2009-11-13 | 2015-10-14 | Mitsubishi Electric Corp | Solar cell |
| US9196775B2 (en) | 2009-11-13 | 2015-11-24 | Mitsubishi Electric Corporation | Solar battery cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143976A (en) | Solar cell with reduced shading and method of producing the same | |
| JP4981020B2 (en) | INTEGRATED THIN FILM SOLAR CELL, METHOD FOR MANUFACTURING THE SAME, METHOD FOR PROCESSING TRANSPARENT ELECTRODE FOR INTEGRATED THIN FILM SOLAR CELL, ITS STRUCTURE AND TRANSPARENT SUBSTRATE PROVIDED WITH SAME | |
| EP1199754A2 (en) | Photovoltaic cell and process for producing the same | |
| JPH0277172A (en) | Solar battery | |
| JP6407263B2 (en) | Back-bridge contact electrode for crystalline silicon solar cell and manufacturing method thereof | |
| Reber et al. | Zone melting recrystallization of silicon films for crystalline silicon thin-film solar cells | |
| JP2000114556A (en) | Solar battery and its manufacture | |
| JP2002211996A (en) | Polycrystalline silicon containing active grain boundary in low percentage | |
| JP2002217435A (en) | Solar battery cell and method of manufacturing the same | |
| JP3170445B2 (en) | Method of forming solar cell element | |
| JP2003209271A (en) | Solar battery and its manufacturing method | |
| JP2002141496A (en) | Electrode of semiconductor substrate | |
| JP2001127317A (en) | Method of manufacturing solar cell | |
| JP2006156646A (en) | Solar cell manufacturing method | |
| JP3732947B2 (en) | Method for manufacturing solar cell element | |
| JP2002141534A (en) | Electrode of semiconductor substrate and manufacturing method thereof | |
| JP2002141533A (en) | Electrode of semiconductor substrate | |
| WO2003075363A1 (en) | Photoelectric converting device and its production method | |
| JP2002141546A (en) | Electrode of semiconductor substrate | |
| JPH11135812A (en) | Formation method for solar cell element | |
| JP2006310389A (en) | Method of manufacturing solar cell | |
| JPH09181344A (en) | Polycrystalline si thin film solar battery and manufacture of the same | |
| JPH0779015A (en) | Manufacture of high density light emitting diode array chip | |
| JP4557370B2 (en) | Solar cell element | |
| JP2000138385A (en) | Solar cell |