JP2002100941A - 低歪み電力増幅器 - Google Patents

低歪み電力増幅器

Info

Publication number
JP2002100941A
JP2002100941A JP2000289868A JP2000289868A JP2002100941A JP 2002100941 A JP2002100941 A JP 2002100941A JP 2000289868 A JP2000289868 A JP 2000289868A JP 2000289868 A JP2000289868 A JP 2000289868A JP 2002100941 A JP2002100941 A JP 2002100941A
Authority
JP
Japan
Prior art keywords
output
transistor
matching circuit
circuit
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000289868A
Other languages
English (en)
Inventor
Toru Matsuura
松浦  徹
Makoto Sakakura
真 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000289868A priority Critical patent/JP2002100941A/ja
Publication of JP2002100941A publication Critical patent/JP2002100941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 トランジスタの出力での変調周波数または第
二高調波におけるインピーダンスを小さくして、相互変
調歪みを低減するには限界がある。 【解決手段】 入力信号を増幅して出力信号として出力
するトランジスタ104と、入力信号のインピーダンス
を整合させる第一の整合回路103と、トランジスタ1
04の出力信号のインピーダンスを整合させる第二の整
合回路105と、伝送線路106と、トランジスタ10
4からの出力信号の変調周波数成分の位相を制御する位
相制御手段108と、第一のコンデンサ107と、電源
端子110と、第二のコンデンサ109とを備え、位相
制御手段108は、前記トランジスタ104の出力信号
の相互変調歪みを低減するように前記位相を制御するこ
とを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は携帯電話端末、基地
局などに用いられる、低歪み電力増幅器に関する。
【0002】
【従来の技術】従来の低歪み電力増幅器の一例を図7に
示す。入力端子701から入力された信号はトランジス
タ704で増幅されるが、入力側のインピーダンスは整
合回路703により調整され、出力側のインピーダンス
は整合回路705で調整され、出力端子702から出力
される。
【0003】一方、トランジスタ704のコレクタある
いはドレインの電圧は電源端子709から伝送線路70
6を介して供給される。ここで伝送線路706は入力信
号の搬送波に対して波長の4分の1の長さとするのが一
般的である。
【0004】伝送線路706と電源端子709との間に
は他端が接地されたコンデンサ707、708が接続さ
れている。ここでコンデンサ707は入力信号の搬送波
の周波数に対して十分インピーダンスの小さいもので、
コンデンサ708は入力信号の変調周波数に対して十分
インピーダンスの小さいものを用いる。
【0005】このようにバイアス回路を構成することに
より、変調周波数に対してはほぼ短絡のインピーダンス
となるため、トランジスタの出力における、搬送波と変
調周波数とのミキシングによる歪みを抑圧し、相互変調
歪みを低減できる。
【0006】また、同様にトランジスタ出力において、
第二高調波におけるインピーダンスをほぼ短絡とするこ
とによって、第二高調波と搬送波とのミキシングによる
歪みを抑圧し、相互変調歪みを低減できる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
方法ではコンデンサのQ値が有限である等の理由から、
トランジスタの出力での、変調周波数、あるいは第二高
調波におけるインピーダンスを小さくして、相互変調歪
みを低減するには限界がある。
【0008】すなわち、トランジスタの出力での変調周
波数または第二高調波におけるインピーダンスを小さく
して、相互変調歪みを低減するには限界があるという課
題がある。
【0009】本発明は、上記課題を考慮し、トランジス
タ出力における変調周波数あるいは第二高調波のインピ
ーダンスを短絡ではなく、ある定数とし、その反射と搬
送波とのミキシングを利用することで、相互変調歪みを
更に低減した、低歪み電力増幅器を提供することを目的
とするものである。
【0010】
【課題を解決するための手段】上述した課題を解決する
ために、第1の本発明(請求項1に対応)は、入力信号
を増幅して出力信号として出力するトランジスタと、前
記トランジスタの入力に接続され、前記入力信号のイン
ピーダンスを整合させる第一の整合回路と、前記トラン
ジスタの出力に接続され、前記出力信号のインピーダン
スを整合させる第二の整合回路と、前記トランジスタの
出力に一方が接続された伝送線路と、前記伝送線路の他
方に一方が接続され、前記トランジスタからの前記出力
信号の変調周波数成分の位相を制御する位相制御手段
と、前記伝送線路と前記位相制御手段との間に一方が接
続され、他方が接地された第一のコンデンサと、前記位
相制御手段の他方に接続された電源端子と、前記位相制
御手段と前記電源端子との間に一方が接続され、他方が
接地された第二のコンデンサとを備え、前記位相制御手
段は、前記トランジスタの出力信号の相互変調歪みを低
減するように前記位相を制御することを特徴とする低歪
み電力増幅器である。
【0011】また、第2の本発明(請求項2に対応)
は、入力信号を増幅して出力信号として出力するトラン
ジスタと、前記トランジスタの入力に接続され、前記入
力信号のインピーダンスを整合させる第一の整合回路
と、前記トランジスタの出力に接続され、前記出力信号
のインピーダンスを整合させる第二の整合回路と、前記
トランジスタの出力に一方が接続されたバイアス回路
と、前記バイアス回路の他方に接続された電源端子と、
前記トランジスタの出力に一方が接続され、第N次高調
波(Nは2以上の整数)の位相を制御する位相制御手段
とを備え、前記位相制御手段は、前記トランジスタの出
力信号の相互変調歪みを低減するように前記位相を制御
することを特徴とする低歪み電力増幅器である。
【0012】また、第3の本発明(請求項3に対応)
は、前記位相制御手段は、コイルであることを特徴とす
る第1または2の本発明に記載の低歪み電力増幅器であ
る。
【0013】また、第4の本発明(請求項4に対応)
は、前記位相制御手段は、コイルと、前記コイルのいず
れか一方と一方が接続され他方が接地された第三のコン
デンサとから構成され、前記位相制御手段の一方は、前
記コイルのいずれか一方であり、前記位相制御手段の他
方は、前記コイルのいずれか一方に対する他方であるこ
とを特徴とする第1または2の本発明に記載の低歪み電
力増幅器である。
【0014】また、第5の本発明(請求項5に対応)
は、前記位相制御手段は、第二の伝送線路であることを
特徴とする第1または2の本発明に記載の低歪み電力増
幅器である。
【0015】また、第6の本発明(請求項6に対応)
は、前記第二の伝送線路を構成している基板の誘電率
が、前記第一の整合回路または第二の整合回路を構成し
ている基板の誘電率より大きいことを特徴とする第5の
本発明に記載の低歪み電力増幅器である。
【0016】また、第7の本発明(請求項7に対応)
は、前記第二の伝送線路は、ストリップ線路であること
を特徴とする第5の本発明に記載の低歪み電力増幅器で
ある。
【0017】また、第8の本発明(請求項8に対応)
は、前記第二の整合回路の出力に接続され、前記第二の
整合回路からの出力信号の大きさを検出する出力レベル
検出手段を備え、前記位相制御手段は、前記検出された
出力信号の大きさによって前記制御する位相量を調節す
ることを特徴とする第1〜7の本発明のいずれかに記載
の低歪み電力増幅器である。
【0018】また、第9の本発明(請求項9に対応)
は、前記第二の整合回路の出力に接続され、前記第二の
整合回路から出力される歪み信号の大きさを検出するた
めの歪みレベル検出手段を備え、前記位相制御手段は、
前記歪み信号が最小となるように、前記制御する位相量
を調節することを特徴とする第1〜7の本発明のいずれ
かに記載の低歪み電力増幅器である。
【0019】また、第10の本発明(請求項10に対
応)は、入力端子に入力された入力信号を二分配して出
力する分配回路と、前記分配回路の出力端子の一方に接
続され、前記分配回路からの出力信号のインピーダンス
を調整する第一の整合回路と、前記第一の整合回路の出
力に接続され、前記第一の整合回路の出力信号を増幅す
る第一のトランジスタと、前記第一のトランジスタの出
力に接続され、前記第一のトランジスタの出力信号のイ
ンピーダンスを調整する第二の整合回路と、前記第一の
トランジスタの出力に接続された第一のバイアス回路
と、前記分配回路の出力端子の他方に接続され、前記分
配回路からの出力信号のインピーダンスを調整する第三
の整合回路と、前記第三の整合回路の出力に接続され、
前記第三の整合回路の出力信号を増幅する第二のトラン
ジスタと、前記第二のトランジスタの出力に接続され、
前記第二のトランジスタの出力信号のインピーダンスを
調整する第四の整合回路と、前記第二のトランジスタの
出力に接続された第二のバイアス回路と、前記第二の整
合回路の出力に一方の入力端子が接続され、前記第四の
整合回路の出力に他方の入力端子が接続された合成回路
とを備え、前記第一のバイアス回路と前記第二のバイア
ス回路は、前記第一のトランジスタの出力信号の所定の
周波数におけるインピーダンスと、前記第二のトランジ
スタの出力信号の前記所定の周波数におけるインピーダ
ンスとは大きさが等しく、位相差が180度になるよう
に構成されていることを特徴とする低歪み電力増幅器で
ある。
【0020】また、第11の本発明(請求項11に対
応)は、入力端子に入力された入力信号を二分配して出
力する分配回路と前記分配回路の出力端子の一方に接続
され、前記分配回路からの出力信号のインピーダンスを
調整する第一の整合回路と、前記第一の整合回路の出力
に接続され、前記第一の整合回路の出力信号を増幅する
第一のトランジスタと、前記第一のトランジスタの出力
に接続され、前記第一のトランジスタの出力信号のイン
ピーダンスを調整する第二の整合回路と、前記第一のト
ランジスタの出力に接続された第一のバイアス回路と、
前記第一のトランジスタの出力に接続された第一の位相
制御手段と、前記分配回路の出力端子の他方に接続さ
れ、前記分配回路からの出力信号のインピーダンスを調
整する第三の整合回路と、前記第三の整合回路の出力に
接続され、前記第三の整合回路の出力信号を増幅する第
二のトランジスタと、前記第二のトランジスタの出力に
接続され、前記第二のトランジスタの出力信号のインピ
ーダンスを調整する第四の整合回路と、前記第二のトラ
ンジスタの出力に接続された第二のバイアス回路と、前
記第二のトランジスタの出力に接続された第二の位相制
御手段と、前記第二の整合回路の出力に一方の入力端子
が接続され、前記第四の整合回路の出力に他方の入力端
子が接続された合成回路とを備え、前記第一の位相制御
手段と前記第二の位相制御手段は、前記第一のトランジ
スタの出力信号の所定の周波数におけるインピーダンス
と、前記第二のトランジスタの出力信号の前記所定の周
波数におけるインピーダンスとは大きさが等しく、位相
差が180度になるように構成されていることを特徴と
する低歪み電力増幅器である。
【0021】また、第12の本発明(請求項12に対
応)は、入力端子に入力された入力信号を二分配して出
力する分配回路と、前記分配回路の出力端子の一方に接
続され、前記分配回路からの出力信号のインピーダンス
を調整する第一の整合回路と、前記第一の整合回路の出
力に接続され、前記第一の整合回路の出力信号を増幅す
る第一のトランジスタと、前記第一のトランジスタの出
力に接続され、前記第一のトランジスタの出力信号のイ
ンピーダンスを調整する第二の整合回路と、前記第一の
トランジスタの出力に接続された第一のバイアス回路
と、前記分配回路の出力端子の他方に接続され、前記分
配回路からの出力信号のインピーダンスを調整する第三
の整合回路と、前記第三の整合回路の出力に接続され、
前記第三の整合回路の出力信号を増幅する第二のトラン
ジスタと、前記第二のトランジスタの出力に接続され、
前記第二のトランジスタの出力信号のインピーダンスを
調整する第四の整合回路と、前記第二のトランジスタの
出力に接続された第二のバイアス回路と、前記第二の整
合回路の出力に一方の入力端子が接続され、前記第四の
整合回路の出力に他方の入力端子が接続された合成回路
と、前記第一のトランジスタの出力と前記第二のトラン
ジスタの出力との間に接続された電磁界的結合手段とを
備え、前記電磁快適結合手段は、前記第一のトランジス
タの出力信号の所定の周波数におけるインピーダンス
と、前記第二のトランジスタの出力信号の前記所定の周
波数におけるインピーダンスとは大きさが等しく、位相
差が180度になるように前記第一のトランジスタの出
力と前記第二のトランジスタの出力とを結合することを
特徴とする低歪み電力増幅器である。
【0022】また、第13の本発明(請求項13に対
応)は、前記所定の周波数とは、変調周波数または変調
周波数の第N次高調波(Nは2以上の整数)であること
を特徴とする第10〜12の本発明のいずれかに記載の
低歪み電力増幅器である。
【0023】また、第14の本発明(請求項14に対
応)は、前記所定の周波数とは、搬送波の第N次高調波
(Nは2以上の整数)の周波数であることを特徴とする
第10〜12の本発明に記載の低歪み電力増幅器であ
る。
【0024】次にこのような本発明の動作を説明する。
【0025】上記本発明は、前記位相制御手段が制御す
る位相量を最適に設定することで、変調周波数と搬送波
とのミキシングにより発生する相互変調歪みの位相を制
御し、トータルの相互変調歪みを低減する。
【0026】また、上記本発明は、前記位相制御手段が
制御する位相量を最適に設定することで、第二高調波と
搬送波とのミキシングにより発生する相互変調歪みの位
相を制御し、トータルの相互変調歪みを低減する。
【0027】また、上記本発明は、前記位相制御手段が
コイルで構成され、簡易な構成で低歪みの特性を実現す
る。
【0028】また、上記本発明は、前記位相制御手段が
他方が接地された第三のコンデンサと、前記第三のコン
デンサに接続されたコイルから構成された、簡易な構成
で低歪みの特性を実現する。
【0029】また、上記本発明は、前記位相制御手段が
第二の伝送線路から構成され、簡易な構成で低歪みな特
性を実現できる。
【0030】また、上記本発明は、第二の伝送線路を構
成している基板の誘電率が、第一の整合回路または第二
の整合回路を構成している基板の誘電率より大きく、小
型でかつ低歪み特性を実現する。
【0031】また、上記本発明は、第二の伝送線路がス
トリップ線路により構成されており、小型でかつ低歪み
特性を実現する。
【0032】また、上記本発明は、出力レベル検出手段
が検出した出力電力の大きさによって位相制御手段が制
御する位相量を制御し、広いダイナミックレンジにおい
て低歪み特性を実現する。
【0033】また、上記本発明は、歪みレベル検出手段
が検出した歪み信号の大きさが最小となるように、位相
制御手段が制御する位相量を制御し、より歪み量を低減
した低歪み特性を実現する。
【0034】また、上記本発明は、第一のバイアス回路
と第二のバイアス回路とを異なる構成とすることによっ
て、第一のトランジスタにおける変調周波数と搬送波と
のミキシングにより発生する相互変調歪みと、第二のト
ランジスタにおける変調周波数と搬送波とのミキシング
により発生する相互変調歪みとの位相を逆位相とし、そ
の結果、合成時にこれら相互変調歪みは相殺し、低歪み
特性を実現する。
【0035】また、上記本発明は、前記第一の位相制御
手段と前記第二位相制御手段とを異なる構成とすること
によって、第一のトランジスタにおける第二高調波と搬
送波とのミキシングにより発生する相互変調歪みと、第
二のトランジスタにおける第二高調波と搬送波とのミキ
シングにより発生する相互変調歪みとの位相を逆位相と
し、その結果、合成時にこれら相互変調歪みは相殺し、
低歪み特性を実現する。
【0036】また、上記本発明は、前記電磁界的結合手
段によって第一のトランジスタにおける変調周波数と搬
送波とのミキシングにより発生する相互変調歪みと、第
二のトランジスタにおける変調周波数と搬送波とのミキ
シングにより発生する相互変調歪みとの位相を逆位相と
し、その結果、合成時にこれら相互変調歪みは相殺し、
低歪み特性を実現する。
【0037】また、上記本発明は、前記電磁界的結合手
段によって、前記第一のトランジスタの出力側の、第二
高調波におけるインピーダンスと、前記第二のトランジ
スタの出力側の、第二高調波におけるインピーダンスと
は大きさが等しく、位相差が180度であることを特徴
とするもので、第一のトランジスタにおける第二高調波
と搬送波とのミキシングにより発生する相互変調歪み
と、第二のトランジスタにおける第二高調波と搬送波と
のミキシングにより発生する相互変調歪みとの位相を逆
位相とし、その結果、合成時にこれら相互変調歪みは相
殺し、低歪み特性を実現する。
【0038】
【発明の実施の形態】以下に本発明の実施の形態を図面
を参照して説明する。
【0039】(実施の形態1)まず、本発明の実施の形
態1について、図1(a)を用いて説明する。
【0040】図1(a)において、トランジスタ104
は整合回路103、105によってそれぞれ入力側、出
力側の整合がとられている。またコレクタまたはドレイ
ンのバイアスは伝送線路106、位相制御手段108を
介して、電源端子110から供給される。
【0041】伝送線路106と位相制御手段108の間
には、搬送波の周波数において十分インピーダンスが小
さいコンデンサ107が接続され、他方は接地されてい
る。
【0042】また位相制御手段108と電源端子110
の間には入力信号の変調周波数において十分インピーダ
ンスが小さいコンデンサ109が接続され、他方は接地
されている。
【0043】通常、伝送線路106は搬送波の波長の4
分の1の長さとし、搬送波のインピーダンスがバイアス
回路によって影響を受けないように設計する。
【0044】次に、このような本実施の形態の動作を説
明する。
【0045】簡単のため、入力信号は周波数の異なる2
波として説明する。
【0046】通常、トランジスタ104の出力からみた
変調周波数(ここでは2波の周波数の差の成分の周波数
かまたは差周波の2分の1の周波数とする)におけるイ
ンピーダンスをできるだけ小さくするよう設計する。こ
こで、このインピーダンスを短絡としたときの出力電圧
Vosを次式のように表す。
【0047】
【数1】 ここで、ω1、ω2は入力信号の角周波数、AOは出力電圧
のうち角周波数がω1、ω2である信号の電圧の振幅成
分、BOL 、BOUはそれぞれ低周波側、高周波側に発生す
る3次相互変調歪みの電圧の振幅成分、φ3L、φ3Uはそ
れぞれ低周波側、高周波側に発生する3次相互変調歪み
の電圧位相成分である。なお差周波成分、高調波成分、
5次以上の高次の項は省略している。
【0048】図1(a)において、トランジスタ104
の出力側の差周波におけるインピーダンスは位相制御手
段108によってその位相が制御される。ここで、トラ
ンジスタの出力で搬送波AO1(cosω1t + cosω2t)と差周
波BO1cos [(ω2 - ω1)t+φD]がミキシングされるとす
ると、その成分の出力は次式のようになる。
【0049】
【数2】 このときの相互変調3次歪みは(数1)の第2項、第3
項と(数2)の和になるので、φDを適当に調整するこ
とにより、相互変調歪みが低減される。
【0050】なおここでは、差周波のインピーダンスを
制御することによる低歪み化を説明したが、2ω1とω
2とのミキシングにより、角周波数2ω1―ω2を持つ
3次相互変調歪みが発生し、2ω2とω1とのミキシン
グにより、角周波数2ω2―ω1を持つ3次相互変調歪
みが発生することからわかるように、図1(b)のよう
に第二高調波のインピーダンスの位相を制御することに
よっても同様に低歪み化が可能である。同様に差周波の
第二高調波や搬送波の第三高調波のインピーダンスを制
御することによって、5次相互変調歪みの低減に有効で
ある。
【0051】すなわち、図1(b)において、トランジ
スタ114は整合回路113、115によってそれぞれ
入力側、出力側の整合がとられている。またコレクタま
たはドレインのバイアスはバイアス回路116を介して
電源端子118から供給されている。ここで、バイアス
回路116は従来の技術で(図7で)説明したコンデン
サ708、コンデンサ707、伝送線路706に対応す
るものである。また、バイアス回路116には位相制御
手段117が接続されている。位相制御手段117は、
第二高調波の位相を制御するものである。
【0052】また、ここでは簡単のため入力信号を周波
数の異なる連続2波としたが、連続的なスペクトル分布
をもつ入力信号など他の変調波に対しても同様に低歪み
化が可能である。
【0053】位相制御手段としては、図2のようにチョ
ークコイルによって簡単に実現することができる。また
位相回転量が180度以上の場合には図3のようにチョ
ークコイルに他方が接地されたコンデンサ接続すること
により大きな位相回転を実現する。もちろん、伝送線路
によっても任意の位相回転が実現可能である。位相回転
量が大きく伝送線路の長さが大きくなる場合には、この
伝送線路を有する基板の誘電率を、整合回路等を有する
基板の誘電率よりも大きくする、あるいはストリップ構
造にすることにより、波長短縮率を小さくし、小型化が
可能である。
【0054】なお、伝送線路106は、必ずしも搬送波
の波長の4分の1である必要はなく、伝送線路106の
代わりに、搬送波において十分インピーダンスの大きい
コイルを用いてもよい。
【0055】また、図4(a)のように、整合回路40
5の出力に出力レベル検出手段411を備え、トランジ
スタ404の出力レベルによって位相制御手段408の
変調周波数の位相回転量を制御し、広いダイナミックレ
ンジにおいて低歪みな特性が得られる。また、整合回路
405の出力に歪みレベル検出手段411を備え、歪み
信号の大きさが最小となるように位相制御手段408を
制御することによって、より安定に低歪みな特性が得ら
れる。
【0056】ここで、図4(a)の整合回路403、ト
ランジスタ404、整合回路405、伝送線路406、
コンデンサ407、位相制御手段408、コンデンサ4
09、電源端子410は、それぞれ図1(a)の整合回
路103、トランジスタ104、整合回路105、伝送
線路106、コンデンサ107、位相制御手段108、
コンデンサ109、電源端子110と同一のものであ
る。
【0057】図4(a)の回路では、搬送波周波数にお
いては、コンデンサ407によって短絡されており、位
相制御手段408によってインピーダンスは影響を受け
ない。一方、変調周波数においては、位相制御手段40
8によってそのインピーダンスを制御することが可能で
ある。
【0058】位相制御手段において、回転する位相量を
可変とする方法の一例としては、例えば図3において、
コンデンサ308を可変容量コンデンサとし、この容量
を変化させることにより実現できる。また、図4(b)
に示す構成により、第二高調波の位相を制御することに
よっても同様の効果が得られる。すなわち、図4(b)
の入力端子412、出力端子413、整合回路414、
トランジスタ415、整合回路416、バイアス回路4
17、電源端子418、位相制御手段419はそれぞ
れ、図1(b)の入力端子111、出力端子112、整
合回路113、トランジスタ114、整合回路115、
バイアス回路116、電源端子118、位相制御手段1
17と同一のものである。また、図4(b)の出力レベ
ル検出手段420は、図4(a)の出力レベル検出手段
411と同一のものである。
【0059】また、ここでは簡単のため入力信号を周波
数の異なる連続2波としたが、連続的なスペクトル分布
をもつ入力信号など他の変調波に対しても同様に低歪み
化が可能である。
【0060】(実施の形態2)本発明の実施の形態2に
ついて図5を用いて説明する。
【0061】入力端子501から入力された信号は分配
回路503で2分配される。一方はトランジスタ505
で増幅され、合成回路514の入力端子の一方に入力さ
れる。トランジスタ505は整合回路504、506に
よって、それぞれ入力側、出力側が整合されており、コ
レクタまたはドレイン電圧はバイアス回路507を介し
て電源端子508から供給される。また、分配回路50
3の出力の他方はトランジスタ510で増幅され、合成
回路514の入力端子の他方に入力される。トランジス
タ510は整合回路509、511によって、それぞれ
入力側、出力側が整合されており、コレクタまたはドレ
イン電圧はバイアス回路512を介して電源端子513
から供給される。合成回路514で合成された2信号は
出力端子502から出力される。
【0062】例えば、トランジスタ505と510、整
合回路504と509、整合回路506と511は同一
の構成とし、バイアス回路507と512を異なる構成
とすれば、トランジスタ505および510の入力側、
出力側の搬送波におけるインピーダンスは等しく、かつ
トランジスタ505と510の出力側の変調周波数にお
けるインピーダンスは大きさが等しく、位相差が180
度とすることができる。
【0063】このような構成とすることにより、トラン
ジスタ505において変調周波数と搬送波のミキシング
によって発生する歪みと、トランジスタ510において
変調周波数と搬送波のミキシングによって発生する歪み
とは、大きさが等しくかつ位相差が180度となり合成
回路514で合成したときに、相殺される。
【0064】したがってトランジスタの出力側での変調
周波数におけるインピーダンスを短絡とせずに、低歪み
化が可能となる。
【0065】なお、ここではトランジスタ505と51
0の出力側での変調周波数のインピーダンスに着目し、
大きさを等しくかつ位相差が180度となるようにした
が、第二高調波のインピーダンスについても同様に、ト
ランジスタ505と510の出力側において大きさを等
しくし、位相差を180度とすることにより、低歪み化
が可能である。
【0066】また、図5(b)のようにバイアス回路5
21、527を同様の構成とし、トランジスタの出力に
第二高調波のインピーダンスを制御する回路523、5
29を付加することによっても低歪みな特性が実現でき
る。
【0067】なお、図5(b)の入力端子501、分配
回路503、整合回路504、506、509、51
1、トランジスタ505、510、電源端子508、5
13は、それぞれ図5(a)の入力端子515、分配回
路517、整合回路518、520、524、526、
トランジスタ519、525、電源端子522、528
と同一のものである。
【0068】また、変調周波数の第二高調波、搬送波の
第三高調波のインピーダンスについても、同様な制御す
ることによって、電力増幅器の低歪み化が可能である。
【0069】(実施の形態3)本発明の実施の形態3に
ついて図6を用いて説明する。
【0070】入力端子601から入力された信号は分配
回路603で2分配される。一方はトランジスタ605
で増幅され、合成回路614の入力端子の一方に入力さ
れる。トランジスタ605は整合回路604、606に
よって、それぞれ入力側、出力側が整合されており、コ
レクタまたはドレイン電圧はバイアス回路607を介し
て電源端子608から供給される。
【0071】また、分配回路603の出力の他方はトラ
ンジスタ610で増幅され、合成回路614の入力端子
の他方に入力される。トランジスタ610は整合回路6
09、611によって、それぞれ入力側、出力側が整合
されており、コレクタまたはドレイン電圧はバイアス回
路612を介して電源端子613から供給される。合成
回路614で合成された2信号は出力端子602から出
力される。また、トランジスタ605と610の間には
電磁界的結合手段615が接続されている。
【0072】例えば、トランジスタ605と610、整
合回路604と609、整合回路606と611、バイ
アス回路607と612は同一の構成とする。このと
き、トランジスタ605および610の入力側、出力側
の搬送波におけるインピーダンスは等しくなる。
【0073】また、電磁界的結合手段615によって、
トランジスタ605と610の出力側の変調周波数にお
けるインピーダンスは大きさが等しく、位相差が180
度とすることができる。このような構成とすることによ
り、トランジスタ605において変調周波数と搬送波の
ミキシングによって発生する歪みと、トランジスタ61
0において変調周波数と搬送波のミキシングによって発
生する歪みとは、大きさが等しくかつ位相差が180度
となり合成回路614で合成したときに、相殺される。
したがってトランジスタの出力側での変調周波数におけ
るインピーダンスを短絡とせずに、低歪み化が可能とな
る。
【0074】なお、ここではトランジスタ605と61
0の出力側での変調周波数のインピーダンスに着目し、
大きさを等しくかつ位相差が180度となるようにした
が、第二高調波のインピーダンスについても同様に、ト
ランジスタ605と610の出力側において大きさを等
しくし、位相差を180度とすることにより、低歪み化
が可能である。また、変調周波数の第二高調波や搬送波
の第三高調波のインピーダンスについても同様な制御を
行うことにより、電力増幅器の低歪み化が可能である。
【0075】電磁界的結合手段としては、トランスや4
分の1波長線路による結合線路等が考えられる。
【0076】このように本実施の形態によれば、バイア
ス回路によって変調周波数のインピーダンス、あるいは
第二高調波のインピーダンスを制御することによって電
力増幅器の低歪み化が可能である。
【0077】
【発明の効果】以上説明したところから明らかなよう
に、本発明は、相互変調歪みを更に低減した、低歪み電
力増幅器を提供することが出来る。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1の低歪み電力増幅
器のブロック図 (b)本発明の実施の形態1の低歪み電力増幅器のブロ
ック図
【図2】本発明の実施の形態1の低歪み電力増幅器の詳
細な構成を示す図
【図3】本発明の実施の形態1の低歪み電力増幅器の詳
細な構成を示す図
【図4】(a)本発明の実施の形態1で位相制御手段の
位相制御量を変化させる回路図 (b)本発明の実施の形態1で位相制御手段の位相制御
量を変化させる回路図
【図5】(a)本発明の実施の形態2の低歪み電力増幅
器のブロック図 (b)本発明の実施の形態2の低歪み電力増幅器のブロ
ック図
【図6】本発明の実施の形態3の低歪み電力増幅器のブ
ロック図
【図7】従来の低歪み電力増幅器のブロック図
【符号の説明】
101 入力端子 102 出力端子 103、105 整合回路 104 トランジスタ 106 伝送線路 107、109 コンデンサ 108 位相制御手段 110 電源端子 111 入力端子 112 出力端子 113、115 整合回路 116 バイアス回路 117 位相制御手段 118 電源端子 201 入力端子 202 出力端子 203、205 整合回路 204 トランジスタ 206 伝送線路 207、209 コンデンサ 208 コイル 210 電源端子 301 入力端子 302 出力端子 303、305 整合回路 304 トランジスタ 306 伝送線路 307、308、310 コンデンサ 309 コイル 311 電源端子 401 入力端子 402 出力端子 403、405 整合回路 404 トランジスタ 406 伝送線路 407、409 コンデンサ 408 位相制御手段 410 電源端子 411 出力レベル検出手段、あるいは歪みレベル検出
手段 412 入力端子 413 出力端子 414 整合回路 415 トランジスタ 416 整合回路 417 バイアス回路 418 電源端子 419 位相制御手段 420 出力レベル検出手段(または歪みレベル検出手
段) 501 入力端子 502 出力端子 503 分配回路 504、506、509、511 整合回路 505、510 トランジスタ 507、512 バイアス回路 508、513 電源端子 514 合成回路 515 入力端子 516 出力端子 517 分配回路 518、520、524、526 整合回路 519、525 トランジスタ 521、527 バイアス回路 522、528 電源端子 523、529 位相制御手段 530 合成回路 601 入力端子 602 出力端子 603 分配回路 604、606、609、611 整合回路 605、610 トランジスタ 607、612 バイアス回路 608、613 電源端子 614 合成回路 615 電磁界的結合手段 701 入力端子 702 出力端子 703、705 整合回路 704 トランジスタ 706 伝送線路 707、708 コンデンサ 709 電源端子
フロントページの続き Fターム(参考) 5J090 AA01 AA04 AA41 CA21 CA26 CA32 FA19 GN02 HA01 HA29 HA30 HA33 KA00 KA12 KA16 KA29 KA68 SA13 TA01 5J091 AA01 AA04 AA41 CA21 CA26 CA32 FA19 HA01 HA29 HA30 HA33 KA00 KA12 KA16 KA29 KA68 SA13 TA01

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を増幅して出力信号として出力
    するトランジスタと、 前記トランジスタの入力に接続され、前記入力信号のイ
    ンピーダンスを整合させる第一の整合回路と、 前記トランジスタの出力に接続され、前記出力信号のイ
    ンピーダンスを整合させる第二の整合回路と、 前記トランジスタの出力に一方が接続された伝送線路
    と、 前記伝送線路の他方に一方が接続され、前記トランジス
    タからの前記出力信号の変調周波数成分の位相を制御す
    る位相制御手段と、 前記伝送線路と前記位相制御手段との間に一方が接続さ
    れ、他方が接地された第一のコンデンサと、 前記位相制御手段の他方に接続された電源端子と、 前記位相制御手段と前記電源端子との間に一方が接続さ
    れ、他方が接地された第二のコンデンサとを備え、 前記位相制御手段は、前記トランジスタの出力信号の相
    互変調歪みを低減するように前記位相を制御することを
    特徴とする低歪み電力増幅器。
  2. 【請求項2】 入力信号を増幅して出力信号として出力
    するトランジスタと、 前記トランジスタの入力に接続され、前記入力信号のイ
    ンピーダンスを整合させる第一の整合回路と、 前記トランジスタの出力に接続され、前記出力信号のイ
    ンピーダンスを整合させる第二の整合回路と、 前記トランジスタの出力に一方が接続されたバイアス回
    路と、 前記バイアス回路の他方に接続された電源端子と、 前記トランジスタの出力に一方が接続され、第N次高調
    波(Nは2以上の整数)の位相を制御する位相制御手段
    とを備え、 前記位相制御手段は、前記トランジスタの出力信号の相
    互変調歪みを低減するように前記位相を制御することを
    特徴とする低歪み電力増幅器。
  3. 【請求項3】 前記位相制御手段は、コイルであること
    を特徴とする請求項1または2に記載の低歪み電力増幅
    器。
  4. 【請求項4】 前記位相制御手段は、コイルと、前記コ
    イルのいずれか一方と一方が接続され他方が接地された
    第三のコンデンサとから構成され、 前記位相制御手段の一方は、前記コイルのいずれか一方
    であり、 前記位相制御手段の他方は、前記コイルのいずれか一方
    に対する他方であることを特徴とする請求項1または2
    に記載の低歪み電力増幅器。
  5. 【請求項5】 前記位相制御手段は、第二の伝送線路で
    あることを特徴とする請求項1または2に記載の低歪み
    電力増幅器。
  6. 【請求項6】 前記第二の伝送線路を構成している基板
    の誘電率が、前記第一の整合回路または第二の整合回路
    を構成している基板の誘電率より大きいことを特徴とす
    る請求項5記載の低歪み電力増幅器。
  7. 【請求項7】 前記第二の伝送線路は、ストリップ線路
    であることを特徴とする請求項5記載の低歪み電力増幅
    器。
  8. 【請求項8】 前記第二の整合回路の出力に接続され、
    前記第二の整合回路からの出力信号の大きさを検出する
    出力レベル検出手段を備え、 前記位相制御手段は、前記検出された出力信号の大きさ
    によって前記制御する位相量を調節することを特徴とす
    る請求項1〜7のいずれかに記載の低歪み電力増幅器。
  9. 【請求項9】 前記第二の整合回路の出力に接続され、
    前記第二の整合回路から出力される歪み信号の大きさを
    検出するための歪みレベル検出手段を備え、前記位相制
    御手段は、前記歪み信号が最小となるように、前記制御
    する位相量を調節することを特徴とする請求項1〜7の
    いずれかに記載の低歪み電力増幅器。
  10. 【請求項10】 入力端子に入力された入力信号を二分
    配して出力する分配回路と、 前記分配回路の出力端子の一方に接続され、前記分配回
    路からの出力信号のインピーダンスを調整する第一の整
    合回路と、 前記第一の整合回路の出力に接続され、前記第一の整合
    回路の出力信号を増幅する第一のトランジスタと、 前記第一のトランジスタの出力に接続され、前記第一の
    トランジスタの出力信号のインピーダンスを調整する第
    二の整合回路と、 前記第一のトランジスタの出力に接続された第一のバイ
    アス回路と、 前記分配回路の出力端子の他方に接続され、前記分配回
    路からの出力信号のインピーダンスを調整する第三の整
    合回路と、 前記第三の整合回路の出力に接続され、前記第三の整合
    回路の出力信号を増幅する第二のトランジスタと、 前記第二のトランジスタの出力に接続され、前記第二の
    トランジスタの出力信号のインピーダンスを調整する第
    四の整合回路と、 前記第二のトランジスタの出力に接続された第二のバイ
    アス回路と、 前記第二の整合回路の出力に一方の入力端子が接続さ
    れ、前記第四の整合回路の出力に他方の入力端子が接続
    された合成回路とを備え、 前記第一のバイアス回路と前記第二のバイアス回路は、
    前記第一のトランジスタの出力信号の所定の周波数にお
    けるインピーダンスと、前記第二のトランジスタの出力
    信号の前記所定の周波数におけるインピーダンスとは大
    きさが等しく、位相差が180度になるように構成され
    ていることを特徴とする低歪み電力増幅器。
  11. 【請求項11】 入力端子に入力された入力信号を二分
    配して出力する分配回路と前記分配回路の出力端子の一
    方に接続され、前記分配回路からの出力信号のインピー
    ダンスを調整する第一の整合回路と、前記第一の整合回
    路の出力に接続され、前記第一の整合回路の出力信号を
    増幅する第一のトランジスタと、 前記第一のトランジスタの出力に接続され、前記第一の
    トランジスタの出力信号のインピーダンスを調整する第
    二の整合回路と、 前記第一のトランジスタの出力に接続された第一のバイ
    アス回路と、 前記第一のトランジスタの出力に接続された第一の位相
    制御手段と、 前記分配回路の出力端子の他方に接続され、前記分配回
    路からの出力信号のインピーダンスを調整する第三の整
    合回路と、 前記第三の整合回路の出力に接続され、前記第三の整合
    回路の出力信号を増幅する第二のトランジスタと、 前記第二のトランジスタの出力に接続され、前記第二の
    トランジスタの出力信号のインピーダンスを調整する第
    四の整合回路と、 前記第二のトランジスタの出力に接続された第二のバイ
    アス回路と、 前記第二のトランジスタの出力に接続された第二の位相
    制御手段と、 前記第二の整合回路の出力に一方の入力端子が接続さ
    れ、前記第四の整合回路の出力に他方の入力端子が接続
    された合成回路とを備え、 前記第一の位相制御手段と前記第二の位相制御手段は、
    前記第一のトランジスタの出力信号の所定の周波数にお
    けるインピーダンスと、前記第二のトランジスタの出力
    信号の前記所定の周波数におけるインピーダンスとは大
    きさが等しく、位相差が180度になるように構成され
    ていることを特徴とする低歪み電力増幅器。
  12. 【請求項12】 入力端子に入力された入力信号を二分
    配して出力する分配回路と、 前記分配回路の出力端子の一方に接続され、前記分配回
    路からの出力信号のインピーダンスを調整する第一の整
    合回路と、 前記第一の整合回路の出力に接続され、前記第一の整合
    回路の出力信号を増幅する第一のトランジスタと、 前記第一のトランジスタの出力に接続され、前記第一の
    トランジスタの出力信号のインピーダンスを調整する第
    二の整合回路と、 前記第一のトランジスタの出力に接続された第一のバイ
    アス回路と、 前記分配回路の出力端子の他方に接続され、前記分配回
    路からの出力信号のインピーダンスを調整する第三の整
    合回路と、 前記第三の整合回路の出力に接続され、前記第三の整合
    回路の出力信号を増幅する第二のトランジスタと、 前記第二のトランジスタの出力に接続され、前記第二の
    トランジスタの出力信号のインピーダンスを調整する第
    四の整合回路と、 前記第二のトランジスタの出力に接続された第二のバイ
    アス回路と、 前記第二の整合回路の出力に一方の入力端子が接続さ
    れ、前記第四の整合回路の出力に他方の入力端子が接続
    された合成回路と、 前記第一のトランジスタの出力と前記第二のトランジス
    タの出力との間に接続された電磁界的結合手段とを備
    え、 前記電磁快適結合手段は、前記第一のトランジスタの出
    力信号の所定の周波数におけるインピーダンスと、前記
    第二のトランジスタの出力信号の前記所定の周波数にお
    けるインピーダンスとは大きさが等しく、位相差が18
    0度になるように前記第一のトランジスタの出力と前記
    第二のトランジスタの出力とを結合することを特徴とす
    る低歪み電力増幅器。
  13. 【請求項13】 前記所定の周波数とは、変調周波数ま
    たは変調周波数の第N次高調波(Nは2以上の整数)で
    あることを特徴とする請求項10〜12のいずれかに記
    載の低歪み電力増幅器。
  14. 【請求項14】 前記所定の周波数とは、搬送波の第N
    次高調波(Nは2以上の整数)の周波数であることを特
    徴とする請求項10〜12に記載の低歪み電力増幅器。
JP2000289868A 2000-09-25 2000-09-25 低歪み電力増幅器 Pending JP2002100941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000289868A JP2002100941A (ja) 2000-09-25 2000-09-25 低歪み電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000289868A JP2002100941A (ja) 2000-09-25 2000-09-25 低歪み電力増幅器

Publications (1)

Publication Number Publication Date
JP2002100941A true JP2002100941A (ja) 2002-04-05

Family

ID=18773185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289868A Pending JP2002100941A (ja) 2000-09-25 2000-09-25 低歪み電力増幅器

Country Status (1)

Country Link
JP (1) JP2002100941A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039537A (ja) * 2003-07-15 2005-02-10 Stanley Electric Co Ltd 広帯域増幅器
JP2007507970A (ja) * 2003-09-30 2007-03-29 リー ジョング リュル 増幅回路における入出力信号保護回路
JP2007243492A (ja) * 2006-03-07 2007-09-20 R & K:Kk 放送用増幅回路
WO2019130608A1 (ja) * 2017-12-28 2019-07-04 住友電気工業株式会社 高調波処理回路及び増幅回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039537A (ja) * 2003-07-15 2005-02-10 Stanley Electric Co Ltd 広帯域増幅器
JP4688410B2 (ja) * 2003-07-15 2011-05-25 スタンレー電気株式会社 広帯域増幅器
JP2007507970A (ja) * 2003-09-30 2007-03-29 リー ジョング リュル 増幅回路における入出力信号保護回路
JP2007243492A (ja) * 2006-03-07 2007-09-20 R & K:Kk 放送用増幅回路
WO2019130608A1 (ja) * 2017-12-28 2019-07-04 住友電気工業株式会社 高調波処理回路及び増幅回路
CN111527693A (zh) * 2017-12-28 2020-08-11 住友电气工业株式会社 谐波处理电路和放大电路
JPWO2019130608A1 (ja) * 2017-12-28 2020-12-17 住友電気工業株式会社 高調波処理回路及び増幅回路

Similar Documents

Publication Publication Date Title
US6359513B1 (en) CMOS power amplifier with reduced harmonics and improved efficiency
USRE42612E1 (en) Switched-mode power amplifier using lumped element impedance inverter for parallel combining
US6947720B2 (en) Low noise mixer circuit with improved gain
JP2002141751A (ja) 集積回路実装用出力段付きミキサ回路
KR19990085977A (ko) 소신호 선형화 장치
JP2009246529A (ja) 差動単相変換回路
TW201815057A (zh) 降頻混頻器
WO2004023646A1 (en) Class-f doherty amplifier
JP2005039799A (ja) 電力増幅器、電力分配器および電力合成器
JP2002100941A (ja) 低歪み電力増幅器
WO2021161721A1 (ja) 電力増幅回路、高周波回路及び通信装置
WO2023002778A1 (ja) 電力増幅回路及び電力増幅方法
US20130207724A1 (en) Crossover performance of power amplifier
JP2012142840A (ja) 歪み補償回路装置
JP3951521B2 (ja) 歪補償回路並びにその使用方法
JP2002135063A (ja) プリディストーション歪み補償回路
JP2003017948A (ja) 電力増幅器
JP2009239672A (ja) 高周波電力増幅器
JP2006093872A (ja) Eer変調増幅装置
JPS6276392A (ja) モ−シヨナルフイ−ドバツクシステム
US8543078B2 (en) Harmonic mixer circuit
JP2011182196A (ja) 歪み補償装置
JP2000244252A (ja) 歪み補償装置
JP2004015390A (ja) 歪補償回路
WO2012086015A1 (ja) 増幅装置