JP2002094040A - Two-dimensional image reading device - Google Patents

Two-dimensional image reading device

Info

Publication number
JP2002094040A
JP2002094040A JP2000277500A JP2000277500A JP2002094040A JP 2002094040 A JP2002094040 A JP 2002094040A JP 2000277500 A JP2000277500 A JP 2000277500A JP 2000277500 A JP2000277500 A JP 2000277500A JP 2002094040 A JP2002094040 A JP 2002094040A
Authority
JP
Japan
Prior art keywords
photosensors
dimensional image
gate
image reading
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000277500A
Other languages
Japanese (ja)
Other versions
JP4203783B2 (en
Inventor
Yasuo Koshizuka
靖雄 腰塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2000277500A priority Critical patent/JP4203783B2/en
Publication of JP2002094040A publication Critical patent/JP2002094040A/en
Application granted granted Critical
Publication of JP4203783B2 publication Critical patent/JP4203783B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a two-dimensional image reading device where an erroneous reading operation and the damage to a device are significantly suppressed by appropriately discharging the static electricity charge at an object to be detected, which is placed on a photosensor device. SOLUTION: There are provided a photosensor array 100, comprising a plurality of double gate photosensors 10 arrayed in a matrix form, a top gate driver 110 and a bottom gate driver 120 connected, respectively, to a top gate line 101 and a bottom gate line 102 which connect the double gate photosensors 10 in the row direction, and a driver 130 connected to a drain line 103, which connects the double gate photosensors 10 in the columnar direction. The electrostatic withstand voltage of the driver (bottom gate driver 120) connected to the conductive layer (bottom gate line 102) where a current is easy to concentrate under discharge of a static charge is set high.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、2次元画像読取装
置に関し、特に、複数のフォトセンサをマトリクス状に
配列したフォトセンサアレイ上に、被検出体を接触させ
て、その画像パターンを読み取る2次元画像読取装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a two-dimensional image reading apparatus, and more particularly, to a method of reading an image pattern by bringing a subject into contact with a photosensor array in which a plurality of photosensors are arranged in a matrix. The present invention relates to a three-dimensional image reading device.

【0002】[0002]

【従来の技術】従来、印刷物や写真、あるいは、指紋等
の微細な凹凸の形状等を読み取る2次元画像の読取装置
として、光電変換素子(フォトセンサ)をマトリクス状
に配列して構成されるフォトセンサアレイ上に設けられ
た検出面に被検出体を載置、接触させて、被検出体の2
次元画像を読み取る構造のものがある。このような被検
出体が直接検出面に接触する構造を有する2次元画像読
取装置においては、被検出体に帯電した静電気等による
誤動作や破損を抑制するために、様々な手法が考えられ
ている。
2. Description of the Related Art Conventionally, as a two-dimensional image reading device for reading the shape of fine irregularities such as a printed matter, a photograph, or a fingerprint, a photo-sensor constructed by arranging photoelectric conversion elements (photo sensors) in a matrix. The object to be detected is placed on and brought into contact with the detection surface provided on the sensor array, and the object to be detected 2
There is a structure that reads a two-dimensional image. In a two-dimensional image reading apparatus having a structure in which the detection target directly contacts the detection surface, various methods have been considered in order to suppress malfunction or damage due to static electricity or the like charged on the detection target. .

【0003】例えば、特開平11−259638号公報
等には、図15(a)、(b)に示すように、面光源2
01の光出射面側に設けられ、複数のフォトセンサ20
2aがマトリクス状に配列されたフォトセンサデバイス
202上に、透明導電層203が形成された指紋読取装
置が記載されている。このような指紋読取装置において
は、透明導電層203の上面(検出体接触面)203a
に接触された指(被検出体)210に対して、面光源2
01から光Lpを照射することにより、指紋の凹凸パタ
ーンに応じて反射し、フォトセンサ202aに入射する
反射光Lrに基づいて、明暗情報を検出して指紋画像を
生成するように構成されている。
For example, Japanese Unexamined Patent Publication No. 11-259638 discloses a surface light source 2 as shown in FIGS.
01, and a plurality of photosensors 20
A fingerprint reader in which a transparent conductive layer 203 is formed on a photosensor device 202 in which 2a are arranged in a matrix is described. In such a fingerprint reader, the upper surface (detector contact surface) 203a of the transparent conductive layer 203 is provided.
The surface light source 2 is applied to the finger (detected body) 210
By irradiating light Lp from 01, the light Lp is reflected in accordance with the concave and convex pattern of the fingerprint, and based on the reflected light Lr incident on the photosensor 202a, light and dark information is detected to generate a fingerprint image. .

【0004】ここで、透明導電層203は、ITO(In
dium Tin Oxide:酸化インジウム・スズ)等の透明な導
電性材料により形成され、フォトセンサデバイス202
の上面全域に、あるいは、所定の形状パターンを有して
薄膜状に形成されている。このような透明導電層203
の役割は、検出体接触面203aに接触される指210
に帯電した静電気を、図示を省略した接地電位等に放電
することにより、指紋読取装置(2次元画像読取装置)
における読取誤動作やフォトセンサデバイス202の破
損を防止するものである。
Here, the transparent conductive layer 203 is made of ITO (In
formed of a transparent conductive material such as dium Tin Oxide (indium tin oxide);
Is formed in a thin film shape over the entire upper surface or with a predetermined shape pattern. Such a transparent conductive layer 203
Plays a role of the finger 210 contacting the detection object contact surface 203a.
Fingerprint reader (two-dimensional image reader) by discharging static electricity charged to
Erroneous reading and damage of the photo sensor device 202 are prevented.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
たような従来の2次元画像読取装置においては、被検出
体に帯電した静電気を十分かつ確実に放電することがで
きない場合があり、上記静電気による2次元画像読取装
置の読取誤動作や破損等を確実に防止することができな
いという問題を有していた。
However, in the conventional two-dimensional image reading apparatus as described above, there is a case where it is not possible to sufficiently and surely discharge the static electricity charged on the object to be detected. There has been a problem that a reading malfunction or breakage of the three-dimensional image reading device cannot be reliably prevented.

【0006】具体的には、例えば、2次元画像読取装置
を指紋読取装置に適用した場合、被検出体となる指(人
体)に帯電した静電気による電圧(帯電圧)として、一
般に10kV以下(概ね数kV程度)を想定して、上述
したような透明導電層やフォトセンサデバイスの耐圧が
設定されている。これに対して、人体の帯電圧は、季節
や気象条件、体質、着衣等に大きく依存し、例えば、冬
の乾燥した晴天日等においては、帯電圧が10kVを越
える場合が発生する。この場合、上記透明導電層による
静電気の除去(放電)が良好に行われず、透明導電層の
電位の変化により、フォトセンサデバイスを構成する各
配線に流れる電流が特定の配線に集中して、当該配線に
接続されたドライバの破壊や誤動作を生じる可能性があ
った。
Specifically, for example, when a two-dimensional image reader is applied to a fingerprint reader, a voltage (charged voltage) due to static electricity charged on a finger (human body) to be detected is generally 10 kV or less (generally about 10 kV). (Approximately several kV), the withstand voltage of the transparent conductive layer and the photosensor device as described above is set. On the other hand, the charged voltage of the human body largely depends on the season, weather conditions, constitution, clothing, and the like. For example, on a dry sunny day in winter, the charged voltage may exceed 10 kV. In this case, static electricity is not removed (discharged) satisfactorily by the transparent conductive layer, and a current flowing through each wiring configuring the photosensor device is concentrated on a specific wiring due to a change in potential of the transparent conductive layer. There is a possibility that the driver connected to the wiring may be destroyed or malfunction.

【0007】そこで、本発明は、上述した問題点に鑑
み、フォトセンサデバイスに載置される被検出体に帯電
した静電気を適切に放電して、読取誤動作やデバイスの
破損を大幅に抑制することができる2次元画像読取装置
を提供することを目的とする。
In view of the above-mentioned problems, the present invention appropriately discharges static electricity charged on an object to be detected mounted on a photosensor device, and largely suppresses a reading malfunction and device damage. It is an object of the present invention to provide a two-dimensional image reading apparatus capable of performing the above-mentioned.

【0008】[0008]

【課題を解決するための手段】請求項1記載の2次元画
像読取装置は、複数のフォトセンサが配列して構成され
るフォトセンサアレイと、前記フォトセンサを駆動する
複数の駆動回路と、を備え、前記フォトセンサアレイ上
に載置された被検出体の画像パターンを読み取る2次元
画像読取装置において、前記複数の駆動回路は、それぞ
れが接続する各信号路の配線抵抗に応じて前記被検出体
に帯電した静電気に対する耐性を設定したことを特徴と
する。
According to a first aspect of the present invention, there is provided a two-dimensional image reading apparatus comprising: a photosensor array configured by arranging a plurality of photosensors; and a plurality of driving circuits for driving the photosensors. A two-dimensional image reading device for reading an image pattern of a detection target placed on the photosensor array, wherein the plurality of driving circuits detect the detection target in accordance with a wiring resistance of each signal path connected thereto. It is characterized in that resistance to static electricity charged on the body is set.

【0009】すなわち、フォトセンサアレイと複数の駆
動回路とを接続する各信号路のうち、配線抵抗が低い信
号路に接続された回路を、被検出体に帯電した静電気に
対する耐圧を高くするように構成する。具体的には、例
えば、前記複数の駆動回路のうち、接続された各信号路
の配線抵抗が最も低いものを構成するトランジスタを、
その耐圧を最も高くしたり、チャネル抵抗を最も低くな
るように設定する。
That is, among the signal paths connecting the photosensor array and the plurality of drive circuits, the circuit connected to the signal path having a low wiring resistance is designed to have a high withstand voltage against static electricity charged on the object to be detected. Constitute. Specifically, for example, among the plurality of drive circuits, a transistor configuring the wiring resistance of each connected signal path is the lowest,
The breakdown voltage is set to be the highest and the channel resistance is set to be the lowest.

【0010】つまり、前記複数の駆動回路のうち、接続
された各信号路のうち、配線抵抗が最も低いものを構成
するトランジスタの耐圧を最も高く設定することによ
り、被検出体に帯電した静電気の放電動作時に、配線抵
抗が低い信号路に電流が集中し、大電流が流下した場合
であっても、信号路に接続された駆動回路の耐圧が高く
設定されているので、駆動回路の破損や誤動作を抑制す
ることができ、また、信号路の配線抵抗が最も低いもの
を構成するトランジスタのチャネル抵抗を最も低くなる
ようにトランジスタのオフ抵抗を下げることにより、静
電気を流しやすくするとともに、トランジスタ分圧を小
さくすることができるので、静電気による電圧をより均
等に分散させて、駆動回路の破損や誤動作を大幅に抑制
することができる。
In other words, by setting the withstand voltage of the transistor constituting the one having the lowest wiring resistance among the connected signal paths of the plurality of drive circuits to the highest, the static electricity charged on the detection target can be reduced. During the discharging operation, even if the current concentrates on the signal path with low wiring resistance and the large current flows, the withstand voltage of the drive circuit connected to the signal path is set high, so that the drive circuit may be damaged or damaged. Malfunction can be suppressed, and the off-resistance of the transistor is reduced so that the channel resistance of the transistor constituting the signal line having the lowest wiring resistance is minimized. Since the pressure can be reduced, the voltage due to static electricity can be more evenly dispersed, and breakage and malfunction of the drive circuit can be significantly suppressed.

【0011】請求項6記載の2次元画像読取装置は、複
数のフォトセンサが配列して構成されるフォトセンサア
レイと、前記フォトセンサを駆動する複数の駆動回路
と、を備え、前記フォトセンサアレイ上に載置された被
検出体の画像パターンを読み取る2次元画像読取装置に
おいて、前記複数の駆動回路は、それぞれが接続する各
信号路の配線抵抗を略均一化するように設定したことを
特徴とする。
According to a sixth aspect of the present invention, there is provided a two-dimensional image reading apparatus, comprising: a photosensor array configured by arranging a plurality of photosensors; and a plurality of drive circuits for driving the photosensors. In a two-dimensional image reading apparatus for reading an image pattern of a detection object mounted thereon, the plurality of drive circuits are set so as to make wiring resistance of each signal path connected thereto substantially uniform. And

【0012】すなわち、フォトセンサアレイと複数の駆
動回路とを接続する各信号路のうち、例えば配線の抵抗
率が相対的に低い信号路の配線抵抗を高くさせて、他の
信号路の配線抵抗と略均一になるように、配線抵抗のバ
ランスを設定する。具体的には、例えば、当該信号路を
構成する配線の膜厚や幅、成膜条件、あるいは、材質等
を任意に制御することにより、各信号路の配線抵抗のバ
ランスをとるように設定する。これにより、被検出体に
帯電した静電気の放電動作時に、配線抵抗が低い信号路
に電流が集中することがなく、各信号路に分散されるの
で、特定のドライバ又は回路への大電流の流下による破
損や誤動作を抑制することができる。
That is, among the signal paths connecting the photosensor array and the plurality of drive circuits, for example, the wiring resistance of the signal path having a relatively low wiring resistance is increased to increase the wiring resistance of the other signal paths. The wiring resistance balance is set so as to be substantially uniform. Specifically, for example, the wiring resistance of each signal path is set to be balanced by arbitrarily controlling the film thickness and width, the film forming conditions, or the material and the like of the wiring configuring the signal path. . Accordingly, at the time of the discharging operation of the static electricity charged on the detection target, the current does not concentrate on the signal path having the low wiring resistance and is dispersed in each signal path, so that a large current flows to a specific driver or circuit. Damage and malfunction can be suppressed.

【0013】ここで、上記フォトセンサは、励起光が入
射されることによりキャリヤを生成する半導体層を挟ん
で形成されたソース電極及びドレイン電極と、少なくと
も前記チャネル領域の上方及び下方に各々絶縁膜を介し
て形成された第1のゲート電極(トップゲート電極)及
び第2のゲート電極(ボトムゲート電極)と、を有す
る、いわゆる、ダブルゲート型トランジスタであって、
第1のゲート電極相互を第1のドライバに接続し、第2
のゲート電極相互を第2のドライバに接続し、ドレイン
電極相互を出力回路に接続した構成を有していてもよ
い。
Here, the photosensor comprises a source electrode and a drain electrode formed with a semiconductor layer that generates carriers when excitation light is incident, and an insulating film at least above and below the channel region. A first gate electrode (top gate electrode) and a second gate electrode (bottom gate electrode) formed through the so-called double gate transistor,
The first gate electrodes are connected to a first driver, and the second
May be connected to the second driver and the drain electrodes are connected to an output circuit.

【0014】したがって、第1のゲート電極及び第1ゲ
ート電極と第1のドライバとを接続する第1のゲートラ
インを高抵抗率の透明材料で構成しても、他の回路に接
続された配線を制御することにより各配線抵抗を均一に
することができるので、静電気による電荷が特定の回路
に一極集中することがなく、破壊や誤動作を抑制するこ
とができる。これにより、フォトセンサを大幅に薄膜化
して、指紋センサを小型化することができるとともに、
検出画素の高密度化を図ることができ、かつ、上述した
ような静電気耐圧に優れた2次元画像読取装置を実現す
ることができる。
Therefore, even if the first gate electrode and the first gate line connecting the first gate electrode and the first driver are made of a transparent material having a high resistivity, the wiring connected to other circuits can be formed. , The wiring resistance can be made uniform, so that the electric charge due to the static electricity does not concentrate on a specific circuit, and destruction and malfunction can be suppressed. As a result, the photo sensor can be made significantly thinner, and the fingerprint sensor can be downsized.
The density of the detection pixels can be increased, and the two-dimensional image reading apparatus excellent in the electrostatic withstand voltage as described above can be realized.

【0015】[0015]

【発明の実施の形態】以下に、本発明に係る2次元画像
読取装置の実施形態について、詳しく説明する。まず、
本発明に係る2次元画像読取装置に適用して良好なフォ
トセンサの構成について説明する。本発明に係る2次元
画像読取装置に適用されるフォトセンサとしては、CC
D(Charge Coupled Device)等の固体撮像デバイスを
用いることができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a two-dimensional image reading apparatus according to the present invention will be described in detail. First,
The configuration of a good photosensor applied to the two-dimensional image reading apparatus according to the present invention will be described. The photo sensor applied to the two-dimensional image reading device according to the present invention includes CC
A solid-state imaging device such as D (Charge Coupled Device) can be used.

【0016】CCDは、周知の通り、単結晶シリコンの
集積回路やフォトダイオードや薄膜トランジスタ(TF
T:Thin Film Transistor)等のフォトセンサをマトリ
クス状に配列した構成を有し、各フォトセンサの受光部
に照射された光量に対応して発生する電子−正孔対の量
(電荷量)を、水平走査回路及び垂直走査回路により検
出し、照射光の輝度を検知するものである。ところで、
このようなCCDを用いたフォトセンサシステムにおい
ては、走査された各フォトセンサを選択状態にするため
の選択トランジスタを個別に設ける必要があるため、検
出画素数が増大するにしたがってシステム自体が大型化
するという問題を有している。
As is well known, a CCD is a single crystal silicon integrated circuit, a photodiode, a thin film transistor (TF), or the like.
T: Thin Film Transistor) and other photosensors are arranged in a matrix, and the amount (charge amount) of electron-hole pairs generated corresponding to the amount of light applied to the light receiving portion of each photosensor is determined. , A horizontal scanning circuit and a vertical scanning circuit to detect the luminance of irradiation light. by the way,
In a photosensor system using such a CCD, it is necessary to separately provide a selection transistor for setting each of the scanned photosensors to a selected state, so that the system itself becomes larger as the number of detected pixels increases. Have the problem of

【0017】そこで、近年、このような問題を解決する
ための構成として、フォトセンサ自体にフォトセンス機
能と選択トランジスタ機能とを持たせた、いわゆる、ダ
ブルゲート構造を有する薄膜トランジスタ(以下、「ダ
ブルゲート型トランジスタ」という)が開発され、シス
テムの小型化、及び、画素の高密度化を図る試みがなさ
れている。そのため、本発明における2次元画像読取装
置においても、このダブルゲート型トランジスタを良好
に適用することができる。
Therefore, in recent years, as a configuration for solving such a problem, a thin film transistor having a so-called double gate structure (hereinafter, referred to as a “double gate”) in which a photo sensor itself has a photo sensing function and a selection transistor function. Type transistors) have been developed, and attempts have been made to reduce the size of the system and increase the density of pixels. Therefore, the double-gate transistor can also be favorably applied to the two-dimensional image reading device of the present invention.

【0018】ここで、本発明に係る2次元画像読取装置
に適用されるダブルゲート型トランジスタによるフォト
センサ(以下、「ダブルゲート型フォトセンサ」と記
す)について、図面を参照して説明する。図1は、ダブ
ルゲート型フォトセンサの基本構造を示す概略構成図で
ある。
Here, a photo sensor (hereinafter, referred to as a "double gate photo sensor") using a double gate transistor applied to the two-dimensional image reading apparatus according to the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram showing the basic structure of a double-gate photosensor.

【0019】図1(a)、(b)に示すように、ダブル
ゲート型フォトセンサ10は、励起光(ここでは、可視
光)が入射されると電子−正孔対が生成されるアモルフ
ァスシリコン等の半導体層(チャネル層)11と、半導
体層11の両端にそれぞれ設けられたnシリコンから
なる不純物層17、18と、不純物層17、18上に形
成されたクロム、クロム合金、アルミ、アルミ合金等か
ら選択された可視光に対して不透明のドレイン電極12
及びソース電極13と、半導体層11の上方(図面上
方)にブロック絶縁膜14及び上部(トップ)ゲート絶
縁膜15を介して形成されたITO等の透明導電層から
なり、可視光に対して透過性を示すトップゲート電極2
1と、半導体層11の下方(図面下方)に下部(ボト
ム)ゲート絶縁膜16を介して形成されたクロム、クロ
ム合金、アルミ、アルミ合金等の可視光に対して不透明
なボトムゲート電極22と、を有して構成されている。
そして、このような構成を有するダブルゲート型フォト
センサ10は、ガラス基板等の透明な絶縁性基板19上
に形成されている。なお、図1(a)中、101はトッ
プゲートライン、102はボトムゲートライン、103
はドレインライン、104はソースラインである。
As shown in FIGS. 1A and 1B, a double-gate type photosensor 10 is made of amorphous silicon in which electron-hole pairs are generated when excitation light (here, visible light) is incident. Semiconductor layers (channel layers) 11, etc., impurity layers 17, 18 made of n + silicon provided at both ends of the semiconductor layer 11, and chromium, chromium alloy, aluminum, Drain electrode 12 opaque to visible light selected from aluminum alloy or the like
And a transparent conductive layer such as ITO formed above the semiconductor layer 11 (above the drawing) via the block insulating film 14 and the upper (top) gate insulating film 15 and transmit visible light. Gate electrode 2 exhibiting properties
And a bottom gate electrode 22 opaque to visible light, such as chromium, a chromium alloy, aluminum, or an aluminum alloy, formed below the semiconductor layer 11 (below the drawing) via the lower (bottom) gate insulating film 16. , Is configured.
The double-gate photosensor 10 having such a configuration is formed on a transparent insulating substrate 19 such as a glass substrate. In FIG. 1A, 101 is a top gate line, 102 is a bottom gate line, 103
Is a drain line, and 104 is a source line.

【0020】ここで、図1(b)に示したトップゲート
絶縁膜15、ブロック絶縁膜14、ボトムゲート絶縁膜
16、及び、トップゲート電極21上に設けられる保護
絶縁膜20は、いずれも半導体層11を励起する可視光
に対して透過率の高い絶縁性の材質、例えば、窒化シリ
コン、酸化シリコン等により構成され、また、保護絶縁
膜20上に設けられる静電気除去用のアース電極層30
は、半導体層11を励起する可視光に対して透過率の高
い材質、例えば、ITO等により構成されていることに
より、図面上方からの光hν(矢印)のみが半導体層1
1に入射する構造を有している。
Here, the top gate insulating film 15, the block insulating film 14, the bottom gate insulating film 16, and the protective insulating film 20 provided on the top gate electrode 21 shown in FIG. An insulating material having a high transmittance to visible light for exciting the layer 11, for example, silicon nitride, silicon oxide, or the like, and a ground electrode layer 30 for static electricity removal provided on the protective insulating film 20.
Is made of a material having a high transmittance to visible light that excites the semiconductor layer 11, for example, ITO, so that only the light hv (arrow) from above in the drawing is the semiconductor layer 1.
1 is provided.

【0021】次いで、上述したダブルゲート型フォトセ
ンサを2次元配列して構成されるフォトセンサアレイ
(フォトセンサデバイス)を備えたフォトセンサシステ
ムについて、図面を参照して簡単に説明する。図2は、
ダブルゲート型フォトセンサを2次元配列して構成され
るフォトセンサアレイを備えたフォトセンサシステムの
概略構成図である。なお、図中、10は上述したダブル
ゲート型フォトセンサの等価回路であって、TGはトッ
プゲート端子、BGはボトムゲート端子、Sはソース端
子、Dはドレイン端子を示している。
Next, a photosensor system including a photosensor array (photosensor device) configured by two-dimensionally arranging the above-described double-gate photosensors will be briefly described with reference to the drawings. FIG.
1 is a schematic configuration diagram of a photosensor system including a photosensor array configured by two-dimensionally arranging double-gate photosensors. In the drawing, reference numeral 10 denotes an equivalent circuit of the above-described double gate photosensor, in which TG indicates a top gate terminal, BG indicates a bottom gate terminal, S indicates a source terminal, and D indicates a drain terminal.

【0022】図2に示すように、フォトセンサシステム
は、大別して、多数のダブルゲート型フォトセンサ10
を、例えば、n行×m列のマトリクス状に配列したフォ
トセンサアレイ100と、各ダブルゲート型フォトセン
サ10のトップゲート端子TG(トップゲート電極2
1)及びボトムゲート端子BG(ボトムゲート電極2
2)を各々行方向に接続して延伸するトップゲートライ
ン101及びボトムゲートライン102と、各ダブルゲ
ート型フォトセンサ10のドレイン端子D(ドレイン電
極12)を列方向に接続したドレインライン(データラ
イン)103と、ソース端子S(ソース電極13)を列
方向に接続した(コモンライン)ソースライン104
と、トップゲートライン101に接続されたトップゲー
トドライバ(第1のドライバ)110と、ボトムゲート
ライン102に接続されたボトムゲートドライバ(第2
のドライバ)120と、ドレインライン103に接続さ
れたコラムスイッチ131、プリチャージスイッチ13
2、アンプ133からなるドレインドライバ(出力回
路)130と、を有して構成されている。
As shown in FIG. 2, the photo sensor system is roughly divided into a large number of double gate type photo sensors 10.
Are arranged in a matrix of, for example, n rows × m columns, and a top gate terminal TG (top gate electrode 2) of each double gate type photo sensor 10.
1) and the bottom gate terminal BG (bottom gate electrode 2)
2) are connected in the row direction to extend the top gate line 101 and the bottom gate line 102, and the drain line (data line) in which the drain terminal D (drain electrode 12) of each double gate type photosensor 10 is connected in the column direction. ) 103 and a (common line) source line 104 in which source terminals S (source electrodes 13) are connected in the column direction.
, A top gate driver (first driver) 110 connected to the top gate line 101, and a bottom gate driver (second driver) connected to the bottom gate line 102.
120), a column switch 131 connected to the drain line 103, and a precharge switch 13
And a drain driver (output circuit) 130 composed of an amplifier 133.

【0023】ここで、トップゲートライン101は、図
1に示したように、トップゲート電極21とともに、I
TO等の透明導電層で一体的に形成され、ボトムゲート
ライン102、ドレインライン103並びにソースライ
ン104は、それぞれボトムゲート電極22、ドレイン
電極12、ソース電極13と同一の励起光に不透明な材
料で一体的に形成されている。また、ソースライン10
4には、後述するプリチャージ電圧に応じて設定される
定電圧Vssが印加されるが、接地電位であってもよ
い。
Here, as shown in FIG. 1, the top gate line 101 is
The bottom gate line 102, the drain line 103, and the source line 104 are integrally formed of a transparent conductive layer such as TO, and the same material as the bottom gate electrode 22, the drain electrode 12, and the source electrode 13 is opaque to excitation light. It is formed integrally. Also, the source line 10
4, a constant voltage Vss set according to a precharge voltage described later is applied, but may be a ground potential.

【0024】なお、図2において、φtgは、リセット電
圧及び光キャリア蓄積電圧のいずれかとして選択的に出
力される信号φT1、φT2、…φTi、…φTnを生
成するための制御信号であり、φbgは、読み出し電圧及
び非読み出し電圧のいずれかとして選択的に出力される
信号φB1、φB2、…φBi、…φBnを生成するた
めの制御信号、φpgは、プリチャージ電圧Vpgを印加す
るタイミングを制御するプリチャージ信号である。
In FIG. 2, φtg is a control signal for generating signals φT1, φT2,... ΦTi,... ΦTn selectively output as either the reset voltage or the optical carrier accumulation voltage. Is a control signal for generating signals φB1, φB2,... ΦBi,... ΦBn selectively output as either the read voltage or the non-read voltage, and φpg controls the timing of applying the precharge voltage Vpg. This is a precharge signal.

【0025】このような構成において、トップゲートド
ライバ110からトップゲートライン101を介して、
トップゲート端子TGに信号φTi(i=1、2、・・
・n)を印加することにより、フォトセンス機能が実現
され、ボトムゲートドライバ120からボトムゲートラ
イン102を介して、ボトムゲート端子BGに信号φB
i(i=1、2、・・・n)を印加し、ドレインライン
103を介して検出信号をドレインドライバ130に取
り込んで、シリアルデータ又はパラレルデータとして出
力(Vout)することにより、選択読み出し機能が実現
される。
In such a configuration, from the top gate driver 110 through the top gate line 101,
A signal φTi (i = 1, 2,...) Is applied to the top gate terminal TG.
By applying n), the photo sensing function is realized, and the signal φB is applied from the bottom gate driver 120 to the bottom gate terminal BG via the bottom gate line 102.
i (i = 1, 2,..., n), the detection signal is taken into the drain driver 130 via the drain line 103, and output as serial data or parallel data (Vout), thereby providing a selective reading function. Is realized.

【0026】次いで、上述したフォトセンサシステムの
駆動制御方法について、図面を参照して説明する。図3
は、フォトセンサシステムの駆動制御方法の一例を示す
タイミングチャートであり、図4は、ダブルゲート型フ
ォトセンサの動作概念図であり、図5は、フォトセンサ
システムの出力電圧の光応答特性を示す図である。ここ
では、上述したダブルゲート型フォトセンサ及びフォト
センサシステムの構成(図1、図2)を適宜参照して説
明する。
Next, a drive control method of the above-described photo sensor system will be described with reference to the drawings. FIG.
FIG. 4 is a timing chart illustrating an example of a drive control method of the photosensor system. FIG. 4 is a conceptual diagram of the operation of the double-gate photosensor, and FIG. FIG. Here, the configuration of the above-described double-gate photosensor and photosensor system (FIGS. 1 and 2) will be described with reference to the configuration as appropriate.

【0027】まず、リセット動作においては、図3、図
4(a)に示すように、i番目の行のトップゲートライ
ン101にパルス電圧(リセットパルス;例えばVtg=
+15Vのハイレベル)φTiを印加して、各ダブルゲ
ート型フォトセンサ10の半導体層11、及び、ブロッ
ク絶縁膜14における半導体層11との界面近傍に蓄積
されているキャリヤ(ここでは、正孔)を放出する(リ
セット期間Treset)。
First, in the reset operation, as shown in FIGS. 3 and 4A, a pulse voltage (reset pulse; for example, Vtg =
+15 V (high level) φTi is applied, and carriers (here, holes) accumulated near the semiconductor layer 11 of each double-gate photosensor 10 and the interface with the semiconductor layer 11 in the block insulating film 14 are applied. (Reset period Treset).

【0028】次いで、光蓄積動作においては、図3、図
4(b)に示すように、トップゲートライン101にロ
ーレベル(例えばVtg=−15V)のバイアス電圧φT
iを印加することにより、リセット動作を終了し、キャ
リヤ蓄積動作による光蓄積期間Taがスタートする。光
蓄積期間Taにおいては、トップゲート電極側から入射
した光量に応じて半導体層11の入射有効領域、すなわ
ち、キャリヤ発生領域で生成された電子−正孔対が生成
され、半導体層11、及び、ブロック絶縁膜14におけ
る半導体層11との界面近傍、すなわちチャネル領域周
辺に正孔が蓄積される。
Next, in the light accumulation operation, as shown in FIGS. 3 and 4B, a low level (for example, Vtg = −15 V) bias voltage φT is applied to the top gate line 101.
By applying i, the reset operation ends, and the light accumulation period Ta due to the carrier accumulation operation starts. In the light accumulation period Ta, an incident effective area of the semiconductor layer 11, that is, an electron-hole pair generated in the carrier generation area is generated according to the amount of light incident from the top gate electrode side, and the semiconductor layer 11 and Holes are accumulated near the interface between the block insulating film 14 and the semiconductor layer 11, that is, around the channel region.

【0029】そして、プリチャージ動作においては、図
3、図4(c)に示すように、光蓄積期間Taに並行し
て、プリチャージ信号φpgに基づいてドレインライン1
03に所定の電圧(プリチャージ電圧)Vpgを印加し、
ドレイン電極12に電荷を保持させる(プリチャージ期
間Tprch)。次いで、読み出し動作においては、図3、
図4(d)に示すように、プリチャージ期間Tprchを経
過した後、ボトムゲートライン102にハイレベル(例
えばVbg=+10V)のバイアス電圧(読み出し選択信
号;以下、読み出しパルスという)φBiを印加するこ
とにより、ダブルゲート型フォトセンサ10をON状態
にする(読み出し期間Tread)。
In the precharge operation, as shown in FIGS. 3 and 4C, in parallel with the light accumulation period Ta, the drain line 1 is controlled based on the precharge signal φpg.
03, a predetermined voltage (precharge voltage) Vpg is applied,
The charge is held in the drain electrode 12 (precharge period Tprch). Next, in the read operation, FIG.
As shown in FIG. 4D, after a precharge period Tprch has elapsed, a high-level (for example, Vbg = + 10 V) bias voltage (read selection signal; hereinafter, referred to as a read pulse) φBi is applied to the bottom gate line 102. As a result, the double-gate photosensor 10 is turned on (readout period Tread).

【0030】ここで、読み出し期間Treadにおいては、
チャネル領域に蓄積されたキャリヤ(正孔)が逆極性の
トップゲート端子TGに印加されたVtg(−15V)を
緩和する方向に働くため、ボトムゲート端子BGのVbg
によりnチャネルが形成され、ドレイン電流に応じてド
レインライン103のドレインライン電圧VDは、図5
(a)に示すように、プリチャージ電圧Vpgから時間の
経過とともに徐々に低下する傾向を示す。
Here, in the reading period Tread,
Carriers (holes) accumulated in the channel region act in a direction to reduce Vtg (−15 V) applied to the top gate terminal TG having the opposite polarity, so that Vbg of the bottom gate terminal BG is reduced.
As a result, an n-channel is formed, and the drain line voltage VD of the drain line 103 changes according to the drain current as shown in FIG.
As shown in (a), it tends to gradually decrease from the precharge voltage Vpg over time.

【0031】すなわち、光蓄積期間Taにおける光蓄積
状態が暗状態で、チャネル領域にキャリヤ(正孔)が蓄
積されていない場合には、図4(e)、図5(a)に示
すように、トップゲート端子TGに負バイアスをかける
ことによって、ボトムゲート端子BGの正バイアスが打
ち消され、ダブルゲート型フォトセンサ10はOFF状
態となり、ドレイン電圧、すなわち、ドレインライン1
03の電圧VDが、ほぼそのまま保持されることにな
る。
That is, when the light accumulation state in the light accumulation period Ta is a dark state and no carriers (holes) are accumulated in the channel region, as shown in FIGS. 4 (e) and 5 (a). By applying a negative bias to the top gate terminal TG, the positive bias of the bottom gate terminal BG is canceled and the double gate type photosensor 10 is turned off, and the drain voltage, that is, the drain line 1
The voltage VD of 03 is maintained almost as it is.

【0032】一方、光蓄積状態が明状態の場合には、図
4(d)、図5(a)に示すように、チャネル領域に入
射光量に応じたキャリヤ(正孔)が捕獲されているた
め、トップゲート端子TGの負バイアスを打ち消すよう
に作用し、この打ち消された分だけボトムゲート端子B
Gの正バイアスによって、ダブルゲート型フォトセンサ
10はON状態となる。そして、この入射光量に応じた
ON抵抗に従って、ドレインライン103の電圧VD
は、低下することになる。
On the other hand, when the light accumulation state is a bright state, as shown in FIGS. 4D and 5A, carriers (holes) corresponding to the amount of incident light are captured in the channel region. Therefore, it acts to cancel the negative bias of the top gate terminal TG, and the bottom gate terminal B
Due to the positive bias of G, the double gate photosensor 10 is turned on. Then, the voltage VD of the drain line 103 is determined according to the ON resistance according to the amount of incident light.
Will decrease.

【0033】したがって、図5(a)に示したように、
ドレインライン103の電圧VDの変化傾向は、トップ
ゲート端子TGへのリセットパルスφTiの印加による
リセット動作の終了時点から、ボトムゲート端子BGに
読み出しパルスφBiが印加されるまでの時間(光蓄積
期間Ta)に受光した光量に深く関連し、蓄積されたキ
ャリヤが少ない場合には緩やかに低下する傾向を示し、
また、蓄積されたキャリヤが多い場合には急峻に低下す
る傾向を示す。そのため、読み出し期間Treadがスター
トして、所定の時間経過後のドレインライン103の電
圧VDを検出することにより、あるいは、所定のしきい
値電圧を基準にして、その電圧に至るまでの時間を検出
することにより、照射光の光量が換算される。
Therefore, as shown in FIG.
The tendency of the change in the voltage VD of the drain line 103 depends on the time from the end of the reset operation by the application of the reset pulse φTi to the top gate terminal TG to the application of the read pulse φBi to the bottom gate terminal BG (the light accumulation period Ta). ) Is closely related to the amount of light received, and tends to decrease slowly when the accumulated carrier is small,
When the amount of accumulated carriers is large, the carrier tends to decrease sharply. Therefore, by detecting the voltage VD of the drain line 103 after a predetermined time has elapsed after the start of the read period Tread, or by detecting a time required to reach the voltage based on a predetermined threshold voltage. By doing so, the amount of irradiation light is converted.

【0034】上述した一連の画像読み取り動作を1サイ
クルとして、i+1番目の行のダブルゲート型フォトセ
ンサ10にも同等の処理手順を繰り返すことにより、ダ
ブルゲート型フォトセンサ10を2次元のセンサシステ
ムとして動作させることができる。なお、図3に示した
タイミングチャートにおいて、プリチャージ期間Tprch
の経過後、図4(f)、(g)に示すように、ボトムゲ
ートライン102にローレベル(例えばVbg=0V)を
印加した状態を継続すると、ダブルゲート型フォトセン
サ10はOFF状態を持続し、図5(b)に示すよう
に、ドレインライン103の電圧VDは、プリチャージ
電圧Vpgを保持する。このように、ボトムゲートライン
102への電圧の印加状態により、ダブルゲート型フォ
トセンサ10の読み出し状態を選択する選択機能が実現
される。
The above-described series of image reading operations is regarded as one cycle, and the same processing procedure is repeated for the double-gate photosensor 10 in the (i + 1) -th row, thereby making the double-gate photosensor 10 a two-dimensional sensor system. Can work. In the timing chart shown in FIG. 3, the precharge period Tprch
After a lapse of time, as shown in FIGS. 4F and 4G, when the state where a low level (for example, Vbg = 0 V) is applied to the bottom gate line 102 is continued, the double gate type photosensor 10 keeps the OFF state. Then, as shown in FIG. 5B, the voltage VD of the drain line 103 holds the precharge voltage Vpg. As described above, the selection function of selecting the read state of the double-gate photosensor 10 is realized by the voltage application state to the bottom gate line 102.

【0035】図6は、上述したようなフォトセンサシス
テムを適用した2次元画像読取装置(指紋読取装置)の
要部断面図である。なお、ここでは、説明及び図示の都
合上、フォトセンサシステムの断面部分を表すハッチン
グを省略する。図6に示すように、指紋等の2次元画像
を読み取る画像読取装置においては、ダブルゲート型フ
ォトセンサ10が形成されたガラス基板(絶縁性基板)
19下方側に設けられたバックライト(面光源)40か
ら照射光Laを入射させ、この照射光Laがダブルゲー
ト型フォトセンサ10(詳しくは、ボトムゲート電極2
2、ドレイン電極12、ソース電極13)の形成領域を
除く、透明な絶縁性基板19と絶縁膜15、16、20
を透過して、透明なアース電極層30上の検出面30a
に載置された指(被検出体)50に照射される。
FIG. 6 is a sectional view of a main part of a two-dimensional image reading apparatus (fingerprint reading apparatus) to which the above-described photo sensor system is applied. Here, for the sake of explanation and illustration, hatching indicating a cross-sectional portion of the photosensor system is omitted. As shown in FIG. 6, in an image reading apparatus that reads a two-dimensional image such as a fingerprint, a glass substrate (insulating substrate) on which a double-gate photosensor 10 is formed.
Irradiation light La is made incident from a backlight (surface light source) 40 provided on the lower side of the double-gate photosensor 10 (specifically, the bottom gate electrode 2).
2. Except for the regions where the drain electrode 12 and the source electrode 13) are formed, the transparent insulating substrate 19 and the insulating films 15, 16, 20
And the detection surface 30a on the transparent earth electrode layer 30
Is irradiated on the finger (detected body) 50 placed on the.

【0036】そして、指紋読取装置による指紋の検出時
においては、指50の皮膚表層51の半透明層が、フォ
トセンサアレイ100の最上層に形成された透明な層
(アース電極層30)に接触することにより、アース電
極層30と皮膚表層51との間の界面に屈折率の低い空
気層がなくなる。ここで、皮膚表層51の厚さは、可視
光上限(800nm程度)より厚いため、指紋52の凸
部52aにおいて内部に入射された可視光Laは、皮膚
表層51内を散乱、反射しながら伝搬する。伝搬された
可視光Lbの一部は、透明なアース電極層30、透明な
絶縁膜20、15、14及びトップゲート電極21を透
過してダブルゲート型フォトセンサ10の半導体層11
に励起光として入射される。
When a fingerprint is detected by the fingerprint reader, the translucent layer of the skin surface 51 of the finger 50 contacts the transparent layer (the ground electrode layer 30) formed on the uppermost layer of the photosensor array 100. By doing so, there is no air layer having a low refractive index at the interface between the ground electrode layer 30 and the skin surface layer 51. Here, since the thickness of the skin surface layer 51 is thicker than the upper limit of visible light (about 800 nm), the visible light La incident inside the convex portion 52a of the fingerprint 52 propagates while scattering and reflecting inside the skin surface layer 51. I do. Part of the transmitted visible light Lb passes through the transparent ground electrode layer 30, the transparent insulating films 20, 15, and 14, and the top gate electrode 21, and the semiconductor layer 11 of the double gate photosensor 10
As excitation light.

【0037】このように、指50の凸部52aに対応す
る位置に配置されたダブルゲート型フォトセンサ10の
半導体層11に光が入射されて生成されるキャリヤ(正
孔)が蓄積されることにより、上述した一連の駆動制御
方法にしたがって、指50の画像パターンを明暗情報と
して読み取ることができる。なお、指紋52の凹部52
bにおいては、照射された光Laは、アース電極層30
の検出面30aと空気層との間の界面を通過し、空気層
の先の指に到達して皮膚表層51内で散乱するが、指5
0の皮膚表層51は空気より屈折率が高いため、ある角
度で界面に入射された皮膚表層51内の光Lcは空気層
に抜けにくく凹部52bに対応する位置に配置されたダ
ブルゲート型フォトセンサ10の半導体層11への入射
が抑制される。
As described above, carriers (holes) generated by the incidence of light on the semiconductor layer 11 of the double-gate type photosensor 10 arranged at the position corresponding to the convex portion 52a of the finger 50 are accumulated. Accordingly, the image pattern of the finger 50 can be read as light / dark information according to the above-described series of drive control methods. The concave portion 52 of the fingerprint 52
b, the irradiated light La is applied to the ground electrode layer 30.
Passes through the interface between the detection surface 30a and the air layer, reaches the finger at the tip of the air layer, and is scattered in the skin surface layer 51.
Since the skin surface layer No. 0 has a higher refractive index than air, the light Lc in the skin surface layer 51 incident on the interface at a certain angle hardly escapes to the air layer and is arranged at a position corresponding to the concave portion 52b. 10 is suppressed from entering the semiconductor layer 11.

【0038】<第1の実施の形態>次に、本発明に係る
2次元画像読取装置の具体的な実施の形態について説明
する。図7は、本発明に係る2次元画像読取装置の第1
の実施形態の全体構成を示す概略構成図であり、図8
は、本実施形態に係る2次元画像読取装置の行方向(x
方向)の構成を示す概略断面図であり、図9は、本実施
形態に係る2次元画像読取装置の列方向(y方向)の構
成を示す概略断面図である。また、図10は、本実施形
態に係る2次元画像読取装置の各構成に対応する等価回
路図である。なお、図9においては、説明の都合上、ダ
ブルゲート型フォトセンサ10部分の構成を行方向に見
た断面構造を示す。ここで、上述した構成(図1、図
6)と同等の構成については、同一の符号を付して、そ
の説明を簡略化又は省略する。
<First Embodiment> Next, a specific embodiment of the two-dimensional image reading apparatus according to the present invention will be described. FIG. 7 shows a first example of the two-dimensional image reading apparatus according to the present invention.
FIG. 8 is a schematic configuration diagram showing the overall configuration of the embodiment of FIG.
Is the row direction (x) of the two-dimensional image reading apparatus according to the present embodiment.
FIG. 9 is a schematic cross-sectional view illustrating a configuration in the column direction (y direction) of the two-dimensional image reading apparatus according to the present embodiment. FIG. 10 is an equivalent circuit diagram corresponding to each configuration of the two-dimensional image reading apparatus according to the present embodiment. Note that FIG. 9 shows a cross-sectional structure of the configuration of the double-gate photosensor 10 viewed in the row direction for convenience of description. Here, the same components as those described above (FIGS. 1 and 6) are denoted by the same reference numerals, and description thereof will be simplified or omitted.

【0039】図7乃至図9に示すように、本実施形態に
係る2次元画像読取装置に適用されるフォトセンサアレ
イ100は、上述した構成を有するダブルゲート型フォ
トセンサ10が複数個、絶縁性基板(ガラス基板)19
上にマトリクス状に配列して形成され、少なくともダブ
ルゲート型フォトセンサ10が配置されたアレイ領域A
aの全域を被覆するように積層された光透過性を有する
保護絶縁膜20上に、透明な導電性材料からなるアース
電極層30が設けられている。
As shown in FIGS. 7 to 9, the photosensor array 100 applied to the two-dimensional image reading apparatus according to the present embodiment includes a plurality of double-gate photosensors 10 having the above-described configuration. Substrate (glass substrate) 19
An array region A, which is formed to be arranged in a matrix and has at least the double-gate photosensor 10 disposed thereon
An earth electrode layer 30 made of a transparent conductive material is provided on the light-transmitting protective insulating film 20 that is laminated so as to cover the entire region of a.

【0040】また、図2に示したフォトセンサシステム
と同様に、フォトセンサアレイ100を構成する複数の
ダブルゲート型フォトセンサ10のトップゲート電極2
1及びボトムゲート電極22は、各々トップゲートライ
ン101及びボトムゲートライン102により行方向
(x方向)に接続され、各々トップゲートパッド部Pt
及びボトムゲートパッド部Pbを介して、トップゲート
ドライバ110及びボトムゲートドライバ120に接続
されている。また、複数のダブルゲート型フォトセンサ
10のドレイン電極12は、ドレインライン103によ
り列方向(y方向)に接続され、ドレインパッド部Pd
を介して、ドレインドライバ130に接続されている。
また、複数のダブルゲート型フォトセンサ10のソース
電極13は、ソースライン104により列方向(y方
向)に接続され、ソースパッド部Psを介して、定電位
Vssが供給されている。なお、図示を省略したが、フ
ォトセンサアレイ100の背面側(図面下方側)には、
フォトセンサアレイ100の上面側(アース電極層30
の上面)に接触された指(被検出体)50に均一な光を
照射する面光源(図6における面光源40)が配置され
ている。
Further, similarly to the photo sensor system shown in FIG. 2, the top gate electrode 2 of a plurality of double gate type photo sensors 10 constituting the photo sensor array 100 is formed.
The first gate electrode 22 and the bottom gate electrode 22 are connected in the row direction (x direction) by a top gate line 101 and a bottom gate line 102, respectively.
And a bottom gate pad portion Pb, and is connected to the top gate driver 110 and the bottom gate driver 120. Further, the drain electrodes 12 of the plurality of double gate photosensors 10 are connected in the column direction (y direction) by the drain line 103, and the drain pad portion Pd
Is connected to the drain driver 130 via the.
The source electrodes 13 of the plurality of double-gate photosensors 10 are connected in the column direction (y direction) by source lines 104, and are supplied with a constant potential Vss via the source pad Ps. Although not shown, on the back side (the lower side in the drawing) of the photosensor array 100,
The upper surface side of the photo sensor array 100 (the ground electrode layer 30
A surface light source (surface light source 40 in FIG. 6) that irradiates a finger (detected body) 50 that is in contact with the upper surface of the light source (detected object) 50 with uniform light is disposed.

【0041】ここで、トップゲートパッド部Ptは、図
8に示すように、トップゲート電極21及びトップゲー
トライン101と一体的に形成されたベースパッド21
aと、例えば、保護絶縁膜20上に形成されるアース電
極層30と同時に形成されたトップパッド電極層21b
と、を積層した構成を有し、このトップゲートパッド部
Ptに対して、例えば、バンプBtを介してトップゲー
トドライバ110が電気的に接続されている。すなわ
ち、トップゲートパッド部Ptは、トップゲート電極2
1及びアース電極層30を構成するITO等の高抵抗の
透明導電層を含んで構成されている。
Here, as shown in FIG. 8, the top gate pad portion Pt is formed on the base pad 21 formed integrally with the top gate electrode 21 and the top gate line 101.
a and a top pad electrode layer 21b formed simultaneously with the ground electrode layer 30 formed on the protective insulating film 20, for example.
And a top gate driver 110 is electrically connected to the top gate pad portion Pt via, for example, a bump Bt. That is, the top gate pad portion Pt is
1 and a high-resistance transparent conductive layer such as ITO constituting the ground electrode layer 30.

【0042】また、ボトムゲートパッド部Pbは、図8
に示すように、ボトムゲート電極22及びボトムゲート
ライン102と一体的に形成されたベースパッド22a
上に、例えば、ドレイン電極12及びソース電極13と
同時に形成された第1のボトムパッド電極層22bと、
例えば、トップゲート電極29と同時に形成された第2
のボトムパッド電極層22cと、例えば、保護絶縁膜2
0上に形成されるアース電極層30と同時に形成された
第23ボトムパッド電極層22dと、を積層した構成を
有し、このボトムゲートパッド部Pbに対して、例え
ば、バンプBbを介してボトムゲートドライバ120が
電気的に接続されている。すなわち、ボトムゲートパッ
ド部Pbは、ボトムゲート電極22やドレイン電極12
及びソース電極13を構成するクロム等の低抵抗の金属
導電層と、トップゲート電極21及びアース電極層30
を構成するITO等の高抵抗の透明導電層を含んで構成
されている。
The bottom gate pad portion Pb is formed as shown in FIG.
As shown in FIG. 3, a base pad 22a formed integrally with the bottom gate electrode 22 and the bottom gate line 102.
For example, a first bottom pad electrode layer 22b formed simultaneously with the drain electrode 12 and the source electrode 13,
For example, the second gate formed simultaneously with the top gate electrode 29
Of the bottom pad electrode layer 22c and, for example, the protective insulating film 2
And a 23rd bottom pad electrode layer 22d formed at the same time as the ground electrode layer 30 formed on the bottom gate pad portion Pb. The gate driver 120 is electrically connected. That is, the bottom gate pad portion Pb is provided with the bottom gate electrode 22 and the drain electrode 12.
And a low-resistance metal conductive layer such as chromium constituting the source electrode 13, the top gate electrode 21 and the ground electrode layer 30.
And a high-resistance transparent conductive layer such as ITO.

【0043】また、ドレインパッド部Pdは、図9に示
すように、ドレイン電極12及びドレインライン103
と一体的に形成されたベースパッド12a上に、例え
ば、トップゲート電極29と同時に形成された第1のド
レインパッド電極層12bと、例えば、保護絶縁膜20
上に形成されるアース電極層30と同時に形成された第
2のドレインパッド電極層12cと、を積層した構成を
有している。そして、このドレインゲートパッド部Pd
に対して、例えば、バンプBdを介してドレインドライ
バ130が電気的に接続されている。
Further, as shown in FIG. 9, the drain pad portion Pd includes the drain electrode 12 and the drain line 103.
The first drain pad electrode layer 12b formed simultaneously with the top gate electrode 29, for example, on the base pad 12a integrally formed with the
It has a configuration in which a second drain pad electrode layer 12c formed simultaneously with the earth electrode layer 30 formed thereon is laminated. Then, the drain gate pad portion Pd
For example, the drain driver 130 is electrically connected via the bump Bd.

【0044】さらに、ソースパッド部Psは、図9に示
すように、ソース電極13及びソースライン104と一
体的に形成されたベースパッド13a上に、例えば、ト
ップゲート電極21と同時に形成された第1のソースパ
ッド電極層13bと、例えば、保護絶縁膜20上に形成
されるアース電極層30と同時に形成された第2のソー
スパッド電極層13cと、を積層した構成を有してい
る。そして、このソースゲートパッド部Psに対して、
例えば、図示を省略した配線層を介して定電位Vssが
接続されている。
Further, as shown in FIG. 9, the source pad portion Ps is formed on the base pad 13a formed integrally with the source electrode 13 and the source line 104, for example, at the same time as the top gate electrode 21. One source pad electrode layer 13b and, for example, a second source pad electrode layer 13c formed simultaneously with the ground electrode layer 30 formed on the protective insulating film 20 are stacked. Then, for this source gate pad portion Ps,
For example, the constant potential Vss is connected via a wiring layer not shown.

【0045】すなわち、ドレインパッド部Pd及びソー
スパッド部Psは、ドレイン電極12及びソース電極1
3を構成するクロム等の低抵抗の金属導電層と、トップ
ゲート電極21及びアース電極層30を構成するITO
等の高抵抗の透明導電層を含んで構成されている。な
お、本実施形態においては、各パッド部として、他の導
電層の製造工程時に同時に形成される電極層を積層した
構成を有するものを示したが、本発明はこれに限定され
るものではなく、各パッド部を別個の製造工程により単
一の導電性材料を用いて形成するものであってもよい。
That is, the drain pad portion Pd and the source pad portion Ps are connected to the drain electrode 12 and the source electrode 1.
3 and a low-resistance metal conductive layer such as chromium, and ITO forming the top gate electrode 21 and the ground electrode layer 30.
And the like. Note that, in the present embodiment, each pad portion has a configuration in which electrode layers formed simultaneously during the manufacturing process of another conductive layer are stacked, but the present invention is not limited to this. Alternatively, each pad may be formed using a single conductive material by a separate manufacturing process.

【0046】そして、以上説明したような構成は、図1
0に示す等価回路により表すことができる。すなわち、
図10に示すように、アース電極層30及び接地電位に
接続するための配線(図示を省略)には、ITO等の高
抵抗の導電性材料に基づく配線抵抗R30が存在し、当
該アース電極30とトップゲート電極21及びトップゲ
ートライン101との間には、配線容量C1が形成され
る。また、トップゲート電極21、トップゲートライン
101及びトップゲートパッド部Ptからなる信号路に
は、ITO等の高抵抗率の導電性材料、配線長、配線の
断面積に依存した高いシート抵抗に基づく配線抵抗R1
01が存在し、当該トップゲートライン101とドレイ
ンライン103との間には、配線容量C2が形成され、
当該トップゲートライン101とソースライン104と
の間には、配線容量C3が形成される。
The configuration described above is similar to that of FIG.
0 can be represented by an equivalent circuit. That is,
As shown in FIG. 10, a wiring (not shown) for connecting to the ground electrode layer 30 and the ground potential includes a wiring resistance R30 based on a high-resistance conductive material such as ITO. A wiring capacitance C1 is formed between the first gate electrode 21 and the top gate line 101. The signal path including the top gate electrode 21, the top gate line 101, and the top gate pad portion Pt is based on a high resistivity conductive material such as ITO, a wiring length, and a high sheet resistance depending on a wiring cross-sectional area. Wiring resistance R1
01 is present, a wiring capacitance C2 is formed between the top gate line 101 and the drain line 103,
A wiring capacitance C3 is formed between the top gate line 101 and the source line 104.

【0047】また、ドレイン電極12、ドレインライン
103及びドレインパッド部Pdからなる信号路には、
主にクロム等の低抵抗の導電性材料に依存した配線抵抗
R103が存在し、当該ドレインライン103とソース
ライン104との間には、配線容量C4が形成され、当
該ドレインライン103とボトムゲート電極及びボトム
ゲートライン102との間には、配線容量C5が形成さ
れる。さらに、ボトムゲート電極22、ボトムゲートラ
イン102及びボトムゲートパッド部Pbからなる信号
路には、主にクロム等の低抵抗率の導電性材料や配線
長、配線の断面積に依存した低いシート抵抗に基づく配
線抵抗R102が存在し、当該ボトムゲートライン10
2とソースライン104との間には、配線容量C6が形
成される。また、ソースライン104には、配線抵抗R
104が存在する。
The signal path including the drain electrode 12, the drain line 103, and the drain pad portion Pd includes:
A wiring resistance R103 mainly depending on a low-resistance conductive material such as chromium exists, a wiring capacitance C4 is formed between the drain line 103 and the source line 104, and the drain line 103 is connected to the bottom gate electrode. A wiring capacitance C5 is formed between the wiring capacitor C5 and the bottom gate line 102. Further, a signal path including the bottom gate electrode 22, the bottom gate line 102, and the bottom gate pad portion Pb is mainly provided with a low resistivity conductive material such as chromium, a low sheet resistance depending on a wiring length and a cross sectional area of the wiring. And a wiring resistance R102 based on the bottom gate line 10
A wiring capacitance C6 is formed between the line 2 and the source line 104. The source line 104 has a wiring resistance R
There are 104.

【0048】なお、図10において、トップゲートライ
ン101に接続されるトップゲートドライバ110、ボ
トムゲートライン102に接続されるボトムゲートドラ
イバ120及びドレインライン103に接続されるドレ
インドライバ130は、集積回路(IC又はLSI)、
あるいは、a−SiTFTやp−SiTFT等のトラン
ジスタ回路として構成され、上述した各パッド部Pt、
Pb、Pdを介して、電気的に接続される。
In FIG. 10, a top gate driver 110 connected to the top gate line 101, a bottom gate driver 120 connected to the bottom gate line 102, and a drain driver 130 connected to the drain line 103 are integrated circuits ( IC or LSI),
Alternatively, each pad portion Pt, which is configured as a transistor circuit such as an a-Si TFT or a p-Si TFT,
They are electrically connected via Pb and Pd.

【0049】したがって、このような等価回路を有する
2次元画像読取装置においては、トップゲート電極21
及びトップゲートライン101の配線抵抗R101、ア
ース電極層30の配線抵抗R30は、ITO等の高抵抗
率の導電性材料に依存して高く設定され、一方、ドレイ
ン電極及びドレインライン103の配線抵抗R103、
ボトムゲート電極22及びボトムゲートライン102の
配線抵抗R102は、クロム等の低抵抗率の導電性材料
に依存して、上記配線抵抗R101に比較して、低く設
定されることになる。
Therefore, in the two-dimensional image reading device having such an equivalent circuit, the top gate electrode 21
The wiring resistance R101 of the top gate line 101 and the wiring resistance R30 of the ground electrode layer 30 are set to be high depending on a conductive material having a high resistivity such as ITO, while the wiring resistance R103 of the drain electrode and the drain line 103 is set high. ,
The wiring resistance R102 of the bottom gate electrode 22 and the bottom gate line 102 is set lower than the wiring resistance R101 depending on a low resistivity conductive material such as chromium.

【0050】これにより、アース電極層30に被検出体
(指)が接触することにより、被検出体に帯電した静電
気が接地電位に放電される際に、アース電極層30及び
接地電位に接続された配線による静電気耐圧(概ね10
kV程度)を越える帯電圧が印加された場合には、上記
静電気耐圧以上の電圧(電荷)については接地電位への
十分な放電が行われず、主に被検出体に残留し、上記配
線容量C1〜C6を介してアース電極層30の下方に形
成されたフォトセンサアレイ30の各導電層(電極及び
ライン)の配線抵抗R101〜R104に応じて、当該
導電層に流れる電流に影響を及ぼす。このとき、抵抗値
が最も低くなる導電層への電流集中が顕著となり、当該
導電層に接続されたドライバへの過電流の流下により、
ドライバの動作機能の劣化や破損を生じる可能性があ
る。
Thus, when the object to be detected (finger) comes into contact with the earth electrode layer 30 and the static electricity charged on the object to be detected is discharged to the ground potential, the object is connected to the ground electrode layer 30 and the ground potential. Withstands static electricity (approximately 10
When a charged voltage exceeding about kV) is applied, a voltage (charge) higher than the electrostatic withstand voltage is not sufficiently discharged to the ground potential, and mainly remains on the object to be detected, and the wiring capacitance C1 is increased. In accordance with the wiring resistances R101 to R104 of the respective conductive layers (electrodes and lines) of the photosensor array 30 formed below the ground electrode layer 30 via .about.C6, the current flowing through the conductive layers is affected. At this time, current concentration on the conductive layer having the lowest resistance value becomes remarkable, and overcurrent flows to the driver connected to the conductive layer.
There is a possibility that the operating function of the driver is deteriorated or damaged.

【0051】そこで、本実施形態においては、トップゲ
ートドライバ110、ボトムゲートドライバ120又は
ドレインドライバ130のうち、配線抵抗が他と比較し
て低く、静電気の放電による電流集中が生じやすい導電
層(例えば、ボトムゲート電極22及びボトムゲートラ
イン102)に接続されたドライバ(ボトムゲートドラ
イバ120)の静電気耐圧を高くするように構成する。
Therefore, in the present embodiment, of the top gate driver 110, the bottom gate driver 120, or the drain driver 130, the wiring resistance is lower than the others, and the conductive layer (for example, the conductive layer (eg, The driver (bottom gate driver 120) connected to the bottom gate electrode 22 and the bottom gate line 102) is configured to have a high electrostatic withstand voltage.

【0052】具体的には、ボトムゲートドライバ120
のトランジスタにおける設計ルールを、他のドライバの
トランジスタの設計ルールに比較して異なるようにす
る。例えば、ソース、ドレイン間距離を長くしてソース
−ドレイン間の耐圧を向上したり、オフセットゲート構
造としたり、ゲート絶縁膜を厚くしてゲート−ソース
間、ゲート−ドレイン間の耐圧を向上したり、あるい
は、半導体層のチャネル長を短くしてチャネル抵抗を小
さくし、静電気による電荷をリークしやすくすることに
より、トランジスタの抵抗を低減してトランジスタ分圧
比を小さくする。
Specifically, the bottom gate driver 120
Is different from the design rules of the transistors of other drivers. For example, the withstand voltage between the source and the drain is increased by increasing the distance between the source and the drain, an offset gate structure is formed, and the withstand voltage between the gate and the source and between the gate and the drain are increased by increasing the thickness of the gate insulating film. Alternatively, the channel resistance of the semiconductor layer is reduced by shortening the channel length of the semiconductor layer to make it easier to leak charges due to static electricity, so that the transistor resistance is reduced and the transistor voltage division ratio is reduced.

【0053】したがって、被検出体の静電気による帯電
による電圧が、アース電極層30に設定された静電気耐
圧よりも大きい場合に、配線抵抗が低い導電層への電流
集中に起因して、当該導電層に接続されたドライバに過
電流が流下した場合であっても、当該ドライバのトラン
ジスタに印加される分圧が低減されるので、静電気によ
る電圧が当該ドライバと他のドライバに、よりバランス
よく分散することができ、また、トランジスタ耐圧を高
くすることができるので、ドライバの劣化や破損を極力
抑制することができる。
Therefore, when the voltage due to the electrostatic charge of the object to be detected is higher than the electrostatic withstand voltage set for the ground electrode layer 30, the current concentration on the conductive layer having a low wiring resistance causes Even if an overcurrent flows to the driver connected to the driver, the voltage applied to the transistor of the driver is reduced, so that the voltage due to the static electricity is distributed to the driver and other drivers in a more balanced manner. In addition, since the transistor withstand voltage can be increased, deterioration and breakage of the driver can be suppressed as much as possible.

【0054】<第2の実施の形態>次に、本発明に係る
2次元画像読取装置の第2の実施形態について、図面を
参照して説明する。図11は、本発明に係る2次元画像
読取装置の第2の実施形態の一構成例を示す概略断面図
であり、図12は、本実施形態に係る2次元画像読取装
置の他の構成例を示す概略断面図である。また、図13
は、本実施形態に係る2次元画像読取装置におけるさら
に他の構成例を示す概略断面図である。ここで、上述し
た構成(図8、図9)と同等の構成については、同一の
符号を付して、その説明を簡略化又は省略する。また、
図10に示した等価回路を適宜参照しながら説明する。
<Second Embodiment> Next, a second embodiment of the two-dimensional image reading apparatus according to the present invention will be described with reference to the drawings. FIG. 11 is a schematic sectional view showing a configuration example of a second embodiment of the two-dimensional image reading apparatus according to the present invention, and FIG. 12 is another configuration example of the two-dimensional image reading apparatus according to the present embodiment. FIG. FIG.
FIG. 6 is a schematic cross-sectional view showing still another configuration example of the two-dimensional image reading device according to the embodiment. Here, the same components as those described above (FIGS. 8 and 9) are denoted by the same reference numerals, and description thereof will be simplified or omitted. Also,
This will be described with reference to the equivalent circuit shown in FIG.

【0055】本実施形態に係る2次元画像読取装置は、
被写体に帯電した静電気に対する耐圧を向上させるた
め、上述したドライバの静電気耐圧を高めた構成に替え
て、フォトセンサアレイを構成する導電層(電極又はラ
イン)における静電気による電流集中を抑制した構成を
有している。具体的には、図11に示すように、例え
ば、ボトムゲート電極22及びボトムゲートライン10
2を構成するクロム等の金属導電層の膜厚を、通常の構
成(図8参照)に比較して薄い膜厚Stとなるように形
成する。ここで、ボトムゲート電極22及びボトムゲー
トライン102の膜厚Stは、図10に示した各配線抵
抗R101、R102、R103のバランスを取るよう
に設定する。
The two-dimensional image reading apparatus according to the present embodiment
In order to improve the withstand voltage against the static electricity charged to the subject, a configuration in which the current concentration due to the static electricity in the conductive layer (electrode or line) constituting the photosensor array is suppressed instead of the above-described configuration in which the electrostatic withstand voltage of the driver is increased. are doing. Specifically, as shown in FIG. 11, for example, the bottom gate electrode 22 and the bottom gate line 10
2 is formed so that the film thickness of the metal conductive layer of chromium or the like constituting the layer 2 becomes smaller than the normal structure (see FIG. 8). Here, the film thickness St of the bottom gate electrode 22 and the bottom gate line 102 is set so as to balance the wiring resistances R101, R102, and R103 shown in FIG.

【0056】また、他の構成としては、図12に示すよ
うに、例えば、ボトムゲートライン102を構成する金
属導電層の配線幅を、通常の構成(図1参照)に比較し
て狭い幅Swとなるように形成する。ここで、ボトムゲ
ートライン102の配線幅Swは、図10に示した各配
線抵抗R101、R102、R103のバランスを取る
ように設定する。
As another structure, as shown in FIG. 12, for example, the wiring width of the metal conductive layer forming the bottom gate line 102 is narrower than the normal structure (see FIG. 1). It is formed so that Here, the wiring width Sw of the bottom gate line 102 is set so as to balance the wiring resistances R101, R102, and R103 shown in FIG.

【0057】さらに、他の構成としては、例えば、ボト
ムゲート電極22及びボトムゲートライン102を構成
する金属導電層の製造工程における成膜条件等を、金属
導電層の配線抵抗がより高抵抗になるように変化させ
る。ここで、例えば、金属導電層の成膜工程における圧
力を、通常の圧力に比較して高くするように設定するこ
とにより、図10に示した各配線抵抗R101、R10
2、R103のバランスを取る。
Further, as another configuration, for example, the film formation conditions and the like in the manufacturing process of the metal conductive layer forming the bottom gate electrode 22 and the bottom gate line 102 can be adjusted by increasing the wiring resistance of the metal conductive layer. To change. Here, for example, by setting the pressure in the step of forming the metal conductive layer to be higher than the normal pressure, the wiring resistances R101 and R10 shown in FIG.
2. Balance R103.

【0058】また、さらに他の構成としては、例えば、
ボトムゲート電極22及びボトムゲートライン102を
構成する導電性材料(材質)を、クロム等の金属導電層
の配線抵抗よりも高抵抗なものに変更する。ここで、例
えば、クロム等の金属材料からITO等の高抵抗の導電
性材料に変更することにより、図10に示した各配線抵
抗R101、R102、R103のバランスを取る。そ
の他に、ボトムゲートライン102を蛇行させ、他の低
抵抗配線より長くして高抵抗化してもよい。ここで、上
述した各構成における配線抵抗R101、R102、R
103のバランスは、フォトセンサアレイ部の仕様等に
よっても異なるが、静電気による特定の導電層への電流
の集中を分散させるためには、各配線抵抗R101、R
102、R103の抵抗値を略均等にすることが望まし
い。
As still another configuration, for example,
The conductive material (material) forming the bottom gate electrode 22 and the bottom gate line 102 is changed to a material having a higher resistance than the wiring resistance of a metal conductive layer such as chromium. Here, for example, the wiring resistances R101, R102, and R103 shown in FIG. 10 are balanced by changing a metal material such as chromium to a high-resistance conductive material such as ITO. Alternatively, the bottom gate line 102 may be meandered to be longer than other low-resistance wirings to increase the resistance. Here, the wiring resistances R101, R102, R
Although the balance of 103 varies depending on the specifications of the photosensor array section, etc., in order to disperse the concentration of current to a specific conductive layer due to static electricity, the wiring resistances R101, R101
It is desirable to make the resistance values of R102 and R103 substantially equal.

【0059】なお、本実施形態においては、配線抵抗の
バランスを取る対象として、ボトムゲート電極22及び
ボトムゲートライン102の構成を変更する場合につい
て説明したが、本発明はこれに限定されるものではな
く、他の導電層の配線抵抗を増大させるように、その構
成を変更設定するものであってもよいし、配線抵抗を略
均一化しているバランスを取るものであれば、ITO等
の高抵抗の導電性材料により構成される導電層(例え
ば、トップゲート電極21及びトップゲートライン10
1等)の配線抵抗を低減するように、配線構造や材質を
変更設定するものであってもよい。
In the present embodiment, the case where the configurations of the bottom gate electrode 22 and the bottom gate line 102 are changed to balance the wiring resistance has been described. However, the present invention is not limited to this. Alternatively, the configuration may be changed and set so as to increase the wiring resistance of another conductive layer, or a high resistance such as ITO may be used as long as the wiring resistance is balanced to make the wiring resistance substantially uniform. (For example, the top gate electrode 21 and the top gate line 10)
The wiring structure and the material may be changed and set so as to reduce the wiring resistance 1).

【0060】ところで、上述したような各構成例におい
て、例えば、ボトムゲート電極22及びボトムゲートラ
イン102を構成する金属導電層について、図11に示
したように、膜厚Stを薄く形成した構成や、その材質
を、クロム等の遮光性を有する導電性材料からITO等
の透明な導電性材料に変更した構成にあっては、ダブル
ゲート型フォトセンサ10の下方からの光が半導体層1
1に入射することを防止するという、ボトムゲート電極
22の本来の遮光機能が損なわれる可能性がある。
By the way, in each of the above configuration examples, for example, as shown in FIG. 11, the metal conductive layer forming the bottom gate electrode 22 and the bottom gate line 102 is formed to have a thin film thickness St. In a configuration in which the material is changed from a light-shielding conductive material such as chromium to a transparent conductive material such as ITO, light from below the double-gate photosensor 10 is applied to the semiconductor layer 1.
There is a possibility that the original light-shielding function of the bottom gate electrode 22, which is to prevent the light from being incident on the light emitting element 1, is impaired.

【0061】そこで、このようなボトムゲート電極22
の遮光性が低下する場合にあっては、例えば、図13に
示すように、少なくともボトムゲート電極22Aを2層
構造として、上記膜厚を薄く形成したクロム層、あるい
は、ITO等の透明導電性材料により構成された上部導
電層22xの下層に、薄膜形成された場合であっても良
好な遮光特性を有する遮光層22yを設けた構成を良好
に適用することができる。
Therefore, such a bottom gate electrode 22
For example, as shown in FIG. 13, at least the bottom gate electrode 22A has a two-layer structure and the chromium layer having the above-mentioned thin film thickness or a transparent conductive material such as ITO as shown in FIG. Even when a thin film is formed, a configuration in which a light-shielding layer 22y having good light-shielding properties is provided under the upper conductive layer 22x made of a material can be favorably applied.

【0062】したがって、本実施形態に係る2次元画像
読取装置によれば、フォトセンサアレイを構成する各導
電層の配線抵抗R101、R102、R103のバラン
スを取るように、例えば、配線抵抗が低い導電層の抵抗
値を高くするように構成しているので、被検出体の静電
気による帯電圧が、アース電極層30に設定された静電
気耐圧よりも大きい場合であっても、配線抵抗が低い導
電層への電流集中を抑制することができ、ドライバの劣
化や破損を大幅に抑制することができる。
Therefore, according to the two-dimensional image reading apparatus according to the present embodiment, for example, a conductive material having a low wiring resistance is used so as to balance the wiring resistances R101, R102 and R103 of the conductive layers constituting the photosensor array. Since the resistance value of the layer is set to be high, even if the charged voltage due to the static electricity of the object to be detected is higher than the electrostatic withstand voltage set for the ground electrode layer 30, the conductive layer having a low wiring resistance is used. Current concentration to the driver, and the deterioration and breakage of the driver can be greatly suppressed.

【0063】<第3の実施の形態>次に、本発明に係る
2次元画像読取装置の第3の実施形態について、図面を
参照して説明する。図14は、本発明に係る2次元画像
読取装置の第3の実施形態の概略構成を示す概略断面図
である。ここで、上述した構成(図7)と同等の構成に
ついては、同一の符号を付して、その説明を簡略化又は
省略する。
<Third Embodiment> Next, a third embodiment of the two-dimensional image reading apparatus according to the present invention will be described with reference to the drawings. FIG. 14 is a schematic sectional view showing a schematic configuration of the third embodiment of the two-dimensional image reading apparatus according to the present invention. Here, the same components as those described above (FIG. 7) are denoted by the same reference numerals, and description thereof will be simplified or omitted.

【0064】図14に示すように、本実施形態に係る2
次元画像読取装置は、フォトセンサアレイ100上に形
成されるアース電極が、アレイ領域Aaを2分するよう
に、僅かな間隙を介して互いに離間する一対の方形の電
極層31a、31bにより構成され、例えば、一方の電
極層31aは、所定の直流電圧を常時印加する電源14
1に接続されるとともに、他方の電極層31bは、接地
電位に電気的に接続されている。また、一方の電極層3
1aには上記電源141により印加された電圧の変化を
検出する検出部142が接続されている。この検出部2
6は、指の接触特有の電圧の変化を検知すると、フォト
センサシステムの駆動を開始する。
As shown in FIG. 14, 2 according to the present embodiment,
The three-dimensional image reading apparatus is configured by a pair of rectangular electrode layers 31a and 31b separated from each other with a small gap so that the ground electrode formed on the photosensor array 100 divides the array area Aa into two. For example, one of the electrode layers 31a is provided with a power source 14 for constantly applying a predetermined DC voltage.
1 and the other electrode layer 31b is electrically connected to the ground potential. Also, one electrode layer 3
A detection unit 142 that detects a change in the voltage applied by the power supply 141 is connected to 1a. This detector 2
6 starts driving the photo sensor system when detecting a change in voltage specific to finger contact.

【0065】したがって、検出部142は、一対の電極
層31a、31bに跨って指等の被検出体が載置される
と、指(人体)に帯電していた電荷が放電されるととも
に、電極層31a、31b間が短絡することにより生じ
る電圧変化を検出し、フォトセンサアレイ100上への
指の載置の有無を判断して、トップゲートドライバ11
0、ボトムゲートドライバ120、ドレインドライバ1
30の各動作を制御する制御信号を出力するとともに、
指に対して図6に示した面光源40から光Laを照射す
るスイッチ機能を有している。
Therefore, when a detection object such as a finger is placed on the pair of electrode layers 31a and 31b, the detection unit 142 discharges the electric charge charged on the finger (human body) and discharges the electrode. A voltage change caused by a short circuit between the layers 31a and 31b is detected, and whether or not a finger is placed on the photosensor array 100 is determined.
0, bottom gate driver 120, drain driver 1
Output a control signal for controlling each of the operations 30;
The finger has a switch function of emitting light La from the surface light source 40 shown in FIG.

【0066】このような構成を有する2次元画像読取装
置において、被検出体(たとえば、指)を、アース電極
層を構成する一対の電極層31a、31bに同時に接触
するように載置することにより、被検出体に帯電してい
た静電気が電極層31bを介して接地電位に放電される
とともに、電極層31aに接続された検出部142によ
り被検出体の接触状態が検出されて、図3に示した一連
の駆動制御方法に基づいて、被検出体の画像パターン
(指紋)の読取動作が自動的に実行制御される。したが
って、上述した実施形態と同様に、指(人体)に帯電し
た静電気を良好に放電しつつ、過度の帯電圧に対しては
ドライバの劣化や破損を抑制することにより、静電気耐
圧を高めることができるとともに、画像読取動作を被検
出体の載置により自動的に実行する2次元画像読取装置
を提供することができる。
In the two-dimensional image reading apparatus having such a configuration, the object to be detected (for example, a finger) is placed so as to simultaneously contact the pair of electrode layers 31a and 31b constituting the ground electrode layer. Then, the static electricity charged on the detection target is discharged to the ground potential via the electrode layer 31b, and the contact state of the detection target is detected by the detection unit 142 connected to the electrode layer 31a. The reading operation of the image pattern (fingerprint) of the detection target is automatically executed and controlled based on the series of driving control methods described above. Therefore, similarly to the above-described embodiment, it is possible to increase the electrostatic withstand voltage by discharging the static electricity charged on the finger (human body) satisfactorily and suppressing the deterioration and damage of the driver against the excessive charged voltage. In addition, it is possible to provide a two-dimensional image reading apparatus that automatically executes the image reading operation by placing the object to be detected.

【0067】なお、上述した各実施形態においては、静
電気による特定の導電層への電流集中、又は、それによ
るドライバの劣化や破損を抑制するために、ドライバの
静電気耐圧を高めた構成や、低抵抗の導電層の抵抗を増
大させた構成を個別に示したが、本発明は、これらの構
成を適宜組み合わせたものも良好に適用することができ
ることはいうまでもない。また、上述した各実施形態に
おいては、フォトセンサとしてダブルゲート型フォトセ
ンサを適用した場合について説明したが、本発明は、こ
れに限定されるものではなく、周知のフォトダイオード
やTFT等を良好に適用することができることはいうま
でもない。
In each of the above-described embodiments, in order to suppress current concentration on a specific conductive layer due to static electricity, or to suppress deterioration or damage of the driver due to the static electricity, a structure in which the electrostatic withstand voltage of the driver is increased or a low Although the configuration in which the resistance of the conductive layer of the resistance is increased is individually shown, it is needless to say that the present invention can be suitably applied to a configuration in which these configurations are appropriately combined. Further, in each of the above-described embodiments, the case where a double gate type photo sensor is applied as the photo sensor has been described. However, the present invention is not limited to this. It goes without saying that it can be applied.

【0068】[0068]

【発明の効果】請求項1記載の発明によれば、前記複数
の駆動回路のうち、接続された各信号路のうち、配線抵
抗が最も低いものを構成するトランジスタの耐圧を最も
高く設定することにより、被検出体に帯電した静電気の
放電動作時に、配線抵抗が低い信号路に電流が集中し、
大電流が流下した場合であっても、信号路に接続された
駆動回路の耐圧が高く設定されているので、駆動回路の
破損や誤動作を抑制することができ、また、信号路の配
線抵抗が最も低いものを構成するトランジスタのチャネ
ル抵抗を最も低くなるようにトランジスタのオフ抵抗を
下げることにより、静電気を流しやすくするとともに、
トランジスタ分圧を小さくすることができるので、静電
気による電圧をより均等に分散させて、駆動回路の破損
や誤動作を大幅に抑制することができる。
According to the first aspect of the present invention, among the plurality of drive circuits, among the connected signal paths, the withstand voltage of the transistor constituting the one having the lowest wiring resistance is set to the highest. Due to this, at the time of discharging operation of static electricity charged on the detection target, current concentrates on the signal path with low wiring resistance,
Even when a large current flows, the withstand voltage of the drive circuit connected to the signal path is set high, so that damage and malfunction of the drive circuit can be suppressed, and the wiring resistance of the signal path is reduced. By lowering the off resistance of the transistor so that the channel resistance of the transistor that constitutes the lowest one becomes the lowest, it is easy to conduct static electricity,
Since the transistor voltage can be reduced, the voltage due to static electricity can be more evenly distributed, and breakage and malfunction of the drive circuit can be significantly suppressed.

【0069】また、請求項6記載の発明によれば、上述
した各信号路のうち、配線抵抗が低くなる信号路の配線
抵抗を増大させて、他の信号路の配線抵抗と略均一にな
るように、配線抵抗のバランスが設定される。具体的に
は、例えば、当該信号路を構成する配線の膜厚や幅、成
膜条件、あるいは、材質等を任意に制御して、各信号路
の配線抵抗のバランスをとるように設定することによ
り、被検出体に帯電した静電気の放電動作時に、配線抵
抗の低い信号路に電流が集中することがなく、各信号路
に分散されるので、特定のドライバ又は回路への大電流
の流下による破損や誤動作の発生を抑制することができ
る2次元画像読取装置を実現することができる。
According to the sixth aspect of the present invention, among the above-described signal paths, the wiring resistance of the signal path whose wiring resistance is low is increased, and becomes substantially uniform with the wiring resistance of the other signal paths. Thus, the balance of the wiring resistance is set. Specifically, for example, the thickness and width of the wiring constituting the signal path, the film forming conditions, or the material and the like are arbitrarily controlled so that the wiring resistance of each signal path is balanced. Therefore, at the time of discharging operation of static electricity charged on the detection target, current is not concentrated on a signal path having a low wiring resistance, but is dispersed in each signal path, so that a large current flows to a specific driver or circuit. It is possible to realize a two-dimensional image reading device capable of suppressing the occurrence of breakage and malfunction.

【0070】ここで、上記フォトセンサは、励起光が入
射されることによりキャリヤを生成する半導体層を挟ん
で形成されたソース電極及びドレイン電極と、少なくと
も前記チャネル領域の上方及び下方に各々絶縁膜を介し
て形成された第1のゲート電極(トップゲート電極)及
び第2のゲート電極(ボトムゲート電極)と、を有す
る、いわゆる、ダブルゲート型トランジスタであって、
第1のゲート電極相互を第1のドライバに接続し、第2
のゲート電極相互を第2のドライバに接続し、ドレイン
電極相互を出力回路に接続した構成を有していてもよ
く、これにより、フォトセンサを大幅に薄膜化して、指
紋センサを小型化することができるとともに、検出画素
の高密度化を図ることができ、かつ、上述したような静
電気耐圧に優れた2次元画像読取装置を実現することが
できる。
Here, the photosensor has a source electrode and a drain electrode formed with a semiconductor layer that generates carriers when excitation light is incident, and an insulating film at least above and below the channel region. A first gate electrode (top gate electrode) and a second gate electrode (bottom gate electrode) formed through the so-called double gate transistor,
The first gate electrodes are connected to a first driver, and the second
May be connected to a second driver, and the drain electrodes may be connected to an output circuit, thereby significantly reducing the thickness of the photo sensor and miniaturizing the fingerprint sensor. As a result, the density of the detection pixels can be increased, and the two-dimensional image reading apparatus excellent in the electrostatic withstand voltage as described above can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ダブルゲート型フォトセンサの基本構造を示す
概略断面図である。
FIG. 1 is a schematic sectional view showing a basic structure of a double gate type photo sensor.

【図2】ダブルゲート型フォトセンサを2次元配列して
構成されるフォトセンサアレイを備えたフォトセンサシ
ステムの概略構成図である。
FIG. 2 is a schematic configuration diagram of a photosensor system including a photosensor array configured by two-dimensionally arranging double-gate photosensors.

【図3】フォトセンサシステムの駆動制御方法の一例を
示すタイミングチャートである。
FIG. 3 is a timing chart illustrating an example of a drive control method of the photo sensor system.

【図4】ダブルゲート型フォトセンサの動作概念図であ
る。
FIG. 4 is an operation conceptual diagram of a double gate type photo sensor.

【図5】フォトセンサシステムの出力電圧の光応答特性
を示す図である。
FIG. 5 is a diagram showing a light response characteristic of an output voltage of the photo sensor system.

【図6】ダブルゲート型フォトセンサを備えたフォトセ
ンサシステムを適用した2次元画像読取装置の要部断面
図である。
FIG. 6 is a cross-sectional view of a main part of a two-dimensional image reading apparatus to which a photo sensor system including a double gate type photo sensor is applied.

【図7】本発明に係る2次元画像読取装置の第1の実施
形態の全体構成を示す概略構成図である。
FIG. 7 is a schematic configuration diagram illustrating an overall configuration of a first embodiment of a two-dimensional image reading apparatus according to the present invention.

【図8】本実施形態に係る2次元画像読取装置の行方向
(x方向)の構成を示す概略断面図である。
FIG. 8 is a schematic cross-sectional view illustrating a configuration in a row direction (x direction) of the two-dimensional image reading device according to the present embodiment.

【図9】本実施形態に係る2次元画像読取装置の列方向
(y方向)の構成を示す概略断面図である。
FIG. 9 is a schematic cross-sectional view illustrating a configuration in a column direction (y direction) of the two-dimensional image reading apparatus according to the embodiment.

【図10】本実施形態に係る2次元画像読取装置の各構
成に対応する等価回路図である。
FIG. 10 is an equivalent circuit diagram corresponding to each configuration of the two-dimensional image reading apparatus according to the embodiment.

【図11】本発明に係る2次元画像読取装置の第2の実
施形態の一構成例を示す概略断面図である。
FIG. 11 is a schematic sectional view illustrating a configuration example of a two-dimensional image reading apparatus according to a second embodiment of the present invention.

【図12】本実施形態に係る2次元画像読取装置の他の
構成例を示す概略断面図である。
FIG. 12 is a schematic cross-sectional view illustrating another configuration example of the two-dimensional image reading apparatus according to the embodiment.

【図13】本実施形態に係る2次元画像読取装置におけ
るさらに他の構成例を示す概略断面図である。
FIG. 13 is a schematic sectional view showing still another configuration example of the two-dimensional image reading apparatus according to the embodiment.

【図14】本発明に係る2次元画像読取装置の第3の実
施形態の概略構成を示す概略断面図である。
FIG. 14 is a schematic sectional view showing a schematic configuration of a third embodiment of the two-dimensional image reading apparatus according to the present invention.

【図15】従来技術における静電気放電構造を備えた指
紋読取装置の概略構成図である。
FIG. 15 is a schematic configuration diagram of a fingerprint reader having an electrostatic discharge structure according to the related art.

【符号の説明】[Explanation of symbols]

10 ダブルゲート型フォトセンサ 11 半導体層 12 ドレイン電極 13 ソース電極 20 保護絶縁膜 21 トップゲート電極 22、22A ボトムゲート電極 30 アース電極層 100 フォトセンサアレイ 101 トップゲートライン 102 ボトムゲートライン 110 トップゲートドライバ 120 ボトムゲートドライバ 130 ドレインドライバ R30、R101〜R104 配線抵抗 DESCRIPTION OF SYMBOLS 10 Double gate photosensor 11 Semiconductor layer 12 Drain electrode 13 Source electrode 20 Protective insulating film 21 Top gate electrode 22, 22A Bottom gate electrode 30 Earth electrode layer 100 Photosensor array 101 Top gate line 102 Bottom gate line 110 Top gate driver 120 Bottom gate driver 130 Drain driver R30, R101 to R104 Wiring resistance

フロントページの続き Fターム(参考) 4M118 AA08 AB01 BA05 CA11 CA19 FB03 FB09 FB13 FB24 FB25 GA03 GA07 5B047 AA25 BB04 BC01 5C024 AX01 BX04 CY47 EX55 GX05 GX16 GX19 GY01 GZ02 HX35 HX40 HX41 HX44 5F049 MA14 NA17 NA20 NB05 RA02 UA01 Continued on front page F-term (reference) 4M118 AA08 AB01 BA05 CA11 CA19 FB03 FB09 FB13 FB24 FB25 GA03 GA07 5B047 AA25 BB04 BC01 5C024 AX01 BX04 CY47 EX55 GX05 GX16 GX19 GY01 GZ02 HX35 HX40 HX41 NA14 5

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 複数のフォトセンサが配列して構成され
るフォトセンサアレイと、前記フォトセンサを駆動する
複数の駆動回路と、を備え、前記フォトセンサアレイ上
に載置された被検出体の画像パターンを読み取る2次元
画像読取装置において、 前記複数の駆動回路は、それぞれが接続する各信号路の
配線抵抗に応じて前記被検出体に帯電した静電気に対す
る耐性を設定したことを特徴とする2次元画像読取装
置。
1. A photosensor array comprising a plurality of photosensors arranged therein, and a plurality of driving circuits for driving the photosensors, wherein a plurality of driving circuits drive the photosensors. In the two-dimensional image reading device for reading an image pattern, the plurality of driving circuits set resistance to static electricity charged on the detection target according to wiring resistance of each signal path connected to each of the plurality of driving circuits. Dimensional image reading device.
【請求項2】 前記フォトセンサは、励起光が入射され
ることにより、キャリヤを生成する半導体層を挟んで形
成されたソース電極及びドレイン電極と、前記チャネル
領域の上方及び下方に各々絶縁膜を介して形成された第
1のゲート電極及び第2のゲート電極と、を有し、 前記複数の駆動回路は、前記信号路となる第1のゲート
ライン又は第2のゲートラインを介して、前記複数のフ
ォトセンサの第1のゲート電極又は第2のゲート電極と
接続し、フォトセンス動作を制御する第1のドライバ
と、前記信号路となる第2のゲートライン又は第1のゲ
ートラインを介して、前記複数のフォトセンサの第2の
ゲート電極又は第1のゲート電極に接続し、選択読み出
し動作を制御する第2のドライバと、前記信号路となる
ドレインラインを介して、前記複数のフォトセンサの前
記ドレイン電極に接続し、前記フォトセンサに蓄積され
たキャリヤに応じた電圧を読み出す出力回路と、を備え
ていることを特徴とする請求項1記載の2次元画像読取
装置。
2. The photosensor has a source electrode and a drain electrode formed with a semiconductor layer that generates carriers when excitation light is incident thereon, and an insulating film above and below the channel region, respectively. A first gate electrode and a second gate electrode formed through the first and second gate electrodes, wherein the plurality of drive circuits are connected to the first gate line or the second gate line serving as the signal path. A first driver connected to a first gate electrode or a second gate electrode of a plurality of photosensors and controlling a photo-sensing operation, and a second gate line or a first gate line serving as the signal path; A second driver connected to the second gate electrode or the first gate electrode of the plurality of photosensors to control a selective read operation, and a drain line serving as the signal path. 2. The two-dimensional image reading device according to claim 1, further comprising: an output circuit connected to the drain electrodes of the plurality of photosensors and reading a voltage corresponding to carriers accumulated in the photosensors. .
【請求項3】 前記第1のゲートラインは、透明導電材
料からなり、前記第2のゲートラインは、第1のゲート
ラインを構成する材料より低抵抗率の材料からなること
を特徴とする請求項2に記載の2次元画像読取装置。
3. The method according to claim 1, wherein the first gate line is made of a transparent conductive material, and the second gate line is made of a material having a lower resistivity than a material forming the first gate line. Item 3. The two-dimensional image reading device according to item 2.
【請求項4】 前記複数の駆動回路は、それぞれトラン
ジスタを備えるとともに、前記複数の駆動回路のうち、
配線抵抗が最も低い信号路に接続された回路のトランジ
スタの耐圧は、その他の回路のトランジスタの耐圧より
高いことを特徴とする請求項1乃至請求項3のいずれか
に記載の2次元画像読取装置。
4. The plurality of drive circuits each include a transistor, and among the plurality of drive circuits,
4. The two-dimensional image reading device according to claim 1, wherein a withstand voltage of a transistor of a circuit connected to a signal path having the lowest wiring resistance is higher than a withstand voltage of a transistor of another circuit. .
【請求項5】 前記複数の駆動回路はそれぞれトランジ
スタを備えるとともに、前記複数の駆動回路のうち、配
線抵抗が最も低い信号路の接続された回路のトランジス
タのチャネル抵抗は、その他の回路のトランジスタのチ
ャネル抵抗より小さいことを特徴とする請求項1乃至請
求項4のいずれかに記載の2次元画像読取装置。
5. The plurality of driving circuits each include a transistor, and among the plurality of driving circuits, a channel resistance of a transistor connected to a signal path having the lowest wiring resistance is equal to a channel resistance of a transistor of another circuit. The two-dimensional image reading device according to claim 1, wherein the two-dimensional image reading device is smaller than a channel resistance.
【請求項6】 複数のフォトセンサが配列して構成され
るフォトセンサアレイと、前記フォトセンサを駆動する
複数の駆動回路と、を備え、前記フォトセンサアレイ上
に載置された被検出体の画像パターンを読み取る2次元
画像読取装置において、 前記複数の駆動回路は、それぞれが接続する各信号路の
配線抵抗を略均一化するように設定したことを特徴とす
る2次元画像読取装置。
6. A photosensor array comprising a plurality of photosensors arranged therein, and a plurality of driving circuits for driving the photosensors, wherein a plurality of driving circuits drive the photosensors. A two-dimensional image reading apparatus for reading an image pattern, wherein the plurality of drive circuits are set so as to make wiring resistance of each signal path connected to each substantially uniform.
【請求項7】 前記信号路は、該信号路を構成する配線
の膜厚、配線の成膜条件、配線の材質、配線の幅の少な
くともいずれかを制御することにより、前記配線抵抗を
略均一化するように設定したことを特徴とする請求項6
記載の2次元画像読取装置。
7. The signal path has a substantially uniform wiring resistance by controlling at least one of a film thickness of a wiring constituting the signal path, a film forming condition of the wiring, a material of the wiring, and a width of the wiring. 7. The apparatus according to claim 6, wherein
The two-dimensional image reading device according to claim 1.
【請求項8】 前記フォトセンサは、励起光が入射され
ることにより、キャリヤを生成する半導体層を挟んで形
成されたソース電極及びドレイン電極と、前記チャネル
領域の上方及び下方に各々絶縁膜を介して形成された第
1のゲート電極及び第2のゲート電極と、を有し、 前記複数の駆動回路は、前記信号路となる第1のゲート
ライン又は第2のゲートラインを介して、前記複数のフ
ォトセンサの第1のゲート電極又は第2のゲート電極に
接続し、フォトセンス動作を制御する第1のドライバ
と、前記信号路となる第2のゲートライン又は第1のゲ
ートラインを介して、前記複数のフォトセンサの第2の
ゲート電極又は第1のゲート電極に接続し、選択読み出
し動作を制御する第2のドライバと、前記信号路となる
ドレインラインを介して、前記複数のフォトセンサの前
記ドレイン電極に接続し、前記フォトセンサに蓄積され
たキャリヤに応じた電圧を読み出す出力回路と、を備
え、前記第1のゲートラインは、透明導電材料からな
り、前記第2のゲートラインは、第1のゲートラインを
構成する材料より低抵抗率の材料からなることを特徴と
する請求項6又は請求項7に記載の2次元画像読取装
置。
8. The photosensor includes a source electrode and a drain electrode formed with a semiconductor layer that generates carriers when excitation light is incident, and an insulating film above and below the channel region. A first gate electrode and a second gate electrode formed through the first and second gate electrodes, wherein the plurality of drive circuits are connected to the first gate line or the second gate line serving as the signal path. A first driver connected to the first gate electrode or the second gate electrode of the plurality of photosensors and controlling a photo sensing operation, and a second gate line or a first gate line serving as the signal path; A second driver connected to the second gate electrode or the first gate electrode of the plurality of photosensors to control a selective read operation, and a drain line serving as the signal path. An output circuit connected to the drain electrodes of the plurality of photosensors and reading a voltage corresponding to carriers accumulated in the photosensors, wherein the first gate line is made of a transparent conductive material, The two-dimensional image reading apparatus according to claim 6, wherein the second gate line is made of a material having a lower resistivity than a material forming the first gate line.
JP2000277500A 2000-09-13 2000-09-13 2D image reader Expired - Fee Related JP4203783B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000277500A JP4203783B2 (en) 2000-09-13 2000-09-13 2D image reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000277500A JP4203783B2 (en) 2000-09-13 2000-09-13 2D image reader

Publications (2)

Publication Number Publication Date
JP2002094040A true JP2002094040A (en) 2002-03-29
JP4203783B2 JP4203783B2 (en) 2009-01-07

Family

ID=18762823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000277500A Expired - Fee Related JP4203783B2 (en) 2000-09-13 2000-09-13 2D image reader

Country Status (1)

Country Link
JP (1) JP4203783B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184273A (en) * 2002-12-04 2004-07-02 Casio Comput Co Ltd Method for inspecting device
CN100343863C (en) * 2002-12-19 2007-10-17 卡西欧计算机株式会社 Pressure activated fingerprint input apparatus
JP2008228349A (en) * 2008-06-06 2008-09-25 Casio Comput Co Ltd Contact detection apparatus and detection method thereof
US7760921B2 (en) 2002-12-19 2010-07-20 Casio Computer Co., Ltd. Pressure activated fingerprint input apparatus
WO2018147332A1 (en) * 2017-02-10 2018-08-16 シャープ株式会社 Imaging panel and method for producing same
TWI636401B (en) * 2016-12-28 2018-09-21 創智能科技股份有限公司 Optical-type biometric recognition apparatus
CN111009539A (en) * 2018-10-05 2020-04-14 天马日本株式会社 Image sensor device
CN113113440A (en) * 2021-04-13 2021-07-13 中国电子科技集团公司第四十四研究所 EMCCD structure of anti-radiation reinforcing grid medium
CN113711376A (en) * 2019-04-17 2021-11-26 株式会社日本显示器 Detection device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501341B2 (en) * 2002-12-04 2010-07-14 カシオ計算機株式会社 Device inspection method
JP2004184273A (en) * 2002-12-04 2004-07-02 Casio Comput Co Ltd Method for inspecting device
CN100343863C (en) * 2002-12-19 2007-10-17 卡西欧计算机株式会社 Pressure activated fingerprint input apparatus
US7760921B2 (en) 2002-12-19 2010-07-20 Casio Computer Co., Ltd. Pressure activated fingerprint input apparatus
JP2008228349A (en) * 2008-06-06 2008-09-25 Casio Comput Co Ltd Contact detection apparatus and detection method thereof
JP4710929B2 (en) * 2008-06-06 2011-06-29 カシオ計算機株式会社 Contact detection device and detection method thereof
TWI636401B (en) * 2016-12-28 2018-09-21 創智能科技股份有限公司 Optical-type biometric recognition apparatus
WO2018147332A1 (en) * 2017-02-10 2018-08-16 シャープ株式会社 Imaging panel and method for producing same
JPWO2018147332A1 (en) * 2017-02-10 2019-12-12 シャープ株式会社 Imaging panel and manufacturing method thereof
US10580818B2 (en) 2017-02-10 2020-03-03 Sharp Kabushiki Kaisha Imaging panel and method for producing same
CN111009539A (en) * 2018-10-05 2020-04-14 天马日本株式会社 Image sensor device
CN113711376A (en) * 2019-04-17 2021-11-26 株式会社日本显示器 Detection device
CN113113440A (en) * 2021-04-13 2021-07-13 中国电子科技集团公司第四十四研究所 EMCCD structure of anti-radiation reinforcing grid medium

Also Published As

Publication number Publication date
JP4203783B2 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
US6681992B2 (en) Image reading apparatus
KR100428405B1 (en) Photo sensor array and method for manufacturing the same
CN101447523A (en) Photosensor and display device
JP4474900B2 (en) Electrostatic protection circuit and electronic circuit having the same
JP3569804B2 (en) Two-dimensional image reading device
JP4203783B2 (en) 2D image reader
EP1118126B1 (en) Photosensor and photosensor system
JP3587131B2 (en) Photosensor array and method of manufacturing the same
JP4161363B2 (en) Contact detection apparatus, detection method thereof, and image reading apparatus to which the contact detection apparatus is applied
JP4253827B2 (en) 2D image reader
JP3528047B2 (en) Two-dimensional image reading device
JP4253835B2 (en) Image reading device
JP3674942B2 (en) Photoelectric conversion element, photosensor array, and two-dimensional image reading apparatus
JP3951088B2 (en) Photosensor array and two-dimensional image reader
JP4710929B2 (en) Contact detection device and detection method thereof
JP4180290B2 (en) Image reading device
JP4179446B2 (en) Image reading device
JP2003018356A (en) Image reader
JP4154555B2 (en) Photosensor array and two-dimensional image reader
JP2004071623A (en) Photosensor
JP2006194927A (en) Manufacturing method of circuit board device
JP2001075732A (en) Optical detection type digitizer
JP2006186853A (en) Read driving circuit, driving control method thereof and image reading apparatus
CN115241319A (en) Photosensitive assembly and display device
KR20180044679A (en) Digital x-ray detector having improved fill factor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees