JP2002075869A - 薄膜形成装置 - Google Patents
薄膜形成装置Info
- Publication number
- JP2002075869A JP2002075869A JP2000268847A JP2000268847A JP2002075869A JP 2002075869 A JP2002075869 A JP 2002075869A JP 2000268847 A JP2000268847 A JP 2000268847A JP 2000268847 A JP2000268847 A JP 2000268847A JP 2002075869 A JP2002075869 A JP 2002075869A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film forming
- thin film
- forming apparatus
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
作製ラインを作る場合であっても、多額の設備投資、広
い設置スペ−スを必要とせず、また、径の異なる複数種
のウェ−ハを処理する場合であっても複数種の装置・シ
ステムを保有する必要をなくし、また搬送系・試料台な
どの改装を必要としない薄膜形成装置を提供すること。 【解決手段】 ウェ−ハの品質評価のために作製される
MOSの電極形成工程において使用される薄膜形成装置
であって、シリコンウェ−ハ2を載置する試料台4と、
電極形状の開口部1aを有し、試料台4に載置されるシ
リコンウェ−ハ2上に配置されるパタ−ニング手段1
と、薄膜形成材料を供給するためのタ−ゲット6とを装
備する。
Description
し、特にウェ−ハの品質評価のために作製されるMOS
の電極形成工程において使用される薄膜形成装置であっ
て、スパッタリング装置、真空蒸着装置、又はプラズマ
CVD装置等と呼称される薄膜形成装置に関する。
rity(GOI)法)は、ウェ−ハの品質評価方法の一つ
として従来からよく用いられている方法である。これ
は、ウェ−ハに熱酸化処理を施した後、電極を形成して
ウェ−ハにMOSを作製し、このMOSに電気的ストレ
スを与え、あらかじめ設定しておいた判定値による良品
率や、酸化膜絶縁破壊に至るまでに該酸化膜に注入され
た総電荷量から該酸化膜の膜質を判定し、熱酸化処理前
のウェ−ハの Light Point Defect (LPD)、加工欠
陥、汚染度等を相対的に評価する方法である。
ly Si を用いるのが一般的である。この電極の形成工程
は、通常、特開平10-242230 号における実施例にも記載
されているように、Chemical Vapor Deposition (CV
D)法による多結晶シリコンの成膜プロセスと、フォト
リソグラフィにより所定面積、所定個数の電極をパタ−
ニングするプロセスとを含んでいる。
ロ−チャ−トに示したように、減圧CVD法により pol
y Si をウェ−ハ全面に堆積させる工程、P(リン)を
拡散させて低抵抗化する工程、リングラスを除去する工
程、フォトリソグラフィ(感光性樹脂(レジスト)塗布
・露光・現象処理、エッチング処理)によるパタ−ニン
グ工程、裏面酸化膜の除去工程、エッチングマスク(レ
ジスト)の除去工程を含んで成立している。
をCVD法、スパッタリング法、真空蒸着法などにより
ウェ−ハの全面に形成する場合には、P(リン)の拡散
工程は不要となるが、フォトリソグラフィによるパタ−
ニング工程、エッチングマスクの除去工程は必要であ
る。
の径のウェ−ハを対象にしたものが多く、これら径の異
なるウェ−ハの処理に際しては、同一の工程であっても
対象とするウェ−ハ径のものを複数台保有、もしくは処
理ウェ−ハの径に合わせて搬送系・ステ−ジなどの改装
を必要としていた。
−ハの品質評価のために作製されるMOSの電極形成工
程では、前記成膜プロセスと前記パタ−ニングプロセス
とから所望の電極パタ−ンを形成するが、これらプロセ
スは工程数が多く、複数の装置・システムを必要とす
る。必要とされる装置・システムは、例えば n+ poly S
i を電極材料とする場合、poly Si CVD 炉、リン拡散
炉、リンガラス除去システム、レジストコ−タ−、露光
機、現像装置、poly Si エッチングシステム、レジスト
除去システムである。
と、上記したような複数の装置・システムを必要とし、
多額の設備投資、広い設置スペ−スが要求されるといっ
た課題があった。さらに各々の装置・システムにおいて
必要となる原材料、保守にもコスト、労力を必要とされ
るといった課題があった。また、径の異なるウェ−ハの
処理に際しては、同一の工程であっても対象とするウェ
−ハ径に合わせて設備を複数台保有するか、ウェ−ハ径
に合わせて搬送系・試料台などを改装していたため、設
備数の増大に伴うコストの増大を招く、あるいは改装作
業に手間取るといった課題があった。また、MOS酸化
膜耐圧評価結果のウェ−ハ製造工程への迅速なフィ−ド
バックが、電極作製工程に時間を要するために、阻害さ
れるといった課題もあった。
って、ウェ−ハの品質評価のために新たにMOSの作製
ラインを構成する場合であっても、多額の設備投資、広
い設置スペ−スを必要とせず、また、径の異なる複数種
のウェ−ハを処理する場合であっても複数種の装置・シ
ステムを保有する必要をなくし、また搬送系・試料台な
どの改装を必要としない、さらには、MOS酸化膜耐圧
評価結果のウェ−ハ製造工程への迅速なフィ−ドバック
を可能にする薄膜形成装置を提供することを目的として
いる。
達成するために本発明に係る薄膜形成装置(1)は、ウ
ェ−ハの品質評価のために作製されるMOSの電極形成
工程において使用される薄膜形成装置であって、ウェ−
ハを載置する試料台と、電極形状の開口部を有し、前記
試料台に載置されるウェ−ハ上に配置されるパタ−ニン
グ手段と、薄膜形成材料を供給するための供給手段とを
備えていることを特徴としている。
タ−ニング手段が電極形状の開口部を有しているので、
このパタ−ニング手段を反応室内の前記試料台上に置か
れた酸化膜の形成されたウェ−ハに接して配置させた
後、前記供給手段から薄膜形成材料を供給すれば、前記
酸化膜上には前記電極形状の開口部にのみ電極材料膜を
形成することができる(マスク成膜法)。このように上
記薄膜形成装置(1)によれば、成膜と同時にパタ−ニ
ング処理を施すことができることとなるので、従来パタ
−ニングに必要とされていた種々の装置・システムを不
要のものとすることができ、ウェ−ハの品質評価のため
に新たにMOSの作製ラインを構成する場合であって
も、多額の設備投資、広い設置スペ−スを必要としなく
なる。
は、上記薄膜形成装置(1)において、ウェ−ハを真空
状態で搬送する搬送系が装備されていることを特徴とし
ている。上記薄膜形成装置(2)によれば、前記試料台
上に置かれたウェ−ハの交換を前記搬送系を構成する搬
送ロボットによって真空状態のままで行うことができる
ので、ウェ−ハの連続処理が可能になる。
は、上記薄膜形成装置(2)において、前記パタ−ニン
グ手段に昇降機構が装備され、ウェ−ハの交換時、前記
パタ−ニング手段が前記試料台に載置された前記ウェ−
ハから離れて上方に移動し、前記搬送系を構成する搬送
ロボットにより真空状態を維持したままでウェ−ハの交
換が行われ、枚葉式で連続処理可能に構成されているこ
とを特徴としている。
タ−ニング手段が昇降機構を備えているので、ウェ−ハ
の交換時、前記パタ−ニング手段を前記試料台に載置さ
れた前記ウェ−ハから離れた上方に移動させておくこと
ができ、前記搬送ロボットにより真空状態を維持したま
までのウェ−ハの交換が行われ、枚葉式での連続処理が
可能となり、大量・中量のウェ−ハの処理にも支障を来
すことがない。また、MOS酸化膜耐圧評価結果のウェ
−ハ製造工程への迅速なフィ−ドバックを可能にする。
は、上記薄膜形成装置(1)〜(3)のいずれかにおい
て、スパッタリング装置、真空蒸着装置、又はプラズマ
CVD装置の中から選択された装置であることを特徴と
している。本発明はスパッタリング装置にのみ適用可能
なものではなく、その他、真空蒸着装置、プラズマCV
D装置等種々の薄膜形成装置に適用することができる。
は、上記薄膜形成装置(1)〜(4)のいずれかにおい
て、装置が本来処理対象としているウェ−ハよりも小径
のウェ−ハを保持可能な保持手段を備え、前記小径のウ
ェ−ハを処理する場合には、前記小径のウェ−ハを前記
保持手段に保持させた状態で供給することにより、径の
異なる複数種のウェ−ハであっても同時処理可能に構成
されていることを特徴としている。
本来処理対象としているウェ−ハよりも小径のウェ−ハ
を処理する場合、小径のウェ−ハを前記保持手段に保持
させて処理を施すことにより、装置が本来処理対象とし
ているウェ−ハよりも小径のウェ−ハであっても、同一
の装置で処理することが可能となり、径の異なる複数種
のウェ−ハを処理する場合においても複数種の異なる装
置を用意する必要をなくすことができる、あるいは装置
の改装を必要としなくなる。従って、径の異なる複数種
のウェ−ハを処理する場合におけるコストを大幅に削減
することができる。
の実施の形態を図面に基づいて説明する。本実施の形態
では、薄膜形成装置としてマグネトロンスパッタリング
装置を例に挙げて説明する。図1はマグネトロンスパッ
タリング装置の全体を模式的に示した平面部分断面図で
あり、図2はスパッタリング室(反応室)の要部を示す
断面図である。
これら2つのロ−ドロック室10にはカセット(図示せ
ず)に収容された酸化処理後のウェ−ハ2(図2)が供
給されるようになっている。これらロ−ドロック室10
はアライナ室11を介してどちらかが搬送室12に接続
されるようになっており、搬送室12にはウェ−ハ2を
把持する搬入用把持部14a、搬出用把持部14bを備
えた水平搬送ロボット14が装備されている。搬送室1
2のアライナ室11と対向する部分にはスパッタリング
室13が接続されている。これらロ−ドロック室10、
アライナ室11、水平搬送ロボット14が装備された搬
送室12を含んでウェ−ハ2を真空状態で搬送する搬送
系が構成されており、試料台4上に置かれたウェ−ハ2
の交換を前記搬送系を構成する水平搬送ロボット14に
よって真空状態のままで行うことができるようになって
いる。このため、ウェ−ハ2の枚葉式連続処理が可能に
なっている。
され、この試料台4上にはウェ−ハ2が載置されるよう
になっている。また試料台4に対向して試料台4の上方
には平板状の電極形成材料で構成されたタ−ゲット6が
配置され、このタ−ゲット6には直流電源5が接続され
ている。このタ−ゲット6の上方にはさらにマグネット
7が配置され、放電空間には電場と磁場とを同時にかけ
ることができるようになっており、また、スパッタリン
グ室13内にはタ−ゲット6をスパッタするためのAr
ガスの供給系(図示せず)が接続されている。
さらにウェ−ハ2に形成するMOS電極形状の開口部1
aを有するパタ−ニング手段(マスク)1が載置される
ようになっており、パタ−ニング手段1の周囲には下部
防着シ−ルド3が配設され、下部防着シ−ルド3の外周
部に昇降機構9が接続されている。下部防着シ−ルド3
の内周部にはパタ−ニング手段1の外周部に係合する鍔
部3aが形成されており、昇降機構9の駆動により下部
防着シ−ルド3が上下動し、下部防着シ−ルド3の上下
動に伴いパタ−ニング手段1が下部防着シ−ルド3に保
持されて上下動するように構成されている。
ており、パタ−ニング手段1はセラミック、あるいはS
US、インコネル等の金属を材料として構成されてお
り、パタ−ニング手段1にはウェ−ハ2に形成するMO
Sの電極形状に合わせて多数の開口部1aが形成されて
おり、開口部1aの周辺部にはスパッタされた成膜材料
粒子8のウェ−ハ2への到達を阻害しないようにテ−パ
−部1bが形成されている。
セットには、例えば13枚単位でウェ−ハ2の収容が可
能になっており、このカセットには通常1種類のウェ−
ハ2、例えば300mm径のウェ−ハ2しか収容できる
ようになっておらず、例えば200mm径のウェ−ハ2
を一緒に収容可能にはなっていない。
ロンスパッタリング装置には図4に示すウェ−ハ2より
も小径のウェ−ハを保持させるための保持手段16が装
備されており、この保持手段16は装置が本来処理対象
としているウェ−ハ2(例えば300mm径)よりも小
径(例えば200mm径)のウェ−ハを保持可能な保持
部16aを備え、その外径は300mm径に設定されて
いる。また、保持手段16の中央部には保持手段16か
ら小径のウェ−ハを回収するための透孔16cが形成さ
れ、保持手段16の外周部の1箇所にはウェ−ハ2に形
成されるノッチに合わせてノッチ16bが形成されてい
る。
スパッタリング装置においては、300mm径のウェ−
ハ2と同時に200mm径のウェ−ハを処理する必要が
ある場合にも、前記小径のウェ−ハを保持手段16の保
持部16aに保持させた状態で前記カセットに収納して
供給することにより、複数台の異なる装置を用意するこ
となく、あるいは改装することなく処理を施すことがで
きる構成となっている。
DCマグネトロンスパッタリング装置を使用してウェ−
ハ品質評価用MOSを作製する場合の作製工程を説明す
る。
室10に、酸化膜2aの形成された300mm径ウェ−
ハ2を、300mm径ウェ−ハ専用カセットに13枚セ
ットした後配置し、次にロ−ドロック室10を真空状態
にまで排気する。ロ−ドロック室10以外のアライナ室
11や搬送室12等は通常、常に真空状態に維持されて
いる。
水平搬送ロボット14は搬入用把持部14aをアライナ
室11を介して伸ばし、1枚目のウェ−ハ2をカセット
から取り出し、アライナ室11でウェ−ハ2のセンタリ
ングおよび角度補正を行った後、ウェ−ハ2をスパッタ
リング室13内の試料台4上に供給する。この時、スパ
ッタリング室13内に設置されているパタ−ニング手段
1は、昇降機構9の上昇に伴い、下部防着シ−ルド3の
鍔部3aに支持されて試料台4から離れて試料台4の上
方位置で保持されており、水平搬送ロボット14による
ウェ−ハ2の試料台4上への搬入を妨げることはない。
昇降機構9が駆動して下降し、パタ−ニング手段1を保
持していた下部防着シ−ルド3も、鍔部3aがウェ−ハ
2の高さ位置よりも低い位置になるまで下降するため、
パタ−ニング手段1はウェ−ハ2上に載置されることと
なる。
れると、Ar粒子のタ−ゲット6に対するスパッタに伴
い、タ−ゲット6の表面から成膜材料粒子8が飛び出
し、ウェ−ハ2の方向に向かって飛び出した成膜材料粒
子8がウェ−ハ2上に堆積して成膜が進行する。ウェ−
ハ2の表面はパタ−ニング手段1により覆われているの
で、ウェ−ハ2の表面で成膜材料粒子8が堆積できる部
分はパタ−ニング手段1の開口部1aに限られる。この
ため、MOSの電極形状にパタ−ニングされた状態で成
膜が行われることとなり、従来の成膜工程とパタ−ニン
グ工程とが同時に行われることとなる。
降機構9が駆動して上昇し、この上昇に伴い下部防着シ
−ルド3がパタ−ニング手段1を支持しながら上昇し、
パタ−ニング手段1は試料台4から離れて試料台4の上
方位置で保持されることとなる。このパタ−ニング手段
1の上昇に伴い、水平搬送ロボット14によるウェ−ハ
2の搬出が可能になり、水平搬送ロボット14の搬出用
把持部14bは、処理の終了した試料台4上にあるウェ
−ハ2をスパッタリング室13から搬出し、保持する。
先のウェ−ハ2の処理の間に、次に処理するウェ−ハ2
が搬入用把持部14aを用いてカセットから取り出さ
れ、アライナ室11でアライメント後、待機状態にあ
り、このウェ−ハ2がスパッタリング室13にすぐに搬
入される。その後、処理の終了した先のウェ−ハ2がロ
−ドロック室10にあるカセットに収納される。
と、再び昇降機構9が駆動して下降し、パタ−ニング手
段1を保持していた下部防着シ−ルド3も、鍔部3aが
ウェ−ハ2の高さ位置よりも低い位置になるまで下降
し、パタ−ニング手段1はウェ−ハ2上に載置され、ス
パッタリングプロセスが開始されることとなる。これら
の動作は一連の動作として行われ、すべて制御システム
(図示せず)によって制御され、複数枚のウェ−ハ2の
処理が連続的に行われる。
カセットに収納されたウェ−ハ2の処理が終了すると、
その後、他方のロ−ドロック室10にあるカセットに収
納されたウェ−ハ2の処理が引き続いて行われ、その間
に、先に処理が終了したウェ−ハ2が収容されたロ−ド
ロック室10が大気圧にパ−ジされ、ウェ−ハ2の入れ
替えが行われ、真空に排気される。従って、スパッタリ
ング室13の待機時間がなく連続して効率よく、複数の
ロット処理が行えることとなる。
パッタリング装置によれば、パタ−ニング手段1が電極
形状の開口部1aを有しているので、このパタ−ニング
手段1をスパッタリング室13内の試料台4上に置かれ
た酸化膜2aの形成されたウェ−ハ2上に接して配置さ
せた後、Arガスをスパッタリング室13内に供給して
タ−ゲット6をスパッタさせ、ウェ−ハ2に成膜材料粒
子8を供給すれば、酸化膜2a上には電極形状の開口部
1aにのみ電極材料膜を形成することができる(マスク
成膜法)。
ロンスパッタリング装置を使用すれば、電極材料膜の成
膜と同時にパタ−ニング処理を施すことができるので、
従来例えば n+ poly Si 電極作製の場合に必要とされて
いた poly Si CVD 炉、リン拡散炉、リンガラス除去シ
ステム、レジストコ−タ−、露光機、現像装置、polySi
エッチングシステム、レジスト除去システムなどの種
々の装置・システムを一切不要のものとすることができ
る。このため、ウェ−ハの品質評価のために新たにMO
Sの作製ラインを構成する場合であっても、多額の設備
投資、広い設置スペ−スを必要としなくなる。また、フ
ットプリントを抑制することができ、かつ、パタ−ニン
グ処理の各工程において必要とされていた原材料を不要
のものにすることができ、装置の保守点検項目も大幅に
削減することができる。さらに電極形成工程が大幅に短
縮できることから、MOS耐圧評価結果をウェ−ハ製造
工程へ迅速にフィ−ドバックすることが可能になる。
スパッタリング装置には、ウェ−ハ2を真空状態で搬送
する搬送系が装備されているので、試料台4上に置かれ
たウェ−ハ2の交換を前記搬送系を構成する水平搬送ロ
ボット14によって真空状態のままで行うことができ、
ウェ−ハ2の枚葉式連続処理が可能になる。
スパッタリング装置によれば、パタ−ニング手段1に昇
降機構9が装備されているので、ウェ−ハ2の交換時、
パタ−ニング手段1を試料台4に載置されたウェ−ハ2
から離れた上方に移動させておくことができ、水平搬送
ロボット14により真空状態を維持したままでウェ−ハ
2の交換を自動的に行わせることができ、大量・中量の
ウェ−ハ2の処理にも支障を来すことをなくすことがで
きる。
スパッタリング装置によれば、装置が本来処理対象とし
ているウェ−ハ2よりも小径のウェ−ハを保持手段16
に保持させて処理を施すことにより、装置が本来処理対
象としているウェ−ハ2よりも小径のウェ−ハであって
も、同一の装置で処理することができ、径の異なる複数
種のウェ−ハ2を処理する場合においても複数種の異な
る装置を用意する必要がなくなり、あるいは装置の改装
を必要としなくなり、大幅なコスト削減を図ることがで
きる。
は、薄膜形成装置としてマグネトロンスパッタリング装
置を例に挙げて説明したが、本発明に係る薄膜形成装置
は何らマグネトロンスパッタリング装置に限定されるも
のではなく、その他のスパッタリング装置、真空蒸着装
置、あるいはプラズマCVD装置等、種々の薄膜形成装
置にも同様に適用することができる。
置を使用して耐圧評価用MOSの電極形成を行った場合
の実施例および比較例を説明する。実施例1 図1に示した300mm径用のDCマグネトロンスパッ
タリング装置を使用してシリコンウェ−ハ2の品質評価
のための耐圧評価用MOSの電極形成を行った。
気に開放状態のロ−ドロック室10に、熱酸化膜2aを
形成済のシリコンウェ−ハ2を13枚セットした300
mm径ウェ−ハ専用カセットを供給した後、ロ−ドロッ
ク室10を真空状態に排気。この後は自動制御により、
電極の形成を行った。自動制御においては、まず水平搬
送ロボット14の搬入用把持部14aが1枚目のシリコ
ンウェ−ハ2をカセットから取り出し、アライナ室11
でシリコンウェ−ハ2のセンタリングおよび角度補正を
行う。
ング室13に搬入。この時、スパッタリング室13内に
配置されているパタ−ニング手段1は、試料台4の上方
位置にあり、水平搬送ロボット14の搬入用把持部14
aによるシリコンウェ−ハ2の搬入を妨げることはなか
った。シリコンウェ−ハ2が試料台4上に載置される
と、下部防着シ−ルド3が下降し、パタ−ニング手段1
は、シリコンウェ−ハ2上にセットされた。この後、ス
パッタリングプロセスが開始され、Al−1%Si−
0.5%Cuのタ−ゲット6表面から成膜材料粒子8が
供給され、開口部1aからの成膜が進行した。
部防着シ−ルド3が上昇してパタ−ニング手段1も同時
に上昇し、水平搬送ロボット14が、処理の終了したシ
リコンウェ−ハ2をスパッタリング室13から搬出し、
その後次に処理するシリコンウェ−ハ2を搬入した。こ
のシリコンウェ−ハ2が試料台4上に載置されると、再
び下部防着シ−ルド3が下降してパタ−ニング手段1が
シリコンウェ−ハ2上に載置されてスパッタリングプロ
セスが開始された。これら一連の動作はすべて自動制御
によって行われ、複数枚のシリコンウェ−ハ2の枚葉式
連続的処理がおこなわれた。
セラミックを材料として作製した。保持手段16の外周
部には、シリコンウェ−ハ2のノッチと同一形状のノッ
チ16bを作り、200mm径シリコンウェ−ハ用に2
00.5mm径の窪みの保持部16aを形成した。20
0mm径シリコンウェ−ハを保持手段16の保持部16
aに乗せた状態で、300mm径シリコンウェ−ハ専用
カセットにセットし、上記実施例1の場合と同様の手順
で電極の形成を実施した。
て、300mm径シリコンウェ−ハ2の場合と同様に、
保持手段16ごと200mm径シリコンウェ−ハが搬送
され、一連の処理が同様に実施された。このように、3
00mm径シリコンウェ−ハ2の専用カセットに、保持
手段16に乗せた、200mm径シリコンウェ−ハが混
在していても、処理は連続して行われることを確認する
ことができた。
来の装置を使用して図5に示した従来の方法に従い pol
y Si電極MOSを形成し、耐圧良品率(a)を求めた。
また、上記実施例1に係る装置を使用して実施例1に係
る手法でAl−1%Si−0.5%Cu電極MOSを形
成し、同様に耐圧良品率(b)を求めた。MOSの作製
手順は図5に示すフロ−チャ−トに従い行った。酸化膜
2aの形成は950℃のドライ酸化で行い、膜厚は25
nm、MOS面積は8mm2 に設定した。測定は0.5V
ステップで、各ステップでの電圧印加時間は0.5sec
の条件で行い、1mAでの電界が11MV/cm以上の
ものを良品と判定する Step Voltage (SV)法で評価し
た。これにより得られた良品率の相関関係を図6に示し
た。この結果から、簡素化された実施例に係る装置を使
用しても、従来と同等にシリコンウェ−ハの品質評価が
できることが実証された。
の全体を模式的に示した平面部分断面図である。
タリング室の要部を模式的に示した断面図である。
ニング手段を示した平面図である。
段を示した平面図である。
装置を使用したMOS作製フロ−との比較を示すフロ−
チャ−トである。
MOSの耐圧良品率の比較結果を示すグラフである。
Claims (5)
- 【請求項1】 ウェ−ハの品質評価のために作製される
MOSの電極形成工程において使用される薄膜形成装置
であって、 ウェ−ハを載置する試料台と、 電極形状の開口部を有し、前記試料台に載置されるウェ
−ハ上に配置されるパタ−ニング手段と、 薄膜形成材料を供給するための供給手段と、 を備えていることを特徴とする薄膜形成装置。 - 【請求項2】 ウェ−ハを真空状態で搬送する搬送系が
装備されていることを特徴とする請求項1記載の薄膜形
成装置。 - 【請求項3】 前記パタ−ニング手段に昇降機構が装備
され、ウェ−ハの交換時、前記パタ−ニング手段が前記
試料台に載置された前記ウェ−ハから離れて上方に移動
し、前記搬送系を構成する搬送ロボットにより真空状態
を維持したままでウェ−ハの交換が行われ、枚葉式で連
続処理可能に構成されていることを特徴とする請求項2
記載の薄膜形成装置。 - 【請求項4】 スパッタリング装置、真空蒸着装置、又
はプラズマCVD装置の中から選択された装置であるこ
とを特徴とする請求項1〜3のいずれかの項に記載の薄
膜形成装置。 - 【請求項5】 装置が本来処理対象としているウェ−ハ
よりも小径のウェ−ハを保持可能な保持手段を備え、前
記小径のウェ−ハを処理する場合には、前記小径のウェ
−ハを前記保持手段に保持させた状態で供給することに
より、径の異なる複数種のウェ−ハであっても同時処理
可能に構成されていることを特徴とする請求項1〜4の
いずれかの項に記載の薄膜形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000268847A JP2002075869A (ja) | 2000-09-05 | 2000-09-05 | 薄膜形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000268847A JP2002075869A (ja) | 2000-09-05 | 2000-09-05 | 薄膜形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002075869A true JP2002075869A (ja) | 2002-03-15 |
Family
ID=18755558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000268847A Pending JP2002075869A (ja) | 2000-09-05 | 2000-09-05 | 薄膜形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002075869A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131253A1 (ja) * | 2019-12-25 | 2021-07-01 | 株式会社Sumco | 気相成長装置 |
-
2000
- 2000-09-05 JP JP2000268847A patent/JP2002075869A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131253A1 (ja) * | 2019-12-25 | 2021-07-01 | 株式会社Sumco | 気相成長装置 |
JP2021103722A (ja) * | 2019-12-25 | 2021-07-15 | 株式会社Sumco | 気相成長装置 |
KR20220082032A (ko) * | 2019-12-25 | 2022-06-16 | 가부시키가이샤 사무코 | 기상 성장 장치 |
JP7205458B2 (ja) | 2019-12-25 | 2023-01-17 | 株式会社Sumco | 気相成長装置 |
KR102694811B1 (ko) * | 2019-12-25 | 2024-08-12 | 가부시키가이샤 사무코 | 기상 성장 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0511733B1 (en) | Removable shutter apparatus for a semiconductor process chamber | |
US8444869B1 (en) | Simultaneous front side ash and backside clean | |
JP4916140B2 (ja) | 真空処理システム | |
US20030098125A1 (en) | Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices | |
US20020062165A1 (en) | Vacuum processing apparatus and semiconductor manufacturing line using the same | |
JP2005039185A (ja) | 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置 | |
JPH03161929A (ja) | 連続処理エッチング方法及びその装置 | |
WO2000018979A9 (en) | Sputter deposition apparatus | |
EP1117850A1 (en) | Sputter deposition apparatus | |
US11538706B2 (en) | System and method for aligning a mask with a substrate | |
US20140069459A1 (en) | Methods and apparatus for cleaning deposition chambers | |
JP2004235456A (ja) | 成膜装置、成膜方法および半導体装置の製造方法 | |
EP0416646B1 (en) | Apparatus and method for processing substrates | |
US20220051921A1 (en) | Method for mask and substrate alignment | |
JPH11340208A (ja) | プラズマ処理方法 | |
JP2002075869A (ja) | 薄膜形成装置 | |
US11637004B2 (en) | Alignment module with a cleaning chamber | |
JP2003115518A (ja) | 基板処理装置 | |
JP2001250780A (ja) | 半導体製造装置におけるダミー基板の運用方法 | |
US6672819B1 (en) | Vacuum processing apparatus and semiconductor manufacturing line using the same | |
JPH09270450A (ja) | 真空処理装置 | |
JP2873761B2 (ja) | 半導体製造装置 | |
JP2004153185A (ja) | 基板処理方法 | |
KR100543441B1 (ko) | 반도체 웨이퍼 이송 장치의 포지션 설정 방법 및 그 장치 | |
JP2000091398A (ja) | 基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |