JP2002075784A - Thin-film capacitor, its manufacturing method and its mounting structure - Google Patents

Thin-film capacitor, its manufacturing method and its mounting structure

Info

Publication number
JP2002075784A
JP2002075784A JP2000264459A JP2000264459A JP2002075784A JP 2002075784 A JP2002075784 A JP 2002075784A JP 2000264459 A JP2000264459 A JP 2000264459A JP 2000264459 A JP2000264459 A JP 2000264459A JP 2002075784 A JP2002075784 A JP 2002075784A
Authority
JP
Japan
Prior art keywords
electrode
thin film
hole
film capacitor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000264459A
Other languages
Japanese (ja)
Inventor
Hiroyuki Fujimori
博行 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000264459A priority Critical patent/JP2002075784A/en
Publication of JP2002075784A publication Critical patent/JP2002075784A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a thin-film capacitor minimized in thickness from a board to an external terminal electrode (salient pole), a method for manufacturing the same and its mounting structure. SOLUTION: The thin-film capacitor comprises a capacitor body formed by coating a lower electrode 11, a thin-film dielectric layer 12 and an upper electrode 13 on the surface of an insulating board 1 having a plurality of through-holes 2 and second through-holes 3 penetrating in a board thickness direction, a first salient pole 15 embedded in a lower electrode 11 part on the hole 2, and a second salient pole 16 embedded in an upper electrode 13 part on the hole 3. The poles 15 and 16 are obtained by suction through the holes 2 and 3 before curing. This thin-film capacitor 10 is disposed underneath an IC chip 50.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜コンデンサに関
し、高周波ノイズのバイパス用、もしくは電源電圧の変
動防止用に供される、大容量・低インダクタンスの薄膜
コンデンサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film capacitor, and more particularly to a thin film capacitor having a large capacity and a low inductance, which is used for bypassing high-frequency noise or preventing fluctuation of a power supply voltage.

【0002】[0002]

【従来の技術】近年においては、電子機器の小型化、高
機能化に伴い、電子機器内に設置される電子部品にも小
型化、薄型化、高周波対応などの要求が強くなってきて
いる。
2. Description of the Related Art In recent years, as electronic devices have become smaller and more sophisticated, there has been a growing demand for electronic components installed in the electronic devices to be smaller, thinner, and compatible with high frequencies.

【0003】特に大量の情報を高速に処理する必要のあ
るコンピュータの高速デジタル回路では、パーソナルコ
ンピュータレベルにおいても、CPUチップ内のクロッ
ク周波数は100MHzから数百MHz、チップ間バス
のクロック周波数も30MHzから75MHzと高速化
が顕著である。
In particular, in a high-speed digital circuit of a computer which needs to process a large amount of information at high speed, the clock frequency in the CPU chip is from 100 MHz to several hundred MHz, and the clock frequency of the bus between chips is also from 30 MHz, even at the personal computer level. The high-speed operation is remarkable at 75 MHz.

【0004】また、IC回路の集積度が高まりチップ内
の素子数の増大につれ、消費電力を抑えるために電源電
圧は低下の傾向にある。これらIC回路の高速化、高密
度化、低電圧化に伴い、薄膜コンデンサ等の受動部品も
小型大容量化と併せて、高周波もしくは高速パルスに対
して優れた特性を示すことが必須になってきている。
As the degree of integration of IC circuits increases and the number of elements in a chip increases, the power supply voltage tends to decrease in order to suppress power consumption. As the speed, density, and voltage of these IC circuits increase, passive components such as thin-film capacitors must also exhibit excellent characteristics with respect to high-frequency or high-speed pulses, as well as miniaturization and large capacity. ing.

【0005】一方、IC回路の高速動作に伴う諸問題は
各素子の小型化よりも一層深刻な問題である。このう
ち、薄膜コンデンサの役割である高周波ノイズの除去機
能において特に重要となるのは、論理回路の同時切り替
えが同時に発生したときに生ずる電源電圧の瞬間的な低
下を、薄膜コンデンサに蓄積されたエネルギーを瞬時に
供給することにより低減する機能である。いわゆるデカ
ップリング薄膜コンデンサである。
On the other hand, various problems associated with the high-speed operation of the IC circuit are more serious than miniaturization of each element. Of these, the most important in the function of removing high-frequency noise, which is the role of the thin film capacitor, is that the instantaneous drop in the power supply voltage that occurs when simultaneous switching of logic circuits occurs at the same time is the energy stored in the thin film capacitor. Is a function to reduce by supplying instantaneously. This is a so-called decoupling thin film capacitor.

【0006】デカップリング薄膜コンデンサに要求され
る性能は、クロック周波数よりも速い負荷部の電流変動
に対して、いかにすばやく電流を供給できるかにある。
従って、100MHzから1GHzにおける周波数領域
に対して薄膜コンデンサとして確実に機能しなければな
らない。
The performance required of a decoupling thin film capacitor is how quickly current can be supplied in response to a current fluctuation in a load section faster than a clock frequency.
Therefore, it must function reliably as a thin film capacitor in the frequency range from 100 MHz to 1 GHz.

【0007】しかし、実際の薄膜コンデンサ素子は静電
容量成分の他に、抵抗成分、インダクタンス成分を持
つ。容量成分のインピーダンスは周波数増加とともに減
少し、インダクタンス成分は周波数の増加とともに増大
する。このため、動作周波数が高くなるにつれ、素子の
持つインダクタンスが供給すべき過渡電流を制限してし
まい、ロジック回路側の電源電圧の瞬時低下、または新
たな電圧ノイズを発生させてしまう。結果として、ロジ
ック回路上のエラーを引き起こしてしまう。
However, an actual thin film capacitor element has a resistance component and an inductance component in addition to the capacitance component. The impedance of the capacitance component decreases with increasing frequency, and the inductance component increases with increasing frequency. For this reason, as the operating frequency increases, the inductance of the element limits the transient current to be supplied, which causes an instantaneous decrease in the power supply voltage on the logic circuit side or new voltage noise. As a result, an error occurs in the logic circuit.

【0008】特に最近のIC回路は総素子数の増大によ
る消費電力増大を抑えるために電源電圧は低下してお
り、電源電圧の許容変動幅も小さくなっている。従っ
て、高速動作時の電圧変動幅を最小に抑えるため、デカ
ップリング薄膜コンデンサ素子自身の持つインダクタン
スを減少させることが非常に重要である。
In particular, in recent IC circuits, the power supply voltage has been reduced in order to suppress an increase in power consumption due to an increase in the total number of elements, and the allowable fluctuation range of the power supply voltage has been reduced. Therefore, it is very important to reduce the inductance of the decoupling thin film capacitor element itself in order to minimize the voltage fluctuation width during high-speed operation.

【0009】インダクタンスを減少させる方法として、
図10に示すような薄膜コンデンサが提案されている。
As a method of reducing the inductance,
A thin film capacitor as shown in FIG. 10 has been proposed.

【0010】同図によれば、絶縁基板90上に、下部電
極91、薄膜誘電体層92、上部電極93が積層された
コンデンサ本体が形成され、さらに、このコンデンサ本
体を絶縁保護層94で被覆していた。
Referring to FIG. 1, a capacitor body in which a lower electrode 91, a thin film dielectric layer 92, and an upper electrode 93 are laminated on an insulating substrate 90 is formed, and the capacitor body is covered with an insulating protective layer 94. Was.

【0011】ここで、第1の外部端子電極95は、コン
デンサ本体の絶縁保護層94から露出された下部電極9
1の一部(延出部)91a上に、半田バンプなどを配置
して構成していた。また、第2の外部端子電極96は、
上部電極93の一部がコンデンサ本体の絶縁保護層94
から露出された上部電極93の一部上に、半田バンプな
どを配置して構成していた。なお、低インダクタンス化
のために、第1及び第2の外部端子電極95、96を複
数且つ互いに隣接するように交互に配置されていた。
Here, the first external terminal electrode 95 is connected to the lower electrode 9 exposed from the insulating protection layer 94 of the capacitor body.
On one part (extending portion) 91a, solder bumps and the like are arranged. Further, the second external terminal electrode 96 is
Part of the upper electrode 93 serves as an insulating protective layer 94 of the capacitor body.
In this configuration, solder bumps and the like are arranged on a part of the upper electrode 93 exposed from the substrate. In order to reduce the inductance, a plurality of first and second external terminal electrodes 95 and 96 are alternately arranged so as to be adjacent to each other.

【0012】第1及び第2の外部端子電極95、96を
所定間隔で交互に配置するために、第1及び第2の外部
端子電極95、96間の電流を均等に分流させていた。
In order to alternately arrange the first and second external terminal electrodes 95 and 96 at a predetermined interval, the current between the first and second external terminal electrodes 95 and 96 is equally divided.

【0013】そして、このように薄膜コンデンサを、I
Cチップが実装された実装基板上に、ICチップの近傍
に配置していた。
Then, the thin film capacitor thus obtained is
On the mounting board on which the C chip is mounted, it is arranged near the IC chip.

【0014】[0014]

【発明が解決しようとする課題】薄膜コンデンサにおい
ては、第1及び第2の外部端子電極95、96は、下部
電極91の一部または上部電極93の一部の上に載置さ
れているため、上部電極93上に、第1及び第2の外部
端子電極95、96の高さ相当分だけ突出することにな
る。
In the thin film capacitor, the first and second external terminal electrodes 95 and 96 are mounted on a part of the lower electrode 91 or a part of the upper electrode 93. Protruding above the upper electrode 93 by an amount corresponding to the height of the first and second external terminal electrodes 95 and 96.

【0015】したがって、外部端子電極95、96とし
て直径が100μm程度のボールグリッドを用いた場
合、薄膜コンデンサ全体の厚みは、基板41の厚み(例
えば、250μm)、コンデンサ本体の厚み(下部電極
+薄膜誘電体層+上部電極=1μm)、外部端子電極の
厚み(ボールグリッドの直径100μm)がそれぞれ加
算され、全体が約350μm程度となり、薄膜化に限界
があった。また、外部端子電極95、96を厚み20μ
mの導電性ペーストの塗布・硬化させた場合、全体が約
270μmとなってしまう。全体が約270〜350μ
m程度では、このコンデンサをICチップとは別体に実
装基板上に併設しなくてはならなかった。
Therefore, when a ball grid having a diameter of about 100 μm is used as the external terminal electrodes 95 and 96, the thickness of the entire thin film capacitor is the thickness of the substrate 41 (for example, 250 μm) and the thickness of the capacitor body (lower electrode + thin film). The thickness of the dielectric layer + upper electrode = 1 μm) and the thickness of the external terminal electrode (diameter of the ball grid 100 μm) are each added, and the total thickness is about 350 μm. In addition, the external terminal electrodes 95 and 96 have a thickness of 20 μm.
When the conductive paste of m is applied and cured, the whole becomes about 270 μm. The whole is about 270-350μ
For about m, this capacitor had to be provided separately on the mounting board separately from the IC chip.

【0016】すなわち、この薄膜コンデンサをICチッ
プに接続すべく、実装基板上に配置した場合、薄膜コン
デンサとICチップとを併設配置させる必要があり、I
Cチップの突起電極と薄膜コンデンサの外部端子電極9
5、96間の配線パターンの距離に違いが発生し、全体
の配線パターンにおいて低インダクタンス化が困難であ
った。
That is, when this thin-film capacitor is arranged on a mounting board to be connected to an IC chip, it is necessary to arrange the thin-film capacitor and the IC chip side by side.
Projection electrode of C chip and external terminal electrode 9 of thin film capacitor
There was a difference in the distance between the wiring patterns 5 and 96, and it was difficult to reduce the inductance of the entire wiring pattern.

【0017】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、基板から外部端子電極(突出
電極)までの厚みを極小化した薄膜コンデンサ及びその
製造法を提供することにある。
The present invention has been devised in view of the above-mentioned problems, and an object of the present invention is to provide a thin film capacitor in which the thickness from a substrate to an external terminal electrode (protruding electrode) is minimized, and a method of manufacturing the same. It is in.

【0018】また、この薄膜コンデンサを用いて、IC
チップ上に実装するにあたり、ICチップとの間で低イ
ンダクタンス化が可能な実装構造を提供することにあ
る。
Further, using this thin film capacitor, an IC
An object of the present invention is to provide a mounting structure capable of reducing the inductance between the IC chip and the IC chip when mounting on a chip.

【0019】[0019]

【課題を解決するための手段】第1の発明は、基板厚み
方向を貫く複数の第1の貫通穴及び第2の貫通穴を有す
る絶縁基板の表面に、前記第1の貫通穴の表面開口を被
覆する下部電極、薄膜誘電体層、前記第2の貫通穴の表
面開口を被覆する上部電極、絶縁保護層を順次被着形成
して成るコンデンサ本体を配置するとともに、前記コン
デンサ本体の上面で、前記前記第1の貫通穴の表面開口
上に一部が前記下部電極に埋入している第1の突出電極
を、前記第2の貫通穴の表面開口上に一部が上部電極に
埋入している第2の突出電極を形成したことを特徴とす
る薄膜コンデンサである。
According to a first aspect of the present invention, there is provided an insulating substrate having a plurality of first through holes and second through holes penetrating in a thickness direction of the substrate. A lower electrode covering the thin film dielectric layer, an upper electrode covering the surface opening of the second through-hole, and a capacitor body formed by sequentially forming an insulating protective layer are arranged, and the upper surface of the capacitor body is A first protruding electrode partially embedded in the lower electrode on the surface opening of the first through-hole, and partially embedded in the upper electrode on the surface opening of the second through-hole; A thin film capacitor comprising a second protruding electrode inserted therein.

【0020】第2の発明は、基板厚み方向を貫く複数の
第1の貫通穴及び第2の貫通穴を有する絶縁基板の表面
に、前記第1の貫通穴の表面開口を閉塞し、且つ前記第
2の貫通穴の表面開口を露出するように下部電極を被着
形成する工程と、前記下部電極上に、前記第1の貫通穴
の表面開口に位置する下部電極表面を露出し、且つ前記
第2の貫通穴の表面開口を露出するように、前記薄膜誘
電体層を被着形成する工程と、前記薄膜誘電体層上に、
前記第1の貫通穴の表面開口に位置する下部電極表面を
露出し、且つ前記第2の貫通穴の表面開口を閉塞する前
記上部電極を被着形成する工程と、前記第1の貫通穴の
表面開口に位置する下部電極表面及び第2の貫通穴の表
面開口に位置する上部電極表面を露出する絶縁保護層を
形成する工程と、前記絶縁保護層から各電極が露出する
領域に、突出電極となる導体部材を配する工程と、前記
第1及び第2の貫通穴の裏面開口から吸引して、前記導
体部材の一部を各電極に埋入させるとともに、硬化させ
て、突出電極とする工程と、を含む薄膜コンデンサの製
造方法である。
According to a second aspect of the present invention, a surface opening of the first through-hole is closed on a surface of an insulating substrate having a plurality of first through-holes and second through-holes penetrating in the thickness direction of the substrate. Forming a lower electrode so as to expose a surface opening of the second through hole; and exposing a lower electrode surface located at the surface opening of the first through hole on the lower electrode; Forming the thin film dielectric layer so as to expose a surface opening of the second through hole; and
A step of exposing a surface of a lower electrode located at a surface opening of the first through hole and forming an upper electrode to close a surface opening of the second through hole; Forming an insulating protective layer exposing a lower electrode surface located at the surface opening and an upper electrode surface located at the surface opening of the second through hole; and forming a protruding electrode in a region where each electrode is exposed from the insulating protective layer. Arranging a conductor member to be formed, and sucking from the back surface openings of the first and second through holes, embedding a part of the conductor member in each electrode, and curing to form a protruding electrode. And a method for producing a thin film capacitor.

【0021】第3の発明は、実装面に突起電極を有する
ICチップと前記薄膜コンデンサとを、少なくとも表面
に配線パターンを有する実装基板上に実装する構造にお
いて、前記薄膜コンデンサは、前記ICチップの前記突
起電極に囲まれた領域の実装基板上に配置されるととも
に、前記薄膜コンデンサの突出電極とICチップの突起
電極とが前記配線パターンを介して接続されて成ること
を特徴とする薄膜コンデンサの実装構造である。
According to a third aspect of the present invention, there is provided a structure in which an IC chip having a projecting electrode on a mounting surface and the thin film capacitor are mounted on a mounting substrate having a wiring pattern on at least a surface thereof, wherein the thin film capacitor is The thin-film capacitor is arranged on the mounting substrate in a region surrounded by the projecting electrodes, and the projecting electrodes of the thin-film capacitor and the projecting electrodes of the IC chip are connected via the wiring pattern. The mounting structure.

【作用】本発明の薄膜コンデンサでは、絶縁基板の厚み
方向に貫く少なくとも第1及び第2の貫通穴が形成され
て、その一方主面にコンデンサ本体が形成されている。
そして、この第1の貫通穴の表面開口上に位置する下部
電極の一部には、下部電極に陥没した第1の突出電極が
配置されている。また、この第2の貫通穴の表面開口上
に位置する上部電極の一部には、上部電極に陥没した第
2の突出電極が配置されている。
In the thin film capacitor according to the present invention, at least first and second through holes are formed penetrating in the thickness direction of the insulating substrate, and a capacitor main body is formed on one main surface thereof.
Then, a first protruding electrode depressed in the lower electrode is arranged in a part of the lower electrode located on the surface opening of the first through hole. Further, a second protruding electrode depressed in the upper electrode is arranged on a part of the upper electrode located on the surface opening of the second through hole.

【0022】したがって、従来に比較して突出電極が陥
没された分だけが、突出電極の突出量が減少し、薄膜コ
ンデンサ全体の厚みが減少して、低背化された薄膜コン
デンサが達成できる。
Therefore, the protrusion amount of the protruding electrode is reduced only by the portion where the protruding electrode is depressed as compared with the related art, and the overall thickness of the thin film capacitor is reduced, so that a thin film capacitor having a reduced height can be achieved.

【0023】たとえば、突出電極の表面を実質的に絶縁
保護層の表面より若干突出させた突出電極とすることが
できる。すなわち、基板250μm、素子部(下部電極
+薄膜誘電体層+上部電極)1μm、保護膜部5μmの
他に、第1及び第2の端子電極の厚み10μmのみとな
る。このため、トータルの厚みを約260μmにするこ
とができる。
For example, the protruding electrode may be a protruding electrode whose surface is slightly protruded from the surface of the insulating protective layer. That is, in addition to the substrate 250 μm, the element portion (lower electrode + thin film dielectric layer + upper electrode) 1 μm, the protective film portion 5 μm, the first and second terminal electrodes only have a thickness of 10 μm. Therefore, the total thickness can be reduced to about 260 μm.

【0024】また、本発明の薄膜コンデンサの製造方法
においては、第1及び第2の貫通穴が形成されてなる絶
縁基板を用いて、第1の突出電極、第2の突出電極とな
る導体部材を配置して、その後、第1の貫通穴の裏面開
口から下部電極上に配置された状態の導体部材を吸引し
て、この第1の突出電極となる導体部材を下部電極の一
部に陥没させることができる。また、第2の貫通穴の裏
面開口から上部電極上に配置された状態の導体部材を吸
引して、この第2の突出電極となる導体部材を上部電極
の一部に陥没させることができる。
In the method for manufacturing a thin film capacitor according to the present invention, a conductor member serving as a first protruding electrode and a second protruding electrode is formed by using an insulating substrate having first and second through holes formed therein. Is disposed, and then the conductor member disposed on the lower electrode is sucked from the back surface opening of the first through hole, and the conductor member serving as the first protruding electrode is depressed into a part of the lower electrode. Can be done. Further, the conductor member disposed on the upper electrode is sucked from the back surface opening of the second through hole, and the conductor member serving as the second protruding electrode can be depressed in a part of the upper electrode.

【0025】これにより、第1及び第2の突出電極の突
出量を任意に制御できるため、絶縁保護層の表面と同一
または若干突出させるようにすることもできる。
Thus, the amount of protrusion of the first and second protruding electrodes can be arbitrarily controlled, so that the protrusion can be made equal to or slightly protrude from the surface of the insulating protective layer.

【0026】すなわち、非常に簡単に、低背化された薄
膜コンデンサが製造することができる。
That is, a thin-film capacitor with a reduced height can be manufactured very easily.

【0027】このように、全体の薄膜コンデンサの全体
の厚みを非常に薄く、たとえば、安定的に300μm未
満とすることができるため、例えは、ボールグリッドに
よって突起電極を形成したICチップとともに、実装基
板に配置するにあたり、突起電極により形成されるIC
チップと実装基板との間隙内、すなわち、ICチップの
下部に薄膜コンデンサを配置することができる。これに
より、薄膜コンデンサの突出電極から、ICチップの突
起電極までが実質的に放射状に延出するため、実装基板
において、その間の配線パターンを最短距離として、し
かも、それぞれの配線パターンの距離の差を減少させる
ことができる。
As described above, the entire thickness of the entire thin film capacitor can be made extremely thin, for example, stably smaller than 300 μm. Therefore, for example, the mounting is performed together with the IC chip having the protruding electrodes formed by the ball grid. ICs formed by protruding electrodes when placed on a substrate
The thin film capacitor can be arranged in the gap between the chip and the mounting board, that is, below the IC chip. As a result, since the protruding electrodes of the thin film capacitor and the protruding electrodes of the IC chip extend substantially radially, the wiring pattern between them is made the shortest distance on the mounting board, and the difference between the distances of the respective wiring patterns is reduced. Can be reduced.

【0028】したがって、第1の突出電極、第2の突出
電極の形成位置による低インダクタス化された薄膜コン
デンサを、低インダクタンス状態で実装基板上に実装す
ることができる。
Therefore, the thin-film capacitor having a reduced inductance due to the positions where the first projecting electrode and the second projecting electrode are formed can be mounted on the mounting board in a low inductance state.

【0029】[0029]

【発明の実施の形態】以下、本発明の薄膜コンデンサ、
その製造方法及び実装構造を図面に用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a thin film capacitor of the present invention,
The manufacturing method and the mounting structure will be described with reference to the drawings.

【0030】図1は本発明の薄膜コンデンサの断面図で
あり、図2〜図8は、薄膜コンデンサの製造方法の各主
要工程における平面図である。
FIG. 1 is a sectional view of a thin film capacitor according to the present invention, and FIGS. 2 to 8 are plan views showing main steps of a method of manufacturing the thin film capacitor.

【0031】本発明の薄膜コンデンサは、図1に示すよ
うに、絶縁基板1の一方主面に、下部電極11、薄膜誘
電体層12、上部電極13、絶縁保護層14がそれぞれ
積層されて構成されたコンデンサ本体10が形成されて
いる。
As shown in FIG. 1, the thin-film capacitor of the present invention is formed by laminating a lower electrode 11, a thin-film dielectric layer 12, an upper electrode 13, and an insulating protective layer 14 on one main surface of an insulating substrate 1. The formed capacitor body 10 is formed.

【0032】絶縁基板1は、図2に示すように、例え
ば、アルミナなどのセラミック材料から成り、絶縁基板
1には、厚み方向に貫く2種類の貫通穴2、3が形成さ
れている。具体的には、絶縁基板1となるグリーンシー
トの状態でパンチングより形成される。
As shown in FIG. 2, the insulating substrate 1 is made of, for example, a ceramic material such as alumina. The insulating substrate 1 has two types of through holes 2, 3 penetrating in the thickness direction. Specifically, it is formed by punching in a state of a green sheet to be the insulating substrate 1.

【0033】この2種類の貫通穴2、3とは、例えば絶
縁基板1の外周部付近に、配置される第2の貫通穴3
と、絶縁基板1の中央部付近で、第2の貫通穴3に囲ま
れた第1の貫通穴2とから成る。
The two types of through-holes 2 and 3 are, for example, second through-holes 3 arranged near the outer peripheral portion of the insulating substrate 1.
And a first through hole 2 surrounded by a second through hole 3 near the center of the insulating substrate 1.

【0034】そして、このような絶縁基板1の一方主
面、例えば、表面の中央部付近には、第1の貫通穴2の
表面開口を被覆するように、下部電極11が被着形成さ
れている。この下部電極11は、第1の貫通穴2の表面
開口を被覆し、且つ絶縁基板1の外周部付近に形成した
第2の貫通穴3を露出するように形成される。たとえ
ば、図3に示すように、第2の貫通穴3が露出するよう
に開口部11bが形成されている。
A lower electrode 11 is formed on one main surface of the insulating substrate 1, for example, near the center of the surface so as to cover the surface opening of the first through hole 2. I have. The lower electrode 11 is formed so as to cover the surface opening of the first through hole 2 and to expose the second through hole 3 formed near the outer peripheral portion of the insulating substrate 1. For example, as shown in FIG. 3, the opening 11b is formed so that the second through hole 3 is exposed.

【0035】また、絶縁基板1の下部電極11上には、
薄膜誘電体層12が被着形成されている。この薄膜誘電
体層12は、図4に示すように第1の貫通穴2上の下部
電極11部分を露出する開口部12aを有し、また、第
2の貫通穴3を露出する開口部12bを有している。
On the lower electrode 11 of the insulating substrate 1,
A thin film dielectric layer 12 is deposited. As shown in FIG. 4, the thin film dielectric layer 12 has an opening 12a for exposing the lower electrode 11 on the first through hole 2, and an opening 12b for exposing the second through hole 3. have.

【0036】また、薄膜誘電体層12上には上部電極1
3が被着形成されている。この上部電極13は、図5に
示すように、第2の貫通穴3の表面開口を被覆し、且つ
薄膜誘電体層12の開口部12aを露出するように形成
されている。すなわち、薄膜誘電体層12の開口部12
aを露出する開口部13aからは、第1の貫通穴2上に
位置する下部電極11の一部が露出していることにな
る。
The upper electrode 1 is formed on the thin film dielectric layer 12.
3 is formed. As shown in FIG. 5, the upper electrode 13 is formed so as to cover the surface opening of the second through hole 3 and to expose the opening 12a of the thin film dielectric layer 12. That is, the opening 12 of the thin film dielectric layer 12
A part of the lower electrode 11 located on the first through-hole 2 is exposed from the opening 13a exposing a.

【0037】さらに、上部電極13上には、絶縁保護層
14が形成されている。この絶縁保護層14は、図6に
示すように、第1の貫通穴2上に位置する下部電極11
の一部を露出する開口部14aが形成されている。
Further, on the upper electrode 13, an insulating protective layer 14 is formed. As shown in FIG. 6, the insulating protection layer 14 is formed on the lower electrode 11 positioned on the first through hole 2.
The opening 14a exposing a part of the opening is formed.

【0038】また、第2の貫通穴3上に位置する上部電
極13の一部を露出する開口部14bが形成されてい
る。
Further, an opening 14b exposing a part of the upper electrode 13 located on the second through hole 3 is formed.

【0039】さらに、絶縁保護層14の複数の開口部1
4a、14bには、突出電極15、16が形成されてい
る。
Further, the plurality of openings 1 of the insulating protection layer 14 are formed.
Protruding electrodes 15 and 16 are formed on 4a and 14b.

【0040】突出電極15は、保持層14の開口部14
aを介して、下部電極11の一部に接続する。尚、突出
電極15は、絶縁保護層14の中央部付近に等間隔に矩
形状に配列されている。また、突出電極16は、保持層
14の開口部14bを介して、上部電極13の一部に接
続する。尚、突出電極16は、絶縁保護層14の外周部
付近に突出電極15を取り囲むように等間隔に矩形状に
配列されている。
The protruding electrode 15 is connected to the opening 14 of the holding layer 14.
a, it is connected to a part of the lower electrode 11. The protruding electrodes 15 are arranged in a rectangular shape at equal intervals near the center of the insulating protective layer 14. The protruding electrode 16 is connected to a part of the upper electrode 13 via the opening 14b of the holding layer 14. The protruding electrodes 16 are arranged in a rectangular shape at equal intervals so as to surround the protruding electrodes 15 near the outer peripheral portion of the insulating protective layer 14.

【0041】ここで、本発明の薄膜コンデンサにおい
て、突出電極15はその一部が、下部電極11の一部に
陥没するように配置されており、突出電極16はその一
部が、上部電極13の一部に陥没するように配置されて
いる。
Here, in the thin film capacitor of the present invention, the protruding electrode 15 is disposed so that a part thereof is depressed in a part of the lower electrode 11, and the protruding electrode 16 is partially disposed so as to correspond to the upper electrode 13. It is arranged to sink into a part of it.

【0042】このような構成により、突出電極15、1
6が、絶縁保護層14から突出する量がきわめて小さい
突出量となっている。
With such a configuration, the protruding electrodes 15, 1
6 has a very small amount of protrusion from the insulating protective layer 14.

【0043】以上のように、下部電極11と上部電極1
3とによって挟まれた薄膜誘電体層12により、下部電
極11と上部電極13との間で所定容量成分が発生する
ことになる。
As described above, the lower electrode 11 and the upper electrode 1
3 causes a predetermined capacitance component to be generated between the lower electrode 11 and the upper electrode 13.

【0044】そして、実際には、下部電極11に接続す
る複数の突出電極15と、上部電極13に接続する複数
の突出電極16とから導出される。
In practice, the plurality of protruding electrodes 15 connected to the lower electrode 11 and the plurality of protruding electrodes 16 connected to the upper electrode 13 are derived.

【0045】そして、この突出電極15、16との間の
電流流れ方向が、放射状となり、その電流経路が非常に
短くなるため、低インダクタンス化が可能となる。
The direction of current flow between the protruding electrodes 15 and 16 is radial, and the current path is very short, so that low inductance can be achieved.

【0046】上述の絶縁基板1の第1及び第2の貫通穴
2、3の直径は、300μm以上であることが望まし
い。また、絶縁基板1の厚みは50〜250μmである
ことが望ましい。これは、絶縁基板1の厚みが小さくな
ると強度が低下し、厚みが大きくなると、薄膜コンデン
サとしての薄型化の効果がなくなることによる。
The diameter of the first and second through holes 2 and 3 of the insulating substrate 1 is desirably 300 μm or more. Further, the thickness of the insulating substrate 1 is desirably 50 to 250 μm. This is because if the thickness of the insulating substrate 1 is reduced, the strength is reduced, and if the thickness is increased, the effect of reducing the thickness of the thin film capacitor is lost.

【0047】また、コンデンサ本体10(下部電極1
1、薄膜誘電体層12、上部電極13の厚みは、0.5
〜2.0μmであることが望ましい。また、保護膜14
の厚みは、2〜10μmであることが望ましい。さら
に、突出電極15、16は、厚み5〜15μmに形成さ
れることが望ましい。
The capacitor body 10 (lower electrode 1)
1. The thickness of the thin film dielectric layer 12 and the upper electrode 13 is 0.5
It is preferable that the thickness be 2.0 μm. Also, the protective film 14
Is preferably 2 to 10 μm. Further, it is desirable that the protruding electrodes 15 and 16 are formed to have a thickness of 5 to 15 μm.

【0048】これらは、厚みが薄くなると各電極11、
13、薄膜誘電体層12などの被着形成が不安定にな
る。また、各電極11、13、薄膜誘電体層12の厚み
が厚くなると、当然全体の厚みが厚くなり、薄膜コンデ
ンサとしての作用が減少する。
When these electrodes become thinner, each of the electrodes 11,
13, the deposition of the thin film dielectric layer 12 becomes unstable. Also, when the thickness of each of the electrodes 11, 13 and the thin film dielectric layer 12 increases, the overall thickness naturally increases, and the action as a thin film capacitor decreases.

【0049】また、製造工程の効率化のために、絶縁基
板1を、例えば、大型絶縁基板により得ることが望まし
い。すなわち、貫通穴2、3の形成が、各下部電極1
1、21、薄膜誘電体層12、上部電極13、さらに絶
縁保護層14の形成を、複数の素子領域に跨がって形成
でき、最終工程で、この大型基板を各素子領域に応じ
て、切断や分割を行うことができる。
In order to increase the efficiency of the manufacturing process, it is desirable that the insulating substrate 1 is made of, for example, a large insulating substrate. That is, the formation of the through-holes 2 and 3 depends on each of the lower electrodes 1.
1, 21, the thin film dielectric layer 12, the upper electrode 13, and the insulating protective layer 14 can be formed over a plurality of element regions. In the final step, this large substrate is formed according to each element region. Cutting and splitting can be performed.

【0050】この絶縁基板1は、大型のセラミックグリ
ーンシートの各素子領域となる部位に、第1の貫通穴
2、第2の貫通穴3となる貫通孔をパンチ、レーザー等
により加工して焼成処理することにより形成することが
できる。
The insulating substrate 1 is formed by forming first through-holes 2 and second through-holes 3 at portions to be each element region of a large ceramic green sheet by punching, laser or the like, and firing. It can be formed by processing.

【0051】上述の絶縁基板1としては、アルミナ、サ
ファイア、MgO単結晶、SrTiO3単結晶が用いら
れる。特に、薄膜との反応性が小さく、安価で強度が大
きく、かつ金属薄膜の結晶性という点からアルミナ、サ
ファイアが望ましい。
As the above-mentioned insulating substrate 1, alumina, sapphire, MgO single crystal, and SrTiO 3 single crystal are used. In particular, alumina and sapphire are desirable in that they have low reactivity with the thin film, are inexpensive, have high strength, and are crystalline of the metal thin film.

【0052】また、下部電極11、上部電極13は、白
金(Pt)、金(Au)、パラジウム(Pd)、銅(C
u)薄膜等があり、これらのうちでも白金(Pt)と金
(Au)薄膜や低抵抗の銅(Cu)薄膜が最適である。
Pt、Auは誘電体との反応性が小さく、また酸化され
にくい為、誘電体との界面に低誘電率相が形成されにく
い為である。
The lower electrode 11 and the upper electrode 13 are made of platinum (Pt), gold (Au), palladium (Pd), copper (C
u) thin films and the like, and among these, platinum (Pt) and gold (Au) thin films and low-resistance copper (Cu) thin films are most suitable.
This is because Pt and Au have low reactivity with the dielectric and are hardly oxidized, so that a low dielectric constant phase is hardly formed at the interface with the dielectric.

【0053】さらに、薄膜誘電体層12は、高周波領域
において高誘電率を有するものである。また、薄膜誘電
体層12は、例えば、金属元素としてPb、Mg、Nb
を含むペロブスカイト型複合酸化物結晶からなる誘電体
薄膜であって、測定周波数300MHz(室温)での比
誘電率が1000以上の誘電体薄膜が望ましい。
Further, the thin film dielectric layer 12 has a high dielectric constant in a high frequency range. The thin film dielectric layer 12 is made of, for example, Pb, Mg, Nb as a metal element.
Preferably, the dielectric thin film is a dielectric thin film made of a perovskite-type composite oxide crystal containing, and has a relative dielectric constant of 1000 or more at a measurement frequency of 300 MHz (room temperature).

【0054】尚、本発明においてはPb、Mg、Nbを
含むペロブスカイト型複合酸化物結晶からなる誘電体薄
膜以外の例えば、Ba、Tiを含むペロブスカイト型複
合酸化物結晶、PZT、PLZT、SrTiO3 、Ta
25等でもよい。このような薄膜誘電体層12、22
は、PVD法、CVD法、ゾルゲル法等の公知の方法に
より作製される。
In the present invention, other than a dielectric thin film composed of a perovskite-type composite oxide crystal containing Pb, Mg and Nb, for example, a perovskite-type composite oxide crystal containing Ba and Ti, PZT, PLZT, SrTiO 3 , Ta
2 O 5 or the like may be used. Such thin film dielectric layers 12, 22
Is manufactured by a known method such as a PVD method, a CVD method, and a sol-gel method.

【0055】突出電極15、16は、半田ペーストの加
熱処理により、また、銀系導電性ペーストの塗布、焼き
付けにより形成される。その材質は銀・パラジウム合
金、銅、ニッケル、金、半田、あるいはこれらにニッケ
ル・半田等のメッキを施したものである。
The protruding electrodes 15 and 16 are formed by heating the solder paste or by applying and baking a silver-based conductive paste. The material is silver / palladium alloy, copper, nickel, gold, solder, or a material obtained by plating these with nickel / solder.

【0056】また、突出電極15、16を下部電極11
や上部電極13に陥没させる方法としては、突出電極1
5、16を硬化させる前において、絶縁基板1の第1の
貫通穴2を利用して、絶縁基板1の裏面側から吸引処理
を行い、第1の突出電極15を下部電極11に陥没さ
せ、絶縁基板1の第2の貫通穴3を利用して、絶縁基板
1の裏面側から吸引処理を行い、第2の突出電極16を
上部電極13に陥没させることができる。この吸引の強
さ、時間によって、突出電極15、16を任意の量を吸
引することができ、絶縁保護層14から突出する突出電
極15、16の突出量を任意に制御することができる。
The protruding electrodes 15 and 16 are connected to the lower electrode 11.
And the upper electrode 13 is recessed.
Before curing 5 and 16, a suction process is performed from the back surface side of the insulating substrate 1 by using the first through hole 2 of the insulating substrate 1 so that the first protruding electrode 15 is depressed in the lower electrode 11. Using the second through-hole 3 of the insulating substrate 1, a suction process can be performed from the back surface side of the insulating substrate 1, and the second protruding electrode 16 can be recessed in the upper electrode 13. An arbitrary amount of the protruding electrodes 15 and 16 can be suctioned depending on the intensity and time of the suction, and the protruding amounts of the protruding electrodes 15 and 16 protruding from the insulating protective layer 14 can be arbitrarily controlled.

【0057】次に、本発明の製造方法の概略工程を説明
する。
Next, the schematic steps of the manufacturing method of the present invention will be described.

【0058】まず、所定位置に第1及び第2の貫通穴
2、3を含む絶縁基板1が多数抽出できる大型絶縁基板
を用意する。絶縁基板1各素子領域上に、下部電極1
1、薄膜誘電体層12、上部電極14を夫々所定形状に
被着形成し、さらに、絶縁保護層24を形成する。
First, a large-sized insulating substrate from which a large number of insulating substrates 1 including first and second through holes 2 and 3 can be extracted at predetermined positions is prepared. A lower electrode 1 is provided on each element region of the insulating substrate 1.
1. The thin-film dielectric layer 12 and the upper electrode 14 are respectively formed in a predetermined shape, and an insulating protective layer 24 is further formed.

【0059】その後、大型絶縁基板を所定素子領域毎
に、分割、切断する。
Thereafter, the large-sized insulating substrate is divided and cut for each predetermined element region.

【0060】図2〜図8は、各大型基板中の1つの素子
領域に着目してその主要工程における平面図を示してい
る。
FIGS. 2 to 8 are plan views showing main steps in one element region in each large substrate.

【0061】図2に示すように、絶縁基板1は上述のよ
うに、第1及び第2の貫通穴2、3が形成され、たとえ
ば、アルミナセラミックが用いられる。
As shown in FIG. 2, the insulating substrate 1 is provided with the first and second through holes 2 and 3 as described above, and is made of, for example, alumina ceramic.

【0062】第1及び第2の貫通穴2、3の直径は、3
00μm以上であることが望ましい。この直径が300
μm未満であれば、貫通穴内の吸引が困難となるためで
ある。
The diameter of the first and second through holes 2 and 3 is 3
It is desirable that the thickness be not less than 00 μm. This diameter is 300
If it is less than μm, it becomes difficult to suck the inside of the through hole.

【0063】また、絶縁基板1の厚みは50〜250μ
mであることが望ましい。これは、絶縁基板1の厚みが
小さくなると強度が低下し、厚みが大きくなると、薄膜
コンデンサ10としての薄型化の効果がなくなることに
よる。
The thickness of the insulating substrate 1 is 50 to 250 μm.
m is desirable. This is because when the thickness of the insulating substrate 1 is reduced, the strength is reduced, and when the thickness is increased, the effect of reducing the thickness of the thin film capacitor 10 is lost.

【0064】次に、図3に示すように、下部電極11を
絶縁基板1上に形成する。下部電極11は、高周波マグ
ネトロンスパッタ法などによって、白金(Pt)、金
(Au)、パラジウム(Pd)、銅(Cu)薄膜を形成
して、その後、所定形状にパターンニングされる。この
パターンニングの方法としては、フォトリソグラフィー
手法を用いて形成される。これにより、第2の貫通穴3
を露出する開口部11bが形成されることになる。
Next, as shown in FIG. 3, a lower electrode 11 is formed on the insulating substrate 1. The lower electrode 11 forms a platinum (Pt), gold (Au), palladium (Pd), and copper (Cu) thin film by a high-frequency magnetron sputtering method or the like, and is then patterned into a predetermined shape. This patterning is performed by using a photolithography technique. Thereby, the second through hole 3
Is formed to expose the opening 11b.

【0065】これらの金属材料のうちでも白金(Pt)
と金(Au)薄膜や低抵抗の銅(Cu)薄膜が最適であ
る。Pt、Auは誘電体との反応性が小さく、また酸化
されにくい為、誘電体との界面に低誘電率相が形成され
にくい為である。
Among these metallic materials, platinum (Pt)
A gold (Au) thin film and a low-resistance copper (Cu) thin film are optimal. This is because Pt and Au have low reactivity with the dielectric and are hardly oxidized, so that a low dielectric constant phase is hardly formed at the interface with the dielectric.

【0066】次に、図4に示すように、薄膜誘電体層1
2を下部電極11上に被着形成する。薄膜誘電体層12
は、高周波領域において高誘電率を有するものであるこ
とが望ましい。また、薄膜誘電体層12は、例えば、金
属元素としてPb、Mg、Nbを含むペロブスカイト型
複合酸化物結晶からなるものである。測定周波数300
MHz(室温)での比誘電率が1000以上の薄膜誘電
体層が望ましい。尚、本発明においてはPb、Mg、N
bを含むペロブスカイト型複合酸化物結晶からなる薄膜
誘電体層12以外の例えば、Ba、Tiを含むペロブス
カイト型複合酸化物結晶、PZT、PLZT、SrTi
3 、Ta25等でも良く、特に限定されるものではな
い。このような薄膜誘電体層12は、PVD法、CVD
法、ゾルゲル法等の公知の方法により作製される。
Next, as shown in FIG.
2 is formed on the lower electrode 11. Thin film dielectric layer 12
Desirably has a high dielectric constant in a high frequency region. The thin-film dielectric layer 12 is made of, for example, a perovskite-type composite oxide crystal containing Pb, Mg, and Nb as metal elements. Measurement frequency 300
A thin-film dielectric layer having a relative dielectric constant of 1000 or more at MHz (room temperature) is desirable. In the present invention, Pb, Mg, N
Other than the thin film dielectric layer 12 composed of a perovskite-type composite oxide crystal containing b, for example, a perovskite-type composite oxide crystal containing Ba and Ti, PZT, PLZT, SrTi
O 3 , Ta 2 O 5 or the like may be used, and is not particularly limited. Such a thin film dielectric layer 12 is formed by a PVD method, a CVD method, or the like.
It is produced by a known method such as a sol-gel method.

【0067】また、このように形成した薄膜誘電体層1
2は、所定形状にパターンニングされる。このパターン
ニングの方法としては、フォトリソグラフィー手法を用
いて形成される。これにより、薄膜誘電体層12には、
第1の貫通穴2上に位置する下部電極11の一部を露出
する開口部12aが形成されるとともに、第2の貫通穴
3を露出する開口部12bが形成されることになる。
尚、この開口部12bは、開口部11bの外周部が覆わ
れるようになっている。
The thin-film dielectric layer 1 formed as described above
2 is patterned into a predetermined shape. This patterning is performed by using a photolithography technique. Thereby, the thin film dielectric layer 12 has
An opening 12a exposing a part of the lower electrode 11 located on the first through hole 2 is formed, and an opening 12b exposing the second through hole 3 is formed.
The opening 12b is configured to cover the outer periphery of the opening 11b.

【0068】次に、図5に示すように、上部電極13を
薄膜誘電体層12上に形成する。上部電極13は、高周
波マグネトロンスパッタ法などによって、白金(P
t)、金(Au)、パラジウム(Pd)、銅(Cu)薄
膜を形成して、その後、所定形状にパターンニングされ
る。このパターンニングの方法としては、フォトリソグ
ラフィー手法を用いて形成される。これにより、上部電
極13には、第1の貫通穴2上に位置する下部電極11
の一部を露出する開口部13aが形成される。尚、第2
の貫通穴3はこの上部電極13によって表面側の開口が
閉塞されるように形成される。
Next, as shown in FIG. 5, an upper electrode 13 is formed on the thin film dielectric layer 12. The upper electrode 13 is made of platinum (P) by a high-frequency magnetron sputtering method or the like.
t), gold (Au), palladium (Pd), and copper (Cu) thin films are formed, and then patterned into a predetermined shape. This patterning is performed by using a photolithography technique. Thereby, the upper electrode 13 is provided with the lower electrode 11 positioned on the first through hole 2.
An opening 13a exposing a part of is formed. The second
The through hole 3 is formed such that the opening on the surface side is closed by the upper electrode 13.

【0069】これらの金属材料のうちでも白金(Pt)
と金(Au)薄膜や低抵抗の銅(Cu)薄膜が最適であ
る。Pt、Auは誘電体との反応性が小さく、また酸化
されにくい為、誘電体との界面に低誘電率相が形成され
にくい為である。
Among these metallic materials, platinum (Pt)
A gold (Au) thin film and a low-resistance copper (Cu) thin film are optimal. This is because Pt and Au have low reactivity with the dielectric and are hardly oxidized, so that a low dielectric constant phase is hardly formed at the interface with the dielectric.

【0070】次に、図6に示すように、上部電極13上
に絶縁保護層14を形成する。絶縁保護層14は、たと
えば、感光性ポリイミド等など材料をスピンコート法に
より被着形成し、その後フォトリソグラフィにより形成
する。
Next, as shown in FIG. 6, an insulating protective layer 14 is formed on the upper electrode 13. The insulating protective layer 14 is formed, for example, by applying a material such as photosensitive polyimide by spin coating, and then by photolithography.

【0071】これにより、絶縁保護層14には第1の貫
通穴2上に位置する下部電極11の一部が露出する開口
部14a、第2の貫通穴3上に位置する上部電極13の
一部が露出する開口部14bが形成される。
As a result, the insulating protective layer 14 has an opening 14 a where a part of the lower electrode 11 located on the first through hole 2 is exposed, and one of the upper electrodes 13 located on the second through hole 3. An opening 14b exposing the portion is formed.

【0072】この開口部14a、14bの開口直径は、
第1の貫通穴2、第2の貫通穴3の直径に比較して、同
等または若干大きい径を有するものであり、たとえば、
500μm程度である。
The diameter of the openings 14a and 14b is
It has a diameter that is equal to or slightly larger than the diameter of the first through hole 2 and the second through hole 3, for example,
It is about 500 μm.

【0073】次に、突出電極15、16となる導体部材
を形成する。導体部材は、絶縁保護層14の開口部14
a、14bに、導電性ペーストに塗布されて形成さされ
る。印刷時においては、塗布厚みは約20μmである。
Next, conductor members to be the protruding electrodes 15 and 16 are formed. The conductor member is provided in the opening 14 of the insulating protective layer 14.
a and 14b are formed by being applied to a conductive paste. At the time of printing, the coating thickness is about 20 μm.

【0074】次に、この導体部材を、絶縁基板1の裏面
側に、貫通穴2、3を介して吸引する。例えば、第1の
貫通穴2においては、下部電極11の一部が貫通穴2内
に吸引される結果、その上部に位置する導体部材(突出
電極15となる)は、下部電極11の一部に陥没した状
態となる。
Next, the conductor member is sucked through the through holes 2 and 3 on the back surface side of the insulating substrate 1. For example, in the first through hole 2, as a result of a part of the lower electrode 11 being sucked into the through hole 2, the conductor member (which becomes the protruding electrode 15) located above the lower electrode 11 becomes a part of the lower electrode 11. It is in a state of sinking.

【0075】また、例えば、第2の貫通穴3において
は、上部電極13の一部が貫通穴3内に吸引される結
果、その上部に位置する導体部材(突出電極16とな
る)は、上部電極13の一部に陥没した状態となる。
Further, for example, in the second through-hole 3, a part of the upper electrode 13 is sucked into the through-hole 3, so that the conductor member (which becomes the protruding electrode 16) located on the upper electrode 13 is The electrode 13 is in a state of being depressed.

【0076】このように、第1及び第2の貫通穴2、3
を介して、絶縁基板1の裏面側から、突出電極15、1
6となる導体部材が吸引、陥没されるため、突出電極1
5、16の突出量(絶縁保護層14からの突出量)を低
減させることができる。
As described above, the first and second through holes 2, 3
Through the protruding electrodes 15, 1 from the back side of the insulating substrate 1.
6 is sucked and depressed, so that the protruding electrode 1
The amount of protrusion of 5 and 16 (the amount of protrusion from the insulating protective layer 14) can be reduced.

【0077】次に、この導体部材を熱硬化により、硬化
することにより、下部電極11の一部に陥没した導体部
材は、突出電極15となり、また、上部電極13の一部
に陥没した導体部材は、突出電極16となる。これによ
り、図7に示す薄膜コンデンサが達成される。
Next, by curing the conductor member by heat curing, the conductor member depressed in a part of the lower electrode 11 becomes the protruding electrode 15 and the conductor member depressed in a part of the upper electrode 13. Becomes the protruding electrode 16. Thereby, the thin film capacitor shown in FIG. 7 is achieved.

【0078】尚、大型基板を用いて製造する場合には、
図7に示す薄膜コンデンサが抽出できるように、大型絶
縁基板を切断、分離することになる。
When manufacturing using a large substrate,
The large insulating substrate is cut and separated so that the thin film capacitor shown in FIG. 7 can be extracted.

【0079】さらに、実装面積を極小化(小型の薄膜コ
ンデンサと)するために、大型基板の切断を、図8の断
面図で示すように、隣接しあう薄膜コンデンサ10a、
10bの境界線である線x−xで切断してもよい。この
時、切断面から上部電極13の端部が露出しないよう
に、切断線から内部側に上部電極13の端部を位置させ
ることが望ましい。
Further, in order to minimize the mounting area (with a small thin film capacitor), the cutting of the large substrate is performed by cutting the thin film capacitors 10a, 10a adjacent to each other as shown in the sectional view of FIG.
The cutting may be performed at the line xx which is the boundary line of 10b. At this time, it is desirable that the end of the upper electrode 13 be positioned inside from the cutting line so that the end of the upper electrode 13 is not exposed from the cut surface.

【0080】上述の製造方法によれば、絶縁基板1に第
1の貫通穴2及び第2の貫通穴3を形成しておき、さら
に、突出電極15、16の硬化工程前に、この貫通穴
2、3を介して、吸引処理を施すだけで、非常に簡単に
突出電極15、16の突出量を制御することができ、こ
れにより非常に薄型の薄膜コンデンサを達成することが
でき、さらに、突出電極の15、16の突出量を任意に
制御できる。
According to the above-described manufacturing method, the first through-hole 2 and the second through-hole 3 are formed in the insulating substrate 1, and the through-holes are formed before the step of curing the protruding electrodes 15, 16. It is very easy to control the amount of protrusion of the protruding electrodes 15 and 16 simply by performing the suction process through the steps 2 and 3, whereby a very thin thin film capacitor can be achieved. The protrusion amounts of the protruding electrodes 15 and 16 can be arbitrarily controlled.

【0081】次に、低インダクタンイス化及び薄型化さ
れた本発明の薄膜コンデンサの実装構造を図9も用いて
説明する。薄膜コンデンサは、フリップチップ接合され
るICチップのデカップリングコンデンサなどに用いた
例を示す。
Next, the mounting structure of the thin-film capacitor of the present invention having a reduced inductance and a reduced thickness will be described with reference to FIG. The thin film capacitor is an example used for a decoupling capacitor of an IC chip to be flip-chip bonded.

【0082】図において、50は実装基板であり、51
はICチップであり、52はICチップ51の突起電極
であり、53は実装基板50に形成した所定配線パター
ンである。また、10は本発明の薄膜コンデンサであ
る。ここで、配線パターン53は、実装基板50の表面
に形成されたパッド部53a、53bと、実装基板50
の内部に形成され、且つ両パッド部53a、53bとを
接続する接続部53cを有している。
In the drawing, reference numeral 50 denotes a mounting board,
Denotes an IC chip, 52 denotes a projecting electrode of the IC chip 51, and 53 denotes a predetermined wiring pattern formed on the mounting substrate 50. Reference numeral 10 denotes a thin film capacitor of the present invention. Here, the wiring pattern 53 includes pad portions 53 a and 53 b formed on the surface of the mounting board 50 and the mounting board 50.
And has a connecting portion 53c for connecting to both pad portions 53a and 53b.

【0083】図9に示すように、この実装構造は、IC
チップ51の突起電極52に囲まれ、且つICチップ5
1の下部に、薄膜コンデンサ10を配置したことであ
る。
As shown in FIG. 9, this mounting structure
IC chip 5 surrounded by protruding electrodes 52 of chip 51
1 is that the thin film capacitor 10 is disposed below the first capacitor 1.

【0084】これは、薄膜コンデンサ10の厚みが、I
Cチップ51の突起電極52の高さに比較して、十分に
小さいために実現できるものである。
This is because the thickness of the thin film capacitor 10 is I
This can be realized because it is sufficiently smaller than the height of the protruding electrode 52 of the C chip 51.

【0085】そして、パッド部52aは、ICチップ5
1の突起電極52に接合する位置に形成され、パッド部
52bは、薄膜コンデンサ10の突出電極15、16に
接合する位置に形成されている。
The pad section 52a is connected to the IC chip 5
The pad portion 52b is formed at a position where it is joined to the one protruding electrode 52, and the pad portion 52b is formed at a position where it is joined to the protruding electrodes 15 and 16 of the thin film capacitor 10.

【0086】上述の実装構造においては、ICチップ5
1の突起電極52の高さが、約300μm程度であって
も、薄膜コンデンサ10を、このICチップ51の下部
に配置できる程度の全体の厚みが容易に制御できるため
である。すなわち、上述のように、突出電極15、16
となる導体部材を吸引処理することにより、薄膜コンデ
ンサ10の全体の厚みを極小化制御ができ、これによ
り、ICチップ51の下部に配置することができる。
In the above mounting structure, the IC chip 5
This is because even if the height of the one protruding electrode 52 is about 300 μm, the overall thickness of the thin film capacitor 10 can be easily controlled such that it can be arranged below the IC chip 51. That is, as described above, the protruding electrodes 15, 16
By performing a suction process on the conductive member to be formed, the overall thickness of the thin film capacitor 10 can be controlled to be minimized, whereby the thin film capacitor 10 can be disposed below the IC chip 51.

【0087】したがって、薄膜コンデンサ10をICチ
ップの外部に併設する場合に比べ、薄膜コンデンサ10
とICチップ51との間の配線パターン53のの長さを
最短にすることができ、低インダクタンスを実現でき
る。
Therefore, compared to the case where the thin film capacitor 10 is provided outside the IC chip,
The length of the wiring pattern 53 between the semiconductor device and the IC chip 51 can be minimized, and low inductance can be realized.

【0088】また、実装基板50上の実装面積として、
ICチップ51の占有面積で、薄膜コンデンサ10を配
置することができるため、実装スペースを小さくでき、
実装密度を高くすることができる。
The mounting area on the mounting board 50 is
Since the thin-film capacitor 10 can be arranged in the area occupied by the IC chip 51, the mounting space can be reduced.
The mounting density can be increased.

【0089】[0089]

【発明の効果】以上詳述したように、本発明の薄膜コン
デンサでは、第1の突出電極を下部電極の一部に、ま
た、第2の突出電極を上部電極の一部に陥没させて配置
したため、薄膜コンデンサの全体厚みを極小化すること
ができる。
As described above in detail, in the thin film capacitor of the present invention, the first protruding electrode is disposed so as to be depressed in part of the lower electrode, and the second protruding electrode is depressed in part of the upper electrode. As a result, the overall thickness of the thin film capacitor can be minimized.

【0090】また、絶縁基板に形成した第1の貫通穴上
の下部電極に接続する導体部材及び第2の貫通穴上の上
部電極に接続する導体部材を、この貫通穴を介して基板
裏面側から吸引するため、突出電極となる導体部材の突
出量を任意に制御することができ、これにより、全体厚
みが極小化された薄膜コンデンサを得ることができる。
The conductor member connected to the lower electrode on the first through hole formed on the insulating substrate and the conductor member connected to the upper electrode on the second through hole are connected to the rear surface of the substrate through the through hole. Therefore, the amount of protrusion of the conductor member serving as the protruding electrode can be arbitrarily controlled, whereby a thin-film capacitor having an extremely small overall thickness can be obtained.

【0091】さらに、このため、全体の厚みを薄くする
ことができるため、ICチップの下部を利用して、薄膜
コンデンサを実装基板上に配置することができる。これ
により、実装面積の高密度化はもちろんのこと、ICチ
ップの突起電極と薄膜コンデンサの突出電極との間の配
線パターン長さを極小化でき、実装基板に形成された回
路において、低インダクタンス化が可能となる。すなわ
ち、高周波回路に適した薄膜コンデンサといえる。
Furthermore, since the entire thickness can be reduced, the thin film capacitor can be arranged on the mounting board by utilizing the lower part of the IC chip. This not only increases the mounting area, but also minimizes the length of the wiring pattern between the projecting electrodes of the IC chip and the projecting electrodes of the thin-film capacitor. Becomes possible. That is, it can be said that the thin film capacitor is suitable for a high frequency circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の薄膜コンデンサを断面構造図である。FIG. 1 is a sectional structural view of a thin film capacitor of the present invention.

【図2】本発明の薄膜コンデンサの製造方法における一
主要工程における平面図である。
FIG. 2 is a plan view showing one main step in the method for manufacturing a thin film capacitor of the present invention.

【図3】本発明の薄膜コンデンサの製造方法における一
主要工程における平面図である。
FIG. 3 is a plan view showing one main step in the method for manufacturing a thin film capacitor of the present invention.

【図4】本発明の薄膜コンデンサの製造方法における一
主要工程における平面図である。
FIG. 4 is a plan view showing one main step in the method for manufacturing a thin film capacitor of the present invention.

【図5】本発明の薄膜コンデンサの製造方法における一
主要工程における平面図である。
FIG. 5 is a plan view showing one main step in the method for manufacturing a thin film capacitor of the present invention.

【図6】本発明の薄膜コンデンサの製造方法における一
主要工程における平面図である。
FIG. 6 is a plan view showing one main step in the method for manufacturing a thin film capacitor of the present invention.

【図7】本発明の薄膜コンデンサの製造方法における一
主要工程における平面図である。
FIG. 7 is a plan view showing one main step in the method for manufacturing a thin film capacitor of the present invention.

【図8】本発明の薄膜コンデンサの別の製造方法におけ
る一部断面図である。
FIG. 8 is a partial cross-sectional view of another method of manufacturing the thin film capacitor of the present invention.

【図9】本発明の薄膜コンデンサの実装構造を示す断面
図である。
FIG. 9 is a cross-sectional view showing a mounting structure of the thin film capacitor of the present invention.

【図10】従来の薄膜コンデンサを示す断面図である。FIG. 10 is a sectional view showing a conventional thin film capacitor.

【符号の説明】[Explanation of symbols]

10 薄膜コンデンサ 51 ICチップ 50 実装基板 52 ICチップの突起電極 1 絶縁基板 2 第1の貫通穴 3 第2の貫通穴 11 下部電極 12 薄膜誘電体層 13 上部電極 14 絶縁保護層 15 第1の突出電極 16 第2の突出電極 DESCRIPTION OF SYMBOLS 10 Thin film capacitor 51 IC chip 50 Mounting board 52 Projecting electrode of IC chip 1 Insulating substrate 2 First through hole 3 Second through hole 11 Lower electrode 12 Thin film dielectric layer 13 Upper electrode 14 Insulation protection layer 15 First protrusion Electrode 16 Second protruding electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基板厚み方向を貫く複数の第1の貫通穴及
び第2の貫通穴を有する絶縁基板の表面に、前記第1の
貫通穴の表面開口を被覆する下部電極、薄膜誘電体層、
前記第2の貫通穴の表面開口を被覆する上部電極、絶縁
保護層を順次被着形成して成るコンデンサ本体を配置す
るとともに、 前記コンデンサ本体の上面で、前記前記第1の貫通穴の
表面開口上に一部が前記下部電極に埋入している第1の
突出電極を、前記第2の貫通穴の表面開口上に一部が上
部電極に埋入している第2の突出電極を形成したことを
特徴とする薄膜コンデンサ。
1. A lower electrode and a thin film dielectric layer for covering a surface opening of a first through hole on a surface of an insulating substrate having a plurality of first through holes and second through holes penetrating in a thickness direction of the substrate. ,
An upper electrode covering the surface opening of the second through-hole and a capacitor body formed by sequentially forming an insulating protective layer are disposed, and a surface opening of the first through-hole on an upper surface of the capacitor body. Forming a first protruding electrode partially embedded in the lower electrode, and forming a second protruded electrode partially embedded in the upper electrode on the surface opening of the second through hole; A thin film capacitor characterized by the following.
【請求項2】基板厚み方向を貫く複数の第1の貫通穴及
び第2の貫通穴を有する絶縁基板の表面に、前記第1の
貫通穴の表面開口を閉塞し、且つ前記第2の貫通穴の表
面開口を露出するように下部電極を被着形成する工程
と、 前記下部電極上に、前記第1の貫通穴の表面開口に位置
する下部電極表面を露出し、且つ前記第2の貫通穴の表
面開口を露出するように、前記薄膜誘電体層を被着形成
する工程と、 前記薄膜誘電体層上に、前記第1の貫通穴の表面開口に
位置する下部電極表面を露出し、且つ前記第2の貫通穴
の表面開口を閉塞する前記上部電極を被着形成する工程
と、 前記第1の貫通穴の表面開口に位置する下部電極表面及
び第2の貫通穴の表面開口に位置する上部電極表面を露
出する絶縁保護層を形成する工程と、 前記絶縁保護層から各電極が露出する領域に、突出電極
となる導体部材を配する工程と、 前記第1及び第2の貫通穴の裏面開口から吸引して、前
記導体部材の一部を各電極に埋入させるとともに、硬化
させて、突出電極とする工程と、を含む薄膜コンデンサ
の製造方法。
2. An insulating substrate having a plurality of first through-holes and second through-holes penetrating in a thickness direction of a substrate, the surface opening of the first through-hole is closed on the surface of the insulating substrate, and the second through-hole is closed. Forming a lower electrode so as to expose a surface opening of the hole; exposing a lower electrode surface located at a surface opening of the first through hole on the lower electrode; Forming the thin film dielectric layer so as to expose the surface opening of the hole, exposing a lower electrode surface located on the surface opening of the first through hole on the thin film dielectric layer; And forming the upper electrode to close the surface opening of the second through-hole, and positioning the upper electrode at the surface opening of the first through-hole and the surface opening of the second through-hole. Forming an insulating protective layer that exposes the surface of the upper electrode, Arranging a conductor member to be a protruding electrode in a region where each electrode is exposed from the layer; and sucking a part of the conductor member into each electrode by sucking from a back opening of the first and second through holes. And forming a protruding electrode by curing the thin film capacitor.
【請求項3】実装面に突起電極を有するICチップと前
記薄膜コンデンサとを、少なくとも表面に配線パターン
を有する実装基板上に実装する構造において、 前記薄膜コンデンサは、前記ICチップの前記突起電極
に囲まれた領域の実装基板上に配置されるとともに、前
記薄膜コンデンサの突出電極とICチップの突起電極と
が前記配線パターンを介して接続されて成ることを特徴
とする薄膜コンデンサの実装構造。
3. A structure in which an IC chip having a projecting electrode on a mounting surface and the thin film capacitor are mounted on a mounting substrate having a wiring pattern on at least the surface thereof, wherein the thin film capacitor is mounted on the projecting electrode of the IC chip. A mounting structure for a thin film capacitor, wherein the mounting structure is arranged on a mounting substrate in an enclosed area, and a protruding electrode of the thin film capacitor and a protruding electrode of an IC chip are connected via the wiring pattern.
JP2000264459A 2000-08-31 2000-08-31 Thin-film capacitor, its manufacturing method and its mounting structure Pending JP2002075784A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000264459A JP2002075784A (en) 2000-08-31 2000-08-31 Thin-film capacitor, its manufacturing method and its mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000264459A JP2002075784A (en) 2000-08-31 2000-08-31 Thin-film capacitor, its manufacturing method and its mounting structure

Publications (1)

Publication Number Publication Date
JP2002075784A true JP2002075784A (en) 2002-03-15

Family

ID=18751875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000264459A Pending JP2002075784A (en) 2000-08-31 2000-08-31 Thin-film capacitor, its manufacturing method and its mounting structure

Country Status (1)

Country Link
JP (1) JP2002075784A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033176A (en) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd Capacitor and method of manufacturing capacitor
JP2005191266A (en) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd Capacitor device, electronic components mounting structure, and method of manufacturing capacitor device
JP2008504700A (en) * 2004-07-01 2008-02-14 エプコス アクチエンゲゼルシャフト Electrical multilayer components with reliable soldering contacts
JP2013258376A (en) * 2012-06-14 2013-12-26 Mitsubishi Electric Corp Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033176A (en) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd Capacitor and method of manufacturing capacitor
JP2005191266A (en) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd Capacitor device, electronic components mounting structure, and method of manufacturing capacitor device
JP2008504700A (en) * 2004-07-01 2008-02-14 エプコス アクチエンゲゼルシャフト Electrical multilayer components with reliable soldering contacts
JP4838795B2 (en) * 2004-07-01 2011-12-14 エプコス アクチエンゲゼルシャフト Electrical multilayer components with reliable soldering contacts
JP2013258376A (en) * 2012-06-14 2013-12-26 Mitsubishi Electric Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
KR100647180B1 (en) Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
EP0070380B1 (en) Discrete thin film capacitor
JPH07263619A (en) Semiconductor device
JP2002008942A (en) Capacitor device, method of manufacturing the same, and module mounted with the device
JP2002075784A (en) Thin-film capacitor, its manufacturing method and its mounting structure
JP2001015382A (en) Thin-film capacitor
JP2006319409A (en) Frequency adjustment device and semiconductor package including frequency adjustment device
JP5014530B2 (en) Capacitor parts
JPH0888318A (en) Thin-film capacitor and board with built-u//in thin-film capacitor
JP2000252163A (en) Capacitor
JP2002217545A (en) Multilayer wiring board
EP1128435A2 (en) Microwave electric elements using porous silicon dioxide layer and forming method of same
JP3692258B2 (en) Capacitor
JP3591814B2 (en) Thin film capacitors and substrates
JP3600734B2 (en) Thin film capacitors and substrates
JP2000150290A (en) Capacitor
JP2002075781A (en) Thin film capacitor
JP4454174B2 (en) Thin film capacitor
JP3645808B2 (en) Thin-film electronic component, its manufacturing method and substrate
JP3600740B2 (en) Thin film capacitors and substrates
JP2002164258A (en) Thin-film capacitor and capacitor substrate
JP2003168864A (en) Multilayer circuit board
JP2001127255A (en) Thin film electronic component
JP2000286111A (en) Thin-film rc element