JP2002050686A - Semiconductor device and its manufacture method - Google Patents

Semiconductor device and its manufacture method

Info

Publication number
JP2002050686A
JP2002050686A JP2000235929A JP2000235929A JP2002050686A JP 2002050686 A JP2002050686 A JP 2002050686A JP 2000235929 A JP2000235929 A JP 2000235929A JP 2000235929 A JP2000235929 A JP 2000235929A JP 2002050686 A JP2002050686 A JP 2002050686A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
insulating layer
method
semiconductor device
interlayer insulating
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000235929A
Other languages
Japanese (ja)
Inventor
Kazuhiro Masuda
員拓 増田
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having an air gap part formed between interconnection layers, and its manufacturing method. SOLUTION: The method for manufacturing a semiconductor device comprises a step (a) of forming an underlying insulation layer 30 on an interconnection layer 20 having a prescribed pattern, and a step (b) for forming an interlayer insulation layer 40 on the underlying insulation layer 30. An air gap part 50 is defined by the underlying insulation layer 30 and the interlayer insulation layer 40 between adjacent interconnection layer 20. In the step (a), the underlying insulation layer 30 formed in a region for forming the air gap part 50 exhibits properties for repelling the material of the interlayer insulation layer 40, as compared with the underlying insulation layer 30 formed in the other regions.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置およびその製造方法に関し、特に、配線層を有する半導体装置およびその製造方法に関する。 The present invention relates to relates to a semiconductor device and a manufacturing method thereof, particularly to a semiconductor device having a wiring layer.

【0002】 [0002]

【背景技術】近年、半導体装置の高速化が、さらに要求されている。 BACKGROUND ART In recent years, speed of semiconductor devices have been further required. これに伴って、配線容量の低減が必要となっている。 Along with this, it has become necessary to reduce the wiring capacity. 配線容量を低減させる技術として、図3に示すように、配線層120間に、空隙部150を形成する技術が提案されている。 As a technique for reducing the wiring capacitance, as shown in FIG. 3, between the wiring layer 120, a technique for forming a gap portion 150 is proposed. 配線層120間に空隙部150 Gap portion 150 between the wiring layer 120
を形成する技術は、たとえば、特公平7−114236 Forming a technology, for example, KOKOKU 7-114236
号公報に開示されている。 It is disclosed in JP.

【0003】空隙部150を形成することにより、空隙部150が形成された領域における比誘電率を下げることができる。 [0003] By forming the gap portion 150, it is possible to reduce the dielectric constant in the region where the gap portion 150 is formed. その結果、空隙部150を形成することにより、配線容量を低減することができる。 As a result, by forming the air gap 150, it is possible to reduce the wiring capacitance.

【0004】 [0004]

【発明が解決しようとする課題】本発明は、配線層間に空隙部が形成された、半導体装置およびその製造方法を提供することにある。 [0008] The present invention, void portion is formed between the wiring layers is to provide a semiconductor device and a manufacturing method thereof.

【0005】 [0005]

【課題を解決するための手段】(半導体装置の製造方法)(A)本発明の、第1の半導体装置の製造方法は、 [Means for Solving the Problems] of (the semiconductor device manufacturing method) (A) The present invention, the first method for fabricating a semiconductor device,
以下の工程(a)および(b)を含む。 Following steps (a) and including (b). (a)所定のパターンを有する配線層の上に、下地絶縁層を形成する工程、(b)前記下地絶縁層の上に、層間絶縁層を形成する工程であって、前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、前記工程(a) On the wiring layer having (a) a predetermined pattern, a step of forming a base insulating layer, on top of (b) the underlying insulating layer, a step of forming an interlayer insulating layer, of said wiring layer, in the adjacent wiring layers, the gap portion defined between the base insulating layer and the interlayer insulating layer is formed, the step (a)
における前記下地絶縁層において、前記空隙部の形成領域における前記下地絶縁層は、それ以外の領域の前記下地絶縁層に比べて、前記層間絶縁層の材質をはじく性質を有する。 In the underlying insulating layer in the base insulating layer in the formation region of the air gap, as compared to the underlying insulating layer in the other region has a property of repelling the material of the interlayer insulating layer.

【0006】本発明においては、空隙部の形成領域における下地絶縁層は、それ以外の領域の下地絶縁層に比べて、層間絶縁層の材質をはじく性質を有する。 [0006] In the present invention, the base insulating layer in the formation region of the air gap, compared to the base insulating layer of the other area has a property of repelling the material for the interlayer insulating layer. このため、工程(b)において、層間絶縁層が、空隙部の形成領域における、配線層間に進入し難くくなっている。 Therefore, in step (b), an interlayer insulating layer, the formation region of the air gap, which enters hardly Kuna' between wiring layers. その結果、本発明によれば、配線層間に空隙部を容易に形成することができる。 As a result, according to the present invention, it is possible to easily form the gap portion between wiring layers.

【0007】本発明は、次の2つの態様のうち、いずれかの態様をとることができる。 [0007] The present invention, of the following two aspects can take any of the embodiments.

【0008】(1)第1に、前記層間絶縁層は、疎水性を有し、前記空隙部の形成領域における前記下地絶縁層は、親水性を有し、それ以外の領域の前記下地絶縁層は、疎水性を有する態様である。 [0008] (1) First, the interlayer insulating layer has a hydrophobic, the base insulating layer in the formation region of the gap portion has a hydrophilic, the base insulating layer of the other region are those embodiments having a hydrophobic.

【0009】(2)第2に、前記層間絶縁層は、親水性を有し、前記空隙部の形成領域における前記下地絶縁層は、疎水性を有し、それ以外の領域の前記下地絶縁層は、親水性を有する態様である。 [0009] (2) Second, the interlayer insulating layer has a hydrophilicity, the base insulating layer in the formation region of the gap portion has a hydrophobic, the base insulating layer of the other region are those embodiments having hydrophilic.

【0010】(B)本発明の、第2の半導体装置の製造方法は、以下の工程(c)〜(e)を含む。 [0010] (B) of the present invention, the second method for fabricating a semiconductor device, comprising the steps of (c) ~ (e). (c)所定のパターンを有する配線層の上に、表面が親水性である下地絶縁層を形成する工程、(d)前記下地絶縁層の一部を表面処理する工程、および(e)前記下地絶縁層の上に、疎水性を有する層間絶縁層を形成する工程であって、前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、前記工程(d)は、前記空隙部の形成領域以外の領域における、前記下地絶縁層を疎水性化する工程である。 (C) on the wiring layer having a predetermined pattern, the step surface is a base insulating layer is hydrophilic, (d) the underlying process for the surface treatment of the part of the insulating layer, and (e) the base on the insulating layer, a step of forming an interlayer insulating layer having a hydrophobic, one of the wiring layers, the adjacent wiring layers, the gap portion defined between the base insulating layer and the interlayer insulating layer is formed, the step (d), in the region other than the formation area of ​​the gap portion, the base insulating layer is a step of hydrophobizing.

【0011】本発明においては、空隙部の形成領域における下地絶縁層以外の領域における、下地絶縁層を疎水性化する工程(d)を行っている。 [0011] In the present invention, in a region other than the underlying insulating layer in the formation region of the air gap, it is carried out step (d) of hydrophobizing the base insulating layer. すなわち、空隙部の形成領域における下地絶縁層の表面は、親水性が保たれる。 That is, the surface of the base insulating layer in the formation region of the air gap, the hydrophilic property is maintained. このため、工程(e)において、層間絶縁層は疎水性を有するため、空隙部の形成領域における下地絶縁層は層間絶縁層をはじく。 Therefore, in the step (e), an interlayer insulating layer because it has a hydrophobic base insulating layer in the formation region of the air gap repels an interlayer insulating layer. その結果、空隙部の形成領域において、層間絶縁層が進入し難くなっている。 As a result, in the formation region of the air gap, the interlayer insulating layer is not easily enter. その結果、本発明によれば、配線層間に空隙部を容易に形成することができる。 As a result, according to the present invention, it is possible to easily form the gap portion between wiring layers.

【0012】前記工程(d)は、たとえば、前記空隙部の形成領域以外の領域における、前記下地絶縁層の表面を、シリコンが過剰な状態にする工程である。 [0012] The step (d), for example, in the region other than the formation area of ​​the void portion, the surface of the base insulating layer, silicon is a step of the excessive state. その下地絶縁層の表面をシリコンが過剰な状態にすることにより、その下地絶縁層の表面を疎水性化することができる。 By the surface of the base insulating layer is silicon into excess state can be hydrophobic the surface of the base insulating layer.

【0013】前記工程(d)は、プラズマ処理によりなされることができる。 [0013] The step (d) may be performed by plasma treatment. プラズマ処理により疎水性化することにより、圧力を制御することにより、層間絶縁層と接触させたい絶縁層の表面を、選択的に疎水性化することができる。 By hydrophobic by plasma treatment, by controlling the pressure, the surface of the insulating layer to be in contact with the interlayer insulating layer can be selectively hydrophobicized. 前記プラズマ処理に使用されるプラズマガスとしては、SiH 4 ,SiH m Cl n ,SiH m (C The plasma gas used in the plasma treatment, SiH 4, SiH m Cl n , SiH m (C
H 3n ,SiH mnから選択される少なくとも1種を挙げることができる。 3) n, it can include at least one selected from SiH m F n. ここで、m,nは、m+n=4の関係を満たす。 Here, m, n satisfy the relationship of m + n = 4. このプラズマガスとしては、SiH 4が好ましい。 As the plasma gas, SiH 4 is preferred. 前記プラズマ処理における圧力は、空隙部を形成したい配線層間の間隔を考慮して規定され、たとえば30Pa〜1kPaである。 The pressure in the plasma processing is defined in consideration of the interval between the wiring layers to be formed a gap portion, for example, 30Pa~1kPa.

【0014】前記層間絶縁層は、有機ポリマーであることができる。 [0014] The interlayer insulating layer may be an organic polymer. 有機ポリマーであることにより、層間絶縁層の比誘電率を下げることができるため、より配線容量を低減することができる。 By an organic polymer, it is possible to reduce the dielectric constant of the interlayer insulating layer can be reduced more wiring capacitance. 前記層間絶縁層は、比誘電率が3以下の有機ポリマーであることが好ましい。 The interlayer insulating layer is preferably a dielectric constant of 3 or less of the organic polymer.

【0015】(C)本発明の、第3の半導体装置の製造方法は、以下の工程(f)〜(h)を含む。 [0015] (C) of the present invention, the third method for fabricating a semiconductor device, comprising the following steps (f) ~ (h). (f)所定のパターンを有する配線層の上に、表面が疎水性である下地絶縁層を形成する工程、(g)前記下地絶縁層の一部を表面処理する工程、および(h)前記下地絶縁層の上に、親水性を有する層間絶縁層を形成する工程であって、前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、前記工程(g)は、前記空隙部の形成領域以外の領域における前記下地絶縁層を親水性化する工程である。 On the wiring layer having a (f) a predetermined pattern, the step surface is a base insulating layer is hydrophobic, (g) the step of surface treating the portion of the base insulating layer, and (h) said undercoat on the insulating layer, a step of forming an interlayer insulating layer having a hydrophilic property, one of the wiring layers, the adjacent wiring layers, the gap portion defined between the base insulating layer and the interlayer insulating layer is formed, said step (g) is a step of hydrophilizing the underlying insulating layer in the region other than the formation area of ​​the gap portion.

【0016】本発明においては、前記空隙部の形成領域以外の領域における前記下地絶縁層を親水性化する工程(g)を行っている。 In the present invention, it is carried out step (g) hydrophilizing the underlying insulating layer in the region other than the formation area of ​​the gap portion. すなわち、空隙部の形成領域における下地絶縁層の表面は、疎水性が保たれる。 That is, the surface of the base insulating layer in the formation region of the air gap, the hydrophobic is maintained. このため、工程(h)において、層間絶縁層は親水性を有するため、空隙部の形成領域における下地絶縁層は層間絶縁層をはじく。 Therefore, in the step (h), an interlayer insulating layer for a hydrophilic base insulating layer in the formation region of the air gap repels an interlayer insulating layer. その結果、空隙部の形成領域において、層間絶縁層が進入し難くなっている。 As a result, in the formation region of the air gap, the interlayer insulating layer is not easily enter. その結果、本発明によれば、配線層間に空隙部を容易に形成することができる。 As a result, according to the present invention, it is possible to easily form the gap portion between wiring layers.

【0017】前記工程(f)において、前記下地絶縁層の表面は、シリコンが過剰な状態であることができる。 [0017] In the step (f), the surface of the base insulating layer may be silicon is excessive state.
下地絶縁層の表面が、シリコンが過剰な状態である場合には、その下地絶縁層の表面は疎水性を有する。 Surface of the base insulating layer, when the silicon is in excess state, the surface of the base insulating layer hydrophobic.

【0018】前記工程(g)は、O 3処理する工程であることができる。 [0018] The step (g) may be a step of O 3 treatment. または、前記工程(g)は、紫外線を利用して処理する工程であることもできる。 Alternatively, the step (g) may also be a step of treating by using an ultraviolet light. また、紫外性を利用した処理と、O 3処理とを組み合わせてもよい。 It may be combined and processed using the ultraviolet resistance, and O 3 treatment.

【0019】また、前記工程(g)は、プラズマ処理によりなされることができる。 Further, the step (g) can be performed by plasma treatment. 前記プラズマ処理に使用されるプラズマガスは、O 2であることができる。 Plasma gas used in the plasma treatment may be a O 2. プラズマガスは、O 2であることが好ましい。 The plasma gas is preferably O 2. 前記プラズマ処理の圧力は、空隙部を形成したい配線層間の間隔を考慮して規定され、たとえば30Pa〜1kPaである。 Pressure of the plasma treatment is defined in consideration of the interval between the wiring layers to be formed a gap portion, for example, 30Pa~1kPa.

【0020】前記層間絶縁層は、酸化シリコンからなることができる。 [0020] The interlayer insulating layer may be made of silicon oxide. 前記層間絶縁層の形成方法は、たとえば、スピンコート法である。 Method of forming the interlayer insulating layer is, for example, a spin coating method.

【0021】前記下地絶縁層は、プラズマTEOS酸化膜であることが好ましい。 [0021] The base insulating layer is preferably a plasma TEOS oxide film. プラズマTEOS酸化膜によれば、配線層と下地絶縁層との密着強度を高めることができる。 According to the plasma TEOS oxide film, it can enhance the adhesion strength between the wiring layer and the underlying insulating layer.

【0022】上記の本発明の第1〜3の半導体装置の製造方法において、前記層間絶縁層は、多孔質化されていることができる。 [0022] In the manufacturing method of the first to third semiconductor device of the present invention, the interlayer insulating layer, which may optionally be porous. 層間絶縁層が多孔質化されていることにより、層間絶縁層の比誘電率を下げることができるため、より配線容量を低減することができる。 By interlayer insulating layer is porous, it is possible to reduce the dielectric constant of the interlayer insulating layer can be reduced more wiring capacitance.

【0023】(半導体装置)本発明の半導体装置は、所定のパターンを有する配線層と、前記配線層の上に設けられた、下地絶縁層と、前記下地絶縁層の上に設けられた、層間絶縁層とを含み、前記配線層のうち、隣接する配線層間において、空隙部が設けられ、前記空隙部は、 [0023] (semiconductor device) A semiconductor device of the present invention, a wiring layer having a predetermined pattern, provided on said wiring layer, and the underlying insulating layer, provided on the base insulating layer, an interlayer and a dielectric layer, of the wiring layer, in adjacent wiring layers, the gap portion is provided, the gap portion,
前記下地絶縁層と前記層間絶縁層とで画定され、前記空隙部における前記下地絶縁層は、それ以外の領域の前記下地絶縁層に比べて、前記層間絶縁層の材質をはじく性質を有する。 Wherein the base insulating layer is defined in the interlayer insulating layer, wherein the underlying insulating layer in the gap portion, as compared to the underlying insulating layer in the other region has a property of repelling the material of the interlayer insulating layer.

【0024】本発明によれば、前記配線層のうち、隣接する配線層間において、空隙部が形成されている。 According to the present invention, among the wiring layers, the adjacent wiring layers, the gap portion is formed. このため、配線層間における配線容量を低減することができる。 Therefore, it is possible to reduce the wiring capacitance in the wiring layers. その結果、半導体装置の高速化を図ることができる。 As a result, it is possible to increase the speed of a semiconductor device.

【0025】また、本発明においては、空隙部における下地絶縁層は、それ以外の領域の下地絶縁層に比べて、 [0025] In the present invention, the base insulating layer in the gap portion, as compared with the base insulating layer of the other regions,
層間絶縁層の材質をはじく性質を有する。 Having a property of repelling the material for the interlayer insulating layer. その結果、層間絶縁層が空隙部に進入するのが抑えられている。 As a result, the interlayer insulating layer is is suppressed from entering the air gap.

【0026】本発明の半導体装置は、次の2つの態様のうち、いずれかの態様をとることができる。 The semiconductor device of the present invention, of the following two aspects can take any of the embodiments.

【0027】(1)第1に、前記層間絶縁層は、疎水性を有し、前記層間絶縁層は、疎水性を有し、前記空隙部における前記下地絶縁層は、親水性を有し、それ以外の領域の前記下地絶縁層は、疎水性を有する態様である。 [0027] (1) First, the interlayer insulating layer has a hydrophobic, the interlayer insulating layer has a hydrophobic, the base insulating layer in the gap portion has a hydrophilic, the base insulating layer of the other regions are those embodiments having a hydrophobic.

【0028】前記層間絶縁層と前記下地絶縁層との界面は、たとえばシリコンが過剰な状態である態様をとることができる。 The interface between the interlayer insulating layer and the base insulating layer can take the aspects for example silicon is excessive state.

【0029】(2)第2に、前記層間絶縁層は、親水性を有し、前記空隙部における前記下地絶縁層は、疎水性を有し、それ以外の領域の前記下地絶縁層は、親水性を有する態様である。 [0029] (2) Second, the interlayer insulating layer has a hydrophilicity, the base insulating layer in the gap portion includes a hydrophobic, the base insulating layer of the other regions, hydrophilic are embodiments having sex.

【0030】前記空隙部における前記下地絶縁層の表面は、たとえばシリコンが過剰な状態である態様をとることができる。 The surface of the base insulating layer in the gap portion can take the aspects for example silicon is excessive state.

【0031】本発明の半導体装置は、半導体装置の製造方法で述べた、層間絶縁層の態様、下地絶縁層の態様を同様にとることができる。 The semiconductor device of the present invention is described in the manufacturing method of the semiconductor device can take aspects of the interlayer insulating layer, aspects of the base insulating layer in the same manner.

【0032】 [0032]

【発明の実施の形態】以下、本発明の好適な実施の形態について、図面を参照しながら説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

【0033】[第1の実施の形態] (半導体装置)以下、第1の実施の形態に係る半導体装置を説明する。 [0033] First Embodiment (semiconductor device) Hereinafter, a semiconductor device according to the first embodiment. 図1は、第1の実施の形態に係る半導体装置を模式的に示す断面図である。 Figure 1 is a sectional view showing a semiconductor device according to the first embodiment schematically.

【0034】半導体装置100において、半導体基板(図示せず)の上に形成された第1の層間絶縁層10の上には、所定のパターンを有する配線層20が形成されている。 [0034] In the semiconductor device 100, on the first interlayer insulating layer 10 formed on a semiconductor substrate (not shown), the wiring layer 20 having a predetermined pattern is formed. 第1の層間絶縁層10および配線層20を覆うようにして、下地絶縁層30が形成されている。 So as to cover the first interlayer insulating layer 10 and the wiring layer 20, the base insulating layer 30 is formed. 下地絶縁層30の上には、疎水性を有する材質からなる第2の層間絶縁層40が形成されている。 On the underlying insulating layer 30, the second interlayer insulating layer 40 made of a material having hydrophobic properties is formed. 下地絶縁層30は、 The base insulating layer 30,
第1の層間絶縁層10および配線層20と、第2の層間絶縁層40との密着性を高める機能を有する。 A first interlayer insulating layer 10 and the wiring layer 20, the function of increasing the adhesion between the second interlayer insulating layer 40.

【0035】所定の、配線層20間において、空隙部5 The predetermined, between the wiring layer 20, the gap portion 5
0が形成されている。 0 is formed. 空隙部50は、下地絶縁層30と第2の層間絶縁層40とで画定されている。 Air gap 50 is defined between the base insulating layer 30 and the second interlayer insulating layer 40. 空隙部50 Air gap 50
が形成される配線層20間は、配線容量を考慮して規定される。 There between the wiring layer 20 to be formed is defined by considering the wiring capacitance. 空隙部50は、たとえば配線層20間の間隔G Air gap 50 is, for example, the gap G between the wiring layer 20
10が0.25μm以下の配線層20間において形成される。 10 is formed in between 0.25μm below the wiring layer 20. 配線層20間の間隔G10が0.25μmを超える配線層20間には、第2の層間絶縁層40によって、 Between the wiring layer 20 spacing G10 between the wiring layer 20 is more than 0.25 [mu] m, the second interlayer insulating layer 40,
完全に埋め込まれていることが好ましい。 It is preferable that the completely filled. これによって、縦方向の機械的強度を確保でき、耐CMP特性も維持される。 Thereby, the mechanical strength in the longitudinal direction can be secured, resistance CMP characteristics are maintained.

【0036】空隙部50における下地絶縁層30は、それ以外の領域の下地絶縁層(第2の層間絶縁層40と接触している下地絶縁層)30に比べて、第2の層間絶縁層40の材質をはじく性質を有する。 The base insulating layer 30 in the air gap 50, compared to (and has a base insulating layer in contact with the second interlayer insulating layer 40) 30 other underlying insulating layer in the region of the second interlayer insulating layer 40 It has the property of repelling the material. 具体的には、空隙部50における下地絶縁層30は親水性であり、第2の層間絶縁層40と接触している下地絶縁層30は疎水性である。 Specifically, the base insulating layer 30 in the air gap 50 is hydrophilic, the second base insulating layer 30 in contact with the interlayer insulating layer 40 is hydrophobic.

【0037】以下、本実施の形態に係る半導体装置10 [0037] Hereinafter, the semiconductor device 10 according to this embodiment
0の作用効果を説明する。 The effect of the 0 will be explained.

【0038】(a)本実施の形態においては、配線層2 [0038] (a) In this embodiment, the wiring layer 2
0間において空隙部50が形成されている。 Air gap 50 is formed in between 0. このため、 For this reason,
配線層20間における配線容量を低減することができる。 It is possible to reduce the wiring capacitance between the wiring layer 20.

【0039】(b)本実施の形態においては、空隙部5 [0039] In (b) the present embodiment, the void portion 5
0における下地絶縁層30は親水性である。 The base insulating layer 30 at 0 is hydrophilic. また、第2 In addition, the second
の層間絶縁層40は、疎水性を有する材質からなる。 The interlayer insulating layer 40 is made of a material having hydrophobic properties. このため、本実施の形態によれば、空隙部50における下地絶縁層30が第2の層間絶縁層40をはじくため、空隙部50内に第2の層間絶縁層40が進入するのが抑えられている。 Therefore, according to this embodiment, since the base insulating layer 30 in the air gap portion 50 repels the second interlayer insulating layer 40, the second interlayer insulating layer 40 is is suppressed from entering into the air gap 50 ing.

【0040】(製造プロセス)以下、第1の実施の形態に係る半導体装置の製造方法について説明する。 [0040] (manufacturing process) Hereinafter, a method for manufacturing a semiconductor device according to the first embodiment. 図2 Figure 2
は、第1の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 Is a cross-sectional view schematically showing a manufacturing process of a semiconductor device according to the first embodiment.

【0041】まず、図2に示すように、第1の層間絶縁層10の上に、スパッタリング法などにより、導電層(図示せず)を形成する。 First, as shown in FIG. 2, on the first interlayer insulating layer 10, by a sputtering method to form a conductive layer (not shown). 導電層の材質としては、特に限定されず、たとえばアルミニウムなどを挙げることができる。 The material of the conductive layer is not particularly limited, for example, it can be cited aluminum, and the like. 導電層の膜厚としては、デバイスの設計により異なるが、たとえば50〜700nmである。 The thickness of the conductive layer varies depending on the design of the device, for example, 50 to 700 nm.

【0042】次に、フォトリソグラフィおよびエッチングにより、導電層をパターニングし、配線層20を形成する。 Next, by photolithography and etching, the conductive layer is patterned to form a wiring layer 20.

【0043】次に、第1の層間絶縁層10および配線層20を覆うようにして、下地絶縁層30を形成する。 Next, so as to cover the first interlayer insulating layer 10 and the wiring layer 20, the base insulating layer 30. なお、下地絶縁層30は、その表面が親水性を有するように形成される。 Note that the base insulating layer 30, its surface is formed so as to have hydrophilicity. 下地絶縁層30の材質としては、たとえば酸化シリコンを挙げることができる。 As the material of the base insulating layer 30 can include for example, silicon oxide. 下地絶縁層30 The base insulating layer 30
は、好ましくはプラズマTEOS酸化膜である。 Is preferably a plasma TEOS oxide film. 下地絶縁層30の形成方法としては、特に限定されず、TEO The method for forming the base insulating layer 30 is not particularly limited, TEO
Sと酸素とによるプラズマCVD法あるいはTEOSとオゾンとによる熱CVD法が好ましい。 S and the thermal CVD method by a plasma CVD method or TEOS and ozone by oxygen is preferred. 下地絶縁層30 The base insulating layer 30
の膜厚としては、空隙部50の所望の幅を考慮して規定され、たとえば、30〜100nmである。 The film thickness is defined by considering the desired width of the air gap 50, for example, 30 to 100 nm.

【0044】次に、下地絶縁層30を表面処理して、下地絶縁層30の表面の一部を改質する。 Next, the base insulating layer 30 to surface treatment, to modify a part of the surface of the base insulating layer 30. 具体的には、第2の層間絶縁層40と接触させたい下地絶縁層30の表面30aを、疎水性化する。 Specifically, the surface 30a of the base insulating layer 30 to be in contact with the second interlayer insulating layer 40, hydrophobizing. この際、空隙部50の形成領域における下地絶縁層30の表面30bは、疎水性化されないようにする。 At this time, the surface 30b of the base insulating layer 30 in the formation region of the air gap 50 is prevented from being hydrophobicized. すなわち、空隙部50の形成領域における下地絶縁層30の表面30bは、親水性が保たれる。 That is, the surface 30b of the base insulating layer 30 in the formation region of the air gap 50, the hydrophilic property is maintained.

【0045】下地絶縁層30の表面処理方法は、第2の層間絶縁層40と接触させたい下地絶縁層30の表面3 The underlying method of surface treatment of the insulating layer 30, the surface 3 of the base insulating layer 30 to be in contact with the second interlayer insulating layer 40
0aを、疎水性化できる方法であれば特に限定されず、 0a and is not particularly limited as long as it is a method capable hydrophobized,
プラズマ処理方法を挙げることができる。 Plasma processing method can be mentioned. このプラズマ処理方法によれば、圧力を制御することにより、第2の層間絶縁層40と接触させたい下地絶縁層30の表面3 According to this plasma processing method, by controlling the pressure, the surface 3 of the base insulating layer 30 to be in contact with the second interlayer insulating layer 40
0aを、選択的に疎水性化することができる。 0a and can be selectively hydrophobicized. プラズマ処理方法を適用した場合には、プラズマガスは、たとえばSiH 4 ,SiH m Cl n ,SiH m (CH 3n ,SiH In the case of applying the plasma treatment method, a plasma gas, for example SiH 4, SiH m Cl n, SiH m (CH 3) n, SiH
mnのうちから選択される少なくとも1種を挙げることができる。 It can include at least one selected from among the m F n. なお、m,nは、m+n=4の関係を満たす。 Incidentally, m, n satisfy the relationship of m + n = 4. このうち、SiH 4が好ましい。 Of these, SiH 4 is preferable. たとえば、SiH 4 For example, SiH 4
のプラズマ処理方法で、下地絶縁層30の表面処理を行った場合には、下地絶縁層30の表面30aはシリコンが過剰な状態になり、疎水性化される。 In the plasma processing method, when performing surface treatment of the base insulating layer 30, the surface 30a of the base insulating layer 30 is silicon becomes excessive state, is hydrophobized. プラズマ処理方法の場合、圧力は、配線層20間の間隔を考慮して規定され、たとえば30Pa〜1kPaであり、温度はたとえば250〜450℃である。 When the plasma processing method, the pressure is defined by considering the distance between the wiring layer 20, for example, a 30Pa~1kPa, the temperature is, for example, 250 to 450 ° C..

【0046】次に、図1に示すように、下地絶縁層30 Next, as shown in FIG. 1, the base insulating layer 30
の上に、所定の配線層20間に空隙部50が形成されるように、第2の層間絶縁層40を形成する。 Over, as air gap 50 between the predetermined wiring layer 20 is formed, a second interlayer insulating layer 40. 第2の層間絶縁層40は、疎水性を有する材質からなる。 The second interlayer insulating layer 40 is made of a material having hydrophobic properties. このため、空隙部50の形成領域における下地絶縁層30の表面30bは、第2の層間絶縁層40をはじく。 Therefore, the surface 30b of the base insulating layer 30 in the formation region of the air gap 50 may repel the second interlayer insulating layer 40. すなわち、第2の層間絶縁層40は、空隙部50の形成領域における配線層20間に進入し難い。 That is, the second interlayer insulating layer 40 is unlikely to enter between the wiring layer 20 in the formation region of the air gap 50. その結果、その配線層20間において、空隙部50が形成され易くなっている。 As a result, between the wiring layer 20, which is easily air gap 50 is formed. 第2の層間絶縁層40の材質としては、特に限定されず、たとえば有機ポリマーを挙げることができる。 As the material of the second interlayer insulating layer 40 is not particularly limited, for example, mention may be made of organic polymer. 第2の層間絶縁層40の材質は、配線容量を下げる観点から、低誘電率(比誘電率が3以下)の材質であることが好ましい。 The material of the second interlayer insulating layer 40, from the viewpoint of reducing the wiring capacitance, it is preferred low dielectric constant (relative dielectric constant of 3 or less) which is the material of. 第2の層間絶縁層40の形成方法としては、 As a method for forming the second interlayer insulating layer 40,
空隙部50を形成できる方法であれば特に限定されず、 Not particularly limited as long as it can form voids 50,
たとえばスピンコート法である。 For example, a spin-coating method.

【0047】以下、本実施の形態に係る半導体装置の製造方法における、作用効果を説明する。 [0047] Hereinafter, the method for manufacturing a semiconductor device according to this embodiment, the operation effect.

【0048】(a)本実施の形態においては、下地絶縁層30を表面改質している。 [0048] In (a) the present embodiment has a base insulating layer 30 surface modification. この下地絶縁層30の表面改質によって、第2の層間絶縁層40と接触することになる下地絶縁層30の表面30aが疎水性を有し、空隙部50の形成領域における下地絶縁層30の表面30b By surface modification of the base insulating layer 30, the surface 30a of the base insulating layer 30 coming into contact with the second interlayer insulating layer 40 has a hydrophobic base insulating layer 30 in the formation region of the air gap 50 surface 30b
が親水性を有することとなる。 There will have hydrophilicity. そして、第2の層間絶縁層40は、疎水性を有する材質からなる。 Then, the second interlayer insulating layer 40 is made of a material having hydrophobic properties. その結果、第2の層間絶縁層40を形成する際、空隙部50の形成領域における下地絶縁層30の表面30bが第2の層間絶縁層40をはじくため、空隙部50の形成領域に第2の層間絶縁層40が進入し難くなっている。 As a result, when forming the second interlayer insulating layer 40, the surface 30b of the base insulating layer 30 in the formation region of the air gap 50 repels the second interlayer insulating layer 40, a second region for forming the air gap 50 of the interlayer insulating layer 40 is less likely to enter. したがって、 Therefore,
本実施の形態によれば、容易に、配線層20間において、空隙部50を形成することができる。 According to this embodiment, easily, in between the wiring layer 20, it is possible to form the air gap 50.

【0049】(b)本実施の形態によれば、微細な配線層20間において、自己整合的に、空隙部50を形成することができる。 [0049] (b) according to this embodiment, between fine wiring layers 20, in a self-alignment manner, it is possible to form the air gap 50.

【0050】[第2の実施の形態]以下、第2の実施の形態に係る半導体装置およびその製造方法を説明する。 [0050] [Second Embodiment] Hereinafter, a semiconductor device and a manufacturing method thereof according to the second embodiment.

【0051】(半導体装置)第2の実施の形態に係る半導体装置の構造は、第1の実施の形態と同様である。 The structure of the (semiconductor device) A semiconductor device according to the second embodiment is the same as in the first embodiment. このため、図1を参照しながら、第2の実施の形態に係る半導体装置について説明する。 Thus, with reference to FIG. 1, a description will be given of a semiconductor device according to the second embodiment.

【0052】第2の実施の形態に係る半導体装置は、次の点(1)〜(3)において、第1の実施の形態と異なる。 [0052] The semiconductor device according to the second embodiment, in the following points (1) to (3), different from the first embodiment. (1)第1に、第2の層間絶縁層40は、親水性を有する材質からなる点。 (1) First, the second interlayer insulating layer 40, that made of a material having hydrophilic properties. (2)第2に、空隙部50における下地絶縁層30は、 (2) Second, the base insulating layer 30 in the air gap portion 50,
疎水性である点。 That it is hydrophobic. (3)第3に、第2の層間絶縁層40と接触している下地絶縁層30は、親水性である点。 (3) Third, the second base insulating layer 30 in contact with the interlayer insulating layer 40 is that it is hydrophilic.

【0053】これら以外の点は、第1の実施の形態と同様であるため、詳細な説明を省略する。 [0053] other than the above points are the same as in the first embodiment, and detailed description thereof will be omitted.

【0054】以下、第2の実施の形態に係る半導体装置の作用効果を説明する。 [0054] Hereinafter, the operation effect of the semiconductor device according to the second embodiment.

【0055】(a)第2の実施の形態は、第1の実施の形態と同様、配線層20間において空隙部50が形成されている。 [0055] (a) second embodiment, like the first embodiment, the gap portion 50 is formed in between the wiring layer 20. このため、本実施の形態によれば、第1の実施の形態の作用効果(a)を奏することができる。 Therefore, according to this embodiment can achieve effects of the first embodiment of (a).

【0056】(b)第2の実施の形態において、第2の層間絶縁層40は、親水性を有する材質からなる。 [0056] (b) In the second embodiment, the second interlayer insulating layer 40 is made of a material having hydrophilic properties. また、空隙部50における下地絶縁層30の表面30bは疎水性である。 The surface 30b of the base insulating layer 30 in the air gap 50 is hydrophobic. このため、本実施の形態によれば、空隙部50における下地絶縁層30が第2の層間絶縁層40 Therefore, according to this embodiment, the base insulating layer 30 in the air gap 50 is a second interlayer insulating layer 40
をはじくため、空隙部50内に第2の層間絶縁層40が進入するのが抑えられている。 Repels the second interlayer insulating layer 40 is is suppressed from entering into the air gap 50.

【0057】(半導体装置の製造方法)以下、第2の実施の形態に係る半導体装置の製造方法について説明する。 [0057] (Method of Manufacturing Semiconductor Device) Hereinafter, a method for manufacturing a semiconductor device according to the second embodiment.

【0058】まず、図2に示すように、第1の実施の形態と同様にして、第1の層間絶縁層10の上に、所定のパターンを有する配線層20を形成する。 [0058] First, as shown in FIG. 2, as in the first embodiment, on the first interlayer insulating layer 10, a wiring layer 20 having a predetermined pattern.

【0059】次に、第1の層間絶縁層10および配線層20を覆うようにして、下地絶縁層30を形成する。 Next, so as to cover the first interlayer insulating layer 10 and the wiring layer 20, the base insulating layer 30. 下地絶縁層30は、その表面が疎水性を有するようにして、形成される。 The base insulating layer 30 has a surface so as to have hydrophobicity, are formed. 下地絶縁層30の材質としては、酸化シリコンを挙げることができる。 As the material of the base insulating layer 30, it can be mentioned silicon oxide. 下地絶縁層30は、プラズマTEOS酸化膜であることが好ましい。 The base insulating layer 30 is preferably a plasma TEOS oxide film. 下地絶縁層30の形成方法は、下地絶縁層30の表面が疎水性を有するように、下地絶縁層30を形成できる方法であれば特に限定されない。 Method for forming the base insulating layer 30, the surface of the base insulating layer 30 so as to have hydrophobicity is not particularly limited as long as it is a method capable of forming a base insulating layer 30. 具体的には、下地絶縁層30がプラズマTEOS酸化膜の場合は、下地絶縁層30は、従来のプラズマTEOS酸化膜を形成後、段差被覆特性に優れた50〜100Paの圧力領域のプラズマ処理を行い、表面改質を行うことにより得られる。 Specifically, when the base insulating layer 30 is a plasma TEOS oxide film, the base insulating layer 30, after forming the conventional plasma TEOS oxide film, a plasma treatment pressure region of 50~100Pa with excellent step coverage properties done, obtained by performing a surface modification. このプラズマ処理におけるプラズマガスは、たとえばSiH 4 ,Si Plasma gas in the plasma treatment, for example SiH 4, Si
m Cl n ,SiH m (CH 3n ,SiH mnのうちから選択される少なくとも1種を挙げることができる。 H m Cl n, SiH m ( CH 3) n, can include at least one selected from among SiH m F n. なお、m,nは、m+n=4の関係を満たす。 Incidentally, m, n satisfy the relationship of m + n = 4. これによって、下地絶縁層30の表面は、シリコンが過剰な状態となり、疎水性を有することとなる。 Thereby, the surface of the base insulating layer 30, silicon becomes excessive state, it will have a hydrophobic.

【0060】次に、下地絶縁層30を表面処理して、下地絶縁層30の表面の一部を改質する。 Next, the base insulating layer 30 to surface treatment, to modify a part of the surface of the base insulating layer 30. 具体的には、第2の層間絶縁層40と接触させたい下地絶縁層30の表面30aを、選択的に親水性化する。 Specifically, the surface 30a of the base insulating layer 30 to be in contact with the second interlayer insulating layer 40 is selectively hydrophilized. この際、空隙部5 At this time, the void portion 5
0の形成領域における下地絶縁層30の表面30bは、 Surface 30b of the base insulating layer 30 is in the 0 formation region,
親水性化されないようにする。 To not be hydrophilized. すなわち、空隙部50の形成領域における下地絶縁層30の表面30bは、疎水性が保たれる。 That is, the surface 30b of the base insulating layer 30 in the formation region of the air gap 50 is hydrophobic is maintained.

【0061】下地絶縁層30の表面処理方法は、第2の層間絶縁層40と接触させたい下地絶縁層30の表面3 [0061] underlayer surface treatment method of the insulating layer 30, the surface 3 of the base insulating layer 30 to be in contact with the second interlayer insulating layer 40
0aを、親水性化できる方法であれば特に限定されない。 0a and is not particularly limited as long as it can hydrophilizing. 下地絶縁層30の表面が、シリコンが過剰な状態にされて疎水性を有している場合には、下地絶縁層30の表面処理方法は、プラズマを利用した処理方法、紫外線を利用した処理方法、オゾンを利用した処理方法を挙げることができる。 Processing method the surface of the base insulating layer 30 is, when the silicon is in excess state has hydrophobicity, surface treatment of the base insulating layer 30, the processing method using a plasma, using UV , mention may be made of a processing method using the ozone. プラズマを利用した処理方法を適用した場合には、プラズマガスは、O 2を挙げることができる。 In the case of applying the processing method using the plasma, plasma gas may include O 2. また、紫外性を利用した処理方法と、オゾンを利用した処理方法とを組み合わせた処理方法であってもよい。 Also, a processing method using a UV resistant, it may be a processing method that combines the processing method using ozone. このような方法により下地絶縁層30の表面処理をすることにより、過剰なシリコンが酸化されて酸化シリコンになり、その下地絶縁層30の表面が親水性化される。 By the surface treatment of the base insulating layer 30 by such a method, becomes silicon oxide and excess silicon is oxidized, the surface of the base insulating layer 30 is hydrophilized. プラズマを利用した処理方法を適用した場合には、 In the case of applying the processing method using the plasma,
圧力は、配線層20間の間隔を考慮して規定され、たとえば30Pa〜1kPaであり、温度はたとえば250 The pressure is defined by considering the distance between the wiring layer 20, for example, a 30Pa~1kPa, temperature, for example 250
〜450℃である。 450 is ℃. オゾンを利用した処理方法を適用した場合には、圧力は、配線層20間の間隔を考慮して規定され、たとえば1×10 4 〜1×10 5 (大気圧)Pa In the case of applying the processing method using ozone, the pressure is defined by considering the distance between the wiring layer 20, for example, 1 × 10 4 ~1 × 10 5 ( the atmospheric pressure) Pa
程度、好ましくは1×10 5 (大気圧)Pa程度であり、温度はたとえば300〜550℃である。 The degree is preferably 1 × 10 5 (the atmospheric pressure) of about Pa, the temperature is, for example, 300 to 550 ° C..

【0062】次に、図1に示すように、下地絶縁層30 Next, as shown in FIG. 1, the base insulating layer 30
の上に、所定の配線層20間に空隙部50が形成されるように、第2の層間絶縁層40を形成する。 Over, as air gap 50 between the predetermined wiring layer 20 is formed, a second interlayer insulating layer 40. 第2の層間絶縁層40は、親水性を有する材質からなる。 The second interlayer insulating layer 40 is made of a material having hydrophilic properties. 親水性を有する材質としては、たとえば酸化シリコンを挙げることができる。 The material having hydrophilic, can be mentioned for example, silicon oxide. また、第2の層間絶縁層40は、多孔質化されていてもよい。 The second interlayer insulating layer 40 may be made porous. 第2の層間絶縁層40の形成方法は、所定の、配線層20間において、空隙部50が形成される方法であれば特に限定されず、たとえば塗布法である。 The second method of forming an interlayer insulating layer 40, a predetermined, between the wiring layer 20 is not particularly limited as long as it is a method air gap 50 is formed, for example, coating method. 好ましい塗布法は、スピンコート法である。 The preferred application method is a spin coating method.

【0063】以下、第2の実施の形態に係る半導体装置の製造方法における、作用効果を説明する。 [0063] Hereinafter, in the method of manufacturing a semiconductor device according to the second embodiment, the operation effect.

【0064】(a)本実施の形態においては、下地絶縁層30を表面改質している。 [0064] In (a) the present embodiment has a base insulating layer 30 surface modification. この下地絶縁層30の表面改質によって、第2の層間絶縁層40と接触することになる下地絶縁層30の表面30aが親水性を有し、空隙部50の形成領域における下地絶縁層30の表面30b By surface modification of the base insulating layer 30, the surface 30a of the base insulating layer 30 coming into contact with the second interlayer insulating layer 40 has hydrophilicity, the base insulating layer 30 in the formation region of the air gap 50 surface 30b
が疎水性を有することとなる。 There will have a hydrophobic. そして、第2の層間絶縁層40は、親水性を有する材質からなる。 Then, the second interlayer insulating layer 40 is made of a material having hydrophilic properties. その結果、第2の層間絶縁層40を形成する際、空隙部50の形成領域における下地絶縁層30の表面30bが第2の層間絶縁層40をはじくため、空隙部50の形成領域に第2の層間絶縁層40が進入し難くなっている。 As a result, when forming the second interlayer insulating layer 40, the surface 30b of the base insulating layer 30 in the formation region of the air gap 50 repels the second interlayer insulating layer 40, a second region for forming the air gap 50 of the interlayer insulating layer 40 is less likely to enter. したがって、 Therefore,
本実施の形態によれば、容易に配線層20間において、 According to this embodiment, easily in between the wiring layer 20,
空隙部50を形成することができる。 It is possible to form the air gap 50.

【0065】(b)本実施の形態によれば、微細な配線層20間において、自己整合的に、空隙部50を形成することができる。 [0065] (b) according to this embodiment, between fine wiring layers 20, in a self-alignment manner, it is possible to form the air gap 50.

【0066】本発明は、上記の実施の形態に限定されず、本発明の要旨の範囲で種々の変更が可能である。 [0066] The present invention is not limited to the above embodiments, and various modifications may be made within the scope of the present invention.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】実施の形態に係る半導体装置を模式的に示す断面図である。 1 is a cross-sectional view schematically showing a semiconductor device according to the embodiment.

【図2】実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 2 is a cross-sectional view schematically showing a manufacturing process of a semiconductor device according to the embodiment.

【図3】従来例に係る半導体装置を模式的に示す断面図である。 [3] The semiconductor device according to a conventional example is a cross-sectional view schematically showing.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 第1の層間絶縁層 20 配線層 30 下地絶縁層 40 第2の層間絶縁層 50 空隙部 100 半導体装置 10 the first interlayer insulating layer 20 interconnect layer 30 underlying the insulating layer 40 second interlayer insulating layer 50 gap portion 100 a semiconductor device

Claims (31)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 以下の工程(a)および(b)を含む、 [Claim 1] The following steps (a) and including (b),
    半導体装置の製造方法。 The method of manufacturing a semiconductor device. (a)所定のパターンを有する配線層の上に、下地絶縁層を形成する工程、(b)前記下地絶縁層の上に、層間絶縁層を形成する工程であって、 前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、 前記工程(a)における前記下地絶縁層において、前記空隙部の形成領域における前記下地絶縁層は、それ以外の領域の前記下地絶縁層に比べて、前記層間絶縁層の材質をはじく性質を有する。 On the wiring layer having (a) a predetermined pattern, a step of forming a base insulating layer, on top of (b) the underlying insulating layer, a step of forming an interlayer insulating layer, of said wiring layer, in the adjacent wiring layers, the gap portion defined in the base insulating layer and the interlayer insulating layer is formed in the base insulating layer in the step (a), the said base insulating layer in the formation region of the gap portion , as compared to the underlying insulating layer in the other region has a property of repelling the material of the interlayer insulating layer.
  2. 【請求項2】 請求項1において、 前記層間絶縁層は、疎水性を有し、 前記空隙部の形成領域における前記下地絶縁層は、親水性を有し、 それ以外の領域の前記下地絶縁層は、疎水性を有する、 2. A method according to claim 1, wherein the interlayer insulating layer has a hydrophobic, the base insulating layer in the formation region of the gap portion has a hydrophilic, the base insulating layer of the other region It has a hydrophobic,
    半導体装置の製造方法。 The method of manufacturing a semiconductor device.
  3. 【請求項3】 請求項1において、 前記層間絶縁層は、親水性を有し、 前記空隙部の形成領域における前記下地絶縁層は、疎水性を有し、 それ以外の領域の前記下地絶縁層は、親水性を有する、 3. The method of claim 1, wherein the interlayer insulating layer has a hydrophilicity, the base insulating layer in the formation region of the gap portion has a hydrophobic, the base insulating layer of the other region It has a hydrophilic,
    半導体装置の製造方法。 The method of manufacturing a semiconductor device.
  4. 【請求項4】 以下の工程(c)〜(e)を含む、半導体装置の製造方法。 4. A comprising the steps of (c) ~ (e), a method of manufacturing a semiconductor device. (c)所定のパターンを有する配線層の上に、表面が親水性である下地絶縁層を形成する工程、(d)前記下地絶縁層の一部を表面処理する工程、および(e)前記下地絶縁層の上に、疎水性を有する層間絶縁層を形成する工程であって、前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、 前記工程(d)は、前記空隙部の形成領域以外の領域における前記下地絶縁層を疎水性化する工程である。 (C) on the wiring layer having a predetermined pattern, the step surface is a base insulating layer is hydrophilic, (d) the underlying process for the surface treatment of the part of the insulating layer, and (e) the base on the insulating layer, a step of forming an interlayer insulating layer having a hydrophobic, one of the wiring layers, the adjacent wiring layers, the gap portion defined between the base insulating layer and the interlayer insulating layer is formed, said step (d) is a step of hydrophobizing the underlying insulating layer in the region other than the formation area of ​​the gap portion.
  5. 【請求項5】 請求項4において、 前記工程(d)は、前記空隙部の形成領域以外の領域における、前記下地絶縁層の表面を、シリコンが過剰な状態にする工程である、半導体装置の製造方法。 5. The method of claim 4, wherein step (d), in the region other than the formation area of ​​the void portion, the surface of the base insulating layer, silicon is a step of the excessive state, the semiconductor device Production method.
  6. 【請求項6】 請求項4または5において、 前記工程(d)は、プラズマ処理によりなされる、半導体装置の製造方法。 6. The method according to claim 4 or 5, wherein step (d) is performed by plasma treatment, a method of manufacturing a semiconductor device.
  7. 【請求項7】 請求項6において、 前記プラズマ処理に使用されるプラズマガスは、SiH 7. The method of claim 6, the plasma gas used in the plasma treatment, SiH
    4 ,SiH m Cl n ,SiH m (CH 3n ,SiH mnから選択される少なくとも1種である、半導体装置の製造方法。 4, SiH m Cl n, SiH m (CH 3) n, is at least one selected from SiH m F n, a method of manufacturing a semiconductor device.
  8. 【請求項8】 請求項6または7において、 前記プラズマ処理における圧力は、30Pa〜1kPa 8. The system of claim 6 or 7, the pressure in the plasma treatment, 30Pa~1kPa
    である、半導体装置の製造方法。 In a method for manufacturing a semiconductor device.
  9. 【請求項9】 請求項4〜7のいずれかにおいて、 前記層間絶縁層は、有機ポリマーである、半導体装置の製造方法。 In any one of claims 9] according to claim 4 to 7, the interlayer insulating layer is an organic polymer, a method of manufacturing a semiconductor device.
  10. 【請求項10】 請求項9において、 前記層間絶縁層は、比誘電率が3以下の有機ポリマーである、半導体装置の製造方法。 10. The method of claim 9, wherein the interlayer insulating layer has a specific dielectric constant of 3 or less of an organic polymer, a method of manufacturing a semiconductor device.
  11. 【請求項11】 以下の工程(f)〜(h)を含む、半導体装置の製造方法。 11. comprising the following steps (f) ~ (h), a method of manufacturing a semiconductor device. (f)所定のパターンを有する配線層の上に、表面が疎水性である下地絶縁層を形成する工程、(g)前記下地絶縁層の一部を表面処理する工程、および(h)前記下地絶縁層の上に、親水性を有する層間絶縁層を形成する工程であって、前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、 前記工程(g)は、前記空隙部の形成領域以外の領域における前記下地絶縁層を親水性化する工程である。 On the wiring layer having a (f) a predetermined pattern, the step surface is a base insulating layer is hydrophobic, (g) the step of surface treating the portion of the base insulating layer, and (h) said undercoat on the insulating layer, a step of forming an interlayer insulating layer having a hydrophilic property, one of the wiring layers, the adjacent wiring layers, the gap portion defined between the base insulating layer and the interlayer insulating layer is formed, said step (g) is a step of hydrophilizing the underlying insulating layer in the region other than the formation area of ​​the gap portion.
  12. 【請求項12】 請求項11において、 前記工程(f)において、前記下地絶縁層の表面は、シリコンが過剰な状態である、半導体装置の製造方法。 12. The method of claim 11, wherein in the step (f), the surface of the base insulating layer, silicon is excessive state, a method of manufacturing a semiconductor device.
  13. 【請求項13】 請求項11または12において、 前記工程(g)は、O 3処理する工程である、半導体装置の製造方法。 13. The method of claim 11 or 12, wherein step (g) is a step of O 3 treatment, a method of manufacturing a semiconductor device.
  14. 【請求項14】 請求項11〜13のいずれかにおいて、 前記工程(g)は、紫外線を利用して処理する工程である、半導体装置の製造方法。 In any of 14. The method of claim 11 to 13, wherein step (g) is a step of processing using the ultraviolet, a method of manufacturing a semiconductor device.
  15. 【請求項15】 請求項11または12において、 前記工程(g)は、プラズマ処理によりなされる、半導体装置の製造方法。 15. The method of claim 11 or 12, wherein step (g) is performed by plasma treatment, a method of manufacturing a semiconductor device.
  16. 【請求項16】 請求項15において、 前記プラズマ処理に使用されるプラズマガスは、O 2である、半導体装置の製造方法。 16. The method of claim 15, the plasma gas used in the plasma treatment is O 2, a method of manufacturing a semiconductor device.
  17. 【請求項17】 請求項15または16において、 前記プラズマ処理の圧力は、30Pa〜1kPaである、半導体装置の製造方法。 17. The method of claim 15 or 16, the pressure of the plasma treatment is 30Pa~1kPa, a method of manufacturing a semiconductor device.
  18. 【請求項18】 請求項11〜17のいずれかにおいて、 前記層間絶縁層は、酸化シリコンからなる、半導体装置の製造方法。 18. The claim 11 to 17, the interlayer insulating layer is made of silicon oxide, a method of manufacturing a semiconductor device.
  19. 【請求項19】 請求項1〜18のいずれかにおいて、 前記層間絶縁層の形成方法は、スピンコート法である、 19. In any of claims 1 to 18, method of forming the interlayer insulating layer is a spin-coating method,
    半導体装置の製造方法。 The method of manufacturing a semiconductor device.
  20. 【請求項20】 請求項1〜19のいずれかにおいて、 前記下地絶縁層は、プラズマTEOS酸化膜である、半導体装置の製造方法。 20. A one of claims 1-19, wherein the underlying insulating layer is a plasma TEOS oxide film, a method of manufacturing a semiconductor device.
  21. 【請求項21】 請求項1〜20のいずれかにおいて、 前記層間絶縁層は、多孔質化されている、半導体装置の製造方法。 In any of 21. The method of claim 20, wherein the interlayer insulating layer is porous, a method of manufacturing a semiconductor device.
  22. 【請求項22】 所定のパターンを有する配線層と、 前記配線層の上に設けられた、下地絶縁層と、 前記下地絶縁層の上に設けられた、層間絶縁層とを含み、 前記配線層のうち、隣接する配線層間において、空隙部が設けられ、 前記空隙部は、前記下地絶縁層と前記層間絶縁層とで画定され、 前記空隙部における前記下地絶縁層は、それ以外の領域の前記下地絶縁層に比べて、前記層間絶縁層の材質をはじく性質を有する、半導体装置。 22. A wiring layer having a predetermined pattern, provided on said wiring layer, and the underlying insulating layer, provided on the base insulating layer, and a interlayer insulating layer, the wiring layer of, the adjacent wiring layers, the gap portion is provided, the gap portion, wherein the base insulating layer is defined in the interlayer insulating layer, wherein the underlying insulating layer in the gap portion, the the other regions compared to the base insulating layer, having a property of repelling the material of the interlayer insulating layer, the semiconductor device.
  23. 【請求項23】 請求項22において、 前記下地絶縁層は、プラズマTEOS酸化膜である、半導体装置。 23. The method of claim 22, wherein the underlying insulating layer is a plasma TEOS oxide film, a semiconductor device.
  24. 【請求項24】 請求項22または23において、 前記層間絶縁層は、疎水性を有し、 前記空隙部における前記下地絶縁層は、親水性を有し、 それ以外の領域の前記下地絶縁層は、疎水性を有する、 24. The method of claim 22 or 23, wherein the interlayer insulating layer has a hydrophobic, the base insulating layer in the gap portion has a hydrophilic, the base insulating layer of the other areas , having a hydrophobic,
    半導体装置。 Semiconductor device.
  25. 【請求項25】 請求項24において、 前記層間絶縁層と前記下地絶縁層との界面は、シリコンが過剰な状態である、半導体装置。 25. The method of claim 24, the interface between the base insulating layer and the interlayer insulating layer, the silicon is excessive state, the semiconductor device.
  26. 【請求項26】 請求項24または25において、 前記層間絶縁層は、有機ポリマーである、半導体装置。 26. The method of claim 24 or 25, wherein the interlayer insulating layer is an organic polymer, a semiconductor device.
  27. 【請求項27】 請求項26において、 前記層間絶縁層は、比誘電率が3以下の有機ポリマーである、半導体装置。 27. The method of claim 26, wherein the interlayer insulating layer has a specific dielectric constant of 3 or less of the organic polymer, the semiconductor device.
  28. 【請求項28】 請求項22または23において、 前記層間絶縁層は、親水性を有し、 前記空隙部における前記下地絶縁層は、疎水性を有し、 それ以外の領域の前記下地絶縁層は、親水性を有する、 28. The method of claim 22 or 23, wherein the interlayer insulating layer has a hydrophilicity, the base insulating layer in the gap portion includes a hydrophobic, the base insulating layer of the other areas , having a hydrophilic,
    半導体装置。 Semiconductor device.
  29. 【請求項29】 請求項28において、 前記空隙部における前記下地絶縁層の表面は、シリコンが過剰な状態である、半導体装置。 29. The claim 28, the surface of the base insulating layer in the gap portion, the silicon is excessive state, the semiconductor device.
  30. 【請求項30】 請求項28または29において、 前記層間絶縁層は、酸化シリコンからなる、半導体装置。 30. The method of claim 28 or 29, wherein the interlayer insulating layer is made of silicon oxide, the semiconductor device.
  31. 【請求項31】 請求項22〜30のいずれかにおいて、 前記層間絶縁層は、多孔質化されている、半導体装置。 In any one of claims 31] according to claim 22 to 30, the interlayer insulating layer is porous, the semiconductor device.
JP2000235929A 2000-08-03 2000-08-03 Semiconductor device and its manufacture method Withdrawn JP2002050686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000235929A JP2002050686A (en) 2000-08-03 2000-08-03 Semiconductor device and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000235929A JP2002050686A (en) 2000-08-03 2000-08-03 Semiconductor device and its manufacture method

Publications (1)

Publication Number Publication Date
JP2002050686A true true JP2002050686A (en) 2002-02-15

Family

ID=18728058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000235929A Withdrawn JP2002050686A (en) 2000-08-03 2000-08-03 Semiconductor device and its manufacture method

Country Status (1)

Country Link
JP (1) JP2002050686A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008036385A1 (en) * 2006-09-21 2008-03-27 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
JP2009123734A (en) * 2007-11-12 2009-06-04 Renesas Technology Corp Semiconductor device, and manufacturing method thereof
US8394701B2 (en) 2006-05-04 2013-03-12 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
KR101246005B1 (en) * 2006-03-29 2013-03-20 엘지디스플레이 주식회사 Electro-Wetting Display
JP2013197407A (en) * 2012-03-21 2013-09-30 Toshiba Corp Semiconductor device
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9960110B2 (en) 2011-12-30 2018-05-01 Intel Corporation Self-enclosed asymmetric interconnect structures

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246005B1 (en) * 2006-03-29 2013-03-20 엘지디스플레이 주식회사 Electro-Wetting Display
US8394701B2 (en) 2006-05-04 2013-03-12 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
WO2008036385A1 (en) * 2006-09-21 2008-03-27 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US7772702B2 (en) 2006-09-21 2010-08-10 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
JP2009123734A (en) * 2007-11-12 2009-06-04 Renesas Technology Corp Semiconductor device, and manufacturing method thereof
US9960110B2 (en) 2011-12-30 2018-05-01 Intel Corporation Self-enclosed asymmetric interconnect structures
JP2013197407A (en) * 2012-03-21 2013-09-30 Toshiba Corp Semiconductor device
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9064872B2 (en) 2012-12-04 2015-06-23 Intel Corporation Semiconductor interconnect structures
US9455224B2 (en) 2012-12-04 2016-09-27 Intel Corporation Semiconductor interconnect structures
US9754886B2 (en) 2012-12-04 2017-09-05 Intel Corporation Semiconductor interconnect structures

Similar Documents

Publication Publication Date Title
US5110712A (en) Incorporation of dielectric layers in a semiconductor
US5503882A (en) Method for planarizing an integrated circuit topography
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
US5936295A (en) Multilevel interconnect structure with air gaps formed between metal leads
US6319809B1 (en) Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US5506177A (en) Fabrication process for multilevel interconnections in a semiconductor device
US20080038923A1 (en) Device and methodology for reducing effective dielectric constant in semiconductor devices
EP0881678A2 (en) Improvements in or relating to porous dielectric structures
US5863832A (en) Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US20030127740A1 (en) Air gaps copper interconnect structure
US7786589B2 (en) Semiconductor device and method for manufacturing semiconductor device
US5435888A (en) Enhanced planarization technique for an integrated circuit
US6040628A (en) Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
US5607773A (en) Method of forming a multilevel dielectric
US20010040267A1 (en) Semiconductor integrated circuit with an insulation structure having reduced permittivity
EP0680084A1 (en) Self-aligned via using low permittivity dielectric
JP2000133636A (en) Method for forming pattern
US20050087517A1 (en) Adhesion between carbon doped oxide and etch stop layers
US20060019482A1 (en) Air gap interconnect structure and method thereof
US20080122121A1 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
JP2001044191A (en) Laminated insulating film, manufacture thereof, semiconductor device and manufacture thereof
EP0822586A2 (en) Improvements in or relating to integrated circuits
US6074939A (en) Method for fabricating semiconductor device
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
JP2003197623A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051227

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061201