JP2002043252A - マルチチップ用半導体チップの製造方法 - Google Patents

マルチチップ用半導体チップの製造方法

Info

Publication number
JP2002043252A
JP2002043252A JP2000224259A JP2000224259A JP2002043252A JP 2002043252 A JP2002043252 A JP 2002043252A JP 2000224259 A JP2000224259 A JP 2000224259A JP 2000224259 A JP2000224259 A JP 2000224259A JP 2002043252 A JP2002043252 A JP 2002043252A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
wafer
substrate
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000224259A
Other languages
English (en)
Inventor
Keiichi Sasaki
圭一 佐々木
Shinya Taku
真也 田久
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2000224259A priority Critical patent/JP2002043252A/ja
Publication of JP2002043252A publication Critical patent/JP2002043252A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】半導体素子が集積された半導体ウェハからマル
チチップ用半導体装置を構成するマルチチップ用半導体
チップを得る工程において、生産性の向上を図る。 【解決手段】半導体素子が集積されると共に、マルチチ
ップ半導体装置を構成するためのスループラグを有する
マルチチップ用半導体チップが複数形成されている半導
体ウェハ100の前記半導体素子が集積された面に固定
基板33を接着し、前記半導体ウェハ100を固定基板
33に固定する工程と、固定基板33に固定された状態
で、半導体ウェハ100の前記半導体素子が集積されて
いない面を後退させる工程と、固定基板33に固定され
た状態で、後退した半導体ウェハ100の面にパッシベ
ーション層35を形成する工程と、パッシベーション層
34の一部領域を選択的に除去して前記スループラグ1
6を露出させる工程と含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子が集積
された半導体ウェハの裏面を処理しマルチチップ用半導
体チップを得るマルチチップ用半導体チップの製造方法
に関する。
【0002】
【従来の技術】積層型のマルチチップ用半導体装置を構
成するマルチチップ用半導体チップを半導体ウェハから
切り出す工程を図9を用いて説明する。
【0003】先ず、シリコン基板10の表面側から粗ダ
イシングを行う(図9(a))、ウェハの半導体素子形
成面41に外周に固定リングを備えたテープ42を貼り
付けて固定を行い(図9(b))、裏面側から研削して
シリコン基板10の裏面を後退させた後(図9
(c))、ダイシングを行って(図9(d))、表面側
のテープ42を剥離し(図9(e))、チップ43単位
でパッシベーション層35の形成及びスループラグ16
の露出を行う(図9(f))。
【0004】表面側にテープを貼り付けるのは、薄膜化
されたウェハの機械的強度が低くなるためである。ま
た、チップ単位でパッシベーション層の形成及びスルー
プラグの露出を行うのは、処理温度がテープの耐熱温度
より高くなるためである。
【0005】パッシベーション層の形成及びスループラ
グの露出を行うの1チップずつの処理を行うため、スル
ープットが非常に悪いという問題があった。
【0006】
【発明が解決しようとする課題】上述したように、マル
チチップ用半導体装置を構成するマルチチップ用半導体
チップを半導体ウェハから切り出した後、パッシベーシ
ョン層の形成及びスループラグの露出を行うの1チップ
ずつの処理を行うため、スループットが非常に悪いとい
う問題があった。
【0007】本発明の目的は、半導体素子が集積された
半導体ウェハからマルチチップ用半導体装置を構成する
マルチチップ用半導体チップを得る工程において、生産
性の向上を図り得るマルチチップ用半導体チップの製造
方法を提供することにある。
【0008】
【課題を解決するための手段】[構成]本発明は、上記
目的を達成するために以下のように構成されている。
【0009】(1)本発明に係わるマルチチップ用半導
体チップは、半導体素子が集積されると共に、スループ
ラグを有するマルチチップ用半導体チップが複数形成さ
れている半導体ウェハの前記半導体素子が集積された面
に固定基板を接着し、前記半導体ウェハを該固定基板に
固定する工程と、前記固定基板に固定された状態で、前
記半導体ウェハの前記半導体素子が集積されていない面
を後退させる工程と、前記固定基板に固定された状態
で、後退した前記半導体ウェハの面にパッシベーション
層を形成する工程と、前記パッシベーション層の一部領
域を選択的に除去して前記スループラグを露出させる工
程と含む。
【0010】本発明の好ましい実施態様を以下に記す。
前記スループラグを露出させる工程の後、前記固定基板
に固定された状態で、前記半導体ウェハに対してダイシ
ングを行って、マルチチップ用半導体チップを切り出す
こと。前記パッシベーション層は、200℃以下の温度
で形成されること。前前記パッシベーション層は、前記
ウェハの裏面に対して樹脂を擦り付けにより形成される
こと。前記樹脂の擦り付けは、水を供給しつつ行うこ
と。
【0011】前記固定基板は、半導体基板、金属板、ガ
ラス板、又はポーラス基板の何れかから選ばれること。
【0012】[作用]本発明は、上記構成によって以下
の作用・効果を有する。以上説明したように、半導体ウ
ェハを固定基板に固定した状態で、パッシベーション層
の形成及びスループラグの露出を行うことによって、生
産性の向上を図ることができる。
【0013】通常用いられる固定基板との固定に用いら
れる樹脂の耐熱温度は最も高い
【0014】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
【0015】[第1実施形態]本発明の裏面加工方法に
ついて図1〜図5を参照して説明する。図1〜図5は、
本発明の第1の実施形態に係わるマルチチップ用半導体
チップの製造工程を示す工程断面図である。
【0016】図1は、半導体素子が集積されたマルチチ
ップ用半導体チップが複数形成された半導体ウェハの概
略構成を図示している。また、図2(a)〜図5は、マ
ルチチップ用半導体チップのスループラグ周辺及びダイ
シング領域を図示している先ず、図1(a),図2
(a)に示すように、シリコン基板10のチップ領域に
半導体素子12が形成されると共に、スループラグ16
付きの半導体ウェハ100を用意する。図1(a)及び
図2(a)において、11は素子分離絶縁膜、13は第
1の層間絶縁膜、14は第1のプラグ、15はシリコン
酸化膜或いはシリコン窒化膜からなるプラグ側壁絶縁
膜、17は配線、18は第2の層間絶縁膜、19は第2
のプラグ、20は配線、21は第3の層間絶縁膜、22
は第3のプラグ、23はパッド、24は保護膜、31は
ダイシング領域である。また、図1(a)において、4
1は前述した半導体素子12等が形成されたデバイス形
成面である。なお、図1では、半導体素子等の詳細な構
成の図示を省略している。なお、以下では、半導体素子
12が形成された面を半導体ウェハ100の表面側、半
導体素子12が形成されていない面を半導体ウェハ10
0の裏面側と記す。
【0017】次いで、図1(b),図2(b)に示すよ
うに、半導体ウェハ100の表面全面に、熱硬化樹脂3
2により固定基板33を接着して、半導体ウェハ100
を固定基板34に固定する。
【0018】半導体ウェハを固定する固定基板及びその
固定方法について説明する。固定基板としては、ガラス
基板や、Siウェハ、厚さ5μm〜800μmの金属等
を用いる。ペット等の樹脂の場合には、剛性を増すため
に、厚さ100μm以上の材料が望ましい。なお、固定
基板は、堅さを持っているが多少撓む性質を持っている
ことが好ましい。後に、固定基板をウェハから剥離する
際、撓ませながら行うためである。
【0019】固定基板の大きさとしては、半導体素子が
形成された半導体ウェハの径より1〜10mm程度大き
いものが望ましい。半導体ウェハより大きすぎると、搬
送を行うために専用の搬送装置を導入しなければなら
ず、製造コストの増大につながる。
【0020】次に、上述した固定基板と半導体ウェハと
の固定方法について説明する。半導体ウェハと固定基板
との固定方法には、半導体ウェハと固形ウェハとの間に
シリコーン、アクリル等を熱硬化樹脂を挟んだ後、15
0℃程度の温度でアニールして熱硬化樹脂を硬化させ
て、Siウェハと固形ウェハとを固定させる。なお、ガ
ラスの場合には、半導体ウェハとガラス基板との間に紫
外光硬化性樹脂を挟み込み、ガラス基板側から紫外光を
照射することによって、樹脂を硬化させて接着すること
も可能である。
【0021】次いで、図1(c),図3(c)に示すよ
うに、半導体ウェハ100を固定基板33に固定した状
態で、シリコン基板10の裏面を研削する。シリコン基
板10の研削は、スループラグ16が半導体ウェハ10
0の裏面側に露出しない状態で終了させる。なお、望ま
しくは、スループラグ16からシリコン基板10裏面ま
での厚みが1〜5μm程度であることが望ましい。な
お、プラグ露出を研削のみで行わないのは、プラグ内部
のメタル材量の裏面への汚染と、プラグ周辺を保護して
いる酸化膜が破壊され、プラグ内部とSi基板とがリー
クする問題があるためで、この2点の問題がない場合に
は裏面研削のみでプラグ露出を行っても良いことは言う
までもない。
【0022】次いで、図3(d)に示すように、半導体
ウェハ100を固定基板33に固定した状態で、RI
E,CDE,薬液等の手法を用いて、シリコン基板10
を選択的にエッチングし、スループラグ16の表面を覆
うプラグ側壁絶縁膜15を露出させる。このとき、側壁
絶縁膜15がエッチングされない条件で行い、スループ
ラグ16を露出させないようにする。
【0023】次いで、図4(e)に示すように、シリコ
ン基板10の裏面側に感光性ポリイミドを塗布した後、
露光を行い、プラグ側壁絶縁膜15が露出する開口を有
するポリイミド膜34を形成する。
【0024】次いで、図1(f),図4(f)に示すよ
うに、感光性ポリイミド膜34をマスクに用いて、スル
ープラグ16上のプラグ側壁絶縁膜15をRIE,CD
E法を用いて除去し、スループラグ16を露出させる。
その後、半導体ウェハ100を150℃程度のキュア処
理により、感光性ポリイミド膜34を硬化させて、パッ
シベーション層35を形成する。通常用いられる熱硬化
性樹脂の耐熱温度は150℃〜で有るため、キュア温度
は150℃以下で有ることが最も好ましい。ただし、接
着層のシリコーンは200℃程度の耐熱性があるためキ
ュア温度を200℃で行うことが可能である。このアニ
ール温度の設定は、樹脂の変質及び変形が生じないよう
に適宜温度が選択される。なお、熱硬化性樹脂の耐熱温
度がキュア処理の温度より低い場合には、固定基板から
剥離して行っても良い。
【0025】次いで、図1(g),図5(g)に示すよ
うに、RIEやレーザ等を用いてダイシングを行い、ダ
イシング領域31にチップ領域を囲う溝36を形成す
る。そして、図4(h),図5(h)に示すように、固
定基板33からマルチチップ用半導体チップ43を剥離
する。
【0026】固定基板33からマルチチップ用半導体チ
ップ43を剥離する方法について、図6を参照して説明
する。図6において、601はホットプレートである。
また、602は、凸曲面を有し、凸曲面に真空ポンプ6
03に接続する複数の孔を有するチップ剥離器である。
【0027】図6(a)に示すように、ホットプレート
601上に固定基板33面を載置して200℃程度に加
熱し、熱硬化性樹脂32の粘着性低下させる。そして、
図6(b)に示すように、マルチチップ用半導体チップ
43に押し当てつつチップ剥離器602を凸曲面に沿っ
て動かすことによって、マルチチップ用半導体チップ4
3を熱硬化性樹脂32から剥離することができる。剥離
した後、有機溶剤等を用いてマルチチップ用半導体チッ
プ43の洗浄を行う。
【0028】以上説明したように、本実施形態によれ
ば、半導体ウェハを固定基板に固定した状態で、熱硬化
性樹脂が変質しない低温で硬化するポリイミド膜をパッ
シベーション層として用いることによって、固定基板に
固定した状態でSiウェハの裏面加工を行うことがで
き、生産性の向上を図ることができる。
【0029】なお、固定基板としては、ポーラス(多孔
性)基板を用いることができる。ウェハとポーラス基板
との接着は、図7に示すように、ポーラス基板701に
真空ポンプ702を接続して吸引することによって行う
ことができる。なお、703は、ポーラス基板701の
底面及び側面を覆う壁である。
【0030】なお、ウェハと固定基板との接着には、常
温で粘着性を有するアクリルゴム等の非熱硬化性樹脂を
用いることも可能である。固定基板からマルチチップ用
半導体チップを剥離する場合には、アルコール等の溶剤
を用いることで容易に行うことができる。ウェハの固定
基板への固定方法として、熱可塑性の材料を用いること
も可能である。この場合には、剥離時に加熱しながら固
定基板よりウェハを剥離することになるが、過熱した状
態でも熱可塑性材料は粘着力を維持するため、ウェハを
固定基板よりスライドさせて除去する方法が有効であっ
た。更に、ウェハと固定基板との間に、剥離を容易にす
る目的で、ペット等のフィルム材料を積層させても良
い。具体的には、固定基板上に、アクリルゴム系粘着
材、ペットフィルム、アクリルゴム系粘着材、ウェハと
いう構造にすることで、ウェハ剥離時にフィルムごと剥
離することができ、チップの損傷を極端に低減すること
が可能であった。
【0031】また、水素結合或いは静電気により物質に
対して粘着性を示す吸着フィルムを用いてSiウェハと
固定基板とを固定することも可能である。吸着フィルム
の場合は、容易に剥離することができる。上述した真空
吸引により固定基板からマルチチップ用半導体チップを
剥離することができる。
【0032】なお、全面にパッシベーション層35を全
面に形成した後、スループラグ上の領域にレーザを照射
してパッシベーション層35及びプラグ側壁絶縁膜15
を消化させてスループラグ16の表面を露出させること
も可能である。
【0033】また、全面にパッシベーション層35を全
面に形成した後(図8(a))、CMPを行うことでス
ループラグの表面を露出させることも可能である(図8
(b))。
【0034】パッシベーション層として感光性ポリイミ
ドの塗布及びキュア処理により形成したが、ポリイミド
を印刷により宜遮断してスループラグ上を除いた領域に
選択的に塗布した後、キュア処理を行っても良い。ま
た、ポリイミドを滴下する滴下ノズルとウェハとを相対
的に移動させつつ、ポリイミドの滴下を適宜遮断してス
ループラグ上を除いた領域に選択的に塗布した後、キュ
ア処理を行っても良い。また、電着によりポリイミドを
形成することも可能である。
【0035】本実施形態では、裏面パッシベーション層
を塗布型絶縁膜であるポリイミドを用いたが、裏面パッ
シベーション層の材料についてはこれにこだわることが
無く、塗布型の絶縁膜を用いることが可能である。この
とき、キュア温度低減のために、レーザや電子ビームを
用いることも有効であった。
【0036】[第2の実施形態]上記実施形態では、樹
脂の変色変形を起こさせずに、形成するパッシベーショ
ン層として、感光性ポリイミド膜を用いたが、他のパッ
シベーション層の製造方法について説明する。
【0037】樹脂を100rpm程度で高速に回転する
シリコン基板10の裏面側に、水を供給しつつ、樹脂を
5kg/cm2 程度の高い圧力で擦り付けて、シリコン
酸化膜(ラップ酸化膜と記)を形成する。シリコン基板
10に擦り付ける樹脂としては、アクリル樹脂,テフロ
ン(登録商標)樹脂等を用いることができる。また、圧
力としては、2〜5kg/cm2 程度が好ましい。
【0038】本実施形態では、1分程度のラッピングで
裏面側に100nm程度のラップ酸化膜が形成される。
本実施形態によれば、アクリル樹脂,テフロン樹脂等の
樹脂を擦り付けるとき、デバイス面では温度が100℃
程度にしか上昇せず、ウェハと固定基板とを接着する樹
脂の変色及び変形が生じない。
【0039】なお、樹脂の内部には、Siの酸化を加速
させる不純物、例えばCu等が含まれていても良い。ま
た、酸化膜の形成を加速させるために、水以外に水蒸気
を供給しつつラッピングを行っても良い。更に、高加
圧,高回転でラッピングを行う場合には、酸化速度が速
くなるが、基板の発熱も大きくなるた。そのため、ウェ
ハを冷却する冷却機構が備わった装置でラッピングを行
うことが好ましい。
【0040】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態に示したウェハ
保持方法を、スループラグがないウェハの裏面薄膜化工
程に適用しても良いことは言うもまでもない。その他、
本発明は、その要旨を逸脱しない範囲で、種々変形して
実施することが可能である。
【0041】
【発明の効果】以上説明したように本発明によれば、半
導体ウェハを固定基板に固定した状態で、パッシベーシ
ョン層の形成及びスループラグの露出を行うことによっ
て、マルチチップ半導体装置に用いられるマルチチップ
用半導体チップの生産性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係わるマルチチップ
用半導体チップの製造方法を示す工程断面図。
【図2】本発明の第1の実施形態に係わるマルチチップ
用半導体チップの製造方法を示す工程断面図。
【図3】本発明の第1の実施形態に係わるマルチチップ
用半導体チップの製造方法を示す工程断面図。
【図4】本発明の第1の実施形態に係わるマルチチップ
用半導体チップの製造方法を示す工程断面図。
【図5】本発明の第1の実施形態に係わるマルチチップ
用半導体チップの製造方法を示す工程断面図。
【図6】固定基板からマルチチップ用半導体チップを剥
離する様子を示す図。
【図7】ポーラス基板とウェハとの工程方法を説明する
ための図。
【図8】スループラグの露出工程を説明するための工程
断面図。
【図9】従来のマルチチップ用半導体チップの製造方法
を示す工程断面図。
【符号の説明】
10…シリコン基板 12…半導体素子 15…プラグ側壁絶縁膜 15…側壁絶縁膜 16…スループラグ 16…プラグ側壁絶縁膜 31…ダイシング領域 32…熱硬化性樹脂 33…固定基板 35…パッシベーション層 36…溝 41…半導体素子形成面 43…チップ 100…ウェハ
フロントページの続き Fターム(参考) 5F033 MM30 QQ46 RR04 RR06 TT07 VV00 XX33 5F058 AA10 AC02 AC04 AE10 AF10 AG01 AG02 AH01 AH10

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が集積されると共に、スループ
    ラグが形成されたマルチチップ半導体装置に用いられる
    マルチチップ用半導体チップが複数形成されている半導
    体ウェハの前記半導体素子が集積された面に固定基板を
    接着し、前記半導体ウェハを該固定基板に固定する工程
    と、 前記固定基板に固定された状態で、前記半導体ウェハの
    前記半導体素子が集積されていない面を後退させる工程
    と、 前記固定基板に固定された状態で、後退した前記半導体
    ウェハの面にパッシベーション層を形成する工程と、 前記パッシベーション層の一部領域を選択的に除去して
    前記スループラグを露出させる工程と含むことを特徴と
    するマルチチップ用半導体チップの製造方法。
  2. 【請求項2】前記スループラグを露出させる工程の後、
    前記固定基板に固定された状態で、前記半導体ウェハに
    対してダイシングを行って、マルチチップ用半導体チッ
    プを切り出すことを特徴とする請求項1に記載のマルチ
    チップ用半導体チップの製造方法。
  3. 【請求項3】前記パッシベーション層は、200℃以下
    の温度で形成されることを特徴とする請求項1に記載の
    マルチチップ用半導体チップの製造方法。
  4. 【請求項4】前記パッシベーション層は、前記ウェハの
    裏面に対して樹脂を擦り付けにより形成されることを特
    徴とする請求項1に記載の半導体装置の製造方法。
  5. 【請求項5】前記樹脂の擦り付けは、水を供給しつつ行
    うことを特徴とする請求項3に記載の半導体装置の製造
    方法。
  6. 【請求項6】前記固定基板は、半導体基板、金属板、ガ
    ラス板、又はポーラス基板の何れかから選ばれることを
    特徴とする請求項1に記載のマルチチップ用半導体チッ
    プの製造方法。
JP2000224259A 2000-07-25 2000-07-25 マルチチップ用半導体チップの製造方法 Pending JP2002043252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000224259A JP2002043252A (ja) 2000-07-25 2000-07-25 マルチチップ用半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224259A JP2002043252A (ja) 2000-07-25 2000-07-25 マルチチップ用半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2002043252A true JP2002043252A (ja) 2002-02-08

Family

ID=18718251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224259A Pending JP2002043252A (ja) 2000-07-25 2000-07-25 マルチチップ用半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2002043252A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282568A (ja) * 2002-03-26 2003-10-03 National Institute Of Advanced Industrial & Technology 微細配線構造及びその製造方法
WO2006080337A1 (ja) * 2005-01-31 2006-08-03 Nec Corporation 半導体装置およびその製造方法と、積層型半導体集積回路
WO2012093544A1 (ja) * 2011-01-06 2012-07-12 住友電気工業株式会社 半導体装置の製造方法
JP2013197470A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 貫通電極の形成方法
JP5354765B2 (ja) * 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法
JP2014209511A (ja) * 2013-04-16 2014-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282568A (ja) * 2002-03-26 2003-10-03 National Institute Of Advanced Industrial & Technology 微細配線構造及びその製造方法
JP5354765B2 (ja) * 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法
WO2006080337A1 (ja) * 2005-01-31 2006-08-03 Nec Corporation 半導体装置およびその製造方法と、積層型半導体集積回路
JPWO2006080337A1 (ja) * 2005-01-31 2008-06-19 日本電気株式会社 半導体装置およびその製造方法と、積層型半導体集積回路
WO2012093544A1 (ja) * 2011-01-06 2012-07-12 住友電気工業株式会社 半導体装置の製造方法
JP2012142522A (ja) * 2011-01-06 2012-07-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8772139B2 (en) 2011-01-06 2014-07-08 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device
JP2013197470A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 貫通電極の形成方法
JP2014209511A (ja) * 2013-04-16 2014-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4471563B2 (ja) 半導体装置の製造方法
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
JP4544231B2 (ja) 半導体チップの製造方法
JP3197788B2 (ja) 半導体装置の製造方法
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
JP3485525B2 (ja) 半導体装置の製造方法
KR101143797B1 (ko) 반도체 기판을 얇게 하는 방법
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2006332078A (ja) 半導体チップの製造方法
JP2002280329A (ja) チップ用保護膜形成用シートおよび半導体チップの製造方法
JP2000340526A5 (ja)
JPH11204551A (ja) 半導体装置の製造方法
JP2008258303A (ja) 半導体装置の製造方法
JP4462940B2 (ja) 半導体装置の製造方法
US20110189928A1 (en) Wafer mount tape, wafer processing apparatus and method of using the same for use in thinning wafers
JP2002043252A (ja) マルチチップ用半導体チップの製造方法
JP2005129653A (ja) 半導体装置の製造方法
JP2007180252A (ja) 半導体装置の製造方法
JP2006261482A (ja) 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JP5840003B2 (ja) ウエーハの加工方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2019125785A (ja) ウェハの処理方法
JPH0917756A (ja) 半導体用保護テープおよびその使用方法
JP4670276B2 (ja) 半導体装置の製造方法
JP2005302805A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626