JP2002025916A - Hetero structure substrate and its manufacturing method - Google Patents

Hetero structure substrate and its manufacturing method

Info

Publication number
JP2002025916A
JP2002025916A JP2000209461A JP2000209461A JP2002025916A JP 2002025916 A JP2002025916 A JP 2002025916A JP 2000209461 A JP2000209461 A JP 2000209461A JP 2000209461 A JP2000209461 A JP 2000209461A JP 2002025916 A JP2002025916 A JP 2002025916A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
substrate
silicon single
silicon
single crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000209461A
Other languages
Japanese (ja)
Inventor
Yoshihiro Irokawa
Toru Kachi
Masahito Kigami
Noboru Yamada
徹 加地
登 山田
雅人 樹神
芳宏 色川
Original Assignee
Toyota Central Res & Dev Lab Inc
株式会社豊田中央研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a hetero structure substrate wherein a crystal defect layer is hardly generated in an epitaxial growth layer. SOLUTION: An SOI substrate wherein a silicon single crystalline substrate 51, a silicon oxide layer 53 and a silicon single crystalline layer 55 are laminated is prepared. The silicon single crystalline layer 55 is selectively etched and removed, and a trench is formed in the silicon single crystalline layer 55. The silicon oxide layer 53 is removed by supplying hydrofluoric acid to the silicone oxide layer 53 via the trench. As a result, a space part 61 is formed. The silicon single crystalline layer 55 becomes a silicon single crystalline film 59 of a membrane structure. The silicon single crystalline film 59 is carbonized by using a CVD system and a silicon carbide layer 63 is formed thereon by heteroepitaxial growth.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、例えば、半導体素子が形成されるヘテロ構造基板およびその製造方法に関する。 The present invention relates to, for example, relates heterostructure substrate and a manufacturing method thereof a semiconductor element is formed.

【0002】 [0002]

【背景技術】近年、ヘテロ構造基板に半導体素子が形成された半導体装置の研究開発が進められている。 BACKGROUND ART In recent years, research and development of semiconductor devices in which a semiconductor element is formed on the heterostructure substrate is advanced. ヘテロ構造基板の製造方法として、例えば、半導体基板上に、 As a method for producing heterostructure substrate, for example, on a semiconductor substrate,
ヘテロエピタキシャル成長により、エピタキシャル成長層を形成する方法がある。 The heteroepitaxial growth, there is a method of forming an epitaxial growth layer. この場合、半導体基板の格子定数とエピタキシャル成長層の格子定数との差により、 In this case, the difference in lattice constant and the epitaxial growth layer of the semiconductor substrate,
エピタキシャル成長層に応力が発生する。 Stress is generated in the epitaxial growth layer. これにより、 As a result,
エピタキシャル成長層に結晶欠陥層ができ、エピタキシャル成長層に形成される半導体素子の特性に悪影響が生じる。 Epitaxial growth layer can crystal defect layer, adversely affect the characteristics of the semiconductor element formed in the epitaxial growth layer.

【0003】 [0003]

【発明が解決しようとする課題】半導体基板の格子定数とエピタキシャル成長層の格子定数との差が小さい材料を、選択すれば、エピタキシャル成長層に生じる応力を小さくすることができる。 The difference is small material in lattice constant of the semiconductor substrate and the epitaxial growth layer INVENTION SUMMARY is], be selected, it is possible to reduce the stress generated in the epitaxial growth layer. これにより、エピタキシャル成長層に結晶欠陥層ができるのを防ぐことが可能となる。 Thereby, it becomes possible to prevent the possible crystal defect layer in the epitaxial growth layer. この技術は、例えば、エピタキシャル成長技術実用データ集の第1集MBEとMOCVDの第1分冊MOC This technique, for example, Vol. 1 MOC of first current MBE and MOCVD epitaxial growth technique practical data collection
VD(サイエンスフォーラム社)の第225頁に開示されている。 It is disclosed in the first 225 pages of VD (Science Forum, Inc.).

【0004】しかし、格子定数の差が小さい材料(半導体基板、エピタキシャル成長層)の選択は、容易でない。 However, selection of the difference in lattice constant is small material (semiconductor substrate, an epitaxial growth layer) is not easy. また、このような材料を選択しても、基板の熱膨張係数とエピタキシャル成長層の熱膨張係数との差に起因する応力を緩和することができない。 Furthermore, selecting such a material, it is impossible to relieve stress caused by the difference in the thermal expansion coefficient of the thermal expansion coefficient and the epitaxial growth layer of the substrate.

【0005】本発明の目的は、エピタキシャル成長層に結晶欠陥層が生じにくい、ヘテロ構造基板およびその製造方法を提供することである。 An object of the present invention, the epitaxial growth layer hardly crystal defect layer occurs, is to provide a heterostructure substrate and a manufacturing method thereof.

【0006】 [0006]

【課題を解決するための手段】本発明に係るヘテロ構造基板の製造方法は、メンブレン構造の結晶膜上に、ヘテロエピタキシャル成長により、エピタキシャル成長層を形成する工程を備える。 Method for manufacturing a heterostructure substrate according to the present invention SUMMARY OF THE INVENTION comprises on the crystal film of membrane structure, by heteroepitaxial growth, a step of forming an epitaxial growth layer.

【0007】メンブレン構造の結晶膜は薄い。 [0007] crystal film of the membrane structure is thin. このため、例えば、結晶膜の格子定数とエピタキシャル成長層の格子定数との差が大きくても、エピタキシャル成長層に発生する応力は小さくなる。 Thus, for example, the difference in lattice constant and the epitaxial growth layer of crystalline film even if large stress is reduced which occurs in the epitaxial growth layer. よって、エピタキシャル成長層の結晶欠陥層を、なくす又は少なくすることが可能となる。 Therefore, the crystal defect layer of the epitaxial layer, it is possible to eliminate or reduce.

【0008】本発明に係るヘテロ構造基板の製造方法は、以下の態様がある。 [0008] manufacturing process of heterostructure substrate according to the present invention has the following aspects.

【0009】前記結晶膜は、基材との間に空間部が形成されるように、前記基材により支持されている。 [0009] The crystal layer is such that a space portion between the base material is formed, it is supported by the substrate. これによれば、結晶膜の取り扱いが容易となる。 According to this, it becomes easy to handle the crystal film.

【0010】本発明に係るヘテロ構造基板は、基材と、 Heterostructure substrate according to the [0010] present invention comprises a substrate,
前記基材との間に空間部が形成されるように前記基材に形成された、メンブレン構造の結晶膜と、前記結晶膜上に形成され、前記結晶膜とヘテロの関係にあるエピタキシャル成長層と、を備える。 Space between the base material is formed on the substrate so as to form a crystalline film of membrane structure, it is formed on the crystalline film, an epitaxial growth layer on the crystal film and hetero relationship , comprising a.

【0011】 [0011]

【発明の実施の形態】本発明に係るヘテロ構造基板の製造方法の一実施形態を説明する。 One embodiment of a heterostructure substrate manufacturing method according to the embodiment of the present invention will be described. 図1〜図3は、これを説明するための工程図である。 1-3 are process drawings for explaining this.

【0012】図1に示すように、シリコン単結晶基板5 [0012] As shown in FIG. 1, a silicon single crystal substrate 5
1、シリコン酸化層53、シリコン単結晶層55が積層されたSOI基板を準備する。 1, the silicon oxide layer 53, a silicon single crystal layer 55 is an SOI substrate which is laminated. シリコン単結晶基板51 Single crystal silicon substrate 51
の厚みは、0.3mm〜0.5mmである。 Is of thickness, it is 0.3mm~0.5mm. シリコン酸化層53の厚みは、100nm〜500nmである。 The thickness of the silicon oxide layer 53 is 100 nm to 500 nm. シリコン単結晶層55の厚みは、30nm〜150nmである。 The thickness of the silicon single crystal layer 55 is 30 nm to 150 nm. そして、シリコン単結晶層55上に所定のパターンニングがなされたレジスト57を形成する。 A predetermined patterned on the silicon single crystal layer 55 to form a resist 57 was made. レジスト57をマスクとして、反応性イオンエッチングにより、 The resist 57 as a mask, reactive ion etching,
シリコン単結晶層55を選択的にエッチング除去する。 The silicon single crystal layer 55 is selectively removed by etching.
これにより、シリコン単結晶層55にトレンチを形成する。 Thereby forming a trench in a silicon single crystal layer 55. そして、レジスト57を除去する。 Then, to remove the resist 57.

【0013】図2に示すように、フッ酸を上記トレンチを介して、シリコン酸化層53に供給することにより、 [0013] As shown in FIG. 2, the hydrofluoric acid through the trench, by supplying the silicon oxide layer 53,
シリコン酸化層53を除去する。 Removing the silicon oxide layer 53. これにより、シリコン単結晶層55とシリコン単結晶基板51との間に空間部61が形成される。 Thus, the space portion 61 is formed between the silicon single crystal layer 55 and the silicon single crystal substrate 51. シリコン単結晶層55が、メンブレン構造のシリコン単結晶膜59となる。 Silicon single crystal layer 55, a silicon single crystal film 59 of the membrane structure.

【0014】図3に示すように、CVD装置を用いて、 [0014] As shown in FIG. 3, by using the CVD device,
シリコン単結晶膜59をすべて炭化し、シリコンカーバイド層65にし、その後、ヘテロエピタキシャル成長によりシリコンカーバイド層63を形成する。 All the silicon single crystal film 59 was carbonized, and the silicon carbide layer 65, then forming a silicon carbide layer 63 by heteroepitaxial growth. 以上により、ヘテロ構造基板200が製造される。 Thus, heterostructure substrate 200 is manufactured.

【0015】なお、シリコン単結晶膜59の厚みとしては、例えば、30nm〜150nmがある。 [0015] As the thickness of the silicon single crystal film 59, for example, there are 30 nm to 150 nm. シリコン単結晶膜59の厚みが150nm以下の場合、シリコン単結晶膜59に発生する応力が小さくなり、シリコンカーバイド層63の結晶欠陥層を、なくす又は少なくする可能性を高めることができるからである。 If the thickness of the silicon single crystal film 59 is 150nm or less, the silicon stress generated in the single crystal film 59 is reduced, the crystal defect layer of silicon carbide layer 63, it is possible to increase the possibility of eliminating or at least . シリコン単結晶膜59が薄ければ、それだけ、シリコンカーバイド層6 If the silicon single crystal film 59 is thin, it only silicon carbide layer 6
3に発生する応力が小さくなる。 Stress generated in the 3 becomes smaller. しかし、あまり薄すぎると、シリコン単結晶膜59が容易に削り取られ、シリコンカーバイド層63を形成することができなくなる。 However, if too thin, it scraped facilitates the silicon single crystal film 59, it becomes impossible to form the silicon carbide layer 63.
シリコン単結晶膜59の厚みが30nm以上だと、シリコン単結晶膜59が容易に削り取られるのを防ぐことが可能となる。 When he thickness of the silicon single crystal film 59 is more than 30 nm, it is possible to prevent the silicon single crystal film 59 is scraped off easily.

【0016】エピタキシャル成長層と結晶膜との組み合わせは、上記のエピタキシャル成長層がSiC、結晶膜がSiの他、エピタキシャル成長層がGaN、結晶膜がSi、エピタキシャル成長層がGaAs、結晶膜がSi、エピタキシャル成長層がGaN、結晶膜がs [0016] The combination of the epitaxial growth layer and the crystal layer, said epitaxial growth layer is SiC, other crystal film of Si, epitaxial growth layer is GaN, crystal film Si, epitaxial growth layer is GaAs, crystal film Si, epitaxial growth layer GaN, crystal film s
apphire、がある。 apphire, there is.

【0017】本実施形態により製造されたヘテロ構造基板200の用途としては、ダイオードやMOS電界効果トランジスタ等からなる集積回路がヘテロ構造基板のエピタキシャル成長層に形成された半導体装置がある。 [0017] As applications of the heterostructure substrate 200 manufactured by the present embodiment, an integrated circuit comprising a diode and a MOS field-effect transistor and the like is a semiconductor device formed on the epitaxial growth layer of the heterostructure substrate. また、ヘテロ構造基板200のシリコン単結晶基板51 The silicon single crystal substrate 51 of the heterostructure substrate 200
を、フッ硝酸などでエッチング除去すると、SiC基板が得られる。 And when removed by etching with hydrofluoric nitric acid, SiC substrate is obtained.

【0018】 [0018]

【実施例】本発明の実施例について、図面を用いて説明する。 For the embodiment of EXAMPLES The invention will be described with reference to the drawings. 図4は、本発明の実施例に係るヘテロ構造基板の断面構造を示す模式図である。 Figure 4 is a schematic view showing the sectional structure of the heterostructure substrate according to an embodiment of the present invention. ヘテロ構造基板100 Heterostructure substrate 100
は、シリコン単結晶基板11と、空間部15を介してシリコン単結晶基板11により支持され、シリコン単結晶膜の炭化により形成されたシリコンカーバイド層13 Comprises a silicon single crystal substrate 11, is supported by a silicon single crystal substrate 11 through the space 15, the silicon single crystal film silicon carbide layer formed by carbonization of 13
と、ヘテロエピタキシャル成長により形成されたシリコンカーバイド層17と、を備える。 Comprising the, the silicon carbide layer 17 formed by heteroepitaxial growth, the. シリコンカーバイド層13の厚みtは、30nm〜150nmである。 The thickness t of the silicon carbide layer 13 is 30 nm to 150 nm. シリコンカーバイド層13の基となるシリコン単結晶膜(炭化される)は、メンブレン構造をし、その厚みは上記t Silicon single crystal film as a base of silicon carbide layer 13 (carbonized) is a membrane structure, the thickness of the t
と同じである。 Is the same as that. 空間部15の深さdは、1μmである。 The depth d of the space 15 is 1 [mu] m.

【0019】ヘテロ構造基板100を以下に示す工程により製造した。 [0019] The heterostructure substrate 100 was prepared by the process described below. これを、図4〜図7を用いて説明する。 This will be described with reference to FIGS.
図5〜図7は、ヘテロ構造基板100の製造工程を説明するための工程図である。 5 to 7 are process drawings for explaining a manufacturing process of heterostructure substrate 100.

【0020】図5に示すように、面方位(100)のシリコン単結晶基板11を準備した。 As shown in FIG. 5 was prepared a silicon single crystal substrate 11 of the surface orientation (100). シリコン単結晶基板11の厚みは、0.5mmであった。 The thickness of the silicon single crystal substrate 11 was 0.5 mm. なお、面方位(1 The surface orientation (1
11)のシリコン単結晶基板でも、本発明を適用することは可能である。 Be a silicon single crystal substrate 11), it is possible to apply the present invention. シリコン単結晶基板11上に所定のパターンニングがなされたレジスト19を形成した。 Predetermined patterned on the silicon single crystal substrate 11 to form a resist 19 was made.

【0021】図6に示すように、レジスト19をマスクとして、反応性イオンエッチングにより、シリコン単結晶基板11を選択的にエッチング除去した。 As shown in FIG. 6, the resist 19 as a mask, reactive ion etching, was selectively removed by etching the silicon monocrystalline substrate 11. これにより、シリコン単結晶基板11に深さ3μm程度の、多数のトレンチ21を形成した。 Accordingly, a depth of about 3μm to the silicon single crystal substrate 11 to form a plurality of trenches 21. そして、レジスト19を除去した。 Then, the removal of the resist 19.

【0022】図7に示すように、シリコン単結晶基板1 As shown in FIG. 7, a silicon single crystal substrate 1
1を、シリコン単結晶基板11の表面が清浄を維持できる程度の雰囲気(例えば、圧力10Torr程度の減圧水素雰囲気)で、アニールした。 1, the surface of the silicon single crystal substrate 11 in an atmosphere enough to maintain the cleanliness (e.g., vacuum atmosphere of hydrogen at a pressure of about 10 Torr), and annealed. アニール時間は30分程度、アニール温度は1300℃程度にした。 Annealing time about 30 minutes, and the annealing temperature is about 1300 ° C.. これにより、シリコン単結晶基板11中に、空間部15が形成された。 Thus, in the silicon single crystal substrate 11, the space portion 15 is formed. 空間部15の上壁を構成するのがシリコン単結晶膜14である。 A silicon single crystal film 14 that constitutes the upper wall of the space 15. 図7に示す構造物の写真が図8である。 Photos of the structure shown in FIG. 7 is a diagram 8.
この写真は、SEMを用いて撮影した。 This photo was taken using the SEM. なお、メンブレン構造のシリコン単結晶膜は、図1〜図3の工程を用いて形成してもよい。 The silicon single crystal film of membrane structure may be formed using the process of FIGS. その後、シリコン単結晶膜14表面を酸化し、シリコン酸化層を形成し、シリコン酸化層をHFにより除去する、を繰り返すことにより、シリコン単結晶膜14の厚みを30nm〜150nmにした。 Then, by oxidizing the silicon single crystal film 14 surface, forming a silicon oxide layer, by repeating removed by a silicon oxide layer HF, and the thickness of the silicon single crystal film 14 to 30 nm to 150 nm.

【0023】図4に示すように、常圧CVD装置を用いて、シリコン単結晶膜14を炭化したものであるシリコンカーバイド層13上に、ヘテロエピタキシャル成長によりシリコンカーバイド層17を形成した。 As shown in FIG. 4, with the atmospheric pressure CVD apparatus, on the silicon carbide layer 13 is obtained by carbonizing the silicon single crystal film 14 was formed a silicon carbide layer 17 by heteroepitaxial growth. シリコンカーバイド層17は、3C−SiC結晶からなり、その厚みは約5μmであった。 Silicon carbide layer 17 is made of 3C-SiC crystals, the thickness was about 5 [mu] m.

【0024】シリコンカーバイド層17の形成工程の詳細を説明する。 [0024] describing the details of the step of forming the silicon carbide layer 17. 図7に示す構造物(以下、構造物という)をまず、有機溶液(アセトン)を用いて洗浄し、次に酸溶液(硫酸、水、過酸化水素の混合液)を用いて洗浄し、最後に、フッ酸を用いて洗浄した。 Structure shown in FIG. 7 (hereinafter, referred to as structures) First, washed with an organic solution (acetone), then washed with an acid solution (sulfuric acid, water, a mixed solution of hydrogen peroxide), the last in and washed with hydrofluoric acid.

【0025】次に、構造物を常圧CVD装置のチャンバ内にセットした。 Next, was set structure in a chamber of the atmospheric pressure CVD apparatus. そして、チャンバ内の水素流量が11 The hydrogen flow rate in the chamber 11
slmの雰囲気中で、シリコン単結晶基板11の基板温度が1115℃とし、チャンバ内に流量1slmの塩酸を流して、構造物に5分間のエッチングをした。 In an atmosphere of slm, and the substrate temperature is 1115 ° C. of the silicon single crystal substrate 11, by flowing a hydrochloric acid flow 1slm into the chamber, and the etching of the structure 5 minutes. そして、塩酸を止めて、構造物の温度を室温に戻した。 Then, stop the hydrochloric acid, the temperature was returned structure to room temperature.

【0026】次に、チャンバ内にプロパンを流量6sc [0026] Next, the flow of propane into the chamber 6sc
cm流しながら、構造物の温度を15分かけて1350 While flowing cm, over the temperature of the structure 15 minutes 1350
℃まで上昇させて、3分間の炭化をした。 ℃ raised to, and carbonization of 3 minutes. この段階で、 At this stage,
シリコン単結晶膜14はシリコンカーバイド層13に変化する。 The silicon single crystal film 14 is changed to silicon carbide layer 13. その後、プロパンを流量3sccmとし、同時に、流量500sccmの1パーセントのシランを流し、ヘテロエピタキシャル成長により、図4に示すシリコンカーバイド層17を形成した。 Then, propane and flow rate 3 sccm, at the same time, flowing one percent silane with a flow rate of 500 sccm, the hetero-epitaxial growth, to form a silicon carbide layer 17 shown in FIG. エピタキシャル成長温度は1350℃、時間は2時間であった。 Epitaxial growth temperature is 1350 ℃, time was 2 hours. 以上により、図4に示すヘテロ構造基板100を製造した。 Thus, to produce the heterostructure substrate 100 shown in FIG.

【0027】図9は、図4に示すヘテロ構造基板100 [0027] Figure 9 heterostructure substrate 100 shown in FIG. 4
のシリコンカーバイド層17の表面モホロジー写真である。 It is a surface morphology photograph of the silicon carbide layer 17. 図10は、成長条件を同じにして、ヘテロエピタキシャル成長により、シリコン基板(厚み0.5mm)上にシリコンカーバイド層(厚み5μm)を形成した場合におけるシリコンカーバイド層の表面モホロジー写真である。 Figure 10 is a growth conditions to the same, by heteroepitaxial growth, the surface morphology photograph of a silicon carbide layer in the case of forming a silicon carbide layer (thickness 5 [mu] m) on a silicon substrate (thickness 0.5 mm). これらの写真は、微分干渉顕微鏡を用いて撮影した。 These photos were taken using a differential interference microscope. 図9のほうが、表面の平坦性がよく、シリコンカーバイド層の結晶性が高いことが分かる。 Better in FIG. 9 may surface flatness, it is seen that high crystallinity of the silicon carbide layer.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係るヘテロ構造基板の製造方法の一実施形態を説明するための第1工程図である。 1 is a first process diagram for describing one embodiment of a heterostructure substrate manufacturing method according to the present invention.

【図2】本発明に係るヘテロ構造基板の製造方法の一実施形態を説明するための第2工程図である。 It is a second process diagram for explaining one embodiment of a heterostructure substrate manufacturing method according to the invention; FIG.

【図3】本発明に係るヘテロ構造基板の製造方法の一実施形態を説明するための第3工程図である。 3 is a third process diagram for explaining one embodiment of a heterostructure substrate manufacturing method according to the present invention.

【図4】本発明の実施例に係るヘテロ構造基板の断面構造を示す模式図である。 Is a schematic view showing the sectional structure of the heterostructure substrate according to an embodiment of the present invention; FIG.

【図5】本発明の実施例に係るヘテロ構造基板の製造工程を説明するための第1工程図である。 5 is a first process diagram for explaining a manufacturing process of the heterostructure substrate according to an embodiment of the present invention.

【図6】本発明の実施例に係るヘテロ構造基板の製造工程を説明するための第2工程図である。 6 is a second process diagram for describing a manufacturing process of the heterostructure substrate according to an embodiment of the present invention.

【図7】本発明の実施例に係るヘテロ構造基板の製造工程を説明するための第3工程図である。 7 is a third process diagram for explaining the heterostructure substrate manufacturing process according to an embodiment of the present invention.

【図8】図7に示す構造物の断面を示す写真である。 8 is a photograph showing a cross-section of the structure shown in FIG.

【図9】図4に示すシリコンカーバイド層の表面モホロジー写真である。 9 is a surface morphology photograph of a silicon carbide layer as shown in FIG.

【図10】比較例となる方法で形成されたシリコンカーバイド層の表面モホロジー写真である。 10 is a surface morphology photograph of a silicon carbide layer formed by the method as a comparative example.

【符号の説明】 DESCRIPTION OF SYMBOLS

11 シリコン単結晶基板 13 シリコンカーバイド層 14 シリコン単結晶膜 15 空間部 17 シリコンカーバイド層 19 レジスト 21 トレンチ 51 シリコン単結晶基板 53 シリコン酸化層 55 シリコン単結晶層 57 レジスト 59 シリコン単結晶膜 61 空間部 63 シリコンカーバイド層 65 シリコンカーバイド層 100 ヘテロ構造基板 200 ヘテロ構造基板 11 single crystal silicon substrate 13 silicon carbide layer 14 the silicon single crystal film 15 void 17 silicon carbide layer 19 resist 21 trenches 51 monocrystalline silicon substrate 53 a silicon oxide layer 55 silicon single crystal layer 57 resist 59 silicon single crystal film 61 space 63 silicon carbide layer 65 silicon carbide layer 100 heterostructure substrate 200 heterostructure substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 登 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 (72)発明者 樹神 雅人 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 Fターム(参考) 4G077 AA03 BA04 DB01 EF03 5F004 BA04 DB01 DB03 EA09 EA10 EA29 EB08 FA08 5F045 AA03 AA20 AB06 AC01 AC07 AD16 AD17 AE29 AF03 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Noboru Yamada Aichi Prefecture Aichi-gun Nagakute Oaza Nagakute-shaped side street No. 41 land of 1 Co., Ltd. Toyota central Research Institute in (72) inventor tree Masato Kami Aichi Prefecture Aichi-gun Nagakute Oaza Nagakute-shaped side street No. 41 land of 1 Co., Ltd. Toyota central R & D Labs in the F-term (reference) 4G077 AA03 BA04 DB01 EF03 5F004 BA04 DB01 DB03 EA09 EA10 EA29 EB08 FA08 5F045 AA03 AA20 AB06 AC01 AC07 AD16 AD17 AE29 AF03

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 メンブレン構造の結晶膜上に、ヘテロエピタキシャル成長により、エピタキシャル成長層を形成する工程を備える、ヘテロ構造基板の製造方法。 To 1. A membrane structure crystal film, the hetero-epitaxial growth, comprising the step of forming the epitaxial growth layer, the manufacturing method of the heterostructure substrate.
  2. 【請求項2】 請求項1において、 前記結晶膜は、基材との間に空間部が形成されるように、前記基材により支持されている、ヘテロ構造基板の製造方法。 2. A method according to claim 1, wherein the crystalline film, as space is formed between the substrate and is supported by said substrate, method of manufacturing a heterostructure substrate.
  3. 【請求項3】 基材と、 前記基材との間に空間部が形成されるように前記基材に形成された、メンブレン構造の結晶膜と、 前記結晶膜上に形成され、前記結晶膜とヘテロの関係にあるエピタキシャル成長層と、 を備える、ヘテロ構造基板。 3. A substrate, a space portion between the base material is formed on the substrate so as to form a crystalline film of membrane structure, is formed on the crystal film, the crystalline film and a epitaxially grown layer on the hetero relationship with, heterostructure substrate.
JP2000209461A 2000-07-11 2000-07-11 Hetero structure substrate and its manufacturing method Withdrawn JP2002025916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000209461A JP2002025916A (en) 2000-07-11 2000-07-11 Hetero structure substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000209461A JP2002025916A (en) 2000-07-11 2000-07-11 Hetero structure substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002025916A true true JP2002025916A (en) 2002-01-25

Family

ID=18705870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000209461A Withdrawn JP2002025916A (en) 2000-07-11 2000-07-11 Hetero structure substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002025916A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511071A (en) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated Self aligned damascene gate
KR101043097B1 (en) 2009-09-09 2011-06-21 연세대학교 산학협력단 Method for manufacturing single crystalline silicon film on any substrate using light irradiation
US8685836B2 (en) 2011-03-11 2014-04-01 Industry-Academic Corporation Foundation, Yonsei University Method for forming a silicon layer on any substrate using light irradiation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511071A (en) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated Self aligned damascene gate
KR101043097B1 (en) 2009-09-09 2011-06-21 연세대학교 산학협력단 Method for manufacturing single crystalline silicon film on any substrate using light irradiation
US8685836B2 (en) 2011-03-11 2014-04-01 Industry-Academic Corporation Foundation, Yonsei University Method for forming a silicon layer on any substrate using light irradiation

Similar Documents

Publication Publication Date Title
US6489221B2 (en) High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US4615762A (en) Method for thinning silicon
US4698316A (en) Method of depositing uniformly thick selective epitaxial silicon
US5588994A (en) Method of producing sheets of crystalline material and devices made therefrom
US20030155586A1 (en) Methods and devices using group III nitride compound semiconductor
US6274518B1 (en) Method for producing a group III nitride compound semiconductor substrate
US7273798B2 (en) Gallium nitride device substrate containing a lattice parameter altering element
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
US20050247260A1 (en) Non-polar single crystalline a-plane nitride semiconductor wafer and preparation thereof
US6255198B1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
EP0793263A2 (en) Fabrication process of a semiconductor substrate
US4786615A (en) Method for improved surface planarity in selective epitaxial silicon
US20080296586A1 (en) Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
US5413679A (en) Method of producing a silicon membrane using a silicon alloy etch stop layer
US20060134893A1 (en) Fabrication of strained heterojunction structures
WO1999044224A1 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US5888885A (en) Method for fabricating three-dimensional quantum dot arrays and resulting products
US7022593B2 (en) SiGe rectification process
JP2004039810A (en) Group iii nitride semiconductor substrate and its manufacturing method
US5690736A (en) Method of forming crystal
US6838391B2 (en) Method of semiconductor processing including fluoride
US6787793B2 (en) Strained Si device with first SiGe layer with higher Ge concentration being relaxed to have substantially same lattice constant as second SiGe layer with lower Ge concentration
WO2005048330A1 (en) Formation of lattice-tuning semiconductor substrates
US20020069816A1 (en) Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
JPH07302889A (en) Manufacture of semiconductor substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002