JP2001356147A - Semiconductor device and its inspecting method - Google Patents

Semiconductor device and its inspecting method

Info

Publication number
JP2001356147A
JP2001356147A JP2000179799A JP2000179799A JP2001356147A JP 2001356147 A JP2001356147 A JP 2001356147A JP 2000179799 A JP2000179799 A JP 2000179799A JP 2000179799 A JP2000179799 A JP 2000179799A JP 2001356147 A JP2001356147 A JP 2001356147A
Authority
JP
Japan
Prior art keywords
burn
semiconductor device
test
detection result
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000179799A
Other languages
Japanese (ja)
Inventor
Asako Ishida
麻子 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000179799A priority Critical patent/JP2001356147A/en
Publication of JP2001356147A publication Critical patent/JP2001356147A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To directly confirm whether a power supply and a burn-in mode set signal for a burn-in test are fed to a semiconductor device at the burn-in test. SOLUTION: This semiconductor device is provided with a detecting means 10 detecting the presence or absence of the power supply for the burn-in test and the input of the burn-in mode set signal and a detection result storage region 11 storing the detection result by the detecting means 10, thereby whether a load is applied or not to the semiconductor device at the burn-in test can be judged.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バーンイン試験を
実施するバーンイン対象回路を有する半導体装置および
バーンイン試験装置を用いた半導体装置の検査方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a burn-in target circuit for performing a burn-in test, and a method for inspecting a semiconductor device using a burn-in test apparatus.

【0002】一般に、半導体装置のバーンイン試験は、
バーンイン試験用ボードにバーンイン試験対象のバーン
イン対象回路を有する半導体装置を装着し、バーンイン
試験用ボードからバーンイン試験のための電源電圧とバ
ーンインモード設定信号とを半導体装置に供給すること
により行われる。
In general, a burn-in test of a semiconductor device is performed by
This is performed by mounting a semiconductor device having a burn-in test target circuit on a burn-in test board and supplying a power supply voltage for the burn-in test and a burn-in mode setting signal to the semiconductor device from the burn-in test board.

【0003】[0003]

【従来の技術】従来、半導体装置の製造が完了すると、
バーンイン試験が行われる。バーンイン試験は、半導体
装置を通電状態で所定時間放置する工程であり、この工
程により初期不良の半導体装置を見分け、それを出荷し
ないようにしている。
2. Description of the Related Art Conventionally, when the manufacture of a semiconductor device is completed,
A burn-in test is performed. The burn-in test is a process in which the semiconductor device is left for a predetermined period of time in an energized state. In this process, an initially defective semiconductor device is identified and is not shipped.

【0004】まず、バーンイン試験用ボードを用いたバ
ーンイン試験について図3を参照しながら説明する。バ
ーンイン試験用ボード1は、半導体装置20を装着する
ソケット3を多数個配列した構成である。さらにバーン
イン試験用ボード1には、各ソケット3を接続した電源
端子4と、バーンイン試験用ボード1上の通電状態を確
認するチェック端子5等が取り付けられている。バーン
イン試験用ボード1は以上のように構成される。
First, a burn-in test using a burn-in test board will be described with reference to FIG. The burn-in test board 1 has a configuration in which a large number of sockets 3 for mounting the semiconductor devices 20 are arranged. Further, the burn-in test board 1 is provided with a power supply terminal 4 to which each socket 3 is connected, a check terminal 5 for checking the energized state on the burn-in test board 1, and the like. The burn-in test board 1 is configured as described above.

【0005】バーンイン試験では、多数のソケット3に
多数の半導体装置20を装着したバーンイン試験用ボー
ド1上の電源端子4から、半導体装置20にバーンイン
試験のための電源電圧とバーンインモード設定信号とが
供給される。この場合、バーンイン試験用ボード上の結
線によって電源電圧がバーンインモードを設定するため
の信号を兼ねている。そして、バーンイン試験用ボード
1のチェック端子5より、電源電圧とバーンインモード
設定信号の波形を確認することにより、半導体装置20
にバーンイン試験時の負荷が加わっているか否か判別し
ている。
In the burn-in test, a power supply voltage for a burn-in test and a burn-in mode setting signal are supplied to the semiconductor device 20 from a power supply terminal 4 on a burn-in test board 1 in which a large number of semiconductor devices 20 are mounted on a large number of sockets 3. Supplied. In this case, the power supply voltage also serves as a signal for setting the burn-in mode by the connection on the burn-in test board. Then, the power supply voltage and the waveform of the burn-in mode setting signal are checked from the check terminal 5 of the burn-in test board 1, and the semiconductor device 20 is checked.
It is determined whether or not a load during the burn-in test is applied.

【0006】つぎに、従来の図3のバーンイン試験用ボ
ードを用いてバーンイン試験が行われる半導体装置につ
いて、図4を参照しながら説明する。図4において、2
0はバーンイン試験が行われる半導体装置、6はバーン
イン試験対象のバーンイン対象回路、7はバーンイン試
験用ボードから電源電圧が供給される電源パッド、8は
接地電位が与えられるグランドパッド、9はバーンイン
試験用ボードからバーンインモード設定信号が供給され
るバーンインモード設定パッドである。
Next, a semiconductor device in which a burn-in test is performed using the conventional burn-in test board shown in FIG. 3 will be described with reference to FIG. In FIG. 4, 2
Reference numeral 0 denotes a semiconductor device on which a burn-in test is performed, 6 denotes a burn-in target circuit to be subjected to a burn-in test, 7 denotes a power supply pad to which a power supply voltage is supplied from a burn-in test board, 8 denotes a ground pad to which a ground potential is applied, and 9 denotes a burn-in test. A burn-in mode setting pad to which a burn-in mode setting signal is supplied from the board for use.

【0007】上記のバーンイン対象回路6はグランドパ
ッド8を接地し、電源パッド7に電源電圧を供給し、バ
ーンインモード設定パッド9を高電位にした時(バーン
インモード設定信号)はバーンインモード動作(バーン
イン対象回路に電気的なストレスを加える動作)を行
い、バーンイン試験を行うことができる。
When the burn-in target circuit 6 grounds the ground pad 8 and supplies a power supply voltage to the power supply pad 7 and sets the burn-in mode setting pad 9 to a high potential (burn-in mode setting signal), the burn-in mode operation (burn-in mode operation) is performed. (An operation of applying an electrical stress to the target circuit) to perform a burn-in test.

【0008】図5に従来の半導体装置の検査方法におけ
るフローを示す。図5において、1−1はバーンイン試
験の工程であり、1−2はバーンイン対象回路の検査の
工程である。工程1−2で半導体装置20のバーンイン
対象回路6の検査を実施している。つまり、バーンイン
対象回路が基準を満足する動作を実施できるかどうかを
検査する。
FIG. 5 shows a flow in a conventional semiconductor device inspection method. In FIG. 5, 1-1 is a burn-in test process, and 1-2 is a test process of a circuit to be burn-in. In step 1-2, an inspection of the circuit 6 to be burned-in of the semiconductor device 20 is performed. That is, it is checked whether the burn-in target circuit can perform an operation satisfying the standard.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、バーンイン試験用ボードのチェック端子
を用いて、バーンイン試験のための電源電圧とバーンイ
ンモード設定信号とが供給されているかどうかを確認し
ているにすぎず、バーンイン試験対象のバーンイン対象
回路を有する半導体装置に上記電源電圧とバーンインモ
ード設定信号とが供給されているかどうか直接確認を行
っていないという問題があった。
However, in the above-described conventional configuration, it is checked whether the power supply voltage for the burn-in test and the burn-in mode setting signal are supplied using the check terminal of the burn-in test board. However, there is a problem that it is not directly confirmed whether or not the power supply voltage and the burn-in mode setting signal are supplied to the semiconductor device having the burn-in target circuit to be subjected to the burn-in test.

【0010】そのため、バーンイン試験用ボード上に複
数個存在するソケットや、ソケットに装着されている半
導体装置に、バーンイン試験時の負荷が加わっていない
可能性があり、本来ならばバーンイン試験によって不良
になる半導体装置が、誤って出荷されてしまうといった
不具合もあった。
Therefore, there is a possibility that a load at the time of the burn-in test is not applied to a plurality of sockets existing on the burn-in test board or the semiconductor devices mounted on the sockets. There is also a problem that a semiconductor device is accidentally shipped.

【0011】本発明は上記従来の問題点を解決するもの
で、バーンイン対象回路を有する半導体装置にバーンイ
ン試験時の負荷が加わったか否かを判定することがで
き、負荷が加わっていない場合、再度バーンイン試験を
実施し、半導体装置の初期不良をスクリーニングできる
半導体装置および半導体装置の検査方法を提供すること
を目的とする。
The present invention solves the above-mentioned conventional problems. It is possible to determine whether or not a load at the time of a burn-in test is applied to a semiconductor device having a burn-in target circuit. It is an object of the present invention to provide a semiconductor device capable of performing a burn-in test and screening an initial failure of the semiconductor device, and a method of inspecting the semiconductor device.

【0012】[0012]

【課題を解決するための手段】この課題を解決するた
め、本発明の請求項1記載の半導体装置は、バーンイン
試験対象のバーンイン対象回路と、バーンイン試験のた
めの電源電圧とバーンインモード設定信号との入力の有
無を検知する検知手段と、この検知手段の検知結果を格
納する検知結果格納領域とを備えている。
According to a first aspect of the present invention, there is provided a semiconductor device including a burn-in test target circuit, a power supply voltage for a burn-in test, and a burn-in mode setting signal. And a detection result storage area for storing a detection result of the detection means.

【0013】この構成によれば、検知結果格納領域の内
容を読み出して判定することにより、半導体装置にバー
ンイン試験時の負荷が加わっているか否か判定すること
ができる。その結果、負荷が加わっていない場合、再度
バーンイン試験を実施し、半導体装置の初期不良をスク
リーニングでき、初期不良の半導体装置を確実に選別す
ることができ、さらにバーンイン試験の作業性を向上さ
せることができる。
According to this configuration, by reading and determining the contents of the detection result storage area, it is possible to determine whether or not a load during the burn-in test is applied to the semiconductor device. As a result, when no load is applied, the burn-in test can be performed again, the initial failure of the semiconductor device can be screened, the semiconductor device having the initial failure can be reliably selected, and the workability of the burn-in test can be further improved. Can be.

【0014】本発明の請求項2記載の半導体装置は、請
求項1記載の半導体装置において、検知結果格納領域が
電気的に書き込み可能な不揮発性記憶装置からなり、検
知手段の検知結果を不揮発性記憶装置に書き込むように
している。
According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the detection result storage area comprises an electrically writable nonvolatile storage device, and the detection result of the detection means is stored in the nonvolatile storage device. Write to the storage device.

【0015】この構成によれば、不揮発性記憶装置の記
憶内容を読み出して判定することにより、半導体装置に
バーンイン試験時の負荷が加わっているか否か判定する
ことができる。その結果、負荷が加わっていない場合、
再度バーンイン試験を実施し、半導体装置の初期不良を
スクリーニングでき、初期不良の半導体装置を確実に選
別することができ、さらにバーンイン試験の作業性を向
上させることができる。
According to this configuration, it is possible to determine whether or not a load during the burn-in test is applied to the semiconductor device by reading and determining the storage content of the nonvolatile storage device. As a result, when no load is applied,
By performing the burn-in test again, the initial failure of the semiconductor device can be screened, the semiconductor device having the initial failure can be reliably selected, and the workability of the burn-in test can be improved.

【0016】本発明の請求項3記載の半導体装置は、請
求項1記載の半導体装置において、検知結果格納領域が
ヒューズ回路を有し、検知手段の検知結果を基にバーン
イン対象回路への電源電圧とバーンインモード設定信号
の入力が有るときにヒューズ回路を切断するようにして
いる。
According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the detection result storage area has a fuse circuit, and based on a detection result of the detection means, a power supply voltage to the burn-in target circuit. And the fuse circuit is cut off when the burn-in mode setting signal is input.

【0017】この構成によれば、検知結果格納領域のヒ
ューズ回路の断線の有無を判定する判定することによ
り、半導体装置にバーンイン試験時の負荷が加わってい
るか否か判定することができる。その結果、負荷が加わ
っていない場合、再度バーンイン試験を実施し、半導体
装置の初期不良をスクリーニングでき、初期不良の半導
体装置を確実に選別することができ、さらにバーンイン
試験の作業性を向上させることができる。
According to this configuration, it is possible to determine whether or not a load during the burn-in test is applied to the semiconductor device by determining whether or not the fuse circuit in the detection result storage area is disconnected. As a result, when no load is applied, the burn-in test can be performed again, the initial failure of the semiconductor device can be screened, the semiconductor device having the initial failure can be reliably selected, and the workability of the burn-in test can be further improved. Can be.

【0018】本発明の請求項4記載の半導体装置の検査
方法は、バーンイン試験対象のバーンイン対象回路と、
バーンイン試験のための電源電圧とバーンインモード設
定信号との入力の有無を検知する検知手段と、この検知
手段の検知結果を格納する検知結果格納領域とを備えた
半導体装置を検査する半導体装置の検査方法であって、
検知結果格納領域の内容を読み出すことにより、半導体
装置にバーン試験のための負荷が加わったか否かを判定
することを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of inspecting a semiconductor device, comprising:
Inspection of a semiconductor device for inspecting a semiconductor device provided with a detection means for detecting the presence or absence of input of a power supply voltage for a burn-in test and a burn-in mode setting signal, and a detection result storage area for storing a detection result of the detection means The method
By reading the content of the detection result storage area, it is determined whether or not a load for a burn test is applied to the semiconductor device.

【0019】この方法によれば、負荷が加わっていない
場合、再度バーンイン試験を実施し、半導体装置の初期
不良をスクリーニングでき、初期不良の半導体装置を確
実に選別することができ、さらにバーンイン試験の作業
性を向上させることができる。
According to this method, when no load is applied, a burn-in test can be performed again to screen the initial failure of the semiconductor device, and the semiconductor device having the initial failure can be reliably selected. Workability can be improved.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】(第1の実施の形態)図1は本発明の第1
の実施の形態においてバーンイン試験用ボードを用いて
バーンイン試験が行われる半導体装置のブロック図であ
る。図1において、2はバーンイン試験が行われる半導
体装置、6はバーンイン試験対象のバーンイン対象回
路、7はバーンイン試験用ボードから電源電圧が供給さ
れる電源パッド、8は接地電位が与えられるグランドパ
ッド、9はバーンイン試験用ボードからバーンインモー
ド設定信号が供給されるバーンインモード設定パッド、
10は検知手段、11は検知結果格納領域である。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 10 is a block diagram of a semiconductor device in which a burn-in test is performed using a burn-in test board in the embodiment. In FIG. 1, reference numeral 2 denotes a semiconductor device on which a burn-in test is performed, 6 denotes a burn-in test target circuit, 7 denotes a power supply pad to which a power supply voltage is supplied from a burn-in test board, 8 denotes a ground pad to which a ground potential is applied, 9 is a burn-in mode setting pad to which a burn-in mode setting signal is supplied from a burn-in test board.
Reference numeral 10 denotes a detection unit, and 11 denotes a detection result storage area.

【0022】バーンイン対象回路6はグランドパッド8
を接地し、電源パッド7に電源電圧を供給し、バーンイ
ンモード設定パッド9を高電位にした時(バーンインモ
ード設定信号)に、バーンイン対象回路6がバーンイン
モード動作を行い、バーンイン試験を行うことができ
る。
The circuit 6 to be burned in is a ground pad 8
When the power supply voltage is supplied to the power supply pad 7 and the burn-in mode setting pad 9 is set to a high potential (burn-in mode setting signal), the burn-in target circuit 6 performs the burn-in mode operation to perform a burn-in test. it can.

【0023】同時に、この時グランドパッド8、電源パ
ッド7、バーンインモード設定パッド9に供給された入
力信号は検知手段10へ供給され、検知手段10によっ
てバーンインモード動作が検査された場合、例えばレジ
スタからなる検知結果格納領域11にフラグを立てる。
At the same time, the input signal supplied to the ground pad 8, the power supply pad 7, and the burn-in mode setting pad 9 is supplied to the detecting means 10, and when the detecting means 10 checks the burn-in mode operation, for example, from the register, A flag is set in the detection result storage area 11.

【0024】なお、上記実施の形態の検知結果格納領域
11を、電気的に書込み可能な不揮発性半導体装置(例
えば、フラッシュメモリ)としてもよい。その場合、半
導体装置2にバーンイン試験時の負荷が印加された結果
を、検知結果格納領域11にフラグを立てる代わりに書
き込み手段を用いて書き込むことで半導体装置にバーン
イン試験時の負荷が加わったか否かの区別ができる。
The detection result storage area 11 of the above embodiment may be an electrically writable nonvolatile semiconductor device (for example, a flash memory). In this case, the result of applying the load during the burn-in test to the semiconductor device 2 is written using a writing unit instead of setting a flag in the detection result storage area 11 to determine whether the load during the burn-in test has been applied to the semiconductor device. Can be distinguished.

【0025】また、上記実施の形態の検知結果格納領域
11内に、電気的に書込み可能な不揮発性半導体装置に
代えて、ヒューズ回路を設けてもよい。その場合、半導
体装置2にバーンイン試験時の負荷が印加された結果
を、検知結果格納領域11にフラグを立てる代わりに、
ヒューズ切断手段によりヒューズ回路を切断するという
処理で格納する。この場合においても、上記と同様に、
半導体装置にバーンイン試験時の負荷が加わったか否か
の区別ができる。
Further, a fuse circuit may be provided in the detection result storage area 11 of the above-described embodiment instead of the electrically writable nonvolatile semiconductor device. In this case, instead of setting a flag in the detection result storage area 11, the result of the load applied during the burn-in test to the semiconductor device 2 is
This is stored in a process of cutting the fuse circuit by the fuse cutting means. Also in this case, similar to the above,
It is possible to determine whether a load during a burn-in test has been applied to the semiconductor device.

【0026】以上のように、本実施の形態によれば、半
導体装置内にバーンイン試験時の負荷が加わったかを検
出する検出手段と、その検出手段の検出結果を格納する
検知結果格納領域を設けたので、検知結果格納領域の内
容を読み出して判定することにより、半導体装置にバー
ンイン試験時の負荷が加わっているか否か判定すること
ができる。その結果、負荷が加わっていない場合、再度
バーンイン試験を実施し、半導体装置の初期不良をスク
リーニングできる。この場合、特に半導体装置内に改良
を加えたため、バーンイン装置によらず実施可能であ
る。
As described above, according to the present embodiment, the detecting means for detecting whether a load during the burn-in test is applied to the semiconductor device and the detection result storage area for storing the detection result of the detecting means are provided. Therefore, by reading and determining the contents of the detection result storage area, it is possible to determine whether or not a load during the burn-in test is applied to the semiconductor device. As a result, when no load is applied, a burn-in test can be performed again to screen for an initial failure of the semiconductor device. In this case, since the semiconductor device is particularly improved, it can be implemented without using the burn-in device.

【0027】(第2の実施の形態)図2は本発明の半導
体装置の検査方法のフローチャートを示している。図中
で本発明の第2の実施の形態の半導体装置の検査方法
は、工程1−1のバーンイン試験の工程の後に、新たに
工程1−3の検知結果格納領域の検査の工程を追加し、
半導体装置にバーンイン試験時の負荷が加わっているか
否か判断できるように構成し、バーンイン試験時の負荷
が加わった半導体装置のみ、工程1−2のバーンイン対
象回路を検査の工程を実施するように構成したものであ
る。
(Second Embodiment) FIG. 2 shows a flowchart of a semiconductor device inspection method according to the present invention. In the figure, the method for inspecting a semiconductor device according to the second embodiment of the present invention adds a new step for inspecting the detection result storage area in step 1-3 after the burn-in test in step 1-1. ,
The semiconductor device is configured so that it can be determined whether or not a load during the burn-in test is applied to the semiconductor device. Only the semiconductor device to which the load during the burn-in test is applied is subjected to the step of inspecting the burn-in target circuit in Step 1-2. It is composed.

【0028】また、工程1−3の検知結果格納領域の検
査の工程によって半導体装置にバーンイン試験時の負荷
が加わっていないと判明した場合、工程1−2のバーン
イン対象回路の検査の工程は実施せず、再度工程1−1
のバーンイン試験の工程を実施する。
If it is found that the load of the burn-in test is not applied to the semiconductor device by the inspection result storage area inspection step of step 1-3, the burn-in target circuit inspection step of step 1-2 is performed. Step 1-1 again without
Of the burn-in test.

【0029】以上のように、本実施の形態によれば、半
導体装置のバーンイン対象回路の検査を実施する前に、
半導体装置のバーンイン試験時の負荷の有無を検査する
工程を加えたことで、バーンイン試験を未実施の半導体
装置を防ぐ、半導体装置の検査方法を実現することがで
きる。
As described above, according to the present embodiment, before testing the circuit to be burned-in of the semiconductor device,
By adding the step of inspecting the presence or absence of a load at the time of the burn-in test of the semiconductor device, it is possible to realize a semiconductor device inspection method that prevents a semiconductor device that has not been subjected to the burn-in test.

【0030】[0030]

【発明の効果】以上のように、本発明の半導体装置によ
れば、検知結果格納領域の内容を読み出して判定するこ
とにより、半導体装置にバーンイン試験時の負荷が加わ
っているか否か判定することができる。その結果、負荷
が加わっていない場合、再度バーンイン試験を実施し、
半導体装置の初期不良をスクリーニングでき、初期不良
の半導体装置を確実に選別することができ、さらにバー
ンイン試験の作業性を向上させることができる。
As described above, according to the semiconductor device of the present invention, the contents of the detection result storage area are read and determined to determine whether or not a load is applied to the semiconductor device during the burn-in test. Can be. As a result, if no load is applied, conduct the burn-in test again,
An initial failure of a semiconductor device can be screened, a semiconductor device having an initial failure can be reliably selected, and workability of a burn-in test can be improved.

【0031】また、本発明の半導体装置の検査方法によ
れば、負荷が加わっていない場合、再度バーンイン試験
を実施し、半導体装置の初期不良をスクリーニングで
き、初期不良の半導体装置を確実に選別することがで
き、さらにバーンイン試験の作業性を向上させることが
できる。
Further, according to the semiconductor device inspection method of the present invention, when no load is applied, a burn-in test can be performed again to screen the initial failure of the semiconductor device, and the semiconductor device having the initial failure can be reliably selected. Operability of the burn-in test can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の半導体装置の構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態の半導体装置の検査
方法を示すフローチャートである。
FIG. 2 is a flowchart illustrating a semiconductor device inspection method according to a second embodiment of the present invention;

【図3】従来のバーンイン試験ボードの構成を示す模式
図である。
FIG. 3 is a schematic diagram showing a configuration of a conventional burn-in test board.

【図4】従来の半導体装置の構成を示すブロック図であ
る。
FIG. 4 is a block diagram illustrating a configuration of a conventional semiconductor device.

【図5】従来の半導体装置のバーンイン試験後の検査方
法を示すフローチャートである。
FIG. 5 is a flowchart showing a conventional inspection method after a burn-in test of a semiconductor device.

【符号の説明】[Explanation of symbols]

1 バーンイン試験用ボード 2 半導体装置 3 ソケット 4 電源端子 5 チェック端子 6 バーンイン対象回路 7 電源パッド 8 グランドパッド 9 バーンインモード設定パッド 10 検知手段 11 検知結果格納領域 DESCRIPTION OF SYMBOLS 1 Burn-in test board 2 Semiconductor device 3 Socket 4 Power supply terminal 5 Check terminal 6 Burn-in target circuit 7 Power supply pad 8 Ground pad 9 Burn-in mode setting pad 10 Detecting means 11 Detection result storage area

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 バーンイン試験対象のバーンイン対象回
路と、バーンイン試験のための電源電圧とバーンインモ
ード設定信号との入力の有無を検知する検知手段と、こ
の検知手段の検知結果を格納する検知結果格納領域とを
備えた半導体装置。
1. A burn-in target circuit to be burn-in tested, detection means for detecting the presence or absence of input of a power supply voltage for a burn-in test and a burn-in mode setting signal, and a detection result storage for storing a detection result of the detection means Semiconductor device comprising a region.
【請求項2】 検知結果格納領域が電気的に書き込み可
能な不揮発性記憶装置からなり、検知手段の検知結果を
前記不揮発性記憶装置に書き込むようにしたことを特徴
とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the detection result storage area comprises an electrically writable non-volatile storage device, and the detection result of the detection means is written to the non-volatile storage device. apparatus.
【請求項3】 検知結果格納領域がヒューズ回路を有
し、検知手段の検知結果を基にバーンイン対象回路への
電源電圧とバーンインモード設定信号の入力が有るとき
に前記ヒューズ回路を切断するようにしたことを特徴と
する請求項1記載の半導体装置。
3. A detection result storage area having a fuse circuit, wherein the fuse circuit is cut off when a power supply voltage and a burn-in mode setting signal are input to a burn-in target circuit based on a detection result of a detection means. The semiconductor device according to claim 1, wherein:
【請求項4】 バーンイン試験対象のバーンイン対象回
路と、バーンイン試験のための電源電圧とバーンインモ
ード設定信号との入力の有無を検知する検知手段と、こ
の検知手段の検知結果を格納する検知結果格納領域とを
備えた半導体装置を検査する半導体装置の検査方法であ
って、 前記検知結果格納領域の内容を読み出すことにより、前
記半導体装置にバーン試験のための負荷が加わったか否
かを判定することを特徴とする半導体装置の検査方法。
4. A burn-in target circuit to be burn-in tested, detection means for detecting the presence or absence of input of a power supply voltage for the burn-in test and a burn-in mode setting signal, and a detection result storage for storing a detection result of the detection means. A semiconductor device inspection method for inspecting a semiconductor device having an area, comprising: determining whether a load for a burn test has been applied to the semiconductor device by reading the content of the detection result storage area. A method for inspecting a semiconductor device, comprising:
JP2000179799A 2000-06-15 2000-06-15 Semiconductor device and its inspecting method Pending JP2001356147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000179799A JP2001356147A (en) 2000-06-15 2000-06-15 Semiconductor device and its inspecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000179799A JP2001356147A (en) 2000-06-15 2000-06-15 Semiconductor device and its inspecting method

Publications (1)

Publication Number Publication Date
JP2001356147A true JP2001356147A (en) 2001-12-26

Family

ID=18681004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000179799A Pending JP2001356147A (en) 2000-06-15 2000-06-15 Semiconductor device and its inspecting method

Country Status (1)

Country Link
JP (1) JP2001356147A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868641B2 (en) 2007-08-29 2011-01-11 Renesas Electronics Corporation Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868641B2 (en) 2007-08-29 2011-01-11 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6754849B2 (en) Method of and apparatus for testing CPU built-in RAM mixed LSI
US7721163B2 (en) JTAG controlled self-repair after packaging
TWI472780B (en) Semiconductor device test system
KR100272712B1 (en) Semiconductor device on semiconductor wafer having simple wiring for test and capable of being tested in a short time
JP3804733B2 (en) Integrated circuit having a function of testing a memory using a voltage for stress
JP2000156093A (en) Test of semiconductor device depending on temperature and circuit device having repair logic
JP3675760B2 (en) Test device for memory inspection
WO2007113968A1 (en) Semiconductor integrated circuit testing method and information recording medium
JP3031883B2 (en) Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode
US8365027B2 (en) Processor and method for controlling storage-device test unit
JP2001356147A (en) Semiconductor device and its inspecting method
JP2003031666A (en) Apparatus and method for simultaneously testing semiconcudotr device or semiconductor wafer
JPH0823016A (en) Test of semiconductor memory
JPH1055699A (en) Test method for dram memory device using only supplied dc signal
JPH08264917A (en) Board with two integrated circuits
JPH0257676B2 (en)
JPH10253707A (en) Tester for integrated circuit
TWI707229B (en) Test method for built-in memory of computer device
KR20080099902A (en) Burn-in test system of semiconductor memory device
KR20060005820A (en) Device for parallel test of semiconductor and method thereof
KR100505613B1 (en) Printed circuit board for performing burn-in test of semiconductor memory device
JP2906417B2 (en) Microcomputer test method
JP3327239B2 (en) Semiconductor test equipment
KR20000044680A (en) Semiconductor memory device embedding self testing circuit
JP2011029512A (en) Method and apparatus for testing semiconductor integrated circuit