JP2001350443A - 電界放出型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＥＤの無駄な消費電力を削減すること。 【解決手段】 制御回路６６においてスイッチング電源
６７から出力されるゲート電圧Ｖgと、温度検出回路１
３の温度検出結果により得られる検出電圧をコンパレー
タ１２によって比較し、その比較結果により得られる比
較電圧をスイッチング電源６７にフィードバックするこ
とで、スイッチング電源６７のスイッチング動作を制御
回路６６により直接制御する。これにより、スイッチン
グ電源６７からＦＥＤパネルの温度変化に応じた適正レ
ベルのゲート電圧Ｖgを直接出力することが可能にな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコールドカソードと
して知られている電界放出素子を利用した電界放出型表
示装置に関するものである。

【０００２】

【従来の技術】金属または半導体表面の印加電圧を１０
⁹［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出素子、あるいは電界放出カソード（Field Emission C
athode）と呼んでいる。

【０００３】近年、半導体微細加工技術を駆使して、ミ
クロンサイズの電界放出素子からなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子を蛍光面に照射することによ
って平面型の表示装置や各種の電子装置を構成する電子
供給手段として知られている。

【０００４】図５に電界放出型表示素子の一例として、
スピント型と呼ばれる電界放出型表示素子の斜視図を示
す。この図５に示すスピント（Spindt）型の電界放出素
子（以下、「ＦＥＣ」と記す）は、第１の基板１００
（カソード基板）上にカソード電極１０１が形成されて
おり、このカソード電極１０１上に抵抗層１０２、絶縁
層１０３及びゲート電極１０４が順次形成されている。
そして、絶縁層１０３に形成された開口孔内にエミッタ
コーン１１５が形成され、このエミッタコーン１１５の
先端部分がゲート電極１０４の開口部から臨んでいる。

【０００５】このようなＦＥＣにおいては、微細加工技
術を用いることによりエミッタコーン１１５とゲート電
極１０４との距離をサブミクロンとすることができるた
め、エミッタコーン１１５とゲート電極１０４間に僅か
数十ボルトの電圧を印加することにより、エミッタコー
ン１１５から電子を放出させることができる。

【０００６】したがって、上記ＦＥＣがアレイ状に多数
個形成されている第１の基板１００の上方に、蛍光材料
が塗布されている第２の基板（アノード基板）１１６を
配置し、ゲート−カソード間にゲート電圧ＶG 、カソー
ド−アノード間にアノード電圧ＶAを印加すると、エミ
ッタコーン１１５から放出される電子によって蛍光材を
発光させることができ、このようなＦＥＣを電子放出源
として用いた電界放出型画像表示装置（Field Emission
Display：以下、「ＦＥＤ」と表記する）が開発されて
いる。

【０００７】ところで、上記したようなＦＥＤは、その
動作可能な温度範囲が例えば−４０℃〜＋８５℃と比較
的広いが、画像の明るさに関係するエミッション電流
（カソードから放出される電子流）の温度依存性が大き
いものとなっている。例えば低温域ではエミッション電
流が減少して、画面全体の輝度が低下するという特性を
有する。また、逆に高温域ではエミッション電流が増加
して画面全体の輝度が増加するという特性を有してい
る。このため、温度変化に伴い表示される表示画像の輝
度にバラツキが発生するという欠点があった。

【０００８】そこで、従来のＦＥＤでは、温度変化に伴
う画像全体の輝度のバラツキを防止するためにゲート電
圧制御回路が設けられており、例えばＦＥＤパネルの周
囲温度または内部温度の温度検出結果に基づいて、ゲー
ト電源から供給される電圧をコントロールし、適正なゲ
ート電圧を得るようにしていた。

【０００９】図６は、従来のＦＥＤに備えられているゲ
ート電圧制御回路の構成図である。この図６に示すゲー
ト電圧制御回路１１０は、例えばゲート電圧制御用のト
ランジスタＴｒ1，Ｔｒ2からなる電圧調整回路（シリー
ズレギュレータ）、コンパレータ１１３及び温度検出回
路１１４によって構成されている。このようなゲート電
圧制御回路１１０では、トランジスタＴｒ1及びＴｒ2が
図のように接続され、ゲート電源１１１から入力端子１
１２を介して入力される電圧Ｖggを、所定レベルのゲー
ト電圧Ｖgに変換して出力端子１１５を介して出力する
ようにされる。

【００１０】この場合、トランジスタＴｒ2から出力さ
れるゲート電圧Ｖgは、直列に接続された抵抗Ｒ1，Ｒ2
により分圧され、その分圧電圧がコンパレータ１１３の
逆相入力端子（−）に入力される。また、その正相入力
端子（＋）には、温度検出回路１１４からの検出電圧が
入力される。コンパレータ１１３は、上記温度検出回路
１１４からの検出電圧と、上記分圧電圧との比較結果を
トランジスタＴｒ1のベースに出力するようにされる。

【００１１】つまり、このような構成とされるゲート電
圧制御回路１１０では、温度検出回路１１４の温度検出
結果に基づいて、ゲート電源１１１から出力される電圧
Ｖggを、トランジスタＴｒ1，Ｔｒ2からなる電圧調整回
路により適正なゲート電圧Ｖgに調整することで、温度
変化に伴う輝度のバラツキを防止するようにしていた。

【００１２】

【発明が解決しようとする課題】しかしながら、上記し
たゲート電圧制御回路１１０では、シリーズレギュレー
タによって降圧して適正なゲート電圧Ｖgを得るように
しているため、ゲート電源１１１からの電圧Ｖggは、常
にゲート電圧Ｖgより高い電圧レベル（Ｖgg＞Ｖg）であ
る必要がある。つまり、ゲート電源１１１から出力され
る電圧Ｖggは、ゲート電圧Ｖgが取りうる最も高い電圧
レベル以上に設定しておく必要がある。このため、上記
したゲート電圧制御回路１１０では、トランジスタＴｒ
1，Ｔｒ2からなる電圧調整回路において、常にゲート電
源からの電圧Ｖggとゲート電圧Ｖgの電位差（Ｖgg−Ｖ
g）分の電力損失（Ｉg×（Ｖgg−Ｖg））が発生すると
いう欠点があった。

【００１３】特に、ＦＥＤの動作可能な温度範囲内にお
ける輝度レベルをほぼ一定レベルとなるようにするに
は、低温時に必要な比較的高いレベルのゲート電圧Ｖg
に合わせてゲート電源１１１の出力電圧Ｖggのレベルを
設定する必要がある。しかし、実際のＦＥＤの使用条件
を考えた場合は、常温（２５℃）付近で使用されること
が殆どであり、ゲート電源１１１から出力される電圧Ｖ
ggのレベルを低温時に合わせて高いレベルに設定する
と、通常の使用条件下において、電圧調整回路で発生す
る電力損失が大きくなるという問題点があった。

【００１４】

【課題を解決するための手段】本発明はこのような問題
点を鑑みて成されたものであり、電界放出を行うエミッ
タを有するカソード電極と上記エミッタから電子を放出
させるためのゲート電極が絶縁層を介して配設されてい
る第１の基板と、第１の基板に対向配置され、蛍光体が
塗布されたアノード電極が形成されている第２の基板と
から成る電界放出型の画像表示部を備えた電界放出型表
示装置において、ゲート電極に供給するゲート電圧を発
生するスイッチング電源と、画像表示部の周囲または内
部の温度を検出する温度検出手段と、温度検出手段から
出力される検出電圧と、スイッチング電源から出力され
るゲート電圧との比較を行い、その比較結果に基づい
て、スイッチング電源のスイッチング動作を制御する制
御手段とを備えるようにした。

【００１５】本発明によれば、温度検出手段からの検出
電圧とスイッチング電源から出力されるゲート電圧とに
基づいて、制御手段によってスイッチング電源のスイッ
チング動作を直接制御することで、温度変化に応じた適
正レベルのゲート電圧をスイッチング電源から直接出力
することが可能になる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は本発明が適用されるカラーＦＥＤの
概略構成を示した図である。この図１において、３１は
カソード基板、３２はアノード基板、３３はスペーサ、
３４−１〜３４−４はカソード電極、３５−１，３５−
２はゲート電極、３６−１〜３６−５はアノード電極、
３７は蛍光体ドットをそれぞれ示している。このような
構成のカラーＦＥＤは、電界放出カソード（ＦＥＣ）が
形成されたカソード基板３１と、アノード電極３６−１
〜３６−５が形成されたアノード基板３２とが対向配置
されたもので、スペーサ３３により両者の間隙を一定に
支持すると共に、両基板の外周を図示しない側面部によ
り封止して、その内部が真空状態に保持されたものであ
る。なお、この図１では構造をわかりやすくするため、
アノード基板３２とカソード基板３１との間隙を拡げて
図示している。

【００１７】このカソード基板３１上には、カソード電
極３４−１〜３４−４がストライプ状に形成され、その
上に図示していないが複数の開口部を有する絶縁層が形
成されている。そして、この絶縁層の開口部内のカソー
ド電極３４−１〜３４−４上には、円錐状のエミッタコ
ーンが形成され、絶縁層上に複数のゲート電極３５−
１，３５−２が形成されている。カソード電極３４−１
〜３４−４からは、図示していないがカソード引き出し
電極が引き出されており、これらのカソード引き出し電
極が、後述するカソードドライバ（データドライバ）に
接続される。

【００１８】ゲート電極３５−１，３５−２は、それぞ
れが１つのドットと対応するパッチ状とされており、こ
のパッチ状のゲート電極３５−１，３５−２には上述し
た絶縁層の開口部に形成されているエミッタコーンに対
応して図示するような複数の孔が形成されている。そし
て、これらのゲート電極３５−１〜３５−４からも、図
示していないがゲート引き出し電極が引き出され、後述
するゲートドライバ（スキャンドライバ）に接続されて
いる。

【００１９】一方、透明のアノード基板３２の下面に
は、透明のアノード電極３６−１〜３６−５が、上述し
たカソード電極３４−１〜３４−４と並行してストライ
プ状に形成されている。

【００２０】アノード電極３６−１〜３６−５には、Ｉ
ＴＯ（導電性酸化インジウム）の薄膜が使用され、この
下面には複数個の蛍光体ドット３７がアノード電極３６
−１〜３６−５の長手方向に所定間隔をおいてドット状
に塗布されており、例えばアノード電極３６−１には赤
（Ｒ）、アノード電極３６−２には緑（Ｇ）、アノード
電極３６−３には青（Ｂ）、アノード電極３６−４には
赤（Ｒ）というように、Ｒ，Ｇ，Ｂの３種類の蛍光体ド
ット３７が交互に配置されてカラーＦＥＤの表示部が構
成されている。

【００２１】図２は、上記図１に示したカラーＦＥＤを
駆動する駆動装置の構成を示したブロック図である。こ
の図２において、６９は上記図１に示したようなカラー
ＦＥＤから構成されるＦＥＤパネル、６１は入力される
画像データを保持するための信号入力バッファである。
６２はコントローラであり、例えば信号入力バッファ６
１を介して入力される画像データを１フレーム単位でＲ
ＧＢ別に表示用ＲＡＭ（Random Access Memory）６３に
一時的に保持させると共に、表示用ＲＡＭ６３に記憶さ
せたＲＧＢ画像データを表示方式に応じて読み出してデ
ータドライバ（カソードドライバ）６４に転送する。デ
ータドライバ６４は、後述するスイッチング電源６７か
ら出力されるカソード電圧Ｖc、及び上記コントローラ
６２からのＲＧＢ画像データに基づいて、ＦＥＤパネル
６９のカソード端子Ｃ1〜Ｃmに所定のカソード電圧を供
給するようにされる。６５は同じくコントローラ６２の
制御に基づいてＦＥＤパネル６９のアノード電極をスイ
ッチング駆動するためのアノード電源とスイッチ回路か
らなるアノード電源／スイッチ回路である。

【００２２】６６はスイッチング電源６７の制御を行う
制御回路であり、例えば動作温度範囲内（−４０℃〜＋
８５℃）において、ＦＥＤパネル６９全体の輝度レベル
が一定となるように、スイッチング電源６７のスイッチ
ング動作をコントロールするようにされる。なお、制御
回路６６及びスイッチング電源６７の構成については後
述する。

【００２３】６８はコントローラ６２の制御に基づい
て、スイッチング電源６７から供給されるゲート電圧Ｖ
gにより、ＦＥＤパネル６９のゲート端子Ｇ1，Ｇ2・・
・Ｇ（2n）を走査するスキャンドライバであり、例えば
ＦＥＤパネル６９を表示方式に応じて順次選択する線順
次方式によってマトリックス上に配置されている画素を
駆動するようにされる。

【００２４】図３は、上記図２に示したスイッチング電
源６７と制御回路６６の構成例を示した図である。この
図３において、一点破線で囲ったスイッチング電源６７
では、例えば図示しないバッテリやブリッジ整流回路等
から入力される入力電圧Ｖinが平滑用のコンデンサＣｉ
で直流電圧に平坦化されてコンバータトランス３の一次
巻線に入力される。

【００２５】コンバータトランス３の一次巻線には、一
次電流を断続するスイッチング素子Ｑ1と、このスイッ
チング素子Ｑ1を制御する電源制御ＩＣ２が設けられて
おり、スイッチング素子Ｑ1によって断続された一次電
流によってコンバータトランス３の二次巻線に交番電圧
が誘起される。そして、この二次巻線に誘起された誘起
出力をダイオードＤ1及び平滑コンデンサＣ1から成る整
流平滑回路４により整流・平滑してゲート電圧Ｖgを得
るようにしている。そして、このゲート電圧Ｖgは、出
力端子５を介してスキャンドライバ６８（図２参照）
と、一点破線で囲って示した制御回路６６に出力され
る。

【００２６】制御回路６６は、コンパレータ１２と、温
度検出回路１３により構成される。温度検出回路１３
は、例えばサーミスタ等の温度検出素子を有し、ＦＥＤ
パネル６９の内部又はその周囲に温度検出を行い、その
温度検出結果に応じた検出電圧をコンパレータ１２の逆
相入力端子（−）に入力するようにされる。

【００２７】コンパレータ１２は、入力端子１１を介し
て入力されるゲート電圧Ｖgを抵抗Ｒ1，Ｒ2により分圧
した分圧電圧が正相入力端子（＋）に入力されており、
このゲート電圧Ｖgを分圧した分圧電圧と、温度検出回
路１３の検出電圧との比較結果を比較電圧として出力す
るようにされる。

【００２８】そして、このコンパレータ１２から出力さ
れる比較電圧が制御電圧として、制御回路６６の出力端
子１４−スイッチング電源６７の入力端子８を介して電
源制御ＩＣ２にフィードバックされ、電源制御ＩＣ２２
は、この制御電圧に基づいてスイッチング素子Ｑ1のス
イッチング動作を制御するようにしている。

【００２９】このように本実施の形態では、制御回路６
６においてスイッチング電源６７から出力されるゲート
電圧Ｖgと、温度検出回路１３の温度検出結果により得
られる検出電圧とをコンパレータ１２によって比較し、
その比較結果により得られる比較電圧をスイッチング電
源６７にフィードバックするようにしている。つまり、
制御回路６６により、スイッチング電源６７のスイッチ
ング動作を直接制御して、スイッチング電源６７からＦ
ＥＤパネル６９の温度変化に応じた適正レベルのゲート
電圧Ｖgを直接出力できるようにしている。

【００３０】従って、このような本実施の形態によれ
ば、従来のようにゲート電源１１１から出力される電圧
Ｖggを、適正なゲート電圧Ｖgに調整するゲート電圧制
御回路１１０を設ける必要が無く、ゲート電圧制御回路
１１０においてゲート電源１１１からの電圧Ｖggを適正
なゲート電圧Ｖgに降圧するための電圧調整を行う必要
がない。これにより、従来、ゲート電圧制御回路１１０
において発生していたゲート電源１１１からの電圧Ｖgg
とゲート電圧Ｖgの電位差（Ｖgg−Ｖg）分の電力損失
（Ｉg×（Ｖgg−Ｖg））が発生しないものとなる。

【００３１】特に、実際のＦＥＤの使用条件を考えた場
合は、常温（２５℃）付近で使用されることから、図４
に示すように、スイッチング電源６７の電力変換効率が
常温（２５℃）において最も良くなるように、例えばコ
ンバータトランス３の巻線数やスイッチング素子Ｑ1の
スイッチング周波数などを設定すれば、通常の使用条件
下において、電圧調整回路で発生する電力損失をより削
減することが可能になる

【００３２】また本実施の形態のスイッチング電源６７
では、コンバータトランス３の二次巻線の所定巻線位置
にタップが設けられており、このタップから得られる二
次側出力をダイオードＤ2及び平滑コンデンサＣ2から成
る整流平滑回路６により整流・平滑し、この電圧をカソ
ード電圧Ｖｃとして出力端子８を介してデータドライバ
６４に出力するようにしている。このようにすれば、例
えばゲート電圧用のゲート電源と、カソード電圧用のカ
ソード電源をそれぞれ設ける場合に比べて電源部の構成
を簡略化することができる。

【００３３】なお、この場合のカソード電圧Ｖｃは、例
えばＦＥＤのカットオフ電圧（発光開始電圧）をＶth、
カットオフ電圧のバラツキを考慮した電圧αとした時
に、（Ｖｃ＝Ｖg−Ｖth＋α）となるように、例えば常
温時においてコンバータトランス３の一次巻線の巻線
数、及び二次巻線全体の巻線数とタップ−アース間の巻
線数の巻線比などを設定すると、ＦＥＤの動作可能な温
度範囲内において、ＦＥＤパネル６９の漏れ発光を防止
することができると共に、カソードにおける無効な消費
電力の発生を抑制することも可能にされる。

【００３４】また、本実施の形態では、サーミスタ等に
より構成した温度検出回路１３によってＦＥＤパネル６
９の周囲温度又は内部温度の検出を行い、検出される温
度変化に基づいてスイッチング電源６７から出力される
ゲート電圧Ｖg（及びカソード電圧Ｖc）をコントロール
しているが、これはあくまでも一例であり、本発明はこ
のような構成に限定されるものでない。例えば、周囲の
温度変化は、上記図５に示した抵抗層１０２の抵抗値に
よって検出することができることから、例えば抵抗層１
０２の抵抗値をモニタしたり、或いはカソード電極１０
２から放出される放出電流（エミッション電流）の電流
値を検出して温度変化を把握するようにしてもよい。但
し、エミッション電流により温度変化を把握する場合
は、表示画像によっても電流値が変化するので、その場
合は例えばブランキング期間（画像の非表示期間）など
を利用して１フレーム単位で電流検出を行うようにれば
良い。

【００３５】また、図３に示したスイッチング電源６７
はあくまでも一例であり、本発明のスイッチング電源
は、このような構成に限定されるものでない。例えば本
実施の形態では他励式のスイッチング電源を例に挙げて
いるが、自励式のスイッチング電源によって構成するこ
とも可能である。また、コンバータトランス３の二次側
からは、ゲート電圧Ｖgだけを出力するようにしてもよ
い。

【００３６】

【発明の効果】以上説明したように、本発明の電界放出
型表示装置においては、温度検出手段からの検出電圧と
スイッチング電源から出力されるゲート電圧とに基づい
て、制御手段によってスイッチング電源のスイッチング
動作を直接制御することで、温度変化に応じた適正レベ
ルのゲート電圧をスイッチング電源から直接出力できる
ようにしている。これにより、従来、ゲート電源から出
力される電圧を画像表示部の周囲温度に応じた適正なゲ
ート電圧に降圧する際に発生していた電力損失を削減す
ることが可能になり、それだけ電力効率の良い電界放出
型表示装置を提供することができる。また、従来、ゲー
ト電源から出力される電圧を画像表示部の周囲温度に応
じた適正なゲート電圧に降圧するのに必要であった電圧
調整回路も不要になるので、それだけ回路規模を簡略化
を図ることが可能になる。

【００３７】また、スイッチング電源からゲート電圧と
カソード電圧を出力できるように構成すれば、例えばゲ
ート電圧用のゲート電源と、カソード電圧用のカソード
電源をそれぞれ設ける場合に比べて電源部の構成を簡略
化することが可能になる。

【図面の簡単な説明】

【図１】本発明の本実施の形態とされるＦＥＤの斜視図
である。

【図２】本実施の形態とされるＦＥＤのブロック図であ
る。

【図３】本実施の形態のスイッチング電源と制御回路の
構成を示したブロック図である。

【図４】スイッチング電源の温度変化と電力変換効率の
関係を示した図である。

【図５】電界放出カソードの構成を説明するための図で
ある。

【図６】従来のゲート電圧制御回路の内部構成を示した
ブロック図である。

【符号の説明】

１ ８ １１ 入力端子、２ 電源制御ＩＣ、３ コン
バータトランス、４６ 整流平滑回路、５ ７ １４
出力端子、１２ コンパレータ、１３ 温度検出回路、
３１ カソード基板、３２ アノード基板、３３ スペ
ーサ、３４−１〜３４−４ カソード電極、３５−１
３５−２ ゲート電極、３６−１〜３６−５ アノード
電極、３７ 蛍光体ドット、６１ 信号入力バッファ、
６２コントローラ、６３ 表示用ＲＡＭ、６４ データ
ドライバ、６５ アノード電極／アノードスイッチ回
路、６６ 制御回路、６７ スイッチング電源、６８ス
キャンドライバ、６９ ＦＥＤパネル

───────────────────────────────────────────────────── フロントページの続き (72)発明者 六車 雄 千葉県茂原市大芝629 双葉電子工業株式 会社内 Ｆターム(参考） 5C036 EE19 EF06 EF08 EG02 EG12 EG47 5C058 AA03 BA06 BA35 CA14 5C080 AA01 BB05 CC03 DD22 DD26 JJ02 JJ03 JJ05 JJ06

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電界放出を行うエミッタを有するカソー
   ド電極と上記エミッタから電子を放出させるためのゲー
   ト電極が絶縁層を介して配設されている第１の基板と、
   該第１の基板に対向配置され、蛍光体が塗布されたアノ
   ード電極が形成されている第２の基板とから成る電界放
   出型の画像表示部を備えた電界放出型表示装置におい
   て、 上記ゲート電極に供給するゲート電圧を発生するスイッ
   チング電源と、 上記画像表示部の周囲または内部の温度を検出する温度
   検出手段と、 上記温度検出手段から出力される検出電圧と、上記スイ
   ッチング電源から出力されるゲート電圧との比較を行
   い、その比較結果に基づいて、上記スイッチング電源の
   スイッチング動作を制御する制御手段と、 を備えていることを特徴とする電界放出型表示装置。
2. 【請求項２】 上記スイッチング電源は、上記ゲート電
   圧と共に、上記カソード電極に供給するカソード電圧を
   発生することを特徴とする請求項１に記載の電界放出型
   表示装置。