JP2001345357A - Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer - Google Patents

Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer

Info

Publication number
JP2001345357A
JP2001345357A JP2000161561A JP2000161561A JP2001345357A JP 2001345357 A JP2001345357 A JP 2001345357A JP 2000161561 A JP2000161561 A JP 2000161561A JP 2000161561 A JP2000161561 A JP 2000161561A JP 2001345357 A JP2001345357 A JP 2001345357A
Authority
JP
Japan
Prior art keywords
crystal defect
defect detection
crystal
detection points
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000161561A
Other languages
Japanese (ja)
Inventor
Chisa Yoshida
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000161561A priority Critical patent/JP2001345357A/en
Publication of JP2001345357A publication Critical patent/JP2001345357A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for more simply and rapidly measuring a semiconductor wafer to distinguish and evaluate types of crystal defects formed on the wafer. SOLUTION: The method for measuring the semiconductor wafer comprises the steps of measuring the distribution of the crystal defects on the wafer 1 as a set of crystal defect detecting points by using a crystal defect inspecting unit, and extracting the detecting points 3 belonging to an array state peculiar to the specific crystal defect from the set of the points. The points can be efficiently measured with small unevenness by the inspecting unit, and the points belonging to the array state peculiar to the specific defect is extracted and used. Hence, the specific defects can be selectively determined.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、測定方法、半導体
ウェーハの製造方法及び半導体ウェーハの測定装置に関
する。
The present invention relates to a measuring method, a method for manufacturing a semiconductor wafer, and an apparatus for measuring a semiconductor wafer.

【0002】[0002]

【従来の技術】近年の半導体素子の高集積化にともな
い、半導体単結晶の結晶欠陥、特に表面近傍の結晶欠陥
への対策が大変重要になってきている。半導体単結晶の
結晶欠陥はそれによって構成される半導体デバイスの品
質に非常に大きな影響を及ぼすために、デバイスの品質
向上には、その基板となる半導体ウェーハの表面近傍に
おける結晶欠陥を評価し、その実態を把握することが必
要である。
2. Description of the Related Art With the recent increase in the degree of integration of semiconductor elements, it has become very important to take measures against crystal defects in a semiconductor single crystal, particularly crystal defects near the surface. Since the crystal defect of the semiconductor single crystal has a very large effect on the quality of the semiconductor device formed thereby, to improve the quality of the device, the crystal defect near the surface of the semiconductor wafer serving as the substrate is evaluated. It is necessary to understand the actual situation.

【0003】半導体ウェーハの評価方法としては、従
来、例えば集光灯下において半導体ウェーハの表面上に
現れる結晶欠陥の分布形状をスケッチし、結晶欠陥の長
さ等を測定し、その合計を積算することにより結晶欠陥
の発生程度の評価を行なう目視検査が行われてきた。ま
た、測定機器を用いた評価方法としては、ウェーハ表面
をレーザー光により走査し、パーティクル等からの光散
乱強度を測定する光散乱法や、ウェーハにX線を照射
し、ウェーハに形成された結晶欠陥によるX線の回折強
度を検出するX線トポグラフ法などが行われている。
Conventionally, as a method for evaluating a semiconductor wafer, for example, a distribution shape of crystal defects appearing on the surface of the semiconductor wafer under a condensing lamp is sketched, the length of the crystal defects is measured, and the total is integrated. Thus, a visual inspection for evaluating the degree of occurrence of crystal defects has been performed. In addition, as an evaluation method using a measuring device, a wafer formed by scanning a wafer surface with a laser beam and measuring light scattering intensity from particles or the like, or irradiating the wafer with X-rays to form a crystal formed on the wafer. X-ray topographic methods for detecting the diffraction intensity of X-rays due to defects are used.

【0004】ところで、半導体ウェーハの評価を行なう
際には、結晶欠陥の種類を区別して評価を行なうことが
望ましい。そうすることによって、結晶欠陥の発生原因
を追求し、改善することが容易となる。結晶欠陥の種類
を区別して評価する方法としては、半導体ウェーハ表面
上の異物(パーティクル)と、COP(Crystal Origin
ated Particle)を区分して検出するパーティクル検出
装置によって評価する方法が知られている。例えば、特
開平11−284038号公報に開示されているパーテ
ィクル検出装置は、半導体ウェーハ表面上の結晶欠陥に
よって散乱された散乱光を照射方向に対して前方、後
方、上方及び側方から受光することによって、その欠陥
の位置、大きさ及び高さを検出し結晶欠陥の種類を判断
しようとするものである。
[0004] When evaluating a semiconductor wafer, it is desirable to perform the evaluation while distinguishing the types of crystal defects. By doing so, it becomes easy to pursue the cause of the crystal defect and improve it. As a method of evaluating the type of crystal defects separately, foreign matter (particles) on the surface of a semiconductor wafer and COP (Crystal Origin)
A method is known in which a particle is detected by a particle detection device that classifies and detects ated particles. For example, a particle detection device disclosed in Japanese Patent Application Laid-Open No. H11-284038 receives scattered light scattered by crystal defects on the surface of a semiconductor wafer from the front, rear, above, and side with respect to the irradiation direction. Thus, the position, size and height of the defect are detected to determine the type of crystal defect.

【0005】[0005]

【発明が解決しようとする課題】上記のような従来の半
導体ウェーハの評価方法のうち、集光灯下の目視検査に
よる方法では、特定の結晶欠陥、例えばスリップ転位の
形成量を定量化しようとする場合、目視で観察されたス
リップ転位をスケッチし、さらにそのスケッチからスリ
ップ転位の積算長さを求める形になるため、非常に時間
と手間がかかる欠点がある。また、人の目による測定の
ため検査にばらつきが多く、熟練も必要である。
Among the conventional methods for evaluating a semiconductor wafer as described above, the method based on visual inspection under a condensing lamp aims to quantify the amount of a specific crystal defect, for example, the formation of a slip dislocation. In this case, the slip dislocations observed visually are sketched, and the integrated length of the slip dislocations is determined from the sketch. In addition, because of measurement by human eyes, there are many variations in inspection, and skill is required.

【0006】他方、光散乱法に基づくパーティクル検出
装置を用いる方法では、結晶欠陥の検出は装置により機
械的に行われるので、検出に際してのばらつきの問題は
ある程度軽減される。しかしながら、この方法により測
定された結晶欠陥検出点には、各種の結晶欠陥に由来す
るものが混在していることから、スリップ転位など特定
の結晶欠陥を選択的に定量することができなかった。
On the other hand, in the method using a particle detection device based on the light scattering method, since the crystal defect is mechanically detected by the device, the problem of variation in detection is reduced to some extent. However, specific crystal defects such as slip dislocations could not be selectively quantified in the crystal defect detection points measured by this method because those derived from various crystal defects were mixed.

【0007】また、X線トポグラフ法においては、結晶
の表面及び内部あるいは裏面に発生している欠陥まで観
測してしまい、表面の結晶欠陥と結晶内部に存在する結
晶欠陥とを区別して評価することが困難な側面もある。
Further, in the X-ray topography method, defects occurring on the front surface and inside or on the back surface of the crystal are observed, and the crystal defects on the surface and the crystal defects existing inside the crystal are evaluated separately. Some aspects are difficult.

【0008】本発明の課題は、半導体ウェーハに形成さ
れた結晶欠陥の種類を区別して評価するのに、より簡便
で迅速な半導体ウェーハの測定方法と、それを用いた半
導体ウェーハの製造方法、及び前記半導体ウェーハの測
定方法を合理的に実施することができる半導体ウェーハ
の測定装置を提供することにある。
An object of the present invention is to provide a simpler and faster method for measuring a semiconductor wafer for distinguishing and evaluating the types of crystal defects formed on a semiconductor wafer, a method for manufacturing a semiconductor wafer using the same, and It is an object of the present invention to provide a semiconductor wafer measuring device capable of rationally implementing the semiconductor wafer measuring method.

【0009】[0009]

【課題を解決するための手段及び作用・効果】上記の課
題を解決するために、本発明の半導体ウェーハの測定方
法は、結晶欠陥検査装置を用いることにより、半導体ウ
ェーハに生じている結晶欠陥の分布を結晶欠陥検出点の
集合として測定する結晶欠陥の測定工程と、特定結晶欠
陥に特有な配列形態に属する結晶欠陥検出点を結晶欠陥
検出点の集合から抽出する結晶欠陥検出点の抽出工程と
を有することを特徴とする。
In order to solve the above-mentioned problems, a method for measuring a semiconductor wafer according to the present invention uses a crystal defect inspection apparatus to remove crystal defects generated in a semiconductor wafer. A crystal defect measurement step of measuring the distribution as a set of crystal defect detection points, and a crystal defect detection point extraction step of extracting a crystal defect detection point belonging to an array form specific to the specific crystal defect from the set of crystal defect detection points; It is characterized by having.

【0010】また、本発明の半導体ウェーハの測定装置
は、半導体ウェーハに生じている結晶欠陥の分布を結晶
欠陥検出点の集合として測定する結晶欠陥測定機構と、
記憶された結晶欠陥検出点の集合データのうち、特定の
結晶欠陥に特有な配列形態に属する結晶欠陥検出点のデ
ータを抽出する結晶欠陥検出点の抽出機構とを有するこ
とを特徴とする。
The semiconductor wafer measuring device of the present invention further comprises a crystal defect measuring mechanism for measuring the distribution of crystal defects occurring in the semiconductor wafer as a set of crystal defect detection points,
And a crystal defect detection point extracting mechanism for extracting data of crystal defect detection points belonging to an array form specific to a specific crystal defect from the stored set of crystal defect detection points.

【0011】上記本発明の半導体ウェーハの測定方法に
おいては、結晶欠陥検査装置を用いることにより結晶欠
陥を結晶欠陥検出点として効率的かつ少ないばらつきに
て測定し、さらに、特定結晶欠陥に特有な配列形態に属
する結晶欠陥検出点を抽出することにより、該特定結晶
欠陥を選択的に定量することができる。なお、半導体ウ
ェーハは、選択エッチングにより結晶欠陥が顕在化した
ものとしておくことで、結晶欠陥の測定制度を高めるこ
とができる。
In the method of measuring a semiconductor wafer according to the present invention, a crystal defect inspection apparatus is used to efficiently measure a crystal defect as a crystal defect detection point with a small variation, and furthermore, an arrangement unique to a specific crystal defect. By extracting the crystal defect detection points belonging to the morphology, the specific crystal defects can be selectively quantified. It should be noted that the measurement accuracy of the crystal defect can be enhanced by setting the semiconductor wafer in which the crystal defect has been revealed by the selective etching.

【0012】そして、上記結晶欠陥検出点の抽出結果に
基づいて、半導体ウェーハの結晶欠陥評価を合理的かつ
簡単に行なうことができる。例えば、特定種別の結晶欠
陥を抽出する際には、種類の違う結晶欠陥検出点を判別
し、特定種別の結晶欠陥検出点の集合から区別する。そ
して、特定種別の結晶欠陥の種類を判別するには、その
結晶欠陥の分布形状から判別する。本発明においては、
結晶欠陥検出点の抽出工程により抽出された結晶欠陥検
出点の配列形態に応じて、半導体ウェーハに形成されて
いる結晶欠陥を識別することができる。
Then, based on the result of the extraction of the crystal defect detection points, it is possible to reasonably and easily evaluate the crystal defects of the semiconductor wafer. For example, when extracting a specific type of crystal defect, a crystal defect detection point of a different type is determined, and is distinguished from a set of crystal defect detection points of a specific type. Then, to determine the type of the specific type of crystal defect, the type is determined from the distribution shape of the crystal defect. In the present invention,
Crystal defects formed in the semiconductor wafer can be identified according to the arrangement of the crystal defect detection points extracted in the crystal defect detection point extraction step.

【0013】図1に、半導体ウェーハの表面上に現れる
代表的な結晶欠陥の種類とその分布形状の模式図を示
す。(a)は面方位が(100)のシリコン単結晶ウェ
ーハに、(b)は面方位が(111)のシリコン単結晶
ウェーハにそれぞれ生ずるスリップ転位の例であり、い
ずれも、劈開方向である<110>方向に沿って結晶欠
陥検出点が線状に現れるのが特徴である。従って、主表
面上の特定方向に線状に配列する結晶欠陥検出点を抽出
することで、スリップ転位を容易に識別することができ
る。また、(c)はスワールの例であり、渦巻き型に結
晶欠陥検出点が配列するのが特徴である。さらに(d)
は、酸素析出誘起欠陥の例であり、同心円状に結晶欠陥
検出点が配列するのが特徴である。このように結晶欠陥
の種類と結晶欠陥の分布形状の関係が予め求められてい
れば、結晶欠陥の分布形状から結晶欠陥の種類を容易に
決定することができる。
FIG. 1 is a schematic diagram showing the types of typical crystal defects appearing on the surface of a semiconductor wafer and their distribution shapes. (A) is an example of a slip dislocation generated in a silicon single crystal wafer having a plane orientation of (100), and (b) is an example of a slip dislocation generated in a silicon single crystal wafer having a plane orientation of (111). The feature is that the crystal defect detection points appear linearly along the <110> direction. Therefore, slip dislocations can be easily identified by extracting crystal defect detection points linearly arranged in a specific direction on the main surface. (C) is an example of swirl, which is characterized in that the crystal defect detection points are arranged in a spiral shape. And (d)
Is an example of oxygen precipitation induced defects, which is characterized in that crystal defect detection points are arranged concentrically. If the relationship between the type of the crystal defect and the distribution shape of the crystal defect is obtained in advance, the type of the crystal defect can be easily determined from the distribution shape of the crystal defect.

【0014】また、結晶欠陥検出点の抽出工程の後に、
抽出された結晶欠陥検出点の個数を計数すれば、その計
数結果に基づいて半導体ウェーハに生じている結晶欠陥
を定量評価することができる。このような結晶欠陥の定
量評価は、結晶欠陥検出点の配列形態に応じて識別され
た結晶欠陥毎に、結晶欠陥検出点の個数を計数すること
により行なうことができる。これにより、結晶欠陥の種
類毎にその発生の程度や頻度を的確に把握することが可
能となり、ひいては、発生する結晶欠陥の種別と結びつ
いた工程上の不具合要因の特定等も行ないやすくなる。
After the step of extracting crystal defect detection points,
If the number of extracted crystal defect detection points is counted, it is possible to quantitatively evaluate crystal defects occurring in the semiconductor wafer based on the counting result. Such quantitative evaluation of crystal defects can be performed by counting the number of crystal defect detection points for each crystal defect identified according to the arrangement form of the crystal defect detection points. As a result, the degree and frequency of occurrence of each type of crystal defect can be accurately grasped, so that it becomes easier to identify a cause of a defect in a process associated with the type of the generated crystal defect.

【0015】結晶欠陥検出点の抽出機構は、コンピュー
タ等のデータ処理装置を含むものとして構成することが
できる。そして、結晶欠陥検出のデータは、座標データ
の形でデータ処理装置に取り込むことにより、結晶欠陥
検出点の抽出や計測、さらには欠陥分類等を一層効率的
に行なうことができ、ひいては結晶欠陥の評価をより簡
便かつ迅速に行なうことが可能となる。
The mechanism for extracting crystal defect detection points can be configured to include a data processing device such as a computer. By taking the crystal defect detection data into a data processing device in the form of coordinate data, extraction and measurement of crystal defect detection points, and further defect classification, etc., can be performed more efficiently. The evaluation can be performed more easily and quickly.

【0016】例えば、上基本発明の測定装置は、結晶欠
陥検出点の抽出機構により抽出された結晶欠陥検出点の
個数を計数する抽出欠陥検出点の計数機構と、該抽出欠
陥検出点の計数機構による計数結果に基づいて結晶欠陥
を定量評価する結晶欠陥評価機構と、計数された結晶欠
陥検出点の個数を評価結果として出力する結晶欠陥評価
結果の出力機構とを備えたものとして構成することがで
きる。この構成によると、抽出された結晶欠陥検出点の
計数及び結晶欠陥を定量評価と、その結果出力とを極め
て効率的に行なうことができる。なお、評価結果の出力
は、表示装置の画面上に結果を表示出力したり、あるい
はプリンタにより印刷出力したりする態様があるが、こ
れに限られるものではなく、例えば半導体ウェーハの製
造装置や、製造管理装置などに有線あるいは無線にて評
価結果のデータを送信出力する態様等も含む。
For example, the measuring device of the above-mentioned basic invention has a counting mechanism for counting the number of crystal defect detection points extracted by the crystal defect detection point extracting mechanism, and a counting mechanism for counting the number of crystal defect detection points. And a crystal defect evaluation mechanism that quantitatively evaluates crystal defects based on the counting result by the above, and a crystal defect evaluation result output mechanism that outputs the number of counted crystal defect detection points as an evaluation result. it can. According to this configuration, counting of the extracted crystal defect detection points, quantitative evaluation of the crystal defects, and output of the results can be performed extremely efficiently. In addition, the output of the evaluation result may include a mode in which the result is displayed and output on a screen of a display device, or a mode in which the result is printed out by a printer, but is not limited thereto, for example, a semiconductor wafer manufacturing apparatus, It also includes a mode of transmitting and outputting evaluation result data to a manufacturing management device by wire or wirelessly.

【0017】また、本発明の測定装置には、結晶欠陥検
出点の抽出機構により抽出された結晶欠陥検出点の配列
形態に応じて識別された結晶欠陥の種別を、結晶欠陥評
価機構が行った評価結果の内容と対応付けて記憶する評
価結果の記憶機構を設けることができる。結晶欠陥の種
別毎に評価結果を分類して記憶・管理することにより、
工程上、どのような結晶欠陥が発生しやすくなっている
かなどの傾向把握を一層容易に行なうことができるよう
になる。
In the measuring apparatus of the present invention, the type of crystal defect identified according to the arrangement of the crystal defect detection points extracted by the crystal defect detection point extraction mechanism is determined by the crystal defect evaluation mechanism. An evaluation result storage mechanism that stores the evaluation result in association with the content of the evaluation result can be provided. By classifying and storing and managing the evaluation results for each type of crystal defect,
In the process, it is possible to more easily grasp the tendency such as what kind of crystal defects are likely to occur.

【0018】次に、結晶欠陥検出点の抽出工程におい
て、測定された結晶欠陥検出点の集合を表示装置の画面
上に表示すれば、該画面上にて特定結晶欠陥に特有の結
晶欠陥検出点配列を生じていたときにこれを一目で識別
することができるので、着目している結晶欠陥検出点の
抽出を容易に行なうことができる。具体的な方法とし
て、結晶欠陥検出点の集合を表示する表示装置の画面上
において抽出領域を設定し、設定された領域内の結晶欠
陥検出点を抽出することができる。
Next, in the step of extracting crystal defect detection points, a set of measured crystal defect detection points is displayed on the screen of the display device, and the crystal defect detection points specific to the specific crystal defect are displayed on the screen. When an array is generated, it can be identified at a glance, so that the crystal defect detection point of interest can be easily extracted. As a specific method, an extraction region can be set on a screen of a display device that displays a set of crystal defect detection points, and crystal defect detection points within the set region can be extracted.

【0019】また、このような方法を合理的に実現する
ために、本発明の測定装置は、結晶欠陥の測定機構が測
定した各結晶欠陥検出点の集合データを記憶する結晶欠
陥検出点の座標データ記憶機構と、その記憶された結晶
欠陥検出点の集合データに基づいて半導体ウェーハ上の
結晶欠陥検出点の分布形状を画面上に表示する表示機構
を備えたものとして構成できる。この場合、結晶欠陥検
出点の抽出機構は、表示機構の画面上に表示された結晶
欠陥検出点の分布形状を参照しつつ、特有の形態に配列
する結晶欠陥検出点のデータを、特定の結晶欠陥検出点
に対応するデータとして選択するための選択入力機構
と、選択された結晶欠陥検出点のデータを、選択されて
いない結晶欠陥検出点のデータと識別可能な状態で結晶
欠陥検出点の座標データ記憶機構に記憶させる記憶制御
機構とを備えたものとして構成される。そして、抽出欠
陥検出点の計数機構は、その選択された結晶欠陥検出点
のデータ点数を計数するものとして構成される。
Further, in order to rationally implement such a method, the measuring apparatus of the present invention uses the coordinates of the crystal defect detection points for storing aggregate data of each crystal defect detection point measured by the crystal defect measurement mechanism. It can be configured to include a data storage mechanism and a display mechanism for displaying the distribution shape of the crystal defect detection points on the semiconductor wafer on a screen based on the stored set data of the crystal defect detection points. In this case, the crystal defect detection point extraction mechanism refers to the distribution shape of the crystal defect detection points displayed on the screen of the display mechanism, and converts the data of the crystal defect detection points arranged in a specific form into a specific crystal. A selection input mechanism for selecting as data corresponding to the defect detection points, and coordinates of the crystal defect detection points in a state where the data of the selected crystal defect detection points can be distinguished from the data of the non-selected crystal defect detection points. And a storage control mechanism for storing the data in the data storage mechanism. The counting mechanism of the extracted defect detection points is configured to count the number of data points of the selected crystal defect detection point.

【0020】例えば、特有の形態に配列する結晶欠陥検
出点の集合のみが包含され、他の結晶欠陥検出点が包含
されないように領域を設定することで、着目している配
列形態の結晶欠陥検出点の抽出作業を直感的かつ効率的
に行なうことができる。具体的には、抽出領域は、例え
ば画面上に表示される結晶欠陥検出点の集合のうち、特
定の結晶欠陥に特有の形態に配列する結晶欠陥検出点を
取り囲むように設定することができる。
For example, by setting an area so that only a set of crystal defect detection points arranged in a specific form is included and other crystal defect detection points are not included, crystal defect detection of the arrangement form of interest is performed. Point extraction can be performed intuitively and efficiently. Specifically, for example, the extraction region can be set so as to surround a crystal defect detection point arranged in a form specific to a specific crystal defect among a set of crystal defect detection points displayed on the screen.

【0021】また例えば、選択入力機構は、表示機構の
画面上において抽出領域を設定する抽出領域の設定入力
機構を含むものとし、記憶制御機構は、設定された抽出
領域内の結晶欠陥検出点のデータを、選択された結晶欠
陥検出点のデータとして結晶欠陥検出点の座標データ記
憶機構に記憶させるものとして構成することができる。
このようにすれば、装置ユーザーは、表示装置の画面上
にて抽出領域の設定を行なうだけで、領域内の結晶結晶
欠陥検出点データの抽出及び記憶の一連の処理が自動的
に行われるので、操作が容易であり、データ管理も確実
かつスムーズに行なうことができる。なお、選択入力機
構は、マウスなどのポインティングデバイスにて構成す
ることにより、画面上に所望の領域を極めて簡単に設定
することができる。
Further, for example, the selection input mechanism includes an extraction area setting input mechanism for setting an extraction area on the screen of the display mechanism, and the storage control mechanism stores data of crystal defect detection points in the set extraction area. May be stored in the coordinate data storage mechanism of the crystal defect detection point as data of the selected crystal defect detection point.
With this configuration, the user of the apparatus merely sets the extraction area on the screen of the display device, and a series of processes of extracting and storing the data of the crystal defect detection points in the area are automatically performed. The operation is easy and the data management can be performed reliably and smoothly. Note that the selection input mechanism can be configured with a pointing device such as a mouse, so that a desired area on the screen can be set very easily.

【0022】次に、結晶欠陥の測定工程においては、結
晶欠陥検出装置として光散乱式ウェーハ表面検査装置を
使用することができる。光散乱式ウェーハ表面検査装置
は、例えばパーティクル検出装置とすることができる。
パーティクル検出装置は、ウェーハ表面をレーザー光に
より走査し、パーティクル等からの光散乱強度を測定す
ることにより、異物やCOPなどの位置及び大きさを認
識することができる目視によらない間接的な検出装置で
ある。このような光散乱法を用いることによって、半導
体ウェーハの表面近傍の欠陥のみを精度良く測定するこ
とができる。
Next, in the crystal defect measuring step, a light scattering type wafer surface inspection device can be used as a crystal defect detection device. The light scattering type wafer surface inspection device can be, for example, a particle detection device.
The particle detector scans the surface of the wafer with laser light and measures the intensity of light scattering from particles, etc., so that the position and size of foreign matter and COP can be recognized. Device. By using such a light scattering method, only defects near the surface of the semiconductor wafer can be accurately measured.

【0023】また、本発明の半導体ウェーハの製造方法
は、結晶欠陥検査装置を用いることにより、半導体ウェ
ーハに生じている結晶欠陥の分布を結晶欠陥検出点の集
合として測定する結晶欠陥の測定工程と、特定の結晶欠
陥に特有な配列形態に属する結晶欠陥検出点を結晶欠陥
検出点の集合から抽出する結晶欠陥検出点の抽出工程
と、結晶欠陥検出点の抽出工程による抽出結果に基づい
て半導体ウェーハの結晶欠陥を評価する結晶欠陥評価工
程と、結晶欠陥評価工程による評価結果に基づいて半導
体ウェーハを選別する選別工程とを有することを特徴と
する。
The method for manufacturing a semiconductor wafer according to the present invention further comprises a crystal defect measuring step of measuring a distribution of crystal defects occurring in the semiconductor wafer as a set of crystal defect detection points by using a crystal defect inspection apparatus. Extracting a crystal defect detection point belonging to an array form specific to a specific crystal defect from a set of crystal defect detection points, extracting a crystal defect detection point, and extracting a semiconductor defect based on the extraction result of the crystal defect detection point. And a sorting step of sorting semiconductor wafers based on the evaluation results of the crystal defect evaluating step.

【0024】すなわち、本発明の測定方法の採用によ
り、半導体ウェーハに生じている結晶欠陥の識別と定量
評価とを的確かつ効率的に行なうことができるので、そ
の評価結果に基づいて半導体ウェーハを選別することに
より、例えば出荷される半導体ウェーハ製品ロットの不
良率が低減され、品質を高めることができる。
That is, by employing the measuring method of the present invention, the identification and quantitative evaluation of crystal defects occurring in a semiconductor wafer can be performed accurately and efficiently, and the semiconductor wafer is sorted based on the evaluation result. By doing so, for example, the defect rate of the shipped semiconductor wafer product lot is reduced, and the quality can be improved.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。 (実施の形態1)図2は、本発明に基づくシリコン単結
晶ウェーハの製造方法の、概略工程を示す模式図であ
る。まず、FZ法あるいはCZ法等の公知の方法にてシ
リコン単結晶インゴットを製造する。こうして得られる
単結晶インゴットは、一定の抵抗率範囲のブロックに切
断され、さらに外径研削が施される。外径研削後の各ブ
ロックには、オリエンテーションフラットあるいはオリ
エンテーションノッチが形成される。このように仕上げ
られたブロックは、図2(a)に示すように、内周刃切
断等のスライサーによりスライシングされる。スライシ
ング後のシリコン単結晶ウェーハの両面外周縁にはベベ
ル加工により面取りが施される。
Embodiments of the present invention will be described below. (Embodiment 1) FIG. 2 is a schematic view showing schematic steps of a method for manufacturing a silicon single crystal wafer according to the present invention. First, a silicon single crystal ingot is manufactured by a known method such as the FZ method or the CZ method. The single crystal ingot thus obtained is cut into blocks having a certain resistivity range, and further subjected to outer diameter grinding. An orientation flat or an orientation notch is formed in each block after the outer diameter grinding. The block thus finished is sliced by a slicer such as an inner peripheral blade cutter as shown in FIG. The outer peripheral edges of both surfaces of the silicon single crystal wafer after slicing are chamfered by bevel processing.

【0026】面取り終了後のシリコン単結晶ウェーハ
は、図2(b)に示すように、遊離砥粒を用いて両面が
ラッピングされ、ラップウェーハとなる。次に、図2
(c)に示すように、そのラップウェーハをエッチング
液に浸漬することにより、両面が化学エッチング処理さ
れ、化学エッチウェーハとなる。化学エッチング工程
は、それまでの機械加工工程においてシリコン単結晶ウ
ェーハの表面に生じたダメージ層を除去するために行わ
れる。化学エッチング工程の後には、図2dに示すよう
に鏡面研磨工程が行われ、鏡面ウェーハとなる。この鏡
面ウェーハの主表面に、シリコン単結晶層を、公知の気
相成長法に基づいてエピタキシャル成長させると、シリ
コンエピタキシャルウェーハ(以下、単にエピタキシャ
ルウェーハともいう)が得られる。
As shown in FIG. 2 (b), the silicon single crystal wafer after the chamfering is lapped on both sides using free abrasive grains to form a wrapped wafer. Next, FIG.
As shown in (c), by immersing the wrapped wafer in an etchant, both sides are chemically etched to become a chemically etched wafer. The chemical etching process is performed to remove a damaged layer generated on the surface of the silicon single crystal wafer in the previous machining process. After the chemical etching step, a mirror polishing step is performed as shown in FIG. When a silicon single crystal layer is epitaxially grown on the main surface of the mirror wafer based on a known vapor phase growth method, a silicon epitaxial wafer (hereinafter, also simply referred to as an epitaxial wafer) is obtained.

【0027】図2(e)に、半導体ウェーハの一種であ
るエピタキシャルウェーハの評価・選別工程の流れを示
している。A1において、ある製品ロットから無作為に
抽出したエピタキシャルウェーハの表面に、例えば約1
μmの選択エッチングを行い、ウェーハの表面に結晶欠
陥を顕在化させる。結晶欠陥を明らかにするためのエッ
チャントは、エッチング速度が結晶欠陥の周囲に発生す
るひずみ場、あるいは電気的性質の違いに大きく依存す
ることを利用している。こうしたエッチングにより、転
位による欠陥はピラミッド状や卵形などのピットとして
観測され、表面近傍に発生している結晶欠陥を顕在化さ
せることができる。スリップ転位は点状の結晶欠陥の直
線的な集合として観測される。なお、ウェーハ表面に結
晶欠陥を顕在化させるために、選択エッチングの前に熱
処理を施しても良い。
FIG. 2E shows a flow of an evaluation / selection process of an epitaxial wafer which is a kind of a semiconductor wafer. In A1, on the surface of an epitaxial wafer randomly extracted from a certain product lot, for example, about 1
By performing selective etching of μm, crystal defects are revealed on the surface of the wafer. An etchant for clarifying a crystal defect utilizes a fact that an etching rate largely depends on a strain field generated around the crystal defect or a difference in electrical properties. Due to such etching, defects due to dislocations are observed as pits such as pyramids or ovals, and crystal defects occurring near the surface can be made apparent. Slip dislocations are observed as a linear collection of point-like crystal defects. Note that a heat treatment may be performed before the selective etching in order to make crystal defects apparent on the wafer surface.

【0028】次にA2において、光散乱式ウェーハ表面
検査装置の一つである前述のパーティクル検出装置によ
り、エピタキシャルウェーハ表面の結晶欠陥分布を測定
する。パーティクル検出装置においては、ウェーハ表面
をレーザー光により走査し、パーティクル等の凸凹から
の光散乱強度を測定することにより、ウェーハ表面にお
けるパーティクルの位置および大きさを測定することが
できる。そして、前述の結晶欠陥も凸凹を有するので、
散乱光強度が周囲の部分よりも高いパーティクルとして
検出され、そのパーティクル位置を示す座標データが、
結晶欠陥検出点データとして取得される。A3では、そ
の取得された結晶欠陥検出点データに対し、結晶欠陥の
定量化を行なうためにデータ処理がなされ、A4でその
処理結果に基づくエピタキシャルウェーハの評価が行わ
れる。そして、その評価結果に基づいて、そのエピタキ
シャルウェーハの属する製品ロットが、良品あるいは不
良品に選別される。
Next, at A2, the distribution of crystal defects on the surface of the epitaxial wafer is measured by the above-described particle detection device which is one of the light scattering type wafer surface inspection devices. In the particle detection device, the position and size of particles on the wafer surface can be measured by scanning the surface of the wafer with laser light and measuring the intensity of light scattering from irregularities such as particles. And since the above-mentioned crystal defects also have irregularities,
The scattered light intensity is detected as a particle higher than the surrounding part, and the coordinate data indicating the particle position is
Obtained as crystal defect detection point data. In A3, data processing is performed on the acquired crystal defect detection point data in order to quantify crystal defects, and in A4, an epitaxial wafer is evaluated based on the processing result. Then, based on the evaluation result, a product lot to which the epitaxial wafer belongs is sorted into a non-defective product or a defective product.

【0029】図3は、上記A2の測定とA3のデータ処
理を行なうための、本発明の一実施例に係る半導体ウェ
ーハの測定装置(以下、単に測定装置ともいう)100
の電気的構成を示すブロック図である。測定装置100
は、大きく分けて、結晶欠陥測定機構をなすパーティク
ル検出装置150と、結晶欠陥検出点の抽出機構をなす
データ処理用コンピュータ200との2つの要素から成
り立っている。
FIG. 3 shows a semiconductor wafer measuring apparatus (hereinafter, simply referred to as a measuring apparatus) 100 according to an embodiment of the present invention for performing the above-described measurement of A2 and data processing of A3.
FIG. 2 is a block diagram showing an electrical configuration of the embodiment. Measuring device 100
Is roughly divided into two components: a particle detection device 150 serving as a crystal defect measurement mechanism, and a data processing computer 200 serving as a crystal defect detection point extraction mechanism.

【0030】パーティクル検出装置150は、制御用コ
ンピュータ111とこれに接続された測定系101とを
有する。制御用コンピュータ111はI/Oポート10
8とこれに接続されたCPU104、ROM105、R
AM106、記憶装置としてのハードディスクドライブ
(以下、HDDと略記する)107、さらに入力装置と
してキーボード109及びマウス110が接続されてい
る。HDD107には、パーティクル検出装置の動作を
司る制御プログラム107a、結晶欠陥検出点データを
取り込むためのデータ取込みプログラム107b、及び
取り込まれた結晶欠陥検出点のデータファイル107c
が記憶されている。また、RAM106には、制御プロ
グラム107a及びデータ取込みプログラム107bの
ワークエリア106a,106bと、取り込まれた結晶
欠陥検出点のデータ格納エリア106cとが形成されて
いる。
The particle detection device 150 has a control computer 111 and a measurement system 101 connected thereto. The control computer 111 is connected to the I / O port 10
8 and the CPU 104, ROM 105, R
An AM 106, a hard disk drive (hereinafter abbreviated as HDD) 107 as a storage device, and a keyboard 109 and a mouse 110 as input devices are connected. In the HDD 107, a control program 107a for controlling the operation of the particle detection device, a data capturing program 107b for capturing crystal defect detection point data, and a data file 107c for the captured crystal defect detection points
Is stored. In the RAM 106, work areas 106a and 106b for the control program 107a and the data acquisition program 107b and a data storage area 106c for the acquired crystal defect detection point are formed.

【0031】次に、測定系101は、図示しないレーザ
ービームプローブと、そのレーザービームプローブを、
測定対象となる半導体ウェーハ(以下、単にウェーハと
もいう)の主表面上にて走査するための駆動部とを有す
る。走査駆動は、本実施形態ではウェーハを装着するホ
ルダ(図示せず)を移動させる形にて行なうようにして
いるが、レーザービームプローブ側を駆動するようにし
てもよい。また、走査方式は、X−Y走査方式と螺旋走
査方式とのいずれを採用してもよいが、本実施の形態で
はX−Y走査方式を採用している。従って、駆動部は、
レーザービームプローブをX方向及びY方向に独立に駆
動するためのX駆動モータ113及びY駆動モータ11
5と、それらモータのサーボ制御及び回転角度位置を検
出するためのパルスジェネレータ(以下、X−PGとい
う)114及びパルスジェネレータ(以下、Y−PGと
いう)116を含む。X駆動モータ113及びY駆動モ
ータ115は、それぞれ図示しないモータドライバを介
して制御コンピュータ111のI/Oポート108に接
続され、制御プログラム107aの実行により駆動制御
される。
Next, the measuring system 101 includes a laser beam probe (not shown) and the laser beam probe.
A drive unit for scanning on a main surface of a semiconductor wafer to be measured (hereinafter, also simply referred to as a wafer). In the present embodiment, the scanning drive is performed by moving a holder (not shown) for mounting a wafer, but the laser beam probe may be driven. As the scanning method, any of the XY scanning method and the spiral scanning method may be adopted, but in the present embodiment, the XY scanning method is adopted. Therefore, the drive unit
X drive motor 113 and Y drive motor 11 for independently driving the laser beam probe in the X and Y directions
5 and a pulse generator (hereinafter, referred to as X-PG) 114 and a pulse generator (hereinafter, referred to as Y-PG) 116 for detecting the servo control and rotation angle position of the motors. The X drive motor 113 and the Y drive motor 115 are connected to the I / O port 108 of the control computer 111 via a motor driver (not shown), and are driven and controlled by executing the control program 107a.

【0032】一方、ウェーハ表面にて散乱されたレーザ
ー光は、I/Oポート108に接続された散乱光検出部
(光電子倍増管、フォトダイオードあるいはCCDセン
サなどで構成される)117により検出される。そし
て、その散乱光の検出レベル出力はデータインタフェー
ス103に入力される。他方、パルスジェネレータ11
4及び116の出力はデータインタフェース103を介
してI/Oポート108に入力されるようになってい
る。
On the other hand, the laser light scattered on the surface of the wafer is detected by a scattered light detecting section (comprising a photomultiplier, a photodiode or a CCD sensor) 117 connected to the I / O port 108. . Then, the detection level output of the scattered light is input to the data interface 103. On the other hand, the pulse generator 11
The outputs of 4 and 116 are input to the I / O port 108 via the data interface 103.

【0033】データインタフェース103は、例えば、
図4に示すように、X−PG114及びY−PG116
からのパルス信号を受けてカウントアップするX−カウ
ンタ103a及びY−カウンタ103bと、ゲートIC
103c及びコンパレータ103d等を有する。各カウ
ンタ103a,103bのカウント出力は、レーザービ
ームプローブによる測定位置を一義的に与える。すなわ
ち、測定位置において結晶欠陥に対応したパーティクル
が検出された際に、結晶欠陥検出点のX座標およびY座
標を与えるものであり、それぞれそのカウンタ出力がゲ
ートIC103cを介してI/Oポート108に入力さ
れる。なお、カウンタ103a,103bの出力は複数
ビットであるが、簡単化のため1本の線で描いている。
The data interface 103 is, for example,
As shown in FIG. 4, X-PG114 and Y-PG116
-Counter 103a and Y-counter 103b that count up upon receiving a pulse signal from
103c and a comparator 103d. The count output of each of the counters 103a and 103b uniquely gives a measurement position by the laser beam probe. That is, when a particle corresponding to a crystal defect is detected at the measurement position, the X coordinate and the Y coordinate of the crystal defect detection point are given, and the respective counter outputs are sent to the I / O port 108 via the gate IC 103c. Is entered. The outputs of the counters 103a and 103b are a plurality of bits, but are drawn by one line for simplification.

【0034】他方、コンパレータ103dは、散乱光の
検出レベル出力と閾レベルVrefとを比較し、検出レベ
ル出力がVrefよりも大きくなると、ゲートIC103
cのインヒビット入力端子にデータ取込許容信号を出力
する。これにより、ゲートIC103cは制御コンピュ
ータ111に対し、各カウンタ103a,103bのカ
ウント出力、すなわち、結晶欠陥検出点のX座標及びY
座標のデータを、I/Oポート108を介して取り込む
ことを許容する。該データの取り込み処理は、データ取
込みプログラム107bにより実行され、取り込まれた
データは、結晶欠陥検出点データファイル107cに格
納される。なお、図4においては、図示はしていない
が、カウンタ出力の後段に、データ取込みが完了するま
でカウンタ出力をラッチ保持させるフリップフロップを
設けることができる。
On the other hand, the comparator 103d compares the detection level output of the scattered light with the threshold level Vref, and when the detection level output becomes larger than Vref, the gate IC 103d.
A data capture permission signal is output to the inhibit input terminal of c. Accordingly, the gate IC 103c sends the count output of the counters 103a and 103b to the control computer 111, that is, the X coordinate and the Y coordinate of the crystal defect detection point.
Coordinate data is allowed to be captured via the I / O port 108. The data capturing process is performed by the data capturing program 107b, and the captured data is stored in the crystal defect detection point data file 107c. Although not shown in FIG. 4, a flip-flop that latches and holds the counter output until the data fetch is completed can be provided at the subsequent stage of the counter output.

【0035】ここで、データ取込み許可信号は、I/O
ポート108のデータポートに対する割り込みアクセス
を許可する信号として、CPU104に与えることも可
能である。この場合、図4のゲートIC103cは省略
することもできる。また、測定点間隔が一様であれば、
結晶欠陥が検出されなかった測定点も含めて、結晶欠陥
検出点データを二値のグラフィックビットマップデータ
(例えば、結晶欠陥が検出された測定点に対応する画素
を「1」に、そうでない測定点に対応する画素を「0」
に設定する)として取り込み、その画素アドレスから各
結晶欠陥検出点の座標を生成することも可能である。
Here, the data fetch permission signal is an I / O
It is also possible to give the signal to the CPU 104 as a signal for permitting the interrupt access to the data port of the port 108. In this case, the gate IC 103c in FIG. 4 can be omitted. Also, if the measurement point interval is uniform,
The crystal defect detection point data including the measurement points where no crystal defects were detected is converted into binary graphic bitmap data (for example, the pixel corresponding to the measurement point where the crystal defects are detected is set to “1”, Pixel corresponding to point is "0"
), And the coordinates of each crystal defect detection point can be generated from the pixel address.

【0036】次に、データ処理用コンピュータ200
は、I/Oポート208とこれに接続されたCPU20
1、ROM202、RAM203、記憶装置としてのH
DD204、入力装置としてのマウス206及びキーボ
ード207、及び表示装置としてのモニタ205を有
し、通信インタフェース209,112を介して通信線
(あるいは、LAN等の通信ネットワーク)220によ
り、パーティクル検出装置150の制御コンピュータ1
11に接続されている。
Next, the data processing computer 200
Is the I / O port 208 and the CPU 20 connected thereto.
1, ROM 202, RAM 203, H as a storage device
It has a DD 204, a mouse 206 and a keyboard 207 as an input device, and a monitor 205 as a display device. The communication line (or a communication network such as a LAN) 220 via the communication interfaces 209 and 112 allows the particle detection device 150 to operate. Control computer 1
11 is connected.

【0037】HDD204には、パーティクル検出装置
150側から通信線220を介して取得した結晶欠陥検
出点データファイル204b、その取得した結晶欠陥検
出点データに対する評価処理を行なうデータ処理プログ
ラム204b、さらに、その処理により得られた評価結
果を示す評価結果データファイル204cが記憶されて
いる。また、RAM203には、データ処理プログラム
204aのワークエリア203a、取得した結晶欠陥検
出点データの格納エリア203b、結晶欠陥検出点デー
タを座標プロット表示するための表示メモリ203c、
さらには評価結果データの格納エリア203dが形成さ
れている。なお、パーティクル検出装置150からデー
タ処理用コンピュータ200への結晶欠陥検出点データ
の転送は、フロッピー(登録商標)ディスクなどの外部
記憶媒体を介して行ってもよいことはもちろんである。
また、データ処理用コンピュータ200の機能をパーテ
ィクル検出装置150の制御コンピュータ111に統合
させることもできる。
In the HDD 204, a crystal defect detection point data file 204b obtained from the particle detection device 150 via the communication line 220, a data processing program 204b for performing an evaluation process on the obtained crystal defect detection point data, and An evaluation result data file 204c indicating the evaluation result obtained by the processing is stored. The RAM 203 also includes a work area 203a for the data processing program 204a, a storage area 203b for the acquired crystal defect detection point data, a display memory 203c for displaying the crystal defect detection point data in a coordinate plot,
Further, a storage area 203d for evaluation result data is formed. The transfer of the crystal defect detection point data from the particle detection device 150 to the data processing computer 200 may be performed via an external storage medium such as a floppy (registered trademark) disk.
Further, the functions of the data processing computer 200 can be integrated with the control computer 111 of the particle detection device 150.

【0038】以下、測定装置100の動作の流れについ
てフローチャートを用いて説明する。図5はパーティク
ル検出装置150における検査処理の流れである。この
処理は、制御コンピュータ111のCPU104が検出
装置制御プログラム107aの実行により行うものであ
る。まず、S1において測定するべきウェーハの品番や
ロット番号、製造日付などのウェーハ特定データを入力
する。次に、S2及びS3において装置のホルダにウェ
ーハを装着し、装着が正常に完了すれば測定処理に移
る。図10は、線状のスリップ転位欠陥DFが形成され
たエピタキシャルウェーハWの例を示す。この図の例で
はエピタキシャルウェーハWは面方位が(100)であ
り、オリエンテーションフラット位置は[110]方向を
表す。そして、このオリエンテーションフラットの示す
[110]方向がY移動方向と一致し、これと主表面内に
て直交する[1-10]方向がX移動方向と一致するよう
に、ウェーハWはホルダに装着・固定される。なお、ミ
ラー指数における指数の負号は、本明細書では便宜的
に、指数を表す数字の前に付与する形で表示している。
Hereinafter, the flow of the operation of the measuring apparatus 100 will be described using a flowchart. FIG. 5 shows a flow of the inspection process in the particle detection device 150. This process is performed by the CPU 104 of the control computer 111 executing the detection device control program 107a. First, in S1, wafer identification data such as a product number, a lot number, and a production date of a wafer to be measured are input. Next, in S2 and S3, the wafer is mounted on the holder of the apparatus, and when the mounting is completed normally, the process proceeds to the measurement processing. FIG. 10 shows an example of an epitaxial wafer W on which linear slip dislocation defects DF are formed. In the example of this drawing, the plane orientation of the epitaxial wafer W is (100), and the orientation flat position indicates the [110] direction. And this orientation flat shows
The wafer W is mounted and fixed on the holder such that the [110] direction coincides with the Y movement direction, and the [1-10] direction orthogonal to the Y movement direction coincides with the X movement direction. In the present specification, the negative sign of the exponent in the Miller index is indicated in a form added before the number representing the exponent for convenience.

【0039】図5に戻り、S4では、図3のX駆動モー
タ113及びY駆動モータ115を作動させ、ホルダ位
置を(X,Y)座標上にて予め定められた原点位置に移
動させ、図4に示すX−リセット信号及びY−リセット
信号により、X−カウンタ103a及びY−カウンタ1
03bをリセットする。以下、レーザービームプローブ
の照射位置を、X−Y座標平面上にてX方向を水平方
向、Y方向を垂直方向として走査しながら、各位置にレ
ーザービームを照射し、散乱光測定によりパーティクル
すなわち結晶欠陥検出を行う。すなわち、S5において
Y座標値YkがY方向の最初の走査位置Y1となるように
設定し、S6ではY座標値XkがX方向の最初の走査位
置X1となるように設定する。これにより、レーザービ
ームプローブは最初の測定位置(X1,Y1)へ移動す
る。
Returning to FIG. 5, in S4, the X drive motor 113 and the Y drive motor 115 shown in FIG. 3 are operated to move the holder position to a predetermined origin position on (X, Y) coordinates. The X-reset signal and the Y-reset signal shown in FIG.
Reset 03b. Hereinafter, while scanning the irradiation position of the laser beam probe on the XY coordinate plane with the X direction as the horizontal direction and the Y direction as the vertical direction, each position is irradiated with a laser beam, and particles or crystals are measured by scattered light measurement. Perform defect detection. That is, in S5, the Y coordinate value Yk is set to be the first scanning position Y1 in the Y direction, and in S6, the Y coordinate value Xk is set to be the first scanning position X1 in the X direction. As a result, the laser beam probe moves to the first measurement position (X1, Y1).

【0040】そして、S7で該測定位置においてウェー
ハを一定時間保持し、主表面にレーザービームが照射し
て、その散乱光を検出する。図4によりすでに説明した
通り、その検出散乱光の強度信号レベルが基準値(閾
値)Vrefよりも高ければ(すなわち、その測定位置に
結晶欠陥点が存在していれば)、そのときのX−カウン
タ103a及びY−カウンタ103bのカウンタ値が、
結晶欠陥検出点のX座標データ及びY座標データとして
取り込まれる(S8,S9)。取り込まれたデータは、
図3のRAM106の、結晶欠陥検出点データ格納エリ
ア106cに格納される。他方、検出散乱光の強度信号
レベルがVref未満であれば、データ取り込みはなされ
ない(S9をスキップ)。すなわち、その測定位置には
欠陥点が存在しないとの判断がなされるのである。な
お、このフローチャートでは、閾値との比較ステップを
便宜的にS8として表しているが、実際にはこの比較ス
テップは図4のデータインタフェース103内にてハー
ドウェア的に行われる(ただし、制御プログラム107
a中にてソフトウェア的に行ってもよいことはいうまで
もない)。
In step S7, the wafer is held at the measurement position for a certain period of time, and the main surface is irradiated with a laser beam to detect the scattered light. As already described with reference to FIG. 4, if the intensity signal level of the detected scattered light is higher than the reference value (threshold) Vref (that is, if a crystal defect point exists at the measurement position), X- The counter values of the counter 103a and the Y-counter 103b are
The data is taken in as X coordinate data and Y coordinate data of the crystal defect detection point (S8, S9). The captured data is
It is stored in the crystal defect detection point data storage area 106c of the RAM 106 in FIG. On the other hand, if the intensity signal level of the detected scattered light is lower than Vref, no data is captured (S9 is skipped). That is, it is determined that no defect point exists at the measurement position. Note that, in this flowchart, the step of comparing with the threshold is represented as S8 for convenience, but this comparison step is actually performed by hardware in the data interface 103 of FIG.
Needless to say, it may be performed by software in a).

【0041】S10では、測定位置がX方向の限界位置
XNに到達したかどうかを判断する。到達していなけれ
ばS11に進み、Y方向の測定位置座標Ykの値を固定
したまま、X方向の測定位置座標Xkの値を次の座標値
Xk+1に増加させる形で、測定位置の移動を行うととも
に、S7に戻って以下のS9までの処理を繰り返す。他
方、S10で測定位置がX方向の限界位置XNに到達し
ていればS12に進み、Y方向の限界位置YNに到達し
たかどうかを同様に判断する。到達していなければS1
3にてYkの値を次の座標値Yk+1に増加させ、さらにS
6に戻ってXkの値を初期値X1に戻す。以下、S7に戻
って以下のS9までの処理を繰り返す。他方、S13に
てYkの値がYNに到達していれば、すべての測定位置で
の測定が終了したことを意味するから、S14に進み、
図7に示すように、取り込まれた結晶欠陥検出点の座標
データ(x,y)の組を、ウェーハ特定データと対応付
ける形にて、結晶欠陥検出点データファイル107cと
してHDD107に保存する。
In S10, it is determined whether the measurement position has reached the limit position XN in the X direction. If it has not arrived, the process proceeds to S11, in which the value of the measurement position coordinate Xk in the X direction is increased to the next coordinate value Xk + 1 while the value of the measurement position coordinate Yk in the Y direction is fixed, and the measurement position is moved. And returns to S7 to repeat the following processes up to S9. On the other hand, if the measurement position has reached the limit position XN in the X direction in S10, the process proceeds to S12, and it is similarly determined whether or not the measurement position has reached the limit position YN in the Y direction. S1 if not reached
In step 3, the value of Yk is increased to the next coordinate value Yk + 1.
6, the value of Xk is returned to the initial value X1. Thereafter, the process returns to S7 and repeats the following processes up to S9. On the other hand, if the value of Yk has reached YN in S13, it means that the measurement at all the measurement positions has been completed.
As shown in FIG. 7, a set of the coordinate data (x, y) of the taken crystal defect detection point is stored in the HDD 107 as a crystal defect detection point data file 107c in a form corresponding to the wafer specifying data.

【0042】次に、図6は、データ処理コンピュータ2
00において、データ処理プログラム204aにより実
行される結晶欠陥評価処理の流れの一例を示すものであ
る。まず、S51において、評価したいウェーハのウェ
ーハ特定データを入力する。この入力は、ウェーハ特定
データをキーボード207により直接入力して行っても
よいし、画面表示されたデータファイルメニューやアイ
コンをマウス206により選択する形で行ってもよい。
そして、S52に進み、入力されたウェーハ特定データ
に対応する結晶欠陥検出点のデータファイルを、パーテ
ィクル検出装置100にから通信線220を介して取得
することにより読み出す。そして、S53では、その読
み出した結晶欠陥検出点のデータをモニタ205に画面
表示する。
Next, FIG. 6 shows the data processing computer 2
00 shows an example of the flow of a crystal defect evaluation process executed by the data processing program 204a. First, in S51, wafer identification data of a wafer to be evaluated is input. This input may be performed by directly inputting the wafer specifying data with the keyboard 207, or by selecting the data file menu or icon displayed on the screen with the mouse 206.
Then, the process proceeds to S52, in which a data file of the crystal defect detection point corresponding to the input wafer specifying data is read out from the particle detection device 100 by acquiring the data file via the communication line 220. Then, in S53, the read data of the crystal defect detection point is displayed on the monitor 205 on the screen.

【0043】図7は、その画面表示例を示すもので、各
結晶欠陥検出点2が、データのX座標値及びY座標値に
基づいて画面上に設定された座標平面上にプロットされ
る形で表示される。すなわち、表示機構の機能が実現さ
れている。なお、本実施形態では、ウェーハW上の結晶
欠陥発生位置を把握しやすくできるように、ウェーハ外
形線の画像1を合わせて表示するようにしている。
FIG. 7 shows a screen display example in which each crystal defect detection point 2 is plotted on a coordinate plane set on the screen based on the X coordinate value and the Y coordinate value of the data. Is displayed with. That is, the function of the display mechanism is realized. In the present embodiment, the image 1 of the wafer outline is displayed together so that the position of occurrence of crystal defects on the wafer W can be easily grasped.

【0044】図11の画像では、結晶欠陥検出点2の多
くが、主に[110]方向に沿った複数列の直線形態に
配列していることがわかる。これらの検出点は、[11
0]方向に発生したスリップ転位に由来するものである
ことを示している。そこで、この直線状に配列した検出
点を、選択的に抽出する処理を行う。すなわち、図6の
S54においては、まず、結晶欠陥種別名(例えば「ス
リップ転位」)を入力する(これも、マウス206によ
りメニュー選択できるようにしておくと便利である)。
次いで、S55に進み、抽出領域の設定を行う。
In the image of FIG. 11, it can be seen that most of the crystal defect detection points 2 are arranged in a linear form in a plurality of rows mainly along the [110] direction. These detection points are [11
0] direction is derived from slip dislocations generated in the [0] direction. Therefore, processing for selectively extracting the detection points arranged in a straight line is performed. That is, in S54 of FIG. 6, first, a crystal defect type name (for example, “slip dislocation”) is input (this is also convenient if the menu can be selected by the mouse 206).
Next, the process proceeds to S55, where an extraction area is set.

【0045】図12は抽出領域の設定例を示している。
例えば、図11の場合、スリップ転位に対応する検出点
2の列は、ウェーハ外縁部の複数領域にそれぞれ密集し
て形成されている。そこで、図12(a)に示すよう
に、検出点2の各密集領域を個別に取り囲む抽出領域3
を設定することにより、密集領域以外の部分に存在する
検出点(例えば、スリップ転位以外の結晶欠陥や、ある
いはノイズなど結晶欠陥以外の原因に由来するもの)を
除外することができる。
FIG. 12 shows an example of setting an extraction area.
For example, in the case of FIG. 11, the rows of the detection points 2 corresponding to the slip dislocations are densely formed in a plurality of regions on the outer edge of the wafer. Therefore, as shown in FIG. 12A, the extraction area 3 individually surrounding each dense area of the detection points 2
Setting, it is possible to exclude detection points (for example, those originating from crystal defects other than slip dislocations or from sources other than crystal defects such as noise) existing in portions other than the dense region.

【0046】なお、抽出領域3の設定方法であるが、例
えば図12(b)に示すように、検出点プロットの表示
画面上に、マウス206(図3)の操作により画面上を
移動するポインタPを表示させ、該ポインタPを用いて
領域規定点J,JEを画面上に入力し、その領域規定
点J,JEの情報に基づいて抽出領域3を確定する方
法を用いることができる。例えば、図12(b)におい
ては、対辺がそれぞれX軸及びうY軸と平行な長方形状
の抽出領域3を設定するために、長方形領域の対角線両
端に位置する2つの頂点J,JEを定めるようにして
いる。その操作方法としては、マウス206によりポイ
ンタPを始点側頂点Jの位置に合わせ、図示しないマ
ウスボタンを押しながらポインタPを終点側頂点JE
位置まで移動させる、いわゆるマウスドラッグ操作を用
いることができる。
The extraction area 3 is set by, for example, as shown in FIG. 12B, a pointer which moves on the screen by operating the mouse 206 (FIG. 3) on the display screen of the detection point plot. P is displayed, the area defining points J S , J E are input on the screen using the pointer P, and the extraction area 3 is determined based on the information of the area defining points J S , J E. Can be. For example, in FIG. 12B, in order to set a rectangular extraction region 3 whose opposite sides are parallel to the X axis and the Y axis, respectively, two vertices J S and J E located at both ends of the diagonal of the rectangular region. Is determined. As the method of operation, the mouse 206 move the pointer P to the position of the start point side vertex J S, moves the pointer P while pressing the mouse button, not shown to the position of the end point vertex J E, the use of a so-called mouse dragging Can be.

【0047】一方、抽出領域3は、図13に示すよう
に、任意形状の多角形状あるいは閉曲線形状に形成する
ことも可能である。例えば図13(a)は、多角形状の
抽出領域を設定する例であり、抽出したい検出点群U
を取り囲む多角形の各頂点を与える領域規定点J,J
,J,Jをマウスクリックによりプロットし、方
形の抽出領域Aを設定する例を示している。なお、最
後の点Jから始点Jに戻ってクリックすることで領
域確定処理がなされる。この場合、抽出領域Aは、多
角形の隣接する頂点間をつなぐ複数のベクトルV,V
,V,Vのデータにより規定される、アウトライ
ン図形オブジェクトとして与えられる。また、図13
(c)は、スワール等の渦巻状の経路に沿って並ぶ検出
点群5を、上記と同様の方法により設定される多角形状
の抽出領域3により囲んだ例である。なお、領域規定点
間を直線接続することにより多角形状の領域設定が可能
であるが、スプライン曲線などの自由曲線により接続す
れば、抽出領域を任意の閉曲線形状に設定することが可
能である。以上の方法により、抽出領域の設定入力機構
の機能が実現される。
On the other hand, the extraction region 3 can be formed in an arbitrary polygonal shape or a closed curve shape as shown in FIG. For example, FIG. 13 (a), an example of setting the extraction area of the polygonal detection point group U 0 to be extracted
Points J 1 , J that give each vertex of the polygon surrounding
The 2, J 3, J 4 and plotted by a mouse click, shows an example of setting the extraction area A 1 square. The area determination processing is performed by clicking back to the start point J 1 from the last point J 4. In this case, the extraction area A 1 includes a plurality of vectors V 1 , V 1 connecting adjacent vertices of the polygon.
2 , V 3 , and V 4 are provided as outline graphic objects. FIG.
(C) shows an example in which a group of detection points 5 arranged along a spiral path such as swirl is surrounded by a polygonal extraction region 3 set by the same method as described above. Note that a polygonal region can be set by connecting straight lines between the region defining points. However, if the connection is made by a free curve such as a spline curve, the extraction region can be set to an arbitrary closed curve shape. With the above method, the function of the extraction region setting input mechanism is realized.

【0048】図6に戻り、設定された抽出領域は、S5
6において画面上に描画・表示される。該抽出領域3
は、領域境界線の表示あるいは領域内の塗りつぶし等に
より、画面上に識別可能に表示させることができる。そ
して、S57以降では、抽出領域3内外の検出点の識別
と、抽出領域3内の検出点の計数処理となる。RAM2
03(図3)の所定のエリアには、図8に示すように、
各結晶欠陥検出点の座標データと対応付けて抽出フラグ
250が設定される。
Returning to FIG. 6, the set extraction area is S5
At 6 the image is drawn and displayed on the screen. The extraction area 3
Can be identifiably displayed on the screen by displaying an area boundary line or painting the area. After S57, the process of identifying the detection points inside and outside the extraction region 3 and the process of counting the detection points inside the extraction region 3 are performed. RAM2
03 (FIG. 3), as shown in FIG.
An extraction flag 250 is set in association with the coordinate data of each crystal defect detection point.

【0049】そして、図6のS57では、この抽出フラ
グの記憶値がリセットされ、さらにカウンタncの値が
0にセットされる。S58では、結晶欠陥検出点のデー
タ点番号NDを1にセットし、S59で、その番号の座
標データを読み出す。S60で、読み出された座標デー
タが、設定された抽出領域3内に位置するかどうかが判
断され、領域内に位置する場合は、そのデータ点に対応
する抽出フラグの値が第一記憶値(本実施形態では
「1」)とされ(S61)、領域外に位置する場合は第
二記憶値(本実施形態では「0」)とされる。すなわ
ち、抽出領域の設定入力機構の機能と合わせて選択入力
機構、さらには記憶制御機構の機能が実現されている。
また、領域内のデータ点が見出される毎に、カウンタn
cの値がインクリメントされる(S62)。そして、S
63に進み、次のデータ点があるか否かを判断し、あれ
ばS64に進んでデータ点番号NDをインクリメント
し、S59に戻ってS62までの処理を繰り返す。すな
わち、抽出結晶欠陥検出点の計数機構の機能が実現され
ている。
Then, in S57 of FIG. 6, the stored value of the extraction flag is reset, and the value of the counter nc is set to 0. In S58, the data point number ND of the crystal defect detection point is set to 1, and in S59, the coordinate data of that number is read. In S60, it is determined whether or not the read coordinate data is located in the set extraction area 3. If it is located in the area, the value of the extraction flag corresponding to the data point is set to the first storage value. (“1” in the present embodiment) (S61), and when it is located outside the area, the second storage value (“0” in the present embodiment). That is, the function of the selection input mechanism and the function of the storage control mechanism are realized in addition to the function of the extraction area setting input mechanism.
Each time a data point in the region is found, a counter n
The value of c is incremented (S62). And S
Proceeding to 63, it is determined whether there is a next data point. If there is, the flow proceeds to S64 to increment the data point number ND, and returns to S59 to repeat the processing up to S62. That is, the function of the counting mechanism of the extracted crystal defect detection points is realized.

【0050】そして、全てのデータ点についての判定が
終わればS63からS65へ進み、図13(b)に示す
ように、抽出フラグが「1」となっているデータ点、す
なわち抽出領域内の結晶欠陥検出点の表示状態を、
「0」となっているデータ点、すなわち抽出領域外の結
晶欠陥検出点との間で識別可能となるように変更する
(例えば色彩や明度あるいはプロット点形状の変更によ
る)。これにより、抽出された結晶欠陥検出点がどれで
あるかを画面上にて一目で確認することができる。
When the determination for all the data points is completed, the process proceeds from S63 to S65, and as shown in FIG. 13B, the data point for which the extraction flag is "1", that is, the crystal in the extraction area. The display state of the defect detection point
A change is made so that it can be distinguished from a data point that is “0”, that is, a crystal defect detection point outside the extraction region (for example, by changing the color, brightness, or plot point shape). Thus, it is possible to confirm at a glance on the screen which of the extracted crystal defect detection points is.

【0051】そして、S65に進み、抽出されたデータ
点と、カウンタncの値とを、入力された結晶欠陥種別
名及びウェーハ特定データと対応付けて、図9(a)に
示すように、評価結果データファイル204cとして記
憶する。これにより、抽出結晶欠陥検出点の計数機構に
よる計数結果に基づいて結晶欠陥を定量評価する結晶欠
陥評価機構が実現されている。なお、図12に示す例で
は、スリップ転位に由来する直線形態に配列した結晶欠
陥検出点を抽出・評価しているが、他の種別の欠陥を抽
出・評価する場合は、図6の処理を、S54で結晶欠陥
種別名として対応するものの入力を行い、S55におい
て、着目している結晶欠陥特有の形態に配列している検
出点が包含されるように抽出領域を設定する形で繰り返
せばよい。これにより、図9(a)に示すように、結晶
欠陥種別毎に抽出領域データと、抽出点データとその計
数値とが互いに対応付けられた形にて評価結果データフ
ァイル204cに記憶される。
Then, the flow advances to S65, where the extracted data points and the value of the counter nc are associated with the input crystal defect type name and wafer specifying data and evaluated as shown in FIG. 9A. The result is stored as the result data file 204c. Thus, a crystal defect evaluation mechanism for quantitatively evaluating crystal defects based on the counting result of the extraction crystal defect detection point counting mechanism is realized. In the example shown in FIG. 12, crystal defect detection points arranged in a linear form derived from slip dislocations are extracted and evaluated. However, when extracting and evaluating other types of defects, the processing in FIG. , S54, the corresponding one is input as the crystal defect type name, and in S55, the process is repeated in such a manner that the extraction area is set so as to include the detection points arranged in a form specific to the crystal defect of interest. . As a result, as shown in FIG. 9A, the extraction region data, the extraction point data, and the count value are stored in the evaluation result data file 204c in a form associated with each other for each crystal defect type.

【0052】評価結果データファイル204cの記憶内
容に基づいて、評価結果は種々の形で出力が可能である
が、例えば図9(b)には、ウェーハ特定データとし
て、ウェーハの品番、ロット番号及び製造日付と、結晶
欠陥種類別の検出点のカウント数とを出力させた例であ
る。なお、出力は図3のモニタ205に視覚的に出力し
てもよいし、さらには、プリンタ210に印刷出力させ
ることもできる。すなわち、結晶欠陥評価結果の出力機
構の機能が実現されている。例えば特定種別の結晶欠陥
のカウント数が予め定められた限界値を超えていた場
合、そのウェーハあるいは製品ロットを不良と判断し
て、良品から選別することができる。
The evaluation result can be output in various forms based on the storage contents of the evaluation result data file 204c. For example, FIG. This is an example in which the production date and the number of detection points for each type of crystal defect are output. Note that the output may be visually output to the monitor 205 in FIG. 3 or may be printed out by the printer 210. That is, the function of the output mechanism of the crystal defect evaluation result is realized. For example, when the count number of crystal defects of a specific type exceeds a predetermined limit value, the wafer or product lot can be determined to be defective and can be sorted out from non-defective products.

【0053】以下、本発明の効果を確認するために行っ
た実験について説明する。まず、半導体ウェーハとして
直径125mm、面方位(100)のシリコン単結晶基
板に、様々な温度条件で層厚さ約50μmのエピタキシ
ャル層を成長したエピタキシャルウェーハを用意した。
そして、抽出する結晶欠陥をスリップ転位として、上記
の測定装置100を用いた評価を行った。他方、比較の
ため、従来行われている集光灯下での目視検査によって
も同一の試料で評価を行った。すなわちエピタキシャル
ウェーハ表面上のスリップ転位を目視検査で観察し、そ
れらを手作業ですべてスケッチした(図10はそのスケ
ッチの一例である)。さらに、スケッチされたスリップ
転位の長さを測定し、その累積長を求めることによりス
リップ転位の発生程度を求めた。そして、本発明の評価
方法から得られたスリップ転位起因の結晶欠陥検出点の
個数と目視検査によるスリップ転位の累積長を対応さ
せ、比較したのが図17である。このように目視検査と
本発明の手法とは、結晶欠陥の発生状況を定量的に評価
する上で、良い相関があることが確認できた。
Hereinafter, an experiment performed to confirm the effects of the present invention will be described. First, as a semiconductor wafer, an epitaxial wafer was prepared by growing an epitaxial layer having a thickness of about 50 μm under various temperature conditions on a silicon single crystal substrate having a diameter of 125 mm and a plane orientation of (100).
Then, the crystal defects to be extracted were regarded as slip dislocations, and the evaluation was performed using the above-described measuring apparatus 100. On the other hand, for comparison, the same sample was evaluated by a conventional visual inspection under a condensing lamp. That is, slip dislocations on the epitaxial wafer surface were observed by visual inspection, and all of them were manually sketched (FIG. 10 is an example of the sketch). Furthermore, the length of the sketched slip dislocations was measured, and the degree of occurrence of the slip dislocations was determined by obtaining the cumulative length. FIG. 17 shows a comparison between the number of crystal defect detection points caused by slip dislocations obtained by the evaluation method of the present invention and the cumulative length of slip dislocations by visual inspection. As described above, it was confirmed that the visual inspection and the method of the present invention have a good correlation in quantitatively evaluating the state of occurrence of crystal defects.

【0054】(実施の形態2)実施の形態1では、結晶
欠陥検出点の抽出を、抽出領域を手動設定する形で行っ
ていたが、特定形態に配列する結晶欠陥検出点を、プロ
グラム処理により自動的に識別・抽出するようにするこ
とも可能である。図14は、スリップ転位を自動抽出処
理するプログラムルーチンの一例を示す概略フローチャ
ートである。すでに、図5の検査処理が終了し、結晶欠
陥検出点のデータファイルが作成済みであるとして、S
101では、ウェーハの面方位を入力する。これは、ウ
ェーハの主表面に現れるスリップ転位の方向が、該主表
面内に位置する劈開方向に一致するので、主表面内に現
れるスリップ転位の発生方向がウェーハの面方位により
異なるためである。シリコン単結晶ウェーハの劈開方向
である<110>方向は、図1(a)に示すように、
(100)ウェーハでは2方向に、同図(b)に示すよ
うに、(111)ウェーハにおいては3方向に現れ、ス
リップ転位に由来する結晶欠陥検出点も、これらに沿っ
て配列することとなる。そして、これらウェーハ主表面
上の劈開方向に沿って、X−Y座標表示により規定した
結晶欠陥の配列方向ベクトルλk(=λ、λ‥)
を、ウェーハの面方位の種別毎に予め記憶しておく。
(Embodiment 2) In the first embodiment, the extraction of the crystal defect detection points is performed by manually setting the extraction area. However, the crystal defect detection points arranged in a specific form are determined by program processing. It is also possible to automatically identify and extract. FIG. 14 is a schematic flowchart showing an example of a program routine for automatically extracting a slip dislocation. It is assumed that the inspection process of FIG. 5 has already been completed and that a data file of the crystal defect detection point has been created.
At 101, the plane orientation of the wafer is input. This is because the direction of the slip dislocation appearing on the main surface of the wafer coincides with the cleavage direction located in the main surface, and thus the direction in which the slip dislocation appears on the main surface differs depending on the plane orientation of the wafer. The <110> direction, which is the cleavage direction of the silicon single crystal wafer, is as shown in FIG.
The (100) wafer appears in two directions, and as shown in FIG. 3B, the (111) wafer appears in three directions, and crystal defect detection points derived from slip dislocations are also arranged along these directions. . Then, along the cleavage direction on these wafer main surfaces, the arrangement direction vector λ k (= λ 1 , λ 2 } ) of the crystal defect defined by the XY coordinate display.
Is stored in advance for each type of wafer plane orientation.

【0055】図4のS102では、入力された面方位に
対応する結晶欠陥の配列方向ベクトルλのデータを読み
出す。S103では、後述する抽出フラグとラベリング
フラグとをリセットする。そして、S104では、配列
方向ベクトルλkのうち最初のものを読み出し、S10
5では、図5(a)に示すように、読み出したλkがX
軸と平行となるように、結晶欠陥検出点の各座標データ
に、例えばウェーハ主表面の中心周りの回転変換を施
す。図16に示すように、λk毎に変換後の座標値は、
それぞれ抽出フラグ及びラベリングフラグを一対一に対
応させる形にて、抽出処理テーブル300上に記憶させ
る。この変換処理により、λkに沿う向きに配列する検
出点が存在していれば、それら検出点の配列はX軸とほ
ぼ平行な向きに方向変換される。なお、抽出フラグに
は、抽出を行うか否かを示す「1」又は「0」の値が、
ラベリングフラグにはラベリング番号M(例えばM=
0,1,2,3,‥:ただし、M=0は未ラベリングで
あることを示す)がそれぞれ格納される。
In S102 of FIG. 4, the data of the array direction vector λ of the crystal defects corresponding to the input plane orientation is read. In S103, an extraction flag and a labeling flag described later are reset. Then, in S104, the first one of the array direction vectors λk is read, and in S10
In FIG. 5, as shown in FIG.
Each coordinate data of the crystal defect detection point is subjected to, for example, rotational transformation around the center of the wafer main surface so as to be parallel to the axis. As shown in FIG. 16, the coordinate values after conversion for each λk are
The extraction flag and the labeling flag are stored in the extraction processing table 300 in a one-to-one correspondence. As a result of this conversion processing, if there are detection points arranged in a direction along λk, the arrangement of the detection points is changed in direction substantially parallel to the X axis. The extraction flag has a value of “1” or “0” indicating whether or not to perform extraction,
The labeling flag includes a labeling number M (for example, M =
0, 1, 2, 3,...: Where M = 0 indicates unlabeled).

【0056】図14に戻り、S106でラベリング番号
Mを「1」として、S107で連続点数カウンタNの値
をリセットする。そして、S108で、ラベリングフラ
グが「0」となっているデータ点のうち、Y座標が最大
のものを抽出し、その点を基準点Sとする。処理開始時
は全てのデータ点のラベリングフラグが「0」となって
いるから、全データ点のうちY座標が最大のものが選択
されることとなる。なお、X方向に連続配列する検出点
の先頭のものをより確実に選択するには、Y座標が最大
のものを一旦選択し、そのY座標値を基準値として、該
基準値を含む一定の範囲内にY座標値が入っている検出
点を全て抽出し、その抽出された検出点のうちX座標が
最小のものを選択するようにすればよい。S107で
は、その選択に伴い連続点数カウンタNの値をインクリ
メントし、S110で、図15(b)に示すように、基
準点Sを通ってX軸と平行な基準線Lを生成する。
Returning to FIG. 14, the labeling number M is set to "1" in S106, and the value of the continuous point counter N is reset in S107. Then, in S108, among the data points whose labeling flags are “0”, the data point with the largest Y coordinate is extracted, and that point is set as the reference point S. At the start of the process, since the labeling flags of all data points are "0", the data point having the largest Y coordinate among all the data points is selected. In order to more reliably select the leading one of the detection points continuously arranged in the X direction, the one having the largest Y coordinate is selected once, and the Y coordinate value is set as a reference value, and a certain value including the reference value is used. What is necessary is to extract all the detection points whose Y coordinate values are within the range, and select the detection point with the smallest X coordinate among the extracted detection points. In S107, the value of the continuous point counter N is incremented in accordance with the selection, and in S110, a reference line L passing through the reference point S and parallel to the X axis is generated as shown in FIG.

【0057】そして、S111で、図15(b)に示す
ように、予め定められた連続限界距離をΔXとして、X
座標が基準点SのX座標から+ΔXの範囲内にあり、予
め定められた直線配列限界距離をαとして、基準線Lに
対しY方向の離間距離が±αである条件(以下、連続点
条件という)を満たす検出点が存在するかどうかを判定
する。該条件を満たす検出点が存在した場合は、その点
Tを、基準点に対し同一直線上にて連続配列する検出点
としてS112に進み、連続点数カウンタNの値をイン
クリメントする。そして、S113では、該点Tのラベ
リングフラグに対し、そのとき設定されているラベリン
グ番号Mをセットし、S114で該点Tを基準点Sとし
て再設定した後S111に戻り、以下の処理を繰り返
す。従って、X軸方向(すなわち、配列方向ベクトルλ
kの方向)に連なる連続点条件を満たす点群は、この処
理により全て同じラベリング番号Mが付与されることと
なる。他方、S111で、連続点条件を満たす検出点が
存在しなかった場合はS115に進み、その時点で連続
点数カウンタNの値がいくつであるかを確認する。この
値がもし、予め定められた基準連続数Nb以上であれ
ば、それらの点群はλk方向に発生したスリップ転位に
由来するものとして判断し、ラベリング番号がMとなっ
ているそれら点の抽出フラグの値を全て「1」とする。
Then, in S111, as shown in FIG. 15B, a predetermined continuous limit distance is set to ΔX, and X
A condition that the coordinates are within a range of + ΔX from the X coordinate of the reference point S, and a predetermined linear arrangement limit distance is α, and a separation distance in the Y direction from the reference line L is ± α (hereinafter, a continuous point condition) ) Is determined. If there is a detection point that satisfies the condition, the process proceeds to S112 with the point T as a detection point continuously arranged on the same straight line with respect to the reference point, and the value of the continuous point counter N is incremented. Then, in S113, the labeling flag of the point T is set to the labeling number M set at that time, the point T is reset as the reference point S in S114, and the process returns to S111 to repeat the following processing. . Therefore, in the X-axis direction (that is, the array direction vector λ
The point group that satisfies the continuous point condition connected in the (k direction) is all given the same labeling number M by this processing. On the other hand, if there is no detected point that satisfies the continuous point condition in S111, the process proceeds to S115, and the value of the continuous point number counter N at that time is checked. If this value is equal to or greater than a predetermined reference continuous number Nb, it is determined that the point group is derived from slip dislocations generated in the λk direction, and extraction of those points whose labeling number is M is performed. All flag values are set to “1”.

【0058】他方、連続点数カウンタNの値が基準連続
数Nb以下であった場合は、それらの点群はλk方向にの
スリップ転位とは無関係なものと判定し、S117に進
んで、Mにセットされているラベリングフラグを、すべ
て退避用フラグ値Mmaxに再セットする。Mmaxの付与さ
れた点は、別の向きのスリップ転位に由来する可能性が
あるため、λkの向きを変えて行う繰り返しルーチンの
実行時にはリセットできるようにしておくのである。
On the other hand, if the value of the continuous point counter N is equal to or smaller than the reference continuous number Nb, it is determined that those point groups are unrelated to the slip dislocation in the λk direction. All the set labeling flags are reset to the save flag value Mmax. Since the point to which Mmax is given may be derived from slip dislocation in another direction, the point can be reset at the time of executing a repetition routine in which the direction of λk is changed.

【0059】上記の処理においては、S108におい
て、最初に設定された基準点(以下、連続基端点とい
う)を通るように基準線Lが設定された後、これに連な
る連続点に対しては、連続点条件判定のための基準点と
しての地位は順次隣の点に引き継がれてゆくが、基準線
Lの位置は連続点の列が途切れるまでは変更されない。
従って、図15(d)に示すように、基準線Lから異な
る方向に連続点が生じていた場合に、最初の数点はY方
向の距離が条件内となることもありえる。しかしなが
ら、連続基端点から離れるに従って基準線Lからの距離
は次第に大きくなり、やがて確実に直線配列限界距離α
を超えるに至るので、基準連続数Nbを、上記要因にて
発生する可能性のある連続点数よりも大きく設定してお
けば、これらの点は着目している向きのスリップ転位に
は属さないものと確実に判定することができる。しかも
退避用フラグ値Mmaxの付与及びリセット処理により、
本来これらの点が属するべき方向のスリップ転位の評価
時には、これらの点は未評価点群に再帰属させることが
できるので、評価精度を高めることができる。また、上
記処理によれば、図15(e)に示すように、ノイズ等
の要因により、どの方向にも属さない孤立した検出点S
が存在する場合に、配列方向ベクトルλkをどのように
変更して評価しようとも、これに連なると判定される検
出点は発生しないことになり、スリップ転位起源の検出
点からこれを確実に除外することができる。
In the above process, in S108, after the reference line L is set so as to pass through the initially set reference point (hereinafter referred to as a continuous base point), a continuous point connected to the reference line L is The position as a reference point for determining a continuous point condition is successively taken over by an adjacent point, but the position of the reference line L is not changed until the row of continuous points is interrupted.
Therefore, as shown in FIG. 15D, when continuous points are generated in different directions from the reference line L, the distance of the first several points in the Y direction may be within the condition. However, as the distance from the continuous base point increases, the distance from the reference line L gradually increases.
Therefore, if the reference continuous number Nb is set to be larger than the number of continuous points that may occur due to the above-described factors, these points do not belong to the slip dislocation in the direction of interest. Can be reliably determined. Moreover, by giving the evacuation flag value Mmax and resetting the
When evaluating slip dislocations in the direction to which these points should originally belong, these points can be re-assigned to the unevaluated point group, so that the evaluation accuracy can be improved. Further, according to the above processing, as shown in FIG. 15E, an isolated detection point S that does not belong to any direction due to a factor such as noise.
Is present, no matter how the array direction vector λk is changed and evaluated, there will be no detection points determined to be connected to this, and this is surely excluded from the slip dislocation origin detection points. be able to.

【0060】図14に戻り、S118に進んで、ラベリ
ングフラグが「0」の点がまだ残っているかどうかを判
定する。否であれば、S119に進み、ラベリング番号
Mを変更、例えばインクリメントし、S107に返って
以下の処理を繰り返す。S108では、ラベリングフラ
グが「0」(未評価)の検出点のみを対象として基準点
の選択が行われ、さらに、S111ではラベリングフラ
グが「0」の連続点が存在するかどうかを判定するよう
になっている。従って、繰り返しの処理では、すでにラ
ベリングされて評価済みのデータは評価対照から外さ
れ、残った未評価検出点に対する評価が継続されてゆ
く。例えば、図15(c)に示すように、同じ基準線上
にて連続点の途切れが発生している場合、途切れ区間の
後に現れる検出点列には別のラベリング番号が付与され
ることになる。従って、同じラベリング番号が付与され
ている検出点列の点数を個別にカウントすれば、そのカ
ウント値に基づいて、ウェーハ上に発生しているスリッ
プ転位の長さを、それぞれ個別に求めることが可能とな
り、例えばスリップ転位長の分布や平均値なども容易に
求めることができる。
Returning to FIG. 14, the program proceeds to S118, in which it is determined whether or not a point with a labeling flag of "0" still remains. If not, the process proceeds to S119, changes the labeling number M, for example, increments it, returns to S107, and repeats the following processing. In S108, a reference point is selected only for detection points whose labeling flag is "0" (not evaluated). In S111, it is determined whether or not there is a continuous point whose labeling flag is "0". It has become. Therefore, in the repetitive processing, the data that has already been labeled and evaluated is removed from the evaluation control, and the evaluation of the remaining unevaluated detection points is continued. For example, as shown in FIG. 15C, when a continuous point is interrupted on the same reference line, another labeling number is assigned to a detection point sequence appearing after the interrupted section. Therefore, if the points in the detection point sequence with the same labeling number are individually counted, the length of slip dislocations occurring on the wafer can be obtained individually based on the count value. Thus, for example, the distribution and average value of the slip dislocation length can be easily obtained.

【0061】他方、上記処理では、ルーチンの繰り返し
を行う毎に、その時点でのY座標最大のものを基準点と
して選択するようになっているから、何度か処理を繰り
返すうちに必ず全ての検出点の評価が終了することにな
る。この状態では、各点のラベリングフラグには、
「0」以外の何らかのラベリング番号が付与されている
ことになる。なお、λk方向に発生したスリップ転位に
由来しない測定点には、退避用ラベリング番号Mmaxが
付与されており、それら点の抽出フラグの値は「0」の
ままである。従って、S118において、もはやラベリ
ングフラグが「0」の検出点が残っていないことが判明
すれば、ループを脱出してS120へ進み、配列方向ベ
クトルλkを次のものと入れ替える。S121は、未使
用の配列方向ベクトルが残っているかどうかの判断ステ
ップであり、残っていれば次の配列方向ベクトルλk+1
を選択・設定する。そして、S122に進み、先の評価
ルーチンで退避用フラグ値Mmaxが付与されたラベリン
グフラグを全て「0」にリセットし、S105に戻っ
て、新たに設定された配列方向ベクトルλkとX軸方向
とが一致するように座標データの回転変換を再度行う。
以下の処理は、ラベリングフラグが「0」にリセットさ
れた測定点のみが評価の対象となる点を除き、全く同じ
である。
On the other hand, in the above processing, every time the routine is repeated, the one with the maximum Y coordinate at that time is selected as the reference point. The evaluation of the detection point ends. In this state, the labeling flag of each point
This means that some labeling number other than “0” is assigned. Measurement points not originating from slip dislocations generated in the λk direction are given withdrawal labeling numbers Mmax, and the extraction flag values of those points remain “0”. Therefore, if it is found in S118 that there are no more detection points with the labeling flag of "0", the process exits the loop and proceeds to S120 to replace the array direction vector λk with the next one. S121 is a step of determining whether or not an unused array direction vector remains, and if so, the next array direction vector λk + 1
Select and set. Then, the process proceeds to S122, in which the labeling flags to which the evacuation flag value Mmax has been added in the previous evaluation routine are all reset to “0”, and the process returns to S105, where the newly set array direction vector λk and X-axis direction are set. Are again converted so that the coordinate values match.
The following processing is exactly the same except that only the measurement points whose labeling flags have been reset to “0” are evaluated.

【0062】全ての配列方向ベクトルについて上記の処
理が終了すれば、S121からS123へ進み、全ての
検出点の、抽出フラグの値を確認する。抽出フラグの値
が「1」となっている検出点は、どれかの配列方向ベク
トルの向きに現れたスリップ転位に由来するものである
と考えられるから、その点数をカウントすれば、S12
4でこれをスリップ転位の合計欠陥点数(スリップ転位
の合計長を反映したパラメータである)として求めるこ
とができる。
When the above processing is completed for all the array direction vectors, the process proceeds from S121 to S123, and the values of the extraction flags at all the detection points are confirmed. It is considered that the detection point where the value of the extraction flag is “1” is derived from a slip dislocation appearing in any of the arrangement direction vectors.
In step 4, this can be determined as the total number of slip dislocation defect points (a parameter reflecting the total length of slip dislocations).

【図面の簡単な説明】[Brief description of the drawings]

【図1】シリコンエピタキシャルウェーハに発生する各
種の結晶欠陥を模式的に示す図。
FIG. 1 is a view schematically showing various crystal defects generated in a silicon epitaxial wafer.

【図2】シリコンエピタキシャルウェーハの製造工程を
模式的に示す説明図。
FIG. 2 is an explanatory view schematically showing a manufacturing process of a silicon epitaxial wafer.

【図3】本発明の半導体ウェーハ測定装置の電気的構成
の一例を示すブロック図。。
FIG. 3 is a block diagram showing an example of an electrical configuration of the semiconductor wafer measuring device of the present invention. .

【図4】図3のデータインタフェースの構成例を示す回
路図。
FIG. 4 is a circuit diagram showing a configuration example of a data interface of FIG. 3;

【図5】図3の測定装置における検査処理の流れを示す
フローチャート。
FIG. 5 is a flowchart showing a flow of an inspection process in the measuring device of FIG. 3;

【図6】同じく結晶欠陥評価処理の流れを示すフローチ
ャート。
FIG. 6 is a flowchart showing the flow of a crystal defect evaluation process.

【図7】結晶欠陥検出点データファイルの内容を示す概
念図。
FIG. 7 is a conceptual diagram showing the contents of a crystal defect detection point data file.

【図8】抽出フラグの概念図。FIG. 8 is a conceptual diagram of an extraction flag.

【図9】評価結果データファイルの内容をその出力例と
ともに示す概念図。
FIG. 9 is a conceptual diagram showing the contents of an evaluation result data file together with an output example thereof.

【図10】スリップ転位が形成されたシリコンエピタキ
シャルウェーハの一例を示すスケッチ図。
FIG. 10 is a sketch diagram showing an example of a silicon epitaxial wafer on which slip dislocations are formed.

【図11】図10のシリコンエピタキシャルウェーハに
対する結晶欠陥の検出出力を示す図。
FIG. 11 is a view showing a detection output of a crystal defect with respect to the silicon epitaxial wafer of FIG. 10;

【図12】図11にて検出された結晶欠陥検出点群に対
する抽出領域の設定例を示す図。
FIG. 12 is a diagram showing an example of setting an extraction region for a group of crystal defect detection points detected in FIG. 11;

【図13】多角形状の抽出領域の設定例をいくつか示す
説明図。
FIG. 13 is an explanatory diagram showing some setting examples of a polygonal extraction region.

【図14】スリップ転位を自動抽出するアルゴリズムの
一例を示すフローチャート。
FIG. 14 is a flowchart illustrating an example of an algorithm for automatically extracting a slip dislocation.

【図15】図14の処理の流れを模式的に説明する図。FIG. 15 is a diagram schematically illustrating the flow of the process in FIG. 14;

【図16】図14の処理において用いる抽出処理テーブ
ルの概念を示す図。
FIG. 16 is a view showing the concept of an extraction processing table used in the processing of FIG. 14;

【図17】本発明の測定方法による結晶欠陥評価結果
と、従来法にて行った結晶欠陥評価結果との相関を示す
グラフ。
FIG. 17 is a graph showing a correlation between a crystal defect evaluation result obtained by the measurement method of the present invention and a crystal defect evaluation result obtained by a conventional method.

【符号の説明】[Explanation of symbols]

W シリコンエピタキシャルウェーハ(半導体ウェー
ハ) 2 結晶欠陥検出点 3 抽出領域 100 半導体ウェーハの測定装置 150 パーティクル検出装置(結晶欠陥測定機構、光
散乱式ウェーハ表面検査装置) 200 データ処理コンピュータ(結晶欠陥検出点の抽
出機構、抽出結晶欠陥検出点の計数機構、結晶欠陥の評
価機構、記憶制御機構) 204 ハードディスクドライブ(評価結果の記憶機
構) 205 モニタ(表示機構、結晶欠陥評価結果の出力機
構) 206 マウス(選択入力機構、抽出領域の設定入力機
構) 210 プリンタ(結晶欠陥評価結果の出力機構)
W Silicon epitaxial wafer (semiconductor wafer) 2 Crystal defect detection point 3 Extraction area 100 Semiconductor wafer measurement device 150 Particle detection device (crystal defect measurement mechanism, light scattering wafer surface inspection device) 200 Data processing computer (crystal defect detection point Extraction mechanism, extraction crystal counting point counting mechanism, crystal defect evaluation mechanism, storage control mechanism) 204 Hard disk drive (evaluation result storage mechanism) 205 monitor (display mechanism, crystal defect evaluation result output mechanism) 206 mouse (selection) Input mechanism, extraction area setting input mechanism) 210 Printer (crystal defect evaluation result output mechanism)

フロントページの続き Fターム(参考) 2G051 AA51 AB06 AC11 BA10 BC05 CB05 DA07 EA12 EA14 EA21 EB01 ED01 ED09 4G077 AA02 BA04 CF10 GA06 4M106 AA01 BA05 CA27 CA42 CA43 CA50 DA15 DH03 DH12 DH32 DJ14 DJ20 DJ21 Continued on the front page F term (reference) 2G051 AA51 AB06 AC11 BA10 BC05 CB05 DA07 EA12 EA14 EA21 EB01 ED01 ED09 4G077 AA02 BA04 CF10 GA06 4M106 AA01 BA05 CA27 CA42 CA43 CA50 DA15 DH03 DH12 DH32 DJ14 DJ20 DJ21

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 結晶欠陥検査装置を用いることにより、
半導体ウェーハに生じている結晶欠陥の分布を結晶欠陥
検出点の集合として測定する結晶欠陥の測定工程と、 特定結晶欠陥に特有な配列形態に属する結晶欠陥検出点
を前記結晶欠陥検出点の集合から抽出する結晶欠陥検出
点の抽出工程と、を有することを特徴とする半導体ウェ
ーハの測定方法。
1. The use of a crystal defect inspection apparatus,
A crystal defect measuring step of measuring the distribution of crystal defects occurring in the semiconductor wafer as a set of crystal defect detection points, and from the set of crystal defect detection points the crystal defect detection points belonging to an array form unique to the specific crystal defect. Extracting a crystal defect detection point to be extracted.
【請求項2】 前記結晶欠陥検出点の抽出工程により抽
出された結晶欠陥検出点の配列形態に応じて、半導体ウ
ェーハに形成されている結晶欠陥を識別することを特徴
とする請求項1記載の半導体ウェーハの測定方法。
2. The method according to claim 1, wherein a crystal defect formed in the semiconductor wafer is identified according to an arrangement form of the crystal defect detection points extracted in the step of extracting the crystal defect detection points. A method for measuring semiconductor wafers.
【請求項3】 前記結晶欠陥検出点の抽出工程の後に、
抽出された前記結晶欠陥検出点の個数を計数し、その計
数結果に基づいて前記半導体ウェーハに生じている結晶
欠陥を定量評価することを特徴とする請求項1又は2に
記載の半導体ウェーハの測定方法。
3. After the step of extracting crystal defect detection points,
3. The semiconductor wafer measurement according to claim 1, wherein the number of the extracted crystal defect detection points is counted, and a crystal defect generated in the semiconductor wafer is quantitatively evaluated based on the counting result. 4. Method.
【請求項4】 前記結晶欠陥の定量評価は、前記結晶欠
陥検出点の配列形態に応じて識別された結晶欠陥毎に、
結晶欠陥検出点の個数を計数することにより行なうこと
を特徴とする請求項3記載の半導体ウェーハの測定方
法。
4. The quantitative evaluation of the crystal defects is performed for each crystal defect identified according to an arrangement form of the crystal defect detection points.
4. The method according to claim 3, wherein the method is performed by counting the number of crystal defect detection points.
【請求項5】 前記結晶欠陥検出点の抽出工程におい
て、前記測定された結晶欠陥検出点の集合を表示装置の
画面上に表示し、該画面上にて前記結晶欠陥検出点の抽
出を行なうことを特徴とする請求項1に記載の半導体ウ
ェーハの測定方法。
5. In the step of extracting crystal defect detection points, a set of the measured crystal defect detection points is displayed on a screen of a display device, and the crystal defect detection points are extracted on the screen. The method for measuring a semiconductor wafer according to claim 1, wherein:
【請求項6】 前記結晶欠陥検出点の集合を表示する前
記表示装置の画面上において抽出領域を設定し、設定さ
れた領域内の結晶欠陥検出点を抽出することを特徴とす
る請求項5に記載の半導体ウェーハの測定方法。
6. The method according to claim 5, wherein an extraction area is set on a screen of the display device for displaying the set of the crystal defect detection points, and the crystal defect detection points within the set area are extracted. The method for measuring a semiconductor wafer according to the above.
【請求項7】 前記画面上に表示される前記結晶欠陥点
の集合のうち、特定の結晶欠陥に特有の形態に配列する
結晶欠陥検出点を取り囲むように前記抽出領域を設定す
ることを特徴とする請求項6記載の半導体ウェーハの測
定方法。
7. The extraction region is set so as to surround a crystal defect detection point arranged in a form specific to a specific crystal defect among a set of the crystal defect points displayed on the screen. The method for measuring a semiconductor wafer according to claim 6.
【請求項8】 前記結晶欠陥の測定工程において、前記
結晶欠陥検出装置として光散乱式ウェーハ表面検査装置
を使用することを特徴とする請求項1に記載の半導体ウ
ェーハの測定方法。
8. The method according to claim 1, wherein in the crystal defect measuring step, a light scattering type wafer surface inspection device is used as the crystal defect detection device.
【請求項9】 前記半導体ウェーハは、選択エッチング
により結晶欠陥が顕在化したものであることを特徴とす
る請求項1ないし8のいずれかに記載の半導体ウェーハ
の測定方法。
9. The method for measuring a semiconductor wafer according to claim 1, wherein the semiconductor wafer has crystal defects that have been revealed by selective etching.
【請求項10】 前記結晶欠陥はスリップ転位であるこ
とを特徴とする請求項1ないし9のいずれかに記載の半
導体ウェーハの測定方法。
10. The method according to claim 1, wherein the crystal defects are slip dislocations.
【請求項11】 結晶欠陥検査装置を用いることによ
り、半導体ウェーハに生じている結晶欠陥の分布を結晶
欠陥検出点の集合として測定する結晶欠陥の測定工程
と、 特定の結晶欠陥に特有な配列形態に属する結晶欠陥検出
点を前記結晶欠陥検出点の集合から抽出する結晶欠陥検
出点の抽出工程と、 前記結晶欠陥検出点の抽出工程による抽出結果に基づい
て半導体ウェーハの結晶欠陥を評価する結晶欠陥評価工
程と、 前記結晶欠陥評価工程による評価結果に基づいて前記半
導体ウェーハを選別する選別工程と、 を有することを特徴とする半導体ウェーハの製造方法。
11. A crystal defect measuring step of measuring a distribution of crystal defects occurring in a semiconductor wafer as a set of crystal defect detection points by using a crystal defect inspection apparatus, and an arrangement form specific to a specific crystal defect. A crystal defect detection point extracting step of extracting a crystal defect detection point belonging to a set of the crystal defect detection points, and a crystal defect for evaluating a crystal defect of the semiconductor wafer based on an extraction result by the crystal defect detection point extraction step. A method of manufacturing a semiconductor wafer, comprising: an evaluation step; and a selection step of selecting the semiconductor wafer based on an evaluation result in the crystal defect evaluation step.
【請求項12】 半導体ウェーハに生じている結晶欠陥
の分布を結晶欠陥検出点の集合として測定する結晶欠陥
測定機構と、 記憶された結晶欠陥検出点の集合データのうち、特定の
結晶欠陥に特有な配列形態に属する結晶欠陥検出点のデ
ータを抽出する結晶欠陥検出点の抽出機構と、 を有することを特徴とする半導体ウェーハの測定装置。
12. A crystal defect measurement mechanism for measuring the distribution of crystal defects generated in a semiconductor wafer as a set of crystal defect detection points, and a specific crystal defect among a stored set of crystal defect detection points. And a mechanism for extracting crystal defect detection points for extracting data of crystal defect detection points belonging to various arrangement forms.
【請求項13】 前記結晶欠陥検出点の抽出機構により
抽出された結晶欠陥検出点の個数を計数する抽出結晶欠
陥検出点の計数機構と、 該抽出結晶欠陥検出点の計数機構による計数結果に基づ
いて結晶欠陥を定量評価する結晶欠陥評価機構と、 前記計数された結晶欠陥検出点の個数を評価結果として
出力する結晶欠陥評価結果の出力機構と、 を有することを特徴とする請求項12に記載の半導体ウ
ェーハの測定装置。
13. A counting mechanism of extracted crystal defect detection points for counting the number of crystal defect detection points extracted by the crystal defect detection point extraction mechanism, and a counting result by the counting mechanism of the extracted crystal defect detection points. 13. A crystal defect evaluation mechanism for quantitatively evaluating a crystal defect by performing the calculation, and a crystal defect evaluation result output mechanism for outputting the number of the counted crystal defect detection points as an evaluation result. Semiconductor wafer measuring device.
【請求項14】 前記結晶欠陥検出点の抽出機構により
抽出された結晶欠陥検出点の配列形態に応じて識別され
た結晶欠陥の種別を、前記結晶欠陥評価機構が行った評
価結果の内容と対応付けて記憶する評価結果の記憶機構
を有することを特徴とする請求項12又は13のいずれ
かに記載の半導体ウェーハの測定装置。
14. The type of a crystal defect identified according to the arrangement form of the crystal defect detection points extracted by the crystal defect detection point extraction mechanism corresponds to the content of the evaluation result performed by the crystal defect evaluation mechanism. 14. The apparatus for measuring a semiconductor wafer according to claim 12, further comprising a storage mechanism for storing an evaluation result that is attached and stored.
【請求項15】 前記結晶欠陥の測定機構が測定した各
結晶欠陥検出点の集合データを記憶する結晶欠陥検出点
の座標データ記憶機構と、その記憶された結晶欠陥検出
点の集合データに基づいて前記半導体ウェーハ上の前記
結晶欠陥検出点の分布形状を画面上に表示する表示機構
を備え、 前記結晶欠陥検出点の抽出機構は、前記表示機構の画面
上に表示された結晶欠陥検出点の分布形状を参照しつ
つ、特有の形態に配列する結晶欠陥検出点のデータを、
前記特定の結晶欠陥検出点に対応するデータとして選択
するための選択入力機構と、 選択された結晶欠陥検出点のデータを、選択されていな
い結晶欠陥検出点のデータと識別可能な状態で前記結晶
欠陥検出点の座標データ記憶機構に記憶させる記憶制御
機構とを備え、 前記抽出結晶欠陥の検出点計数機構は、その選択された
結晶欠陥検出点のデータ点数を計数することを特徴とす
る請求項12又は14のいずれかに記載の半導体ウェー
ハの測定装置。
15. A crystal defect detection point coordinate data storage mechanism for storing a set of crystal defect detection points measured by the crystal defect measurement mechanism, and the stored crystal defect detection point set data. A display mechanism for displaying a distribution shape of the crystal defect detection points on the semiconductor wafer on a screen, wherein the extraction mechanism for the crystal defect detection points is a distribution of crystal defect detection points displayed on a screen of the display mechanism. While referring to the shape, the data of crystal defect detection points arranged in a specific form,
A selection input mechanism for selecting the data as the data corresponding to the specific crystal defect detection point, and the data of the selected crystal defect detection point, the crystal in a state that can be distinguished from the data of the non-selected crystal defect detection point A memory control mechanism for storing the detected crystal defect in a coordinate data storage mechanism, wherein the extracted crystal defect detection point counting mechanism counts the number of data points of the selected crystal defect detection point. 15. The measuring device for a semiconductor wafer according to any one of 12 and 14.
【請求項16】 前記選択入力機構は、前記表示機構の
画面上において抽出領域を設定する抽出領域の設定入力
機構を備え、 前記記憶制御機構は、設定された抽出領域内の結晶欠陥
検出点のデータを、前記選択された結晶欠陥検出点のデ
ータとして前記結晶欠陥検出点の座標データ記憶機構に
記憶させることを特徴とする請求項15に記載の半導体
ウェーハの測定装置。
16. The selection input mechanism includes an extraction area setting input mechanism for setting an extraction area on a screen of the display mechanism, and the storage control mechanism determines a crystal defect detection point in the set extraction area. 16. The semiconductor wafer measuring apparatus according to claim 15, wherein data is stored in the coordinate data storage mechanism of the crystal defect detection point as data of the selected crystal defect detection point.
【請求項17】 前記結晶欠陥の測定機構は、光散乱式
ウェーハ表面検査装置であることを特徴とする請求項1
2又は15のいずれかに記載の半導体ウェーハの測定装
置。
17. The apparatus according to claim 1, wherein the crystal defect measuring mechanism is a light scattering type wafer surface inspection apparatus.
16. The apparatus for measuring a semiconductor wafer according to any one of 2 to 15.
JP2000161561A 2000-05-31 2000-05-31 Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer Pending JP2001345357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000161561A JP2001345357A (en) 2000-05-31 2000-05-31 Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000161561A JP2001345357A (en) 2000-05-31 2000-05-31 Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2001345357A true JP2001345357A (en) 2001-12-14

Family

ID=18665569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000161561A Pending JP2001345357A (en) 2000-05-31 2000-05-31 Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2001345357A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689841B1 (en) 2006-02-13 2007-03-08 삼성전자주식회사 Leveling algorithm for semiconductor manufacturing equipment and related apparatus
WO2013161447A1 (en) * 2012-04-27 2013-10-31 富士電機株式会社 Semiconductor device manufacturing method and manufacturing device
KR101383949B1 (en) 2012-12-27 2014-04-10 주식회사 엘지실트론 Method of detecting defects, a silicon single crystal wafer using the same, method thereof and a semiconductor device
JP2017106776A (en) * 2015-12-08 2017-06-15 株式会社Sumco Method for detecting specific defect, detection system of specific defect, and program
KR20180122352A (en) 2016-03-23 2018-11-12 신에쯔 한도타이 가부시키가이샤 Detection device and detection method
JP2019054132A (en) * 2017-09-15 2019-04-04 信越半導体株式会社 Method for evaluating semiconductor wafer
JP7452459B2 (en) 2021-02-18 2024-03-19 信越半導体株式会社 Epitaxial wafer defect pattern detection system and detection method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689841B1 (en) 2006-02-13 2007-03-08 삼성전자주식회사 Leveling algorithm for semiconductor manufacturing equipment and related apparatus
WO2013161447A1 (en) * 2012-04-27 2013-10-31 富士電機株式会社 Semiconductor device manufacturing method and manufacturing device
JP2013232555A (en) * 2012-04-27 2013-11-14 Fuji Electric Co Ltd Method and device for manufacturing semiconductor device
US9431348B2 (en) 2012-04-27 2016-08-30 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and manufacturing device for marking a crystal defect
KR101383949B1 (en) 2012-12-27 2014-04-10 주식회사 엘지실트론 Method of detecting defects, a silicon single crystal wafer using the same, method thereof and a semiconductor device
JP2017106776A (en) * 2015-12-08 2017-06-15 株式会社Sumco Method for detecting specific defect, detection system of specific defect, and program
KR20180122352A (en) 2016-03-23 2018-11-12 신에쯔 한도타이 가부시키가이샤 Detection device and detection method
US10365227B2 (en) 2016-03-23 2019-07-30 Shin-Etsu Handotai Co., Ltd. Detection device and detection method
JP2019054132A (en) * 2017-09-15 2019-04-04 信越半導体株式会社 Method for evaluating semiconductor wafer
JP7452459B2 (en) 2021-02-18 2024-03-19 信越半導体株式会社 Epitaxial wafer defect pattern detection system and detection method

Similar Documents

Publication Publication Date Title
JP5448923B2 (en) A method for classifying defects occurring on the surface of a substrate using a graphical representation of multi-channel data
EP1238367B1 (en) Power assisted automatic supervised classifier creation tool for semiconductor defects
US6870169B2 (en) Method and apparatus for analyzing composition of defects
US7113628B1 (en) Defect image classifying method and apparatus and a semiconductor device manufacturing process based on the method and apparatus
KR102083706B1 (en) Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology
TW484197B (en) Real time defect source identification
JP5371916B2 (en) Interactive threshold adjustment method and system in inspection system
JP2009002743A (en) Visual inspection method, device therefor, and image processing evaluation system
EP3306653B1 (en) Semiconductor wafer evaluation method
JP2006300517A (en) Inspection device
CN1377460A (en) Method and apparatus for characterization of microelectronic feature quality
JP2010223812A (en) Method of measuring defect density in single crystal
US20050031188A1 (en) Systems and methods for characterizing a sample
JP2001345357A (en) Method for measuring and manufacturing semiconductor wafer, and apparatus for measuring semiconductor wafer
TWI451512B (en) Data perturbation for wafer inspection or metrology setup
JP2002228596A (en) Measurement method for semiconductor wafer and manufacturing method for semiconductor wafer
JP4797576B2 (en) Evaluation method of crystal defects
JP4678458B2 (en) Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus
JP2001015567A (en) Device and method for evaluating semiconductor substrate
JP3787547B2 (en) Crystal defect automatic inspection method and automatic inspection apparatus
JP2758844B2 (en) Semiconductor wafer slip line inspection method and semiconductor wafer evaluation method
WO2023106414A1 (en) Work-affected layer evaluation method and evaluation system
JPH07118100A (en) Method for measuring etch pit density of semiconductor single crystal
EP4270450A1 (en) Method for evaluating work-modified layer, and method of manufacturing semiconductor single crystal substrate
JP2004040060A (en) Substrate inspection method and apparatus