JP2001332683A - Laminated semiconductor device and manufacturing method thereof - Google Patents

Laminated semiconductor device and manufacturing method thereof

Info

Publication number
JP2001332683A
JP2001332683A JP2000149042A JP2000149042A JP2001332683A JP 2001332683 A JP2001332683 A JP 2001332683A JP 2000149042 A JP2000149042 A JP 2000149042A JP 2000149042 A JP2000149042 A JP 2000149042A JP 2001332683 A JP2001332683 A JP 2001332683A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
stacked
wiring
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000149042A
Other languages
Japanese (ja)
Inventor
Toshiya Kabasawa
俊也 樺沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000149042A priority Critical patent/JP2001332683A/en
Publication of JP2001332683A publication Critical patent/JP2001332683A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a laminated semiconductor device for high-density mounting with no significant increase in mounting area compared to the case when a single semiconductor device is mounted. SOLUTION: A first semiconductor device 10 is mounted on one surface of a wiring board 30 comprising a film-like board while a second semiconductor device 20 is mounted on the other surface of the wiring board 30. Related to the wiring board 30, a part except for the region held between the first and second semiconductor devices 10 and 20 is bent along the second semiconductor device 20 so that a part of the wiring board 30 is arranged on the rear surface of the second semiconductor device 20, with a solder ball 40 fitted to a connection terminal provided to the wiring board 30 arranged on the rear surface of the second semiconductor device 20. The first and second semiconductor devices 10 and 20 can be electrically connected to an external terminal through the wiring board 30 and the solder ball 40.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高密度実装が可能
な積層型半導体装置及びその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stacked semiconductor device capable of high-density mounting and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型化及びメモリ等の
大容量化に対応して、高密度実装が可能な半導体装置と
して、半導体装置を複数積み重ねた構造の積層型半導体
装置が提案されている。
2. Description of the Related Art In recent years, a stacked semiconductor device having a structure in which a plurality of semiconductor devices are stacked has been proposed as a semiconductor device capable of high-density mounting in response to miniaturization of electronic devices and increase in capacity of memories and the like. I have.

【0003】例えば、特開平11−97619号には、
単体の半導体装置を実装する場合に比較して実装面積を
増加させることなく、高密度実装が可能な積層型半導体
装置(スタック型の半導体装置)が開示されている。
[0003] For example, Japanese Patent Application Laid-Open No.
A stacked semiconductor device (stacked semiconductor device) capable of high-density mounting without increasing the mounting area as compared with the case of mounting a single semiconductor device is disclosed.

【0004】図13に、特開平11−97619号に開
示された積層型半導体装置の概略断面構造を示し、この
積層型半導体装置100の構造について説明する。
FIG. 13 shows a schematic sectional structure of a stacked semiconductor device disclosed in Japanese Patent Application Laid-Open No. H11-97619, and the structure of the stacked semiconductor device 100 will be described.

【0005】積層型半導体装置100は、第1の半導体
装置(図示上側の半導体装置)110と第2の半導体装
置(図示下側の半導体装置)120とを積み重ねた構造
になっている。
The stacked semiconductor device 100 has a structure in which a first semiconductor device (upper semiconductor device in the drawing) 110 and a second semiconductor device (semiconductor device in lower drawing) 120 are stacked.

【0006】第1の半導体装置110の図示左右側面に
は、第1の半導体装置110に内蔵された半導体素子に
信号を入出力するための複数のリード111が配置され
ている。また、第2の半導体装置120は、SOB(Sm
all Outline Ball)と呼ばれる半導体装置から構成され
ていて、半導体装置120の裏面(図示下面)におい
て、図示左右端部には、第2の半導体装置120に内蔵
された半導体素子に信号を入出力するためのリード12
1が配置され、リード121には接続端子となる半田ボ
ール122が取り付けられている。
[0006] A plurality of leads 111 for inputting and outputting signals to and from a semiconductor element incorporated in the first semiconductor device 110 are arranged on the left and right side surfaces of the first semiconductor device 110 in the figure. In addition, the second semiconductor device 120 has a SOB (Sm
all the outline balls), on the back surface (lower surface in the figure) of the semiconductor device 120, at the left and right ends in the figure, input and output signals to and from a semiconductor element built in the second semiconductor device 120. Lead 12 for
The solder balls 122 serving as connection terminals are attached to the leads 121.

【0007】図13に示すように、第1の半導体装置1
10に設けられたリード111は、J字状に折り曲げら
れていて、リード111によって半田ボール122を包
み込む構造となっている。
As shown in FIG. 13, a first semiconductor device 1
The lead 111 provided on the connector 10 is bent in a J-shape, and has a structure in which the lead 111 wraps the solder ball 122.

【0008】積層型半導体装置100においては、第2
の半導体装置120が、第1の半導体装置110のリー
ド111の内方に保持されているので、第1の半導体装
置110を単体で実装する場合に比較して実装面積は増
加せず、しかも第2の半導体装置120を重ねたことで
高密度実装が可能になっている。
In the stacked semiconductor device 100, the second
Of the first semiconductor device 110 is held inside the lead 111 of the first semiconductor device 110, so that the mounting area does not increase as compared with the case where the first semiconductor device 110 is mounted alone, and By stacking the two semiconductor devices 120, high-density mounting is possible.

【0009】[0009]

【発明が解決しようとする課題】上記の積層型半導体装
置100は、第1の半導体装置110と第2の半導体装
置120とを積み重ねた後、リード111をJ字状に折
り曲げて、リード111によって半田ボール122を包
み込むことにより製造されるが、第1の半導体装置11
0と第2の半導体装置120とを積み重ねた後、リ−ド
111をJ字状に折り曲げるためには特殊な加工機及び
専用搭載機が必要になっている。
In the above-mentioned stacked semiconductor device 100, after the first semiconductor device 110 and the second semiconductor device 120 are stacked, the lead 111 is bent into a J-shape, and the lead 111 is used. The first semiconductor device 11 is manufactured by enclosing the solder ball 122.
To stack the lead 111 in a J-shape after stacking the 0 and the second semiconductor device 120, a special processing machine and a dedicated mounting machine are required.

【0010】また、積層型半導体装置100では第1の
半導体装置110、第2の半導体装置として異なる種類
の半導体装置を用いているため、積層型半導体装置10
0を製造する際に、種類の異なる半導体装置を別個に管
理する必要があり、部品管理に手間がかかるという問題
点を有している。
In the stacked semiconductor device 100, different types of semiconductor devices are used as the first semiconductor device 110 and the second semiconductor device.
When manufacturing the semiconductor device 0, it is necessary to separately manage semiconductor devices of different types, and there is a problem that it takes time and effort to manage parts.

【0011】そこで、本発明は上記課題を解決し、半導
体装置を単体で実装する場合に比較して実装面積を大き
く増加させることなく、高密度実装を可能にするととも
に、特殊な加工機や専用搭載機を必要とせず容易に製造
することができ、かつ製造する際に部品管理に手間がか
からない積層型半導体装置及びその製造方法を提供する
ことを目的とする。
Accordingly, the present invention solves the above-mentioned problems, and enables high-density mounting without significantly increasing the mounting area as compared with a case where a semiconductor device is mounted alone, and a special processing machine or a special processing machine. An object of the present invention is to provide a stacked semiconductor device which can be easily manufactured without the need for a mounting machine, and does not require time and effort for component management during manufacturing, and a method for manufacturing the same.

【0012】[0012]

【課題を解決するための手段】本発明者が上記課題を解
決するべく、研究を行った結果、以下に記載の積層型半
導体装置を発明するに到った。
Means for Solving the Problems The inventors of the present invention have conducted research to solve the above-mentioned problems, and as a result, have arrived at the invention of the following stacked semiconductor device.

【0013】本発明の積層型半導体装置は、第1の半導
体装置と第2の半導体装置とを積み重ねてなる積層型半
導体装置において、前記第1の半導体装置が配線と接続
端子とを具備する配線基板の一方の面上に搭載され、前
記第2の半導体装置が前記配線基板のもう一方の面上に
搭載され、前記第1の半導体装置と前記第2の半導体装
置とが前記配線基板を介して電気的に接続されたことを
特徴とする。
A stacked semiconductor device according to the present invention is a stacked semiconductor device in which a first semiconductor device and a second semiconductor device are stacked, wherein the first semiconductor device includes a wiring and a connection terminal. The second semiconductor device is mounted on one surface of the substrate, the second semiconductor device is mounted on the other surface of the wiring substrate, and the first semiconductor device and the second semiconductor device are connected via the wiring substrate. And electrically connected to each other.

【0014】また、前記第1の半導体装置と前記第2の
半導体装置とがいずれもリードを具備するものであり、
該リードと前記配線基板の前記接続端子とが電気的に接
続されたことを特徴とする。
Further, the first semiconductor device and the second semiconductor device each include a lead,
The lead is electrically connected to the connection terminal of the wiring board.

【0015】また、前記配線基板が、前記第1、第2の
半導体装置よりも大きい面積を有するフィルム状基板か
らなることを特徴とする。
Further, the invention is characterized in that the wiring substrate is formed of a film-like substrate having a larger area than the first and second semiconductor devices.

【0016】また、前記配線基板において、前記第1の
半導体装置と前記第2の半導体装置に挟持された部分を
除く部分が、前記第2の半導体装置に沿って折り曲げら
れて、前記配線基板の一部が前記第2の半導体装置の裏
面側に配置されたことを特徴とする。
In the wiring board, a portion other than a portion sandwiched between the first semiconductor device and the second semiconductor device is bent along the second semiconductor device, and A part is arranged on the back side of the second semiconductor device.

【0017】また、折り曲げられた配線基板の形状を維
持するために、前記第2の半導体装置の裏面側に配置さ
れた前記配線基板の一部が、耐熱性テ−プ、接着剤など
からなる接着部材を介して前記第2の半導体装置の裏面
に固着されていることが望ましい。
In order to maintain the shape of the bent wiring board, a part of the wiring board disposed on the back side of the second semiconductor device is made of a heat-resistant tape, an adhesive or the like. It is desirable that the semiconductor device is fixed to the back surface of the second semiconductor device via an adhesive member.

【0018】さらに、前記第2の半導体装置の裏面側に
配置された前記配線基板の一部に半田ボールが取り付け
られており、前記第1、第2の半導体装置が、前記配線
基板と前記半田ボールとを介して外部端子に電気的に接
続自在とされたことを特徴とする。
Further, a solder ball is attached to a part of the wiring board disposed on the back side of the second semiconductor device, and the first and second semiconductor devices are connected to the wiring board and the solder. It is characterized by being electrically connectable to an external terminal via a ball.

【0019】以上の本発明の積層型半導体装置は、第1
の半導体装置が配線基板の一方の面上に搭載されて、第
2の半導体装置が配線基板のもう一方の面上に搭載され
ていて、しかも、第2の半導体装置の裏面側に配置させ
た配線基板に半田ボールが取り付けられていて、該半田
ボールを介して外部端子に電気的に接続自在となってい
るため、外部端子に接続する部分は第1、第2の半導体
装置の実装領域内に位置されている。
The above-described stacked semiconductor device of the present invention has a first
The semiconductor device is mounted on one surface of the wiring substrate, the second semiconductor device is mounted on the other surface of the wiring substrate, and is disposed on the back surface side of the second semiconductor device. Since the solder balls are attached to the wiring board and can be electrically connected to the external terminals via the solder balls, the portions connected to the external terminals are in the mounting regions of the first and second semiconductor devices. It is located in.

【0020】したがって、本発明の積層型半導体装置
は、半導体装置を単体で実装する場合に比較して実装面
積を大きく増加させることなく、高密度実装を可能にす
るものとなっている。
Therefore, the stacked semiconductor device of the present invention enables high-density mounting without greatly increasing the mounting area as compared with the case where the semiconductor device is mounted alone.

【0021】なお、フィルム状基板からなる配線基板の
厚みは薄いため、本発明の積層型半導体装置の高さは、
第1の半導体装置と第2の半導体装置とを2段に積層し
た場合の高さとほとんど同じになっている。
Since the thickness of the wiring board made of a film-like substrate is small, the height of the stacked semiconductor device of the present invention is
The height is almost the same as the height when the first semiconductor device and the second semiconductor device are stacked in two stages.

【0022】さらに、本発明の積層型半導体装置におい
ては、第1の半導体装置と第2の半導体装置として同じ
半導体装置を使用することができるので、本発明の積層
型半導体装置を製造する際に部品管理に手間がかからな
い。
Furthermore, in the stacked semiconductor device of the present invention, the same semiconductor device can be used as the first semiconductor device and the second semiconductor device. No need for parts management.

【0023】上記の本発明の積層型半導体装置は以下の
ようにして製造することができる。
The above-described stacked semiconductor device of the present invention can be manufactured as follows.

【0024】はじめに、前記第1の半導体装置を前記配
線基板の一方の面上に搭載し、前記第1の半導体装置の
前記リードと前記配線基板の接続端子とを電気的に接続
して、前記第1の半導体装置と前記配線基板とを電気的
に接続させた後、前記第2の半導体装置を前記配線基板
のもう一方の面上に搭載し、前記第2の半導体装置の前
記リードと前記配線基板の接続端子とを電気的に接続し
て、前記第2の半導体装置と前記配線基板とを電気的に
接続させて、前記第1の半導体装置と前記第2の半導体
装置とを前記配線基板を介して電気的に接続する。
First, the first semiconductor device is mounted on one surface of the wiring board, and the leads of the first semiconductor device and the connection terminals of the wiring board are electrically connected to each other. After the first semiconductor device is electrically connected to the wiring board, the second semiconductor device is mounted on the other surface of the wiring board, and the lead of the second semiconductor device is connected to the first semiconductor device. By electrically connecting a connection terminal of a wiring board and electrically connecting the second semiconductor device and the wiring board, the first semiconductor device and the second semiconductor device are connected to each other by the wiring. It is electrically connected via the substrate.

【0025】次に、前記配線基板において、前記第1の
半導体装置と前記第2の半導体装置に挟持された部分を
除く部分を、前記第2の半導体装置に沿って折り曲げ
て、前記配線基板の一部を前記第2の半導体装置の裏面
側に配置させる。
Next, a portion of the wiring board except for a portion sandwiched between the first semiconductor device and the second semiconductor device is bent along the second semiconductor device to form a wiring board. A part is arranged on the back side of the second semiconductor device.

【0026】次に、折り曲げた配線基板の形状を維持す
るために、前記第2の半導体装置の裏面側に配置させた
前記配線基板の一部を、耐熱性テ−プ、接着剤などから
なる接着部材を介して前記第2の半導体装置の裏面に固
着させることが望ましい。
Next, in order to maintain the shape of the bent wiring board, a part of the wiring board disposed on the back side of the second semiconductor device is made of a heat-resistant tape, an adhesive or the like. It is desirable that the semiconductor device is fixed to the back surface of the second semiconductor device via an adhesive member.

【0027】最後に、前記第2の半導体装置の裏面側に
配置させた前記配線基板の一部に半田ボールを取り付け
ることにより、本発明の積層型半導体装置を製造するこ
とができる。
Finally, a stacked semiconductor device of the present invention can be manufactured by attaching a solder ball to a part of the wiring board arranged on the back side of the second semiconductor device.

【0028】このように、本発明の積層型半導体装置
は、特殊な加工機や専用搭載機を必要とせず、容易に製
造することができるものである。
As described above, the stacked semiconductor device of the present invention can be easily manufactured without requiring a special processing machine or a dedicated mounting machine.

【0029】また、半田ボールを介して接続することが
できない基板等に実装可能とするために、配線基板を折
り曲げて、第2の半導体装置の裏面側に配置させた配線
基板に半田ボールを取り付ける代わりに、平坦な配線基
板に外部端子接続用ピンを設けて、第1、第2の半導体
装置と外部端子とを、配線基板と外部端子接続用ピンと
を介して、電気的に接続自在な構造としても良い。
Further, in order to enable mounting on a substrate or the like which cannot be connected via the solder ball, the wiring substrate is bent and the solder ball is mounted on the wiring substrate disposed on the back side of the second semiconductor device. Instead, a pin for external terminal connection is provided on a flat wiring board, and the first and second semiconductor devices and the external terminal are electrically connectable via the wiring board and the pin for external terminal connection. It is good.

【0030】このような構造を有する本発明の積層型半
導体装置についても同様に、第1の半導体装置が配線基
板の一方の面上に搭載されて、第2の半導体装置が配線
基板のもう一方の面上に搭載されているので、半導体装
置を単体で実装する場合に比較して実装面積を大きく増
加させることなく、高密度実装を可能にするものとなっ
ている。
Similarly, in the stacked semiconductor device of the present invention having such a structure, the first semiconductor device is mounted on one surface of the wiring substrate, and the second semiconductor device is mounted on the other surface of the wiring substrate. Since the semiconductor device is mounted on a surface of the semiconductor device, high-density mounting is enabled without greatly increasing the mounting area as compared with a case where the semiconductor device is mounted alone.

【0031】また、この積層型半導体装置には外部端子
接続用ピンが設けられているので、実装する基板等にス
ルーホールを設けて該スルーホールに外部端子接続用ピ
ンを挿入することにより、半田ボールを介して実装でき
ない基板等にも実装可能な構造となっている。
Since the stacked semiconductor device is provided with pins for connecting external terminals, a through-hole is provided in a mounting board or the like, and the pins for connecting external terminals are inserted into the through-holes. It has a structure that can be mounted on a substrate or the like that cannot be mounted via balls.

【0032】また、この積層型半導体装置は、第1の半
導体装置と第2の半導体装置を配線基板に搭載した後、
配線基板に外部接続用ピンを設けることにより製造する
ことができ、特殊な加工機や専用搭載機を必要とせず、
容易に製造することができるものである。
Further, in this stacked semiconductor device, after the first semiconductor device and the second semiconductor device are mounted on the wiring board,
It can be manufactured by providing external connection pins on the wiring board, without the need for special processing machines or dedicated mounting machines.
It can be easily manufactured.

【0033】[0033]

【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳細に説明する。
Next, an embodiment according to the present invention will be described in detail.

【0034】第1実施形態 図1に、本発明に係る第1実施形態の積層型半導体装置
1の概略構造を示し、この積層型半導体装置の構造につ
いて説明する。
First Embodiment FIG. 1 shows a schematic structure of a stacked semiconductor device 1 according to a first embodiment of the present invention, and the structure of the stacked semiconductor device will be described.

【0035】図1において、符号10、20はそれぞれ
第1の半導体装置(図示上側の半導体装置)、第2の半
導体装置(図示下側の半導体装置)を示し、符号30は
配線と接続端子とを具備する配線基板を示し、符号40
は半田ボールを示している。
In FIG. 1, reference numerals 10 and 20 denote a first semiconductor device (upper semiconductor device in the figure) and a second semiconductor device (lower semiconductor device in the figure), respectively. A wiring board having
Indicates a solder ball.

【0036】積層型半導体装置1において、第1の半導
体装置10、第2の半導体装置20は、TSOP(Thin
Small Out-Line Package)等の2つ又は4つの側面
に、半導体装置10、20に内蔵された半導体素子に信
号を入出力するための複数のリ−ド11、21が配置さ
れた半導体装置であり、図1には、例として、2つの側
面にリード11、21が配置された第1の半導体装置1
0、第2の半導体装置20について図示している。
In the stacked semiconductor device 1, the first semiconductor device 10 and the second semiconductor device 20 are TSOP (Thin).
A semiconductor device in which a plurality of leads 11 and 21 for inputting and outputting signals to and from semiconductor elements built in the semiconductor devices 10 and 20 are arranged on two or four sides such as a small out-line package. FIG. 1 shows, as an example, a first semiconductor device 1 in which leads 11 and 21 are arranged on two side surfaces.
0 and the second semiconductor device 20 are illustrated.

【0037】第1の半導体装置10と第2の半導体装置
20とは異なる種類の半導体装置からなっていても良い
が、積層型半導体装置1を製造する際に部品管理の手間
を省くために、図1に示すように、第1の半導体装置1
0と第2の半導体装置20とは同一の半導体装置から構
成されていることが望ましい。
The first semiconductor device 10 and the second semiconductor device 20 may be composed of different types of semiconductor devices. However, in order to save the trouble of parts management when manufacturing the stacked semiconductor device 1, As shown in FIG. 1, a first semiconductor device 1
It is desirable that the first semiconductor device 20 and the second semiconductor device 20 are formed of the same semiconductor device.

【0038】積層型半導体装置1において、第1の半導
体装置10は、配線基板30の一方の面上(図示上側の
面上)に搭載されていて、第2の半導体装置20は配線
基板30のもう一方の面上(図示下側の面上)に搭載さ
れている。なお、第1の半導体装置10、第2の半導体
装置20はいずれもリード11、21が配線基板30に
接触するように配線基板30の面上に搭載されている。
In the stacked semiconductor device 1, the first semiconductor device 10 is mounted on one surface (on the upper surface in the drawing) of the wiring substrate 30, and the second semiconductor device 20 is mounted on the wiring substrate 30. It is mounted on the other surface (on the lower surface in the figure). The first semiconductor device 10 and the second semiconductor device 20 are both mounted on the surface of the wiring board 30 such that the leads 11 and 21 are in contact with the wiring board 30.

【0039】また、図1に示すように、配線基板30に
おいて、第1の半導体装置10と第2の半導体装置20
に挟持された部分を除く部分が、第2の半導体装置20
に沿って折り曲げられていて、配線基板30の一部は第
2の半導体装置20の裏面側(図示下面側)に配置され
ている。
As shown in FIG. 1, the first semiconductor device 10 and the second semiconductor device 20
The portion excluding the portion sandwiched between the second semiconductor device 20
And a part of the wiring board 30 is disposed on the back surface side (the lower surface side in the figure) of the second semiconductor device 20.

【0040】積層型半導体装置1の配線基板30のみを
取り出して図2に示す。また、リード11、21と配線
基板30との境界近傍部分を拡大した概略断面構造を図
3に示す。
FIG. 2 shows only the wiring substrate 30 of the stacked semiconductor device 1. FIG. 3 shows a schematic cross-sectional structure in which the vicinity of the boundary between the leads 11 and 21 and the wiring board 30 is enlarged.

【0041】図2に示すように、配線基板30の図示上
側の面上には2列に配列された複数の銅などの金属から
なる接続端子31が設けられている。同様に、配線基板
30の図示下側の面上にも図示されていないが、2列に
配列された複数の銅などの金属からなる接続端子32が
設けられている。
As shown in FIG. 2, a plurality of connection terminals 31 made of metal such as copper are arranged in two rows on the upper surface of the wiring board 30 in the drawing. Similarly, although not shown on the lower surface of the wiring substrate 30, a plurality of connection terminals 32 made of metal such as copper are arranged in two rows.

【0042】図3に示すように、各接続端子31、32
は各リード11、21に対応するように設けられてい
て、リード11、21と接続端子31、32とは半田部
33、34を介して電気的に接続されている。また、配
線基板30は、図示は省略している複数の配線を具備し
ていて、各接続端子31と各接続端子32とは配線を介
して電気的に接続されている。したがって、第1の半導
体装置10と第2の半導体装置20とは配線基板30を
介して電気的に接続されている。
As shown in FIG. 3, each connection terminal 31, 32
Are provided so as to correspond to the respective leads 11 and 21, and the leads 11 and 21 and the connection terminals 31 and 32 are electrically connected via solder portions 33 and 34. The wiring board 30 includes a plurality of wirings, not shown, and the respective connection terminals 31 and the respective connection terminals 32 are electrically connected via the wirings. Therefore, the first semiconductor device 10 and the second semiconductor device 20 are electrically connected via the wiring board 30.

【0043】また、図2に示す配線基板30を図示下方
から見たときの配線基板30の構造を図4に示す。ま
た、図5に、積層型半導体装置1において、配線基板3
0の折り曲げられた部分の近傍部分の概略断面構造を示
す。なお、図5においては簡略化のため、半田部33、
34を省略している。
FIG. 4 shows the structure of the wiring board 30 when the wiring board 30 shown in FIG. 2 is viewed from below in the figure. FIG. 5 shows a wiring type substrate 3 in the stacked semiconductor device 1.
2 shows a schematic cross-sectional structure of a portion near a bent portion of No. 0. In FIG. 5, for simplification, the solder portion 33,
34 is omitted.

【0044】図5に示すように、積層型半導体装置1に
おいて、折り曲げられた配線基板30の形状を維持する
ために、第2の半導体装置20の裏面側に配置された配
線基板30の一部は、耐熱性テ−プ、接着剤などからな
る接着部材36を介して第2の半導体装置20の裏面に
固着されていることが望ましい。
As shown in FIG. 5, in the stacked semiconductor device 1, in order to maintain the shape of the bent wiring substrate 30, a part of the wiring substrate 30 disposed on the back side of the second semiconductor device 20 is formed. Is preferably fixed to the back surface of the second semiconductor device 20 via an adhesive member 36 made of a heat-resistant tape, an adhesive or the like.

【0045】また、図4、図5に示すように、配線基板
30において、第2の半導体装置20の裏面側に配置さ
れた部分の外側には外部端子に接続するための複数の接
続端子35が設けられていて、各接続端子35に半田ボ
ール40が取り付けられている。
As shown in FIGS. 4 and 5, a plurality of connection terminals 35 for connecting to external terminals are provided outside the portion of the wiring substrate 30 arranged on the back surface side of the second semiconductor device 20. Are provided, and a solder ball 40 is attached to each connection terminal 35.

【0046】積層型半導体装置1において、第1の半導
体装置10と第2の半導体装置20とは配線基板30と
半田ボール40を介して外部端子に電気的に接続自在な
構造となっていて、半田ボール40を外部端子に電気的
に接続することにより、積層型半導体装置1を基板等に
実装することができる。
In the stacked semiconductor device 1, the first semiconductor device 10 and the second semiconductor device 20 have a structure that can be electrically connected to external terminals via a wiring board 30 and solder balls 40. By electrically connecting the solder balls 40 to external terminals, the stacked semiconductor device 1 can be mounted on a substrate or the like.

【0047】次に、図6〜図11に基づいて、本発明に
係る第1実施形態の積層型半導体装置1の製造方法につ
いて説明する。
Next, a method of manufacturing the stacked semiconductor device 1 according to the first embodiment of the present invention will be described with reference to FIGS.

【0048】図6は、積層型半導体装置1の製造に用い
る第1の半導体装置10(第2の半導体装置20)の構
造を示す斜視図である。第1の半導体装置10(第2の
半導体装置20)の構造は先に説明したので、説明は省
略する。
FIG. 6 is a perspective view showing the structure of the first semiconductor device 10 (second semiconductor device 20) used for manufacturing the stacked semiconductor device 1. As shown in FIG. Since the structure of the first semiconductor device 10 (the second semiconductor device 20) has been described above, the description is omitted.

【0049】また、図7は、積層型半導体装置1の製造
に用いるフィルム状基板からなる配線基板30の構造を
示す斜視図である。図7に示すように、積層型半導体装
置1の製造を行う前の配線基板30は、第1の半導体装
置10、第2の半導体装置20よりも大きい面積を有す
る平坦な基板である。
FIG. 7 is a perspective view showing the structure of a wiring board 30 made of a film-like substrate used for manufacturing the stacked semiconductor device 1. As shown in FIG. As shown in FIG. 7, the wiring substrate 30 before manufacturing the stacked semiconductor device 1 is a flat substrate having a larger area than the first semiconductor device 10 and the second semiconductor device 20.

【0050】配線基板30の図示上側の面上には2列に
配列された複数の接続端子31が設けられていて、図示
下側の面上にも図示はされていないが、同様に2列に配
列された複数の接続端子32が設けられている。
A plurality of connection terminals 31 arranged in two rows are provided on the upper surface of the wiring board 30 in the drawing, and the connection terminals 31 are not shown on the lower surface in the drawing. Are provided.

【0051】接続端子31は、第1の半導体装置10を
配線基板30の図示上側の面上に設置したときに、各リ
ード11が各接続端子31に接触するように所定の位置
に設けられている。また、接続端子32についても同様
に、第2の半導体装置20を配線基板30の図示下側の
面上に設置したときに、各リード21が各接続端子32
に接触するように所定の位置に設けられている。
The connection terminals 31 are provided at predetermined positions so that each lead 11 contacts each connection terminal 31 when the first semiconductor device 10 is set on the upper surface of the wiring board 30 in the drawing. I have. Similarly, when the second semiconductor device 20 is installed on the lower surface of the wiring board 30 in the drawing, each lead 21 is connected to each connection terminal 32.
It is provided at a predetermined position so as to contact with.

【0052】また、配線基板30の図示上側の面上にお
いて、図示左端部と図示右端部には配線基板30を外部
端子に接続するための複数の接続端子35が設けられて
いる。
On the upper surface of the wiring board 30 in the figure, a plurality of connection terminals 35 for connecting the wiring board 30 to external terminals are provided at the left end and the right end in the figure.

【0053】はじめに、図8に示すように、第1の半導
体装置10の各リード11を配線基板30の各接続端子
31に電気的に接続させて、第1の半導体装置10を配
線基板30の一方の面上(図示上側の面上)に搭載す
る。
First, as shown in FIG. 8, each lead 11 of the first semiconductor device 10 is electrically connected to each connection terminal 31 of the wiring board 30, and the first semiconductor device 10 is connected to the wiring board 30. It is mounted on one surface (on the upper surface in the figure).

【0054】次いで、図9に示すように、第2の半導体
装置20の各リード21を配線基板の接続端子32に電
気的に接続させて、第2の半導体装置20を配線基板3
0のもう一方の面上(図示下側の面上)に搭載する。
Next, as shown in FIG. 9, each lead 21 of the second semiconductor device 20 is electrically connected to the connection terminal 32 of the wiring board, and the second semiconductor device 20 is connected to the wiring board 3.
0 is mounted on the other surface (on the lower surface in the figure).

【0055】これらの工程において、リード11(2
1)を各接続端子31(32)に電気的に接続する方法
について説明する。
In these steps, the leads 11 (2
A method of electrically connecting 1) to each connection terminal 31 (32) will be described.

【0056】配線基板30の各接続端子31(32)の
表面に半田ペーストを印刷してリフロ−工程を行うこと
により、半田をいったん溶融させた後、固化させて、図
3に示したように、各リード11(21)と各接続端子
31(32)との間に半田部33(34)を形成する。
この方法により、各リード11(21)と各接続端子3
1(32)とを、半田部33(34)を介して固着する
ことができるとともに電気的に接続することができる。
The solder paste is printed on the surface of each connection terminal 31 (32) of the wiring board 30 and subjected to a reflow process, so that the solder is once melted and then solidified, as shown in FIG. A solder portion 33 (34) is formed between each lead 11 (21) and each connection terminal 31 (32).
According to this method, each lead 11 (21) and each connection terminal 3
1 (32) can be fixed and electrically connected via the solder portion 33 (34).

【0057】また、先に説明したように、接続端子31
と32とは電気的に接続されているので、図9に示す第
1の半導体装置10と第2の半導体装置20とは配線基
板30を介して電気的に接続されたものとなる。
Further, as described above, the connection terminal 31
Are electrically connected to each other, the first semiconductor device 10 and the second semiconductor device 20 shown in FIG. 9 are electrically connected via the wiring board 30.

【0058】次に、図10に示すように、配線基板30
において、第1の半導体装置10と第2の半導体装置2
0に挟持された部分を除く部分を、第2の半導体装置2
0に沿って折り曲げて、配線基板30の一部を第2の半
導体装置20の裏面側(図示下面側)に配置させる。
Next, as shown in FIG.
The first semiconductor device 10 and the second semiconductor device 2
0 except for the portion sandwiched by the second semiconductor device 2
The wiring board 30 is bent along 0 and a part of the wiring board 30 is arranged on the back surface side (the lower surface side in the drawing) of the second semiconductor device 20.

【0059】このとき、図5に示したように、折り曲げ
た配線基板30の形状を維持するために、第2の半導体
装置20の裏面側に配置させた配線基板30の一部を、
耐熱性テ−プ、接着剤などからなる接着部材36を介し
て第2の半導体装置20の裏面に固着することが望まし
い。
At this time, as shown in FIG. 5, in order to maintain the shape of the bent wiring board 30, a part of the wiring board 30 arranged on the back side of the second semiconductor device 20 is removed.
It is desirable that the semiconductor device 20 is fixed to the back surface of the second semiconductor device 20 via an adhesive member 36 made of a heat-resistant tape, an adhesive or the like.

【0060】最後に、図11に示すように、第2の半導
体装置20の裏面側に配置させた配線基板30の外側に
設けられている接続端子35に半田ボール40を搭載
し、リフロ−工程を行い、半田ボール40をいったん溶
融させた後、固化させることにより、各接続端子35と
各半田ボール40とを固着するとともに電気的に接続
し、積層型半導体装置1が製造される。
Finally, as shown in FIG. 11, the solder balls 40 are mounted on the connection terminals 35 provided on the outside of the wiring board 30 disposed on the back side of the second semiconductor device 20, and the reflow process is performed. After the solder balls 40 are once melted and then solidified, the respective connection terminals 35 and the respective solder balls 40 are fixed and electrically connected, whereby the stacked semiconductor device 1 is manufactured.

【0061】本実施形態の積層型半導体装置1は、第1
の半導体装置10が配線基板30の一方の面上に搭載さ
れて、第2の半導体装置20が配線基板30のもう一方
の面上に搭載されていて、しかも、第2の半導体装置2
0の裏面側に配置させた配線基板30に半田ボール40
が取り付けられていて、半田ボール40を介して外部端
子に電気的に接続自在となっているため、外部端子に接
続する部分は第1、第2の半導体装置10、20の実装
領域内に位置されている。
The stacked semiconductor device 1 of the present embodiment has the first
The semiconductor device 10 is mounted on one surface of the wiring board 30, the second semiconductor device 20 is mounted on the other surface of the wiring substrate 30, and the second semiconductor device 2
0 on the wiring board 30 arranged on the back side of the solder ball 40.
Is attached and can be electrically connected to the external terminal via the solder ball 40. Therefore, the portion connected to the external terminal is located within the mounting region of the first and second semiconductor devices 10 and 20. Have been.

【0062】したがって、本発明の積層型半導体装置1
は、半導体装置を単体で実装する場合に比較して実装面
積を大きく増加させることなく、高密度実装を可能にす
るものとなっている。
Therefore, the stacked semiconductor device 1 of the present invention
The semiconductor device enables high-density mounting without significantly increasing the mounting area as compared with the case where the semiconductor device is mounted alone.

【0063】なお、フィルム状基板からなる配線基板3
0の厚みは薄いため、本発明の積層型半導体装置1の高
さは、第1の半導体装置10と第2の半導体装置20と
を2段に積み重ねた場合の高さとほとんど同じになって
いる。
The wiring substrate 3 made of a film substrate
Since the thickness of “0” is thin, the height of the stacked semiconductor device 1 of the present invention is almost the same as the height when the first semiconductor device 10 and the second semiconductor device 20 are stacked in two stages. .

【0064】さらに、本発明の積層型半導体装置1で
は、第1の半導体装置10と第2の半導体装置20とし
て同じ半導体装置を使用することができるので、積層型
半導体装置1を製造する際に部品管理に手間がかからな
い。
Further, in the stacked semiconductor device 1 according to the present invention, the same semiconductor device can be used as the first semiconductor device 10 and the second semiconductor device 20, and therefore, when manufacturing the stacked semiconductor device 1. No need for parts management.

【0065】また、本実施形態の積層型半導体装置1の
製造方法で説明したように、本実施形態の積層型半導体
装置1は、特殊な加工機や専用搭載機を必要とせず、容
易に製造することができるものである。
Further, as described in the method of manufacturing the stacked semiconductor device 1 of the present embodiment, the stacked semiconductor device 1 of the present embodiment can be easily manufactured without requiring a special processing machine or a dedicated mounting machine. Is what you can do.

【0066】第2実施形態 図12に、本発明に係る第2実施形態の積層型半導体装
置2の概略構造を示し、この積層型半導体装置の構造に
ついて説明する。図12において、積層型半導体装置1
と同じ構成要素には同じ参照符号を付し、説明は省略す
る。
Second Embodiment FIG. 12 shows a schematic structure of a stacked semiconductor device 2 according to a second embodiment of the present invention, and the structure of the stacked semiconductor device will be described. In FIG. 12, the stacked semiconductor device 1
The same components as those described above are denoted by the same reference numerals, and description thereof will be omitted.

【0067】図12において、符号50はガラスエポキ
シ基板、セラミック基板などからなる、配線と接続端子
とを具備する配線基板を示している。また、符号60は
配線基板50を外部端子に接続するための外部端子接続
用ピンを示している。
In FIG. 12, reference numeral 50 denotes a wiring board made of a glass epoxy substrate, a ceramic substrate, or the like, provided with wiring and connection terminals. Reference numeral 60 denotes an external terminal connection pin for connecting the wiring board 50 to an external terminal.

【0068】図12に示すように、積層型半導体装置2
において、第1の半導体装置10は配線基板50の一方
の面上(図示上側の面上)に搭載されていて、第2の半
導体装置20は配線基板50のもう一方の面上(図示下
側の面上)に搭載されている。
As shown in FIG. 12, the stacked semiconductor device 2
In FIG. 5, the first semiconductor device 10 is mounted on one surface (on the upper surface in the drawing) of the wiring substrate 50, and the second semiconductor device 20 is mounted on the other surface (the lower surface in the drawing) of the wiring substrate 50. On the surface).

【0069】第1実施形態と同様、第1の半導体装置1
0、第2の半導体装置20はいずれもリード11、21
が配線基板50に接触するように配線基板50の面上に
搭載されている。
As in the first embodiment, the first semiconductor device 1
0 and the second semiconductor device 20 are both leads 11 and 21
Are mounted on the surface of the wiring board 50 so as to contact the wiring board 50.

【0070】また、第1実施形態の配線基板30と同様
に、配線基板50には各リード11、21に対応するよ
うに接続端子が設けられていて、各リード11、21と
配線基板50の接続端子とは半田部を介して固着されて
いるとともに電気的に接続されている。したがって、第
1実施形態と同様に、第1の半導体装置10と第2の半
導体装置20とは配線基板50を介して電気的に接続さ
れている。
Similarly to the wiring board 30 of the first embodiment, the wiring board 50 is provided with connection terminals corresponding to the leads 11 and 21, respectively. The connection terminal is fixed and electrically connected via a solder portion. Therefore, similarly to the first embodiment, the first semiconductor device 10 and the second semiconductor device 20 are electrically connected via the wiring board 50.

【0071】本実施形態において、配線基板50の図示
左端部と図示右端部には、外部端子に接続するための外
部端子接続用ピン60が図示上下方向に配線基板50を
貫通して複数設けられていて、第1の半導体装置10と
第2の半導体装置20とは、配線基板50と外部端子接
続用ピン60とを介して外部端子に電気的に接続自在と
なっている。
In the present embodiment, a plurality of external terminal connection pins 60 for connecting to external terminals are provided at the left end and the right end of the wiring board 50 in the drawing in the vertical direction in the drawing. The first semiconductor device 10 and the second semiconductor device 20 can be electrically connected to external terminals via the wiring board 50 and the external terminal connecting pins 60.

【0072】積層型半導体装置2を実装する基板等にス
ルーホールを設けて、該スルーホールに外部端子接続用
ピン60を挿入することにより、積層型半導体装置2を
基板等に実装することができる。
By providing through holes in a substrate or the like on which the stacked semiconductor device 2 is mounted and inserting the external terminal connecting pins 60 into the through holes, the stacked semiconductor device 2 can be mounted on the substrate or the like. .

【0073】また、積層型半導体装置2は、第1実施形
態と同様に、第1の半導体装置10と第2の半導体装置
10とを順次配線基板50の面上に搭載した後、配線基
板50に外部接続用ピン60を取り付けることにより製
造することができる。
In the stacked semiconductor device 2, similarly to the first embodiment, after the first semiconductor device 10 and the second semiconductor device 10 are sequentially mounted on the surface of the wiring board 50, It can be manufactured by attaching the external connection pins 60 to the.

【0074】本実施形態の積層型半導体装置2は、第1
の半導体装置10が配線基板30の一方の面上に搭載さ
れて、第2の半導体装置20が配線基板30のもう一方
の面上に搭載されているので、半導体装置を単体で実装
する場合に比較して実装面積を大きく増加させることな
く、高密度実装を可能にするものとなっている。
The stacked semiconductor device 2 of the present embodiment has the first
Since the semiconductor device 10 is mounted on one surface of the wiring substrate 30 and the second semiconductor device 20 is mounted on the other surface of the wiring substrate 30, Compared to this, high-density mounting is enabled without significantly increasing the mounting area.

【0075】ただし、積層型半導体装置2は、外部端子
接続用ピンが第1、第2の半導体装置10、20の実装
領域よりも外側に設けられているため、第1実施形態の
積層型半導体装置1に比較して実装面積が大きいものと
なっている。
However, since the external terminal connection pins are provided outside the mounting regions of the first and second semiconductor devices 10 and 20 in the stacked semiconductor device 2, the stacked semiconductor device of the first embodiment is not used. The mounting area is larger than that of the device 1.

【0076】また、配線基板50には外部端子接続用ピ
ンが設けられているので、本実施形態の積層型半導体装
置2は、半田ボールを介して実装できない基板等にも実
装可能なものとなっている。
Since the wiring board 50 is provided with pins for connecting external terminals, the stacked semiconductor device 2 of the present embodiment can be mounted on a board or the like that cannot be mounted via solder balls. ing.

【0077】また、本実施形態の積層型半導体装置2に
おいても、第1の半導体装置10と第2の半導体装置2
0として同じ半導体装置を使用することができるので、
積層型半導体装置2を製造する際に部品管理に手間がか
からない。
Also, in the stacked semiconductor device 2 of the present embodiment, the first semiconductor device 10 and the second semiconductor device 2
Since the same semiconductor device can be used as 0,
When manufacturing the stacked semiconductor device 2, there is no need for troublesome parts management.

【0078】また、積層型半導体装置2は、先に説明し
たように製造することができ、特殊な加工機や専用搭載
機を必要とせず、容易に製造することができるものであ
る。
The stacked semiconductor device 2 can be manufactured as described above, and can be easily manufactured without requiring a special processing machine or a dedicated mounting machine.

【0079】[0079]

【発明の効果】以上説明したように、本発明によれば、
半導体装置を単体で実装する場合に比較して実装面積を
大きく増加させることなく、高密度実装を可能にすると
ともに、特殊な加工機や専用搭載機を必要とせず容易に
製造することができ、かつ製造する際に部品管理に手間
がかからない積層型半導体装置及びその製造方法を提供
することができる。
As described above, according to the present invention,
It enables high-density mounting without significantly increasing the mounting area compared to the case where a semiconductor device is mounted alone, and can be easily manufactured without requiring special processing machines or dedicated mounting machines. In addition, it is possible to provide a stacked semiconductor device and a method of manufacturing the same that do not require time and effort in component management during manufacturing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は、本発明に係る第1実施形態の積層型
半導体装置の概略構造を示す斜視図である。
FIG. 1 is a perspective view showing a schematic structure of a stacked semiconductor device according to a first embodiment of the present invention.

【図2】 図2は、本発明に係る第1実施形態の積層型
半導体装置の配線基板の構造を示す斜視図である。
FIG. 2 is a perspective view showing a structure of a wiring board of the stacked semiconductor device according to the first embodiment of the present invention.

【図3】 図3は、本発明に係る第1実施形態の積層型
半導体装置において、リードと配線基板との境界近傍部
分を拡大した概略断面図である。
FIG. 3 is an enlarged schematic cross-sectional view of a portion near a boundary between a lead and a wiring board in the stacked semiconductor device according to the first embodiment of the present invention.

【図4】 図4は、図2に示す配線基板を下方から見た
ときの図である。
FIG. 4 is a diagram when the wiring board shown in FIG. 2 is viewed from below.

【図5】 図5は、本発明に係る第1実施形態の積層型
半導体装置において、配線基板の折り曲げられた部分の
近傍部分の概略断面図である。
FIG. 5 is a schematic cross-sectional view of a portion near a bent portion of the wiring board in the stacked semiconductor device according to the first embodiment of the present invention.

【図6】 図6は、本発明に係る第1実施形態の積層型
半導体装置の製造方法において用いられる半導体装置の
構造を示す斜視図である。
FIG. 6 is a perspective view showing a structure of a semiconductor device used in the method of manufacturing a stacked semiconductor device according to the first embodiment of the present invention.

【図7】 図7は、本発明に係る第1実施形態の積層型
半導体装置の製造方法において用いられる配線基板の構
造を示す斜視図である。
FIG. 7 is a perspective view showing a structure of a wiring board used in the method of manufacturing the stacked semiconductor device according to the first embodiment of the present invention.

【図8】 図8は、本発明に係る第1実施形態の積層型
半導体装置の製造方法において、第1の半導体装置を配
線基板に搭載する工程を示す斜視図である。
FIG. 8 is a perspective view showing a step of mounting the first semiconductor device on a wiring board in the method for manufacturing a stacked semiconductor device according to the first embodiment of the present invention.

【図9】 図9は、本発明に係る第1実施形態の積層型
半導体装置の製造方法において、第2の半導体装置を配
線基板に搭載する工程を示す斜視図である。
FIG. 9 is a perspective view showing a step of mounting the second semiconductor device on the wiring board in the method of manufacturing the stacked semiconductor device according to the first embodiment of the present invention.

【図10】 図10は、本発明に係る第1実施形態の積
層型半導体装置の製造方法において、配線基板を折り曲
げる工程を示す斜視図である。
FIG. 10 is a perspective view showing a step of bending a wiring board in the method of manufacturing the stacked semiconductor device according to the first embodiment of the present invention.

【図11】 図11は、本発明に係る第1実施形態の積
層型半導体装置の製造方法において、配線基板に半田ボ
ールを取り付ける工程を示す斜視図である。
FIG. 11 is a perspective view showing a step of attaching a solder ball to a wiring board in the method for manufacturing a stacked semiconductor device according to the first embodiment of the present invention.

【図12】 図12は、本発明に係る第2実施形態の積
層型半導体装置の概略構造を示す斜視図である。
FIG. 12 is a perspective view illustrating a schematic structure of a stacked semiconductor device according to a second embodiment of the present invention.

【図13】 図13は、従来の積層型半導体装置の構造
を示す概略断面図である。
FIG. 13 is a schematic cross-sectional view showing the structure of a conventional stacked semiconductor device.

【符号の説明】[Explanation of symbols]

1、2 積層型半導体装置 10 第1の半導体装置 20 第2の半導体装置 11、21 リード 30、50 配線基板 31、32 接続端子 33、34 半田部 35 接続端子 36 接着部材 40 半田ボール 60 外部端子接続用ピン 1, 2 Stacked semiconductor device 10 First semiconductor device 20 Second semiconductor device 11, 21 Lead 30, 50 Wiring board 31, 32 Connection terminal 33, 34 Solder part 35 Connection terminal 36 Adhesive member 40 Solder ball 60 External terminal Connection pins

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/18 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/18

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 第1の半導体装置と第2の半導体装置と
を積み重ねてなる積層型半導体装置において、 前記第1の半導体装置が配線と接続端子とを具備する配
線基板の一方の面上に搭載され、前記第2の半導体装置
が前記配線基板のもう一方の面上に搭載され、 前記第1の半導体装置と前記第2の半導体装置とが前記
配線基板を介して電気的に接続されたことを特徴とする
積層型半導体装置。
1. A stacked semiconductor device in which a first semiconductor device and a second semiconductor device are stacked, wherein the first semiconductor device is provided on one surface of a wiring board having a wiring and a connection terminal. Mounted, the second semiconductor device is mounted on the other surface of the wiring substrate, and the first semiconductor device and the second semiconductor device are electrically connected via the wiring substrate A stacked semiconductor device, comprising:
【請求項2】 前記第1の半導体装置と前記第2の半導
体装置とがいずれもリードを具備するものであり、 該リードと前記配線基板の前記接続端子とが電気的に接
続されたことを特徴とする請求項1記載の積層型半導体
装置。
2. The semiconductor device according to claim 1, wherein each of the first semiconductor device and the second semiconductor device has a lead, and the lead and the connection terminal of the wiring board are electrically connected. The stacked semiconductor device according to claim 1, wherein:
【請求項3】 前記配線基板が、前記第1、第2の半導
体装置よりも大きい面積を有するフィルム状基板からな
ることを特徴とする請求項1又は請求項2記載の積層型
半導体装置。
3. The stacked semiconductor device according to claim 1, wherein said wiring substrate is formed of a film-shaped substrate having a larger area than said first and second semiconductor devices.
【請求項4】 前記配線基板において、前記第1の半導
体装置と前記第2の半導体装置に挟持された部分を除く
部分が、前記第2の半導体装置に沿って折り曲げられ
て、 前記配線基板の一部が前記第2の半導体装置の裏面側に
配置されたことを特徴とする請求項3記載の積層型半導
体装置。
4. A portion of the wiring board other than a portion sandwiched between the first semiconductor device and the second semiconductor device is bent along the second semiconductor device, and 4. The stacked semiconductor device according to claim 3, wherein a part of the stacked semiconductor device is arranged on the back side of the second semiconductor device.
【請求項5】 前記第2の半導体装置の裏面側に配置さ
れた前記配線基板の一部が、接着部材を介して前記第2
の半導体装置の裏面に固着されたことを特徴とする請求
項4記載の積層型半導体装置。
5. A part of the wiring board disposed on the back side of the second semiconductor device, wherein a part of the second wiring board is provided via an adhesive member.
5. The stacked semiconductor device according to claim 4, wherein said stacked semiconductor device is fixed to a back surface of said semiconductor device.
【請求項6】 前記第2の半導体装置の裏面側に配置さ
れた前記配線基板の一部に半田ボールが取り付けられて
おり、 前記第1、第2の半導体装置が、前記配線基板と前記半
田ボールとを介して外部端子に電気的に接続自在とされ
たことを特徴とする請求項4又は請求項5記載の積層型
半導体装置。
6. A solder ball is attached to a part of the wiring board disposed on the back side of the second semiconductor device, and the first and second semiconductor devices are connected to the wiring board and the solder. 6. The stacked semiconductor device according to claim 4, wherein said stacked semiconductor device is electrically connectable to an external terminal via a ball.
【請求項7】 前記配線基板が外部端子接続用ピンを具
備するものであり、前記第1、第2の半導体装置が、前
記配線基板と前記外部端子接続用ピンとを介して、外部
端子に電気的に接続自在とされたことを特徴とする請求
項1又は請求項2記載の積層型半導体装置。
7. The wiring board includes external terminal connecting pins, and the first and second semiconductor devices electrically connect external terminals to the external terminals via the wiring board and the external terminal connecting pins. 3. The stacked semiconductor device according to claim 1, wherein the stacked semiconductor device is freely connectable.
【請求項8】 第1の半導体装置と第2の半導体装置と
を積み重ねてなる積層型半導体装置の製造方法であっ
て、 前記第1の半導体装置を配線と接続端子とを具備する配
線基板の一方の面上に搭載し、前記第1の半導体装置と
前記配線基板とを電気的に接続させた後、 前記第2の半導体装置を前記配線基板のもう一方の面上
に搭載し、前記第2の半導体装置と前記配線基板とを電
気的に接続させて、 前記第1の半導体装置と前記第2の半導体装置とを前記
配線基板を介して電気的に接続することを特徴とする積
層型半導体装置の製造方法。
8. A method for manufacturing a stacked semiconductor device in which a first semiconductor device and a second semiconductor device are stacked, wherein the first semiconductor device is a wiring board having wiring and connection terminals. After mounting on one surface and electrically connecting the first semiconductor device and the wiring substrate, mounting the second semiconductor device on the other surface of the wiring substrate, Wherein the first semiconductor device and the second semiconductor device are electrically connected via the wiring substrate by electrically connecting the second semiconductor device and the wiring substrate. A method for manufacturing a semiconductor device.
【請求項9】 前記第1の半導体装置と前記第2の半導
体装置とがいずれもリードを具備するものであり、 前記第1の半導体装置、前記第2の半導体装置と前記配
線基板とを電気的に接続する際に、 前記第1、第2の半導体装置の前記リードと前記配線基
板の前記接続端子とを電気的に接続することを特徴とす
る請求項8記載の積層型半導体装置の製造方法。
9. The semiconductor device according to claim 1, wherein each of the first semiconductor device and the second semiconductor device includes a lead, and the first semiconductor device, the second semiconductor device, and the wiring substrate are electrically connected to each other. 9. The manufacturing method of a stacked semiconductor device according to claim 8, wherein when electrically connecting, the leads of the first and second semiconductor devices are electrically connected to the connection terminals of the wiring board. Method.
【請求項10】 前記配線基板として、前記第1、第2
の半導体装置よりも大きい面積を有するフィルム状基板
を用いることを特徴とする請求項8又は請求項9記載の
積層型半導体装置の製造方法。
10. The first and second wiring boards are provided as the wiring board.
10. The method for manufacturing a stacked semiconductor device according to claim 8, wherein a film-shaped substrate having an area larger than that of the semiconductor device is used.
【請求項11】 前記第2の半導体装置を前記配線基板
に搭載した後、 前記配線基板において、前記第1の半導体装置と前記第
2の半導体装置に挟持された部分を除く部分を、前記第
2の半導体装置に沿って折り曲げて、前記配線基板の一
部を前記第2の半導体装置の裏面側に配置させることを
特徴とする請求項10記載の積層型半導体装置の製造方
法。
11. After the second semiconductor device is mounted on the wiring substrate, a portion of the wiring substrate other than a portion sandwiched between the first semiconductor device and the second semiconductor device is removed by the second semiconductor device. 11. The method of manufacturing a stacked semiconductor device according to claim 10, wherein the semiconductor device is bent along the second semiconductor device, and a part of the wiring substrate is disposed on a back surface side of the second semiconductor device.
【請求項12】 前記第2の半導体装置の裏面側に配置
させた前記配線基板の一部を、接着部材を介して前記第
2の半導体装置の裏面に固着させることを特徴とする請
求項11記載の積層型半導体装置の製造方法。
12. The semiconductor device according to claim 11, wherein a part of the wiring board disposed on the back surface side of the second semiconductor device is fixed to the back surface of the second semiconductor device via an adhesive member. A manufacturing method of the stacked semiconductor device according to the above.
【請求項13】 前記第2の半導体装置の裏面側に配置
させた前記配線基板の一部に半田ボールを取り付けるこ
とを特徴とする請求項11又は請求項12記載の積層型
半導体装置の製造方法。
13. The method of manufacturing a stacked semiconductor device according to claim 11, wherein a solder ball is attached to a part of said wiring board disposed on the back side of said second semiconductor device. .
【請求項14】 前記第2の半導体装置を前記配線基板
に搭載した後、 前記配線基板に外部端子接続用ピンを設けることを特徴
とする請求項8又は請求項9記載の積層型半導体装置の
製造方法。
14. The stacked semiconductor device according to claim 8, wherein after the second semiconductor device is mounted on the wiring board, pins for connecting external terminals are provided on the wiring board. Production method.
JP2000149042A 2000-05-19 2000-05-19 Laminated semiconductor device and manufacturing method thereof Pending JP2001332683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000149042A JP2001332683A (en) 2000-05-19 2000-05-19 Laminated semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000149042A JP2001332683A (en) 2000-05-19 2000-05-19 Laminated semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001332683A true JP2001332683A (en) 2001-11-30

Family

ID=18654959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000149042A Pending JP2001332683A (en) 2000-05-19 2000-05-19 Laminated semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001332683A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method

Similar Documents

Publication Publication Date Title
JP3718039B2 (en) Semiconductor device and electronic device using the same
JP2002151648A (en) Semiconductor module
JP2002305286A (en) Semiconductor module and electronic component
KR20030071763A (en) Electronic module having canopy-type carriers
US20060138630A1 (en) Stacked ball grid array packages
US5220491A (en) High packing density module board and electronic device having such module board
JP2799472B2 (en) Substrate for mounting electronic components
JP2000031617A (en) Memory module and its manufacture
JPH09289052A (en) Packaged structure of module
US6512293B1 (en) Mechanically interlocking ball grid array packages and method of making
JP2638758B2 (en) Stacked semiconductor package and stacked package socket
JPH0677644A (en) Formation of terminal part for electronic component having three-dimensional structure
JP2001332683A (en) Laminated semiconductor device and manufacturing method thereof
JP2722451B2 (en) Semiconductor device
JPH01143389A (en) Hybrid integrated circuit device
JPH05275838A (en) Module for electronic device
JP2950298B2 (en) Laminated structure of semiconductor device and method of manufacturing the same
JPH11260959A (en) Semiconductor package
JP3875311B2 (en) PGA socket module
JP2001156222A (en) Substrate connecting structure, printed wiring board for substrate connection and substrate connecting method
JPH03252192A (en) Hybrid integrated circuit component and assembly thereof
JP2573207B2 (en) Package for surface mount components
JPS62179794A (en) Electric circuit wiring board
JP2001223043A (en) Connector for circuit board connection
JP2006032591A (en) Three-dimensional electronic circuit device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030610