JP2001308335A - Method of manufacturing thin film transistor, and display device - Google Patents

Method of manufacturing thin film transistor, and display device

Info

Publication number
JP2001308335A
JP2001308335A JP2000122690A JP2000122690A JP2001308335A JP 2001308335 A JP2001308335 A JP 2001308335A JP 2000122690 A JP2000122690 A JP 2000122690A JP 2000122690 A JP2000122690 A JP 2000122690A JP 2001308335 A JP2001308335 A JP 2001308335A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
manufacturing
silicon
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000122690A
Other languages
Japanese (ja)
Inventor
Mikio Nishio
幹夫 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000122690A priority Critical patent/JP2001308335A/en
Publication of JP2001308335A publication Critical patent/JP2001308335A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for improving performance of a transistor by reducing defects in a silicon film, in manufacturing a thin film transistor. SOLUTION: By a process for forming a silicon film on an insulating substrate, a process wherein heating at a temperature higher than or equal to 500 deg.C is performed, and a process wherein cooling is performed at a temperature lower than or equal to 250 deg.C while hydrogen radical treatment or oxygen radical treatment is performed, crystal defects due to dangling bonds or the like in the silicon film is effectively terminated by using hydrogen or oxygen, and increase of an ON current and improvement of the reliability of a thin film transistor are realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非晶質シリコンま
たは多結晶シリコン薄膜を用いた薄膜トランジスタの製
造方法に関する。
The present invention relates to a method for manufacturing a thin film transistor using an amorphous silicon or polycrystalline silicon thin film.

【0002】[0002]

【従来の技術】近年、液晶を中心とした平面ディスプレ
イの発達がめざましく、特にOA機器やパーソナルコン
ピューターや携帯機器の表示においては、画素の高精細
化や低コスト化の要請が高くなっており、製造技術上
も、これらのための技術開発が進められている。一般
に、薄膜トランジスタを搭載した液晶表示装置などで
は、ガラス基板上にシリコンの活性領域を形成し、この
活性領域上の中央付近にゲート絶縁膜を介してゲート電
極を形成した後、ゲート電極の両側の活性領域にn型又
はp型の不純物をイオン注入により導入してソース・ド
レイン領域を形成することにより、薄膜トランジスタを
形成している。
2. Description of the Related Art In recent years, flat displays centering on liquid crystals have been remarkably developed, and particularly in displays of OA equipment, personal computers and portable equipment, demands for higher definition and lower cost of pixels have been increasing. In terms of manufacturing technology, technical development for these is being advanced. Generally, in a liquid crystal display device or the like equipped with a thin film transistor, an active region of silicon is formed on a glass substrate, a gate electrode is formed in the vicinity of the center of the active region via a gate insulating film, and then both sides of the gate electrode are formed. A thin film transistor is formed by introducing an n-type or p-type impurity into the active region by ion implantation to form a source / drain region.

【0003】図9は、従来の薄膜トランジスタの中でも
特にいわゆるNチャネル型トランジスタの上面図と上面
図X−Y方向の断面図である。
FIG. 9 is a top view of a so-called N-channel type transistor among conventional thin film transistors, and a top view and a cross-sectional view in the XY direction of the top view.

【0004】図9に示すように、絶縁性基板であるガラ
ス基板201の表面には、ガラス基板201からの不純
物の拡散を防止するためのシリコン酸化膜からなるアン
ダーコート202が形成された上に、半導体薄膜として
のシリコン膜203が形成されて薄膜トランジスタが配
設されている。この薄膜トランジスタは、シリコン膜2
03上に形成されたシリコン酸化膜からなるゲート絶縁
膜204と、ゲート絶縁膜204の上に形成された高融
点金属であるクロム(Cr)からなるゲート電極205
と、シリコン膜203の両側の領域にN型不純物を高濃
度で導入してなるソース・ドレイン領域206とで構成
されている。なお、ソース・ドレイン領域206および
ゲート電極205にはコンタクト窓208を介してアル
ミ(Al)よりなる配線207が形成されている。
As shown in FIG. 9, an undercoat 202 made of a silicon oxide film for preventing diffusion of impurities from the glass substrate 201 is formed on a surface of a glass substrate 201 which is an insulating substrate. A silicon film 203 as a semiconductor thin film is formed, and a thin film transistor is provided. This thin film transistor is a silicon film 2
03, a gate insulating film 204 made of a silicon oxide film, and a gate electrode 205 made of chromium (Cr), which is a refractory metal, formed on the gate insulating film 204.
And a source / drain region 206 in which N-type impurities are introduced at a high concentration into the regions on both sides of the silicon film 203. A wiring 207 made of aluminum (Al) is formed in the source / drain region 206 and the gate electrode 205 via a contact window 208.

【0005】ここで、シリコン膜203は、ガラス基板
201上にCVD法により堆積された非晶質シリコンま
たは多結晶シリコンである。CVD法によりシリコン薄
膜を形成する場合、そのシリコン薄膜を単結晶化するこ
とは非常に困難なため、一般に非晶質または多結晶とな
る。また、近年開発が進められている高温多結晶シリコ
ン膜や低温多結晶シリコン膜も、非晶質シリコンを堆積
した後高温の熱処理やレーザー照射によるシリコン膜の
みの加熱により非晶質シリコンを多結晶化するにとどま
り、単結晶化することはできていない。このような非晶
質シリコン膜や多結晶シリコン膜では、シリコン原子が
規則的に配列していないために歪が存在する他その結合
手の不一致などによる多くの結晶欠陥を内在している。
Here, the silicon film 203 is amorphous silicon or polycrystalline silicon deposited on the glass substrate 201 by the CVD method. When a silicon thin film is formed by a CVD method, it is very difficult to monocrystallize the silicon thin film, so that the silicon thin film is generally amorphous or polycrystalline. In addition, high-temperature polycrystalline silicon films and low-temperature polycrystalline silicon films, which are being developed in recent years, can also be formed by depositing amorphous silicon and then heating the silicon film only by high-temperature heat treatment or laser irradiation. However, single crystallization has not been achieved. In such an amorphous silicon film or a polycrystalline silicon film, distortion is present because silicon atoms are not regularly arranged, and also many crystal defects due to mismatch of bonding hands are present.

【0006】これらの膜中の結晶欠陥により、薄膜トラ
ンジスタがONの際に非晶質シリコン膜や多結晶シリコ
ン膜中に流れる電子(または正孔)の移動が妨げられ、
ON電流の低下を招くという課題を有している。
[0006] The crystal defects in these films hinder the movement of electrons (or holes) flowing in the amorphous silicon film or the polycrystalline silicon film when the thin film transistor is turned on.
There is a problem that the ON current is reduced.

【0007】そこで、従来の薄膜トランジスタの製造方
法においては、非晶質シリコン膜や多結晶シリコン膜を
堆積した後、600℃以上の高温の熱処理を行って欠陥
の低減を図り結晶性を向上させる方法や、300℃〜4
00℃の条件で水素ガスを用いたプラズマに曝してシリ
コン原子の未結合手(以下、ダングリングボンドと記
す)に水素を結合させる(以下、水素化処理と記す)な
どして欠陥の電気的中性化を図り特性の向上を行ってい
る。
Therefore, in a conventional method of manufacturing a thin film transistor, a method of depositing an amorphous silicon film or a polycrystalline silicon film and then performing a heat treatment at a high temperature of 600 ° C. or more to reduce defects and improve crystallinity. Or 300 ℃ ~ 4
The wafer is exposed to plasma using hydrogen gas under the condition of 00 ° C. to bond hydrogen to dangling bonds (hereinafter, referred to as dangling bonds) of silicon atoms (hereinafter, referred to as hydrogenation treatment), thereby electrically insulating defects. It is neutralized and its characteristics are improved.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述の
薄膜トランジスタの製造方法においては、以下のような
問題があった。
However, the above-described method of manufacturing a thin film transistor has the following problems.

【0009】まず、600℃以上の高温の熱処理を行っ
て欠陥の低減を図る方法では、シリコン原子を熱的に誘
起してシリコン原子が移動・結晶化することによって欠
陥の低減を図るものであるが、それを効率的に行うため
には、実際には1000℃以上の高温が必要である。そ
のため、絶縁性基板としては1000℃以上の高温に耐
えられる石英基板が必要となる。石英基板を用いること
により、一般のガラス基板にくらべて基板単価が格段に
高くなることや基板サイズの大型化に支障をきたすとい
う課題が残る。また、1000℃以上の高温にしてもシ
リコン膜は結晶方位の乱雑さから単結晶は得られず、多
結晶シリコン膜となりダングリングボンド等の欠陥が残
ることや、高温状態ではダングリングボンドに結合して
いた水素原子が離脱してしまうために、熱処理後の水素
化処理が必要となる。
First, in the method of reducing defects by performing a heat treatment at a high temperature of 600 ° C. or higher, defects are reduced by thermally inducing silicon atoms to move and crystallize the silicon atoms. However, in order to perform it efficiently, a high temperature of 1000 ° C. or more is actually required. Therefore, a quartz substrate that can withstand a high temperature of 1000 ° C. or higher is required as the insulating substrate. By using a quartz substrate, there remains a problem that the unit cost of the substrate is significantly higher than that of a general glass substrate, and that the size of the substrate is hindered. Even at a high temperature of 1000 ° C. or more, a single crystal cannot be obtained from the silicon film due to disorder of the crystal orientation, and the silicon film becomes a polycrystalline silicon film, and defects such as dangling bonds remain. Hydrogen treatment is required after the heat treatment because the hydrogen atoms that have been eliminated are released.

【0010】次に、300℃〜400℃の条件での水素
化処理では、シリコン原子を300℃〜400℃に誘起
することでダングリングボンドを活性化し、活性化され
たダングリングボンドに水素原子を結合して中性化を図
るが、300℃〜400℃に誘起することによりシリコ
ン原子と水素原子の結合部も活性化されるために水素原
子の離脱もおこる。よって、従来の水素化処理では、所
定の温度での水素原子の結合と離脱の平衡状態が成り立
ち、水素原子の結合割合を高めて欠陥の低減を図るには
限界があった。また、水素化の最適温度は実験的に決め
る必要があるが、シリコン膜中に含まれる複数の結晶欠
陥にそれぞれ対応した温度での処理ができないという課
題が残されていた。
Next, in the hydrogenation treatment under the condition of 300 ° C. to 400 ° C., dangling bonds are activated by inducing silicon atoms at 300 ° C. to 400 ° C., and hydrogen atoms are added to the activated dangling bonds. Are bonded to neutralize, but the induction between 300 ° C. and 400 ° C. also activates the bond between the silicon atom and the hydrogen atom, so that the hydrogen atom is also separated. Therefore, in the conventional hydrogenation treatment, an equilibrium state of bonding and desorption of hydrogen atoms at a predetermined temperature is established, and there is a limit to reducing the defects by increasing the bonding ratio of hydrogen atoms. Further, the optimum temperature for hydrogenation needs to be determined experimentally, but there remains a problem that it is not possible to perform processing at a temperature corresponding to each of a plurality of crystal defects contained in the silicon film.

【0011】本発明は斯かる点に鑑みてなされたもので
あり、薄膜トランジスタのシリコン膜の結晶欠陥を低減
し、トランジスタのON電流を増大させる薄膜トランジ
スタの製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a thin film transistor that reduces crystal defects in a silicon film of the thin film transistor and increases the ON current of the transistor.

【0012】[0012]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上にシリコン膜を形成する工程と、500℃以上に
加熱する工程と、水素ガスを含む混合ガスにより水素ラ
ジカル処理を行いながら250℃以下に冷却する工程を
設けたものである。絶縁性基板上にシリコン膜を形成し
た後500℃以上に加熱することにより、シリコン膜表
面及び膜中に吸着された水分または水酸基を除去すると
ともに、シリコン膜の結晶欠陥を改善することができ
る。次に、500℃以上の温度から水素ガスを含む混合
ガスにより水素ラジカル処理を行いながら250℃以下
に冷却することにより、冷却過程でシリコン膜中の結晶
欠陥に最適な水素化温度を通過するため、最も効率的に
水素化を行うことができ薄膜トランジスタのON電流増
大を図ることができる。
In order to achieve the above object, a method for manufacturing a thin film transistor according to the present invention comprises a step of forming a silicon film on an insulating substrate, a step of heating to 500 ° C. or more, A step of cooling to 250 ° C. or less while performing a hydrogen radical treatment with a mixed gas containing a gas is provided. By forming a silicon film on an insulating substrate and then heating it to 500 ° C. or higher, moisture or hydroxyl groups adsorbed on the surface of the silicon film and in the film can be removed, and crystal defects of the silicon film can be improved. Next, by cooling to a temperature of 250 ° C. or less while performing a hydrogen radical treatment with a mixed gas containing a hydrogen gas from a temperature of 500 ° C. or more, the hydrogen gas passes through an optimal hydrogenation temperature for crystal defects in the silicon film in the cooling process. Thus, hydrogenation can be performed most efficiently, and the ON current of the thin film transistor can be increased.

【0013】また本発明は、絶縁性基板上にシリコン膜
を形成する工程と、500℃以上に加熱する工程と、酸
素ガスにより酸素ラジカル処理を行いながら250℃以
下に冷却する工程を設けたものである。500℃以上に
加熱することにより、シリコン膜表面及び膜中に吸着さ
れた水分または水酸基を除去するとともに、シリコン膜
の結晶欠陥を改善することができる。さらに、酸素ガス
により酸素ラジカル処理を行うことにより、ダングリン
グボンドに酸素原子を結合することで中性化を図ること
が可能で、500℃以上の温度から酸素ガスにより酸素
ラジカル処理を行いながら250℃以下に冷却すること
により、冷却過程でシリコン膜中の結晶欠陥に最適な酸
素化温度を通過するため、最も効率的に酸素化を行うこ
とができトランジスタのON電流増大を図ることができ
る。また、酸素原子によりダングリングボンドを終端す
る場合、シリコンと酸素の結合エネルギーはシリコンと
水素の結合エネルギーよりも大きいことから、一度結合
した酸素原子は離脱しにくく、トランジスタ動作を行っ
た際にシリコン膜中に流れる電子(または正孔)の衝突
により脱離しにくくなり、トランジスタの信頼性を向上
させることができる。また、シリコンが酸化されること
により微小領域での余剰のシリコンが生成され、その余
剰シリコンが移動してシリコンによるシリコン膜中の欠
陥の終端も行われ、膜中の欠陥をいっそう低減すること
ができる。
The present invention further comprises a step of forming a silicon film on an insulating substrate, a step of heating to 500 ° C. or more, and a step of cooling to 250 ° C. or less while performing oxygen radical treatment with oxygen gas. It is. By heating to 500 ° C. or higher, moisture or hydroxyl groups adsorbed on the surface of the silicon film and in the film can be removed, and crystal defects of the silicon film can be improved. Further, by performing oxygen radical treatment with oxygen gas, it is possible to achieve neutralization by bonding oxygen atoms to dangling bonds. By cooling to a temperature lower than or equal to ° C., an oxygenation temperature optimal for crystal defects in the silicon film is passed during the cooling process, so that oxygenation can be performed most efficiently, and the ON current of the transistor can be increased. When a dangling bond is terminated by an oxygen atom, the bonding energy of silicon and oxygen is larger than the bonding energy of silicon and hydrogen. Electrons (or holes) flowing in the film are less likely to be desorbed due to collision, and the reliability of the transistor can be improved. In addition, excess silicon in a minute region is generated by oxidation of silicon, and the excess silicon moves to terminate defects in the silicon film due to silicon, thereby further reducing defects in the film. it can.

【0014】ここで500℃以上に加熱する工程は、
0.01pa以下の圧力中で加熱することがさらに好ま
しい。500℃以上に加熱する際、0.01pa以下の
圧力とすることにより、シリコン膜表面及び膜中に吸着
された水分または水酸基を除去する効果を高めることが
できる。
Here, the step of heating to 500 ° C. or higher comprises:
It is more preferable to heat at a pressure of 0.01 pa or less. When heating to 500 ° C. or higher, by setting the pressure to 0.01 pa or lower, the effect of removing moisture or hydroxyl groups adsorbed on the surface of the silicon film and in the film can be enhanced.

【0015】また500℃以上に加熱する工程は、1p
a以下の圧力の窒素または不活性ガス流中で加熱するこ
ともできる。1pa以下の圧力の窒素または不活性ガス
流中で500℃以上に加熱することにより、ガスの流れ
によりシリコン膜表面から離脱した水分または水酸基を
シリコン膜表面から取り除くことができるため、シリコ
ン膜表面の水分または水酸基の分圧を低減でき、水分ま
たは水酸基を除去する効果を高めることができる。
Further, the step of heating to 500 ° C. or more comprises 1 p
Heating can also be carried out in a nitrogen or inert gas stream at a pressure below a. By heating to 500 ° C. or higher in a flow of nitrogen or an inert gas at a pressure of 1 pa or less, water or hydroxyl groups released from the surface of the silicon film by the flow of gas can be removed from the surface of the silicon film. The partial pressure of water or a hydroxyl group can be reduced, and the effect of removing water or a hydroxyl group can be enhanced.

【0016】また500℃以上に加熱する工程は、ハロ
ゲンランプ等を用いたRTA法によりシリコン膜を80
0℃以上の温度に10秒以下の時間加熱した後、600
℃以下まで急冷することもできる。800℃以上に加熱
することによりシリコン膜中の結晶欠陥の低減を図るこ
とができ、ハロゲンランプ等を用いたRTA法によりシ
リコン膜を加熱することにより、シリコン膜のみが加熱
され基板はシリコン膜からの熱伝導により温まるだけで
あるため、軟化点が600℃以下のガラス基板を用いて
もシリコン膜の高温熱処理が可能となる。また、800
℃以上の加熱を10秒以下にし600℃以下まで急冷す
ることにより、絶縁基板全体が昇温し変形することを防
げる。
In the step of heating to 500 ° C. or more, the silicon film is formed by an RTA method using a halogen lamp or the like.
After heating to a temperature of 0 ° C. or more for a time of 10 seconds or less,
It can be quenched to below ℃. By heating to 800 ° C. or higher, crystal defects in the silicon film can be reduced. By heating the silicon film by the RTA method using a halogen lamp or the like, only the silicon film is heated and the substrate is removed from the silicon film. , The silicon film can be subjected to high-temperature heat treatment even when a glass substrate having a softening point of 600 ° C. or lower is used. Also, 800
By heating at 10 ° C. or more for 10 seconds or less and rapidly cooling to 600 ° C. or less, the entire insulating substrate can be prevented from being heated and deformed.

【0017】またRTA法により800℃以上に加熱さ
れる領域は絶縁基板の表面近傍およびシリコン膜近傍の
みとすることがさらに好ましい。800℃以上に加熱さ
れる領域を絶縁基板の表面近傍およびシリコン膜近傍の
みとすることにより絶縁基板全体が昇温して変形するこ
とを防げる。
It is more preferable that the region heated to 800 ° C. or higher by the RTA method is only near the surface of the insulating substrate and near the silicon film. By setting the region heated to 800 ° C. or more only near the surface of the insulating substrate and near the silicon film, it is possible to prevent the entire insulating substrate from being heated and deformed.

【0018】また500℃以上に加熱する工程は、65
0℃以上に保持される時間が5分以内であることがこの
ましい。500℃以上に加熱する工程は、650℃以上
に保持される時間が5分以内であることにより、絶縁基
板が熱収縮する量を最小限にすることができる。
In addition, the step of heating to 500 ° C. or more
It is preferable that the time maintained at 0 ° C. or higher is within 5 minutes. In the step of heating at 500 ° C. or higher, the amount of heat shrinkage of the insulating substrate can be minimized by keeping the temperature at 650 ° C. or higher within 5 minutes.

【0019】また水素ラジカル処理を行う工程は、処理
室に水素ガスを含む混合ガスを導入して高周波電力等を
印加してプラズマを発生させ、プラズマにシリコン膜を
形成した絶縁性基板を曝す構成とすることができる。水
素ガスプラズマにシリコン膜を形成した絶縁性基板を曝
すことにより、プラズマ中では水素ガスが分解された活
性な水素ラジカル状態で存在するため、シリコンのダン
グリングボンドとの結合が容易となり、水素化の効果を
向上することができる。また、高周波電力印加による水
素ラジカル生成は非常に容易であるため、大型基板に対
応した水素化の実現を図ることができる。
In the step of performing the hydrogen radical treatment, a mixed gas containing a hydrogen gas is introduced into a processing chamber, high-frequency power or the like is applied to generate plasma, and the insulating substrate on which the silicon film is formed is exposed to the plasma. It can be. By exposing the insulating substrate on which the silicon film is formed to the hydrogen gas plasma, the hydrogen gas is present in a state of active hydrogen radicals which are decomposed in the plasma, so that the bonding with the dangling bond of silicon becomes easy, and hydrogenation is performed. The effect of can be improved. Further, since hydrogen radical generation by application of high-frequency power is very easy, hydrogenation corresponding to a large substrate can be realized.

【0020】また酸素ラジカル処理を行う工程は、処理
室に酸素ガスを導入して高周波電力等を印加してプラズ
マを発生させ、プラズマにシリコン膜を形成した絶縁性
基板を曝す構成とすることができる。酸素ガスプラズマ
にシリコン膜を形成した絶縁性基板を曝すことにより、
プラズマ中では酸素ガスが分解された活性な酸素ラジカ
ル状態で存在するため、シリコンのダングリングボンド
との結合が容易となり、酸素化の効果を向上することが
できる。また、高周波電力印加による酸素ラジカル生成
は非常に容易であるため、大型基板に対応した酸素化の
実現を図ることができる。
In the step of performing the oxygen radical treatment, a structure may be employed in which an oxygen gas is introduced into a treatment chamber, high-frequency power or the like is applied to generate plasma, and the insulating substrate on which the silicon film is formed is exposed to the plasma. it can. By exposing the insulating substrate with the silicon film to oxygen gas plasma,
Since oxygen gas exists in a state of active oxygen radicals in which plasma is decomposed in plasma, bonding with silicon dangling bonds is facilitated, and the effect of oxygenation can be improved. Further, since oxygen radical generation by application of high-frequency power is very easy, oxygenation corresponding to a large substrate can be realized.

【0021】またラジカル処理を行いながら250℃以
下に冷却する工程は、10℃/分以下の速度で降温する
ことが好ましい。ラジカル処理を行いながら10℃/分
以下の速度で降温することにより、シリコン膜が水素化
または酸素化の最適温度近傍に滞在する時間を十分にと
ることができ、水素化または酸素化割合を高めることが
できる。
In the step of cooling to 250 ° C. or less while performing the radical treatment, it is preferable to lower the temperature at a rate of 10 ° C./min or less. By lowering the temperature at a rate of 10 ° C./min or less while performing the radical treatment, a sufficient time for the silicon film to stay near the optimum temperature for hydrogenation or oxygenation can be sufficiently provided, and the rate of hydrogenation or oxygenation can be increased. be able to.

【0022】またラジカル処理を行いながら250℃以
下に冷却する工程は、5℃/分以下の速度で降温するこ
とがさらに好ましい。5℃/分以下の速度で降温するこ
とにより、いっそう水素化または酸素化割合を高めるこ
とができる。
In the step of cooling to 250 ° C. or lower while performing the radical treatment, it is more preferable to lower the temperature at a rate of 5 ° C./min or lower. By lowering the temperature at a rate of 5 ° C./min or less, the rate of hydrogenation or oxygenation can be further increased.

【0023】また500℃以上に加熱する工程とラジカ
ル処理を行いながら250℃以下に冷却する工程は、ラ
ジカル処理状態に基板を曝したまま、絶縁性基板の加熱
領域を移動させることにより500℃以上の加熱を行っ
た後250℃以下に冷却することができる。ラジカル処
理状態に基板を曝したまま、絶縁性基板の加熱領域を移
動させることにより500℃以上の加熱を行った後25
0℃以下に冷却する構成により、シリコン膜は常時ラジ
カルに曝された状態であり、加熱された領域ではシリコ
ン膜表面及び膜中に吸着された水分または水酸基が脱離
・除去され、加熱終了の次の瞬間より冷却が始まるため
に冷却中にラジカル処理の最適温度を通過する際に水素
化や酸素化が行われる。このように部分的に加熱するこ
とで、大型基板の処理を容易にすることができる。
The step of heating to 500 ° C. or more and the step of cooling to 250 ° C. or less while performing the radical treatment are performed by moving the heating region of the insulating substrate while the substrate is exposed to the radical treatment state. And then cooled to 250 ° C. or less. After heating the substrate at a temperature of 500 ° C. or more by moving the heating region of the insulating substrate while exposing the substrate to the radical processing state,
By cooling to 0 ° C. or less, the silicon film is always exposed to radicals. In the heated region, moisture or hydroxyl groups adsorbed on the surface and in the silicon film are desorbed / removed. Since the cooling starts from the next moment, hydrogenation or oxygenation is performed when the temperature passes the optimum temperature of the radical treatment during the cooling. Such partial heating can facilitate processing of a large substrate.

【0024】また500℃以上に加熱する工程は、ゲー
ト絶縁膜を形成した後であることが好ましい。ゲート絶
縁膜を形成した後に500℃以上に加熱することによ
り、シリコン膜とゲート絶縁膜界面の欠陥を低減するこ
とや、ゲート絶縁膜の膜質改善を同時に行うことがで
き、薄膜トランジスタのいっそうのON電流増大を図る
ことができる。
It is preferable that the step of heating to 500 ° C. or higher is after the gate insulating film is formed. By heating to 500 ° C. or higher after forming the gate insulating film, defects at the interface between the silicon film and the gate insulating film can be reduced, and the film quality of the gate insulating film can be improved at the same time. Increase can be achieved.

【0025】また500℃以上に加熱する工程は、薄膜
トランジスタのソース・ドレイン領域の不純物導入を行
った後であることが好ましい。薄膜トランジスタのソー
ス・ドレイン領域の不純物導入を行った後に500℃以
上に加熱することにより、熱処理により同時に不純物の
活性化を行うことができる。
It is preferable that the step of heating to 500 ° C. or higher is performed after introducing impurities into the source / drain regions of the thin film transistor. By heating the source / drain region of the thin film transistor to 500 ° C. or higher after introducing the impurity into the source / drain region, the impurity can be simultaneously activated by heat treatment.

【0026】また500℃以上に加熱する工程は、層間
絶縁膜を形成した後であることが好ましい。層間絶縁膜
を形成した後に500℃以上に加熱することにより、ゲ
ート絶縁膜と層間絶縁膜の膜質改善とソース・ドレイン
の不純物活性化を同時に行うことができる。
Preferably, the step of heating to 500 ° C. or higher is after forming the interlayer insulating film. By heating to 500 ° C. or higher after the formation of the interlayer insulating film, it is possible to simultaneously improve the film quality of the gate insulating film and the interlayer insulating film and activate the source / drain impurities.

【0027】またシリコン膜は、CVD法により堆積し
た非晶質シリコンまたは多結晶シリコンであることが好
ましい。
The silicon film is preferably amorphous silicon or polycrystalline silicon deposited by the CVD method.

【0028】またシリコン膜は、CVD法により堆積し
た非晶質シリコンをエキシマレザーにより加熱し多結晶
シリコン化した低温多結晶シリコンであることが好まし
い。
The silicon film is preferably low-temperature polycrystalline silicon obtained by heating amorphous silicon deposited by a CVD method with excimer laser to form polycrystalline silicon.

【0029】また本発明の表示装置は、上記した薄膜ト
ランジスタの製造方法によって製造された薄膜トランジ
スタを画素駆動素子として用いる構成としたものであ
る。ON電流の高い薄膜トランジスタを用いることによ
り表示装置において高速の画素駆動を可能にすることが
できる。また、トランジスタのON電流増大を図ること
ができる。
Further, the display device of the present invention is configured so that the thin film transistor manufactured by the above-described method for manufacturing a thin film transistor is used as a pixel driving element. By using a thin film transistor with a high ON current, high-speed pixel driving can be performed in a display device. Further, the ON current of the transistor can be increased.

【0030】[0030]

【発明の実施の形態】以下、本発明の薄膜トランジスタ
の製造方法および表示装置の実施形態について、図面を
参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a method for manufacturing a thin film transistor and a display device according to the present invention will be described below with reference to the drawings.

【0031】(第1の実施形態)本発明の第1の実施形
態に係る薄膜トランジスタの製造方法について、図1を
参照しながら説明する。図1a〜図1jは、Nチャネル
型薄膜トランジスタの製造工程における構造の変化を示
す断面図である。
(First Embodiment) A method for manufacturing a thin film transistor according to a first embodiment of the present invention will be described with reference to FIG. FIGS. 1A to 1J are cross-sectional views showing a change in structure in a manufacturing process of an N-channel thin film transistor.

【0032】まず、図1aに示す絶縁体基板としてのガ
ラス基板1上に、ガラス基板1からの不純物拡散の防止
と、活性領域の半導体薄膜であるシリコン膜3下面の界
面欠陥防止のためにシリコン酸化膜からなるアンダーコ
ート2と、シリコン膜3を形成する。ここで、シリコン
膜3は、非晶質シリコン膜であっても良いし、多結晶シ
リコン膜であっても良く、さらに、多結晶シリコン膜は
非晶質シリコン膜を高温熱処理(電気炉やレーザーによ
るアニール)して作製したものであっても良い。とく
に、CVD(Chemical Vapor Deposition)法やプラズ
マアシストCVD法により堆積した非晶質シリコン、あ
るいはそれをエキシマレーザーにより加熱して多結晶シ
リコン化したものを用いれば低温処理で準備できるとい
う効果がある。
First, silicon is deposited on a glass substrate 1 as an insulator substrate shown in FIG. 1A to prevent diffusion of impurities from the glass substrate 1 and to prevent interface defects on the lower surface of the silicon film 3 which is a semiconductor thin film in an active region. An undercoat 2 made of an oxide film and a silicon film 3 are formed. Here, the silicon film 3 may be an amorphous silicon film or a polycrystalline silicon film. Further, the polycrystalline silicon film is formed by heat-treating the amorphous silicon film at a high temperature (such as an electric furnace or a laser). Anneal). In particular, if amorphous silicon deposited by a CVD (Chemical Vapor Deposition) method or a plasma-assisted CVD method, or polycrystalline silicon heated by excimer laser is used, there is an effect that it can be prepared by low-temperature treatment.

【0033】次に、シリコンの活性領域を形成するため
のレジストパターン20を形成する(図1b)。
Next, a resist pattern 20 for forming an active region of silicon is formed (FIG. 1B).

【0034】次に、レジストパターン20をマスクとし
てシリコン膜3をエッチングした後レジストパターン2
0を除去し、シリコン酸化膜よりなるゲート絶縁膜4を
形成する(図1c)。
Next, after etching the silicon film 3 using the resist pattern 20 as a mask, the resist pattern 2
0 is removed to form a gate insulating film 4 made of a silicon oxide film (FIG. 1C).

【0035】次に、モリブデン・タングステン(Mo
W)膜よりなるゲート電極材料5’を堆積した後、ゲー
ト電極を形成する領域にレジストパターン21を形成す
る(図1d)。
Next, molybdenum tungsten (Mo)
W) After depositing a gate electrode material 5 'made of a film, a resist pattern 21 is formed in a region where a gate electrode is to be formed (FIG. 1d).

【0036】次に、レジストパターン21をマスクとし
てゲート電極材料5’をエッチングしてゲート電極5を
形成した後、N型不純物としてのリン(P)を低濃度でイ
オン注入して低濃度不純物領域6を形成する(図1
e)。この低濃度不純物領域6の一部はのちにLDD
(Lightly Doped Drain)領域6'として用いられる。
Next, after the gate electrode material 5 'is etched using the resist pattern 21 as a mask to form the gate electrode 5, phosphorus (P) as an N-type impurity is ion-implanted at a low concentration to form a low-concentration impurity region. 6 (FIG. 1)
e). Part of this low concentration impurity region 6 will be
(Lightly Doped Drain) Used as region 6 '.

【0037】次に、レジストパターン21を除去した
後、チャネル部(ゲート電極5の下部のシリコン膜)と
低濃度不純物領域のLDD部とすべき領域6'上にレジスト
パターン22を形成して、レジストパターン22をマス
クとしてN型不純物としてのリン(P)を高濃度でイオン
注入して高濃度不純物領域7を形成する(図1f)。
Next, after removing the resist pattern 21, a resist pattern 22 is formed on the channel portion (the silicon film below the gate electrode 5) and the region 6 'to be the LDD portion of the low concentration impurity region, Using the resist pattern 22 as a mask, phosphorus (P) as an N-type impurity is ion-implanted at a high concentration to form a high-concentration impurity region 7 (FIG. 1F).

【0038】次に、レジストパターン22を除去する
(図1g)。
Next, the resist pattern 22 is removed (FIG. 1g).

【0039】次に、シリコン酸化膜よりなる層間絶縁膜
8を形成する(図1h)。
Next, an interlayer insulating film 8 made of a silicon oxide film is formed (FIG. 1h).

【0040】次に、TFTのソース・ドレインである高濃
度不純物領域7と図示しないがゲート電極5の一部を開
口するコンタクト窓9を形成した(図1i)のち、配線
10を形成して薄膜トランジスタを形成する(図1
j)。
Next, after forming a high-concentration impurity region 7 serving as a source / drain of the TFT and a contact window 9 (not shown) which partially opens the gate electrode 5 (FIG. 1I), a wiring 10 is formed to form a thin film transistor. (Fig. 1
j).

【0041】また、図5は水素化処理装置の概略図であ
り、水素化処理は、図5に示すように容器51内に基板
58を配置し、ヒーター53により容器内温度を制御し
て昇温する。また、容器51内はバルブ57を開けるこ
とにより真空排気することができ、さらに、バルブ55
や56により、チャンバー52内に窒素ガスや水素ガス
を供給することができる。さらに、減圧下で水素ガスを
導入し、電極54に高周波電力を供給することにより水
素ガスのプラズマを発生させ水素ラジカルを生成し、水
素ラジカルを基板58に供給することでシリコン膜のダン
グリングボンドに水素原子を結合させるというものであ
る。
FIG. 5 is a schematic view of a hydrogenation apparatus. In the hydrogenation processing, a substrate 58 is placed in a container 51 as shown in FIG. Warm up. The interior of the container 51 can be evacuated by opening a valve 57.
By means of and 56, a nitrogen gas or a hydrogen gas can be supplied into the chamber 52. Further, a hydrogen gas is introduced under reduced pressure, a high-frequency power is supplied to the electrode 54 to generate a plasma of the hydrogen gas to generate hydrogen radicals, and the hydrogen radicals are supplied to the substrate 58 so that the dangling bond of the silicon film is formed. A hydrogen atom is bonded to

【0042】第1の実施形態の水素化処理を図1、図2、
図5を用いてさらに詳しく説明する。
The hydrogenation treatment of the first embodiment is shown in FIGS.
This will be described in more detail with reference to FIG.

【0043】図2は第1の実施形態に係る水素化処理の温
度と圧力とプラズマ発生の放電パワーの時間経過を説明
するための図であり、図2に示すように温度と圧力とプ
ラズマ発生の放電パワーを変化させることにより水素化
を行う。図5は第1の実施形態に係る水素化処理を行うた
めの水素化処理装置の概略図であり、具体的には、図1
aのシリコン膜3を形成した基板を水素化処理装置(図
5)内へ配置した後、ヒーター53により室温(25
℃)から10℃/分の昇温速度で525℃に加熱する。
同時に、バルブ57を開放して容器51およびチャンバ
ー52内を約0.02paの真空に排気する。
FIG. 2 is a diagram for explaining the lapse of time of the temperature and pressure of the hydrogenation treatment and the discharge power of plasma generation according to the first embodiment. As shown in FIG. Is changed by changing the discharge power. FIG. 5 is a schematic diagram of a hydrotreating apparatus for performing the hydrotreating according to the first embodiment. Specifically, FIG.
The substrate on which the silicon film 3 of FIG.
5) After being placed in the room, the temperature is adjusted to room temperature (25
(° C.) to 525 ° C. at a rate of 10 ° C./min.
At the same time, the valve 57 is opened to evacuate the vessel 51 and the chamber 52 to a vacuum of about 0.02 pa.

【0044】真空状態で約20分保持することによりシリ
コン膜表面および膜中の水分や水酸基を除去した後、バ
ルブ56を開放して(流量制御しながら)水素ガスをチ
ャンバー52内へ導入する。水素ガス流量と圧力が安定
した後電極54に高周波電力等の放電パワーを供給する
ことにより、チャンバー52内で水素プラズマを発生さ
せ水素ラジカルを生成する。
After holding the vacuum state for about 20 minutes to remove moisture and hydroxyl groups on the silicon film surface and in the film, the valve 56 is opened (while controlling the flow rate) to introduce hydrogen gas into the chamber 52. After the hydrogen gas flow rate and pressure are stabilized, a discharge power such as a high-frequency power is supplied to the electrode 54 to generate hydrogen plasma in the chamber 52 and generate hydrogen radicals.

【0045】次に、水素プラズマを維持しながらヒータ
ー53を制御し10℃/分以下好ましくは5℃/分以下
の速度で200℃以下まで降温する。この際、基板は水素
ラジカルを供給されながらゆっくりと冷却されるため、
欠陥に応じた温度での水素化が行われる。これにより、
効率的で高い水素化率を得ることができ、薄膜トランジ
スタのON電流増大を図ることができる。
Next, while maintaining the hydrogen plasma, the heater 53 is controlled to lower the temperature to 200 ° C. or less at a rate of 10 ° C./min or less, preferably 5 ° C./min or less. At this time, the substrate is slowly cooled while being supplied with hydrogen radicals.
Hydrogenation is performed at a temperature corresponding to the defect. This allows
An efficient and high hydrogenation rate can be obtained, and the ON current of the thin film transistor can be increased.

【0046】次に、放電パワーをOFFし、バルブ56
を閉めることにより水素ガス供給を止める。バルブ57
を閉じて真空排気を停止した後、バルブ55を開放する
ことで容器51およびチャンバー52内に窒素ガスを供
給して大気圧にする。
Next, the discharge power is turned off and the bulb 56 is turned off.
The hydrogen gas supply is stopped by closing. Valve 57
Is closed to stop the evacuation, and then the valve 55 is opened to supply nitrogen gas into the container 51 and the chamber 52 to make it atmospheric pressure.

【0047】最後に、基板58を取出して水素化処理を
終了する。
Finally, the substrate 58 is taken out and the hydrogenation process is completed.

【0048】なお、本実施形態では高温状態(525
℃)の約20分の保持は真空状態でガスを供給しない場合
を説明したが、これにかえて、窒素ガスや不活性ガスを
供給しながら1pa以下の圧力で高温状態を保持するこ
とも可能である。その場合には、ガスの流れによりシリ
コン膜表面から離脱した水分または水酸基をシリコン膜
表面から取り除くことができるため、シリコン膜表面の
水分または水酸基の分圧を低減でき、水分または水酸基
を除去する効果を高めることができる。
In this embodiment, in the high temperature state (525)
(° C) for about 20 minutes has been described in the case where the gas is not supplied in a vacuum state. Alternatively, it is also possible to maintain the high temperature state at a pressure of 1 pa or less while supplying a nitrogen gas or an inert gas. It is. In that case, since the water or hydroxyl groups released from the silicon film surface by the flow of gas can be removed from the silicon film surface, the partial pressure of water or hydroxyl groups on the silicon film surface can be reduced, and the effect of removing water or hydroxyl groups can be obtained. Can be increased.

【0049】(第2の実施形態)図3は、本発明の第2
の実施形態に係る水素化処理の温度と圧力とプラズマ発
生の放電パワーの時間経過を説明するための図である。
第2の実施形態においては、第1の実施形態で説明した
図2とほぼ同様の水素化処理を行うが、高温状態(52
5℃)での保持の間、圧力を0.01pa以下の高真空
状態にすることにより、シリコン膜表面及び膜中に吸着
された水分または水酸基脱離効果を高めることができ、
その後の水素プラズマに曝す工程での水素処理化率を高
めることができる。
(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
It is a figure for explaining temperature and pressure of hydrogenation processing concerning the embodiment, and passage of time of discharge power of plasma generation.
In the second embodiment, the same hydrogenation treatment as in FIG. 2 described in the first embodiment is performed, but the high-temperature state (52
During the holding at 5 ° C.), by setting the pressure to a high vacuum state of 0.01 pa or less, the moisture or hydroxyl group desorbing effect on the silicon film surface and in the film can be enhanced,
The rate of hydrogen treatment in the subsequent step of exposing to hydrogen plasma can be increased.

【0050】(第3の実施形態)図4は本発明の第3の
実施形態に係る水素化処理の温度と圧力とプラズマ発生
の放電パワーの時間経過を説明するための図であり、図
6は、第3の実施形態に係る水素化処理を行うための水
素化処理装置の概略図である。具体的には、図1aのシ
リコン膜3を形成した基板60を水素化処理装置(図
6)のロードロック室61内の加熱ヒーター65上へ配
置した後、加熱ヒーター65により室温(25℃)から
10℃/分の昇温速度で525℃に加熱する。同時に、
バルブ81を開放してロードロック室61内を真空に排
気する。次に、ゲートバルブ72を開いて移載手段(図
示せず)により基板60をランプ加熱室62へ移動した
後、上面ランプ66及び下面ランプ67により基板60
を急速に加熱し825℃まで昇温する。これをRTA(Rap
id Thermal Annealing)法という。しかる後上面ランプ
66及び下面ランプ67をOFFして急冷する。なお、こ
の時、ハロゲンランプ等のより短波長の光源を用いるこ
とにより、ランプのエネルギーは透明の絶縁基板1やア
ンダーコート2でほとんど吸収されなく、シリコン膜3
での吸収が多いため、ほぼシリコン膜3のみを効率良く
加熱することが可能となる。また、ランプを用いること
により800℃以上の加熱を行う際でも、急加熱と後急冷
が容易で、基板温度が650℃以上になる時間を5分以内に
することができ、加熱されることによる基板収縮を防ぐ
ことができる。シリコン膜3を800℃以上の高温にする
ことでシリコンの欠陥回復と同時に、シリコン膜3中の
水素や酸素をほぼ完全に排出することができる。次に、
基板60をプラズマ室63に移動する。プラズマ室63
内では基板60は図6中の左から右へ順次移動し、複数の
ヒーター69により所望の温度に保たれる。また、プラ
ズマ室63内では水素ガスを供給しながら排気バルブ8
3と84により圧力を制御して、ガス板68に高周波電
力を印加することでプラズマを生成し、基板60の水素
化処理を行う。ここで、複数のヒーター69は基板が移
動するにつれて基板温度が順次下がるように設定するこ
とで、基板を徐冷しながら水素プラズマに曝すことがで
きる。ここで、本実施形態では、水素プラズマに曝す前
の工程で前述の実施形態よりも高温状態にしていること
により、シリコン膜3中の水素や酸素の量は前述の実施
形態よりも少なくなっているため水素との結合がより活
発に行われ水素化の効率を格段に高めることができる。
(Third Embodiment) FIG. 4 is a diagram for explaining the lapse of time of the temperature and pressure of the hydrogenation treatment and the discharge power of plasma generation according to a third embodiment of the present invention. FIG. 5 is a schematic diagram of a hydrotreating apparatus for performing a hydrotreating process according to a third embodiment. Specifically, after the substrate 60 on which the silicon film 3 of FIG. 1a is formed is placed on the heater 65 in the load lock chamber 61 of the hydrogenation apparatus (FIG. 6), the heater 65 turns the room temperature (25 ° C.). To 525 ° C. at a rate of 10 ° C./min. at the same time,
The valve 81 is opened to evacuate the load lock chamber 61 to a vacuum. Next, after the gate valve 72 is opened and the substrate 60 is moved to the lamp heating chamber 62 by the transfer means (not shown), the substrate 60 is moved by the upper lamp 66 and the lower lamp 67.
Is heated rapidly to 825 ° C. This is called RTA (Rap
id Thermal Annealing) method. Thereafter, the upper lamp 66 and the lower lamp 67 are turned off to rapidly cool. At this time, by using a light source having a shorter wavelength such as a halogen lamp, the energy of the lamp is hardly absorbed by the transparent insulating substrate 1 or the undercoat 2 and the silicon film 3
, It is possible to heat almost only the silicon film 3 efficiently. In addition, even when heating at 800 ° C. or more by using a lamp, rapid heating and post-quenching are easy, and the time at which the substrate temperature becomes 650 ° C. or more can be set within 5 minutes, and heating is performed. Substrate shrinkage can be prevented. By setting the temperature of the silicon film 3 to a high temperature of 800 ° C. or more, hydrogen and oxygen in the silicon film 3 can be almost completely discharged simultaneously with the recovery of silicon defects. next,
The substrate 60 is moved to the plasma chamber 63. Plasma chamber 63
Inside, the substrate 60 moves sequentially from left to right in FIG. 6, and is maintained at a desired temperature by a plurality of heaters 69. In the plasma chamber 63, the exhaust valve 8 is supplied while supplying hydrogen gas.
By controlling the pressure by 3 and 84 and applying high-frequency power to the gas plate 68 to generate plasma, the substrate 60 is subjected to a hydrogenation treatment. Here, by setting the plurality of heaters 69 so that the substrate temperature sequentially decreases as the substrate moves, it is possible to expose the substrate to hydrogen plasma while gradually cooling the substrate. Here, in this embodiment, since the temperature before the exposure to the hydrogen plasma is higher than that in the above-described embodiment, the amounts of hydrogen and oxygen in the silicon film 3 are smaller than those in the above-described embodiment. Therefore, the bonding with hydrogen is more actively performed, and the efficiency of hydrogenation can be significantly increased.

【0051】プラズマ室63内で水素プラズマに曝され
ながら200℃以下に冷却された基板60は、アンロード
ロック室64に移載された後窒素により大気圧に戻され
て取出される。ここで、ゲートバルブ71〜75の動作
に付いては記述しなかったが、基板の移動に際して必要
に応じて開閉されることは言うまでもない。また、プラ
ズマ室63内では基板60は10℃/分以下好ましくは
5℃/分以下の冷却速度で徐冷されることにより、安定
した水素化処理を行うことが可能となる。また、ランプ
による高温加熱ではシリコン膜3が800℃以上になる
時間を10秒以下にすることにより、シリコン膜3から
の熱伝導で基板全体が高温になって収縮等の変形が生ず
ることを防ぐことができる。
The substrate 60 cooled to 200 ° C. or lower while being exposed to the hydrogen plasma in the plasma chamber 63 is transferred to the unload lock chamber 64 and then returned to the atmospheric pressure by nitrogen and taken out. Here, the operation of the gate valves 71 to 75 is not described, but it goes without saying that the gate valves 71 to 75 are opened and closed as necessary when the substrate is moved. In the plasma chamber 63, the substrate 60 is gradually cooled at a cooling rate of 10 ° C./min or less, preferably 5 ° C./min or less, so that a stable hydrogenation treatment can be performed. In addition, by heating the silicon film 3 at a temperature of 800 ° C. or more to 10 seconds or less in high-temperature heating by a lamp, heat conduction from the silicon film 3 prevents the entire substrate from becoming hot and causing deformation such as shrinkage. be able to.

【0052】(第4の実施形態)図7は、本発明の第4
の実施形態に係る水素化処理を行うための水素化処理装
置の概略図である。具体的には、図1aのシリコン膜3
を形成した基板60を水素化処理装置(図7)のロード
ロック室61内の加熱ヒーター65へ配置した後、加熱
ヒーター65により室温(25℃)から10℃/分の昇
温速度で525℃に加熱する。同時に、バルブ81を開
放してロードロック室61内を真空に排気する。次に、
ゲートバルブ72を開いて(図示しない移載手段によ
り)基板60をプラズマ室92へ移動した後、次に、基
板60をプラズマ室92に移動する。プラズマ室92内
では基板60は図7中の左から右へ順次移動し、複数のヒ
ーター69により所望の温度に保たれる。基板60が移
動する際下面ランプ90により基板60は部分的に急速
に加熱され825℃まで昇温される(RTA法)。しかる
後基板60移動に伴ってランプ90による加熱領域から
外れることにより急冷され、ランプ部90に隣接するヒ
ーター93の設定温度である600℃以下まで急冷され
る。なお、この時、ランプ90はハロゲンランプ等のよ
り短波長の光源を用いることにより、ランプのエネルギ
ーは透明の絶縁基板1やアンダーコート2でほとんど吸
収されることなくシリコン膜3に達し、ほぼシリコン膜
3のみを効率良く加熱することが可能となる。また、基
板60の移動速度を調節することにより、基板温度が65
0℃以上になる時間を5分以内にすることができ、加熱さ
れることによる基板収縮を防ぐことができる。シリコン
膜3を800℃以上の高温にすることでシリコンの欠陥回
復と同時に、シリコン膜3中の水素や酸素をほぼ完全に
排出することができる。また、プラズマ室92内では加
熱と同時に、水素ガスを供給しながら排気バルブ82〜
84により圧力を制御して、ガス板91に高周波電力を
印加することでプラズマを生成し、基板60の水素化処
理を行う。ここで、複数のヒーター69は基板が移動す
るにつれて基板温度が順次下がるように設定すること
で、基板を徐冷しながら水素プラズマに曝すことができ
る。プラズマ室92内で水素プラズマに曝されながら20
0℃以下に冷却された基板60は、アンロードロック室
64に移載された後窒素により大気圧に戻されて取出さ
れる。ここで、ゲートバルブ71〜75の動作に付いて
は記述しなかったが、基板の移動に際して必要に応じて
開閉されることは言うまでもない。また、基板60はプ
ラズマ室92内でランプ90とヒーター93による80
0℃以上に加熱され600℃以下に急冷された後は、1
0℃/分以下好ましくは5℃/分以下の冷却速度で徐冷
されることにより、安定した水素化処理を行うことが可
能となる。
(Fourth Embodiment) FIG. 7 shows a fourth embodiment of the present invention.
It is a schematic diagram of a hydrotreating device for performing a hydrotreating concerning an embodiment. Specifically, the silicon film 3 of FIG.
Is placed on a heater 65 in the load lock chamber 61 of the hydrogenation apparatus (FIG. 7), and then the heater 65 increases the temperature from room temperature (25 ° C.) to 525 ° C. at a rate of 10 ° C./min. Heat to At the same time, the valve 81 is opened to evacuate the load lock chamber 61 to a vacuum. next,
After opening the gate valve 72 and moving the substrate 60 to the plasma chamber 92 (by the transfer means not shown), the substrate 60 is moved to the plasma chamber 92 next. In the plasma chamber 92, the substrate 60 sequentially moves from left to right in FIG. 7, and is maintained at a desired temperature by a plurality of heaters 69. When the substrate 60 moves, the substrate 60 is partially heated rapidly by the lower surface lamp 90 and is heated to 825 ° C. (RTA method). Thereafter, the substrate is moved out of the heating area by the lamp 90 with the movement of the substrate 60, and is rapidly cooled to 600 ° C. or less, which is the set temperature of the heater 93 adjacent to the lamp part 90. At this time, the lamp 90 uses a light source having a shorter wavelength such as a halogen lamp, so that the energy of the lamp reaches the silicon film 3 without being absorbed by the transparent insulating substrate 1 or the undercoat 2 and almost reaches the silicon film. Only the film 3 can be efficiently heated. Further, by adjusting the moving speed of the substrate 60, the substrate temperature can be adjusted to 65 ° C.
The time at which the temperature reaches 0 ° C. or higher can be made within 5 minutes, and the substrate can be prevented from contracting due to heating. By setting the temperature of the silicon film 3 to a high temperature of 800 ° C. or more, hydrogen and oxygen in the silicon film 3 can be almost completely discharged simultaneously with the recovery of silicon defects. In addition, in the plasma chamber 92, the exhaust valves 82 to
By controlling the pressure by 84 and applying high-frequency power to the gas plate 91, plasma is generated, and the hydrogenation of the substrate 60 is performed. Here, by setting the plurality of heaters 69 so that the substrate temperature is sequentially decreased as the substrate moves, the substrate can be exposed to hydrogen plasma while being gradually cooled. While exposed to hydrogen plasma in the plasma chamber 92,
The substrate 60 cooled to 0 ° C. or lower is transferred to the unload lock chamber 64 and then returned to the atmospheric pressure by nitrogen and taken out. Here, the operation of the gate valves 71 to 75 is not described, but it goes without saying that the gate valves 71 to 75 are opened and closed as necessary when the substrate is moved. Further, the substrate 60 is controlled by a lamp 90 and a heater 93 in a plasma chamber 92.
After heating to 0 ° C or higher and quenching to 600 ° C or lower, 1
By slow cooling at a cooling rate of 0 ° C./min or less, preferably 5 ° C./min or less, stable hydrogenation treatment can be performed.

【0053】(第5の実施形態)本発明の第5の実施形
態でも上述の第1〜4の実施形態と同様の水素化処理を
行うが、第5の実施形態では、図1cに示すゲート絶縁
膜4を堆積した後に水素化処理を行う。ゲート絶縁膜4
は一般にシリコン酸化膜が多く用いられCVD法により
堆積されるが、CVD法で堆積したままでは膜密度が低
いことや膜内やシリコン膜3との界面の欠陥による固定
電荷を多く有した状態である。そこで、ゲート絶縁膜形
成後に加熱処理を行うと、シリコンや酸素原子の熱的揺
らぎにより微小領域での原子移動が起こり膜質が改善さ
れる。よって、ゲート絶縁膜4を堆積した後に上述の第
1〜4の実施形態で説明した熱処理を含む水素化処理を
行うことにより、シリコン膜中のダングリングボンドを
水素で終端するとともに、ゲート絶縁膜の膜質を改善で
きるという効果を得ることができる。
(Fifth Embodiment) In the fifth embodiment of the present invention, the same hydrogenation treatment as in the above-described first to fourth embodiments is performed, but in the fifth embodiment, the gate shown in FIG. After depositing the insulating film 4, a hydrogenation process is performed. Gate insulating film 4
In general, a silicon oxide film is often used and is deposited by a CVD method. However, if the film is deposited by the CVD method, the film density is low, or the film has a large amount of fixed charges due to defects in the film or at the interface with the silicon film 3. is there. Therefore, when heat treatment is performed after the formation of the gate insulating film, atomic movement occurs in a minute region due to thermal fluctuation of silicon and oxygen atoms, and the film quality is improved. Therefore, by performing the hydrogenation treatment including the heat treatment described in the first to fourth embodiments after depositing the gate insulating film 4, the dangling bonds in the silicon film are terminated with hydrogen, and the gate insulating film Can be obtained.

【0054】(第6の実施形態)本発明の第6の実施形
態でも上述の第1〜4の実施形態と同様の水素化処理を
行うが、第6の実施形態では、図1gに示す薄膜トラン
ジスタのソース・ドレイン領域への不純物を注入した後
に水素化処理を行う。これにより、上述の第1〜4の実
施形態で説明したシリコン膜中の欠陥の低減と、ゲート
絶縁膜の膜質改善の効果に加えて、ソース・ドレイン領
域の不純物を活性化することができる。
(Sixth Embodiment) In the sixth embodiment of the present invention, the same hydrogenation treatment as in the first to fourth embodiments is performed. In the sixth embodiment, the thin film transistor shown in FIG. After the impurities are implanted into the source / drain regions, hydrogenation is performed. Thus, in addition to the effect of reducing defects in the silicon film and the effect of improving the film quality of the gate insulating film described in the first to fourth embodiments, impurities in the source / drain regions can be activated.

【0055】(第7の実施形態)本発明の第7の実施形
態でも上述の第1〜4の実施形態と同様の水素化処理を
行うが、第7の実施形態では、図1hに示す薄膜トラン
ジスタ形成の後層間絶縁膜8形成後に水素化処理を行
う。これにより、上述の第1〜6の実施形態で説明した
シリコン膜中の欠陥の低減と、ゲート絶縁膜の膜質改
善、不純物の活性化に加えて、層間絶縁膜8を加熱処理
することができ、層間絶縁膜8の膜質改善を図れる。
(Seventh Embodiment) In the seventh embodiment of the present invention, the same hydrogenation treatment as in the first to fourth embodiments is performed. In the seventh embodiment, the thin film transistor shown in FIG. After the formation, a hydrogenation treatment is performed after the formation of the interlayer insulating film 8. Thus, in addition to the reduction of defects in the silicon film, the improvement of the film quality of the gate insulating film, and the activation of impurities, the interlayer insulating film 8 can be heat-treated, as described in the first to sixth embodiments. In addition, the quality of the interlayer insulating film 8 can be improved.

【0056】(第8の実施形態)次に、本発明の第8の
実施形態について説明する。第8の実施形態は、上述の
第1〜7の実施形態とほぼ同様の処理を行うが、水素ガ
スの変わりに酸素ガスを用いることにより、酸素プラズ
マ中に基板を曝して酸素ラジカルによりシリコン膜中の
ダングリングボンドに酸素を結合させて酸化終端する。
この時、シリコンが酸化されることにより微小領域での
余剰のシリコンが生成され、その余剰シリコンが移動し
てシリコンによるシリコン膜中の欠陥の終端も行われ、
膜中の欠陥をいっそう低減することができる。また、シ
リコンと水素の結合エネルギーに比べシリコンと酸素の
結合エネルギーは非常に大きいために一度結合した酸素
は安定した状態になるため、トランジスタ動作を行った
際にシリコン膜中に流れる電子(または正孔)の衝突に
より脱離しにくくなり、トランジスタの信頼性を向上さ
せることができる。
(Eighth Embodiment) Next, an eighth embodiment of the present invention will be described. The eighth embodiment performs substantially the same processing as the first to seventh embodiments, except that the substrate is exposed to oxygen plasma by using oxygen gas instead of hydrogen gas, and the silicon film is exposed to oxygen radicals. Oxygen is bonded to the dangling bond inside to terminate the oxidation.
At this time, the silicon is oxidized to generate surplus silicon in a minute region, and the surplus silicon moves to terminate a defect in the silicon film due to the silicon.
Defects in the film can be further reduced. In addition, since the bonding energy of silicon and oxygen is much larger than that of silicon and hydrogen, the once-bonded oxygen is in a stable state, so that electrons (or positive electrons) flowing in the silicon film when the transistor operates are performed. It becomes difficult to be desorbed by the collision of the holes, and the reliability of the transistor can be improved.

【0057】なお、同一のシリコン膜に対して、水素ガ
スを含む混合ガスによる水素ラジカル処理と、本実施形
態の酸素ラジカル処理とをともに適用することも可能で
ある。
Note that the same silicon film may be subjected to both the hydrogen radical treatment using a mixed gas containing hydrogen gas and the oxygen radical treatment of the present embodiment.

【0058】(第9の実施形態)次に、本発明の第9の
実施形態について説明する。図8は本発明の薄膜トラン
ジスタの製造方法により作成した薄膜トランジスタをス
イッチング素子として用いたアクティブマトリクス型表
示装置を説明するための図であり、薄膜トランジスタは
フラットディスプレイの各画素に対応して配置されてお
り、縦方向に連なる薄膜トランジスタの一方のソース領
域はソース配線101に接続されており、他方のドレイ
ン領域は各画素の表示部に電圧を供給するための画素電
極103に接続されている。また、ゲート配線102は
横方向に連なる薄膜トランジスタのゲート電極に接続さ
れている。よって、ソース配線101とゲート配線102
によりマトリクスを構成し、所望の画素電極103に電
圧を印加する構成である。表示部としては、液晶、エレ
クトロルミネッセンスなどを用いることができる。上述
の製造方法を用いた薄膜トランジスタをスイッチング素
子に用いることにより、シリコン膜中の欠陥を低減して
いることによるスイッチングのON状態での書きこみ速
度の向上や、OFF状態でのリーク低減効果による電圧
保持能力の向上が図れ、表示容量の大きい高精細、高性
能の表示装置を得ることができる。さらに、上述の製造
方法による薄膜トランジスタを用いてソースおよびゲー
トを駆動する駆動回路(図示せず)を基板周辺部に同時
に形成すると、薄膜トランジスタのON電流が大きいの
で、小さい面積でより高速および高機能の駆動回路を作
成することができ、額縁が狭くて有効表示領域の広い表
示装置を実現することができる。
(Ninth Embodiment) Next, a ninth embodiment of the present invention will be described. FIG. 8 is a diagram for explaining an active matrix display device using a thin film transistor manufactured by the method for manufacturing a thin film transistor of the present invention as a switching element, and the thin film transistor is arranged corresponding to each pixel of the flat display, One source region of the thin film transistors connected in the vertical direction is connected to a source wiring 101, and the other drain region is connected to a pixel electrode 103 for supplying a voltage to a display unit of each pixel. The gate wiring 102 is connected to a gate electrode of a thin film transistor that extends in the lateral direction. Therefore, the source wiring 101 and the gate wiring 102
And a voltage is applied to a desired pixel electrode 103. As the display portion, liquid crystal, electroluminescence, or the like can be used. By using a thin film transistor using the above-described manufacturing method for the switching element, the writing speed in the ON state of the switching is improved by reducing the defects in the silicon film, and the voltage due to the leak reduction effect in the OFF state is reduced. The holding capacity can be improved, and a high-definition, high-performance display device having a large display capacity can be obtained. Further, when a driving circuit (not shown) for driving a source and a gate using a thin film transistor according to the above-described manufacturing method is formed at the periphery of the substrate at the same time, the ON current of the thin film transistor is large. A driving circuit can be formed, and a display device with a narrow frame and a wide effective display area can be realized.

【0059】[0059]

【発明の効果】以上詳述したように本発明の薄膜トラン
ジスタの製造方法によれば、薄膜トランジスタのON電
流増大、信頼性の向上が図れる。
As described in detail above, according to the method of manufacturing a thin film transistor of the present invention, the ON current of the thin film transistor can be increased and the reliability can be improved.

【0060】さらに、薄膜トランジスタの製造工程にお
いて絶縁基板全体が昇温し変形することを防ぎつつシリ
コン膜中の結晶欠陥の低減を図ることができ、絶縁基板
が熱収縮する量を最小限にすることができる。
Further, it is possible to reduce crystal defects in the silicon film while preventing the entire insulating substrate from being heated and deformed in the manufacturing process of the thin film transistor, and to minimize the amount of thermal contraction of the insulating substrate. Can be.

【0061】さらに大型基板に対応したシリコン膜の水
素化あるいは水素化を容易に実現できるとともに最適温
度近傍に滞在する時間を十分にとることができ、水素化
または酸素化割合を高めることができる。
Further, hydrogenation or hydrogenation of a silicon film corresponding to a large-sized substrate can be easily realized, and a sufficient time for staying near an optimum temperature can be taken, so that the ratio of hydrogenation or oxygenation can be increased.

【0062】さらにシリコン膜とゲート絶縁膜界面の欠
陥を低減することや、ゲート絶縁膜の膜質改善を同時行
うことができる。
Further, defects at the interface between the silicon film and the gate insulating film can be reduced, and the film quality of the gate insulating film can be simultaneously improved.

【0063】さらに不純物の活性化や層間絶縁膜の膜質
改善をも同時に行うことができる。
Further, activation of impurities and improvement of the film quality of the interlayer insulating film can be simultaneously performed.

【0064】また本発明による薄膜トランジスタを表示
装置に用いると高速の画素駆動が可能なので高画質、高
精細表示に有効であるとともに、コンパクトで高速の駆
動回路を形成することができる。
When the thin film transistor according to the present invention is used in a display device, high-speed pixel driving is possible, which is effective for high-quality and high-definition display, and a compact and high-speed driving circuit can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係るNチャネル型薄膜トラン
ジスタの製造工程における構造の変化を示す断面図
FIG. 1 is a sectional view showing a structure change in a manufacturing process of an N-channel thin film transistor according to a first embodiment.

【図2】第1の実施形態に係る水素化処理の温度と圧力
とプラズマ発生の放電パワーの時間経過を説明するため
の図
FIG. 2 is a diagram for explaining the time course of the temperature and pressure of the hydrogenation treatment and the discharge power of plasma generation according to the first embodiment.

【図3】第2の実施形態に係る水素化処理の温度と圧力
とプラズマ発生の放電パワーの時間経過を説明するため
の図
FIG. 3 is a diagram for explaining a time course of a temperature and a pressure of a hydrogenation process and a discharge power of plasma generation according to a second embodiment.

【図4】第3の実施形態に係る水素化処理の温度と圧力
とプラズマ発生の放電パワーの時間経過を説明するため
の図
FIG. 4 is a diagram for explaining a time course of a temperature and a pressure of a hydrogenation treatment and a discharge power of plasma generation according to a third embodiment.

【図5】第1の実施形態に係る水素化処理を行うための
水素化処理装置の概略図
FIG. 5 is a schematic diagram of a hydrotreating apparatus for performing the hydrotreating according to the first embodiment.

【図6】第3の実施形態に係る水素化処理を行うための
水素化処理装置の概略図
FIG. 6 is a schematic diagram of a hydrotreating apparatus for performing a hydrotreating process according to a third embodiment.

【図7】第4の実施形態に係る水素化処理を行うための
水素化処理装置の概略図
FIG. 7 is a schematic diagram of a hydrotreating apparatus for performing hydrotreating according to a fourth embodiment.

【図8】第9の実施形態に係る本発明の製造方法により
作成した薄膜トランジスタを用いた表示装置を説明する
ための図
FIG. 8 is a view for explaining a display device using a thin film transistor manufactured by the manufacturing method according to the ninth embodiment of the present invention;

【図9】従来のNチャネル型MISトランジスタを説明
するための図
FIG. 9 is a diagram illustrating a conventional N-channel MIS transistor.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 アンダーコート 3 シリコン膜 4 ゲート絶縁膜 5’ ゲート電極 6 低濃度不純物領域 7 高濃度不純物領域 8 層間絶縁膜 9 コンタクト窓 10 配線 20,21,22 レジストパターン DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Undercoat 3 Silicon film 4 Gate insulating film 5 'Gate electrode 6 Low-concentration impurity region 7 High-concentration impurity region 8 Interlayer insulating film 9 Contact window 10 Wiring 20, 21, 22 Resist pattern

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/324 H01L 21/26 G 29/78 627G Fターム(参考) 2H092 JA46 KA04 KA05 KA18 MA07 MA08 MA12 MA22 MA27 MA30 NA22 NA24 5F110 AA07 AA19 BB02 CC02 EE06 EE38 FF02 GG02 GG13 GG44 GG45 HJ01 HJ13 HM15 NN02 NN23 PP03 PP10 QQ25 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/324 H01L 21/26 G 29/78 627G F term (Reference) 2H092 JA46 KA04 KA05 KA18 MA07 MA08 MA12 MA22 MA27 MA30 NA22 NA24 5F110 AA07 AA19 BB02 CC02 EE06 EE38 FF02 GG02 GG13 GG44 GG45 HJ01 HJ13 HM15 NN02 NN23 PP03 PP10 QQ25

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上にシリコン膜を形成する工程
と、前記シリコン膜を500℃以上に加熱する工程と、
前記シリコン膜を水素ガスを含む混合ガスにより水素ラ
ジカル処理を行いながら250℃以下に冷却する工程と
を含む薄膜トランジスタの製造方法。
A step of forming a silicon film on an insulating substrate; a step of heating the silicon film to 500 ° C. or higher;
Cooling the silicon film to 250 ° C. or lower while performing a hydrogen radical treatment with a mixed gas containing hydrogen gas.
【請求項2】 絶縁基板上にシリコン膜を形成する工程
と、前記シリコン膜を500℃以上に加熱する工程と、
前記シリコン膜を酸素ガスにより酸素ラジカル処理を行
いながら250℃以下に冷却する工程とを含む薄膜トラ
ンジスタの製造方法。
2. A step of forming a silicon film on an insulating substrate; a step of heating the silicon film to 500 ° C. or higher;
Cooling the silicon film to 250 ° C. or lower while performing oxygen radical treatment with oxygen gas.
【請求項3】 請求項1または請求項2記載の薄膜トラ
ンジスタの製造方法において、前記500℃以上に加熱
する工程は、0.01pa以下の圧力中で加熱すること
を特徴とする薄膜トランジスタの製造方法。
3. The method for manufacturing a thin film transistor according to claim 1, wherein the step of heating to 500 ° C. or higher includes heating at a pressure of 0.01 pa or lower.
【請求項4】 請求項1または請求項2記載の薄膜トラ
ンジスタの製造方法において、前記500℃以上に加熱
する工程は、1pa以下の圧力の窒素または不活性ガス
流中で加熱することを特徴とする薄膜トランジスタの製
造方法。
4. The method for manufacturing a thin film transistor according to claim 1, wherein the step of heating to 500 ° C. or more is performed in a nitrogen or inert gas flow at a pressure of 1 pa or less. A method for manufacturing a thin film transistor.
【請求項5】 請求項1〜請求項4のいずれか1項に記
載の薄膜トランジスタの製造方法において、前記500
℃以上に加熱する工程は、ハロゲンランプ等を用いたR
TA法によりシリコン膜を800℃以上の温度に10秒
以下の時間加熱した後、600℃以下まで急冷すること
を特徴とする薄膜トランジスタの製造方法。
5. The method for manufacturing a thin film transistor according to claim 1, wherein
The step of heating to a temperature of at least C.C.
A method for manufacturing a thin film transistor, comprising heating a silicon film to a temperature of 800 ° C. or higher for 10 seconds or less by a TA method, and then rapidly cooling the silicon film to 600 ° C. or lower.
【請求項6】 請求項5記載の薄膜トランジスタの製造
方法において、前記RTA法により800℃以上に加熱
される領域は前記絶縁基板の表面近傍および前記シリコ
ン膜近傍のみであることを特徴とする薄膜トランジスタ
の製造方法。
6. The method of manufacturing a thin film transistor according to claim 5, wherein the region heated to 800 ° C. or more by the RTA method is only near the surface of the insulating substrate and near the silicon film. Production method.
【請求項7】 請求項1〜請求項6のいずれか1項に記
載の薄膜トランジスタの製造方法において、前記500
℃以上に加熱する工程は、650℃以上に保持される時
間が5分以内であることを特徴とする薄膜トランジスタ
の製造方法。
7. The method for manufacturing a thin film transistor according to claim 1, wherein
The method of manufacturing a thin film transistor, wherein the step of heating at a temperature of 650 ° C. or more is performed for 5 minutes or less.
【請求項8】 請求項1記載の薄膜トランジスタの製造
方法において、前記水素ラジカル処理を行う工程は、処
理室に水素ガスを含む混合ガスを導入して高周波電力等
を印加してプラズマを発生させ、プラズマに前記シリコ
ン膜を形成した絶縁基板を曝す工程であることを特徴と
する薄膜トランジスタの製造方法。
8. The method for manufacturing a thin film transistor according to claim 1, wherein the step of performing the hydrogen radical treatment includes introducing a mixed gas containing hydrogen gas into a treatment chamber, applying high frequency power or the like, and generating plasma. A method for exposing the insulating substrate on which the silicon film is formed to plasma.
【請求項9】 請求項2記載の薄膜トランジスタの製造
方法において、前記酸素ラジカル処理を行う工程は、処
理室に酸素ガスを導入して高周波電力等を印加してプラ
ズマを発生させ、プラズマに前記シリコン膜を形成した
絶縁基板を曝す工程であることを特徴とする薄膜トラン
ジスタの製造方法。
9. The method for manufacturing a thin film transistor according to claim 2, wherein the step of performing the oxygen radical treatment includes introducing an oxygen gas into a treatment chamber and applying a high frequency power or the like to generate a plasma, A method for manufacturing a thin film transistor, comprising a step of exposing an insulating substrate having a film formed thereon.
【請求項10】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記ラジカル処理を行
いながら250℃以下に冷却する工程は、10℃/分以
下の速度で降温することを特徴とする薄膜トランジスタ
の製造方法。
10. The method for manufacturing a thin film transistor according to claim 1, wherein the step of cooling to 250 ° C. or less while performing the radical treatment is performed at a rate of 10 ° C./min or less. A method for manufacturing a thin film transistor.
【請求項11】 請求項10記載の薄膜トランジスタの
製造方法において、前記ラジカル処理を行いながら25
0℃以下に冷却する工程は、5℃/分以下の速度で降温
することを特徴とする薄膜トランジスタの製造方法。
11. The method for manufacturing a thin film transistor according to claim 10, wherein said radical treatment is performed while performing said radical treatment.
The method of manufacturing a thin film transistor, wherein the step of cooling to 0 ° C. or less is performed by lowering the temperature at a rate of 5 ° C./min or less.
【請求項12】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記500℃以上に加
熱する工程とラジカル処理を行いながら250℃以下に
冷却する工程は、ラジカル処理状態に前記絶縁基板を曝
したまま、絶縁基板の加熱領域を移動させることにより
500℃以上の加熱を行った後250℃以下に冷却する
ことを特徴とする薄膜トランジスタの製造方法。
12. The method of manufacturing a thin film transistor according to claim 1, wherein the step of heating to 500 ° C. or higher and the step of cooling to 250 ° C. or lower while performing radical processing include the step of: A method of manufacturing a thin film transistor, comprising: moving a heating region of an insulating substrate while exposing the substrate to a temperature of 500 ° C. or more, and then cooling the film to 250 ° C. or less.
【請求項13】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記500℃以上に加
熱する工程は、ゲート絶縁膜を形成した後であることを
特徴とする薄膜トランジスタの製造方法。
13. The method of manufacturing a thin film transistor according to claim 1, wherein the step of heating to 500 ° C. or higher is after forming a gate insulating film.
【請求項14】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記500℃以上に加
熱する工程は、薄膜トランジスタのソース・ドレイン領
域の不純物導入を行った後であることを特徴とする薄膜
トランジスタの製造方法。
14. The method for manufacturing a thin film transistor according to claim 1, wherein the step of heating to a temperature of 500 ° C. or higher is performed after introducing impurities into a source / drain region of the thin film transistor. A method for manufacturing a thin film transistor.
【請求項15】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記500℃以上に加
熱する工程は、層間絶縁膜を形成した後であることを特
徴とする薄膜トランジスタの製造方法。
15. The method of manufacturing a thin film transistor according to claim 1, wherein the step of heating to 500 ° C. or higher is after forming an interlayer insulating film.
【請求項16】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記シリコン膜は、C
VD法により堆積した非晶質シリコンまたは多結晶シリ
コンであることを特徴とする薄膜トランジスタの製造方
法。
16. The method for manufacturing a thin film transistor according to claim 1, wherein the silicon film is
A method for manufacturing a thin film transistor, comprising amorphous silicon or polycrystalline silicon deposited by a VD method.
【請求項17】 請求項1または請求項2記載の薄膜ト
ランジスタの製造方法において、前記シリコン膜は、C
VD法により堆積した非晶質シリコンをエキシマレザー
により加熱し多結晶シリコン化した低温多結晶シリコン
であることを特徴とする薄膜トランジスタの製造方法。
17. The method for manufacturing a thin film transistor according to claim 1, wherein the silicon film is
A method for manufacturing a thin film transistor, characterized by being a low-temperature polycrystalline silicon obtained by heating amorphous silicon deposited by a VD method with excimer laser to obtain polycrystalline silicon.
【請求項18】 請求項1〜請求項17のいずれか1項
に記載の薄膜トランジスタの製造方法によって製造され
た薄膜トランジスタを画素駆動素子として用いる表示装
置。
18. A display device using a thin-film transistor manufactured by the method for manufacturing a thin-film transistor according to claim 1 as a pixel driving element.
JP2000122690A 2000-04-24 2000-04-24 Method of manufacturing thin film transistor, and display device Pending JP2001308335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000122690A JP2001308335A (en) 2000-04-24 2000-04-24 Method of manufacturing thin film transistor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000122690A JP2001308335A (en) 2000-04-24 2000-04-24 Method of manufacturing thin film transistor, and display device

Publications (1)

Publication Number Publication Date
JP2001308335A true JP2001308335A (en) 2001-11-02

Family

ID=18633137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122690A Pending JP2001308335A (en) 2000-04-24 2000-04-24 Method of manufacturing thin film transistor, and display device

Country Status (1)

Country Link
JP (1) JP2001308335A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181730A (en) * 2009-07-03 2016-10-13 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
JP2017028302A (en) * 2009-11-20 2017-02-02 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181730A (en) * 2009-07-03 2016-10-13 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
JP2017028302A (en) * 2009-11-20 2017-02-02 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2019004166A (en) * 2009-11-20 2019-01-10 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
US10186619B2 (en) 2009-11-20 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5595944A (en) Transistor and process for fabricating the same
US6017779A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6168980B1 (en) Semiconductor device and method for forming the same
US7485553B2 (en) Process for manufacturing a semiconductor device
US6541313B2 (en) Transistor and process for fabricating the same
US20020115242A1 (en) Method and apparatus for fabricating thin film transistor including crystalline active layer
TWI312577B (en)
JP3977455B2 (en) Method for manufacturing semiconductor device
JP2002151526A (en) Method of manufacturing field-effect transistor and electronic device
JPH11233790A (en) Manufacture of thin film transistor
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
JP2002353226A (en) Heat treatment apparatus and heat treatment method
JP2001308335A (en) Method of manufacturing thin film transistor, and display device
JP4001906B2 (en) Method for manufacturing semiconductor device
JP3925085B2 (en) Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device
JP2001332734A (en) Method for manufacturing thin film transistor
JP4461731B2 (en) Thin film transistor manufacturing method
JPH118195A (en) Manufacture of thin film transistor
JP2002237598A (en) Manufacturing method of thin-film transistor
JP2001223208A (en) Semiconductor element manufacturing device and method of manufacturing the same
JPH1041513A (en) Method and device for manufacture of semiconductor element
JP2002237600A (en) Manufacturing method of thin-film transistor
JP2001223361A (en) Method for manufacturing field-effect transistor
JP2000082821A (en) Manufacture of semiconductor device and liquid crystal display
JP2002237599A (en) Manufacturing method of thin-film transistor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109