JP2001251328A - 多重ポートイーサネット（登録商標）装置と外部ピン最小化方法及び装置 - Google Patents
多重ポートイーサネット（登録商標）装置と外部ピン最小化方法及び装置Info
- Publication number
- JP2001251328A JP2001251328A JP2001026682A JP2001026682A JP2001251328A JP 2001251328 A JP2001251328 A JP 2001251328A JP 2001026682 A JP2001026682 A JP 2001026682A JP 2001026682 A JP2001026682 A JP 2001026682A JP 2001251328 A JP2001251328 A JP 2001251328A
- Authority
- JP
- Japan
- Prior art keywords
- ethernet
- signal
- port
- status
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 外部ピンの必要数を最少にし、かつ、各イー
サネットポートの全ての有効ステータス信号を、外部イ
ーサネットトランシーバ装置に提供する技法および装置
を提供すること。 【解決手段】 複数のイーサネットポートの各内部ステ
ータス信号を、共通外部ピンセットを介して並列に出力
するＭＵＸモードを有する、多重ポートイーサネット装
置である。ＭＵＸモードでは、全ての所望内部ステータ
ス信号が、共通外部ピンセット上に、ポート毎に時分割
多重化される。出力はストローブ信号であり、対応する
イーサネットポートのステータス信号が、共通外部ピン
セット上で有効であることを示している。全ての内部ス
テータス信号を、共通ステータスバスを介して、外部の
多重ポートイーサネットトランシーバ装置に利用させる
ことにより、最少の外部ピン数で、各イーサネットポー
トの機能に対する完全な見通しを提供する。
サネットポートの全ての有効ステータス信号を、外部イ
ーサネットトランシーバ装置に提供する技法および装置
を提供すること。 【解決手段】 複数のイーサネットポートの各内部ステ
ータス信号を、共通外部ピンセットを介して並列に出力
するＭＵＸモードを有する、多重ポートイーサネット装
置である。ＭＵＸモードでは、全ての所望内部ステータ
ス信号が、共通外部ピンセット上に、ポート毎に時分割
多重化される。出力はストローブ信号であり、対応する
イーサネットポートのステータス信号が、共通外部ピン
セット上で有効であることを示している。全ての内部ス
テータス信号を、共通ステータスバスを介して、外部の
多重ポートイーサネットトランシーバ装置に利用させる
ことにより、最少の外部ピン数で、各イーサネットポー
トの機能に対する完全な見通しを提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にはイーサ
ネット装置に関し、特に、内部イーサネットフラグへの
外部アクセスを可能にする、効果的かつ費用効果の大き
い方式に関する。
ネット装置に関し、特に、内部イーサネットフラグへの
外部アクセスを可能にする、効果的かつ費用効果の大き
い方式に関する。
【０００２】
【従来の技術】イーサネットは、広く導入されているロ
ーカルエリアネットワーク（ＬＡＮ）技術である。イー
サネットインタフェースを用いることにより、多くのコ
ンピュータ装置が、ＬＡＮを介して互いに通信すること
ができる。イーサネットは良く知られている規格、ＩＥ
ＥＥ８０２．３に規定されている。
ーカルエリアネットワーク（ＬＡＮ）技術である。イー
サネットインタフェースを用いることにより、多くのコ
ンピュータ装置が、ＬＡＮを介して互いに通信すること
ができる。イーサネットは良く知られている規格、ＩＥ
ＥＥ８０２．３に規定されている。
【０００３】通常、イーサネットＬＡＮは、より対線ま
たは同軸ケーブルを使用している。最も広く導入されて
いるイーサネットシステムは、伝送速度毎秒１０メガビ
ット（Ｍｂｐｓ）までの、１０Ｂａｓｅ−Ｔと呼ばれて
いるシステムである。高速イーサネット、すなわち１０
０Ｂａｓｅ−Ｔは、１００Ｍｂｐｓまでの伝送速度を提
供している。通常、高速イーサネットは、ＬＡＮ中枢シ
ステム用として使用され、１０Ｂａｓｅ−Ｔインタフェ
ースを使用しているワークステーションをサポートして
いる。ギガビットイーサネットは、１，０００Ｍｂｐｓ
の伝送速度で、さらに高速レベルの中枢システムをサポ
ートしている。
たは同軸ケーブルを使用している。最も広く導入されて
いるイーサネットシステムは、伝送速度毎秒１０メガビ
ット（Ｍｂｐｓ）までの、１０Ｂａｓｅ−Ｔと呼ばれて
いるシステムである。高速イーサネット、すなわち１０
０Ｂａｓｅ−Ｔは、１００Ｍｂｐｓまでの伝送速度を提
供している。通常、高速イーサネットは、ＬＡＮ中枢シ
ステム用として使用され、１０Ｂａｓｅ−Ｔインタフェ
ースを使用しているワークステーションをサポートして
いる。ギガビットイーサネットは、１，０００Ｍｂｐｓ
の伝送速度で、さらに高速レベルの中枢システムをサポ
ートしている。
【０００４】イーサネット装置はイーサネットＬＡＮに
接続され、キャリア検知多重アクセス衝突検出（ＣＳＭ
Ａ／ＣＤ）型プロトコルを用いたアクセスをめざしてい
る。
接続され、キャリア検知多重アクセス衝突検出（ＣＳＭ
Ａ／ＣＤ）型プロトコルを用いたアクセスをめざしてい
る。
【０００５】イーサネットＬＡＮに接続されるコンピュ
ータ装置は、イーサネットインタフェース(ポート)を含
んでいる。元々、コンピュータ装置は単一イーサネット
ＬＡＮインタフェース(ポート)を含んでいるが、現代社
会におけるコンピュータネットワーク化の重要性が高ま
るにつれ、また、イーサネットが好評を得るにつれ、現
在のコンピュータには、複数のイーサネットポートが必
要になっている。
ータ装置は、イーサネットインタフェース(ポート)を含
んでいる。元々、コンピュータ装置は単一イーサネット
ＬＡＮインタフェース(ポート)を含んでいるが、現代社
会におけるコンピュータネットワーク化の重要性が高ま
るにつれ、また、イーサネットが好評を得るにつれ、現
在のコンピュータには、複数のイーサネットポートが必
要になっている。
【０００６】図６は、複数のイーサネットポート６０
２、６０４および６０６を含む従来のイーサネット装置
（例えば、イーサネット集積回路）６００を示したもの
である。各イーサネットポート６０２、６０４および６
０６は、データ／アドレス、ＬＡＮ接続バス６１０、６
１２、６１４、および、イーサネットプロトコル用物理
層トランシーバのステータスラインバス（ＰＨＹ）６１
６、６１８、６２０を、それぞれ備えている。通常、各
ステータスラインバス６１６、６１８および６２０は、
個別ステータス信号を９個まで含んでいる。
２、６０４および６０６を含む従来のイーサネット装置
（例えば、イーサネット集積回路）６００を示したもの
である。各イーサネットポート６０２、６０４および６
０６は、データ／アドレス、ＬＡＮ接続バス６１０、６
１２、６１４、および、イーサネットプロトコル用物理
層トランシーバのステータスラインバス（ＰＨＹ）６１
６、６１８、６２０を、それぞれ備えている。通常、各
ステータスラインバス６１６、６１８および６２０は、
個別ステータス信号を９個まで含んでいる。
【０００７】図７は、従来のイーサネットポートステー
タスバス上に個別に含まれる従来の信号をさらに詳細に
示したものである。
タスバス上に個別に含まれる従来の信号をさらに詳細に
示したものである。
【０００８】特に、図７に示すように、ＰＨＹステータ
スバス７００は、ＡＣＴ信号７０１、ＬＩＮＫ信号７０
２、ＳＰＥＥＤ信号７０３、ＦＤＵＰ信号７０４、ＣＳ
信号７０５、ＴＰＪＳ信号７０６、ＴＰＡＰＳ信号７０
７、ＲＳ信号７０８およびＸＳ信号７０９を含んでい
る。
スバス７００は、ＡＣＴ信号７０１、ＬＩＮＫ信号７０
２、ＳＰＥＥＤ信号７０３、ＦＤＵＰ信号７０４、ＣＳ
信号７０５、ＴＰＪＳ信号７０６、ＴＰＡＰＳ信号７０
７、ＲＳ信号７０８およびＸＳ信号７０９を含んでい
る。
【０００９】ＡＣＴ信号７０１は、各イーサネットポー
ト上のアクティビティを表している。ＬＩＮＫ信号７０
２は、当該イーサネットポートがアップであるか、ある
いはダウンであるかを表している。ＳＰＥＥＤ信号７０
３は、イーサネットリンクの速度、例えば１０Ｍｂある
いは１００Ｍｂを表している。ＦＤＵＰ信号７０４は、
イーサネットリンクが全二重であるか、あるいは半二重
であるかを表している。ＣＳ信号７０５は、当該イーサ
ネットリンクに対するキャリア検知信号である。ＴＰＪ
Ｓ信号７０６は、レシーバが超過送信状態を検出中であ
ることを示す、より対超過送信検知信号である。ＴＰＡ
ＰＳ信号７０７は、より対自動極性検知信号である。Ｒ
Ｓ信号７０８は、当該イーサネットポートが受信中であ
るか否かを表す受信検知信号である。ＸＳ信号７０９
は、イーサネットポートが送信中であるか否かを表して
いる。
ト上のアクティビティを表している。ＬＩＮＫ信号７０
２は、当該イーサネットポートがアップであるか、ある
いはダウンであるかを表している。ＳＰＥＥＤ信号７０
３は、イーサネットリンクの速度、例えば１０Ｍｂある
いは１００Ｍｂを表している。ＦＤＵＰ信号７０４は、
イーサネットリンクが全二重であるか、あるいは半二重
であるかを表している。ＣＳ信号７０５は、当該イーサ
ネットリンクに対するキャリア検知信号である。ＴＰＪ
Ｓ信号７０６は、レシーバが超過送信状態を検出中であ
ることを示す、より対超過送信検知信号である。ＴＰＡ
ＰＳ信号７０７は、より対自動極性検知信号である。Ｒ
Ｓ信号７０８は、当該イーサネットポートが受信中であ
るか否かを表す受信検知信号である。ＸＳ信号７０９
は、イーサネットポートが送信中であるか否かを表して
いる。
【００１０】典型的なイーサネットトランシーバ６００
では、通常ＰＨＹと呼ばれる上記ステータス信号（内部
フラグとも呼ばれる）７０１ないし７０９の各々が、イ
ーサネット装置６００から出力され、イーサネットトラ
ンシーバ装置６００の状態観察を可能にしている。例え
ば、各ステータス信号７０１ないし７０９を用いて個別
ＬＥＤを駆動し、イーサネットトランシーバ装置６００
の状態を目視検査することができる。別法として、ある
いは追加として、各ステータス信号７０１ないし７０９
を外部レジスタに入力し、処理装置または他の装置によ
ってリードバックすることができる。
では、通常ＰＨＹと呼ばれる上記ステータス信号（内部
フラグとも呼ばれる）７０１ないし７０９の各々が、イ
ーサネット装置６００から出力され、イーサネットトラ
ンシーバ装置６００の状態観察を可能にしている。例え
ば、各ステータス信号７０１ないし７０９を用いて個別
ＬＥＤを駆動し、イーサネットトランシーバ装置６００
の状態を目視検査することができる。別法として、ある
いは追加として、各ステータス信号７０１ないし７０９
を外部レジスタに入力し、処理装置または他の装置によ
ってリードバックすることができる。
【００１１】しかし、特定イーサネットトランシーバ装
置（特に、複数のイーサネットポートを有するイーサネ
ットトランシーバ装置）の外部ピンの所望最大数におけ
る典型的な設計上の限界のため、設計者は、多数のステ
ータス信号を使用することができず、イーサネットトラ
ンシーバ装置６００の完全な状態観察能力を低下させて
いる。
置（特に、複数のイーサネットポートを有するイーサネ
ットトランシーバ装置）の外部ピンの所望最大数におけ
る典型的な設計上の限界のため、設計者は、多数のステ
ータス信号を使用することができず、イーサネットトラ
ンシーバ装置６００の完全な状態観察能力を低下させて
いる。
【００１２】別法としては、内部ステータス信号７０１
ないし７０９を、外部の多重ポートイーサネットトラン
シーバ装置へもたらすために、ステータス信号の幾つか
を排除する技法ではなく、並列技法および直列技法の２
種類の技法が、従来から使用されている。特定の多重ポ
ートイーサネットトランシーバ装置では、この両方の技
法を取り入れ、並列モード対応、または直列モード対応
のいずれかの動作を可能にしている装置もある。
ないし７０９を、外部の多重ポートイーサネットトラン
シーバ装置へもたらすために、ステータス信号の幾つか
を排除する技法ではなく、並列技法および直列技法の２
種類の技法が、従来から使用されている。特定の多重ポ
ートイーサネットトランシーバ装置では、この両方の技
法を取り入れ、並列モード対応、または直列モード対応
のいずれかの動作を可能にしている装置もある。
【００１３】並列モードでは、ステータス信号７０１な
いし７０９のサブセットが、直接、対応する外部ピン番
号へ通過していく。仮に、ステータス信号７０１ないし
７０９の全てを、各イーサネットポートに対して利用す
る場合、９個の個別外部ピンが、各イーサネットポート
に対して必要になる。当然、全てのステータス信号を利
用する必要はないが、この場合、全ステータス信号のサ
ブセットしか提供されないため、全てのイーサネットポ
ートの動作を完全に観察することはできない。
いし７０９のサブセットが、直接、対応する外部ピン番
号へ通過していく。仮に、ステータス信号７０１ないし
７０９の全てを、各イーサネットポートに対して利用す
る場合、９個の個別外部ピンが、各イーサネットポート
に対して必要になる。当然、全てのステータス信号を利
用する必要はないが、この場合、全ステータス信号のサ
ブセットしか提供されないため、全てのイーサネットポ
ートの動作を完全に観察することはできない。
【００１４】直列モードでは、ステータス信号７０１な
いし７０９が直列化され、データピン、クロックピン、
および望ましい全ての制御ピンを用いて、外部のイーサ
ネットトランシーバ装置６００に渡される。ステータス
信号７０１ないし７０９の直列伝送は、多重ポートイー
サネットトランシーバ装置６００における外部ピン数を
最少にするが、直列化されたステータス信号７０１ない
し７０９を、直列信号から個別の並列信号に再変換しな
ければならないため、コストが増加し、外部基板が複雑
になる。したがって、直列伝送技法を用いたステータス
信号７０１ないし７０９の外部イーサネットトランシー
バ装置への引渡しは、内部ステータス信号を含んだ直列
データストリームを捕え、解析するために、複雑な外部
論理を必要としている。
いし７０９が直列化され、データピン、クロックピン、
および望ましい全ての制御ピンを用いて、外部のイーサ
ネットトランシーバ装置６００に渡される。ステータス
信号７０１ないし７０９の直列伝送は、多重ポートイー
サネットトランシーバ装置６００における外部ピン数を
最少にするが、直列化されたステータス信号７０１ない
し７０９を、直列信号から個別の並列信号に再変換しな
ければならないため、コストが増加し、外部基板が複雑
になる。したがって、直列伝送技法を用いたステータス
信号７０１ないし７０９の外部イーサネットトランシー
バ装置への引渡しは、内部ステータス信号を含んだ直列
データストリームを捕え、解析するために、複雑な外部
論理を必要としている。
【００１５】
【発明が解決しようとする課題】本発明の目的は、外部
ピンの必要数を最少にし、かつ、各イーサネットポート
の全ての有効ステータス信号を、外部イーサネットトラ
ンシーバ装置に提供する技法および装置を提供すること
である。
ピンの必要数を最少にし、かつ、各イーサネットポート
の全ての有効ステータス信号を、外部イーサネットトラ
ンシーバ装置に提供する技法および装置を提供すること
である。
【００１６】
【課題を解決するための手段】本発明の原理によれば、
多重ポートイーサネット装置は、複数のイーサネットポ
ートと内部マルチプレクサとを備えている。複数のイー
サネットポートは、それぞれの複数のステータス信号バ
スに対応しており、該複数のステータス信号バスは、内
部マルチプレクサに入力されている。マルチプレクサか
ら出ている共通のステータスバスが、イーサネット装置
の外部ピンで利用される。ポート有効信号が、内部マル
チプレクサから出力されているステータス信号バスを示
している。
多重ポートイーサネット装置は、複数のイーサネットポ
ートと内部マルチプレクサとを備えている。複数のイー
サネットポートは、それぞれの複数のステータス信号バ
スに対応しており、該複数のステータス信号バスは、内
部マルチプレクサに入力されている。マルチプレクサか
ら出ている共通のステータスバスが、イーサネット装置
の外部ピンで利用される。ポート有効信号が、内部マル
チプレクサから出力されているステータス信号バスを示
している。
【００１７】本発明の他の態様によれば、イーサネット
装置の複数のイーサネットポートの各々のステータス信
号を、共通ステータス信号バス中に多重化することによ
って、多重ポートイーサネット装置の外部ピンの最少化
を実現している。多重化されたステータス信号は、イー
サネット装置の共通外部ピンセットを介して出力され
る。
装置の複数のイーサネットポートの各々のステータス信
号を、共通ステータス信号バス中に多重化することによ
って、多重ポートイーサネット装置の外部ピンの最少化
を実現している。多重化されたステータス信号は、イー
サネット装置の共通外部ピンセットを介して出力され
る。
【００１８】本発明のさらに他の態様によれば、複数の
イーサネットポートの各々のステータスの並列表現を、
イーサネット装置の共通外部ピンセットを介して逐次出
力することによって、多重ポートイーサネット装置の外
部ピンの最少化を実現している。
イーサネットポートの各々のステータスの並列表現を、
イーサネット装置の共通外部ピンセットを介して逐次出
力することによって、多重ポートイーサネット装置の外
部ピンの最少化を実現している。
【００１９】
【発明の実施の形態】本発明の原理によれば、多重ポー
トイーサネット装置（例えば、集積回路）の内部ステー
タス信号の全が、多重化（ＭＵＸ）モードで外部のイー
サネット集積回路に利用される。各イーサネットポート
の内部ステータス信号が、多重化モードでのみ外部イー
サネット装置に伝送されるように、イーサネット装置を
多重化モードに「固定」することができる。あるいは、
イーサネット装置は、従来の出力モード（例えば、並列
ステータス信号出力モードおよび／または直列ステータ
ス信号出力モード）の他に、ステータス信号出力用とし
てＭＵＸモードを提供することができる。
トイーサネット装置（例えば、集積回路）の内部ステー
タス信号の全が、多重化（ＭＵＸ）モードで外部のイー
サネット集積回路に利用される。各イーサネットポート
の内部ステータス信号が、多重化モードでのみ外部イー
サネット装置に伝送されるように、イーサネット装置を
多重化モードに「固定」することができる。あるいは、
イーサネット装置は、従来の出力モード（例えば、並列
ステータス信号出力モードおよび／または直列ステータ
ス信号出力モード）の他に、ステータス信号出力用とし
てＭＵＸモードを提供することができる。
【００２０】ＭＵＸモードでは、所望の内部ステータス
信号の全て（例えば、９個の標準イーサネットステータ
ス信号の全て）が、外部のイーサネット集積回路の共通
バス上に、ポート毎に時分割多重化される。また、出力
はストローブ信号であり、そのポートのステータス信号
が、共通ステータス信号バス上で有効であることを示し
ている。
信号の全て（例えば、９個の標準イーサネットステータ
ス信号の全て）が、外部のイーサネット集積回路の共通
バス上に、ポート毎に時分割多重化される。また、出力
はストローブ信号であり、そのポートのステータス信号
が、共通ステータス信号バス上で有効であることを示し
ている。
【００２１】全ての内部ステータス信号を、共通ステー
タス信号バスを介して、イーサネット集積回路など外部
の多重ポートイーサネットトランシーバ装置に利用させ
ることによって、最少の外部ピン数で、各イーサネット
ポートの機能に対する完全な見通しを提供している。
タス信号バスを介して、イーサネット集積回路など外部
の多重ポートイーサネットトランシーバ装置に利用させ
ることによって、最少の外部ピン数で、各イーサネット
ポートの機能に対する完全な見通しを提供している。
【００２２】図１は、本発明の原理による、３個のイー
サネットポート１１０、１１２および１１４を含む多重
ポートイーサネットトランシーバ装置１００、および、
全てのイーサネットポートのステータス信号を、時分割
多重化方式によって、ポート有効信号と共に外部ピンに
渡す、ＭＵＸモードを示したものである。
サネットポート１１０、１１２および１１４を含む多重
ポートイーサネットトランシーバ装置１００、および、
全てのイーサネットポートのステータス信号を、時分割
多重化方式によって、ポート有効信号と共に外部ピンに
渡す、ＭＵＸモードを示したものである。
【００２３】特に、図１では、第１のイーサネットポー
ト１１０は、従来の有効ステータス信号７０１ないし７
０９を含む内部イーサネットステータス信号バス１３０
の他に、ＬＡＮ接続バス１２０を含んでいる。同様に、
第２のイーサネットポート１１２も、別の内部イーサネ
ットステータス信号バス１３２の他に、ＬＡＮ接続バス
１２２を含んでおり、第３のイーサネットポート１１４
も、ＬＡＮ接続バス１２４と、さらに別の内部イーサネ
ットステータス信号バス１３４を含んでいる。イーサネ
ットポート１１０、１１２および１１４の各々は、適当
な処理装置による全てのイーサネットポート１１０、１
１２および１１４との通信を可能にする追加信号（例え
ば、データ／アドレス／制御信号）を有している。
ト１１０は、従来の有効ステータス信号７０１ないし７
０９を含む内部イーサネットステータス信号バス１３０
の他に、ＬＡＮ接続バス１２０を含んでいる。同様に、
第２のイーサネットポート１１２も、別の内部イーサネ
ットステータス信号バス１３２の他に、ＬＡＮ接続バス
１２２を含んでおり、第３のイーサネットポート１１４
も、ＬＡＮ接続バス１２４と、さらに別の内部イーサネ
ットステータス信号バス１３４を含んでいる。イーサネ
ットポート１１０、１１２および１１４の各々は、適当
な処理装置による全てのイーサネットポート１１０、１
１２および１１４との通信を可能にする追加信号（例え
ば、データ／アドレス／制御信号）を有している。
【００２４】本発明の原理によれば、多重ポートイーサ
ネットトランシーバ装置１００は、ポートセレクタによ
って制御されるステータス信号マルチプレクサ１０２を
含んでいる。
ネットトランシーバ装置１００は、ポートセレクタによ
って制御されるステータス信号マルチプレクサ１０２を
含んでいる。
【００２５】マルチプレクサ１０２は、個別ステータス
信号バス１３０、１３２および１３４を入力し、それら
の１つを選択して共通ステータス信号バス１４０に出力
している。共通ステータス信号バス１４０は、外部のイ
ーサネットトランシーバ装置１００で利用される。
信号バス１３０、１３２および１３４を入力し、それら
の１つを選択して共通ステータス信号バス１４０に出力
している。共通ステータス信号バス１４０は、外部のイ
ーサネットトランシーバ装置１００で利用される。
【００２６】ポートセレクタ１０４は、適当なクロック
源１０６からのシステムクロック信号を利用して、イー
サネットポート１１０、１１２および１１４のそれぞれ
に対して、ポート有効信号１４２を周期的に発生してい
る。ポート有効信号１４２は、外部のイーサネットトラ
ンシーバ装置１００で利用される。
源１０６からのシステムクロック信号を利用して、イー
サネットポート１１０、１１２および１１４のそれぞれ
に対して、ポート有効信号１４２を周期的に発生してい
る。ポート有効信号１４２は、外部のイーサネットトラ
ンシーバ装置１００で利用される。
【００２７】図に示す３ポートイーサネットトランシー
バ装置の場合、全てのイーサネットポートの全てのステ
ータス信号を、外部のイーサネットトランシーバ装置１
００に伝送するためのＭＵＸモードの実施態様には、９
個の共通ステータス信号バス１４０用外部ピンの他に、
３個のポート有効信号１４２用外部ピン、すなわち合計
１２個の外部ピンが必要である。
バ装置の場合、全てのイーサネットポートの全てのステ
ータス信号を、外部のイーサネットトランシーバ装置１
００に伝送するためのＭＵＸモードの実施態様には、９
個の共通ステータス信号バス１４０用外部ピンの他に、
３個のポート有効信号１４２用外部ピン、すなわち合計
１２個の外部ピンが必要である。
【００２８】図２は、ＭＵＸモードを用いた８ポート全
ての内部ステータス信号の出力を含む、本発明の原理に
よる、８ポートイーサネットトランシーバ装置２００の
関連分部の詳細を示したものである。
ての内部ステータス信号の出力を含む、本発明の原理に
よる、８ポートイーサネットトランシーバ装置２００の
関連分部の詳細を示したものである。
【００２９】図２は、本発明の原理によるＭＵＸモード
の他に、複数のイーサネットポートの各ステータス信号
を全て出力するための、並列モードおよび直列モードを
包含していることを示している。しかし、本発明の原理
は、各イーサネットポートのステータス信号を出力する
ＭＵＸモードのみを有するイーサネット装置の実施態様
にも等しく関係している。
の他に、複数のイーサネットポートの各ステータス信号
を全て出力するための、並列モードおよび直列モードを
包含していることを示している。しかし、本発明の原理
は、各イーサネットポートのステータス信号を出力する
ＭＵＸモードのみを有するイーサネット装置の実施態様
にも等しく関係している。
【００３０】図２に示す８ポートイーサネットトランシ
ーバ装置２００は、ＭＵＸ動作モード、および従来の並
列動作モードおよび直列動作モードを提供する。
ーバ装置２００は、ＭＵＸ動作モード、および従来の並
列動作モードおよび直列動作モードを提供する。
【００３１】特に、図２では、８ポートイーサネットト
ランシーバ装置２００は、４つの個別８ビットバス２６
１ないし２６４に纏められた３２個の外部ピンを含んで
いる。図には３２個の外部ピンを示しているが、本発明
の原理は、もっと少数の、あるいはもっと多数の外部ピ
ンの使用に関している。さらに、図に示す外部ピンは、
８ビットバス２６１ないし２６４に纏められているが、
本発明の原理は、もっと多数の、あるいはもっと少数の
ビットバスにも等しく関係している。
ランシーバ装置２００は、４つの個別８ビットバス２６
１ないし２６４に纏められた３２個の外部ピンを含んで
いる。図には３２個の外部ピンを示しているが、本発明
の原理は、もっと少数の、あるいはもっと多数の外部ピ
ンの使用に関している。さらに、図に示す外部ピンは、
８ビットバス２６１ないし２６４に纏められているが、
本発明の原理は、もっと多数の、あるいはもっと少数の
ビットバスにも等しく関係している。
【００３２】ＭＵＸモードは、ＭＯＤＥ信号２７１（並
列モードまたは直列モードと同様に）によってプログラ
ム選択される。ＭＯＤＥ信号２７１は、ハードワイヤー
ドであっても、あるいは適当なビットレジスタまたは他
の記憶場所からの発信であっても良い。
列モードまたは直列モードと同様に）によってプログラ
ム選択される。ＭＯＤＥ信号２７１は、ハードワイヤー
ドであっても、あるいは適当なビットレジスタまたは他
の記憶場所からの発信であっても良い。
【００３３】ＭＵＸモードでは、ステータス信号７０１
ａないし７０９ａは、ＭＵＸおよび論理モジュール２０
６を通過し、出力ＭＵＸ２０４を経て、各イーサネット
ポートのポート有効信号と共に所要番号の外部ピン２６
１ないし２６４に出力される。
ａないし７０９ａは、ＭＵＸおよび論理モジュール２０
６を通過し、出力ＭＵＸ２０４を経て、各イーサネット
ポートのポート有効信号と共に所要番号の外部ピン２６
１ないし２６４に出力される。
【００３４】例えば、特定の実施形態では、８個のポー
ト有効ストローブ信号（イーサネットトランシーバ装置
２００のイーサネットポート毎に１個）が、第１の外部
ピンバス２６１に出力されている。さらに、各イーサネ
ットポートの９個の時分割多重化ステータス信号の内の
８個７０１ａないし７０８ａが、第２の外部ピンセット
２６２に出力され、９番目のステータス信号７０９ａ
は、第３の外部ピンセット２６３の第１のピンに出力さ
れている。第３の外部ピンセット２６３の残り７個の外
部ピン、および、第４の外部ピンセット２６４の8個の
外部ピンは、ＭＵＸモードの開示実施態様では未使用に
なっている。
ト有効ストローブ信号（イーサネットトランシーバ装置
２００のイーサネットポート毎に１個）が、第１の外部
ピンバス２６１に出力されている。さらに、各イーサネ
ットポートの９個の時分割多重化ステータス信号の内の
８個７０１ａないし７０８ａが、第２の外部ピンセット
２６２に出力され、９番目のステータス信号７０９ａ
は、第３の外部ピンセット２６３の第１のピンに出力さ
れている。第３の外部ピンセット２６３の残り７個の外
部ピン、および、第４の外部ピンセット２６４の8個の
外部ピンは、ＭＵＸモードの開示実施態様では未使用に
なっている。
【００３５】開示実施形態では、パワーアップ時に、例
えば入力ピンＭＯＤＥ［１：０］に指定されたブートス
トラッピングによって、特定の動作モードが選択される
が、本発明の原理は、ソフトウェア制御および／または
ハードウェア制御を介しての動作モード選択、および、
パワーアップ時あるいは関連イーサネットトランシーバ
装置２００の動作中における任意の時点での動作モード
選択にも等しく関係している。
えば入力ピンＭＯＤＥ［１：０］に指定されたブートス
トラッピングによって、特定の動作モードが選択される
が、本発明の原理は、ソフトウェア制御および／または
ハードウェア制御を介しての動作モード選択、および、
パワーアップ時あるいは関連イーサネットトランシーバ
装置２００の動作中における任意の時点での動作モード
選択にも等しく関係している。
【００３６】上記ＭＵＸモードに対し、並列モードで
は、各イーサネットポートの９個の有効内部ステータス
信号の内の僅か４個の信号を出力するために、３２個の
外部ピン２６１ないし２６４の全てが使用される（４信
号ｘ８ポート＝３２ピン）。したがって、並列モードを
使用することはできるが、並列モードでは、内部ステー
タス信号の全てを外部ピンにもたらすことはできない。
は、各イーサネットポートの９個の有効内部ステータス
信号の内の僅か４個の信号を出力するために、３２個の
外部ピン２６１ないし２６４の全てが使用される（４信
号ｘ８ポート＝３２ピン）。したがって、並列モードを
使用することはできるが、並列モードでは、内部ステー
タス信号の全てを外部ピンにもたらすことはできない。
【００３７】直列モードでは、８個のイーサネットポー
トの全てのステータス信号７０１ａないし７０９ａが、
適当なクロック速度（例えば１．５６ＭＨｚ）で動作す
る適当なシリアライザに入力され、直列データストリー
ム２８１として、専用の直列データクロック信号２８２
と共に出力される。直列モードでは、例えば第４の外部
ピンセット２６４の僅か２個の外部ピンしか必要としな
いが、８個のポートの各個別ステータス信号を回復する
ために、外部の多重ポートイーサネットトランシーバ装
置２００に、直列／並列変換器が必要である。
トの全てのステータス信号７０１ａないし７０９ａが、
適当なクロック速度（例えば１．５６ＭＨｚ）で動作す
る適当なシリアライザに入力され、直列データストリー
ム２８１として、専用の直列データクロック信号２８２
と共に出力される。直列モードでは、例えば第４の外部
ピンセット２６４の僅か２個の外部ピンしか必要としな
いが、８個のポートの各個別ステータス信号を回復する
ために、外部の多重ポートイーサネットトランシーバ装
置２００に、直列／並列変換器が必要である。
【００３８】外部ピン数の観点からすると、直列モード
が最適であるが、直列モードの場合、各ポートのビット
ストリームを捕え、解釈するための複雑な論理が、外部
のイーサネット集積回路に必要になる。
が最適であるが、直列モードの場合、各ポートのビット
ストリームを捕え、解釈するための複雑な論理が、外部
のイーサネット集積回路に必要になる。
【００３９】図２に示す多重化モードでは、８個のイー
サネットポートのそれぞれ９個の内部ステータス信号の
全てを、外部の多重ポートイーサネットトランシーバ装
置２００で利用するために、合計１７個の外部ピンしか
必要としない。その結果、多重化信号を捕えるために必
要な外部論理は、直接的であり、単純かつ安価である。
サネットポートのそれぞれ９個の内部ステータス信号の
全てを、外部の多重ポートイーサネットトランシーバ装
置２００で利用するために、合計１７個の外部ピンしか
必要としない。その結果、多重化信号を捕えるために必
要な外部論理は、直接的であり、単純かつ安価である。
【００４０】本発明の原理による多重化モードを使用す
ることにより、９個のステータス信号を外部のイーサネ
ットトランシーバ装置２００に渡すため（例えば、ＬＥ
Ｄを駆動するため）の９個の外部ピンと、８個のイーサ
ネットポートの各ステータス信号が、共通外部ステータ
ス信号バス上でアクティブになったことを宣言するため
の８個の追加外部ピン（イーサネットポート毎に１個）
が必要となるだけであり、したがって、８ポートＰＨＹ
の場合、従来の並列動作モードでは７２個の外部ピンを
必要とするのに対し、合計僅か１７個の外部ピンで十分
である。
ることにより、９個のステータス信号を外部のイーサネ
ットトランシーバ装置２００に渡すため（例えば、ＬＥ
Ｄを駆動するため）の９個の外部ピンと、８個のイーサ
ネットポートの各ステータス信号が、共通外部ステータ
ス信号バス上でアクティブになったことを宣言するため
の８個の追加外部ピン（イーサネットポート毎に１個）
が必要となるだけであり、したがって、８ポートＰＨＹ
の場合、従来の並列動作モードでは７２個の外部ピンを
必要とするのに対し、合計僅か１７個の外部ピンで十分
である。
【００４１】図３Ａおよび３Ｂは、多重化モードの動作
原理を説明したタイムチャートである。特に、図３Ａ
は、各イーサネットポートに対する全体タイムチャート
を示し、図３Ｂは、逐次多重化され、共通ステータス信
号バス上で外部的に利用される、全イーサネットポート
の時分割多重化の性質を示したものである。
原理を説明したタイムチャートである。特に、図３Ａ
は、各イーサネットポートに対する全体タイムチャート
を示し、図３Ｂは、逐次多重化され、共通ステータス信
号バス上で外部的に利用される、全イーサネットポート
の時分割多重化の性質を示したものである。
【００４２】図３Ａの波形（ａ）は内部クロック信号を
示し、波形（ｂ）は、波形（ａ）の内部クロック信号に
関連したポート有効ストローブ信号（アクティブハイ）
を示す。開示実施形態では、ポート有効信号のアクティ
ブ時間は約１ｍＳである。当然、本発明の原理は、ポー
ト有効信号の他のタイミング関係にも関係している。図
３Ａの波形（ｃ）で示すように、ポート有効信号に応じ
て、外部ピンから、関連するステータス信号データを捕
えることができる。
示し、波形（ｂ）は、波形（ａ）の内部クロック信号に
関連したポート有効ストローブ信号（アクティブハイ）
を示す。開示実施形態では、ポート有効信号のアクティ
ブ時間は約１ｍＳである。当然、本発明の原理は、ポー
ト有効信号の他のタイミング関係にも関係している。図
３Ａの波形（ｃ）で示すように、ポート有効信号に応じ
て、外部ピンから、関連するステータス信号データを捕
えることができる。
【００４３】図３Ａの例で示すように、ストローブ幅
は、例えば１ｍＳにすることができる。ストローブ間の
空きサイクルは、例えば図に示すように１．２８μＳに
することができる。ポート有効信号ストローブ速度は、
複数のイーサネットポートの各々に対して、例えば８ｍ
Ｓにすることができる。多重化ステータス信号は、ポー
ト有効ストローブ信号が立ち上がる約６４０ｎＳ前から
有効になり、ポート有効ストローブが立ち下がった後、
約６４０ｎＳまで有効である。
は、例えば１ｍＳにすることができる。ストローブ間の
空きサイクルは、例えば図に示すように１．２８μＳに
することができる。ポート有効信号ストローブ速度は、
複数のイーサネットポートの各々に対して、例えば８ｍ
Ｓにすることができる。多重化ステータス信号は、ポー
ト有効ストローブ信号が立ち上がる約６４０ｎＳ前から
有効になり、ポート有効ストローブが立ち下がった後、
約６４０ｎＳまで有効である。
【００４４】図３Ｂの波形（ａ）は、共通外部バス上に
逐次出力される、各イーサネットポートのステータス信
号の時分割多重化逐次性質を示したものである。図３Ｂ
の波形（ｂ）ないし（ｉ）は、図２に示す８個のイーサ
ネットポートの各々に対するポート有効信号の相対関係
を、それぞれ示したものである。図３Ｂに示すように、
隣り合うポート有効信号のアクティブ部分の間の時間周
期は、整定のための時間を、共通ステータス信号バス時
間に許容することが好ましい。
逐次出力される、各イーサネットポートのステータス信
号の時分割多重化逐次性質を示したものである。図３Ｂ
の波形（ｂ）ないし（ｉ）は、図２に示す８個のイーサ
ネットポートの各々に対するポート有効信号の相対関係
を、それぞれ示したものである。図３Ｂに示すように、
隣り合うポート有効信号のアクティブ部分の間の時間周
期は、整定のための時間を、共通ステータス信号バス時
間に許容することが好ましい。
【００４５】ポート有効ストローブ信号は、適切であれ
ばどのような方法でも使用することができる。図４に、
本発明の原理による、各イーサネットポートの専用ラッ
チまたはレジスタに、ステータス信号をラッチする場合
の、ポート有効ストローブ信号の使用例を示す。
ばどのような方法でも使用することができる。図４に、
本発明の原理による、各イーサネットポートの専用ラッ
チまたはレジスタに、ステータス信号をラッチする場合
の、ポート有効ストローブ信号の使用例を示す。
【００４６】特に、図４に示すように、個別ポート有効
ストローブ信号を用いて、各イーサネットポートに関連
する個別ラッチまたはレジスタに、ステータス信号をラ
ッチすることができる。別法として、あるいは追加とし
て、ポート有効ストローブ信号ｎ−０を用いて、そのイ
ーサネットポートステータス信号（例えば、ＬＥＤ４０
２−４０８の信号）の片側に接続する大電力インバータ
４２１，４２２を駆動することができる。このような場
合、任意のイーサネットポートのステータス信号レベル
に対応するＬＥＤは、全体の１／８の時間だけ点灯する
ことになる。図４に示すように、ＬＥＤを点灯させるた
めに、インバータにシンク電流が必要であれば、それに
応じて抵抗４１２−４１８の大きさを決めなければなら
ない。
ストローブ信号を用いて、各イーサネットポートに関連
する個別ラッチまたはレジスタに、ステータス信号をラ
ッチすることができる。別法として、あるいは追加とし
て、ポート有効ストローブ信号ｎ−０を用いて、そのイ
ーサネットポートステータス信号（例えば、ＬＥＤ４０
２−４０８の信号）の片側に接続する大電力インバータ
４２１，４２２を駆動することができる。このような場
合、任意のイーサネットポートのステータス信号レベル
に対応するＬＥＤは、全体の１／８の時間だけ点灯する
ことになる。図４に示すように、ＬＥＤを点灯させるた
めに、インバータにシンク電流が必要であれば、それに
応じて抵抗４１２−４１８の大きさを決めなければなら
ない。
【００４７】図５は、本発明の原理による、ポート有効
ストローブ信号の他の使用例を、多重化ステータス信号
情報の出力と共に示したものである。
ストローブ信号の他の使用例を、多重化ステータス信号
情報の出力と共に示したものである。
【００４８】特に、図５に示すように、ポート有効スト
ローブ信号を用いて、各イーサネットポートのＬＥＤ５
０２をそれぞれ駆動することができ、かつ、各ステータ
ス信号を用いて、ＬＥＤの他のセット５６２、５６４、
５６６が駆動される。このアーキテクチャの場合、特定
ポートのステータスＬＥＤ５０２は、その特定イーサネ
ットポートのストローブＬＥＤが点灯した時点で点灯す
る。ＬＥＤ５０２，５６２−５６６を点灯させるため
に、抵抗５１２、５７２−５７６の大きさを決めなけれ
ばならない。
ローブ信号を用いて、各イーサネットポートのＬＥＤ５
０２をそれぞれ駆動することができ、かつ、各ステータ
ス信号を用いて、ＬＥＤの他のセット５６２、５６４、
５６６が駆動される。このアーキテクチャの場合、特定
ポートのステータスＬＥＤ５０２は、その特定イーサネ
ットポートのストローブＬＥＤが点灯した時点で点灯す
る。ＬＥＤ５０２，５６２−５６６を点灯させるため
に、抵抗５１２、５７２−５７６の大きさを決めなけれ
ばならない。
【００４９】本発明は、同一集積回路上に複数のＰＨＹ
を含むイーサネットシステムに、最大限の利益を提供す
る。
を含むイーサネットシステムに、最大限の利益を提供す
る。
【００５０】本発明の重要な利点は、本発明が、外部信
号ピン数が最少のイーサネット集積回路の任意の内部フ
ラグ、または全ての内部フラグを調べる能力を実現する
ことにある。本発明の利益は、単一イーサネット集積回
路のポート数の増加に伴い、より明らかになるものと思
われる。例えば、１２ポートイーサネットチップでは、
全ての内部フラグ信号にアクセスするために、２１個の
外部ピンしか必要としない（従来の並列動作モードを使
用した場合は、１０８個必要である）。２４個のイーサ
ネットポートを有する場合のように、さらに極端なケー
スでは、全ての内部フラグにアクセスし、表示するため
に、３３個の外部ピンしか必要としない（従来の並列動
作モードを使用した場合は、２１６個必要である）。
号ピン数が最少のイーサネット集積回路の任意の内部フ
ラグ、または全ての内部フラグを調べる能力を実現する
ことにある。本発明の利益は、単一イーサネット集積回
路のポート数の増加に伴い、より明らかになるものと思
われる。例えば、１２ポートイーサネットチップでは、
全ての内部フラグ信号にアクセスするために、２１個の
外部ピンしか必要としない（従来の並列動作モードを使
用した場合は、１０８個必要である）。２４個のイーサ
ネットポートを有する場合のように、さらに極端なケー
スでは、全ての内部フラグにアクセスし、表示するため
に、３３個の外部ピンしか必要としない（従来の並列動
作モードを使用した場合は、２１６個必要である）。
【００５１】本発明の原理は、イーサネット装置内の内
部フラグ信号への多重化モード外部アクセスの使用に関
するものである。イーサネット装置の内部フラグへのア
クセス用として、多重化動作モードを排他的に、あるい
は他の動作モードを包含して設けることができる。
部フラグ信号への多重化モード外部アクセスの使用に関
するものである。イーサネット装置の内部フラグへのア
クセス用として、多重化動作モードを排他的に、あるい
は他の動作モードを包含して設けることができる。
【図１】本発明の原理による、３個のイーサネットポー
トを備えた多重ポートイーサネットトランシーバ装置、
および、全てのイーサネットポートのステータス信号
を、時分割多重化方式によって、ポート有効信号と共に
共通外部ピンに引き渡すＭＵＸモードを示す図である。
トを備えた多重ポートイーサネットトランシーバ装置、
および、全てのイーサネットポートのステータス信号
を、時分割多重化方式によって、ポート有効信号と共に
共通外部ピンに引き渡すＭＵＸモードを示す図である。
【図２】本発明の原理による、ＭＵＸモードを用いた８
ポート全ての内部ステータス信号の出力を含む、８ポー
トイーサネットトランシーバ装置の関連部分の詳細図で
ある。
ポート全ての内部ステータス信号の出力を含む、８ポー
トイーサネットトランシーバ装置の関連部分の詳細図で
ある。
【図３】Ａ 各イーサネットに対する全体タイミングで
あり、ＭＵＸモードの動作原理を説明する図である。Ｂ
逐次多重化され、共通ステータス信号バス上で外部的
に利用される、全イーサネットポートの時分割多重化の
性質を示し、ＭＵＸモードの動作原理を説明する図であ
る。
あり、ＭＵＸモードの動作原理を説明する図である。Ｂ
逐次多重化され、共通ステータス信号バス上で外部的
に利用される、全イーサネットポートの時分割多重化の
性質を示し、ＭＵＸモードの動作原理を説明する図であ
る。
【図４】本発明の原理による、各イーサネットポートの
専用のラッチまたはレジスタに、ステータス信号をラッ
チする場合の、ポート有効ストローブ信号の使用例を示
す図である。
専用のラッチまたはレジスタに、ステータス信号をラッ
チする場合の、ポート有効ストローブ信号の使用例を示
す図である。
【図５】本発明の原理による、ポート有効ストローブ信
号の他の使用例を、多重化ステータス信号情報の出力と
共に示す図である。
号の他の使用例を、多重化ステータス信号情報の出力と
共に示す図である。
【図６】複数のイーサネットポートを含む従来のイーサ
ネット装置（例えば、イーサネット集積回路）を示す図
である。各イーサネットポートは、データ／アドレス、
ＬＡＮ接続バスおよびステータスラインバス（ＰＨＹス
テータス）を、それぞれ含んでいる。通常、各ステータ
スラインバスは、個別ステータス信号を９個まで含んで
いる。
ネット装置（例えば、イーサネット集積回路）を示す図
である。各イーサネットポートは、データ／アドレス、
ＬＡＮ接続バスおよびステータスラインバス（ＰＨＹス
テータス）を、それぞれ含んでいる。通常、各ステータ
スラインバスは、個別ステータス信号を９個まで含んで
いる。
【図７】従来のイーサネットポートステータスバス上に
個別に含まれる、従来の信号の詳細を示す図である。
個別に含まれる、従来の信号の詳細を示す図である。
ＬＡＮ ローカルエリアネットワーク １００ 多重ポートイーサネットトランシーバ装置 １０２ ステータス信号マルチプレクサ １０４ ポートセレクタ １０６ クロック源 １１０，１１２，１１４，６０２，６０４，６０６ イ
ーサネットポート １２０，１２２，１２４，６１０，６１２，６１４ Ｌ
ＡＮ接続バス １３０，１３２，１３４ 内部イーサネットステータス
信号バス １４０ 共通ステータス信号バス １４２ 周期ポート有効信号 ２００ ８ポートイーサネットトランシーバ装置 ２０４ 出力ＭＵＸ ２０６ ＭＵＸおよび論理モジュール ２０８ １６割り算器 ２１０ １ｍｓ生成器 ２１２ ポートセレクト ２１４ ＬＥＤのターンｏｎ／ｏｆｆの条件を与える信
号 ２６１，２６２，２６３，２６４ ８ビットバス ２７１ ＭＯＤＥ信号 ２８１ 直列データストリーム ２８２ 直列データクロック信号 ６００ 従来のイーサネット装置 ６１６，６１８，６２０ ステータスラインバス ７００ ＰＨＹステータスバス ７０１ ＡＣＴ信号 ７０２ ＬＩＮＫ信号 ７０３ ＳＰＥＥＤ信号 ７０４ ＦＤＵＰ信号 ７０５ ＣＳ信号 ７０６ ＴＰＪＳ信号 ７０７ ＴＰＡＰＳ信号 ７０８ ＲＳ信号 ７０９ ＸＳ信号
ーサネットポート １２０，１２２，１２４，６１０，６１２，６１４ Ｌ
ＡＮ接続バス １３０，１３２，１３４ 内部イーサネットステータス
信号バス １４０ 共通ステータス信号バス １４２ 周期ポート有効信号 ２００ ８ポートイーサネットトランシーバ装置 ２０４ 出力ＭＵＸ ２０６ ＭＵＸおよび論理モジュール ２０８ １６割り算器 ２１０ １ｍｓ生成器 ２１２ ポートセレクト ２１４ ＬＥＤのターンｏｎ／ｏｆｆの条件を与える信
号 ２６１，２６２，２６３，２６４ ８ビットバス ２７１ ＭＯＤＥ信号 ２８１ 直列データストリーム ２８２ 直列データクロック信号 ６００ 従来のイーサネット装置 ６１６，６１８，６２０ ステータスラインバス ７００ ＰＨＹステータスバス ７０１ ＡＣＴ信号 ７０２ ＬＩＮＫ信号 ７０３ ＳＰＥＥＤ信号 ７０４ ＦＤＵＰ信号 ７０５ ＣＳ信号 ７０６ ＴＰＪＳ信号 ７０７ ＴＰＡＰＳ信号 ７０８ ＲＳ信号 ７０９ ＸＳ信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 エドモンド エイチ、バラカット アメリカ合衆国、18103 ペンシルベニア、 アレンタウン、グリック アベニュー 1112 (72)発明者 ジョセフ アンソニー マンゼラ アメリカ合衆国、18062 ペンシルベニア、 マカンジー、ランプライター ドライブ 1695
Claims (19)
- 【請求項１】 多重ポートイーサネット装置において、 複数のステータス信号バスの各々に対応する、複数のイ
ーサネットポートと、 前記複数のステータス信号バスを入力し、かつ、前記イ
ーサネット装置の外部ピンで利用される共通ステータス
信号バスを出力する内部マルチプレクサと、 前記内部マルチプレクサが、前記複数のステータス信号
バスのいずれの信号バスを出力しているかを示すポート
有効信号とを有することを特徴とする多重ポートイーサ
ネット装置。 - 【請求項２】 前記ポート有効信号が、それぞれ前記複
数のイーサネットポートの各々に対する個別ポート有効
ストローブ信号であることを特徴とする請求項１記載の
装置。 - 【請求項３】 さらに、前記内部マルチプレクサを制御
するポートセレクタを有することを特徴とする請求項１
記載の装置。 - 【請求項４】 前記複数のステータス信号バスの各々
が、ＡＣＴ信号と、ＬＩＮＫ信号と、ＳＰＥＥＤ信号
と、ＦＤＵＰ信号と、ＣＳ信号と、ＴＰＪＳ信号と、Ｔ
ＰＡＰＳ信号と、ＲＳ信号と、ＸＳ信号とを含むことを
特徴とする請求項１記載の装置。 - 【請求項５】 前記複数のステータス信号バスの各々
が、前記複数のイーサネットポートの対応する１つに関
して、共通ステータス信号バスセットを有することを特
徴とする請求項１記載の装置。 - 【請求項６】 （１）前記イーサネット装置からの外部
出力である前記内部マルチプレクサの前記出力と、 （２）前記複数のステータス信号バスとの間の選択を可
能にする出力マルチプレクサとを有することを特徴とす
る請求項１記載の装置。 - 【請求項７】 前記複数のイーサネットポートが、少な
くとも８個のイーサネットポートであることを特徴とす
る請求項１記載の装置。 - 【請求項８】 多重ポートイーサネット装置の外部ピン
最小化方法において、 （Ａ）前記イーサネット装置の複数のイーサネットポー
トの各々からのステータス信号を、共通ステータス信号
バス中に多重化するステップと、 （Ｂ）前記多重化されたステータス信号を、前記イーサ
ネット装置の共通外部ピンセットを介して出力するステ
ップとを含むことを特徴とする多重ポートイーサネット
装置の外部ピン最少化方法。 - 【請求項９】 前記共通ステータス信号バスが、前記複
数のイーサネットポートの各々に関して、少なくとも９
個のステータス信号を含むことを特徴とする請求項８記
載の方法。 - 【請求項１０】 前記複数のイーサネットポートが、少
なくとも８個のイーサネットポートであることを特徴と
する請求項８記載の方法。 - 【請求項１１】 多重ポートイーサネット装置の外部ピ
ン最少化方法において、 複数のイーサネットポートの各々のステータスの並列表
現を、前記イーサネット装置の共通外部ピンセットを介
して逐次出力するステップを含むことを特徴とする多重
ポートイーサネット装置の外部ピン最少化方法。 - 【請求項１２】 前記並列表現が、前記複数のイーサネ
ットポートの各々に関して、少なくとも９ビット信号を
含むことを特徴とする請求項１１記載の方法。 - 【請求項１３】 前記複数のイーサネットポートが、少
なくとも８個のイーサネットポートであることを特徴と
する請求項１１記載の方法。 - 【請求項１４】 多重ポートイーサネット装置の外部ピ
ン最少化装置において、 前記イーサネット装置の複数のイーサネットポートの各
々からのステータス信号を、共通ステータス信号バス中
に多重化する手段と、 前記多重化されたステータス信号を、前記イーサネット
装置の共通外部ピンセットを介して出力する手段とを有
することを特徴とする多重ポートイーサネット装置の外
部ピン最少化装置。 - 【請求項１５】 前記共通ステータス信号バスが、前記
複数のイーサネットポートの各々に関して、少なくとも
９個のステータス信号を含むことを特徴とする請求項１
４記載の装置。 - 【請求項１６】 前記複数のイーサネットポートが、少
なくとも８個のイーサネットポートであることを特徴と
する請求項１４記載の装置。 - 【請求項１７】 多重ポートイーサネット装置の外部ピ
ン最少化装置において、 複数のイーサネットポートの各々のステータスの並列表
現を、前記イーサネット装置の共通外部ピンセットを介
して逐次出力する手段を有することを特徴とする多重ポ
ートイーサネット装置の外部ピン最少化装置。 - 【請求項１８】 前記並列表現が、前記複数のイーサネ
ットポートの各々に関して、少なくとも９ビット信号を
含むことを特徴とする請求項１７記載の装置。 - 【請求項１９】 前記複数のイーサネットポートが、少
なくとも８個のイーサネットポートであることを特徴と
する請求項１７記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/496609 | 2000-02-03 | ||
| US09/496,609 US6700898B1 (en) | 2000-02-03 | 2000-02-03 | Multiplexed output of status signals in ethernet transceiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001251328A true JP2001251328A (ja) | 2001-09-14 |
| JP3751833B2 JP3751833B2 (ja) | 2006-03-01 |
Family
ID=23973384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001026682A Expired - Fee Related JP3751833B2 (ja) | 2000-02-03 | 2001-02-02 | 多重ポートイーサネット装置と外部ピン最小化方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6700898B1 (ja) |
| JP (1) | JP3751833B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010510560A (ja) * | 2006-11-03 | 2010-04-02 | インテル コーポレイション | 固定レジスタアドレス空間での制御及びステータス信号密度を増やす技術 |
| JP7185082B1 (ja) * | 2022-01-21 | 2022-12-06 | 明泰科技股▲分▼有限公司 | ネットワークスイッチ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082522A2 (en) * | 2000-04-21 | 2001-11-01 | Broadcom Corporation | Performance indicator for a high-speed communication system |
| US7313096B2 (en) * | 2002-05-20 | 2007-12-25 | Microsoft Corporation | Multiplexing a communication port |
| CN100583771C (zh) * | 2006-10-11 | 2010-01-20 | 鸿富锦精密工业（深圳）有限公司 | 网络状态指示电路 |
| CN101166120B (zh) * | 2006-10-20 | 2010-05-12 | 鸿富锦精密工业（深圳）有限公司 | 网络状态指示电路 |
| US20090201821A1 (en) * | 2008-02-11 | 2009-08-13 | Barnette James D | System and method for detecting early link failure in an ethernet network |
| US8179901B2 (en) * | 2008-02-11 | 2012-05-15 | Vitesse Semiconductor Corporation | System and method for squelching a recovered clock in an ethernet network |
| US20090327539A1 (en) * | 2008-06-30 | 2009-12-31 | Tommi Kanerva | Multiple Die System Status Communication System |
| CN102891813B (zh) * | 2012-09-05 | 2015-09-23 | 盛科网络（苏州）有限公司 | 支持多传输模式的以太网端口架构 |
| US20200021500A1 (en) * | 2018-07-11 | 2020-01-16 | Mellanox Technologies, Ltd. | Switch-port visual indications using external device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2455055C3 (de) * | 1974-11-20 | 1978-11-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Abfrage, Übertragung und Anzeige von Signalzuständen |
| WO1982003931A1 (en) * | 1981-04-27 | 1982-11-11 | Kris Bryan | Multi-master processor bus |
| US5276443A (en) * | 1991-03-27 | 1994-01-04 | Xircom, Inc. | Parallel port multiplexor for PC parallel port |
| US5555436A (en) * | 1993-12-10 | 1996-09-10 | Intel Corporation | Apparatus for allowing multiple parallel port devices to share a single parallel port |
| US5598418A (en) * | 1994-11-10 | 1997-01-28 | Advanced Micro Devices Inc. | Repeater status LED array interface |
| US5819112A (en) * | 1995-09-08 | 1998-10-06 | Microsoft Corporation | Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests |
| US5874930A (en) * | 1996-04-05 | 1999-02-23 | Advanced Micro Devices, Inc. | Serial display drive for electronic systems |
| US6185630B1 (en) * | 1997-02-14 | 2001-02-06 | Advanced Micro Devices, Inc. | Device initializing system with programmable array logic configured to cause non-volatile memory to output address and data information to the device in a prescribed sequence |
| US6483849B1 (en) * | 1998-04-17 | 2002-11-19 | Advanced Micro Devices, Inc. | Network transceiver having a LED interface operable in parallel and serial modes |
-
2000
- 2000-02-03 US US09/496,609 patent/US6700898B1/en not_active Expired - Lifetime
-
2001
- 2001-02-02 JP JP2001026682A patent/JP3751833B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010510560A (ja) * | 2006-11-03 | 2010-04-02 | インテル コーポレイション | 固定レジスタアドレス空間での制御及びステータス信号密度を増やす技術 |
| US8185671B2 (en) | 2006-11-03 | 2012-05-22 | Intel Corporation | Technique for increasing control and status signal density in a fixed register address space |
| JP7185082B1 (ja) * | 2022-01-21 | 2022-12-06 | 明泰科技股▲分▼有限公司 | ネットワークスイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3751833B2 (ja) | 2006-03-01 |
| US6700898B1 (en) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3485932B2 (ja) | 多数の媒体独立インターフェイス及び混合媒体接続を有する拡張可能な集積回路マルチポート中継装置コントローラ | |
| US5001472A (en) | Uneven token distribution technique for token based local area network | |
| US5305317A (en) | Local area network adaptive circuit for multiple network types | |
| US5299193A (en) | Signal interface for coupling a network front end circuit to a network adapter circuit | |
| US5689644A (en) | Network switch with arbitration sytem | |
| US5202884A (en) | Multiplexing scheme for modem control signals | |
| US5629685A (en) | Segmentable addressable modular communication network hubs | |
| US6058427A (en) | Apparatus and method for generating a serial data stream carrying data for multiple network switch ports for use by a physical transceiver | |
| CA2302500A1 (en) | Control processor switchover for a telecommunications switch | |
| US9363203B2 (en) | Modular interconnect structure | |
| JPH1196090A (ja) | Ｉ２ｃバス回路及びバス制御方法 | |
| GB2264843A (en) | An interface device for coupling a host device to a computer network | |
| JP2001251328A (ja) | 多重ポートイーサネット（登録商標）装置と外部ピン最小化方法及び装置 | |
| US6205147B1 (en) | Virtual network architecture | |
| US5680113A (en) | Dynamic address assignments to serially connected devices | |
| US5574726A (en) | Inter-repeater backplane | |
| US6298067B1 (en) | Distributed arbitration scheme for network device | |
| US6347345B1 (en) | Information transfer apparatus having control unit with BTL transceiver applying transmission enable signal inputted from ethernet processor module through backplane to control unit | |
| US7436761B2 (en) | Apparatus and method for connecting fibre channel devices via bypass buffers | |
| EP0917791B1 (en) | Address administration for 100base-t phy devices | |
| US4989203A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including separate contention resolution | |
| US20040037303A1 (en) | Linking addressable shadow port and protocol for serial bus networks | |
| US5777996A (en) | Inter-repeater backplane for allowing hot-swapping of individual repeater circuits | |
| US6961792B1 (en) | System for configuring expandable buses in a multi-device storage container and related method | |
| US6625711B1 (en) | Method and/or architecture for implementing queue expansion in multiqueue devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3751833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |