JP2001250912A - Semiconductor device and its manufacturing method and electronic equipment - Google Patents

Semiconductor device and its manufacturing method and electronic equipment

Info

Publication number
JP2001250912A
JP2001250912A JP2000062298A JP2000062298A JP2001250912A JP 2001250912 A JP2001250912 A JP 2001250912A JP 2000062298 A JP2000062298 A JP 2000062298A JP 2000062298 A JP2000062298 A JP 2000062298A JP 2001250912 A JP2001250912 A JP 2001250912A
Authority
JP
Japan
Prior art keywords
semiconductor device
hole
semiconductor chip
step
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000062298A
Other languages
Japanese (ja)
Inventor
Kuniyasu Matsui
邦容 松井
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2000062298A priority Critical patent/JP2001250912A/en
Publication of JP2001250912A publication Critical patent/JP2001250912A/en
Application status is Withdrawn legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method and electronic components that can electrically connect a laminated semiconductor chip to an external device or the like without using any auxiliary means such as an interposer, and can adopt the configuration regardless of the size of the laminated semiconductor chip.
SOLUTION: A through hole 12 is formed in semiconductor chips 10a, 10b, 10c, and 10d. Then, a conductive film 16 made of gold is formed on the inner- periphery surface of the through hole 12 and near an opening part. In addition, the inside of the through hole 12 is filled with resin 18, thus electrically connecting an electrode 14 of the semiconductor chip 10d to the conductive film 16, and hence electrically connecting the external device that is provided at the side of the semiconductor chip 10a and is not shown in a figure to the semiconductor chip 10d.
COPYRIGHT: (C)2001,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置およびその製造方法ならびに電子機器に係り、特に半導体チップを複数個積層して用いるのに好適なものに関する。 The present invention relates to relates to a semiconductor device and its manufacturing method, and an electronic apparatus, about suitable for use with particular stacking a plurality of semiconductor chips.

【0002】 [0002]

【従来の技術】半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。 In the field of semiconductor devices, miniaturization of recent semiconductor devices, for the purpose of weight reduction, providing a plurality of semiconductor chips in a single package, a number of particular providing the semiconductor chip in the stacked state It has been developed. このような半導体装置は、マルチチップパッケージ(MC Such semiconductor devices, multi-chip package (MC
P)、またはマルチチップモジュール(MCM)と呼ばれている。 P), or are called multi-chip module (MCM). このような装置の具体的な例としては、実開昭62−158840号の発明が挙げられる。 Specific examples of such devices include the invention of Patent Utility Model 62-158840. すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。 That is, by stacking a plurality of chips in a single ceramic package, the electrodes of each chip is intended to be connected with a wire. また、別な事例として、特開平11−1357 In addition, as another example, JP-A-11-1357
11号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。 As in No. 11 of the invention, a semiconductor chip is mounted on a wiring board called interposer, with connecting an interposer between each other, it is an single semiconductor device stacked.

【0003】 [0003]

【発明が解決しようとする課題】しかしながら、実開昭62−158840号の発明においては、半導体チップの周囲に多数をワイヤーを配することになるので、当該構成を有する半導体装置の容積を必要以上に大きなものにしてしまう。 [SUMMARY OF THE INVENTION However, in the invention of JP Utility Model 62-158840, since a large number around the semiconductor chip so that placing the wire, more than necessary the volume of the semiconductor device having the structure resulting in the big things. また、積層される半導体チップの大きさが略同一の場合、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。 Further, when the size of semiconductor chips to be stacked is substantially identical, other than the semiconductor chip located at the top, because the electrode is in a state hidden by the semiconductor chip at an upper level, and bonding difficulties Become. さらに、特開平11−135711号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装するとともに、インターポーザ間の電気的接続を確保するために、実開昭62−158840 Furthermore, with the invention of JP-A-11-135711, but be a single semiconductor device by laminating approximately the same size of the semiconductor chip can be easily, implement each semiconductor chip on the interposer, the interposer to ensure the electrical connection between, Japanese Utility Model 62-158840
号の発明よりもはるかに複雑な製造工程を要することになる。 It takes much more complicated manufacturing process than No. inventions.

【0004】そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザなどの補助的手段を用いることなく、積層された半導体チップと外部装置等とを電気的に接続することが可能であるとともに、当該構成を積層される半導体チップの大きさに関係なく採用できる半導体装置およびその製造方法ならびに電子機器を提供することを目的としている。 [0004] Therefore, the present invention has been made to solve the drawbacks of the aforementioned prior art, without using an auxiliary means such as an interposer, electrical and stacked semiconductor chip and an external device such as a together it can be connected, and its object is to provide a semiconductor device and a manufacturing method thereof, and electronic devices can be employed regardless of the size of semiconductor chips to be stacked the configuration.

【0005】 [0005]

【課題を解決するための手段】そこで、本発明は、上記の目的を達成するために、半導体チップを複数個積層してなる半導体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する第1の工程と、 Therefore SUMMARY OF THE INVENTION The present invention, in order to achieve the above object, in a method of manufacturing a semiconductor device formed by stacking a plurality of semiconductor chips, through the semiconductor chip stacking a plurality a first step of forming a hole,
前記貫通孔の内周面上に無電解メッキにより導電膜を形成する第2の工程と、前記貫通孔内に樹脂を充填する第3の工程と、を少なくとも有することを特徴とするものとした。 A second step of forming a conductive film by electroless plating on the inner peripheral surface of the through hole, and shall be characterized by having a third step of filling the resin, at least in the through-hole .

【0006】このように構成した本発明においては、積層された半導体チップに形成された貫通孔内部に導電手段を設けることが簡単にできる。 [0006] In the present invention constructed as described above, it can easily be provided with stacked electrically conductive means within the through hole formed in the semiconductor chip. また、樹脂を貫通孔内部に設けるため、導電膜自体は導通が取れる程度であればよく、その内面に充填する樹脂により信頼性が高まる。 Further, for providing the resin inside the through-hole, the conductive film itself may be a degree that conduction can take, reliability is enhanced by the resin to be filled on its inner surface. さらに内部に充填する樹脂に導電粒子を含んだ樹脂を用いることにより、電気的接続の信頼性がさらに向上する。 Further by using a resin containing conductive particles in the resin to be filled in the inside, the reliability of electrical connection can be further improved.

【0007】また、上記の半導体装置の製造方法において、前記導電膜を前記貫通孔の開口部の近傍にも形成するこことを特徴とするものとした。 [0007] In the above-described method for fabricating a semiconductor device, and shall be characterized here also form the conductive film in the vicinity of the opening of the through hole.

【0008】このように構成した本発明においては、貫通孔の開口部の近傍に形成された導電膜が外部装置の配線や端子等との電気的接続に寄与するので、当該外部装置との電気的接続の信頼性が高まる。 [0008] Since this in the present invention configured as was formed in the vicinity of the opening of the through-hole conductive film contribute to electrical connection between the wiring and terminals of the external device, the electrical and the external device It increases the reliability of the connection.

【0009】また、上記の半導体装置の製造方法において、前記第1の工程において、前記半導体チップの能動素子形成面に形成された電極パッドの一部を穿設するように貫通孔を形成することを特徴とするものとした。 [0009] In the above-described method for fabricating a semiconductor device, in the first step, forming the through hole so bored part of the electrode pads formed on the active element formation face of the semiconductor chip It was assumed to be characterized.

【0010】このように構成した本発明においては、電極パッドと導電膜とが電気的に接続されるので、貫通孔の開口部付近に設けられた導電膜または電着樹脂に外部装置の配線や端子等を接続すれば、当該外部装置と積層された各半導体チップとを電気的に接続することが容易にできる。 [0010] In the present invention constructed as described above, since the electrode pads and the conductive film are electrically connected, the wiring of the external device to a conductive film or an electrocoating resin provided near the opening of the through hole Ya by connecting the terminals and the like, it can be with each semiconductor chips stacked with the external device can easily be electrically connected.

【0011】また、上記の半導体装置の製造方法において、前記第1の工程と前記第2の工程との間に、前記貫通孔の内周面に絶縁膜を形成する工程を有することを特徴とするものとした。 [0011] In the method of manufacturing a semiconductor device, and characterized in that between said first step and said second step includes a step of forming an insulating film on the inner peripheral surface of the through hole It was assumed to be.

【0012】このように構成した本発明においては、積層された各半導体チップと導電膜とが絶縁膜により絶縁されるので、当該導電膜を当該半導体チップとの電気的接続に無関係なコンタクトとして利用することができる。 [0012] In the present invention constructed as described above, since the semiconductor chips and the stacked conductive films are insulated by the insulating film, utilizing the conductive film as independent contact to the electrical connection between the semiconductor chip can do.

【0013】また、上記の半導体装置の製造方法において、前記第2の工程は、前記複数個積層された前記半導体チップの、前記導電膜を形成する領域以外の領域にフォトレジストを設ける工程と、前記導電膜を形成する領域に触媒核を付着させる工程と、前記複数個積層された前記半導体チップをメッキ浴する工程と、を含むことを特徴とするものとした。 [0013] In the above-described method for fabricating a semiconductor device, the second step includes a step of forming a photoresist on said plurality stacked above the semiconductor chip, a region other than the region for forming the conductive film, adhering a catalyst nucleus to the region for forming the conductive film, and shall be characterized in that it comprises a step of plating bath the plurality stacked semiconductor chip.

【0014】このように構成した本発明においては、導電膜を無電解メッキにより形成するので、貫通孔内部に導電膜を形成することが容易にできる。 [0014] In the present invention constructed as described above, since the conductive film is formed by electroless plating, it is easy to form a through hole inside the conductive film.

【0015】また、上記の半導体装置の製造方法において、前記第3の工程において、貫通孔内に充填する樹脂として、電着樹脂を用いることを特徴とするものにした。 [0015] In the method of manufacturing a semiconductor device, in the third step, as the resin to be filled in the through hole, and in those characterized by the use of electrodeposition resin. このようにして構成した本発明においては、貫通孔内に樹脂を選択的にかつ容易に、短時間で形成することができる。 Thus in the present invention which were constructed in the selectively and easily a resin into the through hole can be formed in a short time.

【0016】さらに、半導体装置において、上記のいずれかに記載の半導体装置の製造方法により製造されてなることを特徴とするものとした。 Furthermore, in the semiconductor device, and it shall be characterized by comprising manufactured by the manufacturing method of the semiconductor device according to any of the above.

【0017】このように構成した本発明においては、積層された半導体チップ同士の電気的導通を確保するのに、ワイヤー等が不要になるので、半導体装置の小型化を図ることが容易にできる。 [0017] In the present invention constructed as described above, to ensure the electrical continuity of the semiconductor chips which are stacked, since the wire or the like is not necessary, can be easily miniaturized semiconductor device.

【0018】くわえて、電子機器において、上記の半導体装置を備えてなることを特徴とするものとした。 [0018] In addition, in the electronic apparatus, and it shall be characterized by being provided with the above-mentioned semiconductor device.

【0019】このように構成した本発明においては、従来よりも小型化された半導体装置を利用できるので、電子機器自体の小型化を図ることが容易にできる。 [0019] In the present invention constructed as described above, it is possible to utilize the semiconductor device which is miniaturized than the conventional, it can be easily miniaturized electronic device itself.

【0020】 [0020]

【発明の実施の形態】以下に、本発明に係る半導体装置およびその製造方法ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, will be described in detail with reference to the accompanying drawings semiconductor device and a preferred embodiment of the method for manufacturing the same, and an electronic apparatus according to the present invention.

【0021】図1は、本発明の第1の実施の形態に係る半導体装置の概略を示す断面図である。 [0021] FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to a first embodiment of the present invention. また、図2は、 In addition, FIG. 2,
本発明の第1の実施の形態に係る半導体装置の製造工程を説明する断面図(1)である。 Is a sectional view explaining the manufacturing process of a semiconductor device according to a first embodiment of the present invention (1). また、図3は、本発明の第1の実施の形態に係る半導体装置の製造工程を説明する断面図(2)である。 3 is a sectional view explaining the manufacturing process of a semiconductor device according to a first embodiment of the present invention (2). また、図4は、本発明の第2 Further, FIG. 4, the second invention
の実施の形態に係る半導体装置の概略を示す断面図である。 It is a cross-sectional view schematically showing a semiconductor device according to the embodiment. また、図5は、本発明の第3の実施の形態に係る半導体装置の概略を示す断面図である。 Further, FIG. 5 is a cross-sectional view schematically showing a semiconductor device according to a third embodiment of the present invention.

【0022】本発明の実施の形態に係る半導体装置ついて図1に基づいて説明する。 [0022] The semiconductor device according to exemplary embodiments of the present invention will be described with reference to FIG. この実施の形態に係る半導体装置100は、半導体チップ10a、10b、10 The semiconductor device 100 according to this embodiment, the semiconductor chip 10a, 10b, 10
c、10dを能動素子形成面(以下、能動面とする)を同方向に揃えた状態で積層している。 c, 10d of the active element formation face (hereinafter referred to as the active surface) of the stacked in a state aligned in the same direction. 積層された半導体チップ10a、10b、10c、10dは、これらの半導体チップの間に介在する接着剤20a、20b、20 Stacked semiconductor chips 10a, 10b, 10c, 10d, the adhesive 20a interposed between the semiconductor chips, 20b, 20
cによって接着されている。 They are bonded by c.

【0023】また、半導体チップ10a、10b、10 Further, the semiconductor chip 10a, 10b, 10
c、10dには、これらを積層方向に貫通する貫通孔1 c, the 10d, the through-hole 1 which penetrates them in the stacking direction
2が設けられている。 2 is provided. 貫通孔12の内周面には、導電膜16が形成されている。 The inner peripheral surface of the through hole 12, conductive film 16 is formed. 導電膜16は、金(Au)によって形成されている。 The conductive film 16 is formed by gold (Au). なお、その形成方法については後述する。 It will be described later its formation method. さらに、導電膜16の端部17a、17bは、 Further, the end portion 17a of the conductive film 16, 17b is
貫通孔12から外部に露出している。 It is exposed to the outside from the through hole 12. くわえて、貫通孔12内部には、樹脂18が充填されている。 In addition, the internal through hole 12, the resin 18 is filled. 樹脂18はアクリル系樹脂であり、カチオン型アクリル電着樹脂を使用し、電着方式により形成されている。 Resin 18 is an acrylic resin, using the cationic acrylic electrodeposition resin, and is formed by electrodeposition method.

【0024】以上説明した本発明の実施の形態によれば、半導体チップ10a、10b、10c、10dのいずれかの面において、外部装置の端子等を電極パッド1 According to the embodiment of the present invention described above, the semiconductor chips 10a, 10b, 10c, in either side of the 10d, the electrode pad 1 such as a terminal of an external device
4dに接続すれば、導電膜16がコンタクトとしての役割を果たして、半導体チップ10a、10b、10c、 When connected to 4d, the conductive film 16 serves as a contact, the semiconductor chip 10a, 10b, 10c,
10dの反対側の面に設けられた基板等への接続を行うことができる。 Connecting 10d to the opposite side of the substrate provided on a surface such as a can be performed. よって、例えば、半導体チップ10dに形成された電極パッド14dと導電膜16とを電気的導体24で接続することにより、半導体チップ10a側に設けた図示しない外部装置と半導体チップ10dとを電気的に接続することが可能になる。 Thus, for example, by connecting the electrode pads 14d and the conductive film 16 formed on the semiconductor chip 10d in electrical conductors 24, electrically the external device and the semiconductor chip 10d (not shown) provided on the semiconductor chip 10a side it becomes possible to connect. なお、電極パッド1 The electrode pad 1
4dと導電膜16との接続は、スズやスズ合金等で行うことが好ましい。 Connection between 4d and the conductive film 16 is preferably carried out with tin or tin alloy.

【0025】なお、積層される半導体チップの個数は4 [0025] The number of semiconductor chips to be stacked 4
個に限られるものではなく、他の個数にしても良い。 The present invention is not limited in number, it may be other numbers. また、積層される半導体チップの大きさは、それぞれ異なるものであっても良い。 The size of the semiconductor chips to be laminated may be different from each other. また、貫通孔12は、積層される各半導体チップの回路等を損なわなければ、複数個、 The through-holes 12, unless impair the circuits of each semiconductor chip to be stacked, plurality,
例えばすべて電極パッドに対応して設けても良い。 For example, all be provided corresponding to the electrode pads. さらに、半導体チップ10a、10b、10c、10dの間に放熱板を設けても良い。 Further, the semiconductor chip 10a, 10b, 10c, the heat radiating plate may be provided between the 10d. なお、これらのことは他の実施の形態にも適用できる。 Note that it is also applicable to these things in other embodiments.

【0026】また、樹脂18は、貫通孔12を完全に充填していなくても良く、外部装置の端子等と接続可能に設けられていれば良い。 Further, the resin 18 may be not completely fill the through-holes 12, may be provided to be connectable to terminals or the like of the external device. また、樹脂18は、導電膜16 In addition, the resin 18, conductive film 16
の端部を電気的接続に使用しない場合は17a、17b If the end is not used to electrically connect 17a, 17b
上に設けられてあっても良い。 It may be each other provided above. さらに、導電膜16は、 In addition, the conductive film 16,
金で形成するほかに、ニッケル(Ni)、銅(Cu) In addition to forming a gold, nickel (Ni), copper (Cu)
や、ニッケル−金(Ni−Au)、ニッケル−金−銅(Ni−Au−Cu)などの合金で形成しても良い。 Or nickel - gold (Ni-Au), nickel - gold - copper (Ni-Au-Cu) may be formed of an alloy such as. なお、これらのことは他の実施の形態にも適用できる。 Note that it is also applicable to these things in other embodiments.

【0027】くわえて、半導体チップ10a、10b、 [0027] In addition, the semiconductor chip 10a, 10b,
10c、10dの能動面上には、当該能動面を保護するための絶縁膜を設けることが好ましい。 10c, the on the active surface of the 10d, it is preferable to provide an insulating film for protecting the active surface. 具体的には、絶縁膜としてシリコン酸化膜(SiO 2 )やシリコン窒化膜(SiN)を設けることが好適である。 Specifically, it is preferable to provide a silicon oxide film (SiO 2) or silicon nitride (SiN) film as an insulating film. なお、この絶縁膜は、半導体ウェハ製造工程中で形成される後述するようなものを半導体ウェハ製造段階で形成すれば良い。 Incidentally, the insulating film may be formed such as to be described later which is formed in a semiconductor wafer manufacturing process in a semiconductor wafer manufacturing stage.
また、半導体ウェハを各半導体チップに分割後した設けても良い。 Further, the semiconductor wafer may be provided and later divided into the semiconductor chips. さらに、半導体チップ10a、10b、10 Further, the semiconductor chip 10a, 10b, 10
c、10dの側面や裏面に後加工、例えばポッティング、蒸着、トランスファーモールドなどの方法により絶縁膜を形成しても良い。 c, post-processing on the side surface or the back surface of the 10d, for example potting, deposited by a method such as transfer molding an insulating film may be formed. なお、これらのことは他の実施の形態にも適用できる。 Note that it is also applicable to these things in other embodiments.

【0028】また、本発明の第2の実施の形態に係る半導体装置のように、半導体チップ10a、10b、10 Further, as in the semiconductor device according to a second embodiment of the present invention, the semiconductor chip 10a, 10b, 10
c、10dに形成された金属配線層等と導電膜16との電気的絶縁を確実なものにするために、絶縁膜22を設けることが好ましい。 c, and electrical insulation between the metal wiring layer such as a conductive film 16 formed on the 10d in order to ensure it is preferable to provide the insulating film 22. すなわち、図4に示すように、まず、貫通孔12の内周面に絶縁膜22を形成し、その上に導電膜16を積層して設けるものとする。 That is, as shown in FIG. 4, first, an insulating film 22 formed on the inner peripheral surface of the through hole 12, it is assumed that provided by laminating a conductive film 16 thereon. このようにすれば、導電膜16と半導体チップ10a、10b、1 In this way, the conductive film 16 and the semiconductor chip 10a, 10b, 1
0c、10dの図示しない金属配線層との電気的絶縁を確実に図ることができる。 0c, can be reliably electrically insulated from the 10d metal wiring layer (not shown).

【0029】なお、絶縁膜22としては、シリコン酸化膜(SiO2)やシリコン窒化膜(SiN)が好適である。 [0029] As the insulating film 22, a silicon oxide film (SiO2) or silicon nitride (SiN) film is preferable. さらに、ポリイミドなどの有機絶縁膜を形成しても良い。 Furthermore, it may be formed an organic insulating film such as polyimide. なお、その形成方法は、例えば、CVD法や、半導体チップ10a、10b、10c、10dを酸素を含む高温雰囲気中で熱処理して、接続孔18の内周面に露出した部分を酸化して酸化膜を形成するなど、いずれの方法によっても良い。 Incidentally, the forming method, for example, CVD method and the semiconductor chip 10a, 10b, 10c, 10d and heat-treated in a high temperature atmosphere containing oxygen, by oxidizing the exposed portion on the inner peripheral surface of the connection hole 18 oxidizing etc. to form a film, it may be by any method.

【0030】次に、本発明の実施の形態に係る半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to the embodiment of the present invention.

【0031】まず、図2(A)に示すように、半導体チップの工程を終えた半導体ウェハ40を積層状態で接着し、貫通孔を形成する部位にレーザ光を照射して貫通孔12を形成する。 First, as shown in FIG. 2 (A), forming a through hole 12 with the semiconductor wafer 40 having been subjected to the steps of the semiconductor chip is bonded in a stacked state, by irradiating a laser beam to a site to form a through hole to. なお、レーザ光の照射は、能動素子を穿孔するなどの損傷を与えないように注意深く行わなければならない。 The irradiation of the laser beam must be carried out carefully so as not to damage such as piercing the active element.

【0032】なお、貫通孔12は、ウェット法やドライ法のエッチングで設けるものとしても良い。 [0032] The through-holes 12 may be as provided in etching of wet method or dry method. ドライ法でエッチングする場合、レーザ光を用いる方法よりも穿孔に時間を要するが、貫通孔12の内周面の荒れが小さい。 When etching in the dry method, it takes time to perforation than a method using a laser beam, a small roughness of the inner peripheral surface of the through hole 12. 具体的な、エッチング方法としては、ウェットエッチングはKOH等のアルカリ溶液、ドライエッチングはCF 4等のエッチングガスを用いた方法、プラズマを用いた方法など、シリコン加工で用いられるものを用いるようにすれば良い。 Specific examples of the etching method, wet etching them to use an alkali solution such as KOH, a dry etching method is using an etching gas such as CF 4, and a method using plasma, those used in silicon processing if may.

【0033】次に、図2(B)に示すように、積層された半導体チップ10a、10b、10c、10dの両面にフォトレジストを塗布してフォトレジスト膜30を設け、後工程で導電膜を設ける部分を除去する。 Next, as shown in FIG. 2 (B), the stacked semiconductor chips 10a, 10b, 10c, the photoresist film 30 is provided by coating a photoresist on both sides of the 10d, the conductive film in a later step the portion provided to remove.

【0034】次に、図2(C)に示すように、積層された半導体チップ10a、10b、10c、10dの両面に金の無電解メッキを施して、導電膜16を設ける。 [0034] Next, as shown in FIG. 2 (C), stacked semiconductor chips 10a, 10b, 10c, subjected to electroless plating of gold on both sides of the 10d, providing the conductive film 16.

【0035】続けて、図3(A)に示すように、電着樹脂を用いて導電膜16上にアクリル樹脂を形成する。 [0035] Subsequently, as shown in FIG. 3 (A), to form an acrylic resin on the conductive film 16 by using the electrodeposited resin. この時、後に外部装置と電気的接続をとる必要がある端子部分に関しては、あらかじめレジスト等で電着樹脂が形成されないようにしておく。 At this time, with respect to the terminal portions need to take external device and electrically connected to the later keep to advance resist such in electrocoating resin is not formed.

【0036】次に、図3(B)に示すように、電着樹脂18が貫通孔12に充填されたら、フォトレジスト膜3 Next, as shown in FIG. 3 (B), If the electrocoating resin 18 is filled in the through-hole 12, the photoresist film 3
0を除去する。 0 is removed.

【0037】以上の手順により、本発明の実施の形態に係る半導体装置を製造することができる。 [0037] By the above procedure, it is possible to manufacture a semiconductor device according to an embodiment of the present invention. なお、図4に示した第2の実施の形態に係る半導体装置においては、 In the semiconductor device according to the second embodiment shown in FIG. 4,
貫通孔の形成後に、前述の方法で絶縁膜22を形成し、 After formation of the through hole, an insulating film 22 in the manner described above,
その後に導電膜16を形成する。 Then in order to form a conductive film 16. また、絶縁膜22の材質によっては、その上に無電解メッキによって金属を析出させて付着するのが困難な場合がある。 Also, depending on the material of the insulating film 22, it may be difficult to adhere to precipitate metal by electroless plating thereon. このような場合は、図2(C)に示す無電解メッキの工程の前に、半導体チップ10a、10b、10c、10dをパラジウムコロイド溶液に浸潤し、導電膜を形成する部位にパラジウムを付着させる処理を行う。 In such cases, before the electroless plating step shown in FIG. 2 (C), the semiconductor chip 10a, 10b, 10c, and 10d infiltrate the palladium colloid solution, to deposit palladium sites to form a conductive film processing is carried out. この処理を行うと、パラジウムが触媒核となって、絶縁膜22上に導電膜を形成することが容易にできる。 Doing this process, palladium is a catalyst nuclei, it is easy to form a conductive film on the insulating film 22.

【0038】次に、本発明の実施の形態に係る半導体装置について図5に基づいて説明する。 Next, a semiconductor device according to the embodiment of the present invention will be described with reference to FIG. この実施の形態に係る半導体装置100は、半導体チップ10a、10 The semiconductor device 100 according to this embodiment, the semiconductor chip 10a, 10
b、10c、10dを、それぞれの電極パッド14a、 b, 10c, and 10d, each of the electrode pads 14a,
14b、14c、14dを設けた面を同方向に揃えた状態で積層している。 14b, 14c, the surface provided with the 14d are stacked with aligned in the same direction. 電極パッド14a、14b、14 Electrode pads 14a, 14b, 14
c、14dは、それぞれ半導体チップ10a、10b、 c, 14d, respectively semiconductor chips 10a, 10b,
10c、10dに形成された図示しない回路に接続されている。 10c, and is connected to a circuit (not shown) formed on the 10d. なお、接着剤10a、10b、10c、導電膜16および樹脂18は、第1の実施の形態に係るものと同じ構成であり、樹脂18はアクリル系電着樹脂を使用している。 Incidentally, the adhesive 10a, 10b, 10c, conductive film 16 and the resin 18 has the same configuration as that according to the first embodiment, the resin 18 using acrylic electrocoating resin.

【0039】以上説明した本発明の実施の形態によれば、外部装置の端子等を導電膜16の端部17a、17 The above according to the embodiment of the present invention described, the end portion 17a of the conductive film 16 such as a terminal of an external device, 17
bのいずれかに接続すれば、導電膜16を介して半導体チップ10a、10b、10c、10dの電極パッド1 Be connected to any one of b, the semiconductor chip 10a via the conductive film 16, 10b, 10c, 10d electrode pads of 1
4a、14b、14c、14dと接続されることになる。 4a, 14b, 14c, will be connected to 14d. よって、積層される半導体チップの大きさに関係なく、積層された半導体チップと外部装置とを電気的に接続することができる。 Therefore, regardless of the size of semiconductor chips to be stacked, a stacked semiconductor chip and the external device can be electrically connected. また、インターポーザのような補助的手段を必要としない。 Also it does not require an auxiliary means such as an interposer.

【0040】なお、電極パッド14a、14b、14c [0040] The electrode pads 14a, 14b, 14c
と導電膜16との電気的導通を確実に確保するために、 To ensure secure electrical conduction between the conductive film 16 and,
電極パッド14a、14b、14c上にスズやスズ系合金などの導電材を設け、電極パッド14a、14b、1 Electrode pads 14a, 14b, a conductive material such as tin or tin alloy onto 14c provided, the electrode pads 14a, 14b, 1
4cに併せて導電膜16とこの導電材とが接続されるようにしても良い。 Conductive film 16 and the the conductive material may also be connected together to 4c. さらに、電極パッド14a、14b、 Furthermore, the electrode pads 14a, 14b,
14c、14dは、アルミニウム(Al)、アルミニウム−シリコン(Al−Si)、銅(Cu)、アルミニウム−シリコン−銅(Al−Si−Cu)など一般的に半導体チップの電極や配線として用いられているものであれば、どのような材質のものであっても良い。 14c, 14d are aluminum (Al), aluminum - silicon (Al-Si), copper (Cu), aluminum - silicon - copper (Al-Si-Cu) is generally used as a semiconductor chip electrodes and wiring, etc. as long as they are, it may be of any material. さらに、 further,
電極パッド14d上に、導電膜16がとの接続が安定的に行えるように、一般的にアンダーバンプメタルとして知られているような金属層(例えば、Ti−W、Pt− On the electrode pad 14d, so that the connection of the conductive film 16 and can be performed stably, a metal layer such as is commonly known as the under bump metal (e.g., Ti-W, Pt-
Au、Ni、Cu−Auなど)を形成するようにすることが好ましい。 Au, Ni, it is preferable to form the Cu-Au, etc.).

【0041】以上述べたように、本発明の各実施の形態に係る半導体装置100は、その内部を貫通して周辺装置の電気的接続を図ることが可能であり、ワイヤーやインターポーザ等を用いる必要がない。 [0041] As described above, the semiconductor device 100 according to the embodiments of the present invention is capable of establishing electrical connection of a peripheral device through the interior, it requires the use of wires or interposer such as there is no. また、ワイヤーやインターポーザ等を設けない分だけ用い半導体装置の実装面積の縮小化を図ることができるので、この半導体装置100を電子機器に実装すれば電気機器自体の小型化を図ることができる。 Further, since it is possible to achieve a reduction of the mounting area of ​​the semiconductor device using as much without the wires or interposer or the like, it is possible to reduce the size of the electric equipment itself By implementing this semiconductor device 100 to the electronic device.

【0042】 [0042]

【発明の効果】以上に説明したように、本発明によれば、半導体チップを複数個積層してなる半導体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する第1の工程と、前記貫通孔の内周面上に無電解メッキにより導電膜を形成する第2の工程と、 As described above, according to the present invention, according to the present invention, in a method of manufacturing a semiconductor device formed by stacking a plurality of semiconductor chips, the forming the through hole in the semiconductor chip stacking a plurality 1 and step, a second step of forming a conductive film by electroless plating on the inner peripheral surface of the through hole,
前記貫通孔内に導電性のある樹脂を設ける第3の工程と、を少なくとも有する構成としているため、積層された半導体チップの貫通孔を介して半導体チップ同士や、 Because it is configured to have a third step of providing the electrically conductive lies resin in the through hole, at least, and the semiconductor chips via the through holes of the stacked semiconductor chips,
半導体チップとの外部装置とを電気的に接続することができる。 It can be electrically connected to an external device to the semiconductor chip. また、ワイヤーやインターポーザ等の補助的手段を介することなく、電気的な接続を行うことができるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。 Further, without using auxiliary means such as a wire or an interposer, it is possible to perform electrical connection, with also contributes to miniaturization of the semiconductor device, significantly contributes to the cost reduction of the semiconductor device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施の形態に係る半導体装置の概略を示す断面図である。 1 is a cross-sectional view schematically showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る半導体装置の製造工程を説明する断面図(1)である。 It is a sectional view explaining the manufacturing process of a semiconductor device according to a first embodiment of the present invention; FIG (1).

【図3】本発明の第1の実施の形態に係る半導体装置の製造工程を説明する断面図(2)である。 It is a sectional view explaining the manufacturing process of a semiconductor device according to a first embodiment of the present invention; FIG (2).

【図4】本発明の第2の実施の形態に係る半導体装置の概略を示す断面図である。 4 is a cross-sectional view schematically showing a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3の実施の形態に係る半導体装置の概略を示す断面図である。 5 is a cross-sectional view schematically showing a semiconductor device according to a third embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

10a………半導体チップ 10b………半導体チップ 10c………半導体チップ 10d………半導体チップ 12………貫通孔 14a………電極パッド 14b………電極パッド 14c………電極パッド 14d………電極パッド 16………導電膜 17a………端部 17b………端部 18………電着樹脂 20a………接着剤 20b………接着剤 20c………接着剤 22………絶縁膜 24………電気的導体 30………フォトレジスト膜 40………積層した半導体ウェハ 100………半導体装置 10a ......... semiconductor chip 10b ......... semiconductor chip 10c ......... semiconductor chip 10d ......... semiconductor chip 12 ......... through hole 14a ......... electrode pad 14b ......... electrode pad 14c ......... electrode pads 14d ... ...... electrode pads 16 ......... conductive film 17a ......... end 17b ......... end 18 ......... electrocoating resin 20a ......... adhesive 20b ......... adhesive 20c ......... adhesive 22 ...... ... insulating film 24 ......... electrical conductors 30 ......... photoresist film 40 ......... laminated semiconductor wafer 100 ......... semiconductor device

Claims (9)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体チップを複数個積層してなる半導体装置の製造方法において、 複数個積層された前記半導体チップに貫通孔を形成する第1の工程と、 前記貫通孔の内周面上に無電解メッキにより導電膜を形成する第2の工程と、 前記貫通孔内に樹脂を充填する第3の工程と、を少なくとも有することを特徴とする半導体装置の製造方法。 1. A method of manufacturing a semiconductor chip semiconductor device formed by stacking a plurality of a first step of forming a through hole in the semiconductor chip stacking a plurality, on the inner peripheral surface of the through hole a second step and, a method of manufacturing a semiconductor device characterized by having at least a third step of filling the resin in the through hole for forming a conductive film by electroless plating.
  2. 【請求項2】 前記貫通孔内に充填する樹脂として、導電粒子を含んだ樹脂を充填することを特徴とする請求項1に記載の半導体装置の製造方法。 Wherein said as a resin to be filled in the through hole, the method of manufacturing a semiconductor device according to claim 1, characterized in that filling the resin containing the conductive particles.
  3. 【請求項3】 前記導電膜を前記貫通孔の開口部の近傍にも形成することを特徴とする請求項1に記載の半導体装置の製造方法。 3. A method of manufacturing a semiconductor device according to claim 1, characterized in that also formed in the vicinity of the opening portion of the conductive layer wherein the through-hole.
  4. 【請求項4】 前記第1の工程において、前記半導体チップの能動素子形成面に形成された電極パッドの一部に貫通孔を形成することを特徴とする請求項1ないし請求項3のいずれかに記載の半導体装置の製造方法。 4. A first step, any one of claims 1 to 3, characterized in that to form a through hole in a part of the electrode pads formed on the active element formation face of the semiconductor chip the method of manufacturing a semiconductor device according to.
  5. 【請求項5】 前記第1の工程と前記第2の工程との間に、前記貫通孔の内周面に絶縁膜を形成する工程を有することを特徴とする請求項1ないし請求項4のいずれかに記載の半導体装置の製造方法。 5. A between said first step and the second step of claim 1 to claim 4, characterized in that a step of forming an insulating film on the inner peripheral surface of the through hole the method of manufacturing a semiconductor device according to any one.
  6. 【請求項6】 前記第2の工程は、 前記複数個積層された前記半導体チップの、前記導電膜を形成する領域以外の領域にフォトレジストを設ける工程と、 前記導電膜を形成する領域に触媒核を付着させる工程と、 前記複数個積層された前記半導体チップをメッキ浴する工程と、を含むことを特徴とする請求項1ないし請求項5のいずれかに記載の半導体装置の製造方法。 Wherein said second step, said plurality stacked above the semiconductor chip, a step of forming a photoresist in a region other than the region for forming the conductive film, catalyst in a region for forming the conductive film adhering a nuclear method for manufacturing a semiconductor device according to any one of claims 1 to 5, characterized in that it comprises a step of plating bath the plurality stacked semiconductor chip.
  7. 【請求項7】 前記第3の工程において、貫通孔内に充填する樹脂として、電着樹脂を用いることを特徴とする請求項1ないし請求項6のいずれかに記載の半導体装置の製造方法。 7. The third step, as the resin to be filled in the through hole, the method of manufacturing a semiconductor device according to any one of claims 1 to 6, characterized by using the electrodeposited resin.
  8. 【請求項8】 請求項1ないし請求項7のいずれかに記載の半導体装置の製造方法により製造されてなることを特徴とする半導体装置。 8. A semiconductor device characterized by comprising been manufactured by the method of manufacturing a semiconductor device according to any one of claims 1 to 7.
  9. 【請求項9】 請求項8に記載の半導体装置を備えてなることを特徴とする電子機器。 9. An electronic apparatus characterized by including a semiconductor device according to claim 8.
JP2000062298A 2000-03-07 2000-03-07 Semiconductor device and its manufacturing method and electronic equipment Withdrawn JP2001250912A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000062298A JP2001250912A (en) 2000-03-07 2000-03-07 Semiconductor device and its manufacturing method and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000062298A JP2001250912A (en) 2000-03-07 2000-03-07 Semiconductor device and its manufacturing method and electronic equipment

Publications (1)

Publication Number Publication Date
JP2001250912A true JP2001250912A (en) 2001-09-14

Family

ID=18582327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000062298A Withdrawn JP2001250912A (en) 2000-03-07 2000-03-07 Semiconductor device and its manufacturing method and electronic equipment

Country Status (1)

Country Link
JP (1) JP2001250912A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708887B1 (en) * 2005-05-27 2007-04-17 디엔제이 클럽 인코 multi chip package device with lead frame
JP2007520054A (en) * 2003-10-21 2007-07-19 ジプトロニクス・インコーポレイテッド Single mask via method and apparatus
US7276780B2 (en) 2002-10-28 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276780B2 (en) 2002-10-28 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device
JP2007520054A (en) * 2003-10-21 2007-07-19 ジプトロニクス・インコーポレイテッド Single mask via method and apparatus
KR100708887B1 (en) * 2005-05-27 2007-04-17 디엔제이 클럽 인코 multi chip package device with lead frame

Similar Documents

Publication Publication Date Title
KR100425391B1 (en) Semiconductor device and method of making the same, circuit board and electronic instrument
US5104820A (en) Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
CN100468719C (en) Overlappable semiconductor device and method of manufacturing the same
CN1523665B (en) Semiconductor device and manufacturing method
JP3879816B2 (en) Semiconductor device and its manufacturing method, laminated semiconductor device, circuit board and electronic device
US6800930B2 (en) Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP3345541B2 (en) Semiconductor device and manufacturing method thereof
US5025114A (en) Multi-layer lead frames for integrated circuit packages
CN100364092C (en) Semiconductor device and its producing method
US7585699B2 (en) Semiconductor package board using a metal base
KR930010086B1 (en) Semiconductor integrated circuit device
JP2966972B2 (en) Module and an electronic apparatus incorporating the same and a mounting them semiconductor chip carrier
KR100459971B1 (en) Semiconductor device, method and device for producing the same, circuit board, and electronic equipment
US5801448A (en) Conductive lines on the back side of wafers and dice for semiconductor interconnects
US5394303A (en) Semiconductor device
US7816177B2 (en) Semiconductor device and method of manufacturing the same
US7508079B2 (en) Circuit substrate and method of manufacturing the same
US6875638B2 (en) Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board
US4742023A (en) Method for producing a semiconductor device
JP4343044B2 (en) Interposer, manufacturing method thereof, and semiconductor device
KR100532179B1 (en) Chip scale ball grid array for integrated circuit package
US20130334705A1 (en) Semiconductor device
JP4575782B2 (en) Manufacturing method of three-dimensional device
US8810008B2 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
US7592703B2 (en) RF and MMIC stackable micro-modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051227