JP2001215471A - Method for driving liquid crystal display device - Google Patents

Method for driving liquid crystal display device

Info

Publication number
JP2001215471A
JP2001215471A JP2000356605A JP2000356605A JP2001215471A JP 2001215471 A JP2001215471 A JP 2001215471A JP 2000356605 A JP2000356605 A JP 2000356605A JP 2000356605 A JP2000356605 A JP 2000356605A JP 2001215471 A JP2001215471 A JP 2001215471A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
period
driving
spontaneous polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000356605A
Other languages
Japanese (ja)
Other versions
JP4678935B2 (en
JP2001215471A5 (en
Inventor
Rumo Satake
瑠茂 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000356605A priority Critical patent/JP4678935B2/en
Publication of JP2001215471A publication Critical patent/JP2001215471A/en
Publication of JP2001215471A5 publication Critical patent/JP2001215471A5/ja
Application granted granted Critical
Publication of JP4678935B2 publication Critical patent/JP4678935B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a driving method by which a hysteresis of a threshod-free liquid crystal is reduced and a response speed can be improved depending on a liquid crystal. SOLUTION: A hysteresis of a threshold-free liquid crystal is prevented from occurring by arranging a '0 V' reset period before or after a gray scale display period. In a liquid crystal having small spontaneous polarization and taking time for switching a half tone period, the response speed is effectively improved by switching via '0 V'.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本明細書において、液晶表示
装置とは液晶層に電圧を印可することで、液晶層に入射
した光の偏光、散乱又は波長特性を変えて明暗の表示を
行う表示装置を示す。
BACKGROUND OF THE INVENTION In this specification, a liquid crystal display device is a display device in which a voltage is applied to a liquid crystal layer to change the polarization, scattering or wavelength characteristics of light incident on the liquid crystal layer, thereby displaying light and dark. Is shown.

【0002】本明細書において、無しきい値液晶、V字
液晶又はカイラルスメクチックCR相を有する液晶と
は、相転移前駆現象が顕著に起こるため、明確なしきい
値を有さない液晶を示す。かつ、これらの液晶は絶対値
の等しい正極性及び負極性の電圧を印加したときに、そ
の電圧における液晶のチルト角が等しく、透過率が一義
的に定まるという特性を有する。
[0002] In this specification, a liquid crystal having no threshold liquid crystal, V-shaped liquid crystal or a chiral smectic C R phase, since the phase transition precursor phenomenon occurs remarkably, showing a liquid crystal having no clear threshold. Further, these liquid crystals have a characteristic that, when a positive polarity voltage and a negative polarity voltage having the same absolute value are applied, the tilt angles of the liquid crystal at the voltages are equal and the transmittance is uniquely determined.

【0003】本明細書において、能動素子とは、外部の
電源による電力を入力信号に応じて制御する素子を示
す。能動素子として、薄膜トランジスタ、電界効果型ト
ランジスタ、ダイオードが上げられる。
[0003] In this specification, an active element refers to an element that controls power from an external power supply in accordance with an input signal. Examples of the active element include a thin film transistor, a field effect transistor, and a diode.

【0004】本明細書において薄膜トランジスタとは半
導体層、ゲート電極、ソース電極、ドレイン電極を有す
る半導体素子をいう。
[0004] In this specification, a thin film transistor refers to a semiconductor element having a semiconductor layer, a gate electrode, a source electrode, and a drain electrode.

【0005】本発明は自発分極を有する液晶のうち、明
確なしきい値を有さず中間調表示が可能な無しきい値液
晶の材料特有のヒステリシスを低減し、良好な階調表示
を行うことができ、同時に高速応答化をはかることがで
きる駆動方法について示す。
According to the present invention, among the liquid crystals having spontaneous polarization, it is possible to reduce the hysteresis peculiar to the material of the thresholdless liquid crystal which does not have a definite threshold value and can perform halftone display, and can perform a good gradation display. A driving method that can achieve high-speed response at the same time will be described.

【0006】[0006]

【従来の技術】液晶パネルは薄型、軽量、低消費電力と
いう利点がある。最近はポータブルTV、壁かけTVな
ど動画レベルの高速応答が要求される表示装置にも用い
られている。また大画面表示ができることから、50イ
ンチリアプロジェクターなどプロジェクターパネルとし
て用いることもできる。
2. Description of the Related Art Liquid crystal panels have the advantages of being thin, lightweight, and low in power consumption. Recently, it is also used for display devices that require a high-speed response at a moving image level, such as portable TVs and wall-mounted TVs. In addition, since a large screen can be displayed, it can be used as a projector panel such as a 50-inch rear projector.

【0007】液晶配向モードとして4〜5μmくらいの
セルギャップのTNモードが配向制御の容易さから汎用
されている。ただしTNモードは配向膜の配向規制力が
強いため、白レベルに近い中間調表示の応答速度が遅
く、高速の動画表示をした場合に液晶の応答がついてい
けずフリッカーとなって見えてしまう。
As a liquid crystal alignment mode, a TN mode having a cell gap of about 4 to 5 μm is widely used because of easy alignment control. However, in the TN mode, since the alignment regulating force of the alignment film is strong, the response speed of the halftone display close to the white level is slow, and when a high-speed moving image is displayed, the response of the liquid crystal cannot be applied, and the image appears as flicker.

【0008】TNモードに変わるネマチック液晶を使っ
た高速応答化技術として、HANモード、OCBモー
ド、2〜3μmとセルギャップを狭くして電界強度を強
くし高速応答化したTNモード、配向膜の配向規制力が
小さいためTNに比べ高速応答が期待されている垂直配
向モード等がある。ただしネマチック液晶でマイクロ秒
レベルの応答は難しい。
[0008] As a high-speed response technology using a nematic liquid crystal instead of the TN mode, there are HAN mode, OCB mode, TN mode in which a cell gap is narrowed to 2 to 3 μm to increase electric field strength and achieve high-speed response, alignment of alignment film. There is a vertical alignment mode and the like in which a high-speed response is expected compared to TN because of a small regulating force. However, it is difficult to respond at the microsecond level with a nematic liquid crystal.

【0009】ネマチック液晶に代わる材料として自発分
極を有する液晶があり、自発分極と電界の相互作用でス
イッチングするためマイクロ秒レベルの高速応答ができ
る。例えば単純マトリクスパネルには三安定の反強誘電
性液晶、双安定強誘電性液晶が使われている。三安定の
反強誘電性液晶の印加電圧と透過率の関係を図7(A)
に、双安定強誘電性液晶の印加電圧と透過率の関係を図
7(B)に示す。このように三安定の反強誘電性液晶、
双安定強誘電性液晶は白レベルと黒レベルの二値が安定
である。中間調表示をするためには、白と黒の画素数を
調節しグレースケールを表示する面積階調、表示時間を
調節する時間階調などの方法がある。パネルとして使う
場合、通常液晶の応答は白レベルと黒レベルの間で行わ
れる。
There is a liquid crystal having a spontaneous polarization as a material replacing the nematic liquid crystal. Switching is performed by the interaction between the spontaneous polarization and an electric field, so that a high-speed response on a microsecond level can be achieved. For example, a simple matrix panel uses tristable antiferroelectric liquid crystal and bistable ferroelectric liquid crystal. Fig. 7 (A) shows the relationship between the applied voltage and the transmittance of a tristable antiferroelectric liquid crystal.
FIG. 7B shows the relationship between the applied voltage and the transmittance of the bistable ferroelectric liquid crystal. Thus, a tristable antiferroelectric liquid crystal,
The bistable ferroelectric liquid crystal is stable in two values of a white level and a black level. In order to perform halftone display, there are methods such as area gray scale for displaying gray scale by adjusting the number of white and black pixels, and time gray scale for adjusting display time. When used as a panel, the response of the liquid crystal is usually between a white level and a black level.

【0010】単純マトリクスパネル(図8)は、走査線
(X1、X2…Xn)801と信号線(Y1、Y2…Y
n)802がマトリクス状に配置されたものである。三
安定の反強誘電性液晶、双安定強誘電性液晶を単純マト
リクスパネルに用いるには、ヒステリシス幅が大きい方
が良い。ヒステリシスとは電圧経路による透過率の差を
いう。ヒステリシス幅(図7の701)を同じ透過率を
示す電圧値の差で定義する。たとえば単純マトリクスパ
ネルで三安定の反強誘電性液晶を駆動するには、バイア
ス駆動をするのが適当である。黒レベルを表示するとき
も、液晶パネルにバイアス電圧が常に印加された状態に
なるため、良好な黒レベルを出すためにはバイアス電圧
をかけても透過率の変化しない領域のある、明確なしき
い値特性をもつ液晶を使うのが望ましい。
The simple matrix panel (FIG. 8) has scanning lines (X1, X2... Xn) 801 and signal lines (Y1, Y2.
n) 802 are arranged in a matrix. In order to use a tristable antiferroelectric liquid crystal or a bistable ferroelectric liquid crystal in a simple matrix panel, a larger hysteresis width is better. Hysteresis refers to the difference in transmittance between voltage paths. The hysteresis width (701 in FIG. 7) is defined by a difference between voltage values showing the same transmittance. For example, to drive a tristable antiferroelectric liquid crystal with a simple matrix panel, it is appropriate to perform bias driving. When displaying the black level, the bias voltage is always applied to the liquid crystal panel. Therefore, in order to obtain a good black level, there is an area where the transmittance does not change even when the bias voltage is applied. It is desirable to use a liquid crystal having a value characteristic.

【0011】双安定の強誘電性液晶、三安定の反強誘電
性液晶に代わり、アナログ階調できる自発分極液晶とし
て無しきい値液晶、あるいはV字液晶と呼ばれている液
晶が注目されている(カシオ計算機 特開平9−500
50号公報、特開平10−301091号公報)。無し
きい値液晶はバルクの状態ではカイラルスメクチックC
A相を示すが基板間に封入されると通常と異なり基板主
面に対しチルトを持った状態で配向しこのチルトが印加
電界に応じて連続的に変化する。液晶がその全厚にわた
って混合相になっているのでダイレクタの動きが滑らか
であり、明確なしきい値がなく、ヒステリシスがでにく
い。このため三安定の反強誘電性液晶、双安定強誘電性
液晶では困難であった階調表示が容易にできる。かつ自
発分極があるため、電界との相互作用で高速のスイッチ
ングをする。三安定の反強誘電性液晶、双安定強誘電性
液晶にはないドメインレスのスイッチングをするため、
中間調表示においてもドメインが少なく、かつ、高コン
トラストな表示が得られるという特徴がある。
Instead of the bistable ferroelectric liquid crystal and the tristable antiferroelectric liquid crystal, a thresholdless liquid crystal or a liquid crystal called a V-shaped liquid crystal has attracted attention as a spontaneously polarized liquid crystal capable of analog gradation. (Casio Computer JP 9-500
No. 50, JP-A-10-301091). The thresholdless liquid crystal is chiral smectic C in the bulk state.
Although it shows the A phase, when it is sealed between the substrates, it is oriented with a tilt with respect to the main surface of the substrate, unlike usual, and this tilt changes continuously according to the applied electric field. Since the liquid crystal is in a mixed phase over its entire thickness, the director moves smoothly, there is no clear threshold, and hysteresis is hard to occur. For this reason, gradation display, which has been difficult with a tristable antiferroelectric liquid crystal or a bistable ferroelectric liquid crystal, can be easily performed. In addition, since there is spontaneous polarization, high-speed switching is performed by interaction with an electric field. Tristable antiferroelectric liquid crystal and bistable ferroelectric liquid crystal do not have domain-less switching,
Also in the halftone display, there is a feature that a display with a small number of domains and high contrast can be obtained.

【0012】また無しきい値液晶は電界無印加時に、層
間で液晶分子の傾きが相関を有していないSmCR*相
(カイラルスメクチックCR相)を持つとも言われてい
る。電圧を印加していないときに液晶のダイレクタがコ
ーンにおいて任意のチルト角で配向しており、各層で異
なったチルト角を持つため、全体として液晶の自発分極
が相殺されて0になっている。液晶の平均の光軸はコー
ンの中心軸と等しい(特開平10−082985号公
報)。
[0012] thresholdless liquid crystal when no electric field is applied, the tilt of the liquid crystal molecules are also said to have SmC R * phase does not have a correlation (chiral smectic C R phase) between the layers. When no voltage is applied, the director of the liquid crystal is oriented at an arbitrary tilt angle in the cone, and each layer has a different tilt angle, so that the spontaneous polarization of the liquid crystal is offset to zero as a whole. The average optical axis of the liquid crystal is equal to the central axis of the cone (Japanese Patent Laid-Open No. 10-082985).

【0013】無しきい値液晶のヒステリシスは図7の三
安定の反強誘電性液晶、双安定強誘電性液晶に比べ小さ
い。無しきい値液晶は明確なしきい値特性を有さず、印
加電圧に応じて単調に明るさが増加していくため、一般
的にアクティブマトリクスパネルに使われる。単純マト
リクスパネルは、液晶に常にバイアス電圧がかかるバイ
アス駆動で、液晶を駆動しているが、このようなバイア
ス駆動で無しきい値液晶を駆動すると、液晶がバイアス
電圧によりスイッチングしてしまい、良質な黒レベルが
達成できない。
The hysteresis of the thresholdless liquid crystal is smaller than that of the tristable antiferroelectric liquid crystal and the bistable ferroelectric liquid crystal shown in FIG. Since the thresholdless liquid crystal does not have a clear threshold characteristic and the brightness increases monotonously according to the applied voltage, it is generally used for an active matrix panel. In a simple matrix panel, the liquid crystal is driven by a bias drive in which a bias voltage is always applied to the liquid crystal.However, when the thresholdless liquid crystal is driven by such a bias drive, the liquid crystal is switched by the bias voltage, resulting in good quality. Black level cannot be achieved.

【0014】[0014]

【発明が解決しようとする課題】第一に本発明は駆動方
法を改善することにより無しきい値液晶、V字液晶又は
カイラルスメクチックCR相を有する液晶に若干見られ
るヒステリシスを低減し、良好な階調表示をするもので
ある。
The present invention in a first [0008] reduces the hysteresis seen slightly liquid crystal having no threshold liquid crystal, V-shaped liquid crystal or a chiral smectic C R phase by improving the driving method, a good A gradation display is performed.

【0015】本発明は、無しきい値液晶、V字液晶又は
カイラルスメクチックCR相を有する液晶に等しく用い
ることができる。ただし、以降説明を簡略にするため
に、これらの液晶を無しきい値液晶という言葉で代表し
て説明する。
[0015] The present invention can be used equally in a liquid crystal having no threshold liquid crystal, V-shaped liquid crystal or a chiral smectic C R phase. However, in order to simplify the description, these liquid crystals will be described by using the term thresholdless liquid crystal as a representative.

【0016】図9(1)〜図9(2)の各図は後述する
セル電圧と透過率の関係を示している。無しきい値液晶
は液晶セルの条件によっては図9のように若干のヒステ
リシスがでてしまう。図9(1)〜図9(2)は、無し
きい値液晶のヒステリシスの特徴を示している。図9
(1)は、配向膜の膜厚によるヒステリシスの変化を示
している。図9(1)の(A)は配向膜が薄い場合、図
9(1)の(B)は配向膜が厚い場合である。図9
(2)は、自発分極によるヒステリシスの変化を示して
いる。図9(2)の(A)は自発分極が小さい場合、図
9(2)の(B)は自発分極が大きい場合である。特に
配向膜厚が薄い場合や(Liquid Crystal
s,1998,Vol.25 LCT100975 F
ukuda)液晶の自発分極が小さい場合は、ヒステリ
シスがでやすい。本発明はこのように液晶の自発分極が
小さい場合や、配向膜の膜厚が薄い場合に有効である。
FIGS. 9A and 9B show the relationship between the cell voltage and the transmittance, which will be described later. The thresholdless liquid crystal has some hysteresis depending on the conditions of the liquid crystal cell as shown in FIG. FIGS. 9A and 9B show the characteristics of the hysteresis of the thresholdless liquid crystal. FIG.
(1) shows a change in hysteresis depending on the thickness of the alignment film. FIG. 9A shows a case where the alignment film is thin, and FIG. 9B shows a case where the alignment film is thick. FIG.
(2) shows a change in hysteresis due to spontaneous polarization. FIG. 9A shows a case where the spontaneous polarization is small, and FIG. 9B shows a case where the spontaneous polarization is large. In particular, when the orientation film thickness is small (Liquid Crystal
s, 1998, Vol. 25 LCT100975 F
ukuda) When the spontaneous polarization of the liquid crystal is small, hysteresis tends to occur. The present invention is effective when the spontaneous polarization of the liquid crystal is small or when the thickness of the alignment film is small.

【0017】第二に本発明は駆動方法を改善することに
より、無しきい値液晶の応答速度についてさらなる高速
化をはかるものである。特に自発分極が40nC/cm
2と、無しきい値液晶としては比較的自発分極の小さな
液晶に効果がある。
Second, the present invention aims to further improve the response speed of the thresholdless liquid crystal by improving the driving method. In particular, spontaneous polarization is 40 nC / cm
2 , as a thresholdless liquid crystal, it is effective for liquid crystals having relatively small spontaneous polarization.

【0018】第三に本発明の駆動方法はアクティブマト
リクス駆動において能動素子の耐電圧の関係で後述の外
部電圧に制限のあるような場合に、充分な白レベルを確
保し、同時にヒステリシスを防ぐことを課題とする。な
お本明細書で、耐電圧を有するとは、能動素子が液晶に
印加できる電圧値が上限を有することをいう。本発明
は、外部電圧に制限がある場合に、配向膜による電圧損
失を防ぐために、配向膜の膜厚を薄くして、良好な白レ
ベルが得られるようにしたときに出るヒステリシスを低
減する効果があるものである。かつ、本発明は自発分極
の反転に伴う電位の低下を防ぐために、液晶の自発分極
を小さくして、良好な白レベルが得られるようにしたと
きに出るヒステリシスを低減する効果があるものであ
る。
Third, the driving method of the present invention is to secure a sufficient white level and prevent hysteresis at the same time when there is a limit to an external voltage described later due to the withstand voltage of the active element in active matrix driving. As an issue. In this specification, having a withstand voltage means that a voltage value that the active element can apply to the liquid crystal has an upper limit. The present invention has the effect of reducing the hysteresis that occurs when the thickness of the alignment film is reduced to obtain a good white level in order to prevent voltage loss due to the alignment film when the external voltage is limited. There is something. Further, the present invention has an effect of reducing the hysteresis that occurs when the spontaneous polarization of the liquid crystal is reduced so as to obtain a good white level in order to prevent the potential from being lowered due to the inversion of the spontaneous polarization. .

【0019】能動素子としては、薄膜トランジスタ、ダ
イオード(二端子素子)等があるが、本明細書では薄膜
トランジスタを例にとって説明する。図10のように走
査線1002と信号線1001がマトリクス状に配置さ
れた交点に液晶を駆動するスイッチング素子として薄膜
トランジスタ1003がある。信号線により付与される
信号電圧に応じて液晶層1004を誘電体とした補助容
量と、液晶層に並列接続した補助容量1005に電荷が
供給される。本明細書では、 ○外部電圧…薄膜トランジスタでは信号電圧に相当す
る。走査線1001の選択期間に液晶層1004と補助
容量1005にかかる電圧。 ○セル電圧…液晶層1004に印加される電圧、つまり
配向膜と液晶にかけられる電圧 ○液晶実効電圧…液晶のみにかけられる電圧 と定義する。無しきい値液晶の自発分極の反転により外
部電圧に比べセル電圧が低下し、配向膜の電圧損失によ
りセル電圧に比べ液晶実効電圧が低下するため、外部電
圧に比べセル電圧のほうが小さくなり、セル電圧に比べ
液晶実効電圧の方が小さくなる。
As the active element, there are a thin film transistor, a diode (two-terminal element), and the like. In this specification, the thin film transistor will be described as an example. As shown in FIG. 10, there is a thin film transistor 1003 as a switching element for driving liquid crystal at an intersection where a scanning line 1002 and a signal line 1001 are arranged in a matrix. In accordance with a signal voltage given by the signal line, electric charges are supplied to an auxiliary capacitor using the liquid crystal layer 1004 as a dielectric and an auxiliary capacitor 1005 connected in parallel to the liquid crystal layer. In the present specification, an external voltage corresponds to a signal voltage in a thin film transistor. A voltage applied to the liquid crystal layer 1004 and the auxiliary capacitor 1005 during the selection period of the scanning line 1001. ○ Cell voltage: a voltage applied to the liquid crystal layer 1004, that is, a voltage applied to the alignment film and the liquid crystal. ○ a liquid crystal effective voltage: a voltage applied only to the liquid crystal. The cell voltage is lower than the external voltage due to the inversion of the spontaneous polarization of the thresholdless liquid crystal, and the liquid crystal effective voltage is lower than the cell voltage due to the voltage loss of the alignment film. The liquid crystal effective voltage is smaller than the voltage.

【0020】無しきい値液晶では図9(1)の(B)の
ように配向膜厚が厚い場合には、ヒステリシスが小さく
なる傾向がある。ただし、やみくもに配向膜の膜厚を厚
くしてヒステリシスを抑えれば良いかというとそうでは
ない。配向膜と誘電率の高い自発分極液晶とが直列接続
しているため、配向膜が厚く電圧損失が大きいと液晶に
かかる液晶実効電圧が低くなり、液晶が充分に反転でき
ず白レベルが充分にとれない。外部電圧を±10〜±2
0Vに上げることで、液晶にかかる液晶実効電圧を上げ
る方法もあるが、外部電圧が±5V〜±7Vと低い薄膜
トランジスタでは外部電圧を上げることには制限があ
る。このため、外部電圧に制限のあるアクティブマトリ
クス駆動で白レベルを良くするには配向膜を薄くして液
晶にかかる実効電圧を高くすることが望ましい。しか
し、アクティブマトリクス駆動で白レベルを充分にとれ
るように配向膜の膜厚を最適化すると、液晶の自発分極
の大きさにもよるが最適な配向膜厚が薄くなり、ヒステ
リシスがでやすくなる。
In the case of the thresholdless liquid crystal, when the thickness of the oriented film is large as shown in FIG. 9B, the hysteresis tends to be small. However, it is not the case that the thickness of the alignment film should be blindly increased to suppress the hysteresis. Since the alignment film and the spontaneously polarized liquid crystal having a high dielectric constant are connected in series, if the alignment film is thick and the voltage loss is large, the liquid crystal effective voltage applied to the liquid crystal becomes low, and the liquid crystal cannot be sufficiently inverted and the white level is sufficient. Can not be removes. External voltage ± 10 ± 2
There is a method of increasing the liquid crystal effective voltage applied to the liquid crystal by increasing the voltage to 0 V. However, there is a limitation in increasing the external voltage in a thin film transistor whose external voltage is as low as ± 5 V to ± 7 V. For this reason, in order to improve the white level by active matrix driving in which the external voltage is limited, it is desirable to make the alignment film thin and increase the effective voltage applied to the liquid crystal. However, when the thickness of the alignment film is optimized so that the white level can be sufficiently obtained by the active matrix driving, the optimum alignment film thickness becomes thin depending on the magnitude of the spontaneous polarization of the liquid crystal, and hysteresis is easily generated.

【0021】つまり、無しきい値液晶をアクティブマト
リクス駆動するときには、配向膜の膜厚を厚くすると、
ヒステリシスが抑制されるが、配向膜の膜厚を厚くする
と良好な白レベルが得られないという関係がある。しか
し、本発明を用いれば、配向膜の膜厚を薄くして出るヒ
ステリシスを低減できる。
That is, when the thresholdless liquid crystal is driven in an active matrix, if the thickness of the alignment film is increased,
Hysteresis is suppressed, but if the thickness of the alignment film is increased, a good white level cannot be obtained. However, by using the present invention, it is possible to reduce the hysteresis caused by reducing the thickness of the alignment film.

【0022】無しきい値液晶では図9(2)の(B)の
ように自発分極が大きい場合にヒステリシスが小さくな
る傾向がある。しかし、やみくもに自発分極を大きくす
れば良いかというとそうではない。薄膜トランジスタは
定電荷駆動であり、自発分極が大きすぎると、無しきい
値液晶の自発分極を反転するのに充分な電荷を供給でき
ず、白レベルが悪くなる。
In the thresholdless liquid crystal, when the spontaneous polarization is large as shown in FIG. 9B, the hysteresis tends to be small. However, it is not the case if the spontaneous polarization should be increased blindly. The thin-film transistor is driven by a constant charge. If the spontaneous polarization is too large, it is impossible to supply a sufficient charge to invert the spontaneous polarization of the thresholdless liquid crystal, and the white level is deteriorated.

【0023】薄膜トランジスタにより液晶を駆動すると
きに、走査線を選択した期間に並列に接続した液晶セル
及び補助容量に外部電圧を印加しても、自発分極の反転
にともなって液晶セルと補助容量に蓄積された電荷が減
っていき、自発分極が反転した後のセル電圧が走査線を
選択した期間に印加した外部電圧に比べ低下してしま
う。セル電圧が低下すると液晶実効電圧が低下し、液晶
実効電圧が低下すると、白レベルが低下する。外部電圧
を高くできるのならば、自発分極が反転した後に充分な
白レベルを確保できるが、アクティブマトリクス駆動で
は能動素子の耐電圧の関係から外部電圧の高さに制限が
ある。
When the liquid crystal is driven by the thin film transistor, even if an external voltage is applied to the liquid crystal cell and the auxiliary capacitor connected in parallel during a selected scanning line, the spontaneous polarization is reversed and the liquid crystal cell and the auxiliary capacitor are applied to the liquid crystal cell and the auxiliary capacitor. The accumulated charge decreases, and the cell voltage after the spontaneous polarization has been inverted is lower than the external voltage applied during the period when the scanning line is selected. When the cell voltage decreases, the effective liquid crystal voltage decreases, and when the effective liquid crystal voltage decreases, the white level decreases. If the external voltage can be increased, a sufficient white level can be secured after the spontaneous polarization is reversed. However, in the active matrix driving, the height of the external voltage is limited due to the withstand voltage of the active element.

【0024】このように能動素子の外部電圧に上限のあ
る薄膜トランジスタによる駆動で、配向膜の膜厚を薄く
し、配向膜による電圧損失を防ぎ、白レベルを良好にす
る場合や、補助容量の電位低下を防ぐために液晶の自発
分極小さくする場合があるが、自発分極が小さい場合
や、配向膜の膜厚が薄い場合は、どうしてもヒステリシ
スがでやすくなってしまう。
As described above, when the active element is driven by the thin film transistor having the upper limit of the external voltage, the thickness of the alignment film is reduced, the voltage loss due to the alignment film is prevented, the white level is improved, and the potential of the auxiliary capacitor is reduced. In order to prevent the drop, the spontaneous polarization of the liquid crystal may be reduced. However, when the spontaneous polarization is small or the thickness of the alignment film is small, hysteresis tends to occur easily.

【0025】つまり、無しきい値液晶をアクティブマト
リクス駆動するときには、自発分極を大きくすると白レ
ベルが悪くなるし、自発分極を小さくするとヒステリシ
スが大きくなるという関係がある。しかし本発明の駆動
方法ではこういった自発分極の小さい無しきい値液晶を
用いた条件で発生するヒステリシスを低減することがで
きる。
In other words, when the thresholdless liquid crystal is driven in an active matrix, there is a relationship that the white level is deteriorated when the spontaneous polarization is increased, and the hysteresis is increased when the spontaneous polarization is reduced. However, the driving method of the present invention can reduce the hysteresis generated under the condition using the thresholdless liquid crystal having a small spontaneous polarization.

【0026】第四にヒステリシスを減らすために開示さ
れている従来の駆動方法では、黒レベルが悪くなるが、
本発明によれば、良好な黒表示を行うことができる。従
来の駆動方法として、図1に示すように走査線選択期間
101に焼き付き防止用のリセットパルスVL、液晶を
所定位置に配向させる設定パルスVH、階調表示をする
ための階調表示パルスVDを印可するものがある(カシ
オ計算機 特開平10−073803号公報、10−0
82985号公報)。液晶を設定パルスVHで一定の配
向状態にしてから、スイッチングさせることでヒステリ
シスを低減する駆動方法である。しかしこの場合、黒表
示102をしたいときにも設定パルスVH2103によっ
て表示される白レベル104がユーザーに認識されて、
黒レベルと白レベルの混色が起こり、黒レベルの質が低
下してしまう。
Fourth, in the conventional driving method disclosed to reduce the hysteresis, the black level is deteriorated.
According to the present invention, good black display can be performed. As conventional driving method, set pulse V H, gray scale display pulse for a gradation display to reset pulse V L for preventing seizure in the scan line selecting period 101 as shown in FIG. 1, the liquid crystal is oriented in a predetermined position there is to be applied to V D (Casio JP-10-073803, JP-10-0
No. 82895). After a certain alignment state of the liquid crystal in setting pulse V H, it is a driving method for reducing the hysteresis by causing switching. However, in this case, even when the user wants to perform the black display 102, the user recognizes the white level 104 displayed by the set pulse V H2 103,
Color mixture of the black level and the white level occurs, and the quality of the black level deteriorates.

【0027】第五に、本発明は、薄膜トランジスタのよ
うな能動素子に補助容量を直列接続して無しきい値液晶
を駆動したときに良好な階調表示を行うことを課題とす
る。第1フレームで液晶層に+5V若しくは+1Vの電
圧を印加するとする。交流駆動により、第1フレームと
第2フレームで液晶層に印加される電圧の極性が変わ
り、第2フレームで液晶層に−3Vの電圧を印加すると
する。このとき、無しきい値液晶の自発分極の反転に必
要な電荷は、第1フレームの電圧により変わるので、第
1フレームに液晶層に印加した電圧によって、第2フレ
ームで液晶の自発分極が反転した後の明るさが異なる。
つまり、第1フレームが+5Vのときの方が、第1フレ
ームが+1Vのときに比べ、第2フレームの階調が暗く
なる。無しきい値液晶を駆動するときには、前フレーム
の電圧によって、階調が変わってしまう。
Fifthly, it is an object of the present invention to provide good gradation display when an auxiliary capacitor is connected in series to an active element such as a thin film transistor to drive a thresholdless liquid crystal. Assume that a voltage of +5 V or +1 V is applied to the liquid crystal layer in the first frame. It is assumed that the polarity of the voltage applied to the liquid crystal layer is changed between the first frame and the second frame by the AC driving, and a voltage of −3 V is applied to the liquid crystal layer in the second frame. At this time, the electric charge required for reversing the spontaneous polarization of the thresholdless liquid crystal changes according to the voltage of the first frame. Therefore, the spontaneous polarization of the liquid crystal was reversed in the second frame by the voltage applied to the liquid crystal layer in the first frame. Later brightness is different.
That is, the gradation of the second frame is darker when the first frame is at +5 V than when the first frame is at +1 V. When driving the thresholdless liquid crystal, the gradation changes depending on the voltage of the previous frame.

【0028】[0028]

【課題を解決するための手段】課題を解決する手段を以
下に示す。
Means for solving the problem will be described below.

【0029】なお、本明細書において、0Vの電圧を液
晶層に印加する期間を第1の期間、「0V」リセット期間
又はリセット期間と称する。第1の期間において、液晶
が0Vの電圧により指定される基準の位置にスイッチン
グする。第1の期間に液晶に電圧をかけて、液晶が0V
の電圧に応じて配向することを液晶がリセット位置にあ
るという。また、表示階調に対応した電圧を液晶層に印
加する期間を第2の期間と称する。
In this specification, a period during which a voltage of 0 V is applied to the liquid crystal layer is referred to as a first period, a "0 V" reset period, or a reset period. In the first period, the liquid crystal switches to a reference position specified by a voltage of 0V. A voltage is applied to the liquid crystal during the first period, and
It is said that the liquid crystal is in the reset position when the liquid crystal is aligned according to the voltage of the liquid crystal. Further, a period in which a voltage corresponding to a display gradation is applied to the liquid crystal layer is referred to as a second period.

【0030】本発明は、無しきい値液晶を駆動するとき
に、第2の期間の前に0Vの電圧を液晶層に印加する第
1の期間を設けて、無しきい値液晶を所定の位置から駆
動して階調表示をすることで液晶のヒステリシスを防ぐ
ものである。本発明を適用することで、配向膜が薄くヒ
ステリシスがでやすいとき、自発分極が小さくヒステリ
シスがでやすいときも、良好な階調表示を行うことがで
きる。
According to the present invention, when driving the thresholdless liquid crystal, a first period for applying a voltage of 0 V to the liquid crystal layer is provided before the second period, and the thresholdless liquid crystal is moved from a predetermined position. By driving and performing gradation display, hysteresis of the liquid crystal is prevented. By applying the present invention, good gradation display can be performed even when the alignment film is thin and hysteresis easily occurs, and when spontaneous polarization is small and hysteresis is easily generated.

【0031】第1の期間は階調表示をする第2の期間の
前に設けてもよいし、後に設けても良い。第1の期間と
第2の期間を交互に設けることで、無しきい値液晶を第
1の期間により基準位置に戻してから、階調表示をする
ことになるからである。
The first period may be provided before or after the second period for performing gradation display. This is because, by alternately providing the first period and the second period, the thresholdless liquid crystal is returned to the reference position in the first period, and then gradation display is performed.

【0032】また、本発明は、能動素子、例えば、薄膜
トランジスタに補助容量を直列に接続して無しきい値液
晶を駆動するときに、第2の期間の前若しくは後に第1
の期間を設ける。これにより液晶層を誘電体とする容量
及び能動素子に直列接続した補助容量に蓄積された電荷
を第1の期間に消滅させる。次いで、第2の期間におい
て、液晶層を誘電体とする容量及び補助容量に電荷を供
給して無しきい値液晶をスイッチングさせる。これによ
り前のフレームで補助容量及び液晶層を誘電体とする容
量に蓄積された電荷の量に関わらず、第2の期間におい
て無しきい値液晶が、供給された電荷に応じた一義的な
位置にスイッチングする。
Further, according to the present invention, when the thresholdless liquid crystal is driven by connecting an auxiliary capacitor in series to an active element, for example, a thin film transistor, the first period is before or after the second period.
Is provided. As a result, the electric charge stored in the capacitance using the liquid crystal layer as a dielectric and the auxiliary capacitance connected in series to the active element is extinguished in the first period. Next, in the second period, charge is supplied to the capacitance and the auxiliary capacitance using the liquid crystal layer as a dielectric to switch the thresholdless liquid crystal. Thereby, regardless of the amount of charge stored in the auxiliary capacitor and the capacitor having the liquid crystal layer as a dielectric in the previous frame, the thresholdless liquid crystal is moved to a unique position corresponding to the supplied charge in the second period. Switch to

【0033】また、本発明によれば、液晶層に0Vの電
圧を印加する第1の期間を設けることで、無しきい値液
晶の異極性の中間調間のスイッチングにかかる時間が遅
いときも、第1の期間を経由して液晶をスイッチングさ
せて、液晶の応答時間を短縮することができる。つま
り、本発明は、液晶の中間調間のスイッチングが、中間
調間のスイッチングを「0V」を介しておこなうときに
比べて著しく遅い場合に応答時間の改善効果がある。特
に液晶の自発分極が40nC/cm2以下である場合
に、中間調間での応答時間が長くなる傾向があるため、
本発明は自発分極が40nC/cm2以下の無しきい値
液晶を用いた液晶表示装置を駆動するのに特に有用であ
る。
According to the present invention, by providing the first period for applying a voltage of 0 V to the liquid crystal layer, even when the time required for switching between halftones of different polarities of the thresholdless liquid crystal is slow, By switching the liquid crystal through the first period, the response time of the liquid crystal can be reduced. That is, the present invention has an effect of improving the response time when the switching between the halftones of the liquid crystal is significantly slower than when switching between the halftones is performed via “0 V”. In particular, when the spontaneous polarization of the liquid crystal is 40 nC / cm 2 or less, the response time between halftones tends to be long.
The present invention is particularly useful for driving a liquid crystal display using a thresholdless liquid crystal having a spontaneous polarization of 40 nC / cm 2 or less.

【0034】また、本発明によれば、第1の期間の液晶
配向により黒レベルが表示されるため、階調表示で黒を
出す時も第1の期間に起因する混色が起こらない。か
つ、第1の期間の液晶配向は自発分極が相殺された状態
であるため、第1の期間に起因する液晶の焼付きが起こ
らない。
Further, according to the present invention, a black level is displayed by the liquid crystal orientation in the first period, so that even when black is displayed in gradation display, color mixing due to the first period does not occur. In addition, in the liquid crystal alignment in the first period, the spontaneous polarization is canceled, and therefore, the seizure of the liquid crystal due to the first period does not occur.

【0035】本発明は、一対の基板と、前記一対の基板
上に液晶の配向機能を有する配向層が形成され、液晶は
カイラルスメクチックCR相を持ち、印加電界に応じて
連続的にスイッチングし、1つの画像を表示する期間を
1フレーム期間とし、前記1フレーム期間において複数
のサブフレーム期間を持ち、少なくとも一つのサブフレ
ーム期間が第1の期間(リセット期間)であり、第1の
期間においては、前記液晶に印可される電圧値を0Vに
し、前記第1の期間の前、または後に第2の期間(階調
表示をする期間)が設けられ所定の階調表示に対応した
電圧値を有するパルスを液晶層に印加することを特徴と
する液晶表示装置の駆動方法を提供する。
The present invention includes a pair of substrates, the alignment layer having a crystal orientation function is formed on the pair of substrates, the liquid crystal has a chiral smectic C R phase, continuously switched in accordance with an applied electric field A period in which one image is displayed is defined as one frame period, the one frame period has a plurality of subframe periods, at least one subframe period is a first period (reset period), and Sets a voltage value applied to the liquid crystal to 0 V, and sets a voltage value corresponding to a predetermined gradation display in which a second period (a period for performing gradation display) is provided before or after the first period. A method for driving a liquid crystal display device, characterized in that a pulse having the same is applied to a liquid crystal layer.

【0036】本発明は一対の基板の少なくとも一方に液
晶層に電圧を印加する能動素子を持ち、能動素子の耐電
圧により外部電圧が制限されている場合に特に有効であ
る。つまり、外部電圧が制限された状態で、充分な白レ
ベルを表示できるようにするためには、配向膜による電
圧損失を抑えるために配向膜を薄くするか、自発分極の
反転による補助容量の電位の降下を抑えるために無しき
い値液晶の自発分極を小さくする必要がある。図9で図
示したように、配向膜の膜厚が薄い場合や、無しきい値
液晶の自発分極が小さい場合は、無しきい値液晶のヒス
テリシスがでやすくなってしまうが、本発明を適用する
ことで、無しきい値液晶のヒステリシスを低減すること
ができる。つまり、本発明は外部電圧に上限が有る場合
に特に有用となる。薄膜トランジスタの場合、外部電圧
の上限は±7V程度である。また、液晶の自発分極が4
0〜150nC/cm2であり、ポストベーク後の配向
膜の膜厚が15〜75nmである場合、あるいは、液晶
の自発分極が20〜40nC/cm2であり、ポストベ
ーク後の配向膜の膜厚が30〜150nmであるとき
は、自発分極が小さく、配向膜が薄いためヒステリシス
がでやすい。本発明は、このようなヒステリシスのでや
すい液晶表示装置で特に有用である。
The present invention is particularly effective when at least one of the pair of substrates has an active element for applying a voltage to the liquid crystal layer, and the withstand voltage of the active element limits the external voltage. In other words, in order to display a sufficient white level in a state in which the external voltage is limited, the alignment film is made thinner to suppress the voltage loss due to the alignment film, or the potential of the auxiliary capacitance due to the reversal of spontaneous polarization is reduced. It is necessary to reduce the spontaneous polarization of the thresholdless liquid crystal in order to suppress the drop of the threshold voltage. As shown in FIG. 9, when the thickness of the alignment film is small or when the spontaneous polarization of the thresholdless liquid crystal is small, the hysteresis of the thresholdless liquid crystal is likely to occur. Thus, the hysteresis of the thresholdless liquid crystal can be reduced. That is, the present invention is particularly useful when the external voltage has an upper limit. In the case of a thin film transistor, the upper limit of the external voltage is about ± 7V. In addition, the spontaneous polarization of the liquid crystal is 4
0 to 150 nC / cm 2 , the thickness of the alignment film after post-baking is 15 to 75 nm, or the spontaneous polarization of the liquid crystal is 20 to 40 nC / cm 2 , and the film of the alignment film after post-baking When the thickness is 30 to 150 nm, spontaneous polarization is small, and the alignment film is thin, so that hysteresis tends to occur. The present invention is particularly useful for a liquid crystal display device in which such hysteresis easily occurs.

【0037】[0037]

【発明の実施の形態】[実施形態1]自発分極の比較的
大きな無しきい値液晶に本発明を適用したことによりヒ
ステリシスが低減され良好な階調表示ができた。液晶の
応答時間については、自発分極が100nC/cm2
大きいため応答時間が短く、「0V」リセット期間の有
無で大きな違いは見受けられなかった。
[Embodiment 1] By applying the present invention to a thresholdless liquid crystal having a relatively large spontaneous polarization, the hysteresis is reduced and a good gradation display is achieved. Regarding the response time of the liquid crystal, since the spontaneous polarization was as large as 100 nC / cm 2 , the response time was short, and no significant difference was observed between the presence and absence of the “0 V” reset period.

【0038】液晶セルの断面図を図6(A)に、上面図
を図6(B)に示す。図6(A)の断面図を用いて説明
すると、石英基板601上にITO602が120nm
の膜厚でパターニングされている。ITO上に低プレチ
ルトの配向膜603が配向膜の印刷、プリベーク、ポス
トベーク工程を経て形成されており、配向膜にはラビン
グ処理がされている。本実施形態では液晶層に印可でき
る電圧値に上限を有する能動素子、例えば薄膜トランジ
スタを用いた駆動で、配向膜の電圧損失を抑え白レベル
を良好にするために配向膜の膜厚を60nmと薄くして
いる。無しきい値液晶はラビング軸に対し液晶の配向軸
が0〜15°くらいずれる傾向があるため、一対の基板
601を貼り合わせたときにラビング軸606、607
を交差させて、液晶の光軸が一軸に定まるようにしてい
る。配向欠陥を防ぐためスペーサーは散布していない。
シール材604を液晶セルの端部に設けて、二枚の基板
間に空隙を形成しており、液晶セルのセルギャップは
2.0μmである。基板には偏光板608、609が貼
りつけられている。液晶セルに電圧を印可していないと
きは、可視光レベルの波長においてはクロスニコルに設
定された偏光板の透過軸608と液晶の光軸がほぼ平行
と近似できるため、液晶セルが黒表示となる。また、液
晶セルに電圧が印可されていないときは、コーンのラン
ダムな位置に液晶が配向しているため、全体としては液
晶の自発分極が相殺されてなくなる。
FIG. 6A is a sectional view of the liquid crystal cell, and FIG. 6B is a top view of the liquid crystal cell. Explaining with reference to the cross-sectional view of FIG. 6A, an ITO 602 of 120 nm is formed on a quartz substrate 601.
Is patterned. A low pretilt alignment film 603 is formed on the ITO through printing, pre-baking, and post-baking steps of the alignment film, and the alignment film is subjected to a rubbing process. In the present embodiment, the thickness of the alignment film is reduced to 60 nm in order to suppress the voltage loss of the alignment film and improve the white level by driving using an active element having an upper limit on the voltage value that can be applied to the liquid crystal layer, for example, a thin film transistor. are doing. The thresholdless liquid crystal has a tendency that the alignment axis of the liquid crystal is displaced from the rubbing axis by about 0 to 15 °, so that the rubbing axes 606 and 607 are attached when the pair of substrates 601 are bonded.
Are crossed so that the optical axis of the liquid crystal is fixed to one axis. Spacers are not sprayed to prevent alignment defects.
A sealing material 604 is provided at an end of the liquid crystal cell to form a gap between the two substrates, and the cell gap of the liquid crystal cell is 2.0 μm. Polarizing plates 608 and 609 are attached to the substrate. When a voltage is not applied to the liquid crystal cell, the transmission axis 608 of the polarizing plate set in crossed Nicols and the optical axis of the liquid crystal can be approximated to be almost parallel at the wavelength of the visible light level. Become. Further, when no voltage is applied to the liquid crystal cell, the liquid crystal is oriented at random positions of the cone, so that the spontaneous polarization of the liquid crystal is not canceled as a whole.

【0039】Waveteck社製の任意波形発生装置
(ファンクションジェネレーター)で、型番が“MOD
EL275”の装置で液晶セルの駆動波形を作った。無
しきい値液晶を薄膜トランジスタにより駆動するとき
は、電荷の供給量が外部電圧、ゲート選択時間等により
定まる定電荷駆動となるが、暫定的に液晶セルを駆動す
るときに、常時電荷を供給する定電流駆動で特性を調べ
た。定電流駆動のため液晶層に電圧を印可した期間つま
り、パルス期間内に液晶の自発分極の反転に応じた電荷
が供給される。図3(A)及び図3(B)に液晶層に0
Vの電圧を印可する第1の期間を設けたときの駆動波形
と駆動結果を示す。液晶セルの駆動に用いた駆動波形を
図3(A)に示す。図3(A)で横軸は時間で縦軸はセ
ル電圧である。階調表示をする第2の期間302の前
に、第1の期間(「0」Vのリセット期間)301があ
る。実験的では第1の期間301と第2の期間302を
8.3msecとした。電圧経路(A)303は0Vか
ら+1V、−1V、+2V、−2V、+3V、−3V、
+4V、−4V,+5V、−5Vと、順次電圧の極性を
変えながら、1V毎に液晶セルに印可するセル電圧の絶
対値を上げていく経路の波形である。電圧経路(B)3
04は+4V、−4V、+3V、−3V、+2V、−2
V、+1V、−1V、0Vと、順次電圧の極性を変えな
がら、1V毎にセル電圧の絶対値を下げていく経路の波
形である。電圧経路(A)と電圧経路(B)とを組み合
わせて一周期305とした波形を連続して液晶セルに入
力した。
An arbitrary waveform generator (function generator) manufactured by Wavetek and having a model number of "MOD
A driving waveform of a liquid crystal cell was created by an EL 275 ″ device. When a thresholdless liquid crystal is driven by a thin film transistor, the amount of supplied charges is a constant charge drive determined by an external voltage, a gate selection time, and the like. When driving the liquid crystal cell, the characteristics were examined by constant current driving, which constantly supplies electric charges, during a period in which a voltage was applied to the liquid crystal layer for the constant current driving, that is, according to the reversal of spontaneous polarization of the liquid crystal within a pulse period. 3A and 3B, a charge is supplied to the liquid crystal layer.
The driving waveform and the driving result when the first period for applying the V voltage is provided are shown. FIG. 3A shows a driving waveform used for driving the liquid crystal cell. In FIG. 3A, the horizontal axis represents time, and the vertical axis represents cell voltage. There is a first period (reset period of “0” V) 301 before the second period 302 for performing grayscale display. Experimentally, the first period 301 and the second period 302 were set to 8.3 msec. The voltage path (A) 303 is from 0V to + 1V, -1V, + 2V, -2V, + 3V, -3V,
It is a waveform of a path in which the absolute value of the cell voltage applied to the liquid crystal cell is increased every 1 V while sequentially changing the polarity of the voltage to +4 V, -4 V, +5 V, and -5 V. Voltage path (B) 3
04 is + 4V, -4V, + 3V, -3V, + 2V, -2
It is a waveform of a path for decreasing the absolute value of the cell voltage every 1 V while sequentially changing the polarity of the voltage in the order of V, +1 V, -1 V, and 0 V. A waveform having one cycle 305 by combining the voltage path (A) and the voltage path (B) was continuously input to the liquid crystal cell.

【0040】このとき液晶セルの駆動に用いた波形の電
圧値と液晶セルの光量との関係を示したのが図3(B)
である。各セル電圧での透過率をプロットしてある。透
過率は各セル電圧を液晶セルに印可した時間において液
晶の光学応答が時間変化していくときの、最終的に示す
明るさである。グラフでは液晶と配向膜に印加される電
圧をセル電圧として横軸に示している。
FIG. 3B shows the relationship between the voltage value of the waveform used for driving the liquid crystal cell and the amount of light of the liquid crystal cell.
It is. The transmittance at each cell voltage is plotted. The transmittance is the brightness finally shown when the optical response of the liquid crystal changes with time during the time when each cell voltage is applied to the liquid crystal cell. In the graph, the voltage applied to the liquid crystal and the alignment film is shown on the horizontal axis as the cell voltage.

【0041】通常の薄膜トランジスタの駆動電圧(±5
〜±7V)で充分な白レベルとするために無しきい値液
晶の自発分極を小さくしたり、配向膜の膜厚を薄くした
りしていく必要がある。自発分極40〜150nC/c
2の無しきい値液晶で、ポストベーク後の配向膜を1
5〜75nmに薄くし電圧損失をおさえ、液晶実効電圧
を高くすることが望ましかった。自発分極20〜40n
C/cm2の無しきい値液晶では配向膜の厚さは75〜
150nmが望ましいと考えられる。ただし、このよう
な無しきい値液晶の自発分極と配向膜の膜厚の値の組み
合わせでは、配向膜が薄く自発分極が小さいためヒステ
リシスがでやすい条件である。
The driving voltage of a normal thin film transistor (± 5
(± 7 V), it is necessary to reduce the spontaneous polarization of the thresholdless liquid crystal and to reduce the thickness of the alignment film in order to obtain a sufficient white level. Spontaneous polarization 40 to 150 nC / c
m 2 thresholdless liquid crystal, and the alignment film after post-baking is 1
It was desirable to reduce the voltage loss by reducing the thickness to 5 to 75 nm and increase the liquid crystal effective voltage. Spontaneous polarization 20-40n
With a thresholdless liquid crystal of C / cm 2 , the thickness of the alignment film is 75 to
150 nm is considered desirable. However, such a combination of the spontaneous polarization of the thresholdless liquid crystal and the value of the thickness of the alignment film is a condition under which hysteresis easily occurs because the alignment film is thin and the spontaneous polarization is small.

【0042】本実施形態の配向膜の膜厚は液晶及び配向
膜に印可できる電圧に上限を有する能動素子例えば、薄
膜トランジスタで駆動するために最適化してあり60n
mと薄く、ヒステリシスがでやすい。しかし、第1の期
間(「0V」リセット期間)を設け、液晶をリセット位
置からスイッチングさせることにより電圧経路(A)と
電圧経路(B)とで明るさの差がほとんど見られない良
好な階調表示ができていた。
The thickness of the alignment film of this embodiment is optimized to be driven by an active element having an upper limit on the voltage that can be applied to the liquid crystal and the alignment film, for example, a thin film transistor.
m, and hysteresis easily occurs. However, the first period (“0V” reset period) is provided, and by switching the liquid crystal from the reset position, a favorable floor in which a difference in brightness between the voltage path (A) and the voltage path (B) is hardly observed. Key display was completed.

【0043】同一の液晶セルを図3(A)とは別の波形
で、電圧振幅、周期のみを変えて駆動した時のオシロス
コープ写真を図17(A)に示す。図17(A)は、
「0V」リセット期間(第1の期間)を設けたときの液晶
の光学応答を表す。印可波形1710は0V、+1.6
V、−1.6V、+3.2V、−3.2V、+4.8
V、−4.8V、+3.2V、−3.2V、+1.6
V、−1.6Vの順に電圧の極性、電圧の振幅を変えて
印可されており、かつ、絶対値が0より大きい電圧を加
え階調表示をする第2の期間を設けた後には「0V」リ
セット期間(第1の期間)がある。オシロスコープに示
された二つの波形から、印可電圧と液晶の光学応答の関
係がわかる。図17(B)を用いてオシロスコープの写
真を説明する。横軸(X軸と称する)は時間を示してお
り、1目盛りが25msecである。縦軸(Y軸と称す
る)の液晶の光学応答を示す第1の軸(Y1軸と称す
る)は、光電子増倍管(photo multiplier)で測定した
明るさを示し、1目盛りが10mVである。縦軸のう
ち、液晶セルに印可した電圧を示す第2の軸(Y2軸と
称する)は、セル電圧を示し1目盛りが4Vである。
FIG. 17A shows an oscilloscope photograph when the same liquid crystal cell is driven with a different waveform from that of FIG. FIG. 17 (A)
This represents the optical response of the liquid crystal when a “0 V” reset period (first period) is provided. The applied waveform 1710 has 0 V, +1.6
V, -1.6 V, +3.2 V, -3.2 V, +4.8
V, -4.8 V, +3.2 V, -3.2 V, +1.6
V and -1.6 V in this order by changing the polarity of the voltage and the amplitude of the voltage, and applying a voltage having an absolute value larger than 0 to provide a second period for performing gradation display, and then setting the voltage to "0 V There is a reset period (first period). The relationship between the applied voltage and the optical response of the liquid crystal can be seen from the two waveforms shown on the oscilloscope. A photograph of the oscilloscope will be described with reference to FIG. The horizontal axis (referred to as the X axis) indicates time, and one division is 25 msec. A first axis (referred to as Y 1 axis) indicating the optical response of the liquid crystal on the vertical axis (referred to as Y axis) indicates the brightness measured by a photomultiplier (photo multiplier), and one division is 10 mV. . Of vertical axis (referred to as Y 2 axis) a second axis indicating a voltage applied to the liquid crystal cell, one scale shows the cell voltage is 4V.

【0044】液晶の光学応答は液晶セルに印可した電圧
の絶対値に対応して明るさが変化していく。ノーマリー
ブラックモードのため絶対値の大きい電圧を液晶セルに
かけると液晶セルは白レベルが高くなり、絶対値の小さ
い電圧を液晶セルにかけると黒レベルに近い階調にな
る。「0V」リセット期間(第1の期間)には、液晶が
黒表示のリセット位置にスイッチングする。オシロスコ
ープ表示では±1.6Vの電圧を印可したときの液晶の
光学応答1701、1702、±3.2Vの電圧を印可
したときの液晶の光学応答1703、1704、±4.
8Vの電圧を印可したときの液晶の光学応答1705が
示されている。液晶の光学応答1701〜1705の間
に第1の期間による黒表示の期間がある。本実施例で
は、絶対値の同じ電圧を印可したときの液晶の光学応答
は、ほぼ同じ明るさである。±1.6Vの電圧を印可し
たときに光学応答の光量差があるが、それでも光量の最
大値と最小値の差はp−p(peak to pea
k)で2.2mVと少ない。
The optical response of the liquid crystal changes in brightness in accordance with the absolute value of the voltage applied to the liquid crystal cell. In the normally black mode, when a voltage having a large absolute value is applied to the liquid crystal cell, the liquid crystal cell has a high white level, and when a voltage having a small absolute value is applied to the liquid crystal cell, the gradation becomes close to the black level. During the “0 V” reset period (first period), the liquid crystal switches to the black display reset position. In the oscilloscope display, the optical responses 1701 and 1702 of the liquid crystal when a voltage of ± 1.6 V is applied, and the optical responses 1703, 1704, and ± 4. Of the liquid crystal when a voltage of ± 3.2 V is applied.
The optical response 1705 of the liquid crystal when a voltage of 8 V is applied is shown. There is a black display period by the first period between the optical responses 1701 to 1705 of the liquid crystal. In the present embodiment, the optical response of the liquid crystal when the same absolute value voltage is applied is almost the same brightness. When a voltage of ± 1.6 V is applied, there is a difference in the light amount of the optical response, but the difference between the maximum value and the minimum value of the light amount is still pp (peak to peak).
k) is as small as 2.2 mV.

【0045】無しきい値液晶はメモリー性を持たないた
め、液晶セルに電圧を印可していないときの配向は常に
同じであるべきだが、実際は駆動時の0Vと駆動後の電
圧を印加していない時とで黒レベルが変わってしまう。
特に配向膜の膜厚が薄いほど(70nm以下)液晶セル
を駆動しているときの黒の配向と、液晶セルの駆動をし
ていないときの黒の配向に差異が見られる。(Liqu
id Crystals,1998,Vol.25 L
CT100975 Fukuda)。これは3安定の反
強誘電性液晶、双安定の強誘電性液晶のようなメモリー
性を有する液晶には見られない特徴である。しかし、不
安定な現象が見られる電圧値をあえて、リセット期間の
電圧値として設定しても、特に無しきい値液晶により表
示した階調に問題はなくヒステリシスの無い電圧−透過
率特性が得られた。つまり、無しきい値液晶において不
安定な配向を示すと予測された「0V」のリセット期間
を設けることで、実際はヒステリシスを低減できるとい
う効果が得られた。
Since the thresholdless liquid crystal does not have a memory property, the orientation when no voltage is applied to the liquid crystal cell should always be the same, but in practice 0 V during driving and no voltage after driving are applied. The black level changes with time.
In particular, as the thickness of the alignment film is smaller (70 nm or less), a difference is observed between black alignment when the liquid crystal cell is driven and black alignment when the liquid crystal cell is not driven. (Liqu
id Crystals, 1998, Vol. 25 L
CT100975 Fukuda). This is a feature not found in liquid crystals having memory properties, such as tristable antiferroelectric liquid crystals and bistable ferroelectric liquid crystals. However, even if a voltage value at which an unstable phenomenon is observed is intentionally set as the voltage value during the reset period, there is no problem in the gradation displayed by the thresholdless liquid crystal, and a voltage-transmittance characteristic without hysteresis can be obtained. Was. That is, by providing a reset period of “0 V”, which is predicted to exhibit unstable alignment in the thresholdless liquid crystal, the effect of actually reducing the hysteresis was obtained.

【0046】[比較例1]「0V」リセット期間(第1
の期間)を設けなかった場合の駆動結果を以下に示す。
[Comparative Example 1] "0V" reset period (first
The driving result when the period is not provided is shown below.

【0047】液晶セルの断面図を図6(A)に、上面図
を図6(B)に示す。石英基板601上にITO602
が120nmの膜厚でパターニングされている。ITO
上に低プレチルトの配向膜603が配向膜の印刷、プリ
ベーク、ポストベークにより形成されており、配向膜に
はラビング処理がされている。無しきい値液晶はラビン
グ軸に対し液晶の配向軸が概略0〜15°くらいずれる
傾向があるため、一対の基板601を貼り合わせたとき
にラビング軸606、607を交差させて、液晶の光軸
が一軸に定まるようにしている。配向欠陥を防ぐためス
ペーサーは散布していない。シール材604を液晶セル
の端部に設けて、二枚の基板間に空隙を形成している。
液晶セルのセルギャップは2.0μmである。一対の基
板のそれぞれに偏光板608、609が設けられてお
り、液晶光軸は可視光レベルの波長では、一方の偏光板
の透過軸608に概略平行である。このため、電圧を印
可していないときは、液晶の光軸に沿って第1の偏光板
の透過軸を設け、第2の偏光板の透過軸609を第1の
偏光板と直交させて配置すると、液晶セルが黒表示とな
る。電圧が印可されていないときは、コーンのランダム
な位置に液晶が配向しているため、全体としては液晶の
自発分極が、相殺されてなくなる。配向膜の膜厚、液晶
の自発分極は比較のため、実施形態1と同じ物を使った
ため液晶材料、配向膜厚は図3のデータを取得するさい
に使われたものと同じである。
FIG. 6A is a cross-sectional view of the liquid crystal cell, and FIG. 6B is a top view thereof. ITO 602 on quartz substrate 601
Are patterned with a thickness of 120 nm. ITO
An alignment film 603 having a low pretilt is formed thereon by printing, pre-baking, and post-baking the alignment film, and the alignment film is rubbed. Since the thresholdless liquid crystal has a tendency that the alignment axis of the liquid crystal is displaced from the rubbing axis by about 0 to 15 °, the rubbing axes 606 and 607 intersect when the pair of substrates 601 are bonded to each other, and the optical axis of the liquid crystal is Is fixed to one axis. Spacers are not sprayed to prevent alignment defects. A sealant 604 is provided at an end of the liquid crystal cell to form a gap between the two substrates.
The cell gap of the liquid crystal cell is 2.0 μm. Polarizing plates 608 and 609 are provided on each of the pair of substrates, and the optical axis of the liquid crystal is substantially parallel to the transmission axis 608 of one of the polarizing plates at a wavelength of visible light level. For this reason, when no voltage is applied, the transmission axis of the first polarizing plate is provided along the optical axis of the liquid crystal, and the transmission axis 609 of the second polarizing plate is arranged orthogonal to the first polarizing plate. Then, the liquid crystal cell displays black. When no voltage is applied, the liquid crystal is oriented at random positions of the cone, so that the spontaneous polarization of the liquid crystal is canceled out as a whole. For comparison, the film thickness of the alignment film and the spontaneous polarization of the liquid crystal were the same as those used in the first embodiment, so that the liquid crystal material and the film thickness of the alignment were the same as those used when acquiring the data of FIG.

【0048】図2(A)及び図2(B)に「0V」リセッ
ト期間を設けないときの駆動波形と駆動結果を示す。本
比較例の駆動波形を図2(A)に示す。一対の互いに逆
極性で絶対値の等しい交流パルス204が、電圧振幅を
変えながら液晶セルに印可されている。薄膜トランジス
タは定電荷駆動だが、暫定的に定電流駆動で特性を調べ
た。定電流駆動では液晶セルに電圧を印可すると、液晶
の自発分極の反転に応じた電荷が供給される。Wave
teck社製のファンクションジェネーター“MODE
L275”で駆動波形を作った。電圧経路(A)201
は0Vから+1V、−1V、+2V、−2V、+3V、
−3V、+4V、−4V,+5V、−5Vと、順次電圧
の極性を変えながら、1V毎に液晶セルに印可するセル
電圧の絶対値を上げていく経路の波形である。電圧経路
(B)202は+4V、−4V、+3V、−3V、+2
V、−2V、+1V、−1V、0Vと、順次電圧の極性
を変えながら、1V毎にセル電圧の絶対値を下げていく
経路の波形である。電圧経路(A)と電圧経路(B)と
で1周期203とし、連続して液晶セルに電圧をかけ
た。パルス205〜208の幅は16.6msecとし
た。
FIGS. 2A and 2B show driving waveforms and driving results when the “0 V” reset period is not provided. FIG. 2A shows a driving waveform of this comparative example. A pair of AC pulses 204 having opposite polarities and equal absolute values are applied to the liquid crystal cell while changing the voltage amplitude. Although the thin film transistor is driven by a constant charge, the characteristics were temporarily examined by a constant current drive. In the constant current driving, when a voltage is applied to the liquid crystal cell, a charge corresponding to the reversal of the spontaneous polarization of the liquid crystal is supplied. Wave
Teck's function generator "MODE"
L275 ″. A drive waveform was created. Voltage path (A) 201
Are from 0V to + 1V, -1V, + 2V, -2V, + 3V,
This is a waveform of a path for increasing the absolute value of the cell voltage applied to the liquid crystal cell every 1 V while sequentially changing the polarity of the voltage in the order of -3 V, +4 V, -4 V, +5 V, and -5 V. Voltage path (B) 202 has + 4V, -4V, + 3V, -3V, +2
It is a waveform of a path in which the absolute value of the cell voltage is decreased for each 1 V while sequentially changing the polarity of the voltage in the order of V, -2 V, +1 V, -1 V, and 0 V. The voltage path (A) and the voltage path (B) have one cycle 203, and a voltage is continuously applied to the liquid crystal cell. The width of the pulses 205 to 208 was 16.6 msec.

【0049】パルスを液晶セルに印加したときの光学応
答を光電子増倍管で調べた。液晶の光学応答と液晶セル
に入力される波形はオシロスコープ上に同期して表示さ
れるため、各セル電圧に対する液晶の透過率がわかる。
The optical response when a pulse was applied to the liquid crystal cell was examined with a photomultiplier tube. Since the optical response of the liquid crystal and the waveform input to the liquid crystal cell are displayed synchronously on an oscilloscope, the transmittance of the liquid crystal with respect to each cell voltage can be determined.

【0050】このときのセル電圧と光量の関係をグラフ
にしたのが図2(B)である。図2(B)に各セル電圧
での透過率をプロットした。透過率はセル電圧を印可し
ている時間において液晶の光学応答が時間変化していく
ときの、最終的な明るさを示した。セル電圧2V〜3V
の中間調表示領域で、最大0.2Vの電圧−透過率特性
のシフト(ヒステリシス)がでてしまっている。交流駆
動をして経路Aで正パルスの透過率211と負パルスの
透過率212を平均化したものと、経路(B)で同電圧
の正パルスの透過率209と負パルスの透過率210を
平均化したものは明らかに同じ2Vの電圧でも明るさが
〜5%異なってしまっている。
FIG. 2B is a graph showing the relationship between the cell voltage and the amount of light at this time. FIG. 2B plots the transmittance at each cell voltage. The transmittance indicates the final brightness when the optical response of the liquid crystal changes with time while the cell voltage is applied. Cell voltage 2V-3V
In the halftone display area, a shift (hysteresis) of the voltage-transmittance characteristic of 0.2 V at the maximum occurs. The AC drive is performed to average the transmittance 211 of the positive pulse and the transmittance 212 of the negative pulse in the path A, and the transmittance 209 of the positive pulse and the transmittance 210 of the negative pulse of the same voltage in the path (B). In the averaged one, the brightness is clearly different by % 5% even at the same voltage of 2V.

【0051】印可波形図2(A)と液晶の光学応答図2
(B)を対応させると、無しきい値液晶を駆動するとき
に、前の電圧の絶対値が今の階調を表示するための電圧
に対し相対的に高電圧か低電圧かで液晶の示す明るさが
変わってしまうことがわかる。つまり電圧絶対値の高い
(−3V)パルス205から応答したときの透過率20
9と、電圧絶対値の低い(−1V)パルス206から応
答したときの透過率211で、同じ2Vの電圧でもでも
透過率209、211が変わっている。
FIG. 2A shows an applied waveform and FIG. 2 shows an optical response of the liquid crystal.
According to (B), when driving the thresholdless liquid crystal, the liquid crystal indicates whether the absolute value of the previous voltage is higher or lower than the voltage for displaying the current gradation. It can be seen that the brightness changes. That is, the transmittance 20 when responding from the (−3V) pulse 205 having a high absolute voltage value
9 and the transmittance 211 when responding from the pulse (206) having a low absolute voltage value, the transmittances 209 and 211 are different even at the same voltage of 2V.

【0052】同一の液晶セルを図2(A)とは別の波形
で、電圧振幅を変えて駆動した時のオシロスコープ写真
を図13に示す。図13(A)及び図13(B)に、
「0V」リセット期間を設けない場合の無しきい値液晶の
光学応答を示す。印可波形は0V、+1.6V、−1.
6V、+3.2V、−3.2V、+4.8V、−4.8
V、+3.2V、−3.2V、+1.6V、−1.6V
の順に電圧極性、電圧振幅を変えている。オシロスコー
プに表示された波形から、液晶セルに印可した電圧と液
晶の光学応答との関係がわかる。横軸(X軸と称する)
は時間の経過を示す。オシロスコープ波形の1目盛りが
25msecである。縦軸(Y軸と称する)の液晶の光
学応答を示す第1の軸(Y1軸と称する)は、光電子増
倍管で測定した液晶セルの明るさを示し、1目盛りが1
0mVである。縦軸のうち、液晶セルに印可した電圧を
示す第2の軸(Y2軸と称する)は、セル電圧を示し1
目盛りが4Vである。
FIG. 13 shows an oscilloscope photograph when the same liquid crystal cell is driven with a different voltage amplitude from that of FIG. 2A. 13 (A) and 13 (B),
5 shows an optical response of the thresholdless liquid crystal when no “0V” reset period is provided. The applied waveforms are 0V, + 1.6V, -1.
6V, + 3.2V, -3.2V, + 4.8V, -4.8
V, + 3.2V, -3.2V, + 1.6V, -1.6V
The voltage polarity and the voltage amplitude are changed in this order. From the waveform displayed on the oscilloscope, the relationship between the voltage applied to the liquid crystal cell and the optical response of the liquid crystal can be understood. Horizontal axis (referred to as X axis)
Indicates the passage of time. One division of the oscilloscope waveform is 25 msec. A first axis (referred to as Y 1 axis) indicating the optical response of the liquid crystal on the vertical axis (referred to as Y axis) indicates the brightness of the liquid crystal cell measured by a photomultiplier tube, and one scale is 1 scale.
0 mV. Of vertical axis (referred to as Y 2 axis) a second axis indicating a voltage applied to the liquid crystal cell shows the cell voltage 1
The scale is 4V.

【0053】液晶セルは印可した電圧に対応して明るさ
が時間変化していく。液晶セルはノーマリーブラックモ
ードである。絶対値の大きい電圧をかけると白レベルが
高くなる方向に、絶対値の小さい電圧をかけると黒レベ
ルが高くなる方向に液晶がスイッチングする。オシロス
コープ表示の波形は±1.6Vの電圧を印可したときの
液晶光学応答1301、1302、±3.2Vの電圧を
印可したときの液晶光学応答1303、1304、±
4.8Vの電圧を印可したときの液晶光学応答1305
がある。液晶セルに印可する電圧の絶対値が0Vから
1.6V毎に高くなり、±4.8Vの電圧を印可した後
は、液晶セルに印可する電圧の絶対値が1.6V毎に低
くなる。液晶セルの明るさは、それに伴って液晶光学応
答の黒レベル1306から徐々に明るくなり、±4.8
Vの電圧を印可したときに、液晶光学応答1305の白
レベルが最大になる。次に、液晶セルに印可する電圧の
絶対値が下がるにつれ、白レベルが液晶光学応答130
4、1302の順に下がる。同じ電圧を液晶セルに印可
しても、液晶セルの光量が多少変わる。液晶の光学応答
の光量差は、±1.6Vの電圧を印可したときに大き
く、光量の最大値と最小値の差を示すp−p(peak
to peak)で5.8mVある。特に図17に示
す「0V」リセット期間を導入した液晶の光学応答に比
べ絶対値1.6Vの電圧を印可したときの液晶光学応答
1301、1302の光量差が大きい。
The brightness of the liquid crystal cell changes with time according to the applied voltage. The liquid crystal cell is in a normally black mode. When a voltage having a large absolute value is applied, the liquid crystal switches in a direction to increase the white level, and when a voltage having a small absolute value is applied, the liquid crystal switches in a direction to increase the black level. The waveforms of the oscilloscope display are liquid crystal optical responses 1301 and 1302 when a voltage of ± 1.6 V is applied, and liquid crystal optical responses 1303, 1304 and ± when a voltage of ± 3.2 V is applied.
Liquid crystal optical response 1305 when a voltage of 4.8 V is applied
There is. The absolute value of the voltage applied to the liquid crystal cell increases from 0 V every 1.6 V, and after applying the voltage of ± 4.8 V, the absolute value of the voltage applied to the liquid crystal cell decreases every 1.6 V. As a result, the brightness of the liquid crystal cell gradually increases from the black level 1306 of the liquid crystal optical response to ± 4.8.
When a voltage of V is applied, the white level of the liquid crystal optical response 1305 becomes maximum. Next, as the absolute value of the voltage applied to the liquid crystal cell decreases, the white level changes with the liquid crystal optical response 130.
4, 1302. Even if the same voltage is applied to the liquid crystal cell, the light quantity of the liquid crystal cell slightly changes. The light amount difference of the optical response of the liquid crystal is large when a voltage of ± 1.6 V is applied, and pp (peak) indicating the difference between the maximum value and the minimum value of the light amount.
There is 5.8 mV in the to peak). In particular, the light amount difference between the liquid crystal optical responses 1301 and 1302 when a voltage having an absolute value of 1.6 V is applied is larger than the optical response of the liquid crystal in which the “0 V” reset period shown in FIG. 17 is introduced.

【0054】比較例1と実施形態1を比べると、「0
V」リセット期間を設けることの有用性がわかる。「0
V」リセット期間によりヒステリシスが抑えられる。
When the comparative example 1 is compared with the first embodiment, “0
The usefulness of providing the “V” reset period is understood. "0
Hysteresis is suppressed by the "V" reset period.

【0055】[0055]

【実施例】[実施例1]外部電圧に制限のあるアクティ
ブマトリクス駆動をする場合に補助容量が小さくても良
好な白レベルを確保するため自発分極の小さな無しきい
値液晶を用いる。そこで、実施例1では自発分極の小さ
な液晶に本発明を適用した例を示す。自発分極が小さい
とヒステリシスがでやすくなるが、本発明を適用するこ
とにより良好な階調表示ができる。同時に液晶の応答速
度を改善し高速応答化をはかることができる。
[Embodiment 1] In the case of active matrix driving in which an external voltage is limited, a thresholdless liquid crystal having a small spontaneous polarization is used in order to secure a good white level even if the auxiliary capacitance is small. Therefore, a first embodiment shows an example in which the present invention is applied to a liquid crystal having a small spontaneous polarization. If the spontaneous polarization is small, hysteresis tends to occur, but good gradation display can be achieved by applying the present invention. At the same time, the response speed of the liquid crystal can be improved to achieve a high-speed response.

【0056】液晶セルの断面図及び上面図を図6に示
す。石英基板601上にITO602が120nmの膜
厚でパターニングされている。ITO上に低プレチルト
配向膜603が印刷、プリベーク、ポストベークされて
おり、配向膜の表面にはラビング処理がされている。無
しきい値液晶はラビング軸に対し液晶の配向軸が概略0
〜15°くらいずれる傾向があるため、一対の基板60
1でラビング軸606、607を交差させて、液晶光軸
がセル厚方向で概略平行になるようにしている。配向欠
陥を防ぐためスペーサーは散布していない。シール材6
04でのみギャップをとった構成であり、できあがりの
セルギャップは2.0μmである。一対の基板のそれぞ
れに偏光板608、609が設けられている。液晶の光
軸は可視光レベルの波長では、一方の偏光板光軸608
に概略平行である。このため、電圧を印可していないと
きは、偏光板をクロスニコルに配置すると、液晶セルが
黒表示となる。また、電圧が印可されていないときは、
コーンのランダムな位置に液晶が配向しているため、全
体としては液晶の自発分極が、相殺されてなくなる。本
実施例では配向膜の膜厚を薄くし、液晶の自発分極を小
さくし、アクティブマトリクス駆動で白レベルを良好に
するために最適化しており、ポストベーク後の配向膜の
膜厚は60nm、液晶605の自発分極40nC/cm
2である。
FIG. 6 shows a sectional view and a top view of the liquid crystal cell. ITO 602 is patterned on a quartz substrate 601 to a thickness of 120 nm. A low pretilt alignment film 603 is printed, pre-baked, and post-baked on the ITO, and the surface of the alignment film is rubbed. In the thresholdless liquid crystal, the orientation axis of the liquid crystal is approximately 0 with respect to the rubbing axis.
Since there is a tendency to shift by about 15 °, a pair of substrates 60
The rubbing axes 606 and 607 intersect at 1 so that the liquid crystal optical axis is substantially parallel in the cell thickness direction. Spacers are not sprayed to prevent alignment defects. Seal material 6
The configuration is such that a gap is formed only in the cell 04, and the completed cell gap is 2.0 μm. Polarizing plates 608 and 609 are provided on each of the pair of substrates. At the wavelength of the visible light level, the optical axis of the liquid crystal has one polarizer optical axis 608.
Are approximately parallel to For this reason, when no voltage is applied, if the polarizers are arranged in crossed Nicols, the liquid crystal cell will display black. When no voltage is applied,
Since the liquid crystal is oriented at random positions of the cone, the spontaneous polarization of the liquid crystal is canceled out as a whole. In this embodiment, the thickness of the alignment film is reduced, the spontaneous polarization of the liquid crystal is reduced, and the white level is optimized by active matrix driving. The alignment film after post-baking has a thickness of 60 nm. Spontaneous polarization of liquid crystal 605 40 nC / cm
2

【0057】Waveteck社製のファンクションジ
ェネレーター“MODEL275”で駆動波形を作っ
た。薄膜トランジスタは定電荷駆動だが、暫定的に定電
流駆動で特性を調べる。定電流駆動のためパルス期間内
に液晶の自発分極の反転に応じた電荷が供給される。図
11(A)及び図11(B)に、液晶の自発分極が40
nc/cm2のときの、「0V」リセット期間を設けたと
きの駆動波形と駆動結果を示す。液晶セルの駆動波形を
図11(A)に示す。階調表示パルス1102により階
調を表示する第2の期間の前に「0V」のリセット期間
である第1の期間1101がある。実験では第1の期間
1101、第2の期間1102を8.3msecとし
た。電圧経路(A)1103は0Vから+1V、−1
V、+2V、−2V、+3V、−3V、+4V、−4
V,+5V、−5Vと、順次電圧の極性を変えながら、
1V毎に液晶セルに印可するセル電圧の絶対値を上げて
いく波形である。電圧経路(B)1104はは+4V、
−4V、+3V、−3V、+2V、−2V、+1V、−
1V、0Vと、順次電圧の極性を変えながら、1V毎に
セル電圧の絶対値を下げていく波形である。電圧経路
(A)と電圧経路(B)で一周期1105とし、1周期
の波形を1単位として連続して液晶セルに電圧をかけ
る。
Driving waveforms were created with a function generator “MODEL 275” manufactured by Wavetek. Although the thin film transistor is driven by a constant charge, the characteristics are temporarily examined by a constant current drive. Charges corresponding to the reversal of the spontaneous polarization of the liquid crystal are supplied during the pulse period for constant current driving. FIGS. 11A and 11B show that the spontaneous polarization of the liquid crystal is 40.
The driving waveform and the driving result when the “0 V” reset period is provided at nc / cm 2 are shown. FIG. 11A shows a driving waveform of the liquid crystal cell. There is a first period 1101 which is a reset period of “0 V” before a second period in which a gradation is displayed by the gradation display pulse 1102. In the experiment, the first period 1101 and the second period 1102 were set to 8.3 msec. The voltage path (A) 1103 is from 0V to + 1V, -1
V, + 2V, -2V, + 3V, -3V, + 4V, -4
V, + 5V, -5V, while sequentially changing the polarity of the voltage,
This is a waveform in which the absolute value of the cell voltage applied to the liquid crystal cell is increased every 1V. The voltage path (B) 1104 is + 4V,
-4V, + 3V, -3V, + 2V, -2V, + 1V,-
This is a waveform in which the absolute value of the cell voltage is decreased every 1 V while sequentially changing the polarity of the voltage to 1 V and 0 V. The voltage path (A) and the voltage path (B) have one cycle 1105, and a voltage is continuously applied to the liquid crystal cell with one cycle of the waveform as one unit.

【0058】液晶セルに電圧を印加したときの光学応答
を光電子増倍管で調べた。液晶の光学応答と液晶セルに
入力されるパルス波形はオシロスコープ上に同期して表
示されるため、セル電圧に対する液晶の透過率がわか
る。
The optical response when a voltage was applied to the liquid crystal cell was examined with a photomultiplier tube. Since the optical response of the liquid crystal and the pulse waveform input to the liquid crystal cell are displayed in synchronization on an oscilloscope, the transmittance of the liquid crystal with respect to the cell voltage can be determined.

【0059】このとき液晶セルに印加した電圧と光量の
関係をグラフにしたのが図11(B)である。図11
(B)には、各セル電圧での透過率をプロットしてあ
る。透過率は電圧を印可している時間に液晶の光学応答
が時間変化していくときの、最終的な明るさを示した。
図11(B)では液晶セル駆動時に液晶と配向膜に印加
される電圧をセル電圧としている。
FIG. 11B is a graph showing the relationship between the voltage applied to the liquid crystal cell and the amount of light. FIG.
In (B), the transmittance at each cell voltage is plotted. The transmittance indicates the final brightness when the optical response of the liquid crystal changes with time while the voltage is applied.
In FIG. 11B, the voltage applied to the liquid crystal and the alignment film when the liquid crystal cell is driven is defined as the cell voltage.

【0060】「0V」リセット期間を設けることにより
電圧経路(A)と電圧経路(B)で明るさの差がほとん
ど見られない良好な階調表示ができる。
By providing the “0 V” reset period, it is possible to perform a good gradation display with almost no difference in brightness between the voltage path (A) and the voltage path (B).

【0061】第一の効果として、自発分極40nC/c
2の無しきい値液晶に対し、駆動電圧に制限のあるア
クティブマトリクスパネルで駆動できるように最適化し
た配向膜の膜厚は60nmと薄く、比較的ヒステリシス
がでやすい条件である。しかし「0V」リセット期間を
設けることでヒステリシスのほとんどない表示をするこ
とができる。
As a first effect, spontaneous polarization of 40 nC / c
The thickness of the alignment film optimized so that it can be driven by an active matrix panel having a limited driving voltage for a thresholdless liquid crystal of m 2 is as thin as 60 nm, which is a condition where hysteresis is relatively easy to occur. However, by providing the “0 V” reset period, display with almost no hysteresis can be performed.

【0062】次に本実施例の第二の効果として無しきい
値液晶に「0V」リセット期間を設けたときに、ヒステ
リシスの改善と同時に応答時間の改善ができる。
Next, as a second effect of this embodiment, when a “0 V” reset period is provided for the thresholdless liquid crystal, the response time can be improved simultaneously with the improvement of the hysteresis.

【0063】本液晶の応答時間の測定結果を図12に示
す。図12(A)は、正極性電圧間の応答時間、図12
(B)は負極性電圧間の応答時間、図12(C)は異極
性電圧間の応答時間を表す。図12(A)〜図12
(C)の各図は初期電圧、終了電圧、応答時間の関係を
示している。液晶セルの構成は液晶の自発分極が40n
C/cm2であり、ポストベーク後の配向膜の膜厚が6
0nmであり、図11(B)のデータをとった液晶セル
と同じである。正極性電圧から負極性電圧へとスイッチ
ングするときの応答時間を調べると特に−5Vから+1
Vでの応答に大きく時間がかかる(32msec)こと
がわかった。−3V〜+1Vへのスイッチングも15.
6msecと時間がかかっている(図12(C))。無
しきい値液晶は異極性電圧間のスイッチングにおいて
白レベルから中間調、中間調間のスイッチングに時間
がかかっている。液晶の自発分極で比べた場合、本実施
例のような40nC/cm2と自発分極の小さい液晶で
こういった傾向が目立った。応答時間は自発分極が小さ
いと長くなる傾向があるため、自発分極が40nC/c
2以下ではさらにこのような傾向が目立つと考えられ
る。
FIG. 12 shows the measurement results of the response time of the present liquid crystal. FIG. 12A shows a response time between positive voltages, and FIG.
FIG. 12B shows the response time between the negative polarity voltages, and FIG. 12C shows the response time between the different polarity voltages. 12 (A) to 12
Each figure in (C) shows the relationship between the initial voltage, the end voltage, and the response time. The configuration of the liquid crystal cell is such that the spontaneous polarization of the liquid crystal is 40n.
C / cm 2 , and the thickness of the alignment film after post-baking is 6
0 nm, which is the same as that of the liquid crystal cell for which the data in FIG. When the response time when switching from the positive voltage to the negative voltage is examined, especially from -5V to +1
It was found that the response at V took a long time (32 msec). 14. Switching from -3V to + 1V
It takes a long time of 6 msec (FIG. 12C). The thresholdless liquid crystal takes a long time to switch between white level, halftone and halftone in switching between different polarity voltages. When compared with the spontaneous polarization of the liquid crystal, such a tendency was conspicuous in the liquid crystal having a small spontaneous polarization of 40 nC / cm 2 as in this example. Since the response time tends to be longer when the spontaneous polarization is small, the spontaneous polarization is 40 nC / c.
It is considered that such a tendency is more conspicuous at m 2 or less.

【0064】無しきい値液晶を薄膜トランジスタ等の能
動素子で駆動する場合、液晶に直流成分が積算されて焼
き付きが起こってしまうことを防ぐために、交流駆動を
するのが一般的である。つまり液晶パネルに正電圧と、
負電圧が交互に印可されるため、正負電圧間(つまり異
極性電圧間)で液晶応答時間が長いと、動画表示のとき
に自然な絵をだすことが難しくなる。
When a thresholdless liquid crystal is driven by an active element such as a thin film transistor, an AC drive is generally used in order to prevent a DC component from being accumulated in the liquid crystal and causing burn-in. In other words, a positive voltage is applied to the liquid crystal panel,
Since the negative voltage is applied alternately, if the liquid crystal response time is long between the positive and negative voltages (that is, between the different polarities), it becomes difficult to produce a natural picture when displaying a moving image.

【0065】しかし本発明のように「0V」リセット期
間を介して液晶がスイッチングしたときは、応答時間が
改善できる。つまり、図12(C)に示される液晶の応
答時間を比較すると、−5Vから+1Vへとダイレクト
にスイッチングすると32msecの時間がかかるが、
−5Vから0Vへのスイッチングは0.4msecであ
り、0Vから+1Vへのスイッチングは0.3msec
のため、−5Vから0Vへとスイッチングさせた後にあ
らたに、0Vから+1Vへとスイッチングさせたら、応
答時間を0.7msecとすることができる。
However, when the liquid crystal is switched through the “0 V” reset period as in the present invention, the response time can be improved. That is, comparing the response time of the liquid crystal shown in FIG. 12C, it takes 32 msec to directly switch from −5 V to +1 V,
Switching from -5 V to 0 V is 0.4 msec, and switching from 0 V to +1 V is 0.3 msec.
Therefore, when switching from -5 V to 0 V and then switching from 0 V to +1 V, the response time can be 0.7 msec.

【0066】また、液晶の応答時間を比較すると、−3
Vから+1Vへのスイッチングには15.6msecの
時間がかかるが、−3Vから0Vへのスイッチングは
2.6msecであり、0Vから+1Vへのスイッチン
グは0.3msecのため、−3Vから0Vへとスイッ
チングさせた後にあらたに、0Vから+1Vへとスイッ
チングさせたら、応答時間を2.9msecとすること
ができる。
When the response time of the liquid crystal is compared, -3 is obtained.
Switching from V to +1 V takes 15.6 msec, but switching from -3 V to 0 V is 2.6 msec, and switching from 0 V to +1 V is 0.3 msec. When switching from 0 V to +1 V is newly performed after switching, the response time can be set to 2.9 msec.

【0067】このように、「0V」リセット期間を設け
た場合は、「0V」リセット期間を設けない場合に比
べ、応答時間が5倍以上に短くなることがわかる。つま
り、−3Vの電圧値を有する第1の電圧と、第1の電圧
と極性の異なる+1Vの電圧値を有する第2の電圧の間
の応答時間を第1の応答時間とすると、第1の応答時間
は15.6msecだが、第1の電圧と第2の電圧の間
に0Vを介したときの液晶の応答時間を第2の応答時間
とすると、第2の応答時間は2.9msecであり、第
1の応答時間と第2の応答時間では、応答時間に5倍以
上の差が出た。
As described above, when the “0V” reset period is provided, the response time is five times or more shorter than when the “0V” reset period is not provided. That is, assuming that a response time between a first voltage having a voltage value of -3 V and a second voltage having a voltage value of +1 V having a polarity different from that of the first voltage is a first response time, Although the response time is 15.6 msec, assuming that the response time of the liquid crystal when 0 V passes between the first voltage and the second voltage is the second response time, the second response time is 2.9 msec. The difference between the first response time and the second response time was five times or more.

【0068】もちろん「0V」リセット期間は液晶がリ
セット位置に戻ることのできる長さにすればよい。例え
ば図12の応答特性を持つ液晶の場合、5V以下の電圧
から0Vへ液晶が応答する時間の最大値が2.6mse
cのため、「0V」リセット期間を2.6msecと
し、階調表示期間を14msecとしても良い。1フレ
ーム内にサブフレームとして「0V」リセット期間2.
6msecと階調表示期間14msecをもうけると、
1フレームで所定階調まで液晶がスイッチングでき、所
定階調を表示するために、液晶を複数のフレームに渡っ
て累積応答させる必要が無い。
Of course, the “0 V” reset period may be set to a length that allows the liquid crystal to return to the reset position. For example, in the case of the liquid crystal having the response characteristics shown in FIG. 12, the maximum value of the response time of the liquid crystal from a voltage of 5 V or less to 0 V is 2.6 msec.
For c, the “0 V” reset period may be set to 2.6 msec, and the gradation display period may be set to 14 msec. 1. “0 V” reset period as a subframe within one frame
When 6 msec and the gradation display period of 14 msec are provided,
The liquid crystal can be switched to a predetermined gradation in one frame, and it is not necessary to make the liquid crystal make a cumulative response over a plurality of frames in order to display the predetermined gradation.

【0069】このように、「0V」リセット期間を設けた
場合の第二の効果として、白レベルから中間調あるいは
中間調間の応答時間が長い液晶を交流駆動するときに、
「0V」リセット期間をもうけることで、応答時間を改善
する効果がある。もちろん液晶を直流駆動する場合にお
いても、液晶の中間調間のスイッチングが、中間調間の
スイッチングを0Vを介しておこなうときに比べて著し
く遅い場合に、本発明の「0V」リセット期間を設けるこ
とで応答時間の改善効果が見積もれる。
As described above, as a second effect when the “0 V” reset period is provided, when a liquid crystal having a long response time between a white level and a halftone or a halftone is AC-driven,
Providing a “0 V” reset period has the effect of improving the response time. Of course, even in the case where the liquid crystal is driven by DC, if the switching between the halftones of the liquid crystal is significantly slower than the switching between the halftones via 0 V, the “0 V” reset period of the present invention is provided. The effect of improving the response time can be estimated.

【0070】[実施例2]ヒステリシスのあるパネルで
「0V」リセット期間の効果を有効にするには液晶がリ
セット期間内に所定位置、あるいは所定位置付近にする
必要が有る。本実施例では液晶が「0V」に戻る緩和時
の応答時間(T3)が、液晶が電界に対し応答するとき
の応答時間(T4)に比べ短い(T3<T4)材料を用い
て、リセット期間(T1)による黒表示の期間を階調表
示期間(T2)に対し短くし(T1<T2)、パネルを明
るくすることを試みた。
[Embodiment 2] To make the effect of the "0 V" reset period effective in a panel having hysteresis, the liquid crystal needs to be at a predetermined position or near a predetermined position within the reset period. Response time when relaxation liquid crystal returns to "0V" in this example (T 3) is, using short (T 3 <T 4) material than the response time (T 4) at which the liquid crystal responds to the electric field Thus, an attempt was made to shorten the period of black display by the reset period (T 1 ) with respect to the gradation display period (T 2 ) (T 1 <T 2 ), and to make the panel brighter.

【0071】Waveteck社製のファンクションジ
ェネレーター“MODEL275”で駆動波形を作っ
た。駆動は定電流駆動でありパルス期間内に液晶の自発
分極の反転に応じた電荷が供給される。図4(A)及び
図4(B)にリセット期間2msec、階調表示期間1
4.6msecと、「0V」リセット期間を短くしたとき
の駆動波形と駆動結果を示す。本実験の駆動波形を図4
(A)に示す。階調表示パルスにより階調を表示する第
2の期間402の前に「0V」リセット期間である第1
の期間401がある。1フレーム期間403が16.6
msecであり、リセット期間401が2msecと1
フレーム期間の1/8程度の時間であるのが特徴であ
る。電圧経路(A)404は0Vから+1V、−1V、
+2V、−2V、+3V、−3V、+4V、−4V,+
5V、−5Vと、順次電圧の極性を変えながら、1V毎
に液晶セルに印可するセル電圧の絶対値を上げていく波
形である。電圧経路(B)405は+4V、−4V、+
3V、−3V、+2V、−2V、+1V、−1V、0V
と、順次電圧の極性を変えながら、1V毎にセル電圧の
絶対値を下げていく波形である。電圧経路(A)と電圧
経路(B)を組み合わせて一周期406とし、1周期の
波形を1単位として連続して液晶セルに電圧をかけた。
液晶の自発分極は100nC/cm2、配向膜の膜厚は
60nmであり実施形態1と同じである。
A drive waveform was created by a function generator “MODEL 275” manufactured by Wavetek. The driving is a constant current driving, and a charge corresponding to the reversal of the spontaneous polarization of the liquid crystal is supplied within a pulse period. 4A and 4B show a reset period of 2 msec and a gradation display period of 1.
The driving waveform and the driving result when the “0 V” reset period is shortened to 4.6 msec are shown. Fig. 4 shows the driving waveform of this experiment.
It is shown in (A). Before the second period 402 in which the gradation is displayed by the gradation display pulse, the first period which is the “0 V” reset period is performed.
Period 401. One frame period 403 is 16.6
msec, and the reset period 401 is 2 msec and 1
The feature is that the time is about 1/8 of the frame period. The voltage path (A) 404 is from 0V to + 1V, -1V,
+ 2V, -2V, + 3V, -3V, + 4V, -4V, +
This is a waveform in which the absolute value of the cell voltage applied to the liquid crystal cell is increased every 1 V while sequentially changing the polarity of the voltage to 5 V and −5 V. The voltage path (B) 405 is + 4V, -4V, +
3V, -3V, + 2V, -2V, + 1V, -1V, 0V
And waveforms in which the absolute value of the cell voltage is decreased every 1 V while sequentially changing the polarity of the voltage. The voltage path (A) and the voltage path (B) were combined to form one cycle 406, and a voltage was continuously applied to the liquid crystal cell using one cycle of the waveform as one unit.
The spontaneous polarization of the liquid crystal is 100 nC / cm 2 , and the thickness of the alignment film is 60 nm, which is the same as in the first embodiment.

【0072】各階調表示パルスでの各セル電圧の透過率
をグラフにしたものを図4(B)に示す。透過率は電圧
パルス印可時間で液晶の光学応答が時間変化していくと
きの、最終的な明るさを示した。図2の「0V」リセッ
ト期間がないときに比べ特に電圧2Vでの電圧経路
(A)と電圧経路(B)で明るさの差が改良されてい
る。光電子増倍管のノイズのせいで測定した黒レベルが
2%浮いているが、実際の黒は図2とほとんど変わらな
かった。リセット期間を階調表示期間に比べ短くしても
問題なく階調表示ができている。リセット期間による黒
表示の時間が短くなっているため、リセット期間を設け
てもパネルの明るさを損なうことが少ない。
FIG. 4B is a graph showing the transmittance of each cell voltage at each gradation display pulse. The transmittance indicates the final brightness when the optical response of the liquid crystal changes with time during the voltage pulse application time. In particular, the difference in brightness between the voltage path (A) and the voltage path (B) at a voltage of 2 V is improved compared to when there is no “0V” reset period in FIG. Although the measured black level was floating by 2% due to the noise of the photomultiplier tube, the actual black was almost the same as FIG. Even if the reset period is shorter than the gradation display period, gradation display can be performed without any problem. Since the black display time is shortened by the reset period, the brightness of the panel is hardly impaired even if the reset period is provided.

【0073】本実施例では、自発分極の大きい液晶を使
う事で、「0V」へリセットする応答時間を短くし、黒
表示となるリセット期間を短くした。応答時間を短くす
るには、自発分極を大きくするだけでなく、プロジェク
ターパネルのように、パネル温度を上げて液晶の粘度を
小さくする事も可能である。
In this embodiment, by using a liquid crystal having a large spontaneous polarization, the response time for resetting to "0 V" is shortened, and the reset period for displaying black is shortened. In order to shorten the response time, it is possible not only to increase the spontaneous polarization but also to raise the panel temperature and decrease the viscosity of the liquid crystal as in a projector panel.

【0074】[実施例3]本実施例は液晶の焼き付きを
防ぎ、かつヒステリシスを抑える駆動方法であることを
特徴とする。
[Embodiment 3] This embodiment is characterized in that it is a driving method for preventing burn-in of liquid crystal and suppressing hysteresis.

【0075】実験セルの構成は図6に準じる。液晶60
5は図2〜4のグラフでデータをとった液晶と同様のも
のを使っている。任意に印可波形をプログラムできるW
aveteck社製のファンクションジェネレーター
“MODEL275”で駆動波形を作る。駆動は定電流
駆動でありパルス期間内に液晶の自発分極の反転に応じ
た電荷が供給される。本実験の印可パルスを図14に示
す。1フレーム期間1404が4つのサブフレーム期間
1401〜1403からなる。階調表示パルス140
1、1403によって階調表示をする第2の期間の前に
「0V」リセット期間である第1の期間1402が設け
られ、液晶を「0V」のリセット位置に戻す。1フレー
ム期間(16.6msec)1404のうち、絶対値が
同じであり、互いに逆極性の電圧パルス1401、14
03で交流駆動が行われていることが特徴である。
The configuration of the experimental cell conforms to FIG. Liquid crystal 60
Reference numeral 5 uses the same liquid crystal as the data obtained in the graphs of FIGS. W to apply arbitrary waveform
A drive waveform is created by a function generator “MODEL275” manufactured by avetek. The driving is a constant current driving, and a charge corresponding to the reversal of the spontaneous polarization of the liquid crystal is supplied within a pulse period. FIG. 14 shows the applied pulse in this experiment. One frame period 1404 includes four subframe periods 1401 to 1403. Gradation display pulse 140
A first period 1402, which is a “0 V” reset period, is provided before a second period for performing gray scale display by 1, 1403, and returns the liquid crystal to the “0 V” reset position. In one frame period (16.6 msec) 1404, voltage pulses 1401 and 14 having the same absolute value and opposite polarities to each other
03 is characterized in that AC driving is performed.

【0076】1フレーム期間が16.6msecのフレ
ームを4つのサブフレームにわけた場合でも、液晶の応
答時間が短いためリセット期間中(4.15msec)
に所定のリセット位置に戻り、良好な階調表示が行え
る。また1フレーム期間内で直流成分が相殺されるた
め、長期間の表示においても焼き付きの生じにくい良好
な階調表示が行える。リセット期間を階調表示パルスの
後に設け、階調表示パルスで画像データを書き込んだ後
に液晶を「0V」のリセット位置に戻しても良い。
Even when a frame whose 1 frame period is 16.6 msec is divided into four subframes, the response time of the liquid crystal is short, so that the period during the reset period is 4.15 msec.
Then, the display returns to the predetermined reset position, and a good gradation display can be performed. In addition, since the DC component is canceled within one frame period, good gradation display in which image sticking is unlikely to occur even in long-term display can be performed. A reset period may be provided after the gradation display pulse, and the liquid crystal may be returned to the “0 V” reset position after writing the image data with the gradation display pulse.

【0077】[比較例2]本比較例ではリセット電圧を
1Vにしたときの光学応答を調べ、「0V」のリセット
期間を設けた場合と比較する。
[Comparative Example 2] In this comparative example, the optical response when the reset voltage is set to 1 V is examined and compared with the case where a reset period of "0 V" is provided.

【0078】実験セルの構成は図6に準じる。比較のた
め、図2〜4でデータをとったセルと同じ物を使う。駆
動波形を図5(A)に示す。リセット電圧を1Vにす
る。アクティブマトリクス基板は定電荷駆動だが、暫定
的に定電流駆動で実験をしている。印可波形はWave
teck社製のファンクションジェネレーター“MOD
EL275”で作った。パルス幅501、502は8.
3msecとした。電圧経路(A)503は+1Vから
+2V、0V、+3V、−1V、+4V、−2V、+5
V、−3V、+6V、−4Vと、+1Vをリセット電圧
として、正極性の電圧は1Vずつ印加電圧が増え、負極
性の電圧は1Vずつ印加電圧が減っていく。リセット電
圧に対し印可する電圧値の差が大きくなる方向である。
電圧経路(B)504は逆に+4V、−3V、+3V、
−2V、+2V、−1V、+2Vと+1Vをリセット電
圧として、正極性の電圧は+1Vずつ印加電圧が減り、
負極性の電圧は‐1Vずつ印加電圧が増えていく。リセ
ット電圧に対し印可する電圧値の差が小さくなる方向で
ある。電圧経路(A)と電圧経路(B)を組み合わせて
一周期505とし、1周期を1単位として波形が連続的
に液晶セルに印可されている。
The configuration of the experimental cell conforms to FIG. For the purpose of comparison, the same cells as those used for data in FIGS. The driving waveform is shown in FIG. Reset voltage is set to 1V. The active matrix substrate is driven by a constant charge, but we are temporarily experimenting with a constant current drive. Waveform that can be applied is Wave
Teck's function generator "MOD
EL275 ". The pulse widths 501 and 502 are set to 8.
3 msec. The voltage path (A) 503 is from + 1V to + 2V, 0V, + 3V, -1V, + 4V, -2V, +5
With V, −3 V, +6 V, −4 V, and +1 V as reset voltages, the applied voltage increases by 1 V for the positive polarity voltage and decreases by 1 V for the negative polarity voltage. This is a direction in which the difference between the voltage values applied to the reset voltage increases.
Conversely, the voltage path (B) 504 has + 4V, -3V, + 3V,
With the reset voltage of −2V, + 2V, −1V, + 2V and + 1V, the applied voltage of the positive polarity voltage decreases by + 1V,
As for the voltage of the negative polarity, the applied voltage increases by -1V. This is a direction in which the difference between the voltage values applied to the reset voltage becomes smaller. The voltage path (A) and the voltage path (B) are combined to form one cycle 505, and a waveform is continuously applied to the liquid crystal cell with one cycle as one unit.

【0079】液晶セルに印加したときのセル電圧と液晶
セルの透過率の関係をグラフにしたのが図5(B)であ
る。電圧経路によるヒステリシスは少ないものの、電圧
−透過率特性が0Vから正電圧側にシフトしている。こ
ういった電圧−透過率特性で無しきい値液晶を駆動した
場合、正電圧の直流成分が積算されていき焼き付きの原
因となる。
FIG. 5B is a graph showing the relationship between the cell voltage when applied to the liquid crystal cell and the transmittance of the liquid crystal cell. Although the hysteresis due to the voltage path is small, the voltage-transmittance characteristic shifts from 0V to the positive voltage side. When the thresholdless liquid crystal is driven with such a voltage-transmittance characteristic, the direct current component of the positive voltage is integrated and causes burning.

【0080】無しきい値液晶の駆動では、単一極性の電
圧パルスをリセットパルスとすると、電圧−透過率特性
がシフトしてしまった。このことから極性をもたない
「0V」リセット期間を設けることが電圧−透過率特性
のシフトを防ぐ上でも有効なことがわかる。
In driving the thresholdless liquid crystal, when a voltage pulse having a single polarity is used as a reset pulse, the voltage-transmittance characteristic shifts. This shows that providing a “0 V” reset period having no polarity is also effective in preventing a shift in the voltage-transmittance characteristic.

【0081】[実施例4]本発明をアクティブマトリク
パネルに適用してその効果を調べる。パネルの規格はV
GA(640×480画素)である。画素ピッチは42
μm×126μmである。図11のデータの自発分極4
0nC/cm2の液晶を用い、配向膜の膜厚は60nm
とする。
[Embodiment 4] The present invention is applied to an active matrix panel and its effect is examined. Panel specification is V
GA (640 × 480 pixels). Pixel pitch is 42
μm × 126 μm. Spontaneous polarization 4 of the data in FIG.
A liquid crystal of 0 nC / cm 2 was used, and the thickness of the alignment film was 60 nm.
And

【0082】無しきい値液晶の駆動では、液晶が走査線
選択期間内にその自発分極を反転しきらなかったとき、
薄膜トランジスタの補助容量に蓄積された電荷により自
発分極の反転をする。補助容量が小さすぎると、液晶層
を誘電体とする容量への電荷の蓄積が不充分となり、液
晶の自発分極が充分に反転できず、白レベルが低下して
しまう。このため補助容量はあるていど大きいほうが望
ましい。本実施例では補助容量として、画素単位面積あ
たり0.48fF/μm2と比較的容量の大きなものを
用いる。
In driving the thresholdless liquid crystal, when the liquid crystal has not completely reversed its spontaneous polarization within the scanning line selection period,
The spontaneous polarization is inverted by the charge stored in the auxiliary capacitance of the thin film transistor. If the auxiliary capacitance is too small, the accumulation of charges in the capacitance using the liquid crystal layer as a dielectric becomes insufficient, and the spontaneous polarization of the liquid crystal cannot be sufficiently reversed, and the white level decreases. For this reason, it is desirable that the auxiliary capacity be large. In this embodiment, an auxiliary capacitor having a relatively large capacity of 0.48 fF / μm 2 per pixel unit area is used.

【0083】本実施例の薄膜トランジスタ基板の構成を
以下のように説明する。薄膜トランジスタの構成は以下
のものに限定されるわけではない。本実施例ではトップ
ゲート型の薄膜トランジスタを示しているが、ボトムゲ
ート型としても良い。
The structure of the thin film transistor substrate of this embodiment will be described as follows. The configuration of the thin film transistor is not limited to the following. Although a thin film transistor of a top gate type is shown in this embodiment, a thin film transistor of a bottom gate type may be used.

【0084】図15において、基板1501にはコーニ
ング社の#7059ガラスや#1737ガラスなどに代
表されるバリウムホウケイ酸ガラスやアルミノホウケイ
酸ガラスなどのガラス基板を用いることができる。ガラ
ス基板のナトリウムイオン等可動イオンの影響をさける
ために、ガラス基板上に下地膜(図示せず)を形成する
ことも可能である。
In FIG. 15, a glass substrate such as barium borosilicate glass or alumino borosilicate glass typified by Corning # 7059 glass or # 1737 glass can be used as the substrate 1501. In order to avoid the influence of mobile ions such as sodium ions on the glass substrate, a base film (not shown) can be formed on the glass substrate.

【0085】ガラス基板上に、25〜80nm(好まし
くは30〜60nm)の厚さで薄膜トランジスタのシリ
コン半導体膜よりなる活性層1502〜1504があ
る。薄膜トランジスタの活性層はa−Si(非晶質シリ
コン)、poly−Si(多結晶シリコン)のどちらも
利用可能であるが、本実施例では非晶質シリコンに比べ
多結晶シリコンのほうが抵抗が小さく書き込み電流を大
きくできるため多結晶シリコンを用いている。書き込み
電流は5Vで1μAである。不純物がドープされた活性
層は、補助容量1525の容量電極として使われてい
る。活性層には必要に応じてレジスト等のマスクを設け
て、不純物をドープし、不純物領域及びチャネル領域を
形成する。図15では活性層に真性半導体層領域150
2、n型不純物領域1503、p型不純物領域1504
が設けられている。
On a glass substrate, there are active layers 1502 to 1504 each having a thickness of 25 to 80 nm (preferably 30 to 60 nm) and made of a silicon semiconductor film of a thin film transistor. For the active layer of the thin film transistor, either a-Si (amorphous silicon) or poly-Si (polycrystalline silicon) can be used. In this embodiment, the resistance of polycrystalline silicon is smaller than that of amorphous silicon. Polycrystalline silicon is used because the write current can be increased. The write current is 1 μA at 5V. The active layer doped with impurities is used as a capacitance electrode of the auxiliary capacitance 1525. The active layer is provided with a mask such as a resist as necessary, and is doped with an impurity to form an impurity region and a channel region. In FIG. 15, an intrinsic semiconductor layer region 150 is formed in the active layer.
2, n-type impurity region 1503, p-type impurity region 1504
Is provided.

【0086】ゲート絶縁膜1505はプラズマCVD法
またはスパッタ法を用い、シリコンを含む絶縁膜として
形成されている。ゲート絶縁膜は同時に補助容量152
5を形成するときの絶縁膜となるため、誘電率が7程度
と高い窒化シリコン膜を用いるのが望ましい。ゲート絶
縁膜の膜厚は補助容量を大きくするには膜厚が薄いほど
望ましいが、ショート、絶縁破壊を防止するためにはあ
まり薄くすることもできない。本実施例ではゲート絶縁
膜の膜厚を30nmとする。本実施例の補助容量の面積
は784μm2とする。絶縁膜材料の膜厚・誘電率から
計算すると本実施例の補助容量は画素あたり376fF
である。これだけの容量があれば、VGAレベルのパネ
ルで本実施例の自発分極液晶を駆動できる。
[0086] The gate insulating film 1505 is formed as an insulating film containing silicon by a plasma CVD method or a sputtering method. The gate insulating film is simultaneously formed with the auxiliary capacitance 152.
It is desirable to use a silicon nitride film having a dielectric constant as high as about 7 because it becomes an insulating film when forming 5. The thickness of the gate insulating film is desirably small in order to increase the auxiliary capacitance, but cannot be too small in order to prevent short circuit and dielectric breakdown. In this embodiment, the thickness of the gate insulating film is 30 nm. In this embodiment, the area of the auxiliary capacitance is 784 μm 2 . When calculated from the film thickness and dielectric constant of the insulating film material, the auxiliary capacitance of this embodiment is 376 fF per pixel.
It is. With this capacity, the VGA-level panel can drive the spontaneously polarized liquid crystal of this embodiment.

【0087】ゲート絶縁膜1505上に耐熱性導電層1
506があり、走査電極と、補助容量の容量電極を形成
している。耐熱性導電層は単層で形成しても良いが、必
要に応じて二層あるいは三層といった複数の層から成る
積層構造としても良い。導電層はタンタル(Ta)、チ
タン(Ti)、モリブデン(Mo)、タングステン
(W)から選ばれた元素、または前記元素を主成分とす
る合金か、前記元素を組み合わせた合金膜(代表的には
Mo−W合金膜、Mo−Ta合金膜)で形成すれば良
い。本実施例で耐熱導電層1506はタンタルを350
nm形成している。本実施例では耐熱性導電層1506
からなる走査線と活性層が複数回交差し、複数の真性半
導体領域を持つ構造となっている。
The heat-resistant conductive layer 1 is formed on the gate insulating film 1505.
506, forming a scanning electrode and a capacitance electrode of an auxiliary capacitance. The heat-resistant conductive layer may be formed as a single layer, or may be formed as a multilayer structure including a plurality of layers such as two layers or three layers as necessary. The conductive layer is formed of an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), and tungsten (W), an alloy containing the above-described element as a main component, or an alloy film combining the above-described elements (typically, May be formed of a Mo—W alloy film or a Mo—Ta alloy film). In this embodiment, the heat-resistant conductive layer 1506 is made of 350 tantalum.
nm. In this embodiment, the heat-resistant conductive layer 1506 is used.
And the active layer intersects a plurality of times, and has a plurality of intrinsic semiconductor regions.

【0088】耐熱性導電層1506およびゲート絶縁膜
1504上に保護絶縁膜1507がある。保護絶縁膜は
酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン
膜、またはこれらを組み合わせた積層膜で形成すれば良
い。いずれにしても保護絶縁膜1507は無機絶縁物材
料から形成する。保護絶縁膜1507の膜厚は100〜
200nmとする。
[0088] A protective insulating film 1507 is provided over the heat-resistant conductive layer 1506 and the gate insulating film 1504. The protective insulating film may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film including a combination thereof. In any case, the protective insulating film 1507 is formed from an inorganic insulating material. The thickness of the protective insulating film 1507 is 100 to
It is set to 200 nm.

【0089】保護絶縁膜1507上に、有機絶縁物材料
からなる層間絶縁膜1508がある。有機樹脂材料は一
般に誘電率が低いので、寄生容量を低減することができ
る。しかし、吸湿性があり保護膜としては適さないの
で、本実施例のように、保護絶縁膜1507として形成
した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコ
ン膜などと組み合わせて用いる必要がある。
On the protective insulating film 1507, there is an interlayer insulating film 1508 made of an organic insulating material. Since organic resin materials generally have a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and not suitable as a protective film, it is necessary to use it in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the protective insulating film 1507 as in this embodiment.

【0090】無しきい値液晶の配向性は表面の凹凸に大
きく影響される。表面の凹凸によるプレチルトの違いか
ら配向欠陥が誘起されてしまうため、液晶の配向面はで
きるだけ平坦化されていることが望ましい。そこで平坦
化効果のある有機絶縁物材料からなる層間絶縁膜を保護
絶縁膜上に形成することが望ましい。層間絶縁膜150
8の厚さは1000〜6000nmが望ましい。層間絶
縁膜1508の厚さが厚いほど液晶配向面の平坦化効果
が高いため、有機樹脂膜の厚さはプロセスとして大きな
問題がない範囲でできるだけ厚くするほうが望ましい。
The orientation of the thresholdless liquid crystal is greatly affected by surface irregularities. Since an alignment defect is induced by a difference in pretilt due to surface irregularities, it is desirable that the alignment surface of the liquid crystal is as flat as possible. Therefore, it is desirable to form an interlayer insulating film made of an organic insulating material having a planarizing effect on the protective insulating film. Interlayer insulating film 150
The thickness of 8 is desirably 1000 to 6000 nm. As the thickness of the interlayer insulating film 1508 is larger, the flattening effect of the liquid crystal alignment surface is higher. Therefore, it is desirable that the thickness of the organic resin film be as large as possible within a range where there is no major problem in the process.

【0091】層間絶縁膜1508にコンタクトホールを
あけ、ITO等の透明画素電極1510をパターニング
し、液晶配向の電圧制御機能を持たせる。また同じ絶縁
膜上に信号電極1509がパターニングされている。信
号電極としては、抵抗値の小さい金属を用いる方が信号
波形のなまりを防ぐためにも望ましい。以上から第1の
pチャネルTFT1520、第2のnチャネルTFT1
521を持つロジック回路部1526、第2のpチャネ
ルTFT1522、第2のnチャネルTFT1523を
持つサンプリング回路部1527、画素TFT152
4、補助容量1525が形成される。ロジック回路部1
526及びサンプリング回路部1527はアクティブマ
トリクス基板の駆動回路部1528に形成され、画素T
FT1524と補助容量1525は画素部1529に形
成される。
A contact hole is made in the interlayer insulating film 1508, and a transparent pixel electrode 1510 made of ITO or the like is patterned to have a voltage control function for liquid crystal alignment. A signal electrode 1509 is patterned on the same insulating film. It is desirable to use a metal having a small resistance value as the signal electrode in order to prevent the signal waveform from being rounded. From the above, the first p-channel TFT 1520 and the second n-channel TFT 1
521, a second p-channel TFT 1522, a sampling circuit 1527 having a second n-channel TFT 1523, a pixel TFT 152
4. A storage capacitor 1525 is formed. Logic circuit part 1
526 and the sampling circuit section 1527 are formed in the driving circuit section 1528 of the active matrix substrate, and the pixel T
The FT 1524 and the storage capacitor 1525 are formed in the pixel portion 1529.

【0092】アクティブマトリクスパネルの対向基板1
511には、液晶の配向欠陥による黒レベルの光漏れを
防止するためにブラックマトリクス(図示せず)を設け
ても良い。特に無しきい値液晶は凹凸のある面で配向欠
陥が大きくでる傾向があるため、薄膜トランジスタの表
面凹凸の大きいところにブラックマトリクスを設けると
良い。ブラックマトリクスの材料としては、クロム、酸
化クロム、樹脂BMがある。直視パネルで樹脂BMを採
用すると、ブラックマトリクスが光を反射することによ
る映り込みを避けることができ、ぎらつきのないパネル
ができる。プロジェクターパネルでは反射率の高い金属
のブラックマトリクスを採用するほうが、不要な光を反
射することで、活性層への光リークをおさえることがで
きる。いずれにせよ、無しきい値液晶の場合、ブラック
マトリクスの厚みによる凹凸が液晶配向に影響しないよ
うにする必要がある。
Counter substrate 1 of active matrix panel
The 511 may be provided with a black matrix (not shown) in order to prevent light leakage at a black level due to an alignment defect of the liquid crystal. In particular, since thresholdless liquid crystal tends to have large alignment defects on a surface having unevenness, it is preferable to provide a black matrix at a place where the surface unevenness of the thin film transistor is large. As a material of the black matrix, there are chromium, chromium oxide, and resin BM. When the resin BM is employed in the direct-view panel, reflection due to the reflection of light by the black matrix can be avoided, and a panel without glare can be obtained. In a projector panel, adopting a metal black matrix having a high reflectance can reduce light leakage to the active layer by reflecting unnecessary light. In any case, in the case of the thresholdless liquid crystal, it is necessary to prevent the unevenness due to the thickness of the black matrix from affecting the liquid crystal alignment.

【0093】さらに、対向基板1511には液晶に電界
をかけて配向制御をする機能を有する透明導電膜151
2がある。透明導電膜としてはITOなどがあるが、い
ずれにしろ表面凹凸の少ないほうが無しきい値液晶の配
向には望ましい。膜厚としては屈折率が2程度のITO
の場合100nm〜120nmに設定すると、干渉条件
により可視光領域での透過率を高くすることができる。
Further, a transparent conductive film 151 having a function of controlling the alignment by applying an electric field to the liquid crystal is provided on the opposite substrate 1511.
There are two. As the transparent conductive film, there is ITO or the like. In any case, it is desirable that the surface unevenness is small for the alignment of the thresholdless liquid crystal. ITO with a film thickness of about 2
In the case of, when the wavelength is set to 100 nm to 120 nm, the transmittance in the visible light region can be increased depending on the interference condition.

【0094】対向基板上にパネルのセルギャップを維持
するために柱状スペーサー(図示せず)の形成を行う。
スペーサー材料の直径が大きくなるとスペーサーにより
誘起される液晶の配向欠陥が大きくなる傾向があるた
め、柱状スペーサーの直径はできるだけ小さくするほう
が望ましい。柱状スペーサーを薄膜トランジスタ基板の
画素電極のコンタクトホール上に配置するようにするこ
とで、薄膜トランジスタ表面の凹凸を覆うようにするこ
とも可能である。
A column spacer (not shown) is formed on the opposing substrate to maintain the cell gap of the panel.
When the diameter of the spacer material increases, the alignment defects of the liquid crystal induced by the spacer tend to increase. Therefore, it is desirable that the diameter of the columnar spacer be as small as possible. By arranging the columnar spacer on the contact hole of the pixel electrode of the thin film transistor substrate, it is possible to cover the unevenness on the surface of the thin film transistor.

【0095】セルギャップ維持手段としては柱状スペー
サーだけでなく、液晶の配向欠陥を防止する目的で壁ス
ペーサー(図示せず)を採用することも可能である。壁
スペーサーを薄膜トランジスタ基板の画素電極と画素電
極の境のような凹凸のある位置にくるように設計するこ
とで薄膜トランジスタ表面の凹凸を覆い、液晶配向面を
できるだけ平坦にすることも可能である。本実施例では
スペーサー材料をパターニングして対向基板上に設けた
が、スペーサー材料の形成は対向基板でも良いし、アク
ティブマトリクス基板でも良い。
As the cell gap maintaining means, not only the columnar spacer but also a wall spacer (not shown) can be employed for the purpose of preventing the alignment defect of the liquid crystal. By designing the wall spacer so as to be located at an uneven position such as a boundary between pixel electrodes on the thin film transistor substrate, the unevenness on the thin film transistor surface can be covered, and the liquid crystal alignment surface can be made as flat as possible. In this embodiment, the spacer material is patterned and provided on the opposing substrate. However, the spacer material may be formed on the opposing substrate or on an active matrix substrate.

【0096】アクティブマトリクスパネルでカラー表示
を行う場合、直視パネル、プロジェクター単板式パネル
ではカラーフィルター(図示せず)を適宜設ける必要が
ある。しかしこの場合異なる色のカラーフィルター樹脂
が重なる部分の凹凸で液晶の配向欠陥が誘起される可能
性があるため、カラーフィルター上にオーバーコート剤
を設け充分に液晶配向面の平坦化をはかる必要がある。
When color display is performed by an active matrix panel, it is necessary to appropriately provide a color filter (not shown) for a direct-view panel and a single-panel projector panel. However, in this case, there is a possibility that the alignment defect of the liquid crystal is induced by the unevenness of the portion where the color filter resins of different colors overlap, so it is necessary to provide an overcoat agent on the color filter and sufficiently planarize the liquid crystal alignment surface. is there.

【0097】配向膜印刷法により配向膜1513が形成
されている。配向膜の膜厚は60nmと薄くして、配向
膜による電圧損失をおさえることをねらっている。
An alignment film 1513 is formed by an alignment film printing method. The thickness of the alignment film is made as thin as 60 nm, with the aim of suppressing voltage loss due to the alignment film.

【0098】配向膜のプリベーク、ポストベーク後にラ
ビングが行われている。無しきい値液晶はラビング布の
毛先のみだれにより、配向欠陥ができてしまい、黒レベ
ルが低下してしまう。このためラビング布の材質、エー
ジング回数の条件出しを行い良好な配向を得られるよう
な条件を探す必要がある。出願人の実験結果ではラビン
グ布はコットンよりもレーヨンの方が、毛先が揃ってい
るせいかラビングの状態が均一で黒レベルが良い傾向が
あった。またある程度エージングをかけたラビング布の
ほうが毛先のほつれが少なく配向欠陥が少ない傾向があ
った。
Rubbing is performed after pre-baking and post-baking of the alignment film. In the thresholdless liquid crystal, an alignment defect is generated due to dripping of the tip of the rubbing cloth, and the black level is reduced. For this reason, it is necessary to determine the material of the rubbing cloth and the number of times of aging to find a condition that can obtain a good orientation. According to the experimental results of the applicant, the rubbing cloth tends to have a uniform rubbing state and a good black level because of the uniform hair tips of the rubbing cloth than the cotton. The rubbing cloth which has been aged to some extent tends to have less frayed hair tips and fewer orientation defects.

【0099】一対の基板間にシールパターン1514が
形成されている。シール剤はセル組み熱プレス工程によ
り1.5〜2.0μmにつぶすことができるものを使う
と良い。
A seal pattern 1514 is formed between a pair of substrates. It is preferable to use a sealant that can be crushed to 1.5 to 2.0 μm by a cell assembly hot pressing process.

【0100】液晶セルには無しきい値液晶1515が注
入されている。無しきい値液晶は粘度が高く、常温での
注入は時間がかかる。等方相以上に注入温度を上げて液
晶注入を行うほうが望ましい。しかし真空加熱注入で
は、高真空・高温という条件のため、液晶の低粘度成分
が揮発しやすくなっており、液晶の組成自体が変化し、
液晶の配向性に影響を与えることもありうる。真空注入
のプログラム・注入方法の条件出しを行い、液晶をでき
るだけ高真空・高温化に曝露しないように注意し、低粘
度成分の揮発を抑えることが必要である。本実施例では
液晶を等方相以上で注入し、注入終了後徐冷することで
再配向処理をしている。再配向後、UV硬化樹脂(図示
せず)で液晶の注入口を封止している。
The thresholdless liquid crystal 1515 is injected into the liquid crystal cell. The thresholdless liquid crystal has a high viscosity, and injection at room temperature takes time. It is preferable to perform the liquid crystal injection at a temperature higher than the isotropic phase. However, in the vacuum heating injection, the low viscosity component of the liquid crystal tends to volatilize due to the conditions of high vacuum and high temperature, and the composition itself of the liquid crystal changes,
It may affect the orientation of the liquid crystal. It is necessary to determine the conditions of the vacuum injection program and injection method, take care not to expose the liquid crystal to high vacuum and high temperature as much as possible, and to suppress the volatilization of low viscosity components. In this embodiment, the liquid crystal is injected in an isotropic phase or higher, and after the injection, the liquid crystal is gradually cooled to perform a realignment treatment. After the realignment, the liquid crystal injection port is sealed with a UV curing resin (not shown).

【0101】次にフレキシブルプリント配線板(FP
C:Frexible Printed Circui
t)(図示せず)を取り付け、FPCから外部信号を入
力し液晶パネルを駆動する。薄膜トランジスタに接続し
た画素電極1510と、薄膜トランジスタと対向する基
板に設けられた画素電極1511で液晶・配向膜に電界
がかかる。
Next, a flexible printed wiring board (FP)
C: Flexible Printed Circuit
t) (not shown) is attached, and an external signal is input from the FPC to drive the liquid crystal panel. An electric field is applied to the liquid crystal / alignment film by the pixel electrode 1510 connected to the thin film transistor and the pixel electrode 1511 provided on the substrate facing the thin film transistor.

【0102】アクティブマトリクスパネルの駆動におい
て無しきい値液晶を駆動する場合は線順次駆動をして、
走査線1本毎に画像データを書き込んでいく。線順次駆
動では画像データの書き込み時間が点順次駆動に比べ長
く、自発分極の反転に必要な書き込み電流を長時間入力
できる。
In the case of driving the thresholdless liquid crystal in driving the active matrix panel, line-sequential driving is performed.
Image data is written for each scanning line. In the line-sequential driving, the writing time of image data is longer than that in the point-sequential driving, and a writing current required for reversing the spontaneous polarization can be input for a long time.

【0103】液晶パネルで動画表示を行うときは1枚の
画像を1フレーム期間16.6msecで書き込む。図
16に1フレーム期間の駆動波形を示す。1枚の画像を
表示する1フレーム期間1601にサブフレーム160
2、1603が二つ設けられている。二つのサブフレー
ムはどちらも8.3msecとする。VGAの画素数か
ら計算して、各サブフレームでの一本の走査線選択期間
1604は17.2μsecである。第一のサブフレー
ム1602は「0V」リセット期間つまり第1の期間で
あり、信号電圧1606は0Vとなる。第二のサブフレ
ーム1603は階調表示期間つまり第2の期間であり、
走査線選択期間1605に信号電極から画像データに対
応した信号電圧の階調表示パルス1607を各画素に入
力する。実際の動画表示では、画像データに対応する階
調表示パルス1607が各フレームで電圧値を変えて、
連続的な画像を形成する。
When displaying a moving image on the liquid crystal panel, one image is written in one frame period of 16.6 msec. FIG. 16 shows a driving waveform in one frame period. In one frame period 1601 for displaying one image, the sub-frame 160
2, 1603 are provided. Each of the two subframes is 8.3 msec. Calculating from the number of VGA pixels, one scanning line selection period 1604 in each subframe is 17.2 μsec. The first subframe 1602 is a “0 V” reset period, that is, a first period, and the signal voltage 1606 becomes 0 V. The second sub-frame 1603 is a gradation display period, that is, a second period,
During a scanning line selection period 1605, a gradation display pulse 1607 of a signal voltage corresponding to image data is input to each pixel from a signal electrode. In an actual moving image display, a gradation display pulse 1607 corresponding to image data changes a voltage value in each frame,
Form a continuous image.

【0104】本実施例の無しきい値液晶は実験セルでは
セル電圧3.5Vで液晶の白レベルが飽和し、電圧―透
過率特性で電圧を上げていった時に得られる明るさの最
大透過率が得られるが、アクティブマトリクス駆動で
は、自発分極の反転によりセル電圧(配向膜と液晶にか
かる電圧)と補助容量の電位が低下してしまうため、薄
膜トランジスタの信号電圧に対しセル電圧が低くなって
しまう。セル電圧を3.5Vにするには信号電圧を6V
に上げる必要がある。このため、信号電圧と透過率の関
係は、液晶セル電圧と透過率の関係にくらべてしきい値
特性が緩やかになり、階調がとりやすくなる。
In the thresholdless liquid crystal of this embodiment, the maximum transmittance of the brightness obtained when the white level of the liquid crystal is saturated at the cell voltage of 3.5 V in the experimental cell and the voltage is increased by the voltage-transmittance characteristic. However, in the active matrix driving, the cell voltage (the voltage applied to the alignment film and the liquid crystal) and the potential of the auxiliary capacitor decrease due to the reversal of spontaneous polarization, and the cell voltage becomes lower than the signal voltage of the thin film transistor. I will. To make the cell voltage 3.5V, the signal voltage is 6V.
Need to be raised. For this reason, the relationship between the signal voltage and the transmittance has a more gradual threshold characteristic than the relationship between the liquid crystal cell voltage and the transmittance, and gradation can be easily obtained.

【0105】定電荷駆動のアクティブマトリクスパネル
を用いて図16の駆動波形で「0V」リセット期間を設
けて液晶を駆動したが、定電流駆動で実験したヒステリ
シスの改善効果が、アクティブマトリクス駆動でも同様
にあることが確認できる。かつ、駆動電圧に制限のある
アクティブマトリクス駆動で配向膜の電圧損失を防ぎ白
レベルを出すために最適化した膜厚60nmと薄くヒス
テリシスがでやすい配向膜厚でも、良好な階調が得られ
る。
The liquid crystal was driven by using a constant charge driving active matrix panel and providing a reset period of “0 V” with the driving waveform of FIG. 16, but the effect of improving the hysteresis tested in the constant current driving was the same in the active matrix driving. Can be confirmed. In addition, a good gradation can be obtained even with an alignment film thickness as small as 60 nm, which is optimized to prevent a voltage loss of the alignment film and to obtain a white level in active matrix driving with a limited driving voltage, and in which hysteresis is likely to occur.

【0106】定電荷駆動のアクティブマトリクスパネル
で「0V」リセット期間を設けて液晶を駆動したが、定
電流駆動で実験した応答速度の改善効果が、アクティブ
マトリクス駆動でもあることが確認でき、「0V」リセ
ット期間がない駆動方法に比べ、「0V」リセット期間
を設けた方が動画表示をしたときの中間調表示のスイッ
チングがスムーズであり応答時間の改善効果がわかる。
Although the liquid crystal was driven by providing a “0 V” reset period in the active matrix panel driven by the constant charge, it was confirmed that the effect of improving the response speed tested by the constant current drive was also achieved by the active matrix drive. As compared with the driving method without the reset period, the provision of the “0 V” reset period enables smooth switching of the halftone display when displaying a moving image, and the response time is improved.

【0107】本発明の実施は、本実施例の無しきい値液
晶の液晶材料、自発分極、配向膜厚に限定されるもので
ない。
The embodiment of the present invention is not limited to the liquid crystal material, spontaneous polarization and alignment film thickness of the thresholdless liquid crystal of this embodiment.

【0108】また、薄膜トランジスタに補助容量を設け
て液晶を駆動すると、液晶を駆動したときの電圧の値に
よって、液晶層を誘電体とする容量及び能動素子に直列
接続した補助容量に蓄積されている電荷が異なる。しか
し、「0V」リセット期間を入れることで、液晶層を誘電
体とする容量及び能動素子に直列接続した補助容量に蓄
積された電荷を消滅させることができ、次のフレームで
の階調を印加電圧に応じて表示することができる。
When the liquid crystal is driven by providing an auxiliary capacitor in the thin film transistor, the voltage is accumulated in the capacitor using the liquid crystal layer as a dielectric and the auxiliary capacitor connected in series to the active element according to the voltage value when the liquid crystal is driven. The charges are different. However, by inserting the “0 V” reset period, the charge accumulated in the capacitor having the liquid crystal layer as a dielectric and the auxiliary capacitor connected in series to the active element can be eliminated, and the gradation in the next frame is applied. It can be displayed according to the voltage.

【0109】スメクチック液晶のうち近年、第1の極性
の電圧を印可したときは一定の黒レベルを示し、他方の
極性つまり、第2の極性の電圧を印可したときは、電圧
値に応じて液晶セルの透過率が連続的に変わる液晶が知
られている。このような特性をHalf−V字特性と便
宜的に称する。Half−V字特性を示す液晶としてク
ラリアント社製のR2402(LZ−972)、R24
01(LZ−972)がある。Half−V字特性を示
す液晶は第1の極性の電圧を印可したときは自発分極の
反転が起こらず、第2の極性の電圧を印可したときのみ
自発分極の反転が起こる。Half−V字特性を有する
液晶を用いている限り、交流駆動をしたときに第1の極
性の電圧の値によらず、一定の電荷を液晶層を誘電体と
する容量に注入することで、同一の階調を表示できる。
つまり、Half−V字特性を示す液晶では、駆動のさ
いに、「0V」リセット期間つまり第1の期間を設けて、
補助容量及び液晶層を誘電体とする容量に蓄積された電
荷を消滅させる必要がない。
In recent years, among smectic liquid crystals, when a voltage of the first polarity is applied, a constant black level is shown, and when a voltage of the other polarity, that is, a voltage of the second polarity, is applied, the liquid crystal is changed according to the voltage value. A liquid crystal in which the transmittance of a cell continuously changes is known. Such a characteristic is conveniently called a Half-V characteristic. R2402 (LZ-972) and R24 manufactured by Clariant as liquid crystals exhibiting Half-V characteristics.
01 (LZ-972). In the liquid crystal exhibiting the Half-V characteristic, the inversion of the spontaneous polarization does not occur when the voltage of the first polarity is applied, and the inversion of the spontaneous polarization occurs only when the voltage of the second polarity is applied. As long as a liquid crystal having a Half-V characteristic is used, a constant charge is injected into a capacitor having a liquid crystal layer as a dielectric regardless of the value of the first polarity voltage when AC driving is performed. The same gradation can be displayed.
That is, in the liquid crystal exhibiting the Half-V characteristic, a “0 V” reset period, that is, a first period is provided during driving.
It is not necessary to extinguish the charges stored in the auxiliary capacitor and the capacitor using the liquid crystal layer as a dielectric.

【0110】本発明において、能動素子例えば薄膜トラ
ンジスタに直列に補助容量を接続して無しきい値液晶を
駆動するさいに、「0V」リセット期間つまり第1の期間
を設けて、補助容量及び液晶層を誘電体とする容量に蓄
積された電荷を消滅させている。このような構成は前段
の説明から、特に、スメクチック液晶の中でも、液晶層
に同一の絶対値で異なる極性の電圧を印加したときに一
義的に透過率が定まる液晶、例えば無しきい値液晶に有
効であることがわかる。
In the present invention, when an auxiliary capacitor is connected in series to an active element, for example, a thin film transistor, and a thresholdless liquid crystal is driven, a “0 V” reset period, that is, a first period is provided to allow the auxiliary capacitor and the liquid crystal layer to be connected. The electric charge stored in the capacitor serving as the dielectric is eliminated. From the description in the preceding paragraph, such a configuration is particularly effective for smectic liquid crystals, in which the transmittance is uniquely determined when a voltage having the same absolute value and different polarity is applied to the liquid crystal layer, for example, a thresholdless liquid crystal. It can be seen that it is.

【0111】本発明を実施して作製されたアクティブマ
トリクス基板および液晶表示装置は様々な電気光学装置
に用いることができる。そして、そのような電気光学装
置を表示媒体として組み込んだ電子機器全てに本発明を
適用することがでできる。電子機器としては、パーソナ
ルコンピュータ、デジタルカメラ、ビデオカメラ、携帯
情報端末(モバイルコンピュータ、携帯電話、電子書籍
など)、ナビゲーションシステムなどが上げられる。
The active matrix substrate and the liquid crystal display device manufactured according to the present invention can be used for various electro-optical devices. The present invention can be applied to all electronic devices incorporating such an electro-optical device as a display medium. Examples of the electronic device include a personal computer, a digital camera, a video camera, a portable information terminal (such as a mobile computer, a mobile phone, and an electronic book), and a navigation system.

【0112】[実施例5]本実施例では、実験データによ
り配向膜の膜厚及び液晶の自発分極によるヒステリシス
の出方を示す。本実施例において、配向膜の膜厚を30
nm、75nm、110nm、220nmの厚さにして
いる。配向膜は日産化学社製のRN1286を用いてい
る。
[Embodiment 5] In this embodiment, the thickness of the alignment film and the manner of occurrence of hysteresis due to spontaneous polarization of the liquid crystal are shown by experimental data. In this embodiment, the thickness of the alignment film is 30
nm, 75 nm, 110 nm, and 220 nm. As the alignment film, RN1286 manufactured by Nissan Chemical Industries, Ltd. is used.

【0113】配向膜のラビング条件は、押し込み0.3
mm、ロール回転数100rpm、ラビングロールの直
径が130mmφ、ステージ速度が10mm/sec、
ラビング回数が1回である。
The rubbing conditions for the alignment film are as follows.
mm, the number of roll rotations is 100 rpm, the diameter of the rubbing roll is 130 mmφ, the stage speed is 10 mm / sec,
The number of times of rubbing is one.

【0114】液晶は自発分極が40nC/cm2のMX
−Z19と、自発分極が100nC/cm2のMX−Y
102とを用いている。液晶はすべて三菱瓦斯化学社製
である。
The liquid crystal is MX having a spontaneous polarization of 40 nC / cm 2 .
-Z19 and MX-Y having a spontaneous polarization of 100 nC / cm 2
102 is used. All liquid crystals are manufactured by Mitsubishi Gas Chemical Company.

【0115】液晶MX−Y102及びMX−Z19とも
SmA(スメクチックA)相から等方相への相転移温度
が96℃のため、これらの液晶を100℃の等方相にし
て注入した。ホットプレート上に液晶セルを設置して、
液晶を加熱して注入した後に、1℃/min〜2℃/m
inで室温まで徐冷した。
Since both liquid crystals MX-Y102 and MX-Z19 have a phase transition temperature of 96 ° C. from the SmA (smectic A) phase to the isotropic phase, these liquid crystals were injected in an isotropic phase of 100 ° C. Place the liquid crystal cell on the hot plate,
After heating and injecting the liquid crystal, 1 ° C./min to 2 ° C./m
The mixture was gradually cooled to room temperature in.

【0116】セルギャップの値は、すべての液晶セルに
おいて1.5μm±0.5μmの範囲であった。
The value of the cell gap was in the range of 1.5 μm ± 0.5 μm in all the liquid crystal cells.

【0117】液晶セルをWaveteck社製のファン
クションジェネレーター“MODEL275”を用いて
駆動をした。周波数の高低によりヒステリシスの出方が
変わるが、周波数が0.1Hzの三角波駆動におけるヒ
ステリシスが実際の液晶表示装置での駆動に際して出る
ヒステリシスの大小とほぼ近似できると一般的に言われ
ていたため、液晶セルを駆動する周波数は0.1Hzと
した。
The liquid crystal cell was driven using a function generator “MODEL 275” manufactured by Wavetek. The appearance of the hysteresis changes depending on the level of the frequency.However, since it was generally said that the hysteresis in the triangular wave driving at a frequency of 0.1 Hz can be approximately approximated to the magnitude of the hysteresis generated when driving in an actual liquid crystal display device, The frequency for driving the cell was 0.1 Hz.

【0118】クロスニコルに透過軸を配置した偏光板の
間に液晶セルを設けて、液晶セルに電圧を印可したとき
の電気光学特性を光電子増倍管を用いて測定した。オシ
ロスコープの画面に表示されたデータを図20を用いて
説明する。X軸は液晶セルに印可したセル電圧の値を示
す。X座標が正の値のときは液晶セルに正極性の電圧が
印可されていることを示す。X座標が負の値では液晶セ
ルに負極性の電圧が印可されていることを示す。Y軸は
光電子増倍管に入射した光電子の量を、電圧に変換して
示したものである。つまり、Y軸2002は光電子増倍
管を受光器として測定した明るさであり、それを液晶セ
ルの透過率と便宜的に称する。Y座標が0mVのときは
液晶セルが黒表示をしていて、光電子増倍管に光電子が
入射していないことを示す。
A liquid crystal cell was provided between polarizing plates having transmission axes arranged in crossed Nicols, and electro-optical characteristics when a voltage was applied to the liquid crystal cell were measured using a photomultiplier tube. The data displayed on the oscilloscope screen will be described with reference to FIG. The X axis indicates the value of the cell voltage applied to the liquid crystal cell. When the X coordinate is a positive value, it indicates that a positive voltage is applied to the liquid crystal cell. A negative value of the X coordinate indicates that a negative voltage is applied to the liquid crystal cell. The Y-axis shows the amount of photoelectrons incident on the photomultiplier tube converted into a voltage. That is, the Y-axis 2002 is the brightness measured using the photomultiplier tube as a light receiver, and is conveniently referred to as the transmittance of the liquid crystal cell. When the Y coordinate is 0 mV, it indicates that the liquid crystal cell is displaying black, and that no photoelectrons are incident on the photomultiplier.

【0119】無しきい値液晶は液晶セルに印可する電圧
の絶対値を徐々に上げていくと、複屈折効果で透過率が
徐々に増加し、さらに印可電圧を増加すると液晶セルの
透過率が一定になる。実験においては、液晶セルの透過
率が一定になる電圧値を超えない範囲で液晶セルを駆動
した。これは、液晶に印可する電圧の絶対値が大きすぎ
ると、電気的なエネルギーにより液晶の配向が不均一に
なり、ヒステリシスがでやすくなるからである。
In the thresholdless liquid crystal, the transmittance gradually increases due to the birefringence effect when the absolute value of the voltage applied to the liquid crystal cell is gradually increased, and the transmittance of the liquid crystal cell becomes constant when the applied voltage is further increased. become. In the experiment, the liquid crystal cell was driven within a range that does not exceed a voltage value at which the transmittance of the liquid crystal cell becomes constant. This is because, if the absolute value of the voltage applied to the liquid crystal is too large, the orientation of the liquid crystal becomes non-uniform due to electric energy, and hysteresis tends to occur.

【0120】図18に自発分極が40nC/cm2のM
X−Z19を用いた液晶セルの電気光学特性を示す。図
18(A)は配向膜の膜厚が30nm、図18(B)は
75nm、図18(C)は110nm、図18(D)は
220nmである。配向膜の膜厚を変えて、ヒステリシ
スの有無を確認したところ、配向膜が30nm〜110
nmの範囲でヒステリシスが有ることが確認された。
FIG. 18 shows M having a spontaneous polarization of 40 nC / cm 2 .
13 shows electro-optical characteristics of a liquid crystal cell using XZ19. 18A shows a film thickness of the alignment film of 30 nm, FIG. 18B shows a film thickness of 75 nm, FIG. 18C shows a film thickness of 110 nm, and FIG. When the presence or absence of hysteresis was confirmed by changing the thickness of the alignment film, it was found that the alignment film had a thickness of 30 nm to 110 nm.
It was confirmed that there was hysteresis in the range of nm.

【0121】図19に自発分極が100nC/cm2
MX−Y102を用いた液晶セルの電気光学特性を示
す。図19(A)は配向膜の膜厚が30nm、図19
(B)は75nm、図19(C)は110nm、図19
(D)は220nmである。配向膜が30nm〜75n
mの範囲でヒステリシスが有ることが確認された。
FIG. 19 shows the electro-optical characteristics of a liquid crystal cell using MX-Y102 having a spontaneous polarization of 100 nC / cm 2 . FIG. 19A shows that the thickness of the alignment film is 30 nm and FIG.
(B) is 75 nm, FIG. 19 (C) is 110 nm, FIG.
(D) is 220 nm. Alignment film is 30nm ~ 75n
It was confirmed that there was hysteresis in the range of m.

【0122】図18及び図19において、それぞれの液
晶セルの示す透過率の最大値の差は主に、セルギャップ
の違いにより、液晶のリタデーションが異なることによ
る。
In FIGS. 18 and 19, the difference between the maximum values of the transmittances of the respective liquid crystal cells is mainly due to the difference in the retardation of the liquid crystal due to the difference in the cell gap.

【0123】つまり実験により、液晶の自発分極が40
nC/cm2〜100nC/cm2で、配向膜が30nm
〜75nmの範囲でヒステリシスが出てしまうことが確
認された。配向膜の膜厚が出やすいほどヒステリシスが
でやすいこと、液晶の自発分極が小さいほどヒステリシ
スがでやすいことを考慮すると、配向膜の膜厚が75n
m以下で、かつ、液晶の自発分極が100nC/cm2
以下のときにヒステリシスが出やすいことが確認され
た。
That is, the experiment showed that the spontaneous polarization of the liquid crystal was 40
In nC / cm 2 ~100nC / cm 2 , the alignment film is 30nm
It was confirmed that hysteresis appeared in the range of 〜75 nm. Considering that hysteresis is more likely to occur as the thickness of the alignment film is more likely to appear, and that hysteresis is more likely to occur as the spontaneous polarization of the liquid crystal is smaller, the thickness of the alignment film is 75 n.
m and the spontaneous polarization of the liquid crystal is 100 nC / cm 2
It was confirmed that hysteresis easily occurred in the following cases.

【0124】もちろん、本発明のように、液晶に階調に
応じた電圧を印可する第2の期間の前若しくは後に、0
Vの電圧を印可する第1の期間を設けることで、このよ
うに、配向膜の膜厚が75nm以下で、かつ、液晶の自
発分極が100nC/cm2以下の液晶セルでもヒステ
リシスを低減する効果が有る。
Of course, as in the present invention, before or after the second period in which the voltage corresponding to the gradation is applied to the liquid crystal,
By providing the first period for applying the voltage of V, the effect of reducing the hysteresis even in a liquid crystal cell in which the thickness of the alignment film is 75 nm or less and the spontaneous polarization of the liquid crystal is 100 nC / cm 2 or less. There is.

【0125】[0125]

【発明の効果】本発明は無しきい値液晶を基準の位置、
つまり、0Vの電圧値からスイッチングさせることで、
無しきい値液晶のヒステリシスを低減する。
According to the present invention, the thresholdless liquid crystal is used as a reference position,
That is, by switching from the voltage value of 0V,
Hysteresis of thresholdless liquid crystal is reduced.

【0126】第一に「0V」のリセット期間を導入する
ことで、ヒステリシスのでやすい自発分極材料、配向膜
厚でもヒステリシスをでにくくし、良好な階調表示をす
ることができる。無しきい値液晶は自発分極が小さいほ
どヒステリシスが出やすい傾向があるため本発明は自発
分極の小さい材料(40nC/cm2以下)により有効
である。無しきい値液晶は配向膜厚が薄い場合にヒステ
リシスがでやすいため配向膜厚が薄いパネルにより有効
である。
First, by introducing a reset period of "0 V", hysteresis is hardly generated even with a spontaneously polarized material that easily undergoes hysteresis and an oriented film thickness, and good gradation display can be performed. Since the thresholdless liquid crystal tends to exhibit hysteresis as the spontaneous polarization is smaller, the present invention is more effective with a material having a smaller spontaneous polarization (40 nC / cm 2 or less). The thresholdless liquid crystal is more effective for a panel having a thin alignment film because the hysteresis easily occurs when the alignment film thickness is small.

【0127】第二に「0V」リセット期間を設けること
で応答速度の改善効果が見られる。これは自発分極が4
0nC/cm2以下と小さい液晶で特に有効である。ま
た、液晶の中間調間のスイッチングが、中間調間のスイ
ッチングを「0V」を介しておこなうときに比べて遅い
場合に特に有効である。
Second, the effect of improving the response speed can be seen by providing the “0 V” reset period. It has a spontaneous polarization of 4
It is particularly effective for a liquid crystal as small as 0 nC / cm 2 or less. It is particularly effective when switching between halftones of the liquid crystal is slower than when switching between halftones is performed via “0 V”.

【0128】第三に駆動電圧に制限のあるアクティブマ
トリクス駆動で、配向膜による電圧損失を防ぐために配
向膜厚を薄くしたとき、あるいは補助容量の電位低下に
よる電圧降下を防ぐために無しきい値液晶の自発分極を
小さくしたときはどうしてもヒステリシスがでやすくな
ってしまう。しかし、「0V」のリセット期間を導入す
ることでヒステリシスを抑えて良好な階調表示を行うこ
とができる。アクティブマトリクス駆動でつかうセル条
件は薄膜トランジスタを例にとって説明すると、自発分
極40〜150nC/cm2で配向膜が15〜75n
m、あるいは自発分極20〜40nC/cm2で配向膜
が75〜150nmと薄い場合であるが、このような条
件でも、本発明を用いることでヒステリシスを抑えるこ
とができる。
Thirdly, in active matrix driving in which the driving voltage is limited, when the alignment film thickness is reduced in order to prevent a voltage loss due to the alignment film, or when the thresholdless liquid crystal is used in order to prevent a voltage drop due to a decrease in the potential of the auxiliary capacitor. When the spontaneous polarization is reduced, hysteresis is likely to occur. However, by introducing a reset period of “0 V”, it is possible to suppress hysteresis and perform favorable gradation display. The cell conditions used in the active matrix driving will be described taking a thin film transistor as an example. If the spontaneous polarization is 40 to 150 nC / cm 2 and the orientation film is 15 to 75 n
This is the case where the orientation film is as thin as 75 to 150 nm at m or spontaneous polarization of 20 to 40 nC / cm 2 , but under such conditions, the use of the present invention can suppress the hysteresis.

【0129】第四に従来の無しきい値液晶でヒステリシ
ス低減をねらう従来の駆動に比べ、リセット期間電圧が
「0V」なので、液晶の自発分極は平均すると相殺され
てなくなり、リセット期間に起因する焼き付きを抑える
ことができる。かつ、リセット期間の表示が黒レベルな
ので、階調で黒を出す時にもリセット期間の表示に起因
する混色が起こらず、安定した黒をだすことができる。
Fourth, since the reset period voltage is "0 V" as compared with the conventional drive which aims to reduce the hysteresis with the conventional thresholdless liquid crystal, the spontaneous polarization of the liquid crystal is not canceled out on average, and burn-in caused by the reset period is eliminated. Can be suppressed. In addition, since the display during the reset period is at the black level, even when black is displayed in gradation, color mixture due to the display during the reset period does not occur, and stable black can be obtained.

【0130】第五に本発明では「0V」リセット期間を
設けることを特徴とし、電圧−透過率特性のシフトを防
いでいる。つまり、比較例1に示したようにリセット電
圧を+1Vとしたときは、電圧−透過率特性が正電圧側
にシフトしてしまう傾向が見られている。電圧―透過率
特性が正電圧側にシフトすると、正極性電圧の偏りが起
こり焼き付きにつながってしまう。リセット電圧を「0
V」とし、できるだけ電圧−透過率特性のシフトを防ぐ
ことが望ましい。
Fifth, the present invention is characterized in that a "0 V" reset period is provided to prevent a shift in voltage-transmittance characteristics. That is, when the reset voltage is set to +1 V as shown in Comparative Example 1, the voltage-transmittance characteristic tends to shift to the positive voltage side. If the voltage-transmittance characteristic shifts to the positive voltage side, a bias of the positive polarity voltage occurs, which leads to burn-in. Reset voltage to "0"
V ", and it is desirable to prevent the shift of the voltage-transmittance characteristic as much as possible.

【0131】第六に本発明では、「0V」リセット期間
内に液晶が概略リセット位置にもどればヒステリシス低
減効果を発揮できるため、「0V」リセット期間内に液
晶が概略リセット位置に戻ることを前提として、下記の
ように駆動方法を変えることも可能である。 液晶の応答速度に応じ「0V」リセット期間を自由に
設定できる。つまり液晶が「0V」にリセットする応答
時間(T3)が、リセット期間(T1)に対し短ければ良
い(T3<T1)ため、リセット期間(T1)を階調表示
期間(T2)に対し短くし(T1<T2)、明表示の期間
を長くすることも可能である。 本発明では液晶が「0V」リセット期間内に概略リ
セット位置に戻る場合に効果が発揮されるため、駆動電
圧範囲で液晶の応答速度が比較的速いことが望ましい。
プロジェクターパネルのような環境温度の高いパネルで
液晶の粘度を下げて、「0V」リセット位置に戻る液晶
の応答速度を速くすることも可能である。 焼き付き防止のため、1フレーム期間に正負逆極性の
電圧パルスを設けることも可能である。
Sixth, in the present invention, if the liquid crystal returns to the approximate reset position within the “0 V” reset period, the effect of reducing the hysteresis can be exerted. Therefore, it is assumed that the liquid crystal returns to the approximate reset position within the “0 V” reset period. It is also possible to change the driving method as described below. The “0 V” reset period can be freely set according to the response speed of the liquid crystal. That the liquid crystal is "0V" response time is reset to (T 3), may be short relative to the reset period (T 1) (T 3 < T 1) for a reset period (T 1) a gradation display period (T 2 ) can be shortened (T 1 <T 2 ), and the bright display period can be lengthened. In the present invention, the effect is exhibited when the liquid crystal returns to the approximate reset position within the “0 V” reset period. Therefore, it is desirable that the response speed of the liquid crystal is relatively high in the driving voltage range.
The response speed of the liquid crystal returning to the “0 V” reset position can be increased by lowering the viscosity of the liquid crystal on a panel having a high environmental temperature such as a projector panel. In order to prevent burn-in, it is also possible to provide voltage pulses of opposite polarity in one frame period.

【0132】第七に本発明では、「0V」リセット期間を
設けることで、薄膜トランジスタに補助容量を設けて液
晶を駆動するときに、前フレームの階調により決まる液
晶層及び補助容量に蓄積された電荷を「0V」リセット期
間によりキャンセルすることができる。このため、前フ
レームの電圧値に関わらず良好な階調表示をすることが
できる。
Seventh, in the present invention, by providing the “0 V” reset period, when driving the liquid crystal by providing the auxiliary capacitance in the thin film transistor, the data is stored in the liquid crystal layer and the auxiliary capacitance determined by the gradation of the previous frame. The charge can be canceled by the “0 V” reset period. For this reason, good gradation display can be performed regardless of the voltage value of the previous frame.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の駆動方法の例を示す。FIG. 1 shows an example of a conventional driving method.

【図2】比較例1の「0V」リセット期間を設けていな
いときの駆動波形と駆動結果を示す。
FIG. 2 shows a driving waveform and a driving result when a “0 V” reset period is not provided in Comparative Example 1.

【図3】本発明の「0V」リセット期間を設けたときの
駆動波形と駆動結果を示す。
FIG. 3 shows a driving waveform and a driving result when a “0 V” reset period of the present invention is provided.

【図4】実施例2の「0V」リセット期間を短くしたと
きの駆動波形と駆動結果を示す。
FIG. 4 shows a driving waveform and a driving result when a “0 V” reset period of Example 2 is shortened.

【図5】比較例2の「1V」リセット期間を設けたとき
の駆動波形と駆動結果を示す。
FIG. 5 shows a driving waveform and a driving result when a “1V” reset period of Comparative Example 2 is provided.

【図6】実施例に用いられた液晶セルを示す。FIG. 6 shows a liquid crystal cell used in an example.

【図7】三安定の反強誘電性液晶、双安定強誘電性液晶
のヒステリシスカーブを示す。
FIG. 7 shows a hysteresis curve of a tristable antiferroelectric liquid crystal and a bistable ferroelectric liquid crystal.

【図8】単純マトリクスパネルの構成を示す。FIG. 8 shows a configuration of a simple matrix panel.

【図9】無しきい値液晶のヒステリシスの特徴を示す。FIG. 9 shows characteristics of hysteresis of a thresholdless liquid crystal.

【図10】無しきい値液晶を駆動するパネルの一例とし
て、薄膜トランジスタを用いたアクティブマトリクスパ
ネルの回路を示す。
FIG. 10 illustrates a circuit of an active matrix panel using thin film transistors as an example of a panel for driving thresholdless liquid crystal.

【図11】実施例1の自発分極の小さい無しきい値液晶
の駆動に対し、「0V」リセット期間を設けたときの駆
動波形と駆動結果を示す。
FIG. 11 shows a driving waveform and a driving result when a “0 V” reset period is provided for driving a thresholdless liquid crystal having a small spontaneous polarization in Example 1.

【図12】実施例1の自発分極の小さい無しきい値液晶
の応答時間を示す。
FIG. 12 shows a response time of the thresholdless liquid crystal having a small spontaneous polarization in Example 1.

【図13】比較例1の「0V」リセット期間がない場合
の無しきい値液晶の光学応答実データを示す。
FIG. 13 shows actual optical response data of the thresholdless liquid crystal when there is no “0V” reset period in Comparative Example 1.

【図14】実施例3の本発明の焼き付きを防止する駆動
例を示す。
FIG. 14 shows a driving example of a third embodiment of the present invention for preventing image sticking.

【図15】実施例4のアクティブマトリクスパネルを示
す。
FIG. 15 shows an active matrix panel of Example 4.

【図16】実施例4のアクティブマトリクスパネルの1
フレーム期間の駆動波形を示す。
FIG. 16 illustrates an active matrix panel according to a fourth embodiment.
4 shows a driving waveform during a frame period.

【図17】本発明の「0V」リセット期間を設けた場合
の無しきい値液晶の光学応答のデータを示す。
FIG. 17 shows data of the optical response of the thresholdless liquid crystal when the “0 V” reset period of the present invention is provided.

【図18】実施例5の無しきい値液晶MX-Z19の電
気光学特性の配向膜の膜厚依存性を示す。
FIG. 18 shows the dependence of the electro-optical properties of the thresholdless liquid crystal MX-Z19 of Example 5 on the thickness of the alignment film.

【図19】実施例5の無しきい値液晶MX-Y102の
電気光学特性の配向膜の膜厚依存性を示す。
FIG. 19 shows the dependency of the electro-optical characteristics of the thresholdless liquid crystal MX-Y102 of Example 5 on the thickness of the alignment film.

【図20】実施例5の図18、図19のセル電圧と液晶
セルの透過率の関係の説明を示す。
FIG. 20 shows the relationship between the cell voltage and the transmittance of the liquid crystal cell shown in FIGS. 18 and 19 in Example 5.

【符号の説明】[Explanation of symbols]

101 走査線選択期間 102 階調表示パルスよる黒表示 103 設定パルス 104 設定パルスに起因する白レベル 201、303、404、503、1103電圧経路A
(印可電圧の絶対値を上げていく方向) 202、304、405、504、1104電圧経路B
(印可電圧の絶対値を上げていく方向) 203、305、406、505、1105実験波形の
1周期 204 交流パルス 205〜208 電圧パルス 209〜212 電圧パルスの透過率 301、401、501、1101、1402 「0
V」のリセット期間 302、402、502、1102、1401、140
3 階調表示パルス 403 画像表示の1フレーム 601 石英基板 602 ITO 603 低プレチルト配向膜 604 シール剤 606、607 無しきい値液晶のラビング方向 608、609 偏光板 701 ヒステリシス幅の定義 1001 アクティブマトリクスパネルの信号線 1002 アクティブマトリクスパネルの走査線 1003 アクティブマトリクスパネルの薄膜トランジ
スタ 1004 液晶層 1005 補助容量 1301〜1306、1701〜1705 液晶の光学
応答 1501 ガラス基板 1502 真性半導体層 1503 nチャネル領域 1504 pチャネル領域 1505 ゲート絶縁膜 1506 耐熱性導電層 1507 保護絶縁膜 1508 有機樹脂層間絶縁膜 1509 信号電極 1510 透明画素電極 1511 対向基板 1512 透明導電膜 1513 配向膜 1514 シールパターン 1515 無しきい値液晶 1601 1フレーム期間 1602 第一のサブフレーム 1603 第二のサブフレーム 1604、1605 走査線選択期間 1606 「0V」リセット期間の信号電圧 1607 階調表示パルスの信号電圧
101 Scan line selection period 102 Black display by gradation display pulse 103 Setting pulse 104 White level due to setting pulse 201, 303, 404, 503, 1103 Voltage path A
(Direction of increasing absolute value of applied voltage) Voltage path B 202, 304, 405, 504, 1104
(Direction of increasing the absolute value of applied voltage) 203, 305, 406, 505, 1105 One cycle of experimental waveform 204 AC pulse 205-208 Voltage pulse 209-212 Transmittance of voltage pulse 301, 401, 501, 1101, 1402 "0
V "reset period 302, 402, 502, 1102, 1401, 140
3 Gradation display pulse 403 One frame of image display 601 Quartz substrate 602 ITO 603 Low pretilt alignment film 604 Sealant 606, 607 Rubbing direction of thresholdless liquid crystal 608, 609 Polarizer 701 Definition of hysteresis width 1001 Signal of active matrix panel Line 1002 scanning line of active matrix panel 1003 thin film transistor of active matrix panel 1004 liquid crystal layer 1005 auxiliary capacitance 1301-1306, 1701-1705 optical response of liquid crystal 1501 glass substrate 1502 intrinsic semiconductor layer 1503 n-channel region 1504 p-channel region 1505 gate insulating film 1506 Heat resistant conductive layer 1507 Protective insulating film 1508 Organic resin interlayer insulating film 1509 Signal electrode 1510 Transparent pixel electrode 1511 Opposite substrate 1 512 Transparent conductive film 1513 Alignment film 1514 Seal pattern 1515 Thresholdless liquid crystal 1601 One frame period 1602 First sub-frame 1603 Second sub-frame 1604, 1605 Scan line selection period 1606 Signal voltage of "0 V" reset period 1607 Gradation Display pulse signal voltage

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 621 G09G 3/20 642A 642 3/36 3/36 G02F 1/137 510 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 621 G09G 3/20 642A 642 3/36 3/36 G02F 1/137 510

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】基板上の配向膜と、前記配向膜上の液晶と
を有し、前記液晶はカイラルスメクチックCR相を有し
印加電界に応じて連続的にスイッチングし、前記液晶が
黒レベルを表示する第1の期間と前記液晶に電圧を印加
して階調表示を行う第2の期間とを有し、前記第2の期
間は前記第1の期間の前若しくは後にくることを特徴と
する液晶表示装置の駆動方法。
[1 claim] and an alignment film on the substrate, and a liquid crystal on the alignment layer, the liquid crystal is continuously switched in response to an applied electric field having a chiral smectic C R phase, the liquid crystal is black level And a second period in which gradation is displayed by applying a voltage to the liquid crystal, and the second period comes before or after the first period. For driving a liquid crystal display device.
【請求項2】基板上の配向膜と、前記配向膜上の液晶と
を有し、前記液晶はカイラルスメクチックCR相を有し
印加電界に応じて連続的にスイッチングし、前記液晶の
自発分極を相殺する第1の期間と、前記液晶に電圧を印
加して階調表示を行う第2の期間とを有し、前記第2の
期間は前記第1の期間の前若しくは後にくることを特徴
とする液晶表示装置の駆動方法。
And alignment film 2. A substrate, and a liquid crystal on the alignment layer, the liquid crystal is continuously switched in response to an applied electric field having a chiral smectic C R phase, spontaneous polarization of the liquid crystal And a second period in which a voltage is applied to the liquid crystal to perform a gray scale display, wherein the second period comes before or after the first period. Driving method for a liquid crystal display device.
【請求項3】基板上の配向膜と、前記配向膜上の液晶と
を有し、前記液晶はカイラルスメクチックCR相を有し
印加電界に応じて連続的にスイッチングし、前記液晶に
0Vの電圧を印加する第1の期間と、前記液晶に電圧を
印可して階調表示を行う第2の期間とを有し、前記第2
の期間は前記第1の期間の前若しくは後にくることを特
徴とする液晶表示装置の駆動方法。
3. A alignment film on the substrate, and a liquid crystal on the alignment layer, the liquid crystal is continuously switched in response to an applied electric field having a chiral smectic C R phase, 0V of the liquid crystal A first period in which a voltage is applied, and a second period in which a voltage is applied to the liquid crystal to perform a gray scale display.
Wherein the period is before or after the first period.
【請求項4】請求項1乃至3のいずれか1項において、
前記基板上に複数の能動素子を有することを特徴とする
液晶表示装置の駆動方法。
4. The method according to claim 1, wherein
A method for driving a liquid crystal display device, comprising a plurality of active elements on the substrate.
【請求項5】請求項4において、前記能動素子が前記液
晶に電圧を印可し、前記電圧の値が上限を有することを
特徴とする液晶表示装置の駆動方法。
5. The method according to claim 4, wherein the active element applies a voltage to the liquid crystal, and the value of the voltage has an upper limit.
【請求項6】請求項5において、前記電圧の前記上限の
値が7V以下の絶対値であることを特徴とする液晶表示
装置の駆動方法。
6. The method according to claim 5, wherein the upper limit value of the voltage is an absolute value of 7 V or less.
【請求項7】請求項1乃至6のいずれか一項において、
前記液晶が40nC/cm2〜150nC/cm2の自発
分極を有し、前記配向膜が15nm〜75nmの厚さを
有することを特徴とする液晶表示装置の駆動方法。
7. The method according to claim 1, wherein
The method of driving a liquid crystal display device, wherein the liquid crystal has a spontaneous polarization of 40 nC / cm 2 to 150 nC / cm 2 , and the alignment film has a thickness of 15 nm to 75 nm.
【請求項8】請求項1乃至6のいずれか一項において、
前記液晶が20nC/cm2〜40nC/cm2の自発分
極を有し、前記配向膜が30nm〜150nmの厚さを
有することを特徴とする液晶表示装置の駆動方法。
8. The method according to claim 1, wherein
The method of driving a liquid crystal display device, wherein the liquid crystal has a spontaneous polarization of 20 nC / cm 2 to 40 nC / cm 2 , and the alignment film has a thickness of 30 nm to 150 nm.
【請求項9】請求項1乃至6のいずれか一項において、
前記液晶が40nC/cm2以下の自発分極を有するこ
とを特徴とする液晶表示装置の駆動方法。
9. The method according to claim 1, wherein
A method for driving a liquid crystal display device, wherein the liquid crystal has a spontaneous polarization of 40 nC / cm 2 or less.
【請求項10】請求項1乃至3のいずれか1項におい
て、第1の電圧及び第1の電圧と極性の異なる第2の電
圧の間における前記液晶の応答時間を第1の応答時間と
し、前記第1の電圧と前記第2の電圧の間に0Vの電圧
を介したときの前記液晶の応答時間を第2の応答時間と
し、前記第1の応答時間は前記第2の応答時間より、5
倍以上長いことを特徴とする液晶表示装置の駆動方法。
10. The liquid crystal display device according to claim 1, wherein a response time of the liquid crystal between a first voltage and a second voltage having a different polarity from the first voltage is a first response time. The response time of the liquid crystal when a voltage of 0 V is applied between the first voltage and the second voltage is defined as a second response time, and the first response time is smaller than the second response time. 5
A method for driving a liquid crystal display device, wherein the driving method is at least twice as long.
【請求項11】請求項4乃至6のいずれか一項におい
て、前記能動素子に直列に接続した補助容量を有するこ
とを特徴とする液晶表示装置の駆動方法。
11. A driving method for a liquid crystal display device according to claim 4, further comprising an auxiliary capacitor connected in series to said active element.
【請求項12】基板上に設けられた薄膜トランジスタ
と、前記薄膜トランジスタに直列に接続した補助容量
と、前記薄膜トランジスタの上方の配向膜と、前記配向
膜上の液晶とを有する液晶表示装置において、前記液晶
は自発分極を有し印加電界に応じて連続的にスイッチン
グし、前記液晶に0Vの電圧を印可する第1の期間と、
前記液晶に電圧を印可して階調表示を行う第2の期間と
を有し、前記第2の期間は前記第1の期間の前若しくは
後にくることを特徴とする液晶表示装置の駆動方法。
12. A liquid crystal display device comprising: a thin film transistor provided on a substrate; an auxiliary capacitor connected in series to the thin film transistor; an alignment film above the thin film transistor; and a liquid crystal on the alignment film. Has a spontaneous polarization, switches continuously according to an applied electric field, and applies a voltage of 0 V to the liquid crystal;
A second period during which gradation is displayed by applying a voltage to the liquid crystal, wherein the second period comes before or after the first period.
【請求項13】請求項12において、前記液晶が同一の
絶対値で異なる極性の電圧を印加したときに一義的に透
過率が定まること特徴とする液晶表示装置の駆動方法。
13. A driving method for a liquid crystal display device according to claim 12, wherein a transmittance is uniquely determined when voltages of the same absolute value and different polarities are applied to said liquid crystal.
【請求項14】請求項12において、前記液晶が同一の
絶対値で異なる極性の電圧を印加したときに、前記電圧
において同一のチルト角を有することを特徴とする液晶
表示装置の駆動方法。
14. A driving method for a liquid crystal display device according to claim 12, wherein when the liquid crystals are applied with voltages of the same absolute value and different polarities, the voltages have the same tilt angle.
【請求項15】請求項12において前記液晶がカイラル
スメクチックCR相を有することを特徴とする液晶表示
装置の駆動方法。
15. The method for driving a liquid crystal display device wherein the liquid crystal according to claim 12, characterized by having a chiral smectic C R phase.
【請求項16】請求項1乃至6のいずれか一項におい
て、前記液晶が100nC/cm2以下の自発分極を有
し、前記配向膜が75nm以下の厚さを有することを特
徴とする液晶表示装置の駆動方法。
16. The liquid crystal display according to claim 1, wherein the liquid crystal has a spontaneous polarization of 100 nC / cm 2 or less, and the alignment film has a thickness of 75 nm or less. How to drive the device.
JP2000356605A 1999-11-22 2000-11-22 Driving method of liquid crystal display device Expired - Fee Related JP4678935B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000356605A JP4678935B2 (en) 1999-11-22 2000-11-22 Driving method of liquid crystal display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33194899 1999-11-22
JP11-331948 1999-11-22
JP2000356605A JP4678935B2 (en) 1999-11-22 2000-11-22 Driving method of liquid crystal display device

Publications (3)

Publication Number Publication Date
JP2001215471A true JP2001215471A (en) 2001-08-10
JP2001215471A5 JP2001215471A5 (en) 2008-01-24
JP4678935B2 JP4678935B2 (en) 2011-04-27

Family

ID=26574021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000356605A Expired - Fee Related JP4678935B2 (en) 1999-11-22 2000-11-22 Driving method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4678935B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564514B2 (en) 2001-04-18 2013-10-22 Fujitsu Limited Driving method of liquid crystal display device and liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0633059A (en) * 1992-07-13 1994-02-08 Sharp Corp Liquid crystal display element and method for driving the same
JPH06266316A (en) * 1993-03-17 1994-09-22 Fujitsu Ltd Liquid crystal display device and driving method for the same
JPH08271905A (en) * 1995-03-31 1996-10-18 Casio Comput Co Ltd Ferroelectric liquid crystal display element and its production
JPH0954307A (en) * 1995-08-18 1997-02-25 Sony Corp Method for driving liquid crystal element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0633059A (en) * 1992-07-13 1994-02-08 Sharp Corp Liquid crystal display element and method for driving the same
JPH06266316A (en) * 1993-03-17 1994-09-22 Fujitsu Ltd Liquid crystal display device and driving method for the same
JPH08271905A (en) * 1995-03-31 1996-10-18 Casio Comput Co Ltd Ferroelectric liquid crystal display element and its production
JPH0954307A (en) * 1995-08-18 1997-02-25 Sony Corp Method for driving liquid crystal element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564514B2 (en) 2001-04-18 2013-10-22 Fujitsu Limited Driving method of liquid crystal display device and liquid crystal display device

Also Published As

Publication number Publication date
JP4678935B2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
KR100272148B1 (en) Liquid crystal display apparatus and method for driving the same
US6700558B1 (en) Liquid crystal display device and displaying method thereof
JP3406772B2 (en) Active matrix type liquid crystal display
US6208403B1 (en) Antiferroelectric liquid crystal display device
US5541747A (en) Electro-optical device utilizing a liquid crystal having a spontaneous polarization
KR100260465B1 (en) Liquid crystal display device
US6636193B1 (en) Liquid crystal device
JP3466986B2 (en) Chiral smectic liquid crystal element and liquid crystal device
JPH07191304A (en) Liquid crystal electrooptical device
JP3305990B2 (en) Liquid crystal display device and driving method thereof
JP2805253B2 (en) Ferroelectric liquid crystal device
US7348953B1 (en) Method of driving liquid crystal display device
JP2681528B2 (en) Liquid crystal light valve device
JP4678935B2 (en) Driving method of liquid crystal display device
JPH0950049A (en) Antiferroelectric liquid crystal display element
JP3424149B2 (en) Display element and display element device
US20020054007A1 (en) Process for producing liquid crystal device and driving method of the device
JP2984788B2 (en) Display element device and display element driving method
JP2003195359A (en) Method for manufacturing liquid crystal element
KR20020011113A (en) Process for producing liquid crystal device and driving method of the device
JP2000105364A (en) Liquid crystal device
KR20010021414A (en) Driving method for liquid crystal device
JP2984790B2 (en) Display element device and display element driving method
JP3486616B2 (en) Method for manufacturing liquid crystal element and method for driving liquid crystal element
JP2001215534A (en) Liquid crystal device, and drive method for liquid crystal device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees