JP2001202258A - Rear time processor - Google Patents

Rear time processor

Info

Publication number
JP2001202258A
JP2001202258A JP2000012214A JP2000012214A JP2001202258A JP 2001202258 A JP2001202258 A JP 2001202258A JP 2000012214 A JP2000012214 A JP 2000012214A JP 2000012214 A JP2000012214 A JP 2000012214A JP 2001202258 A JP2001202258 A JP 2001202258A
Authority
JP
Japan
Prior art keywords
time
period
real
time slot
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000012214A
Other languages
Japanese (ja)
Inventor
Yasuhiro Fujita
Tomohiro Kamishio
Takekuni Matsuoka
具宏 上塩
建城 松岡
康宏 藤田
Original Assignee
Yaskawa Electric Corp
株式会社安川電機
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp, 株式会社安川電機 filed Critical Yaskawa Electric Corp
Priority to JP2000012214A priority Critical patent/JP2001202258A/en
Publication of JP2001202258A publication Critical patent/JP2001202258A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To solve the problem of a rear time processor in conventional technique which cannot complete fixed-period processing of a low priority order within the period when a time for fixed-period processing of a high priority order becomes long since a processing time assignable to each fixed-period processing is not definite, and which can perform processing without a period such as background processing only in the period of processing of the lowest priority order. SOLUTION: The rear time processor where plural fixed-period processings exist has a means for dividing the basic period into several time slots 1, 2 and 3 by the interruption of a timer started at the top of the basic period with the period of the fastest processing required on control as the basic period and a means for providing some levels within one time slot, handling plural tasks connected to each level as one group and giving a priority order by the group unit to perform management.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、工作機械や自動組み立て装置、自動搬送装置などの制御に用いるリアルタイム処理装置に関する発明であり、さらに詳しくは、定周期処理が複数存在するリアルタイム処理装置に関する発明である。 BACKGROUND OF THE INVENTION The present invention provides a machine tool and automatic assembly apparatus, an invention relates to real-time processing system used for controlling such an automatic transport device, more particularly, the invention relates to real-time processing apparatus periodic process there are multiple it is.

【0002】 [0002]

【従来の技術】従来、定周期処理が複数存在するリアルタイム処理装置では、処理毎にその周期をタイマコントローラに設定し、タイマコントローラタイマがその設定周期で割込みコントローラに信号を入力していた。 Conventionally, real-time processing apparatus periodic process there are multiple, the period for each processing set in the timer controller, timer controller timer had to input a signal to the interrupt controller in the set period. そして、割込みコントローラが複数のタイマコントローラからの入力信号の優先順位を判断してマイクロプロセッサに割込み信号を入力し、マイクロプロセッサにその時点で最も優先順位の高い処理の実行をおこなわせることにより、定周期処理が複数存在するリアルタイム処理を実現していた。 Then, enter the interrupt signal to the microprocessor the interrupt controller to determine the priority of input signals from a plurality of timers controller, by performing the execution of highest priority processing at that point the microprocessor, constant cycle process has been achieved real-time processing more than one.

【0003】 [0003]

【発明が解決しようとする課題】従来の技術におけるリアルタイム処理装置は、各定周期処理毎に割り当て可能な処理時間が明確でなく、優先順位の高い定周期処理の処理時間が長くなった場合、優先順位の低い定周期処理がその周期内に完了することができなくなるといった問題があった。 Real-time processing apparatus according INVENTION It is an object to be solved] The prior art, the processing time that can be assigned to each fixed-cycle processing is not clear, if the processing time of the higher priority periodic processing becomes long, low periodic processing priority has a problem can not be completed within the period. また、バックグランド処理などの周期を持たない処理が、最も優先順位の低い処理の周期でしか実行することができないといった問題があった。 The processing that does not have a period, such as background processing, has a problem can not be executed only in the period of the lowest priority process. 従来のリアルタイム処理装置における定周期タスクの実行状態を図7に示す。 The execution state of periodic tasks in a conventional real-time processing apparatus shown in FIG.

【0004】 [0004]

【課題を解決するための手段】上記問題を解決するために、本発明では、定周期処理が複数存在するリアルタイム処理装置において、制御上要求される最も高速の処理の周期を基本周期とし、基本周期内における時間的資源を時限タイマを使用することによりいくつかのタイムスロットに分割して割り当て、リアルタイム処理を実現する。 In order to solve the above problems SUMMARY OF THE INVENTION In the present invention, the real-time processing apparatus fixed cycle processing there is a plurality, the period of the fastest processing is controlled on demand as a basic cycle, the basic assignment is divided into several time slots by using a timed timer time resources in the period, to realize real-time processing. 各タイムスロットに割り当てる時間は、時限タイマを調節することにより変更可能である。 Time to be allocated to each time slot can be changed by adjusting the timing timer. さらに、1つのタイムスロット内にいくつかのレベルを設け、レベル毎に複数のタスクを接続する。 Furthermore, it provided a number of levels within one time slot, to connect a plurality of tasks for each level. 接続されたタスクを1つのグループとして扱い、グループ単位で優先順位を付け実行管理をおこなう。 Handling connected tasks as a group, the execution management prioritized by group. そして、レベル毎にグループの性質をスキャン型タスクグループまたはイベント型タスクグループとして管理する。 The level to manage the properties of the group as a scan-type task group or event type task group for each. ここで、スキャン型タスクグループとは、一定周期で起動され一定周期時間内に処理の完了が保証されている制御処理などをおこなうタスクグループのことである。 Here, the scan type task group is that of the task group for performing a control process of completion of the process in is started in a predetermined cycle a fixed period time is guaranteed. イベント型タスクグループは、イベントで起動され、いつ処理が完了するかあらかじめ予想できないデータ処理などをおこなうタスクグループのことである。 Event type task group is activated in the event, is that the task group for performing like when processing is completed either in advance unpredictable data processing. また、タスクグループ内のタスクの実行方式をラウンドロビン方式または優先順位方式で管理できるようにする。 Also, to be able to manage the execution method of the task in the task group in a round robin manner or priority scheme. 緊急を要するイベント処理のためには、 For event processing requiring emergency,
タイムスロットとは独立したイベント割り込みスロットを提供することにより、基本周期内の任意の時刻に割り込むことができ、最速で割り込みタスクを起動することができる。 The time slots by providing an independent event interrupt slot, can be interrupted at any time in the fundamental period, it is possible to start the interrupt task fastest.

【0005】 [0005]

【発明の実施の形態】以下、本発明の実施例を図に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained based on the embodiment of the present invention in FIG. 図1は本発明におけるリアルタイム処理装置において基本周期内のタイムスロットの仕組みを表す概念図である。 Figure 1 is a conceptual diagram showing the mechanism of time slots in the base period in the real-time processing apparatus in the present invention. この例では、基本周期用タイマと2つの時限タイマにより、3つのタイムスロットが存在する。 In this example, the basic cycle timer and two timed timers, there are three time slots. 図中1はタイムスロット1を示し、2はタイムスロット2を示し、3はタイムスロット3を示す。 Figure 1 shows a time slot 1, 2 denotes the time slot 2, 3 shows a time slot 3. 4はタイムスロット1およびタイムスロット2の時間が時限タイマ1により調節されることを示し、5はタイムスロット2およびタイムスロット3の時間が時限タイマ2により調節されることを示す。 4 indicates that the time of the time slot 1 and time slot 2 is regulated by timed timer 1, 5 indicates that the time of the time slot 2 and time slot 3 is regulated by timed timer 2. 図2は本発明において各スロットに複数のレベルが存在し、各レベルに複数のタスクが接続されていることを示す図である。 Figure 2 is a diagram showing that a plurality of levels present in each slot, a plurality of tasks in each level is connected in the present invention. 図3は図2の実施例であり、タイムスロット1内のレベル1に定周期タスク1が接続され、同じくタイムスロット1内のレベル2 Figure 3 is an embodiment of FIG. 2, is connected fixed period task 1 to the level 1 of the time slot 1, also the level of the time slot 1 2
に定周期タスク2が接続され、タイムスロット2のレベル1に定周期タスク2が接続され、タイムスロット3にバックグランドタスクが接続されたことを示す図である。 The fixed period task 2 is connected, it is connected fixed period task 2 to the level 1 of the time slot 2 is a diagram showing that background tasks are connected to the time slot 3. 図4は図3において各タイムスロットの実行状態を表すタイムチャートである。 Figure 4 is a time chart showing the execution status of each time slot in FIG. 図中1はタイムスロット1 Figure in one time slot 1
に割り付けられた定周期タスク1の実行状態を示し、基本周期内で実行が完了する様子を示す。 It shows an execution state of the periodic task 1 assigned to illustrates how execution is completed in the base period. 2、3は同じくタイムスロット1に割り付けられた定周期タスク2の実行状態を示し、基本周期の2倍の周期で実行が完了する様子を示す。 2 and 3 also shows an execution state of the periodic task 2 assigned to time slot 1, showing how execution is completed at twice the period of the fundamental period. 4、5、6、7はタイムスロット2に割り付けられた定周期タスク3の実行状態を示し基本周期の4倍の周期で実行が完了する様子を示す。 4, 5, 6, 7 show how execution is completed 4 times the period of the fundamental period indicates a state of execution of periodic tasks 3 assigned to the time slot 2. 8、9、1 8,9,1
0、11、12はタイムスロット3に割り付けられたバックグランドタスクの実行状態を示す。 0,11,12 indicates the execution status of the background tasks assigned to the time slot 3. まず最初に基本周期で割込みが入り、タイムスロット1内の定周期タスク1の実行が開始される。 First interrupt enters the basic cycle, the execution of periodic tasks 1 time slot 1 is started. このとき割込みの先頭で時限タイマ1と時限タイマ2が起動される。 In this case at the beginning of the interrupt time period timer 1 and timed timer 2 is started. タイムスロット1の定周期タスク1の実行が完了すると、続けて定周期タスク2の実行が開始される。 When the execution of periodic tasks 1 of time slot 1 is complete, the execution of periodic tasks 2 is started in succession. 定周期タスク2の実行中に時限タイマ1の割り込みが入ると、定周期タスク2の実行が中断される。 When an interrupt timed timer 1 in the periodic task 2 execution enters execution of periodic tasks 2 is interrupted. つまり、タイムスロット1からタイムスロット2に移行することになる。 That is, the transition from time slot 1 in time slot 2. タイムスロット2 Time slot 2
に移行すると、タイムスロット2内の定周期タスク3の実行が開始される。 After the transition to the execution of periodic tasks 3 in the time slot 2 starts. 定周期タスク3の実行中に時限タイマ2の割り込みが入ると、定周期タスク3の実行が中断される。 When an interrupt timed timer 2 enters the running of the periodic task 3, the execution of periodic tasks 3 is interrupted. つまり、タイムスロット2からタイムスロット3に移行することになる。 That is, the transition from time slot 2 to time slot 3. タイムスロット3に移行すると、タイムスロット3内の、バックグランドタスクの実行が開始される。 After the transition to time slot 3, in the time slot 3, the execution of background tasks are started. バックグランドタスクの実行は、基本周期の割り込みにより中断されることになる。 Run background task will be interrupted by the interruption of the fundamental period. 以降、時限タイマ1割込み、時限タイマ2割込み、基本周期の割り込みが入ることを繰り返すことにより、定周期タスク1、定周期タスク2、定周期タスク3、バックグランドタスクで構成されたリアルタイム処理が実現される。 Later, timed timer 1 interrupt, timed timer 2 interrupt, by repeating the interruption of the fundamental period enters, periodic task 1, periodic task 2, periodic task 3, real-time processing is realized which is constituted by a background task It is. 図6 Figure 6
は本発明においてあるタイムスロットに割り当てられた処理がタイムスロットの時間内に完了した場合、自動的に次のタイムスロットに割り当てられた処理の実行を前倒しで開始させることを示す図である。 Illustrates that processes assigned for a time slot if completed within the time slot, to automatically start ahead of schedule execution of processes assigned to the next time slot with the present invention. タイムスロット1に割り当てられた処理が時限タイマ1を待たずに完了すると、タイムスロット2に割り当てられた処理の実行を前倒しで開始させることを示す。 When the process assigned to the time slot 1 is completed without waiting for the timed timer 1 indicates that to start ahead of schedule execution of the process assigned to the time slot 2. さらにタイムスロット2に割り当てられた処理が時限タイマ2を待たずに完了すると、タイムスロット3に割り当てられた処理の実行を前倒しで開始させることを示す。 Further processes assigned to the time slot 2 is completed without waiting for the timed timer 2, indicate that for starting ahead of schedule execution of processes assigned to the timeslots 3. なお、自動的に次のタイムスロットに割り当てられた処理の実行を開始させるかどうかは選択することができる。 Incidentally, automatically whether to start execution of processing the next assigned time slot can be selected. 図7は本発明において時限タイマによりあるタイムスロットから次のタイムスロットに切り替えをおこなうべきときに、次のタイムスロットに割り当てられた処理が存在しない場合、 Figure 7 when the time slots in the time period the timer in the present invention should to switch to the next time slot, if the processes assigned to the next time slot does not exist,
タイムスロットの切り替えをおこなわずに現在のタイムスロットに割り当てられた処理を継続させることを示す図である。 It shows that to continue the processes assigned to the current time slot without performing the switching of the time slots. 時限タイマ1がタイムアップした時点でタイムスロット2に割り当てられた処理が存在しないことを自動的に判断し、タイムスロット1に割り当てられた処理を継続させることを示す。 It indicates that timed timer 1 automatically determines that there are no processes assigned to the time slot 2 when the time is up, to continue the processes assigned to the timeslots 1. 時限タイマ2がタイムアップした時点ではタイムスロット3に割り当てられた処理が存在するため、タイムスロット1からタイムスロット3にタイムスロットの切り替えがおこなわれることを示す。 For timed timer 2 is that there are processes assigned to the time slot 3 when the time is up, indicating that the switching of the time slot from time slot 1 in time slot 3 is performed. なお、タイムスロットの切り替えをおこなわずに現在のタイムスロットに割り当てられた処理を継続させるかどうかは選択することができる。 Incidentally, whether to continue the processes assigned to the current time slot without performing the switching of the time slots can be selected.

【0006】 [0006]

【発明の効果】以上述べたように、本発明によれば、定周期処理が複数存在するリアルタイム処理装置において、制御上要求される最も高速の処理の周期を基本周期とし、基本周期の先頭で起動される時限タイマを使用して分割された複数のタイムスロットにより、各定周期処理に割り当て可能な処理時間を明確にすることができる。 As described above, according to the present invention, according to the present invention, the real-time processing apparatus fixed cycle processing there is a plurality, the period of the fastest processing is controlled on demand and the fundamental period, at the beginning of the basic cycle the activated by a plurality of divided using timed timer time slot, it is possible to clarify the possible processing time assigned to each fixed cycle processing. あるタイムスロットに割り当てられた定周期処理が、他のタイムスロットに割り当てられた定周期処理の処理時間に影響を与えないことがわかる。 Periodic treatment assigned to a time slot, it is found to have no effect on the processing time of the periodic processing that is assigned to other time slots. そして、バックグランド処理などの周期を持たない処理についても、 And, also for the treatment that does not have a period, such as background processing,
基本周期内で確実に実行させることができることにより、最も優先順位の低い処理の周期でしか実行することができないといった従来技術の問題点を解決できることがわかる。 By can be reliably performed in the base period, it can be seen that can solve the problems of the prior art, such can not be executed only in the period of the lowest priority process. 1つのタイムスロット内にいくつかのレベルを設け、グループ単位で優先順位を付け実行管理をおこなうことにより、タイムスロット内全てのタスクを検索する必要がなく、タスク管理が簡素化され、マルチタスクOSとしてのオーバヘッドが少なくなる。 Provided several levels within one time slot, by performing priority Paste execution management by group, there is no need to search for all tasks within the time slot, the task management is simplified, multitasking OS overhead as is reduced. そして、レベル毎にグループの性質をスキャン型タスクグループまたはイベント型タスクグループとして管理することと、タスクグループ内のタスクの実行方式をラウンドロビン方式または優先順位方式で管理することにより、1つのタイムスロット内で複数の方式のマルチタスク実行管理を実現することができる。 Then, the managing the properties of the group for each level as a scan-type task group or event type task group, by managing the execution scheme of tasks in the task group in a round robin manner or priority scheme, one time slot it is possible to realize a plurality of systems multitask execution management within.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明におけるリアルタイム処理装置において基本周期内のタイムスロットの仕組みを示す概念図である。 It is a conceptual diagram showing the mechanism of time slots in the base period in the real-time processing apparatus in the present invention; FIG.

【図2】本発明におけるリアルタイム処理装置において各スロットに複数のレベルが存在し、各レベルに複数のタスクが接続されていることを示す図である。 A plurality of levels present in each slot in a real-time processing apparatus in the present invention; FIG illustrates that multiple tasks in each level is connected.

【図3】図2の実施例を示す図である。 3 is a diagram showing an embodiment of FIG.

【図4】図3において各タイムスロットの実行状態を示すタイムチャートである。 Is a time chart showing the execution status of each time slot in FIG. 3; FIG.

【図5】本発明においてあるタイムスロットに割り当てられた処理がタイムスロットの時間内に完了した場合、 [5] If the present invention processes assigned to the time slot on the has been completed in time for the time slot,
自動的に次のタイムスロットに割り当てられた処理の実行を前倒しで開始させることを示す図である。 It shows that to automatically started ahead of schedule execution of processes assigned to the next time slot.

【図6】本発明において時限タイマによりあるタイムスロットから次のタイムスロットに切り替えをおこなうべきときに、次のタイムスロットに割り当てられた処理が存在しない場合、タイムスロットの切り替えをおこなわずに現在のタイムスロットに割り当てられた処理を継続させることを示す図である。 From the time slots in the time period the timer in the present invention; FIG when it should perform the switching to the next time slot, if the processes assigned to the next time slot does not exist, the current without performing the switching of the time slot It shows that to continue the processes assigned to the timeslots.

【図7】従来のリアルタイム処理装置において定周期タスクの実行状態を示す図である。 [7] In conventional real-time processing apparatus is a diagram showing an execution state of the periodic task.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 スロット1 3 スロット3 2 スロット2 1 Slot 1 3 Slot 3 2 Slot 2

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 定周期処理が複数存在するリアルタイム処理装置において、制御上要求される最も高速の処理の周期を基本周期とし、その先頭で起動した時限タイマの割込みにより基本周期の中をいくつかのタイムスロットに分割する手段と、1つのタイムスロット内にいくつかのレベルを設け、レベル毎に接続した複数のタスクを1 1. A real-time processing apparatus periodic process there are a plurality, and a period of the fundamental period of the fastest processing is controlled on request, some in the fundamental period by an interrupt timed timer activated at the beginning the means for dividing the time slots, provided several levels within one time slot, a plurality of tasks that are connected to each level 1
    つのグループとして扱い、グループ単位で優先順位を付け実行管理をおこなう手段を有するリアルタイム処理装置。 One of the treated as a group, real-time processing system having means for performing execution management prioritized by group.
  2. 【請求項2】 請求項1記載のリアルタイム処理装置において、動作中に時限タイマを調節することにより、各タイムスロットに割り当てる時間を変更できる手段を有するリアルタイム処理装置。 In real-time processing apparatus 2. A method according to claim 1, wherein, by adjusting the timing timer during operation, real-time processing apparatus having a means for changing the time to be allocated to each time slot.
  3. 【請求項3】 請求項1記載のリアルタイム処理装置において、1つのタイムスロット内に存在する複数のレベルを各レベル毎にスキャン型タスクグループまたはイベント型タスクグループとして管理する手段を有するリアルタイム処理装置。 3. A real-time processing system according to claim 1, wherein the real-time processing apparatus having a means for managing a plurality of levels present in one time slot as a scan-type task group or event type task group for each level.
  4. 【請求項4】 請求項1記載のリアルタイム処理装置において、1つのレベル内に存在する複数のタスクをラウンドロビン方式または優先順位方式で管理する手段を有するリアルタイム処理装置。 4. A real-time processing system according to claim 1, wherein the real-time processing apparatus having a means for managing a plurality of tasks existing in one level in a round robin manner or priority scheme.
  5. 【請求項5】 請求項1記載のリアルタイム処理装置において、あるタイムスロットに割り当てられた処理がタイムスロットの時間内に完了した場合、自動的に次のタイムスロットに割り当てられた処理の実行を前倒しで開始させる手段と、この手段の有効・無効を選択する手段を有するリアルタイム処理装置。 5. The real-time processing system according to claim 1, there is the case where the time slot processing allocated to have been completed in the time slot, automatically accelerated execution of processes assigned to the next time slot real-time processing apparatus having a means for starting in the means for selecting to enable or disable the unit.
  6. 【請求項6】 請求項1記載のリアルタイム処理装置において、時限タイマによりあるタイムスロットから次のタイムスロットに切り替えをおこなうべきときに、次のタイムスロットに割り当てられた処理が存在しない場合、タイムスロットの切り替えをおこなわずに現在のタイムスロットに割り当てられた処理を継続する手段と、 In real-time processing apparatus 6. The method of claim 1, wherein, when the time slots in the time period the timer should be performed to switch to the next time slot, if the processes assigned to the next time slot is not present, the time slot It means for without performing the switching of continuing the processes assigned to the current time slot,
    この手段の有効・無効を選択する手段を有するリアルタイム処理装置。 Real-time processing apparatus having a means for selecting to enable or disable the unit.
JP2000012214A 2000-01-20 2000-01-20 Rear time processor Pending JP2001202258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000012214A JP2001202258A (en) 2000-01-20 2000-01-20 Rear time processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012214A JP2001202258A (en) 2000-01-20 2000-01-20 Rear time processor

Publications (1)

Publication Number Publication Date
JP2001202258A true JP2001202258A (en) 2001-07-27

Family

ID=18539961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012214A Pending JP2001202258A (en) 2000-01-20 2000-01-20 Rear time processor

Country Status (1)

Country Link
JP (1) JP2001202258A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316960A (en) * 2004-03-29 2005-11-10 Matsushita Electric Ind Co Ltd Processing terminal, receiving terminal, and processing system for received data
JP2006087069A (en) * 2004-08-18 2006-03-30 Canon Inc Image sensing/playback apparatus, image data processing method, and data processing method
CN101382911A (en) * 2007-09-03 2009-03-11 松下电器产业株式会社 Program control device
JP2009080820A (en) * 2008-10-31 2009-04-16 Panasonic Corp Task switching device, method and program
JP2009104611A (en) * 2002-01-09 2009-05-14 Panasonic Corp Processor
JP2009175971A (en) * 2008-01-23 2009-08-06 Hitachi Engineering & Services Co Ltd Control device
JP2010259122A (en) * 2004-08-18 2010-11-11 Canon Inc Image sensing/playback apparatus and data processing method
US7921281B2 (en) 2002-01-09 2011-04-05 Panasonic Corporation Processor and program execution method capable of efficient program execution
US7950016B2 (en) 2003-03-13 2011-05-24 Panasonic Corporation Apparatus for switching the task to be completed in a processor by switching to the task assigned time slot
JP2011198346A (en) * 2009-11-09 2011-10-06 Denso Corp Scheduling method, program and apparatus

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266252A (en) * 2002-01-09 2009-11-12 Panasonic Corp Processor
US8719827B2 (en) 2002-01-09 2014-05-06 Panasonic Corporation Processor and program execution method capable of efficient program execution
US8006076B2 (en) 2002-01-09 2011-08-23 Panasonic Corporation Processor and program execution method capable of efficient program execution
US7930520B2 (en) 2002-01-09 2011-04-19 Panasonic Corporation Processor and program execution method capable of efficient program execution
US7921281B2 (en) 2002-01-09 2011-04-05 Panasonic Corporation Processor and program execution method capable of efficient program execution
JP2009104611A (en) * 2002-01-09 2009-05-14 Panasonic Corp Processor
US9823946B2 (en) 2002-01-09 2017-11-21 Socionext Inc. Processor and program execution method capable of efficient program execution
US8276156B2 (en) 2003-03-13 2012-09-25 Panasonic Corporation Task switching based on assigned time slot
US7950016B2 (en) 2003-03-13 2011-05-24 Panasonic Corporation Apparatus for switching the task to be completed in a processor by switching to the task assigned time slot
JP4504236B2 (en) * 2004-03-29 2010-07-14 パナソニック株式会社 Processing terminal, a receiving terminal and a receiving data processing system
JP2005316960A (en) * 2004-03-29 2005-11-10 Matsushita Electric Ind Co Ltd Processing terminal, receiving terminal, and processing system for received data
JP2010259122A (en) * 2004-08-18 2010-11-11 Canon Inc Image sensing/playback apparatus and data processing method
JP4590304B2 (en) * 2004-08-18 2010-12-01 キヤノン株式会社 Image capturing reproducing apparatus and data processing method
JP2006087069A (en) * 2004-08-18 2006-03-30 Canon Inc Image sensing/playback apparatus, image data processing method, and data processing method
JP2009059310A (en) * 2007-09-03 2009-03-19 Panasonic Corp Program controller
US8413163B2 (en) 2007-09-03 2013-04-02 Panasonic Corporation Program control device including per-timeslot switching of thread execution
CN101382911A (en) * 2007-09-03 2009-03-11 松下电器产业株式会社 Program control device
US8423681B2 (en) 2008-01-23 2013-04-16 Hitachi, Ltd. Control apparatus for process input-output device
JP2009175971A (en) * 2008-01-23 2009-08-06 Hitachi Engineering & Services Co Ltd Control device
JP2009080820A (en) * 2008-10-31 2009-04-16 Panasonic Corp Task switching device, method and program
JP2011198346A (en) * 2009-11-09 2011-10-06 Denso Corp Scheduling method, program and apparatus
US8595746B2 (en) 2009-11-09 2013-11-26 Denso Corporation Method and apparatus for scheduling tasks to control hardware devices

Similar Documents

Publication Publication Date Title
US6298396B1 (en) System for loading a current buffer desciptor register with a value different from current value to cause a previously read buffer descriptor to be read again
CN102282543B (en) The information processing apparatus and information processing method
US7360002B2 (en) Method of arbitrating access to a data bus
EP0627100B1 (en) Multi-tasking low-power controller
US6789100B2 (en) Interstream control and communications for multi-streaming digital processors
US7350004B2 (en) Resource management device
US4602327A (en) Bus master capable of relinquishing bus on request and retrying bus cycle
US7316017B1 (en) System and method for allocatiing communications to processors and rescheduling processes in a multiprocessor system
JP2692609B2 (en) Program debugging method of the multi task and its equipment
JP2664664B2 (en) Microcomputer and process execution method
US6138200A (en) System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US5938708A (en) Vehicle computer system having a non-interrupt cooperative multi-tasking kernel and a method of controlling a plurality of vehicle processes
US4484264A (en) Multiprocessor system
US5481747A (en) Synchronous method and apparatus for processors
US6757897B1 (en) Apparatus and methods for scheduling and performing tasks
US6560628B1 (en) Apparatus, method, and recording medium for scheduling execution using time slot data
EP0867814A2 (en) System and method for controlling a bus
US20050102650A1 (en) Multi-tasking real-time operating system for microprocessors with limited memory
EP0442615B1 (en) A communications adapter and method for operating it
EP0386935B1 (en) Apparatus capable of varying number of wait states for access
US5764927A (en) Backplane data transfer technique for industrial automation controllers
US4847751A (en) Multi-task execution control system
EP0358163B1 (en) Interrupt controller
JP3588485B2 (en) Process scheduling system
JP2000194674A (en) Decentralized job integration management system