JP2001142774A - Memory card and address converting method to be applied to it - Google Patents

Memory card and address converting method to be applied to it

Info

Publication number
JP2001142774A
JP2001142774A JP32131099A JP32131099A JP2001142774A JP 2001142774 A JP2001142774 A JP 2001142774A JP 32131099 A JP32131099 A JP 32131099A JP 32131099 A JP32131099 A JP 32131099A JP 2001142774 A JP2001142774 A JP 2001142774A
Authority
JP
Japan
Prior art keywords
address
volatile memory
logical
table
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32131099A
Other languages
Japanese (ja)
Inventor
Teruhisa Fujimoto
曜久 藤本
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP32131099A priority Critical patent/JP2001142774A/en
Priority claimed from US09/708,423 external-priority patent/US6377500B1/en
Publication of JP2001142774A publication Critical patent/JP2001142774A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To unnecessitate the increase of a volatile memory area for an address converting table even when the storage capacity of a re-writable non-volatile memory is increased. SOLUTION: LTPb 152-i provided with the group of entries where the physical address of a block to which a logical block address is assigned is arranged in a flash memory 15 with a block group where the contents of a prescribed field in the logical block address are common as a unit and, then, one of LTPb 152-i is stored in a RAM 14. A microprocessor 121 inspects whether corresponding LTPb 152-i exists in the RAM 14 or not when the logical address is given from a host system and executes conversion into the physical address by referring to the corresponding entries of LTPb 152-i on the RAM 14 by the logical block address in the logical address after copying LTPb 152-i into the RAM 14 from the flash memory 15 unless it exists or as it is when it exists.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、書き換え可能な不揮発性メモリを搭載したメモリカードに係り、特に当該不揮発性メモリをアクセスするために与えられた論理アドレスを物理アドレスに変換するアドレス変換機構を備えたメモリカード及び同カードに適用されるアドレス変換方法に関する。 BACKGROUND OF THE INVENTION The present invention relates to a memory card with a rewritable nonvolatile memory, an address conversion mechanism for particularly converting the logical address given to access the nonvolatile memory into a physical address a memory card and an address conversion method applied to the card with.

【0002】 [0002]

【従来の技術】近年、画像データや音楽データに代表される種々のデジタル情報を保存する記憶装置として、電源がオフされても保存情報が消失する虞のない書き換え可能な不揮発性メモリを搭載したメモリカードが広まってきている。 In recent years, as a storage device that stores various digital information represented by the image data or music data, power is equipped with a rewritable non-volatile memory without fear that even saved information is turned off is lost it has been widespread memory card.

【0003】書き換え可能な不揮発性メモリの代表的なものにNAND型フフラッシュメモリがある。 [0003] there is a NAND-type flash memory off to representatives of the rewritable non-volatile memory. この種のフラッシュメモリはブロック単位で管理される。 This type of flash memory is managed in block units. つまり、情報の消去(一般には、全ビットが“1”のデータ、つまりオール“1”データを書き込む動作)はブロック単位で行われる。 In other words, (in general, data of all bits is "1", that operation of writing all "1" data) erasing information is performed in units of blocks. また、各ブロックには、論理ブロックアドレスが割り当てられる。 In each block, the logical block addresses are allocated. 各ブロックは複数のセクタからなる。 Each block includes a plurality of sectors. このセクタは、フラッシュメモリでの読み出し/書き込みの最小単位であり、例えば512バイトからなる。 This sector is the smallest unit of read / write flash memory, for example, a 512-byte. 各セクタはデータ部とは別に冗長部を有している。 Each sector has a separate redundant portion and data portion. この冗長部の所定フィールドには、対応するセクタが属するブロックに割り当てられている論理ブロックアドレスが登録されている。 The predetermined field of the redundant portion, the logical block address corresponding to the sector is assigned to the block belongs is registered.

【0004】フラッシュメモリ(書き換え可能な不揮発性メモリ)をアクセスするには、論理アドレスを当該メモリの物理アドレスに変換するためのアドレス変換テーブル(アドレス変換機構)が必要となる。 [0004] To access the flash memory (rewritable nonvolatile memory), it is necessary address conversion table for converting a logical address into a physical address of the memory (address translation mechanism). このアドレス変換が必要な理由は、フラッシュメモリに欠陥ブロックが発生して、別の空きブロックに代替しても、そのことをホスト側で意識することなく、代替の有無に無関係に同一の論理アドレスでアクセスできるようにするためである。 Why need this address translation is defective block occurs in the flash memory, be replaced with another empty block, regardless of the same logical address without the presence of alternative being aware that the host side in to allow access.

【0005】上記アドレス変換テーブルのエントリ数はフラッシュメモリのブロック数に一致し、1セクタが5 [0005] number of entries of the address translation table matches the number of blocks of the flash memory, one sector 5
12バイト、つまり0.5KB(キロバイト)で、且つ1ブロックが32セクタ、つまり16KBの16MB 12 bytes, that is 0.5KB (kilobytes), and 1 block has 32 sectors, i.e. 16KB of 16MB
(メガバイト)フラッシュメモリを用いた場合を例にとると、16MB/16KB=1K=1,024となる。 (Megabytes) Taking the case of using a flash memory as an example, a 16MB / 16KB = 1K = 1,024.
アドレス変換テーブルは一般に揮発性メモリとしてのR R of the address translation table as generally volatile memory
AM上に確保された領域(RAM領域)に格納して用いられる。 Used and stored in the reserved area (RAM area) on the AM. したがって上記の例では、1エントリ2バイトとすると、アドレス変換テーブルを格納するのに必要なRAM領域は2KBとなる。 Thus in the above example, when one entry 2-byte, RAM area required for storing the address conversion table becomes 2KB.

【0006】一方、最近は、半導体製造技術の進歩によりフラッシュメモリの記憶容量も増加しており、ブロック数が2,048、1ブロックが16KBの32MBフラッシュメモリ、或いはブロック数が4,096、1ブロックが16KBの64MBフラッシュメモリも出現している。 On the other hand, recently, the storage capacity of the flash memory by advances in semiconductor manufacturing technology has increased, the number of blocks 2,048,1 block 32MB flash memory 16KB, or the number of blocks is 4,096,1 block has also appeared 64MB flash memory of 16KB.

【0007】ところが、フラッシュメモリの記憶容量が増加すると、アドレス変換テーブルを保持するためのR [0007] However, if the storage capacity of the flash memory increases, R for holding the address conversion table
AM領域も大きくしなければならない。 AM area also must be increased. 例えば、32M For example, 32M
Bフラッシュメモリの場合には4KB、64MBフラッシュメモリの場合には8KBのRAM領域がアドレス変換テーブル用に必要となる。 4KB in the case of B flash memory, 8 KB of RAM area is required for the address conversion table in the case of a 64MB flash memory. つまり、16MBフラッシュメモリの場合のそれぞれ2倍、4倍といったRAM領域を必要とする。 In other words, each twice that of the 16MB flash memory, requires a RAM area such four times.

【0008】 [0008]

【発明が解決しようとする課題】上記したように、フラッシュメモリに代表される書き換え可能な不揮発性メモリを搭載した従来のメモリカードでは、当該メモリの記憶容量が増加すると、当該メモリをアクセスするために与えられる論理アドレスを当該ブロックの物理アドレスに変換するためのアドレス変換テーブルを保持するのに必要な、RAMに代表される揮発性メモリの領域も大きくしなければならなかった。 As described above [0005] In the conventional memory card with a rewritable non-volatile memory typified by a flash memory, the storage capacity of the memory increases, for accessing the memory the logical address given in had to large and also the area of ​​the volatile memory typified by RAM required to hold the address conversion table for converting the physical address of the block.

【0009】本発明は上記事情を考慮してなされたものでその目的は、書き換え可能な不揮発性メモリの記憶容量が増加してもアドレス変換テーブル用の揮発性メモリ領域を増加させずに済むメモリカード及び同カードに適用されるアドレス変換方法を提供することにある。 [0009] The present invention is their purpose has been made in consideration of the above circumstances, the memory storage capacity of the rewritable nonvolatile memory is unnecessary to increase the volatile memory region of the address conversion table be increased and to provide an address translation method is applied to the card and the card.

【0010】 [0010]

【課題を解決するための手段】本発明は、書き換え可能な不揮発性メモリを搭載したメモリカードにおいて、上記書き換え可能不揮発性メモリをアクセスするために与えられる論理アドレスを物理アドレスに変換するのに用いられる、それぞれ異なる論理アドレス範囲に対応付けられた複数のアドレス変換テーブルであって、上記書き換え可能不揮発性メモリに保存される複数のアドレス変換テーブルと、上記書き換え可能不揮発性メモリ上の複数のアドレス変換テーブルの1つを格納するためのアドレス変換テーブル領域が確保される揮発性メモリと、上記書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合、上記揮発性メモリ上の前記アドレス変換テーブルを利用して当該論理アドレスを物理アドレスに変 Means for Solving the Problems The present invention provides a memory card with a rewritable non-volatile memory, used to convert a logical address given to access the rewritable nonvolatile memory into a physical address is, a plurality of address translation tables associated with different logical address range, respectively, and a plurality of address translation table stored in the rewritable nonvolatile memory, a plurality of address translation on said rewritable non-volatile memory If a volatile memory address conversion table area for storing one of the tables is ensured, the logical address for accessing the rewritable nonvolatile memory provided, the address translation on the volatile memory change the logical address into a physical address by using the table するアドレス変換手段とを備えたことを特徴とする。 Characterized by comprising an address converting means for.

【0011】このような構成においては、論理アドレスを物理アドレスに変換するためのアドレス変換テーブルがそれぞれ異なる論理アドレス範囲毎に分割され、複数のアドレス変換テーブルとして書き換え可能不揮発性メモリ上に保存される一方、そのうちの1つが揮発性メモリ上のアドレス変換テーブル領域に置かれる。 [0011] In such a configuration, divided for each logical address range the address conversion table are different for converting a logical address into a physical address, it is stored in the rewritable nonvolatile memory as a plurality of address translation table on the other hand, one of which is placed in the address conversion table area in the volatile memory. ここでは、書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合、揮発性メモリ上のアドレス変換テーブルを利用して当該論理アドレスを物理アドレスに変換するアドレス変換が行われる。 Here, if the logical address for accessing the rewritable nonvolatile memory is provided, an address conversion for converting the logical address into a physical address is performed using the address translation table in the volatile memory.

【0012】このように、一部のアドレス変換テーブルだけが揮発性メモリ上に置かれて論理アドレスから物理アドレスへのアドレス変換に用いられるため、全アドレス変換テーブルを揮発性メモリ上に置く場合と異なり、 [0012] and when placing this manner, since only part of the address translation table is used for address translation to a physical address from a logical address is placed on the volatile memory, the entire address translation table on the volatile memory Unlike,
書き換え可能不揮発性メモリの容量が大きくなっても、 Capacity of a rewritable non-volatile memory also increases,
書き換え可能不揮発性メモリの記憶容量の増加を抑えることが可能となる。 It is possible to suppress the increase of the storage capacity of a rewritable nonvolatile memory.

【0013】ここで、揮発性メモリ上に置かれているアドレス変換テーブルが、与えられた論理アドレスの属する論理アドレス範囲に対応したアドレス変換テーブルではない場合には、アドレス変換は行えない。 [0013] Here, the address conversion table which is placed on the volatile memory, if given not a logical address range the address corresponding to the conversion table belongs logical address, not be the address conversion.

【0014】そこで、書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合、当該論理アドレスが属する論理アドレス範囲に対応するアドレス変換テーブルが揮発性メモリ上に存在するか否かを判定するヒット/ミスヒット判定手段と、このヒット/ [0014] Therefore, determining if the logical address for accessing the rewritable nonvolatile memory is given, whether the address translation table corresponding to the logical address range to which the logical address belongs exists in the volatile memory and the hit / miss-hit decision means that, the hit /
ミスヒット判定手段により上記対応するアドレス変換テーブルが揮発性メモリ上に存在しないと判定された場合、当該アドレス変換テーブルを書き換え可能不揮発性メモリから揮発性メモリ上のアドレス変換テーブル領域にコピーするコピー手段とを追加するとよい。 If the corresponding address conversion table is determined not to exist in the volatile memory by miss judging means, copying means for copying the address translation table of a rewritable nonvolatile memory in the address conversion table area in the volatile memory You may want to add a door.

【0015】このようにすると、与えられた論理アドレスを物理アドレスに変換するのに必要なアドレス変換テーブルが上記テーブル領域に存在しない(ミスヒットの)場合でも、当該テーブルが書き換え可能不揮発性メモリから上記テーブル領域にコピーされるため、論理アドレスから物理アドレスへの変換を速やかに行うことが可能となる。 [0015] Thus, even when the address conversion table necessary to convert a logical address given to the physical address does not exist in the table area (miss hit), the non-volatile memory rewriting the table to be copied to the table area, it is possible to quickly perform conversion to the physical address from a logical address.

【0016】ここで、本発明の上記構成とは異なって、 [0016] In this case, different from the above-mentioned arrangement of the present invention,
上記各アドレス変換テーブルが書き換え可能不揮発性メモリに用意されておらず、いずれか1つのアドレス変換テーブルだけが上記テーブル領域に作成・保持される構成をとるとするならば、当該テーブル領域上のアドレス変換テーブルがアドレス変換に必要なテーブルでないミスヒットの場合には、当該必要なテーブルを改めて作成しなければならず、映像データや音声データの読み出し(再生)の場合のようにリアルタイム性が要求される場合には問題となる。 Not been prepared in non-volatile memory rewrite each address translation table, if any only one address translation table is to adopt a configuration that is created and maintained in the table region, an address on the table area in the case of mishit translation table is not a table required for address translation has to create the required tables again, real-time as in the case of reading the video data and audio data (reproduction) is requested becomes a problem when that. つまり、テーブルミス時のペナルティが大きい。 In other words, the greater the penalty at the time of table mistakes. これを避けるため、全テーブルを上記テーブル領域に作成・保持することも考えられるが、書き換え可能不揮発性メモリの記憶容量の大幅な増加を招く。 To avoid this, the entire table is also conceivable to create and retain in the table region, causing a significant increase in the storage capacity of a rewritable nonvolatile memory.

【0017】これに対して本発明では、全てのアドレス変換テーブルが書き換え可能不揮発性メモリに用意されているため、テーブルミスが発生しても、必要なアドレス変換テーブルを書き換え可能不揮発性メモリから揮発性メモリの上記テーブル領域にコピーするだけで速やかにアドレス変換処理を行うことができ、テーブルミス時のペナルティが小さくて済む。 [0017] In the present invention, on the other hand, because they are available in non-volatile memory rewriting all the address conversion table, also table miss occurs, volatile rewritable nonvolatile memory to the address translation table necessary just quickly address translation copying can be performed in the table area of ​​sexual memory, it requires penalty upon table miss small. したがって本発明においては、小容量の書き換え可能不揮発性メモリを用いても、つまり十分な大きさのテーブル領域が確保できなくても、テーブルミス時のペナルティを小さくすることが可能となり、リアルタイム用途に適用できる。 In the present invention, therefore, also be used a rewritable nonvolatile memory of a small capacity, i.e. be not be secured a table area large enough, it becomes possible to reduce the penalty upon table miss, the real-time application It can be applied.

【0018】なお、本発明では、書き換え可能不揮発性メモリ上に全てのアドレス変換テーブルを保存するための領域を確保する必要があるが、書き換え可能不揮発性メモリの容量は揮発性メモリの容量に比べて極めて大きいため、当該揮発性メモリ上に全テーブルを置く構成と異なって問題とならない。 [0018] In the present invention, it is necessary to secure an area for storing all the address translation table in the rewritable nonvolatile memory, the capacity of the rewritable non-volatile memory is compared with the capacity of the volatile memory for very large Te, not a structure as different problem to put all tables on the volatile memory.

【0019】ここで、アドレス変換に必要なアドレス変換テーブルを、より速やかに書き換え可能不揮発性メモリから上記テーブル領域にコピーできるように、各アドレス変換テーブルがそれぞれ保存されている書き換え可能不揮発性メモリ上の保存位置情報を、当該アドレス変換テーブルに固有の論理アドレス範囲に対応付けて登録したポインタテーブルを備えるとよい。 [0019] Here, the address conversion table required for address conversion, more rapidly from the rewritable non-volatile memory so that it can be copied to the table area, a rewritable nonvolatile memory for each address translation table are stored respectively of the storage location information, to the address conversion table to be provided with a pointer table registered in association with the unique logical address range.

【0020】また、上記ポインタテーブルを上記揮発性メモリ(に確保されるポインタテーブル領域)にも置くようにして、当該揮発性メモリ上のポインタテーブルを用いて、必要とするアドレス変換テーブルの保存位置情報を取得する構成とするならば、当該アドレス変換テーブルを一層速やかに書き換え可能不揮発性メモリから上記テーブル領域にコピーすることが可能となる。 Further, the pointer table so as to put in (pointer table area secured) the volatile memory, by using the pointer table on the volatile memory, the storage location of the address translation table that requires if the configuration for acquiring information, it is possible to copy in the table region the address conversion table from the more rapidly rewritable nonvolatile memory.

【0021】また、上記各アドレス変換テーブルのいずれが上記揮発性メモリに格納されているかを指定するための参照用テーブル指定手段を追加するならば、上記ヒット/ミスヒット判定手段による判定(テーブルヒット/ミスの判定)を速やかに行うことが可能となる。 Further, if one of the above address translation table to add a lookup table specifying means for specifying whether stored in said volatile memory, judgment by the hit / miss determination means (table hit / judgment of the miss) it is possible to perform quickly.

【0022】また本発明のメモリカードは、上記書き換え可能な不揮発性メモリが、一般に固有の論理ブロックアドレスが割り当てられる複数のブロックからなることを考慮して、論理アドレス中の論理ブロックアドレスにより指定可能な、当該論理ブロックアドレスが割り当てられるブロックの上記書き換え可能不揮発性メモリの物理アドレスが登録されるエントリの群を有する複数のアドレス変換テーブルであって、論理ブロックアドレスの所定フィールドの内容が共通のブロック群を単位に用意されて上記書き換え可能不揮発性メモリに保存される複数のアドレス変換テーブルと、上記書き換え可能不揮発性メモリ上の複数のアドレス変換テーブルの1つを格納するためのアドレス変換テーブル領域が確保される揮発性メモリと、与え [0022] The memory card of the present invention, the rewritable nonvolatile memory, generally in consideration of the fact composed of a plurality of blocks is assigned a unique logical block address can be specified by a logical block address in the logical address Do, the logical block address is a physical address of the rewritable non-volatile memory block is assigned a plurality of address translation table having a group of entries to be registered, the contents of predetermined fields of the logical block address of a common block a plurality of address translation tables are provided to the group in the unit is stored in the rewritable nonvolatile memory, an address conversion table area for storing one of a plurality of address translation table in the rewritable nonvolatile memory a volatile memory to be ensured, provided れた論理アドレスの上記所定フィールドに対応するアドレス変換テーブルが上記揮発性メモリ上に存在するか否かを判定するヒット/ミスヒット判定手段と、上記対応するアドレス変換テーブルが上記揮発性メモリ上に存在しないと判定された場合、当該アドレス変換テーブルを上記書き換え可能不揮発性メモリから上記揮発性メモリ上のアドレス変換テーブル領域にコピーするコピー手段と、上記対応するアドレス変換テーブルが揮発性メモリ上に存在すると判定された場合にはそのまま、存在しないと判定された場合には当該アドレス変換テーブルが揮発性メモリにコピーされるのを待って、上記与えられた論理アドレス中の論理ブロックアドレスにより当該揮発性メモリ上のアドレス変換テーブルの対応するエントリを参照すること Address conversion table corresponding to the predetermined field of the logical address and determining the hit / miss determining means for determining whether or not present on the volatile memory that, the corresponding address conversion table on the volatile memory If it is determined that there is no existence of the address translation table in the rewritable nonvolatile and copying means for copying the address conversion table area on the volatile memory from the memory, the corresponding address conversion table volatile memory then it is when it is determined, if it is determined that there is no waiting for the address translation table is copied to the volatile memory, the volatile by logical block address in the logical address given above referring to the corresponding entry in the address translation table in memory 、論理アドレスを物理アドレスに変換するアドレス変換手段とを備えたことをも特徴とする。 Also characterized in that it comprises an address conversion means for converting a logical address into a physical address.

【0023】ここで、上記各アドレス変換テーブルの各エントリの内容を予め設定することも可能であるが、最初はテーブルの枠組みだけを用意し、上記アドレス変換手段により参照されたアドレス変換テーブルのエントリに物理アドレス(または物理ブロックアドレス)が登録されていない場合に、書き換え可能不揮発性メモリ上の空きブロックを捜して当該ブロックに要求された論理アドレス中の論理ブロックアドレスを割り当てて、当該ブロックの物理アドレス(または物理ブロックアドレス) [0023] Here, it is also possible to preset the contents of each entry of each address translation table, initially prepared by framework table entries referenced address conversion table by the address converting means in the case where the physical address (or physical block address) is not registered, assigned a logical block address in the logical address requested in the block in search of free blocks on the rewritable nonvolatile memory, the physical of the block address (or physical block address)
を、上記参照エントリと、書き換え可能不揮発性メモリ上の対応するアドレス変換テーブルのエントリとに、物理アドレス登録手段により書き込む構成とすることも可能である。 A and the reference entry, to the corresponding entry in the address translation table in the rewritable nonvolatile memory, it is also possible to adopt a configuration in which writing by the physical address registration means. これにより、使用される可能性の少ないブロックに対応する、アドレス変換テーブル内エントリの情報までも予め登録する無駄をなくすことができる。 This can eliminate waste corresponding to possible small block used to be pre-registered to the information of the address translation table entries.

【0024】また、上記アドレス変換手段により変換された物理アドレスを用いて書き換え可能不揮発性メモリに対する書き込みを行った結果ブロックエラーが発生した場合、書き換え可能不揮発性メモリ上の空きブロックを捜して当該ブロックに、与えられた論理アドレス中の論理ブロックアドレスを割り当てて、当該ブロックの物理アドレス(または物理ブロックアドレス)で、参照エントリと、書き換え可能不揮発性メモリ上の対応するアドレス変換テーブルのエントリを更新するブロック代替手段を追加するとよい。 Further, if the result block error has been written for the rewritable nonvolatile memory using the physical address converted by the address converting means has occurred, the block in search of free blocks on the rewritable non-volatile memory to, assign the logical block addresses in a given logical address, the physical address of the block (or physical block address), and updates the reference entry, the corresponding entry in the address translation table in the rewritable non-volatile memory it is preferable to add a block replacement unit. このようなブロック代替手段を設けることで、書き込み時にブロックエラーが発生しても、確実にブロック代替処理を行うことが可能となる。 By providing such block alternatives, even the block error occurs during the writing, certainly it is possible to perform block replacement process.

【0025】また、立ち上げ時に、書き換え可能不揮発性メモリにアドレス変換テーブルが作成・保存されているか否かを判定するテーブル作成判定手段を追加し、アドレス変換テーブルが作成・保存されていると判定された場合、上記コピー手段により、いずれか1つのアドレス変換テーブルが揮発性メモリ上のアドレス変換テーブル領域にコピーされる構成とするとよい。 Further, the determination at the time of startup, add the table generation determining means for determining whether or not a rewritable nonvolatile memory in the address translation table is created and saved, and the address conversion table is created and saved If it is, by the copying means, may any one of the address translation table is configured to be copied into the address conversion table area in the volatile memory. このとき、ポインタテーブルも、揮発性メモリ上のポインタテーブル領域にコピーされる構成とするとよい。 At this time, the pointer table is also advisable to configured to be copied to the pointer table area in the volatile memory.

【0026】なお、以上の装置(メモリカード)に係る本発明は方法(アドレス変換方法)に係る発明としても成立する。 [0026] The present invention according to the above device (memory card) is also an invention relating to a method (address conversion method).

【0027】 [0027]

【発明の実施の形態】以下、本発明の実施の形態につき図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the accompanying drawings embodiments of the present invention. 図1は本発明の一実施形態に係るメモリカードの全体構成を示すブロック図である。 Figure 1 is a block diagram showing the overall configuration of a memory card according to an embodiment of the present invention.

【0028】メモリカードは、パーソナルコンピュータ、電子カメラ、ゲーム機を始めとする各種電子機器に装着して使用される。 [0028] The memory card can be a personal computer, an electronic camera, is used by attaching to the various types of electronic equipment such as a game machine. メモリカードは、図1に示すように、当該カードが装着される電子機器本体(以下、ホストシステムと称する)とのインタフェース(ホストインタフェース)11、カード全体の制御を司る制御部12 Memory card, as shown in FIG. 1, the electronic apparatus main body (hereinafter, referred to as a host system) to which the card is attached to the interface (host interface) 11, the control unit controls the entire card 12
と、読み出し専用の不揮発性メモリとしてのROM13 If, ROM13 as a read-only non-volatile memory
と、揮発性メモリとしてのRAM14と、書き換え可能な不揮発性メモリとしてのフラッシュメモリ15とを備えている。 When, and a RAM14 as a volatile memory, a flash memory 15 as a rewritable nonvolatile memory.

【0029】制御部12は、ホストインタフェース11 The control unit 12, host interface 11
を介して受信されるコマンドをROM13に格納されている制御プログラム(ファームウェア)に従って解釈・ Interpreted according stores the command received in ROM13 through which by a control program (firmware)
実行するマイクロプロセッサ(MPU)121、及び後述するレジスタ(REG)122を有している。 And a microprocessor (MPU) 121 and later to register (REG) 122, to execute.

【0030】ROM13は、制御プログラム、管理用の固定データ等を予め格納するのに用いられる。 The ROM13 stores a control program used to previously stored fixed data or the like for administration. RAM1 RAM1
4は、制御部12(内のマイクロプロセッサ121)の作業用領域(図示せず)の他、後述するLTPa151 4, in addition to the work area of ​​the control unit 12 (a microprocessor 121 in) (not shown), described below LTPa151
を格納するためのLTPa領域141、及びLTPb1 LTPa area 141 for storing, and LTPb1
52-iを格納するためのLTPb領域142等を提供する。 Providing LTPb area 142 or the like for storing the 52-i. ここではLTPb領域142のサイズは2KBである。 Wherein the size of LTPb region 142 is 2KB.

【0031】フラッシュメモリ15は、例えばNAND [0031] The flash memory 15 is, for example, NAND
フラッシュメモリである、フラッシュメモリ15の領域は、管理領域153と、画像データ、音楽データ等のデジタルコンテンツを保存するためのデータ領域154とに割り当てられる。 A flash memory, an area of ​​the flash memory 15 is assigned a management area 153, image data, into a data area 154 for storing digital contents such as music data.

【0032】またフラッシュメモリ15は、図2に示すように複数のブロックから構成される。 Further flash memory 15 includes a plurality of blocks as shown in FIG. このブロックはデータ消去の単位であり、当該ブロックを単位に論理アドレス(Logical Address;LA)中の論理ブロックアドレスが割り当てられる。 The block is a unit of data erasure, the logical address to the block in the unit (Logical Address; LA) logical block address in is assigned. つまり、フラッシュメモリ1 In other words, flash memory 1
5はブロックを単位に管理される。 5 is managed to block the unit.

【0033】フラッシュメモリ15の各ブロックは、当該メモリ15に対するデータの書き込み/読み出しの最小単位である複数のセクタから構成される。 [0033] Each block of the flash memory 15 is composed of a plurality of sectors is a minimum unit of writing / reading data to the memory 15. したがって、ホストシステムから要求されたデータ書き込みの対象領域がセクタの一部の場合には、一旦当該セクタのデータを読み出して該当部分を書き込みデータで置き換え、その置き換え後のデータを当該セクタに書き込む動作が行われる。 Therefore, when the target region of the data writing requested by the host system is a part of the sector, once replaced with the write data read out that portion of the data of the sector, and writes the data after the replacement thereof in the sector operation It is carried out. 同様に、ホストシステムから要求されたデータ読み出しの対象領域がセクタの一部の場合には、 Similarly, if the target area of ​​the data reading requested by the host system is part of a sector,
当該セクタのデータを読み出し、そこから該当部分のデータを選択して要求元に送出する動作が行われる。 Reads the data of the sector, the operation of sending to the requester selects the data of the corresponding portion from which is made.

【0034】上記各セクタには、冗長部が設けられている。 [0034] each sector, the redundant portion is provided. この冗長部には、エラー検出符号ECCの他、当該セクタが属するブロックに割り当てられた論理ブロックアドレスが設定される。 The redundant section, other error detection code ECC, a logical block address in which the sector is assigned to the block belongs is set.

【0035】本実施形態では、フラッシュメモリ15の1ブロックは32セクタから構成され、1セクタは51 [0035] In this embodiment, one block of the flash memory 15 is composed of 32 sectors, one sector 51
2バイトから構成されるものとする。 And those composed of 2 bytes. つまり、本実施形態では、1ブロックは16KBから構成される。 That is, in this embodiment, one block is composed of 16KB. この場合、論理アドレス(LA)が32ビットで構成されるものとすると、図3に示すように、論理アドレスの下位側の9ビットはセクタ内のバイトデータの位置を示すセクタ内アドレスとなり、当該セクタ内アドレスの上位側に続く5ビットは(ブロック内の)セクタ位置を示すセクタアドレスとなる。 In this case, assuming that the logical address (LA) is composed of 32 bits, as shown in FIG. 3, 9 bits of the lower side of the logical address is an address within sector showing the position of the byte data in the sector, the 5 bits following the upper side of the sector in the address is a sector address indicating a (in the block) sector location. また、残りの18ビットは論理ブロック位置を示す論理ブロックアドレス(以下、18ビット論理ブロックアドレスと称する)となる。 Further, the remaining 18 bits are logical block address indicating a logical block position (hereinafter, referred to as 18-bit logical block address) become. 但し本実施形態では、論理アドレスの最上位からの4ビットを除く上位側の14ビット、つまり上記18ビット論理ブロックアドレスの上位4ビットを除く残り14ビットを実質的な論理ブロックアドレス(以下、14ビット論理ブロックアドレス)として用いるようにしている。 However, in this embodiment, 14 bits of the upper side excluding the 4 bits from the top of the logical address, i.e. substantial logical block address and the remaining 14 bits except for the most 4 bits of the 18-bit logical block address (hereinafter, 14 are used as the bit logical block address). その理由は次の通りである。 The reason for this is as follows.

【0036】ます、本実施形態で適用可能なメモリカードは、フラッシュメモリ15の最大容量を256MBに制限している。 [0036] Masu, applicable memory card in the present embodiment, which limits the maximum capacity of flash memory 15 to 256MB. この場合、フラッシュメモリ15をアクセスするための32ビットの論理アドレス(18ビット論理ブロックアドレス)の上位4ビットは常に“0”となる。 In this case, upper 4 bits of the 32 bits of the logical address for accessing the flash memory 15 (18-bit logical block address) is always "0". したがって、この4ビットを除く残り14ビット(の論理ブロックアドレス)だけで論理ブロックを指定できる。 Therefore, you specify the logical blocks in only the remaining 14 bits (logical block address), excluding the 4 bits.

【0037】さて本実施形態では、フラッシュメモリ1 [0037] In the present embodiment Well, flash memory 1
5に64MBフラッシュメモリを使用しているものとする。 It is assumed you are using a 64MB flash memory to 5. この場合、フラッシュメモリ15のブロック数は、 In this case, the number of blocks of the flash memory 15,
上記したように1ブロックが16KBであることから、 Since one block as described above is 16KB,
64MB/16KB=4K=4,096となる。 A 64MB / 16KB = 4K = 4,096.

【0038】フラッシュメモリ15の管理領域153には、ポインタテーブルとしてのLTPa151及びアドレス変換テーブルとしての複数のLTPb152-i(i [0038] management area 153 of the flash memory 15, a plurality of LTPb152-i (i as LTPa151 and address conversion table as a pointer table
=0〜2 m −1)が格納される。 = 0 to 2 m -1) is stored. このLTPa151は上記したようにRAM14のLTPa領域141にも格納される。 The LTPa151 is stored in LTPa region 141 of the RAM14 as described above. つまりLTPa151は、RAM14に常駐する。 That LTPa151 resides in RAM14. また、複数のLTPb152-iのうちのいずれか1つは、上記したようにRAM14のLTPb領域14 Further, any one of a plurality of LTPb152-i is, LTPb region 14 of the RAM14 as described above
2にも格納される。 It is also stored in the 2.

【0039】複数(2 m個)のLTPb152-iの総エントリ数は、フラッシュメモリ15のブロック数に一致し、当該フラッシュメモリ15が64MBの例では4K The plurality total number of entries LTPb152-i of the (2 m pieces) coincides with the number of blocks of the flash memory 15, 4K is the flash memory 15 is an example of 64MB
(4,096)である。 It is (4,096). また、1つのLTPb152-i In addition, one of LTPb152-i
のサイズは、RAM14上に確保可能なLTPb領域1 Size, LTPb can be secured on the RAM14 domain 1
42のサイズに等しい。 Equal to 42 size. ここでは、LTPb領域142 Here, LTPb area 142
のサイズは2KBである。 The size is 2KB. したがって、LTPb152 Therefore, LTPb152
-iの1エントリのサイズを2バイトとすると、2KBのLTPb領域142に格納可能なLTPb152-iのエントリ数は、2KB/2バイト=1K(=1,024) When the size of one entry in the -i and 2 bytes, LTPb152-i the number of entries that can be stored in 2KB of LTPb region 142, 2KB / 2 bytes = 1K (= 1,024)
である。 It is. この場合、LTPb152-iの個数(2 m In this case, LTPb152-i the number of (2 m)
は、フラッシュメモリ15のブロック数が4K(=4, The number of blocks in the flash memory 15 is 4K (= 4,
096)の本実施形態では、4K/1K=4(m=2) In this embodiment of 096), 4K / 1K = 4 (m = 2)
となる。 To become. つまり本実施形態では、図4に示すように、4 In other words, in the present embodiment, as shown in FIG. 4, 4
つのLTPb152-0〜152-3がフラッシュメモリ1 One of LTPb152-0~152-3 flash memory 1
5の管理領域153に保存される。 Is stored in 5 the management area 153.

【0040】ここでLTPb152-iのエントリ内容について述べる。 [0040] describes the entry contents of the here LTPb152-i. LTPb152-iは、フラッシュメモリ15の最大容量を256MBに制限している本実施形態では、18ビット論理ブロックアドレスの上位8ビット(14ビット論理ブロックアドレスの上位4ビット)の値がiの2 10 =1,24個のブロックについて、そのブロックのフラッシュメモリ15上の物理アドレス(Phys LTPb152-i may flash the maximum amount of memory 15 in the present embodiment is limited to 256MB, the 18-bit 2 10 values of i in the logical block upper 8 bits of the address (14-bit logical block upper 4 bits of the address) = about 1,24 blocks, physical address on the flash memory 15 of the block (Phys
ical Address;PA)のうち、セクタアドレスとセクタ内アドレスとを除くアドレス、つまり物理ブロックアドレスが(ブロックポインタとして)、該当する論理ブロックアドレスに対応付けて設定される1,24個のエントリ(エントリ0〜1023)からなる。 ical Address; PA) among the addresses except the sector address and the sector address within, i.e. physical block address (as block pointers), 1,24 pieces set in association with the corresponding logical block address of the entry (Entry consisting of 0 to 1023).

【0041】以上のLTPb152-iを用いることで、 [0041] By using the above LTPb152-i,
論理アドレス(LA)を、当該論理アドレス(LA)に対応するフラッシュメモリ15の物理アドレス(PA) A logical address (LA), the physical address of the flash memory 15 corresponding to the logical address (LA) (PA)
に変換すること(Logical address To Physical addres It is converted to (Logical address To Physical addres
s translation;LTP)ができる。 s translation; LTP) can be. 具体的には、論理アドレス(LA)中の14ビット論理ブロックアドレスによりLTPb152-iを参照することで、図3に示すように、当該論理ブロックアドレスを対応するエントリに登録されている物理ブロックアドレスに変換する。 Specifically, by referring to the LTPb152-i by 14-bit logical block address in the logical address (LA), as shown in FIG. 3, the physical block address registered to the logical block address in the corresponding entry to convert to. そして、この物理ブロックアドレスの下位側に上記論理アドレス(LA)中の下位14ビット(セクタアドレスとセクタ内アドレスからなる14ビット)を連結することで、上記論理アドレス(LA)に対応する物理アドレス(PA)を取得する。 Then, by connecting the lower 14 bits in said logical address (LA) to the lower side of the physical block address (sector address and 14 bits consisting of a sector within the address), a physical address corresponding to the logical address (LA) to get the (PA).

【0042】次にLTPa15について述べる。 [0042] will now be described LTPa15. LTP LTP
a151は、複数のLTPb152-iの(開始位置の) a151 includes a plurality of LTPb152-i (starting position)
フラッシュメモリ15上の保存先を示す情報(保存位置情報)としての格納先頭物理アドレス(Physical Addre Storage head physical address as information indicating the storage location in the flash memory 15 (storage location information) (Physical ADDRe
ss;PA)が(LTPbポインタとして)、該当するi ss; PA) is (as LTPb pointer), the corresponding i
の値に対応付けて設定されるエントリ群からなる。 Made from the entry group to be set in association with values. このLTPa151のエントリの数は、LTPb152-iの個数が4の例では4である。 The number of entries in this LTPa151 in the example of the number of LTPb152-i is 4 is 4. したがって、LTPa15 Therefore, LTPa15
1のエントリは、上記14ビット論理ブロックアドレスの上位4ビット中の下位側の2ビットで参照(指定)可能である。 1 entry, see (specify) a 2-bit lower in the upper 4 bits of the 14-bit logical block address can be. 但し、フラッシュメモリ15の最大容量を2 However, 2 the maximum capacity of flash memory 15
56MBとし、LTPb領域142が2KBの本実施形態では、LTPb152-iの個数が最大16となる場合にも、フラッシュメモリ15の容量が64MBの場合と同様の手続が可能なように、上記14ビット論理ブロックアドレスの上位4ビットの値によりLTPa151のエントリを参照するようにしている。 And 56MB, in the present embodiment LTPb region 142 is 2KB, even when the number of LTPb152-i is maximum 16, as the capacity of the flash memory 15 is capable of the same procedure as in the case of 64MB, the 14-bit and to refer to the entry of LTPa151 by the upper 4 bits of the logical block address. このLTPa15 This LTPa15
1を用いることで、論理アドレス(LA)を物理アドレス(PA)に変換するのに必要なLTPb152-iの保存位置の情報を取得できる。 1 By using the can acquire information of the storage position of LTPb152-i necessary to convert a logical address (LA) into a physical address (PA).

【0043】フラッシュメモリ15の管理領域153の所定位置、例えば先頭には、フラッシュメモリ15内におけるLTPa151の先頭物理アドレスPAaがLT The predetermined position of the management area 153 of the flash memory 15, for example, at the beginning, starting physical address PAa of LTPa151 in the flash memory 15 is LT
Paポインタとして設定される。 It is set as Pa pointer.

【0044】次に、図1の構成のメモリカードにおける動作について、(1)立ち上げ時の処理と、(2)アクセス要求受け付け時処理とについて順次説明する。 Next, the operation in the memory card of the structure of FIG. 1, (1) and the processing at startup, (2) will be sequentially described with the access request acceptance time process.

【0045】(1)立ち上げ時の処理 まず、図1のメモリカードの立ち上げ時、例えばパワーオン時の処理について、図5のフローチャートを参照して説明する。 [0045] (1) when starting process, first, when starting the memory card in FIG. 1, for example, the processing at power-on will be described with reference to the flowchart of FIG.

【0046】制御部12内のマイクロプロセッサ121 The microprocessor 121 in the control unit 12
は、図1のメモリカードに例えばホストシステムの電源が供給されると、LTPa151及びLTPb152-i Is, when the power supply of, for example, the host system memory card of Figure 1 is supplied, LTPa151 and LTPb152-i
がフラッシュメモリ15上に作成・保存されているか否かを判定する(ステップS1)。 Is equal to or has been created and saved on the flash memory 15 (step S1). この判定処理は、フラッシュメモリ15の例えば先頭アドレスにデータが書かれているか否か(具体的には、オール“1”でないか否か、つまり消去状態にないか否か)を調べることにより行われる。 This determination processing, line by examining whether the data in the example the leading address of the flash memory 15 is written (specifically, whether or not all "1", i.e. whether or not the erased state) divide.

【0047】マイクロプロセッサ121は、LTPa1 The micro-processor 121, LTPa1
51及びLTPb152-iが作成・保存されていないと判定した場合には、LTPb152-iのエントリ数Aを決定する(ステップS2)。 51 and LTPb152-i is when it is determined not to be created and saved determines the number of entries A of LTPb152-i (step S2). このLTPb152-iのエントリ数Aは、例えば予め定められているLTPb領域142のサイズBと、LTPb152-iの1エントリのサイズCとから、A=B/Cにより決定される。 Number of entries A of this LTPb152-i has a size B of LTPb region 142 for example, predetermined, and a size C of 1 entries LTPb152-i, is determined by A = B / C. ここでは、B=2KB、C=2バイトであるものとすると、A Here, B = 2KB, if it is assumed that C = 2 bytes, A
=2KB/2バイト=1K=1,024となる。 = A 2KB / 2 bytes = 1K = 1,024.

【0048】次にマイクロプロセッサ121は、LTP [0048] Next, the microprocessor 121, LTP
b152-iの数Dを決定する(ステップS3)。 Determining the number D of B152-i (step S3). このL The L
TPb152-iの数D(=2 m )は、フラッシュメモリ15のブロック数EをLTPb152-iのエントリ数A TPb152-i the number of D (= 2 m), the number of entries A of LTPb152-i the number of blocks E in the flash memory 15
で除することにより、つまりD=E/Aにより求められる。 In by dividing, i.e. it is determined by D = E / A. また、フラッシュメモリ15のブロック数Eは、1 The block number E of the flash memory 15, 1
ブロックのセクタ数Fと1セクタのバイト数Gとから算出される1ブロックのサイズH(=F×G)と、フラッシュメモリ15の容量Iとから、E=I/H=I/(F The number of sectors blocks F and 1 block size of H that is calculated from the number of bytes G of one sector (= F × G), and a capacity I of the flash memory 15, E = I / H = I / (F
×G)により算出される。 × G) is calculated by. ここでは、1ブロックのセクタ数Fを32、1セクタのバイト数を512とすると、 Here, when the sector number F of one block and 512 bytes of 1/32, sectors,
1ブロックのサイズHは、32×512=16KBであり、したがってI=64MBのフラッシュメモリ15のブロック数Eは、E=I/H=64MB/16KB=4 Size H of one block, 32 × 512 = a 16KB, thus the number of blocks E in the flash memory 15 of the I = 64MB is, E = I / H = 64MB / 16KB = 4
K=4,096である。 K = is 4,096.

【0049】マイクロプロセッサ121は、LTPb1 The micro-processor 121, LTPb1
52-iの個数DとLTPb152-iのエントリ数Aとを決定すると、決定したエントリ数Aのエントリを有するLTPb152-iの枠組(フォーマット)を、決定した個数Dだけフラッシュメモリ15の管理領域153上に作成・保存する(ステップS4)。 52-i when determining the number of entries A number D and LTPb152-i of the LTPb152-i framework with entries of the determined entry number A (format) the management of the determined number D by the flash memory 15 area 153 create and save on (step S4). ここでは、A=1, Here, A = 1,
024、D=4であることから、図4に示すように、エントリ数が1,024の4つのLTPb152-0〜15 024, since D = a 4, as shown in FIG. 4, the number of entries of four 1,024 LTPb152-0~15
2-3の枠組が作成されて、フラッシュメモリ15の管理領域153に保存される。 2-3 framework is created and stored in the management area 153 of the flash memory 15. この時点において、LTPb At this point, LTPb
152-0〜152-3の各エントリには何も書き込まれていない。 Each entry of 152-0~152-3 not written anything. 、次にマイクロプロセッサ121は、作成・保存したD(=4)個のLTPb152-iのフラッシュメモリ15上の保存位置の情報(先頭物理アドレス)が登録されたエントリの群を持つLTPa151を作成して、フラッシュメモリ15の管理領域153に保存する(ステップS5)。 , Then the microprocessor 121 creates a LTPa151 with a group of entries created and saved D (= 4) number of LTPb152-i information storage location in the flash memory 15 of the (first physical address) is registered Te, it is stored in the management area 153 of the flash memory 15 (step S5). この際、マイクロプロセッサ121 At this time, the microprocessor 121
はLTPa151のフラッシュメモリ15上の保存位置の情報(先頭物理アドレスPAa)を、当該フラッシュメモリ15の例えば先頭位置に登録する。 Registering information on the storage location in the flash memory 15 of LTPa151 a (head physical address PAa), for example the head position of the flash memory 15. これにより、 As a result,
以後の立ち上げ時処理では、LTPa151及びLTP It is a start-up during the processing of the subsequent, LTPa151 and LTP
b152-iが作成・保存されていると判定される。 b152-i is determined to have been created and saved. また、マイクロプロセッサ121は上記ステップS5において、上記作成したLTPa151をRAM14のLT Further, the microprocessor 121 in step S5, the LTPa151 described above create a RAM 14 LT
Pa領域141に格納する。 Stored in Pa region 141. なお、LTPa151の作成を当該LTPa領域141上で行うならば、この格納動作は不要となる。 Incidentally, if performing creation of LTPa151 on the LTPa region 141, the storage operation is unnecessary.

【0050】次に、上記ステップS1で、LTPa15 Next, at step S1, LTPa15
1及びLTPb152-iが作成・保存されていると判定された場合の処理について説明する。 The process when the first and LTPb152-i is determined to have been created and saved will be described. この場合、マイクロプロセッサ121は、フラッシュメモリ15からRA RA In this case, the microprocessor 121 from the flash memory 15
M14のLTPa領域141にLTPa151を、同じくフラッシュメモリ15からRAM14のLTPb領域142にLTPb152-iの1つ(ここではLTPb1 M14 The LTPa151 to LTPa region 141, also one of LTPb152-i to LTPb region 142 from the flash memory 15 RAM 14 (here LTPb1
52-0〜152-3の1つ、例えばLTPb152-0) One of the 52-0~152-3, for example LTPb152-0)
を、それぞれコピーする(ステップS6)。 The copies respectively (Step S6). そしてマイクロプロセッサ121は、RAM14のLTPb領域1 The microprocessor 121, LTPb region 1 of the RAM14
42にコピーしたLTPb152-iを示す情報、つまりRAM14上にLTPb152-iが存在することを示す情報をレジスタ122に設定する(ステップS7)。 Information indicating LTPb152-i copied to 42, i.e. the information indicating that LTPb152-i exists on the RAM14 is set in the register 122 (step S7). 本実施形態において、レジスタ122は、フラッシュメモリ15の容量が最大の256MBの場合に生成・保存されるLTPb152-iの個数を考慮して、16テーブル数分の有効フラグV0〜V15が保持される構成を適用している。 In this embodiment, registers 122, taking into account the number of LTPb152-i capacity is generated and stored in the case of maximum 256MB of flash memory 15, 16 valid flag number table minutes V0~V15 is held It is to apply the configuration. したがって、RAM14のLTPb領域142 Therefore, LTPb area 142 of the RAM14
にコピーされたLTPb152-iに対応する有効フラグViのみをオンすることで、RAM14上に存在するL By turning on only the valid flag Vi corresponding to the copied LTPb152-i to, L present on RAM14
TPb152-iが識別可能となる。 TPb152-i is made possible identification. つまり本実施形態では、上記有効フラグViが、RAM14上に存在するL That in this embodiment, the valid flag Vi is present on RAM 14 L
TPb152-iを示す情報となる。 The information indicating the TPb152-i.

【0051】(2)アクセス要求受け付け時処理 次に、図1のメモリカードにおいて、ホストシステムからのフラッシュメモリ15に対するアクセス要求がホストインタフェース11で受け取られてマイクロプロセッサ121で受け付けられた場合の処理について、図6乃至図8のフローチャートを参照して説明する。 [0051] (2) the access request is accepted when processing Next, the memory card of FIG. 1, the process when the access request to the flash memory 15 from the host system is received by the microprocessor 121 is received by the host interface 11 It will be described with reference to the flowchart of FIGS. 6-8.

【0052】まず、ホストシステムから送られるアクセス要求には、書き込みまたは読み出しのいずれのアクセスであるかを示すコマンドと、論理アドレス空間上のアクセス対象領域の先頭位置を示す論理アドレス(LA) Firstly, the access request sent from the host system, the command indicating which one of the access write or read, a logical address indicating the head position of the access target area on the logical address space (LA)
と、当該領域のサイズとが含まれている。 When, it contains the size of the region.

【0053】マイクロプロセッサ121は、ホストシステムからのアクセス要求中の論理アドレスが、フラッシュメモリ15のデータ領域154に割り当てられている論理アドレス空間の範囲内であるか否かをチェックする(ステップS11)。 [0053] Microprocessor 121, the logical address in the access request from the host system checks whether it is within range of the logical address space allocated to the data area 154 in the flash memory 15 (step S11) .

【0054】もし、上記範囲外であるときは、マイクロプロセッサ121はアクセス違反としてホストシステムにエラーを通知する。 [0054] If, when it is outside the above range, the microprocessor 121 notifies an error to the host system as an access violation. これに対し、範囲内であるときは、マイクロプロセッサ121は、要求された論理アドレスに対応するLTPb152-iがRAM14上に存在するか否かを判定する(ステップS12)。 In contrast, when it is within range, the microprocessor 121, LTPb152-i corresponding to the requested logical address is determined whether present on RAM 14 (step S12). なお、このステップS12の前に、上記要求された論理アドレスとサイズとから、複数のブロックにまたがるアクセス要求であるか否かをチェックして、そうであればアクセス違反を返し、そうでない場合だけステップS12に進むようにするとよい。 Note that prior to this step S12, from the above requested logical address and the size, to check whether the access request across the plurality of blocks, returns an access violation if so, only if not may way the process proceeds to step S12. この他、複数のブロックにまたがるアクセス要求の場合に、当該アクセス要求を各ブロック毎のアクセス要求に変換し、内部的に複数のアクセス要求として処理するようにしてもよい。 In addition, when the access request across a plurality of blocks, and converts the access request into an access request for each block may be processed internally as multiple access requests.

【0055】ここで、上記ステップS12での判定方法について述べる。 [0055] Herein, an determination method in step S12. まずマイクロプロセッサ121は、要求された論理アドレス中の前記14ビット論理ブロックアドレスの上位4ビットの値iで指定される、レジスタ122中の有効フラグViを参照する。 First the microprocessor 121 is designated by the requested upper four bits of the value i of the 14-bit logical block address in the logical address, referring to the valid flag Vi in the register 122. そしてマイクロプロセッサ121は、参照した有効フラグViがオン状態にあるか否かにより、要求された論理アドレスに対応するLTPb152-iがRAM14上に存在するか否かを判定する。 The microprocessor 121, depending on whether the valid flag Vi referenced is in the ON state, LTPb152-i corresponding to the requested logical address is determined whether present on RAM 14. なお、14ビット論理ブロックアドレスの上位4ビットの値iにより対応する有効フラグViを選択するセレクタを用意し、このセレクタの出力の論理状態に応じて、上記の判定を行うようにしてもよい。 Incidentally, prepared selector for selecting valid flag Vi corresponding by the upper 4 bits of the value i of 14-bit logical block address in response to the logic state of the output of the selector, it may be carried out determination of the.

【0056】さて、要求された論理アドレスに対応するLTPb152-iがRAM14上に存在しないと判定された場合、マイクロプロセッサ121はフラッシュメモリ15からRAM14のLTPb領域142に当該LT [0056] Now, if LTPb152-i corresponding to the requested logical address is determined not to exist on the RAM 14, the microprocessor 121 in LTPb region 142 of the RAM 14 from the flash memory 15 LT
Pb152-iをコピーする(ステップS13)。 To copy the Pb152-i (step S13). このL The L
TPb152-iのフラッシュメモリ15上の保存位置の情報(物理アドレス)は、上記論理アドレス中の14ビット論理ブロックアドレスの上位4ビットの値iにより、RAM14のLTPa領域141上のLTPa15 TPb152-i information storage location in the flash memory 15 of the (physical address), the upper 4 bits of the value i of 14-bit logical block address in the logical address, LTPa15 on LTPa region 141 of the RAM14
1の対応エントリを参照することで取得できる。 It can be obtained by reference to one correspondence entry.

【0057】そしてマイクロプロセッサ121は、上記論理アドレス中の14ビット論理ブロックアドレスの上位4ビットの値iで指定される、レジスタ122中の有効フラグViをオンする(ステップS14)。 [0057] The microprocessor 121 is designated by the upper 4 bits of the value i of 14-bit logical block address in the logical address, turns on the valid flag Vi in the register 122 (step S14). このとき、既にオン状態にある別の有効フラグが存在するときは、その有効フラグをオフする。 At this time, when a different valid flag is already ON state exists, off the valid flag.

【0058】マイクロプロセッサ121は、要求された論理アドレスに対応するLTPb152-iがRAM14 [0058] Microprocessor 121, LTPb152-i corresponding to the requested logical address RAM14
上に存在しないと判定された場合には上記ステップS1 Step S1 if it is determined not to exist in the above
3,S14の後に、存在すると判定された場合にはそのまま、ステップS15に進み、LTPb領域142上のLTPb152-iを利用して、要求された論理アドレスを物理アドレスに変換するアドレス変換処理を行う。 3, after S14, it is when it is determined to exist, processing proceeds to step S15, by using the LTPb152-i on LTPb region 142, performs address conversion processing for converting a logical address into a physical address requested .

【0059】以下、ステップS15のアドレス変換処理の詳細を、図8のフローチャートを参照して説明する。 [0059] Hereinafter, the details of the address conversion processing in step S15, will be described with reference to the flowchart of FIG.
まずマイクロプロセッサ121は、要求された論理アドレス中の14ビット論理ブロックアドレスにより、RA Microprocessor 121 first, the 14-bit logical block address in the requested logical address, RA
M14のLTPb領域142上に置かれているLTPb M14 LTPb being placed on the LTPb region 142 of the
152-iの対応エントリを参照する(ステップS3 152-i refers to the corresponding entry (step S3
1)。 1).

【0060】次にマイクロプロセッサ121は、参照したエントリにデータが書かれているか否か(消去状態であるオール“1”であるか)により、14ビット論理ブロックアドレスで指定されるブロックの物理アドレス(PA)が設定されているか否かを判定する(ステップS32)。 [0060] Then the microprocessor 121, depending on whether the data reference entry is written (whether it is in the erased state all "1"), the physical address of the block designated by 14-bit logical block address It determines whether (PA) is set (step S32). 本実施形態において、LTPb152-iのエントリに実際に登録されるのは、物理アドレスの下位1 In this embodiment, what it is actually registered in the entry of LTPb152-i, the lower one of the physical address
4ビットを除く物理ブロックアドレスである。 A physical block address except 4 bits. しかし、 But,
物理ブロックアドレスの下位側に全ビットが“0”の1 1 of the physical block all the bits to the lower side of the address is "0"
4ビットのデータ、つまり14ビットのオール“0”データを連結すれば、該当するブロックの先頭物理アドレスを示すことから、当該物理アドレスが登録されているのと実質的には同じである。 4-bit data, that is, if connected to 14 bits of all "0" data, since it indicates the head physical address of the corresponding block is substantially identical to the of the physical address is registered.

【0061】マイクロプロセッサ121は、参照エントリに物理アドレス(物理ブロックアドレス)が設定されていない場合、フラッシュメモリ15のデータ領域15 [0061] Microprocessor 121, if the physical address in the reference entry (physical block address) is not set, the data area 15 of the flash memory 15
4の中から空き領域、つまりブロック内の各セクタの冗長部に論理ブロックアドレスが書かれてない空きブロックを1つ確保し、当該空きブロックの各セクタの冗長部に、上記要求された論理アドレス中の論理ブロックアドレスを書き込む(ステップS33)。 Free space from four, i.e. the free blocks logical block address in the redundant portion of each sector is not written in the block and secured one to the redundant part of each sector of the free block, the requested logical address writing the logical block address in (step S33). つまり、確保した空きブロックに、要求された論理アドレス中の論理ブロックアドレスを割り当てる。 That is, the empty block secured, assigns required logical block address in the logical address.

【0062】次にマイクロプロセッサ121は、RAM [0062] Next, the microprocessor 121, RAM
14のLTPb領域142上に置かれているLTPb1 Rests on LTPb region 142 of 14 LTPb1
52-iの上記参照エントリと、フラッシュメモリ15に保存されている複数のLTPbのうちのLTPb152 52-i and the reference entry, of the plurality of LTPb stored in the flash memory 15 LTPb152
-iの対応エントリ(要求された論理アドレス中の14ビット論理ブロックアドレスにより指定されるエントリ) -i corresponding entry (entry specified by 14-bit logical block address in the requested logical address)
とに、上記確保した(論理ブロックアドレスの割り当てを行った)ブロックの先頭物理アドレス(中の14ビット物理ブロックアドレス)を書き込む(ステップS3 DOO, the write described above ensured (were assigned logical block addresses) top physical address of the block (14-bit physical block address of the medium) (step S3
4)。 4).

【0063】マイクロプロセッサ121は、上記参照したエントリに物理アドレス(物理ブロックアドレス)が設定されている場合には、当該物理アドレス(物理ブロックアドレス)を、設定されていない場合には、ステップS34で新たに書き込んだ物理アドレス(物理ブロックアドレス)を取得する(ステップS35)。 [0063] Microprocessor 121, in the case where the physical entry referenced above address (physical block address) is set, the physical address (physical block addresses), if it is not set, at step S34 to obtain a new written physical addresses (physical block address) (step S35). 本実施形態のように、物理ブロックアドレスが取得される構成では、当該物理ブロックアドレスの下位側に、上記要求された論理アドレスの下位14ビット(つまり、5ビットのセクタアドレスと9ビットのセクタ内アドレスとからなる14ビット)を連結することで、目的の物理アドレスが得られる。 As in the present embodiment, in the configuration in which the physical block address is obtained, the lower side of the physical block addresses, the requested lower 14 bits of the logical address (i.e., the sector address of 5 bits and 9 bits in the sector by concatenating 14 bits) consisting of an address, the physical address of the target is obtained. また、下位14ビットがオール“0”の物理アドレスが取得される構成を適用する場合には、当該物理アドレスに上記要求された論理アドレスの下位1 Further, in the case of applying the configuration of the lower 14 bits are acquired physical address of all "0", the lower one of the requested logical address into the physical address
4ビットを加算することでも、目的の物理アドレスが得られる。 Also by adding the 4 bits, the physical address of the target is obtained. 以上により、ステップS15のアドレス変換処理は終了となる。 By the above, the address conversion processing in step S15 is terminated.

【0064】さてマイクロプロセッサ121は、ステップS15のアドレス変換終了処理で、要求された論理アドレス(LA)に対応するフラッシュメモリ15の物理アドレス(PA)を取得すると、当該物理アドレス(P [0064] Now the microprocessor 121, in the address translation termination process in step S15, acquires the requested physical address of the flash memory 15 corresponding to the logical address (LA) (PA), the physical address (P
A)を用いてフラッシュメモリ15をアクセスし、当該物理アドレス(PA)で指定される位置から始まる要求されたサイズ分の領域を対象とする、要求された書き込みまたは読み出しを行う(ステップS16)。 Accesses the flash memory 15 with A), a target required region size fraction were starting from the position specified by the physical address (PA), performs the requested read or write (Step S16). ここで、 here,
読み出しアクセス時には、読み出したデータがホストインタフェース11を介してホストシステムに転送される。 During read access, the read data is transferred to the host system via the host interface 11.

【0065】次にマイクロプロセッサ121は、書き込みまたは読み出しのいずれのアクセスであるかをチェックし(ステップS17)、読み出しアクセスの場合であれば、一連のアクセス要求受け付け時処理を終了する。 [0065] Then the microprocessor 121 checks whether it is access write or read (step S17), in the case of a read access, to end a series of access request acceptance time process.

【0066】これに対し、書き込みアクセスの場合には、マイクロプロセッサ121は書き込みエラーの有無を判定する(ステップS18)。 [0066] In contrast, in the case of write access, the microprocessor 121 determines whether the write error (step S18). この判定は、書き込んだデータを読み出し、その読み出したデータと元の書き込みデータとを比較することで行われ、比較結果が不一致を示している場合に書き込みエラーが判定される。 This decision reads the written data is performed by comparing the read data with the original write data, a write error is determined when the comparison result indicates a mismatch.

【0067】マイクロプロセッサ121は、書き込みエラーがない場合には、一連のアクセス要求受け付け時処理を終了する。 [0067] Microprocessor 121, if there is no write error, and ends the series of access request acceptance time process. これに対し、書き込みエラーがある場合には、マイクロプロセッサ121は、書き込みエラーが発生したセクタを含むブロック全体が欠陥であるものとして、つまりブロックエラーであるものとして、ブロック全体を他の空きブロックに代替するための処理を次のように行う。 In contrast, when there is a write error, the microprocessor 121, as the entire block including the sector in which write error occurs is defective, that is as a block error, the entire block to another empty block It performs processing for alternatively be as follows.

【0068】まずマイクロプロセッサ121は、フラッシュメモリ15のフラッシュメモリ15から代替先のブロックとして空きブロックを1つ確保し、当該空きブロックの各セクタの冗長部に、上記要求された論理アドレス中の論理ブロックアドレスを書き込む、前記ステップS33と同様の処理を行う(ステップS19)。 [0068] First the microprocessor 121 secures one free block as a block of alternative destination from the flash memory 15 of the flash memory 15, the redundant portion of each sector of the free block, the logic in the logical addresses the request writing the block address, the same processing as the step S33 (step S19).

【0069】次にマイクロプロセッサ121は、RAM [0069] Next, the microprocessor 121, RAM
14のLTPb領域142上に置かれているLTPb1 Rests on LTPb region 142 of 14 LTPb1
52-iと、フラッシュメモリ15に保存されている複数のLTPbのうちのLTPb152-iとにおける該当する両エントリ、即ち要求された論理アドレス中の14ビット論理ブロックアドレスにより指定される両エントリの内容を、上記確保した(論理ブロックアドレスの割り当てを行った)代替先ブロックの先頭物理アドレス(中の14ビット物理ブロックアドレス)に更新する(ステップS20)。 52-i and both entries, i.e. the contents of both the entry specified by the requested 14-bit logical block address in the logical address corresponding in the LTPb152-i among the plurality of LTPb stored in the flash memory 15 the updates to the above allocated (was assigned logical block addresses) the start physical address of the replacement-destination block (14-bit physical block address of the medium) (step S20).

【0070】次にマイクロプロセッサ121は、ブロックエラーと判定された旧ブロックのデータを、代替先ブロックにコピーする(ステップS21)。 [0070] Then the microprocessor 121, the data of the old block is determined as a block error is copied to the alternate destination block (step S21). そしてマイクロプロセッサ121は、上記ステップS20で更新した物理ブロックアドレスから取得される物理アドレス(P The microprocessor 121, a physical address (P acquired from the physical block address updated at the step S20
A)を用いて、フラッシュメモリ15を再アクセスし、 By using the A), and re-access the flash memory 15,
当該物理アドレス(PA)で指定される位置から始まる要求されたサイズ分の領域を対象とする要求された書き込みを行う(ステップS22)。 Performing requested write directed to the required area of ​​the size of which starts from the position specified by the physical address (PA) (step S22).

【0071】もし、この再アクセスにより書き込みが正常に行われたならば、一連のアクセス要求受け付け時処理は終了となる。 [0071] If the writing by this re-access has been performed normally, when a series of access request acceptance processing is terminated. これに対し、再び書き込みエラーとなったなら、上記ステップS19以降のブロック代替処理と、代替先ブロックを対象とする再書き込み処理とが行われる。 In contrast, if became again write error, the block replacement process of the step S19 and later, the re-writing process directed to the alternative destination block. 以上の処理が所定回数繰り返されても、書き込みが正常に行われない場合には、エラー終了となる。 Also the above processing is repeated a predetermined number of times, when a write is not successful, an error termination.

【0072】なお、前記実施形態では、LTPb152 [0072] In the above embodiment, LTPb152
-iは初期状態において枠組だけが作成されるものとして説明したが、最初からエントリ内容が登録されたLTP -i has been described as only a framework in the initial state is created, the entry contents from the beginning has been registered LTP
b152-iが作成される構成であっても構わない。 b152-i is not may be configured to be created.

【0073】 [0073]

【発明の効果】以上詳述したように本発明によれば、論理アドレスを物理アドレスに変換するためのアドレス変換テーブルが複数のアドレス変換テーブルに分割されて書き換え可能不揮発性メモリ上に保存される一方、そのうちの1つだけが揮発性メモリ上のアドレス変換テーブル領域に置かれてアドレス変換に用いられる構成としたので、書き換え可能不揮発性メモリの記憶容量が増加しても揮発性メモリの容量が増加するのを抑えることができる。 According to the present invention as described in detail above, is stored in the rewritable non-volatile memory address conversion table for converting a logical address into a physical address is divided into a plurality of address translation table on the other hand, since a structure in which only one of them is used placed in the address conversion table area in the volatile memory to the address conversion, the capacity of the volatile memory is also the storage capacity is increased in the rewritable nonvolatile memory it can be suppressed to increase.

【0074】また、本発明によれば、書き換え可能不揮発性メモリをアクセスするために与えられた論理アドレスに対応するアドレス変換テーブルが揮発性メモリ上に存在しないテーブルミスの場合に、当該アドレス変換テーブルを書き換え可能不揮発性メモリから揮発性メモリにコピーしてアドレス変換に供するようにしたので、書き換え可能不揮発性メモリの記憶容量が増加しても揮発性メモリの容量が増加するのを抑えながら、テーブルミス時のペナルティを最小限に抑えてリアルタイム用途に対応することができる。 Further, according to the present invention, when a table miss the address conversion table corresponding to the logical address given to access the rewritable nonvolatile memory is not present on the volatile memory, the address conversion table since so subjected to copy the address conversion in the volatile memory from the rewritable non-volatile memory, even if increased storage capacity of the rewritable non-volatile memory while suppressing the capacity of the volatile memory is increased, the table It may correspond to real-time applications with minimal penalty upon mistake.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施形態に係るメモリカードの全体構成を示すブロック図。 Block diagram illustrating the overall configuration of a memory card according to an embodiment of the present invention; FIG.

【図2】図1中のフラッシュメモリ15の管理単位としてのブロックを説明するための図。 Figure 2 is a diagram for explaining the block as the management unit of the flash memory 15 in FIG.

【図3】同実施形態で適用される論理アドレスと物理アドレスとの対応関係を説明するための図。 Diagram for explaining the relationship between the logical address and the physical address [3] is applied in the embodiment.

【図4】同実施形態で適用されるLTPa151及びL [4] applied in the embodiment LTPa151 and L
TPb152-iを説明するための図。 Diagram for explaining the TPb152-i.

【図5】同実施形態における立ち上げ時処理を説明するためのフローチャート。 Flowchart for Figure 5 illustrating the start-up processing in the same embodiment.

【図6】同実施形態におけるアクセス要求受け付け時処理を説明するためのフローチャートの一部を示す図。 6 shows a portion of a flow chart for explaining an access request reception time process in the same embodiment.

【図7】同実施形態におけるアクセス要求受け付け時処理を説明するためのフローチャートの残りを示す図。 7 is a diagram showing a remaining flowchart for explaining an access request reception time process in the same embodiment.

【図8】図6中のステップS15のアドレス変換処理の詳細な手順を説明するためのフローチャート。 [8] The detailed procedure flowchart for explaining the address translation process in step S15 in FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

12…制御部 13…ROM 14…RAM(揮発性メモリ) 15…フラッシュメモリ(書き換え可能不揮発性メモリ) 121…マイクロプロセッサ(MPU、アドレス変換手段、ヒット/ミスヒット判定手段、コピー手段、物理アドレス登録手段、ブロック代替手段、テーブル作成判定手段、テーブル作成手段) 122…レジスタ(REG、参照用テーブル指定手段) 141…LTPa領域(ポインタテーブル領域) 142…LTPb領域(アドレス変換テーブル領域) 151…LTPa(ポインタテーブル) 152-0〜152-3,152-i…LTPb(アドレス変換テーブル) 153…管理領域 154…データ領域 12 ... controller 13 ... ROM 14 ... RAM (volatile memory) 15 ... flash memory (rewritable nonvolatile memory) 121 ... microprocessor (MPU, the address conversion unit, the hit / miss judging means, copying means, physical address register means, block alternative tabulation determining means tabulation means) 122 ... register (REG, look-up table specifying means) 141 ... LTPA region (pointer table area) 142 ... LTPb area (address conversion table area) 151 ... LTPA ( pointer table) 152-0~152-3,152-i ... LTPb (address conversion table) 153 ... management area 154 ... data area

Claims (11)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 書き換え可能な不揮発性メモリを搭載したメモリカードにおいて、 前記書き換え可能不揮発性メモリをアクセスするために与えられる論理アドレスを物理アドレスに変換するのに用いられる、それぞれ異なる論理アドレス範囲に対応付けられた複数のアドレス変換テーブルであって、前記書き換え可能不揮発性メモリに保存される複数のアドレス変換テーブルと、 前記書き換え可能不揮発性メモリ上の前記複数のアドレス変換テーブルの1つを格納するためのアドレス変換テーブル領域が確保される揮発性メモリと、 前記書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合、前記揮発性メモリ上の前記アドレス変換テーブルを利用して当該論理アドレスを物理アドレスに変換するアドレス変換手 1. A memory card with a rewritable non-volatile memory, used to convert a logical address given in order to access the rewritable nonvolatile memory into a physical address, in different logical address ranges respectively a plurality of address translation tables associated stores a plurality of address translation table stored in the rewritable nonvolatile memory, one of the plurality of address translation table in the rewritable non-volatile memory a volatile memory address conversion table area is secured for, when a logical address for accessing the rewritable nonvolatile memory is provided, the logical using the address translation table in the volatile memory address translation hand to convert the address into a physical address 段とを具備することを特徴とするメモリカード。 Memory card characterized by comprising a stage.
  2. 【請求項2】 前記書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合、当該論理アドレスが属する論理アドレス範囲に対応する前記アドレス変換テーブルが前記揮発性メモリ上に存在するか否かを判定するヒット/ミスヒット判定手段と、 前記ヒット/ミスヒット判定手段により前記対応するアドレス変換テーブルが前記揮発性メモリ上に存在しないと判定された場合、当該アドレス変換テーブルを前記書き換え可能不揮発性メモリから前記揮発性メモリ上の前記アドレス変換テーブル領域にコピーするコピー手段とを更に具備することを特徴とする請求項1記載のメモリカード。 Wherein if the logical address for accessing the rewritable nonvolatile memory is given, whether the address translation table corresponding to the logical address range to which the logical address belongs is present on the volatile memory and the hit / miss determining means for determining whether, when the corresponding address conversion table by the hit / miss determining means is determined not to exist on the volatile memory, the address translation table the rewritable nonvolatile memory card according to claim 1, wherein the sexual memory characterized by further comprising a copying means for copying the address translation table region on the volatile memory.
  3. 【請求項3】 前記複数のアドレス変換テーブルがそれぞれ保存されている前記書き換え可能不揮発性メモリ上の保存位置情報を、当該アドレス変換テーブルに固有の論理アドレス範囲に対応付けて登録したポインタテーブルを更に具備し、 前記コピー手段は、前記ヒット/ミスヒット判定手段により前記対応するアドレス変換テーブルが前記揮発性メモリ上に存在しないと判定された場合、前記ポインタテーブルを参照して対応する保存位置情報を取得し、当該保存位置情報の示す前記書き換え可能不揮発性メモリ上の前記アドレス変換テーブルを前記揮発性メモリ上の前記アドレス変換テーブル領域にコピーすることを特徴とする請求項2記載のメモリカード。 3. A storage position information on the rewritable nonvolatile memory, wherein the plurality of address translation table are stored respectively, further the pointer table registered in association with the unique logical address range in the address translation table comprising the copying means, if said corresponding address conversion table by the hit / miss determining means is determined not to exist on the volatile memory, the storage position information corresponding to reference the pointer table acquired, the memory card of claim 2, wherein the copying the address translation table in the rewritable nonvolatile memory indicated by the stored position information to the address translation table region on the volatile memory.
  4. 【請求項4】 前記複数のアドレス変換テーブルのいずれが前記揮発性メモリに格納されているかを指定するための参照用テーブル指定手段を更に具備し、 前記ヒット/ミスヒット判定手段は、前記与えられた論理アドレスが属する論理アドレス範囲に対応する前記アドレス変換テーブルが前記揮発性メモリ上に存在するか否かを前記参照用テーブル指定手段の指定内容に基づいて判定することを特徴とする請求項2記載のメモリカード。 Wherein further comprising a lookup table specifying means for specifying which of the plurality of address translation table stored in the volatile memory, the hit / miss determining means, given the claims 2, wherein the address conversion table logical address corresponding to the logical address range belongs and judging on the basis of whether or not present on the volatile memory to the specified contents of the lookup table specifying means memory card described.
  5. 【請求項5】 固有の論理ブロックアドレスが割り当てられる複数のブロックからなる書き換え可能な不揮発性メモリを搭載したメモリカードにおいて、 論理アドレス中の論理ブロックアドレスにより指定可能な、当該論理ブロックアドレスが割り当てられるブロックの前記書き換え可能不揮発性メモリの物理アドレスが登録されるエントリの群を有する複数のアドレス変換テーブルであって、前記論理ブロックアドレスの所定フィールドの内容が共通のブロック群を単位に用意されて前記書き換え可能不揮発性メモリに保存される複数のアドレス変換テーブルと、 前記書き換え可能不揮発性メモリ上の前記複数のアドレス変換テーブルの1つを格納するためのアドレス変換テーブル領域が確保される揮発性メモリと、 前記書き換え可能不揮 5. A unique logical block address consisting of a plurality of blocks are allocated rewritable memory card using the non-volatile memory, which can be specified by a logical block address in the logical address, the logical block address is allocated a plurality of address translation table having a group of entries the physical address of the rewritable non-volatile memory block is registered, the contents of predetermined fields of the logical block address is provided in common blocks in the unit a plurality of address translation table stored in the rewritable nonvolatile memory, and the rewritable volatile memory address conversion table area for storing one of the plurality of address translation table in the nonvolatile memory is ensured , the rewritable Fu揮 発性メモリをアクセスするための論理アドレスが与えられた場合、当該論理アドレスの前記所定フィールドに対応する前記アドレス変換テーブルが前記揮発性メモリ上に存在するか否かを判定するヒット/ミスヒット判定手段と、 前記ヒット/ミスヒット判定手段により前記対応するアドレス変換テーブルが前記揮発性メモリ上に存在しないと判定された場合、当該アドレス変換テーブルを前記書き換え可能不揮発性メモリから前記揮発性メモリ上の前記アドレス変換テーブル領域にコピーするコピー手段と、 前記ヒット/ミスヒット判定手段により前記対応するアドレス変換テーブルが前記揮発性メモリ上に存在すると判定された場合にはそのまま、存在しないと判定された場合には当該アドレス変換テーブルが前記コピー手段により前 If the logical address for accessing the nonvolatile memory is given, the logical address the determined hit / miss determination the address conversion table corresponding to a predetermined field whether present on the volatile memory means and, if the corresponding address conversion table by the hit / miss determining means is determined not to exist on the volatile memory, the address conversion table from the rewritable non-volatile memory on the volatile memory and copying means for copying the address conversion table area, as it is when the corresponding address conversion table by the hit / miss determining means is determined to exist on the volatile memory, if it is determined that there is no before by the copying means the address conversion table in 揮発性メモリにコピーされるのを待って、前記与えられた論理アドレス中の論理ブロックアドレスにより当該揮発性メモリ上の前記アドレス変換テーブルの対応するエントリを参照することで、前記与えられた論理アドレスを対応する物理アドレスに変換するアドレス変換手段とを具備することを特徴とするメモリカード。 Waiting to be copied in the volatile memory, corresponding by referring to the entry, the logical address said given of the address translation table in the volatile memory by the logical block address in the logical address the given memory card characterized by comprising a corresponding physical address address conversion means for converting the.
  6. 【請求項6】 前記アドレス変換手段により参照された前記アドレス変換テーブルのエントリに前記物理アドレスが登録されていない場合、前記書き換え可能不揮発性メモリ上の空きブロックを捜して当該ブロックに前記与えられた論理アドレス中の論理ブロックアドレスを割り当てて、当該ブロックの物理アドレスを、前記参照エントリと、前記書き換え可能不揮発性メモリ上の対応する前記アドレス変換テーブルのエントリとに書き込む物理アドレス登録手段を更に具備することを特徴とする請求項5記載のメモリカード。 6. When the physical address in the entry of the address conversion table referenced by said address translation means is not registered, given the in the block in search of free blocks on the rewritable nonvolatile memory assigning a logical block address in the logical address, the physical address of the block, further comprising a physical address registering means for writing and the reference entry, to the entry of the address translation table corresponding on the rewritable nonvolatile memory memory card according to claim 5, wherein a.
  7. 【請求項7】 前記アドレス変換手段により変換された物理アドレスを用いて前記書き換え可能不揮発性メモリに対する書き込みを行った結果ブロックエラーが発生した場合、前記書き換え可能不揮発性メモリ上の空きブロックを捜して当該ブロックに前記与えられた論理アドレス中の論理ブロックアドレスを割り当てて、当該ブロックの物理アドレスで、前記参照エントリと、前記書き換え可能不揮発性メモリ上の対応する前記アドレス変換テーブルのエントリを更新するブロック代替手段を更に具備することを特徴とする請求項5記載のメモリカード。 7. If the result block error has been written with respect to the rewritable non-volatile memory using the converted physical address by the address conversion means is generated, searching a free blocks on the rewritable nonvolatile memory assigning a logical block address in the logical address given above in the block, the physical address of the block, the block to be updated and the reference entry, the entry of the address translation table corresponding on the rewritable nonvolatile memory memory card according to claim 5, further comprising a alternative.
  8. 【請求項8】 立ち上げ時に、前記書き換え可能不揮発性メモリに前記アドレス変換テーブルが作成・保存されているか否かを判定するテーブル作成判定手段を更に具備し、 前記コピー手段は、前記テーブル作成判定手段により前記複数のアドレス変換テーブルが前記書き換え可能不揮発性メモリに作成・保存されていると判定された場合、 8. A time of start-up, the rewritable nonvolatile further comprising a table generation judging means for determining whether or not the memory on the address conversion table is created and saved, the copying means, the table creation determination If the plurality of address translation table is determined to have been created and stored in the rewritable non-volatile memory by means,
    当該複数のアドレス変換テーブルの1つを前記揮発性メモリ上の前記アドレス変換テーブル領域にコピーすることを特徴とする請求項5記載のメモリカード。 Memory card according to claim 5, wherein copying the one of the plurality of address translation table in the address conversion table area on the volatile memory.
  9. 【請求項9】 前記テーブル作成判定手段により前記複数のアドレス変換テーブルが前記書き換え可能不揮発性メモリに作成・保存されていないと判定された場合、前記複数のアドレス変換テーブルの枠組と、前記ポインタテーブルとを作成して前記書き換え可能不揮発性メモリに保存することを特徴とするテーブル作成手段を更に具備することを特徴とする請求項8記載のメモリカード。 9. When the plurality of address translation table is determined not to be created and stored in the rewritable non-volatile memory by the table creation determination means, and the framework of the plurality of address translation table, the pointer table memory card according to claim 8, wherein the further comprising a table generation means, characterized in that the stored bets in the rewritable non-volatile memory to create a.
  10. 【請求項10】 書き換え可能な不揮発性メモリを搭載したメモリカードに適用されるアドレス変換方法において、 前記書き換え可能不揮発性メモリをアクセスするために与えられる論理アドレスを物理アドレスに変換するのに用いられる複数のアドレス変換テーブルであって、それぞれ異なる論理アドレス範囲に対応付けられた複数のアドレス変換テーブルを前記書き換え可能不揮発性メモリに保存する一方、当該アドレス変換テーブルの1つを揮発性メモリ上に確保したアドレス変換テーブル領域に格納し、 前記書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合、前記揮発性メモリ上の前記アドレス変換テーブルを利用して当該論理アドレスを物理アドレスに変換することを特徴とするアドレス変換方法 10. Address translation method applied to a memory card with a rewritable non-volatile memory, used to convert a logical address given in order to access the rewritable nonvolatile memory into a physical address a plurality of address translation table, while storing a plurality of address translation tables associated with different logical address range to each of the rewritable non-volatile memory, ensuring one of the address translation table in the volatile memory and stored in the address conversion table area, the rewritable when a logical address for accessing the nonvolatile memory is given, converts the logical address by using the address translation table in the volatile memory into a physical address address conversion method characterized by
  11. 【請求項11】 固有の論理アドレスが割り当てられる複数のブロックからなる書き換え可能な不揮発性メモリを搭載したメモリカードに適用されるアドレス変換方法において、 論理アドレス中の論理ブロックアドレスにより指定可能な、当該論理ブロックアドレスが割り当てられるブロックの前記書き換え可能不揮発性メモリの物理アドレスが登録されるエントリの群を有するアドレス変換テーブルを、前記論理ブロックアドレスの所定フィールドの内容が共通のブロック群を単位に用意して、前記書き換え可能不揮発性メモリに保存する一方、当該アドレス変換テーブルの1つを揮発性メモリ上に確保したアドレス変換テーブル領域に格納し、 前記書き換え可能不揮発性メモリをアクセスするための論理アドレスが与えられた場合に、当 11. The address conversion method applied to a unique memory card logical address equipped with a rewritable non-volatile memory comprising a plurality of blocks are assigned, can be specified by a logical block address in the logical address, the an address conversion table having a group of entries the physical address of the rewritable nonvolatile memory of a block to which the logical block addresses are allocated is registered, the contents of predetermined fields of the logical block address is prepared common blocks in the unit Te, while preserving the rewritable nonvolatile memory, a logical address for storing the one of the address translation table in the address conversion table area secured in the volatile memory, accessing the rewritable nonvolatile memory when given, those 論理アドレスの前記所定フィールドに対応する前記アドレス変換テーブルが前記揮発性メモリ上に存在するか否かを判定し、 前記対応するアドレス変換テーブルが前記揮発性メモリ上に存在しないと判定した場合、当該アドレス変換テーブルを前記書き換え可能不揮発性メモリから前記揮発性メモリ上の前記アドレス変換テーブル領域にコピーし、 前記対応するアドレス変換テーブルが前記揮発性メモリ上に存在すると判定した場合にはそのまま、存在しないと判定した場合には当該アドレス変換テーブルを前記揮発性メモリにコピーした後に、前記与えられた論理アドレス中の論理ブロックアドレスにより当該揮発性メモリ上の前記アドレス変換テーブルの対応するエントリを参照することで、前記与えられた論理アドレスを対応する物 If the address conversion table corresponding to the predetermined field of the logical address is the determining whether present on the volatile memory, the corresponding address conversion table is determined not to exist on the volatile memory, the copy the address conversion table from the rewritable non-volatile memory in the address translation table region on the volatile memory, wherein when a corresponding address conversion table is determined to be present on the volatile memory is intact, no the address conversion table after copying in the volatile memory, the reference to the corresponding entry of the address translation table in the volatile memory by the logical block address in the logical address said given when it is determined that in the corresponding ones of the logical address which the given 理アドレスに変換することを特徴とするアドレス変換方法。 Address conversion method characterized by converting the physical address.
JP32131099A 1999-11-11 1999-11-11 Memory card and address converting method to be applied to it Pending JP2001142774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32131099A JP2001142774A (en) 1999-11-11 1999-11-11 Memory card and address converting method to be applied to it

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32131099A JP2001142774A (en) 1999-11-11 1999-11-11 Memory card and address converting method to be applied to it
US09/708,423 US6377500B1 (en) 1999-11-11 2000-11-09 Memory system with a non-volatile memory, having address translating function

Publications (1)

Publication Number Publication Date
JP2001142774A true JP2001142774A (en) 2001-05-25

Family

ID=18131166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32131099A Pending JP2001142774A (en) 1999-11-11 1999-11-11 Memory card and address converting method to be applied to it

Country Status (1)

Country Link
JP (1) JP2001142774A (en)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056432A1 (en) * 2001-12-25 2003-07-10 Sony Corporation Memory device and recording/reproducing apparatus using the same
US6646917B1 (en) 2002-10-10 2003-11-11 Mitsubishi Denki Kabushiki Kaisha Storage device managing nonvolatile memory by converting logical address to physical address of nonvolatile memory
JP2005092678A (en) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd Semiconductor memory card and method for deleting data in nonvolatile memory
US6901499B2 (en) * 2002-02-27 2005-05-31 Microsoft Corp. System and method for tracking data stored in a flash memory device
JP2006011533A (en) * 2004-06-22 2006-01-12 Toshiba Corp Memory card, semiconductor device, and control method of semiconductor memory
US7076599B2 (en) 2002-02-27 2006-07-11 Microsoft Corporation Transactional file system for flash memory
US7082512B2 (en) 2002-11-21 2006-07-25 Microsoft Corporation Dynamic data structures for tracking file system free space in a flash memory device
US7085879B2 (en) 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
JP2006221627A (en) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd Adaptive flash memory control device adopting a plurality of mapping techniques, and flash memory system including the same
JP2006523882A (en) 2003-04-14 2006-10-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. Format mapping method for universal drive device
WO2006126445A1 (en) * 2005-05-23 2006-11-30 Matsushita Electric Industrial Co., Ltd. Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method
WO2007033614A1 (en) * 2005-09-25 2007-03-29 Netac Technology Co., Ltd. Data management method in flash memory medium
JP2007519996A (en) * 2003-12-30 2007-07-19 サンディスク コーポレイション Nonvolatile memory and method with phased program fault handling
JP2007206957A (en) * 2006-02-01 2007-08-16 Sony Corp Ic card, information processing system, integrated circuit chip, and data processor
CN100356400C (en) * 2003-11-07 2007-12-19 希旺科技股份有限公司 Analog Smart Media/xD-Picture storing card with any non-volatile memory
JP2008117299A (en) * 2006-11-07 2008-05-22 Fuji Xerox Co Ltd Storage medium control apparatus
US7516344B2 (en) 2005-01-28 2009-04-07 Panasonic Corporation Memory system
JP2009199242A (en) * 2008-02-20 2009-09-03 Tdk Corp Memory controller, flash memory system equipped with memory controller, and control method for flash memory
JP2009245163A (en) * 2008-03-31 2009-10-22 Tdk Corp Memory controller, flash memory system having memory controller and control method for flash memory
US7925821B2 (en) 2007-02-05 2011-04-12 Sony Corporation Nonvolatile semiconductor storage device and method of managing the same
JP2012505472A (en) * 2008-10-13 2012-03-01 マイクロン テクノロジー, インク. Translation layer in solid state storage
JP2012506093A (en) * 2008-10-15 2012-03-08 マイクロン テクノロジー, インク. Hot memory block table in solid state storage
WO2012104975A1 (en) * 2011-01-31 2012-08-09 三菱電機株式会社 Memory controller
JP2012174086A (en) * 2011-02-23 2012-09-10 Hitachi Ltd Storage device and computer with the same
US8327068B2 (en) 2005-03-03 2012-12-04 Panasonic Corporation Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
US8397017B2 (en) 2009-09-08 2013-03-12 Kabushiki Kaisha Toshiba Controller and data storage device
JP2013152676A (en) * 2012-01-26 2013-08-08 Hitachi Ltd Non-volatile storage
JP2013174972A (en) * 2012-02-23 2013-09-05 Toshiba Corp Memory system, controller and control method for memory system
US8812744B1 (en) 2013-03-14 2014-08-19 Microsoft Corporation Assigning priorities to data for hybrid drives
US9251055B2 (en) 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
JP2016212713A (en) * 2015-05-12 2016-12-15 東芝情報システム株式会社 Method for controlling logical physical address conversion table, and memory device
JPWO2014142337A1 (en) * 2013-03-15 2017-02-16 日本電気株式会社 Storage apparatus, method and program
US9626126B2 (en) 2013-04-24 2017-04-18 Microsoft Technology Licensing, Llc Power saving mode hybrid drive access management
US9946495B2 (en) 2013-04-25 2018-04-17 Microsoft Technology Licensing, Llc Dirty data management for hybrid drives

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987241B1 (en) * 2001-12-25 2010-10-12 소니 주식회사 Memory Device and Recording/Reproducing Apparatus Using the Same
WO2003056431A1 (en) * 2001-12-25 2003-07-10 Sony Corporation Memory device and recording/reproducing apparatus using the same
WO2003056433A1 (en) * 2001-12-25 2003-07-10 Sony Corporation Memory device and recording/reproducing apparatus using the same
CN100388235C (en) * 2001-12-25 2008-05-14 索尼公司 Memory device and recording/reproducing appts. using same
KR101033068B1 (en) * 2001-12-25 2011-05-06 소니 주식회사 Memory Device and Recording/Reproducing Apparatus Using the Same
CN100440165C (en) * 2001-12-25 2008-12-03 索尼公司 Memory device and record regenerator using it
KR101091311B1 (en) 2001-12-25 2011-12-07 소니 주식회사 Memory Device and Recording/Reproducing Apparatus Using the Same
US7039786B2 (en) 2001-12-25 2006-05-02 Sony Corporation Memory device and recording and/or reproducing apparatus employing this memory device
WO2003056432A1 (en) * 2001-12-25 2003-07-10 Sony Corporation Memory device and recording/reproducing apparatus using the same
US7634613B2 (en) 2001-12-25 2009-12-15 Sony Corporation Memory device and recording and/or reproducing apparatus employing this memory device
US7350105B2 (en) 2002-02-27 2008-03-25 Microsoft Corporation Power failure detection in a flash memory device
US7085879B2 (en) 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
US7594064B2 (en) 2002-02-27 2009-09-22 Microsoft Corporation Free sector manager for data stored in flash memory devices
US7080232B2 (en) 2002-02-27 2006-07-18 Microsoft Corporation Free sector manager for data stored in flash memory devices
US7620961B2 (en) 2002-02-27 2009-11-17 Microsoft Corporation Open-architecture file system
US7139883B2 (en) 2002-02-27 2006-11-21 Microsoft Corporation Transactional file system for flash memory
US7076599B2 (en) 2002-02-27 2006-07-11 Microsoft Corporation Transactional file system for flash memory
US7178061B2 (en) 2002-02-27 2007-02-13 Microsoft Corporation Power failure detection and correction in a flash memory device
US7533214B2 (en) 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
US6901499B2 (en) * 2002-02-27 2005-05-31 Microsoft Corp. System and method for tracking data stored in a flash memory device
US7340647B2 (en) 2002-02-27 2008-03-04 Microsoft Corporation Power failure detection and correction in a flash memory device
US6646917B1 (en) 2002-10-10 2003-11-11 Mitsubishi Denki Kabushiki Kaisha Storage device managing nonvolatile memory by converting logical address to physical address of nonvolatile memory
US7093101B2 (en) 2002-11-21 2006-08-15 Microsoft Corporation Dynamic data structures for tracking file system free space in a flash memory device
US7082512B2 (en) 2002-11-21 2006-07-25 Microsoft Corporation Dynamic data structures for tracking file system free space in a flash memory device
JP2006523882A (en) 2003-04-14 2006-10-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. Format mapping method for universal drive device
JP2005092678A (en) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd Semiconductor memory card and method for deleting data in nonvolatile memory
CN100356400C (en) * 2003-11-07 2007-12-19 希旺科技股份有限公司 Analog Smart Media/xD-Picture storing card with any non-volatile memory
JP2007519996A (en) * 2003-12-30 2007-07-19 サンディスク コーポレイション Nonvolatile memory and method with phased program fault handling
JP2006011533A (en) * 2004-06-22 2006-01-12 Toshiba Corp Memory card, semiconductor device, and control method of semiconductor memory
US7516344B2 (en) 2005-01-28 2009-04-07 Panasonic Corporation Memory system
JP2006221627A (en) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd Adaptive flash memory control device adopting a plurality of mapping techniques, and flash memory system including the same
US8327068B2 (en) 2005-03-03 2012-12-04 Panasonic Corporation Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
WO2006126445A1 (en) * 2005-05-23 2006-11-30 Matsushita Electric Industrial Co., Ltd. Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method
JP4884382B2 (en) * 2005-05-23 2012-02-29 パナソニック株式会社 Memory controller, nonvolatile memory device, nonvolatile memory system, and memory control method
WO2007033614A1 (en) * 2005-09-25 2007-03-29 Netac Technology Co., Ltd. Data management method in flash memory medium
US8185688B2 (en) 2005-09-25 2012-05-22 Netac Technology Co., Ltd. Method for managing the address mapping table in a flash memory
JP4832521B2 (en) * 2005-09-25 2011-12-07 深▲ちぇん▼市朗科科技股▲ふん▼有限公司 Data management method in flash memory media
JP2007206957A (en) * 2006-02-01 2007-08-16 Sony Corp Ic card, information processing system, integrated circuit chip, and data processor
JP2008117299A (en) * 2006-11-07 2008-05-22 Fuji Xerox Co Ltd Storage medium control apparatus
US7925821B2 (en) 2007-02-05 2011-04-12 Sony Corporation Nonvolatile semiconductor storage device and method of managing the same
JP2009199242A (en) * 2008-02-20 2009-09-03 Tdk Corp Memory controller, flash memory system equipped with memory controller, and control method for flash memory
JP4710918B2 (en) * 2008-02-20 2011-06-29 Tdk株式会社 Memory controller, flash memory system having memory controller, and flash memory control method
JP4702387B2 (en) * 2008-03-31 2011-06-15 Tdk株式会社 Memory controller, flash memory system having memory controller, and flash memory control method
JP2009245163A (en) * 2008-03-31 2009-10-22 Tdk Corp Memory controller, flash memory system having memory controller and control method for flash memory
JP2012505472A (en) * 2008-10-13 2012-03-01 マイクロン テクノロジー, インク. Translation layer in solid state storage
JP2012506093A (en) * 2008-10-15 2012-03-08 マイクロン テクノロジー, インク. Hot memory block table in solid state storage
US9418017B2 (en) 2008-10-15 2016-08-16 Micron Technology, Inc. Hot memory block table in a solid state storage device
US8725927B2 (en) 2008-10-15 2014-05-13 Micron Technology, Inc. Hot memory block table in a solid state storage device
US8397017B2 (en) 2009-09-08 2013-03-12 Kabushiki Kaisha Toshiba Controller and data storage device
JP5452736B2 (en) * 2011-01-31 2014-03-26 三菱電機株式会社 Memory controller and memory access method
WO2012104975A1 (en) * 2011-01-31 2012-08-09 三菱電機株式会社 Memory controller
US9170929B2 (en) 2011-01-31 2015-10-27 Mitsubishi Electric Corporation Memory controller
JP2012174086A (en) * 2011-02-23 2012-09-10 Hitachi Ltd Storage device and computer with the same
JP2013152676A (en) * 2012-01-26 2013-08-08 Hitachi Ltd Non-volatile storage
JP2013174972A (en) * 2012-02-23 2013-09-05 Toshiba Corp Memory system, controller and control method for memory system
US9251055B2 (en) 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
US8812744B1 (en) 2013-03-14 2014-08-19 Microsoft Corporation Assigning priorities to data for hybrid drives
US8990441B2 (en) 2013-03-14 2015-03-24 Microsoft Technology Licensing, Llc Assigning priorities to data for hybrid drives
US9323460B2 (en) 2013-03-14 2016-04-26 Microsoft Technology Licensing, Llc Assigning priorities to data for hybrid drives
JPWO2014142337A1 (en) * 2013-03-15 2017-02-16 日本電気株式会社 Storage apparatus, method and program
US9626126B2 (en) 2013-04-24 2017-04-18 Microsoft Technology Licensing, Llc Power saving mode hybrid drive access management
US9946495B2 (en) 2013-04-25 2018-04-17 Microsoft Technology Licensing, Llc Dirty data management for hybrid drives
JP2016212713A (en) * 2015-05-12 2016-12-15 東芝情報システム株式会社 Method for controlling logical physical address conversion table, and memory device

Similar Documents

Publication Publication Date Title
US20150309927A1 (en) Hybrid Non-Volatile Memory System
USRE45577E1 (en) Method of writing to a flash memory including data blocks and log blocks
US8145832B2 (en) Non-volatile memory devices and control and operation thereof
US8032694B2 (en) Direct logical block addressing flash memory mass storage architecture
US9489301B2 (en) Memory systems
US8533391B2 (en) Storage device and user device including the same
US8041871B2 (en) System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCEI) multi-root input/output virtualization (IOV) environment
US8117381B2 (en) Adaptive deterministic grouping of blocks into multi-block units
JP5440883B2 (en) Moving sectors in blocks in flash memory
US9134918B2 (en) Physical compression of data with flat or systematic pattern
US7908426B2 (en) Moving sectors within a block of information in a flash memory mass storage architecture
US9026721B2 (en) Managing defective areas of memory
US7898862B2 (en) Memory card, semiconductor device, and method of controlling memory card
US5875349A (en) Method and arrangement for allowing a computer to communicate with a data storage device
US5930815A (en) Moving sequential sectors within a block of information in a flash memory mass storage architecture
US7254668B1 (en) Method and apparatus for grouping pages within a block
DE10297281B4 (en) Method for elementary updating of a large number of files
JP4238514B2 (en) Data storage device
EP0686976B1 (en) Data management system for programming-limited type semiconductor memory and IC memory card having the data management system
US7188210B2 (en) Method of writing, erasing, and controlling memory for memory device
US6076137A (en) Method and apparatus for storing location identification information within non-volatile memory devices
JP3178909B2 (en) Semiconductor memory device
EP1729304B1 (en) Space management for managing high capacity nonvolatile memory
JP5336060B2 (en) Nonvolatile memory device and method of operating the same
US5956473A (en) Method and system for managing a flash memory mass storage system