JP2001120815A

JP2001120815A - 遊技機

Info

Publication number: JP2001120815A
Application number: JP30833899A
Authority: JP
Inventors: Hirotoyo Nagano; 裕豊永野
Original assignee: Toyomaru Industry Co Ltd
Current assignee: Toyomaru Industry Co Ltd
Priority date: 1999-10-29
Filing date: 1999-10-29
Publication date: 2001-05-08

Abstract

(57)【要約】【課題】電源投入時に各基板の立ち上がりまでに要す
る時間が異なる場合に、主基板以外の他の基板が立ち上
がった状態になるまでは、主基板が立ち上がらないよう
にして、正常な動作を行うことが可能な遊技機を実現す
る。【解決手段】分周カウンタ８１では、クロック入力部
８１ｂに入力された２．０４８ＭＨｚを分周して、１
６．４秒の遅延時間を得て、その後、ＯＮ信号をＡＮＤ
回路８２へ出力し、１２Ｖ電源監視回路７８ａからＯＮ
信号が入力されていれば、ＡＮＤ回路８２からは、ＯＮ
信号がＣＰＵユニット５０のリセット許可信号入力部５
０ｃに入力されて、ＣＰＵユニット５０では、割込リセ
ット回路からの２ｍ秒単位のリセット信号に従って、Ｒ
ＯＭに記憶された制御プログラムに従って、パチンコ機
１の制御が開始される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパチンコ機又はパチ
スロ機等の遊技機に関するものであり、詳細には、遊技
機の電源投入時に、主基板が最後に立ち上がるようにし
た遊技機に関するものである。

【０００２】

【従来の技術】従来、遊技機の一種であるパチンコ機で
は、電源基板の他に、遊技機の主制御を司る主基板、遊
技媒体の払出に関する制御を司る払出制御基板、遊技機
の電飾の発光態様を制御する電飾基板、遊技機の音声発
生を制御する音基板、図柄表示装置を制御する図柄表示
基板等を各々独立して設けたものがあった。

【０００３】

【発明が解決しようとする課題】しかしながら、この従
来の遊技機では、電源投入時に各基板の立ち上がりまで
に要する時間が異なり、主基板はすでに立ち上がってい
るにも拘わらず、他の基板が立ち上がっていないため、
遊技機が正常動作を行わない状態、例えば、正常な払出
動作や図柄等の表示が行われずに、電飾又は音声のみ動
作する状態が往々にして発生していた。この状態を幾度
も繰り返すことは遊技機に搭載された精密機器の故障の
原因ともなり、結果、遊技機の寿命を短くすることにな
るという問題点があった。

【０００４】本発明は、上記課題を解決するためになさ
れたものであり、電源基板の他に、遊技機の主制御を司
る主基板、遊技媒体の払出に関する制御を司る払出制御
基板、遊技機の電飾の発光態様を制御する電飾基板、遊
技機の音声発生を制御する音基板、図柄表示装置を制御
する図柄表示基板等を各々独立して設けた遊技機におい
て、電源投入時に各基板の立ち上がりまでに要する時間
が異なる場合に、主基板以外のすべての基板が立ち上が
った状態になるまでは、主基板が立ち上がらないように
して、正常な動作を行うことが可能な遊技機を実現する
ことを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明の遊技機は、電源基板の他に、
遊技機の主制御を司る主基板、遊技媒体の払出に関する
制御を司る払出制御基板、遊技機の電飾の発光態様を制
御する電飾基板、遊技機の音声発生を制御する音基板、
図柄表示装置を制御する図柄表示基板等を各々独立して
設けた遊技機であって、電源投入時、前記主基板を除く
各基板の内、最も立ち上がりの遅い基板が立ち上がるの
に要する時間よりも、前記主基板が立ち上がりに要する
時間を長くする立ち上がり遅延手段を備えたことを特徴
とする構成となっている。

【０００６】請求項１に係る発明の遊技機では、遊技機
の電源投入時に、前記主基板を除く各基板の内、最も立
ち上がりの遅い基板が立ち上がるのに要する時間より
も、前記主基板が立ち上がりに要する時間が長くなるよ
うに、遅延手段が主基板の立ち上がりを遅延させて、遊
技機が正常動作を行うようにすることができる。

【０００７】また、請求項２に係る発明の遊技機では、
電源基板の他に、遊技機の主制御を司る主基板、遊技媒
体の払出に関する制御を司る払出制御基板、遊技機の電
飾の発光態様を制御する電飾基板、遊技機の音声発生を
制御する音基板、図柄表示装置を制御する図柄表示基板
等を各々独立して設け、電源基板から前記各基板に給電
が行われる遊技機であって、電源投入時、前記各基板は
立ち上がりに要する時間の長い順に、先に起動されるこ
とを特徴とする構成となっている。

【０００８】請求項２に係る発明の遊技機では、遊技機
の電源投入時に、前記各基板は立ち上がりに要する時間
の長い順に、先に起動されるので、遊技機が正常動作を
行うようにすることができる。

【０００９】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。

【００１０】［第１実施例］本発明の第１実施例であ
るパチンコ機１についての機械的構成について、図面を
参照して説明する。図１はパチンコ機１の正面図であ
る。図１に示すように、パチンコ機１の正面の上半分の
部分には、略正方形の遊技盤２が設けられ、遊技盤２に
は、ガイドレール３で囲まれた略円形の遊技領域４が設
けられている。パチンコ機１の遊技盤２の下方部には、
図示外の発射機に遊技球を供給し、また、賞品球を受け
る上皿５が設けられ、上皿５の直下には、賞品球を受け
る下皿６が設けられ、下皿６の右横には、発射ハンドル
７が設けられている。

【００１１】次に、遊技盤２の機械的構成について図２
を参照して説明する。図２はパチンコ機１の遊技盤２の
正面図である。遊技盤２には、ガイドレール３で囲まれ
た略円形の遊技領域４が設けられている。遊技領域４の
略中央には、液晶画面を備えた特別図柄表示装置８が設
けられている。また、特別図柄表示装置８の右上方には
電飾風車９が設けられ、左上方にも電飾風車１０が設け
られている。さらに、特別図柄表示装置８の右側には普
通図柄始動ゲート１１が設けられ、左側にも普通図柄始
動ゲート１２が設けられている。

【００１２】また、特別図柄表示装置８の下側には、特
別図柄始動電動役物１５が設けられており、その特別図
柄始動電動役物１５の下方には、大入賞口１６が設けら
れている。さらに、普通図柄始動ゲート１１の下方に
は、入賞口１９が設けられ、普通図柄始動ゲート１２の
下方には、入賞口２０が設けられている。さらに、特別
図柄表示装置８の下部には遊技球を暫時載置可能なステ
ージ２１が遊技盤２の表面に対して略垂直に設けられ、
特別図柄表示装置８の右肩には遊技球通過口２２が設け
られ、特別図柄表示装置８の左肩にも遊技球通過口２３
が設けられている。これらの遊技球通過口２２，２３を
通過した遊技球が特別図柄表示装置８の内部（ワープゾ
ーン）を通ってステージ２１に現出するようになってい
る。ステージ２１に現出した遊技球は、ステージ２１の
直下に設けられている特別図柄始動電動役物１５に向か
って落下するようになっている。

【００１３】また、特別図柄表示装置８の上方には、普
通図柄表示装置２４が設けられており、一桁の数字や一
文字のアルファベット等の図柄を表示できるようになっ
ている。さらに、普通図柄表示装置２４の左右には各々
２個ずつのＬＥＤから成る特別図柄始動保留部２５が設
けられており、特別図柄始動電動役物１５に入賞したい
わゆる保留球の数を表示することができる。また、特別
図柄表示装置８と普通図柄表示装置２４との間には、４
個のＬＥＤから成る普通図柄始動保留部２６が設けられ
ており、この普通図柄始動保留部２６は、普通図柄始動
ゲート１１，１２を通過した遊技球のいわゆる保留球数
を表示することができる。なお、遊技盤２には、上記以
外に、種々の電飾ランプ、風車及び多数の障害釘等が設
けられている。

【００１４】次に、図３を参照して、パチンコ機１の背
面の機構について説明する。図３はパチンコ機１の背面
図である。図３に示すように、パチンコ機１の背面の下
部には、基板ボックス３１が設けられ、基板ボックス３
１の上方には、センターカバー３２が設けられている。
基板ボックス３１内には、パチンコ機１の主制御を司る
主基板４１と、各基板に電源を供給する電源基板４２
と、遊技機の音声発生を制御する音基板４３とが設けら
れている。また、センターカバー３２内には、特別図柄
表示装置８を制御する図柄表示基板４４と、遊技球の払
出の制御を司る払出制御基板４５と、遊技機の電飾の発
光態様を制御する電飾基板４６とが設けられている。ま
た、センターカバー３２の下部には、中継基板４７が設
けられている。さらに、センターカバー３２の右横に
は、賞品球払出装置４９が設けられている。

【００１５】次に、本実施例のパチンコ機１の電気的回
路構成について図４参照して説明する。図４は、パチン
コ機１の電気的回路構成を示すブロック図である。パチ
ンコ機１の制御部４０は、主基板４１、電源基板４２、
音基板４３、図柄表示基板４４、払出制御基板４５、電
飾基板４６、中継基板４７から構成され、主基板４１に
は、プログラムに従って各種の処理を行うＣＰＵユニッ
ト５０が設けられている。このＣＰＵユニット５０に
は、各種の演算処理を行うＣＰＵ５１、フラグやカウン
タ値やデータやプログラム等を記憶するＲＡＭ５２と、
制御プログラム及び各種の初期値のデータやテーブルデ
ータ等を記憶したＲＯＭ５３とが設けられており、これ
らは一つのＬＳＩとして一体にモールディングされてい
る。

【００１６】また、主基板４１には、音基板４３、図柄
表示基板４４、払出制御基板４５、電飾基板４６、中継
基板４７等とデータ信号の送受信を行うＩ／Ｏインター
フェース５４が設けられている。このＩ／Ｏインターフ
ェース５４には、図示外の遊技場管理用コンピュータに
パチンコ機１の情報を出力する出力ポート５５が接続さ
れている。なお、電源基板４２、音基板４３、図柄表示
基板４４、払出制御基板４５、及び電飾基板４６には、
各々図示外のサブＣＰＵが搭載されて制御回路を構成し
ている。なお、主基板４１はパチンコ機１の主制御を司
り、電源基板４２は各基板に直流電流を供給し、音基板
４３はパチンコ機１の音声発生を制御し、図柄表示基板
４４は特別図柄表示装置８の制御を行い、払出制御基板
４５は賞品球払出装置４９の制御を行い、電飾基板４６
はパチンコ１の各電飾の発光態様を制御し、中継基板４
７は、各センサーの配線の中継を行っている。

【００１７】ここで、電飾基板４６には、普通図柄始動
保留部２６を構成する普通図柄記憶数表示ＬＥＤ５９、
特別図柄始動保留部２５を構成する特別図柄記憶数表示
ＬＥＤ６０、その他のＬＥＤ６２及び電飾ランプ６３が
接続され、また、図柄表示基板４４には特別図柄表示装
置８が接続され、また、音基板４３には、スピーカー４
８が接続され、また、払出制御基板４５には、賞品球払
出装置４９が接続され、さらに、中継基板４７には、普
通図柄表示装置２４、大入賞口開放ソレノイド７０、特
別図柄始動電動役物開放ソレノイド７１、特別図柄始動
電動役物１５に入賞した遊技球を検出する始動口スイッ
チ７２、普通図柄始動ゲート１１，１２を通過した遊技
球を検出する普通図柄作動スイッチ７３、大入賞口１６
内のＶゾーンに入賞した遊技球を検出するＶスイッチ７
４、大入賞口１６に入賞した遊技球数を計数するための
カウントスイッチ７５、入賞口１９，２０に入賞して図
示外の案内通路により入賞球集合部に集められた入賞球
を検出する入賞口スイッチ７６とが接続されている。

【００１８】また、電源基板４２は、主基板４１、音基
板４３、図柄表示基板４４、払出制御基板４５、電飾基
板４６、中継基板４７に各々接続されて、直流の安定化
された電力が供給されるようになっている。なお、主基
板４１、音基板４３、払出制御基板４５、電飾基板４
６、中継基板４７には、直流１２Ｖが供給され、図柄表
示基板４４には、直流５Ｖが供給されるようになってい
る。さらに、電源基板４２の入力側には、スイッチ７７
を介して、交流２４Ｖが供給されている。電源基板４２
には、図示外のシリコンダイオードブリッジからなる整
流器、電解コンデンサからなる平滑回路、レギュレータ
ＩＣからなる安定化回路等が設けられており、安定化さ
れた直流の１２Ｖ及び５Ｖを供給できるようになってい
る。なお、図４では、特に図示しないが、主基板４１、
電源基板４２、音基板４３、図柄表示基板４４、払出制
御基板４５、電飾基板４６、中継基板４７は、全て、ア
ースラインで接続されている

【００１９】次に、本実施例のポイントである電源監視
回路７８及びリセット遅延回路７９について図４及び図
５を参照して説明する。図５は、電源監視回路７８及び
リセット遅延回路７９の具体的な電気的回路構成を示す
ブロック図である。図４に示すように主基板４１には、
電源監視回路７８及びリセット遅延回路７９が設けられ
ている。電源監視回路７８は、図５に示すように、主基
板４１、音基板４３、払出制御基板４５、電飾基板４
６、及び中継基板４７に供給される直流１２Ｖの電圧値
を監視する１２Ｖ電源監視回路７８ａと、図柄表示基板
４４に供給される直流５Ｖの電圧値を監視する５Ｖ電源
監視回路７８ｂとから構成されている。１２Ｖ電源監視
回路７８ａは、主基板４１、音基板４３、払出制御基板
４５、電飾基板４６、及び中継基板４７に供給される直
流１２Ｖの電圧値を測定して、１２Ｖ以上で有れば、Ｏ
Ｎの信号を出力し、１２Ｖ未満で有れば、ＯＦＦの信号
を出力する。また、５Ｖ電源監視回路７８ｂは、図柄表
示基板４４に供給される直流５Ｖの電圧値を測定して、
５Ｖ以上で有れば、ＯＮの信号を出力し、５Ｖ未満で有
れば、ＯＦＦの信号を出力する。

【００２０】また、リセット遅延回路７９は、図５に示
す分周カウンタ８１及びＡＮＤ回路８２から構成されて
いる。分周カウンタ８１には、電源監視信号入力部８１
ａと、クロック入力部８１ｂと、信号出力部８１ｃとが
設けられており、この分周カウンタ８１は、分周率を任
意に設定可能なフリップフロップ回路から構成されてい
る。本実施例では、クロック入力部８１ｂから入力され
たクロックを２^２５分周するように設定している。さら
に、ＣＰＵ５１には、図５に示すように、水晶発振器か
ら構成されたＯＳＣ回路８０が接続され、このＯＳＣ回
路８０から基本クロックの８．１９２ＭＨｚがＣＰＵユ
ニット５０のクロック入力部５０ａに供給されている。
そして、基本クロックの８．１９２ＭＨｚが４分周され
た２．０４８ＭＨｚのクロックが、ＣＰＵユニット５０
のクロック出力部５０ｂから出力されて、分周カウンタ
８１のクロック入力部８１ｂに入力されている。分周カ
ウンタ８１では、クロック入力部８１ｂに入力された
２．０４８ＭＨｚを２^２５だけ分周して、０．０６１Ｈ
ｚを得る。そして、この０．０６１Ｈｚの一波長をカウ
ントする時間、すなわち、０．０６１Ｈｚの１周期であ
る１６．４秒の遅延時間を得る。この遅延時間は、以下
の式により得られる。遅延時間＝１／（２．０４８×１０^６／２^２５）

【００２１】また、分周カウンタ８１の電源監視信号入
力部８１ａには、５Ｖ電源監視回路７８ｂが接続されて
いる。分周カウンタ８１では、電源監視信号入力部８１
ａに入力される５Ｖ電源監視回路７８ｂからの信号がＯ
Ｎ（Ｈｉｇｈ）の場合で、ＣＰＵユニット５０から供給
される２．０４８ＭＨｚのクロック信号を２^２５分周し
た周波数の一周期である１６．４秒が経過した後に、信
号出力部８１ｃからＯＮ（Ｈｉｇｈ）の信号がＡＮＤ回
路８２に出力される。このとき、１２Ｖ電源監視回路７
８ａからもＯＮ（Ｈｉｇｈ）の信号が出力されている
と、ＡＮＤ回路８２からは、ＯＮ（Ｈｉｇｈ）の信号が
ＣＰＵユニット５０のリセット許可信号入力部５０ｃに
入力される。リセット許可信号入力部５０ｃにＯＮ（Ｈ
ｉｇｈ）の信号が入力されると、ＣＰＵユニット５０で
は、図４に示す割込リセット回路５７からの２ｍ秒単位
のリセット信号に従って、ＲＯＭに記憶された図示外の
制御プログラムを実行して、パチンコ機１の制御が行わ
れる。

【００２２】次に、本実施例のパチンコ機１の作用につ
いて説明する。まず、図４に示すスイッチ７７をＯＮ
（電源投入）すると、電源基板４２に交流２４Ｖが供給
され、電源基板４２から制御部４０、主基板４１、音基
板４３、払出制御基板４５、電飾基板４６、中継基板４
７へ直流１２Ｖが供給される。また、直流５Ｖが図柄表
示基板４４に供給される。ここで、電源監視回路７８を
構成する１２Ｖ電源監視回路７８ａは、制御部４０、主
基板４１、音基板４３、払出制御基板４５、電飾基板４
６、中継基板４７に供給される１２Ｖの直流の電圧値を
絶えず測定し、１２Ｖ以上で有ればＯＮ（Ｈｉｇｈ）の
信号をＡＮＤ回路８２へ供給し、１２Ｖ未満で有ればＯ
ＦＦ（Ｌｏｗ）の信号をＡＮＤ回路８２へ供給する。ま
た、５Ｖ電源監視回路７８ｂは、図柄表示基板４４に供
給される５Ｖの直流の電圧値を絶えず測定し、５Ｖ以上
で有ればＯＮ（Ｈｉｇｈ）の信号を分周カウンタ８１の
電源監視信号入力部８１ａへ供給し、５Ｖ未満で有れば
ＯＦＦ（Ｌｏｗ）の信号を分周カウンタ８１の電源監視
信号入力部８１ａへ供給する。

【００２３】ここで、電源監視信号入力部８１ａへ５Ｖ
電源監視回路７８ｂからＯＮ（Ｈｉｇｈ）信号が入力さ
れているときに、２．０４８ＭＨｚのクロックが、ＣＰ
Ｕユニット５０のクロック出力部５０ｂから出力され
て、分周カウンタ８１のクロック入力部８１ｂに入力さ
れると、分周カウンタ８１では、クロック入力部８１ｂ
に入力された２．０４８ＭＨｚを２^２５だけ分周して、
０．０６１Ｈｚを得る。そして、この０．０６１Ｈｚの
１周期である１６．４秒の遅延時間の経過後に、ＯＮ
（Ｈｉｇｔ）の信号をＡＮＤ回路８２へ出力する。ここ
で、ＡＮＤ回路８２に１２Ｖ電源監視回路７８ａからＯ
Ｎ（Ｈｉｇｔ）の信号が入力されていれば、ＡＮＤ回路
８２からは、ＯＮ（Ｈｉｇｔ）の信号がＣＰＵユニット
５０のリセット許可信号入力部５０ｃに入力されて、Ｃ
ＰＵユニット５０では、割込リセット回路５７からの２
ｍ秒単位のリセット信号に従って、ＲＯＭ５３に記憶さ
れた制御プログラムに従って、パチンコ機１の制御が開
始される。

【００２４】従って、スイッチ７７をＯＮすると、直ち
に、電源基板４２から主基板４１、音基板４３、払出制
御基板４５、電飾基板４６、中継基板４７へ直流１２Ｖ
が供給され、また、直流５Ｖが図柄表示基板４４に供給
されるが、主基板４１のＣＰＵユニット５０は、リセッ
ト遅延回路７９の働きにより、１６．４秒の遅延時間の
経過後に、ＯＮ信号（Ｈｉｇｔ信号）がＣＰＵユニット
５０のリセット許可信号入力部５０ｃに入力される。そ
の後、ＣＰＵユニット５０では、割込リセット回路５７
からの２ｍ秒単位のリセット信号に従って、ＲＯＭ５３
に記憶された制御プログラムに従って、パチンコ機１の
制御が開始される。

【００２５】従って、ＣＰＵユニット５０の起動は、ス
イッチ７７をＯＮしてから、１６．４秒の遅延時間の経
過後となるので、その１６．４秒の遅延時間の間に、音
基板４３、払出制御基板４５、電飾基板４６、及び図柄
表示基板４４の起動が完了する。この１６．４秒の遅延
時間は、各基板の内、最も立ち上がりの遅い基板の立ち
上がり時間より長くなるように予め設定されているもの
である。この設定は、分周カウンタ８１を構成するフリ
ップフロップ回路に事前に、各基板の内、最も立ち上が
りの遅い基板の立ち上がり時間より長くなるように分周
率を設定しておくことにより行われる。本実施例では、
クロック入力部８１ｂから入力されたクロックを２^２５
分周するように設定している。従って、ＣＰＵユニット
５０の起動が完了して主基板４１が完全に立ち上がった
状態のときには、他の全ての基板が立ち上がった状態に
なっており、主基板４１から他の基板へコマンド信号を
送っても確実に受け付けられて、送信先の基板が立ち上
がっていないためにホストからのコマンド信号が受け付
けられずにエラーとなることがない。

【００２６】特に、図柄表示基板４４は、立ち上がりに
約１２秒を要する立ち上がりの遅い基板であるために、
上記のリセット遅延回路７９で、１６．４秒の遅延時間
を設定することにより、ＣＰＵユニット５０の起動が完
了して主基板４１が完全に立ち上がった状態のときに
は、主基板４１から図柄表示基板４４にコマンド信号を
送っても当該コマンド信号が受け付けられずにエラーと
なることがない。

【００２７】また、本実施例では、１２Ｖ電源監視回路
７８ａ及び５Ｖ電源監視回路７８ｂを採用しているの
で、各基板に正常な電圧が印加されている場合のみに、
リセット遅延回路７９から、所定の遅延時間後にリセッ
ト許可信号がＯＮ（Ｈｉｇｈ）として、ＣＰＵユニット
５０のリセット許可信号入力部５０ｃに入力されるの
で、主基板４１以外の他の基板に正しい電圧の直流が供
給されずに、他の基板が正しく起動できずにいる場合
に、所定の遅延時間が経過して、主基板４１が先に立ち
上がってしまうことを防止できる。

【００２８】ここで、図６に示す図柄表示基板４４の起
動シーケンス図を参照して、図柄表示基板４４の起動時
間について説明する。図柄表示基板４４は主基板４１に
接続されている各基板の中では、最も立ち上がりに時間
を要する基板である。図６に示すように、Ｔ１のタイミ
ングでスイッチ７７がＯＮされて、電源が投入される
と、図柄表示基板４４に設けられたサブＣＰＵ（図示
外）が、ＯＳを起動する。このＯＳの起動では、図柄表
示基板４４に設けられたＲＯＭ（図示外）から図柄表示
基板４４に設けられたＲＡＭ（図示外）にＯＳのロード
を行い、各種初期化及びセルフテストを行う。このＯＳ
のロード時間に約４秒かかることになる。従って、Ｔ１
からＴ２までで、約４秒かかることになる。

【００２９】次いで、Ｔ２のタイミングでアプリケーシ
ョンの起動を行う。このアプリケーションの起動では、
図柄表示基板４４に設けられたサブＣＰＵ（図示外）
が、図柄表示基板４４に設けられたＲＯＭ（図示外）か
ら図柄表示基板４４に設けられたＲＡＭ（図示外）にア
プリケーションプログラム及びそのデータのロードを行
い、また、各種初期化を行う。この時間に約８秒かかる
ことになる。従って、Ｔ２からＴ３までで、約８秒かか
り、電源投入のＴ１からアプリケーションの起動が完了
するＴ３までで、約１２秒かかることになる。この約１
２秒間は、主基板４１からコマンドを図柄表示基板４４
へ送信してもそのコマンドを図柄表示基板４４が無視し
て受け付けないことになる。

【００３０】これに対して、本発明の上記第１実施例の
ように構成すれば、電源投入から主基板４１が立ち上が
るまで、１６．４秒かかるので、主基板４１が立ち上が
ったときには、立ち上がりまで約１２秒かかる図柄表示
基板４４は、完全に立ち上がっていることになる。従っ
て、主基板４１からコマンドを図柄表示基板４４へ送信
してもそのコマンドを図柄表示基板４４が無視して受け
付けないことになることはなく、パチンコ機１にエラー
が発生することはない。なお、上記例では、図柄表示基
板４４が最も立ち上がりに時間を要するものとして説明
したが、立ち上がりに時間を最も要する基板が、他のい
ずれの基板の場合であっても、主基板４１の立ち上がり
をその基板の立ち上がりに要する時間より遅延させれ
ば、上記同様に立ち上がりの遅い基板が主基板４１から
のコマンドを無視してエラーが発生することはない。

【００３１】［第２実施例］次に、本発明の第２実施
例について説明する。第２実施例の機械的構成及び電気
的構成は、上記の第１実施例と同様であるが、異なるの
は、第１実施例では、立ち上がり遅延手段を主基板４１
のみに設けたが、第２実施例では、主基板４１、音基板
４３、図柄表示基板４４、払出制御基板４５、電飾基板
４６の各サブＣＰＵ（図示外）に、第１実施例と同様の
上記立ち上がり遅延手段を設け、各々の基板は立ち上が
りに要する時間の長い順に、先に起動されるようにして
いる点である。なお、中継基板４７は、単に回線の中継
をしているのみで、サブＣＰＵ等を備えていないので、
立ち上がりに関して問題になることはない。

【００３２】具体的には、主基板４１には、上記第１実
施例と同様に、電源監視回路７８及びリセット遅延回路
７９を設け、また、音基板４３、図柄表示基板４４、払
出制御基板４５、電飾基板４６の各基板にも、各々電源
監視回路７８及びリセット遅延回路７９を設け、各基板
のサブＣＰＵ（図示外）の起動を所定時間ずつ遅らせる
ようにする。このときに、その起動の遅延時間は、立ち
上がりに要する時間の長い順に、短い遅延時間を設定し
ておくようにする。

【００３３】例えば、図柄表示基板４４の起動時間が最
も長く約１２秒、音基板４３の起動時間が約１０秒、電
飾基板４６の起動時間が約８秒、払出制御基板４５の起
動時間が約６秒、主基板４１の起動時間が約４秒であれ
ば、図柄表示基板４４の起動の遅延時間を０秒、音基板
４３の起動の遅延時間を２秒、電飾基板４６の起動の遅
延時間を４秒、払出制御基板４５の起動の遅延時間を６
秒、主基板４１の起動の遅延時間を１２秒としておけ
ば、電源投入から、約１２秒後には、図柄表示基板４
４、音基板４３、電飾基板４６、払出制御基板４５は、
同時に立ち上がっており、その４秒後に、主基板４１が
立ち上がることになる。従って、主基板４１が立ち上が
っているときには、図柄表示基板４４、音基板４３、電
飾基板４６、及び払出制御基板４５は立ち上がってお
り、これらの各基板は、主基板４１からのコマンドを確
実に受け付けることができる。よって、立ち上がりの遅
い基板が主基板４１からのコマンドを無視してエラーが
発生することを防止できる。

【００３４】なお、上記の第２実施例では、主基板４
１、音基板４３、図柄表示基板４４、払出制御基板４
５、電飾基板４６の各基板に各々電源監視回路７８及び
リセット遅延回路７９を設けたが、代わりに、立ち上が
りに要する時間の長い順に、先に各基板に電源を供給す
る給電開始遅延手段を設けるようにしても良い。

【００３５】この場合には、例えば、周知のタイマＩＣ
とリレーを用いて、立ち上がりの遅い基板から先に電源
を供給するようにしても良い。たとえば、図柄表示基板
４４の起動時間が最も長く約１２秒、音基板４３の起動
時間が約１０秒、電飾基板４６の起動時間が約８秒、払
出制御基板４５の起動時間が約６秒、主基板４１の起動
時間が約４秒であれば、図柄表示基板４４へは、電源Ｏ
Ｎから直ちに（遅延時間０秒）電源を供給し、音基板４
３へは、電源ＯＮから２秒後に電源を供給し、電飾基板
４６へは、電源ＯＮから４秒後に電源を供給し、払出制
御基板４５へは、電源ＯＮから６秒後に電源を供給し、
主基板４１へは、電源ＯＮから１２秒後に電源を供給す
るように、タイマＩＣの周辺回路を構成しておけば良
い。

【００３６】この場合には、電源投入から、約１２秒後
には、図柄表示基板４４、音基板４３、電飾基板４６、
払出制御基板４５は、同時に立ち上がっており、その４
秒後に、主基板４１が立ち上がることになる。従って、
主基板４１が立ち上がっているときには、図柄表示基板
４４、音基板４３、電飾基板４６、及び払出制御基板４
５は立ち上がっており、これらの各基板は、主基板４１
からのコマンドを確実に受け付けることができる。よっ
て、立ち上がりの遅い基板が主基板４１からのコマンド
を無視してエラーが発生することを防止できる。

【００３７】なお、上記第２実施例では、主基板４１以
外は、同時に立ち上がりが完了しているように構成した
が、立ち上がりの遅い基板から、順次立ち上がりが完了
し、最後に、主基板４１が立ち上がるようにしても良
い。また、各基板への給電の遅延は、上記タイマＩＣ及
びリレーに限られず各種の遅延回路を用いることができ
ることは言うまでもない。また、本発明は、パチンコ機
に限られず、パチコン機、パチスロ機等の各種の遊技機
に使用可能であることは言うまでもない。

【００３８】

【発明の効果】以上説明したように請求項１に係る発明
の遊技機では、電源基板の他に、遊技機の主制御を司る
主基板、遊技媒体の払出に関する制御を司る払出制御基
板、遊技機の電飾の発光態様を制御する電飾基板、遊技
機の音声発生を制御する音基板、図柄表示装置を制御す
る図柄表示基板等を各々独立して設けた遊技機におい
て、遊技機の電源投入時に、遊技機の主基板を除く各基
板の内、最も立ち上がりの遅い基板が立ち上がるのに要
する時間よりも、主基板が立ち上がりに要する時間が長
くなるように、遅延手段が主基板の立ち上がりを遅延さ
せるので、遊技機が正常動作を行うことができ、故障を
防止し遊技機の寿命を長くすることができる。

【００３９】また、請求項２に係る発明の遊技機では、
電源基板の他に、遊技機の主制御を司る主基板、遊技媒
体の払出に関する制御を司る払出制御基板、遊技機の電
飾の発光態様を制御する電飾基板、遊技機の音声発生を
制御する音基板、図柄表示装置を制御する図柄表示基板
等を各々独立して設け、電源基板から前記各基板に給電
が行われる遊技機において、遊技機の電源投入時に、遊
技機の各基板は立ち上がりに要する時間の長い順に、先
に起動されるので、遊技機が正常動作を行うことがで
き、故障を防止し遊技機の寿命を長くすることができ
る。

【図面の簡単な説明】

【図１】第１実施例のパチンコ機１の正面図である。

【図２】第１実施例のパチンコ機１の遊技盤２の正面図
である。

【図３】第１実施例のパチンコ機１の背面図である。

【図４】第１実施例のパチンコ機１の電気的回路のブロ
ック図である。

【図５】第１実施例のパチンコ機１の電源監視回路７８
及びリセット遅延回路７９を示す電気的回路のブロック
図である。

【図６】第１実施例のパチンコ機１の図柄表示基板４４
の起動シーケンス図である。

【符号の説明】

１パチンコ機２遊技盤４遊技領域８特別図柄表示装置４０制御部４１主基板４２電源基板４３音基板４４図柄表示基板４５払出制御基板４６電飾基板４７中継基板５０ＣＰＵユニット５０ａクロック入力部５０ｂクロック出力部５０ｃリセット許可信号入力部５１ＣＰＵ５２ＲＡＭ５３ＲＯＭ５４Ｉ／Ｏインターフェース５５出力ポート７７スイッチ７８電源監視回路７８ａ１２Ｖ電源監視回路７８ｂ５Ｖ電源監視回路７９リセット遅延回路８０ＯＳＣ回路８１分周カウンタ８１ａ電源監視信号入力部８１ｂクロック入力部８１ｃ信号出力部８２ＡＮＤ回路

Claims

【特許請求の範囲】

【請求項１】電源基板の他に、遊技機の主制御を司る
主基板、遊技媒体の払出に関する制御を司る払出制御基
板、遊技機の電飾の発光態様を制御する電飾基板、遊技
機の音声発生を制御する音基板、図柄表示装置を制御す
る図柄表示基板等を各々独立して設けた遊技機であっ
て、電源投入時、前記主基板を除く各基板の内、最も立ち上
がりの遅い基板が立ち上がるのに要する時間よりも、前
記主基板が立ち上がりに要する時間を長くする立ち上が
り遅延手段を備えたことを特徴とする遊技機。
【請求項２】電源基板の他に、遊技機の主制御を司る
主基板、遊技媒体の払出に関する制御を司る払出制御基
板、遊技機の電飾の発光態様を制御する電飾基板、遊技
機の音声発生を制御する音基板、図柄表示装置を制御す
る図柄表示基板等を各々独立して設け、電源基板から前
記各基板に給電が行われる遊技機であって、電源投入時、前記各基板は立ち上がりに要する時間の長
い順に、先に起動されることを特徴とする遊技機。