JP2001110669A - Method for manufacturing ceramic electronic component - Google Patents

Method for manufacturing ceramic electronic component

Info

Publication number
JP2001110669A
JP2001110669A JP28652299A JP28652299A JP2001110669A JP 2001110669 A JP2001110669 A JP 2001110669A JP 28652299 A JP28652299 A JP 28652299A JP 28652299 A JP28652299 A JP 28652299A JP 2001110669 A JP2001110669 A JP 2001110669A
Authority
JP
Japan
Prior art keywords
ceramic
conductor layer
ceramic sheet
electronic component
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28652299A
Other languages
Japanese (ja)
Other versions
JP3538348B2 (en
Inventor
Atsuo Nagai
淳夫 長井
Yoshiya Sakaguchi
佳也 坂口
Hidenori Kuramitsu
秀紀 倉光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP28652299A priority Critical patent/JP3538348B2/en
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to PCT/JP2000/006460 priority patent/WO2001022449A1/en
Priority to US09/830,493 priority patent/US6780267B1/en
Priority to TW089119518A priority patent/TW470981B/en
Priority to EP00961152A priority patent/EP1139355A4/en
Priority to KR1020017006377A priority patent/KR100694922B1/en
Priority to CNB008020248A priority patent/CN1171257C/en
Publication of JP2001110669A publication Critical patent/JP2001110669A/en
Application granted granted Critical
Publication of JP3538348B2 publication Critical patent/JP3538348B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a ceramic electronic component of little short-circuit failure by suppressing infiltration of metal components into a ceramic sheet. SOLUTION: A ceramic sheet 10 is prepared where polyethylene 12 has a network structure with an organic substance and ceramic powder 11 present in a layered form. A conductor layer is formed on a base film and transferred onto the ceramic sheet 10 to produce a ceramic sheet with the conductor layer. Then, the ceramic sheet with the conductor layer is stacked to produce a laminate, and an external electrode is formed after burning.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は例えば積層セラミッ
クコンデンサ等のセラミック電子部品の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic electronic component such as a multilayer ceramic capacitor.

【0002】[0002]

【従来の技術】図5は一般的な積層セラミックコンデン
サの一部切欠斜視図であり、1はセラミック誘電体層、
2は導電体層、3は外部電極で、導電体層2はその一端
部がセラミック誘電体層1の端部において外部電極3に
接続されている。
2. Description of the Related Art FIG. 5 is a partially cutaway perspective view of a general multilayer ceramic capacitor, wherein 1 is a ceramic dielectric layer,
2 is a conductor layer, 3 is an external electrode, and one end of the conductor layer 2 is connected to the external electrode 3 at an end of the ceramic dielectric layer 1.

【0003】以下に従来の積層セラミックコンデンサの
製造方法について説明する。
Hereinafter, a method for manufacturing a conventional multilayer ceramic capacitor will be described.

【0004】まず、セラミック誘電体層1となるチタン
酸バリウムを主成分とする誘電体粉末に有機物を添加し
て作製したスラリーをシート状に加工してセラミックシ
ートを作製し、この上に導電体層2となる金属ペースト
を所望の形状に印刷する。
[0004] First, a slurry prepared by adding an organic substance to a dielectric powder containing barium titanate as a main component and serving as a ceramic dielectric layer 1 is processed into a sheet to form a ceramic sheet, on which a conductor is formed. The metal paste to be the layer 2 is printed in a desired shape.

【0005】次にこの導電体層2を形成したセラミック
シートを導電体層2がセラミックシートを挟んで交互に
対向するように複数枚積層して積層体を得る。その後、
この積層体を焼成し、導電体層2が露出した両端面に外
部電極3を形成していた。
Next, a plurality of ceramic sheets on which the conductor layers 2 are formed are laminated so that the conductor layers 2 alternately face each other with the ceramic sheets interposed therebetween to obtain a laminate. afterwards,
This laminate was fired to form external electrodes 3 on both end surfaces where the conductive layer 2 was exposed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記方法
によると、セラミックシートは貫通ピンホールが多数存
在するために、その部分に金属ペーストが印刷された場
合には、金属成分がセラミックシートを貫通し、ショー
ト不良が発生するという問題点を有していた。
However, according to the above-described method, since a ceramic sheet has a large number of through-pin holes, when a metal paste is printed on that portion, a metal component penetrates the ceramic sheet, There is a problem that a short circuit occurs.

【0007】そこで本発明はショート不良の少ないセラ
ミック電子部品の製造方法を提供することを目的とする
ものである。
Accordingly, an object of the present invention is to provide a method of manufacturing a ceramic electronic component with less short-circuit defects.

【0008】[0008]

【課題を解決するための手段】この目的を達成するため
に本発明のセラミック電子部品の製造方法は、有機物と
セラミック粉末とを含有したセラミックシートと導電体
層とを交互に積層して積層体を作製する第1工程と、次
に前記積層体を焼成する第2工程とを備え、前記セラミ
ックシートとして前記有機物が網目構造でかつ前記有機
物と前記セラミック粉末とが層状に存在しているものを
用いるものであり、例え層状構造の一層にピンホールが
存在したとしても何層もの有機物及びセラミック粉末と
で形成されているために、セラミックシートを金属成分
が貫通するようなピンホールが発生しにくいものであ
る。
In order to achieve the above object, a method of manufacturing a ceramic electronic component according to the present invention is directed to a method of manufacturing a ceramic electronic component, comprising the steps of alternately stacking a ceramic sheet containing an organic substance and ceramic powder and a conductor layer. And a second step of firing the laminated body, wherein the organic sheet has a network structure and the organic substance and the ceramic powder are present in a layered form. It is used, and even if there is a pinhole in one layer of the layered structure, since it is formed of many layers of organic substances and ceramic powder, it is difficult to generate a pinhole such that a metal component penetrates the ceramic sheet. Things.

【0009】[0009]

【発明の実施の形態】本発明の請求項1に記載の発明
は、有機物とセラミック粉末とを含有したセラミックシ
ートと導電体層とを交互に積層して積層体を作製する第
1工程と、次に前記積層体を焼成する第2工程とを備
え、前記セラミックシートとして前記有機物が網目構造
でかつ前記有機物と前記セラミック粉末とが層状に存在
しているものを用いるセラミック電子部品の製造方法で
あり、金属成分がセラミックシートを貫通するのを防止
できるためショート不良の少ないセラミック電子部品を
得ることができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention comprises a first step of alternately laminating a ceramic sheet containing an organic substance and ceramic powder and a conductor layer to form a laminate, Next, a second step of firing the laminate is provided, wherein the organic material has a network structure and the organic material and the ceramic powder are present in layers as the ceramic sheet. In addition, since a metal component can be prevented from penetrating the ceramic sheet, a ceramic electronic component with few short-circuit defects can be obtained.

【0010】請求項2に記載の発明は、セラミックシー
トの空隙率は50%未満である請求項1に記載のセラミ
ック電子部品の製造方法であり、金属成分がセラミック
シートを貫通するのを抑制することができる。
According to a second aspect of the present invention, there is provided the method for manufacturing a ceramic electronic component according to the first aspect, wherein the porosity of the ceramic sheet is less than 50%, and a metal component is suppressed from penetrating the ceramic sheet. be able to.

【0011】請求項3に記載の発明は、第1工程は、ベ
ースフィルム上に形成された導電体層をセラミックシー
ト上に積層して前記ベースフィルムを剥離する工程とこ
の導電体層上にセラミックシートを積層する工程とを繰
り返すものである請求項1に記載のセラミック電子部品
の製造方法であり、直接セラミックシート上に誘電体層
を形成する場合と比較すると導電体層中の溶剤成分を減
少させることができるので、セラミックシートへの金属
成分の浸入を抑制できる。
According to a third aspect of the present invention, in the first step, a conductive layer formed on a base film is laminated on a ceramic sheet to peel off the base film, and a ceramic layer is formed on the conductive layer. 2. The method for manufacturing a ceramic electronic component according to claim 1, wherein the step of laminating the sheets is repeated, and the solvent component in the conductor layer is reduced as compared with the case where the dielectric layer is directly formed on the ceramic sheet. Therefore, intrusion of the metal component into the ceramic sheet can be suppressed.

【0012】請求項4に記載の発明は、セラミックシー
ト上に積層する前に導電体層を厚み方向に加圧する工程
を設けた請求項3に記載のセラミック電子部品の製造方
法であり、導電体層表面の凹凸を減少させることによ
り、セラミックシートへの金属成分の浸入を抑制でき
る。
According to a fourth aspect of the present invention, there is provided the method for manufacturing a ceramic electronic component according to the third aspect, further comprising the step of pressing the conductor layer in the thickness direction before laminating the conductor layer on the ceramic sheet. By reducing unevenness on the surface of the layer, it is possible to suppress intrusion of the metal component into the ceramic sheet.

【0013】請求項5に記載の発明は、第1の工程にお
いて導電体層は薄膜形成法により作製する請求項1に記
載のセラミック電子部品の製造方法であり、金属成分が
一体化し板状となっているためセラミックシートへの金
属成分の浸入を抑制できる。
According to a fifth aspect of the present invention, there is provided the method of manufacturing a ceramic electronic component according to the first aspect, wherein the conductive layer is formed by a thin film forming method in the first step. Therefore, intrusion of the metal component into the ceramic sheet can be suppressed.

【0014】以下本発明の実施の形態について積層セラ
ミックコンデンサを例に図面を参照しながら説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking a multilayer ceramic capacitor as an example.

【0015】図1は本発明の一実施の形態におけるセラ
ミックシートの要部拡大縦断面図、図2は同横断面図で
あり、10はセラミックシート、11はセラミック粉
末、12はポリエチレン、13は空隙である。
FIG. 1 is an enlarged longitudinal sectional view of a main part of a ceramic sheet according to one embodiment of the present invention, FIG. 2 is a transverse sectional view of the same, 10 is a ceramic sheet, 11 is a ceramic powder, 12 is polyethylene, and 13 is a polyethylene. It is a void.

【0016】また図3、図4は本発明の一実施の形態に
おける導電体層の断面図であり、2は導電体層、14は
ベースフィルムである。
FIGS. 3 and 4 are cross-sectional views of a conductor layer according to an embodiment of the present invention. Reference numeral 2 denotes a conductor layer, and 14 denotes a base film.

【0017】さらにまた図5は一般的な積層セラミック
コンデンサの一部切欠斜視図で、1はセラミック誘電体
層、2は導電体層、3は外部電極である。
FIG. 5 is a partially cutaway perspective view of a general multilayer ceramic capacitor, wherein 1 is a ceramic dielectric layer, 2 is a conductor layer, and 3 is an external electrode.

【0018】まず重量平均分子量が400,000以上
のポリエチレンとチタン酸バリウムを主成分とするセラ
ミック原料粉末とを用いて、空隙率が50%未満のセラ
ミックシート10を準備する。図1、図2に示すように
有機物としての網目構造のポリエチレン12が層状にな
っており、この網目にセラミック粉末11が吸着してお
り結局セラミック粉末11も網目構造のものが層状にな
っている。また網目構造のポリエチレン12は規則的に
配列しているわけではないので、セラミックシート10
の上面から見たときにセラミックシート10を貫通する
空隙13というのはほとんど無いものである。
First, a ceramic sheet 10 having a porosity of less than 50% is prepared using polyethylene having a weight average molecular weight of 400,000 or more and a ceramic raw material powder containing barium titanate as a main component. As shown in FIGS. 1 and 2, a polyethylene 12 having a network structure as an organic substance is in a layered form, and the ceramic powder 11 is adsorbed on the network, and the ceramic powder 11 is also a layered structure having a network structure. . Further, since the polyethylene 12 having a mesh structure is not regularly arranged, the ceramic sheet 10
When viewed from the upper surface, there is almost no gap 13 penetrating the ceramic sheet 10.

【0019】また、金属成分としてニッケルを、バイン
ダとしてエチルセルロース、アクリル樹脂、ブチラール
樹脂、可塑剤としてベンジルブチルフタレート、溶剤と
して脂肪族または芳香族系溶剤を含有する金属ペースト
を準備し、ポリエチレンテレフタレートフィルム等のベ
ースフィルム14上に導電体層2を複数形成する。この
時導電体層2は図3に示すように表面に凹凸を有してい
る。そこで図4に示すように導電体層2の表面の凹凸を
減少させてセラミックシート10中に導電体層2が浸入
するのを抑制することが望ましい。
A metal paste containing nickel as a metal component, ethyl cellulose, an acrylic resin, a butyral resin as a binder, benzyl butyl phthalate as a plasticizer, and an aliphatic or aromatic solvent as a solvent is prepared, and a polyethylene terephthalate film or the like is prepared. A plurality of conductor layers 2 are formed on the base film 14 of FIG. At this time, the conductor layer 2 has irregularities on the surface as shown in FIG. Therefore, as shown in FIG. 4, it is desirable to reduce irregularities on the surface of the conductor layer 2 to suppress the conductor layer 2 from entering the ceramic sheet 10.

【0020】また、この時後工程で導電体層2とベース
フィルム14とを離型させやすくするために、あらかじ
めベースフィルム14上にアクリル樹脂、メラミン樹
脂、エポキシ樹脂、シリコン樹脂のうち、少なくとも一
種類以上からなる離型層(図示せず)を形成してから導
電体層2を印刷することが望ましい。特にアクリル樹脂
とメラミン樹脂を混合系においては所望の離型性が得ら
れる。また、シリコン樹脂においては所望の離型性が得
られる他、耐溶剤性、耐湿性などに優れるために有効で
ある。
At this time, at least one of an acrylic resin, a melamine resin, an epoxy resin, and a silicone resin is formed on the base film 14 in advance so that the conductive layer 2 and the base film 14 can be easily released from the mold in a later step. It is desirable to print the conductor layer 2 after forming a release layer (not shown) of at least one kind. In particular, in a mixed system of an acrylic resin and a melamine resin, a desired release property can be obtained. In addition, the silicone resin is effective in that desired release properties can be obtained and the solvent resistance and moisture resistance are excellent.

【0021】次に、セラミックシート10上に導電体層
2をベースフィルム14ごと導電体層2がセラミックシ
ート10と接触するように積層し、ベースフィルム14
上から加圧して導電体層2をセラミックシート10に転
写した後ベースフィルム14を剥離し導電体層付きセラ
ミックシートを作製した。
Next, the conductor layer 2 is laminated on the ceramic sheet 10 together with the base film 14 so that the conductor layer 2 comes into contact with the ceramic sheet 10.
After applying pressure from above to transfer the conductor layer 2 to the ceramic sheet 10, the base film 14 was peeled off to produce a ceramic sheet with a conductor layer.

【0022】次いでセラミックシート10を複数枚積み
重ねて無効層を形成し、この無効層の上に導電体層付き
セラミックシートを所望の枚数積層し、さらにその上に
無効層を形成することで仮積層体を得る。
Next, a plurality of ceramic sheets 10 are stacked to form an ineffective layer, a desired number of ceramic sheets with a conductor layer are stacked on the ineffective layer, and an ineffective layer is further formed thereon to temporarily laminate the ineffective layer. Get the body.

【0023】その後、仮積層体全体を加圧し、所望の形
状の積層体に切断し、脱脂後焼成をする。脱脂は、大気
中または窒素中で積層体を昇温させながらまず積層体中
の可塑剤の除去を行い、さらに昇温させてバインダの除
去の順に行うことが好ましい。その理由は、可塑剤とバ
インダとを一度に除去するために一気に加熱すると、可
塑剤とバインダとで新たな化合物が生成し脱脂後も積層
体中に残留することとなり、焼成時にこの化合物が燃焼
して積層体から除去されることによりデラミネーション
などの構造欠陥が発生し、ショート不良の発生率が高く
なるからである。
Thereafter, the entire temporary laminate is pressed, cut into a laminate of a desired shape, degreased, and fired. The degreasing is preferably performed in the order of removing the plasticizer in the laminate while raising the temperature of the laminate in the air or nitrogen, and then further removing the binder by further increasing the temperature. The reason is that if heated at once to remove the plasticizer and the binder at once, a new compound will be generated by the plasticizer and the binder and will remain in the laminate even after degreasing, and this compound will burn during firing. This is because structural defects such as delamination occur by being removed from the laminate, and the occurrence rate of short-circuit defects increases.

【0024】さらに脱脂とこれに続いて行う焼成は導電
体層2となるニッケルが過度に酸化されないように条件
設定を行う。焼成により、チタン酸バリウムを主成分と
するセラミック誘電体層1とニッケルを主成分とする導
電体層2が焼結した焼結体を得る。
Further, conditions for the degreasing and the subsequent baking are set so that nickel which will be the conductor layer 2 is not excessively oxidized. By sintering, a sintered body is obtained in which the ceramic dielectric layer 1 mainly containing barium titanate and the conductor layer 2 mainly containing nickel are sintered.

【0025】次いでこの焼結体の導電体層2の露出した
両端面に銅などの外部電極3を焼き付け、メッキ(図示
せず)を施した後に図5に示す積層セラミックコンデン
サを得る。
Next, external electrodes 3 made of copper or the like are baked on the exposed both end surfaces of the conductor layer 2 of the sintered body, plated (not shown), and the multilayer ceramic capacitor shown in FIG. 5 is obtained.

【0026】(表1)は、有効層数(導電体層2間に挟
まれたセラミック誘電体層1の数)が150層の積層セ
ラミックコンデンサのショート数について、本実施の形
態品と従来品と比較して示しているものである。
Table 1 shows the number of short-circuits of the multilayer ceramic capacitor in which the number of effective layers (the number of ceramic dielectric layers 1 sandwiched between the conductive layers 2) is 150, in this embodiment and the conventional product. It is shown in comparison with.

【0027】[0027]

【表1】 [Table 1]

【0028】従来品1とは、従来のスラリーを用いて作
製した層状構造を有さないセラミックシートを用いたも
のである。
The conventional product 1 uses a ceramic sheet having no layered structure manufactured using a conventional slurry.

【0029】(表1)から明らかなように、従来品と比
較すると本実施の形態品はショート数が減少しているこ
とがわかる。また、ショート不良発生品に対して内部断
面を解析した結果、ショート箇所は導電体層2間のショ
ートであることがわかった。
As is clear from Table 1, the number of short-circuits of the product of this embodiment is smaller than that of the conventional product. In addition, as a result of analyzing the internal cross section of the short-circuit failure product, it was found that the short-circuited portion was a short-circuit between the conductor layers 2.

【0030】このことから、本実施の形態によれば導電
体層2中の金属成分のセラミックシート10への浸入を
抑制し、導電体層2間のショートを激減させ、歩留まり
を大幅に改善することができる。
Therefore, according to the present embodiment, the penetration of the metal component in the conductor layer 2 into the ceramic sheet 10 is suppressed, the short circuit between the conductor layers 2 is drastically reduced, and the yield is greatly improved. be able to.

【0031】以下本発明のポイントについて記載する。Hereinafter, the points of the present invention will be described.

【0032】(1)導電体層2と積層するときのセラミ
ックシート10の空隙率は50%未満となるようにして
おくことにより導電体層2中の金属成分の浸入を抑制で
きる。50%以上のセラミックシート10については厚
み方向に加圧して空隙率を50%未満に調整してから導
電体層2と積層すれば良い。
(1) By setting the porosity of the ceramic sheet 10 when laminated with the conductor layer 2 to be less than 50%, penetration of metal components in the conductor layer 2 can be suppressed. For the ceramic sheet 10 of 50% or more, the porosity may be adjusted to less than 50% by pressing in the thickness direction, and then laminated with the conductor layer 2.

【0033】しかしながら空隙率が低すぎても積層体の
加圧時に導電体層2の形成部と非形成部の圧力差を吸収
できなくなるので好ましくない。
However, if the porosity is too low, it is not preferable because the pressure difference between the portion where the conductive layer 2 is formed and the portion where the conductive layer 2 is not formed cannot be absorbed when the laminate is pressed.

【0034】従って空隙率は10%以上、50%未満と
しておくことが好ましい。
Therefore, it is preferable that the porosity is not less than 10% and less than 50%.

【0035】(2)導電体層2はセラミックシート10
の上に金属ペーストを直接印刷することにより形成して
も構わないが、ベースフィルム14上に形成して乾燥さ
せた後にセラミックシート10上に転写する方が金属ペ
ースト中の金属成分がセラミックシート10中に浸入し
難い。
(2) The conductor layer 2 is made of a ceramic sheet 10
May be formed by directly printing a metal paste on the ceramic sheet 10, but it is better to form the metal paste on the base film 14, and then transfer it to the ceramic sheet 10 after drying. Hard to penetrate inside.

【0036】また、この場合、セラミックシート10上
に積層する前に導電体層2を厚み方向に加圧して導電体
層2の表面の凹凸を減少させることにより、セラミック
シート10への金属成分の浸入をさらに抑制できる。
In this case, the conductor layer 2 is pressed in the thickness direction before lamination on the ceramic sheet 10 to reduce the unevenness on the surface of the conductor layer 2, so that the metal component on the ceramic sheet 10 can be reduced. Infiltration can be further suppressed.

【0037】(3)導電体層2は蒸着、スパッタなどの
薄膜形成法により直接セラミックシート10上に形成し
ても構わない。この場合は金属成分が一体化し板状とな
っているためセラミックシート10への金属成分の浸入
を抑制できる。
(3) The conductor layer 2 may be formed directly on the ceramic sheet 10 by a thin film forming method such as vapor deposition or sputtering. In this case, since the metal components are integrated into a plate shape, the penetration of the metal components into the ceramic sheet 10 can be suppressed.

【0038】(4)仮積層体全体を加圧するまでに行う
加圧は、室温から導電体層2中の可塑剤が飛散しすぎな
いような温度(本実施の形態においては150℃)まで
の温度範囲で行うことが望ましい。その理由は、可塑剤
が飛散しすぎると導電体層2が硬く、脆くなり、セラミ
ックシート10と導電体層2間の接着力が低下し、積層
時や焼成時に構造欠陥が発生するからである。また、上
記温度範囲で行うことにより、導電体層2に含まれるバ
インダ成分や可塑剤成分を軟化させ、導電体層2とセラ
ミックシート10との接着性を向上させることができ
る。また、導電体層2中の可塑剤及びバインダの含有率
が低い場合には加圧時に温度を上げることにより、可塑
剤及びバインダを活性化させて導電体層2とセラミック
シート10との接着性を向上させる。一方含有率が高い
場合には室温でも導電体層2とセラミックシート10の
接着性は十分得ることができるので加熱する必要はな
い。つまり導電体層2中の有機成分の種類とその含有率
に応じて加熱温度を調整することが好ましい。
(4) The pressure applied until the entire temporary laminated body is pressurized is from room temperature to a temperature (150 ° C. in the present embodiment) at which the plasticizer in the conductive layer 2 does not scatter too much. It is desirable to perform in the temperature range. The reason is that if the plasticizer is scattered too much, the conductor layer 2 becomes hard and brittle, the adhesive force between the ceramic sheet 10 and the conductor layer 2 decreases, and structural defects occur during lamination or firing. . Further, by performing the heat treatment in the above temperature range, the binder component and the plasticizer component contained in the conductor layer 2 can be softened, and the adhesion between the conductor layer 2 and the ceramic sheet 10 can be improved. When the content of the plasticizer and the binder in the conductor layer 2 is low, the plasticizer and the binder are activated by increasing the temperature at the time of pressurization, so that the adhesion between the conductor layer 2 and the ceramic sheet 10 is increased. Improve. On the other hand, when the content is high, the adhesiveness between the conductive layer 2 and the ceramic sheet 10 can be sufficiently obtained even at room temperature, so that it is not necessary to heat. That is, it is preferable to adjust the heating temperature in accordance with the type of the organic component in the conductor layer 2 and the content thereof.

【0039】(5)上記実施の形態においては積層セラ
ミックコンデンサについて説明したが、積層バリスタ、
積層サーミスタ、積層コイル、セラミック多層基板など
セラミックシートと導電体層とを積層して形成するセラ
ミック電子部品においては同様の効果が得られるもので
ある。
(5) In the above embodiment, the multilayer ceramic capacitor has been described.
Similar effects can be obtained in a ceramic electronic component formed by laminating a ceramic sheet and a conductor layer, such as a laminated thermistor, a laminated coil, and a ceramic multilayer substrate.

【0040】[0040]

【発明の効果】以上の本発明によると、セラミックシー
トへの導電体層中の金属成分の浸入を抑制することによ
り、ショート不良の少ないセラミック電子部品を得るこ
とができる。
According to the present invention described above, a ceramic electronic component with few short-circuit defects can be obtained by suppressing the penetration of the metal component in the conductor layer into the ceramic sheet.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態におけるセラミックシー
トの断面図
FIG. 1 is a cross-sectional view of a ceramic sheet according to an embodiment of the present invention.

【図2】図1に示すセラミックシートの拡大上面図FIG. 2 is an enlarged top view of the ceramic sheet shown in FIG.

【図3】本発明の一実施の形態における導電体層の断面
FIG. 3 is a cross-sectional view of a conductor layer according to one embodiment of the present invention.

【図4】本発明の一実施の形態における導電体層の断面
FIG. 4 is a cross-sectional view of a conductor layer according to one embodiment of the present invention.

【図5】一般的な積層セラミックコンデンサの一部切欠
斜視図
FIG. 5 is a partially cutaway perspective view of a general multilayer ceramic capacitor.

【符号の説明】[Explanation of symbols]

1 セラミック誘電体層 2 導電体層 3 外部電極 10 セラミックシート 11 セラミック粉末 12 ポリエチレン 13 空隙 14 ベースフィルム DESCRIPTION OF SYMBOLS 1 Ceramic dielectric layer 2 Conductive layer 3 External electrode 10 Ceramic sheet 11 Ceramic powder 12 Polyethylene 13 Void 14 Base film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉光 秀紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E001 AB03 AC09 AD00 AE02 AE03 AF06 AG00 AH01 AH03 AH05 AH06 AH07 AH09 AJ01 AJ02 5E082 AA01 AB03 BC33 BC36 BC38 EE04 EE05 EE23 EE35 EE37 FG06 FG26 FG54 GG10 GG11 GG26 GG28 HH43 JJ03 JJ05 JJ21 JJ23 LL02 LL03 LL35 MM22 PP10  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Hideki Kuramitsu 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd. AA01 AB03 BC33 BC36 BC38 EE04 EE05 EE23 EE35 EE37 FG06 FG26 FG54 GG10 GG11 GG26 GG28 HH43 JJ03 JJ05 JJ21 JJ23 LL02 LL03 LL35 MM22 PP10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 有機物とセラミック粉末とを含有したセ
ラミックシートと導電体層とを交互に積層して積層体を
作製する第1工程と、次に前記積層体を焼成する第2工
程とを備え、前記セラミックシートとして前記有機物が
網目構造でかつ前記有機物と前記セラミック粉末とが層
状に存在しているものを用いるセラミック電子部品の製
造方法。
1. A first step of alternately laminating ceramic sheets containing an organic substance and ceramic powder and a conductor layer to form a laminate, and then a second step of firing the laminate. A method of manufacturing a ceramic electronic component, wherein the ceramic sheet has a network structure of the organic substance and the organic substance and the ceramic powder are present in layers.
【請求項2】 セラミックシートの空隙率は50%未満
である請求項1に記載のセラミック電子部品の製造方
法。
2. The method according to claim 1, wherein the porosity of the ceramic sheet is less than 50%.
【請求項3】 第1工程は、ベースフィルム上に形成さ
れた導電体層をセラミックシート上に積層して前記ベー
スフィルムを剥離する工程とこの導電体層上にセラミッ
クシートを積層する工程とを繰り返すものである請求項
1に記載のセラミック電子部品の製造方法。
3. The first step includes a step of laminating a conductor layer formed on a base film on a ceramic sheet and peeling off the base film, and a step of laminating a ceramic sheet on the conductor layer. The method for manufacturing a ceramic electronic component according to claim 1, wherein the method is repeated.
【請求項4】 セラミックシート上に積層する前に導電
体層を厚み方向に加圧する工程を設けた請求項3に記載
のセラミック電子部品の製造方法。
4. The method for manufacturing a ceramic electronic component according to claim 3, further comprising a step of pressing the conductor layer in a thickness direction before laminating the conductor layer on the ceramic sheet.
【請求項5】 第1の工程において導電体層は薄膜形成
法により作製する請求項1に記載のセラミック電子部品
の製造方法。
5. The method according to claim 1, wherein the conductive layer is formed by a thin film forming method in the first step.
JP28652299A 1999-09-22 1999-10-07 Manufacturing method of ceramic electronic components Expired - Fee Related JP3538348B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP28652299A JP3538348B2 (en) 1999-10-07 1999-10-07 Manufacturing method of ceramic electronic components
US09/830,493 US6780267B1 (en) 1999-09-22 2000-09-21 Electronic device of ceramic
TW089119518A TW470981B (en) 1999-09-22 2000-09-21 Method for manufacturing ceramic electronic component
EP00961152A EP1139355A4 (en) 1999-09-22 2000-09-21 Electronic device of ceramic
PCT/JP2000/006460 WO2001022449A1 (en) 1999-09-22 2000-09-21 Electronic device of ceramic
KR1020017006377A KR100694922B1 (en) 1999-09-22 2000-09-21 Electronic device of ceramic
CNB008020248A CN1171257C (en) 1999-09-22 2000-09-21 Method for mfg. electronic device of ceramic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28652299A JP3538348B2 (en) 1999-10-07 1999-10-07 Manufacturing method of ceramic electronic components

Publications (2)

Publication Number Publication Date
JP2001110669A true JP2001110669A (en) 2001-04-20
JP3538348B2 JP3538348B2 (en) 2004-06-14

Family

ID=17705511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28652299A Expired - Fee Related JP3538348B2 (en) 1999-09-22 1999-10-07 Manufacturing method of ceramic electronic components

Country Status (1)

Country Link
JP (1) JP3538348B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631994B1 (en) 2005-07-28 2006-10-09 삼성전기주식회사 Polymer-ceramic composite, and capacitor, resin coated copper and copper clad laminate using the composite

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631994B1 (en) 2005-07-28 2006-10-09 삼성전기주식회사 Polymer-ceramic composite, and capacitor, resin coated copper and copper clad laminate using the composite

Also Published As

Publication number Publication date
JP3538348B2 (en) 2004-06-14

Similar Documents

Publication Publication Date Title
JP3527667B2 (en) Manufacturing method of ceramic electronic component
JP3538348B2 (en) Manufacturing method of ceramic electronic components
JP2005044921A (en) Laminated ceramic electronic component and manufacturing method thereof
JP2003031948A (en) Method of manufacturing ceramic multilayer board
JP2002343674A (en) Manufacturing method of laminated ceramic capacitor
JP4696410B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4702972B2 (en) Multilayer electronic component and manufacturing method thereof
KR100694922B1 (en) Electronic device of ceramic
JP3196713B2 (en) Manufacturing method of ceramic electronic components
JP3527668B2 (en) Manufacturing method of ceramic electronic components
JPH11260665A (en) Manufacture of multilayer ceramic electronic component
JP2000332312A (en) Manufacture of laminated piezoelectric ceramic part
JP2001044064A (en) Manufacture of ceramic electronic component
JP2002313673A (en) Method of manufacturing ceramic electronic component
JP3239835B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2002237428A (en) Method of manufacturing ceramic electronic part
JP3538308B2 (en) Manufacturing method of multilayer ceramic electronic component
JP3042463B2 (en) Manufacturing method of ceramic electronic components
JP2000173858A (en) Manufacture of laminated ceramic electronic part
JPH1197280A (en) Method of manufacturing multilayer ceramic capacitor
JP4638184B2 (en) Manufacturing method of laminated electronic component
JPH09266133A (en) Multilayer electronic part
JP2005079426A (en) Manufacturing method of laminated ceramic electronic component
JP3047706B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2003133165A (en) Laminated ceramic electronic component and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees