JP2001100187A - Substrate for liquid crystal panel, liquid crystal panel, electronic instrument using the same, and manufacturing method of substrate for liquid crystal panel - Google Patents

Substrate for liquid crystal panel, liquid crystal panel, electronic instrument using the same, and manufacturing method of substrate for liquid crystal panel

Info

Publication number
JP2001100187A
JP2001100187A JP27753899A JP27753899A JP2001100187A JP 2001100187 A JP2001100187 A JP 2001100187A JP 27753899 A JP27753899 A JP 27753899A JP 27753899 A JP27753899 A JP 27753899A JP 2001100187 A JP2001100187 A JP 2001100187A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
substrate
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27753899A
Other languages
Japanese (ja)
Other versions
JP3864636B2 (en
Inventor
Shigenori Katayama
茂憲 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27753899A priority Critical patent/JP3864636B2/en
Publication of JP2001100187A publication Critical patent/JP2001100187A/en
Application granted granted Critical
Publication of JP3864636B2 publication Critical patent/JP3864636B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a reflection type display having a wide viewing angle and bright high quality by providing a reflection electrode with an optimal reflection characteristic in a reflection type liquid crystal panel. SOLUTION: The substrate for the liquid crystal panel comprises a transistor and a reflection electrode 13 connected with the transistor on the substrate. Under the reflection electrode 13, the substrate has 2nd conductive layer 10a which is laminated on an area corresponding to the reflection electrode 13 through an interlayer insulating film and is formed in a rugged form by being provided with lots of through-holes. Looking from the 2nd conductive layer on average, a shading film covering a gap of the reflection electrode 13 is also formed, and this shading film part has no open holes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、反射型液晶パネル
を構成する反射電極側の液晶パネル用基板の構造、その
液晶パネル用基板を用いて構成される液晶パネル及びそ
の液晶パネルを用いて構成される電子機器、並びにこの
ような液晶パネル用基板の製造方法の技術分野に属す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a liquid crystal panel substrate on a reflective electrode side constituting a reflection type liquid crystal panel, a liquid crystal panel formed using the liquid crystal panel substrate, and a structure formed using the liquid crystal panel. Electronic equipment and a method of manufacturing such a liquid crystal panel substrate.

【0002】[0002]

【背景技術】近年、携帯電話や携帯情報端末といった携
帯機器等の情報表示デバイスとして液晶パネルが用いら
れている。表示する情報の内容は、キャラクタ表示程度
だったものから、一度に多くの情報を表示するためにド
ットマトリクス型の液晶パネルが用いられ、画素数も次
第に多くなり高デューティとなってきている。
2. Description of the Related Art In recent years, liquid crystal panels have been used as information display devices for portable devices such as cellular phones and portable information terminals. The content of the information to be displayed is from character display to a dot matrix type liquid crystal panel is used to display a large amount of information at a time, and the number of pixels is gradually increased and the duty is high.

【0003】このような携帯機器には表示デバイスとし
て単純マトリクス型液晶パネルが用いられていたが、単
純マトリクス型液晶パネルではマルチプレックス駆動を
行う際に行走査線の選択信号として高デューティになる
ほど高い電圧が必要となり、少しでも消費電力を減らし
たいという要求の強いバッテリー駆動を行う携帯機器に
おいては大きな問題となる。
In such portable equipment, a simple matrix type liquid crystal panel is used as a display device. However, in a simple matrix type liquid crystal panel, when multiplex driving is performed, the higher the duty ratio as a selection signal of a row scanning line, the higher the duty. This is a serious problem in a battery-operated portable device that requires a voltage and requires a little reduction in power consumption.

【0004】このため、本願出願人は、特願平10−2
11293号において、液晶パネルの基板を半導体基板
とし、半導体基板にメモリ回路を画素毎に形成し、メモ
リ回路の保持データに基づいて表示制御を行うスタティ
ック駆動型の反射型液晶パネルを提案している。このよ
うな反射型液晶パネルによれば、外部から入射した光を
反射させて表示を行うので、光源であるバックライトが
不要であるため消費電力が低く、薄型であり軽量化が可
能となる。
[0004] For this reason, the present applicant has filed Japanese Patent Application No.
No. 11293 proposes a reflective liquid crystal panel of a static drive type in which a substrate of a liquid crystal panel is a semiconductor substrate, a memory circuit is formed on the semiconductor substrate for each pixel, and display control is performed based on data held in the memory circuit. . According to such a reflective liquid crystal panel, display is performed by reflecting light incident from the outside. Therefore, a backlight as a light source is not required, so that power consumption is low, and a thin and light weight can be achieved.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た本願出願人により提案されている反射型液晶パネル或
いはそれを用いた電子機器によれば、コントラストが高
い、応答速度が比較的速い、駆動電圧が低い、階調表示
が容易であるなど、ディスプレイとして基本的に必要と
される諸特性をバランス良く具備しているものの、一方
では、原理的に視野角が狭い、明るい表示に適さないな
どの問題点を有している。
However, according to the reflective liquid crystal panel proposed by the applicant of the present invention or the electronic apparatus using the same, the contrast is high, the response speed is relatively fast, and the driving voltage is low. Although it has well-balanced characteristics that are basically required for a display, such as low display and easy gray scale display, it also has problems with a narrow viewing angle and is not suitable for bright display in principle Have a point.

【0006】本発明は上述の問題点に鑑みなされたもの
であり、視野角が広く且つ明るく高品位の反射型表示を
可能ならしめる反射型の液晶パネル用基板、該液晶パネ
ル用基板を用いた液晶パネル、該液晶パネルを用いた電
子機器及び前記液晶パネル用基板の製造方法を提供する
ことを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has a wide viewing angle, a reflective liquid crystal panel substrate which enables bright and high-quality reflective display, and a method using the liquid crystal panel substrate. It is an object to provide a liquid crystal panel, an electronic device using the liquid crystal panel, and a method for manufacturing the liquid crystal panel substrate.

【0007】[0007]

【課題を解決するための手段】本発明の液晶パネル用基
板は上記課題を解決するために、基板に、トランジスタ
と、前記トランジスタに接続された反射電極と、前記反
射電極の下方に、層間絶縁膜を有し、前記層間絶縁膜
は、第1のシリコン酸化膜、第1のシリコン酸化膜の上
に、シリコン化合物と過酸化水素との重縮合反応によっ
て形成された第2のシリコン酸化膜、第2のシリコン酸
化膜の上に形成された第3のシリコン酸化膜により形成
されることを特徴とする。
In order to solve the above-mentioned problems, a substrate for a liquid crystal panel according to the present invention comprises, on a substrate, a transistor, a reflective electrode connected to the transistor, and an interlayer insulating film below the reflective electrode. A first silicon oxide film, a second silicon oxide film formed on the first silicon oxide film by a polycondensation reaction between a silicon compound and hydrogen peroxide, It is characterized by being formed by a third silicon oxide film formed on the second silicon oxide film.

【0008】本発明の液晶パネル用基板によれば、第1
のシリコン酸化膜の上にシリコン化合物と過酸化水素と
の重縮合反応によって形成された第2のシリコン酸化膜
により、第2のシリコン酸化膜形成工程より以前の流動
プロセスで形成された凹凸をなだらかな曲線形状にする
ことが可能となる。このため、第2のシリコン酸化膜上
に形成された第3のシリコン酸化膜は、クラックの無い
良好な絶縁膜を形成することができるとともに、その上
方に層間絶縁膜を介して形成される反射電極の表面(即
ち反射面)も、第2のシリコン酸化膜の凹凸に沿った凹
凸形状を形成することができる。この結果、良好な散乱
度を有する反射電極を形成することができる。
According to the liquid crystal panel substrate of the present invention, the first
The second silicon oxide film formed by the polycondensation reaction of the silicon compound and the hydrogen peroxide on the silicon oxide film of step (a) smoothly smoothes the unevenness formed by the flow process prior to the second silicon oxide film forming step. It is possible to make a curved shape. For this reason, the third silicon oxide film formed on the second silicon oxide film can form a good insulating film without cracks, and can be formed above the reflective film via the interlayer insulating film. The surface of the electrode (i.e., the reflection surface) can also have an uneven shape along the unevenness of the second silicon oxide film. As a result, a reflective electrode having a good degree of scattering can be formed.

【0009】本発明の液晶パネル用基板の一の態様によ
れば、反射電極の下方に、層間絶縁膜を介して前記反射
電極に対応する領域に積層されると共に凹凸状に形成さ
れた凹凸膜を有する。このため、凹凸膜における凹凸形
状に対応して、その上方に層間絶縁膜を介して形成され
る反射電極の表面(即ち反射面)も、凹凸状に形成され
る。このため、反射電極の表面における凹凸度に応じ
て、反射光の散乱度を高めることができる。この結果、
当該液晶パネル用基板を用いて直視型の反射型液晶装置
を構成すれば、あらゆる角度からの入射光に対しても表
示画面に垂直な方向へ散乱する光の強度を増加させるこ
とが可能である最適な反射特性を有する反射電極によ
り、視野角が広く且つ自然な下地面上での明るい高品位
の反射型表示が行える。
According to one aspect of the liquid crystal panel substrate of the present invention, a concave / convex film formed in a concave / convex shape under the reflective electrode via an interlayer insulating film in a region corresponding to the reflective electrode. Having. For this reason, the surface of the reflective electrode (that is, the reflective surface) formed thereover via the interlayer insulating film is also formed in an uneven shape corresponding to the uneven shape in the uneven film. For this reason, the degree of scattering of the reflected light can be increased in accordance with the degree of unevenness on the surface of the reflective electrode. As a result,
When a direct-view reflective liquid crystal device is formed using the liquid crystal panel substrate, it is possible to increase the intensity of light scattered in a direction perpendicular to the display screen even for incident light from all angles. With the reflective electrode having the optimal reflection characteristics, a bright high-quality reflective display on a natural ground surface with a wide viewing angle can be performed.

【0010】本発明の液晶パネル用基板の一の態様によ
れば、前記第1のシリコン酸化膜は、膜厚を50〜50
0nmに成膜すれば良い。
According to one aspect of the liquid crystal panel substrate of the present invention, the first silicon oxide film has a thickness of 50 to 50.
What is necessary is just to form a film in 0 nm.

【0011】これにより、層間絶縁膜の上に形成された
反射電極はなだらかな凹凸形状を形成することができ、
良好な散乱度をもたらすことができる。
As a result, the reflection electrode formed on the interlayer insulating film can form a gently uneven shape.
Good scattering can be provided.

【0012】本発明の液晶パネル用基板の一の態様によ
れば、前記第3のシリコン酸化膜は多孔性であることが
望ましい。
According to one aspect of the liquid crystal panel substrate of the present invention, it is preferable that the third silicon oxide film is porous.

【0013】この態様によれば、後に行われるアニール
処理によって前記第2のシリコン酸化膜中に含まれる
水、水素などのガス化成分の脱離が容易かつ十分に行う
ことができ、コンタミネーショントラップのない信頼性
の高いシリコン酸化膜による層間絶縁膜を形成すること
ができる。
According to this aspect, the gasification components such as water and hydrogen contained in the second silicon oxide film can be easily and sufficiently desorbed by the annealing treatment performed later. It is possible to form an interlayer insulating film made of a highly reliable silicon oxide film without any problem.

【0014】本発明の液晶パネル用基板の一の態様によ
れば、前記層間絶縁膜を形成する工程は、少なくとも以
下の工程(a)〜(d)を含む液晶パネル用基板の製造
方法を提供する。 (a)シリコン化合物と、酸素および酸素を含む化合物
の少なくとも1種とを化学気相成長法によって反応させ
て第1のシリコン酸化膜を形成する工程、(b)シリコ
ン化合物と過酸化水素とを化学気相成長法によって反応
させて第2のシリコン酸化膜を形成する工程、(c)3
50〜500℃の温度でアニール処理を行う工程、およ
び(d)シリコン化合物と、酸素および酸素を含む化合
物の少なくとも1種とを化学気相成長法によって反応さ
せて第3のシリコン酸化膜を形成する工程。
According to one aspect of the liquid crystal panel substrate of the present invention, the step of forming the interlayer insulating film includes at least the following steps (a) to (d). I do. (A) reacting a silicon compound with at least one of oxygen and a compound containing oxygen by a chemical vapor deposition method to form a first silicon oxide film; and (b) forming a silicon compound and hydrogen peroxide. Forming a second silicon oxide film by reacting by a chemical vapor deposition method, (c) 3
A step of performing an annealing treatment at a temperature of 50 to 500 ° C., and (d) forming a third silicon oxide film by reacting the silicon compound with at least one of oxygen and a compound containing oxygen by a chemical vapor deposition method Process.

【0015】この態様によれば、良好な信頼性を有する
層間絶縁膜を形成することができ、同時にその上に形成
される反射電極は、なだらかな凹凸曲線形状を有する層
間絶縁膜の上に形成することができるため、良好な散乱
度を有する反射電極を形成することが可能となる。
According to this aspect, an interlayer insulating film having good reliability can be formed, and at the same time, a reflective electrode formed thereon is formed on an interlayer insulating film having a gently uneven curve shape. Therefore, it is possible to form a reflective electrode having a good degree of scattering.

【0016】本発明の液晶パネル用基板の一の態様によ
れば、前記工程(d)の後に、シリコン化合物、窒素お
よび窒素を含む化合物の少なくとも1種、および不純物
を含む化合物を化学気相成長法によって反応させてシリ
コン窒化膜を形成する工程(e)、を含む。
According to one embodiment of the liquid crystal panel substrate of the present invention, after the step (d), a silicon compound, at least one of nitrogen and a compound containing nitrogen, and a compound containing impurities are subjected to chemical vapor deposition. (E) forming a silicon nitride film by reacting by a method.

【0017】この態様によれば、なだらかな凹凸形状を
有するシリコン酸化膜上にシリコン窒化膜を形成するこ
とができるため、クラック等の無い良好な絶縁性を有す
るシリコン窒化膜を形成することができ、同時に耐湿性
の優れたトランジスタおよび配線を形成できる。
According to this aspect, since the silicon nitride film can be formed on the silicon oxide film having the gentle unevenness, it is possible to form the silicon nitride film having good insulating properties without cracks or the like. At the same time, transistors and wirings having excellent moisture resistance can be formed.

【0018】本発明の液晶パネル用基板の一の態様によ
れば、前記工程(b)で用いられるシリコン化合物は、
モノシラン、ジシラン、SiH2Cl2、SiF4、CH3
SiH3などの無機シラン化合物、およびトリプロピル
シラン、テトラエトキシシランなどの有機シラン化合物
から選択される少なくとも1種であることを特徴とす
る。
According to one embodiment of the liquid crystal panel substrate of the present invention, the silicon compound used in the step (b) is:
Monosilane, disilane, SiH2 Cl2, SiF4, CH3
It is characterized in that it is at least one selected from an inorganic silane compound such as SiH3 and an organic silane compound such as tripropylsilane and tetraethoxysilane.

【0019】この態様では、前記工程(b)は、前記シ
リコン化合物が無機シラン化合物であって、0〜20℃
の温度条件下で減圧化学気相成長法によって行われても
良い。
In this embodiment, in the step (b), the silicon compound is an inorganic silane compound;
May be carried out by a reduced pressure chemical vapor deposition method under the temperature conditions of above.

【0020】この態様では、前記工程(b)は、前記シ
リコン化合物が有機シラン化合物であって、100〜1
50℃の温度条件下で減圧化学気相成長法によって行わ
れても良い。
In this embodiment, in the step (b), the silicon compound is an organic silane compound;
It may be performed by a reduced pressure chemical vapor deposition method at a temperature of 50 ° C.

【0021】本発明の液晶パネル用基板の一の態様によ
れば、前記工程(a)は、300〜500℃の温度条件
下でプラズマ化学気相成長法によって行われることを特
徴とする。
According to one aspect of the liquid crystal panel substrate of the present invention, the step (a) is performed by a plasma enhanced chemical vapor deposition method at a temperature of 300 to 500 ° C.

【0022】本発明の液晶パネル用基板の一の態様によ
れば、前記工程(a)で用いられるシリコン化合物は有
機シラン化合物であることが望ましい。
According to one embodiment of the liquid crystal panel substrate of the present invention, the silicon compound used in the step (a) is preferably an organic silane compound.

【0023】本発明の液晶パネル用基板の一の態様によ
れば、前記凹凸膜と同一膜から形成されており前記基板
に垂直な方向から見て前記反射電極の間隙を遮光する遮
光膜を更に有する。
According to one aspect of the liquid crystal panel substrate of the present invention, a light-shielding film which is formed of the same film as the concavo-convex film and shields a gap between the reflective electrodes when viewed from a direction perpendicular to the substrate is further provided. Have.

【0024】この態様によれば、凹凸膜は例えばAl膜
等からなり、これと同一膜から反射電極の間隙を遮光す
る遮光膜が設けられている。従って、反射電極及び凹凸
膜の下方にトランジスタを配置すれば、この遮光膜によ
り、反射電極の間隙を介して入射する光を遮光できるの
で、この光がトランジスタを構成する半導体層に入り込
んで光リークを引き起こす事態を回避できる。そして、
凹凸膜と遮光膜との両方を同一膜から形成することによ
り、積層構造における層数をむやみに増加させないで済
み、液晶パネル用基板における装置構成及び製造プロセ
スの単純化を図ることが可能となる。尚、凹凸膜は、透
明な膜であっても凹凸状に形成されている限り、反射電
極に凹凸を付与するという基本的機能は維持されるた
め、本発明における反射電極による反射光の散乱度を高
める効果は得られる。
According to this aspect, the concavo-convex film is made of, for example, an Al film, and the same film is provided with a light-shielding film for shielding the gap between the reflective electrodes. Therefore, if a transistor is arranged below the reflective electrode and the uneven film, light that enters through the gap between the reflective electrodes can be shielded by the light-shielding film, and this light enters the semiconductor layer forming the transistor and causes light leakage. Can be avoided. And
By forming both the concavo-convex film and the light-shielding film from the same film, the number of layers in the laminated structure does not need to be increased unnecessarily, and the device configuration and the manufacturing process in the liquid crystal panel substrate can be simplified. . In addition, as long as the uneven film is a transparent film, as long as it is formed in an uneven shape, the basic function of providing unevenness to the reflective electrode is maintained. Is obtained.

【0025】本発明の液晶パネル用基板の一の態様によ
れば、前記凹凸膜は、一の導電膜からなり、該一の導電
膜と同一膜から形成された配線を更に有する。
According to one aspect of the liquid crystal panel substrate of the present invention, the uneven film is made of one conductive film, and further has a wiring formed from the same film as the one conductive film.

【0026】この態様によれば、凹凸膜は、例えば、A
l膜等の一の導電膜からなり、例えば反射電極とトラン
ジスタとを結ぶ中継配線などの配線が、この一の導電膜
から形成される。即ち、凹凸膜と配線との両方を同一膜
から形成することにより、積層構造における層数をむや
みに増加させないで済み、液晶パネル用基板における装
置構成及び製造プロセスの単純化を図ることが可能とな
る。尚、凹凸膜は、絶縁膜であっても凹凸状に形成され
ている限り、反射電極に凹凸を付与するという基本的機
能は維持されるため、本発明における反射電極による反
射光の散乱度を高める効果は得られる。
According to this aspect, the uneven film is made of, for example, A
An interconnect such as a relay interconnect between the reflective electrode and the transistor is formed from the one conductive film. That is, by forming both the concavo-convex film and the wiring from the same film, the number of layers in the laminated structure does not need to be increased unnecessarily, and the device configuration and the manufacturing process in the liquid crystal panel substrate can be simplified. Become. In addition, as long as the uneven film is an insulating film, as long as it is formed in an uneven shape, the basic function of providing unevenness to the reflective electrode is maintained. The effect of increasing is obtained.

【0027】本発明の液晶パネル用基板の一の態様によ
れば、前記一の導電膜と前記基板との間には、層間絶縁
膜を介して他の導電膜が更に積層されており、該他の導
電膜の存在及び不存在により該他の導電膜の上方に位置
する前記一の導電膜部分からなる前記凹凸膜に段差が生
じている。
According to one aspect of the liquid crystal panel substrate of the present invention, another conductive film is further laminated between the one conductive film and the substrate via an interlayer insulating film. Due to the presence and absence of another conductive film, a step is formed in the uneven film formed of the one conductive film portion located above the other conductive film.

【0028】この態様では、前記一の導電膜と前記基板
との間には、層間絶縁膜を介して他の導電膜が更に積層
されており、該他の導電膜の存在及び不存在により該他
の導電膜の上方に位置する前記一の導電膜部分からなる
前記凹凸膜に段差が生じているように構成してもよい。
In this aspect, another conductive film is further laminated between the one conductive film and the substrate with an interlayer insulating film interposed therebetween. A configuration may be such that a step is formed in the uneven film formed of the one conductive film portion located above another conductive film.

【0029】このように構成すれば、例えば単純に平坦
膜に開孔された貫通孔を凹部とする凹凸膜の場合にその
表面に2つのレベルしかないのと比べて、凹凸膜の下方
に位置する他の導電膜の存在及び不存在により、凹凸膜
の表面には3つ以上のレベルが存在するようにできる。
これにより、効率良く反射光の散乱度を高めることが可
能となる。この場合、他の導電膜については凹凸膜の一
面に細かな段差が生じるように積極的にパターニングし
てもよいし、或いは、他の導電膜から形成される配線等
のパターンをそのまま利用して段差が生じるように構成
してもよい。
According to this structure, for example, in the case of a concave-convex film in which a through-hole simply formed in a flat film is formed as a recess, there are only two levels on the surface of the concave-convex film. Due to the presence and absence of other conductive films, three or more levels can be present on the surface of the uneven film.
This makes it possible to efficiently increase the degree of scattering of the reflected light. In this case, the other conductive film may be positively patterned so that a fine step is formed on one surface of the uneven film, or a pattern of a wiring or the like formed from the other conductive film may be used as it is. You may comprise so that a level | step difference may arise.

【0030】本発明の液晶パネル用基板の一の態様によ
れば、前記凹凸膜は、平坦膜に多数の微細孔が不規則に
形成されることにより凹凸状に形成されている。
According to one aspect of the liquid crystal panel substrate of the present invention, the uneven film is formed in an uneven shape by forming a large number of fine holes in a flat film irregularly.

【0031】この態様によれば、平坦膜を形成後に、エ
ッチングにより孔を開孔すれば凹凸膜を形成できるの
で、比較的容易に凹凸膜を形成できる。特に、当該凹凸
膜と同一膜から配線や遮光膜を形成する場合には、これ
らの配線や遮光膜をフォトリソグラフィ及びエッチング
によりパターニングするのと同時にこのような孔を開孔
可能となるので、製造プロセスを簡略化する上で有利で
ある。
According to this aspect, since the uneven film can be formed by forming holes by etching after forming the flat film, the uneven film can be formed relatively easily. In particular, in the case where a wiring or a light-shielding film is formed from the same film as the concavo-convex film, such holes can be formed at the same time as patterning the wiring and the light-shielding film by photolithography and etching. This is advantageous in simplifying the process.

【0032】尚、孔に代えて微細な突起状部分を形成す
ることにより凹凸膜を形成すること、即ち凹部ではなく
凸部を持つように凹凸膜を形成することも可能である。
この場合にも、当該凹凸膜と同一膜から配線や遮光膜を
形成する場合には、これらの配線や遮光膜をフォトリソ
グラフィ及びエッチングによりパターニングするのと同
時に形成可能となるので、製造プロセスを簡略化する上
で有利である。
It is also possible to form an uneven film by forming fine projections instead of holes, that is, to form an uneven film so as to have a convex portion instead of a concave portion.
Also in this case, when the wiring and the light-shielding film are formed from the same film as the uneven film, the wiring and the light-shielding film can be formed simultaneously with patterning by photolithography and etching, so that the manufacturing process is simplified. This is advantageous in that

【0033】本発明の液晶パネル用基板の一の態様で
は、前記層間絶縁膜は、CMP(Chemical Mechanical
Polishing)により平滑化されていても良い。
In one aspect of the liquid crystal panel substrate of the present invention, the interlayer insulating film is formed of a CMP (Chemical Mechanical).
Polishing).

【0034】この態様によれば、層間絶縁膜より下方で
形成された凹凸形状は、平坦化され、その上に形成され
る反射電極を平坦に形成することができる。液晶パネル
用基板の反射電極に高い平坦度が要求されるような用
途、例えば、プロジェクター向けライトバルブ等におい
て、本態様は非常に有効である。
According to this aspect, the unevenness formed below the interlayer insulating film is flattened, and the reflective electrode formed thereon can be formed flat. This embodiment is very effective in applications in which a high flatness is required for the reflective electrode of the liquid crystal panel substrate, for example, a light valve for a projector.

【0035】本発明の液晶パネル用基板の一の態様によ
れば、前記基板は、半導体基板からなる。この態様によ
れば、半導体基板上に反射電極のスイッチング制御用の
トランジスタを形成できる。
According to one aspect of the liquid crystal panel substrate of the present invention, the substrate is a semiconductor substrate. According to this aspect, a transistor for controlling the switching of the reflective electrode can be formed on the semiconductor substrate.

【0036】この態様では、前記基板は、単結晶シリコ
ンで形成されていてもよい。
In this aspect, the substrate may be formed of single crystal silicon.

【0037】本発明の液晶パネル用基板の他の態様で
は、前記基板は、透明基板からなる。
In another aspect of the liquid crystal panel substrate of the present invention, the substrate is a transparent substrate.

【0038】この態様によれば、透明基板上に反射電極
のスイッチング制御用のトランジスタを形成できる。
According to this embodiment, a transistor for controlling the switching of the reflective electrode can be formed on the transparent substrate.

【0039】この態様では、前記基板は、ガラスで形成
されていてもよい。この場合、液晶パネル用基板を低コ
ストで製作することができる。
In this aspect, the substrate may be formed of glass. In this case, a liquid crystal panel substrate can be manufactured at low cost.

【0040】本発明の液晶パネルは上記課題を解決する
ために、上述した本発明の液晶パネル用基板と透明な対
向基板との間に液晶が挟持されてなる。
In order to solve the above problems, the liquid crystal panel of the present invention comprises a liquid crystal sandwiched between the above-mentioned liquid crystal panel substrate of the present invention and a transparent counter substrate.

【0041】本発明の液晶パネルによれば、上述した本
発明の液晶パネル用基板を備えているので、当該液晶パ
ネルを用いて直視型の反射型液晶装置を構成すれば、最
適な反射特性を有する反射電極により、視野角が広く且
つ自然な下地面上での明るい高品位の反射型表示が行え
る。
According to the liquid crystal panel of the present invention, since the liquid crystal panel substrate of the present invention is provided, if a direct-view reflective liquid crystal device is constructed using the liquid crystal panel, optimal reflection characteristics can be obtained. With the reflective electrode, a bright, high-quality reflective display can be performed on a natural ground surface with a wide viewing angle.

【0042】本発明の電子機器によれば、上述した本発
明の液晶パネルを具備しているので、当該液晶パネルを
用いて構成された直視型の反射型表示部により、視野角
が広く且つ自然な下地面上での明るい高品位の反射型表
示が行える。
According to the electronic apparatus of the present invention, since the liquid crystal panel of the present invention described above is provided, the viewing angle is wide and the viewing angle is wide due to the direct-view type reflective display unit constituted by using the liquid crystal panel. A bright, high-quality reflective display can be performed on an appropriate base surface.

【0043】本発明の液晶パネル用基板の製造方法は、
基板上に複数の走査線及び複数のデータ線と、前記走査
線及び前記データ線に接続されたトランジスタと、前記
トランジスタに接続された反射電極とを有する液晶パネ
ル用基板の製造方法であって、前記基板上における前記
反射電極に対応する予定の領域に、凹凸状の凹凸膜を形
成する工程と、該凹凸膜上に層間絶縁膜を介して前記反
射電極を形成する工程とを備え前記層間絶縁膜は、第1
のシリコン酸化膜、第1のシリコン酸化膜の上に形成さ
れ、シリコン化合物と過酸化水素との重縮合反応によっ
て形成された第2のシリコン酸化膜、および第3のシリ
コン酸化膜により構成されることを特徴とする。
The method of manufacturing a liquid crystal panel substrate according to the present invention comprises:
A method for manufacturing a liquid crystal panel substrate, comprising: a plurality of scanning lines and a plurality of data lines on a substrate; a transistor connected to the scanning line and the data line; and a reflective electrode connected to the transistor. A step of forming an uneven film on the substrate in a region corresponding to the reflective electrode; and forming the reflective electrode on the uneven film via an interlayer insulating film. The membrane is the first
And a second silicon oxide film formed on the first silicon oxide film and formed by a polycondensation reaction between the silicon compound and hydrogen peroxide, and a third silicon oxide film It is characterized by the following.

【0044】本発明の液晶パネル用基板の製造方法によ
れば、第2のシリコン酸化膜形成工程は、それ以前の流
動プロセスで形成された凹凸をなだらかな曲線形状にす
ることができるとともに、その上方に層間絶縁膜を介し
て形成される反射電極の表面(即ち反射面)も、第2の
シリコン酸化膜の凹凸に沿った凹凸形状を形成すること
ができる。この結果、良好な散乱度を有する反射電極を
形成される。従って、上述した本発明の液晶パネル用基
板を比較的容易に且つ再現性良く製造することができ
る。
According to the method of manufacturing a substrate for a liquid crystal panel of the present invention, the second silicon oxide film forming step can make the unevenness formed by the previous flow process into a gentle curved shape, and The surface of the reflective electrode formed above via the interlayer insulating film (that is, the reflective surface) can also have an uneven shape along the unevenness of the second silicon oxide film. As a result, a reflective electrode having a good degree of scattering is formed. Therefore, the above-described liquid crystal panel substrate of the present invention can be manufactured relatively easily and with good reproducibility.

【0045】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0046】[0046]

【発明の実施の形態】以下、本発明の好適な実施形態を
図面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0047】(液晶パネルの概要構成と本発明の液晶パ
ネル用基板の第1実施形態)最初に、本発明の液晶パネ
ル用基板を備えて構成される液晶パネル全体の概要構成
と、本発明の液晶パネル用基板の第1実施形態の構成に
ついて、図1及び図5並びに図13及び図14を参照し
て説明する。ここに、図1は、本発明の第1実施形態に
おける反射電極側の液晶パネル用基板の画素領域の断面
図であり、図5(a)は、この画素領域の平面図であ
り、図5(b)は、図5(a)における反射電極の間隙
部を拡大して示す平面図である。また、図13は、液晶
パネル全体の平面図であり、図14は、そのA−A’断
面図である。
(Schematic Configuration of Liquid Crystal Panel and First Embodiment of Liquid Crystal Panel Substrate of the Present Invention) First, the schematic configuration of the entire liquid crystal panel provided with the liquid crystal panel substrate of the present invention, and the present invention will be described. The configuration of the first embodiment of the liquid crystal panel substrate will be described with reference to FIGS. 1 and 5 and FIGS. Here, FIG. 1 is a sectional view of a pixel region of the liquid crystal panel substrate on the reflective electrode side in the first embodiment of the present invention, and FIG. 5A is a plan view of this pixel region. FIG. 5B is an enlarged plan view showing a gap between the reflective electrodes in FIG. FIG. 13 is a plan view of the entire liquid crystal panel, and FIG. 14 is a sectional view taken along the line AA ′.

【0048】本発明における反射電極側の液晶パネル用
基板では図1に示されるように、基板1として半導体基
板を用いている。なお、この基板1の材料は本実施形態
に限定されるものではない。例えばガラス基板のような
透明基板を用いてもよい。
In the liquid crystal panel substrate on the reflective electrode side in the present invention, a semiconductor substrate is used as the substrate 1 as shown in FIG. The material of the substrate 1 is not limited to this embodiment. For example, a transparent substrate such as a glass substrate may be used.

【0049】ここで先ず、本発明の反射型液晶パネルの
全体構成の概要について図13及び図14を参照して説
明する。
First, an outline of the entire structure of the reflection type liquid crystal panel of the present invention will be described with reference to FIGS.

【0050】図13及び図14に示されるように、反射
電極側(図14で下側)の基板1の中央部には画像表示
領域20が設けられ、画像表示領域20には後述の行走
査線と列走査線とがマトリクス状に配置されている。行
走査線と列走査線との交点に応じて各画素が配置され、
各画素には反射電極13が設けられ、更に各反射電極1
3下における基板1上には後述のように液晶画素駆動回
路が設けられている。画像表示領域20の周辺領域に
は、行走査線に行走査信号を供給する行走査線駆動回路
111、列走査線に列走査信号を供給する列走査線駆動
回路113及びパッド領域26を介して外部から入力デ
ータを取り込む入力データ線22が配置されている。基
板1と、これに対向配置されると共に内面に共通電極3
3が形成された例えばガラスからなる透明な対向基板3
5とは、シール材36により実線と一点鎖線で挟まれた
領域にて接着固定されており、その間隙に液晶37が封
入されて液晶パネル30が構成されている。なお、基板
1上における画像表示領域20の周囲で点線にて挟まれ
たハッチング領域には、行走査線駆動回路111、列走
査線駆動回路113及び入力データ線22に光が入射す
るのを防止すると共に画像表示領域20の額縁を規定す
る遮光膜25が形成されている。
As shown in FIGS. 13 and 14, an image display area 20 is provided in the center of the substrate 1 on the side of the reflective electrode (the lower side in FIG. 14). The lines and the column scanning lines are arranged in a matrix. Each pixel is arranged according to the intersection of a row scan line and a column scan line,
Each pixel is provided with a reflection electrode 13 and furthermore, each reflection electrode 1
A liquid crystal pixel driving circuit is provided on the substrate 1 below the substrate 3 as described later. In a peripheral area of the image display area 20, a row scanning line driving circuit 111 for supplying a row scanning signal to a row scanning line, a column scanning line driving circuit 113 for supplying a column scanning signal to a column scanning line, and a pad area 26. An input data line 22 for taking in input data from outside is arranged. A substrate 1 and a common electrode 3 disposed opposite to the substrate 1 and having an inner surface
Transparent opposing substrate 3 made of, for example, glass on which is formed
Reference numeral 5 denotes a liquid crystal panel 30 in which a liquid crystal 37 is sealed in a gap between the solid line and the alternate long and short dash line by a seal member 36, and a liquid crystal 37 is sealed in the gap. The hatched area sandwiched between the image display area 20 and the dotted line on the substrate 1 prevents light from entering the row scan line drive circuit 111, the column scan line drive circuit 113, and the input data line 22. At the same time, a light shielding film 25 for defining a frame of the image display area 20 is formed.

【0051】次に、液晶パネル用基板の第1実施形態の
断面構造について図1を参照して詳細に説明する。
Next, the sectional structure of the first embodiment of the liquid crystal panel substrate will be described in detail with reference to FIG.

【0052】図1において、基板1は、例えば単結晶シ
リコンのようなP型半導体基板(或いはN型半導体基
板)からなり、基板1の表面には、基板1より不純物濃
度の高いN型ウェル領域2(或いはP型ウェル領域)が
形成されている。このウェル領域2は、図13に示した
列走査線駆動回路113や行走査線駆動回路111、入
力データ線22等の周辺回路を構成する素子が形成され
る部分のウェル領域とは、分離して形成してもよい。
In FIG. 1, a substrate 1 is formed of a P-type semiconductor substrate (or an N-type semiconductor substrate) such as single-crystal silicon, and an N-type well region having a higher impurity concentration than the substrate 1 is formed on the surface of the substrate 1. 2 (or a P-type well region). The well region 2 is separated from the well region in which elements constituting peripheral circuits such as the column scanning line driving circuit 113, the row scanning line driving circuit 111, and the input data line 22 are formed as shown in FIG. May be formed.

【0053】ウェル領域2上には、基板1上に形成され
る素子分離用のフィールド酸化膜(いわゆるLOCO
S)3が形成されている。フィールド酸化膜3は例えば
選択熱酸化によって形成される。フィールド酸化膜3に
開口部が形成され、この開口部の内側中央に、シリコン
基板表面の熱酸化により形成されるゲート酸化膜を介し
てポリシリコンまたはメタルシリサイド等からなるゲー
ト電極5が形成され、このゲート電極5の両側のウェル
領域2の表面には不純物層(以下、ドーピング層とい
う)からなるソース・ドレイン領域6a, 6bが形成
され、電界効果トランジスタ(以下、FETという)が
構築されている。そして、ソース・ドレイン領域6a及
び6bの上方には、例えばBPSG(Boron Phosphorus
Silica Grass)膜からなる第1層間絶縁膜7を介し
て、基板1側から数えて1層目の第1導電層8a,8b
が形成されている。この第1導電層8a,8bは、例え
ばアルミニウム層あるいはタンタル層をスパッタ法で5
00nm堆積させることにより形成される。第1導電層
8aは、第1層間絶縁膜7に形成されたコンタクトホー
ルを介してソース領域(またはドレイン領域)6aと電
気的に接続され、FETのソース電極(またはドレイン
電極)を構成する。また、第1導電層8bは、第1層間
絶縁膜7に形成されたコンタクトホールを介してドレイ
ン領域(またはソース領域)6bに電気的に接続され、
FETのドレイン電極(またはソース電極)を構成す
る。
On the well region 2, a field oxide film for device isolation (so-called LOCO) formed on the substrate 1 is formed.
S) 3 is formed. The field oxide film 3 is formed by, for example, selective thermal oxidation. An opening is formed in the field oxide film 3, and a gate electrode 5 made of polysilicon or metal silicide is formed in the center of the inside of the opening via a gate oxide film formed by thermal oxidation of the surface of the silicon substrate. Source / drain regions 6a and 6b formed of impurity layers (hereinafter referred to as doping layers) are formed on the surface of the well region 2 on both sides of the gate electrode 5, and a field effect transistor (hereinafter referred to as FET) is constructed. . Above the source / drain regions 6a and 6b, for example, BPSG (Boron Phosphorus)
First conductive layers 8a and 8b of the first layer counted from the substrate 1 side via a first interlayer insulating film 7 composed of a Silica Grass) film.
Are formed. The first conductive layers 8a and 8b are formed, for example, by forming an aluminum layer or a tantalum layer by sputtering.
It is formed by depositing 00 nm. The first conductive layer 8a is electrically connected to a source region (or a drain region) 6a through a contact hole formed in the first interlayer insulating film 7, and forms a source electrode (or a drain electrode) of the FET. The first conductive layer 8b is electrically connected to a drain region (or a source region) 6b via a contact hole formed in the first interlayer insulating film 7,
A drain electrode (or a source electrode) of the FET is formed.

【0054】第1導電層8a,8bの上方には、例えば
シリコン酸化膜からなる第2層間絶縁膜9が形成され、
第2層間絶縁膜9にはコンタクトホール9bが開孔され
ている。さらにその上方には、基板1側から数えて2層
目の第2導電層10a,10bが形成されている。この
第2導電層10a,10bは、例えばアルミニウム層あ
るいはタンタル層をスパッタ法で500nm堆積させる
ことにより形成される。第1導電層8bと第2導電層1
0bとは、コンタクトホール9bを介して電気的に接続
されている。なお、第2層間絶縁膜9は、例えばスパッ
タ法、あるいはTEOS(テトラエチルオルソシリケー
ト)を用いたプラズマCVD法により形成できる。本実
施形態では、例えばシリコン酸化膜をTEOSのプラズ
マCVDにより1100nm堆積させることにより、第
2層間絶縁膜9が形成されている。
Above the first conductive layers 8a and 8b, a second interlayer insulating film 9 made of, for example, a silicon oxide film is formed.
A contact hole 9b is formed in the second interlayer insulating film 9. Further above, the second conductive layers 10a and 10b of the second layer counted from the substrate 1 side are formed. The second conductive layers 10a and 10b are formed, for example, by depositing an aluminum layer or a tantalum layer to a thickness of 500 nm by a sputtering method. First conductive layer 8b and second conductive layer 1
0b is electrically connected through a contact hole 9b. The second interlayer insulating film 9 can be formed by, for example, a sputtering method or a plasma CVD method using TEOS (tetraethylorthosilicate). In the present embodiment, the second interlayer insulating film 9 is formed by, for example, depositing a silicon oxide film by TEOS plasma CVD at 1100 nm.

【0055】第2導電層10aは、一方で反射電極13
の間隙部に対応する領域においては、入射する光が基板
1上の半導体層側(ウェル領域2)に入り込んでFET
が光リークしないように、遮光する機能を有する。即ち
この領域では、特に凹部が形成されること無く(即ち微
細な穴が開孔されること無く)、反射電極13の間隙を
覆うように平面レイアウトされている。他方、第2導電
層10aは、反射電極13に対応する領域においては、
巣穴状に穴が不規則に配置された凹部が形成されてい
る。なお、この穴の直径は0.5〜10μmが望まし
く、この範囲の任意のサイズあるいは数種類のサイズで
あっても良い。また、穴の形状は本実施形態に限定され
るものではない。例えば正八角形のような多角形を適用
しても良い。
On the other hand, the second conductive layer 10 a
In the region corresponding to the gap, the incident light enters the semiconductor layer side (well region 2) on the substrate 1 and
Has a function of blocking light so as not to leak light. That is, in this region, a planar layout is formed so as to cover the gap between the reflective electrodes 13 without forming a concave portion (ie, without opening a fine hole). On the other hand, in the region corresponding to the reflective electrode 13, the second conductive layer 10a
A concave portion in which holes are irregularly arranged in a burrow shape is formed. The hole preferably has a diameter of 0.5 to 10 μm, and may have any size or several sizes in this range. Further, the shape of the hole is not limited to this embodiment. For example, a polygon such as a regular octagon may be applied.

【0056】尚、このような穴を形成する工程は、第2
導電層10a,10bから配線や遮光膜をフォトリソグ
ラフィ及びエッチングによりパターニングする工程と同
時に行うことができるので製造プロセス上有利である。
The step of forming such a hole is performed in the second step.
This can be performed simultaneously with the step of patterning the wiring and the light-shielding film from the conductive layers 10a and 10b by photolithography and etching, which is advantageous in the manufacturing process.

【0057】また、本実施形態では、第2導電層10b
は、コンタクトホール9bを介して第1導電層8bに直
接接続したが、タングステン等の高融点金属からなる接
続プラグを用いて接続しても良い。
In this embodiment, the second conductive layer 10b
Is directly connected to the first conductive layer 8b through the contact hole 9b, but may be connected using a connection plug made of a refractory metal such as tungsten.

【0058】更に、第2導電層10a,10bの上方に
は、第1のシリコン酸化膜11a、第2のシリコン酸化
膜11b、第3のシリコン酸化膜11c、シリコン窒化
膜11dが形成されている。本実施形態では、第1のシ
リコン酸化膜11aは、例えばTEOSのプラズマCV
Dによる膜厚150nmのシリコン酸化膜から形成さ
れ、第2のシリコン酸化膜11bは、重縮合反応により
形成した膜厚750nmのシリコン酸化膜から形成され
る。なお、第2のシリコン酸化膜の厚さは、本実施形態
に限定されるものではないが、反射電極13に対応する
領域に適当な凹部を形成するためには、100〜500
nm程度であることが望ましい。更に、第3のシリコン
酸化膜11cは、第1のシリコン酸化膜11aと同様
に、例えばTEOSのプラズマCVDによる膜厚500
nmのシリコン酸化膜により形成する。更に、シリコン
窒化膜11dは、例えば窒素ガスをキャリアとしてSi
H4およびNH3を、温度300〜450℃でプラズマ
CVD法により反応させることにより400nmの厚さ
に形成される。なお、シリコン窒化膜の厚さは、本実施
形態に限定されるものではないが、反射電極13に対応
する領域に適当な凹部を形成するとともに、十分なパッ
シベーション機能を持たせるためには、300〜100
0nm程度であることが望ましい。このようにして反射
電極13に対応する第1のシリコン酸化膜11a,第2
のシリコン酸化膜11b,第3のシリコン酸化膜11
c,シリコン窒化膜11dの表面に形成される凹部のテ
ーパは、なだらかな曲線形状となるため、この上に良好
な反射特性を有する反射電極13が形成される。
Further, a first silicon oxide film 11a, a second silicon oxide film 11b, a third silicon oxide film 11c, and a silicon nitride film 11d are formed above the second conductive layers 10a and 10b. . In the present embodiment, the first silicon oxide film 11a is made of, for example, TEOS plasma CV.
The second silicon oxide film 11b is formed from a silicon oxide film having a thickness of 750 nm and formed by a polycondensation reaction. The thickness of the second silicon oxide film is not limited to the thickness of the present embodiment, but may be 100 to 500 in order to form an appropriate concave portion in a region corresponding to the reflective electrode 13.
It is desirable to be about nm. Further, similarly to the first silicon oxide film 11a, the third silicon oxide film 11c has a thickness of 500
It is formed by a silicon oxide film of nm. Further, the silicon nitride film 11d is formed, for example, by using nitrogen gas as a carrier.
H4 and NH3 are formed to a thickness of 400 nm by reacting at a temperature of 300 to 450 ° C. by a plasma CVD method. Note that the thickness of the silicon nitride film is not limited to this embodiment, but it is necessary to form an appropriate concave portion in a region corresponding to the reflective electrode 13 and to have a sufficient passivation function. ~ 100
Desirably, it is about 0 nm. Thus, the first silicon oxide film 11a corresponding to the reflection electrode 13 and the second silicon oxide film 11a
Silicon oxide film 11b, third silicon oxide film 11
c, Since the taper of the concave portion formed on the surface of the silicon nitride film 11d has a gentle curved shape, the reflective electrode 13 having good reflection characteristics is formed thereon.

【0059】第2導電層10a,10bの上方に形成さ
れる、第1のシリコン酸化膜11a、第2のシリコン酸
化膜11b、第3のシリコン酸化膜11c、アニール工
程、およびシリコン窒化膜11dについて以下に詳細に
説明する。
First silicon oxide film 11a, second silicon oxide film 11b, third silicon oxide film 11c, annealing step, and silicon nitride film 11d formed above second conductive layers 10a and 10b. This will be described in detail below.

【0060】a.第1のシリコン酸化膜11aの形成 まず、テトラエトキシラン(TEOS)と酸素とを30
0〜500℃でプラズマ化学気相成長(CVD)法で反
応させることにより、膜厚100〜200nmの第1の
シリコン酸化膜11aが形成される。このシリコン酸化
膜11aは、SiH4から成長させた膜より絶縁性も高
くフッ化水素の水溶液に対するエッチング速度も遅く、
緻密な膜となる。
A. Formation of First Silicon Oxide Film 11a First, tetraethoxysilane (TEOS) and oxygen are added for 30 minutes.
The first silicon oxide film 11a having a thickness of 100 to 200 nm is formed by reacting at 0 to 500 ° C. by a plasma chemical vapor deposition (CVD) method. This silicon oxide film 11a has a higher insulating property than a film grown from SiH4 and has a lower etching rate with respect to an aqueous solution of hydrogen fluoride.
It becomes a dense film.

【0061】b.第2のシリコン酸化膜11bの形成 次に、好ましくは2.5×102Pa以下、より好まし
くは0.3×102〜2.0×102Paの減圧下におい
て、窒素ガスをキャリアとして、SiH4およびH2O2
をCVD法により反応させることにより、第2のシリコ
ン酸化膜11bを形成する。また、第2のシリコン酸化
膜11bの膜厚の上限は、該膜中にクラックが生じない
程度に設定される。具体的には、第2のシリコン酸化膜
11bの膜厚は、なだらかな凹凸形状を得るために、好
ましくは100〜300nmに設定される。
B. Formation of Second Silicon Oxide Film 11b Next, under a reduced pressure of preferably 2.5 * 10 <2> Pa, more preferably 0.3 * 10 <2> to 2.0 * 10 <2> Pa, using nitrogen gas as a carrier, SiH4 and H2O2 are used.
Is reacted by the CVD method to form the second silicon oxide film 11b. The upper limit of the thickness of the second silicon oxide film 11b is set to such an extent that cracks do not occur in the film. Specifically, the thickness of the second silicon oxide film 11b is preferably set to 100 to 300 nm in order to obtain a gentle uneven shape.

【0062】第2のシリコン酸化膜11bの成膜温度
は、該膜の成膜時の流動性に関与し、成膜温度が高いと
膜の流動性が低下して平坦性を損なうので、成膜時の温
度は好ましくは0〜20℃、より好ましくは0〜10℃
に設定される。
The temperature at which the second silicon oxide film 11b is formed is related to the fluidity of the film at the time of film formation. If the film forming temperature is high, the fluidity of the film is reduced and the flatness is impaired. The temperature during film formation is preferably 0 to 20 ° C, more preferably 0 to 10 ° C.
Is set to

【0063】また、H2O2の流量は特に制限されない
が、SiH4の2倍以上の流量であることが好ましく、
膜の均一性並びにスループットの点から、ガス換算で例
えば100〜1000SCCMの流量範囲に設定される
ことが望ましい。
The flow rate of H 2 O 2 is not particularly limited, but is preferably at least twice the flow rate of SiH 4.
From the viewpoint of the uniformity of the film and the throughput, it is desirable to set the flow rate in a gas conversion range of, for example, 100 to 1000 SCCM.

【0064】この工程で形成される第2のシリコン酸化
膜11bは、シラノールポリマーの状態にあり、流動性
がよく、高い自己平坦化特性を有する。また、第2のシ
リコン酸化膜11bは、多くの水酸基(−OH)を含む
ために吸湿性も高い状態にある。
The second silicon oxide film 11b formed in this step is in a state of a silanol polymer, has good fluidity, and has high self-flattening characteristics. Further, the second silicon oxide film 11b has a high hygroscopicity because it contains many hydroxyl groups (-OH).

【0065】c.第3のシリコン酸化膜11cの形成 次に、SiH4、PH3およびN2Oの存在下において、
温度300〜450℃で 200〜600kHzの高周
波数でプラズマCVD法によってガスを反応させること
により、膜厚100〜600nmのPSG膜(第3のシ
リコン酸化膜)11cが形成される。この第3のシリコ
ン酸化膜11cは、前記第2のシリコン酸化膜11bの
吸湿性が高いことを考慮して、前記第2のシリコン酸化
膜11bの形成に続いて連続的に形成されるか、あるい
は第2のシリコン酸化膜11bが水分を含まない雰囲気
中で保存された後に形成されることが望ましい。
C. Formation of Third Silicon Oxide Film 11c Next, in the presence of SiH4, PH3 and N2O,
The PSG film (third silicon oxide film) 11c having a thickness of 100 to 600 nm is formed by reacting a gas at a temperature of 300 to 450 ° C. at a high frequency of 200 to 600 kHz by a plasma CVD method. The third silicon oxide film 11c is formed continuously after the formation of the second silicon oxide film 11b in consideration of the high hygroscopicity of the second silicon oxide film 11b, Alternatively, it is desirable that the second silicon oxide film 11b is formed after being stored in an atmosphere containing no moisture.

【0066】また、第3のシリコン酸化膜11cは、後
に行われるアニール処理によって前記第2のシリコン酸
化膜11b中に含まれる水、水素などのガス化成分の脱
離が容易かつ十分に行われることを考慮して、ポーラス
(多孔性)であることが必要である。そのためには、第
3のシリコン酸化膜11cは、例えば温度が好ましくは
450℃以下、より好ましくは300〜400℃、好ま
しくは1MHz以下、より好ましくは200〜600k
HzのプラズマCVD法によって成膜され、かつリンな
どの不純物を含むことが望ましい。第3のシリコン酸化
膜11cにこのような不純物が含まれることにより、第
3のシリコン酸化膜11cは、よりポーラスな状態とな
って膜に対するストレスを緩和できるだけでなく、アル
カリイオン等に対するゲッタリング効果も持ち合わせる
ことができる。このような不純物の濃度は、ゲッタリン
グ効果などの点を考慮して設定される。例えば、不純物
がリンの場合には、2〜6重量%の割合で含まれること
が望ましい。
Further, in the third silicon oxide film 11c, gaseous components such as water and hydrogen contained in the second silicon oxide film 11b are easily and sufficiently desorbed by an annealing process performed later. In consideration of this, it is necessary to be porous. For this purpose, the third silicon oxide film 11c has a temperature of, for example, preferably 450 ° C. or lower, more preferably 300 to 400 ° C., preferably 1 MHz or lower, and more preferably 200 to 600 k.
It is desirable that the film be formed by a plasma CVD method at a Hz and contain impurities such as phosphorus. Since such impurities are contained in the third silicon oxide film 11c, the third silicon oxide film 11c becomes more porous, so that not only the stress on the film can be reduced, but also the gettering effect on alkali ions and the like can be obtained. You can also bring. The concentration of such an impurity is set in consideration of the gettering effect and the like. For example, when the impurity is phosphorus, it is desirable that the impurity be contained at a ratio of 2 to 6% by weight.

【0067】また、プラズマCVDにおいて、酸素を含
む化合物としてN2Oを用いることにより、第2のシリ
コン酸化膜11b中の水素ボンドの脱離が促進される。
その結果、第2のシリコン酸化膜11bに含まれる水分
および水素などのガス化成分をより確実に除去すること
ができる。
In plasma CVD, the use of N 2 O as a compound containing oxygen promotes the desorption of hydrogen bonds in the second silicon oxide film 11b.
As a result, gasified components such as moisture and hydrogen contained in the second silicon oxide film 11b can be more reliably removed.

【0068】この第3のシリコン酸化膜11cの膜厚
は、必要とされる層間絶縁膜の厚みを調整する役割と、
N2Oプラズマが水素ボンドを脱離する機能を考慮し
て、好ましくは100nm以上、より好ましくは100
〜600nmに設定される。
The thickness of the third silicon oxide film 11c has a role of adjusting the required thickness of the interlayer insulating film,
Considering the function of the N2O plasma for desorbing the hydrogen bond, it is preferably 100 nm or more, more preferably 100 nm or more.
600600 nm.

【0069】d.アニール処理 次に、窒素雰囲気中で、温度350〜500℃でアニー
ル処理を行う。このアニール処理によって、前記第2の
シリコン酸化膜11bおよび第3のシリコン酸化膜11
cは緻密化され、良好な絶縁性並びに耐水性を有する。
すなわち、アニール温度を350℃以上に設定すること
により、第2のシリコン酸化膜11bでのシラノールの
縮重合反応がほぼ完全に行われ、該膜中に含まれる水お
よび水素が十分に放出されて緻密な膜を形成することが
できる。また、アニール温度を500℃以下に設定する
ことにより、第1の導電層8を構成するアルミニウム膜
に悪影響を与えることがない。
D. Annealing Next, annealing is performed at a temperature of 350 to 500 ° C. in a nitrogen atmosphere. By this annealing process, the second silicon oxide film 11b and the third silicon oxide film 11
c is densified and has good insulation and water resistance.
That is, by setting the annealing temperature to 350 ° C. or higher, the condensation polymerization reaction of silanol in the second silicon oxide film 11b is almost completely performed, and the water and hydrogen contained in the film are sufficiently released. A dense film can be formed. Further, by setting the annealing temperature to 500 ° C. or less, the aluminum film forming the first conductive layer 8 is not adversely affected.

【0070】e.シリコン窒化膜11dの形成 次に、窒素ガスをキャリアとして、SiH4およびNH
3を、温度300〜450℃でプラズマCVD法により
反応させることにより、シリコン窒化膜11dを形成す
る。このシリコン窒化膜11dは、十分なパッシベーシ
ョン機能を考慮して、例えば300〜1500nmの膜
厚を有する。
E. Formation of silicon nitride film 11d Next, using nitrogen gas as a carrier, SiH4 and NH
3 are reacted at a temperature of 300 to 450 ° C. by a plasma CVD method to form a silicon nitride film 11d. This silicon nitride film 11d has a thickness of, for example, 300 to 1500 nm in consideration of a sufficient passivation function.

【0071】なお、第2のシリコン酸化膜11bに相当
する膜として、たとえばSOG膜を用いた場合には、S
OG膜のエッチング速度が大きいためにサイドエッチン
グが進み、このSOG膜より上の膜にチッピングやクラ
ックが発生しやすい問題がある。
When a SOG film is used as a film corresponding to the second silicon oxide film 11b, for example, S
Since the etching rate of the OG film is high, side etching advances, and there is a problem that a film above the SOG film is liable to cause chipping and cracking.

【0072】第2導電層10aと同時に形成される第2
導電層10bと反射電極13との接続は、第1のシリコ
ン酸化膜11a,第2のシリコン酸化膜11b,第3の
シリコン酸化膜11cに開口されたコンタクトホール
に、タングステン等の高融点金属からなる接続プラグ1
2をCVD法等で埋め込み形成して行われる。
The second conductive layer 10a formed simultaneously with the second conductive layer 10a
The connection between the conductive layer 10b and the reflective electrode 13 is made by contacting the contact holes opened in the first silicon oxide film 11a, the second silicon oxide film 11b, and the third silicon oxide film 11c with a refractory metal such as tungsten. Connecting plug 1
2 is buried by a CVD method or the like.

【0073】接続プラグ12を形成後、反射電極13と
して、基板1側から数えて3層目の第3導電層が、例え
ば低温スパッタ法によりアルミニウムから形成される。
これにより、90%以上の高反射率を有する反射電極1
3が形成可能である。
After the connection plug 12 is formed, the third conductive layer, which is the third layer counted from the substrate 1 side, is formed of, for example, aluminum by a low-temperature sputtering method as the reflective electrode 13.
Thereby, the reflective electrode 1 having a high reflectance of 90% or more.
3 can be formed.

【0074】以上により、最適な反射特性を有する反射
電極を容易に且つ再現性良く作成することができ、視野
角が広く且つ自然な下地面上での明るい高品位の反射型
表示が行える反射型液晶パネルを提供することができ
る。
As described above, a reflective electrode having an optimal reflection characteristic can be easily and reproducibly formed, and a reflective type display having a wide viewing angle and a bright high-quality reflective display on a natural ground surface can be obtained. A liquid crystal panel can be provided.

【0075】尚、本実施形態では特に、図1に示すよう
に、第1導電層8a,8bの存在及び不存在により、第
1導電層8a,8b膜の上方に位置する第2導電層10
aに段差が生じており、この段差により最終的に反射電
極13にも段差が生じるように構成されている。このた
め、仮に平坦な第2導電層10aに凹部が形成されてい
る場合と比べて、反射電極13の表面には概ね4つのレ
ベルが存在するようにできる。従って、効率良く反射光
の散乱度を高めることが可能となる。特に、仮に平坦な
導電層10aに凹部が形成されている場合に生じ得る二
重写り等の不具合を回避できる。尚、本実施形態では、
第1導電膜8a,8bから形成される配線等のパターン
をそのまま利用して段差が生じるように構成されている
が、後述の第2実施形態の如く、第1導電膜8a,8b
についても、第2導電層10aの一面に渡って細かな段
差が生じるように、多数の微小な凹凸部を有するように
積極的にパターニングしてもよい。
In this embodiment, particularly, as shown in FIG. 1, the presence and absence of the first conductive layers 8a and 8b cause the second conductive layer 10 located above the first conductive layers 8a and 8b to be located.
The step a is formed, and the step is finally formed in the reflective electrode 13 by the step. Therefore, compared to the case where the concave portion is formed in the flat second conductive layer 10a, it is possible to make the surface of the reflective electrode 13 have approximately four levels. Therefore, it is possible to efficiently increase the degree of scattering of the reflected light. In particular, it is possible to avoid problems such as double reflection that may occur when a recess is formed in the flat conductive layer 10a. In this embodiment,
Although a step is formed by using a pattern of wiring or the like formed from the first conductive films 8a and 8b as it is, as in a second embodiment described later, the first conductive films 8a and 8b are formed.
Also, may be positively patterned so as to have a large number of minute uneven portions so that a fine step is formed over one surface of the second conductive layer 10a.

【0076】次に、図1に示されている液晶パネル用基
板における画素領域の凹部及び遮光層の配置について図
5を参照して説明する。
Next, the arrangement of the concave portions in the pixel region and the light-shielding layer in the liquid crystal panel substrate shown in FIG. 1 will be described with reference to FIG.

【0077】図5(a)において、第1実施形態の液晶
パネル用基板の画素領域には、多数の凹部が形成された
第2導電層10a上に、多数の滑らかな凹凸部を有する
反射電極13が形成されており、凹部が形成されていな
い第2導電層10aが反射電極13の間隙を覆うように
形成されている。更に、各反射電極13の中央には、前
述のようにドレイン電極(またはソース電極)8bと第
2導電層10bとの接続部となるコンタクトホール9b
が形成されており、これに隣接して第2導電層10bと
反射電極13とを接続するための接続プラグ12が形成
されている。
In FIG. 5A, in the pixel region of the liquid crystal panel substrate of the first embodiment, a reflective electrode having a large number of smooth uneven portions on a second conductive layer 10a having a large number of concave portions formed thereon. 13 is formed, and the second conductive layer 10 a in which the concave portion is not formed is formed so as to cover the gap between the reflective electrodes 13. Further, in the center of each reflection electrode 13, a contact hole 9b serving as a connection portion between the drain electrode (or source electrode) 8b and the second conductive layer 10b as described above.
Is formed adjacent thereto, and a connection plug 12 for connecting the second conductive layer 10b and the reflective electrode 13 is formed.

【0078】図5(b)に拡大して示すように、第2導
電層10aは、反射電極13に対応する領域Bでは、巣
穴状に穴が不規則に配置された凹部が形成されており、
この領域Bを除く反射電極13の間隙部に対応する領域
では、入射する光が基板1上の半導体層側に入り込んで
FETが光リークしないように、凹部が形成されていな
い。本実施形態では、穴の形状には円を適用している。
なお、穴の直径は0.5〜5μmが望ましく、この範囲
の任意のサイズあるいは数種類のサイズであっても良
い。また、穴の形状は本実施形態に限定されるものでは
ない。例えば正八角形のような多角形を適用しても良
い。
As shown in FIG. 5B in an enlarged manner, the second conductive layer 10a has a concave portion in which holes are irregularly arranged in a burrow shape in a region B corresponding to the reflective electrode 13. Yes,
Except for the region B, no concave portion is formed in a region corresponding to the gap portion of the reflective electrode 13 so that incident light does not enter the semiconductor layer side on the substrate 1 and the FET does not leak light. In the present embodiment, a circle is applied to the shape of the hole.
The hole preferably has a diameter of 0.5 to 5 μm, and may have any size or several sizes in this range. Further, the shape of the hole is not limited to this embodiment. For example, a polygon such as a regular octagon may be applied.

【0079】また、図5(b)において、反射電極13
の端部から凹部領域の端部までの距離Aは、特に限定さ
れるものではないが、遮光機能を有するためには約3μ
m以上であることが望ましい。
In FIG. 5B, the reflection electrode 13
Is not particularly limited, but is about 3 μm to have a light shielding function.
m or more.

【0080】(本発明の液晶パネル用基板の第2実施形
態)次に、本発明の液晶パネル用基板の第2実施形態に
ついて図2及び図5を参照して説明する。ここに、図2
は、本発明を適用した反射型液晶パネルの反射電極側の
液晶パネル用基板の第2実施形態の断面図である。尚、
図2では、図1に示した構成要素と同様の構成要素につ
いては同様の参照符号を付し、その説明は省略する。
(Second Embodiment of Liquid Crystal Panel Substrate of the Present Invention) Next, a second embodiment of the liquid crystal panel substrate of the present invention will be described with reference to FIGS. Here, FIG.
FIG. 4 is a cross-sectional view of a second embodiment of a liquid crystal panel substrate on a reflective electrode side of a reflective liquid crystal panel to which the present invention is applied. still,
2, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.

【0081】図2に示すように、第2実施形態では、第
1実施形態のように接続プラグ12を用いず、第2導電
層10bと反射電極13とをコンタクトホールを介して
直接接続している。これにより、本実施形態は、工程プ
ロセスの簡略化という点において、非常に有効である。
更に、第2実施形態では、第1導電層8a,8bに加え
て、第1導電層8cが形成されている。第1導電層8c
は、第2導電層10aの一面に渡って細かな段差が生じ
るように、多数の微小な凹部が開孔された部分を有する
ようにパターニングされている。これにより、仮に平坦
な第2導電層10aに凹部が形成されている場合と比べ
て、反射電極13の表面全体に渡って概ね4つのレベル
が存在するようにでき、効率良く反射光の散乱度を高め
ることが可能となる。その他の構成については図1に示
した第1実施形態の場合と同様である。特に、第2実施
形態における画素領域の凹部及び遮光層の配置について
も、図5に示した第1実施形態の場合と同様である。
As shown in FIG. 2, in the second embodiment, the second conductive layer 10b and the reflection electrode 13 are directly connected via a contact hole without using the connection plug 12 as in the first embodiment. I have. Thus, the present embodiment is very effective in simplifying the process.
Furthermore, in the second embodiment, a first conductive layer 8c is formed in addition to the first conductive layers 8a and 8b. First conductive layer 8c
Is patterned so as to have a portion where a number of minute concave portions are opened so that fine steps are formed over one surface of the second conductive layer 10a. Thereby, compared with the case where the concave portion is formed in the flat second conductive layer 10a, it is possible to make approximately four levels exist over the entire surface of the reflective electrode 13, and it is possible to efficiently scatter the reflected light. Can be increased. Other configurations are the same as those of the first embodiment shown in FIG. In particular, the arrangement of the concave portion of the pixel region and the light shielding layer in the second embodiment are the same as those in the first embodiment shown in FIG.

【0082】(本発明の液晶パネル用基板の第3実施形
態)次に、本発明の液晶パネル用基板の第3実施形態に
ついて図3及び図6を参照して説明する。ここに、図3
は、本発明を適用した反射型液晶パネルの反射電極側の
液晶パネル用基板の第3実施形態の断面図である。尚、
図3では、図1に示した構成要素と同様の構成要素につ
いては同様の参照符号を付し、その説明は省略する。
(Third Embodiment of Liquid Crystal Panel Substrate of the Present Invention) Next, a third embodiment of the liquid crystal panel substrate of the present invention will be described with reference to FIGS. Here, FIG.
FIG. 7 is a cross-sectional view of a third embodiment of a liquid crystal panel substrate on a reflective electrode side of a reflective liquid crystal panel to which the present invention is applied. still,
3, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.

【0083】図3に示すように、第3実施形態では、第
1実施形態のように中継配線としての第2導電層10b
を用いず、ドレイン電極(またはソース電極)8bと反
射電極13を、接続プラグ12により電気的に接続して
いる。接続プラグ12にはタングステン等の高融点金属
を用いる。
As shown in FIG. 3, in the third embodiment, as in the first embodiment, the second conductive layer 10b as a relay wiring is used.
, The drain electrode (or source electrode) 8 b and the reflective electrode 13 are electrically connected by the connection plug 12. A high melting point metal such as tungsten is used for the connection plug 12.

【0084】このとき、図6に示すように、第2導電層
10aの巣穴状に穴が不規則に配置された凹部は、各画
素における接続プラグ12の形成されるコンタクトホー
ルの周囲と反射電極13の間隙部を除き、画素表示領域
20の全域に渡って形成することができるため、さらに
最適な反射特性を有する反射電極を形成することが可能
となる。
At this time, as shown in FIG. 6, the concave portions of the second conductive layer 10a in which the holes are irregularly arranged in the form of burrows are in contact with the periphery of the contact holes where the connection plugs 12 are formed in each pixel. Since it can be formed over the entire area of the pixel display area 20 except for the gap between the electrodes 13, it is possible to form a reflective electrode having more optimal reflection characteristics.

【0085】また、第3実施形態では、図3に示すよう
に、層間絶縁膜9に平坦化処理が施されている。このよ
うに平坦化処理を行えば、第2導電層10aの下地にお
ける段差や凹凸によらずに、第2導電層10aに形成さ
れた凹部により反射電極13の表面を凹凸状にできるの
で、反射電極13の一面を均一な凹凸状とすることがで
きる。その他の構成については図1に示した第1実施形
態の場合と同様である。
In the third embodiment, as shown in FIG. 3, the interlayer insulating film 9 is subjected to a flattening process. By performing the flattening process as described above, the surface of the reflective electrode 13 can be made uneven by the concave portions formed in the second conductive layer 10a without depending on the steps or unevenness in the base of the second conductive layer 10a. One surface of the electrode 13 can have a uniform uneven shape. Other configurations are the same as those of the first embodiment shown in FIG.

【0086】(本発明の液晶パネル用基板の第4実施形
態)次に、本発明の液晶パネル用基板の第4実施形態に
ついて図4及び図5を参照して説明する。ここに、図4
は、本発明を適用した反射型液晶パネルの反射電極側の
液晶パネル用基板の第4実施形態の断面図である。尚、
図4では、図1に示した構成要素と同様の構成要素につ
いては同様の参照符号を付し、その説明は省略する。
(Fourth Embodiment of Liquid Crystal Panel Substrate of the Present Invention) Next, a fourth embodiment of a liquid crystal panel substrate of the present invention will be described with reference to FIGS. Here, FIG.
FIG. 9 is a sectional view of a fourth embodiment of a liquid crystal panel substrate on the reflective electrode side of a reflective liquid crystal panel to which the present invention is applied. still,
In FIG. 4, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0087】図4に示すように、第4実施形態では、第
1実施形態の場合と異なり、基板1’は石英や無アルカ
リ性のガラス基板からなり、この基板1’上には単結晶
又は多結晶あるいはアモルファスのシリコン膜(ソース
・ドレイン領域6a’,6b’の形成層)が形成されて
おり、このシリコン膜上には、例えば熱酸化して形成し
た酸化シリコン膜とCVD法で堆積した窒化シリコンの
二層構造からなる絶縁膜からなるゲート絶縁膜が形成さ
れている。また、このシリコン膜には、N型不純物(ま
たはP型不純物)がドーピングされて、TFTのソース
・ドレイン領域6a’,6b’が形成され、ゲート絶縁
膜上には、TFTのゲート電極5がポリシリコンまたは
メタルシリサイド等により形成されている。その他の構
成については第1実施形態の場合と同様であり、特にゲ
ート電極5上には、第1実施形態の場合と同様に、第1
層間絶縁膜7、第1導電層8a,8b、第2層間絶縁膜
9、第2導電層10a,10b、第1のシリコン酸化膜
11a,第2のシリコン酸化膜11b,第3のシリコン
酸化膜11c、シリコン窒化膜11d及び反射電極13
が、この順で積層形成されている。また、第4実施形態
における画素領域の凹部及び遮光層の配置についても、
図5に示した第1実施形態の場合と同様である。
As shown in FIG. 4, in the fourth embodiment, unlike the first embodiment, the substrate 1 'is made of quartz or a non-alkali glass substrate, and a single crystal or polycrystal is formed on the substrate 1'. A crystalline or amorphous silicon film (a layer for forming the source / drain regions 6a 'and 6b') is formed. On this silicon film, for example, a silicon oxide film formed by thermal oxidation and a nitride film deposited by CVD are used. A gate insulating film made of an insulating film having a two-layer structure of silicon is formed. The silicon film is doped with an N-type impurity (or a P-type impurity) to form source / drain regions 6a 'and 6b' of the TFT, and a gate electrode 5 of the TFT is formed on the gate insulating film. It is formed of polysilicon or metal silicide. The other configuration is the same as that of the first embodiment. In particular, the first electrode is formed on the gate electrode 5 as in the case of the first embodiment.
Interlayer insulating film 7, first conductive layers 8a, 8b, second interlayer insulating film 9, second conductive layers 10a, 10b, first silicon oxide film 11a, second silicon oxide film 11b, third silicon oxide film 11c, silicon nitride film 11d and reflection electrode 13
Are laminated in this order. Further, regarding the arrangement of the concave portion of the pixel region and the light shielding layer in the fourth embodiment,
This is the same as the case of the first embodiment shown in FIG.

【0088】尚、図4ではゲート電極5がチャネルより
上方に位置するトップゲートタイプであるが、ゲート電
極を先に形成し、ゲート絶縁膜を介した上にチャネルと
なつシリコン膜を配置するボトムゲートタイプにしても
よい。
Although FIG. 4 shows a top gate type in which the gate electrode 5 is located above the channel, a gate electrode is formed first, and a silicon film serving as a channel is disposed on a gate insulating film. It may be a gate type.

【0089】また以上説明した第1から第4実施形態に
おいては、第2導電層10aに穴を開孔することによ
り、即ち凹部を形成することにより第2導電層10aを
凹凸状に形成したが(図1から図4参照)、第2導電層
に凸部を形成することにより或いは第2導電層を微細な
多数の突起状に形成することにより、第2導電層10a
を凹凸状に形成してもよい。この場合にも、第2導電層
10bを形成する工程と同時にフォトリソグラフィ及び
エッチングにより第2導電層を凹凸状に形成することが
可能である。
In the first to fourth embodiments described above, the second conductive layer 10a is formed in an uneven shape by forming a hole in the second conductive layer 10a, that is, by forming a concave portion. (See FIG. 1 to FIG. 4), the second conductive layer 10a is formed by forming protrusions on the second conductive layer or by forming the second conductive layer into a large number of fine protrusions.
May be formed in an uneven shape. Also in this case, it is possible to form the second conductive layer in an uneven shape by photolithography and etching simultaneously with the step of forming the second conductive layer 10b.

【0090】(本発明の液晶パネルの画素及びその駆動
回路の説明)次に、上述した各実施形態の如く構成され
た反射電極を画素電極として画素毎に駆動するように構
成された各画素に設けられる駆動回路の一例について図
7及び図8を参照して説明する。ここに、図7は、本発
明の液晶パネルの画素及びその駆動回路などの一例を示
すブロック図であり、図8は、図7の駆動回路をCMO
Sトランジスタで構成した場合の回路図である。
(Description of the Pixels of the Liquid Crystal Panel of the Present Invention and the Driving Circuit Thereof) Next, the reflection electrodes configured as in the above-described embodiments are used as pixel electrodes to drive each pixel. An example of a driver circuit provided is described with reference to FIGS. Here, FIG. 7 is a block diagram showing an example of a pixel of the liquid crystal panel of the present invention and a driving circuit thereof, and FIG. 8 is a circuit diagram showing the driving circuit of FIG.
FIG. 3 is a circuit diagram in the case of being configured with S transistors.

【0091】図7において、画像表示領域には、行走査
線110−n(nは行走査線の行を示す自然数)と列走
査線112−m(mは列走査線の列を示す自然数)がマ
トリクス状に配置され、互いの走査線の交差点に各画素
の駆動回路が配置されている。また、画像表示領域には
列走査線112−mに沿って入力データ線114から分
岐した列データ線115−d(dは列データ線の列を示
す自然数)も配置される。画像表示領域の行側の周辺領
域には行走査線駆動回路111が配置され、画像表示領
域の列側の周辺領域には列走査線駆動回路113が配置
されている。
In FIG. 7, in the image display area, row scanning lines 110-n (n is a natural number indicating the row of the row scanning line) and column scanning line 112-m (m is a natural number indicating the column of the column scanning line) Are arranged in a matrix, and a driving circuit of each pixel is arranged at an intersection of the scanning lines. In the image display area, column data lines 115-d (d is a natural number indicating a column of the column data lines) branched from the input data lines 114 along the column scanning lines 112-m are also arranged. A row scanning line driving circuit 111 is arranged in a peripheral area on the row side of the image display area, and a column scanning line driving circuit 113 is arranged in a peripheral area on the column side of the image display area.

【0092】行走査線駆動回路用制御信号120により
行走査線駆動回路111が制御され、選択された行走査
線110−nには選択信号が出力される。選択されない
行走査線は非選択電位に設定される。同様に、列走査線
駆動回路用制御信号121により列走査線駆動回路11
3が制御され、選択された列走査線112−mに選択信
号が出力され、非選択の列走査線は非選択電位に設定さ
れる。いずれの行走査線及びいずれの列走査線を選択す
るかは制御信号120,121により決められる。つま
り、制御信号120,121は選択画素を指定するアド
レス信号である。
The row scanning line driving circuit 111 is controlled by the row scanning line driving circuit control signal 120, and a selection signal is output to the selected row scanning line 110-n. Unselected row scanning lines are set to a non-selection potential. Similarly, the column scanning line driving circuit 11 is controlled by the column scanning line driving circuit control signal 121.
3 is controlled, a selection signal is output to the selected column scanning line 112-m, and an unselected column scanning line is set to a non-selection potential. Which row scanning line and which column scanning line to select is determined by the control signals 120 and 121. That is, the control signals 120 and 121 are address signals that specify the selected pixel.

【0093】選択された行走査線110−nと選択され
た列走査線112−mの交差点近傍に配置されるスイッ
チング制御回路109は、両走査線の選択信号を受けて
オン信号を出力し、行走査線110−nと列走査線11
2−mの少なくとも一方が非選択となるとオフ信号を出
力する。すなわち、選択された行走査線と列走査線の交
差点に位置する画素のスイッチング制御回路109のみ
からオン信号が出力され、他のスイッチング制御回路1
09からはオフ信号が出力される。本実施形態では、こ
のスイッチング制御回路109のオン、オフ信号により
液晶画素駆動回路101を制御する。
The switching control circuit 109 arranged near the intersection of the selected row scanning line 110-n and the selected column scanning line 112-m receives the selection signal of both scanning lines, and outputs an ON signal. Row scanning line 110-n and column scanning line 11
When at least one of 2-m is not selected, an off signal is output. That is, an ON signal is output only from the switching control circuit 109 of the pixel located at the intersection of the selected row scanning line and column scanning line, and the other switching control circuits 1
09 outputs an off signal. In the present embodiment, the liquid crystal pixel drive circuit 101 is controlled by the ON / OFF signal of the switching control circuit 109.

【0094】次に、液晶画素駆動回路101の構成およ
び動作について図7を参照して説明する。
Next, the configuration and operation of the liquid crystal pixel drive circuit 101 will be described with reference to FIG.

【0095】図7に示すように、液晶画素駆動回路10
1は、スイッチング回路102、メモリ回路103及び
液晶画素ドライバ104を備えて構成されている。
As shown in FIG. 7, the liquid crystal pixel driving circuit 10
1 includes a switching circuit 102, a memory circuit 103, and a liquid crystal pixel driver 104.

【0096】スイッチング回路102はスイッチング制
御回路109のオン信号により導通状態となり、オフ信
号により非導通状態となる。スイッチング回路102は
導通状態となると、そこに接続されている列データ線1
15−dのデータ信号をスイッチング回路102を介し
てメモリ回路103に書き込む。一方、スイッチング回
路102はスイッチング制御回路109のオフ信号によ
り非導通状態となりメモリ回路103に書き込まれたデ
ータ信号を保持する。
The switching circuit 102 is turned on by the ON signal of the switching control circuit 109 and is turned off by the OFF signal. When the switching circuit 102 is turned on, the column data line 1 connected thereto is turned on.
The 15-d data signal is written to the memory circuit 103 via the switching circuit 102. On the other hand, the switching circuit 102 is turned off by the off signal of the switching control circuit 109 and holds the data signal written in the memory circuit 103.

【0097】メモリ回路103に保持されたデータ信号
は、画素毎に配置される液晶画素ドライバ104に供給
される。液晶画素ドライバ104は供給されたデータ信
号のレベルに応じて、第1の電圧信号線118に供給さ
れる第1の電圧116、又は第2の電圧信号線119に
供給される第2の電圧117のいずれかを液晶画素10
5の反射電極13に供給する。第1の電圧116は、液
晶パネルがノーマリーホワイト表示の場合に、液晶画素
105を黒表示状態とする電圧であり、一方第2の電圧
117は液晶画素105を白表示状態とする電圧であ
る。
The data signal held in the memory circuit 103 is supplied to a liquid crystal pixel driver 104 arranged for each pixel. The liquid crystal pixel driver 104 supplies the first voltage 116 supplied to the first voltage signal line 118 or the second voltage 117 supplied to the second voltage signal line 119 according to the level of the supplied data signal. One of the liquid crystal pixels 10
5 to the reflective electrode 13. The first voltage 116 is a voltage for bringing the liquid crystal pixel 105 to a black display state when the liquid crystal panel performs a normally white display, while the second voltage 117 is a voltage for bringing the liquid crystal pixel 105 to a white display state. .

【0098】メモリ回路103に保持されたデータ信号
がHレベルの場合は、液晶画素ドライバ104におい
て、ノーマリーホワイト表示の場合液晶を黒表示させる
第1の電圧信号線118に接続されるゲートが導通状態
となり、各画素における反射電極13に第1の電圧11
6が供給され、対向電極108に供給される基準電圧1
22との電位差により液晶画素105が黒表示状態とな
る。同様に、保持されたデータ信号がLレベルの場合
は、液晶画素ドライバ104において第2の電圧信号線
119に接続されるゲートが導通状態となり、反射電極
13に第2の電圧117が供給され液晶画素105が白
表示状態となる。
When the data signal held in the memory circuit 103 is at the H level, in the liquid crystal pixel driver 104, the gate connected to the first voltage signal line 118 for displaying the liquid crystal in black in the case of normally white display is turned on. State, and the first voltage 11 is applied to the reflective electrode 13 in each pixel.
6 is supplied and the reference voltage 1 supplied to the counter electrode 108 is
The liquid crystal pixel 105 enters a black display state due to the potential difference from the pixel 22. Similarly, when the held data signal is at the L level, the gate connected to the second voltage signal line 119 in the liquid crystal pixel driver 104 becomes conductive, and the second voltage 117 is supplied to the reflective electrode 13 so that the liquid crystal is supplied. The pixel 105 enters a white display state.

【0099】以上の構成により、電源電圧、第1の電圧
116、第2の電圧117及び基準電圧122ともロジ
ック電圧程度で駆動でき、かつ画面表示の書き換えが必
要ない場合はメモリ回路103のデータ保持機能により
表示状態を保持できるのでほとんど電流が流れない。
With the above configuration, the power supply voltage, the first voltage 116, the second voltage 117, and the reference voltage 122 can be driven at approximately the logic voltage, and when the rewriting of the screen display is not necessary, the data holding of the memory circuit 103 is performed. Since the display state can be maintained by the function, almost no current flows.

【0100】なお、液晶画素105は、保持されたデー
タ信号に応じて液晶画素ドライバ104から出力された
第1の電圧116或いは第2の電圧117のいずれか一
方が選択されて供給される反射電極13が画素毎に設け
られ、この反射電極13と対向電極108との間に介在
する液晶層107に両電極の電位差が印加され、この電
位差に応じた液晶分子の配向変化に応じて黒表示状態
(オン表示状態ともいう)と白表示状態(オフ表示状態
ともいう)となる。液晶パネルは、上述のように、半導
体基板等の基板1とガラス等の基板35との間に液晶3
7を封入して挟持し(図14参照)、基板1上に、マト
リクス状に反射電極13を配置し、その反射電極13の
下方に液晶画素駆動回路101、行走査線110−n、
列走査線112−m、列データ線115−d、行走査線
駆動回路111、列走査線駆動回路113などを形成し
て構成されている(図13参照)。各画素は、反射電極
13と、対向電極33との間に画素毎に電圧を印加し
て、その間に介在される画素毎の液晶層37に電圧供給
し、液晶分子の配向を各画素毎に変化させる。
The liquid crystal pixel 105 is a reflective electrode to which either one of the first voltage 116 or the second voltage 117 output from the liquid crystal pixel driver 104 is selected and supplied according to the held data signal. 13 is provided for each pixel, a potential difference between the two electrodes is applied to a liquid crystal layer 107 interposed between the reflective electrode 13 and the counter electrode 108, and a black display state is set according to a change in the orientation of liquid crystal molecules according to the potential difference. (Also called an ON display state) and a white display state (also called an OFF display state). As described above, the liquid crystal panel is provided between the substrate 1 such as a semiconductor substrate and the substrate 35 such as glass.
7 are enclosed and sandwiched (see FIG. 14), the reflective electrodes 13 are arranged in a matrix on the substrate 1, and the liquid crystal pixel drive circuit 101, the row scanning lines 110-n,
A column scanning line 112-m, a column data line 115-d, a row scanning line driving circuit 111, a column scanning line driving circuit 113, and the like are formed (see FIG. 13). Each pixel applies a voltage to each pixel between the reflective electrode 13 and the counter electrode 33, supplies a voltage to the liquid crystal layer 37 of each pixel interposed therebetween, and adjusts the orientation of liquid crystal molecules for each pixel. Change.

【0101】次に、上述のように構成される液晶画素駆
動回路等の具体的な回路構成の一例について説明する。
Next, an example of a specific circuit configuration such as the liquid crystal pixel drive circuit configured as described above will be described.

【0102】図8に示すように、本実施形態において、
スイッチング制御回路109はCMOSトランジスタ構
成のNORゲート回路109−1とCMOSトランジス
タ構成のインバータ109−2の論理回路により構成す
ることができる。NORゲート回路109−1は2入力
とも負論理の選択信号が入力された時に正論理のオン信
号を出力し、インバータ109−2により負論理のオン
信号を出力する。また、スイッチング回路102はCM
OSトランジスタ構成のトランスミッションゲート10
2−1により構成することができる。トランスミッショ
ンゲート102−1はスイッチング制御回路109のオ
ン信号に基づいて導通して列データ線115とメモリ回
路103を繋ぎ、オフ信号に基づいて非導通となる。メ
モリ回路103はCMOSトランジスタ構成のクロック
ドインバータ103−1とCMOSトランジスタ構成の
インバータ103−2を帰還接続した構成とすることが
できる。データ信号はスイッチング制御回路109のオ
ン信号によりスイッチング回路102からメモリ回路1
03に取り込まれ、インバータ103−2により反転さ
れ、スイッチング制御回路109のオフ信号により動作
するクロックドインバータ103−1により出力を帰還
してデータ信号を保持する。液晶画素ドライバ104は
2個のCMOSトランジスタ構成のトランスミッション
ゲート104−1及び104−2により構成することが
できる。メモリ回路103に保持されたデータ信号がH
レベルの場合は、液晶画素ドライバ104において、ノ
ーマリーホワイト表示の場合液晶を黒表示させる第1の
電圧信号線118に接続されるトランスミッションゲー
ト104−1が導通状態となり、反射電極13に第1の
電圧116が供給され、対向電極108に供給される基
準電圧122との電位差により液晶画素105が黒表示
状態となる。同様に、保持されたデータ信号がLレベル
の場合は、第2の電圧信号線119に接続されるトラン
スミッションゲート104−2が導通状態となり、反射
電極13に第2の電圧117が供給され液晶画素105
が白表示状態となる。
As shown in FIG. 8, in this embodiment,
The switching control circuit 109 can be configured by a logic circuit of a NOR gate circuit 109-1 having a CMOS transistor configuration and an inverter 109-2 having a CMOS transistor configuration. The NOR gate circuit 109-1 outputs a positive logic ON signal when both inputs have a negative logic selection signal, and outputs a negative logic ON signal by the inverter 109-2. The switching circuit 102 is a CM
Transmission gate 10 of OS transistor configuration
2-1. The transmission gate 102-1 is turned on based on the ON signal of the switching control circuit 109, connects the column data line 115 to the memory circuit 103, and is turned off based on the OFF signal. The memory circuit 103 can have a configuration in which a clocked inverter 103-1 having a CMOS transistor configuration and an inverter 103-2 having a CMOS transistor configuration are connected in a feedback manner. The data signal is sent from the switching circuit 102 to the memory circuit 1 by the ON signal of the switching control circuit 109.
03, is inverted by the inverter 103-2, and the output is fed back by the clocked inverter 103-1 operated by the OFF signal of the switching control circuit 109 to hold the data signal. The liquid crystal pixel driver 104 can be constituted by transmission gates 104-1 and 104-2 having two CMOS transistors. When the data signal held in the memory circuit 103 is H
In the case of the level, in the liquid crystal pixel driver 104, the transmission gate 104-1 connected to the first voltage signal line 118 for displaying the liquid crystal black in the case of the normally white display becomes conductive, and the first electrode is connected to the reflective electrode 13. The voltage 116 is supplied, and the liquid crystal pixel 105 enters a black display state due to a potential difference from the reference voltage 122 supplied to the counter electrode 108. Similarly, when the held data signal is at the L level, the transmission gate 104-2 connected to the second voltage signal line 119 is turned on, the second voltage 117 is supplied to the reflective electrode 13, and the liquid crystal pixel 105
Becomes a white display state.

【0103】次に、上述した各実施形態の如く構成され
た反射電極を画素電極として画素毎に駆動するように構
成された各画素に設けられる駆動回路の他の例について
図9から図12を参照して説明する。ここに、図9は、
本発明の液晶パネルの画素及びその駆動回路などの他の
例を示す回路図であり、図10は、このうち1個の液晶
画素駆動回路の詳細構成を示す回路図であり、図11
は、そのレイアウトパターンを示す平面図であり、図1
2は、このうち1個の液晶画素駆動回路に係る部分を拡
大して示す平面図である。尚、図9から図12では、図
7及び図8に示した構成要素と同様の構成要素には同様
の参照符号を付し、その説明は適宜省略する。
Next, FIGS. 9 to 12 show another example of a driving circuit provided in each pixel configured to drive the reflection electrode configured as in each of the above embodiments as a pixel electrode for each pixel. It will be described with reference to FIG. Here, FIG.
FIG. 10 is a circuit diagram showing another example of a pixel of the liquid crystal panel of the present invention and a driving circuit thereof, and FIG. 10 is a circuit diagram showing a detailed configuration of one of the liquid crystal pixel driving circuits.
FIG. 1 is a plan view showing the layout pattern, and FIG.
FIG. 2 is an enlarged plan view showing a portion related to one liquid crystal pixel driving circuit among them. 9 to 12, the same components as those shown in FIGS. 7 and 8 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

【0104】図9に示す駆動回路の構成例は、特にカラ
ー液晶パネルに適しており、一個のスイッチング制御回
路109’には、順にR、G、B、R、G、B用に行方
向に配列された6個の液晶画素駆動回路101’が接続
されている。そして、これら6個の液晶画素駆動回路1
01’には、夫々別個の入力データ線114’を介し
て、シリアル−パラレル変換された6つの(順にR、
G、B、R、G、B用の)画像信号が、同一のスイッチ
ング制御回路109’による制御下で(即ち、同一アド
レスの駆動回路として)、夫々同時に入力されるように
構成されている。各液晶画素駆動回路101’に接続さ
れた反射電極13には、基板1上又は基板2上の対向位
置に夫々の色(R、G又はB)のカラーフィルタが形成
されており、6個の液晶画素駆動回路により各画素にお
けるカラー画像信号に応じた色の表示が可能となる。
The configuration example of the driving circuit shown in FIG. 9 is particularly suitable for a color liquid crystal panel, and one switching control circuit 109 'sequentially supplies R, G, B, R, G, and B in the row direction. The arranged six liquid crystal pixel driving circuits 101 'are connected. Then, these six liquid crystal pixel driving circuits 1
01 ′ via the input data line 114 ′, the six serial-to-parallel converted (in order, R,
The image signals (for G, B, R, G, B) are configured to be simultaneously input under the control of the same switching control circuit 109 ′ (that is, as a driving circuit of the same address). On the reflective electrode 13 connected to each liquid crystal pixel drive circuit 101 ', a color filter of each color (R, G or B) is formed at an opposing position on the substrate 1 or the substrate 2, and six color filters are formed. The liquid crystal pixel drive circuit enables display of a color corresponding to a color image signal in each pixel.

【0105】尚、この構成例では、スイッチング制御回
路109’は、図8に示したのと同様に、CMOSトラ
ンジスタ構成のNORゲート回路及びCMOSトランジ
スタ構成のインバータからなり、クロック信号線125
を介して6個の液晶画素駆動回路101’のクロック入
力端子にクロック信号CKを供給すると共に反転クロッ
ク信号線126を介して6個の液晶画素駆動回路10
1’の反転クロック入力端子に反転クロック信号/CK
を供給するように構成されている。
In this configuration example, the switching control circuit 109 'is composed of a NOR gate circuit having a CMOS transistor configuration and an inverter having a CMOS transistor configuration, as shown in FIG.
The clock signal CK is supplied to the clock input terminals of the six liquid crystal pixel driving circuits 101 ′ via the
1 ′ inverted clock signal / CK
Is provided.

【0106】また、図9に示した回路のうち、1個の液
晶画素駆動回路101’は、図10(a)の記号図に示
した通りであり、これに対応する具体的な回路構成は、
例えば図10(b)に示したように、図8に示したのと
同様に、CMOSトランジスタ構成のトランスミッショ
ンゲート、CMOSトランジスタ構成のクロックドイン
バータ及びインバータからなり、クロック信号CKのタ
イミングで入力データ線114’から供給され保持され
たデータ(DATA)に応じて第1の電圧116又は第
2の電圧117を反射電極13に印加するように構成さ
れている。
Further, in the circuit shown in FIG. 9, one liquid crystal pixel driving circuit 101 'is as shown in the symbol diagram of FIG. 10A, and a specific circuit configuration corresponding to this is shown in FIG. ,
For example, as shown in FIG. 10B, similarly to that shown in FIG. 8, a transmission gate having a CMOS transistor configuration, a clocked inverter having a CMOS transistor configuration, and an inverter are provided, and an input data line is provided at the timing of a clock signal CK. The first voltage 116 or the second voltage 117 is applied to the reflective electrode 13 according to the data (DATA) supplied from 114 ′ and held.

【0107】従って、図9に示した駆動回路の動作につ
いては、複数の反射電極13を同時に駆動する点を除
き、図7及び図8に示した場合と同様である。
Therefore, the operation of the drive circuit shown in FIG. 9 is the same as that shown in FIGS. 7 and 8, except that a plurality of reflective electrodes 13 are driven simultaneously.

【0108】ここで、図9に示した駆動回路の具体的な
平面レイアウトパターンの一例を図11に示し、このう
ち1個の液晶画素駆動回路101’に係る部分を図12
に拡大して示す。
Here, an example of a specific planar layout pattern of the drive circuit shown in FIG. 9 is shown in FIG. 11, and a portion related to one liquid crystal pixel drive circuit 101 'is shown in FIG.
It is shown enlarged.

【0109】図11及び図12に示すように、各画素電
極13の下に液晶画素駆動回路101’及びこれに接続
された各種配線が配置されている。特に、図12におい
て、入力データ線114’、行走査線110、列走査線
112、クロック信号線125、反転クロック信号線1
26、接地ライン(GND)、所定電源ライン(Vc
c)、第1の電圧信号線118、第2の電圧信号線11
9等の各種配線における大部分が、第1導電層(図中、
網かけハッチングで示された領域に形成されている層)
から形成されている。また、これらの配線が交差する必
要がある部分では、主にゲート電極と同一の導電性ポリ
シリコン膜(図中、無ハッチングで示されている領域に
形成されている膜)から中継配線部が形成されている。
尚、図中、異なる導電層や半導体層間を電気的接続する
コンタクトホールは夫々黒四角で示されており、各コン
タクトホールには、接続プラグが配置されてもよいし配
置されなくてもよい。また各トランジスタにおいては、
P型又はN型半導体膜(図中、斜線で示されている領域
に形成されている膜)に導電性ポリシリコン膜からなる
ゲート電極が不図示の絶縁膜を介して対向配置されてい
る。更に反射電極13のほぼ中央には、図5に示したの
と同様に、第2導電層10b及び接続プラグ12により
第1導電層(ドレイン又はソース電極)と反射電極13
とが接続されている。
As shown in FIGS. 11 and 12, below each pixel electrode 13, a liquid crystal pixel driving circuit 101 'and various wirings connected thereto are arranged. In particular, in FIG. 12, the input data line 114 ', the row scan line 110, the column scan line 112, the clock signal line 125, the inverted clock signal line 1
26, ground line (GND), predetermined power supply line (Vc
c), the first voltage signal line 118 and the second voltage signal line 11
Most of the various wirings such as 9 are the first conductive layer (in the figure,
Layers formed in shaded areas)
Is formed from. In a portion where these wirings need to intersect, a relay wiring portion is mainly formed from the same conductive polysilicon film as the gate electrode (a film formed in a region indicated by no hatching in the figure). Is formed.
In the drawings, contact holes for electrically connecting different conductive layers and semiconductor layers are indicated by black squares, and connection plugs may or may not be arranged in each contact hole. In each transistor,
A gate electrode made of a conductive polysilicon film is opposed to a P-type or N-type semiconductor film (a film formed in a region indicated by oblique lines in the drawing) via an insulating film (not shown). Further, in the approximate center of the reflective electrode 13, the first conductive layer (drain or source electrode) and the reflective electrode 13 are formed by the second conductive layer 10b and the connection plug 12, as shown in FIG.
And are connected.

【0110】図11及び図12から分かるように、第2
導電層10bは、平面的に見て僅かの領域に形成されて
いれば足りるので、第2導電層を基板上の大部分の領域
に広げて形成することが可能となり、図11及び図12
には図示されていない第2導電層10a(図1から図6
参照)を凹凸状に形成することにより、基板上の大部分
の領域において、反射電極13に良好な反射特性を与え
ることができるのである。更に、第1導電層を用いて各
種配線が形成されているため、前述のように第1導電層
8aの存在及び不存在を利用して第2導電層10aを介
して反射電極13の表面に段差を与えることができ、そ
の反射特性を更に向上させることが可能となるのであ
る。尚、図12において、第1導電層8aが形成されて
いない平面領域(即ち、配線が形成されていない領域)
を利用して、前述した第2実施形態のように第1導電層
8cを積極的にパターニングすることにより(図2参
照)、第2導電層10aにまんべんなく細かな段差を与
えることができるのである。
As can be seen from FIGS. 11 and 12, the second
Since it is sufficient that the conductive layer 10b is formed in a small area in plan view, the second conductive layer can be formed to be spread over most of the area on the substrate.
The second conductive layer 10a not shown in FIG.
By forming the “reflection pattern” in a concavo-convex shape, it is possible to provide the reflective electrode 13 with good reflection characteristics in most areas on the substrate. Further, since various wirings are formed using the first conductive layer, the presence and absence of the first conductive layer 8a are used to form a surface of the reflective electrode 13 via the second conductive layer 10a as described above. A step can be provided, and the reflection characteristics can be further improved. In FIG. 12, a planar region where the first conductive layer 8a is not formed (that is, a region where no wiring is formed)
By positively patterning the first conductive layer 8c as in the above-described second embodiment (see FIG. 2), uniform and fine steps can be given to the second conductive layer 10a. .

【0111】(本発明の液晶パネルの構造の説明)次
に、上述した各実施形態の液晶パネル用基板を備えて構
成される液晶パネル全体の構造を再び図13及び図14
を参照してより詳細に説明する。ここに、図13は、液
晶パネル全体の平面図であり、図14は、そのA−A’
断面図である。
(Description of the Structure of the Liquid Crystal Panel of the Present Invention) Next, the entire structure of the liquid crystal panel provided with the liquid crystal panel substrate of each of the above-described embodiments will be described again with reference to FIGS.
This will be described in more detail with reference to FIG. FIG. 13 is a plan view of the entire liquid crystal panel, and FIG.
It is sectional drawing.

【0112】図13に示すように液晶パネル30におい
ては、画素を駆動する回路として、先ず遮光膜25で覆
われた額縁領域に、前述のように行走査線駆動回路11
1、列走査線駆動回路113及び入力データ線22が設
けられており、更に画像表示領域20中(反射電極13
下)には前述の如く、スイッチング制御回路109、ス
イッチング回路102、メモリ回路103及び液晶画素
ドライバ104が設けられている。遮光膜25は、図1
に示されている反射電極13と同一工程で形成される第
3導電層で構成され、LC共通電極電位等の所定電位が
印加されるように構成されている。尚、パッド領域26
には、電源電圧を供給するために使用されるパッドもし
くは端子が形成されている。
As shown in FIG. 13, in the liquid crystal panel 30, as a circuit for driving the pixels, first, the frame area covered with the light-shielding film 25 is provided in the row scanning line driving circuit 11 as described above.
1, a column scanning line driving circuit 113 and an input data line 22 are provided.
In the lower part, as described above, the switching control circuit 109, the switching circuit 102, the memory circuit 103, and the liquid crystal pixel driver 104 are provided. FIG.
And a third conductive layer formed in the same step as the reflective electrode 13 shown in FIG. 1 so that a predetermined potential such as an LC common electrode potential is applied. The pad area 26
Are formed with pads or terminals used to supply a power supply voltage.

【0113】図14に示すように、基板1には、その裏
面にガラスもしくはセラミック等からなる基板32が接
着剤により接着されている。これとともに、基板1の表
面側には、LC共通電極電位が印加される透明導電膜
(ITO)からなる対向電極33を有する入射側のガラ
ス基板35が適当な間隔をおいて配置され、周囲を図6
のシール材形成領域36に形成したシール材36で接着
された間隙内に、液晶37として周知のTN(Twisted
Nematic)型液晶または電圧無印加状態で液晶分子がほ
ぼ垂直配向されたSH(Super Homeotropic)型液晶な
どが充填されて液晶パネル30として構成されている。
なお、外部から信号を入力するためにパッド領域26は
シール材36の外側に来るように、シール材36を設け
る位置が設定されている。
As shown in FIG. 14, a substrate 32 made of glass, ceramic, or the like is adhered to the back surface of the substrate 1 with an adhesive. At the same time, on the front side of the substrate 1, an incident side glass substrate 35 having a counter electrode 33 made of a transparent conductive film (ITO) to which an LC common electrode potential is applied is arranged at an appropriate interval. FIG.
In a gap bonded by the seal material 36 formed in the seal material formation region 36 of FIG.
The liquid crystal panel 30 is filled with a liquid crystal (Nematic) type liquid crystal or an SH (Super Homeotropic) type liquid crystal in which liquid crystal molecules are substantially vertically aligned in a state where no voltage is applied.
The position where the sealing material 36 is provided is set so that the pad region 26 is located outside the sealing material 36 for inputting a signal from outside.

【0114】周辺回路上の遮光膜25は、液晶37を介
在して対向電極33と対向されるように構成されてい
る。そして、遮光膜25にLC共通電極電位を印加すれ
ば、対向電極33にはLC共通電極電位が印加されるの
で、その間に介在する液晶部分には直流電圧が印加され
なくなる。よってTN型液晶であれば常に液晶分子がほ
ぼ90°ねじれたままとなり、SH型液晶であれば常に
垂直配向された状態に液晶分子が保たれる。即ち遮光膜
25に対向する領域において遮光膜25の電位変動によ
り液晶37がオンオフしたり、白抜けしたりすることは
ない。より一般には、シール材37で囲まれた領域内に
配置され、液晶37に対向する第1、第2又は第3導電
層からなる遮光膜(即ち、配線用ではなく遮光用に形成
されるいずれかの導電層)については、ノーマリーブラ
ックモードやノーマリーホワイトモードの別、1H(1
水平走査期間)反転や1S(1垂直走査期間)反転など
の反転駆動方式の別などに応じて、例えば、対向電極3
3等と同電位或いは所定電源電位と同電位にすることに
より、液晶37が白抜けせず高コントラストになるよう
に、対向する液晶37部分を定常的に黒又は白に固定す
るのが好ましく、同時に直流電流の印加により液晶37
を劣化させないようにするのが好ましい。
The light shielding film 25 on the peripheral circuit is configured to face the counter electrode 33 with the liquid crystal 37 interposed. When the LC common electrode potential is applied to the light-shielding film 25, the LC common electrode potential is applied to the counter electrode 33, so that no DC voltage is applied to the liquid crystal portion interposed therebetween. Therefore, in the case of the TN type liquid crystal, the liquid crystal molecules are always kept twisted by about 90 °, and in the case of the SH type liquid crystal, the liquid crystal molecules are always kept in a vertically aligned state. That is, the liquid crystal 37 is not turned on / off or has a white spot due to the potential change of the light shielding film 25 in the region facing the light shielding film 25. More generally, a light-shielding film that is disposed in a region surrounded by the sealant 37 and made of the first, second, or third conductive layers facing the liquid crystal 37 (that is, any light-shielding film formed not for wiring but for light-shielding) 1H (1H) of the normally black mode and the normally white mode.
For example, according to the inversion driving method such as inversion such as (horizontal scanning period) inversion and 1S (1 vertical scanning period) inversion, for example, the counter electrode 3
By setting the same potential as 3 or the same potential as the predetermined power supply potential, it is preferable to constantly fix the opposing liquid crystal 37 portion to black or white so that the liquid crystal 37 does not have white spots and has high contrast. At the same time, the liquid crystal 37 is
It is preferable not to deteriorate.

【0115】この実施形態においては特に、半導体基板
からなる基板1は、その裏面にガラスもしくはセラミッ
ク等からなる基板32が接着剤により接合されているた
め、その強度が著しく高められる。その結果、基板1に
基板32を接合させてから対向基板(ガラス基板35)
との貼り合わせを行うようにすると、パネル全体にわた
って液晶層のギャップが均一になるという利点がある。
In this embodiment, in particular, the strength of the substrate 1 made of a semiconductor substrate is significantly increased because the substrate 32 made of glass or ceramic is bonded to the back surface of the substrate 1 by an adhesive. As a result, after bonding the substrate 32 to the substrate 1, the opposing substrate (glass substrate 35)
Is advantageous in that the gap of the liquid crystal layer becomes uniform over the entire panel.

【0116】以上図1から図14を参照して説明した各
実施形態における液晶パネル30の基板1上には更に、
画像信号を所定タイミングでサンプリングするサンプリ
ング回路、画像信号のデータ線への書込み負荷軽減のた
めに各データ線について画像信号に先行するタイミング
で所定電位のプリチャージ信号を書き込むプリチャージ
回路、製造途中や出荷時の当該液晶装置の品質、欠陥等
を検査するための検査回路等の各種回路を、画素を駆動
する方式に応じて追加的に設けてもよい。
On the substrate 1 of the liquid crystal panel 30 in each of the embodiments described with reference to FIGS.
A sampling circuit that samples an image signal at a predetermined timing, a precharge circuit that writes a precharge signal of a predetermined potential at a timing preceding the image signal for each data line to reduce a writing load on the data line of the image signal, Various circuits such as an inspection circuit for inspecting the quality, defects, and the like of the liquid crystal device at the time of shipment may be additionally provided according to a method of driving pixels.

【0117】以上図1から図14を参照して説明した各
実施形態では、対向基板35の外側に、例えば、TN
(Twisted Nematic)モード、VA(Vertically Aligne
d)モード、PDLC(Polymer Dispersed Liquid Crysta
l)モード等の動作モードや、ノーマリーホワイトモード
/ノーマリーブラックモードの別に応じて、偏光フィル
ム、位相差フィルム、偏光板などが所定の方向で配置さ
れる。また、反射電極13に対向する所定領域にRGB
のカラーフィルタをその保護膜と共に、対向基板35上
に形成してもよい。あるいは、基板1上のRGBに対応
する反射電極13上にカラーレジスト等でカラーフィル
タ層を形成することも可能である。このようにすれば、
直視型や反射型のカラー液晶テレビなどのカラー液晶装
置に各実施形態の液晶パネルを適用できる。更に、対向
基板35上に、何層もの屈折率の相違する干渉層を堆積
することで、光の干渉を利用して、RGB色を作り出す
ダイクロイックフィルタを形成してもよい。このダイク
ロイックフィルタ付き対向基板によれば、より明るいカ
ラー液晶装置が実現できる。
In each of the embodiments described above with reference to FIGS. 1 to 14, for example, a TN
(Twisted Nematic) mode, VA (Vertically Aligne)
d) Mode, PDLC (Polymer Dispersed Liquid Crysta)
l) A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a mode or a normally white mode / normally black mode. In a predetermined area facing the reflective electrode 13, RGB
May be formed on the counter substrate 35 together with the protective film. Alternatively, it is also possible to form a color filter layer with a color resist or the like on the reflection electrodes 13 corresponding to RGB on the substrate 1. If you do this,
The liquid crystal panel of each embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the counter substrate 35. According to the counter substrate with the dichroic filter, a brighter color liquid crystal device can be realized.

【0118】(本発明の液晶パネルを用いた電子機器の
説明)次に、本発明の反射型液晶パネルを表示装置とし
て用いた電子機器の例を説明する。
(Description of Electronic Apparatus Using Liquid Crystal Panel of the Present Invention) Next, an example of an electronic apparatus using the reflective liquid crystal panel of the present invention as a display device will be described.

【0119】図15(A)は携帯電話を示す斜視図であ
る。携帯電話1000には、本発明の反射型液晶パネル
を用いた液晶表示部1001が具備されている。
FIG. 15A is a perspective view showing a mobile phone. The mobile phone 1000 includes a liquid crystal display unit 1001 using the reflective liquid crystal panel of the present invention.

【0120】図15(B)は、腕時計型電子機器を示す
斜視図である。時計1100には、本発明の反射型液晶
パネルを用いた液晶表示部1101が具備されている。
この液晶パネルは、従来の時計表示部に比べて高精細の
画素を有するので、テレビ画像表示も可能とすることが
でき、腕時計型テレビを実現できる。
FIG. 15B is a perspective view showing a wristwatch-type electronic device. The timepiece 1100 is provided with a liquid crystal display unit 1101 using the reflective liquid crystal panel of the present invention.
Since this liquid crystal panel has higher definition pixels than a conventional clock display unit, it can also display television images, and can realize a wristwatch type television.

【0121】図15(C)は、ワープロ、パソコン等の
携帯型情報処理装置を示す斜視図である。情報処理装置
1200には、キーボード等の入力部1202、本発明
の反射型液晶パネルを用いた液晶表示部1206及び情
報処理装置本体1204が具備されている。
FIG. 15C is a perspective view showing a portable information processing device such as a word processor or a personal computer. The information processing apparatus 1200 includes an input unit 1202 such as a keyboard, a liquid crystal display unit 1206 using a reflective liquid crystal panel of the present invention, and an information processing apparatus main body 1204.

【0122】各々の電子機器は電池により駆動される電
子機器であるので、光源ランプを持たない反射型液晶パ
ネルを使えば、電池寿命を延ばすことが出来る。また、
本発明のように、周辺回路をパネル基板に内蔵できるの
で、部品点数が大幅に減り、より軽量化・小型化でき
る。
Since each electronic device is a battery-driven electronic device, using a reflective liquid crystal panel without a light source lamp can extend the battery life. Also,
Since the peripheral circuit can be built in the panel substrate as in the present invention, the number of components can be significantly reduced, and the weight and size can be further reduced.

【0123】以上図15に示した電子機器の他にも、液
晶テレビ、ビューファインダ型又はモニタ直視型のビデ
オテープレコーダ、カーナビゲーション装置、電子手
帳、電卓、ワードプロセッサ、エンジニアリング・ワー
クステーション(EWS)、テレビ電話、POS端末、
タッチパネルを備えた装置等などの電子機器にも、第1
から第4実施形態の液晶パネル用基板を用いた液晶パネ
ルを適用可能である。
In addition to the electronic equipment shown in FIG. 15, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, an engineering workstation (EWS), Videophone, POS terminal,
Electronic devices such as devices with touch panels, etc.
Therefore, a liquid crystal panel using the liquid crystal panel substrate of the fourth embodiment can be applied.

【0124】尚、本発明は、以上説明した実施形態に限
るものではなく、本発明の要旨を変えない範囲で実施形
態を適宜変更して実施することができる。
The present invention is not limited to the above-described embodiments, and can be implemented by appropriately changing the embodiments without changing the gist of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した反射型液晶パネルを構成する
反射電極側の液晶パネル用基板の第1実施形態の画素領
域における断面図である。
FIG. 1 is a cross-sectional view in a pixel region of a first embodiment of a liquid crystal panel substrate on a reflective electrode side constituting a reflective liquid crystal panel to which the present invention is applied.

【図2】本発明を適用した反射型液晶パネルを構成する
反射電極側の液晶パネル用基板の第2実施形態の画素領
域における断面図である。
FIG. 2 is a cross-sectional view in a pixel region of a second embodiment of a liquid crystal panel substrate on a reflective electrode side that constitutes a reflective liquid crystal panel to which the present invention is applied.

【図3】本発明を適用した反射型液晶パネルを構成する
反射電極側の液晶パネル用基板の第3実施形態の画素領
域における断面図である。
FIG. 3 is a cross-sectional view of a liquid crystal panel substrate on a reflective electrode side constituting a reflective liquid crystal panel to which the present invention is applied, in a pixel region of a third embodiment.

【図4】本発明を適用した反射型液晶パネルを構成する
反射電極側の液晶パネル用基板の第4実施形態の画素領
域における断面図である。
FIG. 4 is a cross-sectional view in a pixel region of a fourth embodiment of a liquid crystal panel substrate on a reflective electrode side that constitutes a reflective liquid crystal panel to which the present invention is applied.

【図5】第1、第2及び第4実施形態における画素領域
の凹部及び遮光層の配置を示す平面図(図5(a))並
びにそのうち反射電極の間隙部分を拡大して示す平面図
(図5(b))である。
FIG. 5 is a plan view (FIG. 5A) showing an arrangement of a concave portion and a light-shielding layer in a pixel region in the first, second, and fourth embodiments; FIG. 5B).

【図6】第3実施形態における画素領域の凹部及び遮光
層の配置を示す平面図である。
FIG. 6 is a plan view showing an arrangement of a concave portion of a pixel region and a light shielding layer in a third embodiment.

【図7】各実施形態の液晶パネル用基板を用いて構成さ
れた液晶パネルの画素及びその駆動回路などの一例を示
すブロック図である。
FIG. 7 is a block diagram illustrating an example of a pixel of a liquid crystal panel configured using the liquid crystal panel substrate of each embodiment, a driving circuit thereof, and the like.

【図8】図7に基づく駆動回路をCMOSトランジスタ
で構成した回路図である。
FIG. 8 is a circuit diagram in which the drive circuit based on FIG. 7 is configured by CMOS transistors.

【図9】カラー液晶パネルの場合の各実施形態における
画素領域の駆動回路の構成例を示す回路図である。
FIG. 9 is a circuit diagram showing a configuration example of a driving circuit for a pixel region in each embodiment in the case of a color liquid crystal panel.

【図10】図9の駆動回路に含まれる1個の液晶画素駆
動回路の記号図(図10(a))及びこれに対応する具
体的な回路構成を示す回路図(図10(b))である。
10 is a symbol diagram (FIG. 10A) of one liquid crystal pixel driving circuit included in the driving circuit of FIG. 9 and a circuit diagram showing a specific circuit configuration corresponding to the symbol diagram (FIG. 10B). It is.

【図11】図9の駆動回路のレイアウトパターンを示す
平面図である。
11 is a plan view showing a layout pattern of the drive circuit of FIG.

【図12】図11の駆動回路のレイアウトパターンのう
ち1個の液晶画素駆動回路に係る部分を拡大して示す平
面図である。
FIG. 12 is an enlarged plan view showing a portion related to one liquid crystal pixel drive circuit in the layout pattern of the drive circuit in FIG. 11;

【図13】各実施形態の液晶パネル用基板を用いて構成
される反射型液晶パネルの平面図である。
FIG. 13 is a plan view of a reflective liquid crystal panel formed using the liquid crystal panel substrate of each embodiment.

【図14】図13のA−A’断面図である。14 is a sectional view taken along line A-A 'of FIG.

【図15】各実施形態の反射型液晶パネルを用いた携帯
電話の斜視図(図15(a))、腕時計型テレビの斜視
図(図15(b))及びパーソナルコンピュータの斜視
図(図15(c))である。
15 is a perspective view of a mobile phone using the reflective liquid crystal panel of each embodiment (FIG. 15 (a)), a perspective view of a wristwatch type television (FIG. 15 (b)), and a perspective view of a personal computer (FIG. 15). (C)).

【符号の説明】[Explanation of symbols]

1……基板 2……ウェル領域 3……フィールド酸化膜 5……ゲート電極 6a,6b……ソース・ドレイン領域 7……第1層間絶縁膜 8a,8b……第1導電層(ソース・ドレイン電極) 9……第2層間絶縁膜 9b……コンタクトホール 10a,10b……第2導電層 11a……第1のシリコン酸化膜 11b……第2のシリコン酸化膜 11c……第3のシリコン酸化膜 11d……シリコン窒化膜 12……接続プラグ 13……反射電極(第3導電層) 20……画素表示領域 22……入力データ線 25……遮光膜(第3導電層) 26……パッド領域 32……基板 33……対向電極 35……ガラス基板 36……シール材 37……液晶 101……液晶画素駆動回路 102……スイッチング回路 103……メモリ回路 104……液晶画素ドライバ 105……液晶画素 109……スイッチング制御回路 110……行走査線 111……行走査線駆動回路 112……列走査線 113……列走査線駆動回路 114……入力データ線 115……列データ線 116……第1の電圧 117……第2の電圧 118……第1の電圧信号線 119……第2の電圧信号線 120……行走査線駆動回路用制御信号 121……列走査線駆動回路用制御信号 122……基準電圧 125……クロック信号線 126……反転クロック信号線 1000……携帯電話 1001……液晶表示部 1100……時計 1101……液晶表示部 1200……情報処理装置 1202……入力部 1204……情報処理装置本体 1206……液晶表示部 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Well region 3 ... Field oxide film 5 ... Gate electrode 6a, 6b ... Source / drain region 7 ... First interlayer insulating film 8a, 8b ... First conductive layer (source / drain) Electrode) 9 Second interlayer insulating film 9b Contact hole 10a, 10b Second conductive layer 11a First silicon oxide film 11b Second silicon oxide film 11c Third silicon oxide Film 11d Silicon nitride film 12 Connection plug 13 Reflective electrode (third conductive layer) 20 Pixel display area 22 Input data line 25 Light shielding film (third conductive layer) 26 Pad Region 32 substrate 33 counter electrode 35 glass substrate 36 sealing material 37 liquid crystal 101 liquid crystal pixel driving circuit 102 switching circuit 103 memory circuit 104 liquid crystal image Elementary driver 105 Liquid crystal pixel 109 Switching control circuit 110 Row scanning line 111 Row scanning line driving circuit 112 Column scanning line 113 Column scanning line driving circuit 114 Input data line 115 Column data line 116 First voltage 117 Second voltage 118 First voltage signal line 119 Second voltage signal line 120 Control signal for row scanning line drive circuit 121 Column Scan line drive circuit control signal 122 Reference voltage 125 Clock signal line 126 Inverted clock signal line 1000 Cellular phone 1001 Liquid crystal display 1100 Clock 1101 Liquid crystal display 1200 Information Processing unit 1202 Input unit 1204 Information processing unit main unit 1206 Liquid crystal display unit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H090 HA04 HA06 HA08 HB03X HB04X HC03 HD03 HD06 JB04 LA01 LA04 LA05 LA20 2H092 JA25 JA46 JB08 JB56 JB58 KA03 KA04 KA07 KB13 KB22 KB25 MA05 MA08 NA01 NA19 PA09 PA12 5F058 BC02 BD02 BF02 BF23 BF25 BF29 BH01 5F110 BB01 BB04 CC02 CC07 DD02 DD03 DD05 EE05 EE09 FF02 FF03 FF09 FF23 FF29 GG12 GG13 GG15 HL03 HL04 HL23 NN02 NN03 NN04 NN22 NN24 NN55 NN66  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 2H090 HA04 HA06 HA08 HB03X HB04X HC03 HD03 HD06 JB04 LA01 LA04 LA05 LA20 2H092 JA25 JA46 JB08 JB56 JB58 KA03 KA04 KA07 KB13 KB22 KB25 MA05 MA08 NA01 NA19 PA09 PA12 5F0BF02 BC23 BF29 BH01 5F110 BB01 BB04 CC02 CC07 DD02 DD03 DD05 EE05 EE09 FF02 FF03 FF09 FF23 FF29 GG12 GG13 GG15 HL03 HL04 HL23 NN02 NN03 NN04 NN22 NN24 NN55 NN66

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 基板に、 トランジスタと、 前記トランジスタに接続された反射電極と、 前記反射電極の下方に層間絶縁膜とを有し、 前記層間絶縁膜は、第1のシリコン酸化膜、第1のシリ
コン酸化膜の上に、シリコン化合物と過酸化水素との重
縮合反応によって形成された第2のシリコン酸化膜、第
2のシリコン酸化膜の上に形成された第3のシリコン酸
化膜により形成されることを特徴とする液晶パネル用基
板。
A substrate, a transistor, a reflective electrode connected to the transistor, and an interlayer insulating film below the reflective electrode, wherein the interlayer insulating film is a first silicon oxide film, A second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide on the silicon oxide film of the above, and a third silicon oxide film formed on the second silicon oxide film A substrate for a liquid crystal panel.
【請求項2】 前記反射電極の下方に、層間絶縁膜を介
して前記反射電極に対応する領域に積層されると共に凹
凸状に形成された凹凸膜を有することを特徴とする請求
項1に記載の液晶パネル用基板。
2. The semiconductor device according to claim 1, further comprising a concave / convex film formed in a concave / convex shape and laminated in a region corresponding to the reflective electrode via an interlayer insulating film below the reflective electrode. LCD panel substrate.
【請求項3】 前記第1のシリコン酸化膜は、膜厚が5
0〜500nmであることを特徴とする請求項1および
請求項2に記載の液晶パネル用基板。
3. The first silicon oxide film has a thickness of 5
The liquid crystal panel substrate according to claim 1, wherein the thickness is from 0 to 500 nm.
【請求項4】 前記第3のシリコン酸化膜は多孔性であ
ることを特徴とする請求項1〜請求項3に記載の液晶パ
ネル用基板。
4. The liquid crystal panel substrate according to claim 1, wherein the third silicon oxide film is porous.
【請求項5】 前記凹凸膜と同一膜から形成されており
前記基板に垂直な方向から見て前記反射電極の間隙を遮
光する遮光膜を更に有することを特徴とする請求項1〜
請求項4に記載の液晶パネル用基板。
5. A light-shielding film which is formed of the same film as the uneven film and shields a gap between the reflective electrodes when viewed from a direction perpendicular to the substrate.
The liquid crystal panel substrate according to claim 4.
【請求項6】 前記凹凸膜は、一の導電膜からなり、 該一の導電膜と同一膜から形成された配線を更に有する
ことを特徴とする請求項1〜請求項5に記載の液晶パネ
ル用基板。
6. The liquid crystal panel according to claim 1, wherein the concavo-convex film is formed of one conductive film, and further includes a wiring formed from the same film as the one conductive film. Substrate.
【請求項7】 前記一の導電膜と前記基板との間には、
層間絶縁膜を介して他の導電膜が更に積層されており、
該他の導電膜の存在及び不存在により該他の導電膜の上
方に位置する前記一の導電膜部分からなる前記凹凸膜に
段差が生じていることを特徴とする請求項2に記載の液
晶パネル用基板。
7. The method according to claim 1, wherein the one conductive film and the substrate are
Another conductive film is further laminated via an interlayer insulating film,
3. The liquid crystal according to claim 2, wherein a step is generated in the uneven film formed of the one conductive film portion located above the other conductive film due to the presence and absence of the other conductive film. Panel substrate.
【請求項8】 前記凹凸膜は、平坦膜に多数の微細孔が
不規則に形成されることにより凹凸状に形成されている
ことを特徴とする請求項1〜請求項7のいずれか一項に
記載の液晶パネル用基板。
8. The irregularity film according to claim 1, wherein the irregularity film is formed by irregularly forming a large number of fine holes in a flat film. 4. The liquid crystal panel substrate according to 1.
【請求項9】 前記層間絶縁膜は、CMP(Chemical M
echanical Polishing)により平滑化されていることを
特徴とする請求項1に記載の液晶パネル用基板。
9. The method according to claim 1, wherein the interlayer insulating film is formed by a chemical mechanical polishing (CMP).
2. The liquid crystal panel substrate according to claim 1, wherein the substrate is smoothed by mechanical polishing.
【請求項10】 前記基板は、半導体基板からなること
を特徴とする請求項1〜請求項9に記載の液晶パネル用
基板。
10. The liquid crystal panel substrate according to claim 1, wherein the substrate is a semiconductor substrate.
【請求項11】 前記基板は、単結晶シリコンで形成さ
れていることを特徴とする請求項10に記載の液晶パネ
ル用基板。
11. The liquid crystal panel substrate according to claim 10, wherein the substrate is made of single crystal silicon.
【請求項12】 前記基板は、透明基板からなることを
特徴とする請求項1〜請求項9に記載の液晶パネル用基
板。
12. The liquid crystal panel substrate according to claim 1, wherein the substrate is a transparent substrate.
【請求項13】 前記基板は、ガラスで形成されている
ことを特徴とする請求項12に記載の液晶パネル用基
板。
13. The liquid crystal panel substrate according to claim 12, wherein the substrate is formed of glass.
【請求項14】 請求項1〜請求項4の液晶パネル用基
板の製造方法であって、前記層間絶縁膜を形成する工程
は、少なくとも以下の工程(a)〜(d)を含むことを
特徴とする液晶パネル用基板の製造方法。 (a)シリコン化合物と、酸素および酸素を含む化合物
の少なくとも1種とを化学気相成長法によって反応させ
て第1のシリコン酸化膜を形成する工程、(b)シリコ
ン化合物と過酸化水素とを化学気相成長法によって反応
させて第2のシリコン酸化膜を形成する工程、(c)3
50〜500℃の温度でアニール処理を行う工程、およ
び(d)シリコン化合物と、酸素および酸素を含む化合
物の少なくとも1種とを化学気相成長法によって反応さ
せて第3のシリコン酸化膜を形成する工程。
14. The method for manufacturing a liquid crystal panel substrate according to claim 1, wherein the step of forming the interlayer insulating film includes at least the following steps (a) to (d). Manufacturing method for a liquid crystal panel substrate. (A) reacting a silicon compound with at least one of oxygen and a compound containing oxygen by a chemical vapor deposition method to form a first silicon oxide film; and (b) forming a silicon compound and hydrogen peroxide. Forming a second silicon oxide film by reacting by a chemical vapor deposition method, (c) 3
A step of performing an annealing treatment at a temperature of 50 to 500 ° C., and (d) forming a third silicon oxide film by reacting the silicon compound with at least one of oxygen and a compound containing oxygen by a chemical vapor deposition method Process.
【請求項15】 前記工程(d)の後に、シリコン化合
物と、窒素および窒素を含む化合物の少なくとも1種、
および不純物を含む化合物を化学気相成長法によって反
応させてシリコン窒化膜を形成する工程(e)、を含む
請求項14に記載の液晶パネル用基板の製造方法。
15. After the step (d), a silicon compound and at least one of nitrogen and a compound containing nitrogen are provided.
The method for manufacturing a substrate for a liquid crystal panel according to claim 14, further comprising: (e) forming a silicon nitride film by reacting a compound containing impurities by a chemical vapor deposition method.
【請求項16】 前記工程(b)で用いられるシリコン
化合物は、モノシラン、ジシラン、SiH2Cl2、Si
F4、CH3SiH3などの無機シラン化合物、およびト
リプロピルシラン、テトラエトキシシランなどの有機シ
ラン化合物から選択される少なくとも1種である請求項
14および請求項15に記載の液晶パネル用基板の製造
方法。
16. The silicon compound used in the step (b) is monosilane, disilane, SiH 2 Cl 2, Si
The method for producing a substrate for a liquid crystal panel according to claim 14 or 15, wherein the method is at least one selected from an inorganic silane compound such as F4 and CH3SiH3 and an organic silane compound such as tripropylsilane and tetraethoxysilane.
【請求項17】 前記工程(b)は、前記シリコン化合
物が無機シラン化合物であって、0〜20℃の温度条件
下で減圧化学気相成長法によって行われる請求項14〜
請求項16に記載の液晶パネル用基板の製造方法。
17. The method according to claim 14, wherein the step (b) is performed by a low pressure chemical vapor deposition method at a temperature of 0 to 20 ° C., wherein the silicon compound is an inorganic silane compound.
A method for manufacturing a liquid crystal panel substrate according to claim 16.
【請求項18】 前記工程(b)は、前記シリコン化合
物が有機シラン化合物であって、100〜150℃の温
度条件下で減圧化学気相成長法によって行われる請求項
14〜請求項16に記載の液晶パネル用基板の製造方
法。
18. The method according to claim 14, wherein the step (b) is performed by a low pressure chemical vapor deposition method under a temperature condition of 100 to 150 ° C., wherein the silicon compound is an organic silane compound. Of manufacturing a liquid crystal panel substrate.
【請求項19】 前記工程(a)は、300〜500℃
の温度条件下でプラズマ化学気相成長法によって行われ
る請求項14〜請求項18に記載の液晶パネル用基板の
製造方法。
19. The step (a) is performed at 300 to 500 ° C.
The method for manufacturing a substrate for a liquid crystal panel according to claim 14, wherein the method is performed by a plasma enhanced chemical vapor deposition method under the following temperature conditions.
【請求項20】 前記工程(a)で用いられるシリコン
化合物は有機シラン化合物である請求項14〜請求項1
8に記載の液晶パネル用基板の製造方法。
20. The silicon compound used in the step (a) is an organic silane compound.
9. The method for manufacturing a liquid crystal panel substrate according to item 8.
【請求項21】 請求項1から請求項20のいずれか一
項に記載の液晶パネル用基板と透明な対向基板との間に
液晶が挟持されてなることを特徴とする液晶パネル。
21. A liquid crystal panel comprising a liquid crystal sandwiched between the liquid crystal panel substrate according to claim 1 and a transparent counter substrate.
【請求項22】 請求項21に記載の液晶パネルを具備
することを特徴とする電子機器。
22. An electronic apparatus comprising the liquid crystal panel according to claim 21.
【請求項23】 基板上に複数の走査線及び複数のデー
タ線と、前記走査線及び前記データ線に接続されたトラ
ンジスタと、前記トランジスタに接続された反射電極と
を有する液晶パネル用基板の製造方法であって、 前記基板上における前記反射電極に対応する予定の領域
に、凹凸状の凹凸膜を形成する工程と、 該凹凸膜上に層間絶縁膜を介して前記反射電極を形成す
る工程とを備え前記層間絶縁膜は、第1のシリコン酸化
膜、第1のシリコン酸化膜の上に形成され、シリコン化
合物と過酸化水素との重縮合反応によって形成された第
2のシリコン酸化膜、および第3のシリコン酸化膜によ
り構成されることを特徴とする液晶パネル用基板の製造
方法。
23. Manufacturing of a substrate for a liquid crystal panel having a plurality of scanning lines and a plurality of data lines on a substrate, a transistor connected to the scanning line and the data line, and a reflective electrode connected to the transistor. A method, comprising: forming a concave-convex uneven film in a region corresponding to the reflective electrode on the substrate; and forming the reflective electrode on the concave-convex film via an interlayer insulating film. A first silicon oxide film, a second silicon oxide film formed on the first silicon oxide film and formed by a polycondensation reaction between a silicon compound and hydrogen peroxide, and A method for manufacturing a substrate for a liquid crystal panel, comprising a third silicon oxide film.
【請求項24】 基板に、互いに交差する複数の行走査
線及び複数の列走査線と、前記列走査線に沿って配列さ
れた複数のデータ線と、電圧信号を供給する電圧信号線
と、前記行走査線と前記列走査線の交差に対応して配置
される複数の画素駆動回路とを有し、 前記画素駆動回路は、画素電極と、前記行走査線の選択
時に導通状態となり、前記行走査線と前記列走査線の少
なくとも一方の非選択時には非導通状態となるスイッチ
ング回路と、前記スイッチング回路が導通状態の時に前
記データ線のデータ信号を取り込み、前記スイッチング
回路が非導通状態の時にデータ信号を保持するメモリ回
路と、前記メモリ回路に保持されたデータ信号が第1レ
ベルの場合は前記画素電極に前記電圧信号線から第1の
前記電圧信号を出力し、第2レベルの場合は前記画素電
極に前記電圧信号線から第2の前記電圧信号を出力する
画素ドライバとを備え、前記画素ドライバはトランジス
タと、前記トランジスタに接続された反射電極と、前記
反射電極の下方に層間絶縁膜とを有し、前記層間絶縁膜
は第1のシリコン酸化膜、第1のシリコン酸化膜の上
に、シリコン化合物と過酸化水素との重縮合反応によっ
て形成された第2のシリコン酸化膜、第2のシリコン酸
化膜の上に形成された第3のシリコン酸化膜により形成
されることを特徴とする液晶パネル用基板。
24. A substrate, comprising: a plurality of row scanning lines and a plurality of column scanning lines crossing each other; a plurality of data lines arranged along the column scanning lines; a voltage signal line for supplying a voltage signal; A plurality of pixel driving circuits arranged corresponding to intersections of the row scanning lines and the column scanning lines, wherein the pixel driving circuit is turned on when a pixel electrode and the row scanning line are selected, A switching circuit that is non-conductive when at least one of a row scanning line and a column scanning line is not selected; and a data signal of the data line when the switching circuit is conductive, and when the switching circuit is non-conductive. A memory circuit for holding a data signal, and outputting the first voltage signal from the voltage signal line to the pixel electrode when the data signal held in the memory circuit is at a first level; A pixel driver for outputting the second voltage signal from the voltage signal line to the pixel electrode, wherein the pixel driver includes a transistor, a reflective electrode connected to the transistor, and an interlayer below the reflective electrode. An insulating film, wherein the interlayer insulating film is a first silicon oxide film, and a second silicon oxide film formed on the first silicon oxide film by a polycondensation reaction between a silicon compound and hydrogen peroxide. A liquid crystal panel substrate formed of a third silicon oxide film formed on the second silicon oxide film.
JP27753899A 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel Expired - Fee Related JP3864636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27753899A JP3864636B2 (en) 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27753899A JP3864636B2 (en) 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel

Publications (2)

Publication Number Publication Date
JP2001100187A true JP2001100187A (en) 2001-04-13
JP3864636B2 JP3864636B2 (en) 2007-01-10

Family

ID=17584959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27753899A Expired - Fee Related JP3864636B2 (en) 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel

Country Status (1)

Country Link
JP (1) JP3864636B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943856B2 (en) 2000-11-08 2005-09-13 Nec Corporation Reflection plate, reflection type liquid crystal display apparatus, and method of manufacturing the same
US7482746B2 (en) 2002-03-04 2009-01-27 Sanyo Electric Co., Ltd. Liquid crystal display apparatus having reflective layer
US7502083B2 (en) 2001-12-28 2009-03-10 Sanyo Electric Co., Ltd. Display apparatus and manufacturing method thereof
US7532279B2 (en) 2004-03-23 2009-05-12 Sony Corporation Reflective LCD device having a metal film outside pixel region which includes a light shielding electrode and common electrode contacting interior of substrate seal portion
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JPWO2010134236A1 (en) * 2009-05-18 2012-11-08 シャープ株式会社 Active matrix substrate and liquid crystal display device using the same
JP2022126702A (en) * 2011-05-11 2022-08-30 株式会社半導体エネルギー研究所 Light-emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943856B2 (en) 2000-11-08 2005-09-13 Nec Corporation Reflection plate, reflection type liquid crystal display apparatus, and method of manufacturing the same
US7502083B2 (en) 2001-12-28 2009-03-10 Sanyo Electric Co., Ltd. Display apparatus and manufacturing method thereof
US7482746B2 (en) 2002-03-04 2009-01-27 Sanyo Electric Co., Ltd. Liquid crystal display apparatus having reflective layer
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US7532279B2 (en) 2004-03-23 2009-05-12 Sony Corporation Reflective LCD device having a metal film outside pixel region which includes a light shielding electrode and common electrode contacting interior of substrate seal portion
JPWO2010134236A1 (en) * 2009-05-18 2012-11-08 シャープ株式会社 Active matrix substrate and liquid crystal display device using the same
JP2022126702A (en) * 2011-05-11 2022-08-30 株式会社半導体エネルギー研究所 Light-emitting device
JP7246553B2 (en) 2011-05-11 2023-03-27 株式会社半導体エネルギー研究所 light emitting device
JP7438426B2 (en) 2011-05-11 2024-02-26 株式会社半導体エネルギー研究所 light emitting device

Also Published As

Publication number Publication date
JP3864636B2 (en) 2007-01-10

Similar Documents

Publication Publication Date Title
JP3982148B2 (en) Substrate for liquid crystal panel, liquid crystal panel and electronic device using the same
US6433841B1 (en) Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
CN100362404C (en) Liquid crystal panel and electronic appliances
US5747830A (en) Semiconductor display device with a hydrogen supply and hydrogen diffusion barrier layers
US8208101B2 (en) Liquid crystal panel substrate with light-shielding film in a periphery region, liquid crystal panel, and electronic equipment and projection type display device both using the same
US8294840B2 (en) Liquid crystal display device with fringe field switching mode
JP3763728B2 (en) Electro-optical device and projector
US6781653B2 (en) LCD device having a reflective electrode and a fabricating method thereof
JP2002244153A (en) Optoelectronic device, manufacturing method therefor and electronic apparatus
JP3864636B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel
JP3830213B2 (en) Substrate provided with switching element, liquid crystal display panel, and electronic apparatus using the same
JP3775071B2 (en) ELECTRO-OPTICAL DEVICE SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING ELECTRO-OPTICAL DEVICE
US7119391B2 (en) System and method of manufacturing a substrate device
WO2020021939A1 (en) Semiconductor device and method for producing semiconductor device
JP3791225B2 (en) Electro-optical panel and electronic equipment
CN101089715B (en) Electro-optical panel and electronic appliances
JP3428321B2 (en) Liquid crystal display panel and electronic device using the same
JP3740868B2 (en) Electro-optical device substrate and manufacturing method thereof, electro-optical device, and electronic apparatus using the same
JP3979077B2 (en) Electro-optical device and electronic apparatus
JP2003140127A (en) Optoelectronic device, manufacturing method therefor and electronic instrument
KR101108380B1 (en) Liquid crystal display device and method for manufacturing lcd
JP2004140330A (en) Substrate device, its manufacturing method, electrooptic device, and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees