JP2001100187A - Substrate for liquid crystal panel, liquid crystal panel, electronic instrument using the same, and manufacturing method of substrate for liquid crystal panel - Google Patents

Substrate for liquid crystal panel, liquid crystal panel, electronic instrument using the same, and manufacturing method of substrate for liquid crystal panel

Info

Publication number
JP2001100187A
JP2001100187A JP27753899A JP27753899A JP2001100187A JP 2001100187 A JP2001100187 A JP 2001100187A JP 27753899 A JP27753899 A JP 27753899A JP 27753899 A JP27753899 A JP 27753899A JP 2001100187 A JP2001100187 A JP 2001100187A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
substrate
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27753899A
Other languages
Japanese (ja)
Other versions
JP3864636B2 (en
Inventor
Shigenori Katayama
茂憲 片山
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP27753899A priority Critical patent/JP3864636B2/en
Publication of JP2001100187A publication Critical patent/JP2001100187A/en
Application granted granted Critical
Publication of JP3864636B2 publication Critical patent/JP3864636B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To realize a reflection type display having a wide viewing angle and bright high quality by providing a reflection electrode with an optimal reflection characteristic in a reflection type liquid crystal panel. SOLUTION: The substrate for the liquid crystal panel comprises a transistor and a reflection electrode 13 connected with the transistor on the substrate. Under the reflection electrode 13, the substrate has 2nd conductive layer 10a which is laminated on an area corresponding to the reflection electrode 13 through an interlayer insulating film and is formed in a rugged form by being provided with lots of through-holes. Looking from the 2nd conductive layer on average, a shading film covering a gap of the reflection electrode 13 is also formed, and this shading film part has no open holes.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、反射型液晶パネルを構成する反射電極側の液晶パネル用基板の構造、その液晶パネル用基板を用いて構成される液晶パネル及びその液晶パネルを用いて構成される電子機器、並びにこのような液晶パネル用基板の製造方法の技術分野に属する。 BACKGROUND OF THE INVENTION The present invention, the structure of the liquid crystal panel substrate of the reflective electrode side constituting the reflective liquid crystal panel, constructed using a liquid crystal panel and a liquid crystal panel constructed by using the liquid crystal panel substrate It is the electronic device, and belongs to the technical field of the production method of the liquid crystal panel substrate.

【0002】 [0002]

【背景技術】近年、携帯電話や携帯情報端末といった携帯機器等の情報表示デバイスとして液晶パネルが用いられている。 In recent years, a liquid crystal panel is used as an information display device of portable devices such as such as mobile phones and portable information terminals. 表示する情報の内容は、キャラクタ表示程度だったものから、一度に多くの情報を表示するためにドットマトリクス型の液晶パネルが用いられ、画素数も次第に多くなり高デューティとなってきている。 Content of the information to be displayed, from what was the character display order, have been so for displaying a lot of information dot matrix type liquid crystal panel is used, a high duty gradually many number of pixels at a time.

【0003】このような携帯機器には表示デバイスとして単純マトリクス型液晶パネルが用いられていたが、単純マトリクス型液晶パネルではマルチプレックス駆動を行う際に行走査線の選択信号として高デューティになるほど高い電圧が必要となり、少しでも消費電力を減らしたいという要求の強いバッテリー駆動を行う携帯機器においては大きな問題となる。 [0003] higher but such a simple matrix liquid crystal panel in a portable device as a display device has been used, the high duty as a selection signal of row scanning lines when performing multiplex drive a simple matrix liquid crystal panel voltage is required, a major problem in portable devices to perform a strong battery drive demanding that want to reduce the power consumption even a little.

【0004】このため、本願出願人は、特願平10−2 [0004] For this reason, the present applicant, Japanese Patent Application No. 10-2
11293号において、液晶パネルの基板を半導体基板とし、半導体基板にメモリ回路を画素毎に形成し、メモリ回路の保持データに基づいて表示制御を行うスタティック駆動型の反射型液晶パネルを提案している。 In No. 11 293, the substrate of the liquid crystal panel as a semiconductor substrate, the memory circuit is formed for each pixel on a semiconductor substrate, it has proposed a reflective liquid crystal panels static drive type that performs display control based on data held in the memory circuit . このような反射型液晶パネルによれば、外部から入射した光を反射させて表示を行うので、光源であるバックライトが不要であるため消費電力が低く、薄型であり軽量化が可能となる。 According to the reflective liquid crystal panel, since the display by reflecting light incident from the outside, the power consumption because a backlight is not required as a light source is low, it is possible to have lighter thin.

【0005】 [0005]

【発明が解決しようとする課題】しかしながら、上述した本願出願人により提案されている反射型液晶パネル或いはそれを用いた電子機器によれば、コントラストが高い、応答速度が比較的速い、駆動電圧が低い、階調表示が容易であるなど、ディスプレイとして基本的に必要とされる諸特性をバランス良く具備しているものの、一方では、原理的に視野角が狭い、明るい表示に適さないなどの問題点を有している。 [SUMMARY OF THE INVENTION However, according to the electronic device the reflection type liquid crystal panel or using the same have been proposed by the present applicant described above, the contrast is high, a relatively fast response speed, the drive voltage low and gray scale display is easy, although provided well-balanced properties as essentially required as a display, on the one hand, theoretically a narrow viewing angle, such as not suitable for a bright display problems It has a point.

【0006】本発明は上述の問題点に鑑みなされたものであり、視野角が広く且つ明るく高品位の反射型表示を可能ならしめる反射型の液晶パネル用基板、該液晶パネル用基板を用いた液晶パネル、該液晶パネルを用いた電子機器及び前記液晶パネル用基板の製造方法を提供することを課題とする。 [0006] The present invention has been made in view of the above problems, using a reflective liquid crystal panel substrate that makes it possible the viewing angle is wide and bright, high-quality reflective display, a substrate for the liquid crystal panel liquid crystal panels, and to provide a manufacturing method of an electronic device and a substrate for the liquid crystal panel using the liquid crystal panel.

【0007】 [0007]

【課題を解決するための手段】本発明の液晶パネル用基板は上記課題を解決するために、基板に、トランジスタと、前記トランジスタに接続された反射電極と、前記反射電極の下方に、層間絶縁膜を有し、前記層間絶縁膜は、第1のシリコン酸化膜、第1のシリコン酸化膜の上に、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜、第2のシリコン酸化膜の上に形成された第3のシリコン酸化膜により形成されることを特徴とする。 Liquid crystal panel substrate of the present invention, in order to solve the problems] In order to solve the above problems, a substrate, a transistor, a reflective electrode connected to the transistor, below the reflective electrode, an interlayer insulating has a film, the interlayer insulating film, the first silicon oxide film, on the first silicon oxide film, a second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide, characterized in that it is formed by the third silicon oxide film formed on the second silicon oxide film.

【0008】本発明の液晶パネル用基板によれば、第1 According to the liquid crystal panel substrate of the present invention, the first
のシリコン酸化膜の上にシリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜により、第2のシリコン酸化膜形成工程より以前の流動プロセスで形成された凹凸をなだらかな曲線形状にすることが可能となる。 The second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide on the silicon oxide film, smooth the irregularities formed in the previous flow process than the second silicon oxide film formation step it becomes possible to in a curve shape. このため、第2のシリコン酸化膜上に形成された第3のシリコン酸化膜は、クラックの無い良好な絶縁膜を形成することができるとともに、その上方に層間絶縁膜を介して形成される反射電極の表面(即ち反射面)も、第2のシリコン酸化膜の凹凸に沿った凹凸形状を形成することができる。 Therefore, it reflected third silicon oxide film formed on the second silicon oxide film, it is possible to form a free good insulating film cracks, which are formed through an interlayer insulating film on the upper surface (i.e. the reflecting surface) of the electrode can be formed an uneven shape along the irregularities of the second silicon oxide film. この結果、良好な散乱度を有する反射電極を形成することができる。 As a result, it is possible to form the reflective electrode having a good degree of scattering.

【0009】本発明の液晶パネル用基板の一の態様によれば、反射電極の下方に、層間絶縁膜を介して前記反射電極に対応する領域に積層されると共に凹凸状に形成された凹凸膜を有する。 According to one aspect of the liquid crystal panel substrate of the present invention, under the reflective electrode, uneven film formed on the uneven shape while being laminated in an area corresponding to the reflective electrode through the interlayer insulating film having. このため、凹凸膜における凹凸形状に対応して、その上方に層間絶縁膜を介して形成される反射電極の表面(即ち反射面)も、凹凸状に形成される。 Therefore, in response to irregularities in the uneven film surface (i.e. the reflecting surface) of the reflective electrode formed through an interlayer insulating film on the upper side, it is formed in an uneven shape. このため、反射電極の表面における凹凸度に応じて、反射光の散乱度を高めることができる。 Therefore, depending on the degree of unevenness of the surface of the reflective electrode, it is possible to increase the degree of scattering of the reflected light. この結果、 As a result,
当該液晶パネル用基板を用いて直視型の反射型液晶装置を構成すれば、あらゆる角度からの入射光に対しても表示画面に垂直な方向へ散乱する光の強度を増加させることが可能である最適な反射特性を有する反射電極により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。 By configuring the direct-view type liquid crystal device using a substrate for the liquid crystal panel, it is possible to increase the intensity of the light scattered in the direction perpendicular to the display screen with respect to incident light from all angles the reflective electrode having an optimum reflection characteristics, can be performed reflective display bright high quality with wide viewing angle and below natural ground on.

【0010】本発明の液晶パネル用基板の一の態様によれば、前記第1のシリコン酸化膜は、膜厚を50〜50 According to one aspect of the liquid crystal panel substrate of the present invention, the first silicon oxide film, a film thickness 50 to 50
0nmに成膜すれば良い。 It may be deposited in 0nm.

【0011】これにより、層間絶縁膜の上に形成された反射電極はなだらかな凹凸形状を形成することができ、 [0011] Thus, the reflection electrode formed on the interlayer insulating film can be formed a gentle irregular shape,
良好な散乱度をもたらすことができる。 It is possible to provide a good degree of scattering.

【0012】本発明の液晶パネル用基板の一の態様によれば、前記第3のシリコン酸化膜は多孔性であることが望ましい。 According to one aspect of the liquid crystal panel substrate of the present invention, the third silicon oxide film is preferably porous.

【0013】この態様によれば、後に行われるアニール処理によって前記第2のシリコン酸化膜中に含まれる水、水素などのガス化成分の脱離が容易かつ十分に行うことができ、コンタミネーショントラップのない信頼性の高いシリコン酸化膜による層間絶縁膜を形成することができる。 According to this embodiment, annealing the second water contained in the silicon oxide film can be desorbed gas ingredients such as hydrogen performed easily and sufficiently by carried out after, contamination trap it is possible to form the interlayer insulating film by no reliable silicon oxide film.

【0014】本発明の液晶パネル用基板の一の態様によれば、前記層間絶縁膜を形成する工程は、少なくとも以下の工程(a)〜(d)を含む液晶パネル用基板の製造方法を提供する。 According to one aspect of the liquid crystal panel substrate of the present invention, the step of forming the interlayer insulating film, provide a method for manufacturing a substrate for a liquid crystal panel comprising at least the following steps (a) ~ (d) to. (a)シリコン化合物と、酸素および酸素を含む化合物の少なくとも1種とを化学気相成長法によって反応させて第1のシリコン酸化膜を形成する工程、(b)シリコン化合物と過酸化水素とを化学気相成長法によって反応させて第2のシリコン酸化膜を形成する工程、(c)3 (A) a silicon compound, forming a first silicon oxide film by reacting at least one by chemical vapor deposition of a compound containing oxygen and oxygen, and hydrogen peroxide (b) a silicon compound forming a second silicon oxide film by the reaction by chemical vapor deposition, (c) 3
50〜500℃の温度でアニール処理を行う工程、および(d)シリコン化合物と、酸素および酸素を含む化合物の少なくとも1種とを化学気相成長法によって反応させて第3のシリコン酸化膜を形成する工程。 Step annealed at a temperature of 50 to 500 ° C., and (d) forming a silicon compound, a third silicon oxide film by reacting a chemical vapor deposition and at least one compound containing oxygen and oxygen the step of.

【0015】この態様によれば、良好な信頼性を有する層間絶縁膜を形成することができ、同時にその上に形成される反射電極は、なだらかな凹凸曲線形状を有する層間絶縁膜の上に形成することができるため、良好な散乱度を有する反射電極を形成することが可能となる。 According to this aspect, it is possible to form an interlayer insulating film having a good reliability, the reflective electrode formed thereon simultaneously formed on the interlayer insulating film having a smooth concave-convex curved shape it is possible to, it is possible to form the reflective electrode having a good degree of scattering.

【0016】本発明の液晶パネル用基板の一の態様によれば、前記工程(d)の後に、シリコン化合物、窒素および窒素を含む化合物の少なくとも1種、および不純物を含む化合物を化学気相成長法によって反応させてシリコン窒化膜を形成する工程(e)、を含む。 According to one aspect of the liquid crystal panel substrate of the present invention, after the step (d), a silicon compound, at least one compound containing nitrogen and nitrogen, and chemical vapor deposition of a compound containing an impurity forming a silicon nitride film is reacted by law (e), including.

【0017】この態様によれば、なだらかな凹凸形状を有するシリコン酸化膜上にシリコン窒化膜を形成することができるため、クラック等の無い良好な絶縁性を有するシリコン窒化膜を形成することができ、同時に耐湿性の優れたトランジスタおよび配線を形成できる。 According to this aspect, it is possible to form a silicon nitride film on the silicon oxide film having a smooth irregular shape, it is possible to form a silicon nitride film having no good insulation cracks, etc. It can form an excellent transistors and wiring of humidity resistance at the same time.

【0018】本発明の液晶パネル用基板の一の態様によれば、前記工程(b)で用いられるシリコン化合物は、 According to one aspect of the liquid crystal panel substrate of the present invention, the silicon compound used in the step (b),
モノシラン、ジシラン、SiH2Cl2、SiF4、CH3 Monosilane, disilane, SiH2Cl2, SiF4, CH3
SiH3などの無機シラン化合物、およびトリプロピルシラン、テトラエトキシシランなどの有機シラン化合物から選択される少なくとも1種であることを特徴とする。 Inorganic silane compounds such as SiH3, and tripropyl silane, and wherein the at least one selected from an organic silane compound such as tetraethoxysilane.

【0019】この態様では、前記工程(b)は、前記シリコン化合物が無機シラン化合物であって、0〜20℃ [0019] In this embodiment, the step (b), the silicon compound is an inorganic silane compound, 0 to 20 ° C.
の温度条件下で減圧化学気相成長法によって行われても良い。 At a temperature of it may be performed by a low pressure chemical vapor deposition method.

【0020】この態様では、前記工程(b)は、前記シリコン化合物が有機シラン化合物であって、100〜1 [0020] In this embodiment, the step (b), the silicon compound is an organic silane compound, 100 to 1
50℃の温度条件下で減圧化学気相成長法によって行われても良い。 It may be performed by low pressure chemical vapor deposition at a temperature of 50 ° C..

【0021】本発明の液晶パネル用基板の一の態様によれば、前記工程(a)は、300〜500℃の温度条件下でプラズマ化学気相成長法によって行われることを特徴とする。 According to one aspect of the liquid crystal panel substrate of the present invention, the step (a) is characterized by being carried out by plasma enhanced chemical vapor deposition at a temperature of 300 to 500 ° C..

【0022】本発明の液晶パネル用基板の一の態様によれば、前記工程(a)で用いられるシリコン化合物は有機シラン化合物であることが望ましい。 According to one aspect of the liquid crystal panel substrate of the present invention, it is preferable the silicon compound used in step (a) is an organic silane compound.

【0023】本発明の液晶パネル用基板の一の態様によれば、前記凹凸膜と同一膜から形成されており前記基板に垂直な方向から見て前記反射電極の間隙を遮光する遮光膜を更に有する。 According to one aspect of the liquid crystal panel substrate of the present invention, further a light shielding film for shielding the gap between the uneven film and the reflective electrode as viewed from a direction perpendicular to the substrate are formed from the same film a.

【0024】この態様によれば、凹凸膜は例えばAl膜等からなり、これと同一膜から反射電極の間隙を遮光する遮光膜が設けられている。 According to this aspect, uneven film is for example, an Al film or the like, the light-shielding film is provided to shield the gap between the reflective electrode from the same film and this. 従って、反射電極及び凹凸膜の下方にトランジスタを配置すれば、この遮光膜により、反射電極の間隙を介して入射する光を遮光できるので、この光がトランジスタを構成する半導体層に入り込んで光リークを引き起こす事態を回避できる。 Thus, by arranging the transistors beneath the reflective electrode and uneven film, the light-shielding film, it is possible to block light incident through the gap of the reflective electrodes, the light leakage enters the semiconductor layer which the light is a transistor possible to avoid a situation in which the cause. そして、 And,
凹凸膜と遮光膜との両方を同一膜から形成することにより、積層構造における層数をむやみに増加させないで済み、液晶パネル用基板における装置構成及び製造プロセスの単純化を図ることが可能となる。 By forming both the uneven film and the light-shielding film from the same film, it requires not unnecessarily increase the number of layers in the multilayer structure, it is possible to achieve a simplified device configuration and manufacturing process of the liquid crystal panel substrate . 尚、凹凸膜は、透明な膜であっても凹凸状に形成されている限り、反射電極に凹凸を付与するという基本的機能は維持されるため、本発明における反射電極による反射光の散乱度を高める効果は得られる。 Incidentally, uneven film is transparent as long as be a film formed uneven, since the basic function is maintained of imparting irregularities to the reflective electrode, scattering of the reflected light by the reflection electrode in the present invention the effect of increasing the is obtained.

【0025】本発明の液晶パネル用基板の一の態様によれば、前記凹凸膜は、一の導電膜からなり、該一の導電膜と同一膜から形成された配線を更に有する。 According to one aspect of the liquid crystal panel substrate of the [0025] present invention, the uneven film further comprises a made from a conductive film, which is formed from the first conductive film and the same film wires.

【0026】この態様によれば、凹凸膜は、例えば、A According to this embodiment, uneven film is for example, A
l膜等の一の導電膜からなり、例えば反射電極とトランジスタとを結ぶ中継配線などの配線が、この一の導電膜から形成される。 Made from a conductive film of l film, for example, wirings such as the relay wiring for connecting the reflective electrode and the transistor is formed from the first conductive film. 即ち、凹凸膜と配線との両方を同一膜から形成することにより、積層構造における層数をむやみに増加させないで済み、液晶パネル用基板における装置構成及び製造プロセスの単純化を図ることが可能となる。 That is, by forming both the uneven film and the wiring from the same film, requires not unnecessarily increase the number of layers in the multilayer structure, and can be simplified device structure and fabrication process of the substrate for a liquid crystal panel Become. 尚、凹凸膜は、絶縁膜であっても凹凸状に形成されている限り、反射電極に凹凸を付与するという基本的機能は維持されるため、本発明における反射電極による反射光の散乱度を高める効果は得られる。 Incidentally, uneven film, as long as it is formed in an uneven shape be an insulating film, since the basic function of imparting irregularities to the reflective electrode is maintained, the degree of scattering of light reflected by the reflection electrode in the present invention the effect of increasing can be obtained.

【0027】本発明の液晶パネル用基板の一の態様によれば、前記一の導電膜と前記基板との間には、層間絶縁膜を介して他の導電膜が更に積層されており、該他の導電膜の存在及び不存在により該他の導電膜の上方に位置する前記一の導電膜部分からなる前記凹凸膜に段差が生じている。 According to one aspect of the liquid crystal panel substrate of the [0027] present invention, between the substrate and the first conductive film is further laminated another conductive film via an interlayer insulating film, the step is formed on the uneven film made from the one conductive film portion located above the said other conductive layer due to the presence and absence of other conductive films.

【0028】この態様では、前記一の導電膜と前記基板との間には、層間絶縁膜を介して他の導電膜が更に積層されており、該他の導電膜の存在及び不存在により該他の導電膜の上方に位置する前記一の導電膜部分からなる前記凹凸膜に段差が生じているように構成してもよい。 [0028] The In this embodiment, between the substrate and the first conductive film via an interlayer insulating film and another conductive film is further laminated, by the presence and absence of the other conductive film other on the uneven film made of the first conductive film portion located above the conductive film may be configured such step is generated.

【0029】このように構成すれば、例えば単純に平坦膜に開孔された貫通孔を凹部とする凹凸膜の場合にその表面に2つのレベルしかないのと比べて、凹凸膜の下方に位置する他の導電膜の存在及び不存在により、凹凸膜の表面には3つ以上のレベルが存在するようにできる。 [0029] With this configuration, for example as compared to the only two levels simply flat film apertured through holes on the surface in the case of the uneven film and recesses, located under the uneven film by other presence and absence of the conductive film, the surface of the uneven film can be such that there are three or more levels.
これにより、効率良く反射光の散乱度を高めることが可能となる。 Thereby, it becomes possible to increase the degree of scattering of efficiently reflected light. この場合、他の導電膜については凹凸膜の一面に細かな段差が生じるように積極的にパターニングしてもよいし、或いは、他の導電膜から形成される配線等のパターンをそのまま利用して段差が生じるように構成してもよい。 In this case, it is possible to positively patterned to fine step on one surface of the uneven film results for the other conductive film, or by directly utilizing a pattern of a wiring or the like formed from other conductive films it may be configured such steps are generated.

【0030】本発明の液晶パネル用基板の一の態様によれば、前記凹凸膜は、平坦膜に多数の微細孔が不規則に形成されることにより凹凸状に形成されている。 According to one aspect of the liquid crystal panel substrate of the [0030] present invention, the uneven film is formed in an uneven shape by a large number of micropores in a flat film is irregularly formed.

【0031】この態様によれば、平坦膜を形成後に、エッチングにより孔を開孔すれば凹凸膜を形成できるので、比較的容易に凹凸膜を形成できる。 According to this aspect, after forming a flat film, since the uneven film can be formed if opening the hole by etching, it can be formed relatively easily uneven film. 特に、当該凹凸膜と同一膜から配線や遮光膜を形成する場合には、これらの配線や遮光膜をフォトリソグラフィ及びエッチングによりパターニングするのと同時にこのような孔を開孔可能となるので、製造プロセスを簡略化する上で有利である。 Particularly, in the case of forming the wiring and the light-shielding film from the uneven film and the same film, so these such hole allows opening simultaneously the wiring and the light-shielding film as patterned by photolithography and etching, production it is advantageous in simplifying the process.

【0032】尚、孔に代えて微細な突起状部分を形成することにより凹凸膜を形成すること、即ち凹部ではなく凸部を持つように凹凸膜を形成することも可能である。 [0032] Incidentally, by forming an uneven film by instead hole to form fine protruding portions, i.e., it is possible to form the uneven film to have a convex portion instead of the recess.
この場合にも、当該凹凸膜と同一膜から配線や遮光膜を形成する場合には、これらの配線や遮光膜をフォトリソグラフィ及びエッチングによりパターニングするのと同時に形成可能となるので、製造プロセスを簡略化する上で有利である。 In this case, in the case of forming the wiring and the light-shielding film from the uneven film and the same film at the same time since the formable and becomes to pattern these wirings and the light-shielding film by photolithography and etching, simplified manufacturing process it is advantageous in terms of reduction.

【0033】本発明の液晶パネル用基板の一の態様では、前記層間絶縁膜は、CMP(Chemical Mechanical [0033] In one embodiment of the liquid crystal panel substrate of the present invention, the interlayer insulating film, CMP (Chemical Mechanical
Polishing)により平滑化されていても良い。 Polishing) by may be smoothed.

【0034】この態様によれば、層間絶縁膜より下方で形成された凹凸形状は、平坦化され、その上に形成される反射電極を平坦に形成することができる。 According to this embodiment, irregularities formed by below the interlayer insulating film is planarized, the reflective electrode formed thereon can be formed flat. 液晶パネル用基板の反射電極に高い平坦度が要求されるような用途、例えば、プロジェクター向けライトバルブ等において、本態様は非常に有効である。 Applications such as high flatness to the reflecting electrode of the liquid crystal panel substrate is required, for example, in a projector for a light valve or the like, the present embodiment is very effective.

【0035】本発明の液晶パネル用基板の一の態様によれば、前記基板は、半導体基板からなる。 According to one aspect of the liquid crystal panel substrate of the [0035] present invention, the substrate is made of a semiconductor substrate. この態様によれば、半導体基板上に反射電極のスイッチング制御用のトランジスタを形成できる。 According to this embodiment, it can be formed transistor for switching the control of the reflective electrode on a semiconductor substrate.

【0036】この態様では、前記基板は、単結晶シリコンで形成されていてもよい。 [0036] In this embodiment, the substrate may be formed of a single crystal silicon.

【0037】本発明の液晶パネル用基板の他の態様では、前記基板は、透明基板からなる。 [0037] In another embodiment of the liquid crystal panel substrate of the present invention, the substrate is formed of a transparent substrate.

【0038】この態様によれば、透明基板上に反射電極のスイッチング制御用のトランジスタを形成できる。 According to this aspect, it is possible to form a transistor for switching the control of the reflective electrode on a transparent substrate.

【0039】この態様では、前記基板は、ガラスで形成されていてもよい。 [0039] In this embodiment, the substrate may be formed of glass. この場合、液晶パネル用基板を低コストで製作することができる。 In this case, it is possible to manufacture a substrate for a liquid crystal panel at a low cost.

【0040】本発明の液晶パネルは上記課題を解決するために、上述した本発明の液晶パネル用基板と透明な対向基板との間に液晶が挟持されてなる。 [0040] For the liquid crystal panel of the present invention is to solve the above problems, a liquid crystal is held between the liquid crystal panel substrate and a transparent counter substrate of the present invention described above.

【0041】本発明の液晶パネルによれば、上述した本発明の液晶パネル用基板を備えているので、当該液晶パネルを用いて直視型の反射型液晶装置を構成すれば、最適な反射特性を有する反射電極により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。 According to the liquid crystal panel of the [0041] present invention is provided with the liquid crystal panel substrate of the present invention described above, be configured to direct-view type liquid crystal device using the liquid crystal panel, the optimum reflection characteristics the reflective electrode having, can be performed reflective display bright high quality with wide viewing angle and below natural ground on.

【0042】本発明の電子機器によれば、上述した本発明の液晶パネルを具備しているので、当該液晶パネルを用いて構成された直視型の反射型表示部により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。 According to the electronic apparatus of the [0042] present invention, since the including the liquid crystal panel of the present invention described above, the reflective display portion of a direct-view type constructed by using the liquid crystal panel, the viewing angle is wide and natural can be performed reflective display bright high quality on underlying surface such.

【0043】本発明の液晶パネル用基板の製造方法は、 The method of manufacturing a liquid crystal panel substrate of the present invention,
基板上に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に接続されたトランジスタと、前記トランジスタに接続された反射電極とを有する液晶パネル用基板の製造方法であって、前記基板上における前記反射電極に対応する予定の領域に、凹凸状の凹凸膜を形成する工程と、該凹凸膜上に層間絶縁膜を介して前記反射電極を形成する工程とを備え前記層間絶縁膜は、第1 A plurality of scanning lines and a plurality of data lines on the substrate, wherein the scanning lines and connected to said data line transistor, a method of manufacturing a substrate for a liquid crystal panel having an attached reflective electrode in said transistor, the area to be corresponding to the reflective electrode in the substrate, the interlayer insulating comprising a step of forming an uneven uneven film, and forming the reflective electrode through the interlayer insulating film on the uneven film film, the first
のシリコン酸化膜、第1のシリコン酸化膜の上に形成され、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜、および第3のシリコン酸化膜により構成されることを特徴とする。 Silicon oxide film, is formed on the first silicon oxide film formed, the second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide, and the third silicon oxide film it is characterized in.

【0044】本発明の液晶パネル用基板の製造方法によれば、第2のシリコン酸化膜形成工程は、それ以前の流動プロセスで形成された凹凸をなだらかな曲線形状にすることができるとともに、その上方に層間絶縁膜を介して形成される反射電極の表面(即ち反射面)も、第2のシリコン酸化膜の凹凸に沿った凹凸形状を形成することができる。 According to the manufacturing method of the liquid crystal panel substrate of the [0044] present invention, the second silicon oxide film forming step may be the irregularities formed by the earlier flow processes gentle curve shape, the even surface (i.e. the reflecting surface) of the reflective electrode formed through an interlayer insulating film upward, it is possible to form a concavo-convex shape along the irregularities of the second silicon oxide film. この結果、良好な散乱度を有する反射電極を形成される。 As a result, it formed a reflective electrode having a good degree of scattering. 従って、上述した本発明の液晶パネル用基板を比較的容易に且つ再現性良く製造することができる。 Therefore, it is possible to manufacture relatively easily and with good reproducibility crystal panel substrate of the present invention described above.

【0045】本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。 [0045] These effects and other advantages of the present invention will become more apparent from the embodiments described below.

【0046】 [0046]

【発明の実施の形態】以下、本発明の好適な実施形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained on the basis of a preferred embodiment of the present invention with reference to the drawings.

【0047】(液晶パネルの概要構成と本発明の液晶パネル用基板の第1実施形態)最初に、本発明の液晶パネル用基板を備えて構成される液晶パネル全体の概要構成と、本発明の液晶パネル用基板の第1実施形態の構成について、図1及び図5並びに図13及び図14を参照して説明する。 The first (first embodiment of the liquid crystal panel substrate of a schematic configuration and the present invention of a liquid crystal panel), a schematic configuration of the whole constituted liquid crystal panel includes a liquid crystal panel substrate of the present invention, the present invention the configuration of the first embodiment of the liquid crystal panel substrate, will be described with reference to FIGS. 1 and 5 as well as FIGS. ここに、図1は、本発明の第1実施形態における反射電極側の液晶パネル用基板の画素領域の断面図であり、図5(a)は、この画素領域の平面図であり、図5(b)は、図5(a)における反射電極の間隙部を拡大して示す平面図である。 Here, FIG. 1 is a cross-sectional view of a pixel region of the liquid crystal panel substrate of the reflective electrode side in the first embodiment of the present invention, FIG. 5 (a) is a plan view of the pixel region, FIG. 5 (b) is a plan view showing the enlarged gap of the reflective electrode in FIG. 5 (a). また、図13は、液晶パネル全体の平面図であり、図14は、そのA−A'断面図である。 Further, FIG. 13 is a plan view of the entire liquid crystal panel, FIG. 14 is its A-A 'sectional view.

【0048】本発明における反射電極側の液晶パネル用基板では図1に示されるように、基板1として半導体基板を用いている。 [0048] In the liquid crystal panel substrate of the reflective electrode side in the present invention as shown in FIG. 1, using a semiconductor substrate as the substrate 1. なお、この基板1の材料は本実施形態に限定されるものではない。 Incidentally, the material of the substrate 1 is not limited to this embodiment. 例えばガラス基板のような透明基板を用いてもよい。 For example, it may be a transparent substrate such as a glass substrate.

【0049】ここで先ず、本発明の反射型液晶パネルの全体構成の概要について図13及び図14を参照して説明する。 [0049] Here, first, it will be described with reference to FIGS. 13 and 14 outline of the overall configuration of the reflective liquid crystal panel of the present invention.

【0050】図13及び図14に示されるように、反射電極側(図14で下側)の基板1の中央部には画像表示領域20が設けられ、画像表示領域20には後述の行走査線と列走査線とがマトリクス状に配置されている。 [0050] As shown in FIGS. 13 and 14, the image display area 20 in the center portion of the substrate 1 is provided (the lower side in FIG. 14) reflecting electrode side, below the row scan in the image display area 20 lines and the column scanning lines are arranged in a matrix. 行走査線と列走査線との交点に応じて各画素が配置され、 Each pixel in response to the intersection of the row scanning line and column scanning lines are arranged,
各画素には反射電極13が設けられ、更に各反射電極1 Each pixel is provided the reflective electrode 13, and each reflective electrode 1
3下における基板1上には後述のように液晶画素駆動回路が設けられている。 3 on the substrate 1 under which the liquid crystal pixel driving circuit is provided as described below. 画像表示領域20の周辺領域には、行走査線に行走査信号を供給する行走査線駆動回路111、列走査線に列走査信号を供給する列走査線駆動回路113及びパッド領域26を介して外部から入力データを取り込む入力データ線22が配置されている。 The peripheral region of the image display area 20, and supplies a row scanning signal to the row scanning lines row scanning line driving circuit 111 via the column scanning line driving circuit 113 and a pad region 26 for supplying column scanning signals to the column scanning lines input data line 22 from an external capturing input data are arranged. 基板1と、これに対向配置されると共に内面に共通電極3 A substrate 1, a common electrode 3 on the inner surface with which the disposed opposite
3が形成された例えばガラスからなる透明な対向基板3 3 consists is formed, for example, a glass transparent opposing substrate 3
5とは、シール材36により実線と一点鎖線で挟まれた領域にて接着固定されており、その間隙に液晶37が封入されて液晶パネル30が構成されている。 5 and is solid and which is bonded and fixed at the region sandwiched between a one-dot chain line, the liquid crystal panel 30 liquid crystal 37 is sealed in the gap is formed by a sealing material 36. なお、基板1上における画像表示領域20の周囲で点線にて挟まれたハッチング領域には、行走査線駆動回路111、列走査線駆動回路113及び入力データ線22に光が入射するのを防止すると共に画像表示領域20の額縁を規定する遮光膜25が形成されている。 Incidentally, preventing the hatched region sandwiched by the dotted line around the image display area 20 on the substrate 1, the row scanning line driving circuit 111, a column scanning line driving circuit 113 and the input data line 22 to the light enters shielding film 25 for defining a frame of the image display region 20 is formed while.

【0051】次に、液晶パネル用基板の第1実施形態の断面構造について図1を参照して詳細に説明する。 Next, a cross-sectional structure of the first embodiment of the liquid crystal panel substrate with reference to FIG. 1 will be described in detail.

【0052】図1において、基板1は、例えば単結晶シリコンのようなP型半導体基板(或いはN型半導体基板)からなり、基板1の表面には、基板1より不純物濃度の高いN型ウェル領域2(或いはP型ウェル領域)が形成されている。 [0052] In FIG. 1, the substrate 1 is, for example, a P-type semiconductor substrate such as single crystal silicon (or N-type semiconductor substrate), the surface of the substrate 1, a high N-type well region impurity concentration than the substrate 1 2 (or P-type well region) is formed. このウェル領域2は、図13に示した列走査線駆動回路113や行走査線駆動回路111、入力データ線22等の周辺回路を構成する素子が形成される部分のウェル領域とは、分離して形成してもよい。 The well region 2, the column scanning line driving circuit 113 and row scanning line driving circuit 111 shown in FIG. 13, a well region of the part elements constituting the peripheral circuits such as the input data lines 22 are formed, separated it may be formed Te.

【0053】ウェル領域2上には、基板1上に形成される素子分離用のフィールド酸化膜(いわゆるLOCO [0053] on the well region 2, the field oxide film for element isolation is formed on the substrate 1 (the so-called LOCO
S)3が形成されている。 S) 3 is formed. フィールド酸化膜3は例えば選択熱酸化によって形成される。 Field oxide film 3 is formed by selective thermal oxidation, for example. フィールド酸化膜3に開口部が形成され、この開口部の内側中央に、シリコン基板表面の熱酸化により形成されるゲート酸化膜を介してポリシリコンまたはメタルシリサイド等からなるゲート電極5が形成され、このゲート電極5の両側のウェル領域2の表面には不純物層(以下、ドーピング層という)からなるソース・ドレイン領域6a, 6bが形成され、電界効果トランジスタ(以下、FETという)が構築されている。 Field openings in the oxide film 3 is formed, on the inside center of the opening, the gate electrode 5 of polysilicon or metal silicide over the gate oxide film formed by thermal oxidation of the silicon substrate surface is formed, the impurity layer on both sides of the well region 2 of the surface of the gate electrode 5 (hereinafter, referred to as doping layer) source and drain regions 6a made of, 6b are formed, a field effect transistor (hereinafter, referred to as FET) is constructed . そして、ソース・ドレイン領域6a及び6bの上方には、例えばBPSG(Boron Phosphorus Then, above the source and drain regions 6a and 6b, for example, BPSG (Boron Phosphorus
Silica Grass)膜からなる第1層間絶縁膜7を介して、基板1側から数えて1層目の第1導電層8a,8b Silica Grass) via a first interlayer insulating film 7 made of film, the first conductive layer 8a of the first layer counted from the substrate 1 side, 8b
が形成されている。 There has been formed. この第1導電層8a,8bは、例えばアルミニウム層あるいはタンタル層をスパッタ法で5 The first conductive layer 8a, 8b is, for example, an aluminum layer or a tantalum layer by sputtering 5
00nm堆積させることにより形成される。 It is formed by 00nm deposited. 第1導電層8aは、第1層間絶縁膜7に形成されたコンタクトホールを介してソース領域(またはドレイン領域)6aと電気的に接続され、FETのソース電極(またはドレイン電極)を構成する。 The first conductive layer 8a is connected to the source region through a contact hole formed in the first interlayer insulating film 7 (or drain region) 6a and electrically to form a source electrode of the FET (or the drain electrode). また、第1導電層8bは、第1層間絶縁膜7に形成されたコンタクトホールを介してドレイン領域(またはソース領域)6bに電気的に接続され、 The first conductive layer 8b is electrically connected to the drain region (or source region) 6b through a contact hole formed in the first interlayer insulating film 7,
FETのドレイン電極(またはソース電極)を構成する。 Constituting the drain electrode (or source electrode) of the FET.

【0054】第1導電層8a,8bの上方には、例えばシリコン酸化膜からなる第2層間絶縁膜9が形成され、 [0054] The first conductive layer 8a, the upper 8b, for example, the second interlayer insulating film 9 made of a silicon oxide film is formed,
第2層間絶縁膜9にはコンタクトホール9bが開孔されている。 Contact holes 9b are apertures in the second interlayer insulating film 9. さらにその上方には、基板1側から数えて2層目の第2導電層10a,10bが形成されている。 More thereabove, counted from the substrate 1 side second layer of the second conductive layer 10a, 10b are formed. この第2導電層10a,10bは、例えばアルミニウム層あるいはタンタル層をスパッタ法で500nm堆積させることにより形成される。 The second conductive layer 10a, 10b is formed by 500nm deposited for example an aluminum layer or a tantalum layer by a sputtering method. 第1導電層8bと第2導電層1 The first conductive layer 8b and the second conductive layer 1
0bとは、コンタクトホール9bを介して電気的に接続されている。 0b and is electrically connected through a contact hole 9b. なお、第2層間絶縁膜9は、例えばスパッタ法、あるいはTEOS(テトラエチルオルソシリケート)を用いたプラズマCVD法により形成できる。 Note that the second interlayer insulating film 9, for example, be formed by a sputtering method or TEOS (tetraethyl orthosilicate) plasma CVD method using. 本実施形態では、例えばシリコン酸化膜をTEOSのプラズマCVDにより1100nm堆積させることにより、第2層間絶縁膜9が形成されている。 In the present embodiment, for example, by 1100nm deposited by a silicon oxide film plasma CVD of TEOS, the second interlayer insulating film 9 is formed.

【0055】第2導電層10aは、一方で反射電極13 [0055] The second conductive layer 10a, on the one hand by the reflective electrode 13
の間隙部に対応する領域においては、入射する光が基板1上の半導体層側(ウェル領域2)に入り込んでFET FET in a region corresponding to the gap portion, light incident enters the semiconductor layer side on the substrate 1 (well region 2)
が光リークしないように、遮光する機能を有する。 But not to light leakage, it has the function of shielding. 即ちこの領域では、特に凹部が形成されること無く(即ち微細な穴が開孔されること無く)、反射電極13の間隙を覆うように平面レイアウトされている。 That is, in this region, in particular (without i.e. fine holes are apertured) without recesses are formed, the planar layout so as to cover the gap between the reflective electrodes 13. 他方、第2導電層10aは、反射電極13に対応する領域においては、 On the other hand, the second conductive layer 10a, in a region corresponding to the reflective electrodes 13,
巣穴状に穴が不規則に配置された凹部が形成されている。 A hole in the burrows shape are formed irregularly arranged recesses. なお、この穴の直径は0.5〜10μmが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。 The diameter of this hole is 0.5~10μm is desirable, may be of any size or several sizes in this range. また、穴の形状は本実施形態に限定されるものではない。 The shape of the holes is not limited to this embodiment. 例えば正八角形のような多角形を適用しても良い。 For example regular octagonal polygonal may also be applied, such as square.

【0056】尚、このような穴を形成する工程は、第2 [0056] The step of forming such a hole, the second
導電層10a,10bから配線や遮光膜をフォトリソグラフィ及びエッチングによりパターニングする工程と同時に行うことができるので製造プロセス上有利である。 Conductive layer 10a, a manufacturing process advantageously wires and the light-shielding film from 10b can be performed simultaneously with the step of patterning by photolithography and etching.

【0057】また、本実施形態では、第2導電層10b [0057] Further, in the present embodiment, the second conductive layer 10b
は、コンタクトホール9bを介して第1導電層8bに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。 Has been directly connected to the first conductive layer 8b via the contact hole 9b, it may be connected using a connection plug made of a refractory metal such as tungsten.

【0058】更に、第2導電層10a,10bの上方には、第1のシリコン酸化膜11a、第2のシリコン酸化膜11b、第3のシリコン酸化膜11c、シリコン窒化膜11dが形成されている。 [0058] Further, the second conductive layer 10a, the upper 10b, the first silicon oxide film 11a, the second silicon oxide film 11b, the third silicon oxide film 11c, the silicon nitride film 11d is formed . 本実施形態では、第1のシリコン酸化膜11aは、例えばTEOSのプラズマCV In the present embodiment, the first silicon oxide film 11a is, for example TEOS plasma CV
Dによる膜厚150nmのシリコン酸化膜から形成され、第2のシリコン酸化膜11bは、重縮合反応により形成した膜厚750nmのシリコン酸化膜から形成される。 It is formed of a silicon oxide film having a thickness of 150nm by D, the second silicon oxide film 11b is formed of a silicon oxide film having a thickness of 750nm was formed by the polycondensation reaction. なお、第2のシリコン酸化膜の厚さは、本実施形態に限定されるものではないが、反射電極13に対応する領域に適当な凹部を形成するためには、100〜500 The thickness of the second silicon oxide film, for but are not limited to this embodiment, to form the appropriate recesses in the region corresponding to the reflective electrodes 13, 100-500
nm程度であることが望ましい。 It is desirable that the order of nm. 更に、第3のシリコン酸化膜11cは、第1のシリコン酸化膜11aと同様に、例えばTEOSのプラズマCVDによる膜厚500 Furthermore, a third silicon oxide film 11c, like the first silicon oxide film 11a, the film thickness for example of TEOS by a plasma CVD 500
nmのシリコン酸化膜により形成する。 Formed by nm silicon oxide film. 更に、シリコン窒化膜11dは、例えば窒素ガスをキャリアとしてSi Furthermore, Si silicon nitride film 11d may, for example, nitrogen gas as a carrier
H4およびNH3を、温度300〜450℃でプラズマCVD法により反応させることにより400nmの厚さに形成される。 The H4 and NH3, is formed to a thickness of 400nm by reacting by a plasma CVD method at a temperature 300 to 450 ° C.. なお、シリコン窒化膜の厚さは、本実施形態に限定されるものではないが、反射電極13に対応する領域に適当な凹部を形成するとともに、十分なパッシベーション機能を持たせるためには、300〜100 The thickness of the silicon nitride film, as well but are not limited to this embodiment, to form the appropriate recesses in the region corresponding to the reflective electrodes 13, in order to provide sufficient passivation function, 300 100
0nm程度であることが望ましい。 It is desirable that about 0nm. このようにして反射電極13に対応する第1のシリコン酸化膜11a,第2 The first silicon oxide film 11a corresponding to the reflective electrode 13 in this manner, the second
のシリコン酸化膜11b,第3のシリコン酸化膜11 Silicon oxide film 11b of the third silicon oxide film 11
c,シリコン窒化膜11dの表面に形成される凹部のテーパは、なだらかな曲線形状となるため、この上に良好な反射特性を有する反射電極13が形成される。 c, tapered recess formed on the surface of the silicon nitride film 11d, since a gentle curve shape, the reflective electrode 13 with a good reflective properties on this is formed.

【0059】第2導電層10a,10bの上方に形成される、第1のシリコン酸化膜11a、第2のシリコン酸化膜11b、第3のシリコン酸化膜11c、アニール工程、およびシリコン窒化膜11dについて以下に詳細に説明する。 [0059] The second conductive layer 10a, is formed above the 10b, the first silicon oxide film 11a, the second silicon oxide film 11b, the third silicon oxide film 11c, the annealing step, and the silicon nitride film 11d It will be described below in detail.

【0060】a. [0060] a. 第1のシリコン酸化膜11aの形成 まず、テトラエトキシラン(TEOS)と酸素とを30 Forming a first silicon oxide film 11a First, tetraethoxysilane (TEOS) and the oxygen 30
0〜500℃でプラズマ化学気相成長(CVD)法で反応させることにより、膜厚100〜200nmの第1のシリコン酸化膜11aが形成される。 By reaction with a plasma chemical vapor deposition (CVD) method at 0 to 500 ° C., the first silicon oxide film 11a having a thickness of 100~200nm it is formed. このシリコン酸化膜11aは、SiH4から成長させた膜より絶縁性も高くフッ化水素の水溶液に対するエッチング速度も遅く、 This silicon oxide film 11a is etched speed slow for an aqueous solution of insulating resistance even higher hydrogen fluoride than grown film from SiH4,
緻密な膜となる。 A dense film.

【0061】b. [0061] b. 第2のシリコン酸化膜11bの形成 次に、好ましくは2.5×102Pa以下、より好ましくは0.3×102〜2.0×102Paの減圧下において、窒素ガスをキャリアとして、SiH4およびH2O2 Formation of the second silicon oxide film 11b then preferably 2.5 × 102 Pa or less, more preferably under a reduced pressure of 0.3 × from 102 to 2.0 × 102 Pa, a nitrogen gas as a carrier, SiH4 and H2O2
をCVD法により反応させることにより、第2のシリコン酸化膜11bを形成する。 The by reacting by a CVD method to form a second silicon oxide film 11b. また、第2のシリコン酸化膜11bの膜厚の上限は、該膜中にクラックが生じない程度に設定される。 The upper limit of the thickness of the second silicon oxide film 11b is set to such an extent that cracking does not occur in the film. 具体的には、第2のシリコン酸化膜11bの膜厚は、なだらかな凹凸形状を得るために、好ましくは100〜300nmに設定される。 Specifically, the thickness of the second silicon oxide film 11b, in order to obtain a smooth irregular shape is preferably set to 100 to 300 nm.

【0062】第2のシリコン酸化膜11bの成膜温度は、該膜の成膜時の流動性に関与し、成膜温度が高いと膜の流動性が低下して平坦性を損なうので、成膜時の温度は好ましくは0〜20℃、より好ましくは0〜10℃ [0062] film-forming temperature of the second silicon oxide film 11b is involved in flowability during membrane film formation, because the film forming temperature is higher the fluidity of the membrane compromising the flatness decreases, formed temperature during film preferably 0 to 20 ° C., more preferably 0 ° C.
に設定される。 It is set to.

【0063】また、H2O2の流量は特に制限されないが、SiH4の2倍以上の流量であることが好ましく、 [0063] The flow rate of H2O2 is not particularly limited, is preferably a flow rate of more than 2 times the SiH4,
膜の均一性並びにスループットの点から、ガス換算で例えば100〜1000SCCMの流量範囲に設定されることが望ましい。 From the viewpoint of uniformity and throughput of the film, it is preferable to set the flow range of a gas equivalent example 100-1000 sccm.

【0064】この工程で形成される第2のシリコン酸化膜11bは、シラノールポリマーの状態にあり、流動性がよく、高い自己平坦化特性を有する。 [0064] The second silicon oxide film 11b formed in this process is in the state of the silanol polymer, fluidity is good and has a high self-planarization characteristics. また、第2のシリコン酸化膜11bは、多くの水酸基(−OH)を含むために吸湿性も高い状態にある。 The second silicon oxide film 11b is in hygroscopicity high state to contain many hydroxyl (-OH).

【0065】c. [0065] c. 第3のシリコン酸化膜11cの形成 次に、SiH4、PH3およびN2Oの存在下において、 Formation of the third silicon oxide film 11c Next, in the presence of SiH4, PH3 and N2O,
温度300〜450℃で 200〜600kHzの高周波数でプラズマCVD法によってガスを反応させることにより、膜厚100〜600nmのPSG膜(第3のシリコン酸化膜)11cが形成される。 By reacting the gas by a plasma CVD method at a high frequency 200~600kHz at a temperature 300 to 450 ° C., PSG film (third silicon oxide film) having a thickness of 100-600 nm 11c is formed. この第3のシリコン酸化膜11cは、前記第2のシリコン酸化膜11bの吸湿性が高いことを考慮して、前記第2のシリコン酸化膜11bの形成に続いて連続的に形成されるか、あるいは第2のシリコン酸化膜11bが水分を含まない雰囲気中で保存された後に形成されることが望ましい。 Or the third silicon oxide film 11c, the second in consideration of the high hygroscopicity of the silicon oxide film 11b, are formed continuously following the formation of the second silicon oxide film 11b, or the second silicon oxide film 11b is formed after being stored in a moisture-free atmosphere is desirable.

【0066】また、第3のシリコン酸化膜11cは、後に行われるアニール処理によって前記第2のシリコン酸化膜11b中に含まれる水、水素などのガス化成分の脱離が容易かつ十分に行われることを考慮して、ポーラス(多孔性)であることが必要である。 [0066] The third silicon oxide film 11c, the water contained in the second silicon oxide film 11b, the gas desorption of components such as hydrogen is carried out easily and adequately by annealing processing after considering that, it is necessary that porous (porosity). そのためには、第3のシリコン酸化膜11cは、例えば温度が好ましくは450℃以下、より好ましくは300〜400℃、好ましくは1MHz以下、より好ましくは200〜600k For this purpose, a third silicon oxide film 11c, for example a temperature, is preferably, 450 ° C., more preferably 300 to 400 ° C., preferably 1MHz or less, more preferably 200~600k
HzのプラズマCVD法によって成膜され、かつリンなどの不純物を含むことが望ましい。 It is deposited by Hz plasma CVD method, and it is desirable to include an impurity such as phosphorus. 第3のシリコン酸化膜11cにこのような不純物が含まれることにより、第3のシリコン酸化膜11cは、よりポーラスな状態となって膜に対するストレスを緩和できるだけでなく、アルカリイオン等に対するゲッタリング効果も持ち合わせることができる。 The inclusion of such impurities into the third silicon oxide film 11c, a third silicon oxide film 11c can not only alleviate the stress on the film becomes more porous state, gettering effect against alkaline ions can also Mochiawaseru. このような不純物の濃度は、ゲッタリング効果などの点を考慮して設定される。 The concentration of such impurities is set in consideration of such gettering effect. 例えば、不純物がリンの場合には、2〜6重量%の割合で含まれることが望ましい。 For example, when the impurity is phosphorus is preferably contained in a proportion of 2-6 wt%.

【0067】また、プラズマCVDにおいて、酸素を含む化合物としてN2Oを用いることにより、第2のシリコン酸化膜11b中の水素ボンドの脱離が促進される。 [0067] Further, in the plasma CVD, by using N2O as the compounds containing oxygen, desorption of the hydrogen bonds in the second silicon oxide film 11b is promoted.
その結果、第2のシリコン酸化膜11bに含まれる水分および水素などのガス化成分をより確実に除去することができる。 As a result, it is possible to more reliably remove the gas ingredients such as moisture and hydrogen contained in the second silicon oxide film 11b.

【0068】この第3のシリコン酸化膜11cの膜厚は、必要とされる層間絶縁膜の厚みを調整する役割と、 [0068] The thickness of the third silicon oxide film 11c has a role of adjusting the thickness of the interlayer insulating film is required,
N2Oプラズマが水素ボンドを脱離する機能を考慮して、好ましくは100nm以上、より好ましくは100 Taking into account the function of N2O plasma is desorbed hydrogen bond, preferably 100nm or more, more preferably 100
〜600nmに設定される。 It is set to ~600nm.

【0069】d. [0069] d. アニール処理 次に、窒素雰囲気中で、温度350〜500℃でアニール処理を行う。 Annealing Then, in a nitrogen atmosphere, annealing is performed at a temperature 350 to 500 ° C.. このアニール処理によって、前記第2のシリコン酸化膜11bおよび第3のシリコン酸化膜11 This annealing process, the second silicon oxide film 11b and the third silicon oxide film 11
cは緻密化され、良好な絶縁性並びに耐水性を有する。 c is densified, have good insulating properties and water resistance.
すなわち、アニール温度を350℃以上に設定することにより、第2のシリコン酸化膜11bでのシラノールの縮重合反応がほぼ完全に行われ、該膜中に含まれる水および水素が十分に放出されて緻密な膜を形成することができる。 That is, by setting the annealing temperature above 350 ° C., polycondensation reaction of the silanol in the second silicon oxide film 11b is made almost entirely of water and hydrogen contained in the film is sufficiently released it is possible to form a dense film. また、アニール温度を500℃以下に設定することにより、第1の導電層8を構成するアルミニウム膜に悪影響を与えることがない。 Further, by setting the annealing temperature to 500 ° C. or less, there is no adverse effect on the aluminum film constituting the first conductive layer 8.

【0070】e. [0070] e. シリコン窒化膜11dの形成 次に、窒素ガスをキャリアとして、SiH4およびNH Formation of the silicon nitride film 11d Then, the nitrogen gas as a carrier, SiH4 and NH
3を、温度300〜450℃でプラズマCVD法により反応させることにより、シリコン窒化膜11dを形成する。 3, by reacting by a plasma CVD method at a temperature 300 to 450 ° C., to form a silicon nitride film 11d. このシリコン窒化膜11dは、十分なパッシベーション機能を考慮して、例えば300〜1500nmの膜厚を有する。 The silicon nitride film 11d, considering sufficient passivation function, for example, having a thickness of 300 to 1500 nm.

【0071】なお、第2のシリコン酸化膜11bに相当する膜として、たとえばSOG膜を用いた場合には、S [0071] Incidentally, as a film corresponding to the second silicon oxide film 11b, for example, when using a SOG film, S
OG膜のエッチング速度が大きいためにサイドエッチングが進み、このSOG膜より上の膜にチッピングやクラックが発生しやすい問題がある。 Side etching proceeds to the etching rate of the OG film is large, film chipping and cracking above this SOG film has a problem that tends to occur.

【0072】第2導電層10aと同時に形成される第2 [0072] The second, which is formed simultaneously with the second conductive layer 10a
導電層10bと反射電極13との接続は、第1のシリコン酸化膜11a,第2のシリコン酸化膜11b,第3のシリコン酸化膜11cに開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ1 Connection of the conductive layer 10b and the reflective electrode 13, the first silicon oxide film 11a, the second silicon oxide film 11b, in the opened contact holes in the third silicon oxide film 11c, a refractory metal such as tungsten made the connection plug 1
2をCVD法等で埋め込み形成して行われる。 It is performed to form buried 2 by CVD or the like.

【0073】接続プラグ12を形成後、反射電極13として、基板1側から数えて3層目の第3導電層が、例えば低温スパッタ法によりアルミニウムから形成される。 [0073] After forming the connection plug 12, as the reflection electrode 13, the third conductive layer of the third layer counted from the substrate 1 side is formed of aluminum, for example by low-temperature sputtering.
これにより、90%以上の高反射率を有する反射電極1 Thus, the reflective electrode 1 having a high reflectivity of 90% or more
3が形成可能である。 3 are possible formation.

【0074】以上により、最適な反射特性を有する反射電極を容易に且つ再現性良く作成することができ、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える反射型液晶パネルを提供することができる。 The [0074] above, optimal reflective electrode having reflection characteristics can be created easily and with good reproducibility, a bright high-quality reflective type capable of performing reflective display with a wide viewing angle and below natural ground on it is possible to provide a liquid crystal panel.

【0075】尚、本実施形態では特に、図1に示すように、第1導電層8a,8bの存在及び不存在により、第1導電層8a,8b膜の上方に位置する第2導電層10 [0075] Note that, particularly in the present embodiment, as shown in FIG. 1, the first conductive layer 8a, the presence and absence of 8b, the second conductive layer located above the first conductive layer 8a, 8b film 10
aに段差が生じており、この段差により最終的に反射電極13にも段差が生じるように構成されている。 a step has occurred, and is configured such step is formed to the final reflective electrode 13 by the step. このため、仮に平坦な第2導電層10aに凹部が形成されている場合と比べて、反射電極13の表面には概ね4つのレベルが存在するようにできる。 Therefore, if compared with the case where the recess in the second flat conductive layer 10a is formed, on the surface of the reflective electrode 13 it can be generally such that four levels are present. 従って、効率良く反射光の散乱度を高めることが可能となる。 Therefore, it is possible to increase the degree of scattering of efficiently reflected light. 特に、仮に平坦な導電層10aに凹部が形成されている場合に生じ得る二重写り等の不具合を回避できる。 In particular, it is possible to avoid the trouble of double-imaging or the like which may occur when it is formed if the recess in the flat conductive layer 10a. 尚、本実施形態では、 In this embodiment,
第1導電膜8a,8bから形成される配線等のパターンをそのまま利用して段差が生じるように構成されているが、後述の第2実施形態の如く、第1導電膜8a,8b The first conductive film 8a, are configured as such step by utilizing results a pattern of a wiring or the like formed from 8b, as in the second embodiment described later, the first conductive film 8a, 8b
についても、第2導電層10aの一面に渡って細かな段差が生じるように、多数の微小な凹凸部を有するように積極的にパターニングしてもよい。 For even as fine steps over a surface of the second conductive layer 10a occurs, it may be actively patterned to have a number of minute irregularities.

【0076】次に、図1に示されている液晶パネル用基板における画素領域の凹部及び遮光層の配置について図5を参照して説明する。 Next, with reference to FIG. 5 will be described the arrangement of the recess and the light-shielding layer of the pixel region in the liquid crystal panel substrate shown in FIG.

【0077】図5(a)において、第1実施形態の液晶パネル用基板の画素領域には、多数の凹部が形成された第2導電層10a上に、多数の滑らかな凹凸部を有する反射電極13が形成されており、凹部が形成されていない第2導電層10aが反射電極13の間隙を覆うように形成されている。 [0077] In FIG. 5 (a), in the pixel region of the liquid crystal panel substrate of the first embodiment, on the second conductive layer 10a in which a large number of recesses are formed, the reflective electrode having a large number of smooth irregularities 13 are formed, the second conductive layer 10a where the depressed portion is not formed is formed to cover the gap between the reflective electrodes 13. 更に、各反射電極13の中央には、前述のようにドレイン電極(またはソース電極)8bと第2導電層10bとの接続部となるコンタクトホール9b Furthermore, in the center of each reflective electrode 13, a contact hole 9b which is a connection portion between the drain electrode (or source electrode) 8b and the second conductive layer 10b as described above
が形成されており、これに隣接して第2導電層10bと反射電極13とを接続するための接続プラグ12が形成されている。 There are formed, connecting plug 12 for connecting the second conductive layer 10b adjacent thereto and the reflective electrode 13 is formed.

【0078】図5(b)に拡大して示すように、第2導電層10aは、反射電極13に対応する領域Bでは、巣穴状に穴が不規則に配置された凹部が形成されており、 [0078] As shown enlarged in FIG. 5 (b), the second conductive layer 10a is in the region B corresponding to the reflective electrodes 13, recess holes are irregularly arranged in a nest shape is formed cage,
この領域Bを除く反射電極13の間隙部に対応する領域では、入射する光が基板1上の半導体層側に入り込んでFETが光リークしないように、凹部が形成されていない。 In the region corresponding to the gap portion of the reflective electrode 13 excluding the region B, so FET is not light leakage light incident enters the semiconductor layer side on the substrate 1, the depressed portion is not formed. 本実施形態では、穴の形状には円を適用している。 In the present embodiment, by applying the circle in the shape of the hole.
なお、穴の直径は0.5〜5μmが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。 The diameter of the holes 0.5~5μm is desirable, it may be of any size or several sizes in this range. また、穴の形状は本実施形態に限定されるものではない。 The shape of the holes is not limited to this embodiment. 例えば正八角形のような多角形を適用しても良い。 For example regular octagonal polygonal may also be applied, such as square.

【0079】また、図5(b)において、反射電極13 [0079] Further, in FIG. 5 (b), the reflective electrode 13
の端部から凹部領域の端部までの距離Aは、特に限定されるものではないが、遮光機能を有するためには約3μ The distance A from the end to the end of the recessed region, but are not particularly limited, in order to have a light shielding function about 3μ
m以上であることが望ましい。 It is desirable that the above m.

【0080】(本発明の液晶パネル用基板の第2実施形態)次に、本発明の液晶パネル用基板の第2実施形態について図2及び図5を参照して説明する。 [0080] (second embodiment of the liquid crystal panel substrate of the present invention) will now be described with reference to FIGS. 2 and 5 a second embodiment of the liquid crystal panel substrate of the present invention. ここに、図2 Here, FIG. 2
は、本発明を適用した反射型液晶パネルの反射電極側の液晶パネル用基板の第2実施形態の断面図である。 Is a cross-sectional view of a second embodiment of the liquid crystal panel substrate of the reflective electrode of the reflective liquid crystal panel according to the present invention. 尚、 still,
図2では、図1に示した構成要素と同様の構成要素については同様の参照符号を付し、その説明は省略する。 In Figure 2, the same reference numerals refer to like components as those shown in FIG. 1, a description thereof will be omitted.

【0081】図2に示すように、第2実施形態では、第1実施形態のように接続プラグ12を用いず、第2導電層10bと反射電極13とをコンタクトホールを介して直接接続している。 [0081] As shown in FIG. 2, in the second embodiment, without using the connecting plug 12 as in the first embodiment, the reflective electrode 13 and the second conductive layer 10b is directly connected through a contact hole there. これにより、本実施形態は、工程プロセスの簡略化という点において、非常に有効である。 Thus, the present embodiment is in that simplification of the process process is very effective.
更に、第2実施形態では、第1導電層8a,8bに加えて、第1導電層8cが形成されている。 Further, in the second embodiment, the first conductive layer 8a, in addition to 8b, the first conductive layer 8c is formed. 第1導電層8c The first conductive layer 8c
は、第2導電層10aの一面に渡って細かな段差が生じるように、多数の微小な凹部が開孔された部分を有するようにパターニングされている。 , As fine steps over a surface of the second conductive layer 10a occurs, a number of minute recesses are patterned to have an opening portion. これにより、仮に平坦な第2導電層10aに凹部が形成されている場合と比べて、反射電極13の表面全体に渡って概ね4つのレベルが存在するようにでき、効率良く反射光の散乱度を高めることが可能となる。 Thus, if recesses flat second conductive layer 10a is compared with the case being formed, over the entire surface of the reflective electrode 13 can generally such that four levels are present, effectively scattering of the reflected light it is possible to increase the. その他の構成については図1に示した第1実施形態の場合と同様である。 Other configurations are the same as in the first embodiment shown in FIG. 特に、第2実施形態における画素領域の凹部及び遮光層の配置についても、図5に示した第1実施形態の場合と同様である。 In particular, the arrangement of the recess and the light-shielding layer of the pixel region in the second embodiment is the same as in the first embodiment shown in FIG.

【0082】(本発明の液晶パネル用基板の第3実施形態)次に、本発明の液晶パネル用基板の第3実施形態について図3及び図6を参照して説明する。 [0082] (Third embodiment of the liquid crystal panel substrate of the present invention) will now be described with reference to FIGS. 3 and 6 a third embodiment of the liquid crystal panel substrate of the present invention. ここに、図3 Here, FIG. 3
は、本発明を適用した反射型液晶パネルの反射電極側の液晶パネル用基板の第3実施形態の断面図である。 Is a cross-sectional view of a third embodiment of the liquid crystal panel substrate of the reflective electrode of the reflective liquid crystal panel according to the present invention. 尚、 still,
図3では、図1に示した構成要素と同様の構成要素については同様の参照符号を付し、その説明は省略する。 In Figure 3, the same reference numerals refer to like components as those shown in FIG. 1, a description thereof will be omitted.

【0083】図3に示すように、第3実施形態では、第1実施形態のように中継配線としての第2導電層10b [0083] As shown in FIG. 3, in the third embodiment, the second conductive layer 10b as a relay wiring as in the first embodiment
を用いず、ドレイン電極(またはソース電極)8bと反射電極13を、接続プラグ12により電気的に接続している。 Without using a drain electrode (or source electrode) 8b reflective electrodes 13 are electrically connected by connecting plug 12. 接続プラグ12にはタングステン等の高融点金属を用いる。 The connection plug 12 using a high melting point metal such as tungsten.

【0084】このとき、図6に示すように、第2導電層10aの巣穴状に穴が不規則に配置された凹部は、各画素における接続プラグ12の形成されるコンタクトホールの周囲と反射電極13の間隙部を除き、画素表示領域20の全域に渡って形成することができるため、さらに最適な反射特性を有する反射電極を形成することが可能となる。 [0084] At this time, as shown in FIG. 6, recesses burrows shaped hole in the second conductive layer 10a are irregularly arranged, and reflection around the contact hole formed in the connecting plug 12 at each pixel except the gap portion of the electrode 13, it is possible to form over the entire pixel display area 20, it is possible to form the reflective electrode having a more optimum reflection characteristics.

【0085】また、第3実施形態では、図3に示すように、層間絶縁膜9に平坦化処理が施されている。 [0085] In the third embodiment, as shown in FIG. 3, it has been subjected to flattening treatment to the interlayer insulating film 9. このように平坦化処理を行えば、第2導電層10aの下地における段差や凹凸によらずに、第2導電層10aに形成された凹部により反射電極13の表面を凹凸状にできるので、反射電極13の一面を均一な凹凸状とすることができる。 By performing in this way the planarization process, regardless of the step or unevenness in the underlying second conductive layer 10a, it is possible to the surface of the reflective electrode 13 in the uneven shape by the recess formed in the second conductive layer 10a, the reflection it can be the one surface of the electrode 13 and the uniform uneven. その他の構成については図1に示した第1実施形態の場合と同様である。 Other configurations are the same as in the first embodiment shown in FIG.

【0086】(本発明の液晶パネル用基板の第4実施形態)次に、本発明の液晶パネル用基板の第4実施形態について図4及び図5を参照して説明する。 [0086] (Fourth embodiment of the liquid crystal panel substrate of the present invention) will now be described with reference to FIGS. 4 and 5, a fourth embodiment of the liquid crystal panel substrate of the present invention. ここに、図4 Here, FIG. 4
は、本発明を適用した反射型液晶パネルの反射電極側の液晶パネル用基板の第4実施形態の断面図である。 Is a cross-sectional view of a fourth embodiment of the liquid crystal panel substrate of the reflective electrode of the reflective liquid crystal panel according to the present invention. 尚、 still,
図4では、図1に示した構成要素と同様の構成要素については同様の参照符号を付し、その説明は省略する。 In Figure 4, the same reference numerals refer to like components as those shown in FIG. 1, a description thereof will be omitted.

【0087】図4に示すように、第4実施形態では、第1実施形態の場合と異なり、基板1'は石英や無アルカリ性のガラス基板からなり、この基板1'上には単結晶又は多結晶あるいはアモルファスのシリコン膜(ソース・ドレイン領域6a',6b'の形成層)が形成されており、このシリコン膜上には、例えば熱酸化して形成した酸化シリコン膜とCVD法で堆積した窒化シリコンの二層構造からなる絶縁膜からなるゲート絶縁膜が形成されている。 [0087] As shown in FIG. 4, in the fourth embodiment, unlike the first embodiment, the substrate 1 'is made of quartz or non-alkaline glass substrate, the substrate 1' on the single or poly silicon film of crystalline or amorphous and (source and drain regions 6a ', 6b' forming layer) is formed, on the silicon film was deposited by thermal oxidation and a silicon oxide film and a CVD method is formed by nitriding a gate insulating film made of an insulating film having a two-layer structure of silicon is formed. また、このシリコン膜には、N型不純物(またはP型不純物)がドーピングされて、TFTのソース・ドレイン領域6a',6b'が形成され、ゲート絶縁膜上には、TFTのゲート電極5がポリシリコンまたはメタルシリサイド等により形成されている。 Further, this silicon film, N-type impurity (or P-type impurity) is doped, the source and drain regions 6a of the TFT ', 6b' are formed, on the gate insulating film, a gate electrode 5 of the TFT and it is formed of polysilicon or metal silicide. その他の構成については第1実施形態の場合と同様であり、特にゲート電極5上には、第1実施形態の場合と同様に、第1 The other structure is the same as that of the first embodiment, in particular on the gate electrode 5, as in the first embodiment, the first
層間絶縁膜7、第1導電層8a,8b、第2層間絶縁膜9、第2導電層10a,10b、第1のシリコン酸化膜11a,第2のシリコン酸化膜11b,第3のシリコン酸化膜11c、シリコン窒化膜11d及び反射電極13 Interlayer insulating film 7, the first conductive layer 8a, 8b, a second interlayer insulating film 9, the second conductive layer 10a, 10b, the first silicon oxide film 11a, the second silicon oxide film 11b, the third silicon oxide film 11c, the silicon nitride film 11d and the reflective electrode 13
が、この順で積層形成されている。 There are laminated in this order. また、第4実施形態における画素領域の凹部及び遮光層の配置についても、 As for the arrangement of the recess and the light-shielding layer of the pixel area in the fourth embodiment,
図5に示した第1実施形態の場合と同様である。 Is the same as in the first embodiment shown in FIG.

【0088】尚、図4ではゲート電極5がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなつシリコン膜を配置するボトムゲートタイプにしてもよい。 [0088] Incidentally, the bottom has a gate electrode 5 in FIG. 4 is a top-gate type which is located above the channel, the gate electrode formed first, place the channel and summer silicon film on which a gate insulating film it may be in the gate type.

【0089】また以上説明した第1から第4実施形態においては、第2導電層10aに穴を開孔することにより、即ち凹部を形成することにより第2導電層10aを凹凸状に形成したが(図1から図4参照)、第2導電層に凸部を形成することにより或いは第2導電層を微細な多数の突起状に形成することにより、第2導電層10a [0089] Also from the first described above in the fourth embodiment, by opening a hole in the second conductive layer 10a, that is, to form a second conductive layer 10a uneven by forming a recess (see FIGS. 1-4), by forming by forming a convex portion on the second conductive layer or the second conductive layer to a multiplicity of fine projecting, second conductive layer 10a
を凹凸状に形成してもよい。 It may be formed in an uneven shape to. この場合にも、第2導電層10bを形成する工程と同時にフォトリソグラフィ及びエッチングにより第2導電層を凹凸状に形成することが可能である。 In this case also, it can be formed by simultaneously photolithography and etching with the step of forming a second conductive layer 10b and the second conductive layer uneven.

【0090】(本発明の液晶パネルの画素及びその駆動回路の説明)次に、上述した各実施形態の如く構成された反射電極を画素電極として画素毎に駆動するように構成された各画素に設けられる駆動回路の一例について図7及び図8を参照して説明する。 [0090] (Description of the pixel and its driving circuit of the liquid crystal panel of the present invention) Next, to each pixel is configured to drive each pixel configured reflecting electrode as in each embodiment described above as a pixel electrode an example of a driving circuit provided will be described with reference to FIGS. ここに、図7は、本発明の液晶パネルの画素及びその駆動回路などの一例を示すブロック図であり、図8は、図7の駆動回路をCMO Here, FIG. 7 is a block diagram showing an example of such a pixel and a driving circuit of a liquid crystal panel of the present invention, FIG. 8, the driving circuit of FIG. 7 CMO
Sトランジスタで構成した場合の回路図である。 It is a circuit diagram of a case of constituting the S transistor.

【0091】図7において、画像表示領域には、行走査線110−n(nは行走査線の行を示す自然数)と列走査線112−m(mは列走査線の列を示す自然数)がマトリクス状に配置され、互いの走査線の交差点に各画素の駆動回路が配置されている。 [0091] In FIG. 7, in the image display area, (a natural number indicating a row of n row scanning line) row scanning lines 110-n and the column scanning lines 112-m (m is a natural number indicating a column of a column scanning line) There are arranged in a matrix, drive circuit of each pixel at an intersection of one another scanning line is disposed. また、画像表示領域には列走査線112−mに沿って入力データ線114から分岐した列データ線115−d(dは列データ線の列を示す自然数)も配置される。 The column data lines 115-d branched from the input data line 114 along the column scanning line 112-m in the image display area (d is a natural number indicating the sequence of the column data lines) are also arranged. 画像表示領域の行側の周辺領域には行走査線駆動回路111が配置され、画像表示領域の列側の周辺領域には列走査線駆動回路113が配置されている。 The peripheral area of ​​the line side of the image display region are arranged row scanning line driving circuit 111, the peripheral region of the column-side of the image display region are arranged column scanning line driving circuit 113.

【0092】行走査線駆動回路用制御信号120により行走査線駆動回路111が制御され、選択された行走査線110−nには選択信号が出力される。 [0092] row scanning line driving circuit 111 by a row scanning line driving circuit control signal 120 is controlled, the selected row scanning line 110-n is output selection signal. 選択されない行走査線は非選択電位に設定される。 Unselected row scanning lines are set to non-selection potential. 同様に、列走査線駆動回路用制御信号121により列走査線駆動回路11 Likewise, the column scanning line driving circuit by a control signal 121 for column scanning line driving circuit 11
3が制御され、選択された列走査線112−mに選択信号が出力され、非選択の列走査線は非選択電位に設定される。 3 is controlled, the output selection signal to a selected column scanning line 112-m, the non-selected column scanning line is set to the non-selection potential. いずれの行走査線及びいずれの列走査線を選択するかは制御信号120,121により決められる。 Choose one of the row scanning lines and one of the column scanning line is determined by the control signal 120 and 121. つまり、制御信号120,121は選択画素を指定するアドレス信号である。 That is, the control signal 120 and 121 is an address signal for specifying the selected pixel.

【0093】選択された行走査線110−nと選択された列走査線112−mの交差点近傍に配置されるスイッチング制御回路109は、両走査線の選択信号を受けてオン信号を出力し、行走査線110−nと列走査線11 [0093] The switching control circuit 109 disposed near the intersection of the selected row scanning line 110-n and a selected column scanning line 112-m outputs an ON signal upon receiving a selection signal of the two scanning lines, row scanning lines 110-n and the column scanning line 11
2−mの少なくとも一方が非選択となるとオフ信号を出力する。 At least one of 2-m outputs an OFF signal when not selected. すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路109のみからオン信号が出力され、他のスイッチング制御回路1 That is, the ON signal is output only from the switching control circuit 109 of the pixel located at the intersection of the selected row scanning line and column scanning line, the other switching control circuit 1
09からはオフ信号が出力される。 OFF signal is output from the 09. 本実施形態では、このスイッチング制御回路109のオン、オフ信号により液晶画素駆動回路101を制御する。 In the present embodiment, on the switching control circuit 109 controls the liquid crystal pixel driving circuit 101 by the OFF signal.

【0094】次に、液晶画素駆動回路101の構成および動作について図7を参照して説明する。 [0094] Next, with reference to FIG. 7 will be described the configuration and operation of the liquid crystal pixel driving circuit 101.

【0095】図7に示すように、液晶画素駆動回路10 [0095] As shown in FIG. 7, the liquid crystal pixel driving circuits 10
1は、スイッチング回路102、メモリ回路103及び液晶画素ドライバ104を備えて構成されている。 1 is constituted by a switching circuit 102, a memory circuit 103 and the liquid crystal pixel driver 104.

【0096】スイッチング回路102はスイッチング制御回路109のオン信号により導通状態となり、オフ信号により非導通状態となる。 [0096] The switching circuit 102 becomes conductive by the ON signal of the switching control circuit 109 in the non-conducting state by the OFF signal. スイッチング回路102は導通状態となると、そこに接続されている列データ線1 When the switching circuit 102 is rendered conductive, the column data line is connected thereto 1
15−dのデータ信号をスイッチング回路102を介してメモリ回路103に書き込む。 The data signal of 15-d written to the memory circuit 103 via the switching circuit 102. 一方、スイッチング回路102はスイッチング制御回路109のオフ信号により非導通状態となりメモリ回路103に書き込まれたデータ信号を保持する。 On the other hand, the switching circuit 102 holds the written data signal in the memory circuit 103 becomes non-conductive state by the OFF signal of the switching control circuit 109.

【0097】メモリ回路103に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ104に供給される。 [0097] data signal held in the memory circuit 103 is supplied to the liquid crystal pixel driver 104 disposed for each pixel. 液晶画素ドライバ104は供給されたデータ信号のレベルに応じて、第1の電圧信号線118に供給される第1の電圧116、又は第2の電圧信号線119に供給される第2の電圧117のいずれかを液晶画素10 Liquid crystal pixel driver 104 according to the level of the applied data signal, a second voltage 117 to be supplied to the first voltage 116 or the second voltage signal line 119, which is supplied to the first voltage signal line 118 liquid crystal pixel 10 one of the
5の反射電極13に供給する。 And it supplies the reflection electrode 13 of 5. 第1の電圧116は、液晶パネルがノーマリーホワイト表示の場合に、液晶画素105を黒表示状態とする電圧であり、一方第2の電圧117は液晶画素105を白表示状態とする電圧である。 The first voltage 116, when the liquid crystal panel is a normally white display, a voltage to the liquid crystal pixel 105 and the black display state, while the second voltage 117 is the voltage that the liquid crystal pixel 105 and a white display state .

【0098】メモリ回路103に保持されたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマリーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続されるゲートが導通状態となり、各画素における反射電極13に第1の電圧11 [0098] If the data signal held in the memory circuit 103 is at H level, the liquid crystal pixel driver 104, conduction gate connected to the first voltage signal line 118 to a black display of the liquid crystal when a normally white display a state, the first voltage 11 to the reflective electrode 13 in each pixel
6が供給され、対向電極108に供給される基準電圧1 6 is supplied, a reference voltage 1 is supplied to the counter electrode 108
22との電位差により液晶画素105が黒表示状態となる。 Liquid crystal pixel 105 is a black display state by the potential difference between the 22. 同様に、保持されたデータ信号がLレベルの場合は、液晶画素ドライバ104において第2の電圧信号線119に接続されるゲートが導通状態となり、反射電極13に第2の電圧117が供給され液晶画素105が白表示状態となる。 Similarly, if held data signal is at the L level, the gate of the liquid crystal pixel driver 104 is connected to the second voltage signal line 119 is turned on, the liquid crystal second voltage 117 is supplied to the reflective electrode 13 pixel 105 is a white display state.

【0099】以上の構成により、電源電圧、第1の電圧116、第2の電圧117及び基準電圧122ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路103のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。 [0099] With the above arrangement, the power supply voltage, the first voltage 116 can be driven at a second voltage 117 and reference voltage 122 both logic voltage of about, and is not necessary when the rewriting of a screen display data holding memory circuit 103 almost no current flows can be held a display state by the function.

【0100】なお、液晶画素105は、保持されたデータ信号に応じて液晶画素ドライバ104から出力された第1の電圧116或いは第2の電圧117のいずれか一方が選択されて供給される反射電極13が画素毎に設けられ、この反射電極13と対向電極108との間に介在する液晶層107に両電極の電位差が印加され、この電位差に応じた液晶分子の配向変化に応じて黒表示状態(オン表示状態ともいう)と白表示状態(オフ表示状態ともいう)となる。 [0100] Note that the liquid crystal pixel 105 is reflective electrode either the first voltage 116 or the second voltage 117 output from the liquid crystal pixel driver 104 in accordance with the held data signal is supplied is selected 13 is provided for each pixel, the potential difference between both electrodes in the liquid crystal layer 107 interposed between the reflective electrode 13 and the counter electrode 108 is applied, black display state according to the orientation change of the liquid crystal molecules corresponding to the potential difference It is (also referred to as on-display state) and white display state (also referred to as off-display state). 液晶パネルは、上述のように、半導体基板等の基板1とガラス等の基板35との間に液晶3 The liquid crystal panel, as described above, the liquid crystal 3 between the substrate 1 and the substrate 35 such as glass, such as a semiconductor substrate
7を封入して挟持し(図14参照)、基板1上に、マトリクス状に反射電極13を配置し、その反射電極13の下方に液晶画素駆動回路101、行走査線110−n、 7 sandwiched by sealing (see FIG. 14), on a substrate 1, a reflective electrode 13 arranged in a matrix, liquid crystal pixel driving circuit 101 below the reflective electrodes 13, row scanning lines 110-n,
列走査線112−m、列データ線115−d、行走査線駆動回路111、列走査線駆動回路113などを形成して構成されている(図13参照)。 Column scanning line 112-m, column data line 115-d, the row scanning line driving circuit 111 is configured to form a like column scanning line driving circuit 113 (see FIG. 13). 各画素は、反射電極13と、対向電極33との間に画素毎に電圧を印加して、その間に介在される画素毎の液晶層37に電圧供給し、液晶分子の配向を各画素毎に変化させる。 Each pixel includes a reflective electrode 13, a voltage is applied to each pixel between the counter electrode 33, the liquid crystal layer 37 for each pixel and the voltage supply, the alignment of liquid crystal molecules for each pixel interposed therebetween changing.

【0101】次に、上述のように構成される液晶画素駆動回路等の具体的な回路構成の一例について説明する。 [0102] Next, an example of a specific circuit configuration of the liquid crystal pixel driving circuit and the like configured as described above.

【0102】図8に示すように、本実施形態において、 [0102] As shown in FIG. 8, in this embodiment,
スイッチング制御回路109はCMOSトランジスタ構成のNORゲート回路109−1とCMOSトランジスタ構成のインバータ109−2の論理回路により構成することができる。 The switching control circuit 109 can be constituted by a logic circuit of the inverter 109-2 of NOR gate circuit 109-1 and CMOS transistor structure of a CMOS transistor structure. NORゲート回路109−1は2入力とも負論理の選択信号が入力された時に正論理のオン信号を出力し、インバータ109−2により負論理のオン信号を出力する。 NOR gate circuit 109-1 outputs a positive logic ON signal when the negative logic of the selection signal is input Both inputs and outputs a negative logic on signal by the inverter 109-2. また、スイッチング回路102はCM The switching circuit 102 CM
OSトランジスタ構成のトランスミッションゲート10 The transmission gate 10 of the OS transistor configuration
2−1により構成することができる。 It may be composed of 2-1. トランスミッションゲート102−1はスイッチング制御回路109のオン信号に基づいて導通して列データ線115とメモリ回路103を繋ぎ、オフ信号に基づいて非導通となる。 Transmission gate 102-1 connects column data line 115 and the memory circuit 103 to conduct based on the ON signal of the switching control circuit 109 becomes non-conductive based on the OFF signal. メモリ回路103はCMOSトランジスタ構成のクロックドインバータ103−1とCMOSトランジスタ構成のインバータ103−2を帰還接続した構成とすることができる。 Memory circuit 103 can be formed by the feedback connection inverters 103-2 clocked inverter 103-1 and CMOS transistor structure of a CMOS transistor structure. データ信号はスイッチング制御回路109のオン信号によりスイッチング回路102からメモリ回路1 Data signal memory circuit 1 from the switching circuit 102 by the ON signal of the switching control circuit 109
03に取り込まれ、インバータ103−2により反転され、スイッチング制御回路109のオフ信号により動作するクロックドインバータ103−1により出力を帰還してデータ信号を保持する。 03 taken, is inverted by an inverter 103-2, and holds the data signal fed back output by the clocked inverter 103-1 operated by the OFF signal of the switching control circuit 109. 液晶画素ドライバ104は2個のCMOSトランジスタ構成のトランスミッションゲート104−1及び104−2により構成することができる。 Liquid crystal pixel driver 104 can be configured by transmission gates 104-1 and 104-2 of the two CMOS transistor configuration. メモリ回路103に保持されたデータ信号がH Data signal held in the memory circuit 103 is H
レベルの場合は、液晶画素ドライバ104において、ノーマリーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続されるトランスミッションゲート104−1が導通状態となり、反射電極13に第1の電圧116が供給され、対向電極108に供給される基準電圧122との電位差により液晶画素105が黒表示状態となる。 For level, in the liquid crystal pixel driver 104, a transmission gate 104-1 connected to the first voltage signal line 118 to a black display of the liquid crystal when a normally white display is rendered conductive, first the reflection electrode 13 voltage 116 is supplied, the liquid crystal pixel 105 is a black display state by a potential difference between the reference voltage 122 supplied to the common electrode 108. 同様に、保持されたデータ信号がLレベルの場合は、第2の電圧信号線119に接続されるトランスミッションゲート104−2が導通状態となり、反射電極13に第2の電圧117が供給され液晶画素105 Similarly, if held data signal is at the L level, the transmission gate 104-2 connected to the second voltage signal line 119 is rendered conductive, the liquid crystal pixel second voltage 117 is supplied to the reflective electrode 13 105
が白表示状態となる。 There becomes a white display state.

【0103】次に、上述した各実施形態の如く構成された反射電極を画素電極として画素毎に駆動するように構成された各画素に設けられる駆動回路の他の例について図9から図12を参照して説明する。 [0103] Next, FIG. 12 from FIG. 9 for another example of a driving circuit provided in each pixel configured to drive each pixel configured reflecting electrode as in each embodiment described above as a pixel electrode reference to be explained. ここに、図9は、 Here, FIG. 9,
本発明の液晶パネルの画素及びその駆動回路などの他の例を示す回路図であり、図10は、このうち1個の液晶画素駆動回路の詳細構成を示す回路図であり、図11 A circuit diagram showing another example of such a pixel and a driving circuit of a liquid crystal panel of the present invention, FIG. 10 is a circuit diagram showing a detailed configuration of these one liquid crystal pixel driving circuit, FIG. 11
は、そのレイアウトパターンを示す平面図であり、図1 Is a plan view showing the layout pattern, FIG. 1
2は、このうち1個の液晶画素駆動回路に係る部分を拡大して示す平面図である。 2 is a plan view showing an enlarged portion of this one pair of liquid crystal pixel driving circuit. 尚、図9から図12では、図7及び図8に示した構成要素と同様の構成要素には同様の参照符号を付し、その説明は適宜省略する。 In FIG. 12 from FIG. 9, denoted by the same reference numerals are used for the same components as those shown in FIGS. 7 and 8, a description thereof will be omitted.

【0104】図9に示す駆動回路の構成例は、特にカラー液晶パネルに適しており、一個のスイッチング制御回路109'には、順にR、G、B、R、G、B用に行方向に配列された6個の液晶画素駆動回路101'が接続されている。 [0104] configuration example of the drive circuit shown in FIG. 9 is especially suited for color liquid crystal panel, the single switching control circuit 109 ', in turn R, G, B, R, G, in the row direction for B six liquid crystal pixel driving circuit 101 arranged 'are connected. そして、これら6個の液晶画素駆動回路1 Then, the six liquid crystal pixel driving circuits 1
01'には、夫々別個の入力データ線114'を介して、シリアル−パラレル変換された6つの(順にR、 01 ', the respective separate input data line 114' via a serial - parallel converted six (order R,
G、B、R、G、B用の)画像信号が、同一のスイッチング制御回路109'による制御下で(即ち、同一アドレスの駆動回路として)、夫々同時に入力されるように構成されている。 G, B, R, G, for B) image signals, under the control of the same switching control circuit 109 '(ie, as the driving circuit at the same address), and is configured so as to input each time. 各液晶画素駆動回路101'に接続された反射電極13には、基板1上又は基板2上の対向位置に夫々の色(R、G又はB)のカラーフィルタが形成されており、6個の液晶画素駆動回路により各画素におけるカラー画像信号に応じた色の表示が可能となる。 The reflective electrode 13 connected to the respective liquid crystal pixel driving circuit 101 ', the color filter is formed of a respective color (R, G or B) to the opposite position on the substrate 1 or the substrate 2, the six display color corresponding to the color image signal in each pixel is made possible by the liquid crystal pixel driving circuit.

【0105】尚、この構成例では、スイッチング制御回路109'は、図8に示したのと同様に、CMOSトランジスタ構成のNORゲート回路及びCMOSトランジスタ構成のインバータからなり、クロック信号線125 [0105] In this configuration example, the switching control circuit 109 ', similar to that shown in FIG. 8, an inverter of NOR gate circuit and the CMOS transistor structure of a CMOS transistor structure, a clock signal line 125
を介して6個の液晶画素駆動回路101'のクロック入力端子にクロック信号CKを供給すると共に反転クロック信号線126を介して6個の液晶画素駆動回路10 Through the inverted clock signal line 126 supplies a clock signal CK to the clock input terminals of the six liquid crystal pixel driving circuit 101 'via the six liquid crystal pixel driving circuit 10 of
1'の反転クロック入力端子に反転クロック信号/CK The inverted clock signal / CK to an inverted clock input terminal of 1 '
を供給するように構成されている。 It is configured to supply.

【0106】また、図9に示した回路のうち、1個の液晶画素駆動回路101'は、図10(a)の記号図に示した通りであり、これに対応する具体的な回路構成は、 [0106] Also, among the circuit shown in FIG. 9, one liquid crystal pixel driving circuit 101 'is as shown in the symbol diagram of FIG. 10 (a), specific circuit configuration corresponding thereto ,
例えば図10(b)に示したように、図8に示したのと同様に、CMOSトランジスタ構成のトランスミッションゲート、CMOSトランジスタ構成のクロックドインバータ及びインバータからなり、クロック信号CKのタイミングで入力データ線114'から供給され保持されたデータ(DATA)に応じて第1の電圧116又は第2の電圧117を反射電極13に印加するように構成されている。 For example, as shown in FIG. 10 (b), in the same manner as shown in FIG. 8, the transmission gate of the CMOS transistor structure consists clocked inverter and an inverter of a CMOS transistor structure, the input data line at a timing of the clock signal CK It is composed of the first voltage 116 or the second voltage 117 in accordance with the data held is supplied (dATA) to apply to the reflection electrode 13 from 114 '.

【0107】従って、図9に示した駆動回路の動作については、複数の反射電極13を同時に駆動する点を除き、図7及び図8に示した場合と同様である。 [0107] Therefore, for the operation of the drive circuit shown in FIG. 9, except for driving a plurality of reflection electrodes 13 at the same time, it is similar to those shown in FIGS.

【0108】ここで、図9に示した駆動回路の具体的な平面レイアウトパターンの一例を図11に示し、このうち1個の液晶画素駆動回路101'に係る部分を図12 [0108] FIG concrete an example of a planar layout pattern shown in FIG. 11, the portion of this one pair of liquid crystal pixel driving circuit 101 'of the drive circuit shown in FIG 12
に拡大して示す。 It is shown enlarged in.

【0109】図11及び図12に示すように、各画素電極13の下に液晶画素駆動回路101'及びこれに接続された各種配線が配置されている。 [0109] As shown in FIGS. 11 and 12, various wiring lines connected to the liquid crystal pixel driving circuits 101 'and which under each pixel electrode 13 is disposed. 特に、図12において、入力データ線114'、行走査線110、列走査線112、クロック信号線125、反転クロック信号線1 In particular, in FIG. 12, the input data line 114 ', row scanning lines 110, the column scanning line 112, a clock signal line 125, the inverted clock signal line 1
26、接地ライン(GND)、所定電源ライン(Vc 26, the ground line (GND), a predetermined power supply line (Vc
c)、第1の電圧信号線118、第2の電圧信号線11 c), the first voltage signal line 118, a second voltage signal line 11
9等の各種配線における大部分が、第1導電層(図中、 Most of various lines such as 9, the first conductive layer (in the figure,
網かけハッチングで示された領域に形成されている層) Layer formed in a region indicated by shaded hatching)
から形成されている。 It is formed from. また、これらの配線が交差する必要がある部分では、主にゲート電極と同一の導電性ポリシリコン膜(図中、無ハッチングで示されている領域に形成されている膜)から中継配線部が形成されている。 Further, in a portion that needs to these lines intersect, primarily the gate electrode of the same conductive polysilicon film relay wiring part from (in the figure, film is formed in a region indicated by no hatching) It is formed.
尚、図中、異なる導電層や半導体層間を電気的接続するコンタクトホールは夫々黒四角で示されており、各コンタクトホールには、接続プラグが配置されてもよいし配置されなくてもよい。 In the figure, the contact hole for electrically connecting different conductive layers and semiconductor layers are indicated by respective black squares, each contact hole, the connection plug may not be arranged may be located. また各トランジスタにおいては、 In addition, in each transistor,
P型又はN型半導体膜(図中、斜線で示されている領域に形成されている膜)に導電性ポリシリコン膜からなるゲート電極が不図示の絶縁膜を介して対向配置されている。 P-type or N-type semiconductor film gate electrode made of a conductive polysilicon film (in the figure, the film formed in a region indicated by oblique lines) are oppositely arranged with an insulating film (not shown). 更に反射電極13のほぼ中央には、図5に示したのと同様に、第2導電層10b及び接続プラグ12により第1導電層(ドレイン又はソース電極)と反射電極13 Furthermore almost the center of the reflective electrode 13, in the same manner as shown in FIG. 5, reflected the first conductive layer by a second conductive layer 10b and the connecting plug 12 (the drain or the source electrode) electrode 13
とが接続されている。 Door is connected.

【0110】図11及び図12から分かるように、第2 [0110] As can be seen from FIGS. 11 and 12, the second
導電層10bは、平面的に見て僅かの領域に形成されていれば足りるので、第2導電層を基板上の大部分の領域に広げて形成することが可能となり、図11及び図12 The conductive layer 10b, so sufficient that formed slightly in the region in plan view, the second conductive layer makes it possible to form spread to most regions of the substrate, 11 and 12
には図示されていない第2導電層10a(図1から図6 A second conductive layer 10a which is not shown in (Figures 1 6
参照)を凹凸状に形成することにより、基板上の大部分の領域において、反射電極13に良好な反射特性を与えることができるのである。 By forming a reference) uneven, in the region of the majority of the substrate, it is possible to provide good reflection characteristics in the reflective electrode 13. 更に、第1導電層を用いて各種配線が形成されているため、前述のように第1導電層8aの存在及び不存在を利用して第2導電層10aを介して反射電極13の表面に段差を与えることができ、その反射特性を更に向上させることが可能となるのである。 Furthermore, since the various wires with first conductive layer is formed on the surface of the reflective electrode 13 through the second conductive layer 10a by using the presence and absence of the first conductive layer 8a as described above can give a step, it become possible to further enhance its reflective properties. 尚、図12において、第1導電層8aが形成されていない平面領域(即ち、配線が形成されていない領域) In FIG. 12, a plane region where the first conductive layer 8a is not formed (i.e., the wiring is not formed region)
を利用して、前述した第2実施形態のように第1導電層8cを積極的にパターニングすることにより(図2参照)、第2導電層10aにまんべんなく細かな段差を与えることができるのである。 Utilizing, by actively patterning the first conductive layer 8c as in the second embodiment described above (see FIG. 2), than it is possible to provide evenly fine step in the second conductive layer 10a .

【0111】(本発明の液晶パネルの構造の説明)次に、上述した各実施形態の液晶パネル用基板を備えて構成される液晶パネル全体の構造を再び図13及び図14 [0111] (Description of structure of the liquid crystal panel of the present invention) Next, again 13 and the structure of the whole formed liquid crystal panel includes a liquid crystal panel substrate in the embodiments described above 14
を参照してより詳細に説明する。 Referring to will be described in more detail. ここに、図13は、液晶パネル全体の平面図であり、図14は、そのA−A' Here, FIG. 13 is a plan view of the entire liquid crystal panel, FIG. 14, the A-A '
断面図である。 It is a cross-sectional view.

【0112】図13に示すように液晶パネル30においては、画素を駆動する回路として、先ず遮光膜25で覆われた額縁領域に、前述のように行走査線駆動回路11 [0112] In the liquid crystal panel 30 as shown in FIG. 13, a circuit for driving the pixel, first, the frame area covered with the light shielding film 25, the row scanning line driving circuit as described above 11
1、列走査線駆動回路113及び入力データ線22が設けられており、更に画像表示領域20中(反射電極13 1, and the column scanning line driving circuit 113 and the input data line 22 is provided further in the image display area 20 (the reflective electrodes 13
下)には前述の如く、スイッチング制御回路109、スイッチング回路102、メモリ回路103及び液晶画素ドライバ104が設けられている。 As described above below), the switching control circuit 109, switching circuit 102, a memory circuit 103 and the liquid crystal pixel driver 104 is provided. 遮光膜25は、図1 Shielding film 25, Fig. 1
に示されている反射電極13と同一工程で形成される第3導電層で構成され、LC共通電極電位等の所定電位が印加されるように構成されている。 Is composed of the third conductive layer is formed in the same step as the reflective electrode 13 are shown in a predetermined potential such LC common electrode potential is configured to be applied. 尚、パッド領域26 Incidentally, the pad area 26
には、電源電圧を供給するために使用されるパッドもしくは端子が形成されている。 The pad or terminal is used to supply is formed a power supply voltage.

【0113】図14に示すように、基板1には、その裏面にガラスもしくはセラミック等からなる基板32が接着剤により接着されている。 [0113] As shown in FIG. 14, the substrate 1, a substrate 32 made of glass or ceramics or the like is bonded by adhesive to the back surface. これとともに、基板1の表面側には、LC共通電極電位が印加される透明導電膜(ITO)からなる対向電極33を有する入射側のガラス基板35が適当な間隔をおいて配置され、周囲を図6 At the same time, on the surface side of the substrate 1, a glass substrate 35 on the incident side having a counter electrode 33 made of a transparent conductive film LC common electrode potential is applied (ITO) are disposed at appropriate intervals, around Figure 6
のシール材形成領域36に形成したシール材36で接着された間隙内に、液晶37として周知のTN(Twisted The bonded within the gap with a sealing material 36 formed in the sealant forming region 36, known as the liquid crystal 37 TN (Twisted
Nematic)型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたSH(Super Homeotropic)型液晶などが充填されて液晶パネル30として構成されている。 Nematic) type liquid crystal or a voltage SH liquid crystal molecules are substantially vertically aligned in the absence of an applied (Super Homeotropic) type liquid crystal, etc. is formed as a liquid crystal panel 30 is filled.
なお、外部から信号を入力するためにパッド領域26はシール材36の外側に来るように、シール材36を設ける位置が設定されている。 Incidentally, the pad region 26 for inputting a signal from the outside to come to the outside of the sealing member 36, provided with a sealing member 36 position is set.

【0114】周辺回路上の遮光膜25は、液晶37を介在して対向電極33と対向されるように構成されている。 [0114] shielding film 25 on the peripheral circuit is configured to be opposed to the counter electrode 33 by interposing the liquid crystal 37. そして、遮光膜25にLC共通電極電位を印加すれば、対向電極33にはLC共通電極電位が印加されるので、その間に介在する液晶部分には直流電圧が印加されなくなる。 Then, by applying a LC common electrode potential to the light-shielding film 25, since the LC common electrode potential is applied to the counter electrode 33, a DC voltage is not applied to the liquid crystal portion interposed therebetween. よってTN型液晶であれば常に液晶分子がほぼ90°ねじれたままとなり、SH型液晶であれば常に垂直配向された状態に液晶分子が保たれる。 Therefore if a TN liquid crystal always remain liquid crystal molecules are twisted approximately 90 °, the liquid crystal molecules are kept constantly being vertically aligned if the SH liquid crystal. 即ち遮光膜25に対向する領域において遮光膜25の電位変動により液晶37がオンオフしたり、白抜けしたりすることはない。 That is, in a region facing the light shielding film 25 or off the liquid crystal 37 due to the potential fluctuation of the light-shielding film 25, does not or white spots. より一般には、シール材37で囲まれた領域内に配置され、液晶37に対向する第1、第2又は第3導電層からなる遮光膜(即ち、配線用ではなく遮光用に形成されるいずれかの導電層)については、ノーマリーブラックモードやノーマリーホワイトモードの別、1H(1 Any More generally, is disposed in a region surrounded by the sealing material 37, first facing the liquid crystal 37, the light shielding film formed of the second or third conductive layer (i.e., to be formed for light shielding rather than wire for Kano conductive layer), a normally black mode or normally white mode different, IH (1
水平走査期間)反転や1S(1垂直走査期間)反転などの反転駆動方式の別などに応じて、例えば、対向電極3 Etc. According to different inversion driving method, such as horizontal scanning period) inversion or 1S (1 vertical scanning period) inversion, for example, the counter electrode 3
3等と同電位或いは所定電源電位と同電位にすることにより、液晶37が白抜けせず高コントラストになるように、対向する液晶37部分を定常的に黒又は白に固定するのが好ましく、同時に直流電流の印加により液晶37 By the 3 or the like and the same potential or a predetermined power supply potential and the same potential, so that the liquid crystal 37 becomes high contrast without white spots, it is preferable to fix the liquid crystal 37 portion facing the constantly black or white, LCD 37 by application of a DC current at the same time
を劣化させないようにするのが好ましい。 Preferably, so as not to deteriorate the.

【0115】この実施形態においては特に、半導体基板からなる基板1は、その裏面にガラスもしくはセラミック等からなる基板32が接着剤により接合されているため、その強度が著しく高められる。 [0115] Particularly in this embodiment, the substrate 1 made of a semiconductor substrate, since the substrate 32 made of glass or ceramics or the like on the back surface are joined by an adhesive, the strength is significantly enhanced. その結果、基板1に基板32を接合させてから対向基板(ガラス基板35) As a result, the counter substrate were allowed to join the substrate 32 to the substrate 1 (glass substrate 35)
との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。 When to perform the bonding of the, there is an advantage that the gap of the liquid crystal layer is uniform throughout the panel.

【0116】以上図1から図14を参照して説明した各実施形態における液晶パネル30の基板1上には更に、 [0116] From the above Fig. 1 on the substrate 1 of the liquid crystal panel 30 in the embodiments described with reference to FIG. 14 further
画像信号を所定タイミングでサンプリングするサンプリング回路、画像信号のデータ線への書込み負荷軽減のために各データ線について画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等の各種回路を、画素を駆動する方式に応じて追加的に設けてもよい。 A sampling circuit for sampling an image signal at a predetermined timing, a precharge circuit for writing a precharge signal at a predetermined potential at the timing ahead of the image signal for each data line for writing load reduction to the data line of the image signal, Ya being manufactured quality of the liquid crystal device factory, various circuits such as a test circuit for testing a defect or the like, may be additionally provided in accordance with the method of driving the pixel.

【0117】以上図1から図14を参照して説明した各実施形態では、対向基板35の外側に、例えば、TN [0117] From the above Figure 1 in the embodiment described with reference to FIG. 14, on the outer side of the counter substrate 35, for example, TN
(Twisted Nematic)モード、VA(Vertically Aligne (Twisted Nematic) mode, VA (Vertically Aligne
d)モード、PDLC(Polymer Dispersed Liquid Crysta d) mode, PDLC (Polymer Dispersed Liquid Crysta
l)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。 l) operation mode or the like mode, according to another normally white mode / normally black mode, a polarizing film, a retardation film, and a polarizing plate are arranged in a predetermined direction. また、反射電極13に対向する所定領域にRGB Further, RGB in a predetermined region opposed to the reflective electrode 13
のカラーフィルタをその保護膜と共に、対向基板35上に形成してもよい。 A color filter with its protective film may be formed on the counter substrate 35. あるいは、基板1上のRGBに対応する反射電極13上にカラーレジスト等でカラーフィルタ層を形成することも可能である。 Alternatively, it is also possible to form a color filter layer on the reflective electrode 13 corresponding to the RGB substrate 1 with a color resist or the like. このようにすれば、 In this way,
直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態の液晶パネルを適用できる。 It can be applied a liquid crystal panel of the embodiment in a direct-view type or reflection-type color liquid crystal device, such as a color liquid crystal television. 更に、対向基板35上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。 Further, on the counter substrate 35, to deposit an interference layer having different refractive indexes several layers, by utilizing the interference of light, it may be formed dichroic filter that creates RGB color. このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。 According to the dichroic filter with the opposite substrate, a brighter color liquid crystal device can be realized.

【0118】(本発明の液晶パネルを用いた電子機器の説明)次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。 [0118] (Description of an electronic apparatus using a liquid crystal panel of the present invention) Next, an example of an electronic apparatus using the reflective liquid crystal panel of the present invention as a display device.

【0119】図15(A)は携帯電話を示す斜視図である。 [0119] Figure 15 (A) is a perspective view showing a cellular phone. 携帯電話1000には、本発明の反射型液晶パネルを用いた液晶表示部1001が具備されている。 The mobile phone 1000 has a liquid crystal display unit 1001 is provided with a reflective liquid crystal panel of the present invention.

【0120】図15(B)は、腕時計型電子機器を示す斜視図である。 [0120] FIG. 15 (B) is a perspective view showing a wristwatch type electronic apparatus. 時計1100には、本発明の反射型液晶パネルを用いた液晶表示部1101が具備されている。 The clock 1100, the liquid crystal display unit 1101 using a reflective liquid crystal panel of the present invention is provided.
この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。 The liquid crystal panel because it has a pixel of the high resolution as compared with the conventional time display, it is possible to enable a television image display, it is possible to realize a watch television.

【0121】図15(C)は、ワープロ、パソコン等の携帯型情報処理装置を示す斜視図である。 [0121] FIG. 15 (C) is a perspective view showing a word processor, a portable information processing apparatus such as a personal computer. 情報処理装置1200には、キーボード等の入力部1202、本発明の反射型液晶パネルを用いた液晶表示部1206及び情報処理装置本体1204が具備されている。 The information processing apparatus 1200, an input unit 1202 such as a keyboard, a liquid crystal display unit 1206 and the information processing apparatus main body 1204 using a reflection type liquid crystal panel of the present invention is provided.

【0122】各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。 [0122] Since each of the electronic devices is an electron device driven by a battery, With reflective liquid crystal panel having no light source lamp can extend battery life. また、 Also,
本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。 As in the present invention, since it incorporates a peripheral circuit to the panel substrate, the number of parts is greatly reduced, it can be more lightweight and smaller.

【0123】以上図15に示した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、テレビ電話、POS端末、 [0123] or addition to the electronic apparatus shown in FIG. 15, a liquid crystal television, a view finder type or monitor direct view type video tape recorder, a car navigation system, an electronic organizer, a calculator, a word processor, an engineering work station (EWS), TV phone, POS terminals,
タッチパネルを備えた装置等などの電子機器にも、第1 Also electronic equipment such as apparatus and the like having a touch panel, first
から第4実施形態の液晶パネル用基板を用いた液晶パネルを適用可能である。 From applicable to a liquid crystal panel using a liquid crystal panel substrate of the fourth embodiment.

【0124】尚、本発明は、以上説明した実施形態に限るものではなく、本発明の要旨を変えない範囲で実施形態を適宜変更して実施することができる。 [0124] The present invention is more not limited to the embodiment described can be implemented by changing the embodiments as appropriate within a range not changing the gist of the present invention.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第1実施形態の画素領域における断面図である。 1 is a cross-sectional view of a pixel region of the first embodiment of the liquid crystal panel substrate of the reflective electrode side constituting the reflective liquid crystal panel according to the present invention.

【図2】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第2実施形態の画素領域における断面図である。 2 is a cross-sectional view of a pixel region of the second embodiment of the liquid crystal panel substrate of the reflective electrode side constituting the reflective liquid crystal panel according to the present invention.

【図3】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第3実施形態の画素領域における断面図である。 3 is a cross-sectional view of a pixel region of the third embodiment of the liquid crystal panel substrate of the reflective electrode side constituting the reflective liquid crystal panel according to the present invention.

【図4】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第4実施形態の画素領域における断面図である。 4 is a cross-sectional view of a pixel region of the fourth embodiment of the liquid crystal panel substrate of the reflective electrode side constituting the reflective liquid crystal panel according to the present invention.

【図5】第1、第2及び第4実施形態における画素領域の凹部及び遮光層の配置を示す平面図(図5(a))並びにそのうち反射電極の間隙部分を拡大して示す平面図(図5(b))である。 [5] First, a plan view (FIG. 5 (a)) and of which a plan view showing an enlarged gap portion of the reflective electrode showing the arrangement of the recess and the light-shielding layer of the pixel region in the second and fourth embodiments ( a Figure 5 (b)).

【図6】第3実施形態における画素領域の凹部及び遮光層の配置を示す平面図である。 6 is a plan view showing the arrangement of the recesses and the light shielding layer of the pixel region in the third embodiment.

【図7】各実施形態の液晶パネル用基板を用いて構成された液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。 7 is a block diagram showing an example of such a pixel and a driving circuit of a liquid crystal panel constructed by using a liquid crystal panel substrate in the embodiments.

【図8】図7に基づく駆動回路をCMOSトランジスタで構成した回路図である。 8 is a circuit diagram of the driving circuit and a CMOS transistor according to Figure 7.

【図9】カラー液晶パネルの場合の各実施形態における画素領域の駆動回路の構成例を示す回路図である。 9 is a circuit diagram showing a configuration example of a driving circuit of the pixel regions in each embodiment in the case of a color liquid crystal panel.

【図10】図9の駆動回路に含まれる1個の液晶画素駆動回路の記号図(図10(a))及びこれに対応する具体的な回路構成を示す回路図(図10(b))である。 [10] Symbol view of one liquid crystal pixel driving circuit included in the driver circuit in FIG. 9 (FIG. 10 (a)) and a circuit diagram showing a specific circuit configuration corresponding thereto (FIG. 10 (b)) it is.

【図11】図9の駆動回路のレイアウトパターンを示す平面図である。 11 is a plan view showing a layout pattern of a driving circuit of FIG.

【図12】図11の駆動回路のレイアウトパターンのうち1個の液晶画素駆動回路に係る部分を拡大して示す平面図である。 12 is a plan view showing an enlarged portion of the one liquid crystal pixel driving circuit of the layout pattern of the driving circuit of FIG.

【図13】各実施形態の液晶パネル用基板を用いて構成される反射型液晶パネルの平面図である。 13 is a plan view of a reflective liquid crystal panel configured using a liquid crystal panel substrate in the embodiments.

【図14】図13のA−A'断面図である。 14 is a A-A 'sectional view of figure 13.

【図15】各実施形態の反射型液晶パネルを用いた携帯電話の斜視図(図15(a))、腕時計型テレビの斜視図(図15(b))及びパーソナルコンピュータの斜視図(図15(c))である。 Figure 15 is a perspective view of a cellular phone using a reflective liquid crystal panel of each embodiment (FIG. 15 (a)), a perspective view of a wrist watch-type television (FIG. 15 (b)) and a perspective view of a personal computer (Fig. 15 a (c)).

【符号の説明】 DESCRIPTION OF SYMBOLS

1……基板 2……ウェル領域 3……フィールド酸化膜 5……ゲート電極 6a,6b……ソース・ドレイン領域 7……第1層間絶縁膜 8a,8b……第1導電層(ソース・ドレイン電極) 9……第2層間絶縁膜 9b……コンタクトホール 10a,10b……第2導電層 11a……第1のシリコン酸化膜 11b……第2のシリコン酸化膜 11c……第3のシリコン酸化膜 11d……シリコン窒化膜 12……接続プラグ 13……反射電極(第3導電層) 20……画素表示領域 22……入力データ線 25……遮光膜(第3導電層) 26……パッド領域 32……基板 33……対向電極 35……ガラス基板 36……シール材 37……液晶 101……液晶画素駆動回路 102……スイッチング回路 103……メモリ回路 104……液晶画 1 ...... substrate 2 ...... well region 3 ...... field oxide film 5 ...... gate electrode 6a, 6b ...... source and drain regions 7 ...... first interlayer insulating film 8a, 8b ...... first conductive layer (source-drain electrode) 9 ...... second interlayer insulating film 9b ...... contact holes 10a, 10b ...... second conductive layer 11a ...... first silicon oxide film 11b ...... second silicon oxide film 11c ...... third silicon oxide film 11d ...... silicon nitride film 12 ...... connection plug 13 ...... reflective electrode (third conductive layer) 20 ...... pixel display area 22 ...... input data lines 25 ...... shielding film (third conductive layer) 26 ...... pad region 32 ...... substrate 33 ...... counter electrode 35 ...... glass substrate 36 ...... sealant 37 ...... LCD 101 ...... liquid crystal pixel driving circuit 102 ...... switching circuit 103 ...... memory circuit 104 ...... LCD picture 素ドライバ 105……液晶画素 109……スイッチング制御回路 110……行走査線 111……行走査線駆動回路 112……列走査線 113……列走査線駆動回路 114……入力データ線 115……列データ線 116……第1の電圧 117……第2の電圧 118……第1の電圧信号線 119……第2の電圧信号線 120……行走査線駆動回路用制御信号 121……列走査線駆動回路用制御信号 122……基準電圧 125……クロック信号線 126……反転クロック信号線 1000……携帯電話 1001……液晶表示部 1100……時計 1101……液晶表示部 1200……情報処理装置 1202……入力部 1204……情報処理装置本体 1206……液晶表示部 Containing driver 105 ...... liquid crystal pixel 109 ...... switching control circuit 110 ...... row scanning line 111 ...... row scanning line driving circuit 112 ...... column scanning line 113 ...... column scanning line driving circuit 114 ...... input data line 115 ...... column data lines 116 ...... first voltage 117 ...... second voltage 118 ...... first voltage signal line 119 ...... second voltage signal line 120 control signal 121 ...... for row ...... row scanning line driving circuit control signal for the scanning line driving circuit 122 ...... reference voltage 125 ...... clock signal line 126 ...... inverted clock signal line 1000 ...... mobile phone 1001 ...... liquid crystal display unit 1100 ...... clock 1101 ...... liquid crystal display unit 1200 ...... information processing equipment 1202 ...... input unit 1204 ...... main body of the information processing device 1206 ...... the liquid crystal display unit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H090 HA04 HA06 HA08 HB03X HB04X HC03 HD03 HD06 JB04 LA01 LA04 LA05 LA20 2H092 JA25 JA46 JB08 JB56 JB58 KA03 KA04 KA07 KB13 KB22 KB25 MA05 MA08 NA01 NA19 PA09 PA12 5F058 BC02 BD02 BF02 BF23 BF25 BF29 BH01 5F110 BB01 BB04 CC02 CC07 DD02 DD03 DD05 EE05 EE09 FF02 FF03 FF09 FF23 FF29 GG12 GG13 GG15 HL03 HL04 HL23 NN02 NN03 NN04 NN22 NN24 NN55 NN66 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 2H090 HA04 HA06 HA08 HB03X HB04X HC03 HD03 HD06 JB04 LA01 LA04 LA05 LA20 2H092 JA25 JA46 JB08 JB56 JB58 KA03 KA04 KA07 KB13 KB22 KB25 MA05 MA08 NA01 NA19 PA09 PA12 5F058 BC02 BD02 BF02 BF23 BF25 BF29 BH01 5F110 BB01 BB04 CC02 CC07 DD02 DD03 DD05 EE05 EE09 FF02 FF03 FF09 FF23 FF29 GG12 GG13 GG15 HL03 HL04 HL23 NN02 NN03 NN04 NN22 NN24 NN55 NN66

Claims (24)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板に、 トランジスタと、 前記トランジスタに接続された反射電極と、 前記反射電極の下方に層間絶縁膜とを有し、 前記層間絶縁膜は、第1のシリコン酸化膜、第1のシリコン酸化膜の上に、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜、第2のシリコン酸化膜の上に形成された第3のシリコン酸化膜により形成されることを特徴とする液晶パネル用基板。 To 1. A substrate having a transistor, a reflective electrode connected to the transistor, an interlayer insulating film below the reflective electrode, the interlayer insulating film, the first silicon oxide film, first formed on the silicon oxide film, a second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide, the third silicon oxide film formed on the second silicon oxide film substrate for a liquid crystal panel characterized in that it is.
  2. 【請求項2】 前記反射電極の下方に、層間絶縁膜を介して前記反射電極に対応する領域に積層されると共に凹凸状に形成された凹凸膜を有することを特徴とする請求項1に記載の液晶パネル用基板。 Below wherein said reflective electrodes, according to claim 1, characterized in that it comprises an uneven film formed on the uneven shape while being laminated in an area corresponding to the reflective electrode through the interlayer insulating film substrate for the liquid crystal panel.
  3. 【請求項3】 前記第1のシリコン酸化膜は、膜厚が5 Wherein the first silicon oxide film had a thickness of 5
    0〜500nmであることを特徴とする請求項1および請求項2に記載の液晶パネル用基板。 A liquid crystal panel substrate according to claim 1 and claim 2 characterized in that it is a 0 to 500 nm.
  4. 【請求項4】 前記第3のシリコン酸化膜は多孔性であることを特徴とする請求項1〜請求項3に記載の液晶パネル用基板。 4. A liquid crystal panel substrate according to claim 1 to claim 3, wherein the third silicon oxide film is porous.
  5. 【請求項5】 前記凹凸膜と同一膜から形成されており前記基板に垂直な方向から見て前記反射電極の間隙を遮光する遮光膜を更に有することを特徴とする請求項1〜 5. A method according to claim 1, characterized by further comprising a light shielding film for shielding the gap between the reflective electrode when viewed from a direction perpendicular to the uneven film and the substrate are formed from the same film
    請求項4に記載の液晶パネル用基板。 A liquid crystal panel substrate according to claim 4.
  6. 【請求項6】 前記凹凸膜は、一の導電膜からなり、 該一の導電膜と同一膜から形成された配線を更に有することを特徴とする請求項1〜請求項5に記載の液晶パネル用基板。 Wherein said uneven film is one made of a conductive film, liquid crystal panel according to claim 1 to claim 5, characterized by further comprising a wiring formed from the first conductive film and the same film use substrate.
  7. 【請求項7】 前記一の導電膜と前記基板との間には、 7. between the said one conductive film substrate,
    層間絶縁膜を介して他の導電膜が更に積層されており、 Other conductive film via an interlayer insulating film is further laminated,
    該他の導電膜の存在及び不存在により該他の導電膜の上方に位置する前記一の導電膜部分からなる前記凹凸膜に段差が生じていることを特徴とする請求項2に記載の液晶パネル用基板。 The liquid crystal according to claim 2, characterized in that step on the uneven film made from the one conductive film portion located above the said other conductive layer is caused by the presence and absence of the other conductive film a substrate for a panel.
  8. 【請求項8】 前記凹凸膜は、平坦膜に多数の微細孔が不規則に形成されることにより凹凸状に形成されていることを特徴とする請求項1〜請求項7のいずれか一項に記載の液晶パネル用基板。 Wherein said uneven film is any one of claims 1 to 7, wherein a plurality of micropores in a flat film is formed in an uneven shape by being irregularly formed the liquid crystal panel substrate according to.
  9. 【請求項9】 前記層間絶縁膜は、CMP(Chemical M Wherein said interlayer insulating film, CMP (Chemical M
    echanical Polishing)により平滑化されていることを特徴とする請求項1に記載の液晶パネル用基板。 A liquid crystal panel substrate according to claim 1, characterized in that it is smoothed by echanical Polishing).
  10. 【請求項10】 前記基板は、半導体基板からなることを特徴とする請求項1〜請求項9に記載の液晶パネル用基板。 Wherein said substrate includes a liquid crystal panel substrate according to claim 1 to claim 9, characterized in that it consists of a semiconductor substrate.
  11. 【請求項11】 前記基板は、単結晶シリコンで形成されていることを特徴とする請求項10に記載の液晶パネル用基板。 Wherein said substrate includes a liquid crystal panel substrate according to claim 10, characterized in that it is formed of single crystal silicon.
  12. 【請求項12】 前記基板は、透明基板からなることを特徴とする請求項1〜請求項9に記載の液晶パネル用基板。 12. The method of claim 11, wherein the substrate is a liquid crystal panel substrate according to claim 1 to claim 9, characterized in that it consists of a transparent substrate.
  13. 【請求項13】 前記基板は、ガラスで形成されていることを特徴とする請求項12に記載の液晶パネル用基板。 Wherein said substrate includes a liquid crystal panel substrate according to claim 12, characterized in that it is formed of glass.
  14. 【請求項14】 請求項1〜請求項4の液晶パネル用基板の製造方法であって、前記層間絶縁膜を形成する工程は、少なくとも以下の工程(a)〜(d)を含むことを特徴とする液晶パネル用基板の製造方法。 14. The claim 1 method of manufacturing a liquid crystal panel substrate according to claim 4, the step of forming the interlayer insulating film, characterized in that it comprises at least the following steps (a) ~ (d) method of manufacturing a substrate for a liquid crystal panel according to. (a)シリコン化合物と、酸素および酸素を含む化合物の少なくとも1種とを化学気相成長法によって反応させて第1のシリコン酸化膜を形成する工程、(b)シリコン化合物と過酸化水素とを化学気相成長法によって反応させて第2のシリコン酸化膜を形成する工程、(c)3 (A) a silicon compound, forming a first silicon oxide film by reacting at least one by chemical vapor deposition of a compound containing oxygen and oxygen, and hydrogen peroxide (b) a silicon compound forming a second silicon oxide film by the reaction by chemical vapor deposition, (c) 3
    50〜500℃の温度でアニール処理を行う工程、および(d)シリコン化合物と、酸素および酸素を含む化合物の少なくとも1種とを化学気相成長法によって反応させて第3のシリコン酸化膜を形成する工程。 Step annealed at a temperature of 50 to 500 ° C., and (d) forming a silicon compound, a third silicon oxide film by reacting a chemical vapor deposition and at least one compound containing oxygen and oxygen the step of.
  15. 【請求項15】 前記工程(d)の後に、シリコン化合物と、窒素および窒素を含む化合物の少なくとも1種、 15. After the step (d), at least one compound containing a silicon compound, nitrogen and nitrogen,
    および不純物を含む化合物を化学気相成長法によって反応させてシリコン窒化膜を形成する工程(e)、を含む請求項14に記載の液晶パネル用基板の製造方法。 Method of manufacturing a liquid crystal panel substrate according to claim 14 comprising, (e) forming a silicon nitride film is reacted and a compound containing an impurity by chemical vapor deposition.
  16. 【請求項16】 前記工程(b)で用いられるシリコン化合物は、モノシラン、ジシラン、SiH2Cl2、Si 16. Silicon compound used in the step (b), monosilane, disilane, SiH2 Cl2, Si
    F4、CH3SiH3などの無機シラン化合物、およびトリプロピルシラン、テトラエトキシシランなどの有機シラン化合物から選択される少なくとも1種である請求項14および請求項15に記載の液晶パネル用基板の製造方法。 F4, inorganic silane compounds such CH3SiH3, and tripropyl silane, of at least one a is claim 14 and a method of manufacturing a liquid crystal panel substrate according to claim 15 which is selected from organosilane compounds such as tetraethoxysilane.
  17. 【請求項17】 前記工程(b)は、前記シリコン化合物が無機シラン化合物であって、0〜20℃の温度条件下で減圧化学気相成長法によって行われる請求項14〜 17. wherein step (b) is the above silicon compound is an inorganic silane compound according to claim 14 carried out by low pressure chemical vapor deposition at a temperature of 0 to 20 ° C.
    請求項16に記載の液晶パネル用基板の製造方法。 Method of manufacturing a liquid crystal panel substrate according to claim 16.
  18. 【請求項18】 前記工程(b)は、前記シリコン化合物が有機シラン化合物であって、100〜150℃の温度条件下で減圧化学気相成長法によって行われる請求項14〜請求項16に記載の液晶パネル用基板の製造方法。 18. The method of claim 17, wherein step (b), the silicon compound is an organic silane compound, according to claims 14 16 carried out by low pressure chemical vapor deposition at a temperature of 100 to 150 ° C. method for producing a substrate for a liquid crystal panel.
  19. 【請求項19】 前記工程(a)は、300〜500℃ 19. wherein step (a), 300 to 500 ° C.
    の温度条件下でプラズマ化学気相成長法によって行われる請求項14〜請求項18に記載の液晶パネル用基板の製造方法。 Method of manufacturing a liquid crystal panel substrate according to claims 14 to 18, at a temperature of performed by plasma enhanced chemical vapor deposition.
  20. 【請求項20】 前記工程(a)で用いられるシリコン化合物は有機シラン化合物である請求項14〜請求項1 20. Silicon compounds used in the step (a) is an organic silane compound claims 14 to 1
    8に記載の液晶パネル用基板の製造方法。 Method of manufacturing a liquid crystal panel substrate according to 8.
  21. 【請求項21】 請求項1から請求項20のいずれか一項に記載の液晶パネル用基板と透明な対向基板との間に液晶が挟持されてなることを特徴とする液晶パネル。 21. A liquid crystal panel, wherein a liquid crystal is held between the liquid crystal panel substrate and a transparent counter substrate as claimed in any one of claims 20.
  22. 【請求項22】 請求項21に記載の液晶パネルを具備することを特徴とする電子機器。 22. An electronic apparatus characterized by comprising a liquid crystal panel according to claim 21.
  23. 【請求項23】 基板上に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に接続されたトランジスタと、前記トランジスタに接続された反射電極とを有する液晶パネル用基板の製造方法であって、 前記基板上における前記反射電極に対応する予定の領域に、凹凸状の凹凸膜を形成する工程と、 該凹凸膜上に層間絶縁膜を介して前記反射電極を形成する工程とを備え前記層間絶縁膜は、第1のシリコン酸化膜、第1のシリコン酸化膜の上に形成され、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜、および第3のシリコン酸化膜により構成されることを特徴とする液晶パネル用基板の製造方法。 To 23. on a substrate and a plurality of scanning lines and a plurality of data lines, and connected to said scanning lines and the data lines transistor, producing the substrate for a liquid crystal panel having an attached reflective electrode on said transistor the method, the area to be corresponding to the reflective electrode in the substrate, and forming an uneven uneven film, and forming the reflective electrode through the interlayer insulating film on the uneven film the interlayer insulating film comprising a, a first silicon oxide film, is formed on the first silicon oxide film, a second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide, and method of manufacturing a liquid crystal panel substrate, characterized in that it is constituted by the third silicon oxide film.
  24. 【請求項24】 基板に、互いに交差する複数の行走査線及び複数の列走査線と、前記列走査線に沿って配列された複数のデータ線と、電圧信号を供給する電圧信号線と、前記行走査線と前記列走査線の交差に対応して配置される複数の画素駆動回路とを有し、 前記画素駆動回路は、画素電極と、前記行走査線の選択時に導通状態となり、前記行走査線と前記列走査線の少なくとも一方の非選択時には非導通状態となるスイッチング回路と、前記スイッチング回路が導通状態の時に前記データ線のデータ信号を取り込み、前記スイッチング回路が非導通状態の時にデータ信号を保持するメモリ回路と、前記メモリ回路に保持されたデータ信号が第1レベルの場合は前記画素電極に前記電圧信号線から第1の前記電圧信号を出力し、第2レベル To 24. substrate, a plurality of row scanning lines and a plurality of column scanning lines that intersect with each other, a plurality of data lines said arrayed along the column scanning line, a voltage signal line for supplying a voltage signal, the row scanning lines and a plurality of pixel drive circuits disposed corresponding to intersections of said row scanning lines, the pixel driving circuit includes a pixel electrode, a conductive state upon selection of the row scanning lines, the a switching circuit comprising a non-conductive state when at least one of the non-selected row scanning line and said column scanning lines, the switching circuit takes in the data signal of the data line when the conduction state, when the switching circuit is in the non-conductive state a memory circuit for holding the data signal, said case data signals held in the memory circuit of the first level and outputs a first of said voltage signal from said voltage signal line to the pixel electrode, the second level 場合は前記画素電極に前記電圧信号線から第2の前記電圧信号を出力する画素ドライバとを備え、前記画素ドライバはトランジスタと、前記トランジスタに接続された反射電極と、前記反射電極の下方に層間絶縁膜とを有し、前記層間絶縁膜は第1のシリコン酸化膜、第1のシリコン酸化膜の上に、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜、第2のシリコン酸化膜の上に形成された第3のシリコン酸化膜により形成されることを特徴とする液晶パネル用基板。 If a pixel driver that outputs a second of said voltage signal from said voltage signal line to the pixel electrode, the pixel driver transistor, and the reflective electrode connected to the transistor, an interlayer below the reflective electrode and an insulating film, the interlayer insulating film a first silicon oxide film, on the first silicon oxide film, a second silicon oxide film formed by a polycondensation reaction between a silicon compound and hydrogen peroxide , the substrate for liquid crystal panel, characterized in that it is formed by the third silicon oxide film formed on the second silicon oxide film.
JP27753899A 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel Expired - Fee Related JP3864636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27753899A JP3864636B2 (en) 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27753899A JP3864636B2 (en) 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel

Publications (2)

Publication Number Publication Date
JP2001100187A true JP2001100187A (en) 2001-04-13
JP3864636B2 JP3864636B2 (en) 2007-01-10

Family

ID=17584959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27753899A Expired - Fee Related JP3864636B2 (en) 1999-09-29 1999-09-29 Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel

Country Status (1)

Country Link
JP (1) JP3864636B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943856B2 (en) 2000-11-08 2005-09-13 Nec Corporation Reflection plate, reflection type liquid crystal display apparatus, and method of manufacturing the same
US7482746B2 (en) 2002-03-04 2009-01-27 Sanyo Electric Co., Ltd. Liquid crystal display apparatus having reflective layer
US7502083B2 (en) 2001-12-28 2009-03-10 Sanyo Electric Co., Ltd. Display apparatus and manufacturing method thereof
US7532279B2 (en) 2004-03-23 2009-05-12 Sony Corporation Reflective LCD device having a metal film outside pixel region which includes a light shielding electrode and common electrode contacting interior of substrate seal portion
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JPWO2010134236A1 (en) * 2009-05-18 2012-11-08 シャープ株式会社 Active matrix substrate and liquid crystal display device using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943856B2 (en) 2000-11-08 2005-09-13 Nec Corporation Reflection plate, reflection type liquid crystal display apparatus, and method of manufacturing the same
US7502083B2 (en) 2001-12-28 2009-03-10 Sanyo Electric Co., Ltd. Display apparatus and manufacturing method thereof
US7482746B2 (en) 2002-03-04 2009-01-27 Sanyo Electric Co., Ltd. Liquid crystal display apparatus having reflective layer
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US7532279B2 (en) 2004-03-23 2009-05-12 Sony Corporation Reflective LCD device having a metal film outside pixel region which includes a light shielding electrode and common electrode contacting interior of substrate seal portion
JPWO2010134236A1 (en) * 2009-05-18 2012-11-08 シャープ株式会社 Active matrix substrate and liquid crystal display device using the same

Also Published As

Publication number Publication date
JP3864636B2 (en) 2007-01-10

Similar Documents

Publication Publication Date Title
US6825891B2 (en) Electro-optical device having storage capacitor laminated between data line and pixel electrode
US6127998A (en) Matrix substrate, liquid-crystal device incorporating the matrix substrate, and display device incorporating the liquid-crystal device
US7781770B2 (en) Semiconductor device and method of fabricating the same
US6088070A (en) Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
US7235810B1 (en) Semiconductor device and method of fabricating the same
US7113245B2 (en) Electro-optical device comprising a precharge circuit
US9035314B2 (en) Method for manufacturing an electrooptical device
CN100399135C (en) Substrate for liquid crystal panel and liquid crystal panel
US7714975B1 (en) Liquid crystal display device and manfacturing method thereof
JP3314345B2 (en) High mobility thin film transistor process and a plurality of fabricating high mobility thin film transistors
US20030210363A1 (en) Electrooptical device, projection-type display apparatus, and method for manufacturing the electrooptical device
CN1255879C (en) Photoelectric substrate device and its producing method, photoelectric device and electronic device
JP5025781B2 (en) Semiconductor device
KR100386050B1 (en) Electrooptic device, method of manufacture thereof, and electronic device
JP3122453B2 (en) Insulation structure for an amorphous silicon thin film transistor
JP6522189B2 (en) Semiconductor device
JP4237442B2 (en) Transflective liquid crystal display device
US6545295B2 (en) Transistor having ammonia free nitride between its gate electrode and gate insulation layers
US7948571B2 (en) Semiconductor device having thin film transistor with particular drain electrode structure
US6100947A (en) Liquid crystal panel substrate, liquid crystal panel and electronic apparatus using the same
US7230667B2 (en) Liquid crystal display
JP3684578B2 (en) A liquid crystal device and an electronic apparatus
KR100596143B1 (en) Liquid crystal display and its manufacture method
CN102543865B (en) The semiconductor device
CN1102246C (en) Active matrix substrate, LCD device and display device using same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees