JP2001086530A - 画像データ処理回路及び動画像復号化装置 - Google Patents

Abstract

(57)【要約】 【課題】ＩＤＣＴ回路から出力される二種類の色差信号
を画素多重する処理を小さな回路規模で実現できる画像
データ処理回路を提供する。 【解決手段】各４ブロックの輝度信号データＹと各１ブ
ロックの色差信号データＣｂ，Ｃｒを入力し、書き込み
アドレス発生器２３により輝度信号データＹを所定単位
ずつ交互にＦＩＦＯメモリ２０，２１に、かつＦＩＦＯ
メモリをブロック単位で入れ替えて書き込み、色差信号
データＣｂ，Ｃｒを所定単位ずつ交互にＦＩＦＯメモリ
２０，２１に、かつＦＩＦＯメモリをブロック単位で入
れ替えて書き込み、読み出しアドレス発生器２３により
ＦＩＦＯメモリ２０，２１から輝度信号データＹを所定
単位ずつ同時に、同一行、同一画素の色差信号データＣ
ｂ，Ｃｒを同時に画像再生順に読み出した後、マルチプ
レクサ２５により輝度信号データＹを画像再生順に並べ
替え、色差信号データＣｂ，Ｃｒを多重化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＰＥＧ２デコー
ダのような動画像復号化装置に係り、特に逆離散コサイ
ン変換回路と動き補償予測回路の間にインタフェースと
して設けられる画像データ処理回路に関する。

【０００２】

【従来の技術】動画像圧縮の国際標準としてＭＰＥＧ
（Moving Picture Experts Group）２方式が規格化さ
れ、この方式に基づく動画像符号化装置（ＭＰＥＧ２エ
ンコーダ）及び動画像復号化装置（ＭＰＥＧ２デコー
ダ）がＤＶＤシステムなどの蓄積系や、伝送系で実用化
されている。

【０００３】ＭＰＥＧ２エンコーダにおいては、動画像
信号が動き補償予測と離散コサイン変換（ＤＣＴ）及び
可変長符号化の組み合わせによって符号化される。動き
補償予測回路での予測モードには、大きく分けてイント
ラ（フレーム内符号化）モードとインター（フレーム間
符号化）モードとがあり、予測信号（但し、イントラモ
ードでは予測信号＝０）と入力動画像信号との差である
予測誤差信号（イントラモードではイントラ画像信号）
について離散コサイン変換回路（ＤＣＴ回路）によりＤ
ＣＴ係数が生成される。これらのＤＣＴ係数と、動き補
償予測に使用した動きベクトル、予測モード、量子化ス
テップサイズ及びマクロブロックタイプなどのヘッダ情
報が可変長符号化回路により可変長符号化される。それ
ぞれの可変長符号は多重化され、符号化ビットストリー
ムとしてＭＰＥＧ２エンコーダから出力される。

【０００４】ＭＰＥＧ２エンコーダから出力される符号
化ビットストリームは、蓄積媒体や伝送路を経てＭＰＥ
Ｇ２デコーダに入力される。ＭＰＥＧ２デコーダにおい
ては、入力された符号化ビットストリームに多重化され
ている可変長符号が可変長復号回路により復号され、量
子化ＤＣＴ係数及びヘッダ情報が生成される。量子化Ｄ
ＣＴ係数は逆量子化され、さらに逆離散コサイン変換回
路（ＩＤＣＴ回路）を経て予測誤差信号（イントラモー
ドではイントラ画像信号）が生成される。予測誤差信号
から動き補償予測回路により予測信号が生成され、この
予測信号から復号画像信号が得られる。

【０００５】動き補償予測回路では、既に復号された動
画像信号の輝度信号データＹと二種類の色差信号データ
Ｃｂ，Ｃｒを参照画像メモリに参照画像データとして記
憶しておき、これらを読み出して半画素精度で動き補償
予測を行う（これをハーフペル補償という）。このハー
フペル補償に際しては、現在の画素に隣接する１画素乃
至３画素分の輝度信号データＹと二種類の色差信号デー
タＣｂ，Ｃｒを読み出す必要がある。

【０００６】この場合、色差信号データＣｂ，Ｃｒにつ
いては同一画素のデータの多重化、いわゆる画素多重を
行い、この多重化したデータを１ワードとして参照画像
メモリに格納しておくことにより、動き補償予測時に参
照画像メモリから読み出すワード数が削減され、メモリ
アクセス速度の低減が図られる。

【０００７】ＭＰＥＧ２デコーダにおいては、ＩＤＣＴ
回路から輝度信号データＹと二種類の色差信号データＣ
ｂ，Ｃｒがそれぞれ１ブロック（８画素×８行）単位で
出力される。従って、上述のように参照画像メモリのア
クセス速度を低減するためには、ＩＤＣＴ回路から出力
される色差信号データＣｂ，Ｃｒを画素多重することで
１ワードとする処理を行ってから、動き補償予測回路に
入力する処理が必要となる。

【０００８】このようにＩＤＣＴ回路から出力される二
種類の色差信号データＣｂ，Ｃｒを並べ替えて画素多重
するために、ＩＤＣＴ回路と動き補償予測回路の間に設
けられる画像データ処理回路として従来、次の二つの構
成が知られている。

【０００９】（１）ＩＤＣＴ回路から出力される色差信
号データＣｂ，Ｃｒを１入力、１出力のＦＩＦＯ（firs
t-in first-out）メモリに、対応する輝度信号データと
共に順次書き込んだ後、ＦＩＦＯメモリからまずＣｂ，
Ｃｒのいずれか一方のデータを対応する輝度信号データ
と共に読み出してバッファに保持し、次にＣｂ，Ｃｒの
他方のデータを対応する輝度信号データＹと共に読み出
して、マルチプレクサによりバッファに保持されていた
データと多重化して出力する。

【００１０】しかし、この構成ではＦＩＦＯメモリの内
容をバッファに蓄積するためにオーバヘッド処理時間が
増大して、マルチプレクサからの出力信号のバンド幅が
低下し、またバッファを必要とするために回路規模が増
大するという問題点がある。

【００１１】（２）ＩＤＣＴ回路から出力される色差信
号データＣｂ，Ｃｒを１入力、２出力のＦＩＦＯメモリ
に、対応する輝度信号データＹと共に順次書き込み、Ｆ
ＩＦＯメモリの２つの出力ポートからＣｂ，Ｃｒの各デ
ータを対応する輝度信号データと共に同時に読み出す。

【００１２】この構成によると、バッファへの蓄積に要
する時間が不要のため、バンド幅の低下は起こらない
が、１入力、２出力のＦＩＦＯメモリを必要とし、回路
規模が増大するという問題がある。

【００１３】

【発明が解決しようとする課題】上述したように、従来
の技術ではＩＤＣＴ回路と動き補償予測回路の間に設け
られる画像データ処理回路において、ＩＤＣＴ回路から
出力される二種類の色差信号を画素多重する処理を行う
ために１入力、１出力のＦＩＦＯメモリとバッファを用
いた第１の従来例では、バッファへの蓄積に要する時間
のために出力のバンド幅が低下すると共に、バッファに
より画像データ処理回路の回路規模が増大するという問
題点があり、１入力、２出力のＦＩＦＯメモリを用いる
第２の従来例では、バッファを必要としないが、回路規
模の大きなＦＩＦＯメモリを必要とし、やはり画像デー
タ処理回路の回路規模が大きくなってしまうという問題
点があった。

【００１４】本発明は、ＩＤＣＴ回路から出力される二
種類の色差信号を画素多重する処理を小さな回路規模で
実現できる画像データ処理回路及びこれを用いた動画像
復号化装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は水平方向に複数画素、垂直方向に複数行で
構成されるブロック単位でそれぞれ入力される各１ブロ
ックの第１及び第２の色差信号データを含む画像データ
を処理する画像データ処理回路において、第１及び第２
のＦＩＦＯメモリと、第１及び第２の色差信号データを
所定単位ずつ交互に第１及び第２のＦＩＦＯメモリの互
いに異なる方に書き込み、かつ第１及び第２の色差信号
データをそれぞれ書き込むべきＦＩＦＯメモリをブロッ
ク単位で入れ替える色差信号データ書き込み手段と、第
１及び第２のＦＩＦＯメモリから画像再生順に同一行、
同一画素の第１及び第２の色差信号データを同時に読み
出す読み出し手段と、第１及び第２のＦＩＦＯメモリか
ら画像再生順に同時に読み出された第１及び第２の色差
信号データを多重化する多重化手段とを有することを特
徴とする。

【００１６】また、本発明は水平方向に複数画素、垂直
方向に複数行からなるブロック単位でそれぞれ入力され
る各４ブロックの輝度信号データと各１ブロックの第１
及び第２の色差信号データを含む画像データを処理する
画像データ処理回路において、第１及び第２のＦＩＦＯ
メモリと、輝度信号データを所定単位ずつ交互に第１及
び第２のＦＩＦＯメモリに書き込み、かつ所定単位ずつ
の輝度信号データをそれぞれ書き込むべきＦＩＦＯメモ
リをブロック単位で入れ替える輝度信号データ書き込み
手段と、第１及び第２の色差信号データを所定単位ずつ
交互に第１及び第２のＦＩＦＯメモリの互いに異なる方
に書き込み、かつ第１及び第２の色差信号データをそれ
ぞれ書き込むべきＦＩＦＯメモリをブロック単位で入れ
替える色差信号データ書き込み手段と、第１及び第２の
ＦＩＦＯメモリから輝度信号データを所定単位ずつ同時
に読み出す輝度信号データ読み出し手段と、第１及び第
２のＦＩＦＯメモリから画像再生順に同一行、同一画素
の第１及び第２の色差信号データを同時に読み出す色差
信号データ読み出し手段と、第１及び第２のＦＩＦＯメ
モリから読み出された輝度信号データを画像再生順に並
べ替えて多重化し、第１及び第２のＦＩＦＯメモリから
画像再生順に同時に読み出された同一行、同一画素の第
１及び第２の色差信号データを多重化する多重化手段と
を有することを特徴とする。

【００１７】また、本発明は動画像信号データを構成す
る輝度信号データと第１及び第２の色差信号データに関
する量子化ＤＣＴ係数データが可変長符号化された符号
化ビットストリームを可変長復号する可変長復号回路
と、この可変値長復号回路から出力される量子化ＤＣＴ
係数データを逆量子化してＤＣＴ係数データを出力する
逆量子化回路と、この逆量子化回路から出力されるＤＣ
Ｔ係数データを逆離散コサイン変換して４ブロックの輝
度信号データと各１ブロックの第１及び第２の色差信号
データからなる画像データを順次出力する逆離散コサイ
ン変換回路と、この逆離散コサイン回路から出力される
画像データを処理する画像データ処理回路と、この画像
データ処理回路から出力される画像データに対し動き補
償予測を行って動画像信号データを再生する動き補償予
測回路とからなる動画像復号化装置において、画像デー
タ処理回路を上述した第１及び第２のＦＩＦＯメモリ、
輝度信号データ書き込み手段、色差信号データ書き込み
手段、輝度信号データ読み出し手段、色差信号データ読
み出し手段及び多重化手段により構成したことを特徴と
する。

【００１８】この場合、動き補償予測回路は、再生した
動画像信号データの輝度信号データと第１及び第２の色
差信号データを参照画像信号データとして格納する参照
画像メモリから読み出された参照画像信号データを用い
て、多重化手段から出力されるデータに対して動き補償
予測を行う。また、参照画像メモリは第１及び第２の色
差信号データの同一画素のデータを１ワードとして格納
する。

【００１９】このように本発明では、二種類の色差信号
データを所定単位ずつ交互に二つのＦＩＦＯメモリの互
いに異なる方に書き込み、かつ二種類の色差信号データ
をそれぞれ書き込むべきＦＩＦＯメモリをブロック単位
で入れ替えるとともに、これらの各ＦＩＦＯメモリから
画像再生順に同一行、同一画素の二種類の色差信号デー
タを同時に読み出して画素多重を行うことによって、画
素多重を小さな回路規模で実現できる。

【００２０】すなわち、本発明では二種類の色差信号デ
ータを二つのＦＩＦＯメモリに同時に書き込むため、一
方の色差信号データをＦＩＦＯメモリに書き込み、ＦＩ
ＦＯメモリの内容をバッファで保持して、他方の色差信
号データが入力されるときにバッファから一方の色差信
号データを読み出して画素多重を行う第１の従来例のよ
うにバッファへのデータ蓄積による出力バンド幅の低下
が起こることがなく、容量の大きなバッファも不要であ
る。

【００２１】また、本発明では二つのＦＩＦＯメモリか
ら二種類の色差信号データを同時に読み出して画素多重
を行うため、ＦＩＦＯメモリとしては１入力、１出力の
ものでよく、１入力、２出力のＦＩＦＯメモリを用いる
第２の従来例と比較してＦＩＦＯメモリ自体の回路規模
も小さくなる。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （ＭＰＥＧ２デコーダについて）まず、図１を用いて本
発明の画像データ処理回路が適用される動画像復号化装
置であるＭＰＥＧ２デコーダについて説明する。

【００２３】入力端子１には、蓄積系または伝送系から
送られてきた符号化ビットストリームが入力される。こ
の符号化ビットストリームは、図示しないＭＰＥＧ２エ
ンコーダにより輝度信号データＹと二種類の色差信号デ
ータＣｂ，Ｃｒからなる動画像データを符号化して得ら
れた可変長符号を含んでおり、バッファ２に一時蓄積さ
れる。

【００２４】バッファ２から読み出された符号化ビット
ストリームは、可変長復号回路３に入力され、ＭＰＥＧ
２エンコーダにおいて可変長符号化された量子化ＤＣＴ
係数情報やヘッダ情報が再生される。ヘッダ情報として
は、量子化ステップサイズ情報、予測モード／動きベク
トル／マクロブロックタイプ情報などがある。量子化Ｄ
ＣＴ係数情報は、逆量子化回路４により量子化ステップ
サイズ情報に基づき逆量子化され、これによりＤＣＴ係
数情報が生成される。ＤＣＴ係数情報は逆離散コサイン
変換回路（ＩＤＣＴ回路）５により逆離散コサイン変換
され、これにより得られた画像データは、画像データ処
理回路６により後述するように画像データの並べ替えが
行われることにより、二種類の色差信号データＣｂ，Ｃ
ｒについて画素多重がなされた後、動き補償予測回路７
に入力される。

【００２５】動き補償予測回路７は加算器８と予測器９
から構成され、外部の参照画像メモリ１０に格納された
参照画像データを参照して動き補償予測を行い、再生画
像信号データを出力する。すなわち、ＩＤＣＴ回路５に
おいてはイントラモード（フレーム内符号化モード）で
は画像データ、またインターモード（フレーム間予測モ
ード）では予測誤差データが生成される。ＩＤＣＴ回路
５からのイントラ画像データまたは予測誤差データは加
算器８に入力され、ここで予測器９からの予測信号デー
タ（イントラモードでは予測信号データ＝０）と加算さ
れ、局部復号信号データが生成される。局部復号信号デ
ータは予測器９に入力され、次画面の予測に用いられ
る。

【００２６】予測器９は、局部復号信号データを複数画
面分（例えば、ＭＰＥＧ２の場合は４フィールド分）参
照画像データとして記憶した参照画像メモリ１０を参照
して、予測モード／動きベクトル／マクロブロックタイ
プ情報に従って動き補償予測を行い、予測信号を生成す
る。予測器９により参照画像メモリ１０を介して復号動
画像データが生成され、出力端子１１から取り出され
る。なお、参照画像メモリ１０には、色差信号データＣ
ｂ，Ｃｒは画像データ処理回路６によって画素多重され
た形で格納される。

【００２７】次に、図２を用いて画像データ処理回路６
の構成を説明する。画像データ処理回路６は、第１、第
２の１入力、１出力（入力ポート１個、出力ポート１
個）のＦＩＦＯメモリ２０（Bank0），２１（Bank1）、
書き込みバッファ２２、書き込みアドレス発生器２３、
読み出しアドレス発生器２４及びマルチプレクサ（ＭＰ
Ｘ）２５から構成される。

【００２８】ＩＤＣＴ回路５から出力されるＩＤＣＴデ
ータ（輝度信号データＹと色差信号データＣｂ，Ｃｒか
らなる画像データ）は、書き込みバッファ２２を介して
ＦＩＦＯメモリ２０，２１の書き込みアドレス発生器２
３によって指定された書き込みアドレスに書き込まれ
る。ＦＩＦＯメモリ２０，２１に書き込まれた画像デー
タは、読み出しアドレス発生器２４により指定された読
み出しアドレスから読み出される。

【００２９】ＦＩＦＯメモリ２０，２１から読み出され
た画像データは、マルチプレクサ２５により並べ替えら
れて二種類の色差データＣｂ，Ｃｒについて多重化（画
素多重）が行われ、画像データ処理回路６から出力され
る。画像データ処理回路６から出力された画像データ
は、図１で説明した動き補償予測回路７に入力される。

【００３０】次に、図２の各部について詳細に説明す
る。ＦＩＦＯメモリ２０，２１は、それぞれ独立した書
き込みアドレス、読み出しアドレスを持ち、各々の１ア
ドレス当たりの桁幅は動き補償予測回路７への出力デー
タの桁幅の半分である。また、ＦＩＦＯメモリ２０，２
１のアドレスサイズは、１ブロック当たりの行数（垂直
方向の画素数＝８行）の整数倍である。本実施形態で
は、４：２：０方式の１マクロブロック分の画像データ
を全て格納できるように、ＦＩＦＯメモリ２０，２１の
アドレスサイズを６ブロック分の行数（８×６＝４８
行）と等しくした。４：２：０方式とは、ＭＰＥＧ２で
良く知られているように、輝度信号データＹと色差信号
データＣｂ，Ｃｒの信号比率Ｙ：Ｃｂ：Ｃｒを奇数ライ
ンと偶数ラインで交互に４：２：０と４：０：２にする
方式であり、ＭＰＥＧ２では４：２：０と４：０：２を
総称して４：２：０方式と称している。

【００３１】書き込みバッファ２２は、ＩＤＣＴ回路５
からの画像データがＦＩＦＯメモリ２０，２１の各々の
ビット幅に揃うまで蓄積する回路であり、フリップフロ
ップ（ＦＦ）３１を用いて構成される。本実施形態で
は、ＦＩＦＯメモリ２０，２１の各々のビット幅は、画
像データである輝度信号データＹ、色差信号データＣ
ｂ，Ｃｒがそれぞれ１画素当たり９ビットとして１８ビ
ット（９ビット×２画素）であり、書き込みバッファ２
２の記憶容量はこれと等しい。この書き込みバッファ２
２の記憶容量は、第１の従来例の画像データ処理回路に
おいて出力段に使用されているバッファの記憶容量（１
ブロック分＝８画素×８行＝５７６ビット）より遙かに
小さく、書き込みバッファ２２を設けたことによる回路
規模の増加は無視できる程度である。

【００３２】書き込みアドレス発生器２３は、ＩＤＣＴ
回路５から出力される輝度信号データＹ及び色差信号デ
ータＣｂ，Ｃｒが有効なときＩＤＣＴ回路５から供給さ
れるデータ有効指示信号Data Validに従ってＦＩＦＯメ
モリ２０，２１に与える書き込みアドレスや書き込みイ
ネーブル信号を発生する回路であり、カウンタ３２とデ
コーダ３３から構成される。カウンタ３２は、データ有
効指示信号Data Validにより、輝度信号データＹ及び色
差信号データＣｂ，Ｃｒが８画素分（７２ビット）入力
される毎にクロック信号をカウントすることにより、書
き込みアドレスＷＡ[6-1]の元となる６（ＭＳＢ）〜０
（ＬＳＢ）の７ビットデータＷＡ[6-0]を発生する。デ
コーダ３３は、ＷＡ[6-0]のうちの一部のビットのデー
タをデコードして書き込みイネーブル信号ＷＥＮ０，Ｗ
ＥＮ１を発生する。

【００３３】読み出しアドレス発生器２４は、ＦＩＦＯ
メモリ２０，２１に与える読み出しアドレスＲＡ０，Ｒ
Ａ１やマルチプレクサ２５に供給する制御信号を発生す
る回路であり、カウンタ３４とブロックアドレスレジス
タ３５及びアドレスデコーダ３６から構成される。カウ
ンタ３４は、動き補償予測回路７からの読み出し要求信
号Data Requestに従ってクロック信号をカウントし、読
み出しアドレスの元となる２（ＭＳＢ）〜０（ＬＳＢ）
の３ビットデータＲＡ[2-0]を発生する。アドレスデコ
ーダ３６は、ブロックアドレスレジスタ３５からのブロ
ックアドレスと、読み出すべき画像データが輝度信号デ
ータＹ、色差信号データＣｂ，Ｃｒのいずれであるかを
示す信号ＹＣ及びＣＢＰ（Coded Block Pattern：有意
ブロックパターン）に従って、データＲＡ[2-0]からＦ
ＩＦＯメモリ２０，２１に与える読み出しアドレスＲＡ
０，ＲＡ１を生成すると共に、マルチプレクサ２５への
制御信号を発生する。

【００３４】マルチプレクサ２５は、読み出しアドレス
発生器２４からの制御信号（ブロックアドレスを含む）
により制御され、ＦＩＦＯメモリ２０，２１から読み出
された画像データを画像再生順に従って並べ替えて多重
化して取り出し、画像データ処理回路６の出力とする。

【００３５】次に、画像データ処理回路６の動作を図３
〜図５及び表１〜表５を参照して具体的に説明する。 ［ＦＩＦＯメモリ２０，２１の書き込み動作］（図３、
図４、表１参照） まず、ＦＩＦＯメモリ２０，２１の書き込み動作を図
３、図４及び表１を用いて説明する。図３はＦＩＦＯ２
０，２１に与える書き込みアドレスＷＡ[6-1]及び書き
込みイネーブル信号ＷＥＮ０，ＷＥＮ１を示し、図４は
ＩＤＣＴ回路５からの輝度信号データＹ及び色差信号デ
ータＣｂ，Ｃｒの出力順序とＦＩＦＯメモリ２０，２１
への書き込み順序及び書き込み後のＦＩＦＯメモリ２
０，２１の内部状態を示している。

【００３６】ＩＤＣＴ回路５から出力される画像データ
は、１つのマクロブロックが輝度信号データＹの４ブロ
ック、色差信号データＣｂ，Ｃｒの各１ブロックから構
成されており、所定のブロック順に所定単位（例えば４
画素＝３６ビット）ずつ出力される。

【００３７】すなわち、輝度信号データＹの各ブロック
（輝度ブロック）をＹ０ｘ，Ｙ１ｘ，Ｙ２ｘ，Ｙ３ｘと
すれば、ＩＤＣＴ回路５からは最初に左上の輝度ブロッ
クＹ０ｘのデータがＹ００，Ｙ０１，…，Ｙ０ｆのよう
に所定単位ずつ出力され、次に右上の輝度ブロックＹ１
ｘのデータ、次に左下の輝度ブロックＹ２ｘのデータ、
最後に右下の輝度ブロックＹ３ｘのデータが同様に所定
単位ずつ出力される。

【００３８】一方、色差信号データＣｂ，Ｃｒについて
は、各ブロック（色差ブロック）をＣｂ０ｘ，Ｃｒ０ｘ
とすれば、ＩＤＣＴ回路５から輝度信号データＹに続い
て、まず左側の色差ブロックＣｂ０ｘがＣｂ００，Ｃｂ
０１，…，Ｃｂ０ｆのように所定単位ずつ出力され、次
に右側の色差ブロックＣｒ０ｘがＣｒ００，Ｃｒ０１，
…，Ｃｒ０ｆのように所定単位ずつ出力される。

【００３９】書き込みアドレス発生器２３は、ＩＤＣＴ
回路５からの画像データ中のイントラ画像データに同期
して、ＦＩＦＯ２０，２１に対し図３（ａ）（ｂ）に示
す書き込みイネーブル信号ＷＥＮ０，ＷＥＮ１を発生
し、また書き込みを行う度に図３（ａ）に示す書き込み
アドレスＷＡ[6-1]を１インクリメントさせる。表１
に、書き込みイネーブル信号ＷＥＮ０，ＷＥＮ１の生成
規則を示したように、ＷＥＮ０，ＷＥＮ１はカウンタ３
２の出力データＷＡ[6-0]の下位から４ビット目のＷＡ
[4]とＬＳＢのＷＡ[0]をデコードすることによって生成
される。

【００４０】

【表１】

【００４１】データ有効指示信号Data Validが有効
（“１”）のとき、表１に示されるように、書き込みイ
ネーブル信号ＷＥＮ０，ＷＥＮ１は、基本的にＩＤＣＴ
回路５から画像データが所定単位出力される毎に交互に
“１”となるが、１ブロック（８行）毎に“１”となる
順序が入れ替わる。これによって、図４に示すようにＦ
ＩＦＯメモリ２０（Bank0），２１（Bank1）に画像デー
タを書き込む順序も、１ブロック毎に入れ替わることに
なる。

【００４２】例えば、輝度ブロックＹ０ｘは偶数（０，
２，…）番目のデータＹ００，Ｙ０２，…，Ｙ０ｅがＦ
ＩＦＯ２０に順次書き込まれ、奇数（１，３，…）番目
のデータＹ０１，Ｙ０３，…，Ｙ０ｆがＦＩＦＯ２１に
順次書き込まれるが、次の輝度ブロックＹ１ｘは逆に奇
数番目のデータＹ１１，Ｙ１３，…，Ｙ１ｆがＦＩＦＯ
２０に順次書き込まれ、偶数番目のデータＹ１０，Ｙ１
２，…，Ｙ１ｅがＦＩＦＯ２１に順次書き込まれる。

【００４３】同様に、色差ブロックＣｂ０ｘは偶数番目
のデータＣｂ００，Ｃｂ０２，…，Ｃｂ０ｅがＦＩＦＯ
２０に順次書き込まれ、奇数番目のデータＣｂ０１，Ｃ
ｂ０３，…，Ｃｂ０ｆがＦＩＦＯ２１に順次書き込まれ
るが、色差ブロックＣｒ０ｘは奇数番目のデータＣｒ０
１，Ｃｒ０３，…，Ｃｒ０ｆがＦＩＦＯ２０に順次書き
込まれ、偶数番目のデータＣｂ００，Ｃｂ０２，…，Ｃ
ｂ０ｅがＦＩＦＯ２１に順次書き込まれる。

【００４４】二種類の色差信号データＣｂ，Ｃｒのブロ
ックＣｂ０ｘ，Ｃｒ０ｘは、図４の左側に示したように
隣接しているため、色差ブロックＣｂ０ｘ，Ｃｒ０ｘの
同一行の同一画素（水平方向の位置及び垂直方向の位置
が同じ画素）のデータは、ＦＩＦＯメモリ２０，２１の
互いに異なる方にそれぞれ書き込まれる。すなわち、色
差ブロックＣｂ０ｘのある行のある画素のデータがＦＩ
ＦＯメモリ２０に書き込まれるとき、色差ブロックＣｒ
０ｘの同一行の同一画素のデータがＦＩＦＯメモリ２１
に書き込まれ、色差ブロックＣｂ０ｘのある行のある画
素のデータがＦＩＦＯメモリ２１に書き込まれるとき、
色差ブロックＣｒ０ｘの同一行の同一画素のデータがＦ
ＩＦＯメモリ２０に書き込まれる。

【００４５】［ＦＩＦＯメモリ２０，２１の読み出し動
作］（図５、表２〜表５参照） 次に、ＦＩＦＯメモリ２０，２１の読み出し動作を図５
及び表２〜表５を用いて説明する。図５は、上述のよう
にして書き込みがなされたＦＩＦＯメモリ２０，２１の
内部状態及びＦＩＦＯメモリ２０，２１からの読み出し
順序を示している。

【００４６】動き補償予測回路７からの読み出し要求信
号Data Requestにより、ＦＩＦＯメモリ２０，２１から
輝度信号データＹは４つの輝度ブロックＹ０ｘ，Ｙ１
ｘ，Ｙ２ｘ，Ｙ３ｘが読み出され、また色差信号データ
Ｃｂ，Ｃｒは２つの色差ブロックＣｂ０ｘ，Ｃｒ０ｘが
同時に読み出される。

【００４７】表２及び表３に、読み出しアドレス発生器
２４がＦＩＦＯメモリ２０，２１に与えるリードアドレ
スＲＡの発生規則を示す。

【００４８】

【表２】

【００４９】

【表３】

【００５０】表２はフレームＤＣＴ、表３はフィールド
ＤＣＴの場合である。ＭＰＥＧ２で良く知られているよ
うに、フレームＤＣＴは１つのマクロブロックの輝度信
号データＹを４つの輝度ブロックＹ０ｘ，Ｙ１ｘ，Ｙ２
ｘ，Ｙ３ｘに分割する際に、各輝度ブロックをフレーム
構造とする方式、フィールドＤＣＴは同じく各輝度ブロ
ックをフィールド構造とする方式である。

【００５１】表２及び表３において、ＲＡ０[5-3]，Ｒ
Ａ１[5-3]はＦＩＦＯメモリ２０，２１の読み出しアド
レスＲＡ０，ＲＡ１の下位３ビット目から下位５ビット
目までのデータであり、ＦＩＦＯメモリ２０，２１のブ
ロック単位の読み出しアドレスに相当する。また、ＲＡ
０[2-0]，ＲＡ１[2-0]は読み出しアドレスＲＡ０，ＲＡ
１の最下位ビット（ＬＳＢ）から下位２ビット目までの
データである。表２及び表３は、紙面の下方向（時間軸
方向）に沿って、つまり時間の進行に従って、読み出し
アドレスＲＡ０，ＲＡ１のうちのＲＡ０[5-3]，ＲＡ１
[5-3]，ＲＡ０[2-0]，ＲＡ１[2-0]の値がそれぞれ変化
する様子を示している。

【００５２】ＦＩＦＯメモリ２０，２１から読み出され
る画像データが輝度信号データＹであるか、色差信号デ
ータＣｂ，Ｃｒであるかに応じて、以下の（ａ）（ｂ）
の二種類の動作をとる。これらの動作は、基本的にはブ
ロック単位のアドレスの入れ替え動作と、２つのＦＩＦ
Ｏメモリ２０，２１の入れ替え動作を組み合わせて、画
像再生順にデータを取り出している。

【００５３】（ａ）輝度信号データＹの読み出し動作 輝度信号データＹの読み出しに際しては、ＦＩＦＯメモ
リ２０，２１から同一ブロックの同一行のデータが順次
所定単位ずつ読み出される。すなわち、図５に示される
ように、例えば輝度ブロックＹ０ｘは偶数（０，２，
…）番目のデータＹ００，Ｙ０２，…，Ｙ０ｅがＦＩＦ
Ｏ２０から読み出され、同時に奇数（１，３，…）番目
のデータＹ０１，Ｙ０３，…，Ｙ０ｆがＦＩＦＯ２１か
ら順次読み出される。同様に、輝度ブロックＹ１ｘは奇
数番目のデータＹ１１，Ｙ１３，…，Ｙ１ｆがＦＩＦＯ
２０から読み出され、同時に偶数番目のデータＹ１０，
Ｙ１２，…，Ｙ１ｅがＦＩＦＯ２１から読み出される。

【００５４】こうしてＦＩＦＯメモリ２０，２１から読
み出された輝度信号データＹは、マルチプレクサ２５に
出力される。マルチプレクサ２５は、読み出しアドレス
発生器２４から供給されるブロックアドレスを参照し
て、ＦＩＦＯメモリ２０，２１から所定単位ずつ読み出
された輝度信号データＹの並びを画像再生順に、つまり
Ｙ００，Ｙ０１，Ｙ０２，…，Ｙ０ｅ，Ｙ０ｆ，Ｙ１
０，Ｙ１１，Ｙ１２，…，Ｙ１ｅ，Ｙ１ｆ，Ｙ２０，Ｙ
２１，Ｙ２２，…，Ｙ２ｅ，Ｙ２ｆ，Ｙ３０，Ｙ３１，
Ｙ３２，…，Ｙ３ｅ，Ｙ３ｆの順に並べ替える。

【００５５】

【表４】

【００５６】表４は、マルチプレクサ２５による輝度信
号データＹの多重化規則であり、読み出しアドレスＲＡ
０のうちの下位３ビット目及び最下位ビットの値ＲＡ０
[3]，ＲＡ０[0]に従って、マルチプレクサ２５の出力の
上位（Upper）３６ビット、下位（Lower）３６ビットに
対して、ＦＩＦＯメモリ２０（Bank0），２１（Bank1）
から読み出されたデータのいずれかを割り当てることを
表している。

【００５７】（ｂ）色差信号データＣｂ，Ｃｒの読み出
し動作 色差信号データＣｂ，Ｃｒの読み出しに際しては、同じ
画素の色差信号データＣｂ，ＣｒがＦＩＦＯメモリ２
０，２１から別々にかつ同時に順次所定単位ずつ読み出
される。すなわち、図５に示されるように、色差ブロッ
クＣｂ０ｘの偶数（０，２，…）番目のデータＣｂ０
０，Ｃｂ０２，…，Ｃｂ０ｅがＦＩＦＯ２０から読み出
されるとき、同時に色差ブロックＣｒ０ｘの偶数番目の
データＣｒ００，Ｃｒ０２，…，Ｃｒ０ｅがＦＩＦＯ２
１から順次読み出される。また、色差ブロックＣｂ０ｘ
の奇数（１，３，…）番目のデータＣｂ０１，Ｃｂ０
３，…，Ｃｂ０ｆがＦＩＦＯ２１から読み出されると
き、同時に色差ブロックＣｒ０ｘの奇数番目のデータＣ
ｒ０１，Ｃｒ０３，…，Ｃｒ０ｆがＦＩＦＯ２０から読
み出される。

【００５８】こうしてＦＩＦＯメモリ２０，２１から読
み出された色差信号データＣｂ，Ｃｒは、マルチプレク
サ２５に出力される。マルチプレクサ２５は、（ａ）の
輝度信号データＹの読み出し時と同様に読み出しアドレ
ス発生器２４から供給されるブロックアドレスを参照し
て、ＦＩＦＯメモリ２０，２１から同時に読み出された
同一行の同一画素の色差信号データＣｂ，Ｃｒを多重化
して出力する。

【００５９】

【表５】

【００６０】表５は、マルチプレクサ２５による色差信
号データＣｂ，Ｃｒの多重化規則であり、読み出しアド
レスＲＡ０のうちの下位から３ビット目及び最下位ビッ
トの値ＲＡ０[3]，ＲＡ０[0]に従って、マルチプレクサ
２５のＣｂ，Ｃｒの各出力に対して、ＦＩＦＯメモリ２
０（Bank0），２１（Bank1）から読み出されたデータの
いずれかを割り当てることを表している。

【００６１】このように本実施形態によると、ＦＩＦＯ
メモリ２０，２１から同一行の同一画素の色差信号デー
タＣｂ，Ｃｒを同時に取り出すことができるため、マル
チプレクサ２５はこれを単純に多重化すれば画素多重が
可能である。従って、第１の従来例でＣｂ，Ｃｒの画素
多重のために必要としたバッファが不要となるため、回
路規模が小さくなる。また、使用するＦＩＦＯメモリ２
０，２１はいずれも１入力、１出力のものでよいため、
１入力、２出力のＦＩＦＯメモリを使用する第２の従来
例と比較しても、回路規模を小さくできる。

【００６２】さらに、本実施形態によるとＦＩＦＯメモ
リ２０，２１への書き込み時に、入力される画像データ
の各ブロックが輝度信号データＹ及び二種類の色差信号
データＣｂ，Ｃｒのいずれに属するかを示す情報が不要
であり、システム設計時の利便性に貢献することができ
る。

【００６３】なお、本発明の本質的な動作とは関係ない
が、本実施形態では読み出しアドレス発生器２４におい
てＣＢＰ（Coded Block Pattern）を参照して、ＦＩＦ
Ｏ２０，２１中に存在しないNot Coded Block（ＣＢＰ
の該当ビット＝０）をアドレス生成のための計算から除
外している。また、マルチプレクサ２５はNot CodedBlo
ckにおいてＦＩＦＯ２０，２１の出力に代えて０値を出
力する機能を持っている。さらに、ＤＣＴ形式（フレー
ムＤＣＴ／フィールドＤＣＴ）の違いによっても読み出
しアドレスの生成規則を変更していることは前述した通
りである。このように本実施形態では、ＩＤＣＴ回路か
らの画像データの出力形式を柔軟に変更することが容易
な構成となっている。

【００６４】

【発明の効果】以上説明したように、本発明によればＩ
ＤＣＴ回路から出力される二種類の色差信号を画素多重
する処理を小さな回路規模で実現できる画像データ処理
回路を提供することができ、これを用いた動画像復号化
装置の低価格化に寄与することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る動画像復号化装置
（ＭＰＥＧ２デコーダ）の概略構成を示すブロック図

【図２】同実施形態における画像データ処理回路の詳細
な構成を示すブロック図

【図３】同実施形態の動作を説明するための画像データ
処理回路内のＦＩＦＯメモリに与える書き込みアドレス
及び書き込みイネーブル信号について示すタイムチャー
ト

【図４】同実施形態の動作を説明するためのＩＤＣＴ回
路からの輝度信号データ及び色差信号データの出力順序
とＦＩＦＯメモリへの書き込み順序および書き込み後の
ＦＩＦＯメモリの内部状態を示す図

【図５】同実施形態の動作を説明するための輝度信号デ
ータ及び色差信号データの書き込みがなされたＦＩＦＯ
メモリの内部状態及びＦＩＦＯからの読み出し順序を示
す図

【符号の説明】

１…符号化ビットストリームの入力端子 ２…バッファ ３…可変長復号回路 ４…逆量子化回路 ５…逆離散コサイン変換回路 ６…画像データ処理回路 ７…動き補償予測回路 ８…加算器 ９…予測器 １０…参照画像メモリ １１…再生画像信号の出力端子 ２０，２１…ＦＩＦＯメモリ ２２…書き込みバッファ ２３…書き込みアドレス発生器 ２４…読み出しアドレス発生器 ２５…マルチプレクサ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C057 AA06 CE10 EA02 EA07 ED09 EG01 EM09 EM13 GF07 GG01 GG06 GG07 5C059 KK01 KK08 MA00 MA23 ME01 NN15 PP04 PP16 UA02 UA33 UA35 UA36 UA38

Claims (5)

【特許請求の範囲】
1. 【請求項１】水平方向に複数画素、垂直方向に複数行で
   構成されるブロック単位でそれぞれ入力される各１ブロ
   ックの第１及び第２の色差信号データを含む画像データ
   を処理する画像データ処理回路において、 第１及び第２のＦＩＦＯメモリと、 第１及び第２の色差信号データを所定単位ずつ交互に第
   １及び第２のＦＩＦＯメモリの互いに異なる方に書き込
   み、かつ第１及び第２の色差信号データをそれぞれ書き
   込むべきＦＩＦＯメモリをブロック単位で入れ替える色
   差信号データ書き込み手段と、 前記第１及び第２のＦＩＦＯメモリから画像再生順に同
   一行、同一画素の第１及び第２の色差信号データを同時
   に読み出す読み出し手段と、 前記読み出し手段により前記第１及び第２のＦＩＦＯメ
   モリから画像再生順に同時に読み出された第１及び第２
   の色差信号データを多重化する多重化手段とを有するこ
   とを特徴とする画像データ処理回路。
2. 【請求項２】水平方向に複数画素、垂直方向に複数行か
   らなるブロック単位でそれぞれ入力される各４ブロック
   の輝度信号データと各１ブロックの第１及び第２の色差
   信号データを含む画像データを処理する画像データ処理
   回路において、 第１及び第２のＦＩＦＯメモリと、 輝度信号データを所定単位ずつ交互に第１及び第２のＦ
   ＩＦＯメモリに書き込み、かつ所定単位ずつの輝度信号
   データをそれぞれ書き込むべきＦＩＦＯメモリをブロッ
   ク単位で入れ替える輝度信号データ書き込み手段と、 第１及び第２の色差信号データを所定単位ずつ交互に第
   １及び第２のＦＩＦＯメモリの互いに異なる方に書き込
   み、かつ第１及び第２の色差信号データをそれぞれ書き
   込むべきＦＩＦＯメモリをブロック単位で入れ替える色
   差信号データ書き込み手段と、 前記第１及び第２のＦＩＦＯメモリから前記輝度信号デ
   ータを所定単位ずつ同時に読み出す輝度信号データ読み
   出し手段と、 前記第１及び第２のＦＩＦＯメモリから画像再生順に同
   一行、同一画素の第１及び第２の色差信号データを同時
   に読み出す色差信号データ読み出し手段と、 前記第１及び第２のＦＩＦＯメモリから読み出された輝
   度信号データを画像再生順に並べ替えて多重化し、前記
   第１及び第２のＦＩＦＯメモリから画像再生順に同時に
   読み出された同一行、同一画素の第１及び第２の色差信
   号データを多重化する多重化手段とを有することを特徴
   とする画像データ処理回路。
3. 【請求項３】前記第１及び第２のＦＩＦＯメモリは、そ
   れぞれ１個の入力ポートと１個の出力ポートを有する請
   求項１または２記載の画像データ処理回路。
4. 【請求項４】動画像信号データを構成する輝度信号デー
   タと第１及び第２の色差信号データに関する量子化ＤＣ
   Ｔ係数データが可変長符号化された符号化ビットストリ
   ームを可変長復号する可変長復号回路と、 前記可変値長復号回路から出力される量子化ＤＣＴ係数
   データを逆量子化してＤＣＴ係数データを出力する逆量
   子化回路と、 前記逆量子化回路から出力されるＤＣＴ係数データを逆
   離散コサイン変換して４ブロックの輝度信号データと各
   １ブロックの第１及び第２の色差信号データからなる画
   像データを順次出力する逆離散コサイン変換回路と、 前記逆離散コサイン回路から出力される画像データを処
   理する画像データ処理回路と、 前記画像データ処理回路から出力される画像データに対
   し動き補償予測を行って動画像信号データを再生する動
   き補償予測回路とを具備し、 前記画像データ処理回路は、 第１及び第２のＦＩＦＯメモリと、 前記逆離散コサイン変換回路から出力される輝度信号デ
   ータを所定単位ずつ交互に第１及び第２のＦＩＦＯメモ
   リに書き込み、かつ所定単位ずつの輝度信号データをそ
   れぞれ書き込むべきＦＩＦＯメモリをブロック単位で入
   れ替える輝度信号データ書き込み手段と、 前記逆離散コサイン変換回路から出力される第１及び第
   ２の色差信号データを所定単位ずつ交互に第１及び第２
   のＦＩＦＯメモリの互いに異なる方に書き込み、かつ第
   １及び第２の色差信号データをそれぞれ書き込むべきＦ
   ＩＦＯメモリをブロック単位で入れ替える色差信号デー
   タ書き込み手段と、 前記第１及び第２のＦＩＦＯメモリから前記輝度信号デ
   ータを所定単位ずつ同時に読み出す輝度信号データ読み
   出し手段と、 前記第１及び第２のＦＩＦＯメモリから画像再生順に同
   一行、同一画素の第１及び第２の色差信号データを同時
   に読み出す色差信号データ読み出し手段と、 前記第１及び第２のＦＩＦＯメモリから読み出された輝
   度信号データを画像再生順に並べ替えて多重化し、前記
   第１及び第２のＦＩＦＯメモリから画像再生順に同時に
   読み出された同一行、同一画素の第１及び第２の色差信
   号データを多重化する多重化手段とを有することを特徴
   とする動画像復号化装置。
5. 【請求項５】前記動き補償予測回路は、再生した動画像
   信号データの輝度信号データと第１及び第２の色差信号
   データを参照画像信号データとして格納する参照画像メ
   モリから読み出された参照画像信号データを用いて、前
   記多重化手段から出力されるデータに対して動き補償予
   測を行う請求項４に記載の動画像復号化装置。