JP2001068452A - Apparatus and method for etching silicon substrate having formed circuit pattern - Google Patents

Apparatus and method for etching silicon substrate having formed circuit pattern

Info

Publication number
JP2001068452A
JP2001068452A JP23933899A JP23933899A JP2001068452A JP 2001068452 A JP2001068452 A JP 2001068452A JP 23933899 A JP23933899 A JP 23933899A JP 23933899 A JP23933899 A JP 23933899A JP 2001068452 A JP2001068452 A JP 2001068452A
Authority
JP
Japan
Prior art keywords
electrode
etching
substrate
silicon substrate
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23933899A
Other languages
Japanese (ja)
Inventor
Hiroshi Haji
宏 土師
Kiyoshi Arita
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23933899A priority Critical patent/JP2001068452A/en
Publication of JP2001068452A publication Critical patent/JP2001068452A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an apparatus and a method for etching a Si substrate already having a formed circuit pattern whereby the strength of the Si substrate can be raised by removing a microcrack introducing layer from the Si substrate after mechanical-chemical polishing. SOLUTION: Substrates 7 are held back to back with counterposed upper and lower electrodes 6, 3 and a plasma discharge is caused between first and second electrodes under the condition that the product PL of the distance L (m) between the upper and lower electrodes 6, 3 and the pressure P (Pa) of a plasma generating mixed gas contg. O and a fluoric gas to be fed into a process chamber 5 ranges 2.5-15 (Pa.m). Thus it is possible to improve the strength of the Si substrate by efficiently removing a microcrack introducing layer on the back side of the substrate 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表面に回路パター
ンが形成された回路パターン形成済シリコン基板の裏面
をエッチングするエッチング装置およびエッチング方法
に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an etching apparatus and an etching method for etching a back surface of a circuit-patterned silicon substrate having a circuit pattern formed on a front surface.

【0002】[0002]

【従来の技術】半導体装置に用いられるシリコン基板の
製造工程では、半導体装置の薄型化にともない基板の厚
さを薄くするための研削加工が行われる。この研削加工
は、シリコン基板の表面に回路パターンを形成した後
に、回路面と反対側の裏面を機械研削することによって
行われる。
2. Description of the Related Art In a process of manufacturing a silicon substrate used for a semiconductor device, a grinding process is performed to reduce the thickness of the substrate as the semiconductor device becomes thinner. This grinding is performed by forming a circuit pattern on the surface of the silicon substrate and then mechanically grinding the back surface opposite to the circuit surface.

【0003】[0003]

【発明が解決しようとする課題】ところが、機械研削後
のシリコン基板の表面には、加工によって形成されたマ
イクロクラックによって脆化した層(マイクロクラック
導入層)が存在する。このマイクロクラックはシリコン
基板の強度を損なうため、機械研削後にシリコン表面の
マイクロクラック導入層を除去する必要がある。
However, a layer (microcrack-introduced layer) which is embrittled by microcracks formed by processing exists on the surface of the silicon substrate after mechanical grinding. Since the microcracks impair the strength of the silicon substrate, it is necessary to remove the microcrack-introduced layer on the silicon surface after mechanical grinding.

【0004】そこで本発明は機械研削後のシリコン基板
のマイクロクラック導入層を除去してシリコン基板の強
度を向上させることができる回路パターン形成済シリコ
ン基板のエッチング装置およびエッチング方法を提供す
ることを目的とする。
Accordingly, an object of the present invention is to provide an etching apparatus and an etching method for a silicon substrate on which a circuit pattern has been formed, which can improve the strength of the silicon substrate by removing a microcrack-introduced layer of the silicon substrate after mechanical grinding. And

【0005】[0005]

【課題を解決するための手段】請求項1記載の回路パタ
ーン形成済シリコン基板のエッチング装置は、表面に回
路パターンが形成されたシリコン基板の裏面をエッチン
グする回路パターン形成済シリコン基板のエッチング装
置であって、処理室内に対向して配置され前記シリコン
基板の裏面を対向させた姿勢でそれぞれ保持する第1電
極および第2電極と、第1電極および第2電極をそれぞ
れ冷却する冷却手段と、前記処理室内に酸素とフッ素系
ガスを含む混合ガスを供給するガス供給手段と、第1電
極と第2電極との間に高周波電圧を印加する高周波電源
とを備え、前記第1電極および第2電極との間の電極間
距離L[m]と前記処理室内の混合ガスの圧力P[P
a]の積PLが、2.5[Pa・m]〜15[Pa・
m]の範囲の値となる条件下で、第1電極および第2電
極との間でプラズマ放電を行うようにした。
According to a first aspect of the present invention, there is provided an apparatus for etching a silicon substrate on which a circuit pattern is formed, the apparatus for etching a silicon substrate having a circuit pattern formed thereon. A first electrode and a second electrode, which are disposed in the processing chamber so as to face each other and hold the silicon substrate in a posture in which the back surface faces each other; cooling means for cooling the first electrode and the second electrode, respectively; A gas supply unit that supplies a mixed gas containing oxygen and a fluorine-based gas into the processing chamber; and a high-frequency power supply that applies a high-frequency voltage between the first electrode and the second electrode, wherein the first electrode and the second electrode are provided. And the pressure P [P of the mixed gas in the processing chamber.
a] is 2.5 [Pa · m] to 15 [Pa · m].
m], a plasma discharge is performed between the first electrode and the second electrode.

【0006】請求項2記載の回路パターン形成済シリコ
ン基板のエッチング装置は、請求項1記載の回路パター
ン形成済シリコン基板のエッチング装置であって、前記
電極間距離Lは、3[mm]〜7[mm]の範囲の値で
ある。
According to a second aspect of the present invention, there is provided an etching apparatus for a silicon substrate having a circuit pattern formed thereon, wherein the distance L between the electrodes is 3 mm to 7 mm. This is a value in the range of [mm].

【0007】請求項3記載の回路パターン形成済シリコ
ン基板のエッチング装置は、請求項1記載の回路パター
ン形成済シリコン基板のエッチング装置であって、前記
混合ガスの圧力は、350[Pa]〜5000[Pa]
の範囲の値である。
According to a third aspect of the present invention, there is provided an apparatus for etching a silicon substrate having a circuit pattern formed thereon, wherein the pressure of the mixed gas is 350 [Pa] to 5,000. [Pa]
Is a value in the range.

【0008】請求項4記載の回路パターン形成済シリコ
ン基板のエッチング装置は、請求項1記載の回路パター
ン形成済シリコン基板のエッチング装置であって、前記
混合ガスにおける酸素ガスのフッ素系ガスに対する体積
比率が10%〜20%の範囲である。
According to a fourth aspect of the present invention, there is provided an apparatus for etching a silicon substrate having a circuit pattern formed thereon, wherein the volume ratio of oxygen gas to fluorine-based gas in the mixed gas is set. Is in the range of 10% to 20%.

【0009】請求項5記載の回路パターン形成済シリコ
ン基板のエッチング方法は、表面に回路パターンが形成
されたシリコン基板の裏面をエッチングするエッチング
方法であって、処理室内に対向して配置された第1電極
および第2電極のそれぞれに前記シリコン基板の裏面を
対向させた姿勢で保持させ、前記処理室内に酸素とフッ
素ガスを含む混合ガスを供給し、第1電極および第2電
極の間の電極間距離L[m]と前記処理室内の混合ガス
の圧力P[Pa]の積PLが、2.5[Pa・m]〜1
5[Pa・m]の範囲の値となる条件下で、第1電極と
第2電極との間に高周波電圧を印加することによりプラ
ズマ放電を行わせるようにした。
According to a fifth aspect of the present invention, there is provided an etching method for etching a back surface of a silicon substrate having a circuit pattern formed thereon, the method comprising etching a back surface of the silicon substrate having a circuit pattern formed on a front surface thereof. The first electrode and the second electrode are held with the back surface of the silicon substrate facing each other, a mixed gas containing oxygen and fluorine gas is supplied into the processing chamber, and an electrode between the first electrode and the second electrode is provided. The product PL of the distance L [m] and the pressure P [Pa] of the mixed gas in the processing chamber is 2.5 [Pa · m] to 1
Plasma discharge was performed by applying a high-frequency voltage between the first electrode and the second electrode under a condition of a value in the range of 5 [Pa · m].

【0010】請求項6記載の回路パターン形成済シリコ
ン基板のエッチング方法は、請求項5記載のプラズマエ
ッチング方法であって、前記電極間距離Lは、3[m
m]〜7[mm]の範囲の値である。
According to a sixth aspect of the present invention, in the method of etching a silicon substrate having a circuit pattern formed thereon, the distance L between the electrodes is 3 [m].
m] to 7 [mm].

【0011】請求項7記載の回路パターン形成済シリコ
ン基板のエッチング方法は、請求項5記載の回路パター
ン形成済シリコン基板のエッチング方法であって、前記
混合ガスの圧力は、350[Pa]〜5000[Pa]
の範囲の値である。
According to a seventh aspect of the present invention, there is provided a method of etching a silicon substrate having a circuit pattern formed thereon, wherein the pressure of the mixed gas is 350 [Pa] to 5,000. [Pa]
Is a value in the range.

【0012】請求項8記載の回路パターン形成済シリコ
ン基板のエッチング方法は、請求項5記載の回路パター
ン形成済シリコン基板のエッチング方法であって、前記
混合ガスにおける酸素ガスのフッ素系ガスに対する体積
比率が10%〜20%の範囲である。
According to an eighth aspect of the present invention, there is provided a method of etching a silicon substrate having a circuit pattern formed thereon, wherein the volume ratio of oxygen gas to fluorine-based gas in the mixed gas is set. Is in the range of 10% to 20%.

【0013】各請求項記載の発明によれば、処理室内に
対向して配置された第1電極および第2電極のそれぞれ
にシリコン基板の裏面を対向させた姿勢で保持させ、処
理室内に酸素とフッ素ガスを含む混合ガスを供給し、第
1電極および第2電極の間の電極間距離L[m]と前記
処理室内の混合ガスの圧力P[Pa]の積PLが、2.
5[Pa・m]〜15[Pa・m]の範囲の値となる条
件下で、第1電極と第2電極との間に高周波電圧を印加
することによりプラズマ放電を行わせることにより、シ
リコン基板の裏面のマイクロクラック導入層を効率よく
除去して、シリコン基板の強度を向上させることができ
る。
According to the invention described in the claims, the first electrode and the second electrode disposed in the processing chamber so as to face each other are held in a posture in which the back surface of the silicon substrate faces each other, and oxygen and oxygen are contained in the processing chamber. A mixed gas containing a fluorine gas is supplied, and a product PL of a distance L [m] between the first electrode and the second electrode and a pressure P [Pa] of the mixed gas in the processing chamber is 2.
By applying a high-frequency voltage between the first electrode and the second electrode under the condition of a value in the range of 5 [Pa · m] to 15 [Pa · m] to cause plasma discharge, silicon The strength of the silicon substrate can be improved by efficiently removing the microcrack introduction layer on the back surface of the substrate.

【0014】[0014]

【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図1は本発明の一実施の形態のエッ
チング装置の断面図、図2は同エッチング装置の処理室
の断面図、図3は同シリコン基板の断面図、図4は同エ
ッチング装置のエッチングレートを示すグラフ、図5は
同エッチング条件を示すグラフ、図6は同エッチング方
法の工程説明図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a sectional view of an etching apparatus according to an embodiment of the present invention, FIG. 2 is a sectional view of a processing chamber of the etching apparatus, FIG. 3 is a sectional view of the silicon substrate, and FIG. FIG. 5 is a graph showing the etching conditions, and FIG. 6 is a process explanatory view of the etching method.

【0015】まず図1を参照してエッチング装置につい
て説明する。図1においてベース部材1には開口部1a
が設けられており、開口部1aに挿入されて下方より第
1電極である下部電極3が絶縁部材2を介して装着され
ている。ベース部材1には、上方より蓋部材4が気密に
当接する。蓋部材4の下面には第2電極である上部電極
6が装着されている。上部電極6の下面と下部電極3の
上面は略平板状で対向した配置となっており、これらの
面にはシリコン基板7(以下、単に基板7と略称)が保
持される。
First, the etching apparatus will be described with reference to FIG. In FIG. 1, the base member 1 has an opening 1a.
The lower electrode 3 which is inserted into the opening 1 a and is the first electrode from below is mounted via the insulating member 2. The lid member 4 is in airtight contact with the base member 1 from above. An upper electrode 6 as a second electrode is mounted on the lower surface of the lid member 4. The lower surface of the upper electrode 6 and the upper surface of the lower electrode 3 are arranged so as to face each other in a substantially flat plate shape, and a silicon substrate 7 (hereinafter simply referred to as the substrate 7) is held on these surfaces.

【0016】ここで基板7について説明する。基板7は
シリコンまたは酸化珪素などのシリコン化合物を主な材
質としており、基板7の表面は前工程において回路パタ
ーンが形成された回路形成面となっている。回路形成面
には図3に示すように樹脂材質の保護膜7aが形成され
ており、保護膜7aは基板7の回路面を保護するととも
に基板7を補強する機能を有している。
Here, the substrate 7 will be described. The substrate 7 is mainly made of silicon or a silicon compound such as silicon oxide, and the surface of the substrate 7 is a circuit formation surface on which a circuit pattern is formed in a previous process. As shown in FIG. 3, a protective film 7a made of a resin material is formed on the circuit formation surface. The protective film 7a has a function of protecting the circuit surface of the substrate 7 and reinforcing the substrate 7.

【0017】基板7の裏面7bは、回路形成後に基板7
の厚さを薄くする目的で機械研削が行われており、研削
後の基板7の裏面にはマイクロクラック導入層が形成さ
れている。このマイクロクラック導入層の除去が、本エ
ッチング装置によるエッチング処理の目的であり、基板
7の裏面がエッチング処理の対象面である。そして保護
膜7aが形成された面(すなわち基板7の表面)が、エ
ッチング時に上部電極6の下面または下部電極3の上面
によって保持される面である。
The back surface 7b of the substrate 7 is connected to the substrate 7 after the circuit is formed.
In order to reduce the thickness of the substrate 7, mechanical grinding is performed, and a micro-crack introduction layer is formed on the back surface of the substrate 7 after the grinding. The removal of the microcrack-introduced layer is the purpose of the etching process by the present etching apparatus, and the back surface of the substrate 7 is the target surface of the etching process. The surface on which the protective film 7a is formed (that is, the surface of the substrate 7) is a surface held by the lower surface of the upper electrode 6 or the upper surface of the lower electrode 3 during etching.

【0018】上部電極6が装着された蓋部材4、下部電
極3およびベース部材1により閉囲される空間は、裏面
を対向させた姿勢で上部電極6および下部電極3によっ
て保持された2枚の基板7の裏面をプラズマ放電によっ
てエッチング処理する処理室5となっている。蓋部材4
はベース部材1にヒンジ1cを介して結合されており、
蓋部材4をヒンジ1c廻りに回転させることにより処理
室5は開閉され、基板7の処理室5への搬入および処理
後の基板7の処理室からの搬出を行うことができる(図
6(a)参照)。
The space enclosed by the lid member 4, the lower electrode 3, and the base member 1 on which the upper electrode 6 is mounted is the space between the two electrodes held by the upper electrode 6 and the lower electrode 3 with their back surfaces facing each other. A processing chamber 5 for etching the back surface of the substrate 7 by plasma discharge is provided. Lid member 4
Is connected to the base member 1 via a hinge 1c,
The processing chamber 5 is opened and closed by rotating the lid member 4 around the hinge 1c, so that the substrate 7 can be loaded into the processing chamber 5 and the processed substrate 7 can be removed from the processing chamber (FIG. 6A )reference).

【0019】図2に示すように、下部電極3の上面と上
部電極6の下面との間の距離L(以下、電極間距離Lと
略称する。)は、装置製作時または調整時に予め所定値
に設定されており、特定された基板7を対象とした装置
稼働時には電極間距離Lは固定された状態で使用され
る。電極間距離Lの設定値については後述する。また、
下部電極3の上面と上部電極6の下面には多数の吸着孔
3a,6aがそれぞれ設けられており、吸着孔3a,6
aは下部電極3と上部電極6との内部にそれぞれ設けら
れた内部孔3b,6bと連通している。
As shown in FIG. 2, the distance L between the upper surface of the lower electrode 3 and the lower surface of the upper electrode 6 (hereinafter abbreviated as the electrode distance L) is a predetermined value at the time of manufacturing or adjusting the device. Is set, and the distance L between electrodes is used in a fixed state when the apparatus for the specified substrate 7 is operated. The set value of the distance L between the electrodes will be described later. Also,
A large number of suction holes 3a, 6a are provided on the upper surface of the lower electrode 3 and the lower surface of the upper electrode 6, respectively.
a communicates with internal holes 3b and 6b provided in the lower electrode 3 and the upper electrode 6, respectively.

【0020】図1に示すように、内部孔3b,6bはそ
れぞれバルブ12A,12Bを介して基板吸着用真空ポ
ンプ13と接続されている。バルブ12A,12Bが開
の状態で基板吸着用真空ポンプ13を駆動することによ
り、吸着孔3a,6aから真空吸引して下部電極3の上
面と上部電極6の下面にそれぞれ基板7を吸着して保持
することができる。
As shown in FIG. 1, the internal holes 3b and 6b are connected to a substrate suction vacuum pump 13 via valves 12A and 12B, respectively. By driving the substrate suction vacuum pump 13 with the valves 12A and 12B open, the substrate 7 is sucked on the upper surface of the lower electrode 3 and the lower surface of the upper electrode 6 by vacuum suction from the suction holes 3a and 6a. Can be held.

【0021】図1において、蓋部材4にはガス供給孔4
aが設けられており、ガス供給孔4aはバルブ11を介
してガス供給部10と接続されている。ガス供給部10
はガス供給手段であり酸素ガスと、6フッ化硫黄(SF
6)や4フッ化炭素(CF4)などのフッ素系ガスを含む
混合ガスを供給する。この混合ガスにおいて、酸素ガス
のフッ素系ガスに対する体積比率は10%〜20%の範
囲に設定される。
In FIG. 1, a gas supply hole 4 is
a is provided, and the gas supply hole 4 a is connected to the gas supply unit 10 via the valve 11. Gas supply unit 10
Is a gas supply means, and oxygen gas and sulfur hexafluoride (SF
6 ) A mixed gas containing a fluorine-based gas such as carbon tetrafluoride (CF 4 ) is supplied. In this mixed gas, the volume ratio of oxygen gas to fluorine-based gas is set in the range of 10% to 20%.

【0022】ベース部材1には給排気孔1bが設けられ
ており、給排気孔1bにはバルブ17を介して排気用真
空ポンプ16が接続されている。処理室5が閉じた状態
で、排気用真空ポンプ16を駆動することにより、処理
室5内は排気され減圧される。真空系18によって真空
度を検出し、検出結果に基づいて制御部20によって排
気用真空ポンプ16を制御することにより、処理室5内
部は制御部20に予め設定されている所定の真空度まで
到達する。
The base member 1 is provided with a supply / exhaust hole 1b, and an exhaust vacuum pump 16 is connected to the supply / exhaust hole 1b via a valve 17. By driving the evacuation vacuum pump 16 with the processing chamber 5 closed, the processing chamber 5 is evacuated and depressurized. By detecting the degree of vacuum by the vacuum system 18 and controlling the evacuation vacuum pump 16 by the control unit 20 based on the detection result, the inside of the processing chamber 5 reaches a predetermined degree of vacuum set in the control unit 20 in advance. I do.

【0023】ガス供給部10から前記混合ガスを処理室
5内にガス供給孔4aを介して供給するとともに、真空
計18によって処理室5内のガス圧力を検出し検出結果
に基づいて制御部20によってバルブ11を制御するこ
とにより、処理室5内の混合ガスの圧力P、すなわちエ
ッチングのためのプラズマ放電時の混合ガスの圧力(以
下、放電圧力と略称)Pを制御部20に予め設定されて
いる所定圧力に設定することができる。したがって、混
合ガスの圧力Pを制御するガス供給部19、バルブ1
1、真空計18、および制御部20は、積PLの値が所
定範囲の値になるように放電圧力Pを制御する制御手段
となっている。また給排気孔1bには大気導入用バルブ
19が接続されており、大気導入用バルブ19を開くこ
とにより、処理室5内には真空破壊用の空気が導入され
る。
The mixed gas is supplied from the gas supply unit 10 into the processing chamber 5 through the gas supply hole 4a, the gas pressure in the processing chamber 5 is detected by the vacuum gauge 18, and the control unit 20 is operated based on the detection result. By controlling the valve 11, the pressure P of the mixed gas in the processing chamber 5, that is, the pressure (hereinafter abbreviated as discharge pressure) P of the mixed gas at the time of plasma discharge for etching is preset in the control unit 20. At a predetermined pressure. Therefore, the gas supply unit 19 for controlling the pressure P of the mixed gas and the valve 1
1, the vacuum gauge 18 and the control unit 20 are control means for controlling the discharge pressure P such that the value of the product PL falls within a predetermined range. An air introduction valve 19 is connected to the air supply / exhaust hole 1b. By opening the air introduction valve 19, air for vacuum breaking is introduced into the processing chamber 5.

【0024】下部電極3の上面および上部電極6の下面
に基板7を真空吸着する際に、基板吸着用真空ポンプ1
3の吸引圧力を処理室5内の所定の真空度よりも高い真
空度、すなわち処理室5内の圧力よりも低い圧力で吸引
することにより、減圧された処理室5内にあっても下部
電極3および上部電極6に基板7を真空吸着により保持
することが可能となる。
When the substrate 7 is vacuum-adsorbed on the upper surface of the lower electrode 3 and the lower surface of the upper electrode 6, the vacuum pump 1
By suctioning the suction pressure of 3 with a vacuum higher than a predetermined vacuum in the processing chamber 5, that is, a pressure lower than the pressure in the processing chamber 5, even if the pressure inside the processing chamber 5 is reduced, the lower electrode The substrate 7 can be held on the upper electrode 3 and the upper electrode 6 by vacuum suction.

【0025】下部電極3および上部電極6の内部には、
冷却用の管路3c,6cが設けられている。管路3cは
第1の冷却装置14Aと、また管路6cは第2の冷却装
置14Bとそれぞれ接続されており、管路3c,6c内
を第1および第2の冷却装置14A,14Bによって冷
却された水などの冷却媒体を循環させることにより、エ
ッチング処理時に発生する熱を冷却媒体に吸収させて、
処理対象の基板7を冷却することができる。これによ
り、すでに片面に回路が形成された基板に対しても過熱
による回路に対するダメージを生じることなくエッチン
グ処理を行うことができる。
Inside the lower electrode 3 and the upper electrode 6,
Cooling ducts 3c and 6c are provided. The pipe 3c is connected to the first cooling device 14A, and the pipe 6c is connected to the second cooling device 14B. The inside of the pipes 3c, 6c is cooled by the first and second cooling devices 14A, 14B. By circulating a cooling medium such as water, the heat generated during the etching process is absorbed by the cooling medium,
The substrate 7 to be processed can be cooled. Thus, the etching process can be performed on a substrate on which a circuit is already formed on one side without causing damage to the circuit due to overheating.

【0026】下部電極3は同調回路部を備えた高周波電
源部15と電気的に接続されている。上部電極6は蓋部
材4を介して接地されており、高周波電源部15を駆動
することにより、下部電極3と上部電極6との間には高
周波電圧が印加される。処理室5内を真空排気した後に
ガス供給部10によって前述の混合ガスを処理室5内に
供給し、処理室内を所定の圧力に保った状態で、下部電
極3に高周波電圧を印加することにより、下部電極3と
上部電極6の間にはプラズマ放電が発生する。
The lower electrode 3 is electrically connected to a high-frequency power supply 15 having a tuning circuit. The upper electrode 6 is grounded via the cover member 4, and a high-frequency voltage is applied between the lower electrode 3 and the upper electrode 6 by driving the high-frequency power supply unit 15. After evacuating the processing chamber 5, the above-mentioned mixed gas is supplied into the processing chamber 5 by the gas supply unit 10, and a high-frequency voltage is applied to the lower electrode 3 while maintaining the processing chamber at a predetermined pressure. A plasma discharge occurs between the lower electrode 3 and the upper electrode 6.

【0027】制御部20は、真空計18の検出結果を受
け、基板吸着用真空ポンプ13、第1および第2の冷却
装置14A,14B、高周波電源部15、排気用真空ポ
ンプ20の各部、およびバルブ11,12A,12B,
17を制御することにより、エッチング装置全体の動作
制御を行う。これにより、下部電極3上に載置された基
板7を対象としてエッチング処理が行われる。このエッ
チング処理について(化1)に示す反応式に基づいて説
明する。
The control unit 20 receives the detection result of the vacuum gauge 18, and receives the substrate suction vacuum pump 13, the first and second cooling devices 14A and 14B, the high frequency power supply unit 15, the exhaust vacuum pump 20, and the like. Valves 11, 12A, 12B,
By controlling 17, the operation of the entire etching apparatus is controlled. Thereby, the etching process is performed on the substrate 7 placed on the lower electrode 3. This etching process will be described based on the reaction formula shown in (Chem. 1).

【0028】[0028]

【化1】 Embedded image

【0029】(化1)の(1)式に示すように、CF4
を含む混合ガスにプラズマ放電が行われることにより、
CF4はガス状のフッ素ラジカルF*(g)と同じくガス
状の3フッ化炭素ラジカルCF3 *(g)に変化する。こ
のF*(g)が処理対象の基板7の成分であるSiに作
用することにより、(2)式に示すようにSiはガス状
のSiF4となって基板7の表面から蒸散して除去され
る。そして(1)式の反応より発生したCF3 *は(3)
式に示すようにCとF*に分離し、ここで発生したCに
*が作用することにより(4)式に示すようにCFn
が発生する。
As shown in the formula (1) of the chemical formula 1, CF 4
By performing a plasma discharge on a mixed gas containing
CF 4 changes to a gaseous carbon trifluoride radical CF 3 * (g) like a gaseous fluorine radical F * (g). The F * (g) acts on Si, which is a component of the substrate 7 to be processed, so that Si becomes gaseous SiF 4 and evaporates from the surface of the substrate 7 to be removed as shown in equation (2). Is done. And CF 3 * generated from the reaction of equation (1) is (3)
Separated into C and F * as shown in Equation, CFn herein by acts F * to have occurred C (4) As shown in equation
Occurs.

【0030】そしてこのCFnに混合ガス中の酸素ガス
がプラズマによってラジカル化したO2 *が作用すること
により、(5)式に示すようにCO2(g)とF*が発生
する。このF*は(2)式の反応に寄与してSiを除去
する。このように、酸素とフッ素系ガスの混合ガスのプ
ラズマ中にSiを成分とする基板7を載置することによ
り、基板表面のSiを除去するエッチング処理を行うこ
とができる。なお、CF4の替りにSF6を使用しても同
様のエッチング効果を得ることができる。
Then, O 2 *, which is obtained by radicalizing oxygen gas in the mixed gas by the plasma, acts on CFn, thereby generating CO 2 (g) and F * as shown in equation (5). The F * contributes to the reaction of the formula (2) to remove Si. As described above, by mounting the substrate 7 containing Si as a component in the plasma of the mixed gas of oxygen and the fluorine-based gas, an etching process for removing Si on the substrate surface can be performed. Note that the same etching effect can be obtained by using SF 6 instead of CF 4 .

【0031】次に図4、図5を参照して上述のプラズマ
エッチング処理におけるエッチング速度を表すエッチン
グレートと、プラズマエッチング条件との関連について
説明する。図4は、縦軸にエッチングレート(シリコン
の除去厚さ/毎分)と、放電圧力Pと電極間距離Lとの
積PL(単位Pa・m)との相関関係を示したものであ
る。図4のグラフから判るように、エッチングレートは
前述の積PLと相関関係があり、積PLが特定値のとき
に最大の値を示している。すなわち、高いエッチングレ
ートを実現するためには、積PLが特定の範囲の値とな
るように放電圧力Pと電極間距離Lとの組み合わせを選
定する必要がある。ここでは、図4に示すように積PL
の値を、2.5〜15[Pa・m]の範囲となるような
条件設定を行うことにより、高いエッチングレートを実
現している。
Next, with reference to FIGS. 4 and 5, the relationship between the etching rate representing the etching rate in the above plasma etching process and the plasma etching conditions will be described. FIG. 4 shows the correlation between the etching rate (thickness of removed silicon / minute) and the product PL (unit Pa · m) of the discharge pressure P and the distance L between the electrodes on the vertical axis. As can be seen from the graph of FIG. 4, the etching rate has a correlation with the above-mentioned product PL, and shows the maximum value when the product PL is a specific value. That is, in order to realize a high etching rate, it is necessary to select a combination of the discharge pressure P and the distance L between the electrodes so that the product PL falls within a specific range. Here, as shown in FIG.
A high etching rate can be realized by setting conditions such that the value of is in the range of 2.5 to 15 [Pa · m].

【0032】図5はこの条件設定に際し放電圧力Pと電
極間距離Lを具体的にどのような値に設定すればよいか
を示すものである。図4のグラフ中、2つの曲線l1,
l2は積PLが2.5〜15[Pa・m]の範囲となる
境界を示すものである。図4のグラフ中、太線の内側の
ハッチング部分21で示される範囲は、良好なエッチン
グレートが得られる最適条件範囲を示しており、具体的
には電極間距離Lが3〜7mmの範囲、放電圧力Pが3
50〜5000Paの範囲で条件が設定される。
FIG. 5 shows what values should be set specifically for the discharge pressure P and the distance L between the electrodes when setting these conditions. In the graph of FIG.
l2 indicates a boundary where the product PL is in the range of 2.5 to 15 [Pa · m]. In the graph of FIG. 4, a range indicated by a hatched portion 21 inside a thick line indicates an optimum condition range in which a good etching rate can be obtained. Specifically, a range in which the distance L between the electrodes is 3 to 7 mm, discharge Pressure P is 3
Conditions are set in the range of 50 to 5000 Pa.

【0033】図5においてグラフ中の放電圧力Pが低く
電極間距離Lが大きい領域に示す範囲23は、従来のド
ライエッチングに用いられていたエッチング条件を示し
ている。すなわち、従来は放電圧力Pが100Pa以下
で、電極間距離Lが約20mm以上の範囲が採用されて
いた。そしてこのような条件下で行われるドライエッチ
ングでは、0.1μm/min.程度のエッチングレー
トしか得られていなかった。すなわち、本実施の形態に
よるエッチングによれば、従来のドライエッチングと比
較して、単純なエッチングレートのみを比較しても10
〜15倍程度の効率向上が実現されている。
In FIG. 5, a range 23 shown in the graph where the discharge pressure P is low and the distance L between the electrodes is large indicates the etching conditions used in the conventional dry etching. That is, conventionally, a range in which the discharge pressure P is 100 Pa or less and the distance L between the electrodes is about 20 mm or more has been adopted. In dry etching performed under such conditions, 0.1 μm / min. Only an etching rate of the order was obtained. That is, according to the etching according to the present embodiment, compared to the conventional dry etching, even if only the simple etching rate is compared,
An efficiency improvement of about 15 times has been realized.

【0034】このエッチング装置は上記のように構成さ
れており、以下動作について図6を参照して説明する。
図6(a)に示すように、基板7の電極への装着は蓋部
材4を反転させて処理室を開放状態にして行う。この状
態で、下部電極3および上部電極6上には、処理対象の
基板7が保護膜7aで覆われた回路形成面を上向きにし
た姿勢で載置される。この後、バルブ12A,12Bを
開にした状態で基板吸着用ポンプ13を駆動する。これ
により、基板7は下部電極3および上部電極6に真空吸
着され保持される。
This etching apparatus is configured as described above, and its operation will be described below with reference to FIG.
As shown in FIG. 6A, the mounting of the substrate 7 on the electrode is performed by turning the cover member 4 upside down and opening the processing chamber. In this state, the substrate 7 to be processed is placed on the lower electrode 3 and the upper electrode 6 with the circuit formation surface covered with the protective film 7a facing upward. Thereafter, the substrate suction pump 13 is driven with the valves 12A and 12B opened. As a result, the substrate 7 is vacuum-adsorbed and held by the lower electrode 3 and the upper electrode 6.

【0035】次いで図6(b)に示すように、蓋部材4
をヒンジ1c廻りに回転させてベース部材1上にかぶ
せ、処理室5を閉じる。そして排気用真空ポンプ16を
駆動して処理室5内を真空排気した後、ガス供給部10
を駆動して処理室5内にプラズマ発生用スを供給する。
このとき、前述のように放電圧力Pと電極間距離Lとの
積が2.5〜15[Pa・m]の範囲の値となるように
電極間距離Lや放電圧力Pなどのエッチング条件が設定
され、この条件下で高周波電源部15を駆動して上部電
極6と下部電極3の間に高周波電圧を印加することによ
り、上部電極6と下部電極3にそれぞれ保持された基板
7の対向した裏面の間にプラズマ放電が発生し、2枚の
基板7の裏面は同時にエッチング処理される。そしてこ
のエッチング処理を所定の時間継続することにより、基
板7の裏面のマイクロクラック導入層が除去される。
Next, as shown in FIG.
Is rotated about the hinge 1c to cover the base member 1, and the processing chamber 5 is closed. After the evacuation vacuum pump 16 is driven to evacuate the processing chamber 5, the gas supply unit 10
Is driven to supply plasma generation gas into the processing chamber 5.
At this time, as described above, the etching conditions such as the interelectrode distance L and the discharge pressure P are set so that the product of the discharge pressure P and the interelectrode distance L becomes a value in the range of 2.5 to 15 [Pa · m]. The high-frequency power supply unit 15 is driven under this condition to apply a high-frequency voltage between the upper electrode 6 and the lower electrode 3 so that the substrates 7 held by the upper electrode 6 and the lower electrode 3 face each other. Plasma discharge is generated between the back surfaces, and the back surfaces of the two substrates 7 are simultaneously etched. By continuing this etching process for a predetermined time, the microcrack-introduced layer on the back surface of the substrate 7 is removed.

【0036】エッチング処理が完了したならば、処理室
5内に大気を導入し、その後図6(c)に示すように蓋
部材4を開放する。次いで基板7の真空吸着を解除し、
下部電極3および上部電極6に載置された状態の処理済
みの2枚の基板7を取り出す。
When the etching process is completed, the atmosphere is introduced into the processing chamber 5, and then the cover member 4 is opened as shown in FIG. Next, the vacuum suction of the substrate 7 is released,
The two processed substrates 7 placed on the lower electrode 3 and the upper electrode 6 are taken out.

【0037】このように、本発明は、酸素とフッ素ガス
の混合ガスが供給された処理室5内で上部電極6と下部
電極3にそれぞれ基板7を被処理面が対向した姿勢で保
持させ、放電圧力Pと電極間距離Lとの積PLが、2.
5〜15[Pa・m]の範囲の値となるようにエッチン
グ条件を設定した状態でエッチング処理を行うものであ
る。これにより、基板7の裏面のマイクロクラック導入
層が除去されて基板7の裏面はマイクロクラックなどの
欠陥がない良好な面に仕上げられ、基板7の強度を大幅
に向上させることができる。
As described above, according to the present invention, in the processing chamber 5 to which the mixed gas of oxygen and fluorine gas is supplied, the substrate 7 is held by the upper electrode 6 and the lower electrode 3 with the surface to be processed facing each other. The product PL of the discharge pressure P and the distance L between the electrodes is 2.
The etching process is performed in a state where the etching conditions are set so as to be in a range of 5 to 15 [Pa · m]. As a result, the microcrack-introduced layer on the back surface of the substrate 7 is removed, and the back surface of the substrate 7 is finished to a good surface free from defects such as microcracks, and the strength of the substrate 7 can be greatly improved.

【0038】また、エッチング過程においては、本実施
の形態に示すようなエッチング条件を用いることによ
り、以下に説明するような優れた効果を得ることができ
る。まず、従来のプラズマによるドライエッチングと比
較して低真空度(高圧力)で処理を行うようにしている
ためエッチングに寄与する粒子密度が高く、従って高い
エッチングレートを実現することができ、しかも1回の
処理サイクルにおいて2枚のエッチング処理を同時に行
うことができるため、エッチング効率を大幅に向上させ
ている。また処理室内を高真空度に排気する必要がない
ことから真空排気および真空破壊時の大気導入時間を短
縮することができ、前述のエッチング効率自体の向上効
果と相まって、エッチング処理全体のタクトタイムを従
来方法と比較して大幅に短縮し、従来方法をはるかに上
回る生産性の向上を実現している。
In the etching process, by using the etching conditions described in the present embodiment, the excellent effects described below can be obtained. First, since the processing is performed at a low vacuum (high pressure) as compared with the conventional dry etching using plasma, the particle density contributing to the etching is high, and therefore a high etching rate can be realized. Since two etching processes can be performed simultaneously in one processing cycle, the etching efficiency is greatly improved. In addition, since it is not necessary to evacuate the processing chamber to a high degree of vacuum, it is possible to shorten the time required for evacuation and introduction into the atmosphere at the time of vacuum destruction. Compared with the conventional method, it is greatly shortened, and the productivity improvement far exceeds the conventional method.

【0039】また高真空度を必要としないことから、エ
ッチング装置の真空ポンプなど真空系の構成を簡素化す
ることができる。さらに、同様の理由により処理室内に
おいて基板を保持する際に、処理室内の圧力と真空吸着
用の吸引圧力との差圧を容易に確保することができるた
め、真空吸着によって基板を簡略な方法で保持すること
ができる。加えて本実施の形態では処理対象の基板その
ものを被処理面を対向させて2枚配置し、この被処理面
の間でプラズマ放電を発生させるようにしているため、
従来基板の被処理面と対向して配置されていた放電電極
の消耗が発生しない。
Since a high degree of vacuum is not required, the structure of a vacuum system such as a vacuum pump of an etching apparatus can be simplified. Further, when a substrate is held in the processing chamber for the same reason, a pressure difference between the pressure in the processing chamber and the suction pressure for vacuum suction can be easily secured. Can be held. In addition, in this embodiment, two substrates to be processed are arranged with their surfaces to be processed facing each other, and a plasma discharge is generated between the surfaces to be processed.
There is no consumption of the discharge electrode, which is conventionally arranged facing the surface to be processed of the substrate.

【0040】したがって、プラズマエッチング装置その
もの機構簡略化、低コスト化のみならず、従来は消耗品
であった放電電極の交換に要するのランニングコストの
削減が実現される。また従来行われていた薬液を使用し
てエッチングを行うウエットエッチングと比較した場合
においても、高効率、低コストであり、更に廃液の排出
がなく環境汚染のおそれがないことなど、優れた特徴を
有している。
Accordingly, not only the mechanism of the plasma etching apparatus itself can be simplified and the cost can be reduced, but also the running cost required for replacing the discharge electrode, which has been conventionally a consumable, can be reduced. In addition, even when compared with the conventional wet etching in which a chemical solution is used for etching, it has excellent features such as high efficiency, low cost, no waste liquid discharge and no risk of environmental pollution. Have.

【0041】さらに処理室内において基板を真空吸着に
よって保持することにより、基板の全面が電極面と密着
した良好な接触状態を保つことができ、したがって基板
から電極への熱伝導状態は良好になる。このため、プラ
ズマ処理によって基板に発生した熱は冷却手段によって
冷却された電極に速やかに伝わり、この結果基板の温度
が過度に上昇することがなく熱による基板のダメージが
防止される。この効果により、プラズマエッチング処理
のために投入される電力値を増大させることが可能にな
り、結果として前述のエッチング効率の向上に寄与して
いる。
Further, by holding the substrate in the processing chamber by vacuum suction, it is possible to maintain a good contact state in which the entire surface of the substrate is in close contact with the electrode surface, so that the heat conduction state from the substrate to the electrode is improved. Therefore, heat generated in the substrate by the plasma processing is quickly transmitted to the electrode cooled by the cooling means, and as a result, the substrate is prevented from being damaged by the heat without excessively increasing the temperature of the substrate. This effect makes it possible to increase the value of the electric power supplied for the plasma etching process, thereby contributing to the improvement of the etching efficiency.

【0042】また、品質面においても上記条件では、電
極間距離が従来と比較して狭く設定されるため、電極間
で発生するプラズマの分布は均一となり、基板のどの位
置においても均一なエッチング効果を得ることができ、
上述の熱ダメージのないことに加えてばらつきのない安
定した品質を確保できる。
Also, in terms of quality, under the above conditions, the distance between the electrodes is set to be narrower than in the conventional case, so that the distribution of plasma generated between the electrodes is uniform, and a uniform etching effect is obtained at any position on the substrate. You can get
In addition to the above-mentioned absence of thermal damage, stable quality without variation can be secured.

【0043】[0043]

【発明の効果】本発明によれば、処理室内に対向して配
置された第1電極および第2電極のそれぞれにシリコン
基板の裏面を対向させた姿勢で保持させ、処理室内に酸
素とフッ素ガスを含む混合ガスを供給し、第1電極およ
び第2電極の間の電極間距離L[m]と前記処理室内の
混合ガスの圧力P[Pa]の積PLが、2.5[Pa・
m]〜15[Pa・m]の範囲の値となる条件下で、第
1電極と第2電極との間に高周波電圧を印加することに
よりプラズマ放電を行わせるようにしたので、シリコン
基板の裏面のマイクロクラック導入層を効率よく除去し
て、シリコン基板の強度を向上させることができる。
According to the present invention, the first electrode and the second electrode disposed opposite each other in the processing chamber are held so that the back surface of the silicon substrate is opposed to the first electrode and the second electrode. Is supplied, and the product PL of the inter-electrode distance L [m] between the first electrode and the second electrode and the pressure P [Pa] of the mixed gas in the processing chamber is 2.5 [Pa ·
m] to 15 [Pa · m], plasma discharge is performed by applying a high-frequency voltage between the first electrode and the second electrode under the condition of a value in the range of 15 [Pa · m]. The strength of the silicon substrate can be improved by efficiently removing the microcrack introduction layer on the back surface.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態のエッチング装置の断面
FIG. 1 is a sectional view of an etching apparatus according to an embodiment of the present invention.

【図2】本発明の一実施の形態のエッチング装置の処理
室の断面図
FIG. 2 is a sectional view of a processing chamber of the etching apparatus according to one embodiment of the present invention.

【図3】本発明の一実施の形態のシリコン基板の断面図FIG. 3 is a cross-sectional view of a silicon substrate according to one embodiment of the present invention.

【図4】本発明の一実施の形態のエッチング装置のエッ
チングレートを示すグラフ
FIG. 4 is a graph showing an etching rate of the etching apparatus according to the embodiment of the present invention;

【図5】本発明の一実施の形態のエッチング条件を示す
グラフ
FIG. 5 is a graph showing etching conditions according to one embodiment of the present invention.

【図6】本発明の一実施の形態のエッチング方法の工程
説明図
FIG. 6 is a process explanatory view of an etching method according to one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

3 下部電極 5 処理室 6 上部電極 7 基板 7a 保護膜 10 ガス供給部 13 基板吸着用真空ポンプ 14 冷却装置 15 高周波電源部 16 排気用真空ポンプ 20 制御部 Reference Signs List 3 Lower electrode 5 Processing chamber 6 Upper electrode 7 Substrate 7a Protective film 10 Gas supply unit 13 Vacuum pump for substrate adsorption 14 Cooling device 15 High frequency power supply unit 16 Exhaust vacuum pump 20 Control unit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA07 AA16 BA04 BA07 BB11 BB17 BB18 BB21 BB25 CA02 DA00 DA01 DA02 DA03 DA17 DA18 DA19 DA26 DB01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F004 AA07 AA16 BA04 BA07 BB11 BB17 BB18 BB21 BB25 CA02 DA00 DA01 DA02 DA03 DA17 DA18 DA19 DA26 DB01

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】表面に回路パターンが形成されたシリコン
基板の裏面をエッチングする回路パターン形成済シリコ
ン基板のエッチング装置であって、処理室内に対向して
配置され前記シリコン基板の裏面を対向させた姿勢でそ
れぞれ保持する第1電極および第2電極と、第1電極お
よび第2電極をそれぞれ冷却する冷却手段と、前記処理
室内に酸素とフッ素系ガスを含む混合ガスを供給するガ
ス供給手段と、第1電極と第2電極との間に高周波電圧
を印加する高周波電源とを備え、前記第1電極および第
2電極との間の電極間距離L[m]と前記処理室内の混
合ガスの圧力P[Pa]の積PLが、2.5[Pa・
m]〜15[Pa・m]の範囲の値となる条件下で、第
1電極および第2電極との間でプラズマ放電を行うこと
を特徴とする回路パターン形成済シリコン基板のエッチ
ング装置。
An apparatus for etching a silicon substrate having a circuit pattern formed thereon, the back surface of the silicon substrate having a circuit pattern formed on the front surface thereof, wherein the etching device is disposed in a processing chamber so as to face the back surface of the silicon substrate. A first electrode and a second electrode respectively held in a posture, cooling means for cooling the first electrode and the second electrode, gas supply means for supplying a mixed gas containing oxygen and a fluorine-based gas into the processing chamber, A high-frequency power source for applying a high-frequency voltage between the first electrode and the second electrode; a distance L [m] between the first electrode and the second electrode; and a pressure of the mixed gas in the processing chamber. The product PL of P [Pa] is 2.5 [Pa ·
m] to 15 [Pa · m], wherein a plasma discharge is performed between the first electrode and the second electrode under the condition of a value in the range of 15 [Pa · m].
【請求項2】前記電極間距離Lは、3[mm]〜7[m
m]の範囲の値であることを特徴とする請求項1記載の
回路パターン形成済シリコン基板のエッチング装置。
2. The distance L between electrodes is 3 [mm] to 7 [m].
2. The apparatus for etching a silicon substrate on which a circuit pattern has been formed according to claim 1, wherein the value is in the range of [m].
【請求項3】前記混合ガスの圧力は、357[Pa]〜
5000[Pa]の範囲の値であることを特徴とする請
求項1記載の回路パターン形成済シリコン基板のエッチ
ング装置。
3. The pressure of the mixed gas is from 357 [Pa] to
2. The etching apparatus according to claim 1, wherein the etching rate is in a range of 5000 [Pa].
【請求項4】前記混合ガスにおける酸素ガスのフッ素系
ガスに対する体積比率が10%〜20%の範囲であるこ
とを特徴とする請求項1記載の回路パターン形成済シリ
コン基板のエッチング装置。
4. The apparatus according to claim 1, wherein a volume ratio of the oxygen gas to the fluorine-based gas in the mixed gas ranges from 10% to 20%.
【請求項5】表面に回路パターンが形成されたシリコン
基板の裏面をエッチングするエッチング方法であって、
処理室内に対向して配置された第1電極および第2電極
のそれぞれに前記シリコン基板の裏面を対向させた姿勢
で保持させ、前記処理室内に酸素とフッ素ガスを含む混
合ガスを供給し、第1電極および第2電極の間の電極間
距離L[m]と前記処理室内の混合ガスの圧力P[P
a]の積PLが、2.5[Pa・m]〜15[Pa・
m]の範囲の値となる条件下で、第1電極と第2電極と
の間に高周波電圧を印加することによりプラズマ放電を
行わせることを特徴とする回路パターン形成済シリコン
基板のエッチング方法。
5. An etching method for etching a back surface of a silicon substrate having a circuit pattern formed on a front surface thereof,
A first electrode and a second electrode, which are disposed opposite to each other in the processing chamber, are held with the back surface of the silicon substrate facing each other, and a mixed gas containing oxygen and fluorine gas is supplied into the processing chamber; The electrode distance L [m] between the first electrode and the second electrode and the pressure P [P of the mixed gas in the processing chamber.
a] is 2.5 [Pa · m] to 15 [Pa · m].
m], a plasma discharge is performed by applying a high-frequency voltage between the first electrode and the second electrode under the condition that the value falls within the range of [m].
【請求項6】前記電極間距離Lは、3[mm]〜7[m
m]の範囲の値であることを特徴とする請求項5記載の
回路パターン形成済シリコン基板のエッチング方法。
6. The distance L between electrodes is 3 [mm] to 7 [m].
m]. The method according to claim 5, wherein the silicon substrate has a circuit pattern formed thereon.
【請求項7】前記混合ガスの圧力は、350[Pa]〜
5000[Pa]の範囲の値であることを特徴とする請
求項1記載の回路パターン形成済シリコン基板のエッチ
ング方法。
7. The pressure of the mixed gas is from 350 [Pa] to
2. The method for etching a circuit-pattern-formed silicon substrate according to claim 1, wherein the value is in a range of 5000 [Pa].
【請求項8】前記混合ガスにおける酸素ガスのフッ素系
ガスに対する体積比率が10%〜20%の範囲であるこ
とを特徴とする請求項1記載の回路パターン形成済シリ
コン基板のエッチング方法。
8. The method according to claim 1, wherein a volume ratio of the oxygen gas to the fluorine-based gas in the mixed gas ranges from 10% to 20%.
JP23933899A 1999-08-26 1999-08-26 Apparatus and method for etching silicon substrate having formed circuit pattern Pending JP2001068452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23933899A JP2001068452A (en) 1999-08-26 1999-08-26 Apparatus and method for etching silicon substrate having formed circuit pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23933899A JP2001068452A (en) 1999-08-26 1999-08-26 Apparatus and method for etching silicon substrate having formed circuit pattern

Publications (1)

Publication Number Publication Date
JP2001068452A true JP2001068452A (en) 2001-03-16

Family

ID=17043257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23933899A Pending JP2001068452A (en) 1999-08-26 1999-08-26 Apparatus and method for etching silicon substrate having formed circuit pattern

Country Status (1)

Country Link
JP (1) JP2001068452A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003051969A3 (en) * 2001-12-14 2004-01-22 3M Innovative Properties Co Plasma fluorination treatment of porous materials
JP2006522119A (en) * 2003-03-03 2006-09-28 バーテックス ファーマシューティカルズ インコーポレイテッド Quinazolines useful as modulators of ion channels
JP2017027981A (en) * 2015-07-16 2017-02-02 株式会社ディスコ Plasma etching method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003051969A3 (en) * 2001-12-14 2004-01-22 3M Innovative Properties Co Plasma fluorination treatment of porous materials
US7887889B2 (en) 2001-12-14 2011-02-15 3M Innovative Properties Company Plasma fluorination treatment of porous materials
US9127363B2 (en) 2001-12-14 2015-09-08 3M Innovative Properties Company Fluorinated porous article
JP2006522119A (en) * 2003-03-03 2006-09-28 バーテックス ファーマシューティカルズ インコーポレイテッド Quinazolines useful as modulators of ion channels
JP2017027981A (en) * 2015-07-16 2017-02-02 株式会社ディスコ Plasma etching method

Similar Documents

Publication Publication Date Title
JP3671854B2 (en) Surface treatment method for silicon substrate
TWI553717B (en) A focusing ring and a substrate processing device provided with the focusing ring
JP4186536B2 (en) Plasma processing equipment
JP3971603B2 (en) Insulating film etching apparatus and insulating film etching method
US6239036B1 (en) Apparatus and method for plasma etching
JP4469364B2 (en) Insulating film etching equipment
KR101720670B1 (en) Substrate processing apparatus, cleaning method thereof and storage medium storing program
JP2003224077A (en) Plasma processor, electrode member, manufacturing method for baffle plate, processor and surface treatment method
JP2000243822A (en) Plasma treating device and method
JP5432629B2 (en) Baffle plate and plasma processing apparatus
JP2001068452A (en) Apparatus and method for etching silicon substrate having formed circuit pattern
JP4615290B2 (en) Plasma etching method
JP2010093293A (en) Insulating film etching apparatus
JP3814431B2 (en) Manufacturing method of semiconductor device
JP4041722B2 (en) Plasma processing equipment
JP3624905B2 (en) Plasma etching apparatus and plasma etching method
JP4635478B2 (en) Plasma processing method for semiconductor wafer
JP2005094045A (en) Plasma etching device and method
JP4274168B2 (en) Plasma processing apparatus and plasma processing method
JP4800077B2 (en) Plasma etching method
JP4470325B2 (en) Deposition equipment
JP2003151964A (en) Method of manufacturing semiconductor device
JP2004071791A (en) Substrate placement member and substrate treatment apparatus using same
JP2001230235A (en) Plasma etching device for crystal plate and method for manufacturing crystal plate as well as crystal plate
JP3849444B2 (en) Crystal plate plasma etching apparatus and plasma etching method