JP2001038960A - Light-emitting array apparatus, its manufacture, light- scanning apparatus, and image-forming apparatus - Google Patents

Light-emitting array apparatus, its manufacture, light- scanning apparatus, and image-forming apparatus

Info

Publication number
JP2001038960A
JP2001038960A JP21811599A JP21811599A JP2001038960A JP 2001038960 A JP2001038960 A JP 2001038960A JP 21811599 A JP21811599 A JP 21811599A JP 21811599 A JP21811599 A JP 21811599A JP 2001038960 A JP2001038960 A JP 2001038960A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
light
plurality
light emitting
semiconductor chips
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21811599A
Other languages
Japanese (ja)
Inventor
Toshiyuki Sekiya
Mitsuo Shiraishi
光生 白石
利幸 関谷
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a decrease of a setting workability when a commercially available resistance is used and prevent a change of an emission wavelength because of a difference of driving currents of chips in relation to a light-emitting apparatus used in an image-forming apparatus of an electrophotographic recording system, its manufacture, a light-scanning apparatus using the light-emitting array apparatus, and an image- forming apparatus using the light-emitting array apparatus.
SOLUTION: An abscissa-coordinate value of an intersection between a line Lp of a required L target of an emission amount and a characteristic line C1-C15 of each chip is the reciprocal of an external current limit resistance value required for obtaining the emission amount of the L target by each chip. A coordinate value of the intersection of the characteristic line C1 of a first chip nearly agrees with a value of 1/R1. Coordinate values of intersections of the other chips do not agree with any of resistance inverse number values 1/R1-1/R11, and these intersections are within d1-d10 of an equal width. A resistance value range is divided on the basis of commercial resistance values of the normal 96 series in terms of R dimension, and a group of chips having intersections in the width d1-d10 are specified in one rank in terms of a quantity of light. Groups in the same rank are used for one apparatus.
COPYRIGHT: (C)2001,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は発光アレー装置、その製造方法、光走査装置、および画像形成装置に関し、 The present invention relates to light-emitting array apparatus, a method of manufacturing an optical scanning device, and relates to an image forming apparatus,
特に、特に、電子写真記録方式により記録媒体に永久可視像を形成するための記録用発光素子として用いられる発光アレー装置、当該発光アレー装置の製造方法、当該発光アレー装置を用いた光走査装置、および当該発光アレー装置を用いた画像形成装置に関する。 Particularly, in particular, light-emitting array device used as a recording light emitting element for forming a permanent visible image on a recording medium by an electrophotographic recording method, a manufacturing method of the light emitting array device, an optical scanning device using the light emitting array apparatus and an image forming apparatus using the light emitting array apparatus.

【0002】 [0002]

【従来の技術】従来、SLED(自己走査型LEDアレー:以後SLEDと呼ぶ)は、特開平1−238962 Conventionally, SLED (self-scanning LED array: hereinafter referred to as SLED), the JP-A-1-238962
号公報,特開平2−208067号公報,特開平2−2 JP, Hei 2-208067, JP-A No. 2-2
12170号公報,特開平3−20457号公報,特開平3−194978号公報,特開平4−5872号公報,特開平4−23367号公報,特開平4−2965 12170, JP-A No. 3-20457, JP-A No. 3-194978, JP-A No. 4-5872, JP-A No. 4-23367, JP-A No. 4-2965
79号公報,特開平5−84971号公報,およびジャパンハードコピー′91(A−17)駆動回路を集積した光プリンタ用発光素子アレイの提案,電子情報通信学会(′90.3.5)PNPNサイリスタ構造を用いた自己走査型発光素子(SLED)の提案等で紹介されており,電子写真方式画像形成装置の記録用発光素子として注目されている。 79, JP-A No. 5-84971, JP-and Japan Hardcopy '91 (A-17) suggested a light emitting element array for an optical printer with an integrated driving circuit, IEICE ('90 .3.5) PNPN have been introduced in the proposed such a self-scanning light-emitting element using a thyristor structure (SLED), it has been attracting attention as a recording light emitting element of the electrophotographic image forming apparatus.

【0003】図3にこのSLEDの一例を示し、その動作について説明する。 [0003] Figure 3 shows an example of this SLED, the operation will be described.

【0004】SLEDは図3に示すように転送用のサイリスタST1〜ST5がカスケードに接続されたものと、発光用サイリスタSL1〜SL5がカスケードに接続されたものを備えている。 [0004] SLED includes thyristor ST1~ST5 for transfer as shown in FIG. 3 and those connected in cascade, those light emitting thyristor SL1~SL5 are connected in a cascade. それぞれのサイリスタのゲート信号は図示のように共通とされ、1番目のサイリスタSL1,ST1のゲートはΦSの信号入力部に接続される。 The gate signals of the thyristors are common as shown, the gate of the first thyristor SL1, ST1 are connected to the signal input of .PHI.S. 2番目のサイリスタSL2,ST2のゲートはΦ The gate of the second thyristor SL2, ST2 is Φ
Sの端子に接続されたダイオードのカソードに接続されて、3番目のサイリスタSL3,ST3のゲートは次のダイオードのカソードに接続される、と言うように構成されている。 Connected to the cathode of the diode connected to the S terminal, the gate of the third thyristor SL3, ST3 is configured to be connected to the cathode of the next diode, it says.

【0005】図4は上記のSLEDを制御するためのコントロール信号とサイリスタのオン/オフを示すタイミング・チャートであり、全素子を点灯する場合の例を示す。 [0005] Figure 4 is a timing chart showing the ON / OFF control signal and a thyristor for controlling the above SLED, showing an example in which light the entire device. 図4のタイミング・チャートにしたがい転送および発光について説明する。 It will be described transfer and light emission in accordance with the timing chart of FIG.

【0006】転送は、ΦS(図4(A))を0Vから5 [0006] Transfer, .PHI.S a (FIG. 4 (A)) from 0V 5
Vに変化させることにより開始する。 It starts by changing the V. ΦSが5Vになることにより、Va=5V、Vb=3.7V(ダイオードの順方向電圧降下を1.3Vとする)、Vc=2.4 ΦS is by become 5V, Va = 5V, (a 1.3V forward voltage drop of the diode) Vb = 3.7V, Vc = 2.4
V、Vd=1.1V、Ve以降は0Vとなる。 V, Vd = 1.1V, and later Ve becomes 0V. 転送用サイリスタST1のゲート電圧は0Vから5Vに、転送用サイリスタST2のゲート電圧は0Vから3.7Vに、 The gate voltage of the transfer thyristor ST1 to 5V from 0V, the gate voltage of the transfer thyristor ST2 to 3.7V from 0V,
以下同様にゲート電圧が変化する。 The following Similarly gate voltage changes.

【0007】この状態でΦ1(図4(B))を5Vから0Vにすることで転送用サイリスタST1の各端電位はアノード:5V、カソード:0V、ゲート:3.7Vとなり、サイリスタのオン条件を満たす。 [0007] Each end potential of the transfer thyristor ST1 by to 0V in this state .phi.1 (FIG 4 (B)) from 5V anode: 5V, cathode: 0V, the gate: 3.7V, and the thyristor ON conditions meet. 転送用サイリスタST1がオンすると、この状態でΦSを0Vに変化させてもサイリスタST1はオン状態であり、Va≒5V When the transfer thyristor ST1 is turned on, the thyristor ST1 be changed to 0V ΦS in this state is turned on, Va ≒ 5V
に維持される。 It is maintained in. この理由は、ΦSは抵抗(図示せず)を介して印加されていることと、サイリスタはオンするとアノード・ゲート間の電位がほぼ等しくなることによる。 This is because, .PHI.S is a that is applied through a resistor (not shown), the thyristor is by the potential between the anode and the gate is turned on becomes substantially equal.

【0008】このため、ΦSを0Vにしても1番目のサイリスタのオン条件が保持され、1番目のシフト動作が完了する。 [0008] Therefore, on the condition of the first thyristor even if the ΦS to 0V is held, the first shift operation is completed. この状態で発光用サイリスタ用のΦI信号(図4(D))を5Vから0Vにすると、転送用サイリスタがオンした条件と同じになるため発光用サイリスタSL1がオンして、1番目のLEDが点灯することになる。 When the ΦI signal for the light emitting thyristor in this state (FIG. 4 (D)) to 0V from 5V, the light-emitting thyristor SL1 for transfer thyristor is the same as the turned-on condition is turned on, the first LED It will be turned on. 1番目のLEDはΦIを5Vに戻すことにより発光用サイリスタのアノード・カソード間の電位差が無くなりサイリスタの最低保持電流を流せなくなるため発光用サイリスタSL1はオフする。 The first LED is emitting thyristor SL1 for longer flowed a minimum holding current eliminates the potential difference between the anode and cathode of the light emitting thyristor thyristor by returning the ΦI to 5V is turned off.

【0009】次に、ST1からST2へのサイリスタのオン条件転送について説明する。 [0009] Next, a description will be given on condition the transfer of the thyristor from ST1 to ST2.

【0010】発光用サイリスタSL1がオフしてもΦ1 [0010] also the light-emitting thyristor SL1 is turned off Φ1
が0Vのままなので、転送用サイリスタST1はオンしたままで転送用サイリスタST1のゲート電圧はVa≒ Since There remains a 0V, the gate voltage of the transfer thyristor ST1 remains transfer thyristor ST1 is turned on Va ≒
5Vであり、Vb=3.7Vである。 Is 5V, is a Vb = 3.7V. この状態でΦ2 Φ2 in this state
(図4(C))を5Vから0Vに変化させることにより、転送用サイリスタST2の電位はアノード:5V、 By varying the 0V (FIG. 4 (C)) from 5V, the potential of the transfer thyristor ST2 anode: 5V,
カソード:0V、ゲート:3.7Vとなる。 Cathode: 0V, gate: the 3.7V. これにより転送用サイリスタST2はオンする。 This allows the transfer thyristor ST2 is turned on. 転送用サイリスタST2がオンした後にΦ1を0Vから5Vに変化させることにより、転送用サイリスタは発光用サイリスタSL By changing the Φ1 from 0V to 5V after the transfer thyristor ST2 is turned on, the transfer thyristors emitting thyristor SL
1がオフしたのと同様にオフする。 1 is turned off in a manner similar to that off.

【0011】こうして、転送用サイリスタのオンはST [0011] Thus, on of the transfer thyristor ST
1からST2にシフトする。 To shift from 1 to ST2. そして、ΦIを5Vから0 Then, the ΦI from 5V 0
Vにすると、発光用サイリスタ2がオンし発光する。 If you V, the light-emitting thyristor 2 is turned on to emit light. なお、オンしている転送用サイリスタに対応する発光用サイリスタのみ発光できる理由は、転送用サイリスタがオンしていない場合、オンしているサイリスタの隣のサイリスタを除いてゲート電圧が0Vであるためサイリスタのオン条件とならないからである。 The reason why can emit only the light-emitting thyristor corresponding to the transfer thyristor being turned on, if the transfer thyristor is not turned on, because the gate voltage is 0V except for thyristor next to the thyristor is turned on This is because not turned oN conditions of the thyristor. 隣のサイリスタについても発光用サイリスタがオンすることによりΦIの電位は3.4V(発光用サイリスタの順方向電圧降下分) Potential of ΦI by also emitting thyristor is turned on for the thyristor of neighboring 3.4 V (forward voltage drop of the light emitting thyristor)
となるため、隣のサイリスタは、ゲート・カソード間の電位差がないためオンすることができない。 Since the thyristor next it can not be turned on because there is no potential difference between the gate and cathode.

【0012】なお、上述でΦIを0Vとすることにより、発光用サイリスタがオンとなり発光すると述べたが、実際の画像形成動作においては当然、そのタイミングで実際に発光させるかさせないかを画像データに対応させて制御する必要がある。 [0012] Note that by a 0V to ΦI in the above, although the light emitting thyristor has said it emits light when turned on, in an actual image forming operation of course, whether or not whether to actually emit light at the timing the image data it is necessary to control so as to correspond. 図4(E)の画像データD FIG image data D 4 (E)
p、図4(F)のΦDはこれを示す信号で、SLEDのΦI端子には、外部においてΦIと画像データDpの論理和をとり、画像データDpが0Vの場合のみ、実際にSLEDのΦI端子が0Vになり発光し、画像データD p, a signal indicating this ΦD in FIG 4 (F), the ΦI terminal of SLED, ORs the ΦI and the image data Dp in the external, if the image data Dp is 0V only actually SLED of ΦI terminal to emit light becomes to 0V, and the image data D
pが5Vの場合はSLEDのΦI端子が5Vのままとなって発光しないようになっている。 p is the case of the 5V so that the ΦI terminal of SLED does not emit light remains as the 5V.

【0013】一つのSLEDチップは図3に示したような構成で、例えば主走査方向に配列された128個の発光用サイリスタを備え、当該発光用サイリスタは図4とともに説明した通り転送用サイリスタにより選択的に順次点灯制御される。 [0013] One SLED chip is configured as shown in FIG. 3, for example, a 128 light emitting thyristors are arranged in the main scanning direction, the light-emitting thyristor by as the transfer thyristor described in conjunction with FIG. 4 selectively sequentially lighting control.

【0014】各発光画素の駆動時(発光用サイリスタオン時)の等価回路は図5に示される。 [0014] Equivalent circuit at the time of driving the respective light emitting pixels (when the light-emitting thyristor ON) is shown in FIG. 図5において、5 In FIG. 5, 5
1は発光用サイリスタの等価回路を示し、等価回路51 1 shows an equivalent circuit of the light emitting thyristor, the equivalent circuit 51
は順方向降下電圧を生ずるダイオードDfとサイリスタ内部抵抗R1の直列回路である。 Is a series circuit of a diode Df and thyristor internal resistor R1 produces a forward voltage drop. 52はドライバIC 52 driver IC
(ドライバ)の等価回路であり、ドライブ・トランジスタQを含む。 It is an equivalent circuit of the (driver), including the drive transistor Q. 等価回路51と52の間に電流制限抵抗R Current limiting resistor R between the equivalent circuit 51 and 52
2が備えられ、ドライブ・トランジスタQによる出力電流を制限する。 2 is provided to limit the output current by the drive transistor Q. 電流制限抵抗R2は、ドライバ52内に備えてもよい。 Current limiting resistor R2 may be provided in the driver 52.

【0015】発光用サイリスタに供給される駆動電流I The drive current I supplied to the light emitting thyristor
dは、電源電圧、たとえば5Vから発光用サイリスタの等価回路51内のダイオードDfによる順方向電圧降下Vfを差し引いた電圧(5−Vf)を外部の電流制限抵抗値およびサイリスタ内部抵抗値の和(R1+R2)で割ったものとなる。 d is the sum of the power supply voltage, for example, the forward voltage drop Vf of the subtracted voltage (5-Vf) external current-limiting resistance and the thyristor internal resistance due to the diode Df of the equivalent circuit 51 of the light emitting thyristor from 5V ( a divided by the R1 + R2). したがって、一つのSLEDチップ内でも各発光画素の順方向電圧降下量Vfおよび内部抵抗値R1がばらつけば、そのばらつきに応じて駆動電流Idも変動する。 Therefore, if the forward voltage drop of the respective light emitting pixels also in one SLED chip Vf and the internal resistance R1 is Baratsuke, the driving current Id also varies according to the variation.

【0016】発光用サイリスタの駆動電流ばらつきの一例を図6および図7に示す。 [0016] An example of the drive current fluctuation of the light emitting thyristor in FIGS.

【0017】図6は発光画素(発光用サイリスタ)の配列位置と各発光画素の駆動電流の関係を、一例として3 [0017] FIG 6 is a relationship between the arrangement position of the light emitting pixel (light emitting thyristor) drive current of each light emitting pixel, as an example 3
個目のSLEDチップまで示している。 It shows up to th SLED chip. 図6において、 6,
横軸が各SLEDチップの各発光画素の画素配列位置を示し、縦軸はこれらに対応した駆動電流を示す。 The horizontal axis represents the pixel arrangement positions of the respective light emitting pixels of each SLED chip, and the vertical axis indicates the driving current corresponding thereto. 図6に示した関係は、複数SLEDチップのそれぞれのΦIを駆動するドライバの出力に全て同一抵抗値(RaΩ)の電流制限抵抗をつけた場合を示す。 Relationship shown in FIG. 6 shows a case where all the output drivers for driving each of the ΦI multiple SLED chips with a current limiting resistor having the same resistance value (RaΩ).

【0018】ここで、チップ1内の各発光画素駆動電流はI1の範囲内でばらつき、チップ2内の各発光画素駆動電流はI2の範囲内でばらつき、チップ3内の各発光画素駆動電流はI3の範囲内でばらついている。 [0018] Here, the variation within each light-emitting pixel driving current I1 of the chip 1, the variation within each light-emitting pixel driving current I2 in the chip 2, the light emitting pixel driving current in the chip 3 It is distributed in a range of I3. これらのうちでI3が最も大きいとしても、チップ2内の駆動電流の平均値とチップ1内の駆動電流の平均値の差Δ1 Even if the I3 is the largest among these, the difference between the average value and the average value of the driving current in the chip 1 of the driving current in the chip 2 .DELTA.1
はI3より大きく、また、チップ1内の駆動電流の平均値とチップ2内の駆動電流の平均値の差Δ2はI3より大きい。 The greater than I3, the difference Δ2 of the average value and the average value of the driving current in the chip 2 of the driving current in the chip 1 is greater than I3.

【0019】このように、一つのSLEDチップにおける順方向電圧降下量と内部抵抗値の発光画素間ばらつき(すなわち、駆動電流ばらつき)は、異なるSLEDチップ間の順方向電圧降下量平均値と内部抵抗平均値のばらつきに比べれば、一般に低くなる。 [0019] Thus, the light emitting pixels between the variation in the forward voltage drop and the internal resistance value in one of the SLED chips (i.e., the drive current fluctuation) is the forward voltage drop means between different SLED chip and internal resistance compared to the variation of the mean value, generally lower.

【0020】図7は各SLEDチップの各発光画素の電流制限抵抗の逆数(横軸1/R)と駆動電流(縦軸)の関係を、一例として3個目のSLEDチップまで示したものであり、異なるSLEDチップ間のばらつきがチップ内ばらつきより大きいという上述した一般的特性を同様に示している。 FIG. 7 is intended the relationship of the respective light-emitting reciprocal of the current limiting resistor of pixels (horizontal axis 1 / R) and the drive current of each SLED chips (vertical axis), showing up to three th SLED chip as an example There is shown similarly general characteristics variations among different SLED chips described above that is greater than the variation in the chip.

【0021】すなわち、電流制限抵抗の逆数が平均値1 [0021] That is, the reciprocal of the current limiting resistor average 1
/Raのときの各SLEDチップ内ばらつき範囲I1, / Variations within each SLED chip when the Ra range I1,
I2,I3および異チップ間ばらつきΔ1,Δ2は上記特性を示しており、当該逆数が平均値から増大して駆動電流も増大するに従い、これらばらつきが増大する。 I2, I3 and different inter-chip variations .DELTA.1, Delta] 2 denotes the above characteristics, in accordance with the reciprocal also increases the drive current increases from an average value, these variations is increased.

【0022】次に、発光用サイリスタの発光量ばらつきの一例を図8および図9に示す。 Next, an example of a light emission quantity variation of the light emitting thyristor in FIGS.

【0023】図8は発光画素(発光用サイリスタ)の配列位置と各発光画素の発光量の関係を、一例として3個目のSLEDチップまで示している。 [0023] Figure 8 represents the emission amount of sequence relationships position and each light emitting pixel of the light emitting pixel (light emitting thyristor), up to three th SLED chip as an example. 図6において、横軸が各SLEDチップの各発光画素の画素配列位置を示し、縦軸はこれらに対応した発光量を示す。 6, the horizontal axis represents the pixel arrangement positions of the respective light emitting pixels of each SLED chip, the vertical axis represents the light emission amount corresponding thereto. 図8に示した関係は、複数SLEDチップのそれぞれのΦIを理想的な定電流回路で定電流(図9に示す電流値Ia)駆動した場合を示す。 Relationship shown in FIG. 8 shows the case where constant current driven (current value Ia shown in FIG. 9) in the ideal constant current circuit respectively ΦI multiple SLED chips.

【0024】ここで、チップ1内の各発光画素発光量はL1の範囲内でばらつき、チップ2内の各発光画素発光量はL2の範囲内でばらつき、チップ3内の各発光画素発光量はL3の範囲内でばらついている。 [0024] Here, the variation within each light-emitting pixel emitting amount L1 of the chip 1, the variation within each light-emitting pixel emitting amount L2 of the chip 2, the light emitting pixel light emission quantity in the chip 3 It is distributed in a range of L3. これらのうちでL1が最も大きいとしても、チップ2内の発光量の平均値とチップ1内の発光量の平均値の差δ1はL1より大きく、また、チップ2内の発光量の平均値とチップ2 Even when the L1 is the largest among these differences δ1 of the average value of the average values ​​of the light emission quantity of the chip 2 and the light emission amount of the chip 1 is greater than L1, also the average values ​​of the light emission quantity of the chip 2 chip 2
内の発光量の平均値の差δ2はL1より大きい。 Difference δ2 of the average value of light emission quantity of the inner is greater than L1.

【0025】このように、駆動電流一定とした場合の一つのSLEDチップにおける発光量の各画素間ばらつきは、異なるSLEDチップ間の発光量平均値の各画素間ばらつきに比べれば、一般に低くなる。 [0025] Thus, the variation between pixels of the light emission amount in one SLED chip in the case where the drive current constant, compared to the variation between the pixels of the light emission quantity average value between different SLED chips, becomes generally lower.

【0026】図9は各SLEDチップの各発光画素の駆動電流(横軸)と発光量(縦軸)の関係を、一例として3個目のSLEDチップまで示したもので、駆動電流がIaのときに図8に対応する。 [0026] Figure 9 is a relationship between the driving current of each light emitting pixels of each SLED chips (horizontal axis) and the light emission amount (vertical axis), which was shown up to three th SLED chips as an example, the driving current is Ia corresponding to FIG. 8 at the time.

【0027】ここで、駆動電流値が増大するに従い、各SLEDチップ内ばらつき範囲L1,L2,L3および異チップ間ばらつきδ1,δ2が増大する。 [0027] Here, according to the driving current value increases, the SLED chip variation range L1, L2, L3 and different inter-chip variations .delta.1, .delta.2 is increased.

【0028】上記したばらつきによる影響を抑えて各S [0028] each to suppress the influence of variations in the above-mentioned S
LEDチップ間の平均光量の差を所定の範囲内に制限したLEDアレー発光装置を製造するために、従来は、図10および図11を参照して次に説明する方法が採られていた。 The difference in average light intensity between the LED chips to manufacture LED array light-emitting device is limited to within a predetermined range, conventionally, a method described below with reference to FIGS. 10 and 11 were taken. 図10および図11は、一例としてSLEDチップが3個の例を示している。 10 and 11, SLED chips shows three as an example.

【0029】図10において縦軸は平均光量(/L)を示し、横軸は平均駆動電流(/I)を示す。 The vertical axis in FIG. 10 shows the average amount (/ L), the horizontal axis indicates the average driving current (/ I). まず一つのLEDアレー発光装置に搭載する各SLEDチップについて、チップ1,2,3内それぞれの平均駆動電流対平均光量の関係にしたがって、目標とする所定平均光量値(/L目標)が得られる平均駆動電流/I1,/I2, For each SLED chip is first mounted on one LED array light emitting device according to the relationship of the average drive current to average light amount of each within the chip 1,2,3, predetermined average light quantity value of the target (/ L target) is obtained average driving current / I1, / I2,
/I3を演算により求める。 / I3 the obtained by calculation.

【0030】一方、図11において縦軸は平均駆動電流(/I)を示し、横軸は外部の電流制限抵抗の逆数(1 On the other hand, the vertical axis in FIG. 11 shows the average driving current (/ I), the horizontal axis represents the reciprocal of the external current limiting resistor (1
/R)を示す。 / R) show a. 上記平均駆動電流の算出に続いて、図1 Following the calculation of the average driving current, Fig. 1
1に示した平均駆動電流対外部抵抗値の関係にしたがって、算出された各平均駆動電流/I1,/I2,/I3 According to an average drive current vs. relationship between the external resistance value shown in 1, the average driving current is calculated / I1, / I2, / I3
が得られるような外部抵抗値の逆数1/R1,1/R Reciprocal 1 / R1,1 / R of the external resistor value as obtained is
2,1/R3がチップ1,2,3についてそれぞれ演算により求められる。 2,1 / R3 is obtained by calculation each for chips 1, 2 and 3.

【0031】LEDアレー発光装置に実装する電流制限抵抗としては、上記の方法に従って算出された逆数を実現する抵抗値に最も公称値が近い抵抗を、市販の24系列(24シリーズ)、96系列(96シリーズ)等の抵抗製品から選択して用いる。 [0031] As the current limiting resistor to be mounted on LED array light emitting device, the most nominal value is close resistance to the resistance value to achieve a reciprocal calculated according to the above method, a commercially available 24-series (24 series), 96 sequences ( selected and used from resistance products of 96 series), and the like. 24系列、96系列等は周知の通り、抵抗値が**×10 N (Nは0を除く整数) 24 sequence, as is well known 96 series such as the resistance value ** × 10 N (integer N is excluding 0)
で表され、“**”の値として24種の異なる値、または96種の異なる値をとるものである。 In expressed, it is those that take the "**" value as 24 different values ​​or 96 different values.

【0032】続いて、SLEDアレー・ヘッドの構成方法について、図12に示すヘッドの外観図を参照して説明する。 [0032] Next, how to configure a SLED array head, will be described with reference to the external view of the head shown in FIG. 12.

【0033】ガラスエポキシ材、セラミック材などのプリント配線板を用いたベース基板1212には、SLE The glass epoxy material, the base substrate 1212 using a printed wiring board such as a ceramic material, SLE
D半導体チップ(半導体SLEDチップ)1211が搭載される。 D semiconductor chip (semiconductor SLED chip) 1211 is mounted. 点灯制御回路(ドライバIC)1214は、 Lighting control circuit (driver IC) 1214 is
外部からの制御信号を供給され、SLED半導体チップ1211の点灯制御信号を発生する。 It is supplied to an external control signal, for generating a lighting control signal for SLED semiconductor chip 1211. コネクタ1213 Connector 1213
より外部からの制御信号を入力し、また、電源ケーブル1231を介して電源回路1232から電源を入力し、 More inputs a control signal from outside and inputs the power from the power circuit 1232 through a power cable 1231,
それぞれを各半導体に供給する。 And supplies each to each of the semiconductor.

【0034】SLED半導体チップ1211にはボンディング・ワイア1215が接続され、これにより、ドライバIC1214からの出力信号Φ1,Φ2,ΦS,Φ The bonding wire 1215 to SLED semiconductor chip 1211 is connected, whereby the output signal Φ1 from the driver IC1214, Φ2, ΦS, Φ
Iおよび負極側電源(この例ではGND)をそれぞれ入力する。 Inputs respectively (GND in this example) I and the negative electrode side power supply. 1216はベース基板1212に引かれた正極側電源パターン(この例では+5V)を示す。 1216 denotes a positive side power source pattern drawn on the base substrate 1212 (in this example + 5V). 1217 1217
は、正極側電源パターン1216とSLED半導体チップ1211の裏面電極との間の電気的導電をとり、かつ接着固定するための銀ペーストを示す。 Shows a silver paste for taking the electrical conductivity between the back electrode of the positive-side power source pattern 1216 and SLED semiconductor chip 1211, and is bonded and fixed.

【0035】 [0035]

【発明が解決しようとする課題】しかしながら、上述のように単にLED半導体チップおよびそれらチップに対応する電流制限抵抗値を市販の抵抗製品(公称抵抗値が例えば24系列、97系列)のなかから最近接値のものを個別に選択して組み合わせて実装する場合は、製造工程において、各ヘッドごとにLEDチップ、電流制限抵抗を個別に対応させて確実に組み合わせるしくみが必要であった。 [SUMMARY OF THE INVENTION However, simply LED semiconductor chip and commercial resistance product (nominal resistance, for example 24 series, 97 series) a current limiting resistor value corresponding to their chip as described above recent from among If implemented in combination with individually selected ones contact value, in the manufacturing process, LED chip, was necessary reliably combined mechanism in correspondence to the current limiting resistor individually for each head.

【0036】たとえば、始めにLED半導体チップを任意にヘッドに搭載した後で、そのLEDチップに対応させて各電流制限抵抗を選択的に実装していく際に、各L [0036] For example, after mounting arbitrarily head LED semiconductor chips First, when going to selectively implement each current limiting resistor so as to correspond to the LED chip, each L
ED半導体チップに対応した電流制限抵抗値を毎回抵抗実装機に指示することをヘッドごと行う必要があり、作業性の低下を招来することがあるという課題があった。 Needs to be done for each head to instruct each resistor mounting machine current limit resistance value corresponding to ED semiconductor chip, there is a problem that sometimes lead to degradation of workability.

【0037】また、以上のような組立作業性の課題とは別に特性上の課題もあった。 [0037] In addition, the assembling workability of the above-described problems there was also a problem on the separate properties. すなわち、各々のチップの特性に合わせた抵抗値の電流制限抵抗を選択的に対応させて実装するしくみで製造したLEDアレー発光装置は、光量が一定化される一方で駆動電流がチップ間で大きく異なる場合が発生し、チップ間の駆動電流の相違が次のような2つの特性上の課題を生じていた。 That, LED array light emitting device manufactured by a mechanism be implemented selectively made to correspond to a current limiting resistor of the combined resistance value characteristics of each chip, a driving current while the amount of light is kept constant is large between chips If different occurs, the difference in driving current between chips has occurred a problem on two characteristics:.

【0038】第1に、発光波長は駆動電流によって変動するため、駆動電流の適正化で発光量が一定化されていても、チップ間の駆動電流の相違が大きいとチップ間で発光波長が変化してしまう。 [0038] First, since the emission wavelength which varies by the drive current, even if the light emission amount in optimizing the driving current is kept constant, the emission wavelength is changed between chips difference in driving current between chips is larger Resulting in. したがって、LEDアレー発光装置を電子写真方式画像形成装置の書き込み手段として用いると、感光体ドラムの感度波長特性上、発光波長変化量が無視できないときには、発光量が一定化されているにもかかわらず出力画像特性がチップ間で不均一なものになってしまう。 Therefore, the use of LED array light emitting device as the writing means of an electrophotographic type image forming apparatus, the sensitivity wavelength characteristic of the photosensitive drum, when the emission wavelength variation can not be ignored, despite the amount of light emission is kept constant output image characteristic becomes nonuniform between chips.

【0039】第2に、チップ間の駆動電流の違いが大きいと、チップ間で発熱量の差が発生する。 [0039] Second, the difference in driving current between chips is large, the difference in heating value is generated between chips. 発熟に伴い光量は一般に低下するが、発熱量の差に応じて光量変動量にも差が生じる。 Quantity with the Hatsujuku is generally reduced, but the difference occurs in the light intensity variation amount according to the difference in heating value. このため、チップ間の駆動電流の違いが大きい場合に、結果的にチップ間で発光量に差が生じる。 Therefore, when the difference of the driving current between the chips is large, resulting in a difference in light emission amount occurs between the chips.

【0040】そこで、本発明は以上のような課題を解決するためになされたものであって、市販の抵抗製品を選択して用いる場合の組立作業性の課題と、チップ間の駆動電流の相違により生じる上記2つの課題を解決することのできる発光アレー装置、当該発光アレー装置の製造方法、当該発光アレー装置を用いた光走査装置、および当該発光アレー装置を用いた画像形成装置を提供することを目的とする。 [0040] Therefore, there is present invention has been made to solve the above problems, and an object of the assembling workability when used in selecting a commercial resistance products, the difference in driving current between chips the above two problems emitting array apparatus which can solve the caused by a manufacturing method of the light emitting array device, an optical scanning device using the light emitting array apparatus, and to provide an image forming apparatus using the light emitting array apparatus With the goal.

【0041】 [0041]

【課題を解決するための手段】上記の課題を解決するために請求項1の発明は、複数の発光素子を所定方向に配列された半導体チップを複数、基板上にほぼ前記所定方向に配列され、各半導体チップにそれぞれ定インピーダンス素子を介して供給される駆動電流にしたがって前記各半導体チップの前記複数の発光素子を発光させる発光アレー装置において、前記基板上の前記各半導体チップの前記複数の発光素子の所定レベルの駆動電流に対する平均発光量は所定光量幅とされ、前記定インピーダンス素子は、前記平均発光量に応じた同一公称抵抗値をもつ発光アレー装置を提供する。 Means for Solving the Problems The invention of claim 1 to solve the aforementioned problem, it is arranged a semiconductor chip arranged a plurality of light emitting elements in a predetermined direction more, substantially the predetermined direction on the substrate , in the light emitting array apparatus in which the light emission of the plurality of light emitting elements of each of the semiconductor chips in accordance with a drive current to the respective semiconductor chips are supplied via a constant impedance element, wherein the plurality of light emission of each semiconductor chip on the substrate average luminescence amount for a given level of the driving current of the element is the predetermined amount range, the constant impedance element provides a light emitting array apparatus having the same nominal resistance value corresponding to the mean emission amount.

【0042】また、請求項2に記載の発明は、請求項1 [0042] The invention of claim 2, claim 1
において、前記基板上の前記各半導体チップの前記複数の発光素子の前記平均発光量は、前記定インピーダンス素子の抵抗値にしたがった前記所定光量幅でほぼ所望値とされる発光アレー装置を提供する。 In the mean emission amount of the plurality of light emitting elements of the respective semiconductor chips on the substrate, to provide a light emitting array apparatus that is substantially the desired value by the predetermined amount range in accordance with the resistance value of the constant impedance element .

【0043】また、請求項3に記載の発明は、請求項1 [0043] The invention of claim 3, claim 1
または2において、前記定インピーダンス素子は所定の初期値および前記初期値に対して等比係数を持つ等比数列に基づいた複数の公称抵抗値を構成し、前記複数の公称抵抗値に前記同一公称抵抗値を含む発光アレー装置を提供する。 Or in 2, the constant impedance element constitutes a plurality of nominal resistance value based on geometric progression with a geometric factor for a given initial value and the initial value, the same nominal to said plurality of nominal resistance to provide a light emitting array apparatus comprising a resistance.

【0044】また、請求項4に記載の発明は、複数の発光素子を所定方向に配列された半導体チップを所定レベルの駆動電流で駆動して前記複数の発光素子をすべて発光させ、当該チップ毎の平均発光量にしたがって複数の半導体チップを所定光量幅で複数ランクにランク分けするランク分けステップと、前記複数の半導体チップのうち同一ランクに属する半導体チップを選択し、基板上にほぼ前記所定方向に配列させる選択配列ステップと、前記同一ランクに属する各半導体チップの一端に、当該ランクに応じた同一公称抵抗値の定インピーダンス素子を接続する接続ステップとを含む発光アレー装置の製造方法を提供する。 [0044] Further, an invention according to claim 4, all emit light a plurality of light emitting elements to drive the semiconductor chips arranged a plurality of light emitting elements in a predetermined direction at a predetermined level of drive current, each said chip a ranking step of ranking the plurality rank a plurality of semiconductor chips in a predetermined amount range according to the average emission amount, select the semiconductor chips belonging to the same rank of the plurality of semiconductor chips, substantially the predetermined direction on the substrate a selected sequence step of arranged, one end of each of the semiconductor chips belonging to the same rank, to provide a method of manufacturing a light emitting array apparatus comprising a connection step of connecting the constant impedance elements of the same nominal resistance value in accordance with the rank .

【0045】また、請求項5に記載の発明は、請求項4 [0045] The invention described in Claim 5, Claim 4
において、前記ランク分けステップにおいて、前記平均発光量をほぼ所望値とする前記定インピーダンス素子の抵抗値にしたがった前記所定光量幅で、前記複数の半導体チップをランク分けする発光アレー装置の製造方法を提供する。 In, in the ranking step, in the predetermined amount range in accordance with the resistance value of the constant impedance element to substantially the desired value the average emission amount, a method of manufacturing a light emitting array apparatus for ranking the plurality of semiconductor chips provide.

【0046】また、請求項6に記載の発明は、請求項4 [0046] The invention of claim 6, claim 4
または5において、前記接続ステップに先だって、所定の初期値および前記初期値に対して等比係数を持つ等比数列に基づいた複数の公称抵抗値を構成する前記定インピーダンス素子から、前記同一公称抵抗値のものを選択するステップをさらに含む発光アレー装置の製造方法を提供する。 Or at 5, prior to the connection step, from said constant impedance elements constituting the plurality of nominal resistance value based on geometric progression with a geometric factor for a given initial value and the initial value, the same nominal resistance to provide a method of manufacturing a light emitting array apparatus further comprising selecting those values.

【0047】また、請求項7に記載の発明は、複数の発光素子を所定方向に配列された半導体チップを複数、基板上にほぼ前記所定方向に配列され、各半導体チップにそれぞれ定インピーダンス素子を介して供給される駆動電流にしたがって前記各半導体チップの前記複数の発光素子を発光させる発光アレー装置と、前記複数の発光素子を画像データに応じて発光させる主走査を行うことで前記主走査方向と略平行な回転軸を回転中心として回転駆動される回転感光体上に光書き込みラインを繰り返し形成する手段であって、前記形成した光書き込みラインが前記回転感光体上で前記主走査方向と略垂直な副走査方向に所定速度で相対移動して形成されるように光走査する走査手段とを備えた光走査装置において、前記基板上の前記各半導体 Further, an invention according to claim 7, a plurality a plurality of semiconductor chips of the light emitting element are arranged in a predetermined direction, are arranged substantially in the predetermined direction on the substrate, each to each of the semiconductor chips constant impedance element the main scanning direction by performing the light-emitting array device for emitting a plurality of light emitting elements of each of the semiconductor chips in accordance with a drive current supplied, the main scanning to emit light in accordance with said plurality of light emitting elements to image data via When a means for repeatedly forming optical writing line substantially parallel rotation axis on the rotating photosensitive member which is rotated as a rotation center, the main scanning direction substantially optical writing line and the formation on the rotating photosensitive member the optical scanning apparatus and a scanning unit for optical scanning to be formed by the relative movement at a predetermined velocity in the vertical sub-scanning direction, each of the semiconductor on the substrate ップの前記複数の発光素子の所定レベルの駆動電流に対する平均発光量は所定光量幅とされ、前記定インピーダンス素子は、前記平均発光量に応じた同一公称抵抗値をもつ光走査装置を提供する。 Average luminescence amount for a given level of the driving current of the plurality of light emitting elements-up is set to a predetermined light quantity range, the constant impedance element provides an optical scanning device having the same nominal resistance value corresponding to the mean emission amount .

【0048】また、請求項8に記載の発明は、請求項7 [0048] The invention of claim 8, claim 7
において、前記基板上の前記各半導体チップの前記複数の発光素子の前記平均発光量は、前記定インピーダンス素子の抵抗値にしたがった前記所定光量幅でほぼ所望値とされる光走査装置を提供する。 In the mean emission amount of the plurality of light emitting elements of the respective semiconductor chips on the substrate, to provide an optical scanning device which is substantially the desired value by the predetermined amount range in accordance with the resistance value of the constant impedance element .

【0049】また、請求項9に記載の発明は、請求項7 [0049] The invention of claim 9, claim 7
または8において、前記定インピーダンス素子は所定の初期値および前記初期値に対して等比係数を持つ等比数列に基づいた複数の公称抵抗値を構成し、前記複数の公称抵抗値に前記同一公称抵抗値を含む光走査装置を提供する。 Or at 8, the constant impedance element constitutes a plurality of nominal resistance value based on geometric progression with a geometric factor for a given initial value and the initial value, the same nominal to said plurality of nominal resistance providing an optical scanning device including a resistive value.

【0050】また、請求項10に記載の発明は、請求項7乃至9のいずれかに記載の光走査装置と、前記回転感光体上に繰り返し形成された前記光書き込みラインにしたがって可視像を形成する像形成手段とを備えた画像形成装置を提供する。 [0050] Further, the invention according to claim 10, the optical scanning device according to any one of claims 7 to 9, a visible image in accordance with the rotation repeated on the photosensitive member formed the optical writing line to provide an image forming apparatus having an image forming means for forming.

【0051】 [0051]

【発明の実施の形態】以下、図面を参照して本発明の実施形態について詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Referring to the drawings, embodiments of the present invention will be described in detail.

【0052】本発明に係る実施形態では、各LED半導体チップを所定の平均駆動電流時のチップ内全発光素子の平均光量にもとづいてLED半導体チップごとに所定のランク幅で光量ランク分けし、一つのLEDアレー発光装置内にはすべて同一光量ランクにランク分けされたLED半導体チップを配列するようにした。 [0052] In the embodiment according to the present invention is to amount ranked at a predetermined rank width for each LED semiconductor chip on the basis of each LED semiconductor chip to an average light amount of chip all the light emitting elements at a predetermined average driving current, single One of the LED array light emitting device was all to sequence the LED semiconductor chip ranked in the same amount rank. さらに、それら各LED半導体チップには、全て光量ランクに応じた同一公称抵抗値をもつ外部電流制限抵抗(図5のR Further, the each of these LED semiconductor chip, the external current limiting resistor (Figure 5 having the same nominal resistance value corresponding to all the light amount ranks R
2)を接続するように、LED半導体チップと外部電流制限抵抗を組み合わせて製造するようにした。 To connect 2), and so to produce a combination of LED semiconductor chip and the external current limiting resistor.

【0053】図1の特性図を参照して本発明に係るLE [0053] Referring to the characteristic diagram of FIG. 1 according to the present invention LE
Dアレー発光装置およびその製造方法の実施形態について具体的に説明する。 Specifically described embodiments of D array light emitting device and a manufacturing method thereof.

【0054】図1は各チップの外部電流制限抵抗の抵抗値の逆数(横軸1/R)とチップ内平均光量の関係を、 [0054] Figure 1 is the relationship inverse of (the horizontal axis 1 / R) and chip average light amount of the resistance value of the external current limiting resistor of each chip,
様々なチップについて模式的に直線状に示した特性図である。 Is a characteristic diagram showing schematically in linear for various chip. この特性図は、所定の平均駆動電流時のチップ内全発光素子の平均光量にもとづいてLED半導体チップごとに求めておく。 The characteristic diagram is previously obtained for each LED semiconductor chip on the basis of the average amount of chips in all the light-emitting element at a predetermined average driving current. 横軸には、一定の幅で抵抗逆数値1 The horizontal axis, the resistance inverse value 1 at a constant width
/R1〜1/R11を付してある。 / Are denoted by the R1~1 / R11.

【0055】この関係図において、LEDアレー発光装置として要求される発光量の値をL目標する。 [0055] In this relationship diagram, the values ​​of the light emission amount required as a LED array light emitting device to L target. このときに、SLEDチップが15個とすると、各チップの特性線c1〜c15と、発光量L=L目標の直線Lpとの交点の横軸座標値が示す値(1/R)が各チップによりL At this time, the SLED chip is a 15, a characteristic line c1~c15 of each chip, the light emission amount L = abscissa value indicates the value at the intersection of the straight line Lp of L target (1 / R) is the chip L by
目標の発光量を得るために必要な外部電流制限抵抗値の逆数となる。 The reciprocal of the external current limiting resistor value necessary to obtain a light emission amount of the target.

【0056】例えば、第1チップの特性線c1の交点座標値は1/R1の値とほぼ一致する。 [0056] For example, the intersection coordinate value of the characteristic line c1 of the first chip is substantially coincident with the value of 1 / R1. しかし、他のチップ(特性線c1c〜15で示される)の交点座標値は抵抗逆数値1/R1〜1/R11のいずれとも一致せず、 However, without the intersection coordinate value of the other chip (indicated by the characteristic line C1c~15) causes match any of the resistances reciprocal value 1 / R1~1 / R11,
これら交点は幅d1〜d10内にある。 These intersections are within the width d1~d10. 各幅は同一幅とする。 Each width is the same width.

【0057】そこで、Rの次元で公称96系列の市販抵抗値をベースに図2のように抵抗値の範囲を区切り、各幅d1〜d10内に交点をもつチップ群を一つの光量ランクに規定する。 [0057] Therefore, separate the range of resistance values ​​as shown in Figure 2 a commercially available resistance value of the nominal 96 series the dimension of R to the base defines the chip group with an intersection in the width d1~d10 to one light quantity ranks to. 例えば、幅d10内に交点を持つ特性線c14の第14チップは、光量ランクR1とする。 For example, 14 chips characteristic line c14 having an intersection within the width d10 is an amount rank R1. また、幅d8内にそれぞれ交点を持つ特性線c11とc1 Moreover, the characteristic line c11 with each intersection in the width d8 and c1
2の第11チップと第12チップは、同一の光量ランクR3とする。 2 of the 11 chip and 12 chip, the same amount rank R3.

【0058】なお、図2に示した光量ランクR1,… [0058] In addition, the amount of light rank R1 shown in FIG. 2, ...
は、各LED半導体チップごとの全発光素子の平均光量が所定の値となる外部電流制限抵抗の抵抗値の大きさによって所定のランク幅で規定されている。 Is defined by a predetermined rank width by the size of the average quantity of light resistance of the external current limiting resistor becomes a predetermined value of all the light emitting elements of each LED semiconductor chip. また、ここに示す公称抵抗値は96系列である。 The nominal resistance value shown here is 96 sequence. 各公称抵抗値の値は、**×10 N (Nは0を除く整数)で表した“* The value of each nominal resistance values, ** × 10 N (N is an integer except 0) expressed in "*
*”の各値が、ほぼ、所定の初期値(1.0)に対して等比係数を持つ等比数列となっている。 * Each value of "approximately, has a geometric sequence with geometric factor for a given initial value (1.0).

【0059】同様にして、他のチップ(特性線を図示しないものも含む)もすべて光量ランク分けする。 [0059] Similarly, (including those not shown characteristic line) also all amount ranks other chips. 光量ランク分けしたSLEDチップは、同一ランクに属するものだけを一つのLEDアレー発光装置(LEDアレーヘッド)の製造に使用する。 SLED chips amount ranking uses only those belonging to the same rank in the manufacture of a LED array light emitting device (LED array head).

【0060】さらに、一つのLEDアレー発光装置には、当該光量ランクに応じて一種類の公称96系列抵抗値をもつ抵抗のみを外部電流制限抵抗として使用する。 [0060] Further, in one LED array light emitting device, using only resistors with one type of nominal 96 series resistance in accordance with the light amount ranks as the external current limiting resistor.
例えば、光量ランクR1に属する前述第14チップに組み合わせる外部電流制限抵抗には、公称抵抗値が221 For example, the external current limiting resistor to combine the above-described fourteenth chips belonging to the quantity ranks R1 is nominal resistance is 221
Ωの抵抗を用いる。 Using the resistance of Ω. また、それぞれが光量ランクR3に属する前述第11チップと前述第12チップに組み合わせる外部電流制限抵抗には、それぞれ公称抵抗値が23 Further, the external current limiting resistor to combine the above-described eleventh chip with the aforementioned twelfth chips, each belonging to the quantity ranks R3, each nominal resistance 23
2Ωの抵抗を用いる。 The 2Ω of resistance used.

【0061】このように本実施形態の特徴は、上記にしたがい光量ランク分けした各チップに対して、それぞれ同一公称抵抗値を持つ電流制限抵抗を実装することで、 [0061] This feature of the present embodiment, for each chip having light intensity ranked in accordance with the above, by implementing the respective current limiting resistors having the same nominal resistance,
抵抗実装機に指示する電流制限抵抗の抵抗値を一つのL L the resistance of the current limiting resistor to instruct the resistor mounting machine one
EDアレー発光装置について同一とすることができ、L It can be the same for ED array emitting device, L
EDチップごとに抵抗値を切り替える必要がないために作業性を向上できる効果がある。 There is an effect that the workability can be improved because there is no need to switch the resistance value for each ED chip. さらに、平均駆動電流と外部電流制限抵抗値との関係によらず、電流制限抵抗実装時により確実に、一つのLEDアレー発光装置内で搭載されたLEDチップごとに抵抗値を切り替える必要がなくなる。 Furthermore, the average drive current and irrespective of the relationship between the external current limiting resistance, ensures the current limit resistor implementations, there is no need to switch the single LED array resistance value for each LED chip mounted in the light emitting device.

【0062】また、組立作業性向上とは別に、チップ間の駆動電流の違い相違に起因した従来の特性上の2つの課題を解決することができる。 [0062] Further, the assembly workability improves separately, it is possible to solve the two problems of the conventional characteristics due to the difference the difference in driving current between chips.

【0063】すなわち、抵抗値精度の高い上記96系列の外部電流制御抵抗値とチップ内平均駆動電流の関係については全てのSLEDチップ間で比較的均一性が保たれる。 [0063] That is, relatively uniform properties for the relationship between all SLED chips external current control resistor value and chip average driving current of the high above 96 series resistance value accuracy is maintained. したがって、発光の変化が主に駆動電流で支配されているようなチップ特性をもつ場合には、1つのLE Therefore, in the case with the chip characteristics, such as a change in light emission is dominated by the main drive current, one LE
Dアレー発光装置内では搭載された各LEDチップ間で全て所定範囲内の平均駆動電流で駆動されることになるため、発光波長の駆動電流差による変動を所定範囲内に抑るように制御できる。 Since that is to be driven at an average driving current in all the predetermined range between the LED chip mounted in the D array emitting device can be controlled in Somosomoru so the variations due to driving current difference of the emission wavelength within a predetermined range . また、各LEDチップの平均的消費電力を均一とするように制御でき、チップ間の発熱むらに伴う光量むらを抑制することもできる。 Moreover, it can be controlled so as to equalize the average power consumption of each LED chip can be suppressed light amount unevenness due to heating unevenness between chips.

【0064】なお、上記実施形態ではLEDアレー発光装置(発光アレー装置)およびその製造方法について説明したが、さらに、複数の発光素子を画像データに応じて発光させる主走査を行うことで主走査方向(発光素子配列方向)と略平行な回転軸を回転中心として回転駆動される、帯電器で一様に帯電された感光ドラム(回転感光体)を設け、本発明に係るLEDアレー発光装置を用いて感光ドラム上に光書き込みラインを繰り返し形成し、形成した光書き込みラインが感光ドラム上で主走査方向と略垂直な副走査方向に所定速度で相対移動して形成されるように光走査して静電潜像を形成することができる。 [0064] Incidentally, LED array light emitting device in the above embodiments (light-emitting array apparatus) and have been described manufacturing method, further, the main scanning direction by performing the main scanning for emitting light according to a plurality of light emitting elements to image data (light-emitting element array direction) and is rotationally driven substantially parallel rotational axis as the center of rotation, the uniformly charged photosensitive drum charger (rotating photosensitive member) is provided, using an LED array light-emitting device according to the present invention photosensitive repeated to form a light writing line on the drum, the formed optical writing line is optically scanned as being formed by a relative movement at a predetermined speed in the main scanning direction substantially perpendicular to the sub scanning direction on the photosensitive drum Te it is possible to form an electrostatic latent image.

【0065】この静電潜像を、トナー現像し、周知の搬送手段により搬送される記録紙等にトナー像を転写し、 [0065] The electrostatic latent image, and toner development, the toner image is transferred onto the recording sheet or the like fed by a known conveying means,
転写された画像を定着器で定着させて出力画像を得ることができる。 The transferred image is fixed by a fixing device can be obtained an output image. すなわち、本発明は、電子写真記録方式画像形成装置に適用することができ、当該電子写真記録方式画像形成装置に用いる光走査装置にも適用することができる。 That is, the present invention can be applied to an electrophotographic recording system image forming apparatus, it can also be applied to an optical scanning apparatus used for the electrophotographic recording system image forming apparatus.

【0066】 [0066]

【発明の効果】以上説明したように、本発明に係る発光アレー装置、当該発光アレー装置の製造方法、当該発光アレー装置を用いた光走査装置、および当該発光アレー装置を用いた画像形成装置によれば、電流制限抵抗を実装する際には、一つの発光アレー装置内で搭載された半導体チップごとに抵抗値を切り替える必要がなく、また半導体チップの平均駆動電流と定インピーダンス素子抵抗値との関係によらず定インピーダンス素子を実装する際により確実に、一つのLEDアレー発光装置内で搭載されたLEDチップごとに抵抗値を切り替える必要がないので組み立て作業性を向上でき、さらに、発光波長の駆動電流差による変動が所定範囲内に抑えられるとともに、チップ間の発熱むらに伴う光量むらを抑制できるので、均一で高品位 As described above, according to the present invention, the light emitting array apparatus according to the present invention, a manufacturing method of the light emitting array device, an optical scanning device using the light emitting array apparatus, and an image forming apparatus using the light emitting array apparatus According words, when implementing a current limiting resistor is not required to switch the resistance value for each semiconductor chip mounted in one light-emitting array device and the semiconductor chip average drive current and the constant impedance element resistance reliably by when mounting the constant impedance element irrespective of the relationship, it is not necessary to switch the resistance value for each the mounted LED chip in one LED array light emitting device can improve assembling workability, further emission wavelength with variations due to the driving current difference is suppressed within a predetermined range, it is possible to suppress the light amount unevenness due to heating unevenness between chips, high-quality uniform 画像を形成できる効果がある。 Image the effect that can form.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係るLEDアレー発光装置(発光アレー装置)およびその製造方法の一実施形態の説明図である。 LED array light emitting device according to the invention, FIG diagram illustrating an embodiment of a (light emitting array device) and a manufacturing method thereof.

【図2】本発明に係るLEDアレー発光装置(発光アレー装置)およびその製造方法の一実施形態の別の説明図である。 LED array light emitting device according to the present invention; FIG is another illustration of an embodiment of a (light emitting array device) and a manufacturing method thereof.

【図3】従来の自己走査型LEDアレー(SLED)の基本構成の一例を示す回路図である。 3 is a circuit diagram showing an example of a basic configuration of a conventional self-scanning LED array (SLED).

【図4】従来のSLEDを制御するためのコントロール信号の一例のタイミング・チャートである。 FIG. 4 is an example timing chart of control signals for controlling the conventional SLED.

【図5】SLEDの一般的な等価回路を示す回路図である。 5 is a circuit diagram showing a general equivalent circuit of SLED.

【図6】従来のSLEDにおける駆動電流ばらつきの一例を説明する特性図である。 6 is a characteristic diagram for explaining an example of a drive current variations in a conventional SLED.

【図7】従来のSLEDにおける駆動電流ばらつきの一例を説明する別の特性図である。 7 is another characteristic diagram illustrating an example of a drive current variations in a conventional SLED.

【図8】従来のSLEDにおける発光量ばらつきの一例を説明する特性図である。 8 is a characteristic diagram for explaining an example of a light-emitting amount variation in a conventional SLED.

【図9】従来SLEDにおける発光量ばらつきの一例を説明する別の特性図である。 9 is another characteristic diagram for explaining an example of a light-emitting amount variation in a conventional SLED.

【図10】従来のSLEDを用いてLEDアレー発光装置を製造するときに平均駆動電流を算出する過程の一例を説明する特性図である。 It is a characteristic diagram for explaining an example of a process of calculating the average driving current when producing LED array light emitting device with reference to FIG. 10 conventional SLED.

【図11】従来のSLEDを用いてLEDアレー発光装置を製造するときに外部の電流制限抵抗の値を算出する過程の一例を説明する特性図である。 11 is a characteristic diagram for explaining an example of a process of calculating the value of the external current limiting resistor when manufacturing LED array light emitting device using a conventional SLED.

【図12】従来のSLEDアレー・ヘッドの実装構成の一例を示す外観図である。 12 is an external view of an example implementation configuration of a conventional SLED array head.

【符号の説明】 DESCRIPTION OF SYMBOLS

51 発光用サイリスタ等価回路 52 ドライバIC等価回路 1211 SLED半導体チップ 1212 ベース基板 1213 コネクタ 1214 点灯制御回路(ドライバIC) 1215 ボンディング・ワイア 1216 正極側電源パターン 1217 銀ペースト 1231 電源ケーブル 1232 電源回路 Df ダイオード SL1〜SL5 発光用サイリスタ R1 サイリスタ内部抵抗 R2 電流制限抵抗 ST1〜ST5 転送用サイリスタ 51 light emitting thyristor equivalent circuit 52 driver IC equivalent circuit 1211 SLED semiconductor chip 1212 base substrate 1213 connector 1214 lighting control circuit (driver IC) 1215 bonding wire 1216 positive side power source pattern 1217 silver paste 1231 power cable 1232 power circuit Df diode SL1~ SL5 light emitting thyristor R1 thyristor internal resistance R2 current limiting resistor ST1~ST5 transfer thyristor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2C162 AF20 AF22 AF60 FA17 5C094 AA03 AA07 AA43 AA55 AA56 BA23 BA24 BA99 CA19 DB01 EA04 GB01 5F041 AA05 BB06 BB22 BB25 BB27 CA07 CB22 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 2C162 AF20 AF22 AF60 FA17 5C094 AA03 AA07 AA43 AA55 AA56 BA23 BA24 BA99 CA19 DB01 EA04 GB01 5F041 AA05 BB06 BB22 BB25 BB27 CA07 CB22

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数の発光素子を所定方向に配列された半導体チップを複数、基板上にほぼ前記所定方向に配列され、各半導体チップにそれぞれ定インピーダンス素子を介して供給される駆動電流にしたがって前記各半導体チップの前記複数の発光素子を発光させる発光アレー装置において、 前記基板上の前記各半導体チップの前記複数の発光素子の所定レベルの駆動電流に対する平均発光量は所定光量幅とされ、 前記定インピーダンス素子は、前記平均発光量に応じた同一公称抵抗値をもつことを特徴とする発光アレー装置。 1. A plurality of the plurality of semiconductor chips arranged light-emitting elements in a predetermined direction, are arranged substantially in the predetermined direction on the substrate, in accordance with a drive current to the respective semiconductor chips is supplied through the constant impedance element wherein the light emitting array device for emitting a plurality of light emitting elements of each of the semiconductor chips, the average luminescence amount for a given level of the driving current of the plurality of light emitting elements of the respective semiconductor chips on the substrate may be a predetermined light amount range, the constant impedance element, the light emitting array device characterized by having the same nominal resistance value corresponding to the mean emission amount.
  2. 【請求項2】 請求項1において、 前記基板上の前記各半導体チップの前記複数の発光素子の前記平均発光量は、前記定インピーダンス素子の抵抗値にしたがった前記所定光量幅でほぼ所望値とされることを特徴とする発光アレー装置。 2. A method according to claim 1, wherein the average emission amount of the plurality of light emitting elements of the respective semiconductor chips on the substrate, and substantially a desired value by the predetermined amount range in accordance with the resistance value constant impedance element emitting array apparatus characterized by being.
  3. 【請求項3】 請求項1または2において、 前記定インピーダンス素子は所定の初期値および前記初期値に対して等比係数を持つ等比数列に基づいた複数の公称抵抗値を構成し、前記複数の公称抵抗値に前記同一公称抵抗値を含むことを特徴とする発光アレー装置。 3. An apparatus according to claim 1 or 2, wherein the constant impedance element constitutes a plurality of nominal resistance value based on geometric progression with a geometric factor for a given initial value and the initial value, the plurality emitting array apparatus which comprises the same nominal resistance value to the nominal resistance of.
  4. 【請求項4】 複数の発光素子を所定方向に配列された半導体チップを所定レベルの駆動電流で駆動して前記複数の発光素子をすべて発光させ、当該チップ毎の平均発光量にしたがって複数の半導体チップを所定光量幅で複数ランクにランク分けするランク分けステップと、 前記複数の半導体チップのうち同一ランクに属する半導体チップを選択し、基板上にほぼ前記所定方向に配列させる選択配列ステップと、 前記同一ランクに属する各半導体チップの一端に、当該ランクに応じた同一公称抵抗値の定インピーダンス素子を接続する接続ステップとを含むことを特徴とする発光アレー装置の製造方法。 4. A plurality of light-emitting elements were all emit light a plurality of light emitting elements is driven at a predetermined level of drive current of semiconductor chips arranged in a predetermined direction, a plurality of semiconductor according to the average emission amount of each such chip a ranking step of ranking the plurality rank chips at a predetermined light quantity range, select the semiconductor chips belonging to the same rank of the plurality of semiconductor chips, and the selected sequence step for arranging substantially in the predetermined direction on the substrate, wherein one end of each of the semiconductor chips belonging to the same rank, the method of manufacturing the light emitting array apparatus comprising a connecting step of connecting the constant impedance elements of the same nominal resistance value in accordance with the rank.
  5. 【請求項5】 請求項4において、 前記ランク分けステップにおいて、前記平均発光量をほぼ所望値とする前記定インピーダンス素子の抵抗値にしたがった前記所定光量幅で、前記複数の半導体チップをランク分けすることを特徴とする発光アレー装置の製造方法。 5. The method of claim 4, in the ranking step, at the predetermined light intensity width in accordance with the resistance value of the constant impedance element to substantially the desired value the average emission amount, ranking the plurality of semiconductor chips method for manufacturing a light emitting array apparatus characterized by.
  6. 【請求項6】 請求項4または5において、 前記接続ステップに先だって、 所定の初期値および前記初期値に対して等比係数を持つ等比数列に基づいた複数の公称抵抗値を構成する前記定インピーダンス素子から、前記同一公称抵抗値のものを選択するステップをさらに含むことを特徴とする発光アレー装置の製造方法。 6. The method according to claim 4 or 5, prior to the connection step, the constant constituting a plurality of nominal resistance value based on geometric progression with a geometric factor for a given initial value and the initial value from the impedance element, the method of manufacturing the light emitting array device characterized by further comprising the step of selecting one of the same nominal resistance.
  7. 【請求項7】 複数の発光素子を所定方向に配列された半導体チップを複数、基板上にほぼ前記所定方向に配列され、各半導体チップにそれぞれ定インピーダンス素子を介して供給される駆動電流にしたがって前記各半導体チップの前記複数の発光素子を発光させる発光アレー装置と、 前記複数の発光素子を画像データに応じて発光させる主走査を行うことで前記主走査方向と略平行な回転軸を回転中心として回転駆動される回転感光体上に光書き込みラインを繰り返し形成する手段であって、前記形成した光書き込みラインが前記回転感光体上で前記主走査方向と略垂直な副走査方向に所定速度で相対移動して形成されるように光走査する走査手段とを備えた光走査装置において、 前記基板上の前記各半導体チップの前記複数の発光素子の 7. plurality a plurality of semiconductor chips of the light emitting element are arranged in a predetermined direction, are arranged substantially in the predetermined direction on the substrate, in accordance with a drive current to the respective semiconductor chips is supplied through the constant impedance element a light emitting array device for emitting a plurality of light emitting elements of each of the semiconductor chips, the rotation about the main scanning direction substantially parallel to the rotation axis by performing main scanning to emit light in accordance with said plurality of light emitting elements to image data and means for repeatedly forming an optical writing line on the rotating photosensitive member, which is driven to rotate, the optical writing line and the formation at a predetermined speed in the main scanning direction substantially perpendicular to the sub scanning direction on the rotating photosensitive member as the optical scanning apparatus and a scanning unit for optical scanning to be formed by the relative movement, on the substrate said plurality of light emitting elements of each of the semiconductor chips 定レベルの駆動電流に対する平均発光量は所定光量幅とされ、 前記定インピーダンス素子は、前記平均発光量に応じた同一公称抵抗値をもつことを特徴とする光走査装置。 Average luminescence amount to the driving current of the constant level is a predetermined amount of light width, the constant impedance element includes an optical scanning device characterized by having the same nominal resistance value corresponding to the mean emission amount.
  8. 【請求項8】 請求項7において、 前記基板上の前記各半導体チップの前記複数の発光素子の前記平均発光量は、前記定インピーダンス素子の抵抗値にしたがった前記所定光量幅でほぼ所望値とされることを特徴とする光走査装置。 8. The method of claim 7, wherein the average emission amount of the plurality of light emitting elements of the respective semiconductor chips on the substrate, and substantially a desired value by the predetermined amount range in accordance with the resistance value constant impedance element optical scanning device characterized in that it is.
  9. 【請求項9】 請求項7または8において、 前記定インピーダンス素子は所定の初期値および前記初期値に対して等比係数を持つ等比数列に基づいた複数の公称抵抗値を構成し、前記複数の公称抵抗値に前記同一公称抵抗値を含むことを特徴とする光走査装置。 9. The method of claim 7 or 8, wherein the constant impedance element constitutes a plurality of nominal resistance value based on geometric progression with a geometric factor for a given initial value and the initial value, the plurality optical scanning device characterized by the nominal resistance value including the same nominal resistance.
  10. 【請求項10】 請求項7乃至9のいずれかに記載の光走査装置と、 前記回転感光体上に繰り返し形成された前記光書き込みラインにしたがって可視像を形成する像形成手段とを備えたことを特徴とする画像形成装置。 10. A light scanning device according to any one of claims 7 to 9, and a image forming means for forming a visible image in accordance with the rotation repeated on the photosensitive member formed the optical writing line image forming apparatus characterized by.
JP21811599A 1999-07-30 1999-07-30 Light-emitting array apparatus, its manufacture, light- scanning apparatus, and image-forming apparatus Pending JP2001038960A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21811599A JP2001038960A (en) 1999-07-30 1999-07-30 Light-emitting array apparatus, its manufacture, light- scanning apparatus, and image-forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21811599A JP2001038960A (en) 1999-07-30 1999-07-30 Light-emitting array apparatus, its manufacture, light- scanning apparatus, and image-forming apparatus

Publications (1)

Publication Number Publication Date
JP2001038960A true true JP2001038960A (en) 2001-02-13

Family

ID=16714868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21811599A Pending JP2001038960A (en) 1999-07-30 1999-07-30 Light-emitting array apparatus, its manufacture, light- scanning apparatus, and image-forming apparatus

Country Status (1)

Country Link
JP (1) JP2001038960A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071959B2 (en) 2002-07-10 2006-07-04 Toyoda Gosei Co., Ltd. Method and apparatus for arranging light-emitting diodes and light-emitting elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071959B2 (en) 2002-07-10 2006-07-04 Toyoda Gosei Co., Ltd. Method and apparatus for arranging light-emitting diodes and light-emitting elements

Similar Documents

Publication Publication Date Title
US5126759A (en) Non-impact printer with token bit control of data and current regulation signals
US5600363A (en) Image forming apparatus having driving means at each end of array and power feeding substrate outside head housing
US20010048459A1 (en) Light emitting element array, optical printer head using the same, and method for driving optical printer head
JPH10319908A (en) Display pixel structure for active matrix organic light emitting diode (amoled), and data load/light emitting circuit therefor
US20080056716A1 (en) Electro-optical device and electronic apparatus
US6498356B1 (en) LED chip, LED array chip, LED array head and image-forming apparatus
JPH11272223A (en) Power unit for light emissive display
US5734406A (en) Driver IC, a print head having the driver IC and a printer including the print head
JPH09283801A (en) Surface light emitting thyristor and self-scanning light emitting device
JP2004195796A (en) Light emitting element array driving device and printing head
JP2008213246A (en) Light source driving apparatus, optical scanning apparatus and image forming apparatus
US6172701B1 (en) Light emitting element array chip, light emitting element array drive IC and print head
JP2004181741A (en) Self-scan type light emitting element array chip and optical writing head
US20100045763A1 (en) Exposure device, light-emitting device, image forming apparatus and failure diagnosing method
US20010033323A1 (en) Optical printer head and driving method thereof
US6750895B1 (en) Optical printer head with integrated drive circuitry
JPH11291550A (en) Drive circuit
JP2001284653A (en) Light emitting element array
US6717604B2 (en) Array driving circuit with control voltage adjusted at both ends, and array head using same
US5034757A (en) LED printing array current control
JP2003167551A (en) Method for driving pixel circuits, pixel circuits and el display device and driving control device using the same
US20090243512A1 (en) Drive circuit, light emitting diode head, and image forming apparatus
JP2007122001A (en) Light emitting device, driving method thereof, and image forming apparatus
JP2009101712A (en) Self-scanning type light emitting element array chip, optical writing head and optical printer
JP2008292926A (en) Integrated circuit device, display device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623