【０００１】[0001]

【発明の属する技術分野】本発明は、画像読取装置に関
し、より詳細には、ＣＣＤ等のリニアイメージセンサに
より光電変換した原稿画像信号をデジタル信号に変換し
て処理する画像読取において、読み取り画像信号におけ
る奇数画素と偶数画素の出力差を低減させるようにした
画像読取装置及び該画像読取装置を備えたスキャナ、電
子写真複写機、ＦＡＸ等の画像処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus, and more particularly, to an image reading apparatus which converts an original image signal photoelectrically converted by a linear image sensor such as a CCD into a digital signal and processes the digital image signal. The present invention relates to an image reading apparatus configured to reduce the output difference between odd-numbered pixels and even-numbered pixels and an image processing apparatus such as a scanner, an electrophotographic copying machine, or a facsimile provided with the image reading apparatus.

【０００２】[0002]

【従来の技術】従来の画像読取装置は、スキャナ、電子
写真複写機、ＦＡＸ等で利用されるもので、図８に例示
される装置構成をとる。ここに示す画像読取装置は、原
稿１５を載置するコンタクトガラス１と、原稿照明用の
ハロゲンランプ２、第１反射ミラー３を載せた第１キャ
リッジ６と、第２反射ミラー４及び第３反射ミラー５を
載せた第２キャリッジ７と、原稿１４から第１〜３反射
ミラー３〜５を介して伝えられる原稿画像を結像させる
レンズユニット８と、センサーボード１０上でレンズユ
ニット８の結像面に配置されたＣＣＤリニアイメージセ
ンサ９（以下、単に「ＣＣＤ」と記す）と、読み取り光
学系等による各種の歪みを補正するための白基準板１５
と、センサーボード１０でＣＣＤ９を駆動し画像を読み
取った後、信号ケーブル１１を介し出力される画像信号
を処理する信号処理部１２と、から構成される。画像を
読み取るＣＣＤ９は、複数の画素（光電変換素子）が一
列に配置され、各画素が受けた光量に応じて蓄積された
電荷を画素列に沿い、所定の繰り返し周期で主走査して
順次取り出すとともに、第１キャリッジ６及び第２キャ
リッジ７をステッピングモータによって主走査方向に交
叉する副走査方向（図示のＡ方向）に移動させることに
より原稿全面の画像を光電変換素子で読み取って、画像
信号として出力する。2. Description of the Related Art A conventional image reading apparatus is used in a scanner, an electrophotographic copying machine, a facsimile or the like, and has an apparatus configuration shown in FIG. The image reading apparatus shown here includes a contact glass 1 on which a document 15 is placed, a halogen lamp 2 for document illumination, a first carriage 6 on which a first reflection mirror 3 is placed, a second reflection mirror 4 and a third reflection mirror. A second carriage 7 on which a mirror 5 is mounted, a lens unit 8 for forming a document image transmitted from the document 14 via the first to third reflection mirrors 3 to 5, and an image of the lens unit 8 on the sensor board 10 A CCD linear image sensor 9 (hereinafter simply referred to as “CCD”) disposed on a surface, and a white reference plate 15 for correcting various distortions due to a reading optical system or the like.
And a signal processing unit 12 that processes the image signal output via the signal cable 11 after reading the image by driving the CCD 9 with the sensor board 10. The CCD 9 for reading an image has a plurality of pixels (photoelectric conversion elements) arranged in a line, and sequentially takes out charges accumulated in accordance with the amount of light received by each pixel along the pixel line by main scanning at a predetermined repetition cycle. At the same time, the first carriage 6 and the second carriage 7 are moved by a stepping motor in the sub-scanning direction (direction A in the drawing) crossing the main scanning direction, so that the entire image of the document is read by the photoelectric conversion element, and is converted into an image signal. Output.

【０００３】図９に、ＣＣＤ９の出力画像信号を処理す
る信号処理部１２のより詳細なブロック図が示されてい
る。信号処理部１２で行われる、ＣＣＤ９の出力からデ
ジタル画像信号を得るまでの信号処理では、まず、ＣＣ
Ｄ９から駆動パルスに同期して画像信号ＶO（奇数画素
信号）、ＶE（偶数画素信号）が出力され、サンプルホ
ールド回路１６によって画像信号ＶO，ＶEをそれぞれサ
ンプルパルスによりサンプリングし、保持することによ
って画像信号を連続したアナログ信号にする。次に、こ
のアナログ画像信号に黒レベル補正回路１７においてＣ
ＣＤの暗出力のレベルのバラツキの補正がなされた後、
増幅回路１８において各色の（図示していないが、カラ
ー読み取りの場合Ｒ，Ｇ，Ｂの各色毎に読み取り画像信
号が処理される）奇数、偶数画素の画像信号ＶO，ＶE出
力を一定レベルに合わせた後、マルチプレクス回路１９
において奇数、偶数画素の出力をマルチプレクスし画像
信号Ｖとされる。画像信号Ｖは増幅回路２０でＡ／Ｄ変
換の基準電圧のレベルに増幅された後、Ａ／Ｄ変換回路
２１によって８bitのデジタルデータに変換される。こ
うして得られたデジタル画像信号はシェーディング補正
回路２２において用意されている補正値（即ち、ハロゲ
ンランプ２で照射された白基準板１５の反射光をＣＣＤ
９で読み取ることにより得られた所定の濃度のレベルへ
の補正値）により、ＣＣＤ９の感度バラツキや照射系の
配光ムラの補正が施され、図面では省略されているが、
画像データに各種のデジタル画像処理が施され、画像デ
ータを利用する外部の回路や装置にＩ／Ｆ２５を介して
送られる。FIG. 9 shows a more detailed block diagram of a signal processing section 12 for processing an output image signal of the CCD 9. In the signal processing performed by the signal processing unit 12 until the digital image signal is obtained from the output of the CCD 9,
An image signal VO (odd pixel signal) and VE (even pixel signal) are output from D9 in synchronization with the drive pulse, and the sample and hold circuit 16 samples and holds the image signals VO and VE with sample pulses and holds the image. Make the signal a continuous analog signal. Next, the black level correction circuit 17 applies this analog image signal to C
After the variation in the dark output level of the CD is corrected,
In the amplifying circuit 18, the image signals VO and VE outputs of the odd and even pixels of each color (not shown, but the read image signals are processed for each of R, G and B colors in the case of color reading) are adjusted to a certain level. After that, the multiplex circuit 19
The output of the odd and even pixels is multiplexed into an image signal V. The image signal V is amplified by the amplifier circuit 20 to the level of the reference voltage for A / D conversion, and then converted into 8-bit digital data by the A / D converter circuit 21. The digital image signal obtained in this manner is used as a correction value prepared by the shading correction circuit 22 (that is, the reflected light of the white reference plate 15 radiated by the halogen lamp 2 is reflected by the CCD).
9, a correction value to a predetermined density level obtained by reading at 9) is performed to correct the sensitivity variation of the CCD 9 and the light distribution unevenness of the irradiation system.
The image data is subjected to various types of digital image processing, and sent to an external circuit or device that uses the image data via the I / F 25.

【０００４】ところで、奇数画素用のＣＣＤシフトレジ
スタと、偶数画素用のＣＣＤシフトレジスタを備えたＣ
ＣＤに一般的にいえるが、シフトレジスタの特性差によ
り、奇数画素信号ＶOと偶数画素信号ＶEの出力信号レベ
ルに差が生じる。特に、３ラインのカラーＣＣＤのよう
な複数ラインのＣＣＤシフトレジスタを有する場合に
は、シフトレジスタ同士の干渉がこの奇偶差の原因とな
っている。この奇偶差も、上記した信号処理の際に、増
幅回路１８および黒レベル補正回路部１７において白側
および黒側では補正されるが、奇数画素信号と偶数画素
信号とで直線特性が異なると、中間階調領域では、奇数
画素信号と偶数画素信号との強度差の補正は困難にな
る。この問題に対して、従来提案された解決方法では、
主走査もしくは副走査方向の読み取り位置にグレースケ
ールチャートを設け、その各ステップの読取データを基
にγ補正テーブルを参照し、奇偶差を補正した値を出力
し高階調で安定した画像読取りを可能にしているが、こ
の方式では、機構が複雑になる上に、全階調をある程度
多段階に補正しないと、奇偶差は補正できても、合成し
た画像データの直線性がくずれてしまう恐れがある。A CCD shift register for odd-numbered pixels and a CCD shift register for even-numbered pixels are provided.
As can be generally said for CDs, a difference occurs between the output signal levels of the odd-numbered pixel signal VO and the even-numbered pixel signal VE due to the characteristic difference of the shift register. In particular, when a plurality of lines of CCD shift registers such as a three-line color CCD are provided, interference between the shift registers causes the odd-even difference. This odd / even difference is also corrected on the white side and the black side by the amplifier circuit 18 and the black level correction circuit unit 17 during the above-described signal processing. However, if the odd-numbered pixel signal and the even-numbered pixel signal have different linear characteristics, In the intermediate gradation area, it is difficult to correct the intensity difference between the odd pixel signal and the even pixel signal. Previously proposed solutions to this problem were:
A grayscale chart is provided at the reading position in the main scanning or sub-scanning direction. Based on the reading data of each step, the gamma correction table is referenced and the value corrected for the odd / even difference is output to enable stable image reading with high gradation. However, in this method, the mechanism becomes complicated, and if all the gradations are not corrected to a certain number of stages, even if the odd-even difference can be corrected, the linearity of the synthesized image data may be lost. is there.

【０００５】最近のＣＣＤはデバイス技術の進歩などで
シフトレジスタ間の干渉などは、かなり軽減されＣＣＤ
単体が原因となる奇偶差は少なくなってきている。一
方、画像読取装置の高速化、高精度化への要求が強く、
画素周波数が高くなってきており、シフトレジスタ間の
干渉より、むしろ奇数画素、偶数画素をマルチプレクス
した際の切り替えノイズやアンプのステップ応答などに
よるノイズの重畳が奇偶差の大きな要因となってきてい
る。図１０は白基準板１５を読んだ際の画像信号に１連
のアナログ処理を施しマルチプレクスするアナログ信号
処理回路２４から出力される連続する画素のアナログ画
像信号（即ち、Ａ／Ｄ変換回路２１に入力される直前の
アナログ信号）とＡ／Ｄ変換回路２１の入力クロックの
タイミングを表したものある。本来であれば、白基準板
を読んだ時の画像信号のレベルは奇数画素、偶数画素で
そろっていなけらばならないが、実際にＡ／Ｄ変換回路
２１に入力されるアナログ信号は奇数画素、偶数画素を
マルチプレクスした際の切り替えノイズやアンプのステ
ップ応答などによるノイズが重畳し、さらに、画素周波
数が高くなってくると、１画素期間は短くなるのでより
画素波形にノイズの占める割合は高くなり、図１０に示
すように、奇数画素と偶数画素の波形間において周期性
のない信号となる。In recent CCDs, interference between shift registers has been considerably reduced due to advances in device technology and the like.
The odd-even difference caused by a single substance is decreasing. On the other hand, there is a strong demand for higher speed and higher accuracy of image reading devices,
The pixel frequency is increasing, and rather than interference between shift registers, superposition of noise due to switching noise when multiplexing odd-numbered pixels and even-numbered pixels or step response of an amplifier is becoming a major factor of odd-even difference. I have. FIG. 10 shows an analog image signal (ie, A / D conversion circuit 21) of continuous pixels output from an analog signal processing circuit 24 which performs a series of analog processing on the image signal obtained by reading the white reference plate 15 and multiplexes the image signal. And the timing of the input clock of the A / D conversion circuit 21. Originally, the level of the image signal when reading the white reference plate must be composed of odd-numbered pixels and even-numbered pixels, but the analog signal actually input to the A / D conversion circuit 21 is composed of odd-numbered pixels. Switching noise when multiplexing even-numbered pixels and noise due to the step response of the amplifier are superimposed. Furthermore, when the pixel frequency increases, one pixel period is shortened, so the proportion of noise in the pixel waveform is higher. Thus, as shown in FIG. 10, the signal has no periodicity between the waveforms of the odd-numbered pixels and the even-numbered pixels.

【０００６】[0006]

【発明が解決しようとする課題】このような状態のアナ
ログ画像信号をＡ／Ｄ変換回路２１では、図示のよう
に、奇数、偶数それぞれの画素周期に合わせたタイミン
グのクロックでサンプリングをするが、このとき、サン
プリングのクロックタイミングによっては、奇数画素と
偶数画素の波形間において周期性がないために、図１０
のように奇数画素と偶数画素とで画像データのレベルに
差ができてしまう。このサンプリング状態で白レベル調
整を行なうと奇数画素側と偶数画素側に適当なゲインが
かけられ、図１１のようなアナログ画像信号の出力状態
になる。同図に示す状態では、サンプリングされた奇数
画素と偶数画素の画像信号レベルが揃うので、白レベル
の調整はなされるものの、中間階調での直線性は保てな
い、という問題を残す。本発明は、上記した従来技術の
問題点に鑑みてなされたもので、その目的は、高速で奇
数画素、偶数画素のアナログ合成を行う時に重畳するノ
イズ成分の影響により生じる奇偶差を低減させて、中間
階調領域においても直線性を確保できる画像信号レベル
の調整を行うことにより、良質の読み取り画像信号を得
ることが出来る画像読取装置及び該画像読取装置を備え
た画像処理装置を提供することにある。In the A / D conversion circuit 21, the analog image signal in such a state is sampled by a clock having a timing corresponding to each of the odd and even pixel periods as shown in the figure. At this time, there is no periodicity between the waveforms of the odd-numbered pixels and the even-numbered pixels depending on the sampling clock timing.
As described above, there is a difference in the level of image data between odd-numbered pixels and even-numbered pixels. When white level adjustment is performed in this sampling state, an appropriate gain is applied to the odd-numbered pixel side and the even-numbered pixel side, and an output state of an analog image signal as shown in FIG. 11 is obtained. In the state shown in the figure, since the sampled image signal levels of the odd-numbered pixels and the even-numbered pixels are the same, the white level is adjusted, but there is a problem that the linearity at the intermediate gradation cannot be maintained. The present invention has been made in view of the above-described problems of the related art, and an object of the present invention is to reduce odd / even differences caused by the influence of a noise component superimposed when performing analog synthesis of odd-numbered pixels and even-numbered pixels at high speed. Provided is an image reading apparatus capable of obtaining a high-quality read image signal by adjusting an image signal level capable of ensuring linearity even in an intermediate gradation area, and an image processing apparatus including the image reading apparatus. It is in.

【０００７】[0007]

【課題を解決するための手段】請求項１の発明は、読取
対象からの光学画像を受け入れる複数画素の配列からな
る光電変換手段と、光電変換手段の画素の配列における
奇数画素と偶数画素により変換された画像信号をそれぞ
れ別のアナログ処理系で並列処理した後に各画像信号を
マルチプレクスするアナログ信号処理回路と、該アナロ
グ信号処理回路の出力信号に含まれる奇数画素及び偶数
画素の画像信号をそれぞれに対応するサンプリングクロ
ックにより取り出し、Ａ／Ｄ変換するＡ／Ｄ変換回路と
を有する画像読取装置において、前記Ａ／Ｄ変換回路の
サンプリングクロックのタイミングを奇数画素と偶数画
素の画像信号の相互間で調整するクロックタイミング制
御回路を備えることを特徴とする画像読取装置を構成す
る。According to a first aspect of the present invention, there is provided a photoelectric conversion means comprising an array of a plurality of pixels for receiving an optical image from an object to be read, and conversion by odd and even pixels in the array of pixels of the photoelectric conversion means. An analog signal processing circuit that multiplexes each image signal after each processed image signal is processed in parallel by another analog processing system, and an image signal of an odd-numbered pixel and an even-numbered pixel included in an output signal of the analog signal processing circuit. In the image reading apparatus having an A / D conversion circuit for extracting and A / D converting with a sampling clock corresponding to the above, the timing of the sampling clock of the A / D conversion circuit is changed between the odd pixel and the even pixel image signals. An image reading apparatus includes a clock timing control circuit for adjusting.

【０００８】請求項２の発明は、請求項１に記載された
画像読取装置において、前記クロックタイミング制御回
路は、奇数画素及び偶数画素により変換された画像信号
出力の差値に応じて前記サンプリングクロックの位相を
制御することにより、前記サンプリングクロックのタイ
ミングを調整することを特徴をするものである。According to a second aspect of the present invention, in the image reading device according to the first aspect, the clock timing control circuit is configured to control the sampling clock according to a difference value of an image signal output converted by an odd pixel and an even pixel. The timing of the sampling clock is adjusted by controlling the phase of the sampling clock.

【０００９】請求項３の発明は、請求項２に記載された
画像読取装置において、前記クロックタイミング制御回
路は、奇数画素及び偶数画素により変換された画像信号
出力の差値を、所定の光学的特性を持つ基準体の光学像
を読み取ったときの出力値から求めることを特徴とする
ものである。According to a third aspect of the present invention, in the image reading device according to the second aspect, the clock timing control circuit converts a difference value of the image signal output converted by the odd pixel and the even pixel into a predetermined optical signal. It is obtained from an output value when an optical image of a reference body having characteristics is read.

【００１０】請求項４の発明は、請求項２又は３に記載
された画像読取装置において、前記クロックタイミング
制御回路は、奇数画素及び偶数画素により変換された画
像信号出力の差値を前記Ａ／Ｄ変換回路のデジタルデー
タ出力から求めることを特徴とするものである。According to a fourth aspect of the present invention, in the image reading apparatus according to the second or third aspect, the clock timing control circuit calculates a difference value of the image signal output converted by the odd pixel and the even pixel by the A / A It is obtained from the digital data output of the D conversion circuit.

【００１１】請求項５の発明は、請求項１乃至４のいず
れかに記載された画像読取装置を備えたことを特徴とす
る画像処理装置を構成する。According to a fifth aspect of the present invention, there is provided an image processing apparatus comprising the image reading apparatus according to any one of the first to fourth aspects.

【００１２】[0012]

【発明の実施の形態】本発明による画像読取装置を添付
する図面とともに示す以下の実施例に基づき説明する。
図１に本実施例の画像読取装置の概略構成を示す。同図
に示すように、本実施例の画像読取装置は、原稿３７を
載置するコンタクトガラス２４と、原稿照明用のハロゲ
ンランプ２５及び第１反射ミラー２６を載せた第１キャ
リッジ２９と、第２反射ミラー２７及び第３反射ミラー
２８を載せた第２キャリッジ３０と、原稿３７から第１
反射ミラー２６、第２反射ミラー２７及び第３反射ミラ
ー２８を介して伝えられる原稿画像を結像させるレンズ
ユニット３１と、レンズユニット８の結像面に配置され
たＣＣＤリニアイメージセンサ３２（以下、単に「ＣＣ
Ｄ」と記す）と、ＣＣＤ３２とその駆動回路（図示せ
ず）を載置するセンサーボード３３と、読み取り光学系
等による各種の歪みを補正するための白基準板３８と、
センサーボード３３でＣＣＤ３２を駆動し画像を読み取
った後、信号ケーブル３４を介し出力される画像信号を
処理する信号処理部３５と、をスキャナ本体３６に備え
ることにより構成される。DESCRIPTION OF THE PREFERRED EMBODIMENTS An image reading apparatus according to the present invention will be described with reference to the following embodiments shown in the accompanying drawings.
FIG. 1 shows a schematic configuration of the image reading apparatus of the present embodiment. As shown in the figure, the image reading apparatus of the present embodiment includes a contact glass 24 on which a document 37 is placed, a first carriage 29 on which a halogen lamp 25 for document illumination and a first reflection mirror 26 are placed, The second carriage 30 on which the second reflection mirror 27 and the third reflection mirror 28 are mounted and the first
A lens unit 31 that forms an image of a document transmitted via the reflection mirror 26, the second reflection mirror 27, and the third reflection mirror 28, and a CCD linear image sensor 32 (hereinafter, referred to as a CCD image sensor) disposed on an image forming surface of the lens unit 8. Simply "CC
D ”), a sensor board 33 on which the CCD 32 and its drive circuit (not shown) are mounted, a white reference plate 38 for correcting various distortions caused by a reading optical system and the like.
After the CCD 32 is driven by the sensor board 33 to read an image, a signal processing unit 35 that processes an image signal output via the signal cable 34 is provided in the scanner body 36.

【００１３】図１を参照して、本実施例の画像読取装置
による原稿画像の読み取り動作に係わる詳細を以下に説
明すると、原稿画像を読み取るＣＣＤ３２は、複数の画
素（光電変換素子）が一列に配置され、各画素が受けた
光量に応じて蓄積された電荷を画素列に沿い、所定の繰
り返し周期で主走査して順次取り出すとともに、第１キ
ャリッジ２９及び第２キャリッジ３０をステッピングモ
ータ（図示せず）によって主走査方向に交叉する副走査
方向Ａに移動させる（なお、第１キャリッジ２９及び第
２キャリッジ３０の移動は、原稿３７の光照射面からＣ
ＣＤ３２の受光面までの光路長が常に一定となるように
駆動される）。こうした２次元の走査により、原稿全面
の画像を光電変換素子で読み取って、画像信号として出
力する。Referring to FIG. 1, the details of the operation of reading an original image by the image reading apparatus of this embodiment will be described below. The CCD 32 for reading the original image has a plurality of pixels (photoelectric conversion elements) arranged in a line. The electric charges accumulated in accordance with the amount of light received by each pixel are sequentially taken out along the pixel row by main scanning at a predetermined repetition cycle, and the first carriage 29 and the second carriage 30 are moved by a stepping motor (not shown). To move in the sub-scanning direction A crossing the main scanning direction (the first carriage 29 and the second carriage 30 are moved from the light irradiation surface of the original 37 by C).
It is driven so that the optical path length to the light receiving surface of the CD 32 is always constant.) By such two-dimensional scanning, the image of the entire surface of the document is read by the photoelectric conversion element and output as an image signal.

【００１４】図２に、ＣＣＤ３２の出力画像信号を処理
する信号処理部３５のより詳細なブロック図が示されて
いる。信号処理部３５では、ＣＣＤ３２の画像出力に対
しアナログ信号処理回路５０によるアナログ処理と、そ
の後、画像信号に各種の補正処理が施され、スキャナ、
電子写真複写機、ＦＡＸ等の画像処理装置が使用可能な
信号形態の画像データを得るまでのデジタル信号処理過
程を行い、Ｉ／Ｆ５１を介して外部の回路或いは装置に
送られる。ここでは、先ず、センサーボード３３上に載
置されたＣＣＤ３２の駆動回路（図示せず）が発生する
で駆動パルスに同期してＣＣＤ３２から画像信号ＶO
（奇数画素信号）、ＶE（偶数画素信号）が出力され、
サンプルホールド回路３９によって画像信号ＶO，ＶEを
それぞれサンプルパルスによりサンプリングし保持する
ことによって画像信号を連続したアナログ信号にする。
次に、このアナログ画像信号に黒レベル補正回路４０に
おいてＣＣＤ３２の暗出力のレベルのバラツキの補正が
なされた後、増幅回路４１において各色の（図示してい
ないが、カラー読み取りの場合Ｒ，Ｇ，Ｂの各色毎に読
み取り画像信号が処理される）奇数、偶数画素の画像信
号ＶO，ＶE出力を一定レベルに合わせた後、マルチプレ
クス回路４２において、奇数、偶数画素の出力をマルチ
プレクスし画像信号Ｖとする。画像信号Ｖは増幅回路４
３でＡ／Ｄ変換の基準電圧のレベルに増幅された後、Ａ
／Ｄ変換回路４４によって８bitのデジタルデータに変
換される。FIG. 2 shows a more detailed block diagram of the signal processing unit 35 for processing the output image signal of the CCD 32. The signal processing unit 35 performs analog processing on the image output of the CCD 32 by the analog signal processing circuit 50, and thereafter performs various correction processing on the image signal.
The digital signal processing is performed until image data in a usable signal form is obtained by an image processing apparatus such as an electrophotographic copying machine or a facsimile, and is sent to an external circuit or apparatus via the I / F 51. Here, first, a driving circuit (not shown) for the CCD 32 mounted on the sensor board 33 is generated, and the image signal VO from the CCD 32 is synchronized with the driving pulse.
(Odd pixel signal) and VE (even pixel signal) are output,
The image signal is converted into a continuous analog signal by sampling and holding the image signals VO and VE by the sample pulse by the sample hold circuit 39, respectively.
Next, the analog image signal is corrected for variations in the level of the dark output of the CCD 32 by the black level correction circuit 40, and then amplified (not shown, but in the case of color reading, R, G, The read image signal is processed for each color of B.) After adjusting the output of the image signals VO and VE of the odd and even pixels to a certain level, the multiplex circuit 42 multiplexes the outputs of the odd and even pixels to obtain the image signal. V. The image signal V is supplied to the amplification circuit 4
After being amplified to the level of the A / D conversion reference voltage in A3, A
The data is converted into 8-bit digital data by the / D conversion circuit 44.

【００１５】Ａ／Ｄ変換回路４４は、奇数、偶数画素の
画像信号に応じて一対用意され、各変換回路のサンプリ
ングクロックの位相を位相制御回路４９により制御しサ
ンプリングのタイミングを調整可能としている。さら
に、位相制御回路４９への位相制御命令を生成するため
に、奇数、偶数画素の画像信号に応じて用意されたＡ／
Ｄ変換回路の出力データを保持するデジタル値検出レジ
スタ４７と奇偶差検出回路４８を有する。Ａ／Ｄ変換後
のデジタル画像信号はシェーディング補正回路４５にお
いて用意されている補正値（即ち、ハロゲンランプ２５
で照射された白基準板３８の反射光をＣＣＤ３２読み取
ることにより得られた所定の濃度のレベルへの補正値）
により、ＣＣＤ３２の感度バラツキや照射系の配光ムラ
の補正が施される。なお、センサーボード基板３３のＣ
ＣＤ３２の駆動回路に入力されるＣＣＤ３２の駆動に必
要なタイミング信号、或いは、信号処理基板３５の信号
処理基板３５上の各回路の動作に必要なタイミング信号
はともに、タイミング信号発生回路４６において相互に
タイミングを調整して生成される。A pair of A / D conversion circuits 44 are prepared according to the image signals of the odd and even pixels, and the phase of the sampling clock of each conversion circuit is controlled by the phase control circuit 49 so that the sampling timing can be adjusted. Further, in order to generate a phase control command to the phase control circuit 49, an A / D signal prepared according to the image signals of the odd and even pixels is provided.
It has a digital value detection register 47 for holding output data of the D conversion circuit and an odd / even difference detection circuit 48. The digital image signal after the A / D conversion is a correction value (that is, a halogen lamp 25) prepared in the shading correction circuit 45.
Correction value to a predetermined density level obtained by reading the reflected light of the white reference plate 38 illuminated by the CCD 32)
Thus, the sensitivity variation of the CCD 32 and the uneven light distribution of the irradiation system are corrected. In addition, C of the sensor board substrate 33
A timing signal required for driving the CCD 32 or a timing signal necessary for operation of each circuit on the signal processing board 35 of the signal processing board 35, which is input to the drive circuit of the CD 32, are mutually reciprocal in the timing signal generating circuit 46. It is generated by adjusting the timing.

【００１６】次に、本実施例における奇数、偶数画素の
画像出力の間に生じる出力レベル差を低減させる奇偶差
の補正動作について、図３に示す動作フローに従い、よ
り詳細に説明する。なお、図３中のステップ符号を以下
の説明において、参照のために括弧書きにて示す。アナ
ログ信号処理回路５０における増幅回路４１では、図示
しないＣＰＵからの制御データによりＡＧＣを行い、各
色信号の奇数、偶数画素の出力を一定レベルに合わせる
ことにより、白レベル補正を行うが、この白レベル補正
動作を行う前に奇偶差の補正動作を行う。奇偶差の補正
動作は、先ず、停止状態にある両キャリッジ２９、３０
を図１に示すＡ方向に移動させて、ホームポジションか
ら有効画像範囲にさしかかる直前に位置する白基準板３
８を読み取る。読み取った白基準板３８の信号を固定ゲ
インで処理し、奇数、偶数信号に対してそれぞれ設けた
Ａ／Ｄ変換回路４４によって変換されたデジタルの白基
準板読取データをデジタル値検出レジスタ４７に保持す
る（Ｓ３１）。Next, the operation of correcting the odd-even difference for reducing the output level difference generated between the image outputs of the odd-numbered and even-numbered pixels in this embodiment will be described in more detail with reference to the operation flow shown in FIG. In the following description, step codes in FIG. 3 are shown in parentheses for reference. The amplifying circuit 41 in the analog signal processing circuit 50 performs AGC based on control data from a CPU (not shown), and adjusts the output of the odd-numbered and even-numbered pixels of each color signal to a certain level to perform white level correction. Before performing the correcting operation, the correcting operation of the odd-even difference is performed. The operation of correcting the odd-even difference is performed by first stopping the carriages 29 and 30 in the stopped state.
Is moved in the direction A shown in FIG. 1 so that the white reference plate 3 located immediately before approaching the effective image range from the home position.
Read 8. The read signal of the white reference plate 38 is processed with a fixed gain, and the digital white reference plate read data converted by the A / D conversion circuit 44 provided for the odd and even signals is stored in the digital value detection register 47. (S31).

【００１７】検出レジスタ４７に保持された奇数画素と
偶数画素の白基準板読取データを取り出し、奇偶差検出
回路４８において両者のレベル差（奇偶差）値Ｘを算出
し（Ｓ３２）、算出した奇偶差値と目標とする奇偶差レ
ベル値とを比較演算、即ち、−｜目標奇偶差レベル｜≦
Ｘ≦｜目標奇偶差レベル｜の条件を満たすか否かをチェ
ックする（Ｓ３３）。検出した奇偶差Ｘが目標レベルの
範囲を外れる（条件を満たさない）場合には、位相制御
回路４９に位相制御命令を出し、Ａ／Ｄ変換回路４４へ
入力するサンプリングクロックのタイミング（位相）を
ずらす。タイミングを変えたところで、再び白基準板３
８を読み取り、奇偶差を算出し比較演算し、必要であれ
ばＡ／Ｄ変換のサンプリングクロックのタイミングをず
らすという動作を奇偶差が目標レベル値の範囲に収まる
まで繰返す（Ｓ３４）。奇偶差が目標レベル範囲に収ま
ったところで、奇偶差補正を終え、デジタルの白基準板
の読取データに応じて増幅回路４１では、白レベル補正
を行う（Ｓ３５）。この時、さらに、各色信号の奇数、
偶数画素の出力を一定レベルに合わせるように補正がな
される。The white reference plate read data of the odd-numbered pixels and the even-numbered pixels held in the detection register 47 is taken out, and the level difference (odd / even difference) value X between the two is calculated in the odd / even difference detecting circuit 48 (S32). The difference value is compared with a target odd-even difference level value, that is, − | target odd-even difference level | ≦
It is checked whether the condition of X ≦ | target odd-even difference level | is satisfied (S33). When the detected odd-even difference X is out of the target level range (not satisfying the condition), a phase control command is issued to the phase control circuit 49, and the timing (phase) of the sampling clock input to the A / D conversion circuit 44 is changed. Stagger. After changing the timing, the white reference plate 3
8, the operation of calculating the odd / even difference, performing the comparison operation, and shifting the timing of the sampling clock for A / D conversion, if necessary, is repeated until the odd / even difference falls within the range of the target level value (S34). When the odd / even difference falls within the target level range, the odd / even difference correction is completed, and the amplifier circuit 41 performs white level correction according to the read data of the digital white reference plate (S35). At this time, an odd number of each color signal,
Correction is made so that the output of the even-numbered pixels is adjusted to a certain level.

【００１８】上記の、Ａ／Ｄ変換回路４４へ入力するサ
ンプリングクロックのタイミング（位相）を制御する位
相制御回路４９の動作（Ａ／Ｄクロックずらし）を、図
４に例示される動作フローに従い具体的に示すと、ここ
では、位相制御命令が入力される毎に、先ず、偶数側ク
ロックを固定し（Ｓ４１）、奇数側のクロックを位相が
遅れる方向に一定の間隔、例えば３ステップ、ずらし、
その後、位相が進む方向に３ステップずらす（Ｓ４
２）。この時に奇偶差を検出して、検出した奇偶差が目
標レベル範囲に収まるかをチェックし（Ｓ４３）、いず
れかで目標レベル範囲に収まれば、この動作を終了させ
る。また、いずれも奇偶差が目標値に収まるタイミング
にならない場合に、奇数側の位相ずらしを終え（Ｓ４
４）、偶数側の位相ずらしを行う。次に、奇数側のクロ
ックを固定し（Ｓ４５）、偶数側のクロックの位相を遅
れ方向および進み方向に３ステップずつずらしながら、
奇数側で行ったと同じ手順を行い適正なタイミングを見
つける（Ｓ４６〜４８）。ここでは、位相を遅れ方向お
よび進み方向にずらした結果、いずれも奇偶差が目標値
に収まるタイミングにならない場合に、エラーが生じた
と判断し、エラー処理を行う（Ｓ４９）。The operation (A / D clock shift) of the phase control circuit 49 for controlling the timing (phase) of the sampling clock input to the A / D conversion circuit 44 is specifically described according to the operation flow illustrated in FIG. More specifically, here, every time a phase control command is input, first, the even-numbered clock is fixed (S41), and the odd-numbered clock is shifted by a predetermined interval, for example, three steps, in the direction in which the phase is delayed.
Thereafter, the phase is shifted by three steps in the direction in which the phase advances (S4).
2). At this time, an odd / even difference is detected, and it is checked whether or not the detected odd / even difference falls within the target level range (S43). If the difference falls within the target level range, the operation is terminated. If none of the timings is such that the odd / even difference falls within the target value, the phase shift on the odd number side is completed (S4).
4), the even-numbered phase is shifted. Next, the clock on the odd side is fixed (S45), and the phase of the clock on the even side is shifted by three steps in the delay direction and the advance direction, respectively.
The same procedure as that performed on the odd number side is performed to find an appropriate timing (S46 to S48). Here, if the timing of the odd-even difference does not fall within the target value as a result of shifting the phase in the delay direction and the advance direction, it is determined that an error has occurred, and error processing is performed (S49).

【００１９】この手順による画像信号の処理過程を信号
波形で説明すると、例えば、白基準板３８を読んだ際に
アナログ信号処理回路５０から出力される連続する画素
のアナログ画像信号（即ち、Ａ／Ｄ変換回路４４に入力
される直前のアナログ信号）とＡ／Ｄ変換回路４４へ入
力されるサンプリングクロックのタイミングが図１０の
ように、奇数、偶数側のクロックの位相をずらさない状
態であると、奇数画素と偶数画素との読取レベルが異な
るので奇偶差が発生する。ここで、前述したような手順
で、位相制御回路４９において、偶数側を固定し、奇数
側の位相を進める方向にＡ／Ｄ入力クロックのタイミン
グをずらして、図５の状態にしたとすると、このタイミ
ングでは、サンプリングした奇数画素と偶数画素のレベ
ルが等しく、奇偶差のない出力が得られる。従って、次
に固定ゲインで白基準板３８を読む際は奇数画素と偶数
画素の読み取りレベルの差が無くなるので、この後に白
レベル補正によるゲイン設定を行なった場合に、中間階
調での奇偶差が低減される。The process of processing an image signal according to this procedure will be described with reference to signal waveforms. For example, an analog image signal of continuous pixels output from the analog signal processing circuit 50 when the white reference plate 38 is read (ie, A / A If the timing of the analog signal immediately before input to the D conversion circuit 44 and the timing of the sampling clock input to the A / D conversion circuit 44 do not shift the phases of the odd and even clocks as shown in FIG. Since the reading levels of the odd-numbered pixels and the even-numbered pixels are different, an odd-even difference occurs. Here, assuming that the phase control circuit 49 sets the state of FIG. 5 by fixing the even-numbered side and shifting the timing of the A / D input clock in the direction to advance the odd-numbered phase in the above-described procedure. At this timing, the levels of the sampled odd-numbered pixels and even-numbered pixels are equal, and an output having no odd-even difference is obtained. Accordingly, the next time the white reference plate 38 is read with a fixed gain, there is no difference between the read levels of the odd-numbered pixels and the even-numbered pixels. Is reduced.

【００２０】次に、本発明の奇数、偶数画素の画像出力
の間に生じる出力レベル差を低減させる奇偶差の補正動
作の他の実施例について示す。本実施例においては、図
６に示すように、白基準板５２の他に、読み取り位置に
設けた中間階調の濃度を持った中間調基準板５１を用い
て、白レベル補正の前段の手順として中間階調の奇偶差
の補正を行うものである。なお、図６に示す読取装置
は、中間調基準板５１を除いて、その他は図１と同一の
装置構成であり、図１をともに参照する。この奇偶差の
補正動作を、図７に示す動作フローに従い、より詳細に
説明する。なお、図７中のステップ符号を以下の説明に
おいて、参照のため、括弧書きにて示す。本例の奇偶差
の補正動作は、先ず、停止状態にある両キャリッジ２
９、３０を図１に示すＡ方向に移動させて、ホームポジ
ションから有効画像範囲にさしかかる直前に位置する白
基準板５２を読み取る。白基準板読取信号を固定ゲイン
で処理し、デジタルの白基準板読取データを所定値にす
べくゲインの設定を行う（Ｓ７１）。白レベル補正開始
時の通常の動作を行った後に、今度はキャリッジの移動
によりホームポジションから白基準板５２の直前に位置
する中間調基準板５１を設定ゲインで読み取り、奇数、
偶数信号に対してそれぞれ設けたＡ／Ｄ変換回路４４に
よって変換されたデジタルの中間調基準板読取データを
デジタル値検出レジスタ４７に保持する（Ｓ７２）。Next, another embodiment of the operation of correcting an odd / even difference for reducing an output level difference generated between image outputs of odd and even pixels according to the present invention will be described. In the present embodiment, as shown in FIG. 6, in addition to the white reference plate 52, a halftone reference plate 51 having a halftone density provided at the reading position is used, and a procedure in the first stage of the white level correction is performed. To correct the odd-even difference of the intermediate gradation. The reading apparatus shown in FIG. 6 has the same apparatus configuration as that of FIG. 1 except for the halftone reference plate 51, and FIG. 1 is also referred to. The operation of correcting the odd-even difference will be described in more detail according to the operation flow shown in FIG. In the following description, step codes in FIG. 7 are shown in parentheses for reference. The operation of correcting the odd-even difference in this example is performed by first stopping the carriages 2 in the stopped state.
9 and 30 are moved in the direction A shown in FIG. 1 to read the white reference plate 52 located immediately before reaching the effective image range from the home position. The white reference plate read signal is processed with a fixed gain, and the gain is set to set the digital white reference plate read data to a predetermined value (S71). After performing the normal operation at the time of starting the white level correction, the carriage is moved to read the halftone reference plate 51 located immediately before the white reference plate 52 from the home position with the set gain, and read the odd number,
The digital halftone reference plate read data converted by the A / D conversion circuit 44 provided for each even signal is held in the digital value detection register 47 (S72).

【００２１】検出レジスタ４７に保持された奇数画素と
偶数画素の中間調基準板読取データを取り出し、奇偶差
検出回路４８において両者のレベル差（奇偶差）値Ｘを
算出し（Ｓ７３）、算出した奇偶差値と目標とする奇偶
差レベル値とを比較演算し、即ち、−｜目標奇偶差レベ
ル｜≦Ｘ≦｜目標奇偶差レベル｜の条件を満たすか否か
をチェックする（Ｓ７４）。検出した奇偶差Ｘが目標レ
ベルの範囲を外れる（条件を満たさない）場合には、位
相制御回路４９に位相制御命令を出し、Ａ／Ｄ変換回路
４４へ入力するサンプリングクロックのタイミング（位
相）をずらす。タイミングを変えたところで、再び白基
準板５２を読み取りゲイン設定をし直し、その後に中間
調基準板５１を設定ゲインで読み取り、偶奇差を算出し
比較演算し、必要であればＡ／Ｄ変換のサンプリングク
ロックのタイミングをずらすという動作を奇偶差が目標
レベル値の範囲に収まるまで繰返す（Ｓ７５）。奇偶差
が目標レベル範囲に収まったところで、奇偶差補正を終
え、デジタルの白基準板の読取データに応じて増幅回路
４１では、白レベル補正を行う。この時、さらに各色信
号の奇数、偶数画素の出力を一定レベルに合わせるよう
に補正が施される。The halftone reference plate read data of the odd-numbered pixels and the even-numbered pixels held in the detection register 47 is taken out, and the level difference (odd / even difference) value X between them is calculated in the odd / even difference detection circuit 48 (S73). The odd / even difference value is compared with the target odd / even difference level value, that is, it is checked whether the condition of-| target odd / even difference level | ≦ X ≦ | target odd / even difference level | is satisfied (S74). When the detected odd-even difference X is out of the target level range (not satisfying the condition), a phase control command is issued to the phase control circuit 49, and the timing (phase) of the sampling clock input to the A / D conversion circuit 44 is changed. Stagger. When the timing is changed, the white reference plate 52 is read again to set the gain again, and thereafter, the halftone reference plate 51 is read with the set gain, the even-odd difference is calculated and compared, and if necessary, the A / D conversion is performed. The operation of shifting the timing of the sampling clock is repeated until the odd / even difference falls within the range of the target level value (S75). When the odd / even difference falls within the target level range, the odd / even difference correction is finished, and the amplifying circuit 41 performs white level correction according to the read data of the digital white reference plate. At this time, a correction is further performed so that the outputs of the odd and even pixels of each color signal are adjusted to a certain level.

【００２２】[0022]

【発明の効果】（１） 請求項１の発明の画像読取装置
によると、Ａ／Ｄ変換回路のサンプリングクロックのタ
イミングを奇数画素と偶数画素信号の相互間で調整し、
適正なタイミングを得ることにより、高速で奇数画素、
偶数画素信号のアナログ合成を（複合）おこなう時に重
畳するノイズ成分の影響により生じる奇偶差が低減さ
れ、良質の読取画像信号を得ることができる。 （２） 請求項２の発明の画像読取装置によると、光学
像を読み取ったときの奇数画素及び偶数画素により変換
されたの画像信号出力の差値に応じてサンプリングクロ
ックの位相を制御するフィードバック系を備えることに
より、サンプリングクロックのタイミングの調整をし、
奇偶差補正を最適化することが出来る。 （３） 請求項３の発明の画像読取装置によると、白基
準板や中間調基準板を読み取ったときの奇数画素及び偶
数画素の画像信号出力の差に基づいてサンプリングクロ
ックのタイミングの調整量を定めることにより、より正
確に奇偶差が低減でき、また、中間階調の直線性を確保
できる。 （４） 請求項４の発明の画像読取装置によると、奇数
画素及び偶数画素の画像信号出力の差を前記Ａ／Ｄ変換
回路のデジタルデータ出力から求めることにより、安定
し確実な動作で奇偶差の補正が出来、また、デジタルデ
ータによるシェーディング補正等の処理の精度を向上さ
せる。 （５） 請求項５の発明の画像処理装置において、高速
で奇数画素、偶数画素のアナログ合成をおこなう時に重
畳するノイズ成分の影響により生じる奇偶差が低減さ
れ、中間階調領域においても直線性が確保された良質の
読み取り画像信号による画像処理が可能となる。(1) According to the image reading apparatus of the first aspect, the timing of the sampling clock of the A / D conversion circuit is adjusted between the odd pixel signal and the even pixel signal,
By obtaining proper timing, high-speed odd-numbered pixels,
The odd / even difference caused by the influence of the noise component superimposed when the analog synthesis of the even-numbered pixel signal is performed (composite) is reduced, and a high-quality read image signal can be obtained. (2) According to the image reading apparatus of the second aspect, a feedback system that controls the phase of a sampling clock in accordance with a difference value between image signal outputs converted by odd pixels and even pixels when an optical image is read. By adjusting the timing of the sampling clock,
The odd / even difference correction can be optimized. (3) According to the image reading apparatus of the third aspect, the adjustment amount of the timing of the sampling clock is adjusted based on the difference between the image signal outputs of the odd-numbered pixels and the even-numbered pixels when the white reference plate or the halftone reference plate is read. With this setting, the odd-even difference can be reduced more accurately, and the linearity of the intermediate gradation can be ensured. (4) According to the image reading apparatus of the present invention, the difference between the image signal outputs of the odd-numbered pixels and the even-numbered pixels is obtained from the digital data output of the A / D conversion circuit. Can be corrected, and the accuracy of processing such as shading correction using digital data can be improved. (5) In the image processing apparatus according to the fifth aspect of the present invention, the odd / even difference caused by the influence of a noise component superimposed when analog synthesis of odd-numbered pixels and even-numbered pixels is performed at high speed is reduced, and linearity is maintained even in an intermediate gradation area. Image processing with the ensured high-quality read image signal can be performed.

【図１】本発明による画像読取装置の実施例の構成を概
略図にて示す。FIG. 1 is a schematic diagram showing a configuration of an embodiment of an image reading apparatus according to the present invention.

【図２】本発明による画像読取装置のＣＣＤの出力画像
信号の信号処理部を示す。FIG. 2 shows a signal processing unit for an output image signal of a CCD of the image reading apparatus according to the present invention.

【図３】本発明における奇偶差の補正動作のフローを示
す。FIG. 3 shows a flow of an odd-even difference correcting operation in the present invention.

【図４】本発明におけるＡ／Ｄ変換回路のクロックずら
し動作のフローを示す。FIG. 4 shows a flow of a clock shifting operation of the A / D conversion circuit according to the present invention.

【図５】本発明におけるアナログ信号処理回路の出力画
像信号とＡ／Ｄ変換回路の入力サンプリングクロックの
タイミングを示す。FIG. 5 shows the timing of an output image signal of an analog signal processing circuit and an input sampling clock of an A / D conversion circuit according to the present invention.

【図６】図１の画像読取装置に中間調基準板を付加した
実施例を示す。FIG. 6 shows an embodiment in which a halftone reference plate is added to the image reading apparatus of FIG.

【図７】本発明における奇偶差の補正動作の他の実施例
のフローを示す。FIG. 7 is a flowchart illustrating another example of the operation of correcting the odd-even difference in the present invention.

【図８】従来の画像読取装置の構成を概略図にて示す。FIG. 8 is a schematic diagram illustrating a configuration of a conventional image reading apparatus.

【図９】従来の画像読取装置のＣＣＤの出力画像信号の
信号処理部を示す。FIG. 9 shows a signal processing unit of a CCD output image signal of a conventional image reading apparatus.

【図１０】従来のアナログ信号処理回路の出力画像信号
とＡ／Ｄ変換回路の入力サンプリングクロックのタイミ
ングを示す。FIG. 10 shows the timing of an output image signal of a conventional analog signal processing circuit and the timing of an input sampling clock of an A / D conversion circuit.

【図１１】ゲイン調整後の図１０の信号波形を示す。11 shows the signal waveform of FIG. 10 after gain adjustment.

３２…ＣＣＤリニアイメージセンサ、 ３３…センサボ
ード、３５…信号処理部、 ３８、５
２…白基準板、４４…Ａ／Ｄ変換回路、
４８…デジタル値検出レジスタ、４８…奇偶差検出回
路、 ４９…位相制御回路、５０…アナロ
グ信号処理回路、 ５１…中間調基準板。32: CCD linear image sensor, 33: sensor board, 35: signal processing unit, 38, 5
2: white reference plate, 44: A / D conversion circuit,
48: digital value detection register, 48: odd / even difference detection circuit, 49: phase control circuit, 50: analog signal processing circuit, 51: halftone reference plate.