JP2001028242A - Flat-type display device and manufacture thereof - Google Patents

Flat-type display device and manufacture thereof

Info

Publication number
JP2001028242A
JP2001028242A JP20080399A JP20080399A JP2001028242A JP 2001028242 A JP2001028242 A JP 2001028242A JP 20080399 A JP20080399 A JP 20080399A JP 20080399 A JP20080399 A JP 20080399A JP 2001028242 A JP2001028242 A JP 2001028242A
Authority
JP
Japan
Prior art keywords
discharge
layer
display device
electrodes
limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20080399A
Other languages
Japanese (ja)
Inventor
Shinichiro Shiromizu
進一郎 白水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20080399A priority Critical patent/JP2001028242A/en
Publication of JP2001028242A publication Critical patent/JP2001028242A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To unify a discharge mode in a flat-type display device, using an alternating current plasma discharge. SOLUTION: In this alternating current driven flat-type display device, plural pairs of first and second discharge electrodes 13S1 and 13S2 are formed on a common substrate 1. A dielectric layer 14 is formed covering these discharge electrodes. A discharge limiting layer, using such layer as a discharge accelerating layer 15, is limitedly formed on this dielectric layer 14 for limiting a discharge area. Thereby, effective discharge paths are uniformized, and a significant uniformizing of discharge modes is avoided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流プラズマ放電
表示による平面型表示装置に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display using an AC plasma discharge display.

【0002】[0002]

【従来の技術】プラズマ放電を利用する平面型表示装置
としては、例えば特開平7−220641号公報に開示
された表示装置がある。従来の平面型表示装置の例は、
例えば図10に一部を分断した概略斜視図を示すよう
に、例えばガラス基板より成る第1および第2の基板1
01および102が所要の間隔を保持して対向されて、
その周囲が気密的に封止された偏平容器が構成されて成
る。
2. Description of the Related Art As a flat display device utilizing plasma discharge, for example, there is a display device disclosed in Japanese Patent Application Laid-Open No. 7-22064. Examples of conventional flat display devices are:
For example, as shown in a schematic perspective view in which a part is divided in FIG.
01 and 102 are opposed to each other at a required interval,
A flat container whose periphery is hermetically sealed is configured.

【0003】第1の基板101の内面には、対となる例
えば透明導電層によって形成された複数対の放電維持電
極103S1 および103S2 が平行配列されて成る放
電維持電極群103が形成される。これら透明導電層に
よって形成される放電維持電極103S1 および10S
2は、その抵抗率が高いことから、両電極103S1
よび103S2 の対向側とは反対側の側縁に沿って導電
率の高い金属層によるいわゆるバス電極103bがそれ
ぞれ被着形成される。
[0003] On the inner surface of the first substrate 101, sustain electrode group 103 paired for example a plurality of pairs formed by the transparent conductive layer discharge sustain electrodes 103S 1 and 103S 2 is formed by a parallel array is formed . Discharge sustain electrodes 103S 1 and 10S are formed by these transparent conductive layers
2, since the resistivity is high, so-called bus electrodes 103b due to the high metal layer conductivity along the side edges of the opposite side is deposited and formed respectively with opposite sides of the electrodes 103S 1 and 103S 2.

【0004】この放電維持電極群103上には、各第1
および第2の放電電極13S1 および13S2 が、その
放電によってスパッタリングされることから保護する誘
電体層104が被覆され、その上に、仕事関数小さく、
2次電子放出比が高く、耐スパッタリング性の高い例え
ばMgOによる放電促進層105が全面的に形成され
る。
Each of the first sustaining electrode groups 103 has a first
And second discharge electrodes 13S 1 and 13S 2 are dielectric layer 104 for protecting from being sputtered is covered by the discharge, on its work function decreases,
The discharge promoting layer 105 made of, for example, MgO having a high secondary electron emission ratio and high sputtering resistance is formed over the entire surface.

【0005】第2の基板102の内面には、放電維持電
極103S1 および103S2 の延長方向と直交する方
向に延びるストライプ状にアドレス電極106Aが平行
配列されて成るアドレス電極群106が形成され、この
アドレス電極群106上に誘電体層107が形成され、
その上に各アドレス電極106A間に隔壁108がアド
レス電極106Aの延長方向にそって形成され、各隔壁
108間に、プラズマ放電によって発生する紫外線によ
る励起によって、それぞれ各色例えば赤、緑および青の
各色を発光する各色の蛍光体R、GおよびBが塗布され
て成る。
[0005] On the inner surface of the second substrate 102, sustain electrodes 103S 1 and address electrode group 106 that striped address electrodes 106A are formed by parallel arranged extending in a direction perpendicular to the extending direction of 103S 2 is formed, A dielectric layer 107 is formed on the address electrode group 106,
Partition walls 108 are formed along the extension direction of the address electrodes 106A between the address electrodes 106A, and each color, for example, each color of red, green and blue is excited between the partition walls 108 by ultraviolet rays generated by plasma discharge. Are coated with phosphors R, G, and B of each color that emits light.

【0006】この平面型表示装置における表示動作は、
選択されたアドレス電極106Aと、対の放電維持電極
の一方、例えば電極103S1 との間に、所要の放電開
始電圧を印加することによって、これらが交叉する部分
において電荷の蓄積を生じさせ、高周波放電現象による
放電を開始させる。この状態で、対の第1および第2の
放電電極13S1 および13S2 間に所要の交番電圧を
印加することによって、この部分における放電空間中に
プラズマを発生させ、同時に電荷蓄積を行い、放電を持
続すなわち放電維持させる。そして、この放電によって
発生する紫外線によってこの交叉部に位置する蛍光体
R,G,Bを発光させて目的とする発光表示を行う。
[0006] The display operation of this flat display device is as follows.
One address electrode 106A that is selected, the pair of discharge sustain electrodes, for example between the electrodes 103S 1, by applying a required discharge start voltage, cause the accumulation of charge in the portion where they intersect, a high frequency Discharge is started by the discharge phenomenon. In this state, by applying a predetermined alternating voltage between the discharge electrodes 13S 1 and 13S 2 first and second pairs, to generate plasma in the discharge space in this portion, at the same time performs a charge accumulation, discharge Is maintained, that is, maintained for discharge. Then, the phosphors R, G, and B located at the intersections are caused to emit light by the ultraviolet light generated by the discharge, thereby performing a desired light emitting display.

【0007】[0007]

【発明が解決しようとする課題】ところで、この種のプ
ラズマ放電を利用した平面型表示装置においては、その
消費電力の大きさが問題となってきている。特に、昨
今、表示画面の大型化の要求が高く、この場合における
消費電力の低減化が大きな問題となっている。この消費
電力は、主として次のA〜Dに依存する。 A)プラズマ放電効率、すなわち使用電力に対するプラ
ズマ放電の発生効率。 B)紫外線の発生効率、すなわちプラズマ放電に対する
紫外線の発生効率。 C)可視光の発光効率、すなわち蛍光体からの紫外線励
起による可視光の発生効率。 D)回路の消費電力。
However, in a flat-panel display device utilizing this kind of plasma discharge, the power consumption has become a problem. In particular, recently, there is a high demand for a large display screen, and in this case, reduction of power consumption has become a major problem. This power consumption mainly depends on the following A to D. A) Plasma discharge efficiency, that is, plasma discharge generation efficiency with respect to power consumption. B) Generation efficiency of ultraviolet rays, that is, generation efficiency of ultraviolet rays with respect to plasma discharge. C) Emission efficiency of visible light, that is, generation efficiency of visible light by ultraviolet excitation from the phosphor. D) Power consumption of the circuit.

【0008】一方、この種の平面型表示装置において、
昨今、益々、画素の高密度化、高精細度化の要求が高ま
っている。このような高密度化、高精細度化を図るに
は、上述した対の放電維持電極の組のピッチが小さく抑
えられることが要求される。本出願人は、先に平面型表
示装置における高精細度、高密度表示を向上し、さら
に、駆動電力、すなわち消費電力の低減化を図ることの
できる平面型表示装置を、例えば特願平10−3297
4号、特願平11−107070等で提案した。これ
ら、平面型表示装置は、その放電モードを主として陰極
グロー放電とするものである。すなわち、通常一般のプ
ラズマ放電型の平面型表示装置においては、その放電モ
ードが負グロー放電によるものであり、この場合その放
電ギャップ間隔、すなわち放電電極間距離は、100μ
m以上の例えば130μmとするこからその対の放電電
極のピッチの縮小に制約が生じていた。これに対し上述
した陰極グロー放電による平面型表示装置においては、
その放電ギャップ間隔が小さいことから、放電電極のピ
ッチ、例えば放電維持電極のピッチの縮小化を図ること
ができ、高精細度、高密度表示の向上化が図られる。
On the other hand, in this type of flat display device,
In recent years, there has been an increasing demand for higher density and higher definition of pixels. In order to achieve such high density and high definition, it is required that the pitch of the pair of the above-mentioned pair of discharge sustaining electrodes be suppressed to a small value. The present applicant has previously proposed a flat display device capable of improving high definition and high-density display in a flat display device and further reducing driving power, that is, power consumption, for example, in Japanese Patent Application No. Hei 10 (1994) -107,197. −3297
No. 4, Japanese Patent Application No. 11-107070 and the like. These flat-panel display devices mainly use a discharge mode of a cathode glow discharge. That is, in a general plasma discharge type flat display device, the discharge mode is a negative glow discharge. In this case, the discharge gap interval, that is, the distance between discharge electrodes is 100 μm.
m, for example, 130 μm, which limits the reduction in the pitch of the pair of discharge electrodes. On the other hand, in the flat display device using the cathode glow discharge described above,
Since the gap between the discharge gaps is small, the pitch of the discharge electrodes, for example, the pitch of the discharge sustaining electrodes can be reduced, and high definition and high density display can be improved.

【0009】ところで、この放電モードは、放電ギャッ
プ間隔に依存するものであるが、図10で説明したよう
に、その放電電極(放電維持電極)103S1 および1
03S2 を、共通の基板上に並置配置し、これを覆って
誘電体層104を形成し、更にこの上に全面的に放電促
進層105を配置した構成とするとき、実際の放電パス
の広がりは、図11にその対の放電電極(放電維持電
極)103S1 および103S2 に係わる断面図を示す
ように、その放電パスが、図11中矢印をもって模式的
に示すように、大きな分布を有することから、放電モー
ドを陰極グロー放電とするように、放電電極間距離を小
さくしても、負グロー放電も少なからず発生して混在す
る場合が生じるおそれがある。
By the way, this discharge mode is dependent on the discharge gap distance, as explained in FIG. 10, the discharge electrode (sustain electrode) 103S 1 and 1
03S 2 is juxtaposed on a common substrate, a dielectric layer 104 is formed to cover the same, and a discharge accelerating layer 105 is entirely disposed thereon. as shown a cross-sectional view relating to the discharge electrode (discharge sustaining electrodes) 103S 1 and 103S 2 of the pair in Figure 11, the discharge path is, as with a in Fig. 11 arrow shown schematically, it has a large distribution Therefore, even if the distance between the discharge electrodes is reduced so that the discharge mode is the cathodic glow discharge, there is a possibility that the negative glow discharge is generated to some extent and mixed.

【0010】本発明者は、このような異なる放電モード
が混在している中で、陰極グロー放電を主体とする放電
にすることによって上述したプラズマ放電効率、紫外線
発生効率が増大することを見出した。
The inventor of the present invention has found that in such a mixture of different discharge modes, the above-described plasma discharge efficiency and ultraviolet ray generation efficiency are increased by using a discharge mainly composed of a cathode glow discharge. .

【0011】そこで、本発明においては、上述した放電
モードの著しい混在を効果的に回避することによってプ
ラズマ放電効率、および紫外線発生効率、すなわち上述
したAおよびBの向上、ひいては消費電力の低減化を図
るものである。
Therefore, in the present invention, the plasma discharge efficiency and the ultraviolet ray generation efficiency, that is, the above-described A and B, and the power consumption can be reduced by effectively avoiding the remarkable mixture of the discharge modes. It is intended.

【0012】[0012]

【課題を解決するための手段】本発明による平面型表示
装置は、共通の基板上に、複数対の放電電極が配列され
て成る放電電極群を有するプラズマ放電を利用した交流
駆動型の平面型表示装置にあって、その放電電極を覆っ
て形成した誘電体層上に、各対の放電電極による放電領
域を制限する放電制限層を選択的に形成する。この放電
制限層は、設定する放電領域に限定的に放電を生じ易く
する放電促進層を配置する構成とするか、あるいは設定
する放電領域以外に放電を抑制する放電抑制層を形成す
る構成とするか、またあるいは上述した放電促進層と放
電抑制層との双方を配置した構成とする。
A flat display device according to the present invention is an AC-driven flat display device using a plasma discharge having a discharge electrode group in which a plurality of pairs of discharge electrodes are arranged on a common substrate. In the display device, a discharge limiting layer for limiting a discharge region of each pair of discharge electrodes is selectively formed on a dielectric layer formed to cover the discharge electrodes. The discharge limiting layer has a structure in which a discharge accelerating layer for facilitating a discharge is formed only in a set discharge region, or a structure in which a discharge suppressing layer for suppressing discharge is formed in a region other than the set discharge region. Alternatively, both the discharge promotion layer and the discharge suppression layer described above are arranged.

【0013】また、本発明による平面型表示装置の製造
方法においては、共通の基板上に、複数対の放電電極が
配列されて成る放電電極群を有するプラズマ放電を利用
した交流駆動型の平面型表示装置の製造方法にあって、
基板上に複数の放電電極を配列形成する放電電極群の形
成工程と、この放電電極を覆って誘電体層を形成する工
程と、この誘電体層上に全面的に放電制限層を形成する
工程と、この放電制限層を選択的に除去して、誘電体層
上に、放電制限層の形成を行う。
In the method of manufacturing a flat display device according to the present invention, an AC-driven flat display device using a plasma discharge having a discharge electrode group in which a plurality of pairs of discharge electrodes are arranged on a common substrate. In the method of manufacturing a display device,
Forming a plurality of discharge electrodes on the substrate, forming a discharge electrode group, forming a dielectric layer covering the discharge electrodes, and forming a discharge limiting layer over the dielectric layer. Then, the discharge limiting layer is selectively removed to form a discharge limiting layer on the dielectric layer.

【0014】上述した本発明による平面型表示装置にお
いては、放電電極上の誘電体層に、放電領域を限定する
ための放電制限層を限定された位置に配置することによ
って真の放電ギャップを、目的とす放電モードとするギ
ャップ間隔に設定することができるようにし、異なる放
電モードが著しく混在する現象を効果的に回避できるよ
うにする。
In the above-described flat display device according to the present invention, a true discharge gap is formed by disposing a discharge limiting layer for limiting a discharge region at a limited position on a dielectric layer on a discharge electrode. It is possible to set a gap interval to be a target discharge mode, and to effectively avoid a phenomenon in which different discharge modes are remarkably mixed.

【0015】[0015]

【発明の実施の形態】本発明による平面型表示装置の一
実施形態の一例を図面を参照して説明する。図1に、そ
の一部を分断した概略斜視図を示す。しかしながら、本
発明による平面型表示装置はこの例に限られるものでは
ない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the flat display device according to the present invention will be described with reference to the drawings. FIG. 1 shows a schematic perspective view in which a part thereof is divided. However, the flat display device according to the present invention is not limited to this example.

【0016】この平面型表示装置においては、例えばガ
ラス板より成る第1および第2の基板1および2が所要
の間隔を保持して対向されて、図示しないが、その周囲
が気密的に例えばフリットシールによって封止されて偏
平容器が構成されて成る。
In this flat display device, first and second substrates 1 and 2 made of, for example, glass plates are opposed to each other with a predetermined interval therebetween, and although not shown, the periphery thereof is hermetically sealed with, for example, a frit. The flat container is formed by being sealed with a seal.

【0017】この例においては、第1の基板1側から発
光表示を観察する場合であり、この場合、少なくとも第
1の基板1は、表示光を透過する透明ガラス基板によっ
て形成される。第1の基板1の内面には、例えば透明導
電層の、例えばITO(インジウム錫酸化物)による複
数対の放電電極(この例では第1および第2の放電維持
電極)13S1 および13S2 が、その主たる延長方向
を、基板1の板面に沿う第1の方向例えば図においてX
方向となるように、例えばストライプ状に相互に平行に
並置配列した放電電極群13が形成される。
In this example, a case where light emission display is observed from the first substrate 1 side, in which case at least the first substrate 1 is formed of a transparent glass substrate that transmits display light. The first inner surface of the substrate 1, for example, transparent conductive layer, for example, ITO (indium tin oxide) a plurality of pairs of discharge electrodes by (in this example the first and second discharge sustaining electrodes) 13S 1 and 13S 2 are The main extending direction is the first direction along the plate surface of the substrate 1, for example, X in FIG.
For example, the discharge electrode groups 13 are formed so as to be arranged in a stripe shape in parallel with each other.

【0018】これら放電電極13S1 および13S
2 が、透明導電層によって形成される場合は、一般にそ
の導電性が低いことから、これら放電電極13S1 およ
び13S 2 の導電性を補償するために、導電性にすぐれ
た例えばAl,Ag,Cu,Ni等の金属導電層による
バス電極13bが、各放電電極13S1 および13S2
の互いに対向する側とは反対側の側縁にこの側縁に沿っ
て、すなわち各放電電極13S1 および13S2 の主た
る延長方向に沿って被着形成される。
These discharge electrodes 13S1And 13S
TwoIs generally formed of a transparent conductive layer,
Of the discharge electrodes 13S1And
And 13S TwoExcellent conductivity to compensate for conductivity
A metal conductive layer of, for example, Al, Ag, Cu, Ni, etc.
The bus electrode 13b is connected to each of the discharge electrodes 13S.1And 13STwo
Along this side edge on the side edge opposite the opposite side of the
That is, each discharge electrode 13S1And 13STwoLord of
It is formed along the extending direction.

【0019】これら複数対の放電電極13S1 および1
3S2 は、図2Aにその1対の放電電極13S1 および
13S2 における概略断面図を示し、図2Bに図2Aの
平面図を示すように、放電電極13S1 および13S2
を覆ってSiO2 等の誘電体層14を被着形成し、この
上に、放電領域を制限する放電制限層、この例では、放
電を生じさせる放電促進層15を被着形成する。
The plurality of pairs of discharge electrodes 13S 1 and 1
3S 2 shows a schematic cross-sectional view of the discharge electrode 13S 1 and 13S 2 of the pair in Figure 2A, as a plan view of FIG. 2A to FIG. 2B, the discharge electrode 13S 1 and 13S 2
A dielectric layer 14 of SiO 2 or the like is formed by covering the substrate, and a discharge limiting layer for limiting a discharge region, in this example, a discharge accelerating layer 15 for generating a discharge is formed thereon.

【0020】この放電促進層15は、2次電子放出比δ
が高い(δ>1)か、仕事関数が小さいか、あるいはそ
の双方を有し、かつ耐スパッタリング性を有する例えば
MgOによって構成される。
The discharge promoting layer 15 has a secondary electron emission ratio δ
Is high (δ> 1), has a low work function, or both, and is made of, for example, MgO having sputtering resistance.

【0021】そして、特に本発明においては、この放電
促進層15を、各放電電極13S1および13S2
に、各放電電極13S1 および13S2 の幅Wsに比
し、小なる幅Wをもって形成する。
[0021] In particular the present invention, the discharge-promoting layer 15, on each of the discharge electrodes 13S 1 and 13S 2, formed with each of the discharge electrodes 13S compared to 1 and 13S 2 of the width Ws, the small becomes the width W I do.

【0022】この対の放電電極13S1 および13S2
間の間隔Dsは、50μm以下、好ましくは20μm以
下の例えば10μmに選定する。また、これら放電電極
13S1 および13S2 上に、誘電体層14を介して形
成される対の放電促進層15の間隔Dは、第1および第
2の放電電極13S1 および13S2 間の間隔Dsと同
程度に、あるいは図3にその概略断面図を示すように、
D<Dsとすることもできる。
This pair of discharge electrodes 13S 1 and 13S 2
The interval Ds between them is selected to be 50 μm or less, preferably 20 μm or less, for example, 10 μm. Also, on these discharge electrodes 13S 1 and 13S 2, the distance D of the discharge-promoting layer 15 of the pairs formed through the dielectric layer 14, the first and second distance between the discharge electrodes 13S 1 and 13S 2 of Ds, or as shown in FIG.
D <Ds may be satisfied.

【0023】また、放電促進層15は、図2Bに示すよ
うに、均一幅Wのストライプ状に形成することもできる
し、図4にその平面図を示すように、例えば相対向する
縁部の一部に、互いに近接する方向に突出する例えば矩
形波状の突出部15Aによって間隔Dを有する部分を形
成するパターンとすることができる。
The discharge promoting layer 15 can be formed in a stripe shape having a uniform width W as shown in FIG. 2B, or as shown in a plan view of FIG. A pattern in which a portion having an interval D is partially formed by, for example, a rectangular wave-shaped protruding portion 15A protruding in a direction approaching each other can be used.

【0024】また、放電促進層15は、例えば図5に示
すように、所要の間隔dをもって間歇的に配置したパタ
ーンとすることもできる。
Further, the discharge promoting layer 15 can be formed in a pattern intermittently arranged at a required interval d as shown in FIG. 5, for example.

【0025】また、第2の基板2には、図1で示すよう
に、第1および第2の放電電極(放電維持電極)13S
1 および13S2 を横切って上述の第1の方向Xと交叉
例えば直交する第2の方向Yに延長するアドレス電極1
6Aが、所要の間隔をもって平行して並置配列されたア
ドレス電極群16が形成される。これらアドレス電極1
6Aを覆ってSiO2 等の誘電体層17が被着形成され
る。
As shown in FIG. 1, the second substrate 2 has first and second discharge electrodes (discharge maintaining electrodes) 13S.
Address electrodes 1 across the first and 13S 2 extending in a second direction Y intersecting example perpendicular to the first direction X of the above
An address electrode group 16 is formed in which the address electrodes 6A are arranged in parallel at a required interval. These address electrodes 1
A dielectric layer 17 such as SiO 2 is formed so as to cover 6A.

【0026】また、各アドレス電極16A間に、これら
アドレス電極16Aの延長方向にそって延長する隔壁1
8が配置される。これら隔壁18は、これらによって、
第1および第2の基板1および2間の、空間を所要の厚
さに保持するスペーサとしての機能と、Y方向に関する
放電空間を区分する機能とを保持する。
The partition walls 1 extending between the address electrodes 16A along the extending direction of the address electrodes 16A.
8 are arranged. These partition walls 18
A function as a spacer for holding the space at a required thickness between the first and second substrates 1 and 2 and a function for dividing the discharge space in the Y direction are held.

【0027】これら、アドレス電極16Aと、これに対
向した放電開始、すなわち放電の立ち上げを行う対の放
電電極のうちのいずれかの放電電極13S1 または13
2との間隔は、例えば負グロー放電を発生させる間
隔、すなわち100μm以上の間隔、例えば150μm
の間隔となるように隔壁18の高さの選定がなされる。
[0027] These, and the address electrodes 16A, the discharge start facing thereto, i.e. any of a discharge electrode of the pair to perform the launch of the discharge the discharge electrodes 13S 1 or 13
The interval with S 2 is, for example, an interval for generating a negative glow discharge, that is, an interval of 100 μm or more, for example, 150 μm.
The height of the partition wall 18 is selected so as to satisfy the interval.

【0028】また、各隔壁18間には、それぞれ例えば
真空紫外線による励起によって、それぞれY方向に沿っ
て赤、緑および青の発光がなされる蛍光体R、Gおよび
Bが、X方向に関して所定の順序をもって配列されるよ
うに塗布される。
Further, phosphors R, G, and B, which emit red, green, and blue light in the Y direction by excitation with, for example, vacuum ultraviolet light, are provided between the partition walls 18 in predetermined directions in the X direction. It is applied so as to be arranged in order.

【0029】そして、第1および第2の基板1および2
によって形成された気密空間内を排気し、所要の放電ガ
ス、例えばHe,Ne,Ar,Xe,Krの希ガスのう
ちの1種以上のガス例えばNeとXeとの最適化された
混合ガスによるいわゆるペニングガスが、封入される。
この封入ガスの圧力は、アドレス電極16Aと放電電極
13S1 または13S2 との間隔等に関連して、安定し
て高輝度、高効率の放電を維持できる圧力をもって封入
される。
Then, the first and second substrates 1 and 2
Is exhausted from the hermetic space formed by the gas, and a required discharge gas, for example, one or more of rare gases of He, Ne, Ar, Xe, and Kr, for example, an optimized mixed gas of Ne and Xe is used. A so-called penning gas is enclosed.
The pressure of the filler gas is in connection with the distance or the like between the address electrodes 16A and the discharge electrode 13S 1 or 13S 2, stable, high intensity, is sealed with a pressure capable of maintaining discharge of high efficiency.

【0030】この本発明による平面型表示装置の表示動
作は、選択されたアドレス電極16Aと、対の放電維持
電極の一方、例えば電極13S1 との間に、所要の放電
開始電圧を印加することによって、これらが交叉する部
分において電荷の蓄積を生じさせ、高周波放電現象によ
る放電を開始させる。この状態で、対の第1および第2
の放電電極13S1 および13S2 間に所要の交番電圧
を印加することによって、この部分における放電空間中
にプラズマを発生させ、同時に電荷蓄積を行い、放電を
持続すなわち放電維持させる。そして、この放電によっ
て発生する紫外線例えば真空紫外線によってこの交叉部
に位置する蛍光体R,G,Bを発光させて目的とする発
光表示を行う。
The display operation of the flat display device according to the present invention, one of the address electrodes 16A to the selected pair of discharge sustain electrodes, for example between the electrodes 13S 1, applying a predetermined discharge starting voltage As a result, charge accumulates in a portion where they intersect, and discharge by a high-frequency discharge phenomenon is started. In this state, the first and second pair
By applying a predetermined alternating voltage between the discharge electrodes 13S 1 and 13S 2 of, to generate plasma in the discharge space in this portion, at the same time performs a charge accumulation, persistence i.e. to sustaining the discharge. Then, the phosphors R, G, and B located at the intersections are caused to emit light by ultraviolet rays generated by the discharge, for example, vacuum ultraviolet rays, and a desired light emitting display is performed.

【0031】この場合、第1および第2の放電電極13
1 および13S2 による放電は、第1および第2の放
電電極13S1 および13S2 印加された電圧によって
これら電極上に形成された放電促進層15に電位を与
え、この放電促進層15から2次電子が発生するとか、
その仕事関数が小さいために電子が放出されやすいこと
から、この放電促進層15から、多くの電子が放出され
ることによって、図2Aに、曲線a1 ,a2 ,a3 をも
って模式的にその放電パスを示すように、実質的に、放
電促進層15においてのみ限定的に放電がなされる。そ
して、この場合、対となる第1および第2の放電電極1
3S1 および13S 2 間の間隔Ds、その上の放電促進
層15間の、いわば真の放電ギャップ間隔Dを、50μ
m以下好ましくは20μm例えば10μmに選定するこ
とによって、その放電モードは陰極グロー放電となる。
In this case, the first and second discharge electrodes 13
S1And 13STwoDischarge by the first and second discharges
Electrode 13S1And 13STwoDepending on the applied voltage
A potential is applied to the discharge promoting layer 15 formed on these electrodes.
For example, secondary electrons are generated from the discharge promoting layer 15,
Electrons are likely to be emitted due to its low work function
From this, many electrons are emitted from the discharge promoting layer 15.
By doing so, the curve a1, ATwo, AThreeAlso
In effect, the discharge path is
Discharge is limitedly performed only in the charge promotion layer 15. So
In this case, the paired first and second discharge electrodes 1
3S1And 13S TwoInterval Ds, discharge promotion on it
The so-called true discharge gap interval D between the layers 15 is 50 μm.
m, preferably 20 μm, for example, 10 μm.
Thus, the discharge mode becomes a cathode glow discharge.

【0032】このとき、上述の構成では、放電促進層1
5を幅狭に限定的に形成したことから、図2Aの曲線a
1 ,a2 ,a3 で模式的に示すように、その放電パスの
分布は図11の場合に比し小さく抑えられる。つまり、
長い放電パスの存在による実効的な放電ギャップが大き
くなって、負グロー放電が多く発生する状況を抑制する
ことができ、その放電モードを、殆どが陰極グロー放電
によるという実質的に単一放電モードとすることができ
る。
At this time, in the above configuration, the discharge promoting layer 1
5 is narrowly formed, the curve a in FIG.
1, a 2, as shown schematically in a 3, the distribution in the discharge path is kept small compared to the case of FIG. 11. That is,
An effective discharge gap due to the existence of a long discharge path can be suppressed, and a situation in which a large amount of negative glow discharge occurs can be suppressed. It can be.

【0033】このように、本発明装置によれば、放電維
持の放電モードを、実質的に陰極グロー放電による構成
とすることができることから、プラズマ放電効率、発光
効率を高めることができることによって、また陰極グロ
ー放電特有の駆動電力の低減化がなされるという効果を
充分発揮できて、消費電力の低減化を確実に図ることが
できる。
As described above, according to the apparatus of the present invention, since the discharge maintaining mode can be substantially constituted by the cathode glow discharge, the plasma discharge efficiency and the luminous efficiency can be improved. The effect that the driving power peculiar to the cathode glow discharge can be reduced can be sufficiently exhibited, and the power consumption can be surely reduced.

【0034】そして、上述の放電促進層15の幅Wの選
定は、これが広すぎると、負グロー放電が発生し易くな
ることによって駆動電力が大きくなるおそれが生じ、余
り狭いとプラズマの発生、励起が小さくなって紫外線、
例えば真空紫外線の発生が小さくなることから、蛍光体
からの発光が充分でなく、発光表示の明るさが低下する
という問題がある。そこで、これらの兼ね合いを考慮し
て放電促進層15の幅Wの選定がなされるが、この放電
促進層15の幅Wは、例えばその間隔Dの5倍以内、例
えば間隔Dを50μmとするときは、幅Wは、250μ
m以内とする。
When the width W of the discharge accelerating layer 15 is selected to be too wide, a negative glow discharge is likely to occur, which may increase the driving power. If the width W is too narrow, plasma generation and excitation may occur. UV light,
For example, since the generation of vacuum ultraviolet rays is reduced, there is a problem that the light emission from the phosphor is not sufficient and the brightness of the light-emitting display is reduced. Therefore, the width W of the discharge promoting layer 15 is selected in consideration of these balances. The width W of the discharge promoting layer 15 is, for example, within 5 times the interval D, for example, when the interval D is 50 μm. Means that the width W is 250 μ
m.

【0035】また、上述した本発明装置の構成におい
て、図4あるいは図5に示すように、放電促進層15の
パターンを、その狭間隔Dを形成する部分を断続的に形
成するときは、この狭間隔を形成する部分において、限
定的に、すなわち最短距離で電子の授受がなされ、図4
および図5において、殆どX方向成分をもったすなわち
例えば図4において破線bで模式的に示す斜め方向の電
子の授受が効果的に断たれることから、より確実に放電
パスの一様化が図られる。
In the structure of the device of the present invention described above, as shown in FIG. 4 or 5, when the pattern of the discharge promoting layer 15 is formed intermittently at the portion where the narrow interval D is formed, In a portion where a narrow interval is formed, electrons are exchanged in a limited manner, that is, at the shortest distance.
5 and FIG. 5, since the transfer of electrons in the oblique direction which has almost the X-direction component, that is, is schematically cut off by, for example, the dashed line b in FIG. 4, is effectively cut off, the discharge path can be more reliably made uniform. It is planned.

【0036】また、上述した例では、放電促進層15を
限定した領域に形成するようにした場合であるが、図6
に示すように、放電制限層として、放電を阻止する放電
抑制層25を、放電領域の形成部以外に限定的に配置し
た構成とすることもできる。
In the above-described example, the discharge promoting layer 15 is formed in a limited area.
As shown in (1), a structure in which a discharge suppressing layer 25 for preventing discharge is limitedly disposed at a portion other than a portion where a discharge region is formed, as a discharge limiting layer.

【0037】さらに、その放電範囲を確実に限定するこ
とができるように、例えば図7にその断面図を示すよう
に、放電促進層15を放電領域に、放電抑制層25を放
電領域以外に形成する構成とすることもできる。
Further, in order to reliably limit the discharge range, for example, as shown in the sectional view of FIG. 7, the discharge promoting layer 15 is formed in the discharge region and the discharge suppressing layer 25 is formed in the region other than the discharge region. It is also possible to adopt a configuration in which

【0038】この放電抑制層25は、耐スパッタリング
性を有すると共に、例えば2次電子放出比δが、δ≪1
であるとか、あるいは仕事関数が大きい放電抑制材料層
によって構成する。この放電抑制層25は、例えばA
u,Pt,Ir,Mo,W,Ni,Co等によって形成
できる。
The discharge suppressing layer 25 has sputter resistance and has a secondary electron emission ratio δ of δ≪1
Or a discharge suppression material layer having a large work function. This discharge suppressing layer 25 is made of, for example, A
u, Pt, Ir, Mo, W, Ni, Co, etc.

【0039】次に、本発明による平面型表示装置の製造
方法の一例を説明する。この実施形態においては、放電
制限層が放電促進層15による、図1で説明した構造の
平面型表示装置を得る場合である。しかしながら、本発
明による製造方法はこの例に限られるものではない。ま
ず、第1の基板1側の製造方法の一例を図8を参照して
説明する。
Next, an example of a method for manufacturing a flat display device according to the present invention will be described. In this embodiment, a flat display device having the structure described with reference to FIG. However, the manufacturing method according to the present invention is not limited to this example. First, an example of a method of manufacturing the first substrate 1 will be described with reference to FIG.

【0040】図8Aに示すように、例えば透明のガラス
基板1が用意され、この基板1の内面に、上述の第1お
よび第2の放電電極すなわち放電維持電極13S1 およ
び13S2 が形成される。これら第1および第2の放電
電極13S1 および13S2の形成は、基板1の内面に
全面的に、透明導電層、例えばITOや、酸化錫等をス
パッタリング法等の薄膜技術によって成膜し、これを例
えばフォトリソグラフィによるパターンエッチングを行
って、所要のパターンの第1および第2の放電電極13
1 および13S2 を形成する。
As shown in FIG. 8A, for example, a transparent glass substrate 1 is prepared, and the above-mentioned first and second discharge electrodes, that is, discharge sustaining electrodes 13S 1 and 13S 2 are formed on the inner surface of the substrate 1. . Formation of the first and second discharge electrodes 13S 1 and 13S 2 are entirely the inner surface of the substrate 1, a transparent conductive layer, and for example ITO, tin oxide or the like is deposited by a thin film technique such as a sputtering method, This is subjected to pattern etching by, for example, photolithography, so that the first and second discharge electrodes 13 of a required pattern are formed.
Form S 1 and 13S 2 .

【0041】次に、必要に応じて図示しないが、上述の
バス電極13bの形成を行う。このバス電極13bの形
成は、先ず、第1の基板1の内面に、第1および第2の
放電電極13S1 および13S2 を覆って全面的に、良
導電性の例えばAg,Al,Ni,Cu,Cr等の金属
を、スパッタリング等によって形成し、その後、所要の
パターンに、例えばフォトリソグラフィによるパターン
エッチングを行うことによって形成するとか、スクリー
ン印刷によって所要のパターンに形成することができ
る。
Next, although not shown, the above-mentioned bus electrode 13b is formed, if necessary. The formation of the bus electrodes 13b, first, the first inner surface of the substrate 1, entirely covering the first and second discharge electrodes 13S 1 and 13S 2, highly conductive for example Ag, Al, Ni, A metal such as Cu, Cr or the like can be formed by sputtering or the like, and then formed into a required pattern by, for example, pattern etching by photolithography, or can be formed into a required pattern by screen printing.

【0042】その後、全面的に例えばSiO2 による誘
電体層14をCVD(Chemical Vapor Deposition) 法等
によって形成し、その上に上述した仕事関数が小さいあ
るいは/および2次電子放出比が大で、耐スパッタリン
グ性にすぐれ、更に可視光に対して透過性を有する例え
ばMgOによる放電促進材料層35を、例えば厚さ約
0.5μm〜1.0μmに例えば電子ビーム蒸着法によ
って形成する。
Thereafter, a dielectric layer 14 of, for example, SiO 2 is entirely formed by a CVD (Chemical Vapor Deposition) method or the like, and the work function described above is small and / or the secondary electron emission ratio is large. A discharge accelerating material layer 35 made of, for example, MgO having excellent sputtering resistance and transmitting visible light is formed to a thickness of, for example, about 0.5 μm to 1.0 μm by, for example, an electron beam evaporation method.

【0043】次に、放電促進材料層35上に、全面的に
フォトレジスト層を塗布し、所要のパターン露光および
現像処理を行って、すなわちフォトリソグラフィによっ
て、図8Bに示すように、最終的に形成する放電促進層
15の形成部に、放電促進層15のパターンに対応する
パターンのフォトレジスト層30を形成する。
Next, a photoresist layer is coated on the entire surface of the discharge accelerating material layer 35 and subjected to a required pattern exposure and development processing, that is, finally, by photolithography, as shown in FIG. A photoresist layer 30 having a pattern corresponding to the pattern of the discharge promoting layer 15 is formed in the portion where the discharge promoting layer 15 to be formed is formed.

【0044】そして、このフォトレジスト層30をマス
クとして、放電促進材料層35に対して図8Cに示すよ
うに、ウエットエッチングあるいはドライエッチングに
よるパターン化を行って放電促進層15を形成する。
Then, using the photoresist layer 30 as a mask, the discharge promoting material layer 35 is patterned by wet etching or dry etching as shown in FIG. 8C to form the discharge promoting layer 15.

【0045】その後、図8Cにおけるフォトレジスト層
30を除去する。このようすると図8Dに示すように、
第1および第2の放電電極13S1 および13S2
に、誘電体層14を介して放電促進層15が形成され
る。
Thereafter, the photoresist layer 30 in FIG. 8C is removed. Then, as shown in FIG. 8D,
Discharge promoting layer 15 is formed on first and second discharge electrodes 13S 1 and 13S 2 with dielectric layer 14 interposed therebetween.

【0046】一方、アドレス電極群16を有する第2の
基板2側の製造方法の一例を、説明する。この場合、例
えばガラス基板より成る第2の基板2上に、アドレス電
極16Aを形成する。このアドレス電極16Aの形成
は、例えば良電導性の例えばAg,Al,Ni,Cu,
Cr等の金属を、スパッタリング等によって形成し、そ
の後、所要のパターンに、例えばフォトリソグラフィに
よるパターンエッチングを行うことによって形成すると
か、スクリーン印刷によって所要のパターンに形成する
ことができる。
On the other hand, an example of a method of manufacturing the second substrate 2 having the address electrode group 16 will be described. In this case, the address electrodes 16A are formed on the second substrate 2 made of, for example, a glass substrate. The formation of the address electrode 16A is performed by, for example, using Ag, Al, Ni, Cu,
A metal such as Cr can be formed by sputtering or the like, and then formed into a required pattern, for example, by performing pattern etching by photolithography, or can be formed into a required pattern by screen printing.

【0047】次に、各アドレス電極16A上に、図1で
示した例えばSiO2 による誘電体層17をCVD法等
によって形成する。そして、この誘電体層17上に、例
えば高さが約100μm以上、例えば150μm程度
の、隔壁18を形成する。この隔壁18の形成は、例え
ばガラスペーストの印刷および乾燥を複数回繰り返すこ
とによって形成する。あるいは、全面的にガラスペース
トを塗布し、この上に例えばフォトレジスト層によるマ
スクを所要のパターンにフォトリソグラフィによって形
成し、サンドブラストを行って、マスクによって覆われ
ていない部分のガラスペーストを除去することによって
所要のパターンに形成する。
Next, the dielectric layer 17 of, for example, SiO 2 shown in FIG. 1 is formed on each address electrode 16A by a CVD method or the like. Then, on the dielectric layer 17, a partition wall 18 having a height of, for example, about 100 μm or more, for example, about 150 μm is formed. The partition 18 is formed, for example, by repeating printing and drying of a glass paste a plurality of times. Alternatively, a glass paste is applied to the entire surface, and a mask of, for example, a photoresist layer is formed on the entire surface by photolithography in a required pattern, and sandblasting is performed to remove a portion of the glass paste that is not covered by the mask. To form a required pattern.

【0048】その後、これら隔壁18間の溝部内に、ス
クリーン印刷、あるいは感光性スラリーを用いた塗布、
露光焼き付けによって、各溝毎に、図1および図2に示
すように、所要の順序配列をもって、蛍光体R,Gおよ
びBの形成を行う。
Thereafter, screen printing or application using a photosensitive slurry is performed in the grooves between the partition walls 18.
As shown in FIGS. 1 and 2, the phosphors R, G, and B are formed in a predetermined order for each groove by exposure printing.

【0049】このようにして、それぞれ電極、隔壁等が
形成された第1および第2の基板1および2を、その第
1および第2の放電電極(この例では放電維持電極)1
3S 1 および13S2 の延長方向と、アドレス電極16
Aおよび隔壁18の延長方向とが交叉例えば直交するよ
うに対向させ、これら第1および第2の基板1および2
の周辺を、フリットシールして、両基板1および2によ
って偏平容器を構成する。
In this way, the electrodes, partition walls, etc.
The formed first and second substrates 1 and 2 are
1st and 2nd discharge electrode (discharge sustaining electrode in this example) 1
3S 1And 13STwoExtension direction of the address electrode 16
A and the extension direction of the partition wall 18 intersect, for example, orthogonally.
And the first and second substrates 1 and 2
Is frit-sealed around both substrates 1 and 2.
To form a flat container.

【0050】このようにすると、第1および第2の基板
1および2は、隔壁18の高さによって規定された間隔
をもって両基板1および2間の間隔、すなわちアドレス
電極16Aと、第1および第2の放電電極13S1 およ
び13S2 の間隔が規定される。
In this manner, the first and second substrates 1 and 2 are separated from each other by an interval defined by the height of the partition wall 18, that is, the address electrode 16A and the first and second substrates 1 and 2 are separated from each other. spacing of the discharge electrodes 13S 1 and 13S 2 of 2 is defined.

【0051】そして、第1および第2の基板1および2
によつ偏平容器内の排気および上述した放電ガス、例え
ば例えばHe,Ne,Ar,Xe,Krの希ガスのうち
の1種以上のガス例えばNeとXeとの最適化された混
合ガスによるいわゆるペニングガスを所要の圧力に封入
する。尚、この場合、各電極の端部は、それぞれ気密空
間外に延在した各基板1および2の端部に導出して、そ
れぞれ各電極への給電端子とする。このようにして、本
発明による平面型表示装置を構成することができる。
Then, the first and second substrates 1 and 2
And a so-called discharge gas, for example, one or more of the rare gases of He, Ne, Ar, Xe, and Kr, for example, an optimized mixed gas of Ne and Xe. The Penning gas is sealed to the required pressure. In this case, the end of each electrode is led out to the end of each of the substrates 1 and 2 extending outside the hermetic space, and serves as a power supply terminal to each electrode. Thus, the flat display device according to the present invention can be configured.

【0052】上述した例では、放電促進層15を所定の
パターンに形成する方法として、フォトリソグラフィに
よるパターンエッチングを適用した場合であるが、他の
方法例えばリフトオフ法によって形成することもでき
る。この場合の一例を、図9を参照して説明する。この
場合図9Aに示すように、図8で説明したと同様に、第
1の基板1上に、第1および第2の放電電極13S1
よび13S2 を形成し、この上に誘電体層14を全面的
に形成する。そして、この誘電体層14上に、この例で
は、図8Bで説明したフォトレジスト層30とは逆パタ
ーンのフォトレジスト層40を、同様にフォトリソグラ
フィによって形成する。すなわち、この場合は、最終的
に形成する放電促進層15の形成部以外にフォトレジス
ト層40を形成する。
In the above-described example, as a method of forming the discharge promoting layer 15 into a predetermined pattern, pattern etching by photolithography is applied. However, the discharge promoting layer 15 can be formed by another method, for example, a lift-off method. An example of this case will be described with reference to FIG. In this case, as shown in FIG 9A, in the same manner as explained in FIG. 8, on the first substrate 1, to form a first and second discharge electrodes 13S 1 and 13S 2, the dielectric layer 14 on the Is formed over the entire surface. Then, on this dielectric layer 14, in this example, a photoresist layer 40 having a pattern opposite to that of the photoresist layer 30 described with reference to FIG. 8B is similarly formed by photolithography. That is, in this case, the photoresist layer 40 is formed in a portion other than the portion where the discharge promoting layer 15 to be finally formed is formed.

【0053】その後、図9Bに示すように、前述した放
電促進材料層35を全面的に形成し、図9Cに示すよう
に、フォトレジスト層40を除去する。すなわち、この
フォトレジスト層40と共に、このフォトレジスト40
上に被着形成されている放電促進材料層35を除去すな
わちリフトオフする。このようにすると、誘電体層14
上に、所定のパターンを有する放電促進層15が形成さ
れる。
Thereafter, as shown in FIG. 9B, the above-mentioned discharge promoting material layer 35 is formed on the entire surface, and as shown in FIG. 9C, the photoresist layer 40 is removed. That is, together with the photoresist layer 40, the photoresist 40
The discharge accelerating material layer 35 deposited on the upper surface is removed, that is, lifted off. By doing so, the dielectric layer 14
A discharge promoting layer 15 having a predetermined pattern is formed thereon.

【0054】また、上述した例では、放電制限層として
放電促進層15を形成した場合であるが、放電抑制層に
よって形成する場合においても、放電促進層15のパタ
ーンとは逆パターンに、上述したフォトリソグラフィに
よるパターンエッチング、あるいはリフトオフすること
によって所要のパターンに形成することができる。
In the above-described example, the discharge promoting layer 15 is formed as the discharge limiting layer. However, even when the discharge suppressing layer is formed by the discharge suppressing layer, the pattern is reversed to the pattern of the discharge promoting layer 15. A desired pattern can be formed by pattern etching by photolithography or lift-off.

【0055】尚、上述した例では、第1の基板1側から
発光表示の観察を行うようにした場合であるが、第2の
基板2側から観察する構成とすることもできるものであ
り、この場合は、アドレス電極16Aを透明導電層によ
って構成する。
In the above-described example, the light-emitting display is observed from the first substrate 1 side. However, it is also possible to adopt a configuration in which the observation is performed from the second substrate 2 side. In this case, the address electrode 16A is formed of a transparent conductive layer.

【0056】また、上述した例においては、放電維持に
関して主として陰極グロー放電で駆動がなされる平面型
表示装置構成として場合であるが、放電の立ち上げ、す
なわち放電開示に関しても陰極グロー放電を適用した交
流プラズマ放電表示による平面型表示装置等の、同様
に、共通の基板に形成する放電維持電極等の複数対の放
電電極が配置される各種平面型表示装置に本発明を適用
することができる。
In the above-described example, the flat display device is driven mainly by the cathodic glow discharge for maintaining the discharge. However, the cathodic glow discharge is also applied to the start of the discharge, that is, the disclosure of the discharge. Similarly, the present invention can be applied to various flat display devices in which a plurality of pairs of discharge electrodes such as discharge sustaining electrodes formed on a common substrate are arranged, such as a flat display device using an AC plasma discharge display.

【0057】また、本発明による平面型表示装置、また
その製造方法は、上述した例に限られるものではなく、
本発明において、種々の変形変更を行うことができるこ
とはいうまでもない。
The flat display device and the method of manufacturing the same according to the present invention are not limited to the above-described example.
In the present invention, it goes without saying that various modifications can be made.

【0058】[0058]

【発明の効果】上述したように、特に本発明において
は、共通の基板上に形成された複数対の放電電極上に形
成した誘電体層上に、放電制限層、すなわち放電促進層
あるいは(および)放電抑制層を形成して放電領域を限
定する構成とすることから、このようして実質的な放電
ギャップを均一化することができるので、放電モードを
所定のモードの例えば陰極グロー放電モードに効果的に
設定することができる。したがって、高い放電効率、紫
外線発生効率を得ることができ、消費電力の低減化が図
られる。
As described above, in particular, in the present invention, a discharge limiting layer, that is, a discharge accelerating layer or (and a discharge accelerating layer) is formed on a dielectric layer formed on a plurality of pairs of discharge electrodes formed on a common substrate. Since the discharge suppression layer is formed to limit the discharge region, the discharge gap can be substantially uniformed in this manner, and the discharge mode is changed to a predetermined mode, for example, a cathode glow discharge mode. Can be set effectively. Therefore, high discharge efficiency and ultraviolet ray generation efficiency can be obtained, and power consumption can be reduced.

【0059】特に、その例えば放電維持を、陰極グロー
放電を主体とする放電態様とするとき、その駆動電力
を、負グロー放電による場合に比して低減化することと
相俟ってより消費電力の低減化を図ることができる。
In particular, when the discharge is maintained, for example, in a discharge mode mainly composed of a cathode glow discharge, the driving power is reduced in comparison with the case of the negative glow discharge, thereby further reducing the power consumption. Can be reduced.

【0060】このように、駆動電力の低減化がなされる
ことによって、発熱の低減化が図られることから、放熱
ファンの使用の回避、あるいは放熱ファンの個数もしく
はパワーの低減化を図ることができるとか、放熱フィン
の個数、面積の低減化等を図ることができ、大面積表示
における、装置全体の小型化、軽量化等を図ることがで
きる。
As described above, since the driving power is reduced, the heat generation is reduced, so that the use of the radiating fan or the number of the radiating fan or the power can be reduced. In other words, the number and area of the radiating fins can be reduced, and the size and weight of the entire device can be reduced in large-area display.

【0061】[0061]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による平面型表示装置の一例の要部の概
略斜視図である。
FIG. 1 is a schematic perspective view of a main part of an example of a flat display device according to the present invention.

【図2】AおよびBは、本発明による平面型表示装置の
一例の対の放電電極部の概略断面図およびその平面図で
ある。
FIGS. 2A and 2B are a schematic cross-sectional view and a plan view of a pair of discharge electrode portions of an example of a flat display device according to the present invention.

【図3】本発明による平面型表示装置の他の一例の対の
放電電極部の概略断面図である。
FIG. 3 is a schematic sectional view of a pair of discharge electrode portions of another example of the flat display device according to the present invention.

【図4】本発明による平面型表示装置の一例の対の放電
電極部の概略平面図である。
FIG. 4 is a schematic plan view of a pair of discharge electrode portions of an example of the flat display device according to the present invention.

【図5】本発明による平面型表示装置の一例の対の放電
電極部の概略平面図である。
FIG. 5 is a schematic plan view of a pair of discharge electrode portions of an example of the flat display device according to the present invention.

【図6】本発明による平面型表示装置の他の一例の対の
放電電極部の概略断面図である。
FIG. 6 is a schematic sectional view of a pair of discharge electrode portions of another example of the flat panel display according to the present invention.

【図7】本発明による平面型表示装置の他の一例の対の
放電電極部の概略断面図である。
FIG. 7 is a schematic cross-sectional view of a pair of discharge electrode portions of another example of the flat panel display according to the present invention.

【図8】A〜Dは、本発明による平面型表示装置の製造
方法の一例の工程図である。
8A to 8D are process diagrams of an example of a method for manufacturing a flat display device according to the present invention.

【図9】A〜Cは、本発明による平面型表示装置の製造
方法の一例の工程図である。
9A to 9C are process diagrams of an example of a method for manufacturing a flat display device according to the present invention.

【図10】従来装置の要部の斜視図である。FIG. 10 is a perspective view of a main part of a conventional device.

【図11】本発明の作用の説明に供する比較断面図であ
る。
FIG. 11 is a comparative cross-sectional view for explaining the operation of the present invention.

【符号の説明】[Explanation of symbols]

1・・・第1の基板、2・・・第2の基板、13・・・
放電電極群、13S1・・・第1の放電電極、13S2
・・・第2の放電電極、13b・・・バス電極、14・
・・誘電体層、15・・・放電促進層、15A・・・突
出部、25・・・放電抑制層、35・・・放電促進材料
層、30,40・・・フォトレジスト層、101・・・
第1の基板、102・・・第2の基板、103・・・放
電電極群、103S1 ・・・第1の放電電極、103S
2 ・・・第2の放電電極、103b・・・バス電極、1
04・・・誘電体層、105・・・放電促進層、106
・・・アドレス電極群、106A・・・アドレス電極、
107・・・誘電体層、108・・・隔壁、R・・・赤
の蛍光体、G・・・緑の蛍光体、B・・・青の蛍光体
DESCRIPTION OF SYMBOLS 1 ... 1st board | substrate, 2 ... 2nd board | substrate, 13 ...
Discharge electrode group, 13S 1 ... First discharge electrode, 13S 2
... second discharge electrode, 13b ... bus electrode, 14.
..Dielectric layer, 15: Discharge accelerating layer, 15A: Projection, 25: Discharge suppressing layer, 35: Discharge accelerating material layer, 30, 40: Photoresist layer, 101・ ・
1st substrate, 102 ... 2nd substrate, 103 ... discharge electrode group, 103S 1 ... 1st discharge electrode, 103S
2 ... second discharge electrode, 103 b ... bus electrode, 1
04: dielectric layer, 105: discharge promoting layer, 106
... Address electrode group, 106A ... Address electrode,
107: dielectric layer, 108: partition, R: red phosphor, G: green phosphor, B: blue phosphor

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 共通の基板上に、複数対の放電電極が配
列されて成る放電電極群を有するプラズマ放電を利用し
た交流駆動型の平面型表示装置であって、 上記放電電極を覆って誘電体層が形成され、 該誘電体層上に、上記各対の放電電極による放電領域を
制限する放電制限層が選択的に形成されて成ることを特
徴とする平面型表示装置。
1. An AC-driven flat display device using a plasma discharge having a discharge electrode group in which a plurality of pairs of discharge electrodes are arranged on a common substrate, wherein the discharge electrode is covered with a dielectric. A flat display device, wherein a body layer is formed, and a discharge limiting layer for limiting a discharge region of each of the pair of discharge electrodes is selectively formed on the dielectric layer.
【請求項2】 上記放電制限層が放電促進層を有して成
ることを特徴とする請求項1に記載の平面型表示装置。
2. The flat display device according to claim 1, wherein the discharge limiting layer has a discharge promoting layer.
【請求項3】 上記放電制限層が放電抑制層を有して成
ることを特徴とする請求項1に記載の平面型表示装置。
3. The flat display device according to claim 1, wherein the discharge limiting layer has a discharge suppressing layer.
【請求項4】 上記放電制限層が放電促進層を有して成
り、 該放電促進層が、2次電子放出比δが1以上で、耐スパ
ッタリング性の高い材料層より成ることを特徴とする請
求項1に記載の平面型表示装置。
4. The discharge-limiting layer has a discharge-promoting layer, and the discharge-promoting layer is a material layer having a secondary electron emission ratio δ of 1 or more and having high sputtering resistance. The flat panel display according to claim 1.
【請求項5】 上記放電制限層が放電促進層を有して成
り、 該放電促進層が、仕事関数が小さく耐スパッタリング性
の高い材料層より成ることを特徴とする請求項1に記載
の平面型表示装置。
5. The flat surface according to claim 1, wherein the discharge limiting layer has a discharge promoting layer, and the discharge promoting layer is formed of a material layer having a small work function and a high sputtering resistance. Type display device.
【請求項6】 上記放電制限層が放電促進層を有して成
り、 該放電促進層がMgOによることを特徴とする請求項1
に記載の平面型表示装置。
6. The discharge limiting layer has a discharge promoting layer, and the discharge promoting layer is made of MgO.
4. The flat display device according to claim 1.
【請求項7】 上記プラズマ放電が陰極グロー放電によ
ることを特徴とする請求項1に記載の平面型表示装置。
7. The flat-panel display according to claim 1, wherein said plasma discharge is a cathode glow discharge.
【請求項8】 上記対の放電電極の互いの対応間隔が5
0μm以下であることを特徴とするを請求項1に記載の
平面型表示装置。
8. The discharge electrode of the pair has a corresponding distance of 5 from each other.
2. The flat display device according to claim 1, wherein the thickness is 0 [mu] m or less.
【請求項9】 上記放電制限層が、上記各対の放電電極
に対応して複数対設けられた放電促進層を有して成り、 該対となる放電促進層間の間隔が50μm以下に選定さ
れて成ることを特徴とする請求項1に記載の平面型表示
装置。
9. The discharge limiting layer has a plurality of pairs of discharge promoting layers corresponding to the respective pairs of discharge electrodes, and a distance between the pair of discharge promoting layers is selected to be 50 μm or less. The flat-panel display device according to claim 1, wherein
【請求項10】 共通の基板上に、複数対の放電電極が
配列されて成る放電電極群を有するプラズマ放電を利用
した交流駆動型の平面型表示装置の製造方法であって、 上記基板上に上記複数対の放電電極を配列形成する放電
電極群の形成工程と、 該放電電極を覆って誘電体層を形成する工程と、 該誘電体層上に全面的に放電制限材料層を形成する工程
と、 該放電制限材料層をパターン化して、上記誘電体層上
に、上記各放電電極と所要の位置関係を保持する放電制
限層を形成る工程とを有することを特徴とする平面型表
示装置の製造方法。
10. A method of manufacturing an AC-driven flat display device using a plasma discharge having a discharge electrode group in which a plurality of pairs of discharge electrodes are arranged on a common substrate, comprising the steps of: Forming a plurality of pairs of discharge electrodes, forming a discharge electrode group, forming a dielectric layer covering the discharge electrodes, and forming a discharge limiting material layer over the dielectric layer over the entire surface. A step of patterning the discharge limiting material layer to form a discharge limiting layer on the dielectric layer, the discharge limiting layer maintaining a required positional relationship with the discharge electrodes. Manufacturing method.
【請求項11】 上記放電制限材料層のパターン化工程
が、フォトリソグラフィによるパターンエッチングによ
ることを特徴とする請求項10に記載の平面型表示装置
の製造方法。
11. The method according to claim 10, wherein the step of patterning the discharge limiting material layer is performed by pattern etching using photolithography.
【請求項12】 上記放電制限材料層のパターン化工程
が、リフトオフ法によるパターン化によることを特徴と
する請求項10に記載の平面型表示装置の製造方法。
12. The method according to claim 10, wherein the step of patterning the discharge limiting material layer is performed by patterning using a lift-off method.
JP20080399A 1999-07-14 1999-07-14 Flat-type display device and manufacture thereof Pending JP2001028242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20080399A JP2001028242A (en) 1999-07-14 1999-07-14 Flat-type display device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20080399A JP2001028242A (en) 1999-07-14 1999-07-14 Flat-type display device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001028242A true JP2001028242A (en) 2001-01-30

Family

ID=16430462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20080399A Pending JP2001028242A (en) 1999-07-14 1999-07-14 Flat-type display device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001028242A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6712663B2 (en) 2000-06-02 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing plasma-display-panel-substrate, plasma-display-panel-substrate, and plasma display panel
WO2006038654A1 (en) * 2004-10-05 2006-04-13 Matsushita Electric Industrial Co., Ltd. Plasma display panel and production method therefor
JP2010182696A (en) * 2002-11-22 2010-08-19 Panasonic Corp Plasma display panel and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6712663B2 (en) 2000-06-02 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing plasma-display-panel-substrate, plasma-display-panel-substrate, and plasma display panel
JP2010182696A (en) * 2002-11-22 2010-08-19 Panasonic Corp Plasma display panel and method of manufacturing the same
WO2006038654A1 (en) * 2004-10-05 2006-04-13 Matsushita Electric Industrial Co., Ltd. Plasma display panel and production method therefor
US7973477B2 (en) * 2004-10-05 2011-07-05 Panasonic Corporation Plasma display panel having a phosphor layer that is at least partly covered with a material higher in secondary electron emission and production method therefore
JP4880472B2 (en) * 2004-10-05 2012-02-22 パナソニック株式会社 Plasma display panel and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2001084913A (en) Gas discharge type display panel
KR20020026843A (en) Plasma display panel
US6512499B1 (en) Flat plasma discharge display device
US6541913B1 (en) Flat display apparatus
JP2004273265A (en) Plasma display panel
KR20010029933A (en) Flat display apparatus and manufacturing method of the same
JP4546502B2 (en) Plasma display panel and method for forming partition of plasma display panel
KR100378618B1 (en) Plasma Display Panel
JP2001028242A (en) Flat-type display device and manufacture thereof
JP4085223B2 (en) Plasma display device
JP4106823B2 (en) Flat display device and manufacturing method thereof
JP3547461B2 (en) Plasma display panel and method of manufacturing the same
JPH09320475A (en) Plasma display panel
US20070152589A1 (en) Plasma display panel
JP2000357460A (en) Plane display device and its manufacture
JP2002231144A (en) Plasma display panel
KR100524299B1 (en) Plasma display panel
KR20010029965A (en) Flat type display device and production method thereof
JP2000173477A (en) Ac plasma display panel and ac plasma display device
WO2008032355A1 (en) Plasma display panel and method of forming phosphor layer thereof
US20080265766A1 (en) Flat panel display device and method of fabricating the same
JPS5940439A (en) Gas discharge display panel
JP2008016279A (en) Plasma display panel
JP2006164526A (en) Plasma display panel and its manufacturing method
JP2004071465A (en) Manufacturing method of panel assembly for pdp