JP2001024948A - Solid-state image pickup device and image pickup system using the same - Google Patents

Solid-state image pickup device and image pickup system using the same

Info

Publication number
JP2001024948A
JP2001024948A JP19428099A JP19428099A JP2001024948A JP 2001024948 A JP2001024948 A JP 2001024948A JP 19428099 A JP19428099 A JP 19428099A JP 19428099 A JP19428099 A JP 19428099A JP 2001024948 A JP2001024948 A JP 2001024948A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
photoelectric conversion
solid
state imaging
circuit
common circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19428099A
Other languages
Japanese (ja)
Inventor
Hidekazu Takahashi
秀和 高橋
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To reduce a circuit scale by arranging a common circuit connected to a photoelectric conversion element in a n-th string and the common circuit connected to the photoelectric conversion element in the (n+1)-th string on the same string in a vertical direction on a same semiconductor substrate. SOLUTION: One amplifier element group A11 is connected to two pixel parts PD11 and PD21 in the vertical direction. It is a two-pixel common type CMOS area sensor. In this case, the amplifier element groups Akn and Akn+1 (k=1, 3, 5...) in the n-th string in the vertical direction and the (n+1)-th string (n=1, 3, 5...) in the vertical direction are laid-out in the same string. The same string means the string in a perfectly same line, the string where each amplifier element part is deviated a little or the string where each amplifier element part is close to a connected pixel part or the like. Thus, the area of the amplifier element groups is reduced to be a half so that the circuit is made to be small.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、光電変換機能を有する固体撮像装置及びそれを用いたビデオカメラ、スチルビデオカメラ等の撮像システムに関するものである。 The present invention relates to a solid-state imaging device and a video camera using the same having a photoelectric conversion function, it relates to an imaging system such as a still video camera.

【0002】 [0002]

【従来の技術】従来、X、Yアドレス式の固体撮像装置として、IEEE、TRANSACTIONS ON Conventionally, X, as a solid-state imaging device of the Y address type, IEEE, TRANSACTIONS ON
ELECTRON DEVICE VOL41、PP4 ELECTRON DEVICE VOL41, PP4
52〜453、1994等に発表されているCMOSセンサが知られている。 CMOS sensors are known to have been published in such 52~453,1994. このセンサは高S/N、低消費電力、周辺回路オンチップ化で優れているが、1画素を構成する素子数が多いため微細化という点では劣っていた。 The sensor height S / N, low power consumption, is excellent in the peripheral circuit on-chip, it was inferior in terms of miniaturization because of the large number of elements constituting one pixel. その欠点を補うために、特開平09−046596 To compensate for its shortcomings, Patent 09-046596
号公報等の様に複数のフォトダイオードに対して1組の増幅素子を用いる技術が提案されている。 Techniques using a set of amplifying element is proposed for a plurality of photodiodes as the JP or the like. 図9に特開平09−046596号公報について示す。 Figure 9 shows the Hei 09-046596 Patent Publication. 同図において、3は転送スイッチとしてはたらく転送用MOSトランジスタ、4はリセット電位を供給するリセット用MO In the figure, 3 is the transfer MOS transistor acting as a transfer switch, 4 MO reset supplies a reset potential
Sトランジスタ、5はソースフォロワアンプMOSトランジスタ、6は選択的にソースフォロワアンプMOSトランジスタ5から信号を出力させるための水平選択用M S transistor, a source follower amplifier MOS transistor 5, M horizontal selection for outputting a signal from the selective source-follower amplifier MOS transistor 5 6
OSトランジスタ、7はソースフォロワの負荷MOSトランジスタ、8は暗出力信号を転送するための暗出力転送用MOSトランジスタ、9は明出力信号を転送するための明出力転送用MOSトランジスタ、10は暗出力信号を蓄積するための暗出力蓄積容量C TN 、11は明出力信号を蓄積するための明出力蓄積容量C TS 、12は暗出力信号及び明出力信号を水平出力線に転送するための水平転送用MOSトランジスタ、13は水平出力線をリセットするための水平出力線リセット用MOSトランジスタ、14は差動出力アンプ、15は水平走査回路、16 OS transistor, the load MOS transistor of the source follower 7, a dark output transfer MOS transistor for transferring the dark output signal 8, bright output transfer MOS transistor for transferring the light output signal 9, 10 dark output dark output accumulating capacitor C TN for accumulating signal, 11 a horizontal transfer for transferring the bright output accumulation capacitor C TS, 12 dark output signal and the bright output signal for storing a bright output signal to the horizontal output line use MOS transistors, the horizontal output line reset MOS transistor for resetting the horizontal output line 13, 14 is a differential output amplifier, 15 a horizontal scanning circuit, 16
は垂直走査回路、24は埋め込みp+npフォトダイオードである。 The vertical scanning circuit, 24 is a buried p + np photodiode. ここで、暗出力信号とは、ソースフォロワアンプMOSトランジスタ5のゲート領域をリセットすることにより生じる信号であり、明出力信号とは、フォトダイオード24で光電変換された信号と暗出力信号とが加わった信号である。 Here, the dark output signal, a signal generated by resetting the gate area of ​​the source follower amplifier MOS transistor 5, and the light output signal, applied and the signal and the dark output signal which is photoelectrically converted by the photodiode 24 it is a signal.

【0003】そして、差動出力アンプからは、ソースフォロワアンプMOSトランジスタのばらつきのない信号が得られる。 [0003] Then, the differential output amplifier, no variations signal of the source follower amplifier MOS transistor is obtained.

【0004】同図から解る様に垂直方向の2つのフォトダイオード24に対して1つのソースフォロワアンプ5 [0004] One of the source follower amplifier for the two photodiodes 24 in the vertical direction as seen from FIG. 5
が転送用MOSトランジスタ3を介して接続される。 There are connected via the MOS transistor 3 for the transfer. 従って、従来、2画素で8ケのMOSトランジスタを必要としていたのに対し、5ケで済む様になるため、微細化に対して有利となる。 Therefore, conventionally, while has required 8 Ke of the MOS transistors in the two pixels, to become a manner requires only 5 Ke, which is advantageous with respect to miniaturization.

【0005】 [0005]

【発明が解決しようとする課題】しかしながら、上記従来例の等価回路をレイアウトしてみると、図10の様になる。 [SUMMARY OF THE INVENTION However, when we lay out the equivalent circuit of the conventional example, becomes as shown in FIG. ここで、PDは、図の転送用MOSトランジスタ3とフォトダイオード24に相当し、Aは、リセット用MOSトランジスタ4、ソースフォロワアンプMOSトランジスタ5、水平選択MOSトランジスタ6に相当する。 Here, PD corresponds to the transfer MOS transistor 3 and the photodiode 24 in FIG., A is reset MOS transistor 4, the source follower amplifier MOS transistor 5, which corresponds to the horizontal selection MOS transistor 6. そして、図のようなレイアウトにおいては、以下の様な欠点があった。 Then, in the layout as shown in FIG, it has the following such drawbacks.

【0006】 MOSトランジスタの微細化に伴い、 [0006] Along with the miniaturization of the MOS transistor,
MOSトランジスタを縮少化すると、レイアウト的に不要な領域が大きくなってくる。 When the MOS transistor is condensation ginger, layout to unnecessary area becomes larger.

【0007】 垂直2画素毎のレイアウトでは縮少化が困難となってくる。 [0007] In the layout of vertical 2 each pixel scaled down of is it becomes difficult.

【0008】本出願に係る発明の目的は、回路の縮少化である。 An object of the invention according to this application is a contraction less of the circuit.

【0009】 [0009]

【課題を解決するための手段】上記課題を解決するための本発明の第1の手段として、水平方向及び垂直方向に配列された光電変換素子を有し、垂直方向の複数の光電変換素子毎に1つの共通回路を介して垂直出力線に出力し、垂直方向に配列されているn列目(nは、1以上の整数)の光電変換素子に接続された共通回路と、垂直方向に配列されているn+1列目の光電変換素子に接続された前記共通回路が同一半導体基板内でレイアウト的に垂直方向に同一列に配置されていることを特徴とする固体撮像装置を提供する。 As a first aspect of the present invention for solving the above object, according to an aspect of, a photoelectric conversion elements arranged in horizontal and vertical direction, the vertical direction of the plurality of photoelectric conversion elements each to output to the vertical output line via a single common circuit, n-th column which are arranged in the vertical direction (n is an integer of 1 or more) and a common circuit connected to the photoelectric conversion elements, arranged in the vertical direction has been has n + 1 column said common circuit connected to the photoelectric conversion elements to provide a solid-state imaging apparatus characterized by being arranged in the same column layout to vertically within the same semiconductor substrate.

【0010】また、第2の手段として、水平方向及び垂直方向に配列された光電変換素子を有し、水平方向の複数の光電変換素子毎に1つの共通回路を介して垂直出力線に出力し、水平方向に配列されているn行目(nは、 [0010] As a second means, having a horizontal and a photoelectric conversion elements arranged in a vertical direction, and outputted to the vertical output line via a single common circuit for each of a plurality of photoelectric conversion elements in the horizontal direction , n-th row are arranged horizontally (n is
1以上の整数)の光電変換素子に接続された共通回路と、水平方向に配列されているn+1行目の光電変換素子に接続された前記共通回路が同一半導体基板内でレイアウト的に水平方向に同一行に配置されていることを特徴とする固体撮像装置を提供する。 A common circuit connected to the photoelectric conversion elements of an integer of 1 or more), the layout to horizontal in the same semiconductor substrate said common circuit connected to the (n + 1) th row of the photoelectric conversion elements arranged in the horizontal direction to provide a solid-state imaging apparatus characterized by being arranged in the same row.

【0011】また、第3の手段として、上記第1又は第2の手段において、共通回路は、光電変換素子からの信号を増幅して垂直出力線に出力する増幅手段を含むことを特徴とする固体撮像装置を提供する。 Further, as a third means, in the first or second means, the common circuit is characterized in that it comprises amplifying means for outputting to the vertical output lines to amplify a signal from the photoelectric conversion element to provide a solid-state imaging device.

【0012】また、第4の手段として、上記第3の手段において、共通回路は、前記増幅手段の入力部をリセットするためのリセット手段と、前記増幅手段から垂直出力線に信号を選択的に出力するための選択手段を含むことを特徴とする固体撮像装置を提供する。 Further, as a fourth means, in the third means, the common circuit includes a reset means for resetting an input portion of said amplifying means, selectively a signal to the vertical output line from said amplifying means to provide a solid-state imaging device characterized by comprising a selection means for outputting.

【0013】また、第5の手段として、上記第1乃至第4のいずれかの手段において、光電変換素子の信号を前記共通回路へ所定のタイミングで転送するための転送手段を有することを特徴とする固体撮像装置を提供する。 Further, as the fifth means, and characterized in that it has a transfer means for transferring in the first to fourth any means, a signal of the photoelectric conversion element to the common circuit at a predetermined timing to provide a solid-state imaging device that.

【0014】また、第6の手段として、上記第1又は第2の手段において、共通回路は、A/D変換回路を含むことを特徴とする固体撮像装置を提供する。 [0014] As a sixth means, in the first or second means, the common circuit, to provide a solid-state imaging device which comprises an A / D converter circuit.

【0015】また、第7の手段として、上記第1乃至第6の手段のいずれかの手段において、光電変換素子が表面が高濃度p+層で覆われたp+np埋め込み型フォトダイオードであることを特徴とする固体撮像装置を提供する。 [0015] As a seventh means, in any of the means of the first to sixth means, wherein the photoelectric conversion element surface is p + np buried type photodiode covered by a high concentration p + layer to provide a solid-state imaging device according to.

【0016】また、第8の手段として、上記第1乃至第7の手段のいずれかの手段において、n列目の光電変換素子に接続された共通回路と、n+1列目の光電変換素子に接続された共通回路の電源を共通化したことを特徴とする固体撮像装置を提供する。 Further, connected as an eighth means, in any of the means of the first to seventh means, a common circuit connected to the photoelectric conversion elements of the n-th column, the n + 1 column of the photoelectric conversion element it was common power of the common circuits to provide a solid-state imaging device according to claim.

【0017】また、第9の手段として、上記第1乃至第8のいずれかの手段の固体撮像装置と、固体撮像装置からの信号に対してホワイトバランス補正を行う色信号補正回路と、露光制御及び焦点調整を制御する駆動回路とを有することを特徴とする撮像システムを提供する。 Further, as a ninth means, a solid-state imaging device of any one of the first to eighth, and the color signal correction circuit for performing white balance correction for a signal from a solid-state imaging device, exposure control and to provide an imaging system characterized by having a drive circuit for controlling the focus adjustment.

【0018】 [0018]

【発明の実施の形態】(第1の実施の形態)図1は本発明の特徴を最もよく表す図面であり、同図において、3 DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a best represents drawings the features of the present invention, in the figure, 3
は転送手段である転送用MOSトランジスタ、4はリセット手段であるリセット用MOSトランジスタ、5は増幅手段であるソースフォロワ用アンプMOSトランジスタ、6は選択手段である水平選択用MOSトランジスタ、24は光電変換素子であるp+np埋め込みフォトダイオードであり、図6で説明した機能と同じはたらきをする。 MOS transistor for the transfer is a transfer means, the MOS transistor for resetting a reset means 4, 5 amp MOS transistor for the source follower is amplified means, horizontal select MOS transistors are selection means 6, 24 photoelectric conversion a p + np buried photodiode is an element, the same function as the function described in FIG.

【0019】ここでは簡単のために水平、垂直方向に4 [0019] 4 horizontal, vertical for simplicity here
×4画素のエリアセンサについて示している。 × shows the area sensor 4 pixels. また、図6の水平走査回路15、垂直走査回路16及び読み出し系回路17とは同様であるため省略している。 The horizontal scanning circuit 15 of FIG. 6, is omitted because it is similar to the vertical scanning circuit 16 and a read system circuit 17.

【0020】図2は、図1の回路図のレイアウトを説明する図であり、同図のPD 11等はp+np埋め込みフォトダイオード24と転送用MOSトランジスタ3をレイアウトする領域を示す。 [0020] FIG. 2 is a diagram illustrating a layout of the circuit diagram of FIG. 1, PD 11 or the like in the figure indicates a region for laying the transfer MOS transistor 3 and photodiode 24 buried p + np. 11等はソースフォロワアンプMOSトランジスタ5、リセット用MOSトランジスタ4、水平選択用MOSトランジスタ6をレイアウトする領域を示す。 A 11, etc. are shown, the area for laying source follower amplifier MOS transistor 5, the reset MOS transistor 4, the horizontal selection MOS transistor 6.

【0021】図1、図2において、垂直方向2つの画素部(PD 11 、PD 21 )に対して1つの増幅素子群(A 11 )が接続されている。 [0021] In FIGS. 1 and 2, the vertical two pixel portions (PD 11, PD 21) for one of the amplifying element group (A 11) is connected. 2画素共通型CMOSエリアセンサである。 Is a 2-pixel common type CMOS area sensor. 本実施形態で特徴的なことは、垂直方向のn列と垂直方向のn+1列目(n=1,3,5…) Characteristic feature in this embodiment, n + 1 column of n rows and vertical vertical (n = 1,3,5 ...)
の増幅素子群A knとA kn+1 (k=1,3,5…)を同一の列にレイアウトしたことである。 Amplifying element group A kn and A kn + 1 (k = 1,3,5 ...) is that the layout in the same column. ここで、同一列とは、図2のような完全に同一列になっているものの他、 Here, the same column, others have become completely the same column as in FIG. 2,
それぞれの増幅素子部同士が若干ずれている場合、例えば、それぞれの増幅素子部は、接続されている画素部に近寄っている場合等も含む。 If each of the amplifying element portions are shifted slightly, for example, each of the amplifying element, including the case or the like that are closer to the pixel portion that is connected. これにより、増幅素子群の領域を半分に削減できるため、従来よりも縮少化が可能となった。 Accordingly, it is possible to reduce the area of ​​the amplifying element group in half, it has become possible shrinkage less reduction than the prior art. 本実施形態により、従来よりも約20%縮少化したCMOSエリアセンサをプロセスルールを変えずに実現できる。 The present embodiment can realize a CMOS area sensor in which about 20% shrinkage ginger than conventionally without changing the process rule. 例えば従来5μm×5μm画素であれば4.5μm×4.5μm画素まで縮少化が可能となる。 For example condensation small reduction is made possible to 4.5 [mu] m × 4.5 [mu] m pixels if conventional 5 [mu] m × 5 [mu] m pixels.

【0022】又、本実施形態において、完全電荷転送可能なp+np埋め込みフォトダイオードで説明したが、 [0022] In the present embodiment has been described in complete charge transfer can be p + np buried photodiode,
埋め込み型でないpnフォトダイオードであっても、フォトゲートを用いたフォトゲート型ダイオードであっても同様である。 Even pn photodiode not embedded, the same applies to the photo gate type diode using a photogate.

【0023】(第2の実施形態)図3、図4に本発明の第2の実施の形態について示す。 [0023] (Second Embodiment) FIG. 3 illustrates a second embodiment of the present invention in FIG. 第1の実施の形態において垂直2画素共通型であったが、本実施形態において垂直4画素を共通の増幅素子群に接続したことを特徴とする。 Was the vertical 2-pixel common type in the first embodiment, is characterized in that in the present embodiment is connected to a vertical 4 pixels to a common amplifier element group. 垂直4画素を共通化したことで、従来4画素当り16個のMOSトランジスタが必要となっていたものを7個と半分以下の素子数に削減できる。 By the common vertical 4 pixels, can be reduced which 16 MOS transistors conventional four pixels per has been required to seven and a half number or less of the element. 又、本実施形態の増幅素子群の共通列レイアウトにより従来よりも約4 Also, conventionally by a common column layout of the amplifying element group of the present embodiment from about 4
0%縮少可能となった。 0% scaled down has become possible. 例えば従来の5μm×5μm画素を3.9μm×3.9μm画素にプロセスルールを変更せずに実現できる。 For example it can be realized without changing the process rule conventional 5 [mu] m × 5 [mu] m pixels to 3.9 .mu.m × 3.9 .mu.m pixels.

【0024】本実施の形態において増幅素子群A 12の上側に増幅素子部A 11を配置したレイアウトになっているが、その反対でも全く同様の効果が得られるのは当然である。 [0024] While in this embodiment has a layout of arranging the amplifier element portion A 11 on the upper side of the amplification element group A 12, the obtained exactly the same effect in the opposite is natural.

【0025】(第3の実施形態)図5に本発明の第3の実施形態について示す。 [0025] shows a third embodiment of the present invention (Third Embodiment) FIG. 本実施の形態は第2の実施の形態と同様に垂直4画素共通型である。 This embodiment is a vertical 4 pixels common type as in the second embodiment.

【0026】本実施の形態で特徴的なことは、同一列にレイアウトした増幅素子群A 11のソースフォロワアンプMOSのドレイン又はリセットMOSのドレインの少なくとも1つとA 12のソースフォロワアンプMOSのドレイン又はリセットMOSのドレインの少なくとも1つを共通ドレイン化したことである。 The characteristic feature in this embodiment, the drain of the source follower amplifier MOS source follower amplifier MOS drain or at least one A 12 of the reset MOS the drain of the amplifying element group A 11 that is laid in the same column or it is to have at least one common drain of the reset MOS drain. 図5においては4つの全てのドレインを共通化した形式になっているが、A 11 Although it has all four drain common to form in FIG. 5, A 11
のリセット用MOSのドレインとA 11のソースフォロワアンプのドレインのみを共通ドレインとしても良い。 Only the drain of the source follower amplifier of the reset MOS of drain and A 11 may be used as a common drain.

【0027】本実施の形態において、MOSトランジスタのドレイン領域つまりは電源(V DD )ラインとのコンタクト領域が減らせるので、更なる縮少化が可能となる。 [0027] In this embodiment, the drain region, that of the MOS transistor causes reduced the contact area between the power source (V DD) line, it is possible to further condensation small reduction.

【0028】以上の実施の形態では、垂直方向の複数の画素部に1つの増幅素子部を共通化させるものを示したが、本発明は図6に示すように、水平方向の複数の画素部に1つの増幅素子部を共通化させ、水平方向のn行とn+1行目(n=1,3,5,…)の増幅素子部を同一行にレイアウトしてもよい。 [0028] In the above embodiment, although the one which shared a single amplifier element into a plurality of pixels of the vertical direction, the present invention is as shown in FIG. 6, a plurality of pixel portions in the horizontal direction a is common one amplifying element, the amplifying elements of n rows and n + 1 th row in the horizontal direction (n = 1, 3, 5, ...) may be laid on the same line.

【0029】ここで、同一行とは、図6のような完全に同一行になっているものの他、それぞれの増幅素子部同士が若干ずれている場合(例えばそれぞれの増幅素子部は、接続されている画素部に近寄っている場合等)も含む。 [0029] Here, the same row, completely others and have the same line, if the respective amplifying elements portions are shifted slightly (e.g. each of the amplifying element as shown in FIG. 6 is connected and the like if closer to the pixel portion are) also includes.

【0030】さらに、又上記の実施の形態では、共通化している部分(共通回路)は、信号を増幅する機能を有する回路について説明したが、この場合の他に例えばA Furthermore, also in the above embodiment, portions that are common (common circuit) has been described a circuit having a function of amplifying a signal, in addition to for example A in this case
knkn+1 (n=1,3,5,…)の部分がアナログ信号をディジタル信号に変える機能を有する回路(A/D変換回路)や、画素部から転送される信号を圧縮する機能を有する回路(圧縮回路)等であってもよい。 kn A kn + 1 (n = 1,3,5, ...) partial or circuit (A / D conversion circuit) having the function of changing an analog signal into a digital signal, ability to compress signals transferred from the pixel unit it may be a circuit (compression circuit) or the like having a.

【0031】(第4の実施の形態)図7に基づいて前述の実施の形態1〜3で説明した固体撮像装置を撮像システムであるビデオカメラに適用した場合の一実施の形態について詳述する。 [0031] will be described in detail an embodiment of a case where the solid-state imaging device described in Fourth Embodiment the first to third embodiments described above with reference to FIG. 7 is applied to a video camera which is an imaging system .

【0032】図7は、前述の実施の形態1〜3で説明した固体撮像装置をビデオカメラに適用した場合を示すブロック図で、31は撮影レンズで焦点調節を行うためのフォーカスレンズ31A、ズーム動作を行うズームレンズ31B、結像用のレンズ31Cを備えている。 [0032] FIG. 7 is a block diagram showing a case of applying the solid-state imaging device described in the first to third embodiments described above the video camera, the focusing lens 31A for performing focus adjustment in photographing lens 31, zoom zoom lens 31B to perform the operation, and a lens 31C for image formation.

【0033】32は絞り、33は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像装置、34は固体撮像装置33より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプしたり、アナログ信号をディジタル信号に変換したりするサンプルホールド回路(S/H回路)であり、映像信号を出力する。 [0033] 32 denotes a diaphragm, 33 is a solid-state imaging device for converting into an electrical image signal by photoelectrically converting an object image formed on the imaging surface, 34 sample and hold an image signal output from the solid-state imaging device 33 and, further, or amplifier level, a sample and hold circuit and converts the analog signal into a digital signal (S / H circuit), and outputs a video signal.

【0034】35はサンプルホールド回路34から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Yおよびクロマ信号Cを出力する。 [0034] 35 sample-and-hold circuit 34 gamma correction video signal outputted from the color separation, a process circuit for performing a predetermined processing such as blanking process, and outputs a luminance signal Y and the chroma signal C.

【0035】プロセス回路35から出力されたクロマ信号Cは、色信号補正回路で51で、ホワイトバランスおよび色バランスの補正がなされ、色差信号R−Y,B− The chroma signal C outputted from the process circuit 35, 51 by the color signal correction circuit, made white balance correction and color balance, color difference signals R-Y, B-
Yとして出力される。 It is output as Y.

【0036】また、プロセス回路35から出力された輝度信号Yと、色信号補正回路51から出力された色差信号R−Y,B−Yは、エンコーダ回路(ENC回路)5 Further, the luminance signal Y outputted from the process circuit 35, the color signals color difference signals output from the correction circuit 51 R-Y, B-Y is an encoder circuit (ENC circuit) 5
4で変調され、標準テレビジョン信号として出力される。 Is modulated by 4, it is outputted as a standard television signal. そして、図示しないビデオレコーダ、あるいは電子ビューファインダ等のモニタEVFへと供給される。 Then, it is supplied to a monitor EVF such as a video recorder (not shown) or an electronic view finder.

【0037】次いで、36はアイリス制御回路であり、 [0037] Then, 36 is an iris control circuit,
サンプルホールド回路34から供給される映像信号に基づいてアイリス駆動回路37を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り32の開口量を制御すべくigメータ38を自動制御するものである。 Controls an iris driving circuit 37 on the basis of the sample-and-hold circuit 34 to the video signal supplied, the automatic level of the video signal to be constant value of a predetermined level, the ig meter 38 to control the amount of opening of the aperture 32 it is intended to control.

【0038】43、44は、サンプルホールド回路44 [0038] 43 and 44, the sample-and-hold circuit 44
から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ(BPF)である。 A band-pass filter of bandwidth limitations different for extracting high frequency components necessary for performing the focus detection than in the video signal outputted from the (BPF). 第1のバンドパスフィルタ43(BPF1)、および第2のバンドパスフィルタ44(BPF2)から出力された信号は、ゲート回路4 First band-pass filter 43 (BPF1), and a signal output from the second band-pass filter 44 (BPF2), the gate circuit 4
5およびフォーカスゲート枠信号で各々でゲートされ、 Each gated in at 5 and focus gate frame signal,
ピーク検出回路46でピーク値がホールドされて検出されるとともに、論理制御回路47に入力される。 With a peak value is detected is held by the peak detection circuit 46 is input to a logic control circuit 47. この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。 This signal is called a focus voltage and set the focus by the focus voltage.

【0039】また、48はフォーカスレンズ31Aの移動位置を検出するフォーカスエンコーダ、49はズームレンズ41Bの焦点距離を検出するズームエンコーダ、 Further, the focus encoder 48 for detecting the movement position of the focus lens 31A, 49 denotes a zoom encoder for detecting the focal length of the zoom lens 41B,
50は絞り32の開口量を検出するアイリスエンコーダである。 50 is a iris encoder for detecting the amount of opening of the aperture 32. これらのエンコーダの検出値は、システムコントロールを行う論理制御回路47へと供給される。 Detection values ​​of these encoders are supplied to logic control circuit 47 for performing system control.

【0040】論理制御回路47は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。 The logic control circuit 47, on the basis of the video signal corresponding to the set focus detection area, performs focus adjustment carried out focus detection with respect to the subject. すなわち、各々のバンドパスフィルタ43、44より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ31Aを駆動すべくフォーカス駆動回路39にフォーカスモータ40の回転方向、回転速度、回転/停止等の制御信号を供給し、これを制御する。 That takes a peak value information of high frequency components supplied from each of the bandpass filters 43 and 44, the focus motor 40 to the focus driving circuit 39 to drive the focusing lens 31A to the position where the peak value of the high-frequency component is maximum rotational direction of the rotational speed, and supplies the control signal of the rotation / stop, and controls it.

【0041】ここで、実施形態1〜3で説明した固体撮像装置の共通回路がA/D変換回路であった場合には、 [0041] Here, if the common circuit of the solid-state imaging device described in the embodiment 1-3 was A / D conversion circuit,
サンプルホールド回路34内で行われるアナログ信号をディジタル信号に変換する機能が省かれ、ビデオカメラの小型化につながる。 Function of converting the analog signal is performed by the sample-and-hold circuit within 34 into a digital signal is omitted, leading to size reduction of the video camera.

【0042】又、実施形態4において、固体撮像装置3 [0042] In the embodiment 4, the solid-state imaging device 3
3とその他の色信号補正回路51等は別々の半導体基板に形成されていても、同一の半導体基板にCMOSプロセス等によって形成されていてもよい。 Also 3 and other color signal correction circuit 51 and the like be formed on separate semiconductor substrates, on the same semiconductor substrate may be formed by a CMOS process or the like.

【0043】(実施の形態5)図8に基づいて、前述の実施形態1〜3で説明した固体撮像装置を撮像システムであるスチルカメラに適用した場合の一実施形態について詳述する。 [0043] Based on the Embodiment 5 FIG. 8, will be described in detail an embodiment in which the solid-state imaging device described in the first to third embodiments described above is applied to a still camera which is an imaging system.

【0044】図8は、前述の実施形態1〜3で説明した固体撮像装置を“スチルビデオカメラ”に適用した場合を示すブロック図である。 [0044] Figure 8 is a block diagram showing an application of the "still video camera" to solid-state imaging device described in the first to third embodiments described above.

【0045】図8において、61はレンズのプロテクトとメインスイッチを兼ねるバリア、62は被写体の光学像を固体撮像装置64に結像させるレンズ、63はレンズ62を通った光量を可変するための絞り、64はレンズ62で結像された被写体を画像信号として取り込むための固体撮像装置、66は固体撮像装置64より出力される画像信号のアナログ−ディジタル変換を行うA/D [0045] In FIG. 8, 61 lenses protect the barrier also serves as a main switch, 62 is a lens for forming an optical image of an object on a solid-state imaging device 64, 63 denotes a diaphragm for varying the amount of light passing through the lens 62 , 64 solid-state imaging device for capturing an object formed by the lens 62 as an image signal, 66 an analog image signal output from the solid-state imaging device 64 - a / D to perform the digital conversion
変換器、67はA/D変換器66より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、68は固体撮像装置64、撮像信号処理回路65、 Converter 67 is a signal processing unit, 68 the solid-state imaging device 64 for compressing the data or perform various corrections on image data outputted from the A / D converter 66, image signal processing circuit 65,
A/D変換器66、信号処理部67に、各種タイミング信号を出力するタイミング発生部、69は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、7 A / D converter 66, the signal processing unit 67, a timing generator for outputting various timing signals, 69 system control and operation unit for controlling the overall various operations and still video cameras, 7
0は画像データを一時的に記憶するためのメモリ部、7 0 memory unit for temporarily storing image data, 7
1は記録媒体に記録または読み出しを行うためのインターフェース部、72は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、7 1 interface for recording or reading the recording medium 72 is a removable recording medium such as a semiconductor memory for recording or reading of the image data, 7
3は外部コンピュータ等と通信するためのインターフェース部である。 3 is an interface unit for communicating with an external computer or the like.

【0046】次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。 Next, the operation of the still video camera upon photographing in the configuration described above.

【0047】バリア71がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、A/D変換器66などの撮像系回路の電源がオンされる。 [0047] When the barrier 71 is opened, the main power supply is turned on, and power is turned on next control system, further, the power of the imaging system circuits such as the A / D converter 66 is turned on.

【0048】それから、露光量を制御するために、全体制御・演算部69は絞り63を開放にし、固体撮像装置64から出力された信号はA/D変換器66で変換された後、信号処理部67に入力される。 [0048] Then, in order to control the exposure amount, the opening of the whole control arithmetic operation unit 69 the diaphragm 63, after the signal outputted from the solid-state imaging device 64 is converted by the A / D converter 66, the signal processing is input to the section 67. そのデータを基に露出の演算を全体制御・演算部69で行う。 Performed by the system control and operation unit 69 calculates the exposure based on the data.

【0049】この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部69は絞りを制御する。 [0049] determines the brightness by result of this photometry, the system control and operation unit 69 in accordance with the result controls the diaphragm.

【0050】次に、固体撮像装置64から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部69で行う。 Next, based on the signal output from the solid-state imaging device 64, carried out in the system control and operation unit 69 calculates the distance to the subject is taken out high frequency components. その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。 Then, by driving the lens is determined whether focus, when it is determined that not in focus, performs a distance measurement by driving the lens again.

【0051】そして、合焦が確認された後に本露光が始まる。 [0051] Then, this exposure is started after the focus has been confirmed. 露光が終了すると、固体撮像装置64から出力された画像信号はA/D変換器66でA−D変換され、信号処理部67を通り全体制御・演算69によりメモリ部に書き込まれる。 After the exposure, the image signal output from the solid-state imaging device 64 is A-D converted by the A / D converter 66 is written into the memory unit by the signal processing unit 67 as the system control and operation 69. その後、メモリ部70に蓄積されたデータは、全体制御・演算部69の制御により記録媒体制御I/F部を通り半導体メモリ等の着脱可能な記録媒体72に記録される。 Thereafter, the data stored in the memory unit 70 is recorded on a removable recording medium 72 of the street semiconductor memory, the recording medium control I / F under the control of the system control and operation unit 69. 又外部I/F部73を通り直接コンピュータ等に入力して画像の加工を行ってもよい。 The Matagaibu I / F unit 73 to input as direct a computer or the like may be performed for image processing.

【0052】ここで、実施形態1〜3で説明した固体撮像装置の共通回路がA/D変換回路であった場合には、 [0052] Here, if the common circuit of the solid-state imaging device described in the embodiment 1-3 was A / D conversion circuit,
A/D変換器66が必要となくなり、スチルビデオカメラが小型化する。 Eliminates the need A / D converter 66, a still video camera is miniaturized.

【0053】また、実施形態5において、固体撮像装置33とその他の信号処理部等は別々の半導体基板に形成されていても、同一の半導体基板にCMOSプロセス等によって形成されていてもよい。 [0053] Further, in the embodiment 5, also the solid-state imaging device 33 and the other signal processing unit or the like is formed into separate semiconductor substrate, or may be formed by a CMOS process or the like on the same semiconductor substrate.

【0054】 [0054]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
従来のプロセスルールを変えることなく、画素の縮少化が行えるため、チップのコストダウンが実現できる。 Without changing the conventional process rules, because that allows the contraction less of the pixel, the cost of the chip can be realized.
又、同一チップ面積では多画素化が実現できるため、このチップを例えばビデオカメラ、スチルカメラ等の撮像システムに用いることによって、高精彩な画像が得られる撮像システムを提供できる。 Further, since the number of pixels can be achieved in the same chip area, by using the chip for example, a video camera, an imaging system such as a still camera, it is possible to provide an imaging system that high-definition image can be obtained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施形態に係る回路図を説明する図である。 1 is a diagram illustrating a circuit diagram according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係るレイアウト図を説明する図である。 2 is a diagram illustrating a layout diagram of a first embodiment of the present invention.

【図3】本発明の第2の実施形態に係る回路図を説明する図である。 3 is a diagram illustrating a circuit diagram of a second embodiment of the present invention.

【図4】本発明の第2の実施形態に係るレイアウト図を説明する図である。 4 is a diagram illustrating a layout diagram of a second embodiment of the present invention.

【図5】本発明の第3の実施形態に係る回路図を説明する図である。 5 is a diagram illustrating a circuit diagram of a third embodiment of the present invention.

【図6】本発明の一実施形態に係るレイアウト図である。 6 is a layout diagram according to an embodiment of the present invention.

【図7】本発明の第4の実施形態に係る図である。 7 is a diagram of a fourth embodiment of the present invention.

【図8】本発明の第5の実施形態に係る図である。 8 is a diagram according to a fifth embodiment of the present invention.

【図9】従来例の回路図を説明する図である。 9 is a diagram illustrating a circuit diagram of a conventional example.

【図10】従来例のレイアウト図を説明する図である。 10 is a diagram illustrating a layout diagram of a conventional example.

【符号の説明】 DESCRIPTION OF SYMBOLS

3 転送用MOSトランジスタ 4 リセット用MOSトランジスタ 5 ソースフォロワアンプMOSトランジスタ 6 水平選択用MOSトランジスタ 7 ソースフォロワ負荷MOSトランジスタ 8 暗出力転送用MOSトランジスタ 9 明出力転送用MOSトランジスタ 10 暗出力蓄積容量C TN 11 明出力蓄積容量C TS 12 水平転送用MOSトランジスタ 13 水平出力線リセット用MOSトランジスタ 14 差動アンプ 15 水平走査回路 16 垂直走査回路 24 埋め込みp+npフォトダイオード 3 transfer MOS transistor 4 reset MOS transistor 5 source follower amplifier MOS transistor 6 horizontal select MOS transistor 7 source follower load MOS transistor 8 dark output transfer MOS transistor 9 bright output transfer MOS transistor 10 dark output accumulation capacitor C TN 11 bright output accumulation capacitor C TS 12 horizontal transfer MOS transistor 13 MOS transistor 14 differential amplifier 15 horizontal scanning circuit 16 a vertical scanning circuit 24 buried p + np photodiode for horizontal output line reset

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M118 AA10 AB01 BA14 CA03 CA04 DD09 DD12 FA06 FA33 5C024 AA01 CA31 FA01 GA01 HA05 JA31 5F088 AA02 BA01 BA15 BB03 EA04 EA06 EA08 JA12 KA01 KA08 KA10 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 4M118 AA10 AB01 BA14 CA03 CA04 DD09 DD12 FA06 FA33 5C024 AA01 CA31 FA01 GA01 HA05 JA31 5F088 AA02 BA01 BA15 BB03 EA04 EA06 EA08 JA12 KA01 KA08 KA10

Claims (9)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 水平方向及び垂直方向に配列された光電変換素子を有し、 垂直方向の複数の光電変換素子毎に1つの共通回路を介して垂直出力線に出力し、垂直方向に配列されているn 1. A has a horizontal direction and a photoelectric conversion elements arranged in a vertical direction, and outputted to the vertical output line via a single common circuit for each of a plurality of photoelectric conversion elements in the vertical direction, are arranged in the vertical direction in which n
    列目(nは、1以上の整数)の光電変換素子に接続された前記共通回路と、垂直方向に配列されているn+1列目の光電変換素子に接続された前記共通回路が同一半導体基板内でレイアウト的に垂直方向に同一列に配置されていることを特徴とする固体撮像装置。 Th column (n is an integer of 1 or more) of said common circuit connected to the photoelectric conversion element, which is connected to the n + 1 column of the photoelectric conversion elements arranged in a vertical direction said common circuit is the same semiconductor substrate in the solid-state imaging apparatus characterized by being arranged in the same column layout to vertical.
  2. 【請求項2】 水平方向及び垂直方向に配列された光電変換素子を有し、 水平方向の複数の光電変換素子毎に1つの共通回路を介して垂直出力線に出力し、水平方向に配列されているn 2. A has a horizontal direction and a photoelectric conversion elements arranged in a vertical direction, and outputted to the vertical output line via a single common circuit for each of a plurality of photoelectric conversion elements in the horizontal direction, are arranged in the horizontal direction in which n
    行目(nは、1以上の整数)の光電変換素子に接続された前記共通回路と、水平方向に配列されているn+1行目の光電変換素子に接続された前記共通回路が同一半導体基板内でレイアウト的に水平方向に同一行に配置されていることを特徴とする固体撮像装置。 Row (n is an integer of 1 or more) of said common circuit connected to the photoelectric conversion element, wherein the common circuitry same semiconductor substrate which is connected to the n + 1 th row of photoelectric conversion elements arranged in the horizontal direction in the solid-state imaging apparatus characterized by being arranged in the same row on the layout to horizontal.
  3. 【請求項3】 前記共通回路は、前記光電変換素子からの信号を増幅して前記垂直出力線に出力する増幅手段を含むことを特徴とする請求項1又は請求項2に記載の固体撮像装置。 Wherein said common circuit is a solid-state imaging device according to claim 1 or claim 2, characterized in that the amplification of the signal coming from the photoelectric conversion element comprises an amplifier means for outputting to said vertical output lines .
  4. 【請求項4】 前記共通回路は、前記増幅手段の入力部をリセットするためのリセット手段と、前記増幅手段から垂直出力線に信号を選択的に出力するための選択手段を含むことを特徴とする請求項3に記載の固体撮像装置。 Wherein said common circuit comprises: a comprising reset means for resetting an input portion of said amplifying means, a selection means for selectively outputting a signal to the vertical output line from said amplifying means the solid-state imaging device according to claim 3.
  5. 【請求項5】 前記光電変換素子の信号を前記共通回路へ所定のタイミングで転送するための転送手段を有することを特徴とする請求項1乃至請求項4のいずれか1項に記載の固体撮像装置。 5. The solid-state imaging according to any one of claims 1 to 4, characterized in that it has a transfer means for transferring a signal of the photoelectric conversion element in the to the common circuit a predetermined timing apparatus.
  6. 【請求項6】 前記共通回路は、A/D変換回路を含むことを特徴とする請求項1又は請求項2に記載の固体撮像装置。 Wherein said common circuit is a solid-state imaging device according to claim 1 or claim 2, characterized in that it comprises an A / D converter circuit.
  7. 【請求項7】 前記光電変換素子が表面が高濃度p+層で覆われたp+np埋め込み型フォトダイオードであることを特徴とする請求項1乃至請求項6のいずれか1項に記載の固体撮像装置。 7. The solid-state imaging device according to any one of claims 1 to 6, wherein the photoelectric conversion element surface is p + np buried type photodiode covered by a high concentration p + layer .
  8. 【請求項8】 n列目の光電変換素子に接続された前記共通回路と、n+1列目の光電変換素子に接続された前記共通回路の電源を共通化したことを特徴とする請求項1乃至請求項7に記載の固体撮像装置。 8. said common circuit connected to the photoelectric conversion elements of the n-th column, 1 to claim, characterized in that the common power supply of the connected said common circuit to n + 1 column of the photoelectric conversion element the solid-state imaging device according to claim 7.
  9. 【請求項9】 請求項1乃至請求項8に記載の固体撮像装置と、前記固体撮像装置からの信号に対してホワイトバランス補正を行う色信号補正回路と、露光制御及び焦点調整を制御する駆動回路とを有することを特徴とする撮像システム。 9. A solid-state imaging device according to claims 1 to 8, the drive to control the color signal correction circuit for performing white balance correction, exposure control and focus adjustment for signals from the solid-state imaging device imaging system, comprising a circuit.
JP19428099A 1999-07-08 1999-07-08 Solid-state image pickup device and image pickup system using the same Pending JP2001024948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19428099A JP2001024948A (en) 1999-07-08 1999-07-08 Solid-state image pickup device and image pickup system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19428099A JP2001024948A (en) 1999-07-08 1999-07-08 Solid-state image pickup device and image pickup system using the same

Publications (1)

Publication Number Publication Date
JP2001024948A true true JP2001024948A (en) 2001-01-26

Family

ID=16321990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19428099A Pending JP2001024948A (en) 1999-07-08 1999-07-08 Solid-state image pickup device and image pickup system using the same

Country Status (1)

Country Link
JP (1) JP2001024948A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193258B2 (en) 2004-03-18 2007-03-20 Renesas Technology Corp. Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same
WO2007108129A1 (en) * 2006-03-23 2007-09-27 Fujitsu Limited Solid-state image sensor
JP2007281310A (en) * 2006-04-10 2007-10-25 Sony Corp Solid-state imaging apparatus
KR100793339B1 (en) 2005-08-02 2008-01-11 삼성전기주식회사 Active pixel array of cmos image sensor
JP2009177207A (en) * 2009-05-07 2009-08-06 Sony Corp Semiconductor module
JP2010135464A (en) * 2008-12-03 2010-06-17 Konica Minolta Business Technologies Inc Solid-state imaging element, and imaging apparatus
US7864236B2 (en) 2004-08-05 2011-01-04 Kabushiki Kaisha Toshiba CMOS image sensor
JP2011205109A (en) * 2011-05-02 2011-10-13 Canon Inc Solid-state imaging apparatus and camera using the same
JP2013017124A (en) * 2011-07-06 2013-01-24 Olympus Corp Solid-state imaging device, imaging device, and signal reading method
WO2013084406A1 (en) * 2011-12-08 2013-06-13 パナソニック株式会社 Solid-state imaging device, and imaging device
WO2015091300A1 (en) * 2013-12-16 2015-06-25 Koninklijke Philips N.V. Scanning imaging system with a novel imaging sensor with gaps for electronic circuitry
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663168B2 (en) 2004-03-18 2010-02-16 Renesas Technology Corp. Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same
US8106433B2 (en) 2004-03-18 2012-01-31 Renesas Electronics Corporation Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same
US7868365B2 (en) 2004-03-18 2011-01-11 Renesas Electronics Corporation Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same
US7193258B2 (en) 2004-03-18 2007-03-20 Renesas Technology Corp. Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same
US7864236B2 (en) 2004-08-05 2011-01-04 Kabushiki Kaisha Toshiba CMOS image sensor
KR100793339B1 (en) 2005-08-02 2008-01-11 삼성전기주식회사 Active pixel array of cmos image sensor
WO2007108129A1 (en) * 2006-03-23 2007-09-27 Fujitsu Limited Solid-state image sensor
JP2007281310A (en) * 2006-04-10 2007-10-25 Sony Corp Solid-state imaging apparatus
JP2010135464A (en) * 2008-12-03 2010-06-17 Konica Minolta Business Technologies Inc Solid-state imaging element, and imaging apparatus
US8558930B2 (en) 2008-12-03 2013-10-15 Konica Minolta Business Technologies, Inc. Solid-state image sensing device and image pickup apparatus
JP2009177207A (en) * 2009-05-07 2009-08-06 Sony Corp Semiconductor module
JP2011205109A (en) * 2011-05-02 2011-10-13 Canon Inc Solid-state imaging apparatus and camera using the same
JP2013017124A (en) * 2011-07-06 2013-01-24 Olympus Corp Solid-state imaging device, imaging device, and signal reading method
US9070796B2 (en) 2011-07-06 2015-06-30 Olympus Corporation Solid-state imaging device and imaging apparatus
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates
WO2013084406A1 (en) * 2011-12-08 2013-06-13 パナソニック株式会社 Solid-state imaging device, and imaging device
JPWO2013084406A1 (en) * 2011-12-08 2015-04-27 パナソニックIpマネジメント株式会社 A solid-state imaging apparatus and an imaging apparatus
US9106856B2 (en) 2011-12-08 2015-08-11 Panasonic Intellectual Property Mangement Co., Ltd. Solid-state imaging device and imaging apparatus
WO2015091300A1 (en) * 2013-12-16 2015-06-25 Koninklijke Philips N.V. Scanning imaging system with a novel imaging sensor with gaps for electronic circuitry
EP3264745A1 (en) * 2013-12-16 2018-01-03 Koninklijke Philips N.V. Scanning imaging system with a novel imaging sensor with gaps for electronic circuitry

Similar Documents

Publication Publication Date Title
US7321110B2 (en) Solid state image pickup device and camera
US6829008B1 (en) Solid-state image sensing apparatus, control method therefor, image sensing apparatus, basic layout of photoelectric conversion cell, and storage medium
US6879340B1 (en) CMOS imager with integrated non-volatile memory
US6734905B2 (en) Dynamic range extension for CMOS image sensors
US20070115377A1 (en) Solid-state image pickup device
US20020094131A1 (en) Image sensing apparatus, shading correction method, program, and storage medium
US7872286B2 (en) Image pickup device, its control method, and camera
US6831685B1 (en) Solid-state image pickup element
US7139028B2 (en) Image pickup apparatus
US7935995B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
US6839084B1 (en) Image pickup apparatus capable of switching modes based on signals from photoelectric conversion pixels
US6952228B2 (en) Image pickup apparatus
US7460162B2 (en) Solid state image pickup device and camera
US20070229687A1 (en) Image sensor
US7550793B2 (en) Image pickup device and camera with expanded dynamic range
US7638826B2 (en) Imaging device and imaging system
US7408210B2 (en) Solid state image pickup device and camera
US20020024068A1 (en) Solid-state image pickup apparatus
US20070076269A1 (en) Imaging unit and image sensor
US20050121519A1 (en) Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device
JP2008193527A (en) Connection/separation structure of photoelectric conversion part, solid-state imaging element, and imaging apparatus
JP2005347932A (en) Solid-state imaging unit and imaging system
US20090251556A1 (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
JP2007155929A (en) Solid-state imaging element and imaging apparatus using the same
US7466003B2 (en) Solid state image pickup device, camera, and driving method of solid state image pickup device