JP2001008467A - System interconnection inverter - Google Patents

System interconnection inverter

Info

Publication number
JP2001008467A
JP2001008467A JP11174981A JP17498199A JP2001008467A JP 2001008467 A JP2001008467 A JP 2001008467A JP 11174981 A JP11174981 A JP 11174981A JP 17498199 A JP17498199 A JP 17498199A JP 2001008467 A JP2001008467 A JP 2001008467A
Authority
JP
Japan
Prior art keywords
waveform
calculating
error
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11174981A
Other languages
Japanese (ja)
Inventor
Tadashi Sadahira
匡史 貞平
Takaaki Okude
隆昭 奥出
Masaharu Ohashi
正治 大橋
Takeshi Kitaizumi
武 北泉
Shinichiro Sumiyoshi
眞一郎 住吉
Kiyoshi Izaki
潔 井崎
Taketoshi Sato
武年 佐藤
Hideki Omori
英樹 大森
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP11174981A priority Critical patent/JP2001008467A/en
Publication of JP2001008467A publication Critical patent/JP2001008467A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/56Power conversion systems, e.g. maximum power point trackers

Abstract

PROBLEM TO BE SOLVED: To output a current whose waveform has little distortions. SOLUTION: This inverter is provided with a target waveform computing means 103, which computes a control target waveform for eliminating errors generated from comparison of a waveform stored in a current waveform storing means 101 with a theoretical waveform computed by a theoretical waveform computing means 102, and a control means 8 which controls a switching element 2c for boosting and switching elements Q1 to Q4 for inverter, based on a control switching signal outputted by a control switching signal output means 104 and a target waveform outputted by the target waveform computing means 103, to form a sine wave.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、太陽電池、燃料電
池等の直流電力を電力系統に連系して、交流電力として
供給するインバータ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for connecting DC power from a solar cell, a fuel cell or the like to an electric power system and supplying it as AC power.
【0002】[0002]
【従来の技術】以下、従来の系統連系インバータ装置に
ついて図面を参照しながら説明する。図16は従来から
使用されている系統連系インバータ装置の一例の構成を
示すブロック図である。
2. Description of the Related Art A conventional system interconnection inverter device will be described below with reference to the drawings. FIG. 16 is a block diagram showing a configuration of an example of a conventional grid-connected inverter device.
【0003】図16において、系統連系インバータ装置
は、入力電源1からの入力電圧が系統電圧VACの絶対値
より高い区間では出力電流が正弦波となるように昇圧
し、その他の区間では昇圧動作を停止する昇圧コンバー
タ2と、昇圧された高周波波分を除去する数100μF
以下の容量をもつ中間段コンデンサ3と、入力電源1か
らの入力電圧が系統電圧VACの絶対値より高い区間では
系統7の極性に従い交互に極性切り替えをし、その他の
区間では出力電流が正弦波となるように動作するインバ
ータ4と、インバータ4からの出力から高周波ノイズを
除去するフィルタ5と、出力電流を検出する電流モニタ
8と、系統7の電圧を検出する系統電圧検知手段9と、
電流モニタ8と系統電圧検知手段9から昇圧コンバータ
2とインバータ4の制御を行う制御手段6を備え、系統
7に接続されている。特に昇圧コンバータ2は、入力電
圧を平滑する平滑コンデンサ2aと、エネルギー蓄積用
の直流リアクトル2bと昇圧用スイッチング素子2c
と、昇圧用ダイオード2dとで構成され、インバータ4
はインバータ用スイッチング素子Q1〜Q4を4石使用
したフルブリッジ構成となっている。
In FIG. 16, the grid-connected inverter device boosts the output current so that the input current from the input power supply 1 becomes a sine wave when the input voltage is higher than the absolute value of the system voltage VAC , and boosts the output current in other intervals. Step-up converter 2 for stopping operation, and several hundred μF for removing a stepped-up high frequency wave component
An intermediate stage condenser 3 with the following capacity, the polarity is alternately switched in accordance with the polarity of the system 7 is higher section than the absolute value of the input voltage system voltage V AC from the input power source 1, a sinusoidal output current in the other section An inverter 4 operating to form a wave, a filter 5 for removing high-frequency noise from an output from the inverter 4, a current monitor 8 for detecting an output current, a system voltage detecting means 9 for detecting a voltage of the system 7,
A control unit 6 for controlling the boost converter 2 and the inverter 4 from a current monitor 8 and a system voltage detecting unit 9 is provided, and is connected to the system 7. In particular, the boost converter 2 includes a smoothing capacitor 2a for smoothing an input voltage, a DC reactor 2b for storing energy, and a switching element 2c for boosting.
And a boost diode 2d.
Has a full bridge configuration using four inverter switching elements Q1 to Q4.
【0004】上記構成における動作について図面をみな
がら説明する。図17は上記従来例における昇圧用コン
バータ2とインバータ4の動作を示す波形図である。図
において(a)は系統電圧VACを、(b)はインバータ
用スイッチング素子Q1のゲート信号、(c)はインバ
ータ用スイッチング素子Q2のゲート信号、(d)はイ
ンバータ用スイッチング素子Q3のゲート信号、(e)
はインバータ用スイッチング素子Q4のゲート信号、
(f)は昇圧用スイッチング素子QFのゲート信号、
(g)は太陽電池電圧すなわち入力電圧Vin及び系統電
圧VACの絶対値を示す。
The operation of the above configuration will be described with reference to the drawings. FIG. 17 is a waveform chart showing the operation of the boosting converter 2 and the inverter 4 in the conventional example. In the figure, (a) shows the system voltage VAC , (b) shows the gate signal of the inverter switching element Q1, (c) shows the gate signal of the inverter switching element Q2, and (d) shows the gate signal of the inverter switching element Q3. , (E)
Is the gate signal of the inverter switching element Q4,
(F) the gate signal of the boosting switching element Q F,
(G) denotes the absolute value of the solar cell voltage or the input voltage V in and the system voltage V AC.
【0005】制御回路8は、入力電圧Vinが系統電圧V
ACより低い時には昇圧用スイッチング素子QFを駆動す
ることにより、出力電流Ioが正弦波になるような中間
段電圧VMが発生するように入力電圧Vinが昇圧する。
この際、制御回路8は系統7の電圧極性に従い、インバ
ータ4のスイッチング素子Q1とQ4またはQ2とQ3
の一方の組を駆動するように制御することになる。すな
わち、昇圧用コンバータ2の出力がそのままインバータ
4の出力となる。ここで、中間段コンデンサ3は昇圧コ
ンバータが20kHz程度の高周波で動作するため、こ
の昇圧コンバータ2の出力電流に含まれる高周波リップ
ルを除去する働きをすることになる。
[0005] The control circuit 8, the input voltage V in system voltage V
By driving the step-up switching element Q F when less than AC, the output current I o is the input voltage V in is boosted so that the interstage voltage V M such that sine wave generated.
At this time, the control circuit 8 switches the switching elements Q1 and Q4 or Q2 and Q3 of the inverter 4 according to the voltage polarity of the system 7.
Is controlled so as to drive one of the sets. That is, the output of the boost converter 2 becomes the output of the inverter 4 as it is. Here, since the boost converter operates at a high frequency of about 20 kHz, the intermediate-stage capacitor 3 functions to remove the high-frequency ripple included in the output current of the boost converter 2.
【0006】一方、入力電圧Vinが系統電圧VACより高
い時には制御回路8は昇圧用スイッチング素子QFを停
止し、入力電圧Vinがそのまま昇圧コンバータ2の出力
となるようにしている。この際、制御回路8は系統7の
電圧の極性を系統電圧検知手段11により検知された極
性信号に従いインバータ4のスイッチング素子Q3また
はQ4を導通状態に保ちながら、出力電流Ioが正弦波
になるようにインバータ4のスイッチング素子Q1とQ
2の導通時間を制御する。すなわち、制御回路8はイン
バータ4のスイッチング素子Q3とQ4を商用周波数で
低周波動作させ、スイッチング素子Q1とQ4を20k
Hz程度の高周波動作させるよう制御している。
On the other hand, the input voltage V in is as the control circuit 8 when higher than the system voltage V AC stops boosting switching element Q F, the input voltage V in is intact boost converter 2 output. At this time, the control circuit 8 changes the polarity of the voltage of the system 7 according to the polarity signal detected by the system voltage detecting means 11 while keeping the switching element Q3 or Q4 of the inverter 4 in a conductive state, and the output current Io becomes a sine wave. The switching elements Q1 and Q
2 is controlled. That is, the control circuit 8 operates the switching elements Q3 and Q4 of the inverter 4 at a low frequency at the commercial frequency, and sets the switching elements Q1 and Q4 to 20 k.
It is controlled to operate at a high frequency of about Hz.
【0007】このようにして制御回路8により生成され
たインバータ4の出力電流は、フィルタ5により高周波
リップルが除去された形で系統7に出力される。
[0007] The output current of the inverter 4 generated by the control circuit 8 in this manner is output to the system 7 with the high-frequency ripple removed by the filter 5.
【0008】[0008]
【発明が解決しようとする課題】このような従来の系統
連系インバータでは、入力電圧Vinと系統電圧VACの大
きさを比較することで動作切換を行っている。しかしな
がら、現実の回路では入力電源Vinや系統電圧VACは完
全に固定ではなく変動をもっており、しかも、回路の持
つ容量分やインダクタンス分により観測電圧は進み分や
遅れ分を持っている。したがって、入力電源Vinおよび
系統電圧VACが同電位になって切り換えたつもりが、実
際にはずれをもっており、入力電源Vinまたは系統電圧
ACのいづれか高い方の電圧から低い方へ電圧が移動し
ようと、中間段コンデンサ3に向かって電流が流れる。
よって、切り換え部分では正弦波が綺麗につながらず、
歪んだ波形の電流を発生させてしまうという課題があっ
た。
BRIEF Problem to be Solved] In the conventional system interconnection inverter performs an operation switch by comparing the magnitude of the input voltage V in and the system voltage V AC. However, in the circuit of reality is the input power supply V in and the system voltage V AC is has a change rather than a completely fixed, moreover, has an observation voltage proceeds minute and lag by the capacity of and inductance possessed by the circuit. Therefore, going to the input power supply V in and the system voltage V AC switched become the same potential is, actually have a off, the voltage moves to the lower from the voltage of the higher any of the input power supply V in or the system voltage V AC At this time, a current flows toward the intermediate-stage capacitor 3.
Therefore, the sine wave does not connect neatly in the switching part,
There is a problem that a current having a distorted waveform is generated.
【0009】本発明は上記の課題を解決するもので、切
り換え部分で生じる理想波形からの誤差を補償する目標
波形によりインバータを動作させることで、歪みの少な
い波形の電流を出力することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to output a current having a waveform with little distortion by operating an inverter using a target waveform that compensates for an error from an ideal waveform generated at a switching portion. I have.
【0010】[0010]
【課題を解決するための手段】直流リアクトルと昇圧用
スイッチング素子と昇圧用ダイオードを備えて直流の入
力電源からの入力電圧を前記昇圧用スイッチング素子の
高周波スイッチングにより昇圧して中間段電圧を出力す
る昇圧コンバータと、前記中間段電圧における高周波成
分を除去する中間段コンデンサと、フルブリッジに構成
された4個のインバータ用スイッチング素子のスイッチ
ングにより前記中間段電圧から電力系統に同期した正弦
波の交流電流を出力するインバータと、前記交流電流に
おける高周波成分を除去し前記電力系統に出力電流を出
力するフィルタと、前記出力電流の電流を検知する電流
モニタと、前記系統電圧を検出する系統電圧検出手段
と、前記電流モニタによるモニタ電流波形を記憶する電
流波形記憶手段と、前記電流波形記憶手段から理想の電
流波形を演算する理想波形演算手段と、前記電流波形記
憶手段に記憶された波形と前記理想波形演算手段の演算
した理想波形との比較により生じる誤差をなくすための
制御目標波形を演算する目標波形演算手段と、前記入力
電圧と前記系統電圧検出手段の比較により前記昇圧用ス
イッチング素子と前記インバータ用スイッチング素子の
動作を切り換えるための制御切換信号を出力する制御切
換信号出力手段と、前記制御切換信号出力手段の出力す
る制御切換信号と前記目標波形演算手段の出力する目標
波形に基づき前記昇圧用スイッチング素子と前記インバ
ータ用スイッチング素子を制御し正弦波を成形する動作
と系統電圧の極性指令に対応して交互に極性を切り替え
る動作を行う制御手段を備えた系統連系インバータとし
たものであり、観測電流波形と理想の電流波形との差を
補償する目標波形によりインバータを動作させること
で、歪みの少ない波形の電流を出力する系統連系インバ
ータを提供することができる。
A DC reactor, a boost switching element, and a boost diode are provided, and an input voltage from a DC input power supply is boosted by high frequency switching of the boost switching element to output an intermediate stage voltage. A boost converter, an intermediate-stage capacitor for removing high-frequency components in the intermediate-stage voltage, and a sine-wave alternating current synchronized with the power system from the intermediate-stage voltage by switching of four inverter switching elements configured in a full bridge. An inverter that removes high-frequency components from the AC current and outputs an output current to the power system, a current monitor that detects the current of the output current, and a system voltage detection unit that detects the system voltage Current waveform storage means for storing a monitor current waveform by the current monitor; An ideal waveform calculating means for calculating an ideal current waveform from the current waveform storing means, and an error generated by comparing the waveform stored in the current waveform storing means with the ideal waveform calculated by the ideal waveform calculating means. Target waveform calculating means for calculating a control target waveform; and a control switching signal for outputting a control switching signal for switching the operation of the boosting switching element and the inverter switching element by comparing the input voltage with the system voltage detecting means. Output means for controlling the boosting switching element and the inverter switching element based on a control switching signal output from the control switching signal output means and a target waveform output from the target waveform calculating means to form a sine wave; A system link having control means for performing an operation of alternately switching polarities in response to a system voltage polarity command By operating the inverter with a target waveform that compensates for the difference between the observed current waveform and the ideal current waveform, a grid-connected inverter that outputs a current with a less distorted waveform can be provided. .
【0011】[0011]
【発明の実施の形態】請求項1記載の発明は、直流リア
クトルと昇圧用スイッチング素子と昇圧用ダイオードを
備えて直流の入力電源からの入力電圧を前記昇圧用スイ
ッチング素子の高周波スイッチングにより昇圧して中間
段電圧を出力する昇圧コンバータと、前記中間段電圧に
おける高周波成分を除去する中間段コンデンサと、フル
ブリッジに構成された4個のインバータ用スイッチング
素子のスイッチングにより前記中間段電圧から電力系統
に同期した正弦波の交流電流を出力するインバータと、
前記交流電流における高周波成分を除去し前記電力系統
に出力電流を出力するフィルタと、前記出力電流の電流
を検知する電流モニタと、前記系統電圧を検出する系統
電圧検出手段と、前記電流モニタによるモニタ電流波形
を記憶する電流波形記憶手段と、前記電流波形記憶手段
から理想の電流波形を演算する理想波形演算手段と、前
記電流波形記憶手段に記憶された波形と前記理想波形演
算手段の演算した理想波形との比較により生じる誤差を
なくすための制御目標波形を演算する目標波形演算手段
と、前記入力電圧と前記系統電圧検出手段の比較により
前記昇圧用スイッチング素子と前記インバータ用スイッ
チング素子の動作を切り換えるための制御切換信号を出
力する制御切換信号出力手段と、前記制御切換信号出力
手段の出力する制御切換信号と前記目標波形演算手段の
出力する目標波形に基づき前記昇圧用スイッチング素子
と前記インバータ用スイッチング素子を制御し正弦波を
成形する動作と系統電圧の極性指令に対応して交互に極
性を切り替える動作を行う制御手段を備えた系統連系イ
ンバータとしたものであり、観測電流波形と理想の電流
波形との差を補償する目標波形によりインバータを動作
させることで、歪みの少ない波形の電流を出力する系統
連系インバータを提供することができる。
According to a first aspect of the present invention, there is provided a DC reactor, a boosting switching element, and a boosting diode, and boosts an input voltage from a DC input power supply by high-frequency switching of the boosting switching element. A boost converter that outputs an intermediate stage voltage, an intermediate stage capacitor that removes high-frequency components in the intermediate stage voltage, and synchronization of the intermediate stage voltage with the power system by switching of four inverter switching elements configured in a full bridge An inverter that outputs a sine wave alternating current,
A filter that removes a high-frequency component in the alternating current and outputs an output current to the power system, a current monitor that detects the current of the output current, a system voltage detecting unit that detects the system voltage, and a monitor that is monitored by the current monitor Current waveform storage means for storing a current waveform; ideal waveform calculation means for calculating an ideal current waveform from the current waveform storage means; and a waveform stored in the current waveform storage means and an ideal calculated by the ideal waveform calculation means. A target waveform calculating means for calculating a control target waveform for eliminating an error caused by comparison with the waveform, and switching between the operation of the boosting switching element and the operation of the inverter switching element by comparing the input voltage with the system voltage detecting means. Control switching signal output means for outputting a control switching signal for control, and control output from the control switching signal output means. An operation of controlling the boosting switching element and the inverter switching element to form a sine wave based on a switching signal and a target waveform output by the target waveform calculating means, and alternately switches the polarity in accordance with a polarity command of a system voltage. It is a grid-connected inverter with control means for operating, and outputs a current with a less distorted waveform by operating the inverter with a target waveform that compensates for the difference between the observed current waveform and the ideal current waveform. It is possible to provide a system interconnection inverter that performs the following.
【0012】請求項2記載の発明は、前記目標波形演算
手段の出力する目標波形と前記理想波形演算手段の出力
する理想波形の比較を行い、過剰追従を防ぐための修正
目標波形を出力する修正目標波形演算手段を備えた系統
連系インバータとしたものであり、入力電圧が安定して
いない時に、切り換え位置が不安定状態となった際に
も、歪みを安定して補正することができる系統連系イン
バータを提供することができる。
According to a second aspect of the present invention, a correction is performed by comparing a target waveform output by the target waveform calculation means with an ideal waveform output by the ideal waveform calculation means, and outputting a corrected target waveform for preventing over-tracking. A system interconnected inverter including a target waveform calculating means, which can stably correct distortion even when the switching position becomes unstable when the input voltage is not stable. An interconnection inverter can be provided.
【0013】請求項3記載の発明は、前記電流波形記憶
手段に記憶された波形と前記理想波形演算手段との比較
により誤差を演算する誤差演算手段と、前記誤差演算手
段により得られた演算結果により前記制御手段の動作を
切り換える切換信号自動補正出力手段を備えた系統連系
インバータとしたものであり、観測電流波形と理想の電
流波形との差が小さくなるように、制御切換信号出力手
段が出力する切換信号を調節することで、より歪みの少
ない波形を出力する系統連系インバータを提供すること
ができる。
According to a third aspect of the present invention, there is provided an error calculating means for calculating an error by comparing a waveform stored in the current waveform storing means with the ideal waveform calculating means, and a calculation result obtained by the error calculating means. And a switching signal automatic correction output means for switching the operation of the control means, whereby the control switching signal output means is controlled so that the difference between the observed current waveform and the ideal current waveform is reduced. By adjusting the output switching signal, a system interconnection inverter that outputs a waveform with less distortion can be provided.
【0014】請求項4記載の発明は、前記目標波形演算
手段の出力する目標波形の所定部分を歪ませる歪み波形
出力手段と、理想波形との比較位置をずらす機能を持つ
目標波形演算手段を備えた系統連系インバータとしたも
のであり、歪んだ波形を意図的に出力し、その補正が行
われる位置を観測することで補正位置の調節を行うこと
で、量産時のばらつきなどを補正する機能を持つ系統連
系インバータを提供することができる。
According to a fourth aspect of the present invention, there is provided a distortion waveform output means for distorting a predetermined portion of the target waveform output from the target waveform calculation means, and a target waveform calculation means having a function of shifting a comparison position with an ideal waveform. A function that intentionally outputs a distorted waveform and adjusts the correction position by observing the position where the correction is performed, thereby correcting variations during mass production. Can be provided.
【0015】請求項5記載の発明は、前記系統電圧検知
手段と前記出力電流モニタから電力を演算する電力演算
手段を持ち、電力によって補正位置を切り換える機能を
持つ目標波形演算手段を備えた系統連系インバータとし
たものであり、動作周波数などの影響で出力電力により
異なる補正位置を切り換え、様々な状況で安定して歪み
の少ない波形を出力可能な系統連系インバータを提供す
ることが出来る。
According to a fifth aspect of the present invention, there is provided a system link comprising a target voltage calculating means having a power calculating means for calculating power from the system voltage detecting means and the output current monitor, and having a function of switching a correction position by power. It is possible to provide a grid-connected inverter capable of switching between different correction positions depending on output power under the influence of an operating frequency or the like and outputting a waveform with little distortion in various situations.
【0016】請求項6記載の発明は、前記系統電圧検知
手段と前記出力電流モニタから電力を演算する電力演算
手段と、前記電流波形記憶手段に記憶された波形と前記
理想波形演算手段との比較により誤差を演算する誤差演
算手段と、前記電力演算手段で得られる電力と前記誤差
演算手段から得られる誤差合計を入力とし切換補正位置
を出力するファジィ推論手段と、前記ファジィ推論手段
の出力する補正位置に基づき目標波形を出力する目標波
形演算手段を備えた系統連系インバータとしたものであ
り、電力によって異なる最適補正位置をファジィ推論に
より決定し、歪みの少ない波形の出力を、よりきめ細か
く制御可能な系統連系インバータを提供することが出来
る。
According to a sixth aspect of the present invention, there is provided a power calculating means for calculating power from the system voltage detecting means and the output current monitor, and a comparison between the waveform stored in the current waveform storing means and the ideal waveform calculating means. Error calculating means for calculating an error according to the formula, fuzzy inference means for inputting the power obtained by the power calculating means and the error sum obtained from the error calculating means and outputting a switching correction position, and correction output by the fuzzy inference means. It is a grid-connected inverter with a target waveform calculation means that outputs a target waveform based on the position. The optimal correction position that differs depending on the power is determined by fuzzy inference, and the output of a waveform with less distortion can be controlled more precisely. It is possible to provide a simple system interconnection inverter.
【0017】請求項7記載の発明は、前記目標波形演算
手段として、出力する目標波形の理想波形からの補正分
の分解能を可変とする機能を備えた系統連系インバータ
としたものであり、補正により発生する高周波ノイズの
周波数帯域をずらし、ノイズ量を調節する系統連系イン
バータを提供することができる。
According to a seventh aspect of the present invention, as the target waveform calculating means, a system interconnection inverter having a function of changing the resolution of a correction of an output target waveform from an ideal waveform is provided. Can shift the frequency band of the high-frequency noise generated by the above, and can provide a system interconnection inverter that adjusts the amount of noise.
【0018】請求項8記載の発明は、前記入力電源の電
圧変動を記憶する入力電圧変動モニタ手段と、前記電流
波形記憶手段に記憶された波形と前記理想波形演算手段
との比較により誤差を演算する誤差演算手段と、前記入
力電圧変動モニタ手段の出力する入力電圧変動と前記誤
差演算部により演算される誤差から目標波形を出力する
ファジィ推論手段を備えた系統連系インバータとしたも
のであり、ファジィ推論で補正量を決定することで、入
力電圧が安定していない時に、切り換え位置が不安定状
態となった際にも、よりきめ細かく安定して歪みを補正
する系統連系インバータを提供することができる。
The invention according to claim 8 is characterized in that an input voltage fluctuation monitoring means for storing a voltage fluctuation of the input power supply, and an error is calculated by comparing the waveform stored in the current waveform storage means with the ideal waveform calculation means. Error calculation means, and a fuzzy inference means for outputting a target waveform from an input voltage fluctuation output from the input voltage fluctuation monitoring means and an error calculated by the error calculation unit, To provide a grid-connected inverter that can finely and stably correct distortion even when the switching position becomes unstable when the input voltage is not stable by determining the correction amount by fuzzy inference. Can be.
【0019】請求項9記載の発明は、前記電流波形記憶
手段に記憶された波形と前記理想波形演算手段との比較
により誤差を演算する誤差演算手段と、前記誤差演算手
段の誤差が所定値より大きい区間を抽出する誤差頻発区
間抽出手段と、前記誤差頻発区間抽出手段の出力する区
間の追従を遅くした目標波形を出力する目標波形演算手
段を備えた系統連系インバータとしたものであり、誤差
の大きい区間を記憶し、その区間の誤差修正追従を遅く
することで、不定期かつ頻繁に生じるノイズがあっても
安定して歪みを補正する系統連系インバータを提供する
ことができる。
According to a ninth aspect of the present invention, there is provided an error calculating means for calculating an error by comparing the waveform stored in the current waveform storing means with the ideal waveform calculating means, and an error of the error calculating means being smaller than a predetermined value. A system-interconnected inverter comprising: a frequent error section extracting means for extracting a large section; and a target waveform calculating means for outputting a target waveform obtained by delaying the following of the section output by the frequent error section extracting means. By storing a section having a large value and delaying the error correction following in that section, it is possible to provide a grid-connected inverter that stably corrects distortion even if noise occurs irregularly and frequently.
【0020】[0020]
【実施例】(実施例1)以下、実施例1について添付図
面を用いて説明する。図1は本実施例の構成を示すブロ
ック図である。本実施例が従来例と異なるのは、電流波
形記憶手段101と理想波形演算手段102と目標波形
演算手段103と制御切換信号出力手段104を備えた
ことであり、いずれもマイクロコンピュータを用いるこ
とで実現できる。
(Embodiment 1) Hereinafter, Embodiment 1 will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing the configuration of this embodiment. The present embodiment is different from the conventional example in that a current waveform storage unit 101, an ideal waveform calculation unit 102, a target waveform calculation unit 103, and a control switching signal output unit 104 are provided, all using a microcomputer. realizable.
【0021】なお、系統連系インバータの基本的な動作
は従来例と同様であるため、従来例と同一番号を付して
いる部分については、敢えて述べる部分以外は同一機能
を果たすものとし説明を省略する。
Since the basic operation of the grid-connected inverter is the same as that of the conventional example, the portions denoted by the same reference numerals as those of the conventional example are assumed to fulfill the same functions except for the portions that are daringly described. Omitted.
【0022】本実施例においては、基本的な動作は従来
例と同じであるが、制御回路8は、制御切換手段104
がHighを出力している時、昇圧用スイッチング素子
Fを駆動することにより、出力電流Ioが正弦波になる
ような中間段電圧VMが発生するように入力電圧Vin
昇圧する。この際、制御回路8は系統7の電圧極性に従
い、インバータ4のスイッチング素子Q1とQ4または
Q2とQ3の一方の組を駆動するように制御することに
なる。すなわち、昇圧用コンバータ2の出力がそのまま
インバータ4の出力となる。ここで、中間段コンデンサ
3は昇圧コンバータが20kHz程度の高周波で動作す
るため、この昇圧コンバータ2の出力電流に含まれる高
周波リップルを除去する働きをすることになる。
In this embodiment, the basic operation is the same as that of the conventional example.
There at output of High, by driving the step-up switching element Q F, the output current I o is the input voltage V in is boosted so that the interstage voltage V M such that sine wave generated. At this time, the control circuit 8 controls to drive one set of the switching elements Q1 and Q4 or Q2 and Q3 of the inverter 4 according to the voltage polarity of the system 7. That is, the output of the boost converter 2 becomes the output of the inverter 4 as it is. Here, since the boost converter operates at a high frequency of about 20 kHz, the intermediate-stage capacitor 3 functions to remove the high-frequency ripple included in the output current of the boost converter 2.
【0023】一方、制御切換手段104がLowを出力
している時、制御回路8は昇圧用スイッチング素子QF
を停止し、入力電圧Vinがそのまま昇圧コンバータ2の
出力となるようにしている。この際、制御回路8は系統
7の電圧の極性を系統電圧検知手段11により検知され
た極性信号に従いインバータ4のスイッチング素子Q3
またはQ4を導通状態に保ちながら、出力電流Ioが正
弦波になるようにインバータ4のスイッチング素子Q1
とQ2の導通時間を制御する。
On the other hand, when the control switching means 104 is outputting Low, the control circuit 8 operates the boosting switching element Q F
The stop, the input voltage V in is such as the output of the boost converter 2. At this time, the control circuit 8 determines the polarity of the voltage of the system 7 in accordance with the polarity signal detected by the system voltage detecting means 11 so that the switching element Q3
Alternatively, the switching element Q1 of the inverter 4 is controlled such that the output current Io becomes a sine wave while keeping Q4 conductive.
And Q2 are controlled.
【0024】次に目標波形演算手段103の目標波形出
力方法について図2を基に説明を行う。出力電流モニタ
12から得られた電流波形を電流波形記憶手段101は
所定サンプリング時間毎に記憶する(例えば、一周期の
256分割)。理想波形演算手段102は電流波形記憶
手段101に記憶された波形から最大値と0[A]点を
抽出し、電流波形は正弦波となることが理想であるた
め、ここで得られた最大値をとり、0[A]点の周期を
持つ正弦波を演算し、サンプリング時間(一周期の25
6分割)に相当する理想波形を演算する(図2a)。目
標波形演算手段103は、理想波形演算手段102で得
られた値と、電流波形記憶手段101との差を演算し、
差を相殺する方向に理想波形を歪ませた目標波形を次回
の周期の制御目標値として演算出力する(図2b)。こ
のように決められた目標波形を制御目標値として電流出
力を行うことで、発生する歪みを相殺することができ
る。
Next, a method of outputting a target waveform by the target waveform calculating means 103 will be described with reference to FIG. The current waveform storage unit 101 stores the current waveform obtained from the output current monitor 12 at every predetermined sampling time (for example, 256 divisions in one cycle). The ideal waveform calculation means 102 extracts the maximum value and the point 0 [A] from the waveform stored in the current waveform storage means 101. Since the current waveform is ideally a sine wave, the maximum value obtained here is obtained. , A sine wave having a period of 0 [A] point is calculated, and a sampling time (25 of one period) is calculated.
An ideal waveform corresponding to 6 divisions is calculated (FIG. 2A). The target waveform calculation means 103 calculates a difference between the value obtained by the ideal waveform calculation means 102 and the current waveform storage means 101,
A target waveform obtained by distorting the ideal waveform in a direction to cancel the difference is calculated and output as a control target value for the next cycle (FIG. 2B). By performing current output using the thus determined target waveform as a control target value, the generated distortion can be canceled.
【0025】以上で述べたような動作により、観測電流
波形と理想の電流波形との差を補償する目標波形により
インバータを動作させることで、歪みの少ない波形の電
流を出力する系統連系インバータを提供することができ
る。
By operating the inverter with the target waveform for compensating for the difference between the observed current waveform and the ideal current waveform by the operation described above, a system-connected inverter that outputs a current with a less distorted waveform can be obtained. Can be provided.
【0026】なお、本実施例では制御切替部分での歪み
修正について述べたが、理想波形との誤差を修正するこ
とで、恒常的に発生する歪みならば、どこでも補正する
ことができることは明らかである。
In this embodiment, the correction of distortion in the control switching portion has been described. However, it is clear that any distortion that occurs constantly can be corrected by correcting the error from the ideal waveform. is there.
【0027】(実施例2)以下、実施例2について添付
図面を基に説明する。図3は本実施例の構成を示すブロ
ック図である。図3において301は修正目標波形演算
手段である。例えば修正目標波形演算手段301にはマ
イクロコンピュータを用いることでこの構成を容易に実
現できる。ここで実施例1と同一番号を付している部分
については、敢えて述べる部分以外は同一機能を果たす
ものとし説明を省略する。
Embodiment 2 Hereinafter, Embodiment 2 will be described with reference to the accompanying drawings. FIG. 3 is a block diagram showing the configuration of the present embodiment. In FIG. 3, reference numeral 301 denotes a correction target waveform calculation unit. For example, this configuration can be easily realized by using a microcomputer for the correction target waveform calculation means 301. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0028】入力電源1から入力される入力電圧が安定
しない場合、図4に示すように制御切替信号の出力位置
も変動するため、切替部分で発生する歪みも毎周期少し
づつ変化することになる。この時、理想波形と出力電流
波形の誤差をそのまま目標値としてしまうと、かえって
誤差を増大させてしまう場合が生じる。よって、修正目
標波形演算手段301は、目標波形演算手段103の出
力する目標波形と、理想波形演算手段102の出力する
理想波形との差が、所定値より大きい場合は固定の値と
した修正目標波形を出力する。この修正目標波形により
制御を行うことで、追従に時間は必要となるが、理想と
の誤差に対し過剰に追従することなく、安定して歪み補
正を行うことが出来る。
When the input voltage input from the input power supply 1 is not stable, the output position of the control switching signal also changes as shown in FIG. 4, so that the distortion generated at the switching portion changes little by little every period. . At this time, if the error between the ideal waveform and the output current waveform is directly used as the target value, the error may be increased. Therefore, when the difference between the target waveform output from the target waveform calculation means 103 and the ideal waveform output from the ideal waveform calculation means 102 is larger than a predetermined value, the correction target waveform calculation means 301 sets the correction target to a fixed value. Output waveform. By performing control using the corrected target waveform, it takes time to follow up, but it is possible to perform distortion correction stably without excessively following an error from the ideal.
【0029】以上で述べたような動作により、入力電圧
が安定していない時に、切り換え位置が不安定状態とな
った際にも、歪みを安定して補正することができる系統
連系インバータを提供することができる。
By the operation as described above, a grid-connected inverter capable of stably correcting distortion even when the switching position becomes unstable when the input voltage is not stable is provided. can do.
【0030】(実施例3)以下、実施例3について添付
図面を基に説明する。図5は本実施例の構成を示すブロ
ック図である。図5において501は誤差演算手段、5
02は切換信号自動補正出力手段である。例えば誤差演
算手段501、切換信号自動補正手段502にはマイク
ロコンピュータを用いることでこの構成を容易に実現で
きる。ここで実施例1と同一番号を付している部分につ
いては、敢えて述べる部分以外は同一機能を果たすもの
とし説明を省略する。
Embodiment 3 Hereinafter, Embodiment 3 will be described with reference to the accompanying drawings. FIG. 5 is a block diagram showing the configuration of the present embodiment. In FIG. 5, reference numeral 501 denotes an error calculating means;
02 is a switching signal automatic correction output means. For example, this configuration can be easily realized by using a microcomputer for the error calculation means 501 and the switching signal automatic correction means 502. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0031】図6を用いて切換信号自動補正についての
説明を行う。出力電流モニタ12から得られた電流波形
を電流波形記憶手段101は所定サンプリング時間毎に
記憶する(例えば、一周期の256分割)。理想波形演
算手段102は電流波形記憶手段101に記憶された波
形から最大値と0[A]点を抽出し、電流波形は正弦波
となることが理想であるため、ここで得られた最大値を
とり、0[A]点の周期を持つ正弦波を演算し、サンプ
リング時間(一周期の256分割)に相当する理想波形
を演算する(図6a)。誤差演算手段501は、切換信
号自動補正手段502が今回出力した切換信号の時点を
含めた所定範囲(例えば、切換信号出力点と前後4サン
プリング位置の合計9サンプリング位置)で、理想波形
演算手段102で得られた値と、電流波形記憶手段10
1との差の合計演算を行い、前回演算した誤差値を前回
誤差値、今回演算した誤差値を今回誤差値として記憶更
新する。切換信号自動補正手段502では、入力電圧V
inに正負の値をとる補正量を加算した補正入力電圧Vin
という値を用い、補正入力電圧Vinが系統電圧VACより
低い時にHighを出力する。この補正量は、図7のフ
ローチャートに示すように、前回誤差値と今回誤差値の
大小により加算減算が反転され、所定値(例えば1
[V])の加算減算を行うことにより決定される(αの
初期値は+1)。これは、誤差が前回よりも小さくなっ
ていれば、αで決められた加減算の方向は正しいと判断
できるため、今回も同方向へ加減算を行い、誤差が大き
くなっていれば加減算の方向を反転するためである。こ
のように補正量を更新し、補正入力電圧Vinを変更する
ことで、切換信号出力位置を適切に変更し(図6b)、
誤差演算手段501の誤差として表れる波形の歪みを低
減することができる。
The automatic switching signal correction will be described with reference to FIG. The current waveform storage unit 101 stores the current waveform obtained from the output current monitor 12 at every predetermined sampling time (for example, 256 divisions in one cycle). The ideal waveform calculation means 102 extracts the maximum value and the point 0 [A] from the waveform stored in the current waveform storage means 101. Since the current waveform is ideally a sine wave, the maximum value obtained here is obtained. Then, a sine wave having a period of 0 [A] point is calculated, and an ideal waveform corresponding to the sampling time (256 divisions of one period) is calculated (FIG. 6A). The error calculating means 501 sets the ideal waveform calculating means 102 in a predetermined range including the time point of the switching signal output this time by the switching signal automatic correcting means 502 (for example, a total of 9 sampling positions of the switching signal output point and 4 sampling positions before and after). And the current waveform storage means 10
The sum of the difference from 1 is calculated, and the previously calculated error value is stored and updated as the previous error value, and the currently calculated error value is stored and updated as the current error value. In the switching signal automatic correction means 502, the input voltage V
correction input voltage V in which it is obtained by adding the correction amount to take the positive and negative values to in
Using the value, corrected input voltage V in and outputs a High when lower than the grid voltage V AC. As shown in the flowchart of FIG. 7, the correction amount is inverted by a predetermined value (for example, 1) based on the magnitude of the previous error value and the current error value.
[V]) is determined by performing addition and subtraction (the initial value of α is +1). This is because if the error is smaller than the previous time, it is possible to judge that the direction of addition and subtraction determined by α is correct, so this time addition and subtraction are performed in the same direction, and if the error is large, the direction of addition and subtraction is reversed. To do that. Thus updating the correction amount by changing the correction input voltage V in, the appropriate changes to the switching signal output position (FIG. 6b),
Waveform distortion that appears as an error of the error calculating unit 501 can be reduced.
【0032】以上で述べたような動作により、観測電流
波形と理想の電流波形との差が小さくなるように、制御
切換信号出力手段が出力する切換信号を調節すること
で、より歪みの少ない波形を出力する系統連系インバー
タを提供することができる。
By controlling the switching signal output by the control switching signal output means so that the difference between the observed current waveform and the ideal current waveform is reduced by the operation described above, a waveform with less distortion is obtained. Can be provided.
【0033】(実施例4)以下、実施例4について添付
図面を基に説明する。図8は本実施例の構成を示すブロ
ック図である。図8において801は歪み波形出力手
段、802は目標波形演算手段である。これらには、例
えばマイクロコンピュータを用いることで、この構成を
容易に実現できる。ここで実施例1と同一番号を付して
いる部分については、敢えて述べる部分以外は同一機能
を果たすものとし説明を省略する。
Embodiment 4 Hereinafter, Embodiment 4 will be described with reference to the accompanying drawings. FIG. 8 is a block diagram showing the configuration of this embodiment. In FIG. 8, reference numeral 801 denotes a distortion waveform output unit, and 802 denotes a target waveform calculation unit. These configurations can be easily realized by using, for example, a microcomputer. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0034】歪み波形出力手段801は、調整段階に制
御手段8の指示で、図9(a)に示すように特定の位置
に(例えば正弦波のピーク)理想波形を崩した波形を出
力させる。目標波形演算手段802は、目標波形演算手
段103と同様の動作で目標波形を出力する。この時、
電流波形記憶手段101に記憶された位置の理想波形と
の差を補正しても、実際の回路ではコンデンサやインダ
クタンスにより実際に修正が行われる位置が図9(b)
のようにずれてしまう。目標波形演算手段802は、こ
のずれを記憶することで電流波形記憶手段101の記憶
する電流波形と理想波形演算手段102の差から目標波
形を出力する際に、この位置ずれを補正した位置に理想
波形出力を行うための補正を行う。
The distortion waveform output means 801 outputs a waveform obtained by breaking an ideal waveform (for example, a peak of a sine wave) at a specific position as shown in FIG. The target waveform calculation means 802 outputs a target waveform by the same operation as the target waveform calculation means 103. At this time,
Even if the difference between the position stored in the current waveform storage unit 101 and the ideal waveform is corrected, in the actual circuit, the position where the correction is actually performed by the capacitor or the inductance is shown in FIG.
It shifts like The target waveform calculating means 802 stores the deviation to output the target waveform from the difference between the current waveform stored in the current waveform storage means 101 and the ideal waveform calculating means 102, and the ideal waveform at the position corrected for the positional deviation. Performs correction for waveform output.
【0035】以上で述べたような動作により、歪んだ波
形を意図的に出力し、その補正が行われる位置を観測す
ることで補正位置の調節を行うことで、量産時のばらつ
きなどを補正する機能を持つ系統連系インバータを提供
することができる。
By the operation as described above, a distorted waveform is intentionally output, and the position where the correction is performed is observed to adjust the correction position, thereby correcting variations during mass production. A system interconnection inverter having a function can be provided.
【0036】(実施例5)以下、実施例5について添付
図面を基に説明する。図10は本実施例の構成を示すブ
ロック図である。図10において1001は電力演算手
段、1002は目標波形演算手段である。これらには、
例えばマイクロコンピュータを用いることで、この構成
を容易に実現できる。ここで実施例1と同一番号を付し
ている部分については、敢えて述べる部分以外は同一機
能を果たすものとし説明を省略する。
(Embodiment 5) Hereinafter, Embodiment 5 will be described with reference to the accompanying drawings. FIG. 10 is a block diagram showing the configuration of this embodiment. In FIG. 10, reference numeral 1001 denotes power calculation means, and 1002 denotes target waveform calculation means. These include
For example, this configuration can be easily realized by using a microcomputer. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0037】インバータの出力電力が異なると、動作周
波数や回路上に流れる電流が変化するため、実施例4で
説明を行った補正位置のずれが異なる。よって、目標波
形演算手段1002は、電力毎の位置補正量を記憶して
おり、電力演算手段1001から得られる電力により、
位置補正量を切り換え目標波形を出力する。
If the output power of the inverter is different, the operating frequency and the current flowing through the circuit change, so that the shift of the correction position described in the fourth embodiment differs. Therefore, the target waveform calculation means 1002 stores the position correction amount for each power, and the power obtained from the power calculation means 1001
The position correction amount is switched and a target waveform is output.
【0038】以上で述べたような動作により、動作周波
数などの影響で出力電力により異なる補正位置を切り換
え、様々な状況で安定して歪みの少ない波形を出力可能
な系統連系インバータを提供することが出来る。
According to the above-described operation, it is possible to provide a grid-connected inverter capable of switching different correction positions depending on output power under the influence of an operating frequency and the like and outputting a waveform with little distortion in various situations. Can be done.
【0039】(実施例6)以下、実施例6について添付
図面を基に説明する。図11は本実施例の構成を示すブ
ロック図である。図11において1101は電力演算手
段、1102は誤差演算手段、1103はファジィ推論
手段、1104は目標波形演算手段である。例えば、電
力演算手段1101、誤差演算手段1102、ファジィ
推論手段1103、目標波形演算手段1104にはマイ
クロコンピュータを用いることでこの構成を容易に実現
できる。ここで実施例1と同一番号を付している部分に
ついては、敢えて述べる部分以外は同一機能を果たすも
のとし説明を省略する。
(Embodiment 6) Hereinafter, Embodiment 6 will be described with reference to the accompanying drawings. FIG. 11 is a block diagram showing the configuration of this embodiment. In FIG. 11, reference numeral 1101 denotes power calculation means, 1102 denotes error calculation means, 1103 denotes fuzzy inference means, and 1104 denotes target waveform calculation means. For example, this configuration can be easily realized by using a microcomputer for the power calculation unit 1101, the error calculation unit 1102, the fuzzy inference unit 1103, and the target waveform calculation unit 1104. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0040】インバータの出力電力が異なると、動作周
波数や回路上に流れる電流が変化するため、実施例4で
説明を行った補正位置のずれが異なる。よって、電力演
算手段1101では、まず動作中の電力の演算を行う。
ここで、誤差演算手段1102は、電流波形記憶手段1
01に記憶された波形と、理想波形演算手段102の出
力する理想波形との比較により誤差の合計を演算する。
ファジィ推論手段1103は、電力と誤差合計を入力と
して補正位置の推論を行う。目標波形演算手段1104
ではファジィ推論手段1103の出力する補正位置に基
づき、補正位置の変更を行いながら目標波形を出力す
る。
If the output power of the inverter is different, the operating frequency and the current flowing through the circuit change, so that the shift of the correction position described in the fourth embodiment differs. Therefore, the power calculating means 1101 first calculates the power during operation.
Here, the error calculating means 1102 is the current waveform storing means 1
The sum of the errors is calculated by comparing the waveform stored in “01” with the ideal waveform output from the ideal waveform calculation means 102.
The fuzzy inference means 1103 infers a correction position using the power and the total error as inputs. Target waveform calculation means 1104
Then, based on the correction position output by the fuzzy inference means 1103, the target waveform is output while changing the correction position.
【0041】以上で述べたような動作により、電力によ
って異なる最適補正位置をファジィ推論により決定し、
歪みの少ない波形の出力を、よりきめ細かく制御可能な
系統連系インバータを提供することが出来る。
By the operation described above, the optimum correction position that differs depending on the power is determined by fuzzy inference.
It is possible to provide a system interconnection inverter capable of controlling the output of a waveform with less distortion more finely.
【0042】(実施例7)以下、実施例7について添付
図面を基に説明する。図12は本実施例の構成を示すブ
ロック図である。図12において1201は目標波形演
算手段である。例えば、目標波形演算手段1201には
マイクロコンピュータを用いることでこの構成を容易に
実現できる。ここで実施例1と同一番号を付している部
分については、敢えて述べる部分以外は同一機能を果た
すものとし説明を省略する。
Embodiment 7 Hereinafter, Embodiment 7 will be described with reference to the accompanying drawings. FIG. 12 is a block diagram showing the configuration of the present embodiment. In FIG. 12, reference numeral 1201 denotes a target waveform calculation unit. For example, this configuration can be easily realized by using a microcomputer for the target waveform calculation means 1201. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0043】目標波形演算手段1201により出力され
る目標波形は、マイクロコンピュータを用いて出力する
場合は、図13に示すように階段状の出力となる。よっ
て、これに基づいて動作するインバータが発生する高周
波ノイズは、この周波数が基になる。よって、インバー
タが発生するノイズがある帯域に偏っている場合は、図
13(b)のように、同じ補正目標波形を出力する場合
でも、制御手段8の指令で分解能を高くすることで発生
するノイズをばらつかせることができる。
When the target waveform output by the target waveform calculating means 1201 is output by using a microcomputer, the output becomes a step-like output as shown in FIG. Therefore, high-frequency noise generated by the inverter operating based on this frequency is based on this frequency. Therefore, when the noise generated by the inverter is biased toward a certain band, even if the same correction target waveform is output as shown in FIG. Noise can be dispersed.
【0044】以上で述べたような動作により、補正によ
り発生する高周波ノイズの周波数帯域をずらし、ノイズ
量を調節する系統連系インバータを提供することができ
る。
By the operation described above, it is possible to provide a grid-connected inverter that shifts the frequency band of high-frequency noise generated by correction and adjusts the amount of noise.
【0045】(実施例8)以下、実施例8について添付
図面を基に説明する。図14は本実施例の構成を示すブ
ロック図である。図14において1401は入力電圧変
動モニタ手段、1402は誤差演算手段、1403はフ
ァジィ推論手段である。例えば、入力電圧変動モニタ手
段1401、誤差演算手段1402、ファジィ推論手段
1403にはマイクロコンピュータを用いることでこの
構成を容易に実現できる。ここで実施例1と同一番号を
付している部分については、敢えて述べる部分以外は同
一機能を果たすものとし説明を省略する。
(Eighth Embodiment) Hereinafter, an eighth embodiment will be described with reference to the accompanying drawings. FIG. 14 is a block diagram showing the configuration of this embodiment. In FIG. 14, reference numeral 1401 denotes an input voltage fluctuation monitoring means; 1402, an error calculating means; 1403, a fuzzy inference means. For example, this configuration can be easily realized by using a microcomputer for the input voltage fluctuation monitoring unit 1401, the error calculation unit 1402, and the fuzzy inference unit 1403. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0046】入力電圧変動モニタ手段1401は、入力
電源1の前周期と今周期の変動を算出する。また、誤差
演算手段1402は電流波形記憶手段101に記憶され
た波形と理想波形演算手段102との比較により誤差の
合計を演算する。ここで、ファジィ推論手段1403は
入力電力変動と誤差合計を入力として各サンプリング時
における目標波形を出力する。これにより、入力電圧変
動が大きく誤差が大きくなっている場合は補正値を小さ
くしたり、入力電圧変動が小さく誤差が大きくなってい
る場合は誤差量を完全に補償する大きさの補正を行うな
ど、きめ細かい波形補正制御を行うことができる。
The input voltage fluctuation monitoring means 1401 calculates fluctuations of the input power supply 1 between the previous period and the current period. The error calculation means 1402 calculates the total error by comparing the waveform stored in the current waveform storage means 101 with the ideal waveform calculation means 102. Here, the fuzzy inference means 1403 outputs the target waveform at each sampling, with the input power fluctuation and the total error as inputs. As a result, when the input voltage fluctuation is large and the error is large, the correction value is reduced. When the input voltage fluctuation is small and the error is large, the correction is performed to a magnitude that completely compensates for the error amount. Thus, fine waveform correction control can be performed.
【0047】以上で述べたような動作により、ファジィ
推論で補正量を決定することで、入力電圧が安定してい
ない時に、切り換え位置が不安定状態となった際にも、
よりきめ細かく安定して歪みを補正する系統連系インバ
ータを提供することができる。
With the operation described above, the correction amount is determined by fuzzy inference, so that when the input voltage is not stable and the switching position becomes unstable,
It is possible to provide a grid-connected inverter that finely and stably corrects distortion.
【0048】(実施例9)以下、実施例9について添付
図面を基に説明する。図15は本実施例の構成を示すブ
ロック図である。図15において1501は誤差演算手
段、1502は誤差頻発区間抽出手段、1503は目標
波形演算手段である。例えば、誤差演算手段1501、
誤差頻発区間抽出手段1502、目標波形演算手段15
03にはマイクロコンピュータを用いることでこの構成
を容易に実現できる。ここで実施例1と同一番号を付し
ている部分については、敢えて述べる部分以外は同一機
能を果たすものとし説明を省略する。
Embodiment 9 Hereinafter, Embodiment 9 will be described with reference to the accompanying drawings. FIG. 15 is a block diagram showing the configuration of this embodiment. In FIG. 15, reference numeral 1501 denotes an error calculating means, 1502 denotes an error frequently occurring section extracting means, and 1503 denotes a target waveform calculating means. For example, error calculation means 1501,
Error frequent interval extracting means 1502, target waveform calculating means 15
03 can be easily realized by using a microcomputer. Here, the portions denoted by the same reference numerals as those in the first embodiment have the same functions as those excepted for, and the description thereof will be omitted.
【0049】正弦波の頂点付近は電流量が大きいためノ
イズが発生しやすい。また、正弦波の0点付近ではリレ
ーのオン、オフが行われノイズを生じやすい。このよう
にノイズを生じやすい区間で、誤差の補正量を大きくす
ると、ノイズによる過剰補正を起こすことになる。ノイ
ズでなく補正が必要な波形であれば、次の周期で補正が
行われると、誤差はほとんどなくなるが、ノイズであれ
ば次の周期で、補正を行った分だけの誤差が発生してし
まう。そのため誤差頻発区間抽出手段は、次のような手
段でノイズへの過剰補正の防止を行う。まず、誤差演算
手段1501が、電流波形記憶手段101に記憶された
波形と、理想波形演算手段102の出力する理想波形と
の誤差の演算を行う。誤差頻発区間抽出手段1502
は、この誤差のモニタを行い所定時間(例えば1s)の
間に誤差が所定値より大きくなった回数をカウントし、
所定値より大きくなった場合、その区間を誤差頻発区間
と決定する。目標波形演算手段1503が、ここで得ら
れた区間を基に、誤差頻発区間の補正量を少なくするこ
とでノイズへの過剰追従を防止することが出来る。
Since the amount of current is large near the top of the sine wave, noise is likely to occur. Also, near the zero point of the sine wave, the relay is turned on and off, and noise is likely to occur. If the amount of error correction is increased in a section where noise is likely to occur, excessive correction due to noise occurs. If it is a waveform that requires correction instead of noise, if the correction is performed in the next cycle, the error will be almost eliminated, but if it is noise, an error corresponding to the correction performed will occur in the next cycle. . For this reason, the frequent error interval extracting means prevents excessive correction to noise by the following means. First, the error calculating means 1501 calculates an error between the waveform stored in the current waveform storing means 101 and the ideal waveform output from the ideal waveform calculating means 102. Error frequent section extraction means 1502
Monitors this error and counts the number of times the error has become larger than a predetermined value during a predetermined time (for example, 1 s).
When it becomes larger than the predetermined value, the section is determined to be a section where the error frequently occurs. The target waveform calculation means 1503 reduces the correction amount of the frequent error section based on the section obtained here, so that excessive tracking of noise can be prevented.
【0050】以上で述べたような動作により、誤差の大
きい区間を記憶し、その区間の誤差修正追従を遅くする
ことで、不定期かつ頻繁に生じるノイズがあっても安定
して歪みを補正する系統連系インバータを提供すること
ができる。
By the operation as described above, a section having a large error is stored, and the error correction follow-up of the section is delayed, thereby stably correcting distortion even if there is irregular and frequent noise. A grid-connected inverter can be provided.
【0051】[0051]
【発明の効果】以上のように、請求項1記載の発明によ
れば、観測電流波形と理想の電流波形との差を補償する
目標波形によりインバータを動作させることで、歪みの
少ない波形の電流を出力する系統連系インバータを提供
することができる。
As described above, according to the first aspect of the present invention, by operating the inverter with the target waveform that compensates for the difference between the observed current waveform and the ideal current waveform, the current having the waveform with less distortion is obtained. Can be provided.
【0052】また、請求項2記載の発明によれば、入力
電圧が安定していない時に、切り換え位置が不安定状態
となった際にも、歪みを安定して補正することができる
系統連系インバータを提供することができる。
According to the second aspect of the present invention, even when the input voltage is not stable and the switching position is in an unstable state, it is possible to stably correct the distortion. An inverter can be provided.
【0053】また、請求項3記載の発明によれば、観測
電流波形と理想の電流波形との差が小さくなるように、
制御切換信号出力手段が出力する切換信号を調節するこ
とで、より歪みの少ない波形を出力する系統連系インバ
ータを提供することができる。
According to the third aspect of the present invention, the difference between the observed current waveform and the ideal current waveform is reduced.
By adjusting the switching signal output by the control switching signal output means, it is possible to provide a system interconnection inverter that outputs a waveform with less distortion.
【0054】また、請求項4記載の発明によれば、歪ん
だ波形を意図的に出力し、その補正が行われる位置を観
測することで補正位置の調節を行うことで、量産時のば
らつきなどを補正する機能を持つ系統連系インバータを
提供することができる。
According to the fourth aspect of the present invention, a corrected waveform is intentionally output, and a correction position is adjusted by observing a position where the correction is performed, so that variations in mass production can be achieved. Can be provided.
【0055】また、請求項5記載の発明によれば、動作
周波数などの影響で出力電力により異なる補正位置を切
り換え、様々な状況で安定して歪みの少ない波形を出力
可能な系統連系インバータを提供することが出来る。
According to the fifth aspect of the present invention, a system interconnection inverter capable of switching different correction positions depending on output power under the influence of an operating frequency or the like and outputting a waveform with little distortion in various situations. Can be provided.
【0056】また、請求項6記載の発明によれば、電力
によって異なる最適補正位置をファジィ推論により決定
し、歪みの少ない波形の出力を、よりきめ細かく制御可
能な系統連系インバータを提供することが出来る。
Further, according to the invention of claim 6, it is possible to provide a system interconnection inverter capable of determining an optimum correction position different depending on power by fuzzy inference and controlling the output of a waveform with less distortion more finely. I can do it.
【0057】また、請求項7記載の発明によれば、補正
により発生する高周波ノイズの周波数帯域をずらし、ノ
イズ量を調節する系統連系インバータを提供することが
できる。
According to the seventh aspect of the present invention, it is possible to provide a system interconnection inverter that shifts the frequency band of high-frequency noise generated by correction and adjusts the amount of noise.
【0058】また、請求項8記載の発明によれば、ファ
ジィ推論で補正量を決定することで、入力電圧が安定し
ていない時に、切り換え位置が不安定状態となった際に
も、よりきめ細かく安定して歪みを補正する系統連系イ
ンバータを提供することができる。
Further, according to the invention of claim 8, by determining the correction amount by fuzzy inference, even when the switching position becomes unstable when the input voltage is not stable, it is possible to perform more finely. A system interconnection inverter that stably corrects distortion can be provided.
【0059】また、請求項9記載の発明によれば、誤差
の大きい区間を記憶し、その区間の誤差修正追従を遅く
することで、不定期かつ頻繁に生じるノイズがあっても
安定して歪みを補正する系統連系インバータを提供する
ことができる。
According to the ninth aspect of the present invention, by storing a section having a large error and delaying the error correction following in the section, even if there is irregular and frequent noise, distortion can be stably obtained. Can be provided.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の第1の実施例を示す系統連系インバー
タのブロック図
FIG. 1 is a block diagram of a grid-connected inverter showing a first embodiment of the present invention;
【図2】第1の実施例の動作を示す図FIG. 2 is a diagram showing the operation of the first embodiment.
【図3】本発明の第2の実施例を示す系統連系インバー
タのブロック図
FIG. 3 is a block diagram of a grid-connected inverter showing a second embodiment of the present invention;
【図4】第2の実施例の動作を示す図FIG. 4 is a diagram showing the operation of the second embodiment.
【図5】本発明の第3の実施例を示す系統連系インバー
タのブロック図
FIG. 5 is a block diagram of a system interconnection inverter showing a third embodiment of the present invention.
【図6】第3の実施例の動作を示す図FIG. 6 is a diagram showing the operation of the third embodiment.
【図7】第3の実施例の動作を示すフローチャートFIG. 7 is a flowchart showing the operation of the third embodiment.
【図8】本発明の第4の実施例を示す系統連系インバー
タのブロック図
FIG. 8 is a block diagram of a grid-connected inverter showing a fourth embodiment of the present invention;
【図9】第4の実施例の動作を示す図FIG. 9 is a diagram showing the operation of the fourth embodiment.
【図10】本発明の第5の実施例の動作を説明する図FIG. 10 is a diagram for explaining the operation of the fifth embodiment of the present invention.
【図11】本発明の第6の実施例を示す系統連系インバ
ータのブロック図
FIG. 11 is a block diagram of a grid-connected inverter showing a sixth embodiment of the present invention;
【図12】本発明の第7の実施例の動作を説明する図FIG. 12 is a diagram for explaining the operation of the seventh embodiment of the present invention.
【図13】第7の実施例の動作を示す図FIG. 13 is a diagram showing the operation of the seventh embodiment.
【図14】本発明の第8の実施例を示す系統連系インバ
ータのブロック図
FIG. 14 is a block diagram of a grid-connected inverter showing an eighth embodiment of the present invention;
【図15】本発明の第9の実施例を示す系統連系インバ
ータのブロック図
FIG. 15 is a block diagram of a system interconnection inverter showing a ninth embodiment of the present invention.
【図16】従来の系統連系インバータの回路構成の例を
示す図
FIG. 16 is a diagram showing an example of a circuit configuration of a conventional grid-connected inverter.
【図17】従来の系統連系インバータの各部の動作波形
を示す図
FIG. 17 is a diagram showing operation waveforms of various parts of a conventional grid-connected inverter.
【符号の説明】 1 入力電源 2 昇圧コンバータ 2a 平滑コンデンサ 2b 直流リアクトル 2c 昇圧用スイッチング素子 2d 昇圧用ダイオード 3 中間段コンデンサ 4 インバータ 7 系統 8 制御手段 9 インバータ用スイッチング素子駆動回路 10 昇圧用スイッチング素子駆動回路 11 系統電圧検知手段 12 出力電流モニタ 13 検知レベル設定回路 14 比較器 15 タイマー回路 16 PWM生成回路 17 過電流検出モニタ 20 入力電圧検知回路 21 第二の比較器 22 スイッチ 23 インバータ停止回路 24 コンバータ停止回路 25 第二の検知レベル設定回路 26 第三の比較器 28 第二のタイマー回路 101 電流波形記憶手段 102 理想波形演算手段 103 目標波形演算手段 104 制御切換信号出力手段 301 修正目標波形演算手段 501 誤差演算手段 502 切換信号自動補正出力手段 801 歪み波形出力手段 802 目標波形演算手段 1001 電力演算手段 1002 目標波形演算手段 1101 電力演算手段 1102 誤差演算手段 1103 ファジィ推論手段 1104 目標波形演算手段 1201 目標波形演算手段 1401 入力電圧変動モニタ手段 1402 誤差演算手段 1403 ファジィ推論手段 1501 誤差演算手段 1502 誤差頻発区間抽出手段 1503 目標波形演算手段 Q1〜Q4 インバータ用スイッチング素子 QF 昇圧用スイッチング素子 VAC 系統電圧 VM 中間段電圧 Io 出力電流[Description of Signs] 1 Input power supply 2 Boost converter 2a Smoothing capacitor 2b DC reactor 2c Boost switching element 2d Boost diode 3 Intermediate stage capacitor 4 Inverter 7 System 8 Control means 9 Inverter switching element drive circuit 10 Boost switching element drive Circuit 11 System voltage detection means 12 Output current monitor 13 Detection level setting circuit 14 Comparator 15 Timer circuit 16 PWM generation circuit 17 Overcurrent detection monitor 20 Input voltage detection circuit 21 Second comparator 22 Switch 23 Inverter stop circuit 24 Converter stop Circuit 25 Second detection level setting circuit 26 Third comparator 28 Second timer circuit 101 Current waveform storage means 102 Ideal waveform calculation means 103 Target waveform calculation means 104 Control switching signal output means 301 Modification Target waveform calculation means 501 Error calculation means 502 Switching signal automatic correction output means 801 Distortion waveform output means 802 Target waveform calculation means 1001 Power calculation means 1002 Target waveform calculation means 1101 Power calculation means 1102 Error calculation means 1103 Fuzzy inference means 1104 Target waveform calculation means 1201 target waveform calculation means 1401 input voltage fluctuation monitoring means 1402 error calculating unit 1403 fuzzy inference means 1501 error calculating unit 1502 error frequently section extracting means 1503 target waveform calculation means Q1~Q4 inverter switching element Q F boosting switching element V AC System voltage V M Intermediate stage voltage I o Output current
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 正治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北泉 武 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 住吉 眞一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 井崎 潔 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 佐藤 武年 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大森 英樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5H007 AA01 AA05 AA08 BB01 BB07 CA01 CB05 CC09 CC12 DB02 DC02 DC05 GA09  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Shoji Ohashi 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. 72) Inventor Shinichiro Sumiyoshi 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Kiyoshi Izaki 1006 Odaka Kazuma Kadoma City, Osaka Pref. 1006, Kadoma, Kadoma, Fumonma-shi Matsushita Electric Industrial Co., Ltd. (72) Inventor Hideki Omori 1006, Kadoma, Kadoma-shi, Osaka Pref. DC02 DC05 GA09

Claims (9)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 直流リアクトルと昇圧用スイッチング素
    子と昇圧用ダイオードを備えて直流の入力電源からの入
    力電圧を前記昇圧用スイッチング素子の高周波スイッチ
    ングにより昇圧して中間段電圧を出力する昇圧コンバー
    タと、前記中間段電圧における高周波成分を除去する中
    間段コンデンサと、フルブリッジに構成された4個のイ
    ンバータ用スイッチング素子のスイッチングにより前記
    中間段電圧から電力系統に同期した正弦波の交流電流を
    出力するインバータと、前記交流電流における高周波成
    分を除去し前記電力系統に出力電流を出力するフィルタ
    と、前記出力電流の電流を検知する電流モニタと、前記
    系統電圧を検出する系統電圧検出手段と、前記電流モニ
    タによるモニタ電流波形を記憶する電流波形記憶手段
    と、前記電流波形記憶手段から理想の電流波形を演算す
    る理想波形演算手段と、前記電流波形記憶手段に記憶さ
    れた波形と前記理想波形演算手段の演算した理想波形と
    の比較により生じる誤差をなくすための制御目標波形を
    演算する目標波形演算手段と、前記入力電圧と前記系統
    電圧検出手段の比較により前記昇圧用スイッチング素子
    と前記インバータ用スイッチング素子の動作を切り換え
    るための制御切換信号を出力する制御切換信号出力手段
    と、前記制御切換信号出力手段の出力する制御切換信号
    と前記目標波形演算手段の出力する目標波形に基づき前
    記昇圧用スイッチング素子と前記インバータ用スイッチ
    ング素子を制御し正弦波を成形する動作と系統電圧の極
    性指令に対応して交互に極性を切り替える動作を行う制
    御手段を備えた系統連系インバータ。
    A boost converter that includes a DC reactor, a boost switching element, and a boost diode, boosts an input voltage from a DC input power supply by high-frequency switching of the boost switching element, and outputs an intermediate stage voltage; An intermediate-stage capacitor that removes high-frequency components in the intermediate-stage voltage; and an inverter that outputs a sine-wave AC current synchronized with a power system from the intermediate-stage voltage by switching of four inverter switching elements configured in a full bridge. A filter that removes a high-frequency component in the alternating current and outputs an output current to the power system, a current monitor that detects the current of the output current, a system voltage detection unit that detects the system voltage, and the current monitor Current waveform storage means for storing a monitor current waveform according to Means for calculating an ideal current waveform from the means, and a control target waveform for eliminating an error caused by comparing the waveform stored in the current waveform storage means with the ideal waveform calculated by the ideal waveform calculation means. Target waveform calculating means for calculating, control switching signal output means for outputting a control switching signal for switching the operation of the boosting switching element and the inverter switching element by comparing the input voltage and the system voltage detecting means, An operation of controlling the boosting switching element and the inverter switching element to form a sine wave based on a control switching signal output from the control switching signal output means and a target waveform output from the target waveform calculating means, and a polarity of a system voltage; A system interconnection inverter including control means for performing an operation of alternately switching polarities in response to a command.
  2. 【請求項2】 目標波形演算手段の出力する目標波形と
    理想波形演算手段の出力する理想波形の比較を行い、過
    剰追従を防ぐための修正目標波形を出力する修正目標波
    形演算手段を備えた請求項1記載の系統連系インバー
    タ。
    2. A method according to claim 1, further comprising the step of comparing a target waveform output from the target waveform calculating means with an ideal waveform output from the ideal waveform calculating means, and outputting a corrected target waveform for preventing over-tracking. Item 1. The system interconnection inverter according to Item 1.
  3. 【請求項3】 電流波形記憶手段に記憶された波形と理
    想波形演算手段との比較により誤差を演算する誤差演算
    手段と、前記誤差演算手段により得られた演算結果によ
    り制御手段の動作を切り換える切換信号自動補正出力手
    段を備えた請求項1記載の系統連系インバータ。
    3. An error calculating means for calculating an error by comparing a waveform stored in a current waveform storing means with an ideal waveform calculating means, and a switch for switching an operation of a control means based on a calculation result obtained by the error calculating means. The system interconnection inverter according to claim 1, further comprising an automatic signal correction output unit.
  4. 【請求項4】 目標波形演算手段の出力する目標波形の
    所定部分を歪ませる歪み波形出力手段と、理想波形との
    比較位置をずらす機能を持つ目標波形演算手段を備えた
    請求項1記載の系統連系インバータ。
    4. The system according to claim 1, further comprising a distortion waveform output means for distorting a predetermined portion of the target waveform output from the target waveform calculation means, and a target waveform calculation means having a function of shifting a comparison position with an ideal waveform. Interconnected inverter.
  5. 【請求項5】 系統電圧検知手段と出力電流モニタから
    電力を演算する電力演算手段を有し、電力によって補正
    位置を切り換える機能を持つ目標波形演算手段を備えた
    請求項4記載の系統連系インバータ。
    5. The system interconnection inverter according to claim 4, further comprising power calculation means for calculating power from the system voltage detection means and the output current monitor, and comprising target waveform calculation means having a function of switching a correction position according to the power. .
  6. 【請求項6】 系統電圧検知手段と出力電流モニタから
    電力を演算する電力演算手段と、電流波形記憶手段に記
    憶された波形と理想波形演算手段との比較により誤差を
    演算する誤差演算手段と、前記電力演算手段で得られる
    電力と前記誤差演算手段から得られる誤差合計を入力と
    し切換補正位置を出力するファジィ推論手段と、前記フ
    ァジィ推論手段の出力する補正位置に基づき目標波形を
    出力する目標波形演算手段を備えた請求項4記載の系統
    連系インバータ。
    6. A power calculating means for calculating power from a system voltage detecting means and an output current monitor, an error calculating means for calculating an error by comparing a waveform stored in a current waveform storing means with an ideal waveform calculating means, Fuzzy inference means for inputting the power obtained by the power calculation means and the error sum obtained from the error calculation means and outputting a switching correction position, and a target waveform for outputting a target waveform based on the correction position output by the fuzzy inference means 5. The system interconnection inverter according to claim 4, further comprising a calculation unit.
  7. 【請求項7】 目標波形演算手段は、出力する目標波形
    の理想波形からの補正分の分解能を可変とする機能を備
    えた請求項1記載の系統連系インバータ。
    7. The system interconnection inverter according to claim 1, wherein the target waveform calculating means has a function of changing a resolution of a correction of an output target waveform from an ideal waveform.
  8. 【請求項8】 入力電源の電圧変動を記憶する入力電圧
    変動モニタ手段と、電流波形記憶手段に記憶された波形
    と理想波形演算手段との比較により誤差を演算する誤差
    演算手段と、前記入力電圧変動モニタ手段の出力する入
    力電圧変動と前記誤差演算部により演算される誤差から
    目標波形を出力するファジィ推論手段を備えた請求項1
    記載の系統連系インバータ。
    8. An input voltage fluctuation monitoring means for storing a voltage fluctuation of an input power supply; an error calculating means for calculating an error by comparing a waveform stored in a current waveform storage means with an ideal waveform calculating means; 2. A fuzzy inference means for outputting a target waveform from an input voltage fluctuation output from a fluctuation monitoring means and an error calculated by said error calculation unit.
    The grid-connected inverter described.
  9. 【請求項9】 電流波形記憶手段に記憶された波形と前
    記理想波形演算手段との比較により誤差を演算する誤差
    演算手段と、前記誤差演算手段の誤差が所定値より大き
    い区間を抽出する誤差頻発区間抽出手段と、前記誤差頻
    発区間抽出手段の出力する区間の追従を遅くした目標波
    形を出力する目標波形演算手段を備えた請求項1記載の
    系統連系インバータ。
    9. An error calculating means for calculating an error by comparing a waveform stored in a current waveform storing means with the ideal waveform calculating means, and an error frequent occurrence for extracting a section in which the error of the error calculating means is larger than a predetermined value. 2. The system interconnection inverter according to claim 1, further comprising: a section extracting unit; and a target waveform calculating unit configured to output a target waveform obtained by delaying the following of the section output by the frequent error section extracting unit.
JP11174981A 1999-06-22 1999-06-22 System interconnection inverter Pending JP2001008467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11174981A JP2001008467A (en) 1999-06-22 1999-06-22 System interconnection inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11174981A JP2001008467A (en) 1999-06-22 1999-06-22 System interconnection inverter

Publications (1)

Publication Number Publication Date
JP2001008467A true JP2001008467A (en) 2001-01-12

Family

ID=15988143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11174981A Pending JP2001008467A (en) 1999-06-22 1999-06-22 System interconnection inverter

Country Status (1)

Country Link
JP (1) JP2001008467A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199808A (en) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd System-interconnected inverter arrangement
JP2011160656A (en) * 2011-05-24 2011-08-18 Mitsubishi Electric Corp Dc power supply
JP2013046481A (en) * 2011-08-23 2013-03-04 Hitachi Koki Co Ltd Waveform conversion device and power supply device equipped with the same
JP2016165184A (en) * 2015-03-06 2016-09-08 住友電気工業株式会社 Conversion device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199808A (en) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd System-interconnected inverter arrangement
JP2011160656A (en) * 2011-05-24 2011-08-18 Mitsubishi Electric Corp Dc power supply
JP2013046481A (en) * 2011-08-23 2013-03-04 Hitachi Koki Co Ltd Waveform conversion device and power supply device equipped with the same
JP2016165184A (en) * 2015-03-06 2016-09-08 住友電気工業株式会社 Conversion device

Similar Documents

Publication Publication Date Title
JP3873972B2 (en) Power supply device and method for creating switching signal for on / off control of switching element of converter section constituting power supply device
JP5112111B2 (en) DC power supply and grid-connected inverter system using this DC power supply
EP2834902B1 (en) Power supply control
JP2003259567A (en) Uninterruptible power source
JP5048280B2 (en) Inverter device
JP5343229B2 (en) Inverter
JP4379959B2 (en) Grid interconnection inverter
JP2001037246A5 (en)
JP2000152647A (en) System interconnection inverter
JP2001008467A (en) System interconnection inverter
JP2010028977A (en) Power supply unit
JP2008015899A (en) System interconnection power conditioner
JP2001209445A (en) Inverter controller for system interconnection
EP1708351A2 (en) Control systems for inverters
JP4487354B2 (en) Grid interconnection inverter
JP2005020806A (en) Three-phase input charging device
JP2001169567A5 (en)
JP2013106368A (en) Power conversion device
JP2000333471A (en) Inverter for system interconnection
JP6783181B2 (en) Power converter
JP2009142005A (en) System-interconnected inverter controller and control method
JP4611009B2 (en) Inverter control method
US10666131B2 (en) Dead-time voltage compensation apparatus and dead-time voltage compensation method
JP2020025398A (en) Power unit
US8760069B2 (en) Circuit arrangement and method for operating a high pressure discharge lamp