JP2000511303A - セリフを用いるフォトリソグラフィマスクおよびその製造方法 - Google Patents
セリフを用いるフォトリソグラフィマスクおよびその製造方法Info
- Publication number
- JP2000511303A JP2000511303A JP09542610A JP54261097A JP2000511303A JP 2000511303 A JP2000511303 A JP 2000511303A JP 09542610 A JP09542610 A JP 09542610A JP 54261097 A JP54261097 A JP 54261097A JP 2000511303 A JP2000511303 A JP 2000511303A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- serif
- serifs
- exposure apparatus
- optical exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
実際の回路設計とウエハ上の最終的な回路パターンとの間をより一致させるための、セリフを利用したフォトリソグラフィマスクおよびその製造方法が開示されている。このマスクは複数のセリフを使用し、セリフは、製作プロセスの際に用いられる露光装置の解像度の限界によって決定された寸法を有する。セリフの各々の表面領域の部分がマスクのコーナー領域と重ね合わされるように、セリフはマスクのコーナー領域に配置される。セリフの寸法は、前記露光装置の解像度の限界の約1/3である。セリフの全表面積の約33〜約40%がマスクのコーナー領域と重ね合わされる。
Description
【発明の詳細な説明】
セリフを用いるフォトリソグラフィマスクおよびその製造方法
発明の分野
本発明は、フォトリソグラフィマスク、および半導体装置の製造に使用される
フォトリソグラフィマスクを形成する方法に関し、特に、実際の回路設計と半導
体ウェハ上の最終的な回路パターンとをより一致させるためのセリフを利用する
マスクおよび方法に関する。
関連技術の記載
半導体デバイスを製造する場合、シリコンウエハに回路パターンを転写し、集
積回路を作製するために、フォトリソグラフィマスクが用いられる。フォトリソ
グラフィマスクは、幾何学的なパターンから構成されており、この幾何学的なパ
ターンはシリコンウエハ上に集積される回路の構成要素に対応している。このよ
うなマスクを生成させるために用いられるパターンはCAD(コンピューターエ
イデットデザイン)プログラムによって描かれる。各マスクは、シリコンウエハ
上に置かれた感光性材料層(「フォトレジスト」)にその対応するパターンを転
写するために用いられる。マスクパターンからフォトレジストへの転写は、一般
的に、露光装置によってなされる。露光装置は、マスクを介して光または輻射を
フォトレジストに照射する。
ほとんどのCADプログラムは、機能的なマスクを生成させるために、予め決
められたデザインルールに従っている。これらのルールは、プロセスおよび設計
上の限界によって定められる。例えば、望ましくない態様でデバイスまたは配線
が相互干渉しないようにするため、デバイスと配線との間隔の許容範囲がデザイ
ンルールによって規定される。
これらのデザインルールの限定は、一般に「微少寸法(critical dimensions
)」(CD)とよばれる。回路の微少寸法は、最も小さなライン幅または2本の
ライン間の最も小さなスペースとして規定される。従って、CDは、設計された
回路の全体の寸法および集積度を決定する。
もちろん、集積回路製造の一つの目的は、もとの回路設計をウエハ上に(マス
クを介して)正確に再現することである。他の目的は、出来るだけ半導体ウエハ
の実際の地所(real estate)のほとんどを使用することである。しかしながら
、集積回路の大きさが減少し、その集積度が増加するにつれて、対応するマスク
パターンのCDは、光学露光装置の解像度の限界に近づいていく。露光装置の解
像度は、露光装置がウエハ上を繰り返して露光できる最小図形(minimum featur
e)として規定される。今日の露光設備の解像度の値は、多くの進歩したIC回
路設計のためのCDとしてしばしば用いられる。
回路レイアウトの微少寸法がより小さくなり、露光装置の解像度の値に近づく
につれて、マスクパターンと、フォトレジスト層上に現像される実際の回路パタ
ーンとの対応関係は、はっきりと(significantly)減少する。マスクと実際の
回路パターンとの違いの程度および量は、回路図形相互間の距離(proximity)
に依存する。
それゆえに、パターン転写の問題は「近接効果(proximity effects)」とよ
ばれる。近接効果は、非常に接近した回路パターン図形がリソグラフィ的にウエ
ハ上のレジスト層に転写されるときに生じる。接近した回路図形の光の波が相互
作用をおこし、それによって、最終的に転写されるパターンの図形がゆがむ。
別の一般な近接効果問題が、露光装置の解像度の限界に近づくことによって生
じる。この問題は、フォトレジストのコーナー(凹または凸の両方とも)が各々
のコーナーでエネルギーが集中したり不足したりすることによって露光過度また
は露光不足となる傾向があることである。例えば、光または輻射に露光している
間、フォトレジスト層には全ての周囲領域からのエネルギーが集まる。従って、
ウエハのある付近の露光量は、隣接する付近の露光による影響を受ける。
マスクパターンのコーナー領域には隣接する領域がないため、フォトレジスト
層のコーナーに対する露光ドーズは、レジスト層本体の露光ドーズよりも常に少
なくなる。それゆえ、現像されるフォトレジストパターンのコーナーは、角張る
よりも丸くなる傾向がある。コーナーには、マスクされたパターンの他の領域よ
りも少ないエネルギーしか伝達されないという事実があるからである。VLSI
のような小さく稠密な集積回路において、このような丸くなる効果は、回路の性
能に重大な劣化を引き起こし得る。さらに、丸くなることはウエハ表面面積の損
失となり、相応じて伝導のために利用可能な総面積を減少させ、その結果、コン
タクト抵抗の望ましくない増加を生じさせる。
近接効果の重大な問題を克服するのに役立つように、サブリソグラフィ図形(
sub-lithographic feature)をマスクパターンに加えるという数多くの技術が用
いられる。サブリソグラフィ図形は露光装置の解像度未満の寸法を有しており、
それゆえにフォトレジスト層に転写されない。その代わり、サブリソグラフィ図
形はもとのマスクパターンと相互作用し、近接効果を補正する。その結果、最終
的に転写される回路パターンが改善される。
このようなサブリソグラフィ図形の例には、スキャッタリングバーおよびアン
チスキャッタリングバーがある。これらがマスクパターンに加えられることによ
って、近接効果によって生じるマスクパターン内の図形間の差異が減少する。設
計からウエハへの回路パターン転写を改善するために、マスクパターンに「セリ
フ(serifs)」と呼ばれる図形を付ける別の技術が用いられる。セリフは、一般
に、マスクの各コーナーに置かれるサブリソグラフィの正方形図形である。セリ
フは、ウエハ上の最終的に転写される回路パターンのコーナーを「鋭く(sharpe
n)」し、それによって実際の回路設計と、フォトレジスト層上の最終的に転写
される回路パターンとの間の対応性を改善する役目を果たす。セリフはまた、2
つの異なる回路の交差によって生じる歪み要因を補正するために、異なる回路パ
ターンが交差する領域で用いられる。
図1A〜1Cは、単純な形状で、セリフが指し示す問題を描写している。図1
Aは、回路設計の基本的な形状(正方形として表している)を示す。図1Aの正
方形デザインは、コーナーの縁が鋭いという特徴を有している。図1Aの回路設
計に基づいた典型的なマスクパターン(サブリソグラフィ図形を用いないとき)
を図1Bに示す。常に避けられない量の減損が回路モジュレーションの間にある
という事実のために、回路設計のコーナーの解像度のいくつかは失われ、少し丸
くなったコーナーを持つマスクが生じる。従って、マスクパターンが最終的にシ
リコンウエハに転写される場合には、マスクパターンを形成するときの解像度の
損失の蓄積効果および露光装置の解像度の限界によって生じる近接効果によって
、
実質的に長円形の形状である最終的に転写される回路設計がウエハに生じる(図
1C)。それゆえ、もとの回路設計と最終的なフォトレジストパターンとの一致
は大きく減少する。
コーナーラウンディング(corner rounding)の負の影響がチップ面積の損失
であることは明らかである。例えば、もとの回路パターンは、正方形を有してい
る。正方形パターンは最小CDデザインルールを用いている。従って、CDは正
方形の各サイドの寸法を表す。パターンがフォトレジストに転写された後、パタ
ーンは丸くなった形状になる。これを図1A〜1Cに示す。意図した正方形の形
状から最終的に丸くなったパターンになると、面積の損失は、0.5μmデザイ
ンルールで約20〜22%になると判断される。これは、非常に大きな量のエラ
ーである。
コーナーラウンディング効果は、露光装置とフォトレジストプロセスとの間の
相互作用の結果であることがわかっている。設計からマスクへのモジュレーショ
ン損失が最小であると仮定しても、マスクの解像度は依然として露光装置の解像
度の限界を十分に越える。
図2Aおよび2Bはコーナーラウンディング概念を表している。図2Aにおい
て、マスク10およびレジスト図形12が示されている。値「d」は、所定のフ
ォトリソグラフィプロセスの解像度の限界に対応する。数学的に、リソグラフィ
プロセス(露光装置およびフォトレジストプロセスを含んでいる)についての解
像度の限界は、下記のRayleigh基準によって表され得る:
解像度の限界=k(λ/NA)
ここでλは露光光の波長であり、「NA」は、画像光学の開口数を表し、「k」
はフォトレジストプロセスの能力である。典型的な製造フォトレジストプロセス
は0.7であると仮定される。
上記の式は、通常、2つの図形エッジの間の最小の解像可能な間隔を記載する
ために用いられる。この式はまた、コーナーラウンディング効果を説明するため
にも用いられ得る。例えば、(図2Aにおいて):
d=解像度の限界=k(λ/NA)
であるとき、コーナー領域においてbからcに引かれている対角線はサブ解像度
領域になる。すなわち、これらは解像することができない。従って、解像度の限
界のために、コーナーを正確に再現するような典型的なリソグラフィプロセスた
めの方法は全くない。
コーナーラウンディングの問題を解くための一つのアプローチ(セリフの使用
を除いて)は、「d」、すなわち解像度の限界を大きくすることである。「d」
を大きくすることは、微少寸法を「バイアシングアップ(biasing up)」するこ
とを要する。これは、図2Bに示すように、微少寸法の実際の寸法を増加させな
ければならないことを意味する。このアプローチは、半導体産業において一般的
なものである。その理由は、実行するのが比較的簡単だからである。しかしなが
ら、この方法を用いることについての不利は、チップの実際の地所のより多くの
量を消費するということであり、それゆえ、より大きな回路ダイ寸法が必要とな
る。さらに、この方法は、コーナーラウンディングの問題を「解決(solve)」
しておらず、コーナーラウンディング効果を隠すための試みにしかすぎない。
図3Aおよび3Bは、コーナーラウンディング問題を扱う他の方法を表してい
る。この方法は、末端ライン図形の寸法を任意に伸ばすことを含んでいる。図3
Aは、典型的な末端ライン図形14を示している。図3Bは、いわゆる「ハンマ
ーハット(hammer hat)」スタイルのバイアス16を用いて、任意に伸ばしたこ
とを示している。この技術の目的は、より良好なプリンタビリティを有するよう
に、末端ライン図形をより大きく作製することである。しかしながら、この問題
も同じである;ハンマーハット図形は、余分のチップスペースを占める。従って
、この方法は、近接する図形のための余裕をより多くとり、指定されたプロセス
についての微少寸法ルールを破らないようにする必要がある。
セリフは、回路を製造する際のコーナーラウンディングの問題を克服し、もと
の回路設計と最終的なフォトレジストレイアウトとの間の一致を改善することを
企図して設計された。過去において、リソグラフィプロセスのためのコンピュー
ターシミュレーションツール(CADのような)の精度は疑わしく、このような
ツールは直ちには利用できなかった。従って、セリフを使用し得るということは
知られていたが、これらの実行には制限があった。用いられるセリフ技術は、任
意の寸法のセリフを希望の主要図形に追加するという単純なものであり、未補正
の図形よりもある改善が見られたようであった。しかしながら、このような改善
は、予期した結果と比較すると失望するものであった。
任意の寸法のセリフを用いるのとは対照的に、N.Cobbら、Fast,Low-Complex
ity Mask Design、SPIE Vol.2440、313-327(1995)に開示された最近のアプロー
チは、コンピューターエイデットデザインを用いて複雑な回路設計の全てのコー
ナー図形を補正することである。図4Aおよび4Bは、複雑な回路設計およびこ
の技術を用いる対応するマスクをそれぞれを表している。もしマスクがこれらの
予め補正した図形を用いて現実的に作製され得ると、その結果は、未補正マスク
よりもより良好であることが予期される。
しかしながら、この技術に必要な補正計算は、現時点で実用的でない。この技
術は、最初に、実体のない画像を小さなセグメント領域ごとに計算しなければな
らない。アルゴリズムがどんなに効率的でも、計算は、複雑かつ集中的なもので
ある。例えば、数百ミクロンの回路領域について、要求される計算はほとんど1
日かかるであろう。現実的なVLSI回路について、ダイの寸法は、1つの側だ
けで10〜20mmのオーダーである。従って、このタイプの計算の激しい方法
論は、いつでもすぐ実際の適用を行える準備ができていない。
M.Sugawaraら、EDM方法論による光学近接効果の実用的な評価、SPIE Vol.24
40、pp.207-219(1995)に開示された更に他のタイプの補正方法がある。この方
法は、フォトレジストプロセスの焦点および露光窓に関して、実際のリソグラフ
ィプロセスの幅を予め決めることを要求する。一度この情報が決定され、確定さ
れると、計算ソフトウエアは、画像強度を考慮に入れ、図形の中の必要とされる
補正領域を計算する。従って、この方法は、進歩させた一連のセリフを用いて図
形末端ラインを積極的に補正できる。
このアプローチには欠点がある。まず、それは確定の方法である。つまり、プ
ロセスを変えるとき(すなわち新しい露光装置を用いる、または新しいタイプの
フォトレジストにする)、補正方法を再び実行して新しいマスクを作製しなけれ
ばならない。さらに、進歩した一連のセリフは、非常に微少の増分について行わ
れる。これらの小さな増分は、マスクを作製する従来の方法の制限を超えて行わ
れ得る。従って、この方法は、セリフ補正工程の複雑さが劇的に減少しないかぎ
り、実際の使用を得ることはないであろう。
発明の目的の要約
従って、本発明の目的は、集積回路の作製においてセリフを利用する方法を提
供し、もとの回路設計と転写されたフォトレジストパターンとの間の一致を従来
の公知方法よりも改善することである。
本発明の別の目的は、セリフを持つフォトリソグラフィマスクを提供し、もと
の回路設計と転写されたフォトレジストパターンとの間の一致を改善することで
ある。
本発明の別の目的は、フォトリソグラフィマスクを形成するときのセリフの効
果を増加させることである。本発明のさらに別の目的は、従来のセリフ技術より
も鋭い良好なコーナーパターンを提供するにもかかわらず、マスクパターンを形
成するときに容易に複製できるセリフデザインを生成することである。
本発明は、全ての付随する特徴および効果を含めて、添付の図面と共に以下の
詳細な説明を参照することによって最もよく理解される。
図面の簡単な説明
図1A〜1Cは、回路設計からマスクパターンへ、そして最終的なウエハプロ
ダクトへの典型的な進行を示す。
図2A〜2Bは、コーナーラウンディングの概念およびそれを補う一つの試み
を示す。
図3A〜3Bは、コーナーラウンディングを補正する従来技術の試みの一つの
タイプを示す。
図4A〜4Bは、複雑な回路設計におけるコーナーラウンディングを補正する
従来技術の試みの他のタイプを示す。
図5A〜5Bは、本発明に従うセリフの配置を示す。
図6A〜6Bは、本発明のセリフを用いたテストの結果を図で表している。図面の詳細な説明
本発明は、セリフを使用するフォトリソグラフィマスクおよびその方法に関し
、もとの回路設計とウエハ上の最終的なフォトレジストパターンとの間の一致を
公知のセリフ技術よりも大いに増加させる。
近接効果を抑えるためのセリフの効果を最大限にすべく、使用されるセリフの
寸法は、光学露光装置の解像度によって決定されることが決められている。本発
明によれば、セリフの寸法は露光装置の解像度の約1/3とするのがよい。例え
ば、今日入手可能なある市販の露光装置についての解像度は約0.45ミクロン
である。従って、使用されるセリフの寸法は、約0.45ミクロンの1/3、す
なわち約0.15ミクロンとするのがよい。
セリフの効果を最大限にするための他の重要な要素は、マスク回路パターンの
上のセリフの配置である。本発明によれば、セリフの全表面積の約33%〜約4
0%をマスクパターンに重ね合わせるようにして、セリフをマスクパターンのコ
ーナーに置くのがよい。それゆえ、上記の例を続けると、セリフの全寸法が約0
.15ミクロンであるとき、マスクパターンのコーナー上で重ね合わされるセリ
フの表面積の量を約0.05〜約0.06ミクロンとするのがよい(すなわち、
セリフの全表面積の約33〜約40%)。
図5A〜5Bは、本発明の概念を表している。図5Aにおいて、回路マスクパ
ターン20は正方形として示されている。セリフ22はマスクパターンの各コー
ナーに置かれる。セリフ22の隠れた部分24がマスクパターン20のコーナー
と重なり合っている。図5Aに示すように、マスクパターン20のコーナーと重
なり合っているセリフの隠れた部分24は、セリフ22の全表面積の約33〜約
40%である。
セリフの効果を最大限にするための重要な要素は、セリフの全体の寸法(露光
装置の解像度によって決まる)、およびセリフがマスクパターンのコーナーと重
なり合う量である。本発明において開示されるデザインルールに従うとき、セリ
フの形状は重要ではない。
従って、本発明は、マスク製造業者に大きな利点を与える。上述したように、
正方形のセリフをマスク上に与えることは、特にセリフの寸法がサブミクロンレ
ベルにある場合、非常に困難である。セリフの形状は本発明については重要では
ないので、セリフは、より容易にマスクパターンにデザインされ得る。それゆえ
、この利点は、マスク制作に関する回路デザイナーの時間および費用を節約する
。図5Bは、本発明に従うセリフ補正したマスクの実際の図を表している。
本発明は、フォトレジストパターンの作製に著しい改善を提供する。この改善
を定量化するため、以下のテストを行った。水銀I線波長(365nm)の露光
装置は、四極子のオフアクシス照明を持ち、0.60の開口数を有するものを使
用した。焦点設定は0ミクロンであった。市販のI線フォトレジストのプロセス
を用いて、試験されるデザインについての微小寸法を0.5ミクロンにセットし
た。寸法を80%レジスト深さで測定した。従って、予想される正方形コンタク
ト面積は0.25平方ミクロンであった。セリフ補正を用いずに試験を行ったと
きは、実際の接触面積は0.187平方ミクロンであり、エラーは25.2%で
あった。しかし、本発明に従ってセリフを用いて試験を行ったときは、実際のコ
ンタクト面積は0.215平方ミクロンであり、エラーは14%のみであった。
図6Aおよび6Bはこのテストの結果を表している。ここで、図6Aは未補正の
実際の接触範囲を示し、図6Bはセリフ補正した実際の接触範囲を示す。
また第2の試験も実行した。結果は、再び本発明の利点を示すものである。こ
の試験において、水銀I線波長の露光装置は、コヒーレンス比0.52で、0.
54の開口数を有するものを使用した。焦点設定は最適条件から−0.2ミクロ
ンであった。市販のI線フォトレジストプロセスを用いて、試験されるデザイン
についての微小寸法を0.5ミクロンにセットした。寸法を80%レジスト深さ
で測定した。
下記表1および表2は、このテストの結果を示す。表1は、セリフを使用しな
かったときの結果を示している。表2は、本発明に従うセリフを使用した結果を
示す。 上記データから理解できるように、本発明は、未補正のマスクと比較して著し
い改善を提供した。「T」および「+」の両方の図形の交差は、%エラーの劇的
な減少を示す。一方、「L」交差については%エラーの減少はない。これは予期
されるとおりであり、内部のコーナーおよび外部のコーナーはお互いの効果をキ
ャンセルする傾向がある。全ての場合において、加えられた本発明のセリフは、
%エラーを10%未満にまで減少させた。
本発明は、公知のセリフ設計技術よりも大きな改善を提供する。本発明は、も
との回路設計とウエハ上の最終的なフォトレジストとの間の実質的に正確な一致
を、通常発生する「コーナーラウンディング」の量を著しく減少させることによ
ってデザイナーに提供させ得る。本発明はまた、セリフの最適な配置に関する特
定のルールをマスクデザイナーに提供する。このルールは比較的単純であり、容
易に適合させ得る。さらに、セリフの実行は回路設計の後に行われ得る。CAD
後プロセッシングアルゴリズム(CAD post-processing algorithm)を用いるこ
とによって、スキャッタリングバーおよびアンチスキャッタリングバーのような
他のOPC(光学的近接補正)に加えて容易に主要図形に、セリフは付けられ得
る。
フォトリソグラフィマスク、および半導体デバイスの製作におけるパターン形
成プロセス(lithographic pattering process)を改善する方法を開示してきた
。本発明は、光学リソグラフィ、レーザおよび非レーザベースのDeep紫外線(U
V)リソグラフィ、x線リソグラフィ、ならびに粒子ビームベースリソグラフィ
の全ての形態で実施可能であることによって特徴づけられる。同様のルールは「
位相シフト(phase-shifted)」マスクにも適用し得る(適用可能な場所で)。
上述した記載において、本発明の完全な理解を提供するために、数多くの特定の
詳細、例えば、装置(tool)、寸法、物質の種類などを述べてきた。これらの特
定の詳細のいくつかは、本発明を実施するために用いる必要がないことは当業者
によれば明らかである。他の例示において、本発明を不必要に不明瞭にすること
をさけるため、周知のプロセス工程は記載していない。
さらに、本発明は、その精神または本質的な特性を離れることなく、他の特定
の形態においても具現化され得る。それゆえ、本実施形態は全ての点で例示的で
あり、かつ制限的ではないと考えなければならない。本発明の範囲は、上述の記
載よりもむしろ添付の請求の範囲によって示される。それゆえ、請求の範囲と等
価な意味および範囲内となる全ての改変は、本発明の範囲に包含されるように意
図される。
Claims (1)
- 【特許請求の範囲】 1.マスクの製造方法であって、集積回路に対応するリソグラフィパターンを 前記マスクから半導体基板上に光学露光装置の使用によって光学的に転写するた めのマスクの製造方法であって a.前記集積回路に対応する前記リソグラフィパターンを有する前記マスクで あって、前記マスクは複数のコーナ領域を持つマスクを生成させる工程;および b.セリフを前記マスクのコーナー領域に設置する工程、 を包含し、前記セリフの各々について表面領域の予め決められた部分が前記マス クのコーナー領域と重なり合うように前記セリフが設置されるマスクの製造方法 。 2.前記セリフは予め決められた寸法を有し、前記予め決められた寸法は前記 光学露光装置の解像度の値によって定められる請求項1に記載の方法。 3.前記セリフの前記予め定められた寸法は、前記光学露光装置の解像度の値 の約1/3である請求項2に記載の方法。 4.前記セリフの各々について前記表面領域の予め決められた部分は約33〜 約40%である請求項1に記載の方法。 5.前記セリフは予め決められた寸法を有し、前記予め決められた寸法は前記 光学露光装置の解像度の値によって定められる寸法である請求項4に記載の方法 。 6.前記セリフの前記予め定められた寸法は、前記光学露光装置の解像度の値 の約1/3である請求項5に記載の方法。 7.マスクの製造方法であって、集積回路に対応するリソグラフィパターンを 前記マスクから半導体基板上に光学露光装置の使用によって光学的に転写するた めのマスクの製造方法であって a.前記集積回路に対応する前記リソグラフィパターンを有する前記マスクで あって、前記マスクは複数のコーナ領域を持つマスクを生成させる工程; b.前記光学露光装置の解像度の限界を決定する工程; c.前記光学露光装置の前記解像度の限界によって決定される寸法を有するセ リフを生成させる工程;および d.前記セリフを前記マスクのコーナー領域に設置する工程、 を包含し、表面領域における前記セリフの各々について予め決められた部分が前 記マスクのコーナー領域と重なり合うように前記セリフが設置されるマスクの製 造方法。 8.前記セリフの寸法は、前記光学露光装置の解像度の限界の約1/3である 請求項7に記載の方法。 9.前記セリフの各々について前記表面領域の予め決められた部分は約33〜 約40%である請求項7に記載の方法。 10.前記セリフの寸法は、前記光学露光装置の解像度の限界の約1/3であ る請求項9に記載の方法。 11.複数のコーナー領域を有するフォトリトグラフィマスクであって、集積 回路に対応するリソグラフィパターンを前記マスクから半導体基板上に光学露光 装置の使用によって光学的に転写するためのマスクであり、前記光学露光装置の 解像度の限界によって決定された寸法からなる複数のセリフを備え、前記セリフ の各々について表面領域の予め決められた部分が前記マスクのコーナー領域と重 なり合うように前記セリフが設置される、フォトリソグラフィマスク。 12.前記セリフの寸法は、前記光学露光装置の解像度の限界の約1/3であ る請求項11に記載のフォトリソグラフィマスク。 13.前記セリフの各々について前記表面領域の予め決められた部分は約33 〜約40%である請求項11に記載のフォトリソグラフィマスク。 14.前記セリフの寸法は、前記光学露光装置の解像度の限界の約1/3であ る請求項13に記載のフォトリソグラフィマスク。 15.半導体基板上の集積回路であって a.前記集積回路に対応するリソグラフィパターンを有するフォトリソグラフ ィマスクであって、前記マスクは複数のコーナ領域を持つマスクを生成させる工 程; b.前記マスクのリソグラフィパターンを前記半導体基板に転写するために使 用される光学露光装置の解像度の限界を決定する工程; c.前記光学露光装置の前記解像度の限界によって決定される寸法を有するセ リフを生成させる工程;および d.前記セリフを前記マスクのコーナー領域に設置する工程、 の方法であって、前記セリフの各々について表面領域の予め決められた部分が前 記マスクのコーナー領域と重なり合うように前記セリフが設置される方法によっ て製造される半導体基板上の集積回路。 16.前記セリフの寸法は、前記光学露光装置の解像度の限界の約1/3であ る請求項15に記載の集積回路。 17.前記セリフの各々について前記表面領域の予め決められた部分は約33 〜約40%である請求項15に記載の集積回路。 18.前記セリフの寸法は、前記光学露光装置の解像度の限界の約1/3であ る請求項17に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/654,459 US5707765A (en) | 1996-05-28 | 1996-05-28 | Photolithography mask using serifs and method thereof |
US08/654,459 | 1996-05-28 | ||
PCT/US1997/008418 WO1997045772A1 (en) | 1996-05-28 | 1997-05-27 | Photolithography mask using serifs and method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000511303A true JP2000511303A (ja) | 2000-08-29 |
Family
ID=24624946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09542610A Pending JP2000511303A (ja) | 1996-05-28 | 1997-05-27 | セリフを用いるフォトリソグラフィマスクおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5707765A (ja) |
EP (1) | EP0902915A1 (ja) |
JP (1) | JP2000511303A (ja) |
WO (1) | WO1997045772A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004699A (ja) * | 2007-06-25 | 2009-01-08 | Nec Electronics Corp | 半導体装置の製造方法及び半導体製造装置 |
JP2009252917A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010072434A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法 |
US8021829B2 (en) | 2006-04-06 | 2011-09-20 | Tdk Corporation | Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head |
Families Citing this family (107)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3489309B2 (ja) * | 1995-12-27 | 2004-01-19 | 株式会社デンソー | 半導体力学量センサの製造方法および異方性エッチングマスク |
US5795688A (en) * | 1996-08-14 | 1998-08-18 | Micron Technology, Inc. | Process for detecting defects in photomasks through aerial image comparisons |
US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
US6118137A (en) * | 1997-09-08 | 2000-09-12 | Advanced Micro Devices, Inc. | Test structure responsive to electrical signals for determining lithographic misalignment of conductors relative to vias |
US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
US6578188B1 (en) * | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
US7093229B2 (en) * | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US7617474B2 (en) * | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
JP2003526110A (ja) * | 1997-09-17 | 2003-09-02 | ニューメリカル テクノロジーズ インコーポレイテッド | 設計ルールの照合システム及び方法 |
US6114071A (en) * | 1997-11-24 | 2000-09-05 | Asml Masktools Netherlands B.V. | Method of fine feature edge tuning with optically-halftoned mask |
US6359461B1 (en) | 1998-02-10 | 2002-03-19 | Advanced Micro Devices, Inc. | Test structure for determining the properties of densely packed transistors |
US5986283A (en) * | 1998-02-25 | 1999-11-16 | Advanced Micro Devices | Test structure for determining how lithographic patterning of a gate conductor affects transistor properties |
WO1999047981A1 (en) | 1998-03-17 | 1999-09-23 | Asml Masktools Netherlands B.V. | METHOD OF PATTERNING SUB-0.25μ LINE FEATURES WITH HIGH TRANSMISSION, 'ATTENUATED' PHASE SHIFT MASKS |
US6311319B1 (en) * | 1998-05-22 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Solving line-end shortening and corner rounding problems by using a simple checking rule |
US6380554B1 (en) | 1998-06-08 | 2002-04-30 | Advanced Micro Devices, Inc. | Test structure for electrically measuring the degree of misalignment between successive layers of conductors |
US6226781B1 (en) | 1998-08-12 | 2001-05-01 | Advanced Micro Devices, Inc. | Modifying a design layer of an integrated circuit using overlying and underlying design layers |
US6120952A (en) * | 1998-10-01 | 2000-09-19 | Micron Technology, Inc. | Methods of reducing proximity effects in lithographic processes |
US6608920B1 (en) | 1998-10-29 | 2003-08-19 | Applied Materials, Inc. | Target acquisition technique for CD measurement machine |
JP3241010B2 (ja) * | 1998-11-18 | 2001-12-25 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法 |
JP3278057B2 (ja) | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
US6373975B1 (en) | 1999-01-25 | 2002-04-16 | International Business Machines Corporation | Error checking of simulated printed images with process window effects included |
JP4057733B2 (ja) * | 1999-02-22 | 2008-03-05 | 株式会社東芝 | 転写パターンのシミュレーション方法 |
US6430733B1 (en) | 1999-04-22 | 2002-08-06 | International Business Machines Corporation | Contextual based groundrule compensation method of mask data set generation |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6526164B1 (en) * | 1999-05-27 | 2003-02-25 | International Business Machines Corporation | Intelligent photomask disposition |
US6425112B1 (en) | 1999-06-17 | 2002-07-23 | International Business Machines Corporation | Auto correction of error checked simulated printed images |
US6127071A (en) * | 1999-06-22 | 2000-10-03 | International Business Machines Corporation | Serif mask design for correcting severe corner rounding and line end shortening in lithography |
US6258489B1 (en) | 1999-07-09 | 2001-07-10 | Micron Technology, Inc. | Mask design utilizing dummy features |
US6704695B1 (en) | 1999-07-16 | 2004-03-09 | International Business Machines Corporation | Interactive optical proximity correction design method |
US6844118B2 (en) * | 1999-08-19 | 2005-01-18 | Micron Technology, Inc. | Method and layout for high density reticle |
US6465138B1 (en) | 1999-08-19 | 2002-10-15 | William Stanton | Method for designing and making photolithographic reticle, reticle, and photolithographic process |
US20020144230A1 (en) * | 1999-09-22 | 2002-10-03 | Dupont Photomasks, Inc. | System and method for correcting design rule violations in a mask layout file |
US6421820B1 (en) | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
US6596466B1 (en) | 2000-01-25 | 2003-07-22 | Cypress Semiconductor Corporation | Contact structure and method of forming a contact structure |
EP1269266B1 (en) * | 2000-02-14 | 2006-11-29 | ASML MaskTools B.V. | A method of improving photomask geometry |
US6584609B1 (en) * | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
US6280887B1 (en) * | 2000-03-02 | 2001-08-28 | International Business Machines Corporation | Complementary and exchange mask design methodology for optical proximity correction in microlithography |
US6548224B1 (en) | 2000-03-07 | 2003-04-15 | Kulicke & Soffa Holdings, Inc. | Wiring substrate features having controlled sidewall profiles |
US6329107B1 (en) | 2000-03-15 | 2001-12-11 | International Business Machines Corporation | Method of characterizing partial coherent light illumination and its application to serif mask design |
US6571383B1 (en) | 2000-04-28 | 2003-05-27 | Infineon Technologies, Ag | Semiconductor device fabrication using a photomask designed using modeling and empirical testing |
US6335130B1 (en) | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
TW512424B (en) * | 2000-05-01 | 2002-12-01 | Asml Masktools Bv | Hybrid phase-shift mask |
EP1164432A1 (en) | 2000-06-13 | 2001-12-19 | ASML Masktools Netherlands B.V. | Optical proximity correction method utilizing serifs having variable dimensions |
US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
US6625801B1 (en) | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
US6792590B1 (en) | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
JP2002122977A (ja) * | 2000-10-17 | 2002-04-26 | Sony Corp | フォトマスクの作成法、フォトマスク、並びに露光方法 |
US6665856B1 (en) | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US6596444B2 (en) | 2000-12-15 | 2003-07-22 | Dupont Photomasks, Inc. | Photomask and method for correcting feature size errors on the same |
US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
TWI243962B (en) * | 2001-02-27 | 2005-11-21 | Asml Netherlands Bv | A photolithography mask, a method and a computer program product of transferring a lithographic pattern, and a device manufacturing method |
US6881523B2 (en) | 2001-03-14 | 2005-04-19 | Asml Masktools B.V. | Optical proximity correction method utilizing ruled ladder bars as sub-resolution assist features |
US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
US6703167B2 (en) | 2001-04-18 | 2004-03-09 | Lacour Patrick Joseph | Prioritizing the application of resolution enhancement techniques |
US6516452B2 (en) * | 2001-05-01 | 2003-02-04 | Chipdata, Inc. | Method and apparatus for verifying design data |
US6789237B1 (en) * | 2001-05-11 | 2004-09-07 | Northwestern University | Efficient model order reduction via multi-point moment matching |
US6601231B2 (en) | 2001-07-10 | 2003-07-29 | Lacour Patrick Joseph | Space classification for resolution enhancement techniques |
US6803155B2 (en) * | 2001-07-31 | 2004-10-12 | Micron Technology, Inc. | Microlithographic device, microlithographic assist features, system for forming contacts and other structures, and method of determining mask patterns |
US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
US7159197B2 (en) * | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
US6670646B2 (en) | 2002-02-11 | 2003-12-30 | Infineon Technologies Ag | Mask and method for patterning a semiconductor wafer |
US6875659B2 (en) | 2002-08-12 | 2005-04-05 | Macronix International Co., Ltd. | Methods of code programming a mask ROM |
US6818359B2 (en) * | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Reticles and methods of forming and using the same |
US6854106B2 (en) * | 2002-08-29 | 2005-02-08 | Micron Technology, Inc. | Reticles and methods of forming and using the same |
US7172838B2 (en) * | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
US7141338B2 (en) * | 2002-11-12 | 2006-11-28 | Infineon Technologies Ag | Sub-resolution sized assist features |
US7594199B2 (en) * | 2003-01-14 | 2009-09-22 | Asml Masktools B.V. | Method of optical proximity correction design for contact hole mask |
US6964032B2 (en) * | 2003-02-28 | 2005-11-08 | International Business Machines Corporation | Pitch-based subresolution assist feature design |
US7124394B1 (en) * | 2003-04-06 | 2006-10-17 | Luminescent Technologies, Inc. | Method for time-evolving rectilinear contours representing photo masks |
US7480889B2 (en) * | 2003-04-06 | 2009-01-20 | Luminescent Technologies, Inc. | Optimized photomasks for photolithography |
US7698665B2 (en) * | 2003-04-06 | 2010-04-13 | Luminescent Technologies, Inc. | Systems, masks, and methods for manufacturable masks using a functional representation of polygon pattern |
US7355673B2 (en) * | 2003-06-30 | 2008-04-08 | Asml Masktools B.V. | Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout |
KR101115477B1 (ko) | 2003-06-30 | 2012-03-06 | 에이에스엠엘 마스크툴즈 비.브이. | 이미지 필드 맵을 이용하여 어시스트 피처를 생성하는방법, 프로그램물 및 장치 |
US6969642B2 (en) * | 2003-07-25 | 2005-11-29 | Macronix International Co., Ltd. | Method of controlling implantation dosages during coding of read-only memory devices |
JP2005055537A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Corp | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 |
US7132334B2 (en) * | 2003-09-23 | 2006-11-07 | Macronix International Co., Ltd. | Methods of code programming a mask ROM device |
US7049035B2 (en) * | 2003-11-17 | 2006-05-23 | International Business Machines Corporation | Method for controlling linewidth in advanced lithography masks using electrochemistry |
US7269804B2 (en) * | 2004-04-02 | 2007-09-11 | Advanced Micro Devices, Inc. | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques |
KR101072514B1 (ko) * | 2004-04-09 | 2011-10-11 | 에이에스엠엘 마스크툴즈 비.브이. | 코너에서의 라운딩 및 챔퍼들을 이용한 광근접성 보정 방법 |
TW200537593A (en) * | 2004-05-07 | 2005-11-16 | Mosel Vitelic Inc | A mask, layout thereon and method therefor |
US20060292885A1 (en) * | 2005-06-24 | 2006-12-28 | Texas Instruments Incorporated | Layout modification to eliminate line bending caused by line material shrinkage |
KR100645534B1 (ko) * | 2005-08-12 | 2006-11-14 | 삼성에스디아이 주식회사 | 레이저 열전사용 마스크 및 그를 이용한 유기 전계 발광소자의 제조방법 |
JP5405109B2 (ja) * | 2005-09-13 | 2014-02-05 | ルミネセント テクノロジーズ インコーポレイテッド | フォトリソグラフィのためのシステム、マスク、及び方法 |
WO2007041602A2 (en) * | 2005-10-03 | 2007-04-12 | Luminescent Technologies, Inc. | Lithography verification using guard bands |
WO2007041600A2 (en) * | 2005-10-03 | 2007-04-12 | Luminescent Technologies, Inc. | Mask-pattern determination using topology types |
WO2007041701A2 (en) * | 2005-10-04 | 2007-04-12 | Luminescent Technologies, Inc. | Mask-patterns including intentional breaks |
WO2007044557A2 (en) | 2005-10-06 | 2007-04-19 | Luminescent Technologies, Inc. | System, masks, and methods for photomasks optimized with approximate and accurate merit functions |
US7736823B1 (en) | 2007-05-11 | 2010-06-15 | Western Digital (Fremont), Llc | Method and system for providing optical proximity correction for structures such as a PMR nose |
US8652710B2 (en) * | 2007-05-25 | 2014-02-18 | Asml Netherlands B.V. | Device manufacturing method, method of making a mask, and mask |
US8028252B2 (en) * | 2007-09-14 | 2011-09-27 | Luminescent Technologies Inc. | Technique for determining mask patterns and write patterns |
JP2009123773A (ja) * | 2007-11-12 | 2009-06-04 | Toshiba Corp | 半導体装置、及び半導体装置製造用マスクパターン |
KR101031465B1 (ko) | 2008-11-03 | 2011-04-26 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 콘택홀 형성 방법 |
US8797721B2 (en) | 2010-02-02 | 2014-08-05 | Apple Inc. | Portable electronic device housing with outer glass surfaces |
JP6238687B2 (ja) * | 2013-11-12 | 2017-11-29 | キヤノン株式会社 | マスクパターン作成方法、光学像の計算方法 |
US10042245B2 (en) | 2016-07-13 | 2018-08-07 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Photomask having an exposure correction function |
CN106019815A (zh) * | 2016-07-13 | 2016-10-12 | 武汉华星光电技术有限公司 | 一种具有曝光补正的光罩 |
CN106200257A (zh) * | 2016-07-13 | 2016-12-07 | 武汉华星光电技术有限公司 | 一种具有曝光补正的光罩 |
CN112305857B (zh) * | 2019-07-31 | 2024-06-14 | 京东方科技集团股份有限公司 | 掩膜板及其制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106128A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Forming method for pattern |
JPS58200238A (ja) * | 1982-05-19 | 1983-11-21 | Toshiba Corp | フオトマスク |
JPS59192248A (ja) * | 1983-04-15 | 1984-10-31 | Hoya Corp | レテイクル |
DE3370699D1 (en) * | 1983-05-25 | 1987-05-07 | Ibm Deutschland | Process for pattern transfer onto a light-sensitive layer |
JPS63165851A (ja) * | 1986-12-27 | 1988-07-09 | Sony Corp | フオトレジストパタ−ンの形成方法 |
US4895780A (en) * | 1987-05-13 | 1990-01-23 | General Electric Company | Adjustable windage method and mask for correction of proximity effect in submicron photolithography |
US5128738A (en) * | 1991-05-16 | 1992-07-07 | At&T Bell Laboratories | Integrated circuit |
US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
EP0634028B1 (en) * | 1992-04-06 | 1998-07-22 | MicroUnity Systems Engineering, Inc. | Method for forming a lithographic pattern in a process for manufacturing semiconductor devices |
US5256505A (en) * | 1992-08-21 | 1993-10-26 | Microunity Systems Engineering | Lithographical mask for controlling the dimensions of resist patterns |
GB2291219B (en) * | 1994-07-05 | 1998-07-01 | Nec Corp | Photo-mask fabrication and use |
-
1996
- 1996-05-28 US US08/654,459 patent/US5707765A/en not_active Expired - Lifetime
-
1997
- 1997-05-27 WO PCT/US1997/008418 patent/WO1997045772A1/en not_active Application Discontinuation
- 1997-05-27 JP JP09542610A patent/JP2000511303A/ja active Pending
- 1997-05-27 EP EP97926582A patent/EP0902915A1/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8021829B2 (en) | 2006-04-06 | 2011-09-20 | Tdk Corporation | Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head |
JP2009004699A (ja) * | 2007-06-25 | 2009-01-08 | Nec Electronics Corp | 半導体装置の製造方法及び半導体製造装置 |
JP2009252917A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010072434A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法 |
US8112725B2 (en) | 2008-09-19 | 2012-02-07 | Kabushiki Kaisha Toshiba | Writing pattern producing method, photomask manufacturing method, and semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
WO1997045772A1 (en) | 1997-12-04 |
EP0902915A1 (en) | 1999-03-24 |
US5707765A (en) | 1998-01-13 |
EP0902915A4 (ja) | 1999-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000511303A (ja) | セリフを用いるフォトリソグラフィマスクおよびその製造方法 | |
JP3009923B2 (ja) | フォトリソグラフィのための改善されたマスク | |
US7512928B2 (en) | Sub-resolution assist feature to improve symmetry for contact hole lithography | |
TWI284786B (en) | Method and apparatus for performing model-based layout conversion for use with dipole illumination | |
US6835510B2 (en) | Hybrid phase-shift mask | |
JP3009925B2 (ja) | 軸外照明を用いたリソグラフィックパターンニング用マスク | |
JP4639113B2 (ja) | 基板上に形成されるデザインを最適化する方法及びプログラム | |
EP1513012B1 (en) | Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography | |
US6218089B1 (en) | Photolithographic method | |
KR100700367B1 (ko) | 리소그래피 장치 및 디바이스 제조방법 | |
US20100180251A1 (en) | Method for process window optimized optical proximity correction | |
JP2004133427A (ja) | ダイポール照明技術とともに用いる配向依存遮蔽 | |
JP2007158328A (ja) | リソグラフィ装置およびデバイス製造方法 | |
US20040248016A1 (en) | Method of designing a reticle and forming a semiconductor device therewith | |
JP2000250198A (ja) | フォトマスクの自動欠陥検査装置及び方法 | |
JP2005141242A (ja) | プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法 | |
JP4316026B2 (ja) | マスクパターンの作製方法及びフォトマスク | |
EP2097788A1 (en) | A method and system for identifying weak points in an integrated circuit design | |
US20080153009A1 (en) | Exposure mask, optical proximity correction device, optical proximity correction method, manufacturing method of semiconductor device, and optical proximity correction program | |
US7251806B2 (en) | Model-based two-dimensional interpretation filtering | |
US6821683B2 (en) | Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask | |
Eurlings et al. | 0.11-um imaging in KrF lithography using dipole illumination | |
US6413685B1 (en) | Method of reducing optical proximity effect | |
US20050130047A1 (en) | Method for printability enhancement of complementary masks | |
Tsudaka et al. | Practical optical proximity effect correction adopting process latitude consideration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A722 Effective date: 20060904 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060904 |