JP2000357774A - Plurality of conductor lines, inductor element and monolithic microwave integrated circuit - Google Patents

Plurality of conductor lines, inductor element and monolithic microwave integrated circuit

Info

Publication number
JP2000357774A
JP2000357774A JP16869199A JP16869199A JP2000357774A JP 2000357774 A JP2000357774 A JP 2000357774A JP 16869199 A JP16869199 A JP 16869199A JP 16869199 A JP16869199 A JP 16869199A JP 2000357774 A JP2000357774 A JP 2000357774A
Authority
JP
Japan
Prior art keywords
line
conductor
substrate
inductor element
monolithic microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16869199A
Other languages
Japanese (ja)
Inventor
Shoji Udagawa
昌治 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16869199A priority Critical patent/JP2000357774A/en
Publication of JP2000357774A publication Critical patent/JP2000357774A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a low-loss line structure which can avoid making a high resistance due to the skin effect of a high frequency current. SOLUTION: A plurality of parallel conductors 12, 13 are formed on a board 11 to constitute a line. Currents in phase are flowed or voltages in phase are applied on the parallel conductors 1. The parasitic resistance of the plurality of conductors line can be reduced at high frequencies. The plurality of conductors line is spirally wound to form inductor elements and a monolithic microwave IC involving them can be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、移動体通信、衛星
通信または衛星放送等のマイクロ波、ミリ波領域で動作
する線路、インダクタ素子及び集積回路に関し、特に、
線路及びインダクタ素子の低損失化を図り、集積回路の
高性能化を実現するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line, an inductor element and an integrated circuit which operate in a microwave or millimeter wave region such as mobile communication, satellite communication or satellite broadcasting.
It is intended to reduce the loss of the line and the inductor element, and to realize the high performance of the integrated circuit.

【0002】[0002]

【従来の技術】小型の高周波回路を実現するために半導
体基板上に高周波動作する能動素子及びインダクタ素
子、容量、抵抗等の受動素子を一体に形成するモノリシ
ックマイクロ波集積回路(Monolithic Microwave Int
egrated Circuit、以下、モノリシックマイクロ波IC
という)が実用化されている。従来のモノリシックマイ
クロ波ICに関しては、例えば相川正義ほか著「モノリ
シックマイクロ波集積回路(MMIC)」(平成9年刊
/電子情報通信学会)に記述されている。このモノリシ
ックマイクロ波ICの高利得化、高出力化などの高性能
化の為には、能動素子の高性能化とともに、線路の低損
失化が必須である。
2. Description of the Related Art In order to realize a compact high-frequency circuit, a monolithic microwave integrated circuit (Monolithic Microwave Int.) In which active elements operating at a high frequency and passive elements such as inductors, capacitors and resistors are integrally formed on a semiconductor substrate.
egrated Circuit, hereafter monolithic microwave IC
Has been put to practical use. Conventional monolithic microwave ICs are described, for example, in Masayoshi Aikawa et al., "Monolithic Microwave Integrated Circuit (MMIC)" (published in 1997, The Institute of Electronics, Information and Communication Engineers). In order to improve the performance of the monolithic microwave IC such as high gain and high output, it is essential to reduce the loss of the line as well as the performance of the active element.

【0003】図2には、従来のモノリシックマイクロ波
ICで用いられている線路22の例を示している。図2
(a)は平面図であり、図2(b)は断面図である。線
路22は、Si基板21を覆う層間膜24の上に形成され、さ
らにその上に表面保護膜25が形成されている。
FIG. 2 shows an example of a line 22 used in a conventional monolithic microwave IC. FIG.
2A is a plan view, and FIG. 2B is a cross-sectional view. The line 22 is formed on an interlayer film 24 covering the Si substrate 21, and a surface protection film 25 is further formed thereon.

【0004】従来の線路では、周波数が高くなると導線
の抵抗値は直流での抵抗値と異なってくる。これは表皮
効果という効果で線路の導線のうち電流が流れる領域が
表面付近のみに狭まるために抵抗値が増加する現象であ
る。
[0004] In a conventional line, as the frequency increases, the resistance of the conductive wire becomes different from the DC resistance. This is a phenomenon in which the resistance value increases because the region where the current flows in the conductor of the line is narrowed only near the surface due to the effect of the skin effect.

【0005】電流密度が表面の1/eに低下する厚みを
表皮深さδと言い、動作周波数fに依存し、 δ=√(2ρ/2πfμ) で表される。ここでρとμはそれぞれ導線の抵抗率と透
磁率である。
The thickness at which the current density decreases to 1 / e of the surface is called the skin depth δ, which depends on the operating frequency f and is expressed as δ = √ (2ρ / 2πfμ). Here, ρ and μ are the resistivity and the magnetic permeability of the conductive wire, respectively.

【0006】例えば、移動体通信で使用される周波数f
=2GHz、Al導線ρ=2.75×10-8Ω・m、μ
=μ0=4π×10-7H/mの場合、δ=1.87×1
-6m=1.87μmとなり、導線の線幅(W’)をδ
程度以上に広げてもあまり抵抗が下がらなくなる。その
一方で、導線の線幅(W’)を広げると、基板との間の
単位長さあたりの寄生容量Cが増大するので誘電体損が
増加し、結局損失を下げられなくなる。
For example, a frequency f used in mobile communication
= 2 GHz, Al conducting wire ρ = 2.75 × 10 −8 Ω · m, μ
In the case of = μ 0 = 4π × 10 −7 H / m, δ = 1.87 × 1
0 −6 m = 1.87 μm, and the line width (W ′) of the conductor is δ
Even if it is spread more than about, the resistance does not decrease much. On the other hand, if the line width (W ′) of the conductor is increased, the parasitic capacitance C per unit length between the conductor and the substrate increases, so that the dielectric loss increases, and eventually the loss cannot be reduced.

【0007】この単位長さあたりの寄生容量Cと線路の
特性インピーダンスZとの間には、 Z=√(εμ’)/C の関係があるので、導線の線幅(W’)は線路の特性イ
ンピーダンスも考慮して決める必要があり、無限に広く
することはできない。ここでεとμ’はそれぞれ層間膜
24の誘電率と透磁率である。
Since there is a relation of Z = √ (εμ ′) / C between the parasitic capacitance C per unit length and the characteristic impedance Z of the line, the line width (W ′) of the line is It must be determined in consideration of the characteristic impedance, and cannot be infinitely wide. Where ε and μ 'are interlayer films, respectively.
24 are the permittivity and magnetic permeability.

【0008】このような線路を用いた従来の螺旋状形状
インダクタ素子は、例えば茶木伸ほか著「スパイラルイ
ンダクタ等価回路モデリングの検討」(信学技報ED92-1
19,NW92-122,ICD92-140/1993-01、45頁〜52頁)に記述
されている。導線の線幅10μmの従来の螺旋状形状イ
ンダクタ素子の場合には、周波数範囲0.1〜10GH
zで表皮効果のために周波数に対して抵抗の増加傾向が
見られる。この場合も、これ以上導線の線幅を広げても
損失を下げることはできない。
A conventional spiral-shaped inductor element using such a line is described in, for example, Shin Chagi et al., “Study of spiral inductor equivalent circuit modeling” (IEICE Technical Report ED92-1).
19, NW92-122, ICD92-140 / 1993-01, pp. 45-52). In the case of a conventional spiral-shaped inductor element having a conductor wire width of 10 μm, the frequency range is 0.1 to 10 GHz.
At z, there is a tendency for the resistance to increase with frequency due to the skin effect. Also in this case, even if the line width of the conductor is further increased, the loss cannot be reduced.

【0009】[0009]

【発明が解決しようとする課題】このように、線路の導
線に流れる電流の流れ方は、抵抗率と周波数を与えれば
一義的に決まってくる。一方、導線の線幅によって寄生
容量Cと特性インピーダンスZとが決まるので、高周波
抵抗Rを低減するために線幅をいくらでも広くすること
はできないという制約がある。そのため、従来は、線路
の高周波抵抗Rを低減しようとすると、抵抗率ρの低い
金属を用いて、表皮深さδの2倍から3倍以下の線幅の
導線によって線路を作製する以外に方法がなかった。
As described above, the flow of the current flowing through the conductor of the line is uniquely determined by giving the resistivity and the frequency. On the other hand, since the parasitic capacitance C and the characteristic impedance Z are determined by the line width of the conductor, there is a restriction that the line width cannot be increased as much as possible in order to reduce the high-frequency resistance R. Therefore, conventionally, in order to reduce the high-frequency resistance R of a line, a method other than manufacturing a line using a metal having a low resistivity ρ and a wire having a line width of 2 to 3 times or less the skin depth δ is used. There was no.

【0010】本発明は、こうした従来の問題点を解決す
るものであり、高周波電流の表皮効果による高抵抗化を
防止できる低損失の線路構造を提供し、この線路構造を
用いて構成した低損失のインダクタンス素子やモノリシ
ックマイクロ波ICを提供することを目的としている。
The present invention has been made to solve the above-mentioned conventional problems, and provides a low-loss line structure capable of preventing a high resistance from being caused by a skin effect of a high-frequency current, and a low-loss line structure formed by using this line structure. And a monolithic microwave IC.

【0011】[0011]

【課題を解決するための手段】そこで、本発明では、線
路が、基板上に形成された複数本の平行な導線を線路の
少なくとも一部として備え、この複数本の平行な導線に
同相の電流を流し、または同相の電圧を印加し、同一寄
生容量を持つ単一線路に比べて、高周波の寄生抵抗が低
減するように構成している。
Therefore, according to the present invention, a line includes a plurality of parallel conductors formed on a substrate as at least a part of the line, and a current in phase with the plurality of parallel conductors. Or a common-mode voltage is applied to reduce the high-frequency parasitic resistance compared to a single line having the same parasitic capacitance.

【0012】また、この線路、即ち、複数本導線線路に
より螺旋形状を形成してインダクタ素子を構成してい
る。
Further, a spiral shape is formed by this line, that is, a plurality of conductor lines, to constitute an inductor element.

【0013】また、この複数本導線線路またはインダク
タ素子を基板上に形成してモノリシックマイクロ波IC
を構成している。
Further, a monolithic microwave IC is formed by forming the plurality of conductor lines or inductor elements on a substrate.
Is composed.

【0014】この複数本導電線路は、基板としては、従
来技術で用いられているGaAsまたはInPのような
半絶縁性半導体基板もしくはSi半導体基板を用い、従
来の半導体製造プロセスを用いて製造することができ
る。
The plurality of conductive lines are manufactured using a semi-insulating semiconductor substrate such as GaAs or InP used in the prior art or a Si semiconductor substrate as a substrate and using a conventional semiconductor manufacturing process. Can be.

【0015】また、モノリシックマイクロ波ICが、能
動素子と、複数本導線線路と、両者をインピーダンス整
合させる整合回路とを備えており、その整合回路がイン
ダクタンスの素子を構成要素に含む場合には、そのイン
ダクタンスの素子として、使用周波数帯によっては前記
インダクタ素子を、また、使用周波数帯によっては所要
長の前記複数本導線線路を用いることができる。
In addition, when the monolithic microwave IC includes an active element, a plurality of conductor lines, and a matching circuit for impedance matching between the two, and the matching circuit includes an inductance element as a component, As the inductance element, the inductor element can be used depending on the used frequency band, and the plural conductor lines having a required length can be used depending on the used frequency band.

【0016】周波数が高くなると導線に電流が流れる領
域が表面付近のみに狭まる。本発明の複数本導電線路で
は、導線の幅を表皮深さδの2倍から3倍の線幅以上に
広げるのではなく、その導線の本数を増やしているた
め、従来よりも寄生抵抗を低減することができ、損失を
低減することができる。
As the frequency increases, the region where the current flows through the conductor narrows only near the surface. In the multiple conductive lines of the present invention, the width of the conductor is not increased to twice or more than twice or three times the skin depth δ, but the number of the conductors is increased. And the loss can be reduced.

【0017】また、この複数本導電線路を用いてインダ
クタ素子を形成することにより、インダクタ素子の低損
失化を図ることが可能になる。
Further, by forming the inductor element using the plurality of conductive lines, it is possible to reduce the loss of the inductor element.

【0018】また、この低損失化は、インダクタ素子を
持つモノリシックマイクロ波ICに、高利得化、低雑音
化、低消費電力化などの高性能化をもたらすことにな
る。
Further, the reduction of the loss results in a monolithic microwave IC having an inductor element having higher performance such as higher gain, lower noise and lower power consumption.

【0019】[0019]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板上に形成された複数本の平行な導線を線路の少
なくとも一部として備え、この複数本の平行な導線に同
相の電流を流し、または同相の電圧を印加して、同一寄
生容量を持つ単一線路に比べて、高周波の寄生抵抗を低
減させた複数本導線線路であり、高周波における線路の
寄生抵抗を減らすことができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention comprises a plurality of parallel conductors formed on a substrate as at least a part of a line, and the plurality of parallel conductors have the same phase. This is a multi-conductor line that reduces the high-frequency parasitic resistance compared to a single line with the same parasitic capacitance by applying current or applying the same-phase voltage. it can.

【0020】請求項2に記載の発明は、複数本の平行な
導線の各々を、基板の面と平行な一平面上に配置したも
のであり、複数の導線の各々は、基板と等距離を保って
配置される。
According to a second aspect of the present invention, each of the plurality of parallel conductors is disposed on a plane parallel to the surface of the substrate, and each of the plurality of conductors is equidistant from the substrate. It is arranged with keeping.

【0021】請求項3に記載の発明は、複数本の平行な
導線の各々を、基板上に積層して配置したものであり、
線路と基板との間の寄生容量を減らすことができる。
According to a third aspect of the present invention, each of a plurality of parallel conducting wires is stacked and arranged on a substrate.
The parasitic capacitance between the line and the substrate can be reduced.

【0022】請求項4に記載の発明は、請求項1から請
求項3の何れかに記載の複数本導線線路により螺旋形状
を形成してインダクタ素子としたものであり、低損失の
インダクタ素子を構成することができる。
According to a fourth aspect of the present invention, the inductor element is formed by forming a helical shape with the plurality of conductor lines according to any one of the first to third aspects. Can be configured.

【0023】請求項5に記載の発明は、請求項1から請
求項3の何れかに記載の複数本導線線路、または、この
複数本導線線路の螺旋形状を持つインダクタ素子を設け
たモノリシックマイクロ波ICであり、高利得化、低雑
音化、低消費電力化を図ることができる。
According to a fifth aspect of the present invention, there is provided a monolithic microwave provided with a plurality of conductor lines according to any one of the first to third aspects or an inductor element having a spiral shape of the plurality of conductor lines. It is an IC that can achieve high gain, low noise, and low power consumption.

【0024】以下、本発明の実施の形態について、図面
を用いて説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0025】(第1の実施形態)図1は、本発明の複数
本導線線路の構造を示している。図1(a)は平面図で
あり、図1(b)は断面図である。この複数本導線線路
は、第1の導線12及び第2の導線13の2本の平行な導線
によって構成され、これらの平行な導線12、13がSi基
板11を覆う層間膜14上に形成され、その上をさらに表面
保護膜15で覆われている。
(First Embodiment) FIG. 1 shows the structure of a multi-conductor line of the present invention. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view. The plural conductor lines are constituted by two parallel conductors, a first conductor 12 and a second conductor 13, and these parallel conductors 12, 13 are formed on an interlayer film 14 covering the Si substrate 11. The surface is further covered with a surface protective film 15.

【0026】第1の導線12及び第2の導線13の線幅w=
4.5μm、両者間のスペースs=3μmとする。ここ
で第1の導線12及び第2の導線13には、基板11の電位を
基準にして同じ向きの電圧をかける。言い換えれば第1
の導線12と第2の導線13に同相の交流信号を流す。
The line width w of the first conductor 12 and the second conductor 13 is:
It is 4.5 μm, and the space s between them is 3 μm. Here, a voltage in the same direction with respect to the potential of the substrate 11 is applied to the first conductor 12 and the second conductor 13. In other words, the first
The in-phase AC signal is passed through the lead wire 12 and the second lead wire 13.

【0027】基板11にはP型Si基板を用いる。第1の
導線12及び第2の導線13にはAl配線を用いる。ここで
いうAl配線とは、Ti/TiNのバリアー層とAlに
Si及びCuを添加したAl層とTi/TiNのバリア
ー層とを積層したもので合計の膜厚tはおよそ2μmに
する。層間膜14にはシリコン酸化膜の一種であるp−T
EOS膜を6μm堆積したものを用いる。表面保護膜15
はポリイミド膜を4.3μm堆積する。
As the substrate 11, a P-type Si substrate is used. Al wiring is used for the first conductor 12 and the second conductor 13. The Al wiring referred to here is a laminate of a Ti / TiN barrier layer, an Al layer obtained by adding Si and Cu to Al, and a Ti / TiN barrier layer, and has a total thickness t of about 2 μm. The interlayer film 14 is made of p-T which is a kind of silicon oxide film.
An EOS film having a thickness of 6 μm is used. Surface protective film 15
Deposits a 4.3 μm polyimide film.

【0028】この複数本導線線路の効果を図2の従来の
単一線路と比較して述べる。図2の従来の単一線路は、
基板21上に形成された線幅w’=12μmの単一の導線
22によって構成されている。
The effect of the multiple conductor lines will be described in comparison with the conventional single line of FIG. The conventional single line of FIG.
A single conductor having a line width w ′ = 12 μm formed on the substrate 21
22.

【0029】基板との間の寄生容量について言うと、本
発明の複数本導線線路(図1)は、線幅の合計が9μm
であり、単一導線線路(図2)の線幅より小さいので底
面の面積は小さくなるが、本数が2本なので側面の面積
が増加しているため、複数本導線線路と単一導線線路と
で基板との間の寄生容量はほぼ同じになる。
Referring to the parasitic capacitance between the substrate and the substrate, the multi-conductor line (FIG. 1) of the present invention has a total line width of 9 μm.
And the area of the bottom surface is smaller because the line width is smaller than that of the single conductor line (FIG. 2). However, since the number of the lines is two, the area of the side surface is increased. Therefore, the parasitic capacitance with the substrate becomes almost the same.

【0030】一方、寄生抵抗Rは、直流及び低周波では
従来の単一導線線路の方が小さいが、周波数が上がるに
連れて従来の単一導線線路は表皮効果のために電流が導
線の両側面に集中するようになり、寄生抵抗Rが大きく
増加する。
On the other hand, the parasitic resistance R of the conventional single conductor line is smaller at direct current and low frequency, but as the frequency increases, the current of the conventional single conductor line increases due to the skin effect. As a result, the parasitic resistance R greatly increases.

【0031】それに対して、複数本導線線路は、直流及
び低周波では単一導線線路よりも抵抗が大きいが、周波
数が上がっても線幅が小さいので単一導線線路ほど抵抗
が増加しない。その結果、例えば移動体通信で使用され
る周波数2GHzで比較すると、複数本導線線路では、
従来の単一導線線路に比べて、寄生抵抗Rを20%低減
できる。
On the other hand, the multi-conductor line has a larger resistance at a direct current and a low frequency than a single conductor line, but has a smaller line width at a higher frequency, so that the resistance does not increase as much as a single conductor line. As a result, for example, when compared at a frequency of 2 GHz used in mobile communication, in the case of a plurality of conductor lines,
The parasitic resistance R can be reduced by 20% as compared with the conventional single conductor line.

【0032】この実施形態では、複数本導線線路を2本
の導線で構成する場合について示しているが、導線の本
数をさらに増やすことにより、寄生抵抗を一段と下げる
ことができる。また、この実施形態では、複数本導線線
路を構成する各導線12、13を基板11からの等距離面上に
配置しているが、一方の導線(またはその一部)を、層
間膜を間に介して、他方の導線に重なるように配置して
も、同様の効果が得られる。
In this embodiment, a case is shown in which a plurality of conductor lines are constituted by two conductors, but the parasitic resistance can be further reduced by further increasing the number of conductors. In this embodiment, the conductors 12 and 13 constituting the plural conductor lines are arranged on the plane equidistant from the substrate 11, but one of the conductors (or a part thereof) is disposed between the interlayer film. The same effect can be obtained by disposing so as to overlap with the other conductive wire via.

【0033】また、基板11としては、この実施形態で使
用したP型シリコン基板以外に、例えばGaAsまたは
InPなどの半絶縁性半導体基板、N型シリコン基板ま
たは絶縁体上のシリコン基板(Silicon-On-Insulator基
板)などを用いても同様の効果が得られる。基板に半絶
縁性半導体基板を選ぶ場合には、その裏面に接地導体を
加えることにより、電位を安定化することができる。
As the substrate 11, in addition to the P-type silicon substrate used in this embodiment, for example, a semi-insulating semiconductor substrate such as GaAs or InP, an N-type silicon substrate, or a silicon substrate on an insulator (Silicon-On). A similar effect can be obtained by using an -Insulator substrate). When a semi-insulating semiconductor substrate is selected as the substrate, the potential can be stabilized by adding a ground conductor to the back surface.

【0034】また、複数本導線線路を構成する第1の導
線12及び第2の導線13としては、この実施形態で使用し
たAl配線以外に、Cu配線やAu配線を用いても同様
の効果がある。
The same effect can be obtained by using a Cu wiring or an Au wiring other than the Al wiring used in this embodiment as the first conductive line 12 and the second conductive line 13 constituting the plural conductive lines. is there.

【0035】また、層間膜14としては、この実施形態で
使用したp−TEOS膜以外に、例えばNSG膜などの
他のシリコン酸化膜、PSG膜またはBPSG膜などの
BまたはPを含むシリコン酸化膜、FSG膜などのフッ
素添加されたシリコン酸化膜、さらにはシリコン・ナイ
トライド膜、ポリイミドなどの有機膜等またはそれらを
積層したものを用いても同様の効果が得られる。
As the interlayer film 14, in addition to the p-TEOS film used in this embodiment, for example, another silicon oxide film such as an NSG film, or a silicon oxide film containing B or P such as a PSG film or a BPSG film. A similar effect can be obtained by using a fluorine-added silicon oxide film such as an FSG film, an organic film such as a silicon nitride film, a polyimide or the like, or a laminate thereof.

【0036】さらに、表面保護膜15としては、この実施
形態で使用したポリイミド膜以外に、上記の層間膜と同
様の膜を堆積しても同様の効果が得られる。
Further, the same effect can be obtained by depositing a film similar to the above-mentioned interlayer film other than the polyimide film used in this embodiment as the surface protective film 15.

【0037】(第2の実施形態)第2の実施形態では、
複数本導線線路を用いて構成したインダクタ素子につい
て説明する。
(Second Embodiment) In the second embodiment,
An inductor element configured using a plurality of conductor lines will be described.

【0038】このインダクタ素子は、図3に示すよう
に、第1の実施形態の複数本導線線路を、Si基板31上
に螺旋状に巻いて構成している。この複数本導線線路
は、第1の実施形態と同様に、線幅W=4.5μmの第
1の導線32及び第2の導線33をスペースs=3μmを隔
てて平行に配置したものであり、この第1の導線32及び
第2の導線33に同相の信号を流す。これらの導線が互い
に交差する部分ではコンタクト34及び45、下層の導線36
を用いる。外側のサイズはそれぞれlx=200μmと
ly=200μmにする。
As shown in FIG. 3, this inductor element is configured by spirally winding the plural conductor lines of the first embodiment on a Si substrate 31. As in the first embodiment, the plural conductor lines have a first conductor 32 and a second conductor 33 having a line width W = 4.5 μm arranged in parallel with a space s = 3 μm therebetween. A signal of the same phase flows through the first conductor 32 and the second conductor 33. Where these wires intersect each other, contacts 34 and 45 and the underlying wire 36
Is used. The outer size is lx = 200 μm and ly = 200 μm, respectively.

【0039】比較のために図4に従来のインダタ素子の
例を示す。このインダクタ素子も線路42を螺旋状に巻い
たインダクタ素子であるが、その線路が単一の導線42で
構成されている点が図3と違っている。この図4の従来
のインダクタ素子は、図2の従来の線路と同様に、基板
41上に線幅w=12μmの単一の導線42で線路を構成す
る。外側のサイズは、図3と同じくlx=200μmと
ly=200μmにする。
FIG. 4 shows an example of a conventional inductor element for comparison. This inductor element is also an inductor element in which the line 42 is spirally wound, but differs from FIG. 3 in that the line is constituted by a single conductor 42. The conventional inductor element of FIG. 4 is similar to the conventional line of FIG.
A line is constituted by a single conducting wire 42 having a line width w = 12 μm on 41. The outer size is lx = 200 μm and ly = 200 μm as in FIG.

【0040】この実施形態の複数本導線線路で構成され
たインダクタ素子と、従来の単一導線線路で構成された
インダクタ素子とは、基板との間の寄生容量に関して
は、ほぼ同じである。ほぼ同じ寄生容量になるのは、複
数本導線線路の場合に、線幅の合計が9μmで、従来の
単一導線線路よりも小さく、底面の部分の寄生容量は減
少するが、スペース部分の側面の寄生容量が増加するた
めである。
The inductor element composed of a plurality of conductor lines of this embodiment and the inductor element composed of a conventional single conductor line are almost the same with respect to the parasitic capacitance between the substrate and the substrate. The parasitic capacitance is almost the same because, in the case of a plurality of conductor lines, the total line width is 9 μm, which is smaller than the conventional single conductor line, and the parasitic capacitance at the bottom portion is reduced, but the side surface of the space portion is reduced. This is because the parasitic capacitance increases.

【0041】また、インダクタンスの値に関しては、こ
の実施形態の方が若干小さいが、ほぼ同じである。イン
ダクタンスの値が若干異なるのは、スペースがあるため
であるが、ペアの導線の外側の間隔を従来例と同じ12
μmに保ちつつスペースを狭めれば、従来例のインダク
タンス値にさらに近づけることができる。
The value of the inductance is slightly smaller in this embodiment, but is substantially the same. The reason why the inductance value is slightly different is that there is a space, but the distance between the outsides of the pair of conducting wires is set to 12 as in the conventional example.
If the space is narrowed while maintaining a value of μm, the inductance value can be made even closer to the conventional inductance value.

【0042】寄生抵抗Rに関しては、直流及び低周波で
は、従来の線路によるインダクタ素子の方が小さいが、
周波数が上がるに連れて、従来の単一導線線路によるイ
ンダクタ素子では、表皮効果のために電流が導線の両側
面に集中するようになり寄生抵抗Rが大きく増加する。
Regarding the parasitic resistance R, at DC and low frequencies, the inductor element using the conventional line is smaller,
As the frequency increases, in the conventional inductor element using a single conductor line, the current concentrates on both side surfaces of the conductor due to the skin effect, and the parasitic resistance R greatly increases.

【0043】それに対して、この実施形態の複数本導線
線路を用いたインダクタ素子は、直流及び低周波では、
従来例よりも抵抗が大きいが、線幅が小さいので周波数
が上がっても従来例ほど抵抗が増加しない。
On the other hand, the inductor element using the plural conductor lines of this embodiment has
Although the resistance is higher than the conventional example, the line width is small, so that even if the frequency increases, the resistance does not increase as much as the conventional example.

【0044】その結果、例えば移動体通信で使用される
周波数2GHzで比較すると、この実施形態の複数本導
線線路を用いたインダクタ素子では、従来のインダクタ
素子と比較して寄生抵抗Rを20%低減できる。また電
力損失を表す指標であるQ値も6.0から7.2に改善
する。
As a result, when compared at a frequency of 2 GHz used in mobile communication, for example, the inductor element using the plural conductor lines of this embodiment has a parasitic resistance R reduced by 20% as compared with the conventional inductor element. it can. Further, the Q value, which is an index indicating the power loss, is improved from 6.0 to 7.2.

【0045】この実施形態では、複数本導線線路を構成
する各導線32、33を基板31からの等距離面上に配置して
いるが、一方の導線(またはその一部)を、層間膜を間
に介して、他方の導線に重なるように配置しても、同様
の効果が得られる。
In this embodiment, the conductors 32 and 33 constituting a plurality of conductor lines are arranged on a plane equidistant from the substrate 31, but one of the conductors (or a part thereof) is provided with an interlayer film. The same effect can be obtained by arranging it so as to overlap with the other conductive wire with an intervening space.

【0046】また、この実施形態では、インダクタ素子
の外側形状を四角形に構成しているが、八角形等の任意
の多角形または円形または螺旋形でも同様の効果があ
る。
Further, in this embodiment, the outer shape of the inductor element is formed as a quadrangle, but the same effect can be obtained with an arbitrary polygon such as an octagon, a circle or a spiral.

【0047】また、この実施形態では基板としてSi基
板を用いているが、GaAsまたはInPなどの半絶縁
性半導体基板または絶縁体上のシリコン基板(Silicon-
On-Insulator基板)を用いても同様の効果がある。
Although a Si substrate is used as a substrate in this embodiment, a semi-insulating semiconductor substrate such as GaAs or InP or a silicon substrate (Silicon-
The same effect can be obtained by using an on-insulator substrate.

【0048】(第3の実施形態)第3の実施形態では、
モノリシックマイクロ波ICについて説明する。
(Third Embodiment) In the third embodiment,
A monolithic microwave IC will be described.

【0049】図5には、トランジスタ1段の増幅用のモ
ノリシックマイクロ波ICの例を示している。Si基板
51上に能動素子であるトランジスタ素子52、受動素子で
あるインダクタ素子53〜56、キャパシタ素子57〜510、
信号及び電源等の入出力用のパッド511〜515があり、こ
れらの素子間は必要に応じて従来の単一導線線路516ま
たは第1の実施形態で述べた複数本導線線路517〜519で
結ばれている。信号はパッド511から入力し、キャパシ
タ素子57によって交流成分のみ通す。出力は同様にキャ
パシタ素子510によって交流成分のみ通し、パッド512か
ら取り出す。パッド513からインダクタ素子56を通して
電源、パッド514からインダクタ素子55を通してトラン
ジスタ素子52のバイアス電圧を供給する。インダクタ素
子53、キャパシタ素子58及び複数本導線線路517の入力
整合回路でトランジスタ素子52の入力整合をとり、イン
ダクタ素子54、キャパシタ素子59及び複数本導線線路51
9の出力整合回路でトランジスタ素子52の出力整合をと
ることにより、損失の少ない回路を構成する。
FIG. 5 shows an example of a monolithic microwave IC for amplification of one stage of a transistor. Si substrate
On 51, a transistor element 52 as an active element, inductor elements 53 to 56 as passive elements, capacitor elements 57 to 510,
There are pads 511 to 515 for input / output of signals and power, etc., and these elements are connected by the conventional single conductor line 516 or the plural conductor lines 517 to 519 described in the first embodiment as necessary. Have been. The signal is input from the pad 511, and only the AC component is passed by the capacitor element 57. Similarly, only the AC component is passed by the capacitor element 510 and the output is taken out from the pad 512. The bias voltage of the transistor element 52 is supplied from the pad 513 through the inductor element 56, and the bias voltage of the transistor element 52 from the pad 514 through the inductor element 55. The input matching circuit of the inductor element 53, the capacitor element 58 and the multi-conductor line 517 matches the input of the transistor element 52, and the inductor element 54, the capacitor element 59 and the multi-conductor line 51 are used.
The output matching circuit 9 is used to match the output of the transistor element 52, thereby configuring a circuit with a small loss.

【0050】これらの整合回路に含まれるインダクタ素
子53及び54に第2の実施形態で述べたような複数本導線
線路で形成したインダクタ素子を用い、また線路として
複数本導線線路を用いることにより、従来のモノリシッ
クマイクロ波ICよりもさらに低損失化できる。この低
損失化によってモノリシックマイクロ波ICの高利得
化、低雑音化、低消費電力化などの高性能化をもたらす
ことができる。
By using inductor elements formed of a plurality of conductor lines as described in the second embodiment for the inductor elements 53 and 54 included in these matching circuits, and using a plurality of conductor lines as the lines, The loss can be further reduced as compared with the conventional monolithic microwave IC. By reducing the loss, it is possible to achieve higher performance such as higher gain, lower noise, and lower power consumption of the monolithic microwave IC.

【0051】この実施形態では基板としてSi基板を用
いたが、GaAsまたはInPなどの半絶縁性半導体基
板または絶縁体上のシリコン基板(Silicon-On-Insulat
or基板)を用いても同様の効果がある。また、この実施
形態で示した以外にも、抵抗素子などの受動素子や他の
素子を同一基板上に集積することや回路構成を工夫する
ことによりさらに高性能化できる。また、この実施形態
で示した以外の他の回路構成のモノリシックマイクロ波
ICにも、本発明の複数本導線線路またはそれを用いた
インダクタ素子を用いることができ低損失化を図ること
ができる。
In this embodiment, a Si substrate is used as a substrate, but a semi-insulating semiconductor substrate such as GaAs or InP or a silicon substrate on an insulator (Silicon-On-Insulat) is used.
or a substrate) has the same effect. Further, in addition to the elements shown in this embodiment, the performance can be further improved by integrating passive elements such as resistance elements and other elements on the same substrate and devising a circuit configuration. Further, the monolithic microwave IC having a circuit configuration other than that shown in this embodiment can also use the plural conductor lines of the present invention or the inductor element using the same, thereby achieving low loss.

【0052】[0052]

【発明の効果】以上の説明から明らかなように、本発明
によれば、高周波における線路の寄生抵抗Rを低減で
き、さらに線路を螺旋状に巻いたインダクタ素子の低損
失化が図れる。さらに線路またはインダクタ素子を用い
たモノリシックマイクロ波ICの高利得化、低消費電力
化を図ることができ、ICの高性能化が実現できる。
As is apparent from the above description, according to the present invention, the parasitic resistance R of the line at high frequencies can be reduced, and the loss of the inductor element in which the line is spirally wound can be reduced. Further, it is possible to increase the gain and lower the power consumption of the monolithic microwave IC using the line or the inductor element, and to realize the high performance of the IC.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態における複数本導線線
路を示す構成図、
FIG. 1 is a configuration diagram showing a multi-conductor line according to a first embodiment of the present invention;

【図2】従来の単一導線線路の構成図、FIG. 2 is a configuration diagram of a conventional single conductor line,

【図3】本発明の第2の実施形態における複数本導線線
路を用いたインダクタ素子の平面図、
FIG. 3 is a plan view of an inductor element using a plurality of conductor lines according to a second embodiment of the present invention;

【図4】従来のインダクタ素子の平面図、FIG. 4 is a plan view of a conventional inductor element;

【図5】本発明の第3の実施形態におけるモノリシック
マイクロ波ICの平面図である。
FIG. 5 is a plan view of a monolithic microwave IC according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11、21、31、41、51 Si基板 12、32 第1の導線 13、33 第2の導線 14、24 層間膜 15、25 表面保護膜 22、42 導線 34、35、44、45 コンタクト 36、46 下層の導線 52 トランジスタ素子 53〜56 インダクタ素子 57〜59、510 キャパシタ素子 511〜515 パッド 516 従来の線路 517〜519 複数本導線線路 11, 21, 31, 41, 51 Si substrate 12, 32 First conductor 13, 33 Second conductor 14, 24 Interlayer film 15, 25 Surface protective film 22, 42 Conductor 34, 35, 44, 45 Contact 36, 46 Lower layer conductor 52 Transistor element 53-56 Inductor element 57-59, 510 Capacitor element 511-515 Pad 516 Conventional line 517-519 Multiple conductor line

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された複数本の平行な導線
を線路の少なくとも一部として備え、前記複数本の平行
な導線に同相の電流を流し、または同相の電圧を印加し
て、同一寄生容量を持つ単一線路に比べて、高周波の寄
生抵抗を低減させたことを特徴とする複数本導線線路。
A plurality of parallel conductors formed on a substrate are provided as at least a part of a line, and an in-phase current is applied to the plurality of parallel conductors or an in-phase voltage is applied to the plurality of parallel conductors to thereby form the same line. A multi-conductor line characterized in that high-frequency parasitic resistance is reduced as compared with a single line having a parasitic capacitance.
【請求項2】 複数本の平行な導線の各々が、基板の面
と平行な一平面上に配置されていることを特徴とする請
求項1に記載の複数本導線線路。
2. The multi-conductor line according to claim 1, wherein each of the plurality of parallel conductors is disposed on a plane parallel to a surface of the substrate.
【請求項3】 複数本の平行な導線の各々が、基板上に
積層されて配置されていることを特徴とする請求項1に
記載の複数本導線線路。
3. The multi-conductor line according to claim 1, wherein each of the plurality of parallel conductors is stacked and disposed on a substrate.
【請求項4】 請求項1から請求項3の何れかに記載の
複数本導線線路で形成された螺旋形状を備えることを特
徴とするインダクタ素子。
4. An inductor element having a spiral shape formed by a plurality of conductor lines according to any one of claims 1 to 3.
【請求項5】 請求項1から請求項3の何れかに記載の
複数本導線線路、または前記複数本導線線路で形成され
た螺旋形状を備えるインダクタ素子を具備することを特
徴とするモノリシックマイクロ波集積回路。
5. A monolithic microwave comprising a plurality of conductor lines according to any one of claims 1 to 3, or a spiral-shaped inductor element formed by the plurality of conductor lines. Integrated circuit.
JP16869199A 1999-06-15 1999-06-15 Plurality of conductor lines, inductor element and monolithic microwave integrated circuit Pending JP2000357774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16869199A JP2000357774A (en) 1999-06-15 1999-06-15 Plurality of conductor lines, inductor element and monolithic microwave integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16869199A JP2000357774A (en) 1999-06-15 1999-06-15 Plurality of conductor lines, inductor element and monolithic microwave integrated circuit

Publications (1)

Publication Number Publication Date
JP2000357774A true JP2000357774A (en) 2000-12-26

Family

ID=15872685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16869199A Pending JP2000357774A (en) 1999-06-15 1999-06-15 Plurality of conductor lines, inductor element and monolithic microwave integrated circuit

Country Status (1)

Country Link
JP (1) JP2000357774A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001541A1 (en) * 2008-07-04 2010-01-07 パナソニック株式会社 Inductor and method for manufacturing the same
US7671714B2 (en) * 2001-08-09 2010-03-02 Nxp B.V. Planar inductive component and a planar transformer
JP2011061430A (en) * 2009-09-09 2011-03-24 Fujitsu Ltd Electronic component and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671714B2 (en) * 2001-08-09 2010-03-02 Nxp B.V. Planar inductive component and a planar transformer
WO2010001541A1 (en) * 2008-07-04 2010-01-07 パナソニック株式会社 Inductor and method for manufacturing the same
JP2011061430A (en) * 2009-09-09 2011-03-24 Fujitsu Ltd Electronic component and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5559359A (en) Microwave integrated circuit passive element structure and method for reducing signal propagation losses
US5559360A (en) Inductor for high frequency circuits
EP1573813B1 (en) Rf power transistor with internal bias feed
US5105172A (en) Monolithically realizable radio frequency bias choke
US3969752A (en) Hybrid transistor
US6124624A (en) Q inductor with multiple metallization levels
US20050247999A1 (en) Semiconductor device
US6714113B1 (en) Inductor for integrated circuits
JP2004518363A (en) Integrated laterally coupled transmission line element
WO2004055839A1 (en) A planar inductive component and an integrated circuit comprising a planar inductive component
US6455915B1 (en) Integrated inductive circuits
US5936299A (en) Substrate contact for integrated spiral inductors
US6774484B2 (en) High frequency semiconductor device
US20080116541A1 (en) Structure for integrating an rf shield structure in a carrier substrate
Tokumitsu et al. Multilayer MMIC Using a 3 µm< cd0215f. gif> N-Layer Dielectric Film Structure
US8975725B2 (en) Bias circuit and method of manufacturing the same
JP2000357774A (en) Plurality of conductor lines, inductor element and monolithic microwave integrated circuit
JPH07273292A (en) Semiconductor integrated circuit
US20100133652A1 (en) Semiconductor device and method of manufacturing the same
US7423490B2 (en) Wideband high frequency chokes
KR19990070958A (en) Inductive Devices for Semiconductor Integrated Circuits
JP3255287B2 (en) Semiconductor integrated circuit
IL130755A (en) High power prematched mmic transistor with improved ground potential continuity
US8981433B2 (en) Compensation network for RF transistor
US6906610B1 (en) Inductor element