JP2000348007A - System and method for synchronizing operation tracing time for multi-processor system - Google Patents

System and method for synchronizing operation tracing time for multi-processor system

Info

Publication number
JP2000348007A
JP2000348007A JP11156639A JP15663999A JP2000348007A JP 2000348007 A JP2000348007 A JP 2000348007A JP 11156639 A JP11156639 A JP 11156639A JP 15663999 A JP15663999 A JP 15663999A JP 2000348007 A JP2000348007 A JP 2000348007A
Authority
JP
Japan
Prior art keywords
time
trace
processors
means
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11156639A
Other languages
Japanese (ja)
Inventor
Kiyoko Matsumura
聖子 松村
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP11156639A priority Critical patent/JP2000348007A/en
Publication of JP2000348007A publication Critical patent/JP2000348007A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To generate trace data using common time among processors. SOLUTION: A micro-counter register 25 in a synchronous control board 20 registers time which is counted by the order of micro-seconds and which is common to processors 1 to (n). Respective processors 1 to (n) refer to the micro-counter register 25 in case of need through a common bus 30. At the time of tracing, the generation time of events generated in each processor is read from the micro-counter register 25, the entry of trace information which is made to correspond to trace data at every event is generated, the entries of trace information are arranged on a time sequence where time is clocked and are stored in a main storage device 10 as trace information 11.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、マルチプロセッサシステムのための動作トレース時刻同期方式およびその方法に関し、特に、プロセッサ間で共通の時刻を使用した経過時間を計時し、上記時刻をイベント毎のトレース結果情報の表示等に使用するマルチプロセッサシステムのための動作トレース時刻同期方式およびその方法に関する。 BACKGROUND OF THE INVENTION The present invention relates to operation tracing time synchronization method and method for a multiprocessor system, in particular, counts the elapsed time using a common time between the processors, the time of each event regarding the operation trace time synchronization method and method for a multi-processor system for use in display of the trace result information.

【0002】 [0002]

【従来の技術】従来、マルチプロセッサシステムにおける計時手段では、図5で示すように、プロセッサ101 Conventionally, by the clock means in a multiprocessor system, as shown in Figure 5, the processor 101
〜10nが各々対応するクロックチックカウンタ111 Clock tick counter 111 ~10n are each corresponding
〜11nを備え、このカウンタからはマイクロセカンド単位の時間経過情報を出力していた。 Comprising a ~11N, has output the time course information microseconds units from this counter.

【0003】この時、クロックチックカウンタ111〜 [0003] At this time, the clock tick counter 111 to
11nの示す各カウント値は、秒単位では一致している場合があっても、通常は、マイクロセカンド単位では一致していなかった。 Each count value indicated by 11n is even if they match in seconds, usually did not match with microseconds units.

【0004】本発明に関連する公知技術を過去の特許出願から遡及調査すると、まず、特開平3−113647 [0004] The known art relating to the present invention retroactive survey from past patent application, first, JP 3-113647
号公報には、複数のプロセッサを持つシステムにおいて、各プロセッサに設置されたトレーサが各プロセッサで共通の刻時手段を使用して、各プロセッサ内の処理をそれぞれトレースし、そのトレース結果を各プロセッサに設置されたRAMにそれぞれ蓄積する技術が開示されている。 The JP, in a multiprocessor system, using a common clocking means tracer installed in each processor in each processor, the processing in each processor traced respectively, each processor the trace results storage technology respectively are disclosed in the installed RAM on.

【0005】また、特開平7−36735号公報には、 [0005] JP-A-7-36735,
デバッグすべきプログラムを実行するマルチプロセッサシステムの実行結果として発生するイベントを共通バスから取り出して記憶するトレーサを設置するデバッグ装置が開示されている。 Debugging apparatus is disclosed for installing a tracer for storing removed an event from the common bus for generating as a result of executing the multiprocessor system running a debugged program.

【0006】さらに、特開平10−260864号公報には、マイクロプロセッサから放出されるイベント情報を、共通バスに接続したトレース装置(時刻情報部を持つ)でトレースメモリに格納する技術が開示されている。 Furthermore, Japanese Unexamined Patent Publication No. 10-260864, ​​the event information is released from microprocessor, a technique to be stored in the trace memory is disclosed in the trace device connected to a common bus (with time information portion) there.

【0007】 [0007]

【発明が解決しようとする課題】しかし、従来の技術では、クロックチックカウンタ111〜11nの示す各カウント値が、マイクロセカンド単位では不一致となるため、各プロセッサ間で共通の時刻を使用して表示すべき各プロセッサのイベント情報の表示や、各プロセッサで発生したイベント情報を時系列に配列させることが困難であった。 [SUMMARY OF THE INVENTION However, in the conventional art, display the count values ​​indicated by the clock tick counter 111~11n is, since the mismatch in microseconds units, using a common time among the processors should do display and event information of each processor, it is difficult to arrange in chronological event information generated in each processor.

【0008】例えば、各プロセッセにおけるトレース情報のカウンタ値が前後のデータで逆転したり、実行時間を測定した或る処理の開始時のカウンタ値が、該処理の終了時のカウンタ値より大きな値を示す場合もあり、かかる場合には、上記処理の実行時間がマイナスとなってしまう問題点があった。 [0008] For example, reversed in the data counter value before and after the trace information in each Purosesse, the counter value at the start of the execution time certain processing measured, a value greater than at the end of the counter value of the process It may also indicate, in such a case, the execution time of the processing there is a problem that becomes negative.

【0009】このため、例えば、マルチプロセッサシステム上で実行されるプログラムの、トレーサを使用したデバッグ作業などにおいて、各プロセッサから出力されるトレース結果の因果関係を時間的に正確に把握することが困難となっていた。 [0009] Thus, for example, a program running on a multiprocessor system, such as in debugging using tracer, it is difficult to time accurately grasp the causality trace result output from the processor It had become.

【0010】また、特定の処理の実行時間を計測したい場合、1つのプロセッサだけで処理を開始し、かつ終了するならば、開始・終了のカウンタ値の差分により消費した処理時間を計測することが容易に可能であるが、処理が途中から他のプロセッサに跨がって実行された場合、各プロセッサ上の異なる時刻(但し、マイクロセカンドのオーダーでの異なる時刻)を使用したカウンタ値しか参照できないため、消費した処理時間の計測結果が不正となってしまう。 Moreover, if you want to measure the execution time of a particular process, just begins processing one processor, and if completed, is possible to measure the processing time consumed by the difference of the counter value of the start and end is a readily, if the process is executed to bridge the middle in the other processors, different times on each processor (although different times on the order of microseconds) can reference only counter value using Therefore, consumed processing time measurement result becomes invalid.

【0011】そこで、本発明は、各プロセッサ間で共通の時刻を使用して経過時間を測定できる手段を提供することを課題としている。 [0011] Therefore, the present invention has an object to provide a means capable of measuring the elapsed time using a common time among the processors.

【0012】なお、特開平3−113647号公報に開示されている技術は、各プロセッサ間で共通に刻時される時刻の使用方法が、個々のプロセッサに閉じた方法に限定されており、各プロセッサ間に跨がる処理の経過時間の計測や、各プロセッサのトレース結果の共通の記憶装置への時系列配列に使用することまでは開示していない。 [0012] Incidentally, the technique disclosed in JP-A-3-113647, the use of time clocked in common between each processor is limited to the method a closed individual processors, each astride the course of measurement and the time of treatment, it does not disclose to be used in time-series sequence to a common memory device of the trace result of each processor among the processors. また、各プロセッサ間で共通の時刻を刻時する刻時手段の具体的な構成は開示していない。 Further, a specific configuration of a clocking means for clocking a common time among the processors is not disclosed.

【0013】また、特開平7−36735号公報に開示されている技術は、共通使用するトレーサの設置が必要となる。 [0013] The technique disclosed in Japanese Patent Laid-Open No. 7-36735, it is necessary to install a tracer in common use. また、各プロセッサ間で共通の時刻を使用して(マイクロセカンド単位の)経過時間を測定することは開示していない。 Also, it does not disclose measuring (microseconds units) used time by using a common time among the processors. さらに、トレーサが検出するのは、各々のマルチプロセッサから共通バスに放出されたイベント情報のみであり、各マルチプロセッサ内で閉じた処理の経過をイベント情報として検出し、トレース情報に含めることができない。 Furthermore, the tracer to detect is only event information emitted from each of the multiprocessor to a common bus, to detect the course of the closed process within the multiprocessor as event information, it can not be included in the trace information .

【0014】さらに、特開平10−260864号公報に開示されている技術は、共通使用するトレーサの設置が新たに必要となる。 Furthermore, the technique disclosed in JP-A-10-260864, ​​the establishment of the tracer in common use is newly required. また、トレーサが検出するのは、 In addition, the tracer to detect,
各々のマルチプロセッサから共通バスに放出されたイベント情報のみであり、各マルチプロセッサ内で閉じた処理の経過をイベント情報として検出し、トレース情報に含めることができない。 Is only event information emitted from each of the multiprocessor to a common bus, to detect the course of the closed process within the multiprocessor as event information, it can not be included in the trace information.

【0015】本発明は、以上のような従来のマルチプロセッサシステムにおける問題点に鑑みてなされたものであり、各プロセッサ間で共通の時刻を使用して計時された経過時間情報を使用することができるマルチプロセッサシステムのための動作トレース時刻同期方式およびその方法を提供することを目的とする。 [0015] The present invention has been made in view of the problems in the conventional multiprocessor system, such as described above, may use the elapsed time information timed by using a common time among the processors and to provide an operation trace time synchronization method and method for a multi-processor system as possible.

【0016】 [0016]

【課題を解決するための手段】本発明によるマルチプロセッサシステムのための動作トレース時刻同期方式は、 Operation trace time synchronization method for a multiprocessor system according to the present invention, in order to solve the problems],
複数のプロセッサと、前記複数のプロセッサに共有される主記憶装置と、前記複数のプロセッサに共通の時刻を計時する計時装置とが共通バスで接続され、前記計時装置が、時刻を計時する計時手段と、該計時手段により計時した時刻を置数する置数手段とを備え、前記複数のプロセッサの各々が、所定のイベント発生毎にトレースデータを作成するトレース手段と、前記イベント発生時の動作トレース時刻を前記置数手段から入力する時刻入力手段と、前記トレースデータと前記トレース時刻とを対応付けてトレース情報を作成し、該トレース情報を前記主記憶装置に格納するトレース情報格納手段と、を備えることを特徴とする。 A plurality of processors, a main memory shared by the plurality of processors, a timer device for counting a common time to the plurality of processors are connected by a common bus, timer means the time counter is to count a time When, and a numeric means for numeric time was measured by the regimen time unit, each of said plurality of processors, and trace means for generating trace data for each predetermined event occurs, the operation trace during the event generator and time input means for inputting a time from the numeric means, to create the trace information in association with the trace data and the trace time, the trace information storage means for storing the trace information in the main storage device, the characterized in that it comprises.

【0017】また、本発明によるマルチプロセッサシステムのための動作トレース時刻同期方式は、上記のマルチプロセッサシステムのための動作トレース時刻同期方式において、前記計時手段が、クロックの周期と前記計時手段の計時周期との変換比率を記憶する変換比率記憶部と、前記クロックを監視し、前記クロックの周期毎に割り込みを発生させるクロック監視部と、前記割り込み発生が発生する度にカウント値が1だけ加算され、前記カウント値が前記変換比率に達するとカウント値がリセットされるカウンタと、前記カウンタがリセットされる度に前記置数手段が置数している数を1だけ加算する加算手段と、を備えることを特徴とする。 Further, operation trace time synchronization method for a multiprocessor system according to the present invention, in the operation trace time synchronization method for the multiprocessor system, the clock means is clocking of the clock means and the period of the clock a conversion ratio storage unit for storing a conversion ratio between the period, monitoring the clock, a clock monitoring section that generates an interrupt every period of the clock, the count value is incremented by 1 every time the interrupt generation occurs comprises a counter for the count value is reached when the count value reset to the conversion ratio, and adding means for adding only one of the numbers numeric said numeric means every time the counter is reset it is characterized in.

【0018】更に、本発明によるマルチプロセッサシステムのための動作トレース時刻同期方式は、上記のマルチプロセッサシステムのための動作トレース時刻同期方式において、前記トレース情報格納手段は、前記トレース情報を前記主記憶装置に格納するに際し、前記主記憶装置に既成のトレース情報が存在する場合には、当該トレース情報と前記既成のトレース情報とを、前記動作トレース時刻の順に配列することを特徴とする。 Furthermore, the operation trace time synchronization method for a multiprocessor system according to the present invention, in the operation trace time synchronization method for the multiprocessor system, the trace information storage means, said main memory to said trace information upon storing device, when a ready-made trace information to the main storage device is present, and with the trace information the ready-made trace information, characterized in that arranged in the order of the operation trace time.

【0019】本発明によるマルチプロセッサシステムのための動作トレース時刻同期方式は、複数のプロセッサと、前記複数のプロセッサに共有される主記憶装置とが共通バスで接続されるマルチプロセッサシステムのための動作トレース時刻同期方法において、時刻を計時する計時ステップと、該計時ステップにより計時した時刻を置数手段に置数する置数ステップと、前記複数のプロセッサの各々が、所定のイベント発生毎にトレースデータを作成するトレースステップと、前記複数のプロセッサの各々が、前記イベント発生時の動作トレース時刻を前記置数手段から入力する時刻入力ステップと、前記複数のプロセッサの各々が、前記トレースデータと前記トレース時刻とを対応付けてトレース情報を作成し、該トレース情報を前記主 The operation trace time synchronization method for a multiprocessor system according to the present invention, the operation for the multi-processor system in which a plurality of processors, a main memory shared by the plurality of processors are connected by a common bus trace data in the trace time synchronization method, a timer step of measuring time, and numeric steps of numeric time was measured by the regimen during step numeric means, each of said plurality of processors, each predetermined event occurs and trace creating a, each of said plurality of processors, and time input step of inputting an operation trace time when the event occurrence from the numeric means, each of said plurality of processors, said trace and the trace data create trace information in association with time, the main the trace information 憶装置に格納するトレース情報格納ステップと、を有することを特徴とする。 And trace information storing step of storing the 憶 apparatus, characterized by having a.

【0020】また、本発明によるマルチプロセッサシステムのための動作トレース時刻同期方法は、上記のマルチプロセッサシステムのための動作トレース時刻同期方法において、前記計時ステップは、クロックの周期と前記計時ステップの計時周期との変換比率を変換比率記憶部に記憶するステップと、前記クロックを監視し、前記クロックの周期毎に割り込みを発生させるクロック監視ステップと、前記割り込み発生が発生する度にカウンタのカウント値を1だけ加算して、前記カウント値が前記変換比率に達すると前記カウンタのカウント値をリセットするカウントステップと、前記カウンタがリセットされる度に前記置数手段が置数している数を1だけ加算する加算ステップと、を有することを特徴とする。 Further, operation trace time synchronization method for a multiprocessor system according to the present invention, in the operation trace time synchronization method for the multiprocessor system, the time counter step, counting of the time counter step and the period of the clock storing a conversion ratio between the period in the conversion ratio storage unit, monitors the clock, a clock monitoring step of generating an interrupt each cycle of the clock, the count value of the counter every time the interrupt generation occurs only 1 by adding a counting step of the count value resets the count value of the counter to reach the conversion ratio, the number of copies means every time the counter is reset by one of the numbers numeric and having a an addition step of adding.

【0021】更に、本発明によるマルチプロセッサシステムのための動作トレース時刻同期方法は、上記のマルチプロセッサシステムのための動作トレース時刻同期方法において、前記トレース情報格納ステップでは、前記主記憶装置に既成のトレース情報が存在する場合には、 Furthermore, the operation trace time synchronization method for a multiprocessor system according to the present invention, in the operation trace time synchronization method for the multiprocessor system, in the trace information storage step, ready-made in the main storage device If the trace information is present,
当該トレース情報と前記既成のトレース情報とを、前記動作トレース時刻の順に配列することを特徴とする。 And the trace information and the ready-made trace information, characterized in that arranged in the order of the operation trace time.

【0022】本発明においては、複数のプロセッサと、 [0022] In the present invention, a plurality of processors,
前記各プロセッサに共有される主記憶装置とが共通バス上に配置されたマルチプロセッサシステムにおいて、さらに、マイクロセカンド単位の経過時間情報を供給する計時装置を、上記共通バスに接続することにより、各々のプロセッサが上記マイクロセカンド単位の経過時間情報を供給する計時装置を共通使用することができるようにしている。 In the multiprocessor system and a main memory shared by the processors are arranged on a common bus, further, a timing device for supplying the elapsed time information of microsecond unit, by connecting to the common bus, each processor is to be able to commonly use the timing device for supplying the elapsed time information of the microsecond units.

【0023】より具体的には、共通バスにて接続され、 [0023] More specifically, they are connected by a common bus,
個別に動作を行う複数のプロセッサが、マイクロセカンド単位の経過時間情報を必要とした場合、各々のプロセッサは、上記共通バスと接続されて共通に設置された計時装置内のマイクロセカンド単位のカウンタレジスタの値を参照することにより、各プロセッサ間で共通な経過時間情報を取得することを可能としている。 A plurality of processors for performing the operations individually, when required elapsed time information microsecond units, each processor in microseconds unit in timing device disposed in common is connected to the common bus counter register by referring to the value, it is made possible to obtain a common elapsed time information among the processors.

【0024】その結果、各プロセッサ内で発生したイベントの発生時刻をマイクロセカンドのオーダーで、かつ一元的に把握できるので、一意の時系列上に配列することを容易にしている。 [0024] As a result, the occurrence time of the events occurring in each processor in the order of microseconds, and since it unitarily grasp, facilitating be arranged in a unique time on series.

【0025】また、上記カウンタレジスタの値を、各プロセッサ内で発生したイベント毎のトレースデータと対応付けてトレース情報に組み入れ、該トレース情報を、 Further, the value of the counter register, incorporated trace information in association with the trace data for each event that occurred in each processor, the trace information,
上記カウンタレジスタの値を刻む時系列上に配列して主記憶装置に格納することにより、上記イベントに対応したトレースデータを時系列で把握することを可能にしている。 By storing in sequence when the sequence engrave value of the counter register in the main memory, it is made possible to grasp in a time series trace data corresponding to the event.

【0026】 [0026]

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention with reference to the drawings.

【0027】図1は、本発明の実施の形態に係るマルチプロセッサシステムの全体構成を示すブロック図である。 [0027] FIG. 1 is a block diagram showing the overall configuration of a multiprocessor system according to an embodiment of the present invention.

【0028】本実施の形態に係るマルチプロセッサシステムは、共通バス30に接続された複数のプロセッサ1 The multiprocessor system according to the present embodiment, a plurality of processors connected to a common bus 30 1
〜nと、同期制御ボード(計時装置)20と、プロセッサ1〜nに共有される主記憶装置10と、共通バス30 And ~n, the synchronization control board (timing device) 20, a main memory 10 which is shared by the processor 1 to n, the common bus 30
を有する。 Having.

【0029】共通バス30には、これら以外に通信を行う為のボードやディスク等の周辺装置にアクセスする為のボード等が接続されてもよいが、本発明とは直接の関係が無いので省略する。 The common bus 30 is the board or the like may be connected for accessing the peripheral devices board or disk or the like for performing communication in addition to these, omitted from the present invention is not directly related to.

【0030】プロセッサ1〜nは、独立に、あるいは並列して処理を行うことが出来る。 [0030] processor 1~n can be performed independently, or parallel processing.

【0031】主記憶装置10は、プロセッサ1〜nが処理を行う為の命令群や、上記処理に必要なデータを記憶するプロセッサ1〜nに共通の記憶装置である。 The main memory 10 includes instructions and a group for performing processor 1~n processing, a common memory device to the processor 1~n for storing data required for the processing. 本実施の形態においては、主記憶装置10は、後述するトレース情報11も記憶する。 In the present embodiment, main memory 10 also stores the trace information 11 to be described later.

【0032】プロセッサ1〜nは、主記憶装置10にロードされている命令やデータを使って処理を行い、その処理結果を主記憶装置10に記憶する。 [0032] Processor 1~n performs processing using the instructions and data that have been loaded into the main memory 10, and stores the processing result to the main memory 10.

【0033】同期制御ボード20は、プロセッサ1〜n The synchronization control board 20 includes a processor 1~n
に共通の時刻を、マイクロセカンドのオーダーで計時して、該時刻をプロセッサ1〜nに参照させる処理部であり、マイクロ秒比記憶部22と、クロック監視部21 The common time to, and counting on the order of microseconds, a processing unit for referring to the time the processor 1 to n, a micro Byohi storage unit 22, a clock monitoring section 21
と、クロックカウンタ24と、マイクロ秒カウンタ制御部23と、マイクロセカンド単位の上記時刻を置数するマイクロ秒カウンタレジスタ25を備える。 When, a clock counter 24, a microsecond counter control unit 23, a microsecond counter register 25 for numeric said time in microseconds units comprises.

【0034】トレース情報11は、上記マイクロセカンド単位の共通時刻の一つの使用例となるものであり、各プロセッサ1〜nで発生したイベント毎のトレースデータをイベント発生時刻(動作トレース時刻)と共に時系列上に配置したテーブルである。 The trace information 11 serves as a one example of the use of common time of the microsecond units, time trace data for each event that occurred in each processor 1~n with an event occurrence time (Operation trace time) a table placed on the series. 但し、プロセッサ1〜 However, the processor 1
nが上記時系列の配置を実施するに際しては、上記時系列を刻む時刻として、各プロセッサ1〜nに共通の時刻、すなわちマイクロ秒カウンタレジスタ25の値を使用する。 n is carrying out the arrangement of the time series, as the time to engrave the time series, common time to each processor 1 to n, that is, use the value of microsecond counter register 25.

【0035】マイクロ秒比記憶部22は、同期制御ボード20に供給される(システムに共通の)クロックのクロック数を、マイクロセカンド単位の時間経過に変換する為の比率を記憶している記憶部である。 [0035] Micro Byohi storage unit 22, the number of clocks are supplied to the synchronization control board 20 (common to the system) clock, a storage unit for storing the ratio for converting the time in microseconds units it is.

【0036】クロック監視部21は、上記システム共通のクロックを監視し、該クロックが1周期分だけ変化したならば、マイクロ秒カウンタ制御部23に割り込みを発生させる監視部である。 The clock monitoring section 21 monitors the system common clock, if the clock is changed by one period, a monitoring unit that generates an interrupt to the microsecond counter control unit 23.

【0037】マイクロ秒カウンタ制御部23は、クロック監視部21からの割り込みにより起動され、最終目的としては、1マイクロセカンド毎にマイクロ秒カウンタレジスタ25をインクリメントする制御部である。 The microsecond counter control unit 23 is activated by an interrupt from the clock monitoring section 21, as a final objective, a control unit for incrementing a microsecond counter register 25 every microsecond.

【0038】クロックカウンタ24は、マイクロ秒カウンタ制御部23によって、クロックが変化する度にインクリメントされるカウンタであり、その値がマイクロ秒比記憶部22の値に達すると、1マイクロセカンドの時間経過となり、この時点でマイクロ秒カウンタ制御部2 The clock counter 24, the microsecond counter control unit 23, a counter that is incremented each time the clock is changed, the value reaches the value of the micro Byohi storage unit 22, the 1 microsecond time next, microsecond counter control unit 2 at this point
3によってリセットされる。 3 is reset by.

【0039】マイクロ秒カウンタレジスタ25は、1マイクロセカンドの時間経過毎に、すなわちクロックカウンタ24がリセットされる毎に、マイクロ秒カウンタ制御部23により1ずつ加算され、マイクロセカンド単位の時間経過を保持するレジスタ(記憶部)である。 The microsecond counter register 25 is held for each time of 1 microsecond, that each time the clock counter 24 is reset, is incremented by 1 by the microsecond counter control unit 23, the time course of microsecond unit a register (storage unit) for. プロセッサ1〜nは、上記レジスタを主記憶装置10と同様に又は別個のアドレス空間でアクセスすることが可能である。 Processor 1~n may be accessed in the same or separate address space as main memory 10 to the register.

【0040】図2は、本発明の実施の形態に係るマルチプロセッサシステムの主記憶装置10が記憶するトレース情報11の構成を示すテーブルである。 [0040] Figure 2 is a table showing the configuration of the trace information 11 to main memory 10 is stored in the multiprocessor system according to an embodiment of the present invention.

【0041】図2に示すテーブルには、各イベントのトレースデータを格納するエントリが設置されている。 [0041] The table shown in FIG. 2, the entry that stores the trace data for each event is provided. 各エントリには、イベント発生時の動作トレース時刻と、 Each entry, the operation trace time when the event occurred,
イベントの種類や付随情報を含むトレースデータが記憶される。 Trace data including the event type and accompanying information are stored.

【0042】図3は、本発明の実施の形態に係るマルチプロセッサシステムのマイクロ秒カウンタ制御部23の動作を示すフローチャートである。 [0042] Figure 3 is a flow chart showing the operation of a microsecond counter controller 23 of the multi-processor system according to an embodiment of the present invention.

【0043】以下、図1,図2を参照しつつ、図3に示すフローチャートを使用して、本実施の形態に係るマルチプロセッサシステムのマイクロ秒カウンタ制御部23 [0043] Hereinafter, FIG. 1, with reference to FIG. 2, with reference to a flowchart shown in FIG. 3, the multiprocessor system according to the present embodiment microsecond counter control unit 23
の動作、すなわちマイクロ秒カウンタレジスタ25に経過時間情報(カウンタ値)を設定する処理の動作について説明する。 Operation, that the operation of the process of setting the elapsed time information (counter value) to the microsecond counter register 25 will be described in.

【0044】クロック監視部21は、同期制御ボード2 The clock monitoring unit 21, the synchronization control board 2
0に供給されるクロックを監視しており、変化したらマイクロ秒カウンタ制御部23を起動する。 0 monitors the clock supplied to and activates the microsecond counter control unit 23 When changes.

【0045】まず、ステップS1では、マイクロ秒カウンタ制御部23は、クロックカウンタ24をインクリメント(すなわち1を加算)する。 [0045] First, in step S1, microsecond counter control unit 23 increments the clock counter 24 (i.e. adds 1).

【0046】次に、ステップS2では、クロックカウンタ24の値とマイクロ秒比記憶部22の値とを比較する。 Next, in step S2, it compares the value of the value of the clock counter 24 and the micro Byohi storage unit 22. 両方の値が不一致の場合は処理を終了し、同じ場合のみ下記の処理を行う。 Both values ​​finished processing in the case of disagreement, the same only if the following process.

【0047】まず、ステップS3では、クロックカウンタ24を零にリセットする。 [0047] First, in step S3, and it resets the clock counter 24 to zero.

【0048】次に、ステップS4では、マイクロ秒カウンタレジスタ25をインクリメントする。 Next, in step S4, it increments the microsecond counter register 25.

【0049】以上の手続きにて、マイクロ秒カウンタレジスタ25は、1マイクロセカンドの時間経過毎に1づつ加算される。 [0049] In the above procedure, microsecond counter register 25, it is one by one added for each time of 1 microsecond.

【0050】図4は、本発明の実施の形態に係るマルチプロセッサシステムのマイクロ秒カウンタレジスタ25 [0050] Figure 4 microseconds counter register 25 of the multiprocessor system according to an embodiment of the present invention
の値を読み出してトレースデータに使用する各プロセッサの処理動作を示すフローチャートである。 Is a flowchart showing a processing operation of each processor to be used for trace data reads values.

【0051】各プロセッサ1〜nはそれぞれ命令を実行する過程でトレースデータとして記憶すべきイベントを発生させることがある。 [0051] which may raise an event to be stored as trace data in the course of executing an instruction each processor 1~n each. そのような場合は、各々のプロセッサ1〜nは、同期制御ボード20により各プロセッサ間で共通に計時された時刻を動作トレース時刻として使用し、該時刻と対応付けて、上記イベントに関する情報をトレースデータとして主記憶装置10に記憶する。 In such a case, each of the processors 1~n uses timed time in common between the processors as an operation trace time by synchronization control board 20, in association with the time, the trace information on the event stored in the main memory 10 as data.
上記の共通に計時された時刻は、すなわちマイクロ秒カウンタレジスタ25の値(カウンタ値)である。 Commonly timed times mentioned, i.e. the value of microsecond counter register 25 (the counter value).

【0052】下記では、プロセッサ1でイベントが発生したものとして説明しているが他のプロセッサ2〜nで発生した場合も同じ動作となる。 [0052] In the following, although the event in the processor 1 is described as occurring the same operation may occur in the other processor 2- through n.

【0053】まず、所定のイベントが発生すると、プロセッサ1は、ステップS10で、共通バス30上に接続された同期制御ボード20のマイクロ秒カウンタレジスタ25の値を動作トレース時刻として読み取る。 Firstly, when a predetermined event occurs, the processor 1 in step S10, reads the value of microsecond counter register 25 of the connected synchronous control board 20 on the common bus 30 as an operation trace time.

【0054】次に、ステップS11では、プロセッサ1 Next, in step S11, the processor 1
は、発生したイベントの性格を示すデータ(例えば、プロセッサ番号、イベントの種類及び付属情報)を編集し、該編集結果からトレースデータを作成する。 Edits the data indicating the nature of the event that occurred (e.g., a processor number, type and additional information of the event), to create a trace data from the editing result.

【0055】最後に、ステップS12では、プロセッサ1は、動作トレース時刻と上記作成したトレースデータとを対応付けて、トレース情報のエントリを作成し、これを主記憶装置10内のトレース情報11に1エントリ分の情報として記録する。 [0055] Finally, in step S12, the processor 1, in association with the trace data generated operation trace time and the, create an entry for the trace information, this trace information 11 of the main storage device 10 1 It is recorded as the information of the entry content.

【0056】この時、トレース情報11に、既に記録されている他のエントリが存在していれば、それらエントリの動作トレース時刻と、これから記録しようとする当該エントリの動作トレース時刻とを比較して、全てのトレース情報エントリを動作トレース時刻の時系列上に配列することが可能である。 [0056] At this time, the trace information 11, if there is another entry that has already been recorded, as compared with the operation trace time thereof entry, and the operation trace time of the entry to be recorded It can be arranged on the time series of all the trace information entry operation trace time.

【0057】なお、上記の実施の形態では、各プロセッサ間で共通に計時された時刻、すなわちマイクロ秒カウンタレジスタ25の値(カウンタ値)を、トレース情報として使用しているが、本発明に係るマルチプロセッサシステムは、必ずしも上記カウンタ値を上記用途に限定する必要はなく、他の用途に使用することも可能である。 [0057] In the embodiment described above, common to the timed time between each of the processors, that is, the value of microsecond counter register 25 (counter value), but is used as trace information, according to the present invention multiprocessor system is not necessarily limited the counter value in the above applications, it is also possible to use in other applications.

【0058】 [0058]

【発明の効果】以上説明した本発明によれば、システム内の全てのプロセッサが同じマイクロ秒カウンタレジスタを共通して参照することができるので、プロセッサ間の動作を1系統の時系列で管理することが可能となる。 According to the present invention as described in the foregoing, it is possible to all processors in the system references in common the same microsecond counter register, managed by the time series of the operation of one system between processors it becomes possible.

【0059】また、特定の処理の経過時間や特定のイベントの発生時刻を、プロセッサ間に共通の時刻で計測することも可能となる。 [0059] Further, the occurrence time of the elapsed time or a particular event for a particular treatment, it is possible to measure a common time between processors.

【0060】さらに、同期制御ボードを接続することで、各プロセッサに内蔵のクロックには依存せずに、マイクロセカンド単位の経過時間情報をカウンタ値として取り出し、参照することが可能となり、このことにより、複数のプロセッサに跨って実行した処理の各プロセッサでの実行時間の計測や表示が可能となる。 [0060] Further, by connecting the synchronous control board, independent on the internal clock in each processor, retrieves the elapsed time information in microseconds unit as the counter value, it enables reference to, by this , it is possible to display the measurement and execution time for each processor of processing performed across a plurality of processors.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態に係るマルチプロセッサシステムのための動作トレース時刻同期方式の全体構成を示すブロック図である。 1 is a block diagram showing the overall configuration of the operation trace time synchronization method for a multiprocessor system according to an embodiment of the present invention.

【図2】本発明の実施の形態に係るマルチプロセッサシステムのための動作トレース時刻同期方式の主記憶装置10が記憶するトレース情報11の構成を示すテーブルである。 [2] Operation trace time synchronization method main memory 10 for a multi-processor system according to an embodiment of the present invention is a table showing the configuration of the trace information 11 to be stored.

【図3】本発明の実施の形態に係るマルチプロセッサシステムのための動作トレース時刻同期方式およびその方法のマイクロ秒カウンタ制御部23の動作を示すフローチャートである。 It is a flow chart showing the operation of a microsecond counter controller 23 operation of the trace time synchronization method and method for a multiprocessor system according to an embodiment of the present invention; FIG.

【図4】本発明の実施の形態に係るマルチプロセッサシステムのための動作トレース時刻同期方式及びその方法におけるプロセッサがマイクロ秒カウンタレジスタ25 Operation trace time synchronization method and processors microsecond counter register in the method for a multiprocessor system according to an embodiment of the present invention; FIG 25
の値を読み出してトレースデータに使用する処理の動作を示すフローチャートである。 Is a flowchart showing the operation of the processing to be used for trace data reads values.

【図5】従来のマルチプロセッサシステムの全体構成を示すブロック図である。 5 is a block diagram showing the overall structure of a conventional multiprocessor system.

【符号の説明】 DESCRIPTION OF SYMBOLS

1〜n プロセッサ 10 主記憶装置 11 トレース情報 20 同期制御ボード 21 クロック監視部 22 マイクロ秒比記憶部 23 マイクロ秒カウンタ制御部 25 マイクロ秒カウンタレジスタ 30 共通バス 1~n processor 10 main memory 11 trace information 20 synchronization control board 21 clock monitoring section 22 micro Byohi storage unit 23 microsecond counter control unit 25 microsecond counter register 30 common bus

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数のプロセッサと、前記複数のプロセッサに共有される主記憶装置と、前記複数のプロセッサに共通の時刻を計時する計時装置とが共通バスで接続され、 前記計時装置が、時刻を計時する計時手段と、該計時手段により計時した時刻を置数する置数手段とを備え、 前記複数のプロセッサの各々が、所定のイベント発生毎にトレースデータを作成するトレース手段と、前記イベント発生時の動作トレース時刻を前記置数手段から入力する時刻入力手段と、前記トレースデータと前記トレース時刻とを対応付けてトレース情報を作成し、該トレース情報を前記主記憶装置に格納するトレース情報格納手段と、を備えることを特徴とするマルチプロセッサシステムのための動作トレース時刻同期方式。 And 1. A plurality of processors, a main memory shared by the plurality of processors, a timer device for counting a common time to the plurality of processors are connected by a common bus, said timing device is time a counting means for counting a and a numeric means for numeric time was measured by the regimen time unit, each of said plurality of processors, and trace means for generating trace data for each predetermined event occurs, the event and time input means for inputting an operation trace time when generated from the numeric means, to create the trace information in association with said trace time and the trace data, the trace information for storing the trace information in the main storage device operation trace time synchronization method for a multiprocessor system, comprising a storage means.
  2. 【請求項2】 前記計時手段は、 クロックの周期と前記計時手段の計時周期との変換比率を記憶する変換比率記憶部と、 前記クロックを監視し、前記クロックの周期毎に割り込みを発生させるクロック監視部と、 前記割り込み発生が発生する度にカウント値が1だけ加算され、前記カウント値が前記変換比率に達するとカウント値がリセットされるカウンタと、 前記カウンタがリセットされる度に前記置数手段が置数している数を1だけ加算する加算手段と、を備えることを特徴とする請求項1に記載のマルチプロセッサシステムのための動作トレース時刻同期方式。 Wherein said timer means includes a clock conversion ratio storage unit for storing a conversion ratio between the period and the timing period of the clock means clocks, which monitors the clock, to generate an interrupt every period of the clock a monitoring unit, the count value is incremented by 1 every time the interrupt generation occurs, a counter in which the count value is counted value reaches the conversion ratio is reset, the every time the counter is reset registered number operation trace time synchronization method for a multi-processor system according to claim 1, means, characterized in that it comprises, adding means for adding only one of the numbers numeric.
  3. 【請求項3】 前記トレース情報格納手段は、前記トレース情報を前記主記憶装置に格納するに際し、前記主記憶装置に既成のトレース情報が存在する場合には、当該トレース情報と前記既成のトレース情報とを、前記動作トレース時刻の順に配列することを特徴とする請求項1 Wherein the trace information storage means, when storing the trace information in the main storage device, when the ready-made trace information to the main storage device is present, the ready-made trace information with the trace information claim 1 preparative, characterized in that arranged in the order of the operation trace time
    又は2に記載のマルチプロセッサシステムのための動作トレース時刻同期方式。 Or operation trace time synchronization method for a multiprocessor system according to 2.
  4. 【請求項4】 複数のプロセッサと、前記複数のプロセッサに共有される主記憶装置とが共通バスで接続されるマルチプロセッサシステムのための動作トレース時刻同期方法において、 時刻を計時する計時ステップと、 該計時ステップにより計時した時刻を置数手段に置数する置数ステップと、 前記複数のプロセッサの各々が、所定のイベント発生毎にトレースデータを作成するトレースステップと、 前記複数のプロセッサの各々が、前記イベント発生時の動作トレース時刻を前記置数手段から入力する時刻入力ステップと、 前記複数のプロセッサの各々が、前記トレースデータと前記トレース時刻とを対応付けてトレース情報を作成し、該トレース情報を前記主記憶装置に格納するトレース情報格納ステップと、 を有することを特徴とす 4. A plurality of processors, in the operation trace time synchronization method for a multiprocessor system and a main memory shared by the plurality of processors are connected by a common bus, a timing step of measuring time, a numeric steps of numeric time was measured by the regimen during step numeric means, each of said plurality of processors, and trace creating a trace data for each predetermined event occurs, each of the plurality of processors , and time input step of inputting an operation trace time when the event occurrence from the numeric means, each of said plurality of processors, creates the trace information in association with said trace time and the trace data, the trace to the trace information storage step of storing information in the main storage device, to have a wherein るマルチプロセッサシステムのための動作トレース時刻同期方法。 Operation trace time synchronization method for a multiprocessor system that.
  5. 【請求項5】 前記計時ステップは、 クロックの周期と前記計時ステップの計時周期との変換比率を変換比率記憶部に記憶するステップと、 前記クロックを監視し、前記クロックの周期毎に割り込みを発生させるクロック監視ステップと、 前記割り込み発生が発生する度にカウンタのカウント値を1だけ加算して、前記カウント値が前記変換比率に達すると前記カウンタのカウント値をリセットするカウントステップと、 前記カウンタがリセットされる度に前記置数手段が置数している数を1だけ加算する加算ステップと、を有することを特徴とする請求項4に記載のマルチプロセッサシステムのための動作トレース時刻同期方法。 Wherein said timing step, generating and storing a conversion ratio between the period and the timing period of said counting step of clock conversion ratio storage unit, monitors the clock, an interrupt each cycle of the clock a clock monitoring step of the interrupt occurs, the count value of the counter each time the by adding only 1 generation, a counting step of the count value resets the count value of the counter to reach the conversion ratio, the counter operation trace time synchronization method for a multiprocessor system of claim 4, wherein the numeric unit each time it is reset and having an addition step of adding only one of the numbers numeric, the.
  6. 【請求項6】 前記トレース情報格納ステップでは、前記主記憶装置に既成のトレース情報が存在する場合には、当該トレース情報と前記既成のトレース情報とを、 The method according to claim 6, wherein said trace information storing step, when a ready-made trace information to the main storage device is present, and said with the trace information prefabricated trace information,
    前記動作トレース時刻の順に配列することを特徴とする請求項4又は5に記載のマルチプロセッサシステムにおける動作トレース時刻同期方法。 Operation trace time synchronization method in a multi-processor system according to claim 4 or 5, characterized in that arranged in the order of the operation trace time.
JP11156639A 1999-06-03 1999-06-03 System and method for synchronizing operation tracing time for multi-processor system Pending JP2000348007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11156639A JP2000348007A (en) 1999-06-03 1999-06-03 System and method for synchronizing operation tracing time for multi-processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11156639A JP2000348007A (en) 1999-06-03 1999-06-03 System and method for synchronizing operation tracing time for multi-processor system

Publications (1)

Publication Number Publication Date
JP2000348007A true JP2000348007A (en) 2000-12-15

Family

ID=15632073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11156639A Pending JP2000348007A (en) 1999-06-03 1999-06-03 System and method for synchronizing operation tracing time for multi-processor system

Country Status (1)

Country Link
JP (1) JP2000348007A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001051A1 (en) * 2004-06-24 2006-01-05 Fujitsu Limited Multi-processor system and control method therefor
US7594146B2 (en) 2004-02-23 2009-09-22 Nec Corporation Apparatus, method, and program for correcting time of event trace data
WO2010143381A1 (en) * 2009-06-10 2010-12-16 パナソニック株式会社 Trace processing device and trace processing system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7594146B2 (en) 2004-02-23 2009-09-22 Nec Corporation Apparatus, method, and program for correcting time of event trace data
WO2006001051A1 (en) * 2004-06-24 2006-01-05 Fujitsu Limited Multi-processor system and control method therefor
WO2010143381A1 (en) * 2009-06-10 2010-12-16 パナソニック株式会社 Trace processing device and trace processing system
CN102119380A (en) * 2009-06-10 2011-07-06 松下电器产业株式会社 Trace processing device and trace processing system
US8464089B2 (en) 2009-06-10 2013-06-11 Panasonic Corporation Tracing apparatus and tracing system
CN102119380B (en) 2009-06-10 2014-04-02 松下电器产业株式会社 Trace processing device and trace processing system

Similar Documents

Publication Publication Date Title
US6718294B1 (en) System and method for synchronized control of system simulators with multiple processor cores
JP3175757B2 (en) Debug system
McDowell et al. Debugging concurrent programs
Hofmann et al. Distributed performance monitoring: methods, tools, and applications
Matloff Introduction to discrete-event simulation and the simpy language
CA1215468A (en) Method and apparatus for modeling of systems of complex circuits
US6789182B1 (en) System and method for logging computer event data and physical components of a complex distributed system
US5574852A (en) Integrated microcontroller having a cup-only mode of operation which directly outputs internal timing information for an emulator
JP4335999B2 (en) Processor internal semiconductor integrated circuit device
US4590550A (en) Internally distributed monitoring system
EP0528585A1 (en) Processing system with internal instruction cache
US3916177A (en) Remote entry diagnostic and verification procedure apparatus for a data processing unit
CN1277207C (en) Method and system for debugging computer program utilizing breakpoint based on time
US7500152B2 (en) Apparatus and method for time ordering events in a system having multiple time domains
US20040153818A1 (en) Defining breakpoints and viewpoints in the software development environment for programmable stream computers
US5657253A (en) Apparatus for monitoring the performance of a microprocessor
US7133820B2 (en) Method and apparatus for debugging programs in a distributed environment
EP2037368A2 (en) Simulation of program execution to detect problem such as deadlock
US6598178B1 (en) Peripheral breakpoint signaler
US6014512A (en) Method and apparatus for simulation of a multi-processor circuit
US6609216B1 (en) Method for measuring performance of code sequences in a production system
EP0084431A2 (en) Monitoring computer systems
US6145103A (en) Emulator support mode for disabling and reconfiguring timeouts of a watchdog timer
JPH0895824A (en) Data processor and method therefor
JP4512380B2 (en) Method of processing data and apparatus and computer program product