JP2000332638A - Band rejection filter, receiving module and portable radio - Google Patents

Band rejection filter, receiving module and portable radio

Info

Publication number
JP2000332638A
JP2000332638A JP11140180A JP14018099A JP2000332638A JP 2000332638 A JP2000332638 A JP 2000332638A JP 11140180 A JP11140180 A JP 11140180A JP 14018099 A JP14018099 A JP 14018099A JP 2000332638 A JP2000332638 A JP 2000332638A
Authority
JP
Japan
Prior art keywords
rejection filter
band rejection
multilayer substrate
coupling capacitor
receiving module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11140180A
Other languages
Japanese (ja)
Other versions
JP4329158B2 (en
Inventor
Makoto Tochigi
誠 栃木
Tomoya Bando
知哉 坂東
Ken Tonegawa
謙 利根川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP14018099A priority Critical patent/JP4329158B2/en
Publication of JP2000332638A publication Critical patent/JP2000332638A/en
Application granted granted Critical
Publication of JP4329158B2 publication Critical patent/JP4329158B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Filters And Equalizers (AREA)
  • Transceivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a band rejection filter, a receiving module and a portable radio capable of reducing the number of parts, manufacturing costs and respective sizes. SOLUTION: The band rejection filter 10 is provided with a multilayer substrate 11 consisting of 1st to 8th dielectric layers 111 to 118. Ground electrodes Gp11, Gp12 are formed on the upper surfaces of the 2nd and 8th dielectric layers 112, 118. Strip line electrodes ST11, ST12 are formed on the upper surface of the 3rd dielectric layer 113. Capacitor electrodes Cp11 to Cp17 are formed on the upper surfaces of the 4th to 7th dielectric layers 114 to 117. In addition, a via hole Vh1 is formed on the 2nd and 3rd dielectric layers 112, 113 so as to pass through the layers 112, 113.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、帯域阻止フィル
タ、受信モジュール及び携帯無線機に関し、特に、携帯
電話、ページャなどにおいて電波の受信を行う高周波回
路部に使用される帯域阻止フィルタ、受信モジュール及
び携帯無線機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a band rejection filter, a receiving module, and a portable radio, and more particularly, to a band rejection filter, a receiving module, and a radio frequency circuit for receiving radio waves in a cellular phone, a pager, and the like. Related to portable radios.

【0002】[0002]

【従来の技術】近年、各種の携帯無線機においては、損
失を小さくするために各種のフィルタが使用されてい
る。そして、そのようなフィルタの一つとして、特定の
周波数帯域の高周波信号を積極的に取り除く特性を持っ
た帯域阻止フィルタが知られている。
2. Description of the Related Art In recent years, various types of filters have been used in various portable wireless devices in order to reduce loss. As one of such filters, a band rejection filter having a characteristic of actively removing a high-frequency signal in a specific frequency band is known.

【0003】図12は、従来の帯域阻止フィルタの分解
斜視図である。帯域阻止フィルタ50は入出力端子5
1,52、誘電体同軸共振器53,54、コンデンサ5
5〜57、シールドカバー58、実装基板59を備え
る。そして、コンデンサ55,56は誘電体同軸共振器
53,54に直列接続され、コンデンサ57は入出力端
子51,52の間に接続される。これらが実装された実
装基板59には、外部回路との電磁干渉を防ぐためシー
ルドカバー58が被せられる。シールドカバー58は天
面と3方向の側面とを有し、誘電体同軸共振器53,5
4の短絡端部分を除く領域全体を覆う。シールドカバー
58の各側面は下縁を実装基板59のグランドパターン
60にはんだ付けで固定し、誘電体同軸共振器53,5
4とは天面と側面とをはんだ付けして固定する。これに
より、誘電体同軸共振器53,54の外部導体(図示せ
ず)はグランドとなる。なお、シールドカバー58には
矩形状の調整用窓61が設けられ、そこから調整棒を差
し込んで誘電体同軸共振器の53,54の共振周波数な
どを調整する。
FIG. 12 is an exploded perspective view of a conventional band rejection filter. The band rejection filter 50 has an input / output terminal 5
1, 52, dielectric coaxial resonators 53, 54, capacitor 5
5 to 57, a shield cover 58, and a mounting board 59. The capacitors 55 and 56 are connected in series to the dielectric coaxial resonators 53 and 54, and the capacitor 57 is connected between the input / output terminals 51 and 52. The mounting board 59 on which these are mounted is covered with a shield cover 58 to prevent electromagnetic interference with external circuits. The shield cover 58 has a top surface and side surfaces in three directions, and the dielectric coaxial resonators 53, 5
4 covers the entire area excluding the short-circuit end portion. The lower edge of each side surface of the shield cover 58 is fixed to the ground pattern 60 of the mounting board 59 by soldering, and the dielectric coaxial resonators 53 and 5 are fixed.
4 is fixed by soldering the top surface and the side surface. Thus, the outer conductors (not shown) of the dielectric coaxial resonators 53 and 54 become grounds. The shield cover 58 is provided with a rectangular adjustment window 61 through which an adjustment rod is inserted to adjust the resonance frequencies of the dielectric coaxial resonators 53 and 54.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記の従来
の帯域阻止フィルタにおいては、例えば2段フィルタを
構成するためには、2個の誘電体共振器と3個のコンデ
ンサとが必要となるため、部品点数が多くなり、そのた
め、コストが高く、形状が大きくなるという問題があっ
た。
However, in the above-described conventional band rejection filter, for example, two dielectric resonators and three capacitors are required to form a two-stage filter. However, there is a problem that the number of parts is increased, so that the cost is high and the shape is large.

【0005】また、ほぼ全体をシールドカバーで覆うた
め、部品としての高さは、実装基板の厚み、誘電体共振
器の厚み、シールドカバーの厚み、固定のためのはんだ
の厚みの合計となり、帯域阻止フィルタの高さが高くな
ってしまうという問題もあった。
Further, since the shield cover covers almost the entirety, the height of the component is the sum of the thickness of the mounting board, the thickness of the dielectric resonator, the thickness of the shield cover, and the thickness of the solder for fixing. There is also a problem that the height of the rejection filter is increased.

【0006】本発明は、このような問題点を解決するた
めになされたものであり、部品点数が少なく、低コスト
化、小型化が可能である帯域阻止フィルタ、受信モジュ
ール及び携帯無線機を提供することを目的とする。
The present invention has been made in order to solve such problems, and provides a band rejection filter, a receiving module, and a portable wireless device which have a small number of components, can be reduced in cost and can be reduced in size. The purpose is to do.

【0007】[0007]

【課題を解決するための手段】上述する問題点を解決す
るため本発明の帯域阻止フィルタは、少なくとも1つの
段間結合コンデンサ、並びに前記段間結合コンデンサを
介して縦続接続するインダクタ及び直列結合コンデンサ
からなる複数のノッチ回路を複数の誘電体層を積層して
なる多層基板に一体化することを特徴とする。
In order to solve the above-mentioned problems, a band rejection filter according to the present invention comprises at least one inter-stage coupling capacitor, and an inductor and a series coupling capacitor connected in cascade via the inter-stage coupling capacitor. A plurality of notch circuits composed of a plurality of dielectric layers are integrated on a multilayer substrate.

【0008】また、前記ノッチ回路のインダクタを前記
多層基板の内部に設けたストリップライン電極で構成
し、前記ノッチ回路の直列結合コンデンサ、及び前記段
間結合コンデンサを前記多層基板の内部に前記誘電体層
を挟んで互いに対向して設けた複数のコンデンサ電極で
構成することを特徴とする。
Further, the inductor of the notch circuit is constituted by a strip line electrode provided inside the multilayer substrate, and the series coupling capacitor and the inter-stage coupling capacitor of the notch circuit are disposed inside the multilayer substrate by the dielectric material. It is characterized by comprising a plurality of capacitor electrodes provided to face each other with a layer interposed therebetween.

【0009】本発明の受信モジュールは、少なくとも1
つの段間結合コンデンサ、並びに前記段間結合コンデン
サを介して縦続接続するインダクタ及び直列結合コンデ
ンサからなる複数のノッチ回路を備える帯域阻止フィル
タと、該帯域阻止フィルタに接続される低雑音増幅器と
を複数の誘電体層を積層してなる多層基板に一体化する
ことを特徴とする。
The receiving module of the present invention has at least one
A plurality of band-stop filters each including one inter-stage coupling capacitor, a plurality of notch circuits including an inductor and a series-coupling capacitor connected in cascade via the inter-stage coupling capacitor, and a plurality of low-noise amplifiers connected to the band-stop filter. Characterized in that it is integrated with a multilayer substrate formed by laminating the above dielectric layers.

【0010】また、前記低雑音増幅器を前記多層基板に
搭載するとともに、前記帯域阻止フィルタのノッチ回路
のインダクタを前記多層基板の内部に設けたストリップ
ライン電極で構成し、前記帯域阻止フィルタのノッチ回
路の直列結合コンデンサ、及び前記帯域阻止フィルタの
段間結合コンデンサを前記多層基板の内部に前記誘電体
層を挟んで互いに対向して設けた複数のコンデンサ電極
で構成することを特徴とする。
The low-noise amplifier is mounted on the multilayer substrate, and the inductor of the notch circuit of the band rejection filter is constituted by a strip line electrode provided inside the multilayer substrate. Wherein the series coupling capacitor and the interstage coupling capacitor of the band rejection filter are constituted by a plurality of capacitor electrodes provided inside the multilayer substrate with the dielectric layer interposed therebetween.

【0011】また、前記低雑音増幅器を前記多層基板に
設けたキャビティ内に搭載することを特徴とする。
Further, the low noise amplifier is mounted in a cavity provided in the multilayer substrate.

【0012】本発明の携帯無線機は、上述の帯域阻止フ
ィルタを用いることを特徴とする。
A portable wireless device according to the present invention uses the above-described band rejection filter.

【0013】また、上述の受信モジュールを用いること
を特徴とする。
Further, the present invention is characterized in that the above-mentioned receiving module is used.

【0014】本発明の帯域阻止フィルタによれば、段間
結合コンデンサ及びノッチ回路を複数の誘電体層を積層
してなる多層基板に一体化するため、段間結合コンデン
サ及びノッチ回路の各配線を積層体の内部に設けること
ができ、その結果、各配線での損失を低減できる。
According to the band elimination filter of the present invention, since the inter-stage coupling capacitor and the notch circuit are integrated into a multilayer substrate formed by laminating a plurality of dielectric layers, each wiring of the inter-stage coupling capacitor and the notch circuit is connected. It can be provided inside the laminate, and as a result, loss in each wiring can be reduced.

【0015】本発明の受信モジュールによれば、段間結
合コンデンサ及びノッチ回路からなる帯域阻止フィルタ
と、低雑音増幅器とを複数の誘電体層を積層してなる多
層基板に一体化するため、段間結合コンデンサ、ノッチ
回路及び低雑音増幅器の各配線を積層体の内部に設ける
ことができ、その結果、各配線での損失を低減できる。
According to the receiving module of the present invention, the band rejection filter including the inter-stage coupling capacitor and the notch circuit, and the low-noise amplifier are integrated on the multilayer substrate formed by laminating a plurality of dielectric layers. Each wiring of the inter-coupling capacitor, the notch circuit, and the low-noise amplifier can be provided inside the laminate, and as a result, the loss in each wiring can be reduced.

【0016】本発明の携帯無線機によれば、良好な通過
特性を備えた帯域阻止フィルタや良好な送信特性を備え
た受信モジュールを用いるため、携帯無線機の送信特性
の劣化を防止することができる。
According to the portable radio of the present invention, since the band rejection filter having good pass characteristics and the receiving module having good transmission characteristics are used, deterioration of the transmission characteristics of the portable radio can be prevented. it can.

【0017】[0017]

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図1は、一般的な帯域阻止フィルタの
等価回路図である。図1において、1,2は入出力端
子、3,4はインダクタ、5,6は直列結合コンデン
サ、7は段間結合コンデンサを示す。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an equivalent circuit diagram of a general band rejection filter. In FIG. 1, reference numerals 1 and 2 denote input / output terminals, 3 and 4 denote inductors, 5 and 6 denote series coupling capacitors, and 7 denotes an interstage coupling capacitor.

【0018】以下、この帯域阻止フィルタの動作につい
て説明する。インダクタ3,4と直列結合コンデンサ
5,6とはそれぞれ直列接続され、直列共振特性を備え
る1段のノッチ回路8,9を構成する。ノッチ回路8,
9は段間結合コンデンサ7で縦続接続されており、ノッ
チ回路8,9の直列共振周波数で伝達特性に大きな減衰
量を示す。また、ノッチ回路8,9の並列共振周波数で
はノッチ回路8,9のインピーダンスが無限大になるた
め、段間結合コンデンサ7で縦続接続されて帯域通過特
性を示す。
Hereinafter, the operation of the band rejection filter will be described. The inductors 3 and 4 and the series coupling capacitors 5 and 6 are connected in series, respectively, to form one-stage notch circuits 8 and 9 having series resonance characteristics. Notch circuit 8,
Reference numeral 9 is cascade-connected by an inter-stage coupling capacitor 7, and shows a large attenuation in the transfer characteristic at the series resonance frequency of the notch circuits 8, 9. At the parallel resonance frequency of the notch circuits 8 and 9, the impedance of the notch circuits 8 and 9 becomes infinite, so that the notch circuits 8 and 9 are cascaded by the interstage coupling capacitor 7 and exhibit bandpass characteristics.

【0019】図2及び図3は、本発明の帯域阻止フィル
タに係る一実施例の分解斜視図及び断面図である。帯域
阻止フィルタ10は、第1〜第8の誘電体層111〜1
18からなる多層基板11を備える。
FIGS. 2 and 3 are an exploded perspective view and a sectional view of an embodiment of the band rejection filter of the present invention. The band rejection filter 10 includes first to eighth dielectric layers 111 to 1.
18 is provided.

【0020】第2及び第8の誘電体層112,118の
上面にはグランド電極Gp11,Gp12が形成され
る。また、第3の誘電体層113の上面にはストリップ
ライン電極ST11,ST12が形成される。
Ground electrodes Gp11 and Gp12 are formed on the upper surfaces of the second and eighth dielectric layers 112 and 118, respectively. Further, strip line electrodes ST11 and ST12 are formed on the upper surface of the third dielectric layer 113.

【0021】さらに、第4の誘電体層114の上面には
コンデンサ電極Cp11,Cp12が形成される。ま
た、第5の誘電体層115の上面にはコンデンサ電極C
p13,Cp14が形成される。
Further, capacitor electrodes Cp11 and Cp12 are formed on the upper surface of the fourth dielectric layer 114. The upper surface of the fifth dielectric layer 115 has a capacitor electrode C
p13 and Cp14 are formed.

【0022】さらに、第6の誘電体層116の上面には
コンデンサ電極Cp15が形成される。また、第7の誘
電体層117の上面にはコンデンサ電極Cp16,Cp
17が形成される。さらに、第2及び第3の誘電体層1
12,113には、各誘電体層112,113を貫通す
るようにビアホール電極Vh1が形成される。
Further, a capacitor electrode Cp15 is formed on the upper surface of the sixth dielectric layer 116. Further, on the upper surface of the seventh dielectric layer 117, the capacitor electrodes Cp16, Cp16
17 are formed. Further, the second and third dielectric layers 1
Via hole electrodes Vh1 are formed in the dielectric layers 12 and 113 so as to penetrate the dielectric layers 112 and 113, respectively.

【0023】なお、第1〜第8の誘電体層111〜11
8は、例えば、850℃〜1000℃の温度で焼成可能
な酸化バリウム、酸化アルミニウム、シリカを主成分と
する誘電体セラミックスを結合剤等とともに混練したも
のをシート状にしたものである。
The first to eighth dielectric layers 111 to 11
Reference numeral 8 denotes, for example, a sheet obtained by kneading a dielectric ceramic mainly composed of barium oxide, aluminum oxide and silica, which can be fired at a temperature of 850 ° C. to 1000 ° C., together with a binder and the like.

【0024】また、ストリップライン電極ST11,S
T12、コンデンサ電極Cp11〜Cp17及びグラン
ド電極Gp11,Gp12は、Ag,Pd,Ag−P
d,Cu等からなり、第2〜第8の誘電体層112〜1
18の表面に、周知の印刷法、スパッタリング法、真空
蒸着法等の方法によって形成される。
Further, the strip line electrodes ST11, S
T12, capacitor electrodes Cp11 to Cp17 and ground electrodes Gp11 and Gp12 are made of Ag, Pd, Ag-P
d, Cu, etc., and the second to eighth dielectric layers 112 to 1
18 is formed on the surface by a known method such as a printing method, a sputtering method, and a vacuum evaporation method.

【0025】これらの第1〜第8の誘電体層111〜1
18が積み重ねられ、一体的に焼結されることにより、
多層基板11となる。そして、グランド電極Gp11と
ストリップライン電極ST11,ST12、及びストリ
ップライン電極ST11,ST12とコンデンサ電極C
p11,Cp12とはそれぞれ多層基板11の内部にて
ビアホール電極Vh1で接続される。
These first to eighth dielectric layers 111 to 1 1
18 are stacked and sintered integrally,
The multilayer substrate 11 is obtained. The ground electrode Gp11 and the strip line electrodes ST11 and ST12, and the strip line electrodes ST11 and ST12 and the capacitor electrode C
Each of p11 and Cp12 is connected via a via-hole electrode Vh1 inside the multilayer substrate 11.

【0026】また、多層基板11の側面及び表裏面に
は、コンデンサ電極Cp13,Cp16に電気的に接続
され、入力端子1(図1)となる外部端子T11と、コ
ンデンサ電極Cp14,Cp17に電気的に接続され、
出力端子2(図1)となる外部端子T12と、グランド
電極Gp11,Gp12に電気的に接続され、グランド
端子となる外部端子T13,T14が形成される。な
お、これらの端子T11〜T14は、スパッタリング
法、真空蒸着法、塗布焼付等の方法によって形成され
る。
On the side and front and back surfaces of the multilayer substrate 11, the external terminals T11 which are electrically connected to the capacitor electrodes Cp13 and Cp16 and serve as the input terminal 1 (FIG. 1), and the capacitor electrodes Cp14 and Cp17 are electrically connected. Connected to
The external terminal T12 serving as the output terminal 2 (FIG. 1) and the ground electrodes Gp11 and Gp12 are electrically connected to form external terminals T13 and T14 serving as ground terminals. In addition, these terminals T11 to T14 are formed by a method such as a sputtering method, a vacuum evaporation method, and coating and baking.

【0027】以上の構成を備えた帯域阻止フィルタ10
において、ストリップライン電極ST11,ST12で
インダクタ3,4(図1)を形成する。また、第4の誘
電体層114を挟んで互いに対向するコンデンサ電極C
p11,Cp13、コンデンサ電極Cp12,Cp14
で直列結合コンデンサ5,6(図1)を形成する。
The band rejection filter 10 having the above configuration
, The inductors 3 and 4 (FIG. 1) are formed by the strip line electrodes ST11 and ST12. Further, the capacitor electrodes C opposed to each other with the fourth dielectric layer 114 interposed therebetween.
p11, Cp13, capacitor electrodes Cp12, Cp14
Form the series-coupled capacitors 5 and 6 (FIG. 1).

【0028】さらに、第5及び第6の誘電体層115,
116を挟んで互いに対向するコンデンサ電極Cp1
3,Cp15,Cp16、及びコンデンサ電極Cp1
4,Cp15,Cp17で段間結合コンデンサ7(図
1)を形成する。また、外部端子T11は入力端子1
(図1)となり、外部端子T12は出力端子2(図1)
となる。
Further, the fifth and sixth dielectric layers 115,
Capacitor electrode Cp1 facing each other across
3, Cp15, Cp16, and capacitor electrode Cp1
4, Cp15 and Cp17 form the interstage coupling capacitor 7 (FIG. 1). The external terminal T11 is the input terminal 1
(FIG. 1), and the external terminal T12 is the output terminal 2 (FIG. 1).
Becomes

【0029】図4は、図2の帯域阻止フィルタの通過特
性を示す図である。この図から、1.8GHz付近に減
衰極が発生し、−20(dB)以下を示す帯域幅は約3
00(MHz)であることが解る。
FIG. 4 is a diagram showing the pass characteristics of the band rejection filter of FIG. From this figure, an attenuation pole occurs around 1.8 GHz, and the bandwidth showing -20 (dB) or less is about 3
00 (MHz).

【0030】図5は、図2の帯域阻止フィルタの変形例
の断面図である。帯域阻止フィルタ10aは、図2の実
施例の帯域阻止フィルタ10と比較して、インダクタ
3,4(図1)をチップインダクタL1,L2で構成
し、多層基板11aの表面に搭載する点で異なる。な
お、チップインダクタL1,L2と多層基板11aの内
部のコンデンサ電極Cp11,Cp12とは多層基板1
1aの内部にてビアホール電極Vh1aで接続される。
FIG. 5 is a sectional view of a modification of the band rejection filter of FIG. The band rejection filter 10a differs from the band rejection filter 10 of the embodiment of FIG. 2 in that the inductors 3 and 4 (FIG. 1) are configured by chip inductors L1 and L2 and mounted on the surface of the multilayer substrate 11a. . Note that the chip inductors L1 and L2 and the capacitor electrodes Cp11 and Cp12 inside the multilayer substrate 11a are
1a, they are connected by a via-hole electrode Vh1a.

【0031】図6は、図2の帯域阻止フィルタの別の変
形例の断面図である。帯域阻止フィルタ10bは、図2
の実施例の帯域阻止フィルタ10と比較して、直列結合
コンデンサ5,6(図1)をチップコンデンサC1,C
2で構成し、多層基板11bの表面に搭載する点で異な
る。なお、多層基板11b上のチップコンデンサC1,
C2と多層基板11aの内部のストリップライン電極S
T11,ST12とは多層基板11bの内部にてビアホ
ール電極Vh1bで接続される。
FIG. 6 is a sectional view of another modification of the band rejection filter of FIG. The band rejection filter 10b is configured as shown in FIG.
As compared with the band rejection filter 10 of the embodiment, the series-coupled capacitors 5 and 6 (FIG. 1) are replaced with chip capacitors C1 and C
2 and is mounted on the surface of the multilayer substrate 11b. Note that the chip capacitors C1,
C2 and the strip line electrode S inside the multilayer substrate 11a
The via holes Vh1b are connected to T11 and ST12 inside the multilayer substrate 11b.

【0032】上述の実施例の帯域阻止フィルタによれ
ば、段間結合コンデンサとノッチ回路とを第1〜第8の
誘電体層を積層してなる多層基板に一体化しているた
め、段間結合コンデンサ及びノッチ回路の各配線を積層
体の内部に設けることができる。したがって、各配線で
の損失を低減できるため、良好な通過特性の帯域阻止フ
ィルタを得ることができる。
According to the band rejection filter of the above-described embodiment, since the inter-stage coupling capacitor and the notch circuit are integrated on the multilayer substrate formed by laminating the first to eighth dielectric layers, the inter-stage coupling is realized. Each wiring of the capacitor and the notch circuit can be provided inside the laminate. Therefore, since the loss in each wiring can be reduced, a band rejection filter having good pass characteristics can be obtained.

【0033】また、ノッチ回路のインダクタを多層基板
の内部に設けたストリップライン電極で構成し、ノッチ
回路の直列結合コンデンサ、及び段間結合コンデンサを
多層基板の内部に誘電体層を挟んで互いに対向して設け
たコンデンサ電極で構成するため、帯域阻止フィルタの
部品点数を低減することができる。したがって、帯域阻
止フィルタの低コスト化、小型化が可能である。
Further, the inductor of the notch circuit is constituted by a strip line electrode provided inside the multilayer substrate, and the series coupling capacitor and the inter-stage coupling capacitor of the notch circuit are opposed to each other with a dielectric layer interposed inside the multilayer substrate. Therefore, the number of components of the band rejection filter can be reduced. Therefore, the cost and size of the band rejection filter can be reduced.

【0034】さらに、図5の変形例では、ノッチ回路を
構成するインダクタを高Qのチップインダクタで構成
し、それらを多層基板上に搭載するため、減衰特性に優
れ、かつ低挿入損失の帯域阻止フィルタを得ることが可
能となる。
Further, in the modification shown in FIG. 5, since the inductor constituting the notch circuit is formed of a high-Q chip inductor and mounted on a multilayer substrate, the band rejection is excellent in attenuation characteristics and low in insertion loss. It is possible to obtain a filter.

【0035】また、図6の変形例では、ノッチ回路を構
成する直列結合コンデンサをチップコンデンサで構成
し、それらを多層基板上に搭載するため、多層基板の内
部にコンデンサ電極を形成する必要がなくなる。その結
果、多層基板の高さを高くすることなくストリップライ
ン電極の上下の誘電体層の厚みを厚くすることができ、
ストリップライン電極を高Qのインダクタにできるた
め、減衰特性に優れ、かつ低挿入損失の帯域阻止フィル
タを得ることが可能となる。
In the modification shown in FIG. 6, since the series-coupled capacitors constituting the notch circuit are constituted by chip capacitors and mounted on a multilayer substrate, it is not necessary to form a capacitor electrode inside the multilayer substrate. . As a result, the thickness of the dielectric layers above and below the stripline electrode can be increased without increasing the height of the multilayer substrate,
Since the strip line electrode can be a high Q inductor, it is possible to obtain a band rejection filter having excellent attenuation characteristics and low insertion loss.

【0036】図7は、一般的な受信モジュールのブロッ
ク図である。図7において、Pi,Poは入出力端子、
21は低雑音増幅器、22は帯域阻止フィルタを示し、
低雑音増幅器21の後段に帯域阻止フィルタ22が接続
される。
FIG. 7 is a block diagram of a general receiving module. In FIG. 7, Pi and Po are input / output terminals,
21 is a low noise amplifier, 22 is a band reject filter,
A band rejection filter 22 is connected downstream of the low noise amplifier 21.

【0037】図8及び図9は、本発明の受信モジュール
に係る一実施例の分解斜視図及び断面図である。受信モ
ジュール20は、第1〜第9の誘電体層231〜239
からなる多層基板23を備え、その多層基板23に帯域
阻止フィルタ22(図7)が内蔵され、その多層基板2
3上に低雑音増幅器21が搭載される。
FIGS. 8 and 9 are an exploded perspective view and a sectional view of an embodiment of the receiving module according to the present invention. The receiving module 20 includes first to ninth dielectric layers 231 to 239
, A band-stop filter 22 (FIG. 7) is built in the multilayer substrate 23, and the multilayer substrate 2
3, a low noise amplifier 21 is mounted.

【0038】第1の誘電体層231の上面には低雑音増
幅器21を多層基板23上に搭載するためのランドLa
が形成される。また、第2の誘電体層232の上面には
配線ラインLiが形成される。
A land La for mounting the low noise amplifier 21 on the multilayer substrate 23 is provided on the upper surface of the first dielectric layer 231.
Is formed. Further, a wiring line Li is formed on the upper surface of the second dielectric layer 232.

【0039】さらに、第3及び第9の誘電体層233,
239の上面にはグランド電極Gp21,Gp22が形
成される。また、第4の誘電体層234の上面にはスト
リップライン電極ST21,ST22が形成される。さ
らに、第5の誘電体層235の上面にはコンデンサ電極
Cp21,Cp22が形成される。
Further, the third and ninth dielectric layers 233,
The ground electrodes Gp21 and Gp22 are formed on the upper surface of the 239. Further, strip line electrodes ST21 and ST22 are formed on the upper surface of the fourth dielectric layer 234. Further, capacitor electrodes Cp21 and Cp22 are formed on the upper surface of the fifth dielectric layer 235.

【0040】また、第6の誘電体層236の上面にはコ
ンデンサ電極Cp23,Cp24が形成される。さら
に、第7の誘電体層237の上面にはコンデンサ電極C
p25が形成される。また、第8の誘電体層238の上
面にはコンデンサ電極Cp26,Cp27が形成され
る。さらに、第1〜第7の誘電体層231〜237には
各誘電体層231〜237を貫通するようにビアホール
電極Vh2が形成される。
On the upper surface of the sixth dielectric layer 236, capacitor electrodes Cp23 and Cp24 are formed. Further, a capacitor electrode C is provided on the upper surface of the seventh dielectric layer 237.
p25 is formed. Further, capacitor electrodes Cp26 and Cp27 are formed on the upper surface of the eighth dielectric layer 238. Further, via-hole electrodes Vh2 are formed in the first to seventh dielectric layers 231 to 237 so as to penetrate the respective dielectric layers 231 to 237.

【0041】なお、第1〜第9の誘電体層231〜23
9は、例えば、850℃〜1000℃の温度で焼成可能
な酸化バリウム、酸化アルミニウム、シリカを主成分と
する誘電体セラミックスを結合剤等とともに混練したも
のをシート状にしたものである。
The first to ninth dielectric layers 231 to 23
Reference numeral 9 denotes, for example, a sheet obtained by kneading a dielectric ceramic mainly composed of barium oxide, aluminum oxide and silica, which can be fired at a temperature of 850 ° C. to 1000 ° C., together with a binder and the like.

【0042】また、ストリップライン電極ST21,S
T22、コンデンサ電極Cp21〜Cp27、グランド
電極Gp21,Gp22、ランドLa及び配線ラインL
iは、Ag,Pd,Ag−Pd,Cu等からなり、第1
〜第9の誘電体層231〜239の表面に、周知の印刷
法、スパッタリング法、真空蒸着法等の方法によって形
成される。
The strip line electrodes ST21, S21
T22, capacitor electrodes Cp21 to Cp27, ground electrodes Gp21, Gp22, land La and wiring line L
i is made of Ag, Pd, Ag-Pd, Cu, or the like;
To the ninth dielectric layers 231 to 239 by a known method such as a printing method, a sputtering method, and a vacuum evaporation method.

【0043】これらの第1〜第9の誘電体層231〜2
39が積み重ねられ、一体的に焼結されることにより、
多層基板23となる。そして、グランド電極Gp21と
ストリップライン電極ST21,ST22、及びストリ
ップライン電極ST21,ST22とコンデンサ電極C
p21,Cp22とはそれぞれ多層基板23の内部にて
ビアホール電極Vh2で接続される。
These first to ninth dielectric layers 231 to 2
39 are stacked and sintered integrally,
The multilayer substrate 23 is obtained. The ground electrode Gp21 and the strip line electrodes ST21 and ST22, and the strip line electrodes ST21 and ST22 and the capacitor electrode C
Each of p21 and Cp22 is connected via a via-hole electrode Vh2 inside the multilayer substrate 23.

【0044】また、コンデンサ電極Cp23,Cp26
とランドLaとは多層基板23の内部にてビアホール電
極Vh2及び配線ラインLiで接続される。
The capacitor electrodes Cp23 and Cp26
The land La is connected to the via hole electrode Vh2 and the wiring line Li inside the multilayer substrate 23.

【0045】さらに、多層基板23の側面及び表裏面に
は、低雑音増幅器21に電気的に接続され、入力端子P
i(図7)となる外部電極T21と、コンデンサ電極C
p24,Cp27に電気的に接続され、出力端子Po
(図7)となる外部端子T22と、グランド電極Gp2
1,Gp22に電気的に接続され、グランド端子となる
外部端子T23,T24が形成される。なお、これらの
端子T21〜T24は、スパッタリング法、真空蒸着
法、塗布焼付等の方法によって形成される。
Further, on the side surface and the front and back surfaces of the multilayer substrate 23, the input terminal P is electrically connected to the low-noise amplifier 21.
i (FIG. 7) and a capacitor electrode C
p24, Cp27, and the output terminal Po
(FIG. 7), an external terminal T22 and a ground electrode Gp2.
1, external terminals T23 and T24 that are electrically connected to Gp22 and serve as ground terminals are formed. In addition, these terminals T21 to T24 are formed by a method such as a sputtering method, a vacuum evaporation method, and coating and baking.

【0046】以上の構成により、受信モジュール20は
多層基板23に図1に示した等価回路を備えた帯域阻止
フィルタ22を内蔵した構造となる。そして、ストリッ
プライン電極ST21,ST22で帯域阻止フィルタ2
2のインダクタ3,4(図1)を形成する。
With the above configuration, the receiving module 20 has a structure in which the band rejection filter 22 having the equivalent circuit shown in FIG. The band rejection filter 2 is formed by the strip line electrodes ST21 and ST22.
Two inductors 3, 4 (FIG. 1) are formed.

【0047】また、第5の誘電体層235を挟んで互い
に対向するコンデンサ電極Cp21,Cp23、コンデ
ンサ電極Cp22,Cp24で帯域阻止フィルタ22の
直列結合コンデンサ5,6(図1)を形成する。
The capacitor electrodes Cp21 and Cp23 and the capacitor electrodes Cp22 and Cp24 facing each other with the fifth dielectric layer 235 interposed therebetween form the series coupling capacitors 5 and 6 (FIG. 1) of the band rejection filter 22.

【0048】さらに、第6及び第7の誘電体層236,
237を挟んで互いに対向するコンデンサ電極Cp2
3,Cp25,Cp26、及びコンデンサ電極Cp2
4,Cp25,Cp27で帯域阻止フィルタ22の段間
結合コンデンサ7(図1)を形成する。
Further, the sixth and seventh dielectric layers 236,
237 sandwiching the capacitor electrodes Cp2
3, Cp25, Cp26, and capacitor electrode Cp2
4, Cp25 and Cp27 form the interstage coupling capacitor 7 (FIG. 1) of the band rejection filter 22.

【0049】図10は、図9の受信モジュールの変形例
の断面図である。受信モジュール20aは、図9の実施
例の受信モジュール20と比較して、低雑音増幅器21
を多層基板23aの表面に設けたキャビティ24に搭載
する点で異なる。
FIG. 10 is a sectional view of a modification of the receiving module of FIG. The receiving module 20a is different from the receiving module 20 of the embodiment of FIG.
Is mounted in a cavity 24 provided on the surface of the multilayer substrate 23a.

【0050】なお、キャビティ24は、図8の第1の誘
電体層231上にキャビティ24が形成される箇所に開
口部を設けた誘電体層(図示せず)をさらに積層するこ
とにより形成される。また、キャビティ24は、低雑音
増幅器21が搭載された後、樹脂25を充填することで
封止される。
The cavity 24 is formed by further laminating a dielectric layer (not shown) having an opening at a position where the cavity 24 is formed on the first dielectric layer 231 in FIG. You. After the low noise amplifier 21 is mounted, the cavity 24 is sealed by filling with a resin 25.

【0051】上述の実施例の受信モジュールによれば、
帯域阻止フィルタと低雑音増幅器とを第1〜第9の誘電
体層からなる多層基板に一体化しているため、帯域阻止
フィルタと低雑音増幅器と間の各配線を積層体の内部に
設けることができる。したがって、各配線での損失を低
減できるため、良好な送信特性を備えた受信モジュール
を得ることができる。
According to the receiving module of the above embodiment,
Since the band-stop filter and the low-noise amplifier are integrated on the multilayer substrate composed of the first to ninth dielectric layers, each wiring between the band-stop filter and the low-noise amplifier can be provided inside the laminate. it can. Therefore, since the loss in each wiring can be reduced, a receiving module having good transmission characteristics can be obtained.

【0052】また、帯域阻止フィルタのインダクタを多
層基板の内部に設けたストリップライン電極で構成し、
帯域阻止フィルタの直列結合コンデンサ及び段間結合コ
ンデンサを多層基板の内部に誘電体層を挟んで互いに対
向して設けたコンデンサ電極で構成するため、帯域阻止
フィルタの部品点数を低減することができる。したがっ
て、帯域阻止フィルタと低雑音増幅器とからなる受信モ
ジュールの低コスト化、小型化が可能である。
The inductor of the band rejection filter is constituted by a strip line electrode provided inside the multilayer substrate,
Since the series coupling capacitor and the inter-stage coupling capacitor of the band rejection filter are constituted by capacitor electrodes provided to face each other with the dielectric layer interposed therebetween in the multilayer substrate, the number of components of the band rejection filter can be reduced. Therefore, it is possible to reduce the cost and size of the receiving module including the band rejection filter and the low noise amplifier.

【0053】さらに、図10の変形例では、低雑音増幅
器を帯域阻止フィルタが内蔵された多層基板に設けられ
たキャビティに搭載するため、多層基板の表面に低雑音
増幅器が飛び出すことがなくなる。したがって、低雑音
増幅器が多層基板から剥がれる恐れが少なくなり、受信
モジュールの信頼性が向上する。
Further, in the modification shown in FIG. 10, since the low-noise amplifier is mounted in the cavity provided in the multilayer substrate having the built-in band rejection filter, the low-noise amplifier does not jump out of the surface of the multilayer substrate. Therefore, the possibility that the low noise amplifier is peeled off from the multilayer substrate is reduced, and the reliability of the receiving module is improved.

【0054】図11は、一般的な携帯無線機である携帯
電話のRFブロック図である。図11において、ANT
はアンテナ、Rx,TxはスイッチSWを介してアンテ
ナANTに接続される受信回路及び送信回路、31はス
イッチSW、受信回路Rx及び送信回路Txをカバーす
る筐体を示す。
FIG. 11 is an RF block diagram of a portable telephone which is a general portable radio. In FIG. 11, ANT
Denotes an antenna, Rx and Tx denote receiving circuits and transmitting circuits connected to the antenna ANT via the switches SW, and 31 denotes a housing that covers the switches SW, the receiving circuits Rx and the transmitting circuits Tx.

【0055】この際、受信回路Rxは、低雑音増幅器L
NA、帯域阻止フィルタBEF及びミキサMIXを備
え、送信回路Txは、高出力増幅器PA、帯域通過フィ
ルタBPF及びミキサMIXで構成される。また、受信
回路RxのミキサMIX及び送信回路TxのミキサMI
Xの一方の入力には局部信号を発生するシンセサイザS
YNが接続される。
At this time, the receiving circuit Rx includes the low noise amplifier L
The transmission circuit Tx includes a high-output amplifier PA, a band-pass filter BPF, and a mixer MIX. The mixer MIX of the receiving circuit Rx and the mixer MI of the transmitting circuit Tx
One input of X is a synthesizer S for generating a local signal.
YN is connected.

【0056】そして、携帯電話の高周波回路部である受
信回路Rxの帯域阻止フィルタBEFに図2の帯域阻止
フィルタ10、低雑音増幅器LNA及び帯域阻止フィル
タBPFに図8に示す受信モジュール20を用いるもの
である。
The band rejection filter 10 of FIG. 2 is used for the band rejection filter BEF of the reception circuit Rx, which is a high frequency circuit section of the mobile phone, and the reception module 20 shown in FIG. 8 is used for the low noise amplifier LNA and the band rejection filter BPF. It is.

【0057】上述の実施例の携帯無線機によれば、良好
な通過特性を備えた小型の帯域阻止フィルタや良好な送
信特性を備えた小型の受信モジュールを用いるため、携
帯無線機の送信特性の劣化を防止することができる。し
たがって、携帯無線器の小型化が実現するとともに、信
頼性の向上が可能となる。
According to the portable radio of the above-described embodiment, since a small band rejection filter having good pass characteristics and a small receiving module having good transmission characteristics are used, the transmission characteristics of the portable radio are improved. Deterioration can be prevented. Therefore, the size of the portable wireless device can be reduced, and the reliability can be improved.

【0058】なお、上述の帯域阻止フィルタ及び受信モ
ジュールの実施例では、誘電体層が酸化バリウム、酸化
アルミニウム、シリカを主成分とするセラミックの場合
について説明したが、比誘電率(εr)が1以上であれ
ば何れの材料でもよく、例えば酸化マグネシウム、シリ
カを主成分とするセラミックあるいはフッ素系樹脂等で
も同様の効果が得られる。
In the above-described embodiments of the band rejection filter and the receiving module, the case where the dielectric layer is a ceramic containing barium oxide, aluminum oxide and silica as main components has been described. Any material may be used as long as it is as described above. For example, a similar effect can be obtained with a ceramic or a fluorine-based resin containing magnesium oxide or silica as a main component.

【0059】また、インダクタを構成するストリップラ
イン電極、直列結合コンデンサ及び段間結合コンデンサ
を構成するコンデンサ電極が、2つのグランド電極で挟
まれる場合について説明したが、少なくとも一方のグラ
ンド電極があれば同様の効果が得られる。
Further, the case has been described where the strip line electrode constituting the inductor, the series coupling capacitor, and the capacitor electrode constituting the inter-stage coupling capacitor are sandwiched between two ground electrodes, but the same applies if at least one ground electrode is provided. The effect of is obtained.

【0060】さらに、上述の帯域阻止フィルタの実施例
では、図1のような等価回路の場合について説明した
が、少なくとも段間結合コンデンサとノッチ回路とを備
えていればよく、段間結合コンデンサと並列にインダク
タが接続されたり、入出力端子と段間結合コンデンサと
の間にコンデンサが接続された等価回路であってもよ
い。
Further, in the above embodiment of the band rejection filter, the case of the equivalent circuit as shown in FIG. 1 has been described. However, it is sufficient that at least the interstage coupling capacitor and the notch circuit are provided. An equivalent circuit in which an inductor is connected in parallel or a capacitor is connected between the input / output terminal and the interstage coupling capacitor may be used.

【0061】また、上述の受信モジュールの変形例で
は、樹脂を充填することによりキャビティを封入する場
合について説明したが、金属あるいはセラミックスから
なるキャップによりキャビティを封入してもよい。この
場合には、低雑音増幅器をベアチップの状態で搭載する
ことやキャップ上に他の電子部品を搭載することが可能
となり、その結果、受信モジュールのより低コスト化や
受信モジュールのより小型化が達成できる。
In the above-described modification of the receiving module, the case where the cavity is sealed by filling the resin is described. However, the cavity may be sealed by a cap made of metal or ceramic. In this case, it becomes possible to mount the low-noise amplifier in a bare chip state or to mount other electronic components on the cap, resulting in lower cost and smaller size of the receiving module. Can be achieved.

【0062】[0062]

【発明の効果】請求項1の帯域阻止フィルタによれば、
段間結合コンデンサとノッチ回路とを複数の誘電体層を
積層してなる多層基板に一体化しているため、段間結合
コンデンサ及びノッチ回路の各配線を積層体の内部に設
けることができる。したがって、各配線での損失を低減
できるため、良好な通過特性の帯域阻止フィルタを得る
ことができる。
According to the band rejection filter of the first aspect,
Since the inter-stage coupling capacitor and the notch circuit are integrated on the multilayer substrate formed by laminating a plurality of dielectric layers, each wiring of the inter-stage coupling capacitor and the notch circuit can be provided inside the laminate. Therefore, since the loss in each wiring can be reduced, a band rejection filter having good pass characteristics can be obtained.

【0063】請求項2の帯域阻止フィルタによれば、ノ
ッチ回路のインダクタを多層基板の内部に設けたストリ
ップライン電極で構成し、ノッチ回路の直列結合コンデ
ンサ、及び段間結合コンデンサを多層基板の内部に誘電
体層を挟んで互いに対向して設けたコンデンサ電極で構
成するため、帯域阻止フィルタの部品点数を低減するこ
とができる。したがって、帯域阻止フィルタの低コスト
化、小型化が可能である。
According to the band rejection filter of the second aspect, the inductor of the notch circuit is constituted by the strip line electrode provided inside the multilayer substrate, and the series coupling capacitor and the interstage coupling capacitor of the notch circuit are disposed inside the multilayer substrate. Since it is composed of capacitor electrodes provided to face each other with a dielectric layer interposed therebetween, the number of components of the band rejection filter can be reduced. Therefore, the cost and size of the band rejection filter can be reduced.

【0064】請求項3の受信モジュールによれば、帯域
阻止フィルタと低雑音増幅器とを複数の誘電体層からな
る多層基板に一体化しているため、帯域阻止フィルタと
低雑音増幅器との間の各配線を積層体の内部に設けるこ
とができる。したがって、各配線での損失を低減できる
ため、良好な送信特性を備えた受信モジュールを得るこ
とができる。
According to the third aspect of the present invention, since the band rejection filter and the low-noise amplifier are integrated on the multilayer substrate composed of a plurality of dielectric layers, each of the components between the band-rejection filter and the low-noise amplifier is provided. Wiring can be provided inside the laminate. Therefore, since the loss in each wiring can be reduced, a receiving module having good transmission characteristics can be obtained.

【0065】請求項4の受信モジュールによれば、帯域
阻止フィルタのインダクタを多層基板の内部に設けたス
トリップライン電極で構成し、帯域阻止フィルタの直列
結合コンデンサ及び段間結合コンデンサを多層基板の内
部に誘電体層を挟んで互いに対向して設けたコンデンサ
電極で構成するため、帯域阻止フィルタの部品点数を低
減することができる。したがって、帯域阻止フィルタと
低雑音増幅器とからなる受信モジュールの低コスト化、
小型化が可能である。
According to the receiving module of the fourth aspect, the inductor of the band rejection filter is constituted by the strip line electrode provided inside the multilayer substrate, and the series coupling capacitor and the interstage coupling capacitor of the band rejection filter are disposed inside the multilayer substrate. Since it is composed of capacitor electrodes provided to face each other with a dielectric layer interposed therebetween, the number of components of the band rejection filter can be reduced. Therefore, the cost of the receiving module including the band rejection filter and the low noise amplifier can be reduced,
Miniaturization is possible.

【0066】請求項5の受信モジュールによれば、低雑
音増幅器を帯域阻止フィルタが内蔵された多層基板に設
けられたキャビティに搭載するため、多層基板の表面に
低雑音増幅器が飛び出すことがなくなる。したがって、
低雑音増幅器が多層基板から剥がれる恐れが少なくな
り、受信モジュールの信頼性が向上する。
According to the fifth aspect of the present invention, since the low-noise amplifier is mounted in the cavity provided in the multilayer substrate having the built-in band rejection filter, the low-noise amplifier does not jump out of the surface of the multilayer substrate. Therefore,
The possibility that the low noise amplifier is peeled off from the multilayer substrate is reduced, and the reliability of the receiving module is improved.

【0067】請求項6の携帯無線機によれば、良好な通
過特性を備えた小型の帯域阻止フィルタを用いるため、
携帯無線機の送信特性の劣化を防止することができる。
したがって、携帯無線器の小型化が実現するとともに、
信頼性の向上が可能となる。
According to the portable radio device of the present invention, a small band rejection filter having good pass characteristics is used.
Deterioration of the transmission characteristics of the portable wireless device can be prevented.
Therefore, the size of the portable wireless device can be reduced,
Reliability can be improved.

【0068】請求項7の携帯無線機によれば、良好な送
信特性を備えた小型の受信モジュールを用いるため、携
帯無線機の送信特性の劣化を防止することができる。し
たがって、携帯無線器の小型化が実現するとともに、信
頼性の向上が可能となる。
According to the portable radio of the present invention, since a small receiving module having good transmission characteristics is used, it is possible to prevent the deterioration of the transmission characteristics of the portable radio. Therefore, the size of the portable wireless device can be reduced, and the reliability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一般的な帯域阻止フィルタの等価回路図であ
る。
FIG. 1 is an equivalent circuit diagram of a general band rejection filter.

【図2】本発明の帯域阻止フィルタに係る一実施例の分
解斜視図である。
FIG. 2 is an exploded perspective view of an embodiment according to the band rejection filter of the present invention.

【図3】図2の帯域阻止フィルタの断面図である。FIG. 3 is a sectional view of the band rejection filter of FIG. 2;

【図4】図2の帯域阻止フィルタの通過特性を示す図で
ある。
FIG. 4 is a diagram illustrating pass characteristics of the band rejection filter of FIG. 2;

【図5】図2の帯域阻止フィルタの変形例の断面図であ
る。
FIG. 5 is a sectional view of a modification of the band rejection filter of FIG. 2;

【図6】図2の帯域阻止フィルタの別の変形例の断面図
である。
FIG. 6 is a sectional view of another modification of the band rejection filter of FIG. 2;

【図7】一般的な受信モジュールのブロック図である。FIG. 7 is a block diagram of a general receiving module.

【図8】本発明の受信モジュールに係る一実施例の分解
斜視図である。
FIG. 8 is an exploded perspective view of an embodiment according to the receiving module of the present invention.

【図9】図8の受信モジュールの断面図である。FIG. 9 is a sectional view of the receiving module of FIG. 8;

【図10】図8の受信モジュールの変形例の断面図であ
る。
FIG. 10 is a sectional view of a modification of the receiving module of FIG. 8;

【図11】一般的な携帯電話機のRFブロック図であ
る。
FIG. 11 is an RF block diagram of a general mobile phone.

【図12】従来の帯域阻止フィルタの分解斜視図であ
る。
FIG. 12 is an exploded perspective view of a conventional band rejection filter.

【符号の説明】[Explanation of symbols]

10,10a,10b,22 帯域阻止フィルタ 11,11a,11b,23,23a 多層基板 111〜118,231〜239 誘電体層 3,4 インダクタ 5,6 直列結合コンデンサ 7 段間結合コンデンサ 8,9 ノッチ回路 20 受信モジュール 21 低雑音増幅器 24 キャビティ Cp11〜Cp17,Cp21〜Cp27 コンデ
ンサ電極 ST11,ST12,ST21,ST22 ストリ
ップライン電極
10, 10a, 10b, 22 Band stop filter 11, 11a, 11b, 23, 23a Multilayer substrate 111-118, 231-239 Dielectric layer 3, 4 Inductor 5, 6 Series coupling capacitor 7 Interstage coupling capacitor 8, 9 Notch Circuit 20 Receiving module 21 Low noise amplifier 24 Cavity Cp11 to Cp17, Cp21 to Cp27 Capacitor electrode ST11, ST12, ST21, ST22 Strip line electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J006 HB05 HB13 HB21 HB22 JA02 LA21 LA24 NA04 NB07 NC03 5K011 AA16 DA27 JA01 KA00 KA18 5K062 AB00 BB03 BB09 BC05 BF07 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J006 HB05 HB13 HB21 HB22 JA02 LA21 LA24 NA04 NB07 NC03 5K011 AA16 DA27 JA01 KA00 KA18 5K062 AB00 BB03 BB09 BC05 BF07

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つの段間結合コンデンサ、
並びに前記段間結合コンデンサを介して縦続接続するイ
ンダクタ及び直列結合コンデンサからなる複数のノッチ
回路を複数の誘電体層を積層してなる多層基板に一体化
することを特徴とする帯域阻止フィルタ。
1. at least one inter-stage coupling capacitor;
A band rejection filter comprising: a plurality of notch circuits each including an inductor and a series coupling capacitor connected in cascade via the interstage coupling capacitor; and a multilayer substrate formed by laminating a plurality of dielectric layers.
【請求項2】 前記ノッチ回路のインダクタを前記多層
基板の内部に設けたストリップライン電極で構成し、前
記ノッチ回路の直列結合コンデンサ、及び前記段間結合
コンデンサを前記多層基板の内部に前記誘電体層を挟ん
で互いに対向して設けた複数のコンデンサ電極で構成す
ることを特徴とする請求項1に記載の帯域阻止フィル
タ。
2. An inductor of the notch circuit is constituted by a strip line electrode provided inside the multilayer substrate, and a series coupling capacitor and the inter-stage coupling capacitor of the notch circuit are provided inside the multilayer substrate by the dielectric material. 2. The band rejection filter according to claim 1, comprising a plurality of capacitor electrodes provided to face each other with a layer interposed therebetween.
【請求項3】 少なくとも1つの段間結合コンデンサ、
並びに前記段間結合コンデンサを介して縦続接続するイ
ンダクタ及び直列結合コンデンサからなる複数のノッチ
回路を備える帯域阻止フィルタと、該帯域阻止フィルタ
に接続される低雑音増幅器とを複数の誘電体層を積層し
てなる多層基板に一体化することを特徴とする受信モジ
ュール。
3. at least one inter-stage coupling capacitor;
A plurality of dielectric layers comprising: a band-stop filter including a plurality of notch circuits each including an inductor and a series-coupling capacitor cascaded through the inter-stage coupling capacitor; and a low-noise amplifier connected to the band-stop filter. A receiving module, wherein the receiving module is integrated with a multilayer substrate.
【請求項4】 前記低雑音増幅器を前記多層基板に搭載
するとともに、前記帯域阻止フィルタのノッチ回路のイ
ンダクタを前記多層基板の内部に設けたストリップライ
ン電極で構成し、前記帯域阻止フィルタのノッチ回路の
直列結合コンデンサ、及び前記帯域阻止フィルタの段間
結合コンデンサを前記多層基板の内部に前記誘電体層を
挟んで互いに対向して設けた複数のコンデンサ電極で構
成することを特徴とする請求項3に記載の受信モジュー
ル。
4. The notch circuit of the band rejection filter, wherein the low noise amplifier is mounted on the multilayer substrate, and the inductor of the notch circuit of the band rejection filter is constituted by a strip line electrode provided inside the multilayer substrate. 4. The series-coupling capacitor and the inter-stage coupling capacitor of the band rejection filter are constituted by a plurality of capacitor electrodes provided inside the multilayer substrate and opposed to each other with the dielectric layer interposed therebetween. A receiving module according to claim 1.
【請求項5】 前記低雑音増幅器を前記多層基板に設け
たキャビティ内に搭載することを特徴とする請求項3あ
るいは請求項4に記載の受信モジュール。
5. The receiving module according to claim 3, wherein the low-noise amplifier is mounted in a cavity provided in the multilayer substrate.
【請求項6】 請求項1あるいは請求項2に記載の帯域
阻止フィルタを用いることを特徴とする携帯無線機。
6. A portable wireless device using the band rejection filter according to claim 1 or 2.
【請求項7】 請求項3乃至請求項5のいずれかに記載
の受信モジュールを用いることを特徴とする携帯無線
機。
7. A portable wireless device using the receiving module according to claim 3. Description:
JP14018099A 1999-05-20 1999-05-20 Band stop filter, receiving module, and portable radio Expired - Lifetime JP4329158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14018099A JP4329158B2 (en) 1999-05-20 1999-05-20 Band stop filter, receiving module, and portable radio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14018099A JP4329158B2 (en) 1999-05-20 1999-05-20 Band stop filter, receiving module, and portable radio

Publications (2)

Publication Number Publication Date
JP2000332638A true JP2000332638A (en) 2000-11-30
JP4329158B2 JP4329158B2 (en) 2009-09-09

Family

ID=15262767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14018099A Expired - Lifetime JP4329158B2 (en) 1999-05-20 1999-05-20 Band stop filter, receiving module, and portable radio

Country Status (1)

Country Link
JP (1) JP4329158B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280862A (en) * 2001-03-19 2002-09-27 Murata Mfg Co Ltd Composite lc filter circuit and composite lc filter component
JP2007128939A (en) * 2005-11-01 2007-05-24 Taiyo Yuden Co Ltd High-frequency module
WO2007119356A1 (en) * 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. Layered band pass filter
JPWO2006085465A1 (en) * 2005-02-10 2008-06-26 株式会社村田製作所 LC filter composite module
JP2008167157A (en) * 2006-12-28 2008-07-17 Toko Inc High-pass filter
JP2009100168A (en) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp Transmission and reception module
WO2009142113A1 (en) * 2008-05-23 2009-11-26 株式会社村田製作所 Layered bandpass filter
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
WO2011114851A1 (en) * 2010-03-18 2011-09-22 株式会社村田製作所 High-frequency laminated component and laminated type high-frequency filter
WO2014156343A1 (en) * 2013-03-28 2014-10-02 株式会社村田製作所 Lc filter element and lc filter
WO2014156719A1 (en) * 2013-03-28 2014-10-02 株式会社村田製作所 Band-pass filter

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280862A (en) * 2001-03-19 2002-09-27 Murata Mfg Co Ltd Composite lc filter circuit and composite lc filter component
JPWO2006085465A1 (en) * 2005-02-10 2008-06-26 株式会社村田製作所 LC filter composite module
JP2007128939A (en) * 2005-11-01 2007-05-24 Taiyo Yuden Co Ltd High-frequency module
KR100956303B1 (en) 2006-04-14 2010-05-10 가부시키가이샤 무라타 세이사쿠쇼 Layered band pass filter
WO2007119356A1 (en) * 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. Layered band pass filter
JP5142985B2 (en) * 2006-04-14 2013-02-13 株式会社村田製作所 Multilayer bandpass filter
JPWO2007119356A1 (en) * 2006-04-14 2009-08-27 株式会社村田製作所 Multilayer bandpass filter
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
JP2008167157A (en) * 2006-12-28 2008-07-17 Toko Inc High-pass filter
JP4670853B2 (en) * 2007-10-16 2011-04-13 三菱電機株式会社 Transceiver module
JP2009100168A (en) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp Transmission and reception module
WO2009142113A1 (en) * 2008-05-23 2009-11-26 株式会社村田製作所 Layered bandpass filter
TWI398984B (en) * 2008-05-23 2013-06-11 Murata Manufacturing Co Laminated bandpass filter
US8482365B2 (en) 2008-05-23 2013-07-09 Murata Manufacturing Co., Ltd. Multilayer bandpass filter
WO2011114851A1 (en) * 2010-03-18 2011-09-22 株式会社村田製作所 High-frequency laminated component and laminated type high-frequency filter
CN102549690A (en) * 2010-03-18 2012-07-04 株式会社村田制作所 High-frequency laminated component and laminated type high-frequency filter
JP5609968B2 (en) * 2010-03-18 2014-10-22 株式会社村田製作所 High frequency multilayer component and multilayer high frequency filter
CN102549690B (en) * 2010-03-18 2014-10-29 株式会社村田制作所 High-frequency laminated component and laminated type high-frequency filter
US9184720B2 (en) 2010-03-18 2015-11-10 Murata Manufacturing Co., Ltd. High-frequency laminated component and laminated high-frequency filter
WO2014156343A1 (en) * 2013-03-28 2014-10-02 株式会社村田製作所 Lc filter element and lc filter
WO2014156719A1 (en) * 2013-03-28 2014-10-02 株式会社村田製作所 Band-pass filter

Also Published As

Publication number Publication date
JP4329158B2 (en) 2009-09-09

Similar Documents

Publication Publication Date Title
JP4805370B2 (en) Filter, portable terminal and electronic component
JP3289643B2 (en) Directional coupler
JPH0730305A (en) Dielectric filter and transceiver using the same
US6525626B2 (en) Duplexer and mobile communication device using the same
EP3416232B1 (en) Electronic device including radio frequency (rf) filter module with stacked coaxial resonators and related methods
JP4329158B2 (en) Band stop filter, receiving module, and portable radio
US6531933B2 (en) Filter unit having two attenuation poles
JPH10294634A (en) Filter
JP7004779B2 (en) filter
US5977848A (en) Polar dielectric filter and dielectric duplexer incorporating same
JPH0234001A (en) Band stop filter
US6064281A (en) Semi-lumped bandpass filter
JP2000307452A (en) High-frequency composite component and portable radio equipment using same
KR20060097594A (en) A BAND-PASS FILTER USING THE lambda;/4 TRANSMISSION LINE
JP2000357932A (en) Band inhibition filter, reception module and portable radio equipment
JP2001024463A (en) Band preventing filter and receiving module and portable radio equipment
US6816032B1 (en) Laminated low-profile dual filter module for telecommunications devices and method therefor
US6369668B1 (en) Duplexer and communication apparatus including the same
CN210578457U (en) Miniature ceramic broadband band-pass filter
CN111525219B (en) Adjustable band-stop filter
JP2003124771A (en) Demultiplexer for dual-band mobile phone terminal
US20060176130A1 (en) High Q cavity resonators for microelectronics
KR20110037471A (en) Quadplexer for dual-band handset
JPH03181205A (en) Dielectric filter
JP2001119258A (en) Branching filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

EXPY Cancellation because of completion of term