JP2000299325A - Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor - Google Patents

Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor

Info

Publication number
JP2000299325A
JP2000299325A JP11109444A JP10944499A JP2000299325A JP 2000299325 A JP2000299325 A JP 2000299325A JP 11109444 A JP11109444 A JP 11109444A JP 10944499 A JP10944499 A JP 10944499A JP 2000299325 A JP2000299325 A JP 2000299325A
Authority
JP
Japan
Prior art keywords
layer
gan
gallium nitride
effect transistor
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11109444A
Other languages
Japanese (ja)
Inventor
Michio Kihara
倫夫 木原
Takashi Furuya
貴士 古屋
Tadaitsu Tsuchiya
忠厳 土屋
Harunori Sakaguchi
春典 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP11109444A priority Critical patent/JP2000299325A/en
Publication of JP2000299325A publication Critical patent/JP2000299325A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a high electron mobility and superior pinch off characteristic. SOLUTION: Since a sapphire substrate 12 has a lattice constant greater than that of GaN, GaN layers 10, 11 and 14 undergo tensile stress. However, by forming a un-AnGaN layer 13 having a small lattice constant on the un-GaN layer 14, the GaN layers 10, 11 and 14 conversely receive compression stress, thus enabling relaxing of the stress distortion influence. The relaxed stress distortion influence causes increase in electron mobility. Furthermore, pinch off characteristic can be improved by positive piezo charges generated on the upper part of the un-AlGaN layer 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial wafer for a field effect transistor using a gallium nitride compound semiconductor.

【0002】[0002]

【従来の技術】従来、窒化ガリウム(GaN)の成長
は、サファイア(α−Al2 3 )やシリコンカーバイ
ド(SiC)基板上に、VPE法(気相成長法、MOV
PE法を含む)及びMBE法(分子線エピタキシャル
法、各種原料によるMBEもこれに含む)を施すことに
より行われる。GaN系化合物半導体を用いた電界効果
型トランジスタの成長も同様の方法により成長が行われ
る。その形成方法の詳細を以下に示す。
2. Description of the Related Art Conventionally, gallium nitride (GaN) has been grown on a sapphire (α-Al 2 O 3 ) or silicon carbide (SiC) substrate by a VPE method (vapor phase growth method, MOV method).
It is performed by applying a PE method and an MBE method (including a molecular beam epitaxial method and MBE using various raw materials). The growth of a field-effect transistor using a GaN-based compound semiconductor is performed by a similar method. The details of the formation method will be described below.

【0003】無処理あるいは何らかの溶液処理が施され
たサファイア(あるいはSiC)基板を成長炉の中に導
入する。最初にこの基板上に数十nm程度のGaN、A
lGaN、AlNの内いずれかの薄膜を形成する。つい
でGaNの厚いバッファ層を成長させ、そのバッファ層
の上にFET(電界効果トランジスタ)構造を形成す
る。
[0003] A sapphire (or SiC) substrate that has not been treated or has undergone any solution treatment is introduced into a growth furnace. First, on this substrate, GaN, A
A thin film of one of lGaN and AlN is formed. Next, a thick GaN buffer layer is grown, and an FET (field effect transistor) structure is formed on the buffer layer.

【0004】代表的なFET構造には、n−AlGaN
/GaNの選択ドープ構造(図12参照)、n−GaN
/GaNのMESFET(金属半導体型電界効果トラン
ジスタ)構造(図13参照)等がある。
A typical FET structure includes n-AlGaN
/ GaN selective doping structure (see FIG. 12), n-GaN
/ GaN MESFET (metal semiconductor field effect transistor) structure (see FIG. 13).

【0005】なお図12及び図13は従来の電界効果ト
ランジスタ用エピタキシャルウェハの構造図であり、図
中に示した番号は表1に記載の番号に対応するエピタキ
シャル成長層を示す(以下、他の構造図においても同
様。)。
FIGS. 12 and 13 are structural views of a conventional epitaxial wafer for a field-effect transistor. The numbers shown in the figures indicate the epitaxial growth layers corresponding to the numbers shown in Table 1 (hereinafter, other structures). The same applies to the figures.).

【0006】[0006]

【表1】 [Table 1]

【0007】[0007]

【発明が解決しようとする課題】ところで、図12及び
図13に示したエピタキシャルウェハの材料系におい
て、基板とエピタキシャル層(以下「エピ層」とい
う。)との界面の状態は明らかになってないが、その界
面にキャリヤを発生させるような準位が存在することが
ある。図12及び図13に示すようなGaNのみのバッ
ファ層構造を有するFETにおいて、前述の界面準位の
影響によりチャネル層以外の部分で電流が流れ、良好な
ピンチオフ特性が得られないという問題があった。
In the material system of the epitaxial wafer shown in FIGS. 12 and 13, the state of the interface between the substrate and the epitaxial layer (hereinafter referred to as "epi layer") is not clear. However, there may be a level that generates carriers at the interface. In the FET having the buffer layer structure of only GaN as shown in FIG. 12 and FIG. 13, there is a problem that a current flows in a portion other than the channel layer due to the influence of the above-described interface state, so that good pinch-off characteristics cannot be obtained. Was.

【0008】また、GaNの格子定数と基板の格子定数
との間には差があるため、GaN膜は引張り応力(サフ
ァイアの場合)を受ける。その歪みによる散乱の影響が
チャネル層の電子移動度を低下させ、デバイス特性の向
上を妨げていると考えられる。
Further, since there is a difference between the lattice constant of GaN and the lattice constant of the substrate, the GaN film receives a tensile stress (in the case of sapphire). It is considered that the effect of the scattering due to the distortion lowers the electron mobility of the channel layer and hinders the improvement of device characteristics.

【0009】そこで、本発明の目的は、上記課題を解決
し、電子移動度が高く、ピンチオフ特性に優れた窒化ガ
リウム系化合物半導体を用いた電界効果トランジスタ用
エピタキシャルウェハを提供することにある。
It is an object of the present invention to solve the above-mentioned problems and to provide an epitaxial wafer for a field effect transistor using a gallium nitride-based compound semiconductor having high electron mobility and excellent pinch-off characteristics.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に本発明の窒化ガリウム系化合物半導体を用いた電界効
果トランジスタ用エピタキシャルウェハは、窒化ガリウ
ムを含む窒化物混晶をチャネル層とする窒化ガリウム系
化合物半導体を用いた電界効果トランジスタ用エピタキ
シャルウェハにおいて、GaNバッファ層とチャネル層
との間に、GaNよりも格子定数の小さい層を一層以上
挿入したものである。
In order to achieve the above object, an epitaxial wafer for a field effect transistor using a gallium nitride-based compound semiconductor according to the present invention is a gallium nitride having a channel mixed layer of a nitride mixed crystal containing gallium nitride. In an epitaxial wafer for a field effect transistor using a compound semiconductor, one or more layers having a smaller lattice constant than GaN are inserted between a GaN buffer layer and a channel layer.

【0011】上記構成に加え本発明の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハは、GaNよりも格子定数の小さい層はAl
GaN層であるのが好ましい。
In the epitaxial wafer for a field effect transistor using the gallium nitride-based compound semiconductor of the present invention in addition to the above structure, the layer having a lattice constant smaller than that of GaN is Al.
Preferably it is a GaN layer.

【0012】上記構成に加え本発明の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハは、AlX Ga1-X N層の一層の膜厚は、A
lの組成をXとするとき、15X-1.2nm以下であるの
が好ましい。
In the epitaxial wafer for a field effect transistor using the gallium nitride-based compound semiconductor of the present invention in addition to the above structure, the thickness of the Al x Ga 1 -xN layer is A
When the composition of 1 is X, it is preferably 15X -1.2 nm or less.

【0013】上記構成に加え本発明の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハは、AlGaN層の一層の膜厚は25nm以
上であるのが好ましい。
In the epitaxial wafer for a field-effect transistor using the gallium nitride-based compound semiconductor of the present invention in addition to the above structure, it is preferable that the thickness of one AlGaN layer is 25 nm or more.

【0014】上記構成に加え本発明の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハは、AlX Ga1-X N層のAl組成Xは、
0.15<X<0.3であるのが好ましい。
In addition to the above structure, the epitaxial wafer for a field-effect transistor using the gallium nitride-based compound semiconductor of the present invention is characterized in that the Al composition X of the Al x Ga 1 -xN layer is:
Preferably, 0.15 <X <0.3.

【0015】上記構成に加え本発明の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハは、成長用基板にサファイアを用い、サファ
イア基板上へのエピタキシャルの第一層目を、基板温度
500℃で成長したGaN層とするのが好ましい。
In addition to the above structure, the epitaxial wafer for a field effect transistor using the gallium nitride compound semiconductor of the present invention uses sapphire as a growth substrate, and sets the first epitaxial layer on the sapphire substrate to a substrate temperature of 500. It is preferable to use a GaN layer grown at a temperature of ℃.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
Embodiments of the present invention will be described below.

【0017】本発明の窒化ガリウム系化合物半導体を用
いた電界効果トランジスタ用エピタキシャルウェハは、
GaN系FETのGaNバッファ層とチャネル層との間
に、一層以上のAlX Ga1-X N層を挿入したものであ
る。
An epitaxial wafer for a field effect transistor using a gallium nitride compound semiconductor according to the present invention comprises:
Between the GaN buffer layer and the channel layer of GaN-based FET, it is obtained by inserting the Al X Ga 1-X N layer of one or more layers.

【0018】AlX Ga1-X N層の膜厚dは、Al組成
(X)に対して最大膜厚dmax =15X-1.2nmとする
のが好ましい。一層以上挿入する際は、クラックの発生
防止のため、各AlGaN層の間にGaN層を形成する
のが好ましい。GaN層の膜厚はAlGaN層の膜厚以
上とするのが好ましい。
The thickness d of the Al x Ga 1 -xN layer is preferably set to a maximum thickness d max = 15 × −1.2 nm with respect to the Al composition (X). When inserting one or more layers, it is preferable to form a GaN layer between the AlGaN layers in order to prevent cracks from occurring. It is preferable that the thickness of the GaN layer be equal to or larger than the thickness of the AlGaN layer.

【0019】本エピタキシャルウェハは、サファイア基
板の格子定数がGaNの格子定数より大きいため、Ga
N層が引張り応力を受けるが、GaN層上に格子定数の
小さいAlGaN層を形成することにより、GaN層は
逆に圧縮応力を受け、応力歪みの影響を緩和することが
できる。この結果、応力歪みの影響が減少したことによ
り、電子移動度が大きくなる。また、AlGaN層上部
に生じる正のピエゾ電荷によってピンチオフ特性が向上
する。
In the present epitaxial wafer, the lattice constant of the sapphire substrate is larger than that of GaN.
Although the N layer receives a tensile stress, by forming an AlGaN layer having a small lattice constant on the GaN layer, the GaN layer receives a compressive stress on the contrary, and the effect of the stress strain can be reduced. As a result, the effect of stress strain is reduced, and the electron mobility is increased. In addition, pinch-off characteristics are improved by positive piezo charges generated above the AlGaN layer.

【0020】[0020]

【実施例】(実施例1)図5は従来の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハを示す比較例の構造図であり、図1は本発明
の窒化ガリウム系化合物半導体を用いた電界効果トラン
ジスタ用エピタキシャルウェハの一実施例を示すサンプ
ル1の構造図である。
EXAMPLE 1 FIG. 5 is a structural view of a comparative example showing a conventional epitaxial wafer for a field effect transistor using a gallium nitride compound semiconductor, and FIG. 1 shows a gallium nitride compound semiconductor of the present invention. FIG. 3 is a structural diagram of a sample 1 showing one embodiment of an epitaxial wafer for a field effect transistor used.

【0021】図5に示すエピタキシャルウェハの比較例
は、厚さ300μmのサファイア基板12の上に、厚さ
25nmのGaN低温バッファ層(以下「LT−GaN
層」という。)11、厚さ2μmのアンドープGaN層
(以下「un−GaN層」という。)10、厚さ2nm
のアンドープAlGaN層(以下「un−AlGaN
層」という。)9、厚さ25nmのn−AlGaN層8
及び厚さ3nmのun−AlGaN層7を順次積層した
ものである。
The comparative example of the epitaxial wafer shown in FIG. 5 has a GaN low-temperature buffer layer (hereinafter referred to as “LT-GaN”) having a thickness of 25 nm on a sapphire substrate 12 having a thickness of 300 μm.
Layer. ) 11, an undoped GaN layer having a thickness of 2 μm (hereinafter referred to as “un-GaN layer”) 10, and a thickness of 2 nm.
Undoped AlGaN layer (hereinafter referred to as “un-AlGaN
Layer. 9.) 25-nm thick n-AlGaN layer 8
And an un-AlGaN layer 7 having a thickness of 3 nm.

【0022】図1に示すエピタキシャルウェハのサンプ
ル1は、厚さ300μmのサファイア基板12の上に、
厚さ25nmのLT−GaN層11、厚さ25nmのu
n−GaN層14、厚さ25nmのun−AlGaN層
13、厚さ2μmのun−GaN層10、厚さ2nmの
un−AlGaN層9、厚さ25nmのn−AlGaN
層8及び厚さ3nmのun−AlGaN層7を順次積層
したものである。
A sample 1 of an epitaxial wafer shown in FIG. 1 is provided on a sapphire substrate 12 having a thickness of 300 μm.
LT-GaN layer 11 having a thickness of 25 nm, u having a thickness of 25 nm
n-GaN layer 14, 25 nm thick un-AlGaN layer 13, 2 μm thick un-GaN layer 10, 2 nm thick un-AlGaN layer 9, 25 nm thick n-AlGaN
A layer 8 and an un-AlGaN layer 7 having a thickness of 3 nm are sequentially laminated.

【0023】これらのエピタキシャルウェハの基板とし
てc面研磨サファイア基板を用い、Ga原料としてトリ
メチルガリウム(TMG)を用い、Al原料としてトリ
メチルアルミニウム(TMA)を用い、N原料としてア
ンモニア(NH3 )を用い、Si原料としてモノシラン
(SiH4 )を用いた。
A c-plane polished sapphire substrate is used as a substrate for these epitaxial wafers, trimethylgallium (TMG) is used as a Ga source, trimethylaluminum (TMA) is used as an Al source, and ammonia (NH 3 ) is used as an N source. Monosilane (SiH 4 ) was used as a Si raw material.

【0024】エピタキシャルウェハの構造はn−AlG
aN/GaNの選択ドープ構造である。
The structure of the epitaxial wafer is n-AlG
This is a selective doping structure of aN / GaN.

【0025】これらのエピタキシャルウェハは以下のよ
うにして形成した。
These epitaxial wafers were formed as follows.

【0026】まず、500℃の基板温度でLT−GaN
層(GaN低温バッファ層)11を成長させ、ついで1
100℃にてun−GaN層10、14を成長させる。
図5に示した比較例では、このun−GaN層10がバ
ッファ層及びチャネル層となる。
First, at a substrate temperature of 500 ° C., LT-GaN
A layer (GaN low temperature buffer layer) 11 is grown and then 1
The un-GaN layers 10 and 14 are grown at 100 ° C.
In the comparative example shown in FIG. 5, the un-GaN layer 10 serves as a buffer layer and a channel layer.

【0027】しかしながら、図1に示したサンプル1で
は、LT−GaN層11上のun−GaN層14はバッ
ファ層となり、このun−GaN層14に次いで、un
−AlGaN層13と、チャネル層となるun−GaN
層10を成長させる。さらにこの上にun−AlGaN
層9/n−AlGaN層(SiドープAlGaN層)8
/un−AlGaN層7をそれぞれ成長させる。この成
長により、チャネル層になるun−GaN層10の上部
に二次元電子ガス(2DEG)と呼ばれる移動度の高い
電子が発生する。
However, in the sample 1 shown in FIG. 1, the un-GaN layer 14 on the LT-GaN layer 11 serves as a buffer layer.
-AlGaN layer 13 and un-GaN serving as a channel layer
Grow layer 10. In addition, un-AlGaN
Layer 9 / n-AlGaN layer (Si-doped AlGaN layer) 8
/ Un-AlGaN layers 7 are respectively grown. Due to this growth, electrons having a high mobility called two-dimensional electron gas (2DEG) are generated on the upper part of the un-GaN layer 10 serving as a channel layer.

【0028】これらのエピタキシャルウェハについて、
電気伝導に寄与するキャリアの電子移動度(μe)及び
シートキャリア濃度(Ns)を調べた。それぞれの結果
を表2に示す。
For these epitaxial wafers,
The electron mobility (μe) and the sheet carrier concentration (Ns) of the carrier contributing to the electric conduction were examined. Table 2 shows the results.

【0029】[0029]

【表2】 [Table 2]

【0030】同表2から分るように、比較例では室温と
液体窒素温度のシートキャリア濃度に3倍もの違いが見
られるのに対して、サンプル1では両者に大きな差が見
られない。また、サンプル1の方が室温及び液体窒素温
度において電子移動度が大きい。
As can be seen from Table 2, in the comparative example, the sheet carrier concentration at room temperature and the liquid nitrogen temperature differed by as much as three times, whereas in sample 1, no significant difference was observed between them. Sample 1 has a higher electron mobility at room temperature and liquid nitrogen temperature.

【0031】図6はNs(シートキャリア濃度)の温度
依存性を示す特性図であり、横軸が測定温度を示し、縦
軸がNsを示している。
FIG. 6 is a characteristic diagram showing the temperature dependence of Ns (sheet carrier concentration). The horizontal axis shows the measured temperature, and the vertical axis shows Ns.

【0032】同図より、比較例では低温になるに伴い、
シートキャリア濃度が大きく減少するのが分る。一方、
サンプル1ではシートキャリア濃度の変化は大きくない
ことが分る。これらのことから、サンプル1の電気伝導
特性は、チャネル層の2DEGそのものを観測したもの
であり、比較例の電気伝導特性は2DEGのみならず、
2DEG以外の部分を観測したものであることが分る。
この2DEG以外の部分とは、基板とエピ層との界面で
あり、その界面部分には低温で消えてしまうようなキャ
リアを発生させる準位がある。
As shown in the figure, in the comparative example, as the temperature becomes lower,
It can be seen that the sheet carrier concentration is greatly reduced. on the other hand,
In sample 1, the change in the sheet carrier concentration is not large. From these facts, the electric conduction characteristics of the sample 1 are obtained by observing the 2DEG itself of the channel layer, and the electric conduction characteristics of the comparative example are not limited to 2DEG.
It turns out that the part other than 2DEG was observed.
The portion other than the 2DEG is the interface between the substrate and the epilayer, and the interface has a level that generates carriers that disappear at low temperatures.

【0033】図7はμe(電子移動度)の温度依存性を
示す特性図であり、横軸が測定温度を示し、縦軸がμe
を示している。
FIG. 7 is a characteristic diagram showing the temperature dependence of μe (electron mobility). The horizontal axis shows the measured temperature, and the vertical axis shows μe.
Is shown.

【0034】同図より、低温になり、電気伝導特性が基
板とエピ層との界面に発生するキャリアの影響を受け難
くなっているにもかかわらず、電子移動度の差がなくな
らないことが分る。これは、比較例とサンプル1との応
力歪みの差によるものであると考えられる。この応力歪
みは、GaN層(LT−GaN層11、un−GaN層
14、10)が基板から引張り応力を受けることにより
生じる。バッファ層とチャネル層との間にun−AlG
aN層13を挿入することによりこの引張り応力を緩和
させることができた。
It can be seen from the figure that the difference in electron mobility does not disappear even though the temperature is low and the electric conduction characteristics are less affected by the carriers generated at the interface between the substrate and the epi layer. You. This is considered to be due to the difference in stress strain between the comparative example and sample 1. This stress distortion is caused when the GaN layers (LT-GaN layers 11, un-GaN layers 14, 10) receive tensile stress from the substrate. Un-AlG between the buffer layer and the channel layer
By inserting the aN layer 13, the tensile stress could be alleviated.

【0035】(実施例2)図2は本発明の窒化ガリウム
系化合物半導体を用いた電界効果トランジスタ用エピタ
キシャルウェハの他の実施例を示すサンプル2の構造図
である。
Embodiment 2 FIG. 2 is a structural view of a sample 2 showing another embodiment of an epitaxial wafer for a field effect transistor using the gallium nitride compound semiconductor of the present invention.

【0036】サンプル2は実施例1のサンプル1の構造
と同様に、バッファ層とチャネル層との間にun−Al
GaN層13を挿入したものである。サンプル1ではu
n−AlGaN層13は一層であったが、サンプル2で
はun−AlGaN層13がun−GaN層14を挟ん
で二重になっている。
Sample 2 has an un-Al layer between the buffer layer and the channel layer, similarly to the structure of sample 1 of the first embodiment.
The GaN layer 13 is inserted. In sample 1, u
Although the n-AlGaN layer 13 was a single layer, in sample 2, the un-AlGaN layer 13 was doubled with the un-GaN layer 14 interposed therebetween.

【0037】すなわち、図2に示したサンプル2は、厚
さ300μmのサファイア基板12の上に、厚さ25n
mのLT−GaN層11、厚さ25nmのun−GaN
層14、厚さ25nmのun−AlGaN層13、厚さ
25nmのun−GaN層14、厚さ25nmのun−
AlGaN層13、厚さ2μmのun−GaN層10、
厚さ2nmのun−AlGaN層9、厚さ25nmのn
−AlGaN層8及び厚さ3nmのun−AlGaN層
7を順次積層したものである。
That is, the sample 2 shown in FIG. 2 has a thickness of 25 nm on a sapphire substrate 12 having a thickness of 300 μm.
m LT-GaN layer 11, 25 nm thick un-GaN
Layer 14, 25 nm thick un-AlGaN layer 13, 25 nm thick un-GaN layer 14, 25 nm thick un-AlGaN layer
An AlGaN layer 13, a 2 μm thick un-GaN layer 10,
Un-AlGaN layer 9 having a thickness of 2 nm, n having a thickness of 25 nm
-An AlGaN layer 8 and an un-AlGaN layer 7 having a thickness of 3 nm are sequentially laminated.

【0038】表2にサンプル1及びサンプル2の電気伝
導特性として、室温及び液体窒素温度におけるNs、μ
eを示す。
Table 2 shows the electrical conduction characteristics of Sample 1 and Sample 2 as Ns and μ at room temperature and liquid nitrogen temperature.
e.

【0039】un−AlGaN層13の挿入により、室
温及び液体窒素温度におけるNsの差が見られないのは
サンプル1、サンプル2とも同様である。しかしなが
ら、バッファ層とチャネル層との間にあるun−AlG
aN層13の総膜厚が大きいサンプル2の方が、応力歪
みがさらに小さく、電子移動度が向上している。
As in the case of Samples 1 and 2, no difference in Ns between room temperature and liquid nitrogen temperature is observed due to the insertion of the un-AlGaN layer 13. However, the un-AlG between the buffer layer and the channel layer
Sample 2 in which the total thickness of the aN layer 13 is larger has smaller stress distortion and improved electron mobility.

【0040】(実施例3)図3は本発明の窒化ガリウム
系化合物半導体を用いた電界効果トランジスタ用エピタ
キシャルウェハの他の実施例を示すサンプル3の構造図
である。
(Embodiment 3) FIG. 3 is a structural view of a sample 3 showing another embodiment of an epitaxial wafer for a field effect transistor using the gallium nitride compound semiconductor of the present invention.

【0041】同図に示すサンプル3は、バッファ層とチ
ャネル層との間にあるun−AlGaN層15の厚さを
変化させたものである。
Sample 3 shown in FIG. 3 is obtained by changing the thickness of the un-AlGaN layer 15 between the buffer layer and the channel layer.

【0042】すなわち、図3に示したサンプル3は、厚
さ300μmのサファイア基板12の上に、厚さ25n
mのLT−GaN層11、厚さ10(25あるいは4
0)nmのun−AlGaN層15、厚さ25nmのu
n−AlGaN層13、厚さ2μmのun−GaN層1
0、厚さ2nmのun−AlGaN層9、厚さ25nm
のn−AlGaN層8及び厚さ3nmのun−AlGa
N層7を順次積層したものである。なお、Al組成Xは
0.17とした。
That is, the sample 3 shown in FIG. 3 has a thickness of 25 nm on a sapphire substrate 12 having a thickness of 300 μm.
m LT-GaN layer 11 and thickness 10 (25 or 4
0) nm-unGaN layer 15, 25 nm thick u
n-AlGaN layer 13, un-GaN layer 1 having a thickness of 2 μm
0, 2 nm thick un-AlGaN layer 9, 25 nm thick
N-AlGaN layer 8 and 3 nm thick un-AlGa
The N layers 7 are sequentially laminated. The Al composition X was 0.17.

【0043】このサンプル3のμe及びNsのun−A
lGaN層15の膜厚依存性を調べた(図8、図9)。
Μe of this sample 3 and un-A of Ns
The thickness dependency of the lGaN layer 15 was examined (FIGS. 8 and 9).

【0044】図8はμeのun−AlGaN層15の膜
厚依存性を示す特性図であり、横軸が膜厚を示し、縦軸
はμeを示している。図9はNsのun−AlGaN層
15の膜厚依存性を示す特性図であり、横軸が膜厚を示
し、縦軸がNsを示している。
FIG. 8 is a characteristic diagram showing the dependence of μe on the film thickness of the un-AlGaN layer 15, wherein the horizontal axis represents the film thickness and the vertical axis represents μe. FIG. 9 is a characteristic diagram showing the dependence of Ns on the film thickness of the un-AlGaN layer 15, wherein the horizontal axis represents the film thickness and the vertical axis represents Ns.

【0045】この結果、Nsの大きな変化は見られなか
ったが、膜厚が25nm以下になると、電子移動度の低
下が見られた。これは、膜厚が薄い場合には電子移動度
の向上に反映するほどの応力緩和の効果が得られないた
めである。
As a result, no significant change in Ns was observed, but when the film thickness became 25 nm or less, a decrease in electron mobility was observed. This is because when the film thickness is small, the effect of stress relaxation that is reflected in the improvement of the electron mobility cannot be obtained.

【0046】(実施例4)図4は本発明の窒化ガリウム
系化合物半導体を用いた電界効果トランジスタ用エピタ
キシャルウェハの他の実施例を示すサンプル4の構造図
である。
(Embodiment 4) FIG. 4 is a structural view of a sample 4 showing another embodiment of an epitaxial wafer for a field effect transistor using the gallium nitride compound semiconductor of the present invention.

【0047】サンプル4は、バッファ層とチャネル層と
の間にあるun−AlGaN層16のAl組成を変化さ
せたものである。
Sample 4 is obtained by changing the Al composition of the un-AlGaN layer 16 between the buffer layer and the channel layer.

【0048】すなわち、図4に示したサンプル4は、厚
さ300μmのサファイア基板12の上に、厚さ25n
mのLT−GaN層11、厚さ25nmのun−AlG
aN層16、厚さ25nmのun−AlGaN層13、
厚さ2μmのun−GaN層10、厚さ2nmのun−
AlGaN層9、厚さ25nmのn−AlGaN層8及
び厚さ3nmのun−AlGaN層7を順次積層したも
のである。
That is, the sample 4 shown in FIG. 4 has a thickness of 25 nm on a sapphire substrate 12 having a thickness of 300 μm.
m-LT-GaN layer 11, 25 nm thick un-AlG
aN layer 16, 25 nm thick un-AlGaN layer 13,
2 μm thick un-GaN layer 10, 2 nm thick un-GaN layer
An AlGaN layer 9, an n-AlGaN layer 8 having a thickness of 25 nm, and an un-AlGaN layer 7 having a thickness of 3 nm are sequentially laminated.

【0049】このサンプル4のμe及びNsのun−A
lGaN層16のAlの組成依存性を調べた(図10、
図11参照)。
The μe of this sample 4 and the un-A of Ns
The dependence of Al composition on the lGaN layer 16 was examined (FIG. 10, FIG.
See FIG. 11).

【0050】図10はμeのun−AlGaN層16の
Al組成依存性の特性図であり、横軸がAl組成を示
し、縦軸がμeを示している。図11はNsのun−A
lGaN層16のAl組成依存性の特性図であり、横軸
がAl組成を示し、縦軸がNsを示している。
FIG. 10 is a characteristic diagram of the dependence of μe on the Al composition of the un-AlGaN layer 16. The horizontal axis indicates the Al composition, and the vertical axis indicates μe. FIG. 11 shows Ns un-A
FIG. 5 is a characteristic diagram of the dependence of the lGaN layer 16 on the Al composition, in which the horizontal axis indicates the Al composition and the vertical axis indicates Ns.

【0051】この結果、Nsの大きな変化は見られなか
ったが、Al組成Xが0.1以下か0.3以上になると
電子移動度が低下していることが分る。これは、Al組
成が小さい場合は応力緩和の効果が小さかったためであ
り、Al組成が大きい場合はun−AlGaN層16の
膜厚が臨界膜厚を超えて結晶性が低下したためである。
As a result, no significant change in Ns was observed, but it was found that the electron mobility was reduced when the Al composition X was 0.1 or less or 0.3 or more. This is because when the Al composition was small, the effect of stress relaxation was small, and when the Al composition was large, the film thickness of the un-AlGaN layer 16 exceeded the critical film thickness and the crystallinity was reduced.

【0052】ここで、本発明者らが定義するところのA
l組成とは、AlGaN結晶をX線回折法により測定し
た際に、GaN(0002)回折のピーク位置θとAl
GaN(0002)回折のピークθ+Δθとの差、Δθ
を数1式に代入することにより求めたものである。
Here, A defined by the present inventors is
1 composition means the peak position θ of GaN (0002) diffraction and the Al position when AlGaN crystal is measured by X-ray diffraction.
Difference from GaN (0002) diffraction peak θ + Δθ, Δθ
Is substituted into Expression 1 to obtain the value.

【0053】[0053]

【数1】0.297/{0.297cos(Δθ)+
0.954sin(Δθ)}=1−0.392X 以上述べた実施例において、バッファ層とチャネル層と
の間に挿入したAlGaN層13、15、16の各膜厚
dは、Al組成Xに対して、d=15X-1.2nmを超え
ないことが好ましい。実施例に示したサンプル1〜4の
AlGaN層13、15の場合、X=0.17であるの
でdは126nmとなる。AlGaN層13、15、1
6の最大膜厚dmax は、GaN層上に厚いAlGaN層
13、15、16を成長させると、格子定数の違いか
ら、クラックが入ってしまうため、クラックの入らない
膜厚を実験とシミュレーションとにより求め、決定した
ものである。
## EQU1 ## 0.297 / {0.297 cos (Δθ) +
0.954 sin (Δθ)} = 1-0.392X In the above-described embodiment, each film thickness d of the AlGaN layers 13, 15, 16 inserted between the buffer layer and the channel layer is different from the Al composition X. Therefore, it is preferable that d does not exceed 15X −1.2 nm. In the case of the AlGaN layers 13 and 15 of the samples 1 to 4 shown in the embodiment, since X = 0.17, d is 126 nm. AlGaN layers 13, 15, 1
The maximum film thickness d max of 6 is such that when thick AlGaN layers 13, 15, 16 are grown on the GaN layer, cracks are formed due to the difference in lattice constant. Determined and determined by

【0054】以上において本発明によれば、GaN系F
ETの電子移動度の向上とピンチオフの安定に寄与する
ため、デバイス特性の向上に大きく貢献することが期待
される。
As described above, according to the present invention, the GaN-based F
Since it contributes to the improvement of the electron mobility of ET and the stability of pinch-off, it is expected to greatly contribute to the improvement of device characteristics.

【0055】[0055]

【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
In summary, according to the present invention, the following excellent effects are exhibited.

【0056】電子移動度が高く、ピンチオフ特性に優れ
た窒化ガリウム系化合物半導体を用いた電界効果トラン
ジスタ用エピタキシャルウェハの提供を実現できる。
It is possible to provide an epitaxial wafer for a field effect transistor using a gallium nitride-based compound semiconductor having high electron mobility and excellent pinch-off characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の窒化ガリウム系化合物半導体を用いた
電界効果トランジスタ用エピタキシャルウェハの一実施
例を示すサンプル1の構造図である。
FIG. 1 is a structural view of a sample 1 showing one embodiment of an epitaxial wafer for a field effect transistor using a gallium nitride compound semiconductor of the present invention.

【図2】本発明の窒化ガリウム系化合物半導体を用いた
電界効果トランジスタ用エピタキシャルウェハの他の実
施例を示すサンプル2の構造図である。
FIG. 2 is a structural view of a sample 2 showing another embodiment of the epitaxial wafer for a field effect transistor using the gallium nitride compound semiconductor of the present invention.

【図3】本発明の窒化ガリウム系化合物半導体を用いた
電界効果トランジスタ用エピタキシャルウェハの他の実
施例を示すサンプル3の構造図である。
FIG. 3 is a structural view of a sample 3 showing another embodiment of the epitaxial wafer for a field effect transistor using the gallium nitride-based compound semiconductor of the present invention.

【図4】本発明の窒化ガリウム系化合物半導体を用いた
電界効果トランジスタ用エピタキシャルウェハの他の実
施例を示すサンプル4の構造図である。
FIG. 4 is a structural view of a sample 4 showing another embodiment of an epitaxial wafer for a field effect transistor using the gallium nitride compound semiconductor of the present invention.

【図5】従来の窒化ガリウム系化合物半導体を用いた電
界効果トランジスタ用エピタキシャルウェハを示す比較
例の構造図である。
FIG. 5 is a structural view of a comparative example showing a conventional epitaxial wafer for a field effect transistor using a gallium nitride-based compound semiconductor.

【図6】Ns(シートキャリア濃度)の温度依存性を示
す特性図である。
FIG. 6 is a characteristic diagram showing temperature dependence of Ns (sheet carrier concentration).

【図7】μe(電子移動度)の温度依存性を示す特性図
である。
FIG. 7 is a characteristic diagram showing temperature dependence of μe (electron mobility).

【図8】μeのun−AlGaN層15の膜厚依存性の
特性図である。
FIG. 8 is a characteristic diagram of the film thickness dependence of the μe un-AlGaN layer 15;

【図9】Nsのun−AlGaN層15の膜厚依存性の
特性図である。
FIG. 9 is a characteristic diagram of the film thickness dependence of the Ns un-AlGaN layer 15;

【図10】μeのun−AlGaN層16のAl組成依
存性を示す特性図である。
FIG. 10 is a characteristic diagram showing the Al composition dependency of the un-AlGaN layer 16 of μe.

【図11】Nsのun−AlGaN層16のAl組成依
存性を示す特性図である。
FIG. 11 is a characteristic diagram showing the dependency of Ns on the Al composition of the un-AlGaN layer 16;

【図12】従来の電界効果トランジスタ用エピタキシャ
ルウェハの構造図である。
FIG. 12 is a structural view of a conventional epitaxial wafer for a field effect transistor.

【図13】従来の電界効果トランジスタ用エピタキシャ
ルウェハの構造図である。
FIG. 13 is a structural view of a conventional epitaxial wafer for a field effect transistor.

【符号の説明】[Explanation of symbols]

7 un−AlGaN層 8 n−AlGaN層 9 un−AlGaN層 10 un−GaN層 11 LT−GaN層 12 サファイア基板 7 un-AlGaN layer 8 n-AlGaN layer 9 un-AlGaN layer 10 un-GaN layer 11 LT-GaN layer 12 sapphire substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 忠厳 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 (72)発明者 坂口 春典 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 Fターム(参考) 5F045 AB14 AB17 AC01 AC08 AC12 AD09 AD14 AF09 AF13 DA53 DA62 DA69 5F102 GB01 GC01 GD01 GJ10 GK04 GL04 HC01  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tadashi Tsuchiya 3550 Kida Yomachi, Tsuchiura City, Ibaraki Prefecture Within Hitachi Cable Advanced Research Center (72) Inventor Harunori Sakaguchi 3550 Kida Yomachi, Tsuchiura City, Ibaraki Hitachi 5F045 AB14 AB17 AC01 AC08 AC12 AD09 AD14 AF09 AF13 DA53 DA62 DA69 5F102 GB01 GC01 GD01 GJ10 GK04 GL04 HC01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 窒化ガリウムを含む窒化物混晶をチャネ
ル層とする窒化ガリウム系化合物半導体を用いた電界効
果トランジスタ用エピタキシャルウェハにおいて、Ga
Nバッファ層とチャネル層との間に、GaNよりも格子
定数の小さい層を一層以上挿入したことを特徴とする窒
化ガリウム系化合物半導体を用いた電界効果トランジス
タ用エピタキシャルウェハ。
1. An epitaxial wafer for a field effect transistor using a gallium nitride-based compound semiconductor having a nitride mixed crystal containing gallium nitride as a channel layer.
An epitaxial wafer for a field-effect transistor using a gallium nitride-based compound semiconductor, wherein at least one layer having a smaller lattice constant than GaN is inserted between an N buffer layer and a channel layer.
【請求項2】 上記GaNよりも格子定数の小さい層は
AlGaN層である請求項1に記載の窒化ガリウム系化
合物半導体を用いた電界効果トランジスタ用エピタキシ
ャルウェハ。
2. The epitaxial wafer for a field effect transistor using a gallium nitride compound semiconductor according to claim 1, wherein the layer having a smaller lattice constant than GaN is an AlGaN layer.
【請求項3】 AlX Ga1-X N層の一層の膜厚は、A
lの組成をXとするとき、15X-1.2nm以下である請
求項2に記載の窒化ガリウム系化合物半導体を用いた電
界効果トランジスタ用エピタキシャルウェハ。
3. The thickness of one layer of the Al x Ga 1 -xN layer is A
3. The epitaxial wafer for a field-effect transistor using a gallium nitride-based compound semiconductor according to claim 2, wherein when the composition of l is X, the composition is 15X -1.2 nm or less.
【請求項4】 AlGaN層の一層の膜厚は25nm以
上である請求項2又は3に記載の窒化ガリウム系化合物
半導体を用いた電界効果トランジスタ用エピタキシャル
ウェハ。
4. The epitaxial wafer for a field-effect transistor using a gallium nitride-based compound semiconductor according to claim 2, wherein the thickness of one layer of the AlGaN layer is 25 nm or more.
【請求項5】 AlX Ga1-X N層のAl組成Xは、
0.15<X<0.3である請求項2〜4のいずれかに
記載の窒化ガリウム系化合物半導体を用いた電界効果ト
ランジスタ用エピタキシャルウェハ。
5. The Al composition X of the Al x Ga 1 -xN layer is:
5. An epitaxial wafer for a field effect transistor using the gallium nitride-based compound semiconductor according to claim 2, wherein 0.15 <X <0.3.
【請求項6】 成長用基板にサファイアを用い、サファ
イア基板上へのエピタキシャルの第一層目を、基板温度
500℃で成長したGaN層とする請求項1〜5のいず
れかに記載の窒化ガリウム系化合物半導体を用いた電界
効果トランジスタ用エピタキシャルウェハ。
6. The gallium nitride according to claim 1, wherein sapphire is used as a growth substrate, and the first epitaxial layer on the sapphire substrate is a GaN layer grown at a substrate temperature of 500 ° C. Wafer for field effect transistors using a compound semiconductor.
JP11109444A 1999-04-16 1999-04-16 Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor Pending JP2000299325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11109444A JP2000299325A (en) 1999-04-16 1999-04-16 Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11109444A JP2000299325A (en) 1999-04-16 1999-04-16 Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor

Publications (1)

Publication Number Publication Date
JP2000299325A true JP2000299325A (en) 2000-10-24

Family

ID=14510407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11109444A Pending JP2000299325A (en) 1999-04-16 1999-04-16 Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor

Country Status (1)

Country Link
JP (1) JP2000299325A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274376A (en) * 2000-03-24 2001-10-05 Furukawa Electric Co Ltd:The Low-resistant garium nitride buffer layer
US6531718B2 (en) 2000-01-13 2003-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2007201093A (en) * 2006-01-25 2007-08-09 Matsushita Electric Ind Co Ltd Nitride semiconductor device
JP2010021232A (en) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc Semiconductor device and manufacturing method thereof
CN107946187A (en) * 2012-01-25 2018-04-20 住友化学株式会社 Nitride semiconductor epitaxial chip and field effect type nitride transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531718B2 (en) 2000-01-13 2003-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2001274376A (en) * 2000-03-24 2001-10-05 Furukawa Electric Co Ltd:The Low-resistant garium nitride buffer layer
JP2007201093A (en) * 2006-01-25 2007-08-09 Matsushita Electric Ind Co Ltd Nitride semiconductor device
JP4705481B2 (en) * 2006-01-25 2011-06-22 パナソニック株式会社 Nitride semiconductor device
JP2010021232A (en) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc Semiconductor device and manufacturing method thereof
CN107946187A (en) * 2012-01-25 2018-04-20 住友化学株式会社 Nitride semiconductor epitaxial chip and field effect type nitride transistor
CN107946187B (en) * 2012-01-25 2022-01-11 住友化学株式会社 Nitride semiconductor epitaxial wafer and field effect type nitride transistor

Similar Documents

Publication Publication Date Title
JP4224737B2 (en) Semiconductor element
KR100869521B1 (en) Group-? nitride based high electron mobility transistorhemt with barrier/spacer layer
CN108352306B (en) Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
JP4577460B2 (en) Semiconductor device and manufacturing method thereof
JP2003059948A (en) Semiconductor device and production method therefor
KR20030023742A (en) Indium gallium nitride channel high electron mobility transistors, and method of making the same
TWI713090B (en) Compound semiconductor substrate with SiC layer
JP2009049121A (en) Heterojunction type field effect transistor and production method thereof
US20230326996A1 (en) Gallium nitride-based high electron mobility transistor epitaxial wafer and preparation method therefor
JP2012015304A (en) Semiconductor device
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2015527749A (en) GANGEMT characteristics of N pole of INGAN channel
CN102931229A (en) AlGaN/GaN/InGaN double hetero-junction material and production method thereof
JP2007095873A (en) Epitaxial substrate for field-effect transistor
JP4449357B2 (en) Method for manufacturing epitaxial wafer for field effect transistor
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP3753068B2 (en) Method for manufacturing epitaxial wafer for field effect transistor
JP2006179861A (en) Semiconductor epitaxial wafer and field effect transistor
JP2006114652A (en) Semiconductor epitaxial wafer and field effect transistor
WO2018098952A1 (en) Gan-based epitaxial structure, semiconductor device and formation method therefor
CN114914296B (en) Epitaxial wafer, preparation method of epitaxial wafer and high-electron-mobility transistor
JP2000299325A (en) Epitaxial wafer for field effect transistor using gallium nitride compound semiconductor
US9142406B1 (en) III-N material grown on ErAlN buffer on Si substrate
JP2004289005A (en) Epitaxial substrate, semiconductor device, and high electron mobility transistor
CN109599437A (en) High electron mobility transistor and preparation method thereof based on InGaN double channel heterojunction structure

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050104