JP2000278938A - Power supply circuit and opto-electronic device - Google Patents

Power supply circuit and opto-electronic device

Info

Publication number
JP2000278938A
JP2000278938A JP11080321A JP8032199A JP2000278938A JP 2000278938 A JP2000278938 A JP 2000278938A JP 11080321 A JP11080321 A JP 11080321A JP 8032199 A JP8032199 A JP 8032199A JP 2000278938 A JP2000278938 A JP 2000278938A
Authority
JP
Japan
Prior art keywords
voltage
load
supplied
power
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11080321A
Other languages
Japanese (ja)
Inventor
Satoshi Yatabe
聡 矢田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11080321A priority Critical patent/JP2000278938A/en
Publication of JP2000278938A publication Critical patent/JP2000278938A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To supply power corresponding to the value of a load efficiently. SOLUTION: A transistor 204 which is turned on in accordance with a signal CTR corresponding to the value of a load, a reactor L in which power is accumulated when the transistor 204 is turned on and which, on the other hand, discharges the accumulated power when the transistor 204 is turned off and supplies the power to the load and an operational amplifier 206 which controls the on-period of the transistor 204 in accordance with the comparison result between a voltage supplied by the reactor L and a target voltage which is to be supplied to the load and operates as a hysteresis comparator, are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、低損失で電力を供
給する電源回路、および、表示すべき内容に応じ低損失
で電力を供給して、低消費電力化を図った電気光学装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for supplying power with low loss, and an electro-optical device for supplying power with low loss in accordance with the content to be displayed to reduce power consumption.

【0002】[0002]

【従来の技術】一般に、リニア・レギュレータでは、入
出力間の電圧差をすべてパワートランジスタの損失とし
て消費するので、効率が悪いとされている。一方、チョ
ッパ型レギュレータでは、入出力間の電圧差に応じてス
イッチング・トランジスタのオン/オフ比を変化させる
定電圧制御が行われるので、入出力間の電圧差に比例し
て損失が増加することはない。それゆえ、チョッパ型レ
ギュレータでは、リニア・レギュレータよりも効率が良
いとされている。
2. Description of the Related Art In general, a linear regulator is considered to be inefficient because all the voltage difference between input and output is consumed as power transistor loss. On the other hand, in the chopper type regulator, constant voltage control is performed to change the on / off ratio of the switching transistor according to the voltage difference between the input and output, so that the loss increases in proportion to the voltage difference between the input and output. There is no. Therefore, it is said that the chopper type regulator is more efficient than the linear regulator.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
チョッパ型レギュレータでは、基準となる三角波や鋸波
などの基準波形と出力電圧との比較結果に応じて、スイ
ッチング・トランジスタのオン/オフが制御される構成
となっている。このため、ほとんど無負荷状態の場合に
あっても、スイッチング・トランジスタがオンオフする
ために、その分、損失が発生してしまう、という問題が
ある。
However, in the conventional chopper type regulator, on / off of the switching transistor is controlled in accordance with a comparison result between a reference waveform such as a reference triangular wave or sawtooth wave and an output voltage. Configuration. For this reason, even in the almost no-load state, there is a problem that the switching transistor is turned on and off, and accordingly, a loss is generated.

【0004】本発明は、このような事情に鑑みてなされ
てもので、その目的とするところは、負荷に応じた電力
を低損失で供給することが可能な電源回路、および、表
示すべき内容に応じて電力を低損失で供給して、低消費
電力化を図った電気光学装置を提供することにある。
[0004] The present invention has been made in view of such circumstances, and its object is to provide a power supply circuit capable of supplying power corresponding to a load with low loss, and contents to be displayed. An object of the present invention is to provide an electro-optical device in which power is supplied with low loss according to (1) and low power consumption is achieved.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る電源回路にあっては、負荷の大きさに
対応する信号にしたがってオンするスイッチング手段
と、前記スイッチング手段がオンになると、電力を蓄積
する一方、前記スイッチング手段がオフになると、蓄積
された電力を放出して負荷に供給する電力蓄積手段と、
前記電力蓄積手段から供給される電圧と、前記負荷に供
給すべき目標電圧との比較結果に基づいて、前記スイッ
チング手段のオン期間を制御する制御手段とを具備する
ことを特徴としている。
In order to achieve the above object, in a power supply circuit according to the present invention, switching means for turning on according to a signal corresponding to the magnitude of a load; Power storage means for storing the power and releasing the stored power to supply to the load when the switching means is turned off;
And a control unit that controls an on-period of the switching unit based on a comparison result between a voltage supplied from the power storage unit and a target voltage to be supplied to the load.

【0006】本発明によれば、負荷の大きさに対応する
信号にしたがってスイッチング手段がオンするととも
に、このスイッチング手段がオンの場合には蓄積手段が
電力を蓄積する一方、スイッチング手段がオフの場合に
は蓄積手段が電力を放出して負荷に供給するので、負荷
の大きさに応じて電力が効率良く供給される結果、低消
費電力化を図ることが可能となる。さらに、スイッチン
グ手段のオン期間が、電力蓄積手段から負荷に実際に供
給される電圧と、負荷に供給すべき目標電圧との比較結
果に応じて制御されることになるので、蓄積手段から供
給される電圧平均値を目標電圧で一定化することも可能
となる。なお、このような構成は、蓄積手段の一端を低
位側に接続すれば、負荷に対して負電圧を供給すること
ができるし、また、蓄積手段の一端を高位側に接続すれ
ば、負荷に対して正電圧を供給することもできる。
According to the present invention, the switching means is turned on in accordance with a signal corresponding to the magnitude of the load, and when the switching means is on, the storage means stores power, while when the switching means is off, Since the storage means discharges the power and supplies the power to the load, the power is efficiently supplied according to the size of the load, so that the power consumption can be reduced. Further, the ON period of the switching means is controlled in accordance with the result of comparison between the voltage actually supplied to the load from the power storage means and the target voltage to be supplied to the load. It is also possible to make the average voltage value constant at the target voltage. In this configuration, a negative voltage can be supplied to the load by connecting one end of the storage means to the lower side, and a load can be supplied to the load by connecting one end of the storage means to the higher side. Alternatively, a positive voltage can be supplied.

【0007】また、本発明における制御手段の具体的制
御内容としては、前記電力蓄積手段から供給される電圧
が、前記負荷に供給すべき目標電圧よりも絶対値で小さ
い場合には、前記スイッチング手段のオン期間を長くな
るように制御する一方、前記電力蓄積手段から供給され
る電圧が、前記負荷に供給すべき目標電圧よりも絶対値
で大きい場合には、前記スイッチング手段のオン期間を
短くなるように制御することが望ましい。このような構
成によれば、低消費電力化とともに、蓄積手段からの電
圧を目標電圧で一定化させて供給することが可能とな
る。
[0007] The specific control contents of the control means according to the present invention include the following: when the voltage supplied from the power storage means is smaller in absolute value than a target voltage to be supplied to the load, On the other hand, if the voltage supplied from the power storage means is larger in absolute value than the target voltage to be supplied to the load, the on time of the switching means is shortened. It is desirable to control in such a way. According to such a configuration, it is possible to reduce the power consumption and to supply the voltage from the storage means at a constant target voltage.

【0008】一方、上記目的を達成するために、本発明
に係る電源回路にあっては、負荷の大きさに対応するパ
ルス間隔を有する信号にしたがってオンするスイッチン
グ素子と、前記スイッチング素子がオンになると、電力
を蓄積する一方、前記スイッチング素子がオフになる
と、蓄積された電力を放出して負荷に供給するリアクト
ルと、前記リアクトルから供給される電圧が、前記負荷
に供給すべき電圧よりも絶対値で小さい場合には、前記
スイッチング素子のオン期間を長くなるように制御する
一方、前記リアクトルから供給される電圧が、前記負荷
に供給すべき電圧よりも絶対値で大きい場合には、前記
スイッチング素子のオン期間を短くなるように制御する
ことを特徴としている。この構成でも、同様に、負荷の
大きさに応じて電力が効率良く供給されるので、低消費
電力化が図られるとともに、蓄積手段から供給される電
圧平均値を目標電圧で一定化させることも可能となる。
On the other hand, in order to achieve the above object, in a power supply circuit according to the present invention, a switching element that is turned on in accordance with a signal having a pulse interval corresponding to the size of a load, and the switching element is turned on. Then, while the power is stored, when the switching element is turned off, the reactor that releases the stored power and supplies the load to the load, and the voltage supplied from the reactor is absolutely higher than the voltage to be supplied to the load. When the voltage is small, the on-period of the switching element is controlled so as to be long. On the other hand, when the voltage supplied from the reactor is larger in absolute value than the voltage to be supplied to the load, the switching is performed. It is characterized in that the ON period of the element is controlled to be short. Also in this configuration, similarly, power is efficiently supplied in accordance with the size of the load, so that power consumption is reduced, and the average voltage supplied from the storage unit can be made constant at the target voltage. It becomes possible.

【0009】一方、上記目的を達成するために、本発明
に係る電気光学装置にあっては、互いに対向する2枚の
基板間に電気光学材料が挟持されてなる複数の画素を有
する電気光学装置であって、前記複数の画素を駆動する
ための信号を供給する駆動手段と、駆動すべき画素個数
に対応する信号を出力する信号出力手段と、前記信号に
したがってオンするスイッチング手段と、前記スイッチ
ング手段がオンになると、電力を蓄積する一方、前記ス
イッチング手段がオフになると、蓄積された電力を放出
して前記駆動手段に供給する電力蓄積手段と前記電力蓄
積手段から供給される電圧と、前記負荷に供給すべき目
標電圧との比較結果に基づいて、前記スイッチング手段
のオン期間を制御する制御手段とを具備することを特徴
としている。
On the other hand, in order to achieve the above object, an electro-optical device according to the present invention has an electro-optical device having a plurality of pixels in which an electro-optical material is sandwiched between two substrates facing each other. A driving unit that supplies a signal for driving the plurality of pixels; a signal output unit that outputs a signal corresponding to the number of pixels to be driven; a switching unit that turns on according to the signal; When the means is turned on, the power is stored, while when the switching means is turned off, the stored power is released to the driving means and supplied to the driving means, a voltage supplied from the power storage means, Control means for controlling an ON period of the switching means based on a result of comparison with a target voltage to be supplied to the load.

【0010】本発明によれば、駆動すべき画素個数に対
応する信号にしたがってスイッチング手段がオンすると
ともに、このスイッチング手段がオンの場合には蓄積手
段が電力を蓄積する一方、スイッチング手段がオフの場
合には蓄積手段が電力を放出して負荷に供給するので、
画素個数に応じた電力が、画素を駆動するための信号を
出力する駆動手段に効率良く供給されることになる。こ
のため、低消費電力化が図られることとなる。さらに、
スイッチング手段のオン期間が、電力蓄積手段から負荷
に供給される電圧と、負荷に供給すべき目標電圧との比
較結果に応じて制御されることになるので、蓄積手段か
ら供給される電圧平均値を目標電圧で一定化させること
も可能となる。
According to the present invention, the switching means is turned on in accordance with a signal corresponding to the number of pixels to be driven, and when the switching means is on, the storage means stores power while the switching means is off. In that case, the storage means releases power and supplies it to the load,
The power according to the number of pixels is efficiently supplied to the driving unit that outputs a signal for driving the pixels. Therefore, low power consumption is achieved. further,
Since the ON period of the switching means is controlled according to the result of comparison between the voltage supplied to the load from the power storage means and the target voltage to be supplied to the load, the average value of the voltage supplied from the storage means Can be made constant at the target voltage.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】<第1の実施形態>まず、本発明の第1の
実施形態に係る電源回路について説明する。図1は、こ
の電源回路200の構成を示す回路図である。
First Embodiment First, a power supply circuit according to a first embodiment of the present invention will be described. FIG. 1 is a circuit diagram showing a configuration of the power supply circuit 200.

【0013】この図において、信号CTRは、負荷の大
きさに応じた間隔で供給されるパルス信号であって、具
体的には、高負荷時おいては、図2に示されるように、
一定の幅Wを有するパルスの間隔がP1で示されるよう
に長くなる一方、低負荷時においては、図3に示される
ようにパルスの間隔がP2で示されるように短くなる信
号である。このような信号CTRは、図1において、コ
ンデンサC1を介してインバータ202に供給される。
また、インバータ202の入力端は、抵抗R1を介して
接地されている。すなわち、信号CTRは、少なくとも
コンデンサC1および抵抗R1からなる微分回路を介し
てインバータ202に供給される構成となっている。こ
こで、説明の便宜上、インバータ202の入力端を端子
とする。
In this figure, a signal CTR is a pulse signal supplied at intervals according to the size of the load. Specifically, when the load is high, as shown in FIG.
The signal is a signal in which the interval between pulses having a constant width W becomes longer as shown by P1, while the pulse interval becomes shorter as shown by P2 when the load is low, as shown in FIG. Such a signal CTR is supplied to the inverter 202 via the capacitor C1 in FIG.
The input terminal of the inverter 202 is grounded via the resistor R1. That is, the signal CTR is configured to be supplied to the inverter 202 via a differentiating circuit including at least the capacitor C1 and the resistor R1. Here, for convenience of explanation, an input terminal of the inverter 202 is a terminal.

【0014】次に、インバータ202の出力端は、pチ
ャネル型のトランジスタ204におけるゲートに接続さ
れている。ここで、説明の便宜上、インバータ202の
出力端、すなわち、トランジスタ204のゲートを端子
とする。このトランジスタ204のソースは、電圧V
ccの供給線に接続される一方、そのドレインは、一端
が接地されたリアクトルLの他端に接続されている。そ
して、リアクトルLの他端は、ダイオードD1を介し
て、コンデンサC2と、この電源回路200の出力端o
utに接続され、この電圧Voutが負荷に供給される
こととなる。なお、コンデンサの他端は接地される。こ
こで、説明の便宜上、トランジスタ204のドレイン、
すなわち、リアクトルLの他端を端子とする。
Next, the output terminal of the inverter 202 is connected to the gate of the p-channel transistor 204. Here, for convenience of explanation, the output terminal of the inverter 202, that is, the gate of the transistor 204 is used as a terminal. The source of this transistor 204 has a voltage V
While connected to the cc supply line, the drain is connected to the other end of the reactor L, one end of which is grounded. The other end of the reactor L is connected via a diode D1 to a capacitor C2 and an output terminal o of the power supply circuit 200.
ut, and this voltage Vout is supplied to the load. The other end of the capacitor is grounded. Here, for convenience of description, the drain of the transistor 204,
That is, the other end of the reactor L is used as a terminal.

【0015】さて、この電源回路200の出力端は、抵
抗R2、R3を介して電圧Vccの供給線に接続され
る。ここで、説明の便宜上、抵抗R2、R3の接続点を
端子とし、この端子の電圧、すなわち、電圧Vou
tおよび電圧Vccの線間電圧を抵抗R2、R3によっ
て分圧した電圧をVinとする。なお、電圧Voutは
負電圧であり、電圧Vinは、電圧Voutおよび電圧
Vccの線間電圧を抵抗R2、R3によって分圧したも
のであるから、電圧Voutが低下すると(すなわち、
電圧Voutと接地レベルとの電圧絶対値が増加する
と)、電圧Vinも低下する関係にある。比較回路20
6において、その一方の入力端には電圧Vinが供給さ
れるようになっており、他方の入力端は、基準電圧Vr
efの供給線に接続される。この比較回路206は、電
圧(Vin−Vref)を増幅するものであって、例え
ば、オペアンプと抵抗とを備えた正転アンプ、あるい
は、さらにコンデンサを備えた積分アンプとして構成さ
れる。このため、その出力電圧Vcpは、電圧Vinが
低下して基準電圧Vrefよりも下回ると、負側に移動
す一方、反対に、電圧Vinが上昇して基準電圧Vre
fを超えると、正側に移動することになる。
An output terminal of the power supply circuit 200 is connected to a supply line of the voltage Vcc via resistors R2 and R3. Here, for convenience of explanation, the connection point of the resistors R2 and R3 is used as a terminal, and the voltage of this terminal, that is, the voltage Vou
The voltage obtained by dividing the line voltage of t and the voltage Vcc by the resistors R2 and R3 is defined as Vin. Note that the voltage Vout is a negative voltage, and the voltage Vin is obtained by dividing the line voltage of the voltage Vout and the voltage Vcc by the resistors R2 and R3.
When the absolute value of the voltage between the voltage Vout and the ground level increases), the voltage Vin also decreases. Comparison circuit 20
6, a voltage Vin is supplied to one input terminal, and the other input terminal is connected to a reference voltage Vr.
ef is connected to the supply line. The comparison circuit 206 amplifies the voltage (Vin-Vref), and is configured as, for example, a non-inverting amplifier including an operational amplifier and a resistor, or an integrating amplifier further including a capacitor. Therefore, the output voltage Vcp moves to the negative side when the voltage Vin decreases and falls below the reference voltage Vref, while the output voltage Vcp increases to increase the reference voltage Vre.
When f exceeds f, the lens moves to the positive side.

【0016】一方、比較回路206の出力端は、ダイオ
ードD2および抵抗R6を介して、インバータ202の
入力端たる端子に接続されている。ここで、端子の
電位が、比較回路206の出力電圧Vcpにダイオード
D2の順方向電圧を加えた電圧よりも正側の領域では、
ダイオードD2が順バイアスとなるため、上記微分回路
の抵抗分が実質的に抵抗R2、R6の並列抵抗となり、
それ以外の領域では、ダイオードD2が逆バイアスとな
るため、上記微分回路の抵抗分が実質的に抵抗R2のみ
となる。したがって、比較回路206の出力電圧Vcp
に応じて上記微分回路のVcc電圧からインバータのし
きい値Vthにいたるまでの実質的な時定数が可変され
る。
On the other hand, an output terminal of the comparison circuit 206 is connected to a terminal which is an input terminal of the inverter 202 via a diode D2 and a resistor R6. Here, in a region where the potential of the terminal is more positive than the voltage obtained by adding the forward voltage of the diode D2 to the output voltage Vcp of the comparison circuit 206,
Since the diode D2 is forward-biased, the resistance of the differentiating circuit is substantially a parallel resistance of the resistors R2 and R6,
In other regions, the diode D2 is reverse-biased, so that the resistance of the differentiating circuit is substantially only the resistor R2. Therefore, the output voltage Vcp of the comparison circuit 206
, The substantial time constant from the Vcc voltage of the differentiating circuit to the threshold value Vth of the inverter is varied.

【0017】次に、この電源回路200の動作について
説明する。まず、図2を参照して、高負荷時の動作につ
いて説明する。なお、説明の便宜上、比較回路206の
出力信号Vcpが正側に飽和している場合について説明
する。
Next, the operation of the power supply circuit 200 will be described. First, an operation under a high load will be described with reference to FIG. Note that, for convenience of explanation, a case where the output signal Vcp of the comparison circuit 206 is saturated on the positive side will be described.

【0018】この場合、インバータ202の入力端たる
端子に供給される信号は、コンデンサC1および抵抗
R1からなる微分回路を通過した信号CTRであるの
で、信号CTRが電圧Vccに遷移した瞬間に、接地レ
ベルGNDから電圧Vccに跳ね上がる。このため、端
子の電圧がインバータ202のしきい値Vthを越え
るので、端子の電圧は接地レベルGNDに遷移する結
果、トランジスタ204がオンする。したがって、トラ
ンジスタ204のドレイン、すなわち、リアクトルLの
他端たる端子の電圧は、ほぼ電圧Vccとなるので、
リアクトルLに端子から接地点の方向に電流が流れ
て、エネルギが蓄積されることになる。
In this case, the signal supplied to the input terminal of the inverter 202 is the signal CTR that has passed through the differentiating circuit including the capacitor C1 and the resistor R1, so that the signal CTR changes to the voltage Vcc at the moment the signal CTR changes to the voltage Vcc. The voltage jumps from the level GND to the voltage Vcc. Therefore, the voltage of the terminal exceeds the threshold value Vth of the inverter 202, and the voltage of the terminal changes to the ground level GND, so that the transistor 204 is turned on. Therefore, the voltage of the drain of the transistor 204, that is, the terminal at the other end of the reactor L is substantially equal to the voltage Vcc.
A current flows from the terminal to the ground in the reactor L, and energy is accumulated.

【0019】一方、微分回路の出力たる端子の電圧
が、前述した比較回路206の出力電圧Vcpに応じた
上記微分回路のVcc電圧からインバータ202のしき
い値Vthにいたるまでの実質的な時定数にしたがって
徐々に減衰し、インバータ202のしきい値Vthを下
回ると、端子の電圧はVccに遷移するので、トラン
ジスタ204がオフする。ここで、リアクトルLでは、
それまで端子から接地点の方向に流れていた電流を維
持するため、端子の電圧が、負側に大きく振られるこ
とになる。この際、端子の電圧が、コンデンサC2に
よって保持されている出力端outの電圧からダイオー
ドD1の順方向電圧を減じた値Vd1を下回ると、ダイ
オードD1が順バイアスとなり、リアクトルLに蓄積さ
れたエネルギは、コンデンサC2に移動する。そして、
リアクトルLに蓄積されたエネルギが全てコンデンサC
2に移動した時点でリアクトルLの電流も0となり、ダ
イオードD1は、再び逆バイアスとなる。以降、このよ
うな動作の繰り返しとなる。なお、電源回路200の出
力電圧Voutとして必要な電力は、コンデンサC2に
より供給されることとなる。
On the other hand, a substantial time constant from when the voltage of the output terminal of the differentiating circuit reaches the threshold voltage Vth of the inverter 202 to the Vcc voltage of the differentiating circuit according to the output voltage Vcp of the comparing circuit 206 described above. When the voltage falls below the threshold value Vth of the inverter 202, the voltage at the terminal transitions to Vcc, so that the transistor 204 is turned off. Here, in the reactor L,
In order to maintain the current flowing from the terminal to the ground point, the voltage of the terminal is largely shifted to the negative side. At this time, if the voltage at the terminal falls below a value Vd1 obtained by subtracting the forward voltage of the diode D1 from the voltage at the output terminal out held by the capacitor C2, the diode D1 becomes forward-biased, and the energy stored in the reactor L Moves to the capacitor C2. And
All the energy stored in the reactor L is the capacitor C
At the time when the current has moved to 2, the current of the reactor L also becomes 0, and the diode D1 becomes reverse biased again. Thereafter, such an operation is repeated. The power required as the output voltage Vout of the power supply circuit 200 is supplied by the capacitor C2.

【0020】ここで、微分回路の時定数は、電圧Vin
と基準電圧Vrefとの差分に応じて変動する。例え
ば、出力電圧Voutが所定の電圧より低下すると(出
力電圧Voutの絶対値が増加すると)、比較回路20
6の出力信号Vcpは負側に移動し、微分回路の時定数
が小さくなる。このため、端子の電圧は、信号CTR
がHレベルに遷移した後、より短時間で電圧Vccから
減衰することになる。このため、トランジスタ204の
オン時間が短くなって、リアクトルLに蓄積されるエネ
ルギが減少するので、出力電圧Voutを増加(出力電
圧Voutの絶対値を低下)させる方向の制御が行われ
ることになる。
Here, the time constant of the differentiating circuit is the voltage Vin
And the reference voltage Vref. For example, when the output voltage Vout drops below a predetermined voltage (when the absolute value of the output voltage Vout increases), the comparison circuit 20
The output signal Vcp of No. 6 moves to the negative side, and the time constant of the differentiating circuit decreases. Therefore, the voltage of the terminal is equal to the signal CTR.
After the transition to the H level, the voltage attenuates from the voltage Vcc in a shorter time. For this reason, the on-time of the transistor 204 is shortened, and the energy stored in the reactor L is reduced, so that the control in the direction of increasing the output voltage Vout (decreasing the absolute value of the output voltage Vout) is performed. .

【0021】一方、出力電圧Voutが所定の電圧より
増加すると、比較回路206の出力信号Vcpは正側に
移動し、微分回路の時定数が大きくなる。このため、ト
ランジスタ204のオン時間が長くなるので、出力電圧
Voutを低下(出力電圧Voutの絶対値を増加)さ
せる方向の制御が行われることになる。
On the other hand, when the output voltage Vout increases above a predetermined voltage, the output signal Vcp of the comparison circuit 206 moves to the positive side, and the time constant of the differentiating circuit increases. For this reason, the on-time of the transistor 204 becomes longer, so that control is performed to decrease the output voltage Vout (increase the absolute value of the output voltage Vout).

【0022】このような制御の結果、すなわち、出力電
圧Voutおよび電圧Vccの線間電圧を抵抗R2、R
3で分圧した電圧Vinが、基準電圧Vrefを中心に
した一定幅で収まるような制御が行われる結果、出力電
圧Voutの平均値は、両方向の制御が均衡する電圧で
一定化することとなる。したがって、次の式が成立す
る。
As a result of such control, that is, the line voltage of the output voltage Vout and the voltage Vcc is changed by the resistors R2 and R2.
As a result of performing control such that the voltage Vin divided by 3 falls within a constant width centered on the reference voltage Vref, the average value of the output voltage Vout is stabilized at a voltage at which control in both directions is balanced. . Therefore, the following equation is established.

【0023】Vref=Vin=(Vcc−Vout)
・R3/(R2+R3) したがって、出力電圧Voutの平均値は、{Vcc−
Vref・(R2+R3)/R3}で一定化することと
なる。なお、電圧Voutは、上述したように符号を含
んだ負値である。
Vref = Vin = (Vcc-Vout)
R3 / (R2 + R3) Therefore, the average value of the output voltage Vout is ΔVcc−
Vref · (R2 + R3) / R3}. The voltage Vout is a negative value including a sign as described above.

【0024】なお、低負荷時の動作については、図3に
示されるように、信号CTRのパルス間隔P2が高負荷
時のパルス間隔P1よりも長くなるので、トランジスタ
202のスイッチング周期も長くなるが、それ以外は基
本的に高負荷時と同様である。ただし、低負荷であるが
ゆえに、コンデンサC2の放電もゆるやかに進行する。
また、この低負荷においても、高負荷時と同様に、出力
電圧Voutの平均値を一定化させる制御が行われる。
In the operation under a low load, as shown in FIG. 3, since the pulse interval P2 of the signal CTR is longer than the pulse interval P1 under a high load, the switching cycle of the transistor 202 also becomes longer. Otherwise, the operation is basically the same as at the time of high load. However, because of the low load, the discharge of the capacitor C2 also proceeds slowly.
Also at this low load, control is performed to make the average value of the output voltage Vout constant as in the case of the high load.

【0025】このような電源回路200によれば、基本
的に、負荷が大きくなるにつれ、一定幅Wを有するパル
スの間隔が長くなる信号CTRにしたがって、トランジ
スタ204がオンオフするので、リアクトルLに効率良
くエネルギを蓄積させるとともに、放出させることがで
きる。特に、ほとんど無負荷状態にあっては、パルスの
間隔が非常に長くなって、トランジスタ204のスイッ
チング頻度が低下するので、スイッチングによって生じ
る損失を少なく抑えることもできる。さらに、電圧Vi
nが、基準電圧Vrefで一定化するようにトランジス
タ204のオン幅が制御される結果、出力端の電圧Vo
utを一定化することも可能となる。
According to the power supply circuit 200, basically, as the load increases, the transistor 204 turns on and off in accordance with the signal CTR in which the interval of the pulse having the constant width W becomes longer. Energy can be well stored and released. In particular, in an almost no-load state, the interval between pulses becomes very long, and the switching frequency of the transistor 204 is reduced. Therefore, loss caused by switching can be reduced. Further, the voltage Vi
As a result of controlling the ON width of the transistor 204 so that n becomes constant at the reference voltage Vref, the voltage Vo at the output terminal is
It is also possible to make ut constant.

【0026】なお、本実施例中のインバータは通常のイ
ンバータとして説明したがシュミットトリガ入力のもの
でもかまわない。また、ダイオードについては、通常の
ダイオードで説明したがショットキダイオードとしても
よい。特に、ダイオードD1については、効率の面で順
方向電圧の小さいショットキダイオードとしたほうが望
ましい。またより効率を改善するためにダイオードD1
を、トランジスタを使った同期整流回路等で置き換える
ことが可能であることは、言うまでもない。
Although the inverter in this embodiment has been described as a normal inverter, it may be a Schmitt trigger input. The diode has been described as a normal diode, but may be a Schottky diode. In particular, the diode D1 is preferably a Schottky diode having a small forward voltage in terms of efficiency. In order to further improve the efficiency, the diode D1
Can be replaced with a synchronous rectifier circuit using a transistor or the like.

【0027】<第2実施形態>次に、本発明の電源回路
を適用した電気光学装置について説明する。図4は、こ
の電気光学装置の一例である液晶表示装置の電気的構成
を示すブロック図である。この図に示されるように、液
晶表示パネル10では、i本のデータ線X1〜Xiとj本の
走査線Y1〜Yjとの各交差点において画素16が複数形成
されており、各画素16は、液晶表示要素(液晶層)1
8とTFD(Thin Film Diode)素子20とが直列に接
続された構成となっている。なお、図では、TFD素子
20がデータ線の側に接続され、液晶層18が走査線の
側に接続されているが、これとは逆に、TFD素子20
が走査線の側に、液晶層18がデータ線の側にそれぞれ
接続された構成でも良い。
Second Embodiment Next, an electro-optical device to which the power supply circuit of the present invention is applied will be described. FIG. 4 is a block diagram illustrating an electrical configuration of a liquid crystal display device as an example of the electro-optical device. As shown in this figure, in the liquid crystal display panel 10, a plurality of pixels 16 are formed at respective intersections of i data lines X1 to Xi and j scanning lines Y1 to Yj. Liquid crystal display element (liquid crystal layer) 1
8 and a TFD (Thin Film Diode) element 20 are connected in series. In the figure, the TFD element 20 is connected to the data line side, and the liquid crystal layer 18 is connected to the scanning line side.
May be connected to the scanning line side, and the liquid crystal layer 18 may be connected to the data line side.

【0028】ここで、液晶表示パネル10の詳細構成に
ついて説明する。図5は、その一例を摸式的に示す部分
破断斜視図である。この図に示されるように、液晶表示
パネル10は、素子基板30と、これに対向配置される
対向基板32とを備えている。このうち、素子基板30
の対抗面には、複数の画素電極34が、それぞれマトリ
クス状に配列している。ここで、同一列に配列する画素
電極34は、列方向に短冊状に延在するデータ線X1〜Xi
の1本に、それぞれTFD素子20を介して接続されて
いる。ここで、TFD素子20は、基板側からみると、
第1金属膜22と、この第1金属膜22を陽極酸化した
酸化膜24と、第2金属膜26とから構成されて、金属
/絶縁体/金属のサンドイッチ構造を採る。このため、
TFD素子20は、正負双方向のダイオードスイッチン
グ特性を有することになる。
Here, a detailed configuration of the liquid crystal display panel 10 will be described. FIG. 5 is a partially broken perspective view schematically showing one example. As shown in FIG. 1, the liquid crystal display panel 10 includes an element substrate 30 and an opposing substrate 32 disposed to oppose the element substrate 30. Among them, the element substrate 30
A plurality of pixel electrodes 34 are respectively arranged in a matrix on the opposing surface. Here, the pixel electrodes 34 arranged in the same column have data lines X1 to Xi extending in a strip shape in the column direction.
Are connected via the TFD elements 20 respectively. Here, when the TFD element 20 is viewed from the substrate side,
A first metal film 22, an oxide film 24 obtained by anodizing the first metal film 22, and a second metal film 26 have a metal / insulator / metal sandwich structure. For this reason,
The TFD element 20 has positive and negative bidirectional diode switching characteristics.

【0029】一方、対向基板32において、素子基板3
0の対抗面には、走査線Y1〜Yjが、データ線X1〜Xiとは
直交する行方向に延在し、かつ、画素電極34の対向電
極となるように配列している。
On the other hand, in the opposite substrate 32, the element substrate 3
The scanning lines Y1 to Yj extend in the row direction orthogonal to the data lines X1 to Xi and are arranged on the opposing surface of the pixel electrodes 34 so as to be opposite electrodes of the pixel electrodes 34.

【0030】さて、このように構成された素子基板30
と対向基板32とは、基板周辺に沿って塗布されるシー
ル剤と、適切に散布されたスペーサとによって、一定の
ギャップ(間隙)を保っており、この閉空間に例えば、
TN(Twisted Nematic)型の液晶が封入されて、これ
により、図4における液晶層18が形成されることとな
る。すなわち、液晶層18は、データ線と走査線との交
差地点において、当該データ線と、画素電極34と、両
者の間に位置する液晶とで構成されることになる。
Now, the element substrate 30 constructed as described above will be described.
The opposing substrate 32 maintains a constant gap (gap) by a sealing agent applied along the periphery of the substrate and spacers appropriately dispersed.
A TN (Twisted Nematic) type liquid crystal is sealed, whereby the liquid crystal layer 18 in FIG. 4 is formed. That is, the liquid crystal layer 18 is composed of the data line, the pixel electrode 34, and the liquid crystal located between the data line and the scanning line at the intersection of the data line and the scanning line.

【0031】ほかに、対向基板32には、液晶表示パネ
ル10の用途に応じて、例えば、ストライプ状や、モザ
イク状、トライアングル状等に配列されたカラーフィル
タが設けられ、さらに、例えば、クロムやニッケルなど
の金属材料や、カーボンやチタンなどをフォトレジスト
に分散した樹脂ブラックなどのブラックマトリクスが設
けられる。くわえて、素子基板30および対向基板32
の各対向面には、それぞれ所定の方向にラビング処理さ
れた配向膜などが設けられる一方、その各背面には配向
方向に応じた偏光板がそれぞれ設けられる(いずれも図
示省略)。
In addition, the opposing substrate 32 is provided with, for example, color filters arranged in a stripe shape, a mosaic shape, a triangle shape, or the like according to the use of the liquid crystal display panel 10. A black matrix such as a resin material in which a metal material such as nickel or carbon or titanium is dispersed in a photoresist is provided. In addition, the element substrate 30 and the counter substrate 32
Each of the opposing surfaces is provided with an alignment film or the like that has been rubbed in a predetermined direction, and a polarizing plate corresponding to the alignment direction is provided on each back surface (both are not shown).

【0032】ただし、液晶表示パネル10においては、
液晶を高分子中に微小粒として分散させた高分子分散型
液晶を用いれば、前述の配向膜、偏光板等が不要となる
ため、光利用効率が高まり、このため液晶表示パネルの
高輝度化や低消費電力化などの点において有利である。
また、液晶表示パネル10を反射型とする場合、画素電
極34をアルミニウムなどの反射率の高い金属膜から構
成し、電圧無印加状態で液晶分子がほぼ垂直配向される
SH(スーパーホメオトロピック)型液晶などを用いて
も良い。
However, in the liquid crystal display panel 10,
The use of polymer-dispersed liquid crystal in which liquid crystals are dispersed as fine particles in a polymer eliminates the need for the above-mentioned alignment film, polarizing plate, etc., thereby increasing the light use efficiency and thus increasing the brightness of the liquid crystal display panel. And low power consumption.
When the liquid crystal display panel 10 is of a reflective type, the pixel electrode 34 is made of a metal film having a high reflectivity such as aluminum, and an SH (super homeotropic) type in which liquid crystal molecules are almost vertically aligned in the absence of a voltage. Liquid crystal or the like may be used.

【0033】なお、TFD素子20は、2端子型スイッ
チング素子の一例であり、他に、ZnO(酸化亜鉛)バ
リスタや、MSI(Metal Semi-Insulator)などを用い
た素子や、これら素子を2つ逆向きに直列接続または並
列接続したものなどが、2端子型スイッチング素子とし
て適用可能である。
The TFD element 20 is an example of a two-terminal switching element. In addition, an element using a ZnO (zinc oxide) varistor, an MSI (Metal Semi-Insulator) or the like, or two of these elements Devices connected in series or parallel in the opposite direction can be applied as the two-terminal switching element.

【0034】説明を再び図4に戻す。走査線信号駆動回
路110は、駆動制御回路130から供給させる信号に
したがって、電源回路210から供給される電圧V1、
V2、V3、V4、V7を選択して、各走査線Y1〜Yjに
それぞれ走査信号として供給するものである。ここで、
走査信号の波形例としては、例えば、図6に示される波
形が挙げられる。この図に示される波形にあっては、あ
る走査線Ym(Y1≦Ym<Yj)と、この走査線Ymの次位に位
置する走査線Ym+1とに供給される走査信号をそれぞれ示
すものである。これらの図に示すように、走査信号は、
走査線の1行毎に充電モードおよび放電モードが交互に
切り替えられ、かつ、1本の走査線に着目すれば、1垂
直走査期間TV毎にモードが切り替えられる。ここで、充
電モードにおいて、ある走査線が選択されると、その1
水平走査期間の後半1/2の期間においては、当該走査
線に供給される走査信号は電圧V1となる。これによ
り、TFD素子20が導通して、データ信号に応じた電
圧が液晶層に充電される。1垂直走査期間経過後、放電
モードに切り替えられて、走査線が選択されると、その
1水平走査期間の前半1/2の期間において、当該走査
線に供給される走査信号は電圧V7となる。このため、
データ信号にかかわらずTFD素子20が導通して、電
圧V1とはデータ信号V3、V4の中間値を基準として
逆極性の電圧で液晶層が過充電される。引き続いて後半
1/2の期間において、当該走査線に供給される走査信
号は電圧V2となる。これにより、TFD素子20が導
通して、過充電された液晶の放電がデータ信号に応じて
行われるようになっている。なお、走査信号の波形は、
これ以外にも種々の波形が適用可能であり、例えば、充
電モードのみが正極・負極で交互に出力される波形や、
1水平走査期間毎に極性が反転する波形、さらには、n
水平走査期間毎に極性を反転するものでも良く、また、
1水平走査期間毎の反転駆動を行わず、フレーム反転の
みとすることも良い。
The description returns to FIG. The scanning line signal driving circuit 110 outputs a voltage V1 supplied from the power supply circuit 210 according to a signal supplied from the driving control circuit 130,
V2, V3, V4, and V7 are selected and supplied as scanning signals to the respective scanning lines Y1 to Yj. here,
As a waveform example of the scanning signal, for example, a waveform shown in FIG. 6 is given. In the waveforms shown in this figure, scanning signals supplied to a certain scanning line Ym (Y1 ≦ Ym <Yj) and a scanning line Ym + 1 located next to the scanning line Ym, respectively, are shown. It is. As shown in these figures, the scanning signal is
The charge mode and the discharge mode are alternately switched for each row of the scanning lines, and when focusing on one scanning line, the mode is switched for each vertical scanning period TV. Here, when a certain scanning line is selected in the charging mode, the first one is selected.
In the second half of the horizontal scanning period, the scanning signal supplied to the scanning line is the voltage V1. As a result, the TFD element 20 becomes conductive, and a voltage corresponding to the data signal is charged in the liquid crystal layer. After a lapse of one vertical scanning period, the mode is switched to the discharge mode and a scanning line is selected. In the first half of the one horizontal scanning period, the scanning signal supplied to the scanning line is at the voltage V7. . For this reason,
Regardless of the data signal, the TFD element 20 conducts, and the liquid crystal layer is overcharged with a voltage having a polarity opposite to the voltage V1 with reference to an intermediate value between the data signals V3 and V4. Subsequently, in the latter half period, the scanning signal supplied to the scanning line becomes the voltage V2. As a result, the TFD element 20 becomes conductive, and the overcharged liquid crystal is discharged according to the data signal. The waveform of the scanning signal is
Various waveforms other than this can be applied, for example, a waveform in which only the charging mode is alternately output with the positive electrode and the negative electrode,
A waveform whose polarity is inverted every horizontal scanning period, and further, n
The polarity may be inverted every horizontal scanning period.
It is also possible to perform only frame inversion without performing inversion driving every one horizontal scanning period.

【0035】また、データ信号駆動回路120は、各デ
ータ線X1〜Xiにそれぞれデータ信号を供給するものであ
る。なお、このデータ信号は、走査信号の一部期間で選
択される電圧V3、V4で規定される。さらに、駆動制
御回路130は、外部から供給される画像信号および同
期信号に基づいてクロック信号や制御信号などを生成し
て、走査信号駆動回路110およびデータ信号駆動回路
120をそれぞれ制御するものである。ここで、駆動制
御回路130によって生成されるクロック信号や制御信
号などには、上述した各走査信号のタイミングを規定す
るクロック信号や、走査信号の電圧を選択するための信
号などが含まれる。くわえて、例えば図7に示されるよ
うに、液晶表示パネル10の表示画面を走査線の延在方
向に沿って分割した領域Aについては表示領域とし、領
域Bについては非表示領域とする旨が表示切替信号によ
って指示された場合、駆動制御回路130は、次のよう
にして信号CTRを生成する。すなわち、駆動制御信号
130は、第1に、図8に示されるように、各走査線Y1
〜Yjにそれぞれ電圧V1、V2、V7を供給すべき期間
を規定するための信号aと、領域Aに含まれる走査線が
選択される期間においてHレベルとなる信号bとの論理
積を求め、第2に、この論理積と、信号aを適切な倍数
で分周した信号cとの論理和を求めることにより信号C
TRを生成する。
The data signal drive circuit 120 supplies a data signal to each of the data lines X1 to Xi. This data signal is defined by voltages V3 and V4 selected during a part of the scanning signal. Further, the drive control circuit 130 generates a clock signal, a control signal, and the like based on an externally supplied image signal and a synchronization signal, and controls the scan signal drive circuit 110 and the data signal drive circuit 120, respectively. . Here, the clock signal, the control signal, and the like generated by the drive control circuit 130 include the above-described clock signal that defines the timing of each scanning signal, a signal for selecting the voltage of the scanning signal, and the like. In addition, for example, as shown in FIG. 7, the display screen of the liquid crystal display panel 10 may be divided into display areas for the area A along the extending direction of the scanning lines, and the non-display area may be set for the area B. When instructed by the display switching signal, the drive control circuit 130 generates the signal CTR as follows. That is, first, as shown in FIG. 8, the drive control signal 130
The logical product of a signal a for defining a period during which the voltages V1, V2, and V7 are to be supplied to .about.Yj and a signal b that becomes H level during a period in which the scanning line included in the region A is selected is obtained. Second, the signal C is obtained by calculating the logical sum of this logical product and the signal c obtained by dividing the signal a by an appropriate multiple.
Generate TR.

【0036】このように生成された信号CTRは、表示
領域Aに含まれる走査線が選択される期間においては、
一定幅を有するパルスの間隔が密となり、非表示領域B
に含まれる走査線が選択される期間においては、パルス
の間隔が疎となる。すなわち、信号CTRのパルス間隔
は、駆動すべき画素個数が多数になると想定される場合
には密となり、駆動すべき画素個数が少数になると想定
される場合には疎となるように生成される。なお、厳密
にいえば、非表示領域Bに含まれる走査線が選択される
期間においては、駆動すべき画素個数がゼロであるが、
この場合でも、各駆動回路では多少なりとも電力が消費
されるので、信号CTRとして少なからずパルスが供給
される構成となっている。
The signal CTR generated in this manner is used during a period in which a scanning line included in the display area A is selected.
The interval between pulses having a constant width becomes dense, and the non-display area B
In the period in which the scanning lines included in the period are selected, the intervals between the pulses are sparse. That is, the pulse interval of the signal CTR is generated so as to be dense when the number of pixels to be driven is assumed to be large, and to be sparse when the number of pixels to be driven is assumed to be small. . Strictly speaking, the number of pixels to be driven is zero during a period in which a scanning line included in the non-display area B is selected.
Even in this case, since each drive circuit consumes power to some extent, a pulse is supplied as a signal CTR to some extent.

【0037】さて、電源回路210は、上述した第1実
施形態に係る電源回路200と基本的に同様な構成を2
系統備えたものであり、上述した電圧V1、V7を各系
統でそれぞれ生成した後、さらに、これらの中間電圧で
ある電圧V2、V3をそれぞれ生成する構成となってい
る。なお、この液晶表示装置100では、電圧V4を接
地レベルとしているので、実際には、これを除いた電圧
V1、V2、V3、V7が走査信号駆動回路110に供
給される一方、電圧V3がデータ信号駆動回路120に
供給されることとなる。
The power supply circuit 210 has basically the same configuration as the power supply circuit 200 according to the first embodiment described above.
After the above-described voltages V1 and V7 are generated by the respective systems, voltages V2 and V3, which are intermediate voltages between them, are generated. In the liquid crystal display device 100, since the voltage V4 is at the ground level, the voltages V1, V2, V3, and V7 excluding the voltage V4 are actually supplied to the scanning signal drive circuit 110, while the voltage V3 is the data level. The signal is supplied to the signal drive circuit 120.

【0038】ところで、電圧V1は正極性であるので、
この電圧V1を生成する系統は、第1実施形態に係る電
源回路200とは、接地レベルを基準にして極性を反転
した構成となる。また、各系統の基準電圧Vrefとし
ては、それぞれ出力端電圧をV1、V7とさせる必要か
ら、それぞれ、(Vcc−V1)・R3/(R2+R
3)と、(Vcc−V7)・R3/(R2+R3)とに
設定される。なお、電源回路210としては、電圧V
1、V2、V3、V7をそれぞれ4系統で個別に生成す
るようにしても良い。また、このように4系統個別に生
成する場合に、電圧V1、V2を、液晶表示パネル10
の温度に応じて補償させるときには、液晶表示パネル1
0の温度を、サーミスタやダイオードなどの感温素子に
より検出するとともに、検出された温度を、温度/電圧
変換テーブルにより電圧に変換して、この変換された電
圧を、基準電圧Vrefとすれば良い。
Since the voltage V1 has a positive polarity,
The system that generates the voltage V1 has a configuration in which the polarity is inverted with respect to the ground level with respect to the power supply circuit 200 according to the first embodiment. Further, as the reference voltage Vref of each system, it is necessary to set the output terminal voltages to V1 and V7, respectively, so that (Vcc−V1) · R3 / (R2 + R
3) and (Vcc-V7) .R3 / (R2 + R3). The power supply circuit 210 has a voltage V
1, V2, V3, and V7 may be individually generated by four systems. When the four systems are separately generated as described above, the voltages V1 and V2 are applied to the liquid crystal display panel 10.
When compensating according to the temperature of the liquid crystal display panel 1,
The temperature of 0 may be detected by a temperature-sensitive element such as a thermistor or a diode, and the detected temperature may be converted into a voltage by a temperature / voltage conversion table, and the converted voltage may be set as a reference voltage Vref. .

【0039】このように、液晶表示パネル10への走査
信号を供給する走査信号駆動回路110およびデータ信
号を供給するデータ信号駆動回路120で用いられる電
圧V1、V2、V3、V7を電源回路210によって供
給するとともに、駆動すべき画素個数に応じたパルス間
隔の信号CTRを、電源回路210に供給する構成を採
用すると、結局、駆動すべき画素数が多い場合にはトラ
ンジスタのスイッチング頻度が増加する一方、駆動すべ
き画素数が少ない場合にはトランジスタのスイッチング
頻度が増加するので、表示内容に応じて走査信号駆動回
路110およびデータ信号駆動回路120を駆動するこ
とが可能となる。このため、電源回路における不要なス
イッチングが抑止される結果、損失が低減されて、低消
費電力化が図られることとなる。
As described above, the voltages V1, V2, V3, and V7 used in the scanning signal driving circuit 110 for supplying the scanning signal to the liquid crystal display panel 10 and the data signal driving circuit 120 for supplying the data signal are controlled by the power supply circuit 210. When a configuration is adopted in which the signal CTR having a pulse interval corresponding to the number of pixels to be driven is supplied to the power supply circuit 210, the switching frequency of the transistor increases when the number of pixels to be driven is large. When the number of pixels to be driven is small, the switching frequency of the transistor increases, so that the scanning signal driving circuit 110 and the data signal driving circuit 120 can be driven according to display contents. As a result, unnecessary switching in the power supply circuit is suppressed, so that loss is reduced and power consumption is reduced.

【0040】なお、液晶表示パネル100として、スイ
ッチング素子にTFD素子を用いたものを例にとって説
明したが、これに限られず、一方の基板において走査
線、データ線を設けるとともに、それらの各交差点にお
いてゲートが走査線に、ソースがデータ線に、ドレイン
が画素電極に、それぞれ接続されたTFT(Thin FilmT
ransistor:薄膜トランジスタ)を用いてものでも良
い。くわえて、これらスイッチング素子を用いずに、S
TN(Super Twisted Nematic)型液晶を用いたパッシ
ィブ型液晶などにも適用可能である。さらに、液晶の換
えて、発光層を配置したエレクトロルミネッセンス表示
装置など、各種の電気光学効果を用いて表示を行う表示
装置に適用可能である。
Although the liquid crystal display panel 100 has been described by using an example using a TFD element as a switching element, the present invention is not limited to this. One substrate is provided with scanning lines and data lines, and at each intersection thereof. The TFT (Thin FilmT) is connected to the gate to the scanning line, the source to the data line, and the drain to the pixel electrode.
ransistor (thin film transistor). In addition, without using these switching elements, S
The present invention is also applicable to a passive liquid crystal using a TN (Super Twisted Nematic) liquid crystal. Further, the present invention can be applied to a display device that performs display using various electro-optical effects, such as an electroluminescence display device in which a light emitting layer is disposed instead of a liquid crystal.

【0041】[0041]

【発明の効果】以上説明したように本発明によれば、負
荷の大きさに応じて効率良く電力が供給されるので、電
源回路において消費される電力を低く押さえることが可
能となる。
As described above, according to the present invention, power is efficiently supplied in accordance with the size of the load, so that the power consumed in the power supply circuit can be kept low.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施形態にかかる電源回路の構
成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a power supply circuit according to a first embodiment of the present invention.

【図2】 高負荷時における同電源回路の動作を説明す
るための波形図である。
FIG. 2 is a waveform diagram for explaining an operation of the power supply circuit under a high load.

【図3】 低負荷時における同電源回路の動作を説明す
るための波形図である。
FIG. 3 is a waveform chart for explaining an operation of the power supply circuit under a low load.

【図4】 本発明の第2実施形態にかかる電気光学装置
の一例たる液晶表示装置の電気的構成を示すブロック図
である。
FIG. 4 is a block diagram illustrating an electrical configuration of a liquid crystal display device as an example of an electro-optical device according to a second embodiment of the invention.

【図5】 同液晶表示装置における液晶表示パネルの要
部構成を示す部分破断斜視図である。
FIG. 5 is a partially broken perspective view showing a configuration of a main part of a liquid crystal display panel in the liquid crystal display device.

【図6】 同液晶表示パネルにおける走査信号の一例を
示す波形図である。
FIG. 6 is a waveform chart showing an example of a scanning signal in the same liquid crystal display panel.

【図7】 同液晶表示パネルにおける画面分割を説明す
るための図である。
FIG. 7 is a diagram for explaining screen division in the liquid crystal display panel.

【図8】 同液晶表示装置において信号CTRの生成過
程を説明するための図である。
FIG. 8 is a diagram illustrating a process of generating a signal CTR in the liquid crystal display device.

【符号の説明】[Explanation of symbols]

10……液晶表示パネル 100……液晶表示装置 110……走査信号駆動回路 120……データ信号駆動回路 130……駆動制御回路 200、210……電源回路 202……インバータ 204……トランジスタ 206……オペアンプ L……リアクトル Reference Signs List 10 liquid crystal display panel 100 liquid crystal display device 110 scanning signal driving circuit 120 data signal driving circuit 130 driving control circuit 200, 210 power supply circuit 202 inverter 204 transistor 206 Operational amplifier L ... Reactor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NB30 NC03 NC05 NC06 NC10 NC12 NC34 NC37 NC57 NC63 ND39 NF05 NH18 5C006 AC11 AF51 BB12 BB16 BB17 BF14 BF27 BF31 BF36 BF37 BF38 BF42 BF49 FA19 FA47 5C080 AA06 AA10 BB05 DD20 DD26 FF03 FF11 FF12 JJ02 JJ03 JJ04 JJ06 5H730 AA14 BB15 BB57 DD04 FD01 FG02 FG07  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H093 NB30 NC03 NC05 NC06 NC10 NC12 NC34 NC37 NC57 NC63 ND39 NF05 NH18 5C006 AC11 AF51 BB12 BB16 BB17 BF14 BF27 BF31 BF36 BF37 BF38 BF42 BF49 FA19 FA47 5C080 AA03 DD30 FF12 JJ02 JJ03 JJ04 JJ06 5H730 AA14 BB15 BB57 DD04 FD01 FG02 FG07

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 負荷の大きさに対応する信号にしたがっ
てオンするスイッチング手段と、 前記スイッチング手段がオンになると、電力を蓄積する
一方、前記スイッチング手段がオフになると、蓄積され
た電力を放出して負荷に供給する電力蓄積手段と、 前記電力蓄積手段から供給される電圧と、前記負荷に供
給すべき目標電圧との比較結果に基づいて、前記スイッ
チング手段のオン期間を制御する制御手段とを具備する
ことを特徴とする電源回路。
A switching unit that is turned on in accordance with a signal corresponding to a magnitude of a load; and stores power when the switching unit is turned on, and releases the stored power when the switching unit is turned off. A power storage unit that supplies the load to the load, and a control unit that controls an ON period of the switching unit based on a comparison result between a voltage supplied from the power storage unit and a target voltage to be supplied to the load. A power supply circuit, comprising:
【請求項2】 前記制御手段は、 前記電力蓄積手段から供給される電圧が、前記負荷に供
給すべき目標電圧よりも絶対値で小さい場合には、前記
スイッチング手段のオン期間を長くなるように制御する
一方、 前記電力蓄積手段から供給される電圧が、前記負荷に供
給すべき目標電圧よりも絶対値で大きい場合には、前記
スイッチング手段のオン期間を短くなるように制御する
ことを特徴とする請求項2記載の電源回路。
2. The control device according to claim 1, wherein when the voltage supplied from the power storage device is smaller in absolute value than a target voltage to be supplied to the load, the ON period of the switching device is extended. On the other hand, when the voltage supplied from the power storage means is larger in absolute value than the target voltage to be supplied to the load, control is performed so as to shorten the ON period of the switching means. The power supply circuit according to claim 2.
【請求項3】 負荷の大きさに対応するパルス間隔を有
する信号にしたがってオンするスイッチング素子と、 前記スイッチング素子がオンになると、電力を蓄積する
一方、前記スイッチング素子がオフになると、蓄積され
た電力を放出して負荷に供給するリアクトルと、 前記リアクトルから供給される電圧が、前記負荷に供給
すべき電圧よりも絶対値で小さい場合には、前記スイッ
チング素子のオン期間を長くなるように制御する一方、
前記リアクトルから供給される電圧が、前記負荷に供給
すべき電圧よりも絶対値で大きい場合には、前記スイッ
チング素子のオン期間を短くなるように制御することを
特徴とする電源回路。
3. A switching element which is turned on in accordance with a signal having a pulse interval corresponding to the magnitude of a load, and stores power when the switching element is turned on, and stores the power when the switching element is turned off. A reactor that emits power and supplies the load, and when a voltage supplied from the reactor is smaller in absolute value than a voltage to be supplied to the load, control is performed such that an ON period of the switching element is lengthened. While
When the voltage supplied from the reactor is higher in absolute value than the voltage to be supplied to the load, control is performed so as to shorten the ON period of the switching element.
【請求項4】 互いに対向する2枚の基板間に電気光学
材料が挟持されてなる複数の画素を有する電気光学装置
であって、 前記複数の画素を駆動するための信号を供給する駆動手
段と、 駆動すべき画素個数に対応する信号を出力する信号出力
手段と、 前記信号にしたがってオンするスイッチング手段と、 前記スイッチング手段がオンになると、電力を蓄積する
一方、前記スイッチング手段がオフになると、蓄積され
た電力を放出して前記駆動手段に供給する電力蓄積手段
と前記電力蓄積手段から供給される電圧と、前記負荷に
供給すべき目標電圧との比較結果に基づいて、前記スイ
ッチング手段のオン期間を制御する制御手段とを具備す
ることを特徴とする電気光学装置。
4. An electro-optical device having a plurality of pixels in which an electro-optical material is sandwiched between two substrates facing each other, comprising: driving means for supplying a signal for driving the plurality of pixels; A signal output unit that outputs a signal corresponding to the number of pixels to be driven; a switching unit that is turned on in accordance with the signal; when the switching unit is turned on, power is stored, and when the switching unit is turned off, The switching means is turned on based on a result of comparison between a power storage means that discharges stored power to supply the driving means and a voltage supplied from the power storage means and a target voltage to be supplied to the load. An electro-optical device comprising: control means for controlling a period.
JP11080321A 1999-03-24 1999-03-24 Power supply circuit and opto-electronic device Withdrawn JP2000278938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11080321A JP2000278938A (en) 1999-03-24 1999-03-24 Power supply circuit and opto-electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11080321A JP2000278938A (en) 1999-03-24 1999-03-24 Power supply circuit and opto-electronic device

Publications (1)

Publication Number Publication Date
JP2000278938A true JP2000278938A (en) 2000-10-06

Family

ID=13715006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11080321A Withdrawn JP2000278938A (en) 1999-03-24 1999-03-24 Power supply circuit and opto-electronic device

Country Status (1)

Country Link
JP (1) JP2000278938A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408543B2 (en) 2004-03-03 2008-08-05 Seiko Epson Corporation Voltage-supply circuit, voltage-supply method, power-supply circuit, electro-optical unit, and electronic apparatus
JP2009098315A (en) * 2007-10-16 2009-05-07 Rohm Co Ltd Power unit, liquid crystal driving device and liquid crystal display device
US7551171B2 (en) 2004-09-14 2009-06-23 Seiko Epson Corp Voltage supply circuit, voltage supply method, electro-optical device, and electronic apparatus
KR101077372B1 (en) 2008-11-25 2011-10-26 가부시키가이샤 히타치 디스프레이즈 Power circuit of display device and display device using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408543B2 (en) 2004-03-03 2008-08-05 Seiko Epson Corporation Voltage-supply circuit, voltage-supply method, power-supply circuit, electro-optical unit, and electronic apparatus
CN100444219C (en) * 2004-03-03 2008-12-17 精工爱普生株式会社 Voltage-supply circuit, voltage-supply method, power-supply circuit, electro-optical unit, and electronic apparatus
US7551171B2 (en) 2004-09-14 2009-06-23 Seiko Epson Corp Voltage supply circuit, voltage supply method, electro-optical device, and electronic apparatus
JP2009098315A (en) * 2007-10-16 2009-05-07 Rohm Co Ltd Power unit, liquid crystal driving device and liquid crystal display device
KR101077372B1 (en) 2008-11-25 2011-10-26 가부시키가이샤 히타치 디스프레이즈 Power circuit of display device and display device using the same
US8339390B2 (en) 2008-11-25 2012-12-25 Hitachi Displays, Ltd. Power supply circuit of display device and display device using the same

Similar Documents

Publication Publication Date Title
US6633287B1 (en) Power supply circuit of an electro-optical device, driving circuit of an electro-optical device, method of driving an electro-optical device, electro-optical device, and electronic equipment
KR100630799B1 (en) Voltage supply circuit, voltage supply method, power circuit, electro-optical devices and electronics
JP4615174B2 (en) Liquid crystal display device
JP3648999B2 (en) Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer
US20110310135A1 (en) Liquid crystal display capable of reducing residual images during a power-off process and/or a power-on process of the lcd
US20080204121A1 (en) Voltage generating circuit having charge pump and liquid crystal display using same
JP3726584B2 (en) Power supply circuit and electro-optical device
JP4701475B2 (en) Electro-optical device power supply circuit, electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus
KR100708251B1 (en) Voltage supply circuit, voltage supply method, electro-optical device, and electronic apparatus
JPH0695625A (en) Driving method for ferroelectric liquid crystal display element and bias voltage circuit therefor
JP3454003B2 (en) Liquid crystal display
US6636071B1 (en) Transmitting circuit, receiving circuit, transmitting-receiving circuit and electro-optical apparatus
JP3281290B2 (en) Voltage generating circuit and liquid crystal display device having the same
US5663743A (en) Dynamic scattering matrix liquid crystal display having voltage booster in driving voltage supply circuit
JP2000278938A (en) Power supply circuit and opto-electronic device
JP3788094B2 (en) Power supply circuit and electro-optical device
US20080122826A1 (en) Driving circuit for adjusting common voltage and liquid crystal display using same
JP3832138B2 (en) LIQUID CRYSTAL DISPLAY DEVICE DRIVE DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
CN113990265B (en) Driving method and driving circuit thereof
JP3587101B2 (en) Power supply circuit and electro-optical device
JP3791487B2 (en) Electro-optical device power supply circuit, electro-optical device drive circuit, electro-optical device drive method, electro-optical device, voltage generation circuit, and electronic apparatus
JPH0449712B2 (en)
JPH09292597A (en) Liquid crystal display device
US6175349B1 (en) Circuit for generating a constant voltage from a plurality of predetermined voltages using a capacitive element and switch, and a liquid crystal display apparatus employing such a circuit
JP2005245100A (en) Power supply circuit, electro-optical apparatus and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040412