JP2000275291A

JP2000275291A - 電圧マージン試験回路及び劣化診断装置

Info

Publication number: JP2000275291A
Application number: JP11083409A
Authority: JP
Inventors: Yuji Minami; 裕二南
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】試験される電子装置が本来の装置機能として
動作できると共に、試験時には電圧マージン試験手段か
ら制御可能とし、かつ試験手段そのものが劣化防止構造
を備えた電圧マージン試験回路と劣化診断装置。【解決手段】被試験対象である電子装置に対して電圧
マージン試験を実施する第１の制御部１１と、前記電子
装置に対して可変電圧を出力する可変電源部１２とから
なるマージン試験手段１と、前記電子装置を制御する第
２の制御部２１と前記第２の整定部と電子装置に対して
電源を供給する電源回路部２２とからなる試験対象手段
２と、前記マージン試験手段１が試験対象手段２の電圧
マージン試験を行なう場合に、信号経路と電源電圧経路
とを切り替えて前記可変電源部の出力電圧を前記電子装
置へ供給する手段を有するインターフェース部３とを備
えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子装置の劣化診
断装置に係り、特に電圧マージン試験結果から劣化を診
断する電圧マージン試験回路及び劣化診断装置に関す
る。

【０００２】

【従来の技術】電子装置の劣化診断では、回路の電気的
入出力特性から劣化を診断する。又、回路にチェック端
子を予め設けておき、回路デバイスの入出力特性から診
断する方法もある。いずれにせよ、定格電源電圧の動作
状態にて、その電気的特性劣化を検出する方法である。

【０００３】電子装置の劣化には、回路デバイスの劣
化、基板の絶縁劣化等がある。これらの劣化がかなり進
行した場合に電気的特性劣化が現れる。予防保全の観点
から、電気的特性劣化が現れる前（装置運転に支障が出
る前）に劣化を検出し、基板交換時期等のリプレース対
策を行ないたい。そのためには、早期な劣化検出が必要
である。この検出に有効な方法に電圧マージン試験があ
る。

【０００４】電圧マージン試験は電源電圧を変化させ、
各電圧毎に、動作機能を試験し、装置の性能等を評価す
る試験である。但し、この試験は、出荷装置に対する品
質保証試験であり、出荷後の時間経過による特性劣化を
事前に検出するものである。潜在する劣化の検出が可能
な電圧マージン試験を経年稼動している装置の電子装置
に適用すれば、定格電源電圧の状態では電気的特性に現
れない劣化を早期に検出できる。

【０００５】

【発明が解決しようとする課題】経年稼動してきた電子
装置に対し、電圧マージン試験を実施するためには、以
下の要件が必要である。・電子装置は装置機能として動作することができるこ
と。・電圧マージン試験時には、電圧マージン試験手段から
電子装置の制御が可能であること。・電子装置は経年稼動で劣化するが、電圧マージン試験
手段自体が劣化してはいけない。これは試験手段そのも
のが劣化していては正確な試験結果が得られないためで
ある。又、電圧マージン試験結果の傾向から劣化診断す
るために、その試験結果からどのような特徴を診断パラ
メータとするかが問題である。

【０００６】本発明は上記事情に鑑みてなされたもので
あり、試験される電子装置が本来の装置機能として動作
できると共に、試験時には電圧マージン試験手段から制
御可能とし、かつ試験手段そのものが劣化防止構造を備
えた電圧マージン試験回路及び劣化診断装置を提供する
ことを目的としている。

【０００７】

【課題を解決するための手段】本発明の［請求項１］に
係る電圧マージン試験回路は、被試験対象である電子装
置に対して電圧マージン試験を実施する第１の制御部と
前記電子装置に対して可変電圧を出力する可変電源部と
からなるマージン試験手段と、前記電子装置を制御する
第２の制御部と前記第２の制御部と電子装置に対して電
源を供給する電源回路部とからなる試験対象手段と、前
記マージン試験手段が試験対象手段の電圧マージン試験
を行なう場合に、信号経路と電源電圧経路とを切り替え
て前記可変電源部の出力電圧を前記電子装置へ供給する
手段を有するインターフェース部とを備えた。

【０００８】［請求項１］ではマージン試験手段と電子
装置の脱着部を有するインターフェース部により、電子
装置が装置機能として動作している間は、マージン試験
手段を非装着とし、試験時に限り装着することができる
ので、経年劣化のないマージン試験手段で正確な試験が
可能になる。なお、本請求項以下、全ての請求項の「電
子装置」とは、少なくとも「電子又は電気部品、更には
両者の混合」で構成した回路のことを意味している。も
っとも単純な一例がプリント基板である。脱着部はマー
ジン試験手段と試験対象電子装置を物理的に接続，非接
続する手段部である。よって、非接続状態では、マージ
ン試験手段と試験対象電子装置間の信号接続も非接続で
ある。又、接続状態では、マージン試験手段と試験対象
電子装置間の信号接続も接続状態にある。つまり、脱着
部を介して両基板の信号線が連絡されている。ただし、
脱着部と信号接続部が分離している場合も、脱着部，信
号接続部の２つをセットにして、本発明では脱着部と総
称している。又、ここで言う制御部とは、回路動作を制
御する手段のことであり、例えば、ＣＰＵ（中央演算装
置）とＣＰＵを動かす制御プログラムを搭載したメモリ
からなるＣＰＵ回路部等である。

【０００９】本発明の［請求項２］に係る電圧マージン
試験回路は、［請求項１］において、マージン試験手段
と試験対手段とを接続するインターフェース部は着脱自
在構成とした。

【００１０】［請求項２］ではマージン試験手段と電子
装置とを脱着可能としたので電子装置の制御部が回路網
と入出力するように信号を切り替え、電源は電源回路部
の出力に切り替えられる。したがって非試験時において
は、電子装置を装置機能として動作させることが可能に
なる。又、マージン試験手段の制御部が回路網と入出力
するように信号を切り替え、電源は可変電源部の出力に
切り替えることにより、試験時においては、マージン試
験手段から電子装置の制御（試験）が可能になる。

【００１１】本発明の［請求項３］に係る電圧マージン
試験回路は、［請求項２］において、インターフェース
部における信号経路及び出力電圧経路の切り替えは、マ
ージン試験手段と試験対象手段との脱着と連動して切り
替える手段を備えた。よって、インターフェース部にお
ける信号及び出力電圧が脱着と連動して切り替えられる
ので、切り替えが容易となる。

【００１２】本発明の［請求項４］に係る電圧マージン
試験回路は、［請求項２］において、インターフェース
部における信号経路及び出力電圧経路の切り替えは、機
構的な接続切り替え手段にて行なうようにした。よっ
て、切り替え構造が単純化する。即ち、脱着部をコネク
タ接続構造として、マージン試験手段と試験対象電子装
置の両信号の接続を行なうと、脱着が接続スイッチの役
割をはたす。

【００１３】本発明の［請求項５］に係る電圧マージン
試験回路は、［請求項２］において、インターフェース
部における信号経路及び出力電圧経路の切り替えは、電
子的なスイッチで行なうようにした。よって、インター
フェース部における信号及び出力電圧の切り替えを電子
的なスイッチで行なうので、切り替えの自動化（制御部
から制御で切り替える等）が可能になる。

【００１４】本発明の［請求項６］に係る電圧マージン
試験回路は、［請求項２］において、非試験時には電子
装置への制御部の信号及び電源回路部の出力電圧を折り
返すための構造を有する折り返し手段を試験対象手段の
着脱部に装着するようにした。よって、非試験時に、信
号折り返し構造を有する折り返し手段を試験対象電子装
置の脱着部に装着し、電子装置の制御部の信号，電源回
路部の出力電圧を折り返し手段を介して電子装置の回路
網へ供給することにより、電子装置を装置機能として動
作させることができる。

【００１５】本発明の［請求項７］に係る電圧マージン
試験回路は、［請求項１］において、インターフェース
部には試験対象電子装置の制御部に対する状態確認手段
を設け、マージン試験手段の制御部と前記電子装置の前
記状態確認手段へのアクセスを調整する調停回路を設け
た。よって、マージン試験手段の制御部と電子装置の制
御部の状態確認手段へのアクセスを調停回路で調停する
ので、電子装置の制御部と前記マージン試験手段の制御
部の状態確認手段へのアクセスを共通バスにて行なうこ
とができる。又、状態確認手段を脱着可能な電圧マージ
ン試験手段上に装備することで、状態確認手段の経年劣
化を防ぐことができる。

【００１６】本発明の［請求項８］に係る電圧マージン
試験回路は、［請求項７］において、電圧マージン試験
結果は状態確認手段へのアクセス結果から評価するよう
にした。よって、状態確認手段へのアクセス結果から電
子装置の制御部の状態を評価するので、電子装置の制御
部の電圧マージン試験が可能になる。例えば、状態確認
手段をメモリとし、電子装置の制御部によるメモリへの
書き込み、マージン試験手段の制御部による読み込み照
合で電子装置の制御部の状態（アドレス信号、データ信
号、制御信号等の状態）が評価できる。

【００１７】本発明の［請求項９］に係る電圧マージン
試験回路は、［請求項７］において、調停回路にて、試
験対象電子装置の制御部における入出力信号を遮断し、
マージン試験手段の制御部と前記試験対象電子装置の回
路網の信号入出力を行なうようにした。よって、マージ
ン試験手段から電子装置の回路網を制御（試験）するこ
とができる。

【００１８】本発明の［請求項１０］に係る電圧マージ
ン試験回路は、［請求項２］において、試験対象電子装
置とマージン試験手段とが装着状態で、電子装置の制御
部と回路網間の信号バスを、マージン試験手段の制御部
にて共有し、電子装置の制御部を不動作とするようにし
た。よって、配線パターンを少なくできるばかりか、回
路網の電圧マージン試験時には、前記電子装置の制御部
への電源供給を遮断することで、制御部を不動作とす
る。これにより、共通バス上での信号衝突がなく、マー
ジン試験手段から前記回路網の制御（試験）が可能にな
る。

【００１９】本発明の［請求項１１］に係る電圧マージ
ン試験回路は、［請求項１］において、試験対象電子装
置とマージン試験手段の脱着を第３の信号伝達手段を介
して脱着する構成とした。よって、基本的には、電子装
置とマージン試験手段の脱着と変わらないが、この第３
の信号伝達手段として、バックボードやケーブル類等が
利用できる。

【００２０】本発明の［請求項１２］に係る劣化診断装
置は、試験対象電子装置のマージン試験結果をマージン
試験のエラー率と電源電圧の関係データとして作成する
手段と、前記作成されたデータから診断パラメータを抽
出すると共に、前記診断パラメータの傾向から劣化診断
する手段とを備えた。よって、電圧マージンの詳細な特
性が把握できる。又、前記データから診断パラメータを
抽出し、診断パラメータの傾向から劣化診断するように
したので、精度の高い診断が可能になる。

【００２１】本発明の［請求項１３］に係る劣化診断装
置は、［請求項１２］において、診断パラメータを定格
電源電圧から初めてエラー発生するまでの電圧降下幅と
するようにした。よって、電圧マージンを評価できる。

【００２２】本発明の［請求項１４］に係る劣化診断装
置は、［請求項１２］において、診断パラメータをエラ
ーが初めて発生する電源電圧値とするようにした。よっ
て、電圧マージンを評価できる。

【００２３】本発明の［請求項１５］に係る劣化診断装
置は、［請求項１２］において、診断パラメータをエラ
ーが初めて発生してからエラー率１００％までの特定区
間における電源電圧変化幅とするようにした。よって、
このパラメータは、可変電源部が経年劣化した場合で
も、特に劣化により、電圧出力が線形シフトするような
場合、エラー率曲線が線形シフトするだけであるので影
響を受けない。又、ここで言う「特定区間の電源電圧変
化幅」は別な見方をすれば、エラー率の変化率，エラー
率の微分値に置き換えることもできるので、これらで代
用しても良い。

【００２４】本発明の［請求項１６］に係る劣化診断装
置は、［請求項１２］において、診断パラメータを特定
のエラー率になる場合の電源電圧値とするようにした。
よって、電圧マージンを評価できる。

【００２５】本発明の［請求項１７］に係る劣化診断装
置は、［請求項１２］において、診断パラメータの傾向
を前記診断パラメータの履歴データとし、前記履歴デー
タに対し、所定閾値との比較により劣化判定及び寿命点
を推定するようにした。よって、劣化診断が可能とな
る。

【００２６】本発明の［請求項１８］に係る電圧マージ
ン試験回路は、電圧マ−ジン試験を実施する試験用ＣＰ
Ｕ回路（以下、制御部と称す）と前記制御部の制御によ
り可変電圧を出力する可変電源部と被試験対象である電
子装置の回路と前記制御部の信号入出力を行ない、前記
可変電源部の出力電圧を前記電子装置の回路へ供給する
インターフェース部とからなる電圧マージン試験回路部
を、前記被試験対象である電子装置が実装されたプリン
ト基板に一体に組み込んだ。よって、脱着部の接触不良
等の信頼性阻害要因を除去できる。又、脱着の手間を省
ける。

【００２７】本発明の［請求項１９］に係る電圧マージ
ン試験回路は、［請求項１８］において、電圧マージン
試験手段の制御部の信号と試験対象電子装置の制御部の
信号を切り替えることにより前記電子装置の回路網と入
出力を行なうと共に、可変電源部の出力電圧と前記電子
装置の電源回路部の出力電圧と切り替えることにより、
前記回路網の電源とするインターフェース部を備えた。
よって、非試験時においては、前記電子装置を装置機能
として動作させ、試験時においては、前記マージン試験
手段から前記電子装置の制御（試験）が可能になる。

【００２８】本発明の［請求項２０］に係る電圧マージ
ン試験回路は、［請求項１８］において、劣化防止策と
して、非試験時には電圧マージン試験回路を無通電にて
不動作とし、試験時にはトリガー信号により、制御信号
及び出力電圧を切り替えるようにした。よって、電子装
置が装置機能として動作をしている間、電圧マージン試
験回路は電気的ストレス受けない。したがって、電圧マ
ージン試験回路の経年劣化を抑制することができる。

【００２９】本発明の［請求項２１］に係る電圧マージ
ン試験回路は、［請求項１８］において、劣化防止策と
して、電圧マージン試験回路をパッケージ封印した。よ
って、湿度，腐食性ガス等の影響で電圧マージン試験回
路が劣化することを抑制することができる。

【００３０】本発明の［請求項２２］に係る遠隔診断シ
ステムは、診断対象電子装置と電圧マージン試験回路に
対して電源電圧供給をスイッチングする電源・伝送手段
を有し、電源・伝送手段には電子装置の電圧マージン試
験結果を送信する制御手段を備えると共に、制御手段と
データの送受信を行ない、遠隔地にて劣化診断を行なう
劣化診断手段を有する劣化診断装置を備えた。よって、
遠隔診断及び保守が可能になる。

【００３１】

【発明の実施の形態】（第１の実施形態）（［請求項
１］，［請求項２］対応）図１は第１の実施の形態の機能ブロックである。図１に
おいて、１はマージン試験基板、２は試験対象のプリン
ト基板であり、これらは着脱構造を有するインターフェ
ース部３を介して相互に接続されている。

【００３２】そしてマージン試験基板１は外部電源から
電源ａを受けて電圧マ−ジン試験を制御し、試験結果ｂ
を出力する試験用ＣＰＵ回路部１１と、試験用ＣＰＵ回
路部１１の制御信号ｃ，外部電源からＤＣ電圧ａとを入
力して、可変電圧ｄを出力する可変電源部１２とからな
る。又、試験対象プリント基板２は回路網を制御するＣ
ＰＵ回路部２１と、前記ＣＰＵ回路部２１に対して電源
ｆを供給する電源回路部２２と、回路網２３とからな
る。

【００３３】試験用ＣＰＵ回路部１１の入出力信号ｅと
ＣＰＵ回路部２１との入出力信号ｇを切り替え、前記切
り替えた信号ｈについて回路網２３へ入出力する。可変
電源部１２の可変電圧ｄと電源回路部２２の回路網２３
への出力電圧ｆとを切り替え、前記切り替えた電圧ｉを
回路網２３へ供給する構成を有している。

【００３４】次に作用について説明する。ここで、診断
対象のプリント基板２は電子，電気部品を実装した回路
基板であり、電気・電子装置を構成するプリント基板全
てを対象とする。ここでは、ＣＰＵ回路部２１，電源回
路部２２を装備したプリント基板２を例にして、本実施
の形態の作用を説明する。

【００３５】ＣＰＵ回路部２１はＣＰＵ（中央演算装
置）とＣＰＵを動作させる動作プログラムを記憶したメ
モリから構成される。又、ＣＰＵと前記メモリ間はアド
レスバス，データバス，制御線（リード，ライト，チッ
プセレクト等を指定する信号線）で接続される。

【００３６】図１において、ＣＰＵ回路部２１の入出力
デ−タｇはアドレスバス，デ−タバス，制御線により回
路網２３に入出力するデ−タである。回路網２３はＣＰ
Ｕ回路部２１で制御されるプリント基板２の回路であ
る。ここで、本実施の形態はＣＰＵ回路部２１，回路網
２３の内部構成により限定されるものではない。

【００３７】電源回路部２２は、ＣＰＵ回路部２１及び
回路網２３内の実装ＩＣ（半導体集積回路）に電源ｆ，
ｉを供給する。なお、電源回路部２１の構成は種々考え
られるが、例えば、外部ＡＣ電源を直接受ける場合は変
圧，整流，定電圧回路等からＤＣ電源を得る構成とし、
外部ＤＣ電源を直接受ける場合、Ｄ／Ｄコンバータや電
圧レギュレ−タなどで必要な定電圧のＤＣ出力を得る構
成とすればよい。いずれにしても、本実施の形態は電源
回路内部の構成に限定されるものではない。

【００３８】以上のプリント基板２に対して、電圧マー
ジン試験を制御する手段がマージン試験基板１である。
図１では、マージン試験基板１の一例とし、試験用ＣＰ
Ｕ回路部１１と、可変電源部１２からなる構成を示して
いる。試験用ＣＰＵ回路部11はＣＰＵ回路部21で説明し
た内部構成と同構成とすることができる。

【００３９】ＣＰＵを動作させるプログラムは電圧マー
ジン試験プログラムである。電圧マージン試験の詳細は
後述する。マージン試験基板１の可変電源部１２では、
プリント基板２の電源となるＤＣ電圧を供給する。即
ち、電圧マージン試験時にプリント基板２の電源回路部
２２に代わって、電源を供給するのである。

【００４０】以下に可変電源部１２の動作を説明する。
可変電源部１２は外部電源からの電源供給ａを受け、試
験用ＣＰＵ回路部１１からの制御信号ｃにより、可変Ｄ
Ｃ電圧ｄを出力する。この機能を実現する一例を図２に
示す。

【００４１】図２はアナログマルチプレクサ１２１のＩ
Ｃを模式図で示したものである。入力電圧ａをＤＣ電圧
とする。このＤＣ電圧を端子ＴＰ１，ＴＰ２に印加す
る。ＴＰ１，ＴＰ２は＋，−の極性であり、ＴＰ２は配
線ＬＮ０にてマージン試験基板１の信号グランドに落と
している。

【００４２】ＴＰ１端子（＋）は抵抗（Ｒ１〜Ｒ８）を
介して、配線ＬＮ１にてアナログマルチプレクサ１２１
の入力チャネル（ＩＰ０〜ＩＰ７）に接続している。こ
の構成により、電圧ａは抵抗（Ｒ１〜Ｒ８）で８通りの
電圧に分圧される。これら分圧電圧が各チャネルに入力
され、ＣＯＭ端子から１チャネルの電圧が出力される。
このチャネル選択がＩＮＨＢＩＴ信号，バイナリアドレ
スａｄ１〜ａｄ３信号で制御される。

【００４３】なお、ここでは、８チャネル入力１出力の
アナログマルチプレクサを例にしているが、チャネル
数，デバイス個数に限定はない。又、この分圧電圧の選
択機能を有する他のデバイス及び回路をアナログマルチ
プレクサの代替として適用してもよい。例えば、もっと
も簡単なものは、各分圧電圧と単一出力間を機械的なス
イッチで接続し、手動で切り替えるようにすることであ
る。

【００４４】図３はアナログマルチプレクサ１２１の真
理値表Ｔａｂ１を示す。同図の真理値表Ｔａｂ１は説明
のための仮表である。図３において、“Ｌ”はローレベ
ル電圧、“Ｈ”はハイレベル電圧である。又、“×”は
任意の電圧値を意味する。表Ｔａｂ１の左側“ＣＯＮＴ
ＲＯＬＩＮＰＵＴ”の論理に対して、表Ｔａｂ１の右
側“ＯＮ”ＣＨＡＮＥＬが論理に対するＣＯＭ出力とな
る入力チャネルである。なお、“ＮＯＮＥ”はＣＯＭ出
力無しを示す。

【００４５】表Ｔａｂ１に従い、ＣＯＭ端子から出力ｄ
がスイッチされる。以上の構成と真理値表にしたがった
動作により、分圧値の選択、即ち、出力電圧ｄの可変が
可能になる。可変値は分圧比（抵抗値比）で決まる。以
上が可変電源部１２の一例である。なお、本実施の形態
は、以上の例で説明した「電圧分圧とその選択機構」を
基本とする可変電源方法及び構成に限定されるものでは
なく、他の可変電源方法及び構成でもよい。

【００４６】マージン試験基板１について、以下の補足
をする。マージン試験基板１の試験用ＣＰＵ回路部１１
及び可変電源部１２における実装ＩＣを動作させる上で
電源が必要である。本実施の形態では、この電源は外部
電源（ＤＣ電圧ａ）から得る構成であるが、マージン試
験基板１にＡＣ／ＤＣ変換又はＤＣ／ＤＣの電源部を実
装しても良い。但し、本実施の形態が、マージン試験基
板２のＩＣ等に対する電源供給の方法に依存するもので
はない。

【００４７】次にインターフェース部３を説明する。イ
ンターフェース部３はマージン試験基板１がプリント基
板２の電圧マージン試験を行なうため、信号経路と電源
電圧経路を切り替える。インターフェース部３は、以下
の使用形態及び試験動作を可能にする構造である。

【００４８】（使用形態及び試験動作）非試験時は、マ
ージン試験基板１とプリント基板２は非接続状態にあ
り、プリント基板２は電子装置の１つのユニュトとして
動作する。又、試験時には、マージン試験基板１とプリ
ント基板２は接続状態にあり、プリント基板２の電源電
圧を可変にすると共に、マージン試験基板１からプリン
ト基板２の回路動作を制御する。

【００４９】インターフェース部３の構造について、以
下に６つの例（形態１〜形態６）を説明する。以下、形
態の説明図４〜図１０において、機能部１１，１２，２
１，２２，２３を省略している部分があるが、特に断り
が無い限り、信号（ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，
ｉ）の入出力関係は図１の通りである。又、各形態の説
明において、コネクタＣＮ１はマージン試験基板１側，
コネクタＣＮ２はプリント基板２側の実装品である。
又、これらのコネクタのピン構造は、以下の各形態に応
じたものとする。

【００５０】（形態１の説明）（［請求項３］，［請求
項４］対応）図４，図５にインターフェース部３の構造を示す。図４
は非試験時のプリント基板２側の構成図である。プリン
ト基板２は、コネクタＣＮ２を実装している。コネクタ
ＣＮ２には、ＣＰＵ回路部21の入出力信号ｇと電源回路
部２２の出力ｆの各信号線をコネクタＣＮ２の挿入受端
子Ｘに配線する。

【００５１】又、コネクタＣＮ３の各ピンはＵ字型端子
Ｙに示す構造をしており、非試験時には、コネクタＣＮ
２とコネクタＣＮ３を互いに接続するだけの構造になっ
ている。即ち、この接続状態では、図４に示すようにコ
ネクタＣＮ２側のバス信号ｇがＵ字型端子Ｙを介して折
り返している。

【００５２】そして、折り返したバス信号をｈと表記し
ている。同様に、電源回路部22の出力ｆも折り返す。折
り返した電圧をｉと表記している。要するに、コネクタ
ＣＮ２とコネクタＣＮ３とは接続時の折り返し構造であ
るため、ＣＰＵ回路部２１と電源回路部２２は回路網２
３と接続状態にあるため、プリント基板２の動作が可能
である。

【００５３】図５は試験時の構成図である。前記同様Ｃ
Ｎ１はマージン試験基板１に実装したコネクタである。
コネクタＣＮ１は、信号ｈ，ｉの配線の挿入受端子Ｘと
接続する端子のみを有する構造である。コネクタＣＮ１
側では、試験用ＣＰＵ回路部１１の入出力信号ｅと可変
電源部１２の出力ｄが配線される。

【００５４】図５に示すように、コネクタＣＮ２とコネ
クタＣＮ１の接続状態では、バス信号ｅがストレートに
バス信号ｈの信号線と接続し、電圧ｄは電圧ｉの電源電
圧線に接続される。これにより、プリント基板２の回路
網２３には、バス信号ｅ，電源電圧ｄのみが接続され、
マージン試験基板１から回路網２３の制御が可能にな
り、電圧マージン試験のテスト動作をさせることができ
る。本形態の利点は、インターフェース部の構造がコネ
クタのみであるので、非常にシンプルで、かつ、部品点
数が少ないので、信頼性向上、コスト低下が可能であ
る。

【００５５】（形態２の説明）（［請求項４］対応）図６にインターフェース部３の切替構造を示す。図４で
は折り返しコネクタＣＮ３を用いたが、ここでは、折り
返しにジャンパスイッチＪＰＡを用いる。ジャンパスイ
ッチＪＰＡはバス信号ｇの各信号線と折り返し線（信号
ｈの配線）を１対１に配線する。

【００５６】この様子を図６に示している。ジャンパス
イッチＪＰＡは２端子のジャンパスイッチ（Ａ１〜Ａ
ｎ）を多数配置したものである。構造としては、各２端
子のジャンパスイッチ（Ａ１〜Ａｎ）の短絡ピンを連結
させておくと、ワンタッチで脱着できる。

【００５７】図６の構造では、非試験時に、各ジャンパ
スイッチ（Ａ１〜Ａｎ）に短絡ピンを装着した状態で、
折り返しが可能である。又、試験時には、各ジャンパス
イッチ（Ａ１〜Ａｎ）に短絡ピンを外した状態でオープ
ンとなり、かつ、コネクタＣＮ１とコネクタＣＮ２を接
続するため、コネクタＣＮ２，ＣＮ１の接続状態では、
バス信号ｅがストレートにバス信号ｈの信号線と接続
し、電圧ｄは電圧ｉの電源電圧線に接続される。

【００５８】これにより、プリント基板２の回路網２３
には、バス信号ｅ，電源電圧ｄのみが接続され、マージ
ン試験基板１から回路網２３の制御が可能になり、電圧
マージン試験のテスト動作をさせることができる。本形
態の利点は、折り返しコネクタ等が不要であること、及
びコネクタのピン数（心数）が形態１より少なくでき、
コネクタ形状を小さくできる。

【００５９】なお、本実施形態では、ジャンパスイッチ
を例に取り上げたが、ここで述べたジャンパスイッチ形
態を限定するものではない。又、機構部品として多接点
をもつスイッチ等も適用できる。

【００６０】（形態３の説明）（［請求項５］対応）図７にインターフェース部３の切替構造の他の構成例図
を示す。本例は切替えを簡易にするため、自動切替えと
したものである。図７では切替えに電子スイッチを用い
る。電子スイッチの一例として、ＩＣのアナログスイッ
チ３１を模式図として示している。このアナログスイッ
チ３１はプリント基板２側にある。

【００６１】又、アナログスイッチ３１がコントロール
信号“Ｌ”で全スイッチ“ＯＦＦ”、コントロール信号
“Ｈ”で全スイッチ“ＯＮ”となる論理動作をするもの
とする。この場合、マージン試験基板１側にインバータ
３２を実装し、外部電源から入力した電圧ａをインバー
タ３２で“Ｌ”レベル出力にする。

【００６２】図７のように、アナログスイッチ３１への
配線は、コネクタＣＮ１，ＣＮ２接続時に、各スイッチ
の両端に信号ｇと信号ｅの各信号線が１対１になるよう
に配線し、信号ｅ側の配線を分岐させて信号ｈの信号線
に接続させる。電源電圧ｄ，ｆ，ｉの信号線も同様であ
る。インバータ３２の出力線がコネクタＣＮ１，ＣＮ２
接続でアナログスイッチ３１のコントロール信号端子Ｃ
Ｉに接続される。又、ＣＩへの配線にはプルアップ抵抗
Ｒ８をプリント基板２側の電源ラインと接続しておく。

【００６３】以上の構成で、試験時にはコネクタＣＮ
１，ＣＮ２を接続するため、アナログスイッチ３１のコ
ントロール端子ＣＩに“Ｌ”レベル信号が入力され、全
スイッチが“ＯＦＦ”となる。これにより、バス信号
ｇ，電圧出力ｆがオープンとなり、バス信号ｅがストレ
ートにバス信号ｈの信号線に出力され、電圧ｄは電圧ｉ
の電源電圧線に出力される。

【００６４】又、非試験時では、コネクタＣＮ１，ＣＮ
２が接続状態にないので、プルアップ抵抗Ｒ８により、
コントロール信号端子ＣＩへの入力は“Ｈ”レベルとな
る。よって、全スイッチは“ＯＮ”となり、信号ｇ，出
力電圧ｆが信号ｈ，電圧ｉとして折り返すことになる。

【００６５】本形態の利点は、図６のように、ジャンパ
スイッチという構造的な接続部がなく、電気的スイッチ
であるので、接触不良等による信頼性低下がない。ここ
で、電子スイッチについて補足する。本形態では、電子
スイッチとしているが、電子スイッチとして制御信号に
より入出力を制御可能なデバイス全てを相称したもので
ある。

【００６６】例えば、バッファやＰＬＤ等のプログラム
ロジックデバイス類，光デバイス（フォトリレー・フォ
トスイッチ等）も含む。又、電気信号で動作する機械的
スイッチ、機械式リレー、も広く電子スイッチの概念に
入れる。

【００６７】（形態４の説明）（［請求項７］，［請求
項８］，［請求項９］対応）図８にインターフェース部３の切替構造の他の構成例図
を示す。図８において、図１，図６と同一部分について
は同一符号を付す。本実施の形態ではＣＰＵ回路部自身
の診断を可能としたものであり、そのための構成上の特
徴点は、状態確認用デバイス１３，ジャンパスイッチＪ
ＰＢ，調停回路３３を設けたことである。

【００６８】ここでは、信号ｇ，ｅ，ｋ，ｈは調停回路
３３で信号伝送・タイミングを調停する。この調停回路
３３はマージン試験基板１に実装する。この調停回路３
３は、伝送・タイミングの調停であり、具体的には、以
下の調停を行なう。

【００６９】（調停動作内容）・ＣＰＵ回路部２１のマージン試験の場合調停回路３３はバス信号ｈの入出力は行なわない。バス
信号ｋの信号線を試験用ＣＰＵ回路部１１の信号ｅとＣ
ＰＵ回路部２１の信号ｇの共通バスとして使う。信号ｇ
はコネクタＣＮ１，コネクタＣＮ２の接続で調停回路３
３と入出力可能になる。

【００７０】共通バス信号ｋはＣＰＵ回路部２１の状態
確認用デバイス（又は回路）１３に配線される。ＣＰＵ
回路部２１のマージン試験は、各電源電圧値での動作状
態をデバイス１３へのアクセス結果から評価する。この
デバイス１３として、例えばメモリを使用する。

【００７１】ＣＰＵ回路部２１からメモリ１３への全ア
ドレスに書き込みを行なわせ、その書き込んだ結果を試
験用ＣＰＵ回路部１１から読み込む。全アドレスへの書
き込み値は予め定めた値とし、それら値が正しく書き込
めているか、試験用ＣＰＵ回路部１１で確認するのであ
る。

【００７２】今、マージン試験基板１及び実装部品（１
１，１２，１３）等は劣化していないのであるから、書
き込みエラーは、ＣＰＵ回路部２１の動作エラーを意味
する。このメモリ書き込みでは、ＣＰＵ回路部２１のア
ドレス信号，データ信号，書き込み／読み込み信号・チ
ップセレクト信号等の動作状態が確認できる。

【００７３】よって、劣化により動作不安定になれば、
書き込みエラーで劣化の程度を検出できる。ここで、Ｃ
ＰＵ回路部２１への可変電圧信号ｊはマージン試験基板
１の可変電源部１２の出力ｄから供給される。供給方法
は例えば、マージン試験基板１にジャンパ部ＪＰＢを設
け、ジャンパ接続で可能である。

【００７４】図８では、ジャンパ部ＪＰＢには３端子
（Ｐ１〜Ｐ３）あり、電圧出力ｄがＰ１端子に、ＣＰＵ
回路部２１への電源供給ｊはＰ２端子に、回路網２３へ
の出力ｉをＰ３端子に接続している。この場合、Ｐ１，
Ｐ２間を短絡ピンで短絡すればＣＰＵ回路部２１へ可変
電圧ｄが電源供給ｊの信号線に出力され、可変電圧の供
給が可能になる。

【００７５】・回路網２３のマージン試験の場合（［請
求項９］対応）調停回路３３は、バス信号ｅをバス信号ｈとして、回路
網２３との入出力を行なう。バス信号ｅとバス信号ｈは
同一信号である。調停回路３３はバス信号ｇ，ｋの入出
力は行なわない。これにより、ＣＰＵ回路部２１に無関
係に、回路網２３のテストが可能になる。回路網２３へ
の可変電圧ｄの供給はジャンパ部ＪＰＢのＰ１とＰ２を
短絡ピンで短絡すれば可能である。

【００７６】なお、非試験時は、マージン試験基板１は
プリント基板２とは非装着である。コネクタＣＮ２に
は、図４のコネクタＣＮ３相当の折り返しコネクタを装
着しておくことで、信号ｇは信号ｈとして折り返し、電
圧ｆがｉ，ｊに折り返す。これにより、プリント基板２
の単独動作が可能である。本形態の利点は、ＣＰＵ回路
部自身の診断が可能となることである。

【００７７】（形態５の説明）（［請求項１０］対応）図９は可変電源供給に対する変形例を示す。前記した図
８では、ジャンパＪＰＢにてＣＰＵ回路部に対する可変
電源供給を行なった。しかし、これは手動操作であった
が、本形態ではこれを自動化したしたものでである。図
９はアナログスイッチ１４のＩＣでスイッチングさせる
構成である。

【００７８】ここでアナログスイッチ１４は一例であ
り、他の電子スイッチでも良い。このアナログスイッチ
１４はコントロール信号端子ＣＩａ，ＣＩｂへの信号入
力（ａｄａ，ａｄｂ）で各スイッチＳａ，Ｓｂを、導
通，非導通とし、論理は以下の通りである。ａｄａ＝“Ｈ”→スイッチＳａ＝ＯＮ／ａｄａ＝“Ｌ”→スイッチＳａ＝ＯＦＦａｄｂ＝“Ｈ”→スイッチＳｂ＝ＯＮ／ａｄｂ＝“Ｌ”→スイッチＳｂ＝ＯＦＦ各コントロール信号（ａｄａ，ａｄｂ）は試験用ＣＰＵ
回路部１１から制御する。

【００７９】図９の接続により、ＣＰＵ回路部２１のマ
ージン試験では、スイッチＳａがＯＮ、ＳｂがＯＦＦで
可変電圧ｄは出力ｊとしてＣＰＵ回路部２１へ供給可能
である。又、回路網２３のマージン試験時には、スイッ
チＳａがＯＦＦ、ＳｂがＯＮで可変電圧ｄは出力ｉとし
て回路網２３へ供給可能である。以上の構成で自動スイ
ッチングが可能である。本形態の利点は、ジャンパスイ
ッチ等の接触不良がないこと、及び自動スイッチで試験
実施が容易になることである。

【００８０】（形態６の説明）（［請求項１０］対応）図１０はインターフェース部３の切替構成の他の構成例
図である。図１０において、図１，図５と同一部分につ
いては同一符号を付す。プリント基板２において、ＣＰ
Ｕ回路部２１と回路網２３はコネクタＣＮ２を介さず
に、直接入出力ｚを行なう。この信号ｚのバス配線は試
験用ＣＰＵ回路部２１の入出力信号配線としても用いる
ので、両ＣＰＵ回路部１１，２１の共通バス配線であ
る。

【００８１】コネクタＣＮ１，ＣＮ２の接続状態では、
試験用ＣＰＵ回路部２１の入出力信号がプリント基板２
の信号ｚの共通バス配線につながる。電源回路部２２の
出力ｆはコネクタＣＮ１，ＣＮ２の接続状態で、開放端
となり、ＣＰＵ回路部２１への電源供給ｊは行なわれな
い。図１０のＷ部分である。

【００８２】但し、非試験時にはコネクタＣＮ１，ＣＮ
２は脱着状態であり、プリント基板２側のＣＮ２には図
４のコネクタＣＮ３相当の折り返しコネクタを装着して
おく。この場合、信号ｋと配線されるコネクタＣＮ３の
ピンは開放端となる構成とする。

【００８３】以上の構成によれば、試験時にはコネクタ
ＣＮ１，ＣＮ２接続により、電源回路部２２からＣＰＵ
回路部２１への電源供給がないため、ＣＰＵ回路部２１
は動作しない。そのため、ＣＰＵ回路部２１の入出力部
はハイインピーダンスとなる。よって、試験用ＣＰＵ回
路部２１の入出力信号が信号ｋのバス配線を専用配線と
して使用できる。

【００８４】可変電圧ｄはコネクタＣＮ１，ＣＮ２接続
状態で回路網２３への電源供給ｉとなる構成とする。本
形態の利点は、ＣＰＵ回路部２１の入出力がコネクタと
の折り返しを行なわないため、コネクタ部の接触不良等
の信頼性低下が起きないことである。プリント基板２の
信頼性が高い。

【００８５】以上がインターフェース部３の形態の実施
の形態である。インターフェース部３はマージン試験基
板１とプリント基板２を脱着する脱着部を有する。脱着
部は、上記インターフェース部３の形態例で説明したコ
ネクタＣＮ１，ＣＮ２である。

【００８６】接続例を図１１，図１２に示す。但し、こ
の例が本実施の形態を限定するものではない。本実施の
形態では、接続形態及びコネクタ形状等は何ら限定しな
い。どのような接続形態及びコネクタ形状でも適用可能
である。又、あえてコネクタという部品でなくても、何
らかの脱着構造を有し、装着時に接続状態を維持できる
構造であれば何でも良い。

【００８７】又、脱着の考え方として、マージン試験基
板１とプリント基板２を直接脱着する形態（図１１，図
１２）でなくてもよい。例えば、図１３に示すように、
バックボード３４のコネクタＣＮ３１，ＣＮ３２に対
し、マージン試験基板１のコネクタＣＮ１、プリント基
板２のコネクタＣＮ２を接続し、バックボード３４の配
線を介して信号伝送する形態（図１３対応）でもよい。

【００８８】この場合、マージン試験基板１とバックボ
ード３４との脱着，装着が、図１１，図１２と同様の接
続・非接続状態を実現する。更に、バックボード３４に
限らず、基板間１，２の信号伝送が可能な伝達手段であ
れば適用可能である。以上のコネクタＣＮ１，ＣＮ２等
は、本発明のために専用コネクタでなく、試験対象プリ
ント基板に既実装されているＩ／Ｏ接続部等を利用する
ことも可能なことは言うまでもない。

【００８９】（［請求項１２］対応）図１４は劣化診断
装置の機能ブロック図を示す。図１４において、１００
は電圧マージン試験回路であり、既に説明したようにマ
ージン試験基板１、診断対象であるプリント基板２、イ
ンターフェース部３からなる。そして４は電圧マージン
履歴データベース、５は劣化診断手段である。

【００９０】なお、劣化診断手段５は電圧マージン試験
結果Ａを入力してエラー率を演算し、このエラー率の電
圧マージン特性から診断パラメータを抽出し、前記診断
パラメータ値の履歴Ｍをトレンド解析することで劣化診
断を行ない、その結果Ｎを出力する。又、電圧マージン
履歴データベース４は、前記劣化診断手段５で演算・抽
出した結果Ｌを格納し、劣化診断手段５の診断時に前記
結果Ｌの履歴データＭを提供する。

【００９１】図１５は電圧マージン試験から劣化診断ま
での処理内容を示すフローチャートである。図１５の説
明（ステップＳ１〜Ｓ１３）を以下に述べる。（ステップＳ１）試験開始にあたり、プリント基板２に
マージン試験基板１を装着する。この装着により、イン
ターフェース部３が構成される。（ステップＳ２）外部電源をＯＮし、マージン試験基板
１に電圧ａを供給する。

【００９２】（ステップＳ３）電源電圧ａは試験用ＣＰ
Ｕ回路部１１と可変電源部１２とに供給され、試験用Ｃ
ＰＵ回路部１１は、回路部１１内のＣＰＵを初期化す
る。又、試験用ＣＰＵ回路部１１内の試験プログラム内
蔵のメモリをリセットし、この試験プログラムが試験用
ＣＰＵ回路部１１内のＣＰＵにて実行される。

【００９３】（ステップＳ４）試験プログラムに従い、
試験用ＣＰＵ回路部１１のＣＰＵは可変電源部１２に制
御信号ｃを出力する。これを図２に示す可変電源部の例
で説明すると、ＩＮＨＢＩＴ信号＝“Ｌ”，コントロー
ル信号ａｄ１＝“Ｌ”，ａｄ２＝“Ｌ”，ａｄ３＝
“Ｌ”を試験用ＣＰＵ回路部１１がアナログスイッチ１
２１に出力する。これは図３の矢印の論理である。こ
れにより、チャンネルＩＰ０がＯＮとなり、電圧ａがそ
のままＣＯＭ端子に出力される。

【００９４】一般に、電圧マージン試験は電圧を降下さ
せながら各電源電圧値でテストを行ない、正常ならば電
源電圧を下げ、再びテストを行なう。正常な間は、ステ
ップ状に電源電圧を下げていく。この電源電圧のステッ
プ状降下を図３の矢印〜矢印の論理入力（制御信号
ｃ）で実現できる。

【００９５】（ステップＳ５）電圧選択がなされて出力
されると、試験プログラムはテスト動作を開始する。こ
のテストは診断対象のプリント基板２に対して行なう。
プリント基板２のテストは、回路網２３，ＣＰＵ回路部
２１に対して行なう。そのためには、試験用ＣＰＵ回路
１１から回路網２３への信号入出力と、可変電源部１２
からＣＰＵ回路部２１及び回路網２３への電圧出力が必
要である。

【００９６】ここでのインターフェース構造と作用はイ
ンターフェース部３の形態の説明で既に述べた通りであ
る。テスト動作では、試験プログラムで設定した各テス
トを行なう。そしてテストはターゲットとするデバイス
や回路網２３内バス配線等のテストである。テスト項目
の一例を以下に示す。

【００９７】・回路網２３内のメモリ類に対する書き込
み／読み込みの照合テスト。・バス信号折り返しテスト。・ゲートＩＣのゲート動作テスト。・シリアル／パラレル入出力テスト。・リアルタイムクロックの動作テスト。・割り込みテスト。

【００９８】（ステップＳ６）ＣＰＵ回路部１１はテス
ト実施によるエラー率を演算する。例えば、メモリの
書き込み／読み込みの照合テストにおいては、

【数１】などと定義できる。エラー率は各テスト項目及び可変電
圧値毎に演算する。なお、エラー率の定義は本実施の形
態を限定するものではない。

【００９９】（ステップＳ７）ＣＰＵ回路部１１にて演
算したエラー率Ａは劣化診断手段５に出力される。（ステップＳ８）テスト結果でエラー率＝１００％であ
るか否か判定する。そしてこの判定はプログラム上の数
値判定等で行なう。なお、このエラー率１００％の数値
は本実施の形態を限定するものではない。

【０１００】（ステップＳ９）エラー率＝１００％でな
い場合、ステップＳ４で選択している可変電圧値ｄが下
限値であるか否か判定する。この判定はプログラム上の
数値判定等で行なう。下限値は可変電源部１２が出力可
能な電圧下限値又は予めプログラム上で設定した設定値
等とする。可変電圧が下限値でない場合、ステップＳ４
に戻って、可変電圧値を降下させる。

【０１０１】（ステップＳ１０）ステップＳ８にて、エ
ラー率＝１００％、又はステップＳ９において、可変電
圧が下限値の場合、全てのテスト項目が終了しているか
判定する。判定はプログラム上の数値判定等で行なう。（ステップＳ１１）ステップＳ１０にて、未実施テスト
項目がある場合、次のテスト項目に更新する。そして、
ステップＳ４へ戻る。

【０１０２】（ステップＳ１２）全てのテスト項目が終
了した場合、劣化診断手段５はエラー率データに基づき
診断を開始する。このデータを模式的に図１６にグラフ
で示す。図１６はステップ１〜ステップＳ１１で得られ
る試験結果のグラフ（エラー率の電圧マージン特性）で
ある。同図には、履歴値として、ｔ0 ，ｔ1 ，ｔ2 での
試験結果を模式的に図示している。

【０１０３】ここで、ｔ0 ，ｔ1 ，ｔ2 は例えば、３年
毎の定期点検時のデータ等とする。縦軸はエラー率Ｅr
（％）、横軸は試験時の電源電圧Ｖである。ｔ0 →ｔ1
→ｔ2 と経年稼動に対して、以下の履歴傾向（図１６）
は劣化兆候とみなせる。

【０１０４】・エラー率の電源電圧特性データが右にシ
フトしていく。・エラー率０％から１００％までの電圧Ｖの降下幅が小
さくなっていく。・定格電源電圧Ｖｓからエラーが初めて発生するまでの
電圧幅（マージン）が小さくなっていく。

【０１０５】今、ｔ2 時のマージン試験結果が得られた
とすると、劣化診断手段５は、以下の診断パラメータを
抽出する（［請求項１３］〜［請求項１６］対応）。・定格電源電圧Ｖ_Sから初めてエラー発生するまでの電
圧降下幅Ｖ_SA。Ｖ_SA＝Ｖ_S−Ｖ_A。・エラーが初めて発生する電源電圧値Ｖ_A。・電源電圧値Ｖ_Aからエラー率１００％までの電圧Ｖの
変化幅Ｖ_AB。Ｖ_AB＝Ｖ_A−Ｖ_B （なお、エラー率０％〜エラー率１００％の特定区間に
おける電圧Ｖの変化幅でも良い。又、エラー率の変化
率、微分値でも良い。）・特定のエラー率になる場合の電源電圧Ｖ_C。（例えば
エラー率３０％点とすると、図１６ではＰＥ２点の電圧
値。）・エラー率１００％になる場合の電源電圧Ｖ_B。

【０１０６】（［請求項１７］対応）次に、以上の診断
パラメータの履歴データＭを電圧マージン履歴データベ
ース４から入力する。この履歴データを図１７（模式
図）に示す。縦軸ＤＰは診断パラメータ、横軸ｔは時間
経過であり、例えば年数等である。各時点ｔ0 ，ｔ1 ，
ｔ2 で試験した結果（図１６）の診断パラメータ値がＤ
Ｐ０，ＤＰ１，ＤＰ２点とする。

【０１０７】この履歴データに対し、閾値ＤＰＬとの大
小比較で劣化判定する。同図のグラフは診断パラメータ
ＤＰの劣化傾向が減少する例を図示しているが、劣化傾
向が増加する診断パラメータＤＰに対しては増加方向に
閾値ＤＰＬが設定される。又、この閾値ＤＰＬに対し
て、履歴データを直線Ｆ又は曲線近似して将来、閾値Ｄ
ＰＬに達する点ＬＰを計算し、その経年数ｔ３をプリン
ト基板２の交換時期（寿命点）と推定することもでき
る。

【０１０８】（ステップＳ１３）劣化診断手段５では、
ステップＳ１２で評価した結果Ｎを出力する。又、ステ
ップＳ１２で抽出した診断パラメータ及びその抽出元デ
ータ（エラー率の電源マージン特性）Ｌを履歴値として
電圧マージン履歴データベース４に格納しておく。

【０１０９】以上説明した第１の実施の形態によれば以
下に列挙する効果を有する。（イ）脱着方式のマージン試験回路を定期点検時等に限
り経年稼動してきた電子装置のプリント基板２に装着す
るので、経年劣化のない「試験制御及び判定部」にてプ
リント基板２の正確な試験が可能となる。（ロ）マージン試験基板１とプリント基板２のインター
フェース構造として脱着構造及び信号の切替え・調停構
造等を有するので、製品として稼動するプリント基板２
に対し、マージン試験回路の脱着が可能となる。（ハ）マージン試験結果に対して、エラー率の電圧マー
ジン特性から種各の診断パラメータを抽出し、履歴傾向
を評価するので、マージン目減りとして現れる劣化を確
実に検出できる。

【０１１０】（第２の実施の形態）（［請求項１８］〜
［請求項２２］対応）図１８は他の実施の形態を示す構成図であり、図１８に
おいて、図１と同一機能部分については同一符号を付し
て説明を省略する。本実施の形態は、試験対象のプリン
ト基板への組み込み型電圧マージン試験回路である。し
たがって構成は図１において、インターフェース部３に
よる脱着構造を除去し、インターフェース部３とマージ
ン試験基板１の回路部（１１，１２）がプリント基板２
に組み込まれた構造とした。

【０１１１】以下に詳細に説明する。図１８は、ＣＰＵ
回路部２１と電源回路部２２と回路網２３からなるプリ
ント基板６に、電圧マージン試験回路部６３を組み込ん
だ構成である。本実施の形態の特徴は電圧マージン試験
により劣化を診断することである。この場合、電圧マー
ジン試験の制御部及び判定部が劣化していては、その試
験結果の信頼性は乏しい。ここでは、組み込み型である
ため、プリント基板６の経年稼働で電圧マージン試験回
路部６３の回路が劣化する。

【０１１２】そこで、本実施の形態では、電圧マージン
試験回路部６３の劣化進行を鈍化させる必要がある。そ
のため、主要な部分６１（試験用ＣＰＵ回路部１１，可
変電源部１２）は、プリント基板６の非試験時（装置機
能として稼動中）に無通電で不動作とする。無通電であ
れば、回路に電気的ストレスがかからないからである。

【０１１３】電子部品の劣化促進要因は電気的ストレス
以外に、電子部品構成材料から漏れるイオン性物質、温
度、湿度、雰囲気中の腐食性ガス等がある。これらの要
因を低減させることで、劣化の進行は鈍化する。そこ
で、電圧マージン試験回路部６３は金属パッケージ等で
封印した１個のデバイスとしてプリント基板６に実装す
る。

【０１１４】このように、湿度，腐食性ガスの進入を遮
断し、劣化の進行を鈍化させる形態を採用しても良い。
金属パッケージによる封印は、範囲を限定して、試験用
ＣＰＵ回路部１１，可変電源部１２に限っても良い。
又、マージン試験回路部６３の回路周辺温度が高い場
合、冷却のため、金属パッケージ内に冷却材を封入して
もよい。

【０１１５】以上の組み込み型電圧マージン試験回路の
インターフェース部を図１９の具体例で説明する。図１
９はバス信号の自動スイッチングの一例である。２個の
アナログスイッチ６２１，６２２から構成される。外部
電源から供給される電圧ａとそのインバータ３２の出力
（ｅ０）がアナログスイッチ６２１，６２２のコントロ
ール信号となる。

【０１１６】今、アナログスイッチ６２１、６２２が以
下の論理動作をするとすると、コントロール信号＝
“Ｈ”→全チャネル＝ＯＮ（導通）、コントロール信号
＝“Ｌ”→全チャネル＝ＯＦＦ（非導通）。外部電源ａ
の供給が電圧マージン試験開始のトリガである。この電
圧ａの供給でアナログスイッチ６２１のコントロール信
号＝Ｈ，アナログスイッチ６２２のコントロール信号＝
Ｌとなり、以下の動作となる。

【０１１７】試験用ＣＰＵ回路部１１の入出力信号ｅが
回路網２３との入出力信号ｈにスイッチされる。又、可
変電圧ｄが回路網２３への電源供給ｉにスイッチされ
る。アナログスイッチ６２２はＯＦＦであるため、ＣＰ
Ｕ回路部２１，電源回路部２２は信号経路が絶たれる。
又、信号衝突がないので、回路網２３の試験が可能であ
る。

【０１１８】又、外部電源ａの供給がない場合、アナロ
グスイッチ６２１のコントロール信号＝Ｌ，アナログス
イッチ６２２のコントロール信号＝Ｈとなる。これは、
インバータ３２の入力信号をプルダウン抵抗Ｒ９でプリ
ント基板６のグランドラインに落とすことで実現でき
る。

【０１１９】外部電源の供給がない場合（即ち、非試験
時）、アナログスイッチ６２２がＯＮし、アナログスイ
ッチ６２１がＯＦＦとなるので、、ＣＰＵ回路部２１の
入出力信号ｇは信号ｈにスイッチされ、回路網２３と入
出力可能である。又、電源回路部２２の出力ｆは回路網
２３の電源供給ｉにスイッチされる。

【０１２０】（［請求項２０］，［請求項２１］対応）
図２０は更に他の実施の形態をめめす構成図である。図
２０は図８において、脱着部のコネクタを除きコネクタ
信号間を配線し、ジャンパ部ＪＰＢを図２１に置き換え
たものである。電圧マージン試験回路部７２に対する劣
化防止策は図１８の説明と同様であるため説明を省略す
る。

【０１２１】図２０では、アナログスイッチ７２１のコ
ントロール信号を制御することで、信号のスイッチング
を行なう。ここでは、コントロール信号ａｄａ，ａｄ
ｂ，ａｄｃを図２０のようにプルダウン抵抗Ｒ１０，Ｒ
１１、プルアップ抵抗Ｒ１２でプリント基板７の電源及
びグランドラインと接続している。

【０１２２】図２１で、アナログスイッチ７２１はコン
トロール入力端子ＣＩａ，ＣＩｂ，ＣＩｃへの信号入力
（ａｄａ，ａｄｂ，ａｄｃ）で各スイッチＳａ，Ｓｂ，
Ｓｃを、導通，非導通とし、論理は以下の通りである。ａｄａ＝“Ｈ”→スイッチＳａ＝ＯＮ／ａｄａ＝“Ｌ”→スイッチＳａ＝ＯＦＦａｄｂ＝“Ｈ”→スイッチＳｂ＝ＯＮ／ａｄｂ＝“Ｌ”→スイッチＳｂ＝ＯＦＦａｄｃ＝“Ｈ”→スイッチＳｃ＝ＯＮ／ａｄｃ＝“Ｌ”→スイッチＳｃ＝ＯＦＦ

【０１２３】外部電源ａの供給無の場合（非試験時）、
上記論理によれば、ａｄａ＝Ｌ，ａｄｂ＝Ｌ，ａｄｃ＝
Ｈとなり、スイッチＳｃのみＯＮとなり、電源回路部２
２から、ＣＰＵ回路部２１，回路網２３へ電源が供給で
きる。外部電源供給時（試験時）はコントロール信号を
ａｄａ＝Ｈ，ａｄｂ＝Ｈ，ａｄｃ＝Ｌとすることで、ス
イッチＳａ，ＳｂがＯＮとなり、可変電源ｄがＣＰＵ回
路部２１，回路網２２へ供給できる。調停回路３３の動
作は図８の説明と同様であるので省略する。なお、劣化
防止策（無通電，パッケージ等）を施さない場合も、本
実施の形態の一実施例とする。

【０１２４】本実施の形態によれば以下に列挙する効果
を有する。（ニ）組み込み型であるので、脱着部の接触不良等がな
く、回路の信頼性が高くなる。（ホ）電圧マージン試験回路部に劣化防止策を施すた
め、試験制御，判定部自身への劣化の悪影響を低減でき
る。

【０１２５】（［請求項２２］対応）図２２は更に他の
実施の形態を示す構成図である。図２２は、プリント基
板と電圧マージン試験回路からなる基板８１，８２と、
外部電源からＤＣ電圧ｐを入力し、基板８１，８２に電
源電圧ｅ１，ｅ２を供給し、基板８１，８２から電圧マ
ージン試験結果ａ１，ａ２を入力し、データ（ｓ）の送
受信を行なう電源・伝送基板９と、電源・伝送基板９と
データｓの送受信を行ない、遠隔地にて劣化診断を行な
う劣化診断装置１０とかならる遠隔診断システムであ
る。

【０１２６】電源・伝送基板９はデータｓの送受信を行
なう伝送部９１と、外部ＤＣ電源ｐを入力し、必要なＤ
Ｃ出力を行なうＤ／Ｄコンバータ９２と、ＤＣ出力ｒの
スイッチングを伝送部９１からの制御信号ｑにより行な
うスイッチング部９３とから構成される。伝送部９１の
具体的な構成例は、例えば、バッファで波形の受信，整
形を行ない、通信用ＬＳＩで送受信を制御する構成等が
ある。

【０１２７】劣化診断装置１０はデータｓの送受信を行
なう伝送部１０１と、電圧マージン履歴データベース４
と、伝送部１０１にマージン試験開始信号ｏを出力し、
伝送部１０１が受信したデータａ１，ａ２を入力し、電
圧マージン履歴データベース４の格納データＭを入力
し、劣化診断を行ない、結果Ｎを出力する劣化診断手段
１０２とから構成される。

【０１２８】次に作用について説明する。各プリント基
板８１，８２は、第１，２の実施の形態で説明した試験
対象プリント基板と電圧マージン試験回路からなる。こ
こでは、２枚を例にしているが、枚数に限定はない。本
実施の形態において、電圧マージン試験及び診断は図１
５のフローと基本的には同じである。よって、本実施の
形態特有の部分のみ述べる。

【０１２９】電源・伝送基板９は１枚の基板で構成して
いるが、２つの機能（電源スイッチと伝送）を別基板に
分割しても良い。電源・伝送基板９は診断装置１０とデ
ータｓの送受信を行なう。このデータｓは電圧マージン
試験結果Ａ１，Ａ２及びマージン試験開始信号ｏであ
る。電圧マージン試験結果Ａ１，Ａ２は常に診断装置１
０への送信であり、マージン試験開始信号ｏは診断装置
１０からの受信データである。

【０１３０】電源・伝送基板９の伝送部９１は、マージ
ン試験開始信号ｏを受信すると、この信号を中継して、
スイッチング部９３へ制御信号ｑを出力する。この制御
信号ｑを入力すると、スイッチング部９３は、Ｄ／Ｄコ
ンバータ９２の出力ｒをスイッチＯＮする。スイッチン
グ部９３はアナログスイッチ等を使うことができるが限
定はない。

【０１３１】このスイッチにより、基板８１，８２に電
源電圧ａ１，ａ２が供給される。この電源電圧ａ１，ａ
２は、第１，２の実施形態で述べた電圧マージン試験回
路の可変電源部及び試験用ＣＰＵに供給する。この電源
供給受けた後の試験実施は第１，２の実施の形態で説明
済みであるので省略する。

【０１３２】電源・伝送基板９において、伝送部９１が
試験結果Ａ１，Ａ２を入力する。伝送部９１はこのデー
タを診断装置１０に送信する。診断装置１０の伝送部１
０１はデータＡ１，Ａ２を受信すると、劣化診断手段１
０２へ出力する。以降の劣化診断は第１の実施形態で説
明した方法と同様であるので省略する。

【０１３３】本実施の形態によれば以下に列挙する効果
を有する。（ヘ）電源・伝送基板及び診断装置間で通信網を介して
電圧マージン試験が可能になる。（ト）遠隔診断が可能になる。

【０１３４】その他の構成について以下に各種を説明す
る。（その他１）上記の実施の形態では、試験対象のプリン
ト基板の構成に、ＣＰＵ回路部，電源回路部，回路網が
あるが、ＣＰＵ回路部，電源回路部，回路網が各々独立
した別のプリント基板となる場合もある。この場合にお
いても、基板が別れるだけで、第１の実施形態を適用で
きる。

【０１３５】この場合、各基板はバックボード等で配線
されているので、回路のみに着目すれば、図１の形態と
考えられる。よって、いずれかの基板をメイン基板とし
て、電圧マージン試験基板を脱着するか、バックボード
等に図１３のように電圧マージン試験基板を脱着できる
構成とすれば良い。

【０１３６】（その他２）試験対象のプリント基板にＣ
ＰＵ回路部がない場合、試験用ＣＰＵ回路部との信号切
替え，調停回路等が不必要で、試験用ＣＰＵ回路部の入
出力を直接回路網と接続すればよい。回路網の電圧マー
ジン試験は上記各実施の形態全て適用できる。

【０１３７】又、試験対象のプリント基板に電源回路部
がなく、外部電源から直接ＤＣ電源を得るような場合、
その外部電源をその他１の電源回路部と考えれば、上記
各実施の形態の適用が可能である。更に、診断対象のプ
リント基板がＣＰＵ回路部（電源回路部を含んでも良
い）のみからなる場合、回路網への信号切替え，調停が
ないだけで、上記各実施の形態の適用が可能である。

【０１３８】（その他３）上記各実施の形態では、試験
用ＣＰＵ回路部、可変電源部、インターフェース部の一
部を一体とした脱着方式の例を述べ、更に試験用ＣＰＵ
回路部，可変電源部，インターフェース部を一体とした
組み込み型の例を述べているが、上記形態の全ての組み
合わせであっても良い。例えば、試験用ＣＰＵ回路部は
脱着式、可変電源部及びインターフェース部の一部は組
み込み型とする等である。なお、本実施の形態を他の実
施の形態へ適用可能である。

【０１３９】（その他４）上記各実施の形態では、診断
対象のプリント基板の電源回路部に対して、可変電源部
との切替えを行なっている。ここでは、プリント基板に
前記電源回路部を装備せず、はじめから可変電源部を装
備させておく。この場合、上記各実施の形態における電
源切替えは不要である。

【０１４０】本実施の形態では、プリント基板側に可変
電源部があるため、劣化が起こり得るが、既に説明した
診断パラメータＶ_ABを用いれば劣化に対するロバスト性
が保てる。このパラメータは、可変電源部が経年劣化し
た場合でも、特に劣化により、電圧出力が線形シフトす
るような場合、エラー率曲線が線形シフトするだけであ
るので影響を受けない。但し、本実施の形態が、この診
断パラメータＶ_ABを使うことを必須条件とする訳ではな
い。

【０１４１】（その他５）上記各実施の形態では、診断
対象のプリント基板に対して、電圧マージン試験回路を
設けた。ここでは、電圧マージン試験回路を設けない形
態である。つまり、図１で言うと、ＣＰＵ回路部２１の
入出力信号ｇがインターフェース部３を介しないで、直
接、回路網２３と配線し、電源回路部２２も同様に、直
接、回路網２３へ出力ｆを供給する一般的なプリント基
板である。

【０１４２】ここで、ＣＰＵ回路部２１と電源回路部２
２の機能ブロック自身がプリント基板と脱着可能なコネ
クション部を有する。このコネクション部はどのような
形態でもよい。ＣＰＵ回路部２１と電源回路部２２にコ
ネクタを設け、プリント基板にもコネクタを設け、その
コネクタで脱着する構造等でも良い。

【０１４３】試験用ＣＰＵ回路部１１，可変電源部１２
も単体ユニュトとし、ＣＰＵ回路部２１と電源回路部２
２同様のコネクション部を設ける。これにより、非試験
時の装置機能としてプリント基板が稼動している時は、
ＣＰＵ回路部２１と電源回路部２２が装着状態にある。

【０１４４】試験時はＣＰＵ回路部２１と電源回路部２
２を取り外し、ＣＰＵ回路部２１を装着していたコネク
ション部に試験用ＣＰＵ回路部１１を装着し、電源回路
部２２を装着していたコネクション部に可変電源部１２
を装着することで、回路網２３の電圧マージン試験が可
能となる。電圧マージン試験の判定・制御部である試験
用ＣＰＵ回路部１１，可変電源部１２が脱着式であるた
め、判定・制御部自身の劣化による試験の不正確さがな
く、正確な試験が可能である。以上の形態で、第１の実
施形態で説明した劣化診断が適用できる。

【０１４５】又、本実の施形態では、ＣＰＵ回路部，電
源回路部と個別の脱着構造を説明しているが、両者一体
のパッケージ（又は１チップマイコン化したもの）とし
て、脱着する形態でも良い。更に、ＣＰＵ回路部，電源
回路部を更に分割した機能単位での脱着でも良い。例え
ば、ＣＰＵ回路部をＣＰＵと試験プログラムを記憶した
メモリに分割する等である。なお、本実施の形態と上記
各実施の形態の組み合わせも適用可能である。

【０１４６】（その他６）上記各実施の形態では、必ず
試験対象のプリント基板に対して、電圧マージン試験の
判定部又は制御部が別に必要である。ここでは、電圧マ
ージン試験の判定部又は制御部を別に用意せず、プリン
ト基板自身のＣＰＵ回路部、電源回路で自己機能として
電圧マージン試験を実施させる。この場合、電源回路部
は出力可変機能が必要であること、ＣＰＵ回路部のメモ
リに試験プログラムも記憶されていることは言うまでも
ない。

【０１４７】この形態の場合、プリント基板自身のＣＰ
Ｕ回路部、電源回路部が電圧マージン試験の判定・制御
部になるので、経年稼動による経年劣化の影響は避けら
れない。その対策として、既に実施の形態で述べたよう
に、電源回路部には診断パラメータＶ_ABを用いれば劣化
に対するロバスト性が保てる。但し、この診断パラメー
タを使うことを必須条件とする訳ではない。又、ＣＰＵ
回路部が経年劣化した場合、以下の理由（条件付き理
由）でプリント基板の回路網に対する電圧マージン試験
への影響は無視できる。

【０１４８】（理由）回路網の電圧マージン試験では、
回路網の電源電圧を低下させながらテストをＣＰＵ回路
部にて実施する。仮に、ＣＰＵ回路部が経年劣化してい
ても、テストに支障がなければ問題ない。通常、デバイ
スの劣化は、構造材料の腐食，ボイド，クラック，マイ
グレーション等の化学的，物理的変質が進んでいき、あ
る程度成長した後、デバイスのロジック動作や入出力電
気的特性の異常が顕在化する。よって、ロジック動作や
入出力電気的特性の異常が顕在化していなければ、劣化
していても電圧マージン試験の実施・判定部としては影
響はない。

【０１４９】電圧マージン試験では、実施・判定部のＣ
ＰＵ回路部は定格電源で駆動し、試験対象の回路網の電
源電圧を低下させる。ＣＰＵ回路部、回路網ともに同一
稼動環境にあるのであるから、受ける環境ストレスは同
じである。両者が同程度に劣化していても、電源電圧を
低下することで、回路網は、その潜在する劣化を先に検
出される。つまり、ＣＰＵ回路部が定格電源駆動で正常
な時期に回路網の劣化が早期に検出される訳である。

【０１５０】但し、何らかの特別なストレス原因、又は
初期不良の内在により、ＣＰＵ回路部の劣化進行が早
く、ロジック動作や入出力電気的特性の異常が早期に顕
在化した場合、ＣＰＵ回路部を電圧マージン試験の判定
部・制御部として使うと試験結果の信頼性が保てない。
以上、本実施の形態に既に説明した劣化診断が適用でき
る。又、劣化防止策をプリント基板のＣＰＵ回路部及び
電源回路部等に併用適用しても良い。更に、各種の実施
の形態に適用することもできる。

【０１５１】電力系統の保護継電器及び装置を構成する
プリント基板に対して、上記各実施の形態が適用でき
る。この適用により、上記プリント基板の電圧マージン
試験及び劣化診断が可能になる。又、電圧マージン試験
は出荷装置の品質保証試験としても適用できる。

【０１５２】

【発明の効果】以上説明したように、本発明によれば下
記に列挙した効果を有する。（１）電圧マージン試験手段と試験対象電子装置の脱着
構造により、経年劣化のない電圧マージン試験手段に
て、電子装置の正確な試験ができる。（２）インターフェース部の切り替え機構及び電子的ス
イッチ構造により、非試験時において、電子装置は装置
機能として動作することがき、試験時には、電圧マージ
ン試験手段から試験対象電子装置の制御が可能となる。（３）試験対象電子装置の制御部における状態確認手段
へのアクセス結果から前記制御部の状態を評価するの
で、前記制御部の電圧マージン試験が可能になる。（４）電圧マージン試験のエラー率と電源電圧の関係デ
ータから、電圧マージンの詳細な特性が把握できるの
で、精度の高い診断が可能になる。（５）電圧マージン試験回路を試験対象電子装置への組
み込み型とするので、脱着部を有することによる接触不
良等の信頼性阻害要因を除去できる。（６）非試験時には電圧マージン試験回路を無通電・不
動作とすることで、電気的ストレスによる「組み込み型
電圧マージン試験回路」の劣化を防止できる。（７）パッケージ封印することで、湿度、腐食性ガス等
の影響による「組み込み型電圧マージン試験回路」の劣
化を防止できる。（８）遠隔診断システムにより、遠隔診断・保守が可能
となる。（９）保護継電器及び装置の電圧マージン試験及び劣化
診断が可能である。

【図面の簡単な説明】

【図１】本発明の実施形態の機能ブロック図。

【図２】可変電源部をアナログマルチプレクサで実現し
た構成例図。

【図３】図２のアナログマルチプレクサの真理値表。

【図４】非試験時のプリント基板側のインターフェース
部（コネクタ）。

【図５】試験時のインターフェース部（コネクタ）。

【図６】コネクタとジャンパスイッチからなるインター
フェース部。

【図７】アナログスイッチによるインターフェース部。

【図８】調停回路及び状態確認手段からなるインターフ
ェース部。

【図９】電源供給切替えの電子スイッチ部。

【図１０】共通バス構造のインターフェース部。

【図１１】脱着構造図。

【図１２】脱着構造図。

【図１３】脱着構造図。

【図１４】劣化診断装置の機能ブロック図。

【図１５】電圧マージン試験による劣化診断のフロー
図。

【図１６】電圧マージン特性グラフ（模式図）。

【図１７】診断パラメータの履歴グラフ（模式図）。

【図１８】組み込み型電圧マージン試験回路例図。

【図１９】組み込み型電圧マージン試験回路のインター
フェース部。

【図２０】組み込み型電圧マージン試験回路例図。

【図２１】組み込み型電圧マージン試験回路の電源電圧
切り替え部。

【図２２】劣化診断システムの機能ブロック図。

【符号の説明】

１マージン試験基板１１試験用ＣＰＵ回路部１２可変電源部１３状態確認用デバイス２試験対象プリント基板２１ＣＰＵ回路部２２電源回路部３インターフェース部３１アナログスイッチ３２インバータ３３調停回路３４バックボード４電圧マージン履歴データベース５劣化診断手段６，７試験対象プリント基板６１試験用ＣＰＵ回路部１１，可変電源部１２か
らなる主要部６２組み込み型電圧マージン試験回路部のインタ
ーフェース部６３組み込み型マージン試験回路部７２電圧マージン試験回路８１，８２診断対象プリント基板と電圧マージン試
験回路９電源・伝送基板９１伝送部９２Ｄ／Ｄコンバータ９３スイッチング部１０劣化診断装置１０１伝送部１０２劣化診断手段ＣＮ１マージン試験基板側のコネクタＣＮ２試験対象プリント基板側のコネクタＣＮ３折り返しコネクタＪＰＡ，ＪＰＢジャンパスイッチ

Claims

【特許請求の範囲】

【請求項１】被試験対象である電子装置に対して電圧
マージン試験を実施する第１の制御部と前記電子装置に
対して可変電圧を出力する可変電源部とからなるマージ
ン試験手段と、前記電子装置を制御する第２の制御部と
前記第２の制御部と電子装置に対して電源を供給する電
源回路部とからなる試験対象手段と、前記マージン試験
手段が試験対象手段の電圧マージン試験を行なう場合
に、信号経路と電源電圧経路とを切り替えて前記可変電
源部の出力電圧を前記電子装置へ供給する手段を有する
インターフェース部とを備えたことを特徴とする電圧マ
ージン試験回路。
【請求項２】請求項１記載の電圧マージン試験回路に
おいて、マージン試験手段と試験対手段とを接続するイ
ンターフェース部は着脱自在構成としたことを特徴とす
る電圧マージン試験回路。
【請求項３】請求項２記載の電圧マージン試験回路に
おいて、インターフェース部における信号経路及び出力
電圧経路の切り替えは、マージン試験手段と試験対象手
段との脱着と連動して切り替える手段を備えたことを特
徴とする電圧マージン試験回路。
【請求項４】請求項２記載の電圧マージン試験回路に
おいて、インターフェース部における信号経路及び出力
電圧経路の切り替えは、機構的な接続切り替え手段にて
行なうことを特徴とする電圧マージン試験回路。
【請求項５】請求項２記載の電圧マージン試験回路に
おいて、インターフェース部における信号経路及び出力
電圧経路の切り替えは、電子的なスイッチで行なうこと
を特徴とする電圧マージン試験回路。
【請求項６】請求項２記載の電圧マージン試験回路に
おいて、非試験時には電子装置への制御部の信号及び電
源回路部の出力電圧を折り返すための構造を有する折り
返し手段を試験対象手段の着脱部に装着することを特徴
とする電圧マージン試験回路。
【請求項７】請求項１記載の電圧マージン試験回路に
おいて、インターフェース部には試験対象電子装置の制
御部に対する状態確認手段を設け、マージン試験手段の
制御部と前記電子装置の前記状態確認手段へのアクセス
を調整する調停回路を設けたことを特徴とする電圧マー
ジン試験回路。
【請求項８】請求項７記載の電圧マージン試験回路に
おいて、電圧マージン試験結果は状態確認手段へのアク
セス結果から評価することを特徴とする電圧マージン試
験回路。
【請求項９】請求項７記載の電圧マージン試験回路に
おいて、調停回路にて、試験対象電子装置の制御部にお
ける入出力信号を遮断し、マージン試験手段の制御部と
前記試験対象電子装置の回路網の信号入出力を行なうこ
とを特徴とする電圧マージン試験回路。
【請求項１０】請求項２記載の電圧マージン試験回路
において、試験対象電子装置とマージン試験手段とが装
着状態で、前記電子装置の制御部と回路網間の信号バス
を、前記マージン試験手段の制御部にて共有し、前記電
子装置の制御部を不動作とすることを特徴とする電圧マ
ージン試験回路。
【請求項１１】請求項１記載の電圧マージン試験回路
において、インターフェース部は試験対象電子装置とマ
ージン試験手段の脱着を第３の信号伝達手段を介して、
脱着する構成とすることを特徴とする電圧マージン試験
回路。
【請求項１２】試験対象電子装置のマージン試験結果
をマージン試験のエラー率と電源電圧の関係データとし
て作成する手段と、前記作成されたデータから診断パラ
メータを抽出すると共に、前記診断パラメータの傾向か
ら劣化診断する手段とを備えたことを特徴とする劣化診
断装置。
【請求項１３】請求項１２記載の劣化診断装置におい
て、診断パラメータを定格電源電圧から初めてエラー発
生するまでの電圧降下幅とすることを特徴とする劣化診
断装置。
【請求項１４】請求項１２記載の劣化診断装置におい
て、診断パラメータをエラーが初めて発生する電源電圧
値とすることを特徴とする劣化診断装置。
【請求項１５】請求項１２記載の劣化診断装置におい
て、診断パラメータをエラーが初めて発生してからエラ
ー率１００％までの特定区間における電源電圧変化幅と
することを特徴とする劣化診断装置。
【請求項１６】請求項１２記載の劣化診断装置におい
て、診断パラメータを特定のエラー率になる場合の電源
電圧値とすることを特徴とする劣化診断装置。
【請求項１７】請求項１２記載の劣化診断装置におい
て、診断パラメータの傾向を前記診断パラメータの履歴
データとし、前記履歴データに対し、所定閾値との比較
により劣化判定及び寿命点を推定することを特徴とする
劣化診断装置。
【請求項１８】電圧マ−ジン試験を実施する試験用Ｃ
ＰＵ回路（以下、制御部と称す）と前記制御部の制御に
より可変電圧を出力する可変電源部と被試験対象である
電子装置の回路と前記制御部の信号入出力を行ない、前
記可変電源部の出力電圧を前記電子装置の回路へ供給す
るインターフェース部とからなる電圧マージン試験回路
部を、前記被試験対象である電子装置が実装されたプリ
ント基板に一体に組み込んだことを特徴とする電圧マ−
ジン試験回路。
【請求項１９】請求項１８記載の電圧マージン試験回
路において、電圧マージン試験手段の制御部の信号と試
験対象電子装置の制御部の信号を切り替えることにより
前記電子装置の回路網と入出力を行なうと共に、可変電
源部の出力電圧と前記電子装置の電源回路部の出力電圧
と切り替えることにより、前記回路網の電源とするイン
ターフェース部を備えたことを特徴とする電圧マージン
試験回路。
【請求項２０】請求項１８記載の電圧マージン試験回
路において、劣化防止策として、非試験時には前記電圧
マージン試験回路を無通電にて不動作とし、試験時には
トリガー信号により、制御信号及び出力電圧を切り替え
ることを特徴とする電圧マージン試験回路。
【請求項２１】請求項１８記載の電圧マージン試験回
路において、劣化防止策として電圧マージン試験回路を
パッケージ封印したことを特徴とする電圧マージン試験
回路。
【請求項２２】診断対象電子装置と電圧マージン試験
回路に対して電源電圧供給をスイッチングする電源・伝
送手段を有し、前記電源・伝送手段には前記電子装置の
電圧マージン試験結果を送信する制御手段を備えると共
に、前記制御手段とデータの送受信を行ない、遠隔地に
て劣化診断を行なう劣化診断手段を有する劣化診断装置
を備えたことを特徴とする遠隔診断システム。