JP2000269267A - 電子部品実装方法及び装置 - Google Patents

電子部品実装方法及び装置

Info

Publication number
JP2000269267A
JP2000269267A JP11069401A JP6940199A JP2000269267A JP 2000269267 A JP2000269267 A JP 2000269267A JP 11069401 A JP11069401 A JP 11069401A JP 6940199 A JP6940199 A JP 6940199A JP 2000269267 A JP2000269267 A JP 2000269267A
Authority
JP
Japan
Prior art keywords
electronic component
wall
tape
stage
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11069401A
Other languages
English (en)
Inventor
Keiji Takamura
啓司 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11069401A priority Critical patent/JP2000269267A/ja
Publication of JP2000269267A publication Critical patent/JP2000269267A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子部品をキャリアテープ上に実装する際
に、電子部品とキャリアテープとの間に気泡が残留せ
ず、かつ歩留まり及び生産性が高い、電子部品実装方法
及び装置を提供する。 【解決手段】 キャリアテープ2上に形成された接着層
24に電子部品1を加熱して圧着させる処理を真空中で
行うことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品実装方法
及び装置に関し、特に、キャリアテープパッケージ上に
半導体素子を実装するための電子部品実装方法及び装置
に関する。
【0002】
【従来の技術】従来より、半導体素子をキャリアテープ
上に実装する、いわゆるキャリアテープパッケージへの
半導体実装方法が存在する。特開平9−181117号
公報(平成9年7月11日公開)には、このような半導
体パッケージの製造方法が公開されており、当該公報記
載の従来例を第1従来例として、当該公報記載の実施例
を第2従来例として説明する。
【0003】図8は第1従来例の半導体パッケージの製
造工程における正断面図である。
【0004】図8において、加熱ステージ101上に半
導体チップ102が載置され、接着層103aを底面に
形成したキャリアフィルム103がこの半導体チップ1
02上に載置されている。キャリアフィルム103上に
は加熱ヘッド104が設けられ、加熱ステージ101及
び加熱ヘッド104を加熱しながらキャリアテープ10
3を半導体チップ102へ向かって押し付け、接着層1
03aが硬化することにより半導体チップ102がキャ
リアフィルム103へ熱圧着され、かつ半導体チップ1
02の電極パッド102aがキャリアフィルム103の
バンプ電極103bと電気的接続される。
【0005】図9は第2従来例の半導体パッケージの製
造工程における正断面図である。
【0006】図9において、接着層202aを上面に形
成したキャリアフィルム202が加熱ステージ201上
に載置され、電極パッド203aを底面に形成した半導
体チップ203がこのキャリアフィルム202上に載置
されている。半導体チップ203上にはツール204が
設けられ、加熱ステージ201を加熱しながら半導体チ
ップ203をキャリアフィルム202へ押し付け、接着
層202aが硬化することにより半導体チップ203が
キャリアフィルム202へ熱圧着され、かつ半導体チッ
プ203の電極パッド203aがキャリアフィルム20
2のバンプ電極202bと電気的接続される。
【0007】このように従来例の半導体パッケージで
は、大気圧中で半導体素子をキャリアフィルムへ熱圧着
して実装していた。
【0008】
【発明が解決しようとする課題】しかしながら従来例の
半導体パッケージでは、以下の問題が生じていた。
【0009】第1従来例の半導体パッケージでは、半導
体チップ102をキャリアフィルム103の接着層10
3aへ熱圧着して実装する際に、大気圧中で行うので、
キャリアフィルム103の接着層103aと半導体チッ
プ102との間や、電極パッド102b付近等の凹凸の
ある箇所に気泡Bが残留し、その後の工程で加熱処理を
行うとこの気泡Bが膨張し、キャリアフィルム103が
膨れ上がったり、半導体チップ102の電極パッド10
2aがキャリアフィルム103のバンプ電極103bか
ら剥がれて接触不良や断線が発生する問題があった。
【0010】第2従来例の半導体パッケージでは、前記
第1従来例の気泡の発生はなくなるものの、気泡が残留
せずかつキャリアフィルム202と半導体チップ203
との電気的接触を確実に維持できる適切な加熱・加圧条
件の範囲が狭く、生産工程上でこの加熱・加圧条件を確
実に維持するのが困難であるので、歩留まりが低く生産
性が低い問題があった。
【0011】ここにおいて本発明は、電子部品をキャリ
アテープ上に実装する際に、電子部品とキャリアテープ
との間に気泡が残留せず、かつ歩留まり及び生産性の高
い、電子部品実装方法及び装置を提供する。
【0012】
【課題を解決するための手段】前記課題を解決するた
め、本発明は次の新規な特徴的手法及び手段を採用す
る。
【0013】本発明の電子部品実装方法の第1の特徴
は、キャリアテープ(図1の2)上に形成された接着層
(図2の24)に電子部品(図1の1)を加熱して圧着
させる処理を真空中で行うことにある。
【0014】本発明の電子部品実装方法の第2の特徴
は、接着層(図2の24)が形成されたキャリアテープ
(図1の2)上に電子部品(図1の1)を位置決めし、
キャリアテープ(2)及び電子部品(1)を含む空間
(図1のC)の気圧を低下させ、電子部品(1)を加熱
してキャリアテープ(2)の接着層(24)に押し付け
て加圧し圧着させることにある。
【0015】本発明の電子部品実装方法の第3の特徴
は、電子部品(図1の1)を圧着ツール(図1の8)に
保持し、テープステージ(図1の13)上にキャリアテ
ープ(図1の2)を載置し、テープステージ(13)に
対して進退自在に設けられた外壁(図1の6)をテープ
ステージ(13)へ向かって降下させて外壁(6)とテ
ープステージ(13)とで囲まれた内部空間(図1の
C)の気密を維持し、内部空間(C)に連通する排気機
構(図1の3)を駆動して内部空間(C)の気圧を低下
させ、電子部品(1)を加熱し、圧着ツール(8)を降
下させて電子部品(1)をキャリアテープ(2)上に押
し付けて加圧し圧着させることにある。
【0016】本発明の電子部品実装装置の第1の特徴
は、キャリアテープ(図1の2)上に形成された接着層
(図2の24)に電子部品(図1の1)を加熱して圧着
させる処理を真空中で行うことにある。
【0017】本発明の電子部品実装装置の第2の特徴
は、キャリアテープ(図1の2)が載置されるテープス
テージ(図1の13)と、テープステージ(13)の上
側に設けられ、テープステージ(13)に対して進退自
在に設けられ、テープステージ(13)と一体となって
内部空間(図1のC)の気密を維持自在な外壁(図1の
6)と、テープステージ(13)と外壁(6)で囲まれ
た内部空間(C)内で電子部品(図1の1)を保持し電
子部品(1)をキャリアテープ(2)へ向かって押し付
け加圧する加圧機構(図1の7)と、加圧機構(7)に
取り付けられて電子部品(1)を加熱する加熱機構
(5)と、外壁(6)とテープステージ(13)で囲ま
れた内部空間(C)の気圧を低下させる排気機構(図1
の3)と、外壁(6)をテープステージ(13)へ向か
って進退動させる移動機構(図1の15)とを具備する
ことにある。
【0018】本発明の電子部品実装装置の第3の特徴
は、キャリアテープ(図1の2)が載置されるテープス
テージ(図1の13)と、テープステージ(13)が載
置される下側外壁(図1の12)と、下側外壁(12)
の上側に設けられ、テープステージ(13)に対して進
退自在に設けられ、テープステージ(13)と一体とな
って内部空間(図1のC)の気密を維持自在な上側外壁
(図1の6)と、上側外壁(6)と下側外壁(12)で
囲まれた内部空間(C)内で電子部品(図1の1)を保
持し電子部品(1)をキャリアテープ(2)へ向かって
押し付け加圧する加圧機構(図1の7)と、加圧機構
(7)に取り付けられて電子部品(1)を加熱する加熱
機構(図1の5)と、上側外壁(6)と下側外壁(1
2)で囲まれた内部空間(C)の気圧を低下させる排気
機構(図1の3)と、上側外壁(6)に連結されて上側
外壁(6)を下側外壁(12)へ向かって進退動させる
移動機構(図1の15)とを具備することにある。
【0019】このような手法及び手段を採用したことに
より、本発明の電子部品実装方法及び装置は、電子部品
とキャリアテープとの間の気泡を確実に追い出すことが
できる。
【0020】
【発明の実施の形態】図1は本発明の実施の形態の電子
部品実装装置の正断面図である。
【0021】図1に示す電子部品実装装置は、排気機構
3と、Oリング4と、ヒータ5と、チャンバー上側外壁
6と、加圧機構7と、圧着ツール8と、真空センサ9
と、シリコンゴム10と、XYステージ11と、チャン
バー下側外壁12と、テープステージ13と、蛇腹体1
4と、チャンバー外壁駆動機構15とから構成される。
【0022】XYステージ11は、水平面上に配置さ
れ、図示しない駆動機構により図中矢印X,Y方向を含
む水平面上を任意に移動自在な二軸ステージである。X
Yステージ11上には、チャンバー下側外壁12が水平
に固定されている。
【0023】チャンバー下側外壁12上には、テープス
テージ13が水平に固定されている。
【0024】テープステージ13上には、シリコンゴム
10が水平に固定されている。
【0025】更にシリコンゴム10上には、既に半導体
素子1が実装されたキャリアテープ2が水平に載置され
ている。このキャリアテープ2は、テープステージ13
の図示しない保持機構により保持自在とされている。
【0026】テープステージ13の上側には、ピストン
7aを上下方向に往復移動自在な加圧機構7がテープス
テージ13から離れて対向して設けられている。この加
圧機構7は、ピストン7aの加圧力と加圧時間を制御で
きる機能を持つ。
【0027】ピストン7aの下端にはヒータ5が取り付
けられており、更にこのヒータ5の底面には図示しない
保持機構により別の半導体素子1を保持自在な圧着ツー
ル8が取り付けられている。この半導体素子1は、圧着
ツール8に保持されている。
【0028】チャンバー下側外壁12の上側には、この
チャンバー下側外壁12に対向してチャンバー上側外壁
6が設けられており、これらチャンバー上側外壁6とチ
ャンバー下側外壁12は、互いに合わさって密閉空間で
あるチャンバーCを一体的に形成する。
【0029】チャンバー上側外壁6の周縁部の底面には
環状のOリング4が嵌め込まれている。又、チャンバー
上側外壁6において、加圧機構7のピストン7aが貫通
する部分には開口部6aが形成されており、この開口部
6aの周縁部と加圧機構7のピストン7aの周縁部との
間は、弾性体等からなる上下方向に伸縮自在な蛇腹体1
4で連結されており、外部空間に対してチャンバーC内
の気密を維持している。
【0030】更にチャンバー上側外壁6の内部は、連通
管3aを介して排気機構3に連通されると共に、連通管
9aを介して真空センサ9に連通されている。
【0031】排気機構3は、排気ポンプ等からなり、チ
ャンバー上側外壁6及びチャンバー下側外壁12で形成
されるチャンバーC内の空気を排気して気圧を低下させ
る。
【0032】真空センサ9は、負圧センサ等からなり、
チャンバーC内の気圧を測定し、設定された気圧へ到達
すると信号を出力する。
【0033】上記の構成における半導体素子1は、電子
部品の一例として示したものであり、その他の各種電子
部品でも構わない。同様にキャリアテープ2は、電子部
品の担体又はキャリアパッケージの一例として示したも
のであり、その他の各種電子部品でも構わない。
【0034】又、シリコンゴム10の厚みは、半導体素
子1とキャリアテープ2を平行に維持するため1〜2m
m程度が好ましい。又、シリコンゴム10の硬度は、半
導体素子1の電極パッド1a(図2)やキャリアテープ
2のバンプ電極27(図2)付近の凹凸を吸収するた
め、シリコンゴム10がこの凹凸部分に入り込むように
硬度30〜50程度が好ましい。
【0035】図2は図1の電子部品実装装置における半
導体素子1及びキャリアテープ2の圧着処理前の拡大正
断面図である。
【0036】図2には既に実装された左側の半導体素子
1と、これから実装しようとする右側の半導体素子1が
示されている。半導体素子1の底面には金属等からなる
電極パッド1aが形成されている。
【0037】キャリアテープ2は、接着層24と、絶縁
フィルム25と、配線層26と、バンプ電極27と、外
部電極28とからなる。
【0038】絶縁フィルム25の上面には、熱可塑性ポ
リイミド系接着剤等からなる接着層24が形成されてい
る。又、絶縁フィルム25の特定位置は、特定の配線パ
ターンを持つ配線層26が形成されている。
【0039】キャリアテープ2の上面には、配線層26
に電気的に接続された半田ボール等からなるバンプ電極
27が形成されており、キャリアテープ2の底面には、
配線層26に電気的に接続された金属等からなる外部電
極28が設けられている。
【0040】次に本発明の電子部品実装方法を説明す
る。
【0041】図3は図1の電子部品実装装置を用いた電
子部品実装方法の第1段階の正断面図である。半導体素
子1を電極パッド1a(図2)を下側に向けて圧着ツー
ル8へ供給し、圧着ツール8の図示しない保持機構によ
り圧着ツール8の底面に保持させる。この時ヒータ5は
まだ通電しないか又は半田の溶融温度以下に予熱した状
態である。
【0042】次に、接着層24(図2)を上側に向け
て、外部から図示しない搬送機構等を用いてキャリアテ
ープ2をシリコンゴム10上に供給する。
【0043】次に、XYステージ11を図1中のX,Y
方向に駆動して半導体素子1上の各電極パッド1a(図
2)とキャリアテープ2上の各バンプ電極27(図2)
とが一致するように位置決めする。これは公知の顕微鏡
やカメラ光学系を用いた位置決め方法により行われる。
【0044】図4は図1の電子部品実装装置を用いた電
子部品実装方法の第2段階の正断面図である。チャンバ
ー外壁駆動機構15を駆動してチャンバー上側外壁6を
下降させていく。するとチャンバー上側外壁6の周縁部
に設けられたOリング4がチャンバー下側外壁12の上
面に押しつけられて潰れ、チャンバーCを外部空間から
完全に密閉する。
【0045】次に排気機構3を駆動してチャンバーC内
の空気を排気して気圧を低下させていく。
【0046】チャンバーC内が所定の真空度に達する
と、真空センサ9が信号を出力する。この真空度は10
torr〜100torr程度が好ましい。
【0047】真空センサ9が信号を出力すると、ヒータ
5へ通電を開始し伝導熱で圧着ツール8と半導体素子1
を加熱する。
【0048】図5は図1の電子部品実装装置を用いた電
子部品実装方法の第3段階の正断面図である。ヒータ5
が温度上昇して目標温度に到達すると、加圧機構7を下
向きに駆動させてピストン7aをテープステージ13へ
向かって降下させ、半導体素子1をテープステージ13
上のキャリアテープ2へ押し付けて加圧する。
【0049】加圧機構7の加圧力が予め設定された値に
到達した後、予め設定された加圧時間だけこの加圧状態
を維持すると、接着層24(図2)が熱硬化して半導体
素子1がキャリアテープ2上に圧着されると共に、バン
プ電極27(図2)の半田が溶融してバンプ電極27
(図2)が電極パッド1a(図2)に電気的接続され
る。
【0050】この加熱及び加圧時の条件の一例として、
接着層24(図2)にシリコン変成の熱可塑性ポリイミ
ド系接着剤を用いる場合は、ヒータ5の温度は300
℃、加圧機構7の圧力は半導体素子1の表面積1平方c
m当たり25Kgf、加圧時間は10秒程度が適当であ
る。尚、圧着中も、排気機構3を引き続いて駆動し、減
圧状態を維持する。
【0051】真空状態で圧着処理することで半導体素子
1とキャリアテープ2の接着層24(図2)との間の空
気をほぼ完全に除去でき、半導体素子1とキャリアテー
プ2の接着層24(図2)との間には気泡が残留しなく
なる。
【0052】又、電極パッド1a(図2)やバンプ電極
27(図2)等の凹凸のある箇所では圧着処理時に半導
体素子1とキャリアテープ2の接着層24(図2)との
間に微細な空間が多少存在するが、この空間は真空状態
になるので、気泡が残留することはない。更に、シリコ
ンゴム10がこれら微細な空間内に万遍無く入り込んで
内部に残留した空気を追い出す。
【0053】次に、圧着ツール8の保持機構を解除して
半導体素子1の保持を解除する。
【0054】図6は図1の電子部品実装装置を用いた電
子部品実装方法の第4段階の正断面図である。加圧機構
7を上向きに駆動して圧着ツール8を上昇させ、ヒータ
5への通電を停止する。
【0055】次いで排気機構3の駆動を停止し、チャン
バーC内へ徐々に外気を流入させて大気圧へ復帰させ
る。
【0056】最後にチャンバー外壁駆動機構15を上向
きに駆動してチャンバー上側外壁6を上昇させ、半導体
素子1が実装されたキャリアテープ2をチャンバーC内
から取り出す。
【0057】図7は図1の電子部品実装装置における半
導体素子1及びキャリアテープ2の圧着処理後の拡大正
断面図である。半導体素子1の底面とキャリアテープ2
の接着層24は接着されると共に、半導体素子1の電極
パッド1aとキャリアテープ2のバンプ電極27は電気
的接続されている。この場合、半導体素子1とキャリア
テープ2との間には気泡は存在しない。
【0058】このように本実施の形態では、真空中で、
半導体素子をキャリアテープへ熱圧着するので、半導体
素子とキャリアテープとの間の気泡をほぼ完全に除去で
きる。
【0059】尚、前記実施の形態では、チャンバー外壁
駆動機構15をチャンバー上側外壁6の上側に設け、ピ
ストン15aをチャンバー上側外壁6へ連結してチャン
バー上側外壁6を上下動させるようにしたが、これに代
えてチャンバー外壁駆動機構15をチャンバー下側外壁
12の下側に設け、ピストン15aをチャンバー下側外
壁12へ連結してチャンバー下側外壁12を上下動させ
ても良い。
【0060】又、キャリアテープ2は、絶縁フィルム2
5及び配線層26が1層ずつの単層構造のものを例示し
たが、絶縁フィルム25と配線層26が交互に積層され
た多層構造のものでも良い。
【0061】又、ヒータ5で半導体素子1を加熱するの
に代えて、ヒータ5をテープステージ13に取り付けて
キャリアテープ2を加熱したり、ヒータ5をチャンバー
下側外壁12に取り付けてキャリアテープ2及びテープ
ステージ13を加熱しても良い。
【0062】又、テープステージ13とキャリアテープ
2との間に介在させる部材としてシリコンゴム10を例
示したが、他の任意の弾性体を使用しても良い。
【0063】又、チャンバー下側外壁12とテープステ
ージ13とを別の部材として構成したが、これらが一体
に形成され、チャンバー下側外壁に代えてテープステー
ジ13とチャンバー上側外壁6とが互いに合わさるよう
にしても良い。
【0064】又、キャリアテープ2の位置決め用に二軸
ステージであるXYステージ11を例示したが、一軸ス
テージや三軸以上のステージを用いても良く、直線移動
だけでなく回転可能なステージを用いても良い。更にこ
のステージは、チャンバー下側外壁12に連結されるの
に代えてチャンバー上側外壁6に連結されていても良
い。
【0065】
【発明の効果】以上のような手法及び手段を採用したこ
とにより、本発明の電子部品実装方法及び装置は、次に
列挙するような効果を発揮する。
【0066】第1点として、真空中で圧着処理を行うの
で、半導体素子とキャリアテープの接着層の間、または
半導体素子のアルミ電極、またはキャリアテープのバン
プ電極のような凹凸のある箇所に気泡の残留がなく熱圧
着実装でき、歩留まりが高い利点がある。
【0067】第2点として、チャンバーの容積は半導体
素子とキャリアテープを収納できるだけあれば良いの
で、チャンバーの容積を低減でき、減圧処理が短時間で
済み、実装処理を高速に反復できる利点がある。
【0068】第3点として、弾性体をチャンバー下側外
壁とテープステージとの間に介在させた場合は、電子部
品の電極パッドやキャリアテープのバンプ電極等の凹凸
部分に弾性体が入り込み、この凹凸部分の内部の気泡を
完全に追い出せるので、より一層確実な圧着処理がで
き、更に歩留まりが高まる利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の電子部品実装装置
の正断面図である。
【図2】図1の電子部品実装装置における半導体素子1
及びキャリアテープ2の圧着処理前の拡大正断面図であ
る。
【図3】図1の電子部品実装装置を用いた電子部品実装
方法の第1段階の正断面図である。
【図4】図1の電子部品実装装置を用いた電子部品実装
方法の第2段階の正断面図である。
【図5】図1の電子部品実装装置を用いた電子部品実装
方法の第3段階の正断面図である。
【図6】図1の電子部品実装装置を用いた電子部品実装
方法の第4段階の正断面図である。
【図7】図1の電子部品実装装置における半導体素子1
及びキャリアテープ2の圧着処理後の拡大正断面図であ
る。
【図8】第1従来例の半導体パッケージの製造工程にお
ける正断面図である。
【図9】第2従来例の半導体パッケージの製造工程にお
ける正断面図である。
【符号の簡単な説明】
1 半導体素子 1a 電極パッド 2 キャリアテープ 3 排気機構 3a 連通管 4 Oリング 5 ヒータ 6 チャンバー上側外壁 6a 開口部 7 加圧機構 7a ピストン 8 圧着ツール 9 真空センサ 9a 連通管 10 シリコンゴム 11 XYステージ 12 チャンバー下側外壁 13 テープステージ 14 蛇腹体 15 チャンバー外壁駆動機構 15a ピストン 24 接着層 25 絶縁フィルム 26 配線層 27 バンプ電極 28 外部電極 101 加熱ステージ 102 半導体チップ 103 キャリアフィルム 104 加熱ヘッド 201 加熱ステージ 202 キャリアフィルム 203 半導体チップ 204 ツール

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 キャリアテープ上に形成された接着層に
    電子部品を加熱して圧着させる処理を真空中で行うこと
    を特徴とする電子部品実装方法。
  2. 【請求項2】 接着層が形成されたキャリアテープ上に
    電子部品を位置決めし、 前記キャリアテープ及び前記電子部品を含む空間の気圧
    を低下させ、 前記電子部品を加熱して前記キャリアテープの前記接着
    層に押し付けて加圧し圧着させることを特徴とする電子
    部品実装方法。
  3. 【請求項3】 電子部品を圧着ツールに保持し、 テープステージ上にキャリアテープを載置し、 前記テープステージに対して進退自在に設けられた外壁
    を前記テープステージへ向かって降下させて前記テープ
    ステージと前記外壁とで囲まれた内部空間の気密を維持
    し、 前記内部空間に連通する排気機構を駆動して前記内部空
    間の気圧を低下させ、 前記電子部品を加熱し、 前記圧着ツールを降下させて前記電子部品を前記キャリ
    アテープ上に押し付けて加圧し圧着させることを特徴と
    する電子部品実装方法。
  4. 【請求項4】 キャリアテープ上に形成された接着層に
    電子部品を加熱して圧着させる処理を真空中で行うこと
    を特徴とする電子部品実装装置。
  5. 【請求項5】 キャリアテープが載置されるテープステ
    ージと、 前記テープステージの上側に設けられ、前記テープステ
    ージに対して進退自在に設けられ、前記テープステージ
    と一体となって内部空間の気密を維持自在な外壁と、 前記テープステージと前記外壁で囲まれた前記内部空間
    内で電子部品を保持し前記電子部品を前記キャリアテー
    プへ向かって押し付け加圧する加圧機構と、 前記加圧機構に取り付けられて前記電子部品を加熱する
    加熱機構と、 前記外壁と前記テープステージで囲まれた内部空間の気
    圧を低下させる排気機構と、 前記外壁を前記テープステージへ向かって進退動させる
    移動機構とを具備することを特徴とする電子部品実装装
    置。
  6. 【請求項6】 キャリアテープが載置されるテープステ
    ージと、 前記テープステージが載置される下側外壁と、 前記下側外壁の上側に設けられ、前記テープステージに
    対して進退自在に設けられ、前記テープステージと一体
    となって内部空間の気密を維持自在な上側外壁と、 前記上側外壁と前記下側外壁で囲まれた前記内部空間内
    で電子部品を保持し前記電子部品を前記キャリアテープ
    へ向かって押し付け加圧する加圧機構と、 前記加圧機構に取り付けられて前記電子部品を加熱する
    加熱機構と、 前記上側外壁と前記下側外壁で囲まれた内部空間の気圧
    を低下させる排気機構と、 前記上側外壁に連結されて前記上側外壁を前記下側外壁
    へ向かって進退動させる移動機構とを具備することを特
    徴とする電子部品実装装置。
  7. 【請求項7】 前記移動機構は、前記上側外壁に連結さ
    れて前記上側外壁を前記下側外壁へ向かって進退動させ
    るのに代えて、 前記下側外壁に連結されて前記下側外壁を前記上側外壁
    へ向かって進退動させることを特徴とする請求項5又は
    6記載の電子部品実装装置。
  8. 【請求項8】 前記加熱機構は、前記加圧機構に取り付
    けられて前記電子部品を加熱するのに代えて、 前記テープステージに取り付けられて前記キャリアテー
    プを加熱することを特徴とする請求項5〜7の何れかに
    記載の電子部品実装装置。
  9. 【請求項9】 前記加熱機構は、前記加圧機構に取り付
    けられて前記電子部品を加熱するのに代えて、 前記下側外壁に取り付けられて前記キャリアテープ及び
    前記テープステージを加熱することを特徴とする請求項
    5〜7の何れかに記載の電子部品実装装置。
  10. 【請求項10】 前記キャリアテープは、多層構造を持
    つことを特徴とする請求項5〜9の何れかに記載の電子
    部品実装装置。
  11. 【請求項11】 前記下側外壁と前記キャリアテープと
    の間に介在された弾性体を更に具備することを特徴とす
    る請求項5〜10の何れかに記載の電子部品実装装置。
  12. 【請求項12】 前記上側外壁と前記下側外壁とで囲ま
    れた前記内部空間に連通し前記内部空間の気圧を検出す
    る真空センサを更に具備することを特徴とする請求項5
    〜11の何れかに記載の電子部品実装装置。
  13. 【請求項13】 前記下側外壁と連結され水平面上を移
    動自在なステージを更に具備することを特徴とする請求
    項5〜12の何れかに記載の電子部品実装装置。
  14. 【請求項14】 前記上側外壁と連結され水平面上を移
    動自在なステージを更に具備することを特徴とする請求
    項5〜12の何れかに記載の電子部品実装装置。
JP11069401A 1999-03-16 1999-03-16 電子部品実装方法及び装置 Pending JP2000269267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11069401A JP2000269267A (ja) 1999-03-16 1999-03-16 電子部品実装方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11069401A JP2000269267A (ja) 1999-03-16 1999-03-16 電子部品実装方法及び装置

Publications (1)

Publication Number Publication Date
JP2000269267A true JP2000269267A (ja) 2000-09-29

Family

ID=13401556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11069401A Pending JP2000269267A (ja) 1999-03-16 1999-03-16 電子部品実装方法及び装置

Country Status (1)

Country Link
JP (1) JP2000269267A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416785B1 (ko) * 2001-12-14 2004-01-31 엘지전자 주식회사 비지에이 재실장 장치
JP2007109813A (ja) * 2005-10-12 2007-04-26 Toshiba Matsushita Display Technology Co Ltd 表示装置の製造装置
JP2007115893A (ja) * 2005-10-20 2007-05-10 Toshiba Matsushita Display Technology Co Ltd 熱圧着方法および熱圧着装置
JP2009059836A (ja) * 2007-08-31 2009-03-19 Tdk Corp 電子部品の実装装置及び実装方法
JP2010045104A (ja) * 2008-08-11 2010-02-25 Furukawa Electric Co Ltd:The 電子部品の製造方法
JP2019140205A (ja) * 2018-02-08 2019-08-22 Tdk株式会社 実装装置および実装方法
KR102055669B1 (ko) * 2013-02-05 2019-12-16 주식회사 주원하이텍 반도체 패키지의 보이드 제거 시스템

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416785B1 (ko) * 2001-12-14 2004-01-31 엘지전자 주식회사 비지에이 재실장 장치
JP2007109813A (ja) * 2005-10-12 2007-04-26 Toshiba Matsushita Display Technology Co Ltd 表示装置の製造装置
JP2007115893A (ja) * 2005-10-20 2007-05-10 Toshiba Matsushita Display Technology Co Ltd 熱圧着方法および熱圧着装置
JP2009059836A (ja) * 2007-08-31 2009-03-19 Tdk Corp 電子部品の実装装置及び実装方法
JP2010045104A (ja) * 2008-08-11 2010-02-25 Furukawa Electric Co Ltd:The 電子部品の製造方法
KR102055669B1 (ko) * 2013-02-05 2019-12-16 주식회사 주원하이텍 반도체 패키지의 보이드 제거 시스템
JP2019140205A (ja) * 2018-02-08 2019-08-22 Tdk株式会社 実装装置および実装方法
JP7157367B2 (ja) 2018-02-08 2022-10-20 Tdk株式会社 実装装置および実装方法

Similar Documents

Publication Publication Date Title
JP4206320B2 (ja) 半導体集積回路装置の製造方法
US6651321B2 (en) Microelectronic joining processes
CN109003907B (zh) 封装方法
JP4961342B2 (ja) 2つのウエハの相互接触のための方法および装置
JP2012231080A (ja) 接合装置および接合方法
KR20060028439A (ko) 접합방법 및 접합장치
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP2003282819A (ja) 半導体装置の製造方法
JP2000269267A (ja) 電子部品実装方法及び装置
US20200098721A1 (en) Bonding apparatus and bonding method
JP2001223244A (ja) 加圧装置とこれを用いたバンプボンディング装置、貼り付け装置、及び圧着装置と、加圧方法
CN113436988B (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
JP4640380B2 (ja) 半導体装置の実装方法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
JP2021153176A (ja) ダイボンディング装置、剥離治具および半導体装置の製造方法
JP5892686B2 (ja) 圧着装置および温度制御方法
JP3832408B2 (ja) 半導体装置の製造方法
JPS61125025A (ja) 半導体装置の製造方法
JP2003318218A (ja) 曲面チップ基板、その製造方法、および、バンプ形成装置
JP3564659B2 (ja) 微粒子を用いた接着方法及び熱圧着装置
JP6956313B2 (ja) 半導体装置の製造方法
JP2003282632A (ja) 電子部品実装方法及び装置
JP2019176087A (ja) 実装装置ならびに実装方法および画像表示装置の製造方法
JPH11297757A (ja) 半導体装置の製造方法および製造装置
JP2004356419A (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020402