JP2000216238A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000216238A JP2000216238A JP11016656A JP1665699A JP2000216238A JP 2000216238 A JP2000216238 A JP 2000216238A JP 11016656 A JP11016656 A JP 11016656A JP 1665699 A JP1665699 A JP 1665699A JP 2000216238 A JP2000216238 A JP 2000216238A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- wiring
- insulating film
- interlayer insulating
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば層間絶縁膜
の両面に形成された下側配線と上側配線とをコンタクト
ホールに埋め込まれたコンタクト部材によりコンタクト
させるように形成した半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device formed such that a lower wiring and an upper wiring formed on both surfaces of an interlayer insulating film are contacted by a contact member embedded in a contact hole.
【０００２】[0002]
【従来の技術】半導体装置は、これを搭載する機器等か
らの要求に伴い高機能化、高集積化の方向にあり、配線
構造は多層配線構造化されたり、また層間絶縁膜に穿設
されるコンタクトホールの孔径も０．６μｍ程度から、
０．４μｍ以下とより小さなものとなってきている。そ
の結果、コンタクトホールのアスペクト比も増大する状
況にある。しかし、このアスペクト比の増大に対し、コ
ンタクトホールを埋め込むと共に層間絶縁膜上に配線メ
タルを堆積させる技術としてスパッタリングがあるがこ
れに追従できず、コンタクトホールの埋め込みにメタル
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）技術が用いられている。2. Description of the Related Art Semiconductor devices are becoming more and more sophisticated and highly integrated in accordance with the demands of equipment and the like on which they are mounted, and the wiring structure is multi-layered or is formed in an interlayer insulating film. The contact hole diameter from about 0.6 μm
It has become smaller, such as 0.4 μm or less. As a result, the aspect ratio of the contact hole is also increasing. However, with respect to the increase in the aspect ratio, there is sputtering as a technique for burying a contact hole and depositing a wiring metal on an interlayer insulating film. However, this technique cannot follow this technique.
Ition technology is used.
【０００３】このため、下側配線上に成膜された層間絶
縁膜に形成されたアスペクト比の大きいコンタクトホー
ルに対し、その埋め込みをコンタクト金属によるメタル
ＣＶＤで行い、その後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術でコン
タクトホールに埋め込まれた部分を残してコンタクト金
属を研磨除去する。この研磨除去によりコンタクトホー
ルに上面が平坦で層間絶縁膜と同一面となったコンタク
ト部材が残される。そして、コンタクト部材の平坦な上
面のコンタクト部分と層間絶縁膜上に配線メタルをスパ
ッタリングによって堆積させ、さらに配線メタルを所定
のパターンとなるようにパターニングして上側配線を形
成し、コンタクト部材により下側配線とのコンタクトを
行うようにしている。For this reason, a contact hole having a large aspect ratio formed in an interlayer insulating film formed on a lower wiring is buried by metal CVD using a contact metal, and thereafter, a CMP (Chemical M) process is performed.
The contact metal is polished and removed by a mechanical polishing technique, leaving a portion buried in the contact hole. By this polishing removal, a contact member having a flat upper surface and the same surface as the interlayer insulating film is left in the contact hole. Then, a wiring metal is deposited by sputtering on the contact portion on the flat upper surface of the contact member and the interlayer insulating film, and further, the wiring metal is patterned so as to have a predetermined pattern to form an upper wiring, and the lower side is formed by the contact member. The contact with the wiring is made.
【０００４】しかしながら上記の従来技術においては、
コンタクトホールの孔径が小さくなるに伴いコンタクト
部材と上側配線や下側配線とがコンタクトする面積が小
さくなり、これによりコンタクト抵抗が増大し、さらに
加工プロセスの揺らぎによってコンタクトする界面の状
況が変わり、安定したコンタクト抵抗を確保するのが難
しいものとなっている。However, in the above prior art,
As the hole diameter of the contact hole becomes smaller, the area where the contact member contacts the upper wiring and the lower wiring becomes smaller, which increases the contact resistance and further changes the state of the contact interface due to fluctuations in the processing process, resulting in a stable condition. It is difficult to secure the contact resistance described above.
【０００５】[0005]
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところ
は、高集積化等でコンタクトホールの孔径が小さなもの
となってもコンタクト抵抗が増大することもなく、また
加工プロセスの揺らぎによる影響も少なく、安定したコ
ンタクト抵抗を確保することができるようにした半導体
装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to reduce the contact resistance even if the diameter of the contact hole becomes small due to high integration or the like. It is an object of the present invention to provide a semiconductor device capable of ensuring a stable contact resistance without increasing the resistance of the semiconductor device and without being affected by the fluctuation of the processing process.
【０００６】[0006]
【課題を解決するための手段】本発明の半導体装置は、
絶縁膜に形成されたコンタクトホールに埋め込まれたコ
ンタクト部材と、絶縁膜に形成した配線とをコンタクト
させてなる半導体装置において、コンタクト部材の配線
とのコンタクト部分の面積が、コンタクトホールの開孔
面積より大面積に形成されていることを特徴とするもの
であり、さらに、コンタクト部材のコンタクト面が、凹
凸面であることを特徴とするものであり、さらに、コン
タクト部分が、すり鉢状となっていることを特徴とする
ものであり、さらに、コンタクト部分が、絶縁膜の表面
よりも突出していることを特徴とするものであり、さら
に、コンタクト部材の配線とのコンタクト部分の面積
が、コンタクトホールの開孔面積の１１０％以上となっ
ていることを特徴とするものである。According to the present invention, there is provided a semiconductor device comprising:
In a semiconductor device in which a contact member embedded in a contact hole formed in an insulating film and a wiring formed in the insulating film are in contact with each other, an area of a contact portion between the wiring of the contact member and an opening of the contact hole is reduced. It is characterized in that it is formed in a larger area, furthermore, the contact surface of the contact member is characterized by an uneven surface, furthermore, the contact portion is mortar-shaped In addition, the contact portion protrudes from the surface of the insulating film, and further, the area of the contact portion with the wiring of the contact member has a contact hole. Is 110% or more of the opening area.
【０００７】[0007]
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００８】先ず第１の実施形態をその要部である配線
部分について図１乃至図４により説明する。図１乃至図
４は配線を形成する各工程を順に示す概略の断面図であ
る。First, a first embodiment of the present invention will be described with reference to FIGS. 1 to 4 are schematic cross-sectional views sequentially showing each step of forming a wiring.
【０００９】図１の第１の工程において、１は酸化シリ
コン（ＳｉＯ２）の下側層間絶縁膜２の上面に形成され
た膜厚が、例えば６００ｎｍ程度のアルミニウム（Ａ
ｌ）あるいはアルミニウム合金（Ａｌ−Ｓｉ−Ｃｕ、Ａ
ｌ−Ｃｕなど）で形成された下側配線であり、下側配線
１の上面に酸化シリコンの厚い上側層間絶縁膜３をＣＶ
Ｄ法等により、例えば８００ｎｍの膜厚となるように堆
積する。その後、上側層間絶縁膜３の上面に図示しない
フォトレジストを塗布し、フォトリソグラフィ技術を用
いてフォトレジストのパターニングを行い、マスクを形
成する。そして、形成したマスクを用いたエッチングに
よって上側層間絶縁膜３を貫通するように、例えば孔径
が０．４μｍ以下の所定直径を有するコンタクトホール
４を穿設し、さらに下側配線１の上部にコンタクトホー
ル４と略同形の開口形状を有する所定深さ寸法のコンタ
クト凹所５を穿設する。In the first step shown in FIG. 1, reference numeral 1 denotes aluminum (A) having a thickness of, for example, about 600 nm formed on the upper surface of the lower interlayer insulating film 2 of silicon oxide (SiO 2 ).
l) or aluminum alloy (Al-Si-Cu, A
l-Cu or the like, and a thick upper interlayer insulating film 3 of silicon oxide is formed on the upper surface of the lower wiring 1 by CV.
It is deposited to a thickness of, for example, 800 nm by the D method or the like. Thereafter, a photoresist (not shown) is applied on the upper surface of the upper interlayer insulating film 3, and the photoresist is patterned using a photolithography technique to form a mask. Then, a contact hole 4 having a predetermined diameter of, for example, 0.4 μm or less is formed so as to penetrate the upper interlayer insulating film 3 by etching using the formed mask. A contact recess 5 having a predetermined depth and an opening shape substantially the same as that of the hole 4 is formed.
【００１０】次に、図２に示す第２の工程において、コ
ンタクトホール４が形成された上側層間絶縁膜３上にメ
タルＣＶＤ法により、例えばタングステン（Ｗ）等のコ
ンタクト金属６を堆積する。この堆積によってコンタク
ト凹所５とコンタクトホール４をコンタクト金属６で埋
め込む。Next, in a second step shown in FIG. 2, a contact metal 6 such as tungsten (W) is deposited by metal CVD on the upper interlayer insulating film 3 in which the contact holes 4 are formed. With this deposition, the contact recess 5 and the contact hole 4 are buried with the contact metal 6.
【００１１】次に、図３に示す第３の工程において、上
側層間絶縁膜３の酸化シリコンとコンタクト金属６に対
する研磨比率の異なる研磨材を用いたＣＭＰ法により、
堆積されているコンタクト金属６の研磨除去を行う。そ
して、上側層間絶縁膜３の上面が露出しコンタクト金属
６の上面と同一平面となった後も研磨除去を継続する。
所定時間研摩を継続することで、用いた研磨材による上
側層間絶縁膜３とコンタクト金属６での研磨速度の差か
ら、上側層間絶縁膜３での研摩量がコンタクト金属６に
おけるよりも多くなり、コンタクト金属６がコンタクト
ホール４部分に研磨された上側層間絶縁膜３の上面から
所定寸法突出するように残る。Next, in a third step shown in FIG. 3, a CMP method using abrasives having different polishing ratios for the silicon oxide of the upper interlayer insulating film 3 and the contact metal 6 is used.
The deposited contact metal 6 is polished and removed. Then, the polishing removal is continued even after the upper surface of the upper interlayer insulating film 3 is exposed and becomes flush with the upper surface of the contact metal 6.
By continuing the polishing for a predetermined time, the polishing amount in the upper interlayer insulating film 3 becomes larger than that in the contact metal 6 due to the difference in polishing rate between the upper interlayer insulating film 3 and the contact metal 6 due to the used abrasive material. The contact metal 6 remains so as to protrude from the upper surface of the upper interlayer insulating film 3 polished at the contact hole 4 by a predetermined dimension.
【００１２】これにより、コンタクトホール４とコンタ
クト凹所５に埋め込まれたコンタクト金属６によって、
上端部７ａが上側層間絶縁膜３の上面から突出した柱状
のコンタクト部材７を形成する。なお、コンタクト部材
７は、その下端部７ｂが下側配線１のコンタクト凹所５
に埋め込まれてコンタクトがなされる。Thus, the contact metal 4 embedded in the contact hole 4 and the contact recess 5 allows
A columnar contact member 7 whose upper end 7a protrudes from the upper surface of the upper interlayer insulating film 3 is formed. The contact member 7 has a lower end 7 b whose contact recess 5 of the lower wiring 1 is formed.
The contact is made by being buried in.
【００１３】次に、図４に示す第４の工程において、研
磨された上側層間絶縁膜３の上面及びコンタクト部材７
の上端部７ａを覆うように、メタルスパッタリング法に
よってアルミニウムあるいはアルミニウム合金でなる配
線メタルを、膜厚が、例えば６００ｎｍ程度となるよう
に堆積する。その後、堆積した配線メタルの上面に図示
しないフォトレジストを塗布し、フォトリソグラフィ技
術を用いてフォトレジストのパターニングを行い、マス
クを形成する。そして、形成したマスクを用いたエッチ
ングによって所定の形状の上側配線８を形成する。Next, in a fourth step shown in FIG. 4, the upper surface of the polished upper interlayer insulating film 3 and the contact members 7 are formed.
A wiring metal made of aluminum or an aluminum alloy is deposited so as to have a thickness of, for example, about 600 nm by a metal sputtering method so as to cover the upper end portion 7a of the semiconductor device. Thereafter, a photoresist (not shown) is applied to the upper surface of the deposited wiring metal, and the photoresist is patterned using a photolithography technique to form a mask. Then, the upper wiring 8 having a predetermined shape is formed by etching using the formed mask.
【００１４】これにより下側配線１と上側配線８とのコ
ンタクトは、コンタクト部材７を介して行われる。そし
て、上側配線８とコンタクト部材７のコンタクトは、コ
ンタクト部材７の上端部７ａのコンタクト部分と、これ
を覆う上側配線８とでなされ、その上側のコンタクト部
分の表面積はコンタクトホール４の開孔面積の１１０％
以上となっている。また、下側配線１とコンタクト部材
７のコンタクトも、下側配線１に穿設されたコンタクト
凹所５と、これに埋め込んだコンタクト部材７の下端部
７ｂのコンタクト部分とでなされ、その下側のコンタク
ト部分の表面積は同様にコンタクトホール４の開孔面積
の１１０％以上となっている。Accordingly, the contact between the lower wiring 1 and the upper wiring 8 is made via the contact member 7. The contact between the upper wiring 8 and the contact member 7 is made up of the contact portion of the upper end portion 7a of the contact member 7 and the upper wiring 8 covering the same, and the surface area of the upper contact portion is equal to the opening area of the contact hole 4. 110% of
That is all. The contact between the lower wiring 1 and the contact member 7 is also formed by a contact recess 5 formed in the lower wiring 1 and a contact portion of a lower end portion 7b of the contact member 7 embedded therein. Similarly, the surface area of the contact portion is 110% or more of the opening area of the contact hole 4.
【００１５】以上のように構成されているので、下側配
線１、上側配線８とコンタクト部材７とは、コンタクト
ホール４の開孔面積の１１０％以上の面積部分でコンタ
クトすることになり、コンタクトホール４の孔径が小さ
い場合でも、十分コンタクト面積を大きなものとするこ
とができる。この結果、各配線１，８とコンタクト部材
７のコンタクト抵抗は増大せず、またコンタクトする界
面の状況の影響を受け難くなり、安定したコンタクト抵
抗を確保することができる。With the above configuration, the lower wiring 1, the upper wiring 8 and the contact member 7 are in contact with each other in an area of 110% or more of the opening area of the contact hole 4. Even when the hole diameter of the hole 4 is small, the contact area can be made sufficiently large. As a result, the contact resistance between each of the wirings 1 and 8 and the contact member 7 does not increase, and is hardly affected by the state of the interface where the contact is made, so that a stable contact resistance can be secured.
【００１６】なお、上記の実施形態では、第３の工程に
おいて、上側層間絶縁膜３とコンタクト金属６に対する
研摩比に差がある研磨材を用いた研摩により、上端部７
ａが上側層間絶縁膜３の上面に突出するコンタクト部材
７を形成するようにしたが、これに限るものではなく、
上側層間絶縁膜３とコンタクト金属６に対するエッチン
グレートに差があるエッチャントを用いたエッチングに
よって上側層間絶縁膜３上のコンタクト金属６を除去
し、さらに上側層間絶縁膜３の上面が露出した後もエッ
チングを継続することで、上側層間絶縁膜３のエッチン
グ量がコンタクト金属６よりも多くなるように行い、上
端部７ａが上側層間絶縁膜３の上面に突出するコンタク
ト部材７を形成するようにしてもよい。In the above embodiment, in the third step, the upper end portion 7 is polished by using a polishing material having a difference in polishing ratio between the upper interlayer insulating film 3 and the contact metal 6.
a forms the contact member 7 protruding from the upper surface of the upper interlayer insulating film 3, but is not limited thereto.
The contact metal 6 on the upper interlayer insulating film 3 is removed by etching using an etchant having a different etching rate for the upper interlayer insulating film 3 and the contact metal 6, and the etching is performed even after the upper surface of the upper interlayer insulating film 3 is exposed. Is performed so that the etching amount of the upper interlayer insulating film 3 is larger than that of the contact metal 6, so that the contact member 7 whose upper end portion 7a protrudes from the upper surface of the upper interlayer insulating film 3 may be formed. Good.
【００１７】次に、第２の実施形態をその要部である配
線部分について図５乃至図７により説明する。図５乃至
図７は配線を形成する各工程を順に示す概略の断面図で
ある。なお、第１の実施形態と同一部分には同一符号を
付して説明を省略し、第１の実施形態と異なる本実施形
態の構成について説明する。Next, a second embodiment of the present invention will be described with reference to FIGS. 5 to 7 are schematic cross-sectional views sequentially showing each step of forming a wiring. The same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted. The configuration of the present embodiment that is different from the first embodiment will be described.
【００１８】図５の第１の工程において、上記の第１の
実施形態と同様にして下側配線１と、その上面に堆積さ
れた上側層間絶縁膜３とにそれぞれコンタクト凹所５、
コンタクトホール４を形成した後、コンタクトホール４
が形成された上側層間絶縁膜３上にメタルＣＶＤ法によ
り、例えばタングステン等のコンタクト金属９を堆積す
る。この堆積によってコンタクト凹所５とコンタクトホ
ール４をコンタクト金属９で埋め込む。この時、コンタ
クト金属９はコンタクト凹所５及びコンタクトホール４
内に、内底部、内側壁部から付着し始め、コンタクトホ
ール４内の中心部分が最後まで残るようにしてコンタク
ト凹所５及びコンタクトホール４内は埋め尽くされる。In the first step of FIG. 5, contact recesses 5, 5 are formed in the lower wiring 1 and the upper interlayer insulating film 3 deposited on the upper surface thereof in the same manner as in the first embodiment.
After forming the contact hole 4, the contact hole 4
A contact metal 9 such as tungsten is deposited by metal CVD on the upper interlayer insulating film 3 on which is formed. With this deposition, the contact recess 5 and the contact hole 4 are buried with the contact metal 9. At this time, the contact metal 9 is in contact recess 5 and contact hole 4.
The inside of the contact recess 5 and the contact hole 4 is filled up so that the inside of the contact hole 4 starts to adhere from the inner bottom portion and the inner wall portion so that the center portion in the contact hole 4 remains to the end.
【００１９】次に、図６に示す第２の工程において、上
側層間絶縁膜３上に堆積されたコンタクト金属９の等方
性エッチングを行う。これにより上側層間絶縁膜３上で
はコンタクト金属９の上面から下方に向けてエッチング
は進行し、またコンタクトホール４上ではその中心位置
から径方向に押し広げるようにエッチングは進行する。
そして上側層間絶縁膜３の上面が露出するまでエッチン
グを行うことでコンタクト凹所５及びコンタクトホール
４内にコンタクト金属９によってなるコンタクト部材１
０を形成する。また、等方性エッチングを行うことでコ
ンタクト部材１０の上端面１０ａは、すり鉢状となる。
なお、コンタクト部材１０は、その下端部１０ｂが下側
配線１のコンタクト凹所５に埋め込まれてコンタクトが
なされる。Next, in a second step shown in FIG. 6, the contact metal 9 deposited on the upper interlayer insulating film 3 is isotropically etched. As a result, the etching proceeds downward from the upper surface of the contact metal 9 on the upper interlayer insulating film 3, and the etching proceeds on the contact hole 4 so as to push radially from the center position thereof.
Then, etching is performed until the upper surface of the upper interlayer insulating film 3 is exposed, so that the contact member 1 made of the contact metal 9 is formed in the contact recess 5 and the contact hole 4.
0 is formed. Further, by performing the isotropic etching, the upper end surface 10a of the contact member 10 has a mortar shape.
Note that the contact member 10 is contacted with its lower end portion 10b embedded in the contact recess 5 of the lower wiring 1.
【００２０】次に、図７に示す第３の工程において、露
出した上側層間絶縁膜３の上面及びコンタクト部材１０
のすり鉢状の上端面１０ａを覆うように、メタルスパッ
タリング法によってアルミニウムあるいはアルミニウム
合金でなる配線メタルを、膜厚が、例えば６００ｎｍ程
度となるように堆積する。その後、堆積した配線メタル
の上面に図示しないフォトレジストを塗布し、フォトリ
ソグラフィ技術を用いてフォトレジストのパターニング
を行い、マスクを形成する。そして、形成したマスクを
用いたエッチングによって所定の形状の上側配線１１を
形成する。Next, in a third step shown in FIG. 7, the upper surface of the exposed upper interlayer insulating film 3 and the contact member 10 are exposed.
A wiring metal made of aluminum or an aluminum alloy is deposited by a metal sputtering method so as to cover the mortar-shaped upper end surface 10a so as to have a film thickness of, for example, about 600 nm. Thereafter, a photoresist (not shown) is applied to the upper surface of the deposited wiring metal, and the photoresist is patterned using a photolithography technique to form a mask. Then, the upper wiring 11 having a predetermined shape is formed by etching using the formed mask.
【００２１】これにより下側配線１と上側配線１１との
コンタクトは、コンタクト部材１０を介して行われる。
そして、上側配線１１とコンタクト部材１０のコンタク
トは、コンタクト部材１０の上端面１０ａのコンタクト
部分と、これを覆う上側配線１１とでなされ、その上側
のコンタクト部分の表面積はコンタクトホール４の開孔
面積の１１０％以上となっている。また、下側配線１と
コンタクト部材１０のコンタクトも、下側配線１に穿設
されたコンタクト凹所５と、これに埋め込んだコンタク
ト部材１０の下端部１０ｂのコンタクト部分とでなさ
れ、その下側のコンタクト部分の表面積は同様にコンタ
クトホール４の開孔面積の１１０％以上となっている。Thus, the contact between the lower wiring 1 and the upper wiring 11 is made via the contact member 10.
The contact between the upper wiring 11 and the contact member 10 is made up of the contact portion on the upper end surface 10a of the contact member 10 and the upper wiring 11 covering the contact portion, and the surface area of the upper contact portion is the opening area of the contact hole 4. 110% or more. The contact between the lower wiring 1 and the contact member 10 is also formed by a contact recess 5 formed in the lower wiring 1 and a contact portion of a lower end 10b of the contact member 10 embedded in the lower part. Similarly, the surface area of the contact portion is 110% or more of the opening area of the contact hole 4.
【００２２】以上のように構成されているので、下側配
線１、上側配線１１とコンタクト部材１０とは、コンタ
クトホール４の開孔面積の１１０％以上の面積部分でコ
ンタクトすることになり、コンタクトホール４の孔径が
小さい場合でも、十分コンタクト面積を大きなものとす
ることができ、本実施形態においても上記の第１の実施
形態と同様の効果を得ることができる。With the above configuration, the lower wiring 1, the upper wiring 11 and the contact member 10 are in contact with each other in an area of 110% or more of the opening area of the contact hole 4. Even when the hole diameter of the hole 4 is small, the contact area can be made sufficiently large, and the same effects as those of the first embodiment can be obtained in this embodiment.
【００２３】次に、第３の実施形態をその要部である配
線部分について図８乃至図１０により説明する。図８乃
至図１０は配線を形成する各工程を順に示す概略の断面
図である。なお、第１の実施形態と同一部分には同一符
号を付して説明を省略し、第１の実施形態と異なる本実
施形態の構成について説明する。Next, a third embodiment of the present invention will be described with reference to FIGS. 8 to 10 are schematic sectional views sequentially showing each step of forming a wiring. The same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted. The configuration of the present embodiment that is different from the first embodiment will be described.
【００２４】図８の第１の工程において、上記の第１の
実施形態と同様にして下側配線１と、その上面に堆積さ
れた上側層間絶縁膜３とにそれぞれコンタクト凹所５、
コンタクトホール４を形成した後、コンタクトホール４
が形成された上側層間絶縁膜３上にメタルＣＶＤ法によ
り、結晶が柱状をなし柱状方向に堆積する例えばタング
ステン等のコンタクト金属１２を堆積する。この堆積に
よってコンタクト凹所５とコンタクトホール４をコンタ
クト金属１２で埋め込む。また堆積されたコンタクト金
属１２は、柱状結晶であるためその上表面が凹凸面とな
っている。In the first step of FIG. 8, contact recesses 5 and 5 are formed in the lower wiring 1 and the upper interlayer insulating film 3 deposited on the upper surface thereof in the same manner as in the first embodiment.
After forming the contact hole 4, the contact hole 4
On the upper interlayer insulating film 3 on which is formed, a contact metal 12 such as tungsten, for example, in which a crystal forms a columnar shape and is deposited in the columnar direction, is deposited by a metal CVD method. With this deposition, the contact recess 5 and the contact hole 4 are filled with the contact metal 12. Further, since the deposited contact metal 12 is a columnar crystal, the upper surface thereof has an uneven surface.
【００２５】次に、図９に示す第２の工程において、上
側層間絶縁膜３上に堆積されたコンタクト金属１２のエ
ッチングを上側層間絶縁膜３の上面が露出するまで行
う。この時、コンタクト金属１２は凹凸状の表面形状を
残すようにエッチングされる。そして、コンタクト凹所
５及びコンタクトホール４内にコンタクト金属１２によ
ってなるコンタクト部材１３を形成する。また形成され
たコンタクト部材１３の上端面１３ａは、柱状結晶の上
面形状に倣った凹凸表面となっている。なお、コンタク
ト部材１３は、その下端部１３ｂが下側配線１のコンタ
クト凹所５に埋め込まれてコンタクトがなされる。Next, in the second step shown in FIG. 9, the contact metal 12 deposited on the upper interlayer insulating film 3 is etched until the upper surface of the upper interlayer insulating film 3 is exposed. At this time, the contact metal 12 is etched so as to leave an uneven surface shape. Then, a contact member 13 made of the contact metal 12 is formed in the contact recess 5 and the contact hole 4. Further, the upper end surface 13a of the formed contact member 13 has an uneven surface following the upper surface shape of the columnar crystal. In addition, the contact member 13 is contacted with its lower end portion 13b embedded in the contact recess 5 of the lower wiring 1.
【００２６】次に、図１０に示す第３の工程において、
露出した上側層間絶縁膜３の上面及びコンタクト部材１
３の凹凸状の上端面１３ａを覆うように、メタルスパッ
タリング法によってアルミニウムあるいはアルミニウム
合金でなる配線メタルを、膜厚が、例えば６００ｎｍ程
度となるように堆積する。その後、堆積した配線メタル
の上面に図示しないフォトレジストを塗布し、フォトリ
ソグラフィ技術を用いてフォトレジストのパターニング
を行い、マスクを形成する。そして、形成したマスクを
用いたエッチングによって所定の形状の上側配線１４を
形成する。Next, in a third step shown in FIG.
Exposed upper surface of upper interlayer insulating film 3 and contact member 1
A wiring metal made of aluminum or an aluminum alloy is deposited by a metal sputtering method so as to have a thickness of, for example, about 600 nm so as to cover the uneven upper end surface 13a. Thereafter, a photoresist (not shown) is applied to the upper surface of the deposited wiring metal, and the photoresist is patterned using a photolithography technique to form a mask. Then, the upper wiring 14 having a predetermined shape is formed by etching using the formed mask.
【００２７】これにより下側配線１と上側配線１４との
コンタクトは、コンタクト部材１３を介して行われる。
そして、上側配線１４とコンタクト部材１３のコンタク
トは、コンタクト部材１３の上端面１３ａのコンタクト
部分と、これを覆う上側配線１４とでなされ、その上側
のコンタクト部分の表面積はコンタクトホール４の開孔
面積の１１０％以上となっている。また、下側配線１と
コンタクト部材１３のコンタクトも、下側配線１に穿設
されたコンタクト凹所５と、これに埋め込んだコンタク
ト部材１３の下端部１３ｂのコンタクト部分とでなさ
れ、その下側のコンタクト部分の表面積は同様にコンタ
クトホール４の開孔面積の１１０％以上となっている。Thus, contact between the lower wiring 1 and the upper wiring 14 is performed via the contact member 13.
The contact between the upper wiring 14 and the contact member 13 is made up of a contact portion on the upper end surface 13 a of the contact member 13 and the upper wiring 14 covering the contact portion 13, and the surface area of the upper contact portion is the opening area of the contact hole 4. 110% or more. Further, the contact between the lower wiring 1 and the contact member 13 is also formed by the contact recess 5 formed in the lower wiring 1 and the contact portion of the lower end portion 13b of the contact member 13 embedded therein. Similarly, the surface area of the contact portion is 110% or more of the opening area of the contact hole 4.
【００２８】以上のように構成されているので、下側配
線１、上側配線１４とコンタクト部材１３とは、コンタ
クトホール４の開孔面積の１１０％以上の面積部分でコ
ンタクトすることになり、コンタクトホール４の孔径が
小さい場合でも、十分コンタクト面積を大きなものとす
ることができ、本実施形態においても上記の第１の実施
形態と同様の効果を得ることができる。With the above configuration, the lower wiring 1, the upper wiring 14, and the contact member 13 are in contact with each other in an area of 110% or more of the opening area of the contact hole 4. Even when the hole diameter of the hole 4 is small, the contact area can be made sufficiently large, and the same effects as those of the first embodiment can be obtained in this embodiment.
【００２９】なお、上記の各実施形態において、各配線
１，８，１１，１４とコンタクト部材７，１０，１３の
コンタクトは、コンタクトホール４の開孔面積の１１０
％以上の面積部分で行うようにしたが、１１０％より少
ないと十分な効果を得ることができないため、上記のよ
うに設定した。In each of the above-described embodiments, the contact between each of the wirings 1, 8, 11, and 14 and the contact members 7, 10, and 13 has a contact hole 4 having an opening area of 110 mm.
%, The area is not less than 110%, but if it is less than 110%, a sufficient effect cannot be obtained.
【００３０】[0030]
【発明の効果】以上の説明から明らかなように、本発明
によれば、コンタクトホールの孔径が小さなものとなっ
てもコンタクト抵抗が増大せず、加工プロセスの揺らぎ
による影響も少なく、安定したコンタクト抵抗を確保す
ることができ、高集積化を達成することができる等の効
果を奏する。As is apparent from the above description, according to the present invention, even if the diameter of the contact hole becomes small, the contact resistance does not increase, the influence of the fluctuation of the processing process is small, and the stable contact is obtained. The effect is obtained such that the resistance can be secured and high integration can be achieved.
【図１】本発明の第１の実施形態に係る第１の工程を示
す要部の概略の断面図である。FIG. 1 is a schematic cross-sectional view of a main part showing a first step according to a first embodiment of the present invention.
【図２】本発明の第１の実施形態に係る第２の工程を示
す要部の概略の断面図である。FIG. 2 is a schematic cross-sectional view of a main part showing a second step according to the first embodiment of the present invention.
【図３】本発明の第１の実施形態に係る第３の工程を示
す要部の概略の断面図である。FIG. 3 is a schematic cross-sectional view of a main part showing a third step according to the first embodiment of the present invention.
【図４】本発明の第１の実施形態に係る第４の工程を示
す要部の概略の断面図である。FIG. 4 is a schematic cross-sectional view of a main part showing a fourth step according to the first embodiment of the present invention.
【図５】本発明の第２の実施形態に係る第１の工程を示
す要部の概略の断面図である。FIG. 5 is a schematic cross-sectional view of a main part showing a first step according to a second embodiment of the present invention.
【図６】本発明の第２の実施形態に係る第２の工程を示
す要部の概略の断面図である。FIG. 6 is a schematic cross-sectional view of a main part showing a second step according to the second embodiment of the present invention.
【図７】本発明の第２の実施形態に係る第３の工程を示
す要部の概略の断面図である。FIG. 7 is a schematic sectional view of a main part showing a third step according to the second embodiment of the present invention.
【図８】本発明の第３の実施形態に係る第１の工程を示
す要部の概略の断面図である。FIG. 8 is a schematic cross-sectional view of a main part showing a first step according to a third embodiment of the present invention.
【図９】本発明の第３の実施形態に係る第２の工程を示
す要部の概略の断面図である。FIG. 9 is a schematic cross-sectional view of a main part showing a second step according to the third embodiment of the present invention.
【図１０】本発明の第３の実施形態に係る第３の工程を
示す要部の概略の断面図である。FIG. 10 is a schematic cross-sectional view of a main part showing a third step according to the third embodiment of the present invention.
１…下側配線 ３…上側層間絶縁膜 ４…コンタクトホール ５…コンタクト凹所 ７，１０，１３…コンタクト部材 ７ａ…上端部 ７ｂ，１０ｂ，１３ｂ…下端部 ８，１１，１４…上側配線 １０ａ，１３ａ…上端面 DESCRIPTION OF SYMBOLS 1 ... Lower wiring 3 ... Upper interlayer insulating film 4 ... Contact hole 5 ... Contact recess 7, 10, 13 ... Contact member 7a ... Upper end 7b, 10b, 13b ... Lower end 8, 11, 14 ... Upper wiring 10a, 13a: Upper end surface
Claims (5)
埋め込まれたコンタクト部材と、前記絶縁膜に形成した
配線とをコンタクトさせてなる半導体装置において、前
記コンタクト部材の前記配線とのコンタクト部分の面積
が、前記コンタクトホールの開孔面積より大面積に形成
されていることを特徴とする半導体装置。In a semiconductor device having a contact member embedded in a contact hole formed in an insulating film and a wiring formed in the insulating film, an area of a contact portion of the contact member with the wiring is provided. Is formed in an area larger than the opening area of the contact hole.
面であることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the contact surface of the contact member is an uneven surface.
ることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the contact portion has a mortar shape.
突出していることを特徴とする請求項１記載の半導体装
置。4. The semiconductor device according to claim 1, wherein the contact portion protrudes from a surface of the insulating film.
分の面積が、コンタクトホールの開孔面積の１１０％以
上となっていることを特徴とする請求項１記載の半導体
装置。5. The semiconductor device according to claim 1, wherein an area of a contact portion of the contact member with the wiring is 110% or more of a contact hole opening area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11016656A JP2000216238A (en) | 1999-01-26 | 1999-01-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11016656A JP2000216238A (en) | 1999-01-26 | 1999-01-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216238A true JP2000216238A (en) | 2000-08-04 |
Family
ID=11922402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11016656A Abandoned JP2000216238A (en) | 1999-01-26 | 1999-01-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216238A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009049963A1 (en) * | 2007-10-15 | 2009-04-23 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2021033073A (en) * | 2019-08-26 | 2021-03-01 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
1999
- 1999-01-26 JP JP11016656A patent/JP2000216238A/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009049963A1 (en) * | 2007-10-15 | 2009-04-23 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| US8299455B2 (en) | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| US8685809B2 (en) | 2007-10-15 | 2014-04-01 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2021033073A (en) * | 2019-08-26 | 2021-03-01 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466639A (en) | Double mask process for forming trenches and contacts during the formation of a semiconductor memory device | |
| JP2604631B2 (en) | Method for manufacturing semiconductor device | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| JP3214475B2 (en) | Method of forming dual damascene wiring | |
| JPS5893255A (en) | Manufacture of semiconductor device | |
| US6037262A (en) | Process for forming vias, and trenches for metal lines, in multiple dielectric layers of integrated circuit structure | |
| JP3068462B2 (en) | Method for manufacturing semiconductor device | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| US6784067B2 (en) | Method of manufacturing semiconductor device | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JP2000216238A (en) | Semiconductor device | |
| JP2001036010A (en) | Manufacture of semiconductor device | |
| JPS61208241A (en) | Manufacture of semiconductor device | |
| JP3274324B2 (en) | Method for manufacturing semiconductor device | |
| JP3135052B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000114259A (en) | Forming method of wiring in semiconductor device | |
| JP3367490B2 (en) | Method for manufacturing semiconductor device | |
| KR100327580B1 (en) | Method for forming metal line of a semiconductor device | |
| KR100514523B1 (en) | Method for metal interconnection of semiconductor device | |
| JPH11220025A (en) | Semiconductor device and its manufacture | |
| JP2004039724A (en) | Semiconductor device and its manufacturing method | |
| JPH0799198A (en) | Manufacture for semiconductor device | |
| JP2003023070A (en) | Semiconductor device and manufacturing method therefor | |
| KR100439477B1 (en) | Fabricating method of Tungsten plug in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040510 |