JP2000188309A - Stiffener and tab tape with the stiffener - Google Patents
Stiffener and tab tape with the stiffenerInfo
- Publication number
- JP2000188309A JP2000188309A JP10364891A JP36489198A JP2000188309A JP 2000188309 A JP2000188309 A JP 2000188309A JP 10364891 A JP10364891 A JP 10364891A JP 36489198 A JP36489198 A JP 36489198A JP 2000188309 A JP2000188309 A JP 2000188309A
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- lead
- tape
- insulating
- insulating tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＴＡＢ（Tape Aut
omated Bonding）テープを使用したＴＢＧＡ（Tape Bal
l Grid Array）やＣＳＰ（Chip Size Package ）に用い
られるスティフナ及びスティフナ付きＴＡＢテープに関
するものである。The present invention relates to a TAB (Tape Aut)
TBGA (Tape Bal) using omated Bonding tape
The present invention relates to a stiffener and a TAB tape with a stiffener used for a Grid Array (CSP) or a Chip Size Package (CSP).
【０００２】[0002]
【従来の技術】近年、ＬＳＩ素子の出入力（ピン、リー
ド等）数の増大にともなって、出入力の起点を平面に配
置できるため、特に微細化構造を必要としないＣＳＰ、
ＢＧＡ（Ball Grid Array ）型の半導体パッケージの要
求が高まっている。2. Description of the Related Art In recent years, as the number of inputs / outputs (pins, leads, etc.) of an LSI element has increased, the starting point of input / output can be arranged on a plane.
Demands for BGA (Ball Grid Array) type semiconductor packages are increasing.
【０００３】一方で、電子関連部品に対する低価格化の
要求も強く、新型構造であるＣＳＰ、ＢＧＡもこの要求
に答える構造の模索が進んでいる。低コスト化の中で、
現在注目を浴びているのは、ＴＡＢテープを使用したＴ
ａｐｅ−ＢＧＡ、ＣＳＰである。[0003] On the other hand, there is a strong demand for lower prices for electronic-related components, and CSPs and BGAs, which are new types of structures, are searching for a structure that meets this demand. Amid lower costs,
Currently, attention is paid to T using TAB tape.
ape-BGA, CSP.
【０００４】図６から図８にスティフナを備えたＴＡＢ
テープを使用したＢＧＡの代表的な構成例を示す。FIGS. 6 to 8 show a TAB having a stiffener.
A typical configuration example of a BGA using a tape is shown.
【０００５】図６に示すＢＧＡは、導体パターンを有す
る絶縁テープ、即ち、配線用のリード３２及び絶縁テー
プ３１から成るＴＡＢテープ３を、接着剤２２を介し
て、絶縁テープ３１側にて、スティフナ２１に貼り合わ
せた構成を有する。絶縁テープ３１及びスティフナ２１
の中心部にはデバイスホールが形成され、この部分に半
導体素子４が配設され、その電極パターンとリード３２
のインナーリード３２ａが、金バンプ３３に熱圧着する
ことで、接続されている。リードのインナーリード３２
ａを除く部分には、接着剤２２を用いてスティフナ２１
が貼着されている。さらに、チップ保護用の封止樹脂６
がチップ裏面（インナーリード接続面）の全域に被覆さ
れ、リード３２の所定位置には、所定個数の半田ボール
５が設けられている。[0006] The BGA shown in FIG. 6 is a stiffener, which is a method in which an insulating tape having a conductor pattern, that is, a TAB tape 3 composed of wiring leads 32 and an insulating tape 31 is attached to the insulating tape 31 via an adhesive 22. 21. Insulating tape 31 and stiffener 21
A device hole is formed in the center of the semiconductor device 4, and a semiconductor element 4 is provided in this portion.
Are connected to each other by thermocompression bonding to the gold bumps 33. Lead inner lead 32
a except for the stiffener 21 using an adhesive 22.
Is affixed. Further, a sealing resin 6 for protecting the chip.
Is covered over the entire area of the chip back surface (inner lead connection surface), and a predetermined number of solder balls 5 are provided at predetermined positions of the leads 32.
【０００６】スティフナ２１は、ＴＡＢテープ３の平坦
度を確保する補強板として機能するものであり、これに
よって半田ボール５とマザーボード（不図示）との接合
をスムーズに行うことができる。スティフナ２１には金
属板が用いられ、その片面には予め接着剤が塗布されて
おり、その塗布面をＴＡＢテープ３に貼り付けることに
より平坦化が図られる。The stiffener 21 functions as a reinforcing plate for securing the flatness of the TAB tape 3, so that the solder ball 5 can be smoothly joined to a motherboard (not shown). A metal plate is used for the stiffener 21, and an adhesive is previously applied to one surface of the stiffener 21, and the applied surface is attached to the TAB tape 3 to achieve flattening.
【０００７】図７に示すＢＧＡは、リード３２及び絶縁
テープ３１から成るＴＡＢテープ３を、接着剤２２を介
して、リード３２側にてスティフナ２１に貼り合わせた
構成を有する。リード３２の中心部には半導体素子搭載
部が形成され、この部分に半導体素子４が配設され、そ
の電極パターンとリード３２のインナーリード３２ａと
が、ボンディングワイヤ３４にて接続されている。リー
ド３２のインナーリードを除く部分には、接着剤２２を
用いてスティフナ２１が貼着されている。さらに、封止
樹脂７により半導体素子４のチップ全域が被覆され、ま
た、絶縁テープ３１の下面の所定位置には、所定個数の
半田ボール５が設けられ、絶縁テープ３１のビアホール
３５を介してリード３２と接続されている。[0007] The BGA shown in FIG. 7 has a configuration in which a TAB tape 3 composed of a lead 32 and an insulating tape 31 is bonded to a stiffener 21 on the lead 32 side via an adhesive 22. A semiconductor element mounting portion is formed at the center of the lead 32, and the semiconductor element 4 is provided in this portion. The electrode pattern and the inner lead 32 a of the lead 32 are connected by a bonding wire 34. The stiffener 21 is adhered to the part of the lead 32 except for the inner lead using an adhesive 22. Further, the entire chip of the semiconductor element 4 is covered with the sealing resin 7, and a predetermined number of solder balls 5 are provided at predetermined positions on the lower surface of the insulating tape 31. 32.
【０００８】図８に示すＢＧＡは、上記図６の構成にお
いて、さらにスティフナ２１の上面に、接着剤２９を用
いて保護フィルム２８を設けたものである。[0010] The BGA shown in FIG. 8 has a structure in which a protective film 28 is further provided on the upper surface of the stiffener 21 by using an adhesive 29 in the configuration of FIG.
【０００９】[0009]
【発明が解決しようとする課題】上記のように、ＴＡＢ
テープを使用したＢＧＡ、ＣＳＰの構造では、半田ボー
ルの基板への接合をスムーズに行うため、ＴＡＢテープ
の平担度を確保することが重要となり、半田ボールの搭
載される付近に、スティフナと呼ばれる金属板を貼り付
けた図６から図８に示す構造をとる。SUMMARY OF THE INVENTION As described above, TAB
In the structure of the BGA and CSP using the tape, it is important to secure the flatness of the TAB tape in order to smoothly join the solder ball to the substrate, and a stiffener is called in the vicinity where the solder ball is mounted. The structure shown in FIGS. 6 to 8 with a metal plate attached is adopted.
【００１０】この構造での製造コストの低減を図るた
め、スティフナの加工は、図９に示すように接着剤２２
をスティフナ２１の金属板にラミネートした後、打ち抜
きパンチ１０及び打ち抜きダイ１１間に設置し、両者を
一括打ち抜きする方法をとっている。In order to reduce the manufacturing cost in this structure, the stiffener is processed by an adhesive 22 as shown in FIG.
Is laminated on the metal plate of the stiffener 21 and then placed between the punch 10 and the die 11, and both are punched at once.
【００１１】しかしながら、この加工法では、図１０に
示すように、スティフナ２１の側面に発生する微粉状も
しくは舌状の金属バリ２１ａのコントロールが非常に難
しい。金属バリが発生すると、半田ボール部での電気的
なショートの問題につながる可能性が高く、品質保証上
大きな問題となっている。However, in this processing method, as shown in FIG. 10, it is very difficult to control fine or tongue-shaped metal burrs 21a generated on the side surfaces of the stiffener 21. The occurrence of metal burrs is likely to lead to a problem of an electrical short in the solder ball portion, which is a major problem in quality assurance.
【００１２】そこで、本発明の目的は、上記課題を解決
し、スティフナ加工時に発生するバリにより電気的なシ
ョートが発生しないようにしたスティフナ及びスティフ
ナ付きＴＡＢテープを提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a stiffener and a TAB tape with a stiffener in which the above-mentioned problems are solved and an electrical short circuit is prevented from occurring due to burrs generated during stiffener processing.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するた
め、本発明のスティフナは、導体パターンを有する絶縁
テープに接着されるスティフナにおいて、スティフナの
素材に、１５０℃以上のガラス転移点を持つ絶縁性のエ
ンジニアリングプラスチックスを用いるか（請求項
１）、又は、絶縁性のガラスクロス混在エポキシ樹脂系
基板を用いる構成（請求項２）としたものである。In order to achieve the above object, a stiffener according to the present invention is a stiffener which is bonded to an insulating tape having a conductor pattern. It is configured to use an engineering plastics having an insulating property (Claim 1) or to use an epoxy resin-based substrate mixed with an insulating glass cloth (Claim 2).
【００１４】また、本発明のスティフナ付きＴＡＢテー
プは、導体パターンを有する絶縁テープに、１５０℃以
上のガラス転移点を持つ絶縁性のエンジニアリングプラ
スチックスから成るスティフナを接着した構成（請求項
３）とするか、又は、絶縁性のガラスクロス混在エポキ
シ樹脂系基板から成るスティフナを接着した構成（請求
項４）としたものである。Further, the TAB tape with a stiffener of the present invention has a structure in which a stiffener made of insulating engineering plastic having a glass transition point of 150 ° C. or more is bonded to an insulating tape having a conductor pattern. Or a structure in which a stiffener made of an insulating glass cloth mixed epoxy resin-based substrate is bonded.
【００１５】本発明の要点は、ＴＡＢテープを使用した
ＢＧＡやＣＳＰに用いられるＴＡＢテープの半田ボール
の平坦度を確保するためＴＡＢテープの周囲に貼り付け
られるスティフナにおいて、従来金属であったスティフ
ナの素材に、絶縁性の樹脂を用い、有機材ベーススティ
フナとしている点にある。本発明のスティフナは非導電
性のスティフナであるため、図４の如く、このスティフ
ナ１に接着剤２をラミネートした後、打ち抜きパンチ１
０及び打ち抜きダイ１１により両者を一括打ち抜きした
場合、これにより図５の如く生じるバリ１ａは、非導通
性のバリとなる。従って、スティフナ加工時に発生する
従来の金属バリによる電気的なショートの問題が解消さ
れる。The point of the present invention is that a stiffener to be attached to the periphery of a TAB tape in order to ensure the flatness of a solder ball of a TAB tape used for a BGA or a CSP using a TAB tape. The point is that an insulating resin is used as a material and an organic material base stiffener is used. Since the stiffener of the present invention is a non-conductive stiffener, as shown in FIG.
When both are punched by the punching die 0 and the punching die 11, the burrs 1a generated as shown in FIG. 5 become non-conductive burrs. Therefore, the problem of the electrical short due to the conventional metal burr generated during the stiffener processing is solved.
【００１６】本発明のスティフナにおいては、熱可塑性
樹脂及び熱硬化性樹脂のいずれをも用いることができ
る。このうち熱可塑性樹脂としては、１５０℃以上のガ
ラス転移点を持つ耐熱性に優れたエンジニアリングプラ
スチックスやスーパーエンジニアリングプラスチックス
を使用することができる。具体的には、ＧＰＰＳ（汎用
ポリスチレン）樹脂、ＰＢＴ（ポリブチレンテレフタレ
ート）樹脂、ＰＥＥＫ（ポリエーテルエーテルケトン）
樹脂、ＰＥＳ（ポリエーテルスルホン）樹脂等である。In the stiffener of the present invention, any of a thermoplastic resin and a thermosetting resin can be used. Among them, as the thermoplastic resin, engineering plastics and super engineering plastics having a glass transition point of 150 ° C. or more and excellent in heat resistance can be used. Specifically, GPPS (general-purpose polystyrene) resin, PBT (polybutylene terephthalate) resin, PEEK (polyether ether ketone)
Resin, PES (polyethersulfone) resin and the like.
【００１７】例えば、ＰＢＴ樹脂は、ガラス転移点が１
５０℃〜２００℃程度の耐熱性に優れたエンジニアリン
グプラスチックスであり、熱変形温度が高いため、ステ
ィフナ接着後のＴＡＢテープの耐熱性信頼性確保の面か
ら適している。さらに、耐熱性の優れた熱変形温度が２
００℃以上程度のスーパーエンジニアリングプラスチッ
クスも好ましく使用することができる。このようなスー
パーエンジニアリングプラスチックスの例としては、Ｐ
ＰＳ樹脂やＰＥＳ樹脂等を挙げることができる。For example, a PBT resin has a glass transition point of 1
It is an engineering plastic having excellent heat resistance of about 50 ° C. to 200 ° C., and has a high heat deformation temperature, and thus is suitable for securing the heat resistance reliability of the TAB tape after the stiffener is bonded. Furthermore, the heat distortion temperature with excellent heat resistance is 2
Super engineering plastics having a temperature of about 00 ° C. or higher can also be preferably used. Examples of such super engineering plastics include P
PS resin and PES resin can be exemplified.
【００１８】一方、熱硬化性樹脂としては、例えば、ガ
ラスクロスを混在させたエポキシ樹脂を挙げることがで
きる。ガラスクロス混在エポキシ樹脂系基板の場合、そ
のガラスクロスの混在率を変化させることで、基板の熱
膨張率を変えることが可能であり、これを用いたＴ−Ｂ
ＧＡを搭載するマザーボードの熱膨張と合わせることが
可能である。これによって、半田ボールには熱によるス
トレスがほとんど負荷されず、半田ボールの耐クラック
信頼性が大幅に向上する。On the other hand, examples of the thermosetting resin include an epoxy resin mixed with glass cloth. In the case of an epoxy resin-based substrate mixed with glass cloth, it is possible to change the coefficient of thermal expansion of the substrate by changing the mixing ratio of the glass cloth.
It is possible to match the thermal expansion of the motherboard on which the GA is mounted. As a result, almost no stress is applied to the solder balls due to heat, and the crack resistance of the solder balls is greatly improved.
【００１９】[0019]
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.
【００２０】図１〜図３は、本発明のスティフナを備え
たＴＡＢテープを使用したＢＧＡ型半導体装置の構成例
である。FIGS. 1 to 3 show examples of the structure of a BGA type semiconductor device using a TAB tape having a stiffener according to the present invention.
【００２１】図１に示すＢＧＡは、導体パターンを有す
る絶縁テープ即ちリード３２及び絶縁テープ３１から成
るＴＡＢテープ３を、接着剤２を介して、絶縁テープ３
１側にて、スティフナ１に貼り合わせた構成を有する。
絶縁テープ３１及びスティフナ１の中心部にはデバイス
ホールが形成され、この部分に半導体素子４が配設さ
れ、その電極パターンとリード３２のインナーリード３
２ａが、金バンプ３３に熱圧着することで、接続されて
いる。リードのインナーリードを除く部分には、接着剤
２を用いてスティフナ１が貼着されている。さらに、チ
ップ保護用の封止樹脂６がチップ裏面（インナーリード
接続面）の全域に被覆され、リード３２の所定位置に
は、所定個数の半田ボール５が設けられている。The BGA shown in FIG. 1 is a TAB tape 3 composed of an insulating tape having a conductor pattern, that is, a lead 32 and an insulating tape 31.
On one side, the stiffener 1 is bonded.
A device hole is formed in the center of the insulating tape 31 and the stiffener 1, a semiconductor element 4 is provided in this portion, and the electrode pattern and the inner lead 3 of the lead 32 are provided.
2a is connected to the gold bump 33 by thermocompression bonding. A stiffener 1 is adhered to a portion of the lead other than the inner lead using an adhesive 2. Further, a sealing resin 6 for protecting the chip is coated on the whole area of the chip back surface (the inner lead connection surface), and a predetermined number of solder balls 5 are provided at predetermined positions of the leads 32.
【００２２】スティフナ１は、ＴＡＢテープ３の平坦度
を確保する補強板として機能するものであり、これによ
って半田ボール５とマザーボード（不図示）との接合を
スムーズに行うことを可能にする。The stiffener 1 functions as a reinforcing plate for securing the flatness of the TAB tape 3, thereby enabling the solder balls 5 to be smoothly joined to the motherboard (not shown).
【００２３】このスティフナ１の材料には、従来の金属
板に代えて、ガラスクロス混在エポキシ樹脂系基板を用
い、また、接着剤２には東レ接着剤ＴＳＡ−６１を用い
た。そして、このスティフナ１の片面に予め接着剤２を
塗布し、その塗布面をＴＡＢテープ３に貼り付けること
により平坦化を図った。As the material of the stiffener 1, an epoxy resin substrate mixed with glass cloth was used in place of the conventional metal plate, and the adhesive 2 was Toray adhesive TSA-61. Then, an adhesive 2 was applied to one surface of the stiffener 1 in advance, and the applied surface was attached to a TAB tape 3 to achieve flattening.
【００２４】スティフナ材料のガラスクロス混在エポキ
シ樹脂系基板は、ガラスクロスの混在率を変化させるこ
とで、基板の熱膨張率を変えることが可能であり、これ
を用いたＴ−ＢＧＡを搭載するマザーボードの熱膨張と
合わせることが可能である。これによって、半田ボール
５には熱によるストレスがほとんど負荷されず、半田ボ
ール５の耐クラック信頼性は大幅に向上する。An epoxy resin substrate mixed with glass cloth of a stiffener material can change the coefficient of thermal expansion of the substrate by changing the mixing ratio of glass cloth, and a motherboard mounted with a T-BGA using the same. Can be matched with the thermal expansion of Thereby, heat stress is hardly applied to the solder ball 5, and the crack resistance of the solder ball 5 is greatly improved.
【００２５】一方で、スティフナ１を加工する場合、接
着剤２をあらかじめスティフナであるガラスクロス混在
エポキシ樹脂系基板にラミネートしておき、両者を一括
に打ち抜いた。この場合、図５の如く打ち抜きバリ１ａ
は発生するが、いずれも非導電性のバリであり、半田ボ
ール５等の他の機能部にこのバリ１ａが付いた場合で
も、電気的ショートの問題は発生しなかった。On the other hand, when processing the stiffener 1, the adhesive 2 was previously laminated on a glass cloth-mixed epoxy resin-based substrate as a stiffener, and both were punched at once. In this case, as shown in FIG.
However, all are non-conductive burrs, and even if the burrs 1a are attached to other functional parts such as the solder balls 5, no problem of electrical short-circuit occurred.
【００２６】図２に示すＢＧＡでは、リード３２及び絶
縁テープ３１から成るＴＡＢテープ３を、接着剤２を介
して、リード３２側にて、ガラスクロス混在エポキシ樹
脂系基板から成るスティフナ１に貼り合わせ、平坦化を
図った。In the BGA shown in FIG. 2, a TAB tape 3 composed of a lead 32 and an insulating tape 31 is bonded to a stiffener 1 composed of an epoxy resin substrate mixed with glass cloth on the lead 32 side via an adhesive 2. , Flattened.
【００２７】即ち、リード３２の中心部に半導体素子搭
載部を形成し、この部分に半導体素子４を配設し、その
電極パターンとリード３２のインナーリード３２ａと
を、ボンディングワイヤ３４にて接続した。そして、リ
ード３２のインナーリード３２ａを除く部分に、接着剤
２を用いて、ガラスクロス混在エポキシ樹脂系基板から
成るスティフナ１を貼着した。さらに、封止樹脂７によ
り半導体素子４のチップ全域を被覆した。また、絶縁テ
ープ３１の下面の所定位置に、所定個数の半田ボール８
を設け、絶縁テープ３１のビアホール３５を介してリー
ド３２と接続した。That is, a semiconductor element mounting portion is formed at the center of the lead 32, the semiconductor element 4 is disposed at this portion, and the electrode pattern and the inner lead 32 a of the lead 32 are connected by a bonding wire 34. . Then, a stiffener 1 made of a glass cloth mixed epoxy resin-based substrate was adhered to a portion of the lead 32 except for the inner lead 32 a using an adhesive 2. Further, the entire chip of the semiconductor element 4 was covered with the sealing resin 7. A predetermined number of solder balls 8 are provided at predetermined positions on the lower surface of the insulating tape 31.
And connected to the leads 32 via the via holes 35 of the insulating tape 31.
【００２８】スティフナ１を加工する場合、接着剤２を
あらかじめガラスクロス混在エポキシ樹脂系基板にラミ
ネートしておき、一括に打ち抜きを行った。この場合、
図５の如く打ち抜きバリ１ａは発生するが、いずれも非
導電性のバリであり、半田ボール５等の他の機能部にこ
のバリ１ａが付いた場合でも、電気的ショートの問題は
発生しなかった。When processing the stiffener 1, the adhesive 2 was previously laminated on an epoxy resin substrate mixed with glass cloth, and punched at once. in this case,
Although punched burrs 1a are generated as shown in FIG. 5, they are all non-conductive burrs, and even if the burrs 1a are attached to other functional parts such as the solder balls 5, the problem of electrical short does not occur. Was.
【００２９】図３に示すＢＧＡは、上記図１の構成にお
いて、さらにスティフナ１の上面に、接着剤９を用いて
保護フィルム８を設けたものである。図１の場合と同様
に、打ち抜きにより発生したバリ１ａによる電気的ショ
ートの問題は発生しなかった。The BGA shown in FIG. 3 is the same as that shown in FIG. 1 except that a protective film 8 is further provided on the upper surface of the stiffener 1 using an adhesive 9. As in the case of FIG. 1, the problem of electrical short due to the burrs 1a generated by punching did not occur.
【００３０】上記実施形態では、スティフナの素材とし
てガラスクロス混在エポキシ樹脂系基板を用いたが、他
に、熱に対し寸法が安定で、かつ絶縁性のあるエンジニ
アリングプラスチックスを用いることができる。特に、
耐熱性に優れたエンジニアリングプラスチックスとして
一般に使用されている、ＰＢＴ、ＰＰＳ、ＰＳＦ、ＰＥ
Ｓ、ＰＥＥＫ等はこの用途に適している。In the above embodiment, an epoxy resin substrate mixed with glass cloth is used as the material of the stiffener. Alternatively, engineering plastics which are dimensionally stable against heat and have insulating properties can be used. In particular,
PBT, PPS, PSF, PE commonly used as engineering plastics with excellent heat resistance
S, PEEK, etc. are suitable for this application.
【００３１】なお、スティフナとＴＡＢテープとを貼り
合わせる接着剤には、ガラスクロスから成る熱硬化性プ
リプレグや、１５０℃以上のガラス転移点を持つエンジ
ニアリングプラスチックスを用いることができる。As the adhesive for bonding the stiffener and the TAB tape, a thermosetting prepreg made of glass cloth or an engineering plastic having a glass transition point of 150 ° C. or more can be used.
【００３２】[0032]
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。As described above, according to the present invention, the following excellent effects can be obtained.
【００３３】本発明のスティフナは、その素材に、１５
０℃以上のガラス転移点を持つ絶縁性のエンジニアリン
グプラスチックスか、又は、絶縁性のガラスクロス混在
エポキシ樹脂系基板を用いているので（請求項１、
２）、これに接着剤をあらかじめラミネートして、一括
に打ち抜きを行った場合、打ち抜きバリは発生するが、
いずれも非導電性のバリであり、半田ボール等他の機能
部にこのバリがついた場合でも、電気的ショート等の大
きな問題には発展しない。[0033] The stiffener of the present invention has 15
Since an insulating engineering plastic having a glass transition point of 0 ° C. or higher or an epoxy resin substrate mixed with an insulating glass cloth is used (claim 1,
2) If an adhesive is preliminarily laminated on this and punched in a lump, punch burrs will occur,
All are non-conductive burrs, and even if the burrs are attached to other functional parts such as solder balls, they do not cause a serious problem such as an electrical short.
【００３４】また、本発明のスティフナ付きＴＡＢテー
プも、同じく、導体パターンを有する絶縁テープに、１
５０℃以上のガラス転移点を持つ絶縁性のエンジニアリ
ングプラスチックスか、又は、絶縁性のガラスクロス混
在エポキシ樹脂系基板から成るスティフナを接着した構
成（請求項３、４）であるので、これに接着剤をあらか
じめラミネートして、一括に打ち抜きを行った場合、打
ち抜きバリは発生するが、いずれも非導電性のバリであ
り、半田ボール等他の機能部にこのバリがついた場合で
も、電気的ショート等の大きな問題には発展しない。The stiffener-attached TAB tape of the present invention is also applied to an insulating tape having a conductor pattern.
A structure in which an insulating engineering plastic having a glass transition point of 50 ° C. or higher or a stiffener made of an epoxy resin substrate mixed with an insulating glass cloth is bonded (claims 3 and 4). When laminating the agent in advance and punching all at once, punch burrs are generated, but all are non-conductive burrs, and even if this burr is attached to other functional parts such as solder balls, It does not develop into a big problem such as a short.
【図１】本発明の第１の実施形態に係るスティフナを用
いたＴＢＧＡの断面構造図である。FIG. 1 is a sectional structural view of a TBGA using a stiffener according to a first embodiment of the present invention.
【図２】本発明の第２の実施形態に係るスティフナを用
いたＴＢＧＡの断面構造図である。FIG. 2 is a sectional structural view of a TBGA using a stiffener according to a second embodiment of the present invention.
【図３】本発明の第３の実施形態に係るスティフナを用
いたＴＢＧＡの断面構造図である。FIG. 3 is a sectional structural view of a TBGA using a stiffener according to a third embodiment of the present invention.
【図４】スティフナの打ち抜き加工方法を示した図であ
る。FIG. 4 is a view illustrating a method of punching a stiffener.
【図５】図４で打ち抜き加工した有機材ベーススティフ
ナのバリ付着状況を示した断面図である。FIG. 5 is a cross-sectional view showing the state of burrs attached to the organic material base stiffener punched in FIG.
【図６】従来のスティフナを用いたＴＢＧＡの断面構造
図である。FIG. 6 is a sectional structural view of a TBGA using a conventional stiffener.
【図７】従来のスティフナを用いた別のＴＢＧＡの断面
構造図である。FIG. 7 is a sectional structural view of another TBGA using a conventional stiffener.
【図８】従来のスティフナを用いたさらに別のＴＢＧＡ
の断面構造図である。FIG. 8 shows still another TBGA using a conventional stiffener.
FIG.
【図９】従来のスティフナに対する打ち抜き加工方法を
示した図である。FIG. 9 is a view showing a conventional punching method for a stiffener.
【図１０】図９で打ち抜き加工した金属製スティフナの
バリ付着状況を示した断面図である。FIG. 10 is a cross-sectional view showing the state of attachment of burrs on the metal stiffener punched in FIG.
１ スティフナ １ａ バリ（非導電性） ２ 接着剤 ３ ＴＡＢテープ Reference Signs List 1 stiffener 1a burr (non-conductive) 2 adhesive 3 TAB tape
Claims (4)
れるスティフナにおいて、スティフナの素材に、１５０
℃以上のガラス転移点を持つ絶縁性のエンジニアリング
プラスチックスを用いたことを特徴とするスティフナ。1. A stiffener bonded to an insulating tape having a conductive pattern, wherein the material of the stiffener is
A stiffener characterized by using insulating engineering plastics having a glass transition point of at least ℃.
れるスティフナにおいて、スティフナの素材に、絶縁性
のガラスクロス混在エポキシ樹脂系基板を用いたことを
特徴とするスティフナ。2. A stiffener to be bonded to an insulating tape having a conductor pattern, wherein an insulating glass cloth mixed epoxy resin based substrate is used as a material of the stiffener.
０℃以上のガラス転移点を持つ絶縁性のエンジニアリン
グプラスチックスから成るスティフナを接着したことを
特徴とするスティフナ付きＴＡＢテープ。3. An insulating tape having a conductor pattern,
A TAB tape with a stiffener, wherein a stiffener made of insulating engineering plastics having a glass transition point of 0 ° C. or more is bonded.
性のガラスクロス混在エポキシ樹脂系基板から成るステ
ィフナを接着したことを特徴とするスティフナ付きＴＡ
Ｂテープ。4. A TA with a stiffener, wherein a stiffener made of an epoxy resin substrate mixed with an insulating glass cloth is adhered to an insulating tape having a conductor pattern.
B tape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364891A JP2000188309A (en) | 1998-12-22 | 1998-12-22 | Stiffener and tab tape with the stiffener |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364891A JP2000188309A (en) | 1998-12-22 | 1998-12-22 | Stiffener and tab tape with the stiffener |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188309A true JP2000188309A (en) | 2000-07-04 |
Family
ID=18482929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10364891A Pending JP2000188309A (en) | 1998-12-22 | 1998-12-22 | Stiffener and tab tape with the stiffener |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188309A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622332B2 (en) | 2002-04-29 | 2009-11-24 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| CN111246662A (en) * | 2018-11-29 | 2020-06-05 | 欣兴电子股份有限公司 | Carrier plate structure and manufacturing method thereof |
-
1998
- 1998-12-22 JP JP10364891A patent/JP2000188309A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622332B2 (en) | 2002-04-29 | 2009-11-24 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| CN111246662A (en) * | 2018-11-29 | 2020-06-05 | 欣兴电子股份有限公司 | Carrier plate structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555614C (en) | Band automated bonding packaging system and this device is bonded to the method for face glass | |
| US5859475A (en) | Carrier strip and molded flex circuit ball grid array | |
| EP1396885B1 (en) | Resin moulded automotive electronic control unit | |
| KR20070009428A (en) | Semiconductor device and manufacturing method therefor | |
| JP2002270717A (en) | Semiconductor device | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| US8102046B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100392720B1 (en) | Chip scale package in which layout of wiring lines is improved | |
| JP2000188309A (en) | Stiffener and tab tape with the stiffener | |
| JPH11102989A (en) | Bga semiconductor device | |
| US20030071353A1 (en) | Semiconductor device | |
| JP2004094839A (en) | Rfid tag | |
| JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3013810B2 (en) | Method for manufacturing semiconductor device | |
| JP3841135B2 (en) | Semiconductor device, circuit board and electronic equipment | |
| JPH06252330A (en) | Lead frame for wiring board | |
| JPH11111882A (en) | Bga type semiconductor device and wiring board for the device | |
| JPH09252064A (en) | Bga-type semiconductor device | |
| US20080122056A1 (en) | Semiconductor device package | |
| JP4123131B2 (en) | Semiconductor device | |
| JP3482837B2 (en) | Semiconductor device | |
| JPH0817861A (en) | Chip electronic part by tab tape | |
| JPH1084055A (en) | Semiconductor device and its manufacturing method | |
| JPH04322435A (en) | Semiconductor device and manufacture thereof | |
| KR20010073452A (en) | Ball grid array package and printed circuit board used in the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |