JP2000180482A - Frequency variation computing unit - Google Patents

Frequency variation computing unit

Info

Publication number
JP2000180482A
JP2000180482A JP10377873A JP37787398A JP2000180482A JP 2000180482 A JP2000180482 A JP 2000180482A JP 10377873 A JP10377873 A JP 10377873A JP 37787398 A JP37787398 A JP 37787398A JP 2000180482 A JP2000180482 A JP 2000180482A
Authority
JP
Japan
Prior art keywords
frequency
time
measured
input
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10377873A
Other languages
Japanese (ja)
Inventor
Teruo Miyamoto
照雄 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOKO RES KK
Original Assignee
KOKO RES KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOKO RES KK filed Critical KOKO RES KK
Priority to JP10377873A priority Critical patent/JP2000180482A/en
Publication of JP2000180482A publication Critical patent/JP2000180482A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a frequency variation computing unit to obtain the acceleration of a rotator, a linearly moving body to be measured, etc., by receiving the input of frequency pulses to be measured from a pulse generating-type detector, etc., mounted to the rotator and the linearly moving body to be measured and obtaining frequency fluctuations. SOLUTION: In a frequency variation computing unit, each of the input of frequency pulses to be measured which vary every moment and the values latched by the input of the frequency pulses to be measured immediately before gates of an input pulse counter 6, which counts the frequency pulses to be measured for every time-gate between time-gates, and a free running counter 4, which counts time-base clocks 3, are inputted to an FIFO register 8, which shifts at every time-gate. Then the time stamp value of a few times (n-times) before, the time stamp value of this time, the sum value of the frequency pulses to be measured counted between the two time stamp values, and the time-base clocks are computed at a computing unit 7 and are obtained by acceleration computations.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回転体や直線運動
する被計測体に取り付けたパルス発生型検出器等から被
測定周波数パルスを入力し、周波数変動を求めて、回転
体や直線運動する被計測体などの加速度を求める周波数
変動演算器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rotating body or a linearly moving object which receives a frequency pulse to be measured from a pulse generating type detector or the like attached to a rotating body or a measuring object which moves linearly. The present invention relates to a frequency fluctuation calculator for obtaining an acceleration of a measured object or the like.

【0002】[0002]

【従来の技術】一般に、回転体や直線運動する被計測体
に取り付けたパルス発生型検出器等から被測定周波数パ
ルスを入力し、周波数変動を求めて、回転体や直線運動
する被計測体などの加速度を求める場合で、アナログ演
算で求めようとするときは図3実施例の様に周波数−電
圧変換器(30)で周波数を電圧に変換してから微分回
路(31)で加速度信号に変換している。
2. Description of the Related Art In general, a frequency pulse to be measured is inputted from a pulse generating type detector or the like attached to a rotating body or a linearly moving object to be measured, and a frequency fluctuation is obtained to obtain a rotating or linearly moving object to be measured. In the case where the acceleration is calculated by analog calculation, the frequency is converted into a voltage by the frequency-voltage converter (30) and then converted into an acceleration signal by the differentiating circuit (31) as shown in FIG. are doing.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、前述の
如く、アナログ演算で図3実施例の様に周波数−電圧変
換器(30)で周波数を電圧に変換してから微分回路
(31)で加速度信号に変換する場合は、温度変化・経
年変化によるドリフト、抵抗・コンデンサ等による精度
崩れ、アナログアンプの自己発振、自己発振を防止する
ための補正回路による応答性の悪さ、周波数−電圧変換
器(30)の周波数−電圧変換に於いては、低周波数領
域におけるリップルの問題、また周期計測から周波数変
換する場合は、階段状出力電圧の変化を微分回路(3
1)で微分することによる急峻な立ち上がり出力誤差、
急峻な立ち上がり出力誤差を防止するための一次遅れ回
路による応答の遅れ等、の問題があった。
However, as described above, the frequency is converted into a voltage by the frequency-voltage converter (30) as in the embodiment of FIG. In the case of conversion to the following, drift due to temperature change and aging change, loss of accuracy due to resistance, capacitor, etc., self-oscillation of the analog amplifier, poor responsiveness by a correction circuit for preventing self-oscillation, frequency-voltage converter (30 In the frequency-voltage conversion of (3), the problem of ripple in a low frequency region, and when the frequency is converted from the period measurement, the change of the step-like output voltage is determined by a differentiating circuit (3).
Steep rising output error due to differentiation in 1),
There are problems such as a delay in response by a first-order delay circuit for preventing a steep rising output error.

【0004】本発明は、斯かる実情に鑑み、その課題と
するところの、刻々と入力される被測定周波数パルスか
ら加速度を求める時に、温度変化・経年変化によるドリ
フト、抵抗・コンデンサ等による精度崩れ、アナログア
ンプの自己発振、自己発振を防止するための補正回路に
よる応答性の悪さ、の問題等を解決して、精度、安定
度、応答性の高い演算を可能にした加速度演算による周
波数変動演算器を提供しようとするものである。
The present invention has been made in view of the above circumstances, and when the acceleration is determined from the frequency pulse to be measured which is input every moment, the accuracy is lost due to drift due to temperature changes and aging, and resistance and capacitors. Frequency fluctuation calculation by acceleration calculation that solves the problem of analog amplifier self-oscillation, poor response by correction circuit to prevent self-oscillation, etc., and enables calculation with high accuracy, stability and responsiveness It is intended to provide a container.

【0005】[0005]

【課題を解決するための手段】本発明の周波数変動演算
器においては、一実施例を図1の系統図の示されている
様に、被測定周波数パルス(9)入力を、時間ゲートを
発生するゲートクロック(1)と、被測定周波数パルス
(9)を計数する入力パルスカウンタ(6)と、タイム
ベースクロック(3)を計数しているフリーランニング
カウンタ(4)と、被測定周波数パルス(9)入力でフ
リーランニングカウンタ(4)の計数値をラッチするラ
ッチ回路(5)と、入力パルスカウンタ(6)とラッチ
回路(5)の値をゲートクロック(1)毎に記憶するF
IFOレジスタ(8)と、その記憶されたFIFOレジ
スタ(8)の値を取り出して、タイムベースクロック
(3)とを演算して加速度を求める演算器(7)を具備
して成るものである。
In the frequency fluctuation calculator according to the present invention, as shown in the system diagram of FIG. 1, a frequency pulse to be measured (9) is input to generate a time gate. A gate clock (1), an input pulse counter (6) for counting a frequency pulse to be measured (9), a free running counter (4) for counting a time base clock (3), and a frequency pulse to be measured ( 9) A latch circuit (5) for latching the count value of the free running counter (4) at the input, and an F for storing the values of the input pulse counter (6) and the latch circuit (5) for each gate clock (1).
It comprises an IFO register (8), and a calculator (7) for taking out the stored value of the FIFO register (8) and calculating a time base clock (3) to obtain an acceleration.

【0006】上記手段の周波数変動演算器によれば、刻
々と変化している被測定周波数パルス(9)入力を、あ
らかじめ定めておいたゲートクロック(1)の時間ゲー
ト毎に、時間ゲートの間に被測定周波数パルス(9)を
計数した入力パルスカウンタ(6)の値と、タイムベー
スクロック(3)を計数しているフリーランニングカウ
ンタ(4)の時間ゲート直前で、被測定周波数パルス
(9)入力でラッチした計数値(タイムスタンプ値)
の、それぞれをゲートクロック(1)の時間ゲート毎に
シフトするFIFOレジスタ(8)に入力して、数回
(n回)前のタイムスタンプ値と今回のタイムスタンプ
値と、その間に計数された被測定周波数パルス(9)の
合計値と、タイムベースクロックとを演算器(7)で演
算して、加速度演算で求められた周波数変動演算出力が
得られる。
[0006] According to the frequency fluctuation calculator of the above means, the input of the frequency pulse to be measured (9), which is constantly changing, is input to the predetermined time gate of the gate clock (1) for each time gate. The value of the input pulse counter (6) counting the frequency pulse (9) to be measured and the frequency pulse (9) immediately before the time gate of the free-running counter (4) counting the time base clock (3). ) Count value latched by input (time stamp value)
Are input to a FIFO register (8) that shifts each time gate of the gate clock (1), and the time stamp value of several times (n times), the current time stamp value, and the time stamp value are counted during that time. The sum of the frequency pulse to be measured (9) and the time base clock are calculated by the calculator (7) to obtain a frequency fluctuation calculation output obtained by the acceleration calculation.

【0007】[0007]

【発明の実施の形態】以下、本発明の周波数変動演算器
の実施例を図面を参照して説明する。図1は本発明の周
波数変動演算器およびその実施例を示す系統図、図2は
図1のタイミング説明図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a frequency fluctuation calculator according to the present invention. FIG. 1 is a system diagram showing a frequency fluctuation calculator according to the present invention and an embodiment thereof, and FIG. 2 is a timing explanatory diagram of FIG.

【0008】図1に於いてゲートクロック(1)は、全
体の計数測定、演算等の時間ゲートであり、制御回路
(2)で全体のタイミングを担っている。この信号は、
タイムベースクロック(3)を分周して作っても、非同
期で発生させてもかまわない。精度はあまり重要ではな
い。
In FIG. 1, a gate clock (1) is a time gate for counting, measuring and calculating the whole, and the control circuit (2) bears the entire timing. This signal is
The time base clock (3) may be generated by dividing or may be generated asynchronously. Accuracy is not very important.

【0009】タイムベースクロック(3)は、被測定周
波数パルス(9)を測る基準となる信号で、通常はゲー
トクロック(1)周波数の1000倍以上が良い。この
信号をフリーランニングカウンタ(4)で常時計数して
いる。フリーランニングウンタのビット数は、マイクロ
コンピュータ等のソフトウエア処理でキャリーをカウン
トするので充分長いものとする。
The time base clock (3) is a signal used as a reference for measuring the frequency pulse (9) to be measured, and is usually preferably at least 1000 times the frequency of the gate clock (1). This signal is constantly counted by the free running counter (4). The number of bits in the free running counter is set to be sufficiently long because carry is counted by software processing such as a microcomputer.

【0010】ラッチ回路(5)は、タイムベースクロッ
ク(3)で刻々計数しているフリーランニングカウンタ
(4)の計数値を、被測定周波数パルス(9)の信号で
ラッチする。ラッチデータはゲートクロック(1)が入
力される直前の値を利用する。ラッチ回路のデータをF
IFOレジスタ(8)に送る。
The latch circuit (5) latches the count value of the free-running counter (4), which is counting by the time base clock (3), with the signal of the frequency pulse to be measured (9). The latch data uses the value immediately before the gate clock (1) is input. The data of the latch circuit is
Send to IFO register (8).

【0011】入力パルスカウンタ(6)は、被測定周波
数パルス(9)を常時計数をして、ゲートクロック
(1)が入力される直前の値を利用する。ゲートクロッ
ク(1)が入力される直前の値をFIFOレジスタ
(8)に送る。
The input pulse counter (6) constantly counts the frequency pulse (9) to be measured and uses the value immediately before the gate clock (1) is input. The value immediately before the gate clock (1) is input is sent to the FIFO register (8).

【0012】FIFOレジスタ(8)は、先入れ先出し
のレジスタで、通常はマイクロコンピュータで制御する
のでメモリ等が使用される。ここに上述ゲートクロック
(1)毎に入ってくるラッチ回路(5)の値と、入力パ
ルスカウンタ(6)の値をFIFOレジスタ(8)にシ
フトして入力する。
The FIFO register (8) is a first-in first-out register, and is usually controlled by a microcomputer, so that a memory or the like is used. Here, the value of the latch circuit (5) and the value of the input pulse counter (6) that are input for each gate clock (1) are shifted and input to the FIFO register (8).

【0013】演算器(7)は、通常マイクロコンピュー
タで実現するが、内部定数としてタイムベースクロック
(3)の周波数を持ち、FIFOレジスタ(8)から今
回のメモリ値と前回(n回前)のメモリ値から、周波数
および加速度を演算して求める。
The arithmetic unit (7) is usually realized by a microcomputer. The arithmetic unit (7) has the frequency of the time base clock (3) as an internal constant, and stores the current memory value and the previous (n-th previous) value from the FIFO register (8). The frequency and acceleration are calculated from the memory value.

【0014】次に上述の構成での動作を図2タイミング
説明図を参照して説明する。図2の時間は左が過去で右
が現在とする。
Next, the operation of the above configuration will be described with reference to the timing diagram of FIG. The time in FIG. 2 is the past on the left and the present on the right.

【0015】タイムベースクロック(3)からのタイム
ベースクロック波形(10)を、連続してフリーランニ
ングカウンタ(4)で計数している。
The time base clock waveform (10) from the time base clock (3) is continuously counted by the free running counter (4).

【0016】入力される被測定周波数パルス波形(1
2)を、入力パルスカウンタ(6)で連続して入力パル
スカウンタのタイミング(14)で示すように計数して
いる。
The pulse waveform of the frequency to be measured (1
2) is counted continuously by the input pulse counter (6) as shown by the input pulse counter timing (14).

【0017】入力される被測定周波数パルス波形(1
2)のタイミングで、ラッチ回路のタイミング(13)
で示すようにタイムベースクロック(3)を計数してい
るフリーランニングカウンタ(4)のタイムスタンプ値
をラッチしている。
The pulse waveform of the frequency to be measured (1
At the timing of 2), the timing of the latch circuit (13)
As shown by, the time stamp value of the free running counter (4) counting the time base clock (3) is latched.

【0018】ゲートクロック(1)の発生で、ゲートク
ロック波形(11)に示すように測定間隔のタイミング
をとっている。
When the gate clock (1) is generated, the timing of the measurement interval is set as shown in the gate clock waveform (11).

【0019】ゲートクロック波形(11)の立ち上がり
直前の、ゲートクロック直前のタイミング(15)に示
すように、ラッチ回路(5)のタイムスタンプ値と、入
力パルスカウンタ(6)の被測定周波数パルス(9)の
計数値をFIFOレジスタ(8)にシフトして送る。
As shown in a timing (15) immediately before the rising of the gate clock waveform (11) and immediately before the gate clock, the time stamp value of the latch circuit (5) and the frequency pulse to be measured ( The count value of 9) is shifted and sent to the FIFO register (8).

【0020】周波数演算区間(16)は、1ゲートクロ
ック毎の区切りを示す。TM=周波数演算区間(16)
の中心とするが、終端部分のタイミングで演算しても良
い。
The frequency operation section (16) indicates a break for each gate clock. TM = frequency calculation section (16)
, But may be calculated at the timing of the end part.

【0021】TCK=タイムベースクロック波形(1
0)の周波数[Hz]、FIN=被測定周波数パルス波
形(12)の周波数[Hz]、TST1=FIFOレジ
スタ(8)REG1データのラッチ回路(5)からのタ
イムスタンプ値、PIN1=FIFOレジスタ(8)R
EG1データの入力パルスカウンタ(6)値、各々の現
在値とする。
TCK = time base clock waveform (1
0) frequency [Hz], FIN = frequency [Hz] of frequency pulse waveform to be measured (12), TST1 = FIFO register (8) REG1 data time stamp value from latch circuit (5), PIN1 = FIFO register ( 8) R
The value of the input pulse counter (6) of the EG1 data is assumed to be the current value of each.

【0022】周波数演算は、FIN=区間内入力パルス
個数/区間内有効時間、となるので、下記の式で演算さ
れる。
In the frequency calculation, FIN = the number of input pulses in a section / the effective time in a section, and therefore, is calculated by the following equation.

【0023】[0023]

【数1】 (Equation 1)

【0024】n=2で1ゲートクロック期間内の周波数
となる。n=3以上でゲートクロック毎の移動平均とな
る。
When n = 2, the frequency is within one gate clock period. A moving average for each gate clock is obtained when n = 3 or more.

【0025】加速度演算は、加速度=(現在周波数−前
回周波数)/経過時間、となるので、下記の式で演算さ
れる。
Since the acceleration is calculated as follows: acceleration = (current frequency−previous frequency) / elapsed time, it is calculated by the following equation.

【0026】[0026]

【数2】 (Equation 2)

【0027】以上の動作をFIFOレジスタ(8)をシ
フトしながらゲートクロック(1)毎に演算器(7)で
演算しながら行う。
The above operation is performed while shifting the FIFO register (8) and calculating by the calculator (7) for each gate clock (1).

【0028】以上に説明のように、フリーランニングカ
ウンタ(4)を停止、リセットしないでタイムスタンプ
値を使用すると、長い移動平均の場合、全てのFIFO
レジスタ(8)の値を加算して演算しなくてもよい。
As described above, when the time stamp value is used without stopping and resetting the free running counter (4), in the case of a long moving average, all FIFOs are used.
It is not necessary to add the value of the register (8) to perform the operation.

【0029】さらに、をフリーランニングカウンタ
(4)を停止、リセットしないので加算誤差防ぐことが
できる。もちろん停止、リセットして演算してもかまわ
ない。
Furthermore, since the free running counter (4) is not stopped and reset, addition errors can be prevented. Of course, the calculation may be performed after stopping or resetting.

【0030】このタイミング説明では、ゲートクロック
波形(11)の立ち上がり直前の、ゲートクロック直前
のタイミング(15)に示すように、ラッチ回路(5)
のタイムスタンプ値と、入力パルスカウンタ(6)の被
測定周波数パルス(9)の計数値を使用するようになっ
ているが、ゲートクロック直後のタイミングを使用して
もかまわない。
In this timing description, as shown in the timing (15) immediately before the rise of the gate clock waveform (11) and immediately before the gate clock (11), the latch circuit (5)
Is used, and the count value of the frequency pulse to be measured (9) of the input pulse counter (6) is used, but the timing immediately after the gate clock may be used.

【0031】平均演算しない方法として、ゲートクロッ
ク(1)の時間ゲートを使用しないで、被測定周波数パ
ルス波形(12)で示すようなタイミング毎に、タイム
ベースクロック(3)を計数しているフリーランニング
カウンタ(4)のタイムスタンプ値をラッチ回路(5)
でラッチして、ラッチ回路のタイミング(13)で示し
た、前回のタイムスタンプ値と今回のタイムスタンプ値
を使用して、周期を測定して周波数、加速度を演算する
こともできる。
As a method of not performing the averaging operation, the time base clock (3) is counted at each timing as shown by the frequency pulse waveform to be measured (12) without using the time gate of the gate clock (1). Latch circuit (5) for latching time stamp value of running counter (4)
Using the previous time stamp value and the current time stamp value indicated by the timing (13) of the latch circuit, the period can be measured to calculate the frequency and acceleration.

【0032】このときは、ゲートクロック(1)、入力
パルスカウンタ(6)、FIFOレジスタ(8)の平均
用レジスタが不要となる。
In this case, the gate clock (1), the input pulse counter (6), and the averaging register of the FIFO register (8) become unnecessary.

【0033】また、ゲートクロック(1)を不要とし
て、ゲート時間毎の移動平均演算では無く、ラッチ回路
のタイミング(13)で示した様なタイミングで、FI
FOレジスタ(8)に被測定周波数パルス(9)入力毎
に送り、パルス平均型の移動平均を行うこともできる。
Further, since the gate clock (1) is not required, the FI is not used for the moving average calculation for each gate time, but at the timing shown in the timing (13) of the latch circuit.
A pulse-averaged moving average can also be sent by sending it to the FO register (8) for each input of the measured frequency pulse (9).

【0034】尚、本発明の周波数変動演算器は、上述の
実施例にのみ限定されるものではなく、本発明の要旨を
逸脱しない範囲内において種々変更を加え得ることは勿
論である。
It should be noted that the frequency fluctuation calculator of the present invention is not limited to the above-described embodiment, and it is needless to say that various changes can be made without departing from the gist of the present invention.

【0035】[0035]

【発明の効果】以上、説明したように本発明の請求項1
記載の周波数変動演算器によれば、被測定周波数パルス
を入力して加速度を求める周波数変動演算時に、従来多
くあった周波数から加速度を求める演算での問題点を解
決し、低いタイムベースからでも精度、安定度、分解能
の高い演算を可能にし、さらに最適な平均化処理もする
という優れた効果を奏し得る。
As described above, the first aspect of the present invention is as described above.
According to the described frequency fluctuation calculator, the frequency fluctuation calculation to obtain the acceleration by inputting the frequency pulse to be measured solves the problem of the calculation to calculate the acceleration from the frequency that was conventionally large, and the accuracy is improved even from a low time base. It is possible to achieve an excellent effect of enabling high-stability, high-resolution computation, and also performing optimal averaging processing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の周波数変動演算器の実施例を示す系統
図である。
FIG. 1 is a system diagram showing an embodiment of a frequency fluctuation calculator according to the present invention.

【図2】本発明の周波数変動演算器の実施例を示す図1
の構成のタイミング説明図である。
FIG. 2 is a diagram showing an embodiment of a frequency fluctuation calculator according to the present invention.
FIG. 4 is a timing explanatory diagram of the configuration of FIG.

【図3】従来の技術を使用したアナログ周波数変動演算
器の実施例を示す系統図である。
FIG. 3 is a system diagram showing an embodiment of an analog frequency fluctuation calculator using a conventional technique.

【符号の説明】[Explanation of symbols]

1 ゲートクロック 2 制御回路 3 タイムベースクロック 4 フリーランニングカウンタ 5 ラッチ回路 6 入力パルスカウンタ 7 演算器 8 FIFOレジスタ 10 タイムベースクロック波形 11 ゲートクロック波形 12 被測定周波数パルス波形 13 ラッチ回路のタイミング 14 入力パルスカウンタのタイミング 15 ゲートクロック直前のタイミング 16 周波数演算区間 17 移動平均無し加速度演算区間 18 2個の移動平均加速度演算区間 19 4個の移動平均加速度演算区間 30 周波数−電圧変換器 31 微分回路 DESCRIPTION OF SYMBOLS 1 Gate clock 2 Control circuit 3 Time base clock 4 Free running counter 5 Latch circuit 6 Input pulse counter 7 Operation unit 8 FIFO register 10 Time base clock waveform 11 Gate clock waveform 12 Frequency pulse waveform to be measured 13 Latch circuit timing 14 Input pulse Counter timing 15 Timing immediately before the gate clock 16 Frequency calculation section 17 Acceleration calculation section without moving average 18 Two moving average acceleration calculation sections 19 Four moving average acceleration calculation sections 30 Frequency-voltage converter 31 Differentiating circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 被測定周波数パルスを入力とし、基準周
波数発生手段のタイムベースクロックを計数しているタ
イムベース計数手段を被測定周波数パルス入力でラッチ
した計数値から、周期・経過時間を求め、周波数および
加速度を演算することを特徴とする周波数変動演算器。
1. A period / elapsed time is obtained from a count value obtained by inputting a frequency pulse to be measured and time base counting means for counting a time base clock of a reference frequency generating means with the input of the frequency pulse to be measured. A frequency variation calculator for calculating frequency and acceleration.
【請求項2】 被測定周波数パルスを入力とし、基準周
波数発生手段のタイムベースクロックを計数しているタ
イムベース計数手段を被測定周波数パルス入力でラッチ
した計数値を、被測定周波数パルス入力毎にシフトする
FIFO(ファーストイン ファーストアウト)動作の
記憶手段に入力して、数回(n回)前のタイムスタンプ
値と今回のタイムスタンプ値と、その間に計数された被
測定周波数パルスの合計値とを演算することにより、被
測定周波数パルス入力毎に周波数および加速度を求める
ことを特徴とする周波数変動演算器。
2. A frequency-measured pulse is input, and a count value obtained by latching the time-base counting means for counting the time-base clock of the reference frequency generating means with the frequency-of-measurement pulse input is provided for each frequency-of-measurement-pulse input. The data is input to the storage means of the FIFO (first-in first-out) operation to be shifted, and the time stamp value several times (n times) and the current time stamp value, and the total value of the frequency pulse to be measured counted during the time stamp value are stored. A frequency variation calculator for calculating a frequency and an acceleration for each input of a frequency pulse to be measured.
【請求項3】 被測定周波数パルスを入力とし、時間計
時手段の時間ゲート毎に、時間ゲートから時間ゲートま
で間に被測定周波数パルスを計数したパルス計数手段の
値と、基準周波数発生手段のタイムベースクロックを計
数しているタイムベース計数手段の時間ゲート直前で被
測定周波数パルス入力でラッチした計数値(タイムスタ
ンプ値)の、それぞれを時間計時手段の時間ゲート毎に
シフトするFIFO(ファーストイン ファーストアウ
ト)動作の記憶手段に入力して、数回(n回)前のタイ
ムスタンプ値と今回のタイムスタンプ値と、その間に計
数された被測定周波数パルスの合計値と、タイムベース
クロックとを演算することにより、時間ゲート毎に周波
数および加速度を求めることを特徴とする周波数変動演
算器。
3. The method according to claim 1, wherein the frequency pulse to be measured is input, and for each time gate of the time counting means, the value of the pulse counting means for counting the frequency pulse to be measured between the time gates and the time of the reference frequency generating means. A FIFO (first-in-first-out) which shifts each of the count values (time stamp values) latched by the frequency pulse to be measured immediately before the time gate of the time base counting means for counting the base clock for each time gate of the time counting means. Out) input to the operation storage means to calculate the time stamp value several times (n times) and the current time stamp value, the total value of the frequency pulse to be measured counted during the time stamp, and the time base clock A frequency fluctuation calculator for obtaining a frequency and an acceleration for each time gate.
JP10377873A 1998-12-15 1998-12-15 Frequency variation computing unit Pending JP2000180482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10377873A JP2000180482A (en) 1998-12-15 1998-12-15 Frequency variation computing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10377873A JP2000180482A (en) 1998-12-15 1998-12-15 Frequency variation computing unit

Publications (1)

Publication Number Publication Date
JP2000180482A true JP2000180482A (en) 2000-06-30

Family

ID=18509214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10377873A Pending JP2000180482A (en) 1998-12-15 1998-12-15 Frequency variation computing unit

Country Status (1)

Country Link
JP (1) JP2000180482A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010139493A (en) * 2008-12-10 2010-06-24 Tsuneo Yamauchi Method for measuring frequency variation and the like and device for the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123979A (en) * 1977-04-04 1978-10-28 Ono Sokki Seisakusho Kk Device for measuring acceleration and deceleration
JPH06230019A (en) * 1993-01-29 1994-08-19 Kobe Steel Ltd Position/speed detecting circuit
JPH078772U (en) * 1993-07-14 1995-02-07 神鋼電機株式会社 Speed detector
JPH0755554A (en) * 1993-08-19 1995-03-03 Yokogawa Electric Corp Frequency change measuring instrument

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123979A (en) * 1977-04-04 1978-10-28 Ono Sokki Seisakusho Kk Device for measuring acceleration and deceleration
JPH06230019A (en) * 1993-01-29 1994-08-19 Kobe Steel Ltd Position/speed detecting circuit
JPH078772U (en) * 1993-07-14 1995-02-07 神鋼電機株式会社 Speed detector
JPH0755554A (en) * 1993-08-19 1995-03-03 Yokogawa Electric Corp Frequency change measuring instrument

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010139493A (en) * 2008-12-10 2010-06-24 Tsuneo Yamauchi Method for measuring frequency variation and the like and device for the same

Similar Documents

Publication Publication Date Title
US4875201A (en) Electronic pulse time measurement apparatus
US20090072812A1 (en) Event-Driven Time-Interval Measurement
EP0177557B1 (en) Counting apparatus and method for frequency sampling
KR100220672B1 (en) Time interval measurer having parallel architecture
US10082824B2 (en) Method and device for clock calibration and corresponding apparatus
US5592659A (en) Timing signal generator
Szplet et al. Picosecond-precision multichannel autonomous time and frequency counter
JP2000180482A (en) Frequency variation computing unit
JPH0783980A (en) Jitter/wander analyzer
JP5787096B2 (en) Physical quantity measuring device, physical quantity measuring method
US4823293A (en) Correlation time-difference detector
TWI772810B (en) Time measurement apparatus and method
KR950006468A (en) Periodic measuring device
EP1983650A1 (en) Corrected DE translation: Differenzzeit-Digital-Wandler Corrected FR translation: Convertisseur temps différentiel-numérique
KR20150105241A (en) Time base including an oscillator, a frequency divider circuit and clocking pulse inhibition circuit
JPH01124773A (en) Frequency measuring instrument
US6944099B1 (en) Precise time period measurement
JPH03131715A (en) Measuring data processor
JPS5917914B2 (en) Jitter measurement device
RU197391U1 (en) DIGITAL FREQUENCY METER
JP2663482B2 (en) Measurement circuit
JP2523890B2 (en) Pulse phase measurement device
KR0141211B1 (en) Time measuring apparatus
KR100567601B1 (en) An Apparatus For Compensating Quantization Error for Synchronous A/F converter
RU2007839C1 (en) Device for thermal correction of crystal oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318