JP2000147557A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2000147557A
JP2000147557A JP32685198A JP32685198A JP2000147557A JP 2000147557 A JP2000147557 A JP 2000147557A JP 32685198 A JP32685198 A JP 32685198A JP 32685198 A JP32685198 A JP 32685198A JP 2000147557 A JP2000147557 A JP 2000147557A
Authority
JP
Japan
Prior art keywords
wiring
image signal
electrode
transistor
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32685198A
Other languages
Japanese (ja)
Inventor
Koichi Abu
恒一 阿武
Takeshi Tanaka
武 田中
Hiroshi Ogawara
洋 大河原
Masaaki Matsuda
正昭 松田
Tetsuya Kawamura
徹也 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32685198A priority Critical patent/JP2000147557A/en
Publication of JP2000147557A publication Critical patent/JP2000147557A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Optical Filters (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the manufacturing yield and reliability of products by providing common wiring for protecting static electricity in pixel signal electrode wiring and connecting the static electricity protecting common wiring with the pixel signal electrode wiring through a resistance element. SOLUTION: The static electricity protection wiring 104 electrically connected to common electrode wiring terminals 112A, 112B is formed on the opposite side parallel to one side forming the pixel signal electrode wiring terminals 114 and placing holding an effective display area between them. Then, the static electricity protection wiring 104 is connected to respective image signal electrode wiring 101 through the resistance elements 105. Then, the image signal electrode wiring 101 are connected to the common electrode formed on a color filter substrate through the resistance elements 105. Thus, a threshold value of a thin film transistor 40 is adjusted by grounding the common electrode with an external connection terminal 117C, that is, grounding the counter electrode and the image signal electrode wiring 101 and applying a negative voltage from the terminals 113' to scan electrode wiring side static electricity protection diode common line 120 of scan electrode wiring 100.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置に係り、特に薄膜トランジスタ
をスイッチング素子として用いた場合の静電気に起因す
る特性変化や薄膜トランジスタの閾値のばらつきを矯正
して表示品質を向上させた液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly, to a display quality by correcting a characteristic change caused by static electricity and a variation in a threshold value of a thin film transistor when the thin film transistor is used as a switching element. The present invention relates to an improved liquid crystal display device.

【0002】[0002]

【従来の技術】各種の映像機器や情報機器のモニターに
用いられる液晶表示装置として薄膜トランジスタをスイ
ッチング素子としたアクティブマトリクス方式の液晶表
示装置が広く用いられている。
2. Description of the Related Art An active matrix type liquid crystal display device using thin film transistors as a switching element is widely used as a liquid crystal display device used for monitors of various video equipment and information equipment.

【0003】この種の液晶表示装置は、絶縁基板上に画
素選択用の多数の薄膜トランジスタを形成したアクティ
ブマトリクス基板と、共通電極とカラーフィルタを形成
したカラーフィルタ基板を貼り合わせ、両者の間に液晶
を挟持させて構成した液晶パネルに駆動回路を組み込ん
で構成される。
In this type of liquid crystal display device, an active matrix substrate in which a large number of thin film transistors for selecting pixels are formed on an insulating substrate and a color filter substrate in which a common electrode and a color filter are formed are attached to each other. And a driving circuit incorporated in a liquid crystal panel configured to hold the liquid crystal panel.

【0004】近年の画面の大型化、高精細化に伴い、ア
クティブマトリクス基板に形成する薄膜トランジスタの
特性を均一に揃えることがますます難しくなっている。
また、製作工程での静電気に起因する薄膜トランジスタ
の破壊や特性劣化も大きな問題となっている。
[0004] With the recent increase in screen size and definition, it has become increasingly difficult to make uniform the characteristics of thin film transistors formed on an active matrix substrate.
In addition, destruction and characteristic deterioration of the thin film transistor due to static electricity in a manufacturing process are also serious problems.

【0005】薄膜トランジスタの閾値を揃える方法とし
て、従来は、薄膜トランジスタの完成時に加熱処理等を
施していた。また、静電気の対策としては、液晶パネル
として完成時に切断除去される基板部分に薄膜トランジ
スタの配線と接続した配線を設けていた。
Conventionally, as a method of making the threshold values of the thin film transistors uniform, a heat treatment or the like has been performed when the thin film transistors are completed. As a countermeasure against static electricity, a wiring connected to a wiring of a thin film transistor is provided on a substrate portion which is cut and removed when the liquid crystal panel is completed.

【0006】[0006]

【発明が解決しようとする課題】上記従来の技術におい
ては、アクティブマトリクス基板の製作工程での加熱処
理による薄膜トランジスタの閾値の均一化には限界があ
り、それぞれの薄膜トランジスタの特性に依然としてば
らつきが残っている。そのため、液晶への印加電圧のば
らつきによる輝度むらが発生する。
In the above prior art, there is a limit to the uniformity of the threshold value of the thin film transistor by heat treatment in the manufacturing process of the active matrix substrate, and the characteristics of each thin film transistor still vary. I have. For this reason, uneven brightness occurs due to variation in the voltage applied to the liquid crystal.

【0007】本発明の目的は、上記従来技術の問題点を
解消すると共に、製造歩留りと製品の信頼性を向上させ
た液晶表示装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device which solves the above-mentioned problems of the prior art and has improved production yield and product reliability.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、液晶表示装置を構成するアクティブマト
リクス基板の画素信号電極配線に静電気保護のための共
通配線(静電気保護共通配線)を設け、この静電気保護
共通配線と画素信号電極配線とを抵抗素子(好ましくは
半導体材料からなる抵抗素子)あるいはトランジスタ
(好ましくは、画素選択用と同様の薄膜トランジスタ)
を介して接続した構成としたことによって達成される。
In order to achieve the above-mentioned object, the present invention provides a common wiring for protecting static electricity (static protection common wiring) on a pixel signal electrode wiring of an active matrix substrate constituting a liquid crystal display device. The static electricity protection common wiring and the pixel signal electrode wiring are connected to a resistive element (preferably a resistive element made of a semiconductor material) or a transistor (preferably a thin film transistor similar to that for pixel selection).
This is achieved by having a configuration connected via

【0009】この際、静電気保護共通配線は、全ての画
素信号電極配線に対して一本、または画素信号電極配線
の奇数番と偶数番ごとにそれぞれ一本形成する。さら
に、画素信号電極配線に画素信号を供給する画素信号電
極配線端子を形成した辺またはこれと平行で有効表示領
域を挟んで位置する対辺の何れか一本または二本纏めて
配置するか、上記各辺のそれぞれに各一本配置する。
At this time, one electrostatic protection common line is formed for all the pixel signal electrode lines, or one line is formed for each of the odd-numbered and even-numbered pixel signal electrode lines. Further, either one or two of the sides on which the pixel signal electrode wiring terminals for supplying pixel signals to the pixel signal electrode wiring are formed or the opposite sides parallel to and sandwiching the effective display area are arranged together or Each one is placed on each side.

【0010】静電気保護共通配線は対向基板であるカラ
ーフィルタ基板の共通電極に接続するための共通電極配
線端子に接続する。さらに、静電気保護共通配線を薄膜
トランジスタを介して画素信号電極配線と接続する場合
は、この薄膜トランジスタを制御する制御配線(ゲート
電極配線)を別個に設け、薄膜トランジスタの欠陥検査
を行う構成とすることもできる。
The electrostatic protection common wiring is connected to a common electrode wiring terminal for connecting to a common electrode of a color filter substrate which is an opposite substrate. Further, when the static electricity protection common wiring is connected to the pixel signal electrode wiring via the thin film transistor, a control wiring (gate electrode wiring) for controlling the thin film transistor may be separately provided to perform a defect inspection of the thin film transistor. .

【0011】本発明の典型的な構成を列挙すれば、以下
のとおりである。すなわち、 (1)絶縁基板上に形成した共通電極と、複数色のカラ
ーフィルタとを備えたカラーフィルタ基板と、・・・
(構成A) 絶縁基板上に形成した複数の走査電極配線と、走査電極
配線に交差するように形成された複数の画像信号電極配
線と、走査電極配線と画像信号電極配線とに接続して有
効表示領域を形成するように二次元配列された複数の薄
膜トランジスタと、薄膜トランジスタのそれぞれに接続
された画素電極と、画素電極に接続された付加容量と、
カラーフィルタ基板に形成した共通電極と接続するため
の共通電極配線端子と、走査電極配線および画像信号電
極配線から有効表示領域の外側の一辺に引き出された走
査電極配線端子およびこの一辺と隣接する他辺に引き出
された画像信号電極配線端子と、少なくとも薄膜トラン
ジスタを被覆する保護絶縁膜とを具備してカラーフィル
タ基板と所定の間隙で対向配置され、この間隙に液晶を
挟持して液晶パネルを構成するアクティブマトリクス基
板と、・・・(構成B) 走査電極配線端子と画像信号電極配線端子に表示のため
の信号電圧を供給する走査電極駆動回路と画像信号電極
駆動回路と、・・・(構成C) 画素信号電極配線端子を形成した一辺と平行で、有効表
示領域を挟んで位置する対辺に形成されて共通電極配線
端子と電気的に接続する静電気保護配線と、・・・(構
成D) 静電気保護配線と画像信号電極配線との間を接続する抵
抗素子と、・・・(構成E) を備えた。
The typical constitutions of the present invention are as follows. That is, (1) a color filter substrate having a common electrode formed on an insulating substrate and a plurality of color filters,
(Configuration A) A plurality of scanning electrode wirings formed on an insulating substrate, a plurality of image signal electrode wirings formed so as to intersect the scanning electrode wirings, and an effective connection to the scanning electrode wirings and the image signal electrode wirings. A plurality of thin film transistors two-dimensionally arranged so as to form a display area, a pixel electrode connected to each of the thin film transistors, and an additional capacitor connected to the pixel electrode;
A common electrode wiring terminal for connecting to a common electrode formed on the color filter substrate; a scanning electrode wiring terminal extending from the scanning electrode wiring and the image signal electrode wiring to one side outside the effective display area; An image signal electrode wiring terminal extending to the side and a protective insulating film covering at least a thin film transistor are provided, and are disposed to face a color filter substrate at a predetermined gap, and a liquid crystal is sandwiched in the gap to form a liquid crystal panel. Active matrix substrate,... (Configuration B) A scanning electrode driving circuit and an image signal electrode driving circuit for supplying a signal voltage for display to the scanning electrode wiring terminal and the image signal electrode wiring terminal,. ) The pixel signal electrode wiring terminal is formed on the opposite side parallel to one side where the pixel signal electrode wiring terminal is formed and sandwiching the effective display area, and electrically connected to the common electrode wiring terminal. And electrostatic protective wiring connection, a resistive element connected between a ... (Configuration D) electrostatic protection lines and the image signal electrode wiring, with a ... (Configuration E).

【0012】(2)(1)の構成A,B,Cと、画素信
号電極配線端子を形成した一辺と平行で、有効表示領域
を挟んで位置する対辺に形成されて共通電極配線端子と
電気的に接続する第一の静電気保護配線と、上記一辺に
形成されて共通電極配線端子と電気的に接続する第二の
静電気保護配線と、・・・(構成F) 第一の静電気保護配線と第二の静電気保護配線との間を
画像信号電極配線の一つおきに接続する第一の抵抗素子
と第二の抵抗素子と、・・・(構成G) を備えた。
(2) The arrangements A, B, and C of (1) are formed on opposite sides of the effective display area in parallel with one side on which the pixel signal electrode wiring terminals are formed, and are electrically connected to the common electrode wiring terminals. A first static electricity protection wiring to be electrically connected, a second static electricity protection wiring formed on the one side and electrically connected to the common electrode wiring terminal,... (Configuration F) A first resistance element and a second resistance element that connect the second electrostatic protection wiring to every other image signal electrode wiring, and the like (Configuration G).

【0013】(3)(1)または(2)の構成におい
て、前記抵抗素子を半導体の抵抗材料で形成した。・・
・(構成H) (4)(1)の構成A,B,Cと、画素信号電極配線端
子を形成した一辺と平行で、有効表示領域を挟んで位置
する対辺に形成されて共通電極配線端子と電気的に接続
する静電気保護配線と、・・・(構成I) 静電気保護配線と画像信号電極配線との間に介挿してオ
ン/オフする如く接続した複数のトランジスタと、この
トランジスタのオン/オフを制御するトランジスタ制御
配線と、・・・(構成J) トランジスタ制御配線を接続して外部から制御信号を与
えるためのトランジスタ走査端子と、・・・(構成K) を備えた。
(3) In the configuration of (1) or (2), the resistance element is formed of a semiconductor resistance material.・ ・
(Configuration H) (4) The configuration A, B, and C of (1) and a common electrode wiring terminal formed on the opposite side parallel to one side of the pixel signal electrode wiring terminal and located across the effective display area. (Configuration I) Plural transistors connected between the electrostatic protection wiring and the image signal electrode wiring so as to be turned on / off, and an on / off of the transistor (Constitution J) A transistor scanning terminal for connecting the transistor control wiring and externally supplying a control signal, and (Constitution K).

【0014】(5)(4)において、前記トランジスタ
制御配線が前記静電気保護配線に前記画像信号電極配線
を一つおきに接続する第一のトランジスタ制御配線と第
二のトランジスタ制御配線とから構成され、・・・(構
成L) かつ前記トランジスタ走査端子が第一のトランジスタ制
御配線と第二のトランジスタ制御配線のそれぞれに接続
した第一のトランジスタ走査端子と第一のトランジスタ
走査端子とを有せしめた。・・・(構成M) (6)(1)の構成A,B,Cと、画素信号電極配線端
子を形成した一辺と平行で、有効表示領域を挟んで位置
する対辺に形成されて共通電極配線端子と電気的に接続
する第一の静電気保護配線と、上記一辺に形成されて共
通電極配線端子と電気的に接続する第二の静電気保護配
線と、・・・(構成N) 第一の静電気保護配線と第二の静電気保護配線と画像信
号電極配線の一つおきの間に介挿してオン/オフする如
く接続した複数の第一のトランジスタおよび複数の第二
のトランジスタと、・・・(構成O) 第一のトランジスタと第二のトランジスタのオン/オフ
を制御する第一のトランジスタ制御配線と第二のトラン
ジスタ制御配線と、・・・(構成P) 第一のトランジスタと第二のトランジスタに接続した第
一のトランジスタ制御配線と第二のトランジスタ制御配
線をそれぞれ接続して外部から制御信号を与えるための
第一のトランジスタ走査端子と第二のトランジスタ走査
端子と、・・・(構成Q) とを備えた。
(5) In the constitution (4), the transistor control wiring comprises a first transistor control wiring and a second transistor control wiring for connecting the image signal electrode wiring to every other one of the electrostatic protection wirings. (Configuration L) wherein the transistor scanning terminal has a first transistor scanning terminal and a first transistor scanning terminal connected to the first transistor control wiring and the second transistor control wiring, respectively. . (Configuration M) (6) The configuration A, B, and C of (1) and the common electrode formed on the opposite side that is parallel to one side on which the pixel signal electrode wiring terminal is formed and that is located across the effective display area. A first electrostatic protection wiring electrically connected to the wiring terminal, a second electrostatic protection wiring formed on the one side and electrically connected to the common electrode wiring terminal,... (Configuration N) A plurality of first transistors and a plurality of second transistors interposed between the electrostatic protection wiring, the second electrostatic protection wiring and every other image signal electrode wiring so as to be turned on / off; (Structure O) First transistor control wiring and second transistor control wiring for controlling on / off of the first transistor and the second transistor,... (Configuration P) First transistor and second transistor The first tiger connected to the transistor A first transistor scanning terminal and a second transistor scanning terminal for connecting the transistor control wiring and the second transistor control wiring, respectively, and applying a control signal from the outside;

【0015】(7)(1)の構成A,B,Cと、画素信
号電極配線端子を形成した一辺と平行で、有効表示領域
を挟んで位置する対辺の何れかに形成されて第一の共通
電極配線端子と電気的に接続する第一の静電気保護配線
と、・・・(構成R) 第二の共通電極配線端子と電気的に接続する第二の静電
気保護配線と、・・・(構成S) 第一の静電気保護配線および第二の静電気保護配線とに
対し画像信号電極配線の一つおきの間に介挿してオン/
オフする如く接続した複数の第一のトランジスタおよび
複数の第二のトランジスタと、・・・(構成T) 第一のトランジスタと第二のトランジスタのオン/オフ
を制御する第一のトランジスタ制御配線と第二のトラン
ジスタ制御配線と、・・・(構成U) 第一のトランジスタと第二のトランジスタに接続した第
一のトランジスタ制御配線と第二のトランジスタ制御配
線をそれぞれ接続して外部から制御信号を与えるための
第一のトランジスタ走査端子と第二のトランジスタ走査
端子と、・・・(構成V) とを備えた。
(7) The configuration A, B, C of (1) and the first side formed parallel to one side of the pixel signal electrode wiring terminal and formed on one of the opposite sides sandwiching the effective display area. A first electrostatic protection wiring electrically connected to the common electrode wiring terminal;.. (Configuration R) a second electrostatic protection wiring electrically connected to the second common electrode wiring terminal; Configuration S) The first electrostatic protection wiring and the second electrostatic protection wiring are interposed between every other image signal electrode wiring and turned on / off.
A plurality of first transistors and a plurality of second transistors connected so as to be turned off, (Configuration T) a first transistor control wiring for controlling on / off of the first transistor and the second transistor Second transistor control wiring, ... (Configuration U) The first transistor control wiring and the second transistor control wiring connected to the first transistor and the second transistor are connected to each other, and a control signal is supplied from outside. , A first transistor scanning terminal and a second transistor scanning terminal for providing the same.

【0016】(8)(7)において、前記第一の静電気
保護配線と複数の第一のトランジスタおよび第一のトラ
ンジスタ制御配線ならびに第一のトランジスタ走査端子
と、・・・(構成W) 前記第二の静電気保護配線と複数の第二のトランジスタ
および第二のトランジスタ制御配線ならびに第二のトラ
ンジスタ走査端子とを、前記画素信号電極配線端子を形
成した一辺と、この辺に平行で有効表示領域を挟んで位
置する対辺とのそれぞれの辺に形成した・・・(構成
X)。
(8) In (7), the first electrostatic protection wiring, a plurality of first transistors, a first transistor control wiring, and a first transistor scanning terminal; The two static electricity protection wirings, the plurality of second transistors, the second transistor control wiring, and the second transistor scanning terminal are sandwiched between one side where the pixel signal electrode wiring terminal is formed and the effective display area in parallel with this side. Formed on each side of the opposite side located at (configuration X).

【0017】(9)(1)〜(8)の何れかにおいて、
前記トランジスタ走査端子を、前記走査電配線端子また
は外部接続端子の何れかの形成位置に併設した・・・
(構成Y)。
(9) In any one of (1) to (8),
The transistor scanning terminal is provided at a position where either the scanning wiring terminal or the external connection terminal is formed.
(Configuration Y).

【0018】上記本発明の構成により、静電気保護配線
による静電気対策がなされると共に、画素を構成する薄
膜トランジスタに電圧を印加して、その閾値のばらつき
を矯正でき、かつ画像信号電極配線と走査電極配線との
短絡検査、その他の配線の検査が可能となり、製造歩留
りの向上を図ることができ、高品質の液晶表示装置を提
供できる。
According to the configuration of the present invention, the countermeasure against static electricity by the static electricity protection wiring can be taken, the voltage can be applied to the thin film transistor constituting the pixel, the variation of the threshold can be corrected, and the image signal electrode wiring and the scanning electrode wiring can be corrected. Inspection of short-circuits and other wirings can be performed, the production yield can be improved, and a high-quality liquid crystal display device can be provided.

【0019】なお、本発明は、上記の構成および後述す
る実施例に限定されるものではなく、本発明の技術思想
を逸脱することなく、種々の変更が可能である。
It should be noted that the present invention is not limited to the above configuration and the embodiments described later, and various modifications can be made without departing from the technical idea of the present invention.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。なお、この実施
例では、アクティブマトリクス基板上の端子部に駆動回
路の一部を構成する半導体素子を直接搭載した、所謂チ
ップオングラス(COG)方式の液晶表示装置を例とし
て示したが、駆動回路を全て液晶パネルの外側の基板に
取り付けてTAB(テープオートメーテッドボンディオ
ング)方式の液晶表示装置にも同様に適用できるもので
ある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to examples. In this embodiment, a so-called chip-on-glass (COG) type liquid crystal display device in which a semiconductor element forming a part of a driving circuit is directly mounted on a terminal portion on an active matrix substrate is shown as an example. The entire circuit is mounted on a substrate outside the liquid crystal panel, and can be similarly applied to a TAB (tape automated bonding) type liquid crystal display device.

【0021】図1は本発明による液晶表示装置の第一実
施例を説明するアクティブマトリクス基板の等価回路図
である。なお、同図はアクティブマトリクス基板を原始
基板(母基板)から切断して図示しないカラーフィルタ
基板と貼り合わせる前の最終基板に搭載された回路を示
す。
FIG. 1 is an equivalent circuit diagram of an active matrix substrate for explaining a first embodiment of a liquid crystal display device according to the present invention. FIG. 1 shows a circuit mounted on a final substrate before the active matrix substrate is cut from the original substrate (mother substrate) and bonded to a color filter substrate (not shown).

【0022】本実施例では、基板(絶縁基板、ここでは
ガラス基板、以下同じ)上に形成した複数の走査電極配
線100と、この走査電極配線100に交差するように
形成された複数の画像信号電極配線101の交差部分に
画素に対応した薄膜トランジスタ40を接続して有効表
示領域を形成する二次元配列されたマトリクスが構成さ
れている。
In the present embodiment, a plurality of scanning electrode wirings 100 formed on a substrate (insulating substrate, here, a glass substrate, the same applies hereinafter) and a plurality of image signals formed so as to intersect the scanning electrode wirings 100 are provided. A two-dimensionally arranged matrix that forms an effective display area by connecting thin film transistors 40 corresponding to pixels to intersections of the electrode wirings 101 is configured.

【0023】薄膜トランジスタ40のそれぞれには画素
電極103が接続され、この画素電極に付加容量41が
接続されている。共通電極配線端子112A,112
B,112C,112Dは、図示しないカラーフィルタ
基板に形成した共通電極と接続するための端子である。
A pixel electrode 103 is connected to each of the thin film transistors 40, and an additional capacitor 41 is connected to the pixel electrode. Common electrode wiring terminals 112A, 112
B, 112C and 112D are terminals for connection to a common electrode formed on a color filter substrate (not shown).

【0024】走査電極配線101および画像信号電極配
線100から有効表示領域の外側の一辺に走査電極配線
端子113および画像信号電極配線端子114が引き出
され、これらの配線端子に破線で示した走査電極駆動回
路115、画像信号電極駆動回路116の各出力が接続
される。
A scanning electrode wiring terminal 113 and an image signal electrode wiring terminal 114 are drawn out of the scanning electrode wiring 101 and the image signal electrode wiring 100 to one side outside the effective display area, and these wiring terminals are connected to the scanning electrode driving lines indicated by broken lines. Each output of the circuit 115 and the image signal electrode driving circuit 116 is connected.

【0025】走査電極駆動回路115と画像信号電極駆
動回路116の入力端子には外部接続端子117Aと1
17Bが接続されるように構成されている。
The input terminals of the scan electrode drive circuit 115 and the image signal electrode drive circuit 116 have external connection terminals 117A and 1
17B is connected.

【0026】117Cは共通電極配線端子112Aに接
続した外部接続端子、117Dは共通電極配線端子11
2Dに接続した外部接続端子を示す。なお、共通電極配
線端子は各隅に設けられているが、この端子は最低一個
あればよいものである。
Reference numeral 117C denotes an external connection terminal connected to the common electrode wiring terminal 112A, and 117D denotes a common electrode wiring terminal 11A.
The external connection terminal connected to 2D is shown. Although the common electrode wiring terminals are provided at each corner, at least one common terminal is sufficient.

【0027】走査電極配線端子113側とその対辺側に
は、それぞれ走査電極配線側静電気保護ダイオード共通
線120が敷設されており、走査電極配線側静電気保護
ダイオード119で走査電極配線100に接続されてい
る。
On the scanning electrode wiring terminal 113 side and the opposite side, scanning electrode wiring side electrostatic protection diode common lines 120 are laid, respectively, and are connected to the scanning electrode wiring 100 by the scanning electrode wiring side electrostatic protection diode 119. I have.

【0028】そして、画素信号電極配線端子114を形
成した一辺と平行で、有効表示領域を挟んで位置する対
辺に共通電極配線端子112A,112Bと電気的に接
続する静電気保護配線104が形成されており、この静
電気保護配線104と各画像信号電極配線101との間
を抵抗素子105で接続してある。この抵抗素子は薄膜
トランジスタ40を構成する半導体材料と同一の材料で
構成することにより、薄膜トランジスタ40の形成工程
で形成することができる。
An electrostatic protection wiring 104 electrically connected to the common electrode wiring terminals 112A and 112B is formed on a pair of sides parallel to one side of the pixel signal electrode wiring terminal 114 and sandwiching the effective display area. In addition, a resistance element 105 connects between the electrostatic protection wiring 104 and each image signal electrode wiring 101. This resistive element can be formed in the step of forming the thin film transistor 40 by using the same material as the semiconductor material forming the thin film transistor 40.

【0029】このように構成したことにより、抵抗素子
105を介して画像信号電極配線101が対向基板であ
るカラーフィルタ基板に形成されている共通電極に接続
される。そのため、この共通電極を外部接続端子117
Cで接地し、すなわち対向電極と画像信号電極配線10
1を接地し、端子113’から走査電極配線100の走
査電極配線側静電気保護ダイオード共通線120に負の
電圧を数十V(この電圧は、液晶パネルの画素数や配線
の容量等の条件で異なる)を印加することで、薄膜トラ
ンジスタ40の閾値を調整することができる。
With such a configuration, the image signal electrode wiring 101 is connected to the common electrode formed on the color filter substrate as the opposite substrate via the resistance element 105. Therefore, this common electrode is connected to the external connection terminal 117.
C, that is, the counter electrode and the image signal electrode wiring 10
1 is grounded and a negative voltage of several tens of volts is applied from the terminal 113 ′ to the scanning electrode wiring side electrostatic protection diode common line 120 of the scanning electrode wiring 100 (this voltage depends on the number of pixels of the liquid crystal panel, the capacity of the wiring, etc. By applying (different), the threshold value of the thin film transistor 40 can be adjusted.

【0030】例えば、上記の電圧を−50Vとし、この
電圧を十秒間印加する。これによって、閾値が高めにシ
フトしていた薄膜トランジスタは、その閾値が下がり、
液晶に印加される電圧のばらつきに起因する表示むらに
ついては、液晶に対して十分な電圧が印加されるように
なるため、この表示むらが低減され、表示不良が改善さ
れる。なお、この処理で閾値が低くなり過ぎた薄膜トラ
ンジスタは、加熱処理で元に戻すことができる。
For example, the above voltage is set to -50 V, and this voltage is applied for 10 seconds. As a result, the thin film transistor whose threshold value has shifted to a higher value has a lower threshold value,
Regarding display unevenness due to variation in the voltage applied to the liquid crystal, a sufficient voltage is applied to the liquid crystal, so that the display unevenness is reduced and display defects are improved. Note that a thin film transistor whose threshold value has become excessively low in this process can be returned to its original state by heat treatment.

【0031】また、製造工程中にカラーフィルタ基板が
帯電した場合、従来構成の液晶パネルでは、アクティブ
マトリクス基板とカラーフィルタ基板との間の電位差を
解消することができなかった。そのため、製造工程中に
液晶を介して電位差が薄膜トランジスタに作用し、閾値
をシフトさせる要因の一つとなっていた。
Further, when the color filter substrate is charged during the manufacturing process, the liquid crystal panel of the conventional configuration cannot eliminate the potential difference between the active matrix substrate and the color filter substrate. For this reason, a potential difference acts on the thin film transistor via the liquid crystal during the manufacturing process, which is one of the factors for shifting the threshold value.

【0032】これに対し、本実施例の構成によれば、カ
ラーフィルタ基板が帯電した場合、上記抵抗素子105
を介して共通電極と画像信号電極配線101とが同電位
となり、アクティブマトリクス基板との間の電位差が解
消される。その結果、電撃の発生が回避され、静電気に
起因する薄膜トランジスタ等のダメージを防止すること
ができる。
On the other hand, according to the structure of this embodiment, when the color filter substrate is charged, the resistance element 105
, The common electrode and the image signal electrode wiring 101 have the same potential, and the potential difference between the common electrode and the active matrix substrate is eliminated. As a result, generation of electric shock can be avoided, and damage to the thin film transistor and the like due to static electricity can be prevented.

【0033】このように、本実施例によれば、製造ばら
つき、あるいは製造工程中の静電気によりシフトした薄
膜トランジスタの閾値を揃えて、表示のばらつきを低減
することができると共に、静電気による薄膜トランジス
タ等の構成回路のダメージを防止することができる。
As described above, according to the present embodiment, it is possible to reduce the variation in display by aligning the threshold values of the thin film transistors shifted due to manufacturing variations or static electricity during the manufacturing process, and to reduce the configuration of the thin film transistors and the like due to static electricity. Circuit damage can be prevented.

【0034】図2は本発明による液晶表示装置の第二実
施例を説明するアクティブマトリクス基板の等価回路図
である。本実施例が前記第一実施例と異なる点は、共通
電極配線端子112Aと112Bとに接続した第一の静
電気保護共通配線104と、共通電極配線端子112C
と112Dとに接続した第二の静電気保護共通配線10
8を設け、それぞれを第一の抵抗素子105、第二の抵
抗素子109を介して画像信号電極配線101を一本お
きに接続した点である。その他の構成は第一実施例と同
様なので説明は省略する。なお、第一の静電気保護共通
配線104は第一実施例の静電気保護共通配線104と
同様であり、第二の静電気保護共通配線108の接地は
共通電極配線端子112Dから引き出された外部接続端
子117Dを接地することで行われる。
FIG. 2 is an equivalent circuit diagram of an active matrix substrate for explaining a second embodiment of the liquid crystal display device according to the present invention. This embodiment is different from the first embodiment in that the first electrostatic protection common wiring 104 connected to the common electrode wiring terminals 112A and 112B and the common electrode wiring terminal 112C
ESD protection common wiring 10 connected to
8 is provided, and every other image signal electrode wiring 101 is connected via the first resistance element 105 and the second resistance element 109. The other configuration is the same as that of the first embodiment, and the description is omitted. Note that the first static electricity protection common wiring 104 is the same as the first static electricity protection common wiring 104 of the first embodiment, and the second static electricity protection common wiring 108 is grounded to the external connection terminal 117D drawn out from the common electrode wiring terminal 112D. This is done by grounding.

【0035】本実施例の構成により、前記第一実施例の
効果に加えて、薄膜トランジスタの製造工程で、隣接す
る画像信号電極配線101の間のショートの有無を検査
することができる。
According to the structure of this embodiment, in addition to the effects of the first embodiment, the presence or absence of a short circuit between the adjacent image signal electrode wirings 101 can be inspected in the manufacturing process of the thin film transistor.

【0036】このように、製造ばらつき、あるいは製造
工程中の静電気によりシフトした薄膜トランジスタの閾
値を揃え、かつ隣接する画像信号電極配線の間のショー
トの有無を検査することが可能となり、かつ、表示のば
らつきを低減することができると共に、静電気による薄
膜トランジスタ等の構成回路のダメージを防止すること
ができる。
As described above, it is possible to align the threshold values of the thin film transistors shifted due to manufacturing variations or static electricity during the manufacturing process, to inspect the presence or absence of a short circuit between adjacent image signal electrode wirings, and to improve the display quality. Variation can be reduced, and damage to constituent circuits such as thin film transistors due to static electricity can be prevented.

【0037】図3は本発明による液晶表示装置の第三実
施例を説明するアクティブマトリクス基板の等価回路図
である。本実施例では、有効表示領域を挟んで画像信号
電極配線端子114と反対側の辺に静電気保護共通配線
104を設け、画素を構成するものとは異なる薄膜トラ
ンジスタ106(以下、第一の薄膜トランジスタと言
う)を介して画像信号電極配線101に接続すると共
に、この薄膜トランジスタ106の制御配線107(ト
ランジスタ制御配線、ゲート電極配線)を設け、このト
ランジスタ制御配線107に引き出し端子(トランジス
タ走査端子)113Aを設けた。この構成以外は前記第
一実施例と同様であるので、説明は省略する。
FIG. 3 is an equivalent circuit diagram of an active matrix substrate for explaining a third embodiment of the liquid crystal display device according to the present invention. In the present embodiment, the static electricity protection common wiring 104 is provided on the side opposite to the image signal electrode wiring terminal 114 across the effective display area, and a thin film transistor 106 (hereinafter, referred to as a first thin film transistor) that is different from the one forming the pixel ), A control wiring 107 (transistor control wiring, gate electrode wiring) for the thin film transistor 106 is provided, and a lead-out terminal (transistor scanning terminal) 113A is provided for the transistor control wiring 107. . Except for this configuration, the configuration is the same as that of the first embodiment, and the description is omitted.

【0038】第一の薄膜トランジスタ106を介して共
通電極配線端子112A,112Bと画像信号電極配線
101とが接続されている。
The common electrode wiring terminals 112 A and 112 B and the image signal electrode wiring 101 are connected via the first thin film transistor 106.

【0039】通常の画像表示の場合は、トランジスタ制
御配線107には第一の薄膜トランジスタ106のゲー
トの低電位側の電位が印加され、第一の薄膜トランジス
タ106はオフとしておく。
In the case of normal image display, a potential on the low potential side of the gate of the first thin film transistor 106 is applied to the transistor control wiring 107, and the first thin film transistor 106 is turned off.

【0040】画素を構成する薄膜トランジスタ40の閾
値調整、およびアクティブマトリクス基板の検査時に
は、外部接続端子117Cを接地することにより共通電
極配線端子112A、静電気保護共通配線104を接地
する。
At the time of adjusting the threshold value of the thin film transistor 40 constituting the pixel and inspecting the active matrix substrate, the common electrode wiring terminal 112A and the static electricity protection common wiring 104 are grounded by grounding the external connection terminal 117C.

【0041】そして、トランジスタ制御配線107に例
えば20Vの電圧を印加し、第一の薄膜トランジスタ1
06をオンとして画像信号電極配線101を共通電極配
線端子112Aを介して接地する。
Then, a voltage of, for example, 20 V is applied to the transistor control wiring 107, and the first thin film transistor 1
06 is turned on, and the image signal electrode wiring 101 is grounded via the common electrode wiring terminal 112A.

【0042】そして、走査電極配線100の静電気保護
ダイオード共通線120に端子113’から負の電圧を
数十V印加する。この電圧は液晶パネルの画素数や配線
の容量等により異なるが、例として、約−50Vの電圧
を十秒間印加する。
Then, a negative voltage of several tens of volts is applied from the terminal 113 ′ to the electrostatic protection diode common line 120 of the scanning electrode wiring 100. This voltage varies depending on the number of pixels of the liquid crystal panel, the capacitance of the wiring, and the like. As an example, a voltage of about −50 V is applied for 10 seconds.

【0043】これにより、閾値が高めにシフトしていた
薄膜トランジスタ40の閾値を下げることができ、液晶
への印加電圧のばらつきに起因する表示むらについて
は、この印加電圧にばらつきがあっても液晶に十分な電
圧が印加されるようになるため、表示むらが解消され
る。
As a result, the threshold value of the thin film transistor 40, whose threshold value has shifted to a higher value, can be reduced. Regarding display unevenness caused by variations in the applied voltage to the liquid crystal, even if the applied voltage varies, Since a sufficient voltage is applied, display unevenness is eliminated.

【0044】また、製造工程中にカラーフィルタ基板が
帯電した場合、従来構造の液晶パネルではアクティブマ
トリクス基板とカラーフィルタ基板の間の電位差を解消
することができなかった。そのため、製造工程中に液晶
を介して画素を構成する薄膜トランジスタ40に電位が
作用し、これが薄膜トランジスタの閾値をシフトさせる
要因の一つとなっていた。
When the color filter substrate is charged during the manufacturing process, the liquid crystal panel having the conventional structure cannot eliminate the potential difference between the active matrix substrate and the color filter substrate. Therefore, a potential acts on the thin film transistor 40 forming the pixel via the liquid crystal during the manufacturing process, and this is one of the factors that shift the threshold value of the thin film transistor.

【0045】本実施例では、第一の薄膜トランジスタ1
06のチャネル部分はゲート電極に電圧が印加されてい
なければ抵抗素子として作用する。その場合、カラーフ
ィルタ基板が帯電した場合に、画像信号電極配線101
が同電位となり、対向基板(カラーフィルタ基板)との
間の電位差が解消される。
In this embodiment, the first thin film transistor 1
The channel portion of 06 acts as a resistance element when no voltage is applied to the gate electrode. In that case, when the color filter substrate is charged, the image signal electrode wiring 101
Have the same potential, and the potential difference between the counter substrate and the color filter substrate is eliminated.

【0046】本実施例によれば、前記した抵抗素子を用
いた実施例と比較して、オフ時のリーク電流を抑制し、
オン時にはより多くの電流を流すことができ、電圧印加
による薄膜トランジスタ40の閾値を揃える場合により
大きな効果が得られる。
According to this embodiment, as compared with the embodiment using the above-described resistance element, the leakage current at the time of off is suppressed,
A larger amount of current can flow at the time of turning on, and a greater effect can be obtained when the thresholds of the thin film transistors 40 are made uniform by voltage application.

【0047】このように、製造ばらつき、あるいは製造
工程中の静電気によりシフトした薄膜トランジスタの閾
値を揃え、かつ隣接する画像信号電極配線の間のショー
トの有無を検査することが可能となり、かつ、表示のば
らつきを低減することができると共に、静電気による薄
膜トランジスタ等の構成回路のダメージを防止すること
ができる。
As described above, it is possible to equalize the threshold values of the thin film transistors shifted due to manufacturing variations or static electricity during the manufacturing process, to inspect the presence / absence of a short circuit between adjacent image signal electrode wirings, and to improve the display quality. Variation can be reduced, and damage to constituent circuits such as thin film transistors due to static electricity can be prevented.

【0048】図4は本発明による液晶表示装置の第四実
施例を説明するアクティブマトリクス基板の等価回路図
である。本実施例では、有効表示領域を挟んで画像信号
電極配線端子114と反対側の辺に静電気保護共通配線
104を設け、画素を構成するものとは異なる複数の薄
膜トランジスタ106(第一の薄膜トランジスタ)を介
して画像信号電極配線101に接続する。このとき、こ
の薄膜トランジスタ106の第一のトランジスタ制御配
線107と第二のトランジスタ制御配線111を設け、
この第一と第二のトランジスタ制御配線107と111
に引き出し端子(トランジスタ走査端子)113Aと1
13Bを一つ置きに接続した。この構成以外は前記第三
実施例と同様であるので、説明は省略する。
FIG. 4 is an equivalent circuit diagram of an active matrix substrate for explaining a fourth embodiment of the liquid crystal display device according to the present invention. In the present embodiment, the static electricity protection common wiring 104 is provided on the side opposite to the image signal electrode wiring terminal 114 across the effective display area, and a plurality of thin film transistors 106 (first thin film transistors) different from those constituting a pixel are provided. To the image signal electrode wiring 101 via At this time, a first transistor control wiring 107 and a second transistor control wiring 111 of the thin film transistor 106 are provided,
The first and second transistor control lines 107 and 111
Lead terminals (transistor scanning terminals) 113A and 1
13B were connected every other. Except for this configuration, the third embodiment is the same as the third embodiment, and a description thereof will not be repeated.

【0049】第一の薄膜トランジスタ106を介して共
通電極配線端子112A,112Bと画像信号電極配線
101とが接続されている。
The common electrode wiring terminals 112 A and 112 B and the image signal electrode wiring 101 are connected via the first thin film transistor 106.

【0050】通常の画像表示の場合は、第一と第二のト
ランジスタ制御配線107と111には第一の薄膜トラ
ンジスタ106のゲートの低電位側の電位が印加され、
第一の薄膜トランジスタ106はオフとしておく。
In the case of normal image display, the potential on the low potential side of the gate of the first thin film transistor 106 is applied to the first and second transistor control wirings 107 and 111.
The first thin film transistor 106 is off.

【0051】画素を構成する薄膜トランジスタ40の閾
値調整、およびアクティブマトリクス基板の検査時に
は、外部接続端子117Cを接地することにより共通電
極配線端子112A、第一の静電気保護共通配線104
を接地する。
At the time of adjusting the threshold value of the thin film transistor 40 constituting the pixel and inspecting the active matrix substrate, the external connection terminal 117C is grounded to connect the common electrode wiring terminal 112A and the first static electricity protection common wiring 104.
To ground.

【0052】そして、第一または第二のトランジスタ制
御配線107または111あるいは両者に例えば20V
の電圧を印加し、第一の薄膜トランジスタ106を全
て、あるいは一つ置きにオンとして画像信号電極配線1
01の全て、あるいは一つ置きを共通電極配線端子11
2Aを介して接地する。
A voltage of, for example, 20 V is applied to the first or second transistor control wiring 107 or 111 or both.
And turning on all or every other first thin film transistor 106 to turn on the image signal electrode wiring 1
01 or every other one of the common electrode wiring terminals 11
Ground via 2A.

【0053】そして、走査電極配線100の静電気保護
ダイオード共通線120に端子113’から負の電圧を
数十V印加する。この電圧は液晶パネルの画素数や配線
の容量等により異なるが、例として、約−50Vの電圧
を十秒間印加する。
Then, a negative voltage of several tens of volts is applied from the terminal 113 ′ to the electrostatic protection diode common line 120 of the scanning electrode wiring 100. This voltage varies depending on the number of pixels of the liquid crystal panel, the capacitance of the wiring, and the like. As an example, a voltage of about −50 V is applied for 10 seconds.

【0054】これにより、閾値が高めにシフトしていた
薄膜トランジスタ40の閾値を下げることができ、液晶
への印加電圧のばらつきに起因する表示むらについて
は、この印加電圧にばらつきがあっても液晶に十分な電
圧が印加されるようになるため、表示むらが解消され
る。
As a result, the threshold value of the thin film transistor 40, whose threshold value has shifted to a higher value, can be reduced. Regarding display unevenness due to variation in the applied voltage to the liquid crystal, even if the applied voltage varies, Since a sufficient voltage is applied, display unevenness is eliminated.

【0055】また、製造工程中にカラーフィルタ基板が
帯電した場合、従来構造の液晶パネルではアクティブマ
トリクス基板とカラーフィルタ基板の間の電位差を解消
することができなかった。そのため、製造工程中に液晶
を介して画素を構成する薄膜トランジスタ40に電位が
作用し、これが薄膜トランジスタの閾値をシフトさせる
要因の一つとなっていた。
When the color filter substrate is charged during the manufacturing process, the liquid crystal panel having the conventional structure cannot eliminate the potential difference between the active matrix substrate and the color filter substrate. Therefore, a potential acts on the thin film transistor 40 forming the pixel via the liquid crystal during the manufacturing process, and this is one of the factors that shift the threshold value of the thin film transistor.

【0056】本実施例では、第一の薄膜トランジスタ1
06のチャネル部分はゲート電極に電圧が印加されてい
なければ抵抗素子として作用する。その場合、カラーフ
ィルタ基板が帯電した場合に、画像信号電極配線101
が同電位となり、対向基板(カラーフィルタ基板)との
間の電位差が解消される。
In this embodiment, the first thin film transistor 1
The channel portion of 06 acts as a resistance element when no voltage is applied to the gate electrode. In that case, when the color filter substrate is charged, the image signal electrode wiring 101
Have the same potential, and the potential difference between the counter substrate and the color filter substrate is eliminated.

【0057】本実施例によれば、前記実施例の効果と同
様、製造ばらつき、あるいは製造工程中の静電気により
シフトした薄膜トランジスタの閾値を揃え、かつ隣接す
る画像信号電極配線の間のショートの有無を当該画像信
号電極配線の一つ置きに検査することが可能となり、か
つ、表示のばらつきを低減することができると共に、静
電気による薄膜トランジスタ等の構成回路のダメージを
防止することができる。
According to the present embodiment, similarly to the effect of the above embodiment, the threshold values of the thin film transistors shifted due to manufacturing variations or static electricity during the manufacturing process are aligned, and the presence or absence of a short circuit between adjacent image signal electrode wirings is determined. Inspection can be performed for every other image signal electrode wiring, display variation can be reduced, and damage to constituent circuits such as thin film transistors due to static electricity can be prevented.

【0058】図5は本発明による液晶表示装置の第五実
施例を説明するアクティブマトリクス基板の等価回路図
である。本実施例では、有効表示領域を挟んで画像信号
電極配線端子114と反対側の辺に第一の静電気保護共
通配線104を設け上記画像信号電極配線端子114側
の辺に第二の静電気保護共通配線108を設けた。
FIG. 5 is an equivalent circuit diagram of an active matrix substrate for explaining a fifth embodiment of the liquid crystal display device according to the present invention. In this embodiment, the first static electricity protection common wiring 104 is provided on the side opposite to the image signal electrode wiring terminal 114 across the effective display area, and the second static electricity protection common wiring is provided on the side on the image signal electrode wiring terminal 114 side. The wiring 108 was provided.

【0059】この第一と第二の静電気保護共通配線10
4と108を、画素を構成するものとは異なる複数の薄
膜トランジスタ106と110(第一の薄膜トランジス
タ)を介して画像信号電極配線101に一つ置きに接続
する。このとき、この薄膜トランジスタ106の第一の
トランジスタ制御配線107薄膜トランジスタ110の
第二のトランジスタ制御配線111を有効表示領域を挟
んだ各辺に設け、この第一と第二のトランジスタ制御配
線107と111に引き出し端子(トランジスタ走査端
子)113Aと113Bを一つ置きに接続した。この構
成以外は前記第四実施例と同様であるので、説明は省略
する。
The first and second electrostatic protection common wirings 10
4 and 108 are alternately connected to the image signal electrode wiring 101 via a plurality of thin film transistors 106 and 110 (first thin film transistors) different from those constituting a pixel. At this time, the first transistor control wiring 107 of the thin film transistor 106 and the second transistor control wiring 111 of the thin film transistor 110 are provided on each side of the effective display area, and the first and second transistor control wirings 107 and 111 are provided. Outgoing terminals (transistor scanning terminals) 113A and 113B were connected alternately. Except for this configuration, the fourth embodiment is the same as the fourth embodiment, and a description thereof will not be repeated.

【0060】第一の薄膜トランジスタ106を介して共
通電極配線端子112A,112Bと画像信号電極配線
101の一つ置きとが接続されている。第二の薄膜トラ
ンジスタ110を介して共通電極配線端子112C,1
12Dと画像信号電極配線101の一つ置きとが接続さ
れている。
The common electrode wiring terminals 112 A and 112 B are connected to every other image signal electrode wiring 101 via the first thin film transistor 106. The common electrode wiring terminals 112C, 1C are connected via the second thin film transistor 110.
12D and every other image signal electrode wiring 101 are connected.

【0061】通常の画像表示の場合は、第一と第二のト
ランジスタ制御配線107と111には第一の薄膜トラ
ンジスタ106のゲートの低電位側の電位が印加され、
第一と第2の薄膜トランジスタ106と110はオフと
しておく。
In the case of normal image display, the potential on the low potential side of the gate of the first thin film transistor 106 is applied to the first and second transistor control wirings 107 and 111.
The first and second thin film transistors 106 and 110 are off.

【0062】画素を構成する薄膜トランジスタ40の閾
値調整、およびアクティブマトリクス基板の検査時に
は、外部接続端子117Cと117Dを接地することに
より共通電極配線端子112Aと112Dおよび第一と
第二の静電気保護共通配線104と111を接地する。
At the time of adjusting the threshold value of the thin film transistor 40 constituting the pixel and inspecting the active matrix substrate, the external connection terminals 117C and 117D are grounded to connect the common electrode wiring terminals 112A and 112D and the first and second electrostatic protection common wiring. 104 and 111 are grounded.

【0063】そして、第一または第二のトランジスタ制
御配線107または111あるいは両者に例えば20V
の電圧を印加し、第一と第二の薄膜トランジスタ106
と110を全て、あるいは一つ置きにオンとして画像信
号電極配線101の全て、あるいは一つ置きを共通電極
配線端子112Aまたは112Dを介して接地する。
Then, for example, 20 V is applied to the first or second transistor control wiring 107 or 111 or both.
Of the first and second thin film transistors 106
All or every other image signal line 110 is turned on, and all or every other image signal electrode wiring 101 is grounded via the common electrode wiring terminal 112A or 112D.

【0064】そして、走査電極配線100の静電気保護
ダイオード共通線120に端子113’から負の電圧を
数十V印加する。この電圧は液晶パネルの画素数や配線
の容量等により異なるが、例として、約−50Vの電圧
を十秒間印加する。
Then, a negative voltage of several tens V is applied from the terminal 113 ′ to the electrostatic protection diode common line 120 of the scanning electrode wiring 100. This voltage varies depending on the number of pixels of the liquid crystal panel, the capacitance of the wiring, and the like. As an example, a voltage of about −50 V is applied for 10 seconds.

【0065】これにより、閾値が高めにシフトしていた
薄膜トランジスタ40の閾値を下げることができ、液晶
への印加電圧のばらつきに起因する表示むらについて
は、この印加電圧にばらつきがあっても液晶に十分な電
圧が印加されるようになるため、表示むらが解消され
る。
As a result, the threshold value of the thin film transistor 40, whose threshold value has shifted to a higher value, can be reduced. Regarding display unevenness caused by variation in the applied voltage to the liquid crystal, even if the applied voltage varies, Since a sufficient voltage is applied, display unevenness is eliminated.

【0066】本実施例では、第一と第二の薄膜トランジ
スタ106と110のチャネル部分はゲート電極に電圧
が印加されていなければ抵抗素子として作用する。その
場合、カラーフィルタ基板が帯電した場合に、画像信号
電極配線101が同電位となり、対向基板(カラーフィ
ルタ基板)との間の電位差が解消される。
In this embodiment, the channel portions of the first and second thin film transistors 106 and 110 function as resistance elements when no voltage is applied to the gate electrodes. In this case, when the color filter substrate is charged, the image signal electrode wiring 101 has the same potential, and the potential difference between the image signal electrode wiring 101 and the counter substrate (color filter substrate) is eliminated.

【0067】本実施例によれば、第四実施例の効果に加
えて、薄膜トランジスタの製造工程において、隣接する
画像信号電極配線101間の短絡を、第一と第二の薄膜
トランジスタ106と110をオンとし、第一と第二の
静電気保護共通配線104と108の間の抵抗を測定す
るだけで判定可能となる。
According to the present embodiment, in addition to the effect of the fourth embodiment, in the manufacturing process of the thin film transistor, a short circuit between the adjacent image signal electrode wirings 101 is caused by turning on the first and second thin film transistors 106 and 110. The determination can be made only by measuring the resistance between the first and second electrostatic protection common wirings 104 and 108.

【0068】そのため、画像信号電極配線101間の短
絡検査は、各配線に検査装置のプローブ針を直接当てる
ことなく実施可能となり、プローブ針の位置精度の裕度
を大きくすることができる。
Therefore, the short-circuit inspection between the image signal electrode wirings 101 can be performed without directly applying the probe needle of the inspection apparatus to each wiring, and the positional accuracy of the probe needles can be increased.

【0069】また、従来は、各画像信号電極配線101
は共通線とレーザー切断で分離していたが、本実施例に
よればレーザー切断が不要となり、工程数を減らすこと
ができる。そのため、レーザー切断による切断残りやそ
の切断時の飛散物の再付着に起因する短絡等の不具合を
無くすことができる。
Conventionally, each image signal electrode wiring 101
Is separated from the common line by laser cutting. However, according to this embodiment, laser cutting is not required, and the number of steps can be reduced. For this reason, it is possible to eliminate defects such as short-circuits due to laser cutting and remaining uncut parts and reattachment of flying matter during the cutting.

【0070】図6は本発明による液晶表示装置の第六実
施例を説明するアクティブマトリクス基板の等価回路図
である。本実施例では、図4で説明した第四実施例にお
ける画素領域を構成する薄膜トランジスタとは異なる薄
膜トランジスタ116を第一と第二の薄膜トランジスタ
106と110に一つ置きに分けてある。そして、この
辺に第一と第二の静電気保護共通配線104Aと104
Bとを設け、第一と第二の薄膜トランジスタ106と1
10を介して画像信号電極配線101の一つ置きに接続
する。
FIG. 6 is an equivalent circuit diagram of an active matrix substrate for explaining a sixth embodiment of the liquid crystal display device according to the present invention. In the present embodiment, a thin film transistor 116 different from the thin film transistor forming the pixel region in the fourth embodiment described with reference to FIG. 4 is alternately divided into first and second thin film transistors 106 and 110. The first and second static electricity protection common wirings 104A and 104A
B, and the first and second thin film transistors 106 and 1
10 and are connected to every other image signal electrode wiring 101.

【0071】このとき、この薄膜トランジスタ106の
第一のトランジスタ制御配線107と第二のトランジス
タ制御配線111を設け、この第一と第二のトランジス
タ制御配線107と111に引き出し端子(トランジス
タ走査端子)113Aと113Bを一つ置きに接続し
た。この構成以外は前記第四実施例と同様であるので、
説明は省略する。
At this time, a first transistor control wiring 107 and a second transistor control wiring 111 of the thin film transistor 106 are provided, and an extraction terminal (transistor scanning terminal) 113A is connected to the first and second transistor control wirings 107 and 111. And 113B were connected alternately. Other than this configuration is the same as the fourth embodiment,
Description is omitted.

【0072】第一の薄膜トランジスタ106を介して共
通電極配線端子112Aが、また第二の薄膜トランジス
タ110を介して共通電極配線端子112Bが画像信号
電極配線101と一つ置きに接続されている。
A common electrode wiring terminal 112 A is connected via the first thin film transistor 106, and a common electrode wiring terminal 112 B is connected via the second thin film transistor 110 to every other image signal electrode wiring 101.

【0073】通常の画像表示の場合は、第一と第二のト
ランジスタ制御配線107と111には第一と第二の薄
膜トランジスタ106と110のゲートの低電位側の電
位が印加され、第一と第二の薄膜トランジスタ106と
110はオフとしておく。
In the case of a normal image display, a potential on the lower potential side of the gates of the first and second thin film transistors 106 and 110 is applied to the first and second transistor control lines 107 and 111, respectively. The second thin film transistors 106 and 110 are off.

【0074】画素を構成する薄膜トランジスタ40の閾
値調整、およびアクティブマトリクス基板の検査時に
は、共通電極配線端子112Aと112Bを介して第一
と第二の静電気保護共通配線104Aと104Bを接地
する。
At the time of adjusting the threshold value of the thin film transistor 40 constituting the pixel and inspecting the active matrix substrate, the first and second electrostatic protection common wirings 104A and 104B are grounded via the common electrode wiring terminals 112A and 112B.

【0075】そして、第一または第二のトランジスタ制
御配線107または111あるいは両者に例えば20V
の電圧を印加し、第一の薄膜トランジスタ106を全
て、あるいは一つ置きにオンとして画像信号電極配線1
01の全て、あるいは一つ置きを共通電極配線端子11
2Aと112Bを介して接地する。
Then, for example, 20 V is applied to the first or second transistor control wiring 107 or 111 or both.
And turning on all or every other first thin film transistor 106 to turn on the image signal electrode wiring 1
01 or every other one of the common electrode wiring terminals 11
Ground through 2A and 112B.

【0076】そして、走査電極配線100の静電気保護
ダイオード共通線120に端子113’から負の電圧を
数十V印加する。この電圧は液晶パネルの画素数や配線
の容量等により異なるが、例として、約−50Vの電圧
を十秒間印加する。
Then, a negative voltage of several tens of volts is applied from the terminal 113 ′ to the electrostatic protection diode common line 120 of the scanning electrode wiring 100. This voltage varies depending on the number of pixels of the liquid crystal panel, the capacitance of the wiring, and the like. As an example, a voltage of about −50 V is applied for 10 seconds.

【0077】これにより、閾値が高めにシフトしていた
薄膜トランジスタ40の閾値を下げることができ、液晶
への印加電圧のばらつきに起因する表示むらについて
は、この印加電圧にばらつきがあっても液晶に十分な電
圧が印加されるようになるため、表示むらが解消され
る。
As a result, the threshold value of the thin film transistor 40, whose threshold value has shifted to a higher value, can be reduced. Regarding display unevenness caused by variation in the applied voltage to the liquid crystal, even if the applied voltage varies, Since a sufficient voltage is applied, display unevenness is eliminated.

【0078】本実施例では、第一と第二の薄膜トランジ
スタ106と110のチャネル部分はゲート電極に電圧
が印加されていなければ抵抗素子として作用する。その
場合、カラーフィルタ基板が帯電した場合に、画像信号
電極配線101が同電位となり、対向基板(カラーフィ
ルタ基板)との間の電位差が解消される。
In this embodiment, the channel portions of the first and second thin film transistors 106 and 110 function as resistance elements when no voltage is applied to the gate electrodes. In this case, when the color filter substrate is charged, the image signal electrode wiring 101 has the same potential, and the potential difference between the image signal electrode wiring 101 and the counter substrate (color filter substrate) is eliminated.

【0079】本実施例によれば、第四実施例の効果に加
えて、薄膜トランジスタの製造工程において、隣接する
画像信号電極配線101間の短絡を、第一と第二の薄膜
トランジスタ106と110をオンとし、第一と第二の
静電気保護共通配線104と108の間の抵抗を測定す
るだけで判定可能となる。
According to the present embodiment, in addition to the effect of the fourth embodiment, in the manufacturing process of the thin film transistor, a short circuit between the adjacent image signal electrode wirings 101 is performed and the first and second thin film transistors 106 and 110 are turned on. The determination can be made only by measuring the resistance between the first and second electrostatic protection common wirings 104 and 108.

【0080】そのため、画像信号電極配線101間の短
絡検査は、各配線に検査装置のプローブ針を直接当てる
ことなく実施可能となり、プローブ針の位置精度の裕度
を大きくすることができる。
Therefore, a short-circuit test between the image signal electrode wires 101 can be performed without directly touching each wire with the probe needle of the inspection apparatus, and the margin of positional accuracy of the probe needle can be increased.

【0081】また、従来は、各画像信号電極配線101
は共通線とレーザー切断で分離していたが、本実施例に
よればレーザー切断が不要となり、工程数を減らすこと
ができる。そのため、レーザー切断による切断残りやそ
の切断時の飛散物の再付着に起因する短絡等の不具合を
無くすことができる。
Conventionally, each image signal electrode wiring 101
Is separated from the common line by laser cutting. However, according to this embodiment, laser cutting is not required, and the number of steps can be reduced. For this reason, it is possible to eliminate defects such as short-circuits due to laser cutting and remaining uncut parts and reattachment of flying matter during the cutting.

【0082】図7は本発明による液晶表示装置の第六実
施例を説明するアクティブマトリクス基板の等価回路図
である。本実施例では、第一の静電気保護共通配線10
4と第二の静電気保護共通配線108を共通電極配線端
子112と分離した。
FIG. 7 is an equivalent circuit diagram of an active matrix substrate for explaining a sixth embodiment of the liquid crystal display device according to the present invention. In this embodiment, the first static electricity protection common wiring 10
4 and the second electrostatic protection common wiring 108 were separated from the common electrode wiring terminal 112.

【0083】第一の静電気保護共通配線194は外部接
続端子117Eに、二の静電気保護共通配線108は外
部接続端子117Hに、第一のトランジスタ制御配線1
17は外部接続端子117Fに、第二のトランジスタ制
御配線111は外部接続端子117Gに、それぞれ接続
される。
The first static electricity protection common wiring 194 is connected to the external connection terminal 117E, the second static electricity protection common wiring 108 is connected to the external connection terminal 117H, and the first transistor control wiring 1
17 is connected to the external connection terminal 117F, and the second transistor control wiring 111 is connected to the external connection terminal 117G.

【0084】この構成により、前記各実施例の効果に加
えて、液晶パネルの完成時点で数個の端子にプローブ針
を当てるだけで直流電圧による駆動で液晶パネルを点灯
させて欠陥検査を行うことができる。例えば、まず、第
一の薄膜トランジスタ106のトランジスタ制御配線1
07、および第二の薄膜トランジスタ110のトランジ
スタ制御配線111に正の直流電圧20Vを印加し、第
一の薄膜トランジスタ106と第二の薄膜トランジスタ
110をオンとする。次に、走査電極配線側静電気保護
ダイオード共通線120に正の直流電圧20Vを印加
し、第一の静電気保護共通配線104と第二の静電気保
護共通配線108に周波数が30Hzの矩形波を入力す
る。この矩形波の振幅を0Vから約5Vの範囲で変化さ
せて検査を行う。
With this configuration, in addition to the effects of the above-described embodiments, when the liquid crystal panel is completed, defect inspection is performed by driving the liquid crystal panel with a DC voltage by simply applying probe needles to a few terminals. Can be. For example, first, the transistor control wiring 1 of the first thin film transistor 106
07, and a positive DC voltage of 20 V is applied to the transistor control wiring 111 of the second thin film transistor 110 to turn on the first thin film transistor 106 and the second thin film transistor 110. Next, a positive DC voltage of 20 V is applied to the scanning electrode wiring side electrostatic protection diode common line 120, and a rectangular wave having a frequency of 30 Hz is input to the first electrostatic protection common wiring 104 and the second electrostatic protection common wiring. . The inspection is performed by changing the amplitude of this rectangular wave from 0 V to about 5 V.

【0085】これにより、液晶パネルに接続させるプロ
ーブ針の本数を低減することができ、検査のスループッ
トのアップが可能となる。また、端子の共通化が可能と
なるため、液晶パネルのサイズが変わった場合や仕様が
変わった場合でも、一種類の検査装置で全ての液晶パネ
ルに対応できる。
As a result, the number of probe needles connected to the liquid crystal panel can be reduced, and the inspection throughput can be increased. In addition, since the terminals can be shared, even if the size of the liquid crystal panel changes or the specification changes, one type of inspection device can handle all the liquid crystal panels.

【0086】図8は本発明による液晶パネルの構成例を
説明する概略断面図である。この液晶パネルは、有効表
示領域に形成した薄膜トランジスタ(TFT)40、負
荷容量(Cadd)41、画素電極(ITO1)103
および配向膜(ORI1)201を有するアクティブマ
トリクス基板200と、ブラックマトリクス(BM)2
05、カラーフィルタ(FIL)206、共通電極(C
OM)207および配向膜(ORI2)208を形成し
たカラーフィルタ基板204を貼り合わせて構成され
る。そして、この貼り合わせ間隙に液晶(LC)209
を挟持し、周辺をシール材(SL)203で固定してな
る。
FIG. 8 is a schematic sectional view for explaining a configuration example of a liquid crystal panel according to the present invention. This liquid crystal panel includes a thin film transistor (TFT) 40, a load capacitance (Cadd) 41, and a pixel electrode (ITO1) 103 formed in an effective display area.
And an active matrix substrate 200 having an orientation film (ORI1) 201 and a black matrix (BM) 2
05, color filter (FIL) 206, common electrode (C
OM) 207 and a color filter substrate 204 on which an alignment film (ORI2) 208 is formed. Then, a liquid crystal (LC) 209 is provided in the bonding gap.
And the periphery thereof is fixed with a sealing material (SL) 203.

【0087】アクティブマトリクス基板200の共通電
極配線端子112とカラーフィルタ基板204の共通電
極207とは、導電ペースト202を介して電気的接続
が行われる。
The common electrode wiring terminals 112 of the active matrix substrate 200 and the common electrodes 207 of the color filter substrate 204 are electrically connected via the conductive paste 202.

【0088】この共通電極配線端子112から引き出さ
れた画像信号電極配線端子114はシール材SLの外側
に位置し、外部接続端子117との間に跨がるように画
像信号電極駆動回路(ICチップ)116が実装されて
いる。
The image signal electrode wiring terminal 114 drawn out from the common electrode wiring terminal 112 is located outside the sealing material SL, and extends between the external connection terminal 117 and the image signal electrode driving circuit (IC chip). ) 116 are implemented.

【0089】なお、外部接続端子117には外部駆動回
路配線(プリント基板等)118の端子が接続される。
The external connection terminal 117 is connected to a terminal of an external drive circuit wiring (printed board or the like) 118.

【0090】液晶(LC)209は2枚の配向膜201
(ORI1)と208(ORI2)の界面で、各配向膜
に付与されている配向制御能に従って初期配向されてい
る。
The liquid crystal (LC) 209 has two alignment films 201.
At the interface between (ORI1) and 208 (ORI2), initial alignment is performed according to the alignment control ability provided to each alignment film.

【0091】なお、図8は画像信号電極配線端子114
の引き出し側の断面を示したが、走査電極配線端子11
3の引き出し側の構造もこれと同様である。
FIG. 8 shows an image signal electrode wiring terminal 114.
Of the scanning electrode wiring terminal 11
The structure on the drawer side of No. 3 is similar to this.

【0092】この液晶パネルの背面には、導光板と線状
ランプからなるバックライト(BL)119が設置され
ており、液晶パネルを背面から照明した当該液晶パネル
の有効表示領域に形成された画像を可視化する。
A backlight (BL) 119 composed of a light guide plate and a linear lamp is provided on the back of the liquid crystal panel, and an image formed in an effective display area of the liquid crystal panel when the liquid crystal panel is illuminated from the back. To visualize.

【0093】図9は本発明を適用したアクティブマトリ
クス方式液晶表示装置の一画素とその周辺の構成を説明
する平面図である。各画素は隣接する2本の走査電極配
線100(GL)と、隣接する2本の画像信号電極配線
101(DL)との交差領域内(4本の配線で囲まれた
領域内)に配置されている。
FIG. 9 is a plan view for explaining the structure of one pixel of an active matrix type liquid crystal display device to which the present invention is applied and the periphery thereof. Each pixel is arranged in an intersecting region (in an area surrounded by four lines) between two adjacent scanning electrode lines 100 (GL) and two adjacent image signal electrode lines 101 (DL). ing.

【0094】各画素は薄膜トランジスタTFT(ここで
は、薄膜トランジスタはTFT1とTFT2の一対で構
成されている)、画素電極103(ITO1)および保
持容量素子41(Cadd)を含む。走査電極配線10
0は列方向に延在し、行方向に複数本配置されている。
画像信号電極配線101(DL)は行方向に延在し、列
方向に複数本配置されている。図中、SD1はソース電
極。SD2はドレイン電極を示す。
Each pixel includes a thin film transistor TFT (here, the thin film transistor is composed of a pair of TFT1 and TFT2), a pixel electrode 103 (ITO1), and a storage capacitor 41 (Cadd). Scan electrode wiring 10
0 extends in the column direction, and a plurality of 0s are arranged in the row direction.
The image signal electrode wiring 101 (DL) extends in the row direction, and a plurality of the image signal electrode wirings are arranged in the column direction. In the figure, SD1 is a source electrode. SD2 indicates a drain electrode.

【0095】液晶LCを基準としてアクティブマトリク
ス基板側には薄膜トランジスタ40(TFT)および透
明画素電極103(ITO1)が形成され、カラーフィ
ルタ基板側にはカラーフィルタFIL、遮光用ブラック
マトリクスBMが形成されている。2枚の基板は、例え
ば1.1mmあるいは0.7mm程度の厚さを有してい
る。
On the basis of the liquid crystal LC, a thin film transistor 40 (TFT) and a transparent pixel electrode 103 (ITO1) are formed on the active matrix substrate side, and a color filter FIL and a light shielding black matrix BM are formed on the color filter substrate side. I have. The two substrates have a thickness of, for example, about 1.1 mm or 0.7 mm.

【0096】図10は本発明を適用したアクティブマト
リクス型液晶表示装置の全体構成を説明する展開斜視図
である。同図は本発明による液晶表示装置(以下、液晶
パネル,回路基板,バックライト、その他の構成部材を
一体化したモジュール:MDLと称する)の具体的構造
を説明するものである。
FIG. 10 is an exploded perspective view for explaining the overall structure of an active matrix type liquid crystal display device to which the present invention is applied. FIG. 1 illustrates a specific structure of a liquid crystal display device (hereinafter, referred to as a module in which a liquid crystal panel, a circuit board, a backlight, and other components are integrated: MDL) according to the present invention.

【0097】SHDは金属板からなるシールドケース
(メタルフレームとも言う)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板:画像信号配線101駆動回路基
板、PCB2はゲート側回路基板:走査電極配線100
駆動回路、PCB3はインターフェース回路基板)、J
N1〜3は回路基板PCB1〜3同士を電気的に接続す
るジョイナ、CH11はアクティブマトリクス基板上に
直接搭載された画像信号電極駆動回路116、CH12
は同様に直接搭載された走査電極駆動回路115、PN
Lは液晶表示パネル、GCはゴムクッション、ILSは
遮光スペーサ、PRSはプリズムシート、SPSは拡散
シート、GLBは導光板、RFSは反射シート、MCA
は一体化成形により形成された下側ケース(モールドフ
レーム)、MOはMCAの開口、LPは蛍光管、LPC
はランプケーブル、GBは蛍光管LPを支持するゴムブ
ッシュ、BATは両面粘着テープ、BLは蛍光管や導光
板等からなるバックライトBLを示し、図示の配置関係
で拡散板部材を積み重ねて液晶表示モジュールMDLが
組立てられる。
SHD is a shield case (also called a metal frame) made of a metal plate, WD is a display window, INS1
To 3 are insulating sheets, PCB1 to 3 are circuit boards (PCB1
Is a drain side circuit board: an image signal wiring 101 drive circuit board, and PCB2 is a gate side circuit board: scan electrode wiring 100
Drive circuit, PCB3 is an interface circuit board), J
N1 to N3 are joiners for electrically connecting the circuit boards PCB1 to PCB3, and CH11 is an image signal electrode driving circuit 116 and CH12 directly mounted on the active matrix substrate.
Is the scan electrode drive circuit 115, PN
L is a liquid crystal display panel, GC is a rubber cushion, ILS is a light shielding spacer, PRS is a prism sheet, SPS is a diffusion sheet, GLB is a light guide plate, RFS is a reflection sheet, and MCA.
Is a lower case (mold frame) formed by integral molding, MO is an MCA opening, LP is a fluorescent tube, LPC
Denotes a lamp cable, GB denotes a rubber bush for supporting the fluorescent tube LP, BAT denotes a double-sided adhesive tape, BL denotes a backlight BL made of a fluorescent tube, a light guide plate, and the like. The module MDL is assembled.

【0098】液晶表示モジュールMDLは、下側ケース
MCAとシールドケースSHDの2種の収納・保持部材
を有し、絶縁シートINS1〜3、回路基板PCB1〜
3、液晶パネルPNLを収納固定した金属製のシールド
ケースSHDと、線状ランプLP、導光板GLB、プリ
ズムシートPRS等からなるバックライトBLを収納し
た下側ケースMCAとを合体させてなる。
The liquid crystal display module MDL has two kinds of storage / holding members of a lower case MCA and a shield case SHD, and includes insulating sheets INS1 to INS3 and circuit boards PCB1 to PCB1.
3. A metal shield case SHD in which the liquid crystal panel PNL is stored and fixed, and a lower case MCA in which a backlight BL including a linear lamp LP, a light guide plate GLB, a prism sheet PRS and the like are stored are combined.

【0099】インターフェース回路基板PCB3には外
部ホストからの映像信号の受入れ、タイミング信号等の
制御信号を受け入れる集積回路チップ、およびタイミン
グを加工してクロック信号を生成するタイミングコンバ
ータTCON等が搭載される。
The interface circuit board PCB3 is provided with an integrated circuit chip that receives a video signal from an external host, receives a control signal such as a timing signal, and a timing converter TCON that processes a timing to generate a clock signal.

【0100】図10では、その液晶パネルの駆動回路
(集積回路CH1,CH2)をアクティブマトリクス基
板上に直接実装した、所謂COG方式で説明したが、本
発明はこのような実装方式の液晶パネルに限定されるも
のではなく、従来からのTCP(テープキャリアパッケ
ージ)を用いて実装する方式にも同様に適用できる。
In FIG. 10, the drive circuit (integrated circuits CH1, CH2) of the liquid crystal panel is directly mounted on an active matrix substrate, that is, the so-called COG method has been described. However, the present invention is applied to a liquid crystal panel of such a mounting method. The present invention is not limited thereto, and the present invention can be similarly applied to a conventional mounting method using a TCP (tape carrier package).

【0101】図11は本発明による液晶表示装置の実装
例を説明するノート型コンピユータの斜視図である。こ
のノート型コンピユータ(可搬型パソコン)はキーボー
ド部(本体部)と、このキーボード部にヒンジで連結し
た表示部から構成される。キーボード部にはキーボード
とホスト(ホストコンピュータ)、CPU等の信号生成
機能を収納し、表示部のケースCASEには液晶パネル
PNLを有し、その周辺に駆動回路基板FPC1,FP
C2、コントロールチップTCONを搭載したPCB、
およびバックライト電源であるインバータ電源基板IV
などが実装される。
FIG. 11 is a perspective view of a notebook computer for explaining a mounting example of the liquid crystal display device according to the present invention. The notebook computer (portable personal computer) includes a keyboard unit (main body unit) and a display unit connected to the keyboard unit by a hinge. The keyboard section houses a keyboard and signal generation functions such as a host (host computer) and a CPU. The display case CASE has a liquid crystal panel PNL.
C2, PCB with control chip TCON,
Power supply board IV as power supply for backlight
Are implemented.

【0102】この可搬型パソコンは、前記実施例で説明
した構造の液晶パネルを搭載しており、表示むらの無い
高品質の画像表示を得ることができる。
This portable personal computer is equipped with a liquid crystal panel having the structure described in the above embodiment, and can provide high-quality image display without display unevenness.

【0103】[0103]

【発明の効果】以上説明したように、本発明によれば、
液晶パネルの製造後に工程中等で発生した静電気に起因
する薄膜トランジスタの閾値のばらつきを揃えることが
でき、製造歩留りと信頼性が向上した表示むらのない高
品質の画像表示が可能な液晶表示装置を提供することが
できる。
As described above, according to the present invention,
Provided is a liquid crystal display device capable of uniforming a variation in threshold value of a thin film transistor caused by static electricity generated during a process after manufacturing a liquid crystal panel, improving manufacturing yield and reliability, and displaying high quality images without uneven display. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶表示装置の第一実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 1 is an equivalent circuit diagram of an active matrix substrate for explaining a first embodiment of a liquid crystal display device according to the present invention.

【図2】本発明による液晶表示装置の第二実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 2 is an equivalent circuit diagram of an active matrix substrate for explaining a second embodiment of the liquid crystal display device according to the present invention.

【図3】本発明による液晶表示装置の第三実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 3 is an equivalent circuit diagram of an active matrix substrate for explaining a third embodiment of the liquid crystal display device according to the present invention.

【図4】本発明による液晶表示装置の第四実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 4 is an equivalent circuit diagram of an active matrix substrate for explaining a fourth embodiment of the liquid crystal display device according to the present invention.

【図5】本発明による液晶表示装置の第五実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 5 is an equivalent circuit diagram of an active matrix substrate for explaining a fifth embodiment of the liquid crystal display device according to the present invention.

【図6】本発明による液晶表示装置の第六実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 6 is an equivalent circuit diagram of an active matrix substrate for explaining a sixth embodiment of the liquid crystal display device according to the present invention.

【図7】本発明による液晶表示装置の第七実施例を説明
するアクティブマトリクス基板の等価回路図である。
FIG. 7 is an equivalent circuit diagram of an active matrix substrate for explaining a seventh embodiment of the liquid crystal display device according to the present invention.

【図8】本発明による液晶パネルの構成例を説明する概
略断面図である。
FIG. 8 is a schematic sectional view illustrating a configuration example of a liquid crystal panel according to the present invention.

【図9】本発明を適用したアクティブマトリクス方式液
晶表示装置の一画素とその周辺の構成を説明する平面図
である。
FIG. 9 is a plan view illustrating a configuration of one pixel of an active matrix type liquid crystal display device to which the present invention is applied and the periphery thereof.

【図10】本発明を適用したアクティブマトリクス型液
晶表示装置の全体構成を説明する展開斜視図である。
FIG. 10 is an exploded perspective view illustrating an overall configuration of an active matrix liquid crystal display device to which the present invention is applied.

【図11】本発明による液晶表示装置の実装例を説明す
るノート型コンピユータの斜視図である。
FIG. 11 is a perspective view of a notebook computer for explaining a mounting example of a liquid crystal display device according to the present invention.

【符号の説明】[Explanation of symbols]

100 走査電極配線 101 画像信号電極配線 40 薄膜トランジスタ 41 付加容量 103 画素電極 112A,112B,112C,112D 共通電極配
線端子 113 走査電極配線端子 114 画像信号電極配線端子 115 走査電極駆動回路 116 画像信号電極駆動回路 117A,117B,117C,117D 外部接続端
子 120 走査電極配線側静電気保護ダイオード共通線 119 走査電極配線側静電気保護ダイオード。
REFERENCE SIGNS LIST 100 scanning electrode wiring 101 image signal electrode wiring 40 thin film transistor 41 additional capacitance 103 pixel electrode 112A, 112B, 112C, 112D common electrode wiring terminal 113 scanning electrode wiring terminal 114 image signal electrode wiring terminal 115 scan electrode driving circuit 116 image signal electrode driving circuit 117A, 117B, 117C, 117D External connection terminal 120 Scan electrode wiring side electrostatic protection diode common line 119 Scan electrode wiring side electrostatic protection diode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大河原 洋 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 松田 正昭 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 川村 徹也 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 Fターム(参考) 2H048 BB02 BB14 BB44 2H092 GA50 GA51 GA60 JA24 NA14 NA24 NA29 PA08 5F110 AA08 AA22 BB01 NN72  ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Hiroshi Ogawara 3300 Hayano Mobara-shi, Chiba Prefecture Electronic Device Division, Hitachi, Ltd. (72) Inventor Masaaki Matsuda 3300 Hayano Mobara-shi, Chiba Electronic Device Business Hitachi, Ltd. (72) Inventor Tetsuya Kawamura 3300 Hayano, Mobara-shi, Chiba F-term (Reference) 2H048 BB02 BB14 BB44 2H092 GA50 GA51 GA60 JA24 NA14 NA24 NA29 PA08 5F110 AA08 AA22 BB01 NN72

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に形成した共通電極と、複数色
のカラーフィルタとを備えたカラーフィルタ基板と、 絶縁基板上に形成した複数の走査電極配線と、走査電極
配線に交差するように形成された複数の画像信号電極配
線と、走査電極配線と画像信号電極配線とに接続して有
効表示領域を形成するように二次元配列された複数の薄
膜トランジスタと、薄膜トランジスタのそれぞれに接続
された画素電極と、画素電極に接続された付加容量と、
カラーフィルタ基板に形成した共通電極と接続するため
の共通電極配線端子と、走査電極配線および画像信号電
極配線から有効表示領域の外側の一辺に引き出された走
査電極配線端子およびこの一辺と隣接する他辺に引き出
された画像信号電極配線端子と、少なくとも薄膜トラン
ジスタを被覆する保護絶縁膜とを具備してカラーフィル
タ基板と所定の間隙で対向配置され、この間隙に液晶を
挟持して液晶パネルを構成するアクティブマトリクス基
板と、 走査電極配線端子と画像信号電極配線端子に表示のため
の信号電圧を供給する走査電極駆動回路と画像信号電極
駆動回路とを具備し、 画素信号電極配線端子を形成した一辺と平行で、有効表
示領域を挟んで位置する対辺に形成されて共通電極配線
端子と電気的に接続する静電気保護配線と、 静電気保護配線と画像信号電極配線との間を接続する抵
抗素子と、から構成したことを特徴とする液晶表示装
置。
A color filter substrate having a common electrode formed on an insulating substrate and a plurality of color filters, a plurality of scanning electrode wirings formed on the insulating substrate, and a plurality of scanning electrode wirings intersecting the scanning electrode wirings. A plurality of formed image signal electrode wirings, a plurality of thin film transistors two-dimensionally arranged to be connected to the scanning electrode wirings and the image signal electrode wirings to form an effective display area, and a pixel connected to each of the thin film transistors An additional capacitance connected to the electrode and the pixel electrode;
A common electrode wiring terminal for connecting to a common electrode formed on the color filter substrate; a scanning electrode wiring terminal extending from the scanning electrode wiring and the image signal electrode wiring to one side outside the effective display area; An image signal electrode wiring terminal extending to the side and a protective insulating film covering at least a thin film transistor are provided, and are disposed to face a color filter substrate at a predetermined gap, and a liquid crystal is sandwiched in the gap to form a liquid crystal panel. An active matrix substrate; a scan electrode driving circuit for supplying a signal voltage for display to the scanning electrode wiring terminal and the image signal electrode wiring terminal; and an image signal electrode driving circuit, and one side on which the pixel signal electrode wiring terminal is formed. An electrostatic protection wiring formed in parallel, on the opposite side positioned across the effective display area, and electrically connected to the common electrode wiring terminal; A liquid crystal display device comprising a resistive element connected between the electrostatic protection lines and the image signal electrode lines, that was formed from.
【請求項2】絶縁基板上に形成した共通電極と、複数色
のカラーフィルタとを備えたカラーフィルタ基板と、 絶縁基板上に形成した複数の走査電極配線と、走査電極
配線に交差するように形成された複数の画像信号電極配
線と、走査電極配線と画像信号電極配線とに接続して有
効表示領域を形成するように二次元配列された複数の薄
膜トランジスタと、薄膜トランジスタのそれぞれに接続
された画素電極と、画素電極に接続された付加容量と、
カラーフィルタ基板に形成した共通電極と接続するため
の共通電極配線端子と、走査電極配線および画像信号電
極配線から有効表示領域の外側の一辺に引き出された走
査電極配線端子およびこの一辺と隣接する他辺に引き出
された画像信号電極配線端子と、少なくとも薄膜トラン
ジスタを被覆する保護絶縁膜とを具備してカラーフィル
タ基板と所定の間隙で対向配置され、この間隙に液晶を
挟持して液晶パネルを構成するアクティブマトリクス基
板と、 走査電極配線端子と画像信号電極配線端子に表示のため
の信号電圧を供給する走査電極駆動回路と画像信号電極
駆動回路とを具備し、 画素信号電極配線端子を形成した一辺と平行で、有効表
示領域を挟んで位置する対辺に形成されて共通電極配線
端子と電気的に接続する第一の静電気保護配線と、上記
一辺に形成されて共通電極配線端子と電気的に接続する
第二の静電気保護配線と、 第一の静電気保護配線と第二の静電気保護配線との間を
画像信号電極配線の一つおきに接続する第一の抵抗素子
と第二の抵抗素子と、から構成したことを特徴とする液
晶表示装置。
2. A color filter substrate having a common electrode formed on an insulating substrate, a color filter of a plurality of colors, a plurality of scanning electrode wirings formed on the insulating substrate, and intersecting the scanning electrode wirings. A plurality of formed image signal electrode wirings, a plurality of thin film transistors two-dimensionally arranged to be connected to the scanning electrode wirings and the image signal electrode wirings to form an effective display area, and a pixel connected to each of the thin film transistors An additional capacitance connected to the electrode and the pixel electrode;
A common electrode wiring terminal for connecting to a common electrode formed on the color filter substrate; a scanning electrode wiring terminal extending from the scanning electrode wiring and the image signal electrode wiring to one side outside the effective display area; An image signal electrode wiring terminal extending to the side and a protective insulating film covering at least a thin film transistor are provided, and are disposed to face a color filter substrate at a predetermined gap, and a liquid crystal is sandwiched in the gap to form a liquid crystal panel. An active matrix substrate, a scan electrode driving circuit for supplying a signal voltage for display to the scanning electrode wiring terminal and the image signal electrode wiring terminal, and an image signal electrode driving circuit; The first static electricity protection formed parallel to the opposite side of the effective display area and electrically connected to the common electrode wiring terminal A second static electricity protection wire formed on the one side and electrically connected to the common electrode wiring terminal; and one of the image signal electrode wires between the first static electricity protection wire and the second static electricity protection wire. A liquid crystal display device comprising: a first resistance element and a second resistance element connected alternately.
【請求項3】絶縁基板上に形成した共通電極と、複数色
のカラーフィルタとを備えたカラーフィルタ基板と、 絶縁基板上に形成した複数の走査電極配線と、走査電極
配線に交差するように形成された複数の画像信号電極配
線と、走査電極配線と画像信号電極配線とに接続して有
効表示領域を形成するように二次元配列された複数の薄
膜トランジスタと、薄膜トランジスタのそれぞれに接続
された画素電極と、画素電極に接続された付加容量と、
カラーフィルタ基板に形成した共通電極と接続するため
の共通電極配線端子と、走査電極配線および画像信号電
極配線から有効表示領域の外側の一辺に引き出された走
査電極配線端子およびこの一辺と隣接する他辺に引き出
された画像信号電極配線端子と、少なくとも薄膜トラン
ジスタを被覆する保護絶縁膜とを具備してカラーフィル
タ基板と所定の間隙で対向配置され、この間隙に液晶を
挟持して液晶パネルを構成するアクティブマトリクス基
板と、 走査電極配線端子と画像信号電極配線端子に表示のため
の信号電圧を供給する走査電極駆動回路と画像信号電極
駆動回路とを具備し、 画素信号電極配線端子を形成した一辺と平行で、有効表
示領域を挟んで位置する対辺に形成されて共通電極配線
端子と電気的に接続する静電気保護配線と、 静電気保護配線と画像信号電極配線との間に介挿してオ
ン/オフする如く接続した複数のトランジスタと、この
トランジスタのオン/オフを制御するトランジスタ制御
配線と、トランジスタ制御配線を接続して外部から制御
信号を与えるためのトランジスタ走査端子と、から構成
したことを特徴とする液晶表示装置。
3. A color filter substrate provided with a common electrode formed on an insulating substrate, a color filter of a plurality of colors, a plurality of scanning electrode wirings formed on the insulating substrate, and intersecting the scanning electrode wirings. A plurality of formed image signal electrode wirings, a plurality of thin film transistors two-dimensionally arranged to be connected to the scanning electrode wirings and the image signal electrode wirings to form an effective display area, and a pixel connected to each of the thin film transistors An additional capacitance connected to the electrode and the pixel electrode;
A common electrode wiring terminal for connecting to a common electrode formed on the color filter substrate; a scanning electrode wiring terminal extending from the scanning electrode wiring and the image signal electrode wiring to one side outside the effective display area; An image signal electrode wiring terminal extending to the side and a protective insulating film covering at least a thin film transistor are provided, and are disposed to face a color filter substrate at a predetermined gap, and a liquid crystal is sandwiched in the gap to form a liquid crystal panel. An active matrix substrate; a scan electrode driving circuit for supplying a signal voltage for display to the scanning electrode wiring terminal and the image signal electrode wiring terminal; and an image signal electrode driving circuit, and one side on which the pixel signal electrode wiring terminal is formed. An electrostatic protection wiring formed in parallel, on the opposite side positioned across the effective display area, and electrically connected to the common electrode wiring terminal; A plurality of transistors connected between the electrostatic protection wiring and the image signal electrode wiring so as to be turned on / off, a transistor control wiring for controlling the on / off of the transistor, and a transistor control wiring connected to the outside to connect the transistor control wiring A liquid crystal display device comprising: a transistor scanning terminal for providing a control signal.
【請求項4】前記トランジスタ制御配線が前記静電気保
護配線に前記画像信号電極配線を一つおきに接続する第
一のトランジスタ制御配線と第二のトランジスタ制御配
線とから構成され、かつ前記トランジスタ走査端子が第
一のトランジスタ制御配線と第二のトランジスタ制御配
線のそれぞれに接続した第一のトランジスタ走査端子と
第一のトランジスタ走査端子とを有することを特徴とす
る請求項3に記載の液晶表示装置。
4. The transistor control wiring according to claim 1, wherein said transistor control wiring comprises a first transistor control wiring and a second transistor control wiring for connecting every other image signal electrode wiring to said electrostatic protection wiring, and said transistor scanning terminal. 4. The liquid crystal display device according to claim 3, wherein the device has a first transistor scanning terminal and a first transistor scanning terminal connected to the first transistor control wiring and the second transistor control wiring, respectively.
【請求項5】絶縁基板上に形成した共通電極と、複数色
のカラーフィルタとを備えたカラーフィルタ基板と、 絶縁基板上に形成した複数の走査電極配線と、走査電極
配線に交差するように形成された複数の画像信号電極配
線と、走査電極配線と画像信号電極配線とに接続して有
効表示領域を形成するように二次元配列された複数の薄
膜トランジスタと、薄膜トランジスタのそれぞれに接続
された画素電極と、画素電極に接続された付加容量と、
カラーフィルタ基板に形成した共通電極と接続するため
の共通電極配線端子と、走査電極配線および画像信号電
極配線から有効表示領域の外側の一辺に引き出された走
査電極配線端子およびこの一辺と隣接する他辺に引き出
された画像信号電極配線端子と、少なくとも薄膜トラン
ジスタを被覆する保護絶縁膜とを具備してカラーフィル
タ基板と所定の間隙で対向配置され、この間隙に液晶を
挟持して液晶パネルを構成するアクティブマトリクス基
板と、 走査電極配線端子と画像信号電極配線端子に表示のため
の信号電圧を供給する走査電極駆動回路と画像信号電極
駆動回路とを具備し、 画素信号電極配線端子を形成した一辺と平行で、有効表
示領域を挟んで位置する対辺に形成されて共通電極配線
端子と電気的に接続する第一の静電気保護配線と、上記
一辺に形成されて共通電極配線端子と電気的に接続する
第二の静電気保護配線と、 第一の静電気保護配線と第二の静電気保護配線と画像信
号電極配線の一つおきの間に介挿してオン/オフする如
く接続した複数の第一のトランジスタおよび複数の第二
のトランジスタと、 第一のトランジスタと第二のトランジスタのオン/オフ
を制御する第一のトランジスタ制御配線と第二のトラン
ジスタ制御配線と、 第一のトランジスタと第二のトランジスタに接続した第
一のトランジスタ制御配線と第二のトランジスタ制御配
線をそれぞれ接続して外部から制御信号を与えるための
第一のトランジスタ走査端子と第二のトランジスタ走査
端子と、から構成したことを特徴とする液晶表示装置。
5. A color filter substrate provided with a common electrode formed on an insulating substrate, a color filter of a plurality of colors, a plurality of scanning electrode wirings formed on the insulating substrate, and intersecting the scanning electrode wirings. A plurality of formed image signal electrode wirings, a plurality of thin film transistors two-dimensionally arranged to be connected to the scanning electrode wirings and the image signal electrode wirings to form an effective display area, and a pixel connected to each of the thin film transistors An additional capacitance connected to the electrode and the pixel electrode;
A common electrode wiring terminal for connecting to a common electrode formed on the color filter substrate; a scanning electrode wiring terminal extending from the scanning electrode wiring and the image signal electrode wiring to one side outside the effective display area; An image signal electrode wiring terminal extending to the side and a protective insulating film covering at least a thin film transistor are provided, and are disposed to face a color filter substrate at a predetermined gap, and a liquid crystal is sandwiched in the gap to form a liquid crystal panel. An active matrix substrate; a scan electrode driving circuit for supplying a signal voltage for display to the scanning electrode wiring terminal and the image signal electrode wiring terminal; and an image signal electrode driving circuit, and one side on which the pixel signal electrode wiring terminal is formed. The first static electricity protection formed parallel to the opposite side of the effective display area and electrically connected to the common electrode wiring terminal A second static electricity protection wire formed on the one side and electrically connected to the common electrode wiring terminal; and every other one of the first static electricity protection wire, the second static electricity protection wire, and the image signal electrode wire. A plurality of first transistors and a plurality of second transistors interposed therebetween so as to be turned on / off; a first transistor control wiring for controlling on / off of the first transistor and the second transistor; A second transistor control wiring, a first transistor for connecting the first transistor control wiring and the second transistor control wiring connected to the first transistor and the second transistor, respectively, and providing a control signal from outside A liquid crystal display device comprising a scanning terminal and a second transistor scanning terminal.
【請求項6】絶縁基板上に形成した共通電極と、複数色
のカラーフィルタとを備えたカラーフィルタ基板と、 絶縁基板上に形成した複数の走査電極配線と、走査電極
配線に交差するように形成された複数の画像信号電極配
線と、走査電極配線と画像信号電極配線とに接続して有
効表示領域を形成するように二次元配列された複数の薄
膜トランジスタと、薄膜トランジスタのそれぞれに接続
された画素電極と、画素電極に接続された付加容量と、
カラーフィルタ基板に形成した共通電極と接続するため
の共通電極配線端子と、走査電極配線および画像信号電
極配線から有効表示領域の外側の一辺に引き出された走
査電極配線端子およびこの一辺と隣接する他辺に引き出
された画像信号電極配線端子と、少なくとも薄膜トラン
ジスタを被覆する保護絶縁膜とを具備してカラーフィル
タ基板と所定の間隙で対向配置され、この間隙に液晶を
挟持して液晶パネルを構成するアクティブマトリクス基
板と、 走査電極配線端子と画像信号電極配線端子に表示のため
の信号電圧を供給する走査電極駆動回路と画像信号電極
駆動回路とを具備し、 画素信号電極配線端子を形成した一辺と平行で、有効表
示領域を挟んで位置する対辺の何れかに形成されて第一
の共通電極配線端子と電気的に接続する第一の静電気保
護配線と、第二の共通電極配線端子と電気的に接続する
第二の静電気保護配線と、 第一の静電気保護配線および第二の静電気保護配線とに
対し画像信号電極配線の一つおきの間に介挿してオン/
オフする如く接続した複数の第一のトランジスタおよび
複数の第二のトランジスタと、 第一のトランジスタと第二のトランジスタのオン/オフ
を制御する第一のトランジスタ制御配線と第二のトラン
ジスタ制御配線と、 第一のトランジスタと第二のトランジスタに接続した第
一のトランジスタ制御配線と第二のトランジスタ制御配
線をそれぞれ接続して外部から制御信号を与えるための
第一のトランジスタ走査端子と第二のトランジスタ走査
端子と、から構成したことを特徴とする液晶表示装置。
6. A color filter substrate provided with a common electrode formed on an insulating substrate, a color filter of a plurality of colors, a plurality of scanning electrode wirings formed on the insulating substrate, and intersecting the scanning electrode wirings. A plurality of formed image signal electrode wirings, a plurality of thin film transistors two-dimensionally arranged to be connected to the scanning electrode wirings and the image signal electrode wirings to form an effective display area, and a pixel connected to each of the thin film transistors An additional capacitance connected to the electrode and the pixel electrode;
A common electrode wiring terminal for connecting to a common electrode formed on the color filter substrate; a scanning electrode wiring terminal extending from the scanning electrode wiring and the image signal electrode wiring to one side outside the effective display area; An image signal electrode wiring terminal extending to the side and a protective insulating film covering at least a thin film transistor are provided so as to face a color filter substrate at a predetermined gap, and a liquid crystal is sandwiched in the gap to form a liquid crystal panel. An active matrix substrate, a scan electrode driving circuit for supplying a signal voltage for display to the scanning electrode wiring terminal and the image signal electrode wiring terminal, and an image signal electrode driving circuit; A second parallel electrode is formed on one of the opposite sides of the effective display area and electrically connected to the first common electrode wiring terminal. One of the image signal electrode wiring for the first electrostatic protection wiring, the second electrostatic protection wiring electrically connected to the second common electrode wiring terminal, and the first electrostatic protection wiring and the second electrostatic protection wiring ON /
A plurality of first transistors and a plurality of second transistors connected so as to be turned off; a first transistor control wiring and a second transistor control wiring for controlling on / off of the first transistor and the second transistor; A first transistor scanning terminal and a second transistor for connecting the first transistor control wiring and the second transistor control wiring connected to the first transistor and the second transistor, respectively, and providing a control signal from the outside; A liquid crystal display device comprising: a scanning terminal;
【請求項7】前記第一の静電気保護配線と複数の第一の
トランジスタおよび第一のトランジスタ制御配線ならび
に第一のトランジスタ走査端子と、前記第二の静電気保
護配線と複数の第二のトランジスタおよび第二のトラン
ジスタ制御配線ならびに第二のトランジスタ走査端子と
を、前記画素信号電極配線端子を形成した一辺と、この
辺に平行で有効表示領域を挟んで位置する対辺とのそれ
ぞれの辺に形成したことを特徴とする請求項6に記載の
液晶表示装置。
7. The first electrostatic protection wiring, a plurality of first transistors, a first transistor control wiring, and a first transistor scanning terminal; the second electrostatic protection wiring, a plurality of second transistors; The second transistor control wiring and the second transistor scanning terminal are formed on each side of one side on which the pixel signal electrode wiring terminal is formed, and the opposite side parallel to this side and located across the effective display area. The liquid crystal display device according to claim 6, wherein:
【請求項8】前記トランジスタ走査端子を、前記走査電
配線端子または外部接続端子の何れかの形成位置に併設
したことを特徴とする請求項1〜7の何れかに記載の液
晶表示装置。
8. The liquid crystal display device according to claim 1, wherein said transistor scanning terminal is provided at a position where one of said scanning wiring terminal and said external connection terminal is formed.
JP32685198A 1998-11-17 1998-11-17 Liquid crystal display device Pending JP2000147557A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32685198A JP2000147557A (en) 1998-11-17 1998-11-17 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32685198A JP2000147557A (en) 1998-11-17 1998-11-17 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000147557A true JP2000147557A (en) 2000-05-26

Family

ID=18192435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32685198A Pending JP2000147557A (en) 1998-11-17 1998-11-17 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000147557A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862066B2 (en) 2001-08-29 2005-03-01 Hitachi, Ltd. Display device with capacitor formed in a region of the substrate where the drive circuit is mounted
JP2007171993A (en) * 2007-03-16 2007-07-05 Hitachi Displays Ltd Image display device
JP2008122965A (en) * 2006-11-10 2008-05-29 Samsung Electronics Co Ltd Liquid crystal display device and method for manufacturing the same
US7916261B2 (en) 2002-09-10 2011-03-29 Hitachi Displays, Ltd. Liquid crystal display device
US7956976B1 (en) 2002-09-10 2011-06-07 Hitachi Displays, Ltd. Liquid crystal display device
US8068189B2 (en) 2006-05-30 2011-11-29 Canon Kabushiki Kaisha Liquid crystal display and liquid crystal projector

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862066B2 (en) 2001-08-29 2005-03-01 Hitachi, Ltd. Display device with capacitor formed in a region of the substrate where the drive circuit is mounted
US7916261B2 (en) 2002-09-10 2011-03-29 Hitachi Displays, Ltd. Liquid crystal display device
US7956976B1 (en) 2002-09-10 2011-06-07 Hitachi Displays, Ltd. Liquid crystal display device
US8164731B2 (en) 2002-09-10 2012-04-24 Hitachi Displays , Ltd. Liquid crystal display device
US8068189B2 (en) 2006-05-30 2011-11-29 Canon Kabushiki Kaisha Liquid crystal display and liquid crystal projector
JP2008122965A (en) * 2006-11-10 2008-05-29 Samsung Electronics Co Ltd Liquid crystal display device and method for manufacturing the same
US8279147B2 (en) 2006-11-10 2012-10-02 Samsung Electronics Co., Ltd. Liquid crystal display device having protective circuits and method of manufacturing the same
JP2007171993A (en) * 2007-03-16 2007-07-05 Hitachi Displays Ltd Image display device
JP4637868B2 (en) * 2007-03-16 2011-02-23 株式会社 日立ディスプレイズ Image display device

Similar Documents

Publication Publication Date Title
JP3718355B2 (en) Liquid crystal display device
KR100392575B1 (en) Liquid crystal display device and manufacturing method thereof
US6525705B1 (en) Liquid crystal display device having a redundant circuit
US7633469B2 (en) Electro-optical device substrate, electro-optical device, and testing method
KR20010051508A (en) Liquid crystal display device
KR20070110166A (en) Array subatrate and liquid crystal display device having the same
JPH11183904A (en) Liquid crystal display device
JPH10339885A (en) Active matrix type liquid crystal display device
JPH09329796A (en) Liquid crystal display substrate
JP4106193B2 (en) Liquid crystal display device and manufacturing method thereof
JP2000155333A (en) Liquid crystal display device
JP2000155329A (en) Liquid crystal display device
JP3119357B2 (en) Liquid crystal display
WO2015064252A1 (en) Transparent liquid crystal display device
US7532266B2 (en) Active matrix substrate
JP2000019526A (en) Liquid crystal display device
JP2000147557A (en) Liquid crystal display device
JP2872274B2 (en) Liquid crystal display
JPH112839A (en) Active matrix liquid crystal display device
JP4722260B2 (en) Liquid crystal display element
JP3087730B2 (en) Manufacturing method of liquid crystal display device
JPH10339887A (en) Active matrix type liquid crystal display device
JP2000035573A (en) Liquid crystal display device
JP2000155532A (en) Display device and liquid crystal display device
JPH112838A (en) Active matrix liquid crystal display device