JP2000105548A - Electrode substrate for display panel and manufacture thereof - Google Patents

Electrode substrate for display panel and manufacture thereof

Info

Publication number
JP2000105548A
JP2000105548A JP11209593A JP20959399A JP2000105548A JP 2000105548 A JP2000105548 A JP 2000105548A JP 11209593 A JP11209593 A JP 11209593A JP 20959399 A JP20959399 A JP 20959399A JP 2000105548 A JP2000105548 A JP 2000105548A
Authority
JP
Japan
Prior art keywords
film
electrode
substrate
forming
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11209593A
Other languages
Japanese (ja)
Inventor
Shuntaro Yoshida
俊太郎 吉田
Makoto Sato
良 佐藤
Akinari Fukaya
顕成 深谷
Hiromichi Kato
博道 加藤
Kazue Suematsu
和重 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11209593A priority Critical patent/JP2000105548A/en
Publication of JP2000105548A publication Critical patent/JP2000105548A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/814Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrode substrate for a display panel and manufacture thereof, which substrate can excellently secure the property of supplying a current between a built-in auxiliary electrode and a transparent electrode while excellently securing the flatness of the inner surface of the electrode substrate by contriving the formation of the built-in auxiliary electrode. SOLUTION: In an auxiliary electrode formation process S2, a plurality of stripe-like auxiliary electrodes 12 are formed with a metallic material on the inner surface of a transparent substrate 11. In a planarization film material deposition process S3 a glass paste film is formed by applying a glass paste on the inner surface of the transparent substrate 11 so as to embed the individual auxiliary electrodes 12. In a polishing process S4, the forward end surface of each the auxiliary electrodes 12 is polished to be exposed as an exposed surface 12a. In a transparent electrode formation process S6, a stripe-like transparent electrode 14 is formed on the exposed surface 12 of each the auxiliary electrodes 12, along the longitudinal direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶パネルやエレク
トロルミネセンスパネル等の各種の表示パネル用電極基
板及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode substrate for various display panels such as a liquid crystal panel and an electroluminescence panel, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、例えば、マトリクス駆動方式の透
過型液晶パネルにおいては、その電極基板の複数の透明
電極の各配線抵抗の大小が液晶パネルの表示性能や製造
コストに大きく影響することを考慮して、各透明電極の
上に不透明な金属材料からなる補助電極をそれぞれ積み
上げる積み上げ補助電極構造が採用されている。
2. Description of the Related Art Conventionally, for example, in a matrix-driven transmission type liquid crystal panel, it is considered that the magnitude of each wiring resistance of a plurality of transparent electrodes of an electrode substrate greatly affects the display performance and manufacturing cost of the liquid crystal panel. Then, a stacked auxiliary electrode structure in which an auxiliary electrode made of an opaque metal material is stacked on each transparent electrode is adopted.

【0003】[0003]

【発明が解決しようとする課題】ところで、上記液晶パ
ネルにおいて、各透明電極の配線抵抗をより一層低抵抗
化するためには、各補助電極の幅や高さを増加させるこ
とで、当該各補助電極の断面積を増大させる必要があ
る。しかし、各補助電極の幅を広げると、これら各補助
電極は不透明故、液晶パネルの表示領域における開口率
を低下させる。その結果、液晶パネルの輝度が低下す
る。また、各補助電極の高さを増加させると、電極基板
の内表面の平坦度が悪化するため、両電極基板の間隔が
不均一になる。その結果、液晶パネルの表示むらを引き
起こす。
In the above liquid crystal panel, the wiring resistance of each transparent electrode is further reduced by increasing the width and height of each auxiliary electrode. It is necessary to increase the cross-sectional area of the electrode. However, when the width of each auxiliary electrode is increased, each of the auxiliary electrodes is opaque, so that the aperture ratio in the display area of the liquid crystal panel is reduced. As a result, the brightness of the liquid crystal panel decreases. In addition, when the height of each auxiliary electrode is increased, the flatness of the inner surface of the electrode substrate is deteriorated, so that the distance between the two electrode substrates becomes uneven. As a result, display unevenness of the liquid crystal panel is caused.

【0004】そこで、近年、電極基板のガラス基板の中
に各補助電極を埋め込み、その上に各対応の透明電極を
成膜する「埋め込み電極構造」が採用されるようになっ
ている。この「埋め込み電極構造」によれば、電極基板
の内表面の平坦度を悪化させることなく、ガラス基板の
内部にて各補助電極の高さを十分に確保できる。このた
め、原理上、液晶パネルの開口率を低下させることな
く、各透明電極の配線抵抗の低抵抗化を実現できる。
Therefore, in recent years, an “embedded electrode structure” in which each auxiliary electrode is embedded in a glass substrate of an electrode substrate and a corresponding transparent electrode is formed thereon has been adopted. According to the "buried electrode structure", the height of each auxiliary electrode can be sufficiently secured inside the glass substrate without deteriorating the flatness of the inner surface of the electrode substrate. Therefore, in principle, it is possible to reduce the wiring resistance of each transparent electrode without lowering the aperture ratio of the liquid crystal panel.

【0005】ここで、「埋め込み電極構造」の製造方法
としては、ガラス基板にショットブラストやエッチング
等により複数の溝を形成した上で当該各溝内に導電性ペ
ースト材料を埋め込む方法があるが、この導電性ペース
トとして非焼成タイプのものを採用した場合、当該導電
性ペーストは有機バインダーを含むため、この導電性ペ
ーストの比抵抗が高い。このため、各透明電極の十分な
配線抵抗の低減効果を期待することができない。また、
上記導電性ペーストとして焼成タイプのものを採用した
場合、この導電性ペーストは有機バインダーの燃焼によ
り収縮する。このため、電極基板の内表面の平坦度を良
好に確保することが困難である。
Here, as a method of manufacturing the “embedded electrode structure”, there is a method in which a plurality of grooves are formed in a glass substrate by shot blasting, etching, or the like, and a conductive paste material is embedded in each of the grooves. When a non-fired type is used as the conductive paste, the conductive paste contains an organic binder, and thus has a high specific resistance. Therefore, a sufficient effect of reducing the wiring resistance of each transparent electrode cannot be expected. Also,
When a baking type is used as the conductive paste, the conductive paste shrinks due to the combustion of the organic binder. For this reason, it is difficult to ensure good flatness of the inner surface of the electrode substrate.

【0006】これに対し、「埋め込み電極構造」を採用
しかつ電極基板の内表面の平坦化をねらった電極基板と
しては、特開平9−189917号公報にて示すものが
ある。この電極基板は、ガラス基板の内表面に形成され
た各補助電極の相互間に樹脂層を平坦に埋め込んだ構造
を有している。ここで、この構造は次のようにして形成
される。
On the other hand, an electrode substrate adopting an "embedded electrode structure" and aiming at flattening the inner surface of the electrode substrate is disclosed in Japanese Patent Application Laid-Open No. 9-189917. This electrode substrate has a structure in which a resin layer is buried flat between the auxiliary electrodes formed on the inner surface of the glass substrate. Here, this structure is formed as follows.

【0007】即ち、流動性樹脂材料を、型基板の平坦な
内表面とガラス基板の各補助電極を形成した内表面との
間に介装する。そして、このように介装した流動性樹脂
材料を、型基板及びガラス基板を一対のローラにより挟
持して加圧しつつ、押し広げて樹脂層とし、その後、硬
化する。ついで、ガラス基板及び硬化した樹脂層を、上
記型基板から剥離する。これにより、上述のように各補
助電極の相互間に樹脂層を埋め込んだ構造が形成され
る。このことは、上記型基板を用いた転写によって電極
基板の内表面を平坦にすることができることを意味す
る。
That is, the fluid resin material is interposed between the flat inner surface of the mold substrate and the inner surface of the glass substrate on which the auxiliary electrodes are formed. Then, the fluid resin material interposed in this way is pressed and spread while pressing the mold substrate and the glass substrate by a pair of rollers to form a resin layer, and then cured. Next, the glass substrate and the cured resin layer are separated from the mold substrate. As a result, a structure in which the resin layer is embedded between the auxiliary electrodes as described above is formed. This means that the inner surface of the electrode substrate can be made flat by transfer using the mold substrate.

【0008】しかし、上述のような一対のローラによる
加圧及び押し広げの過程において、各補助電極には、各
対応の透明電極と電気的に接触されるべき露出面がそれ
ぞれ形成されるものの、上記加圧及び押し広げによって
は、当該露出面の露出面積が不十分となり、当該露出面
が流動性樹脂材料により部分的に覆われたまま、当該流
動性樹脂材料の硬化処理がなされてしまう。
However, in the process of pressing and spreading by the pair of rollers as described above, each auxiliary electrode has an exposed surface to be electrically contacted with each corresponding transparent electrode. Due to the above pressing and spreading, the exposed area of the exposed surface becomes insufficient, and the hardening treatment of the fluid resin material is performed while the exposed surface is partially covered with the fluid resin material.

【0009】このため、上述のようにガラス基板及び硬
化した樹脂層を型基板から剥離したとき、補助電極の露
出面は硬化した樹脂層により部分的に覆われたままとな
っているから、このような補助電極の露出面に透明電極
を形成しても、両者、即ち、補助電極と透明電極との間
の電気的接触による導通性が悪いという不具合が生ず
る。これに対し、上述した補助電極と透明電極との間の
導通性を良好に確保するには、補助電極の露出面の平坦
度を表面粗度Raにして200Å以上に粗くする必要が
あるが、このようにすると、両電極基板間の間隔が不均
一となり、却って、液晶パネルに表示むらを招く。
Therefore, when the glass substrate and the cured resin layer are separated from the mold substrate as described above, the exposed surface of the auxiliary electrode remains partially covered with the cured resin layer. Even if a transparent electrode is formed on the exposed surface of such an auxiliary electrode, a problem arises in that electrical conductivity between the two electrodes, that is, the auxiliary electrode and the transparent electrode, is poor. On the other hand, in order to ensure good conductivity between the auxiliary electrode and the transparent electrode described above, the flatness of the exposed surface of the auxiliary electrode needs to be roughened to 200 ° or more by setting the surface roughness to Ra. In this case, the distance between the two electrode substrates becomes non-uniform, which causes display unevenness on the liquid crystal panel.

【0010】そこで、本発明は、以上のようなことに対
処するため、埋め込み補助電極構造の形成の仕方に工夫
を凝らし、電極基板の内表面の平坦度を良好に確保しつ
つ、補助電極と透明電極との間の通電性を良好に確保す
るようにした表示パネル用電極基板及びその製造方法を
提供することを目的とする。
In order to cope with the above, the present invention devises a method of forming a buried auxiliary electrode structure, and while ensuring the flatness of the inner surface of the electrode substrate, the auxiliary electrode and the buried auxiliary electrode structure. An object of the present invention is to provide an electrode substrate for a display panel and a method for manufacturing the same, which ensure good conductivity between the electrode and the transparent electrode.

【0011】[0011]

【課題を解決するための手段】上記課題の解決にあた
り、請求項1に記載の発明によれば、基板(11)の内
表面に金属材料により複数のストライプ状補助電極(1
2)を形成する補助電極形成工程(S1、S2、R1乃
至R3)と、平坦化膜形成材料を各補助電極を埋め込む
ように基板の内表面に塗布して材料膜を形成する材料膜
形成工程(S3、R4)と、各補助電極の先端面を露出
面(12a)として露出させるように材料膜の表面を研
磨する研磨工程(S4、R5)と、各補助電極の露出面
にその長手方向に沿いそれぞれストライプ状の主電極
(14)を形成する主電極形成工程(S5、S6、R
6、R7、U5、U6)とを備える表示パネル用電極基
板の製造方法が提供される。
In order to solve the above-mentioned problems, according to the first aspect of the present invention, a plurality of stripe-shaped auxiliary electrodes (1) are formed on the inner surface of a substrate (11) using a metal material.
(2) forming an auxiliary electrode (S1, S2, R1 to R3), and forming a material film by applying a flattening film forming material to the inner surface of the substrate so as to bury each auxiliary electrode (S3, R4); a polishing step (S4, R5) of polishing the surface of the material film so as to expose the tip end surface of each auxiliary electrode as an exposed surface (12a); Main electrode forming steps (S5, S6, R
6, R7, U5, U6).

【0012】このように、平坦化膜形成材料を各補助電
極を埋め込むように基板の内表面に塗布して材料膜を形
成し、各補助電極の先端面を露出面として露出させるよ
うに材料膜の表面を研磨するようにしたので、各補助電
極の露出面が一様に露出されるとともに、この露出面と
各平坦化膜の表面とは同一面にある。このため、補助電
極と透明電極との間の通電性を良好に確保し得るのは勿
論のこと、電極基板の内表面の平坦度を良好に確保でき
る。
In this way, the material film is formed by applying the flattening film forming material to the inner surface of the substrate so as to bury each auxiliary electrode, and to form the material film such that the tip end surface of each auxiliary electrode is exposed as an exposed surface. Is polished, the exposed surface of each auxiliary electrode is uniformly exposed, and the exposed surface and the surface of each flattening film are on the same plane. For this reason, it is possible to ensure not only good electrical conductivity between the auxiliary electrode and the transparent electrode, but also good flatness of the inner surface of the electrode substrate.

【0013】ここで、請求項2に記載の発明によれば、
請求項1に記載の発明において、材料膜形成工程におい
て、平坦化膜形成材料として低融点ガラスペーストを用
い、この低融点ガラスペーストを所定の温度にて焼成す
ることで材料膜として形成する。これにより、各補助電
極に主電極を、例えば、ITOで形成するとき、高温で
行える。
Here, according to the second aspect of the present invention,
In the first aspect of the present invention, in the material film forming step, a low-melting glass paste is used as a material for forming a planarizing film, and the low-melting glass paste is fired at a predetermined temperature to form a material film. Accordingly, when the main electrode is formed on each auxiliary electrode by, for example, ITO, it can be performed at a high temperature.

【0014】また、請求項3に記載の発明によれば、請
求項1又は2に記載の発明において、補助電極形成工程
において、金属材料として感光性Agペーストを用い、
このAgペーストを基板の内表面に塗布してフォトリソ
グラフィ法によるパターニング処理にて各補助電極を形
成する。これにより、金属材料として非感光性ペースト
を用いる場合に比べて、各補助電極のパターニング処理
による形成プロセスが簡単となる。
According to a third aspect of the present invention, in the first or second aspect, in the auxiliary electrode forming step, a photosensitive Ag paste is used as a metal material,
This Ag paste is applied to the inner surface of the substrate, and each auxiliary electrode is formed by a patterning process using a photolithography method. This simplifies the formation process by patterning each auxiliary electrode as compared with the case where a non-photosensitive paste is used as the metal material.

【0015】また、請求項4に記載の発明によれば、請
求項1又は2に記載の発明において、補助電極形成工程
において、金属材料としてCu及びNiを用い、基板の
内表面にNiを無電界メッキによりNi膜として形成
し、このNi膜を下地電極としてCuをNi膜に電界メ
ッキによりCu膜を形成し、これら両Cu膜及びNi膜
をフォトリソグラフィ法によるパターニング処理にて各
補助電極を形成する。このように、補助電極をCu及び
Niを用いて形成するようにしても、請求項1又は2に
記載の発明と同様の作用効果を達成できる。
According to a fourth aspect of the present invention, in the first or second aspect of the invention, in the auxiliary electrode forming step, Cu and Ni are used as the metal material and Ni is not present on the inner surface of the substrate. A Ni film is formed by electrolytic plating, and a Cu film is formed by electrolytic plating of Cu on the Ni film using the Ni film as a base electrode. Each of the Cu film and the Ni film is patterned by photolithography to form an auxiliary electrode. Form. As described above, even when the auxiliary electrode is formed using Cu and Ni, the same operation and effect as those of the first or second aspect of the invention can be achieved.

【0016】また、請求項5に記載の発明によれば、基
板の内表面に金属材料により複数のストライプ状補助電
極を形成する補助電極形成工程(S11、S21、R1
1乃至R31)と、各補助電極の先端面が突出するよう
に当該各補助電極の間に沿いそれぞれ基板の内表面に前
記金属材料よりも硬度の高い平坦化膜形成材料によって
ストライプ状平坦化膜を形成する平坦化膜形成工程(S
31、R41)と、各補助電極の先端面を各平坦化膜の
表面に一致するまで研磨して露出面を形成する研磨工程
(S41、R51)と、各補助電極の露出面にその長手
方向に沿いそれぞれストライプ状の主電極を形成する主
電極形成工程(S5、S6、R6、R7、U5、U6)
とを備える表示パネル用電極基板の製造方法が提供され
る。
According to the fifth aspect of the present invention, the auxiliary electrode forming step (S11, S21, R1) for forming a plurality of stripe-shaped auxiliary electrodes on the inner surface of the substrate with a metal material.
1 to R31) and a stripe-shaped flattening film formed of a flattening film forming material having a higher hardness than the metal material on the inner surface of the substrate along the space between the auxiliary electrodes so that the tip surface of each auxiliary electrode protrudes. Film forming step (S
31, R41), a polishing step (S41, R51) of polishing the tip surface of each auxiliary electrode until it matches the surface of each planarization film to form an exposed surface, and a longitudinal direction on the exposed surface of each auxiliary electrode. Main electrode forming steps of forming stripe-shaped main electrodes along the lines (S5, S6, R6, R7, U5, U6)
A method for manufacturing a display panel electrode substrate comprising:

【0017】このように、各補助電極の先端面が突出す
るように当該各補助電極の間に沿いそれぞれ基板の内表
面に前記金属材料よりも硬度の高い平坦化膜形成材料に
よってストライプ状平坦化膜を形成し、各補助電極の先
端面を各平坦化膜の表面に一致するまで研磨して露出面
を形成するので、請求項1に記載の発明の作用効果を達
成できるのは勿論のこと、請求項1の場合に比べて、研
磨量を減少させ電極基板の内表面の平坦度をより一層良
好に確保できる。
As described above, the stripe-shaped flattening material is formed on the inner surface of the substrate along the space between the auxiliary electrodes such that the tip end surface of each auxiliary electrode protrudes by the flattening film forming material having a higher hardness than the metal material. Since the film is formed and the exposed surface is formed by polishing the tip surface of each auxiliary electrode until it coincides with the surface of each flattening film, the function and effect of the invention described in claim 1 can be achieved. As compared with the case of the first aspect, the polishing amount can be reduced and the flatness of the inner surface of the electrode substrate can be more favorably secured.

【0018】また、請求項6に記載の発明によれば、基
板(11)の内表面に補助電極及び平坦化膜を交互にス
トライプ状に複数ずつ形成する補助電極・平坦化膜形成
工程(T1乃至T5)と、各補助電極の露出面にその長
手方向に沿いそれぞれストライプ状の主電極(14)を
形成する主電極形成工程(T7、T8)とを備える表示
パネル用電極基板の製造方法であって、補助電極・平坦
化膜形成工程は、基板の内表面に複数のストライプ状下
地電極(h、i)を形成する下地電極形成工程(T1、
T2)と、基板の内表面に各下地電極を覆うように平坦
化膜形成材料を塗布して材料膜(j)を形成する材料膜
形成工程(T3)と、材料膜に前記各下地電極をそれぞ
れ臨むようにストライプ状開口部を形成するとともに当
該各開口部間にそれぞれ平坦化膜を形成する開口部・平
坦化膜形成工程(T4)と、各下地電極上に各開口部内
に当該各開口部からそれぞれ突出するように導電性金属
材料を電気メッキにより充填してストライプ状導電部材
を形成する導電部材形成工程(T5)と、各導電部材の
先端面を各平坦化膜の表面に一致するまで研磨して露出
面として形成し、この露出面を形成した各導電部材をそ
の下地電極と共にそれぞれ補助電極とする研磨工程(T
6)とを備える表示パネル用電極基板の製造方法が提供
される。
According to the invention of claim 6, an auxiliary electrode / flattening film forming step (T1) of alternately forming a plurality of auxiliary electrodes and flattening films in stripes on the inner surface of the substrate (11). To T5) and a main electrode forming step (T7, T8) of forming a striped main electrode (14) along the longitudinal direction on the exposed surface of each auxiliary electrode. The auxiliary electrode / flattening film forming step is a base electrode forming step (T1, T2) for forming a plurality of striped base electrodes (h, i) on the inner surface of the substrate.
T2), a material film forming step (T3) of forming a material film (j) by applying a flattening film forming material on the inner surface of the substrate so as to cover the respective base electrodes, and applying the respective base electrodes to the material film. An opening / flattening film forming step (T4) of forming a stripe-shaped opening so as to face each other and forming a flattening film between the respective openings, and forming the respective openings in the respective openings on the respective base electrodes. A conductive member forming step of forming a stripe-shaped conductive member by filling a conductive metal material by electroplating so as to protrude from each part, and a tip end surface of each conductive member coincides with a surface of each flattening film. Polishing step (T) in which each conductive member having the exposed surface is formed as an auxiliary electrode together with its underlying electrode.
6) is provided.

【0019】このように、材料膜に各下地電極をそれぞ
れ臨むようにストライプ状開口部を形成するとともに当
該各開口部間にそれぞれ平坦化膜を形成し、各下地電極
上に各開口部内に当該各開口部からそれぞれ突出するよ
うに導電性金属材料を電気メッキにより充填してストラ
イプ状導電部材を形成し、各導電部材の先端面を各平坦
化膜の表面に一致するまで研磨して露出面として形成す
るようにしても、請求項5に記載の発明と同様の作用効
果を達成できる。
As described above, the stripe-shaped openings are formed in the material film so as to face the respective base electrodes, and the flattening films are respectively formed between the respective openings. A striped conductive member is formed by filling a conductive metal material by electroplating so as to protrude from each opening, and the leading end surface of each conductive member is polished until it matches the surface of each flattening film. The same operation and effect as those of the invention described in claim 5 can be achieved even if it is formed as.

【0020】また、請求項7に記載の発明によれば、基
板(11)と、この基板の内表面に交互にストライプ状
に複数ずつ形成した補助電極及び平坦化膜と、各補助電
極の露出面にその長手方向に沿いそれぞれストライプ状
に形成した主電極(14)とを備える表示パネル用電極
基板であって、複数の補助電極は、それぞれ、基板の内
表面に設けられたストライプ状下地電極(i)と、複数
の平坦化膜のうち下地電極の両側平坦化膜の間にて当該
下地電極上に導電性金属材料により電気メッキでもって
形成した導電部材(k1)とを備える表示パネル用電極
基板が提供される。これによれば、請求項6に記載の発
明により製造するに適した表示パネル用電極基板の提供
が可能となる。
According to the seventh aspect of the present invention, the substrate (11), auxiliary electrodes and flattening films alternately formed in a plurality of stripes on the inner surface of the substrate, and exposure of each auxiliary electrode. A display panel electrode substrate comprising a main electrode (14) formed in a stripe shape along a longitudinal direction of the substrate, wherein the plurality of auxiliary electrodes are each a stripe-shaped base electrode provided on an inner surface of the substrate. (I) for a display panel, comprising: a conductive member (k1) formed by electroplating a conductive metal material on the base electrode between the flattened films on both sides of the base electrode among the plurality of flattened films. An electrode substrate is provided. According to this, it is possible to provide a display panel electrode substrate suitable for manufacturing according to the invention described in claim 6.

【0021】また、上記請求項1及び請求項5記載の製
造方法について、更に鋭意検討したところ、平坦化膜形
成材料として低融点ガラスペーストを用い、主電極形成
工程において、主電極形成材料としてITO(Indi
um Tin Oxide)を用いた場合には、以下の
ような問題を生じる可能性があることを見出した。つま
り、材料膜及び各補助電極の露出面の上にスパッタリン
グにより透明なITOを成膜した後、エッチング液(王
水等)を用いたエッチングによりストライプ状にパター
ニングして主電極を形成するのであるが、パターニング
の際に、エッチング液により、低融点ガラス(鉛ガラス
等)が白濁、融解してしまう。
Further, the manufacturing method according to claim 1 and claim 5 was further studied diligently. As a result, a low-melting glass paste was used as a material for forming a flattening film, and ITO was used as a material for forming a main electrode in a main electrode forming step. (Indi
um Tin Oxide) has been found to cause the following problems. That is, a transparent ITO film is formed on the exposed surface of the material film and each auxiliary electrode by sputtering, and then patterned in a stripe shape by etching using an etchant (aqua regia) to form a main electrode. However, at the time of patterning, the low-melting glass (such as lead glass) becomes cloudy and melts due to the etchant.

【0022】また、このような問題に対して、従来、低
融点ガラス上でエッチング可能な透明電極材料、及びそ
のエッチング液は明らかではなかった。また、エッチン
グによらないパターニング方法としてリフトオフ法があ
るが、パターニングに用いるレジスト材料による異物混
入の問題、コストアップ等により実現が難しい。
To solve such a problem, a transparent electrode material which can be etched on a low-melting glass and an etchant thereof have not been known. Further, there is a lift-off method as a patterning method not based on etching, but it is difficult to realize the method due to a problem of foreign matter mixing due to a resist material used for patterning and an increase in cost.

【0023】そこで、上記低融点ガラスの白濁という問
題について、調査を進めた結果、この問題は、下地(鉛
ガラス等の低融点ガラス)の耐酸性が極めて低く、エッ
チング液(王水等)によるエッチングレートがパターニ
ングされる材料(スパッタリングITO)のエッチング
レートよりも大きいことが原因であることが分かった。
Therefore, as a result of investigation on the problem of the clouding of the low melting point glass, the problem was found that the acid resistance of the base (low melting point glass such as lead glass) was extremely low, and the problem was caused by an etching solution (aqua regia). It has been found that the reason is that the etching rate is higher than the etching rate of the material to be patterned (sputtered ITO).

【0024】上記問題を回避するために、パターニング
される主電極形成材料及びエッチング液について鋭意検
討した結果、下地の低融点ガラスよりも耐酸性が低く且
つエッチングレートの大きな主電極形成材料として、I
ZO(Indium Zinc Oxide)または有
機酸ITOを用い、低融点ガラスへのアタックの少ない
エッチング液として酸を有機系溶媒で希釈したものを用
いればよいことを見出した。請求項8ないし請求項11
記載の発明は、この知見に基づき、成されたものであ
る。
As a result of intensive studies on the material for forming the main electrode to be patterned and the etching solution to avoid the above-mentioned problem, it has been found that the material for forming the main electrode having lower acid resistance and higher etching rate than the low-melting glass as the base material is I
It has been found that ZO (Indium Zinc Oxide) or an organic acid ITO may be used, and an etchant diluted with an organic solvent may be used as an etchant with low attack on low melting point glass. Claims 8 to 11
The described invention has been made based on this finding.

【0025】即ち、請求項8記載の発明によれば、請求
項1または請求項5記載の発明において、平坦化膜形成
材料として低融点ガラスペーストを用い、主電極形成工
程(U5、U6)において、主電極(14)を形成する
主電極形成材料としてIZOまたは有機酸ITOを用
い、この主電極形成材料によって材料膜及び各補助電極
の露出面を覆う覆い膜(m)を形成した後、この覆い膜
を、酸を有機系溶媒で希釈したエッチング液でエッチン
グすることにより、該主電極を形成する。これにより、
請求項1または請求項5の発明と同様の効果を奏すると
ともに、上記低融点ガラスの白濁、融解という問題を適
切に防止する製造方法を提供できる。
That is, according to the eighth aspect of the present invention, in the first or fifth aspect of the present invention, a low-melting glass paste is used as a material for forming a flattening film, and in the main electrode forming step (U5, U6). IZO or organic acid ITO is used as a main electrode forming material for forming the main electrode (14), and after forming a material film and a covering film (m) covering the exposed surface of each auxiliary electrode with the main electrode forming material, The main electrode is formed by etching the cover film with an etchant obtained by diluting an acid with an organic solvent. This allows
It is possible to provide a manufacturing method which has the same effect as the invention of claim 1 or claim 5 and appropriately prevents the problem of cloudiness and melting of the low melting point glass.

【0026】また、調査を進めるうちに、低融点ガラス
がエッチング液中の水分に敏感に反応し、白濁すること
もわかった。そして、検討の結果、請求項9記載の発明
のように、エッチング液として、含有される水分量が2
%以内のものを用いれば、より好適に上記低融点ガラス
の白濁、融解という問題を防止することができることを
見出した。
Further, during the investigation, it was found that the low-melting glass reacts sensitively to the moisture in the etching solution and becomes cloudy. As a result of the examination, as in the invention according to claim 9, the amount of water contained as an etching solution is 2
%, It was found that the problem of cloudiness and melting of the low-melting glass can be more suitably prevented.

【0027】ここで、具体的に、エッチング液の酸とし
ては、塩酸またはクロルスルホン酸を用いることがで
き、エッチング液の有機系溶媒としては、n−ブタノー
ルもしくはiso−プロパノールを用いることができ
る。
Here, specifically, hydrochloric acid or chlorosulfonic acid can be used as an acid of the etching solution, and n-butanol or iso-propanol can be used as an organic solvent of the etching solution.

【0028】[0028]

【発明の実施の形態】以下、本発明の各実施形態を図面
により説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0029】(第1実施形態)図1は、本発明が表示パ
ネルの一実施形態である液晶パネルに適用された例を示
している。この液晶パネルは、下側電極基板10と、上
側電極基板20とを備えており、これら両電極基板1
0、20の間には、スメクチック液晶が、帯状シールを
介して、複数のスペーサと共に設けられている。なお、
下側電極基板10は走査電極電極基板であり、上側電極
基板20は信号電極側電極基板である。
(First Embodiment) FIG. 1 shows an example in which the present invention is applied to a liquid crystal panel which is one embodiment of a display panel. This liquid crystal panel includes a lower electrode substrate 10 and an upper electrode substrate 20.
Between 0 and 20, a smectic liquid crystal is provided with a plurality of spacers via a band-shaped seal. In addition,
The lower electrode substrate 10 is a scanning electrode electrode substrate, and the upper electrode substrate 20 is a signal electrode side electrode substrate.

【0030】下側電極基板10は、透明基板11の内表
面に複数の不透明のストライプ状補助電極12、複数の
透明のストライプ状平坦化膜13、複数のストライプ状
透明電極14、透明の絶縁膜及び透明の配向膜を順次形
成して構成されている。ここで、透明基板11は、ソー
ダライムガラス材料等からなる厚さ1mm程度のガラス
板により形成されている。なお、このガラス板11の両
面は研磨により高い平行度を有していることが望まし
い。
The lower electrode substrate 10 has a plurality of opaque striped auxiliary electrodes 12, a plurality of transparent striped flattening films 13, a plurality of striped transparent electrodes 14, a transparent insulating film on the inner surface of a transparent substrate 11. And a transparent alignment film are sequentially formed. Here, the transparent substrate 11 is formed of a glass plate having a thickness of about 1 mm made of a soda-lime glass material or the like. It is desirable that both surfaces of the glass plate 11 have high parallelism by polishing.

【0031】各補助電極12及び各平坦化膜13は、透
明基板11の内表面に、交互に、かつ互いに並行に形成
されており、各補助電極12は、図1にて例示するごと
く、その先端面である露出面12aにて対応の透明電極
14の裏面と一様に密着している。これにより、各補助
電極12は、対応の透明電極14の配線抵抗値を低下さ
せる。本実施形態では、各補助電極13の形成材料は、
金属材料であって、低い抵抗値を有し、かつ、透明電極
11であるガラス板と良好な密着性を有することが望ま
しい。
Each auxiliary electrode 12 and each flattening film 13 are formed alternately and in parallel with each other on the inner surface of the transparent substrate 11, and each auxiliary electrode 12 is formed as shown in FIG. The exposed surface 12a, which is the leading end surface, is in uniform contact with the back surface of the corresponding transparent electrode 14. Thereby, each auxiliary electrode 12 lowers the wiring resistance value of the corresponding transparent electrode 14. In the present embodiment, the forming material of each auxiliary electrode 13 is as follows.
It is desirable that the material be a metal material, have a low resistance value, and have good adhesion to the glass plate as the transparent electrode 11.

【0032】各平坦化膜13は、各補助電極12の透明
基板11の内表面からの高さと同一の高さを有してお
り、これら各平坦化膜13の形成材料としては、例え
ば、ガラスペースト(焼成により硬化して透明ガラスと
なるペースト)や光硬化型透明樹脂のモノマー液等が用
いられる。各透明電極14は、各対応の補助電極12の
露出面12a上にその長手方向に沿い形成されている。
なお、各透明電極14の形成材料としてはITOが採用
されている。
Each flattening film 13 has the same height as the height of each auxiliary electrode 12 from the inner surface of the transparent substrate 11, and the material for forming each flattening film 13 is, for example, glass. A paste (paste that becomes a transparent glass by being cured by baking), a monomer liquid of a photocurable transparent resin, or the like is used. Each transparent electrode 14 is formed on the exposed surface 12a of each corresponding auxiliary electrode 12 along its longitudinal direction.
Note that ITO is used as a material for forming each transparent electrode 14.

【0033】一方、上側電極基板20は、透明基板21
の内表面に複数のストライプ状透明電極22、透明の絶
縁膜及び配向膜を順次形成して構成されている。なお、
複数条の透明電極25は、複数条の透明電極12に直角
に延在するように配置され、スメクチック液晶と共に複
数のマトリックス状画素を構成する。
On the other hand, the upper electrode substrate 20 is
A plurality of stripe-shaped transparent electrodes 22, a transparent insulating film and an alignment film are sequentially formed on the inner surface of the substrate. In addition,
The plurality of transparent electrodes 25 are arranged so as to extend at a right angle to the plurality of transparent electrodes 12, and form a plurality of matrix-shaped pixels together with the smectic liquid crystal.

【0034】次に、このように構成した液晶パネルのう
ちの下側電極基板10の製造方法について図2及び図3
を参照して説明する。図2(a)は補助電極材料成膜工
程S1を示す。この工程では、感光性銀ペーストを、図
2(a)にて符号aにより示すごとく、透明基板11の
内表面に印刷法による塗布でもって銀ペースト膜として
成膜する。この銀ペースト膜の膜厚は、この膜の本焼成
後に各透明電極14の配線抵抗を低減させるに要する膜
厚としてある。上記成膜後、当該銀ペースト膜aを、温
度80℃にて、仮焼成して乾燥する。
Next, a method of manufacturing the lower electrode substrate 10 of the liquid crystal panel thus configured will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 2A shows an auxiliary electrode material film forming step S1. In this step, a photosensitive silver paste is formed as a silver paste film on the inner surface of the transparent substrate 11 by coating by a printing method, as indicated by a symbol a in FIG. The thickness of the silver paste film is a thickness required for reducing the wiring resistance of each transparent electrode 14 after the main firing of the film. After the film formation, the silver paste film a is pre-baked at a temperature of 80 ° C. and dried.

【0035】ついで、補助電極形成工程S2(図2
(b)参照)にて、銀ペースト膜aをフォトリソグラフ
ィ法により現像露光してパターニング処理した後焼成し
て複数のストライプ状補助電極12として形成する。こ
のとき、上記感光性銀ペーストとして、低融点ガラスを
含む低温焼成タイプのものを用いれば、470℃で焼成
可能である。このような低温焼成は、透明基板11であ
るガラス基板の反りや収縮量を抑制するのに有効であ
る。
Next, an auxiliary electrode forming step S2 (FIG. 2)
In (b), the silver paste film a is developed and exposed by a photolithography method, patterned, and baked to form a plurality of stripe-shaped auxiliary electrodes 12. At this time, if the photosensitive silver paste is a low-temperature firing type containing low melting point glass, firing can be performed at 470 ° C. Such low-temperature baking is effective for suppressing the amount of warpage and shrinkage of the glass substrate as the transparent substrate 11.

【0036】次の平坦化膜材料成膜工程S3(図2
(c)参照)においては、ガラスペーストを、図2
(c)にて符号bにより示すごとく、透明基板11の内
表面にスクリーン印刷による塗布でもってガラスペース
ト膜として成膜する。但し、ガラスペースト膜bの膜厚
は、図2(c)にて例示するごとく、各補助電極12を
ガラスペースト膜b内に埋め込むのに十分な膜厚にす
る。
The next flattening film material forming step S3 (FIG. 2)
In (c), the glass paste is applied as shown in FIG.
As shown by reference numeral b in (c), a glass paste film is formed on the inner surface of the transparent substrate 11 by application by screen printing. However, the thickness of the glass paste film b is set to a thickness sufficient to embed each auxiliary electrode 12 in the glass paste film b, as exemplified in FIG.

【0037】上述のようにガラスペースト膜bの成膜
後、このガラスペースト膜bを焼成する。このような焼
成後に後述する研磨工程S4の処理を行うので、ガラス
ペースト膜bがその焼成時に収縮しても、補助電極12
に変形等を生ずることはない。ここで、上記ガラスペー
ストとして、Bi系やPb系の低融点タイプのものを使
用すれば、530℃で焼成可能である。このような低温
焼成は、透明基板11であるガラス板の反りや収縮量を
抑制するのに有効である。
After the formation of the glass paste film b as described above, the glass paste film b is fired. Since the polishing step S4 described later is performed after such firing, even if the glass paste film b shrinks during firing, the auxiliary electrode 12
No deformation or the like occurs. Here, if a low melting point type of Bi or Pb is used as the glass paste, it can be fired at 530 ° C. Such low-temperature baking is effective for suppressing the amount of warpage and shrinkage of the glass plate as the transparent substrate 11.

【0038】ついで、研磨工程S4(図2(d)参照)
において、ガラスペースト膜bの研磨を、図3(a)に
て示すようなヘッド固定型テープ研磨機30を用い、次
のようにして行う。ここで、テープ研磨機30のテーブ
ル31の送り速度は300mm/分であり、研磨テープ
32のローラ33による巻き上げ速度は1200mm/
分である。また、研磨テープ32としては、炭化珪素N
O.600からなる研磨テープが採用されている。
Next, a polishing step S4 (see FIG. 2D)
The polishing of the glass paste film b is performed as follows using a head-fixed tape polishing machine 30 as shown in FIG. Here, the feed speed of the table 31 of the tape polishing machine 30 is 300 mm / min, and the winding speed of the polishing tape 32 by the roller 33 is 1200 mm / min.
Minutes. The polishing tape 32 is made of silicon carbide N
O. A polishing tape of 600 is employed.

【0039】まず、ガラスペースト膜bが上側に位置す
るように透明基板11をテーブル31の上面と研磨テー
プ32のうち両ローラ34、35間に位置するテープ部
分32aとの間に挟持する(図3(a)参照)。このと
き、ガラスペースト膜bは、テーブル31の上面に、ロ
ーラ35により荷重40kgfでもってテープ部分32
aを介して押し付けられる。また、ローラ35はゴム硬
度60のゴムにより形成されている。
First, the transparent substrate 11 is sandwiched between the upper surface of the table 31 and the tape portion 32a of the polishing tape 32 located between the rollers 34 and 35 so that the glass paste film b is positioned on the upper side (FIG. 3 (a)). At this time, the glass paste film b is applied on the upper surface of the table 31 by a roller 35 with a load of 40 kgf and a tape portion 32.
Pressed through a. The roller 35 is made of rubber having a rubber hardness of 60.

【0040】このような状態において、上述のごとく、
テーブル31を送り速度300mm/分にて図示矢印A
方向に送り、かつ、ローラ33により研磨テープ32を
巻き上げ速度1200mm/分にて図示矢印B方向に巻
き上げる。
In such a state, as described above,
Arrow A shown on the table 31 at a feed rate of 300 mm / min.
, And the polishing tape 32 is wound up by the roller 33 at a winding speed of 1200 mm / min.

【0041】これにより、ガラスペースト膜bは、その
表面b1(図2(c)参照)にて、研磨テープ32によ
りそのテープ部分32aにて研磨される。このときの研
磨は、ローラ35が上記ゴム硬度を有するゴムにより形
成されているため、ガラスペースト膜bに損傷を与える
ことなく円滑になされ得る。また、上記研磨の量は各補
助電極12の先端面を露出面として露出させるに十分な
量とする。
As a result, the glass paste film b is polished at its surface b1 (see FIG. 2C) by the polishing tape 32 at the tape portion 32a. The polishing at this time can be performed smoothly without damaging the glass paste film b since the roller 35 is formed of rubber having the above rubber hardness. In addition, the amount of polishing is set to an amount sufficient to expose the tip end surface of each auxiliary electrode 12 as an exposed surface.

【0042】このような研磨に伴い、ガラスペースト膜
bの表面b1が各補助電極12の露出面12aと同一面
に達すると、テープ研磨機30による研磨が停止され
る。これにより、ガラスペースト膜bが複数のストライ
プ状平坦化膜13として形成されるとともに、各補助電
極12の露出面12aが、図2(d)にて例示するごと
く、一様に露出される。
With such polishing, when the surface b1 of the glass paste film b reaches the same surface as the exposed surface 12a of each auxiliary electrode 12, the polishing by the tape polishing machine 30 is stopped. As a result, the glass paste film b is formed as a plurality of stripe-shaped planarizing films 13, and the exposed surfaces 12a of the auxiliary electrodes 12 are uniformly exposed as illustrated in FIG.

【0043】換言すれば、上述のようなテープ研磨機3
0による研磨により、各平坦化膜13の表面13aが各
補助電極12の露出面12aと同一面にて一様に平坦化
されるとともに、各補助電極12の露出面12aが一様
に露出される。
In other words, the tape polishing machine 3 as described above
By polishing with 0, the surface 13a of each flattening film 13 is evenly planarized on the same plane as the exposed surface 12a of each auxiliary electrode 12, and the exposed surface 12a of each auxiliary electrode 12 is uniformly exposed. You.

【0044】なお、ガラスペースト膜bの研磨は、テー
プ研磨機30に代えて、図3(b)にて示すベルト研磨
機40や、図3(c)にて示すヘッド振動型テープ研磨
機50により行うようにしてもよい。
The polishing of the glass paste film b is performed by using a belt polishing machine 40 shown in FIG. 3B or a head vibration type tape polishing machine 50 shown in FIG. May be performed.

【0045】ここで、ベルト研磨機40の両ローラ4
1、42による研磨ベルト43の速度、即ち、ベルト速
度は、400m/分である。また、ベルト研磨機40の
各上側送りローラ44と各下側送りローラ45とによる
透明基板11に対する送り速度は、1m/分である。ま
た、研磨ベルト43としては、酸化アルミニウムNO.
1000からなる研磨ベルトが採用されている。なお、
ローラ41はゴム硬度35のゴムにより形成されてい
る。
Here, both rollers 4 of the belt polishing machine 40
The speed of the polishing belt 43 according to 1, 42, that is, the belt speed is 400 m / min. The feed speed of the belt polisher 40 to the transparent substrate 11 by each upper feed roller 44 and each lower feed roller 45 is 1 m / min. The polishing belt 43 is made of aluminum oxide NO.
A 1000 abrasive belt is employed. In addition,
The roller 41 is formed of rubber having a rubber hardness of 35.

【0046】このようなベルト研磨機40によれば、各
上側送りローラ44と各下側送りローラ45とにより透
明基板11を図示矢印C方向へ上記送り速度にて送り、
かつ、両ローラ41、42により研磨ベルト43を図示
矢印D方向へ上記巻き上げ速度にて巻き上げながら、ロ
ーラ41の上記ゴム硬度のもと、研磨ベルト43により
透明基板11の各平坦化膜13を上述と同様に円滑に平
坦化する。
According to such a belt polishing machine 40, the transparent substrate 11 is fed by the upper feed rollers 44 and the lower feed rollers 45 at the feed speed in the direction of arrow C in the figure.
Further, while the polishing belt 43 is wound up by the two rollers 41 and 42 in the direction of arrow D in the drawing at the above-mentioned winding speed, the respective flattening films 13 of the transparent substrate 11 are formed by the polishing belt 43 under the above rubber hardness of the roller 41. In the same manner as described above, flattening is performed smoothly.

【0047】その結果、テープ研磨機30による研磨の
場合と同様の作用効果を達成できる。なお、ベルト研磨
機40により研磨する場合、透明基板11の送り速度と
研磨ベルト43の巻き上げ速度との間に大きな差がある
ため、当該研磨は、研磨面に散水して冷却しつつなされ
る。
As a result, the same operation and effect as in the case of polishing by the tape polishing machine 30 can be achieved. When the polishing is performed by the belt polishing machine 40, since there is a large difference between the feeding speed of the transparent substrate 11 and the winding speed of the polishing belt 43, the polishing is performed while spraying water on the polishing surface and cooling.

【0048】一方、ヘッド振動型テープ研磨機50のテ
ーブル51の送り速度は50mm/分であり、ローラ5
3による研磨テープ52の送り速度は50m/秒であ
る。また、研磨テープ52としては、ダイヤNO.60
0からなる研磨テープが採用されている。また、ローラ
53は図3(c)にて図示両矢印F方向(テーブル51
の移動方向とは直交する方向)に振動するもので、この
ローラ53の振動数は450cpmである。なお、ロー
ラ53はゴム硬度60のゴムにより形成されている。
On the other hand, the feed speed of the table 51 of the head vibration type tape polishing machine 50 is 50 mm / min.
The feed speed of the polishing tape 52 by No. 3 is 50 m / sec. As the polishing tape 52, diamond NO. 60
0 is used as the polishing tape. The roller 53 is moved in the direction indicated by a double arrow F in FIG.
(The direction orthogonal to the moving direction of the roller 53), and the frequency of the roller 53 is 450 cpm. The roller 53 is formed of rubber having a rubber hardness of 60.

【0049】このようなテープ研磨機50によれば、テ
ーブル51を上記送り速度にて図示矢印E方向に送りな
がら、研磨テープ52を上記送り速度にて図示矢印G方
向に送り、かつ、ローラ53を上記振動数にて図示F方
向に振動させて、ローラ53の上記ゴム硬度のもと、研
磨テープ52により透明基板11の各平坦化膜13を上
述と同様に円滑に平坦化する。その結果、テープ研磨機
30による研磨の場合と同様の作用効果を達成できる。
According to such a tape polishing machine 50, the polishing tape 52 is fed in the direction of the arrow G shown in the figure at the above-mentioned feed speed while the table 51 is fed in the direction of the arrow E in the figure at the above-mentioned feed speed. Is vibrated in the direction F in the figure at the above frequency, and the respective flattening films 13 of the transparent substrate 11 are smoothly flattened by the polishing tape 52 under the above rubber hardness of the roller 53 in the same manner as described above. As a result, the same operation and effect as in the case of polishing by the tape polishing machine 30 can be achieved.

【0050】以上のようにして研磨工程S4を終了した
後、透明電極材料成膜工程S5(図2(e)参照)にお
いて、ITOを各補助電極12の露出面12a及び各平
坦化膜13の表面13aにスパッタリングによりITO
膜cとして成膜する。
After the polishing step S4 is completed as described above, in the transparent electrode material forming step S5 (see FIG. 2E), ITO is applied to the exposed surface 12a of each auxiliary electrode 12 and the flattening film 13. ITO on the surface 13a by sputtering
The film is formed as a film c.

【0051】なお、透明基板11の耐熱温度は580℃
故、上記スパッタリングに代えて、400℃程度で焼成
の必要な印刷ITOによる成膜を行うようにしてもよ
い。ここで、上記印刷ITOは、有機酸ITOペースト
をスクリーン印刷により、各補助電極12の露出面12
a及び各平坦化膜13の表面13aに印刷塗布して印刷
ITO膜を成膜し、この印刷ITO膜を400℃程度で
焼成して上記ITO膜cとしてもよい。これにより、ス
パッタリングによる場合に比べて、ITO膜cを低コス
トにて形成することができる。
The heat resistant temperature of the transparent substrate 11 is 580 ° C.
Therefore, instead of the above-described sputtering, a film may be formed by printing ITO which requires firing at about 400 ° C. Here, the printed ITO is formed by screen printing an organic acid ITO paste on the exposed surface 12 of each auxiliary electrode 12.
The printed ITO film may be formed by printing and applying a film on the surface 13a of each of the flattening films 13a and 13a, and firing the printed ITO film at about 400 ° C. to form the ITO film c. Thereby, the ITO film c can be formed at a lower cost than in the case of sputtering.

【0052】ついで、透明電極形成工程S6(図2
(f)参照)において、ITO膜cをフォトリソグラフ
ィ法により現像露光してパターニング処理し複数のスト
ライプ状透明電極14を図2(f)にて例示するごとく
形成する。ここで、各透明電極14は、その裏面にて、
それぞれ、対応の各補助電極12の露出面12a全体を
含みその両側の平坦化膜13の各表面の一部に亘り覆う
ように形成される。
Next, a transparent electrode forming step S6 (FIG. 2)
2 (f), the ITO film c is developed and exposed by photolithography and patterned to form a plurality of striped transparent electrodes 14 as illustrated in FIG. 2 (f). Here, each transparent electrode 14 has
Each is formed so as to cover the entire exposed surface 12a of each corresponding auxiliary electrode 12 and to cover a part of each surface of the planarizing film 13 on both sides thereof.

【0053】この場合、上述のように各補助電極12の
露出面12aは、各平坦化膜13の表面13aと同一面
にあり、上記研磨により一様に露出しているから、各透
明電極14はその対応の各補助電極12の露出面12a
と一様に密着し得る。これにより、各透明電極14と対
応の各補助電極12との間で互いに良好な通電性が確保
され得る。
In this case, as described above, the exposed surface 12a of each auxiliary electrode 12 is on the same plane as the surface 13a of each flattening film 13 and is uniformly exposed by the above polishing. Is the exposed surface 12a of each corresponding auxiliary electrode 12.
Can be uniformly adhered. Thereby, good electrical conductivity between each transparent electrode 14 and each corresponding auxiliary electrode 12 can be secured.

【0054】その後、絶縁膜形成工程S7(図2(g)
参照)において、透明の絶縁膜材料を印刷により各透明
電極14を介して各平坦化膜13の表面13aに塗布し
て絶縁膜(図2(g)にて符号d参照)を形成する。つ
いで、配向膜形成工程S8(図2(h)参照)におい
て、透明の配向膜材料(例えば、ポリイミド)を、絶縁
膜dに配向膜(図2(h)にて符号e参照)として成膜
する。これにより、下側電極基板10の製造が終了す
る。
Thereafter, an insulating film forming step S7 (FIG. 2G)
2), a transparent insulating film material is applied by printing to the surface 13a of each planarizing film 13 via each transparent electrode 14 to form an insulating film (see reference numeral d in FIG. 2G). Next, in an alignment film forming step S8 (see FIG. 2 (h)), a transparent alignment film material (for example, polyimide) is formed on the insulating film d as an alignment film (see reference numeral e in FIG. 2 (h)). I do. Thus, the manufacture of the lower electrode substrate 10 is completed.

【0055】このように製造した下側電極基板10にお
いては、上述のように、各補助電極12の露出面及び各
平坦化膜13の表面が共に同一面内にて平坦化されてい
るから、このような下側電極基板10をシール及びスペ
ーサを介して上側電極基板20に重ね合わせて液晶パネ
ルとして構成しても、これら両電極基板10、20の間
の間隔が一様となる。その結果、液晶パネルの表示むら
の発生を良好に防止できる。なお、下側電極基板10に
おいては、各平坦化膜13の間に補助電極12を埋め込
む構造となっているので、平坦化膜13及び補助電極1
2の高さを調整することで、透明電極14の配線抵抗の
低抵抗化を確保できるから、液晶パネルとしての表示領
域の開口率の低下を招くこともない。
In the lower electrode substrate 10 manufactured as described above, as described above, the exposed surface of each auxiliary electrode 12 and the surface of each flattening film 13 are both planarized in the same plane. Even if such a lower electrode substrate 10 is superposed on the upper electrode substrate 20 via a seal and a spacer to form a liquid crystal panel, the distance between the two electrode substrates 10 and 20 is uniform. As a result, the occurrence of display unevenness of the liquid crystal panel can be favorably prevented. Since the lower electrode substrate 10 has a structure in which the auxiliary electrode 12 is embedded between the planarizing films 13, the planarizing film 13 and the auxiliary electrode 1 are formed.
By adjusting the height of 2, the wiring resistance of the transparent electrode 14 can be reduced, so that the aperture ratio of the display area as the liquid crystal panel does not decrease.

【0056】(第2実施形態)図4は、本発明の第2実
施形態を示している。この第2実施形態における液晶パ
ネルの下側電極基板は、上記第1実施形態にて述べた液
晶パネルの下側電極基板10において、複数のストライ
プ状補助電極12に代えて、複数のストライプ状補助電
極15(図4(c)乃至(g)参照)を設けた構成とな
っている。なお、図4(c)乃至(g)では、複数のス
トライプ状補助電極15のうちの一例が示されている。
その他の構成は、上記第1実施形態と同様である。
(Second Embodiment) FIG. 4 shows a second embodiment of the present invention. The lower electrode substrate of the liquid crystal panel in the second embodiment is different from the lower electrode substrate 10 of the liquid crystal panel described in the first embodiment in that a plurality of stripe auxiliary electrodes 12 are used instead of the plurality of stripe auxiliary electrodes 12. The electrode 15 (see FIGS. 4C to 4G) is provided. FIGS. 4C to 4G show an example of the plurality of stripe-shaped auxiliary electrodes 15.
Other configurations are the same as those in the first embodiment.

【0057】次に、このように構成した液晶パネルの下
側電極基板の製造方法につき図4に基づいて説明する。
まず、図4(a)のNi無電界メッキ工程R1におい
て、上記第1実施形態にて述べた透明基板11の内表面
にNiを無電界メッキ法によりメッキしてNi膜fを形
成する。
Next, a method of manufacturing the lower electrode substrate of the liquid crystal panel thus configured will be described with reference to FIG.
First, in a Ni electroless plating step R1 of FIG. 4A, Ni is plated on the inner surface of the transparent substrate 11 described in the first embodiment by an electroless plating method to form a Ni film f.

【0058】次に、図4(b)のCu電界メッキ工程R
2において、Ni膜f上にこのNi膜fを電極としてC
uを電界メッキ法によりメッキしてCu膜gを積層形成
する。このように、Ni膜f上にCu膜gを形成するこ
ととしたのは、透明基板11であるガラス基板にCu膜
gを電界メッキ法により直接形成しても、Cu膜gと透
明基板11との密着性が不足することを考慮して、ガラ
ス基板と密着性のよいNiからなるNi膜fを下地電極
として有効する活用したものである。
Next, a Cu electric field plating step R shown in FIG.
2, the Ni film f was used as an electrode on the Ni film f
u is plated by an electric field plating method to form a stacked Cu film g. As described above, the Cu film g was formed on the Ni film f because the Cu film g was directly formed on the glass substrate as the transparent substrate 11 by the electroplating method. In consideration of insufficient adhesion to the glass substrate, a Ni film f made of Ni having good adhesion to the glass substrate is effectively used as a base electrode.

【0059】ついで、補助電極形成工程R3(図4
(c)参照)にて、上述のように積層形成したCu膜g
及びNi膜fをフォトリソグラフィ法によりエッチング
処理して複数のストライプ状補助電極15として形成す
る。図4(c)では、補助電極15の一例を示す。
Next, an auxiliary electrode forming step R3 (FIG. 4)
(C), the Cu film g laminated and formed as described above.
The Ni film f is etched by a photolithography method to form a plurality of stripe-shaped auxiliary electrodes 15. FIG. 4C shows an example of the auxiliary electrode 15.

【0060】次の図4(d)にて示す平坦化膜材料成膜
工程R4では、上記第1実施形態にて述べた平坦化膜材
料成膜工程S3と同様の処理により、ガラスペースト膜
bを、各補助電極15をガラスペースト膜b内に十分に
埋め込むような膜厚にて、透明基板11の内表面に成膜
する。
In the following flattening film material forming step R4 shown in FIG. 4D, the glass paste film b is formed by the same processing as the flattening film material forming step S3 described in the first embodiment. Is formed on the inner surface of the transparent substrate 11 in such a thickness that the auxiliary electrodes 15 are sufficiently embedded in the glass paste film b.

【0061】その後、図4(e)にて示す研磨工程R5
において、上記第1実施形態にて述べた研磨工程S4と
同様の処理によりガラスペースト膜bを研磨する。これ
により、ガラスペースト膜bが上記第1実施形態と同様
に複数のストライプ状平坦化膜13として形成されると
ともに、各補助電極15の露出面15a(Cu膜gの先
端面)が、図4(e)にて例示するごとく、一様に露出
される。換言すれば、各平坦化膜13の表面13aが各
補助電極15の露出面15aと同一面にて一様に平坦化
されるとともに、各補助電極15の露出面15aが一様
に露出される。
Thereafter, a polishing step R5 shown in FIG.
Then, the glass paste film b is polished by the same processing as the polishing step S4 described in the first embodiment. As a result, the glass paste film b is formed as a plurality of stripe-shaped flattening films 13 as in the first embodiment, and the exposed surface 15a (the tip surface of the Cu film g) of each auxiliary electrode 15 is formed as shown in FIG. As shown in (e), it is uniformly exposed. In other words, the surface 13a of each planarization film 13 is evenly planarized on the same plane as the exposed surface 15a of each auxiliary electrode 15, and the exposed surface 15a of each auxiliary electrode 15 is uniformly exposed. .

【0062】このような研磨処理後、図4(f)にて示
す透明電極材料成膜工程R6において、上記第1実施形
態にて述べた透明電極材料成膜工程S5と同様の処理に
より、ITO膜cを、各補助電極15の露出面15a及
び各平坦化膜13の表面13aに成膜する。
After such a polishing treatment, in the transparent electrode material forming step R6 shown in FIG. 4F, the ITO is formed by the same processing as the transparent electrode material forming step S5 described in the first embodiment. The film c is formed on the exposed surface 15a of each auxiliary electrode 15 and the surface 13a of each flattening film 13.

【0063】ついで、図4(g)にて示す透明電極形成
工程R7において、上記第1実施形態にて述べた透明電
極形成工程S6と同様の処理により、複数のストライプ
状透明電極14をパターニング形成する。ここで、各透
明電極14は、その裏面にて、それぞれ、対応の各補助
電極15の露出面15a全体を含みその両側の平坦化膜
13の各表面の一部に亘り覆うように形成される。
Next, in a transparent electrode forming step R7 shown in FIG. 4G, a plurality of stripe-shaped transparent electrodes 14 are formed by patterning in the same manner as in the transparent electrode forming step S6 described in the first embodiment. I do. Here, each transparent electrode 14 is formed on its back surface so as to cover the entire exposed surface 15a of each corresponding auxiliary electrode 15 and to cover a part of each surface of the flattening film 13 on both sides thereof. .

【0064】この場合、上述のように、各平坦化膜13
の表面は平坦化され、各補助電極15の露出面15a
は、各平坦化膜13の表面13aと同一面にあって、上
記研磨により一様に露出しているから、各透明電極14
はその対応の各補助電極15の露出面15aと一様に密
着し得る。これにより、各透明電極14と対応の各補助
電極15との間で互いに良好な通電性が確保され得る。
In this case, as described above, each planarizing film 13
Is flattened, and the exposed surface 15a of each auxiliary electrode 15 is
Are located on the same plane as the surface 13a of each flattening film 13 and are uniformly exposed by the above polishing.
Can uniformly contact with the corresponding exposed surface 15a of each auxiliary electrode 15. Thereby, good electrical conductivity between each transparent electrode 14 and each corresponding auxiliary electrode 15 can be secured.

【0065】また、透明電極形成工程R7の処理後は、
上記第1実施形態にて述べた絶縁膜形成工程S7及び配
向膜形成工程S8の処理が同様になされ、本第2実施形
態における下側電極基板の製造が終了する。
After the transparent electrode forming step R7,
The processes of the insulating film forming step S7 and the alignment film forming step S8 described in the first embodiment are performed in the same manner, and the manufacture of the lower electrode substrate in the second embodiment is completed.

【0066】このように製造した下側電極基板を、上記
第1実施形態と同様に、上側電極基板20と重ね合わせ
て液晶パネルを構成すれば、当該両電極基板の間の間隔
が一様となる。その結果、液晶パネルの表示むらの発生
を良好に防止できる。その他の作用効果を上記第1実施
形態と同様である。
When the liquid crystal panel is constructed by overlapping the lower electrode substrate thus manufactured with the upper electrode substrate 20 in the same manner as in the first embodiment, the distance between the two electrode substrates is uniform. Become. As a result, the occurrence of display unevenness of the liquid crystal panel can be favorably prevented. Other functions and effects are the same as those of the first embodiment.

【0067】(第3実施形態)図5は、本発明の第3実
施形態を示す。この第3実施形態において液晶パネルの
下側電極基板(上記第1実施形態にて述べた下側電極基
板10に相当する)は、各補助電極12の形成材料であ
る銀ペーストの硬度が各平坦化膜13の形成材料である
ガラスペーストの硬度よりも著しく低いことを利用し
て、次のようにして製造される。
(Third Embodiment) FIG. 5 shows a third embodiment of the present invention. In the third embodiment, the lower electrode substrate of the liquid crystal panel (corresponding to the lower electrode substrate 10 described in the first embodiment) has a flat silver paste, which is a material for forming the auxiliary electrodes 12, having a flat hardness. Utilizing that the hardness is much lower than the hardness of the glass paste which is the material for forming the oxide film 13, it is manufactured as follows.

【0068】ちなみに、銀ペースト及びガラスペースト
を焼成した状態で双方の硬度を調べたところ、銀ペース
トの硬度は、16.7であり、ガラスペーストの硬度は
212.4であった。従って、銀ペーストの硬度は、ガ
ラスペーストの硬度に比べて著しく低いことが分かる。
なお、硬度の測定は、島津製作所製DUH−201S型
硬度測定装置により、115°三角錐の圧子を用い、1
gfに荷重でもって行った。
When the silver paste and the glass paste were fired, the hardness of the silver paste was 16.7, and the hardness of the glass paste was 212.4. Therefore, it can be seen that the hardness of the silver paste is significantly lower than the hardness of the glass paste.
The hardness was measured using a 115 ° triangular pyramid indenter with a DUH-201S type hardness measuring device manufactured by Shimadzu Corporation.
gf with a load.

【0069】まず、図5(a)にて示す補助電極材料成
膜工程S11においては、上記第1実施形態にて述べた
補助電極材料成膜工程S1と実質的に同様の処理によ
り、感光性銀ペーストを透明基板11の内表面に銀ペー
スト膜a1として成膜した後仮焼成して乾燥する。但
し、本第3実施形態では、銀ペースト膜a1の膜厚は、
上記第1実施形態にて述べた銀ペースト膜aの膜厚より
も、十分に厚い膜厚となっている。
First, in the auxiliary electrode material forming step S11 shown in FIG. 5A, the photosensitive material is formed by substantially the same processing as the auxiliary electrode material forming step S1 described in the first embodiment. A silver paste is formed as a silver paste film a1 on the inner surface of the transparent substrate 11, then calcined and dried. However, in the third embodiment, the thickness of the silver paste film a1 is
The thickness is sufficiently larger than the thickness of the silver paste film a described in the first embodiment.

【0070】ついで、図5(b)にて示す銀ペースト膜
部形成工程S21においては、上記第1実施形態にて述
べた補助電極形成工程S2と同様の処理により、銀ペー
スト膜a1を、各補助電極12と同様の幅を有する各銀
ペースト膜部a2としてパターニング形成する。なお、
図5(b)では、銀ペースト膜部a2の一例を示す。
Next, in the silver paste film portion forming step S21 shown in FIG. 5B, the silver paste film a1 is formed by the same processing as the auxiliary electrode forming step S2 described in the first embodiment. Each silver paste film portion a2 having the same width as the auxiliary electrode 12 is patterned and formed. In addition,
FIG. 5B shows an example of the silver paste film part a2.

【0071】このようなパターニング形成後、図5
(c)にて示す平坦化膜材料成膜工程S31において、
上記第1実施形態にて述べた平坦化膜材料成膜工程S3
と実質的に同様の処理により、ガラスペースト膜bに代
えて、ガラスペーストを、複数のストライプ状ガラスペ
ースト膜b1として透明基板11の内表面に成膜する。
この場合、各ガラスペースト膜b1の膜厚は、銀ペース
ト膜a1の膜厚よりも薄く、上記第1実施形態にて述べ
た補助電極12の高さに等しい膜厚となっている。
After such patterning, FIG.
In the flattening film material forming step S31 shown in (c),
Flattening film material forming step S3 described in the first embodiment
By substantially the same process as above, a glass paste is formed on the inner surface of the transparent substrate 11 as a plurality of stripe-shaped glass paste films b1 instead of the glass paste film b.
In this case, the thickness of each glass paste film b1 is smaller than the thickness of the silver paste film a1, and is equal to the height of the auxiliary electrode 12 described in the first embodiment.

【0072】次の図5(d)に示す研磨工程S41にお
いては、上記第1実施形態にて述べた研磨工程S4とは
異なり、各銀ペースト膜部a2の研磨を、上記第1実施
形態にて述べたヘッド固定型テープ研磨機30を用いて
行う。即ち、各銀ペースト膜部a2は、その先端面に
て、研磨テープ32によりそのテープ部分32aにて研
磨される。これに伴い、各銀ペースト膜部a2の先端面
が各ガラスペースト膜b1の表面、即ち各補助電極12
の露出面12aと同一面に達すると、テープ研磨機30
による研磨が停止される。
In the following polishing step S41 shown in FIG. 5D, unlike the polishing step S4 described in the first embodiment, the polishing of each silver paste film portion a2 is performed according to the first embodiment. This is performed using the fixed head tape polishing machine 30 described above. That is, each of the silver paste film portions a2 is polished at its leading end surface by the polishing tape 32 at the tape portion 32a. Along with this, the front end surface of each silver paste film part a2 becomes the surface of each glass paste film b1, that is, each auxiliary electrode 12a.
When it reaches the same plane as the exposed surface 12a, the tape polishing machine 30
Is stopped.

【0073】これにより、各銀ペースト膜部a2が各補
助電極12として形成され、各補助電極12の露出面1
2aが、図5(d)にて例示するごとく、一様に露出さ
れる。このとき、各ガラスペースト膜b1の表面も平坦
化のため僅かに研磨されて各平坦化膜13となる。
Thus, each silver paste film portion a2 is formed as each auxiliary electrode 12, and the exposed surface 1 of each auxiliary electrode 12 is formed.
2a is uniformly exposed as illustrated in FIG. 5D. At this time, the surface of each glass paste film b1 is slightly polished for flattening to become each flattening film 13.

【0074】このように本第3実施形態においては、各
銀ペースト膜部a2の硬度が各ガラスペースト膜b1の
硬度よりも著しく低いことを利用して、上記第1実施形
態とは異なり、各銀ペースト膜部a2を各ガラスペース
ト膜b1よりも厚く形成した上で、当該各銀ペースト膜
部a2を研磨するようにした。これにより、本第3実施
形態では、上記第1実施形態に比べて、以下の特有の作
用効果を達成することができる。
As described above, the third embodiment differs from the first embodiment in that the hardness of each silver paste film portion a2 is significantly lower than the hardness of each glass paste film b1. After forming the silver paste film portion a2 thicker than each glass paste film b1, each silver paste film portion a2 is polished. As a result, the third embodiment can achieve the following specific effects as compared with the first embodiment.

【0075】上記第1実施形態では、上述のごとく、各
補助電極12ではなくガラスペースト膜bを研磨する
が、ガラスペースト膜bの硬度が高いため、このガラス
ペースト膜bは研磨時に割れ易い。よって、この割れ易
さを防止するため、ガラスペースト膜bを細かい砥粒で
研磨すると、ガラスペースト膜bの不要部分を研磨によ
り除去するにあたり、長時間を要する。
In the first embodiment, as described above, the glass paste film b is polished instead of the auxiliary electrodes 12, but the glass paste film b has a high hardness, so that the glass paste film b is easily broken during polishing. Therefore, if the glass paste film b is polished with fine abrasive grains in order to prevent this cracking, it takes a long time to remove unnecessary portions of the glass paste film b by polishing.

【0076】一方、ガラスペースト膜bを粗い砥粒で研
磨すると、ガラスペースト膜bの不要部分の研磨による
除去が、短時間で可能となるものの、ガラスペースト膜
bの研磨面に条痕、割れや補助電極の断線等が発生す
る。このため、仕上げ加工を行っても、平坦化膜13の
平坦度を良好には確保できない。
On the other hand, if the glass paste film b is polished with coarse abrasive particles, unnecessary portions of the glass paste film b can be removed by polishing in a short time, but there are streaks and cracks on the polished surface of the glass paste film b. And disconnection of the auxiliary electrode. For this reason, even when the finishing process is performed, the flatness of the flattening film 13 cannot be sufficiently secured.

【0077】これに対し、本第3実施形態では、上述の
ごとく、各ガラスペースト膜b1(ガラスペースト膜b
に対応する)ではなく、当該各ガラスペースト膜b1よ
りも著しく硬度の低い各銀ペースト膜部a2(上記第1
実施形態における各補助電極12に対応する)を研磨す
るようにした。従って、ガラスペースト膜b1の破損や
補助電極12の断線等を招くことなく、研磨の砥粒を細
かくした上で、各銀ペースト膜部a2を、短時間で円滑
にかつ良好に研磨することができる。
On the other hand, in the third embodiment, as described above, each glass paste film b1 (glass paste film b
), Rather than the respective silver paste film portions a2 (the above first paste material) having significantly lower hardness than the respective glass paste films b1.
(Corresponding to each auxiliary electrode 12 in the embodiment). Therefore, the silver paste film portion a2 can be polished smoothly and satisfactorily in a short period of time without causing breakage of the glass paste film b1 or disconnection of the auxiliary electrode 12, etc., while reducing the abrasive grains. it can.

【0078】また、上記第1実施形態では、ガラスペー
スト膜bがその内部に補助電極12を埋め込むような膜
厚で形成される。このため、ガラスペースト膜bの除去
量が多く、その結果、研磨による除去が、ガラスペース
ト膜bの硬度の高さとも相まって、円滑にはなされにく
い。そして、これに伴い、平坦化膜13の表面が荒れる
ため、ITOの成膜時にこのITOによるレベリングが
困難な上、ITOのエッチング時のレジスト密着性が悪
くパターニング処理を良好には行えない。
In the first embodiment, the glass paste film b is formed with a thickness such that the auxiliary electrode 12 is embedded therein. For this reason, the removal amount of the glass paste film b is large, and as a result, the removal by polishing is not easily performed in combination with the high hardness of the glass paste film b. Then, the surface of the planarizing film 13 is roughened, so that leveling by the ITO is difficult at the time of forming the ITO, and the resist adhesion at the time of etching the ITO is poor, so that the patterning process cannot be performed well.

【0079】これに対し、本第3実施形態では、上述の
ごとく、各銀ペースト膜部a2を各ガラスペースト膜b
1よりも厚く形成した上で、各銀ペースト膜部a2を研
磨するため、上記第1実施形態のようにガラスペースト
膜bを研磨するのに比べて研磨量がかなり少ない。従っ
て、本第3実施形態の方が上記第1実施形態の場合に比
べて、研磨時間を短縮できる。
On the other hand, in the third embodiment, as described above, each silver paste film portion a2 is replaced with each glass paste film b.
Since each silver paste film portion a2 is polished after being formed thicker than 1, the amount of polishing is considerably smaller than when the glass paste film b is polished as in the first embodiment. Therefore, the polishing time of the third embodiment can be reduced as compared with the case of the first embodiment.

【0080】さらに、本第3実施形態では、上述のごと
く、各銀ペースト膜部a2を研磨するため、この研磨を
円滑に行える。従って、平坦化膜13の表面の荒れを招
くことなく、ITO膜のパターニング処理を良好に行え
る。
Further, in the third embodiment, as described above, since each silver paste film portion a2 is polished, the polishing can be performed smoothly. Therefore, the patterning of the ITO film can be favorably performed without causing the surface of the flattening film 13 to be rough.

【0081】また、本第3実施形態において、上述のよ
うに、平坦化膜材料成膜工程S31において、透明基板
11の内表面に各ガラスペースト膜b1を成膜すると
き、上記第1実施形態とは異なり、図5(c)にて示す
ように、銀ペースト膜部a2の先端面にガラスペースト
膜b11が不必要に形成される。
In the third embodiment, as described above, when forming each glass paste film b1 on the inner surface of the transparent substrate 11 in the flattening film material forming step S31, as described above, Unlike this, as shown in FIG. 5C, the glass paste film b11 is formed unnecessarily on the tip end surface of the silver paste film part a2.

【0082】しかし、上記補助電極材料成膜工程S11
において、銀ペーストは、その仮焼成時に、そのバイン
ダがとんで多孔質となるため、上述のように形成された
ガラスペースト膜b11は、多孔質となって銀ペースト
膜部a2に吸収される。このため、ガラスペースト膜b
11の膜厚が薄くなる。従って、その後の研磨工程S4
1における研磨量をより一層減少させ得る。
However, the auxiliary electrode material film forming step S11
In the above, the silver paste becomes porous when the binder is preliminarily fired, so that the glass paste film b11 formed as described above becomes porous and is absorbed by the silver paste film part a2. Therefore, the glass paste film b
11 becomes thinner. Therefore, the subsequent polishing step S4
1 can further reduce the amount of polishing.

【0083】また、上記第1実施形態において、各補助
電極上のガラスペースト膜部分をすべて除去しようとす
ると、各補助電極のうち初期段階で露出した部分は、ガ
ラスペースト膜と銀ペースト膜との間の硬度差に起因し
て、当該露出部分以外の部分のガラスペースト膜の除去
に時間を要している間に、銀ペースト膜が削れ過ぎてし
まう。このため、補助電極の露出面がガラスペースト膜
の表面に対し凹形状となる。
In the first embodiment, when the glass paste film portion on each auxiliary electrode is to be entirely removed, the portion of each auxiliary electrode exposed at the initial stage is formed by the glass paste film and the silver paste film. Due to the difference in hardness between the portions, the silver paste film is excessively shaved while it takes time to remove the glass paste film in a portion other than the exposed portion. Therefore, the exposed surface of the auxiliary electrode has a concave shape with respect to the surface of the glass paste film.

【0084】一方、ガラスペースト膜の研磨を早めに終
了すると、補助電極上のガラスペースト膜部分を除去し
切れない。これに対し、本第3実施形態では、上述のご
とく、上記第1実施形態とは異なり各銀ペースト膜部a
2を研磨するため、これら各銀ペースト膜部a2よりも
硬度の高い各ガラスペースト膜b1の表面が研磨量に対
するストッパとしての役割を果たす。従って、補助電極
の露出面が削り過ぎとなってガラスペースト膜の表面に
対し凹形状となることはない。
On the other hand, if the polishing of the glass paste film is completed early, the glass paste film portion on the auxiliary electrode cannot be completely removed. On the other hand, in the third embodiment, as described above, unlike the first embodiment, each silver paste film portion a
2 is polished, the surface of each glass paste film b1 having a higher hardness than each of the silver paste film portions a2 serves as a stopper for the polishing amount. Therefore, the exposed surface of the auxiliary electrode is not excessively shaved and does not become concave with respect to the surface of the glass paste film.

【0085】(第4実施形態)図6は、本発明の第4実
施形態を示している。この第4実施形態において液晶パ
ネルの下側電極基板(上記第2実施形態にて述べた下側
電極基板に相当する)は、各補助電極15の形成材料で
あるNi膜及びCu膜の硬度が各平坦化膜13の形成材
料であるガラスペーストの硬度よりも著しく低いことを
利用して、次のようにして製造される。
(Fourth Embodiment) FIG. 6 shows a fourth embodiment of the present invention. In the fourth embodiment, the lower electrode substrate of the liquid crystal panel (corresponding to the lower electrode substrate described in the second embodiment) has a hardness of a Ni film and a Cu film, which are materials for forming the auxiliary electrodes 15, respectively. Utilizing the fact that the hardness of the glass paste which is the material for forming each flattening film 13 is significantly lower than that of the glass paste, it is manufactured as follows.

【0086】図6(a)にて示すNi無電界メッキ工程
R11においては、上記第2実施形態におけるNi無電
界メッキ工程R1と同様の処理により、透明基板11の
内表面にNiを無電界メッキ法によりメッキしてNi膜
fを形成する。
In the Ni electroless plating step R11 shown in FIG. 6A, Ni is electrolessly plated on the inner surface of the transparent substrate 11 by the same processing as the Ni electroless plating step R1 in the second embodiment. A Ni film f is formed by plating by a method.

【0087】次に、図6(b)にて示すCu電界メッキ
工程R21において、上記第2実施形態におけるCu電
界メッキ工程R2と実質的に同様の処理により、Ni膜
f上にCu膜g1を電界メッキ形成する。但し、本第4
実施形態では、Cu膜g1の膜厚とNi膜fの膜厚との
和が、上記第3実施形態にて述べた銀ペースト膜a1の
膜厚と同一となっている。なお、、Ni膜f上にCu膜
g1を形成することとしたのは、上記第2実施形態にて
述べた場合と同様に、Cu膜g1と透明基板11との密
着性の不足をNi膜fにより防止するためである。
Next, in a Cu electric field plating step R21 shown in FIG. 6B, a Cu film g1 is formed on the Ni film f by substantially the same processing as the Cu electric field plating step R2 in the second embodiment. Electroplating is formed. However, the fourth
In the embodiment, the sum of the thickness of the Cu film g1 and the thickness of the Ni film f is the same as the thickness of the silver paste film a1 described in the third embodiment. The reason why the Cu film g1 is formed on the Ni film f is that the insufficient adhesion between the Cu film g1 and the transparent substrate 11 is caused by the Ni film as in the case of the second embodiment. This is to prevent by f.

【0088】ついで、図6(c)にて示すNi・Cu膜
部形成工程R31においては、上記第3実施形態にて述
べた銀ペースト膜部形成工程S21と同様の処理によ
り、Ni膜f及びCu膜g1を、各補助電極15と同様
の幅を有するNi・Cu膜部としてパターニング形成す
る。
Next, in the Ni.Cu film portion forming step R31 shown in FIG. 6C, the Ni film f and the Ni film f are formed by the same process as the silver paste film portion forming step S21 described in the third embodiment. The Cu film g1 is patterned and formed as a Ni.Cu film portion having the same width as each auxiliary electrode 15.

【0089】このようなパターニング形成後、図6
(d)にて示す平坦化膜材料成膜工程R41では、上記
第3実施形態にて述べた平坦化膜材料成膜工程S31と
同様の処理により、ガラスペーストを複数のストライプ
状ガラスペースト膜b1として透明基板11の内表面に
成膜する。
After such patterning, FIG.
In the flattening film material forming step R41 shown in (d), the glass paste is converted into a plurality of striped glass paste films b1 by the same processing as the flattening film material forming step S31 described in the third embodiment. Is formed on the inner surface of the transparent substrate 11.

【0090】その後、図6(e)にて示す研磨工程R5
1において、上記第3実施形態にて述べた研磨工程S4
1と同様の処理により、上記各Ni・Cu膜部を研磨す
る。これにより、このように研磨された各Ni・Cu膜
部が各補助電極15(図4参照)として形成される。こ
れにより、上記第3実施形態と同様の作用効果を達成で
きる。
Thereafter, a polishing step R5 shown in FIG.
1, the polishing step S4 described in the third embodiment.
The Ni / Cu film portions are polished by the same processing as in step 1. Thus, each of the polished Ni and Cu film portions is formed as each of the auxiliary electrodes 15 (see FIG. 4). Thereby, the same operation and effect as in the third embodiment can be achieved.

【0091】ここで、平坦化膜材料成膜工程R41にお
いて、透明基板11の内表面に各ガラスペースト膜b2
を成膜するとき、図6(d)にて示すように、Cu膜g
1の先端面にガラスペースト膜b3が薄く不必要に形成
されても、その後の研磨工程R51にて当該ガラスペー
スト膜b3を容易に研磨除去できるので、その後の上記
Ni・Cu膜部の研磨に支障はない。
Here, in the flattening film material forming step R41, each glass paste film b2 is formed on the inner surface of the transparent substrate 11.
Is formed, a Cu film g is formed as shown in FIG.
Even if the glass paste film b3 is thinly and unnecessarily formed on the front end surface of the substrate 1, the glass paste film b3 can be easily polished and removed in the subsequent polishing step R51. No problem.

【0092】(第5実施形態)図7は本発明の第5実施
形態を示している。この第5実施形態における下側電極
基板は、当該下側電極基板における各補助電極(各補助
電極15に対応する)の形成材料である銀ペーストの硬
度が各平坦化膜(各平坦化膜13に対応する)の形成材
料であるガラスペーストの硬度よりも著しく低いことを
利用して、次のようにして製造される。
(Fifth Embodiment) FIG. 7 shows a fifth embodiment of the present invention. In the lower electrode substrate according to the fifth embodiment, the hardness of the silver paste, which is a material for forming each auxiliary electrode (corresponding to each auxiliary electrode 15) on the lower electrode substrate, is equal to each flattening film (each flattening film 13). Using the fact that the hardness is significantly lower than the hardness of the glass paste as the forming material of (corresponding to), it is manufactured as follows.

【0093】図7(a)にて示すNi無電界メッキ工程
T1において、上記第2実施形態におけるNi無電界メ
ッキ工程R1と同様の処理により、透明基板11の内表
面にNiを100nm程度の膜厚にてNi膜hを成膜す
る。なお、このNi膜hに代えてCr膜を透明基板11
の内表面に成膜するようにしてもよい。
In the Ni electroless plating step T1 shown in FIG. 7A, a film of about 100 nm is formed on the inner surface of the transparent substrate 11 by the same processing as the Ni electroless plating step R1 in the second embodiment. A thick Ni film h is formed. It should be noted that instead of this Ni film h, a Cr film was formed on the transparent substrate 11.
May be formed on the inner surface.

【0094】次に、図7(b)にて示すNi膜パターニ
ング工程T2において、Ni膜hを、フォトリソグラフ
ィ法により、パターニング処理することで、複数のスト
ライプ状Ni膜部iを形成する。ついで、図7(c)に
て示す平坦化膜材料成膜工程T3において、感光性ガラ
スペーストを透明基板11の内表面に塗布してガラスペ
ースト膜jを成膜して焼成する。
Next, in a Ni film patterning step T2 shown in FIG. 7B, a plurality of stripe-shaped Ni film portions i are formed by patterning the Ni film h by photolithography. Next, in a flattening film material forming step T3 shown in FIG. 7C, a photosensitive glass paste is applied to the inner surface of the transparent substrate 11, a glass paste film j is formed, and baked.

【0095】その後、図7(d)にて示す平坦化膜材料
成膜パターニング工程T4において、ガラスペースト膜
jをフォトリソグラフィ法により、露光及び現像して、
このガラスペースト膜jに、各Ni膜部i上にて、断面
台形状のストライプ状開口部j1を形成する。これによ
り、ガラスペースト膜jは、各開口部j1の間にてフ複
数のストライプ状平坦化膜j2(複数の平坦化膜13に
対応する)として形成される。なお、各Ni膜部iは各
開口部j1を通して外部に露呈している。
Then, in a flattening film material film formation patterning step T4 shown in FIG. 7D, the glass paste film j is exposed and developed by photolithography.
In the glass paste film j, a stripe-shaped opening j1 having a trapezoidal cross section is formed on each Ni film portion i. As a result, the glass paste film j is formed as a plurality of stripe-shaped flattening films j2 (corresponding to the plurality of flattening films 13) between the openings j1. Each Ni film portion i is exposed to the outside through each opening j1.

【0096】但し、各開口部j1を形成する際、露光・
現像条件を選択して、当該各開口部j1は、図7(d)
にて例示するごとく、図示上方に向け末広がり状となっ
ている。これにより、後述するITOの成膜時の段切れ
を防ぐことができる。なお、露光・現像後、各Ni膜部
iを本焼成する。
However, when forming each opening j1, exposure and
By selecting the developing condition, each of the openings j1 is formed as shown in FIG.
As shown in the example, the divergent shape extends upward in the figure. Thereby, it is possible to prevent disconnection of the later-described ITO film formation. After the exposure and development, each Ni film portion i is finally baked.

【0097】次に、図7(e)にて示すCu電界メッキ
工程T5において、各Ni膜部i上にこのNi膜部iを
下地電極としてCuを電界メッキ法によりメッキしてC
u膜部kを形成する。ここで、各Cu膜部kの膜厚は、
各開口部j1の深さよりも大きくしてある。
Next, in a Cu electric field plating step T5 shown in FIG. 7E, Cu is plated on each Ni film part i by an electric field plating method using the Ni film part i as a base electrode.
The u film part k is formed. Here, the thickness of each Cu film portion k is
Each opening j1 is larger than the depth.

【0098】然る後、図7(f)にて示す研磨工程T6
において、各Cu膜部kを上記第4実施形態の研磨工程
R51と同様に研磨処理することで、研磨Cu膜部k1
として形成する。この研磨Cu膜部k1及びNi膜部i
が補助電極を構成する。ここで、各研磨Cu膜部k1の
表面は各平坦化膜j2の表面と同一となり一様に露呈し
ている。
Thereafter, a polishing step T6 shown in FIG.
In the above, each Cu film portion k is polished in the same manner as in the polishing step R51 of the fourth embodiment, so that the polished Cu film portion k1
Form as This polished Cu film portion k1 and Ni film portion i
Constitute the auxiliary electrode. Here, the surface of each polished Cu film portion k1 is the same as the surface of each flattening film j2 and is uniformly exposed.

【0099】ついで、図7(g)にて示す透明電極材料
成膜工程T7において、ITO膜cを上記第3実施形態
と同様に成膜し、図7(h)にて示す透明電極形成工程
T7において、上記第3実施形態と同様にして各透明電
極14を形成する。このようにして下側電極基板を製造
しても、上記第4実施形態(図6参照)と同様の作用効
果を達成できる。
Next, in a transparent electrode material forming step T7 shown in FIG. 7G, an ITO film c is formed in the same manner as in the third embodiment, and a transparent electrode forming step shown in FIG. At T7, each transparent electrode 14 is formed in the same manner as in the third embodiment. Even when the lower electrode substrate is manufactured in this manner, the same operation and effect as those of the fourth embodiment (see FIG. 6) can be achieved.

【0100】(第6実施形態)本実施形態に係る表示パ
ネル用電極基板の製造方法を図8に示す。本製造方法
は、上記図1に示した液晶パネルのうちの下側電極基板
10の製造方法を示すもので、図2の製造方法と同一部
分には、図8中同一符号を付して説明を簡略化する。本
実施形態においては、複数のストライプ状透明電極(本
発明でいう主電極)14をIZO(Indium Zi
nc Oxide)より構成したところが、上記各実施
形態とは異なる。以下、本実施形態を製造工程順に説明
していく。
(Sixth Embodiment) FIG. 8 shows a method of manufacturing an electrode substrate for a display panel according to the present embodiment. This manufacturing method shows a method for manufacturing the lower electrode substrate 10 of the liquid crystal panel shown in FIG. 1 above, and the same parts as those in FIG. 2 are denoted by the same reference numerals in FIG. To simplify. In the present embodiment, a plurality of stripe-shaped transparent electrodes (main electrodes in the present invention) 14 are formed of IZO (Indium Zi).
nc Oxide) is different from the above embodiments. Hereinafter, the present embodiment will be described in the order of the manufacturing process.

【0101】まず、図8(a)に示す補助電極材料成膜
工程S1では、ガラス基板等よりなる透明基板11の内
表面に感光性銀ペーストを、印刷法による塗布でもって
銀ペースト膜aとして成膜する。本例では、銀ペースト
膜aの印刷膜厚は10μm程度とできる。上記成膜後、
当該銀ペースト膜aを、温度80℃にて、仮焼成して乾
燥する。
First, in the auxiliary electrode material forming step S1 shown in FIG. 8A, a photosensitive silver paste is applied on the inner surface of a transparent substrate 11 such as a glass substrate by a printing method to form a silver paste film a. Form a film. In this example, the printed film thickness of the silver paste film a can be about 10 μm. After the above film formation,
The silver paste film a is pre-baked at a temperature of 80 ° C. and dried.

【0102】ついで、補助電極形成工程S2(図8
(b)参照)にて、銀ペースト膜aを現像(パターニン
グ)し、例えば570℃程度で本焼成して、複数のスト
ライプ状補助電極12を形成する。本焼成された補助電
極(銀ペースト)12は本例では厚み5μm程度まで収
縮する。次の平坦化膜材料成膜工程S3(図8(c)参
照)においては、上記第1実施形態に示したような低融
点タイプのガラスペースト(低融点ガラスペースト、本
例では透明鉛ガラス)を、透明基板11の内表面に印刷
し仮焼成(本例では80℃)して、ガラスペースト膜b
として成膜する。
Next, an auxiliary electrode forming step S2 (FIG. 8)
In (b), the silver paste film a is developed (patterned) and baked at, for example, about 570 ° C. to form a plurality of stripe-shaped auxiliary electrodes 12. The auxiliary electrode (silver paste) 12 that has been finally fired contracts to a thickness of about 5 μm in this example. In the next flattening film material forming step S3 (see FIG. 8C), a low melting point type glass paste (low melting point glass paste, transparent lead glass in this example) as shown in the first embodiment. Is printed on the inner surface of the transparent substrate 11 and temporarily baked (80 ° C. in this example) to obtain a glass paste film b.
As a film.

【0103】この工程S3にてガラスペースト膜bを成
膜した後、本焼成(本例では550℃)する。このとき
鉛ガラスが溶融し、ポーラスな補助電極(銀配線)12
に吸収されたり、鉛ガラスが溶融したときの表面張力に
より凹凸が発生するため、次の研磨工程S4(図8
(d)参照)にて、上記第1実施形態と同様に研磨処理
を行い、ガラスペースト膜bの表面b1と各補助電極1
2の露出面12aとを同一面とする。
After forming the glass paste film b in this step S3, main firing (550 ° C. in this example) is performed. At this time, the lead glass is melted, and the porous auxiliary electrode (silver wiring) 12
In the following polishing process S4 (FIG. 8)
(See (d)), a polishing process is performed in the same manner as in the first embodiment, and the surface b1 of the glass paste film b and each auxiliary electrode 1
2 and the same exposed surface 12a.

【0104】これにより、ガラスペースト膜bが複数の
ストライプ状平坦化膜13として形成されるとともに、
各補助電極12の露出面12aが、図8(d)にて例示
するごとく、一様に露出される。ここまでの工程S1〜
S4については、上記第1実施形態と同様であるが、本
実施形態では、次に行う透明電極材料成膜工程U5及び
透明電極形成工程U6が、上記第1実施形態と相違す
る。
As a result, the glass paste film b is formed as a plurality of stripe-shaped flattening films 13 and
The exposed surface 12a of each auxiliary electrode 12 is uniformly exposed as illustrated in FIG. Steps S1 to here
Step S4 is the same as in the first embodiment, but in this embodiment, a transparent electrode material film forming step U5 and a transparent electrode forming step U6 to be performed next are different from those in the first embodiment.

【0105】まず、図8(e)に示す透明電極材料成膜
工程U5では、主電極形成材料としてIZO(出光興産
株式会社製ID−IXO(商品名)等)を用いる。この
IZOを所定の膜厚(本例では500オングストロー
ム)となるように、各補助電極12の露出面12a及び
各平坦化膜(材料膜)13の表面13aにスパッタリン
グにより、IZO膜(本発明でいう覆い膜)mとして成
膜する。
First, in the transparent electrode material forming step U5 shown in FIG. 8E, IZO (ID-IXO (trade name) manufactured by Idemitsu Kosan Co., Ltd.) is used as a main electrode forming material. The IZO film (in the present invention) is formed by sputtering this IZO on the exposed surface 12a of each auxiliary electrode 12 and the surface 13a of each flattening film (material film) 13 so as to have a predetermined thickness (500 Å in this example). The film is formed as a covering film m.

【0106】次に、図8(f)に示す透明電極形成工程
U6では、酸を有機系溶媒で希釈したエッチング液でエ
ッチングし、透明電極14を形成する。本例では、感光
性レジスト材料により、透明電極14となるIZO膜m
の表面をマスキングする。次に、エッチング液としてn
−ブタノール99%に対し、35%塩酸を1%混合した
ものを使用し、液温25℃で3分間ほど浸すことにより
IZO膜mをパターニングし、透明電極14を形成す
る。ここで、液温を30℃以上にしたり、微量の水分が
エッチング液に混入すると、平坦化膜13である鉛ガラ
スの面が局所的に白濁したり、掘れ込むため注意を要す
る。また、必要以上に長い時間(例えば10分以上)、
基板を浸しておくと鉛ガラスがアタックされる場合もあ
る。
Next, in a transparent electrode forming step U6 shown in FIG. 8F, the transparent electrode 14 is formed by etching with an etching solution obtained by diluting an acid with an organic solvent. In this example, the IZO film m which becomes the transparent electrode 14 is formed of a photosensitive resist material.
Mask the surface of. Next, n is used as an etchant.
Using a mixture of 99% butanol and 1% 35% hydrochloric acid, immersing it at a liquid temperature of 25 ° C. for about 3 minutes to pattern the IZO film m to form the transparent electrode 14. Here, if the liquid temperature is set to 30 ° C. or higher or a small amount of water is mixed in the etching liquid, the surface of the lead glass, which is the flattening film 13, becomes locally clouded or dug in, so care must be taken. Also, an unnecessarily long time (for example, 10 minutes or more)
If the substrate is immersed, the lead glass may be attacked.

【0107】その後、上記第1実施形態と同様に、絶縁
膜形成工程S7(図8(g)参照)を行い、上下の電極
基板10、20の短絡防止を目的とした絶縁膜dを形成
する。ここで、本例では、酸化タンタルをスパッタにて
成膜したり、有機Ti(有機チタン)系材料をゾルゲル
法にて成膜することで、絶縁膜dを形成することができ
る。更に、上記第1実施形態と同様に、配向膜形成工程
S8(図8(h)参照)において、透明の配向膜材料
(例えば、ポリイミド)をオフセット法による印刷等の
手法にて、絶縁膜d上に配向膜eとして成膜する。これ
により、下側電極基板10の製造が終了する。
Thereafter, similarly to the first embodiment, an insulating film forming step S7 (see FIG. 8G) is performed to form an insulating film d for preventing short circuit between the upper and lower electrode substrates 10, 20. . Here, in this example, the insulating film d can be formed by forming a film of tantalum oxide by sputtering or forming a film of an organic Ti (organic titanium) -based material by a sol-gel method. Further, similarly to the first embodiment, in the alignment film forming step S8 (see FIG. 8H), the insulating film d is printed by a method such as printing a transparent alignment film material (eg, polyimide) by an offset method. An alignment film e is formed thereon. Thus, the manufacture of the lower electrode substrate 10 is completed.

【0108】ところで、本実施形態においては、透明電
極材料成膜工程U5及び透明電極形成工程U6にて、I
ZOによってIZO膜mを形成した後、このIZO膜m
を、酸を有機系溶媒で希釈したエッチング液でエッチン
グすることで、主電極としての透明電極14を形成して
いるが、このような方法を採用した根拠を、次に述べ
る。
In the present embodiment, in the transparent electrode material forming step U5 and the transparent electrode forming step U6, I
After forming the IZO film m by ZO, this IZO film m
Is etched with an etching solution obtained by diluting an acid with an organic solvent to form a transparent electrode 14 as a main electrode. The grounds for adopting such a method will be described below.

【0109】上記第1実施形態の透明電極材料成膜工程
S5及び透明電極形成工程S6(図2(e)及び図2
(f)参照)では、透明電極14の材料としてITOを
スパッタあるいは印刷法により成膜している。そして、
透明電極14を形成するために感光性レジスト材料によ
り、電極となるITO膜cの表面をマスキングし、塩酸
と塩化第二鉄の混合液、王水等の一般のITOエッチン
グ液によりパターニング後、レジストを剥離する。
The transparent electrode material forming step S5 and the transparent electrode forming step S6 (FIG. 2E and FIG.
In (f), ITO is formed as a material of the transparent electrode 14 by sputtering or printing. And
In order to form the transparent electrode 14, the surface of the ITO film c serving as an electrode is masked with a photosensitive resist material, and patterned with a common ITO etching solution such as a mixed solution of hydrochloric acid and ferric chloride, aqua regia, and the like. Is peeled off.

【0110】しかし、この方法では、上述したように、
一般のITOエッチング液により、低融点ガラス(例え
ば鉛ガラス)である平坦化膜13が白濁、融解してしま
う。実際に、ITOエッチング液の中でも比較的弱酸性
であるシュウ酸20%溶液で試したものの、平坦化膜1
3である鉛ガラスが白濁した。このように、低融点ガラ
スの耐酸性が低いことがわかったため、ITOよりも酸
性度の低いエッチング液でパターニング可能な透明電極
材料としてAu(金)、ZnO(酸化亜鉛)等の検討も
行った。
However, in this method, as described above,
The flattening film 13 which is a low melting point glass (for example, lead glass) is clouded and melted by a general ITO etching solution. Actually, although a 20% oxalic acid solution which is relatively weakly acidic among the ITO etching solutions was tried, the flattening film 1 was used.
The lead glass No. 3 became cloudy. As described above, since the low-melting glass was found to have low acid resistance, Au (gold), ZnO (zinc oxide), and the like were also examined as transparent electrode materials that can be patterned with an etchant having a lower acidity than ITO. .

【0111】しかし、AuはKI(ヨウ化カリウム)の
水溶液でエッチング可能であるが、膜厚500オングス
トローム以下で蒸着しても透過率が低いため、表示パネ
ル用電極基板への使用が困難であった。また、ZnOは
酢酸1%の弱酸性水溶液でパターニングできるのである
が、ZnOをイオンプレーティング法で成膜したとこ
ろ、平坦化膜13である鉛ガラスと反応し、黒色に変色
するため、やはり使用できないことがわかった。
However, although Au can be etched with an aqueous solution of KI (potassium iodide), it is difficult to use it for an electrode substrate for a display panel because its transmittance is low even if it is deposited at a film thickness of 500 Å or less. Was. ZnO can be patterned with a weakly acidic aqueous solution of 1% acetic acid. However, when ZnO is formed by an ion plating method, it reacts with the lead glass as the flattening film 13 and changes color to black. I knew I couldn't.

【0112】そこで、次に、透明電極14の形成材料
(主電極形成材料)としてIZOを選択し、このIZO
をスパッタリングで膜厚1500オングストロームに成
膜したところ、許容できる透過率が確保できた。しか
し、IZOのエッチング液であるシュウ酸水溶液では上
述のように鉛ガラスが変色するため、極めて弱酸である
酢酸1%水溶液でエッチングした結果、液温70℃、1
5分でパターニングできたが、鉛ガラスが白濁してしま
った。
Then, next, IZO was selected as a material for forming the transparent electrode 14 (material for forming the main electrode), and this IZO was selected.
Was formed to a film thickness of 1500 angstroms by sputtering, and an acceptable transmittance was secured. However, in the oxalic acid aqueous solution, which is an etchant for IZO, lead glass is discolored as described above. Therefore, etching with a 1% aqueous solution of acetic acid, which is an extremely weak acid, results in a solution temperature of 70 ° C.
Patterning was possible in 5 minutes, but the lead glass became cloudy.

【0113】これらの結果から、平坦化膜13として用
いる低融点ガラス(鉛ガラス等)は、透明電極形成材料
との反応により変色しやすい上、酸に弱く、エッチング
液中の水分との反応により白濁しやすい材料であること
がわかった。そのため、透明電極材料には低融点ガラス
と反応せず、且つ弱酸性でエッチング可能なものを選
び、エッチング液には、弱酸性で水分を極力含まないも
のを選ぶ必要がある。
From these results, the low-melting glass (such as lead glass) used as the flattening film 13 is easily discolored by the reaction with the transparent electrode forming material, is weak to acid, and reacts with the moisture in the etching solution. The material was found to be easily turbid. Therefore, it is necessary to select a transparent electrode material that does not react with the low-melting glass and that can be etched with weak acidity, and that the etching solution be weakly acidic and contain as little moisture as possible.

【0114】そこで、種々の組合せを検討した結果、透
明電極形成材料としてIZOを使用し、エッチング液と
して微量の酸を有機系溶媒で希釈した液を使用すればよ
いことがわかった。具体的には、エッチング液として、
上記したようにn−ブタノール99%に対し35%塩酸
を1%混合したものが挙げられる。この混合系の場合、
35%塩酸が3%を越えると鉛ガラスが白濁してしま
う。
Therefore, as a result of examining various combinations, it was found that IZO may be used as a material for forming a transparent electrode, and a solution obtained by diluting a trace amount of an acid with an organic solvent may be used as an etching solution. Specifically, as an etchant,
As described above, a mixture of 1% of 35% hydrochloric acid with respect to 99% of n-butanol may be used. In the case of this mixed system,
If 35% hydrochloric acid exceeds 3%, the lead glass becomes cloudy.

【0115】また、その他、エッチング液としては、i
so−プロパノール97%に対し塩酸3%のもの、is
o−プロパノール97%に対しクロルスルホン酸3%の
ものを使用しても、平坦化膜13である低融点ガラス
(鉛ガラス等)をアタックせずに、IZOのエッチング
が可能である。また、これらの具体的なエッチング液に
対し、含有される水分量が2%以内のものが、低融点ガ
ラスの白濁防止のためには好ましいこともわかった。以
上が本実施形態のエッチング方法を採用した根拠であ
る。
In addition, other etchants such as i
97% so-propanol and 3% hydrochloric acid, is
Even when using 97% of o-propanol and 3% of chlorosulfonic acid, IZO can be etched without attacking the low-melting glass (such as lead glass) which is the flattening film 13. Further, it was also found that those containing 2% or less of water in these specific etching solutions are preferable for preventing clouding of the low-melting glass. The above is the grounds for adopting the etching method of the present embodiment.

【0116】このようなエッチング方法、即ち上記工程
U5及びU6は、上記第2、第3、第4実施形態におい
ても、平坦化膜形成材料として低融点ガラスペーストを
用いた場合に適用可能である。そして、本実施形態によ
れば、上記第1〜第4実施形態と同様の効果を得ること
ができるのに加えて、上述した低融点ガラスの白濁、融
解という問題を適切に防止する製造方法を提供できる。
Such an etching method, that is, the steps U5 and U6 are applicable to the second, third, and fourth embodiments also when a low-melting glass paste is used as a material for forming a flattening film. . According to the present embodiment, in addition to obtaining the same effects as those of the above-described first to fourth embodiments, a manufacturing method for appropriately preventing the above-described problem of white turbidity and melting of the low melting point glass is provided. Can be provided.

【0117】なお、本発明者等の検討によれば、透明電
極14の形成材料としてIZOの代わりに、スクリーン
印刷またはスピンコートの可能な有機酸ITOのペース
トを使用することも可能である。この場合は、有機酸I
TOの焼成条件等により変化する膜質によっては、エッ
チング時間が長くなり、その結果、平坦化膜13の鉛ガ
ラス面がアタックされる場合もあるため、注意を要す
る。
According to the study of the present inventors, it is possible to use a paste of an organic acid ITO that can be screen-printed or spin-coated as a material for forming the transparent electrode 14 instead of IZO. In this case, the organic acid I
Attention must be paid to the fact that the etching time becomes longer depending on the film quality that changes depending on the TO baking conditions and the like, and as a result, the lead glass surface of the flattening film 13 may be attacked.

【0118】(他の実施形態)なお、本発明の実施にあ
たり、上記各実施形態にて述べた透過型液晶パネル用電
極基板に限ることなく、反射型液晶パネル用電極基板に
本発明を適用してもよい。また、本発明の実施にあた
り、上記各実施形態にて述べたマトリクス駆動方式の液
晶パネル用電極基板に限ることなく、各種駆動方式の液
晶パネル用電極基板に本発明を適用して実施してもよ
い。
(Other Embodiments) In practicing the present invention, the present invention is applied not only to the transmission type liquid crystal panel electrode substrate described in each of the above embodiments but also to the reflection type liquid crystal panel electrode substrate. You may. Further, in carrying out the present invention, the present invention is not limited to the matrix driving type liquid crystal panel electrode substrate described in each of the above embodiments, and may be applied to various driving type liquid crystal panel electrode substrates. Good.

【0119】また、本発明の実施にあたり、液晶パネル
の液晶は、スメクチック液晶に限ることなく、各種の液
晶であってもよい。また、本発明の実施にあたっては、
液晶パネルに限ることなく、エレクトロルミネッセンス
パネル等の各種の表示パネル用電極基板に本発明を適用
して実施してもよい。
In the practice of the present invention, the liquid crystal of the liquid crystal panel is not limited to a smectic liquid crystal, but may be various types of liquid crystal. In practicing the present invention,
The present invention is not limited to a liquid crystal panel, and may be applied to various types of display panel electrode substrates such as an electroluminescence panel.

【0120】なお、本明細書中には以下のような課題及
びこの課題を解決するための手段、ならびにその手段に
よって達成される効果を有する別の発明を内包するもの
である。なお、この発明の実施形態は図2の製造方法を
援用した前述の第6実施形態に基づくものであるが、勿
論、前述の第2実施形態〜第5実施形態における透明電
極の形成方法、前述の他の実施形態にも適用できる。
The present specification includes the following problems, means for solving the problems, and another invention having effects achieved by the means. Although the embodiment of the present invention is based on the above-described sixth embodiment using the manufacturing method of FIG. 2, it is needless to say that the method of forming the transparent electrode in the above-described second to fifth embodiments, Can be applied to other embodiments.

【0121】課題:表示パネル(例えば、液晶表示パネ
ル、プラズマディスプレイパネル、ELパネル、等のフ
ラットディスプレイパネル)の基板を、低コストな鉛ガ
ラス等の低融点ガラスから構成する場合、その低融点ガ
ラスからなる基板表面にITO(インジウム・錫酸化
物)あるいはIZO(インジウム・亜鉛酸化物)で構成
された透明導電膜を形成し、該導電膜を通常のエッチン
グ液(例えば王水)を用いてストライプ状にパターニン
グして電極を形成する場合、エッチング液により低融点
ガラスが白濁、溶解するということを本発明者は見出し
た。
Problem: When a substrate of a display panel (for example, a flat display panel such as a liquid crystal display panel, a plasma display panel, and an EL panel) is made of low-cost glass such as lead glass, the low-melting glass is used. A transparent conductive film composed of ITO (indium / tin oxide) or IZO (indium / zinc oxide) is formed on the surface of the substrate made of, and the conductive film is striped using a normal etching solution (for example, aqua regia). The present inventor has found that when an electrode is formed by patterning in the shape of a glass, the low melting point glass becomes cloudy and dissolves by the etching solution.

【0122】これについて、鋭意、精査した結果、低融
点ガラスの溶解は、低融点ガラスの耐酸性が極めて低
く、エッチング液によるエッチングレートが上記導電膜
のエッチングレートよりも大きいことが原因であり、又
低融点ガラスの白濁はエッチング液中の水分が原因であ
ることを突き止めた。
As a result of close examination, the melting of the low melting point glass is caused by the fact that the acid resistance of the low melting point glass is extremely low, and the etching rate by the etching solution is higher than the etching rate of the conductive film. Further, it was found that the cloudiness of the low-melting glass was caused by moisture in the etching solution.

【0123】本発明者は鋭意、研究した結果、低融点ガ
ラスよりも耐酸性が低く且つエッチングレートの大きい
材料からからなる透明導電膜を用いるとともに、エッチ
ング液を、低融点ガラスへの攻撃性の低い、酸を有機系
溶液で希釈したエッチング液とすることでエッチング液
による低融点ガラスの白濁、溶解が回避されることを見
出した。
As a result of intensive studies, the present inventor has used a transparent conductive film made of a material having a lower acid resistance and a higher etching rate than the low-melting glass, and also made the etching solution have an aggressiveness to the low-melting glass. It has been found that by using a low etching solution in which an acid is diluted with an organic solution, clouding and dissolution of the low-melting glass by the etching solution can be avoided.

【0124】課題を解決するための手段:上記課題を達
成するためには、次の構成がある。即ち、(1)低融点
ガラスの上に、該低融点ガラスよりも耐酸性が低く且つ
エッチングレートが大きい材料から構成された透明導電
膜を形成し、酸を有機系溶媒で希釈したエッチング液で
前記透明導電膜をエッチングによりパターニングするも
のであることを特徴とするエッチング方法、(2)上記
(1)において、前記有機系溶媒がアルコールであるこ
とを特徴とするエッチング方法、(3)上記(1)又は
(2)において、前記酸が塩酸又はクロルスルフォン酸
であること、(4)上記(2)において、アルコールが
n−ブタノールまたはiso−プロパノールであること
を特徴とするエッチング方法、(5)上記(1)〜
(4)の何れか一つにおいて、前記エッチング液に含有
される水分量が2%以内であることを特徴とするエッチ
ング方法、(6)(1)〜(5)の何れか一つにおい
て、前記低融点ガラスが鉛ガラスを主成分とすることを
特徴とするエッチング方法、(7)(1)〜(6)何れ
か一つにおいて、前記低融点ガラスは表示パネルを構成
する基板であることを特徴とするエッチング方法、
(8)(1)〜(7)の何れか一つにおいて、前記透明
導電膜は有機酸ITO又はIZOにより構成されている
こと、である。
Means for solving the problem: The following structure is provided to achieve the above-mentioned problem. That is, (1) a transparent conductive film made of a material having a lower acid resistance and a higher etching rate than the low melting glass is formed on the low melting glass, and an etching solution obtained by diluting an acid with an organic solvent is used. (2) In the above (1), the organic solvent is an alcohol, and (3) the above (1), wherein the transparent conductive film is patterned by etching. (1) or (2), wherein the acid is hydrochloric acid or chlorosulfonic acid; (4) in (2), the alcohol is n-butanol or iso-propanol; ) The above (1)-
(4) The etching method according to any one of (1) to (5), wherein the amount of water contained in the etching solution is within 2%. (7) In the etching method, wherein the low-melting glass is mainly composed of lead glass, (7) In any one of (1) to (6), the low-melting glass is a substrate constituting a display panel An etching method,
(8) In any one of (1) to (7), the transparent conductive film is made of an organic acid ITO or IZO.

【0125】効果:上記(1)〜(8)の構成による効
果としては以下である。即ち、(1)〜(8)によれ
ば、低融点ガラスの表面に形成した透明導電膜を前述の
特定構成のエッチング液でパターニングすることによ
り、該低融点ガラスの白濁、溶解を回避することができ
る。このため、例えば、該低融点ガラスを表示パネルの
基板として用いた場合には、低融点ガラス基板が白濁す
ることがないので、表示パネルとしての諸性能、例えば
光透過率が低くなるということがなくなる。
Effects: The effects of the above configurations (1) to (8) are as follows. That is, according to (1) to (8), the transparent conductive film formed on the surface of the low-melting glass is patterned with the etching solution having the above-described specific configuration, thereby avoiding clouding and dissolution of the low-melting glass. Can be. Therefore, for example, when the low-melting glass is used as a substrate of a display panel, the low-melting glass substrate does not become cloudy, and various performances as a display panel, for example, light transmittance is reduced. Disappears.

【0126】また、低融点ガラスがエッチング液中の水
分により白濁することが分かった。このため、(2)〜
(5)のように、エッチング液として、含有される水分
量が2%以内(0%も含む)のものを用いることで、低
融点ガラスの白濁を良好に防止することができる。
Further, it was found that the low-melting glass became cloudy due to the moisture in the etching solution. For this reason, (2)-
As described in (5), by using an etchant having a water content of 2% or less (including 0%), it is possible to favorably prevent the low-melting glass from becoming cloudy.

【0127】なお、エッチング液の有効成分である酸と
しては塩酸又はクロルスルフォン酸が望ましい。また、
有機系溶媒のアルコールはn−ブタノールまたはiso
−プロパノールが望ましく、このアルコールは水分量2
%以内に調整しやすい。
It is to be noted that hydrochloric acid or chlorosulfonic acid is preferable as the acid which is an effective component of the etching solution. Also,
The alcohol of the organic solvent is n-butanol or iso.
-Propanol is preferred, the alcohol having a water content of 2
Easy to adjust within%.

【0128】なお、透明導電膜としてはIZO、有機酸
ITOが望ましい。IZOはスパッタリングで通常成膜
されるものであるが、エッチングレートが大きいので上
記エッチング液でもエッチングされる。これに対して、
ITOとして通常のスパッタリングで成膜したものを使
うと、結晶構造が強固であり、エッチングされにくいの
で、塗布、熱処理により形成できる有機酸ITOを用い
るのが好適である。
The transparent conductive film is preferably made of IZO or organic acid ITO. IZO is usually formed by sputtering, but since it has a high etching rate, it can be etched even with the above-mentioned etching solution. On the contrary,
When a film formed by ordinary sputtering is used as ITO, the crystal structure is strong and etching is difficult, so it is preferable to use an organic acid ITO that can be formed by coating and heat treatment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶パネルの一実施形態を示す平
面図である。
FIG. 1 is a plan view showing one embodiment of a liquid crystal panel according to the present invention.

【図2】(a)乃至(h)は、上記液晶パネルの下側電
極基板の製造方法を示す工程図である。
FIGS. 2A to 2H are process diagrams showing a method for manufacturing the lower electrode substrate of the liquid crystal panel.

【図3】(a)乃至(c)は、それぞれ、ガラスペース
ト膜の研磨のため研磨機を示す概略図である。
FIGS. 3A to 3C are schematic diagrams each showing a polishing machine for polishing a glass paste film.

【図4】本発明の第2実施形態を示す下側電極基板の要
部製造工程図である。
FIG. 4 is a main part manufacturing process diagram of a lower electrode substrate according to a second embodiment of the present invention.

【図5】本発明の第3実施形態を示す下側電極基板の要
部製造工程図である。
FIG. 5 is a main part manufacturing process diagram of a lower electrode substrate according to a third embodiment of the present invention.

【図6】本発明の第4実施形態を示す下側電極基板の要
部製造工程図である。
FIG. 6 is a main part manufacturing process diagram of a lower electrode substrate showing a fourth embodiment of the present invention.

【図7】本発明の第5実施形態を示す下側電極基板の要
部製造工程図である。
FIG. 7 is a main part manufacturing process diagram of a lower electrode substrate showing a fifth embodiment of the present invention.

【図8】本発明の第6実施形態を示す下側電極基板の要
部製造工程図である。
FIG. 8 is a main part manufacturing process diagram of a lower electrode substrate showing a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11…透明基板、12、15…補助電極、12a、15
a…露出面、13…平坦化膜、14…透明電極、R1、
R11、T1…Ni無電界メッキ工程、R2、R21…
Cu電界メッキ工程、R3、S2…補助電極形成工程、
R31…Ni・Cu膜部形成工程、R4、S3、S3
1、T3…平坦化膜材料成膜工程、R5、S4、S4
1、R51…研磨工程、R6、S5、U5…透明電極材
料成膜工程、R7、S6、U6…透明電極形成工程、S
1、S11…補助電極材料形成工程、S21…銀ペース
ト膜形成工程、T2…Ni膜パターニング工程、T4…
平坦化膜材料成膜パターニング工程。
11: transparent substrate, 12, 15 ... auxiliary electrode, 12a, 15
a: exposed surface, 13: flattening film, 14: transparent electrode, R1,
R11, T1 ... Ni electroless plating step, R2, R21 ...
Cu electroplating step, R3, S2 ... auxiliary electrode forming step,
R31: Ni / Cu film portion forming step, R4, S3, S3
1, T3: flattening film material forming step, R5, S4, S4
1, R51: polishing step, R6, S5, U5: transparent electrode material film forming step, R7, S6, U6: transparent electrode forming step, S
1, S11: auxiliary electrode material forming step, S21: silver paste film forming step, T2: Ni film patterning step, T4 ...
Flattening film material deposition patterning step.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 深谷 顕成 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 加藤 博道 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 末松 和重 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Akinari Fukaya 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture Inside Denso Corporation (72) Inventor Hiromichi Kato 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture Co., Ltd. Inside DENSO (72) Inventor Kazushige Suematsu 1-1-1, Showa-cho, Kariya, Aichi Prefecture Inside DENSO Corporation

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 基板(11)の内表面に金属材料により
複数のストライプ状補助電極(12)を形成する補助電
極形成工程(S1、S2、R1乃至R3)と、 平坦化膜形成材料を前記各補助電極を埋め込むように前
記基板の内表面に塗布して材料膜を形成する材料膜形成
工程(S3、R4)と、 前記各補助電極の先端面を露出面(12a)として露出
させるように前記材料膜の表面を研磨する研磨工程(S
4、R5)と、 前記各補助電極の露出面にその長手方向に沿いそれぞれ
ストライプ状の主電極(14)を形成する主電極形成工
程(S5、S6、R6、R7、U5、U6)とを備える
表示パネル用電極基板の製造方法。
An auxiliary electrode forming step (S1, S2, R1 to R3) for forming a plurality of stripe-shaped auxiliary electrodes (12) from a metal material on an inner surface of a substrate (11); A material film forming step (S3, R4) of forming a material film by coating the inner surface of the substrate so as to embed each auxiliary electrode, and exposing a tip end surface of each auxiliary electrode as an exposed surface (12a). A polishing step of polishing the surface of the material film (S
4, R5) and a main electrode forming step (S5, S6, R6, R7, U5, U6) of forming a striped main electrode (14) on the exposed surface of each auxiliary electrode along its longitudinal direction. The manufacturing method of the electrode substrate for display panels provided.
【請求項2】 前記材料膜形成工程において、前記平坦
化膜形成材料として低融点ガラスペーストを用い、この
低融点ガラスペーストを所定の温度にて焼成することで
前記材料膜として形成することを特徴とする請求項1に
記載の表示パネル用電極基板の製造方法。
2. In the material film forming step, a low melting point glass paste is used as the flattening film forming material, and the low melting point glass paste is fired at a predetermined temperature to form the material film. The method for manufacturing an electrode substrate for a display panel according to claim 1.
【請求項3】 前記補助電極形成工程において、前記金
属材料として感光性Agペーストを用い、このAgペー
ストを前記基板の内表面に塗布してフォトリソグラフィ
法によるパターニング処理にて前記各補助電極を形成す
ることを特徴とする請求項1又は2に記載の表示パネル
用電極基板の製造方法。
3. In the auxiliary electrode forming step, a photosensitive Ag paste is used as the metal material, and the Ag paste is applied to the inner surface of the substrate, and the auxiliary electrodes are formed by a patterning process using a photolithography method. 3. The method of manufacturing an electrode substrate for a display panel according to claim 1, wherein:
【請求項4】 前記補助電極形成工程において、前記金
属材料としてCu及びNiを用い、前記基板の内表面に
前記Niを無電界メッキによりNi膜として形成し、こ
のNi膜を下地電極として前記Cuを前記Ni膜に電界
メッキによりCu膜を形成し、これら両Cu膜及びNi
膜をフォトリソグラフィ法によるパターニング処理にて
前記各補助電極を形成することを特徴とする請求項1又
は2に記載の表示パネル用電極基板の製造方法。
4. In the auxiliary electrode forming step, Cu and Ni are used as the metal material, and the Ni is formed as an Ni film on the inner surface of the substrate by electroless plating. Are formed on the Ni film by electroplating to form a Cu film.
The method for manufacturing an electrode substrate for a display panel according to claim 1, wherein the auxiliary electrodes are formed by patterning a film by a photolithography method.
【請求項5】 基板の内表面に金属材料により複数のス
トライプ状補助電極を形成する補助電極形成工程(S1
1、S21、R11乃至R31)と、 前記各補助電極の先端面が突出するように当該各補助電
極の間に沿いそれぞれ前記基板の内表面に前記金属材料
よりも硬度の高い平坦化膜形成材料によってストライプ
状平坦化膜を形成する平坦化膜形成工程(S31、R4
1)と、 前記各補助電極の先端面を前記各平坦化膜の表面に一致
するまで研磨して露出面を形成する研磨工程(S41、
R51)と、 前記各補助電極の露出面にその長手方向に沿いそれぞれ
ストライプ状の主電極を形成する主電極形成工程(S
5、S6、R6、R7、U5、U6)とを備える表示パ
ネル用電極基板の製造方法。
5. An auxiliary electrode forming step (S1) for forming a plurality of stripe-shaped auxiliary electrodes on the inner surface of a substrate using a metal material.
1, S21, R11 to R31), and a flattening film forming material having a higher hardness than the metal material on the inner surface of the substrate along the space between the auxiliary electrodes so that the tip end surfaces of the auxiliary electrodes protrude. Film forming step (S31, R4)
1) and a polishing step of polishing an end surface of each of the auxiliary electrodes until the front surface of each auxiliary electrode coincides with the surface of each of the flattening films to form an exposed surface (S41,
R51) and a main electrode forming step (S) of forming a stripe-shaped main electrode on the exposed surface of each auxiliary electrode along the longitudinal direction thereof.
5, S6, R6, R7, U5, U6).
【請求項6】 基板(11)の内表面に補助電極及び平
坦化膜を交互にストライプ状に複数ずつ形成する補助電
極・平坦化膜形成工程(T1乃至T5)と、 前記各補助電極の露出面にその長手方向に沿いそれぞれ
ストライプ状の主電極(14)を形成する主電極形成工
程(T7、T8)とを備える表示パネル用電極基板の製
造方法であって、 前記補助電極・平坦化膜形成工程は、 前記基板の内表面に複数のストライプ状下地電極(h、
i)を形成する下地電極形成工程(T1、T2)と、 前記基板の内表面に前記各下地電極を覆うように平坦化
膜形成材料を塗布して材料膜(j)を形成する材料膜形
成工程(T3)と、 前記材料膜に前記各下地電極をそれぞれ臨むようにスト
ライプ状開口部を形成するとともに当該各開口部間にそ
れぞれ平坦化膜を形成する開口部・平坦化膜形成工程
(T4)と、 前記各下地電極上に前記各開口部内に当該各開口部から
それぞれ突出するように導電性金属材料を電気メッキに
より充填してストライプ状導電部材を形成する導電部材
形成工程(T5)と、 前記各導電部材の先端面を前記各平坦化膜の表面に一致
するまで研磨して露出面として形成し、この露出面を形
成した前記各導電部材をその下地電極と共にそれぞれ前
記補助電極とする研磨工程(T6)とを備える表示パネ
ル用電極基板の製造方法。
6. An auxiliary electrode / flattening film forming step (T1 to T5) of alternately forming a plurality of auxiliary electrodes and flattening films in a stripe pattern on the inner surface of the substrate (11), and exposing each of the auxiliary electrodes. A main electrode forming step (T7, T8) of forming a main electrode (14) in the form of a stripe along the longitudinal direction on the surface, wherein the auxiliary electrode and the flattening film are provided. Forming a plurality of stripe-shaped base electrodes (h,
(i) forming a base electrode forming step (T1, T2); and forming a material film (j) by coating a flattening film forming material on the inner surface of the substrate so as to cover each base electrode. A step (T3), an opening / flattening film forming step (T4) of forming a stripe-shaped opening in the material film so as to face each of the base electrodes and forming a flattening film between the openings. And (T5) a conductive member forming step of forming a stripe-shaped conductive member by filling a conductive metal material by electroplating into each of the openings so as to protrude from each of the openings on each of the base electrodes. The tip surface of each conductive member is polished until it matches the surface of each planarizing film to form an exposed surface, and each conductive member having the exposed surface is formed as an auxiliary electrode together with its base electrode. Laboratory A method for manufacturing an electrode substrate for a display panel, comprising a polishing step (T6).
【請求項7】 基板(11)と、 この基板の内表面に交互にストライプ状に複数ずつ形成
した補助電極及び平坦化膜と、 前記各補助電極の露出面にその長手方向に沿いそれぞれ
ストライプ状に形成した主電極(14)とを備える表示
パネル用電極基板であって、 前記複数の補助電極は、それぞれ、 前記基板の内表面に設けられたストライプ状下地電極
(i)と、 前記複数の平坦化膜のうち前記下地電極の両側平坦化膜
の間にて当該下地電極上に導電性金属材料により電気メ
ッキでもって形成した導電部材(k1)とを備える表示
パネル用電極基板。
7. A substrate (11), auxiliary electrodes and flattening films alternately formed in a plurality of stripes on the inner surface of the substrate, and stripes are formed along the longitudinal direction on the exposed surface of each of the auxiliary electrodes. A main electrode (14) formed on the display panel, wherein the plurality of auxiliary electrodes are each a stripe-shaped base electrode (i) provided on an inner surface of the substrate; An electrode substrate for a display panel, comprising: a conductive member (k1) formed by electroplating a conductive metal material on the underlying electrode between the planarizing films on both sides of the underlying electrode in the planarizing film.
【請求項8】 前記平坦化膜形成材料として低融点ガラ
スペーストを用い、 前記主電極形成工程(U5、U6)において、前記主電
極(14)を形成する主電極形成材料としてIZOまた
は有機酸ITOを用い、この主電極形成材料によって前
記材料膜及び前記各補助電極の露出面を覆う覆い膜
(m)を形成した後、この覆い膜を、酸を有機系溶媒で
希釈したエッチング液でエッチングすることにより、前
記主電極を形成することを特徴とする請求項1または5
に記載の表示パネル用電極基板の製造方法。
8. A main electrode forming material for forming the main electrode (14) using IZO or organic acid ITO in the main electrode forming step (U5, U6) using a low melting point glass paste as the flattening film forming material. After forming a covering film (m) covering the material film and the exposed surface of each of the auxiliary electrodes with this main electrode forming material, the covering film is etched with an etching solution obtained by diluting an acid with an organic solvent. 6. The method according to claim 1, wherein the main electrode is formed.
3. The method for producing an electrode substrate for a display panel according to item 1.
【請求項9】 前記エッチング液として、含有される水
分量が2%以内のものを用いることを特徴とする請求項
8に記載の表示パネル用電極基板の製造方法。
9. The method for manufacturing an electrode substrate for a display panel according to claim 8, wherein the etching solution has a water content of 2% or less.
【請求項10】 前記エッチング液の酸として、塩酸ま
たはクロルスルホン酸を用いることを特徴とする請求項
8または9に記載の表示パネル用電極基板の製造方法。
10. The method according to claim 8, wherein hydrochloric acid or chlorosulfonic acid is used as an acid of the etching solution.
【請求項11】 前記エッチング液の有機系溶媒とし
て、n−ブタノールもしくはiso−プロパノールを用
いることを特徴とする請求項8ないし10のいずれか1
つに記載の表示パネル用電極基板の製造方法。
11. The method according to claim 8, wherein n-butanol or iso-propanol is used as an organic solvent of the etching solution.
5. A method for manufacturing an electrode substrate for a display panel according to any one of the above.
JP11209593A 1998-07-31 1999-07-23 Electrode substrate for display panel and manufacture thereof Withdrawn JP2000105548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11209593A JP2000105548A (en) 1998-07-31 1999-07-23 Electrode substrate for display panel and manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21772898 1998-07-31
JP10-217728 1998-07-31
JP11209593A JP2000105548A (en) 1998-07-31 1999-07-23 Electrode substrate for display panel and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000105548A true JP2000105548A (en) 2000-04-11

Family

ID=26517552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11209593A Withdrawn JP2000105548A (en) 1998-07-31 1999-07-23 Electrode substrate for display panel and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000105548A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524109A (en) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション Electrical contacts for flexible displays
JP2006039509A (en) * 2004-06-23 2006-02-09 Sharp Corp Active matrix substrate and manufacturing method thereof, and electronic device
JP2007519177A (en) * 2003-07-16 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescent device with uniform brightness
JP2009094049A (en) * 2007-09-19 2009-04-30 Fujifilm Corp Patterning method and display element
JP2010532080A (en) * 2007-07-04 2010-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method for forming a patterned layer on a substrate
JP2011504640A (en) * 2007-11-22 2011-02-10 サン−ゴバン グラス フランス Substrate supporting electrode, organic electroluminescent device including the substrate, and production thereof
WO2019041793A1 (en) * 2017-08-29 2019-03-07 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of manufacturing thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524109A (en) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション Electrical contacts for flexible displays
JP2007519177A (en) * 2003-07-16 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescent device with uniform brightness
JP2006039509A (en) * 2004-06-23 2006-02-09 Sharp Corp Active matrix substrate and manufacturing method thereof, and electronic device
US7547918B2 (en) 2004-06-23 2009-06-16 Sharp Kabushiki Kaisha Active matrix substrate and electronic device
JP2010532080A (en) * 2007-07-04 2010-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method for forming a patterned layer on a substrate
US9105867B2 (en) 2007-07-04 2015-08-11 Koninklijke Philips N.V. Method for forming a patterned layer on a substrate
JP2009094049A (en) * 2007-09-19 2009-04-30 Fujifilm Corp Patterning method and display element
JP2011504640A (en) * 2007-11-22 2011-02-10 サン−ゴバン グラス フランス Substrate supporting electrode, organic electroluminescent device including the substrate, and production thereof
JP2015149293A (en) * 2007-11-22 2015-08-20 サン−ゴバン グラス フランス Base material supporting electrode, organic electroluminescent device including base material, and manufacture of the same
WO2019041793A1 (en) * 2017-08-29 2019-03-07 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of manufacturing thereof
US11522167B2 (en) 2017-08-29 2022-12-06 Beijing Boe Technology Development Co., Ltd. Display substrate, display apparatus, and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
US7470571B2 (en) Thin film transistor array substrate and method of producing the same
US7282843B2 (en) Electro-optical display having an arrangement of active and dummy coloring pixels performing as a color filter element
KR100714139B1 (en) Liquid crystal display device and manufacturing method thereof
CN1289958C (en) Manufacturing method of liquid crystal display device and manufacturing method of its array baseplate
TWI416199B (en) Touch panel
US20130043477A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2018210167A1 (en) Manufacturing method for array substrate, array substrate and display device
WO2014194605A1 (en) Array substrate, manufacturing method therefor, and display apparatus
US7630049B2 (en) Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film
JP2000105548A (en) Electrode substrate for display panel and manufacture thereof
KR20060032034A (en) In-plain switching liquid cristal display device
JP3513409B2 (en) Liquid crystal display device and method of manufacturing the same
WO2018137441A1 (en) Array substrate, manufacturing method thereof, and display panel
JP4526138B2 (en) Electrode substrate manufacturing method and liquid crystal display element
CN105446037B (en) Display base plate and preparation method thereof, display device
KR100596044B1 (en) Reflective liquid crystal display device, transflective liquid crystal display device and manufacturing method thereof
JP4051789B2 (en) Display panel electrode substrate and manufacturing method thereof
JP4354205B2 (en) Liquid crystal display device and manufacturing method thereof
KR101259066B1 (en) Color filter substrate for In-plain switching mode liquid crystal display device and method of fabricating the same
US20060021963A1 (en) Method of forming wiring pattern and method of manufacturing TFT substrate using the same
JP4237679B2 (en) Display device and manufacturing method thereof
JP2008217017A (en) Reflective liquid crystal display device and transflective liquid crystal display device
JPH075450A (en) Substrate with transparent wiring and its production
JP3603656B2 (en) Method of manufacturing electrode substrate for display
JPH0659267A (en) Substrate for display device and its production

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003