JP2000082671A - Nitride based iii-v compound semiconductor device and its manufacture - Google Patents

Nitride based iii-v compound semiconductor device and its manufacture

Info

Publication number
JP2000082671A
JP2000082671A JP10248709A JP24870998A JP2000082671A JP 2000082671 A JP2000082671 A JP 2000082671A JP 10248709 A JP10248709 A JP 10248709A JP 24870998 A JP24870998 A JP 24870998A JP 2000082671 A JP2000082671 A JP 2000082671A
Authority
JP
Japan
Prior art keywords
layer
sapphire substrate
gan
compound semiconductor
lattice constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10248709A
Other languages
Japanese (ja)
Inventor
Kenji Funato
Shigeki Hashimoto
Katsunori Yanashima
茂樹 橋本
克典 簗嶋
健次 船戸
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP18080198 priority Critical
Priority to JP10-180801 priority
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP10248709A priority patent/JP2000082671A/en
Publication of JP2000082671A publication Critical patent/JP2000082671A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device where electric characteristic is excellent, the life can be prolonged and the freedom of design can be improved by obtaining a nitride based III-V compound semiconductor layer excellent in crystallinity, in a semiconductor device where the nitride based III-V compound semiconductor layer is formed, and to provide a manufacturing method of the device.
SOLUTION: In a nitride based III-V compound semiconductor device where an epitaxial growth semiconductor layer 4 containing a GaN layer is formed on a sapphire substrate 2, lattice constant (a) of the GaN layer is made at least lower than or equal to 0.3183 nm. Thereby a nitride based III-V compound semiconductor layer excellent in crystallinity can be obtained.
COPYRIGHT: (C)2000,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、窒化物系III-V族化合物半導体装置とその製造方法に係わる。 The present invention relates is related to a method of manufacturing the nitride-based III-V compound semiconductor device.

【0002】 [0002]

【従来の技術】GaN,AlGaN,GaInN等のB BACKGROUND OF THE INVENTION GaN, AlGaN, such as GaInN B
h Al i Ga j In k N(h,i,j,kはそれぞれ原子比で、0≦h≦1,0≦i≦1,0≦j≦1,0≦k h Al i Ga j In k N (h, i, j, k are respectively atomic ratios, 0 ≦ h ≦ 1,0 ≦ i ≦ 1,0 ≦ j ≦ 1,0 ≦ k
≦1,h+i+j+k=1)の窒化物系III-V族化合物半導体は、そのバンドギャップエネルギーが1.8eV ≦ 1, h + i + j + k = 1) is nitride-based III-V group compound semiconductor, the band gap energy 1.8eV
から6.2eVと広範囲にわたっており、赤色から紫外線におよぶ発光が可能な発光素子の実現が可能な発光素子への応用が期待され、国の内外を問わず活発な研究開発が行われている。 Spans 6.2eV and a wide range from application to have a luminous element which can be realized in the light emitting element capable of emitting ranging ultraviolet from the red is expected, active research and development have been conducted inside and outside the country.

【0003】特に、紫外領域の半導体レーザダイオードは、光データ記録用等の光源として、実現が強く望まれている。 In particular, a semiconductor laser diode in the ultraviolet region as a light source such as an optical data recording, realization has been strongly desired. また、この窒化物系III-V族族化合物半導体は、飽和電子速度が大きく、破壊電界も極めて大きいため、高周波、大電力用の電界効果トランジスタ(FE Further, the nitride III-V compound semiconductor is higher saturated electron velocity, since breakdown electric field is extremely large, high frequency field effect transistor (FE for high power
T)などの電子走行素子の材料としても注目されている。 It has attracted attention as a material of the electron transit elements, such as T).

【0004】この窒化物系III-V族化合物半導体を用いて発光ダイオード,半導体レーザ,FETなどを製造する場合には、サファイア基板、酸化亜鉛基板、炭化珪素基板などの基板上に、目的とする窒化物系III-V族化合物半導体をヘテロエピタキシャル成長することが行われている。 [0004] emitting diodes using nitride III-V compound semiconductor, semiconductor laser, when producing such FET is a sapphire substrate, a zinc oxide substrate, on a substrate such as a silicon carbide substrate, the objective the nitride III-V compound semiconductor have been made to grow heteroepitaxial. このようにヘテロエピタキシャル成長が行われるのは、ホモエピタキシャル成長に必要な窒化物系III- Thus the hetero-epitaxial growth is performed, nitride required homoepitaxial growth III-
V族化合物半導体からなる基板の作製が困難なためである。 Preparation of a substrate made of a V group compound semiconductor is due to the difficulty.

【0005】この窒化物系III-V族化合物半導体を用いた半導体レーザの具体的な製造方法を、C面サファイア基板上に成長したSCH(Separate Confinement Heter [0005] A specific method of manufacturing a semiconductor laser using nitride III-V compound semiconductor, SCH grown C plane sapphire substrate (Separate Confinement Heter
ostructure)製造のGaN系半導体レーザを例にとって説明する。 Ostructure) a GaN-based semiconductor laser manufacturing will be described as an example.

【0006】このGaN系半導体レーザを製造するには、まず、C面サファイア基板上に有機金属化学気相成長(MOCVD)法により例えば560℃程度の温度で第1層目のGaNバッファ層を低温成長させる。 [0006] To produce the GaN semiconductor laser, first, the low-temperature first-layer GaN buffer layer at a temperature of about, for example, by 560 ° C. metalorganic chemical vapor deposition on the C-plane sapphire substrate (MOCVD) method to grow. その後、引き続いてこの第1層目のGaNバッファ層上に、 Then, subsequently the first layer of the GaN buffer layer,
順次、第2層目のGaNバッファ層、n型GaNコンタクト層、n型AlGaNクラッド層、n型GaN光導波層、Ga 1-X In X N/Ga 1-y In y N多重量子井戸構造の活性層、p型GaN光導波層、p型AlGaNクラッド層、およびp型GaNコンタクト層をそれぞれM Sequentially, the second layer of the GaN buffer layer, n-type GaN contact layer, n-type AlGaN clad layer, n-type GaN optical guide layer, the Ga 1-X In X N / Ga 1-y In y N multi quantum well structure active layer, p-type GaN optical waveguide layer, a p-type AlGaN cladding layer, and the p-type GaN contact layer, respectively M
OCVD法により、成長させる。 By OCVD method, it is grown.

【0007】この成長において、Inを含まない層である第2層目のGaNバッファ層、n型GaNコンタクト層、n型AlGaNクラッド層、n型GaN光導波層、 [0007] In this growth, the second layer of the GaN buffer layer is a layer that does not contain an In, n-type GaN contact layer, n-type AlGaN clad layer, n-type GaN optical guide layer,
p型GaN光導波層、p型AlGaNクラッド層、およびp型GaNコンタクト層の成長温度は、1000℃程度とし、Inを含む層であるGa 1-X In X N/Ga p-type GaN optical guide layer, p-type AlGaN cladding layer, and the growth temperature of the p-type GaN contact layer is set to about 1000 ° C., a layer containing a In Ga 1-X In X N / Ga
1-y In y N多重量子井戸構造の活性層の成長温度は、 The growth temperature of the active layer of the 1-y In y N multi quantum well structure,
700〜800℃程度とする。 And about 700~800 ℃.

【0008】次に、p型GaNコンタクト層上に、エッチングレジストとして、所定のストライプ形状のSiO [0008] Next, the p-type GaN contact layer, as an etching resist, SiO predetermined stripe
2パターンを形成した後、このパターンをマスクとして反応性イオンエッチング(RIE)法によりn型GaN After forming the second pattern, n-type GaN by reactive ion etching (RIE) method using the pattern as a mask
コンタクト層の厚さ方向の途中の深さまでエッチングする。 Etched to the middle of the depth of the thickness direction of the contact layer.

【0009】次に、このSiO 2パターンを除去し、その後、n型GaNコンタクト層上に金属電極層をオーミックコンタクトによって被着して、n側電極を形成する。 [0009] Next, to remove the SiO 2 pattern, then, the metal electrode layer on the n-type GaN contact layer was deposited by the ohmic contact, an n-side electrode. その後、p型ドーパントの熱活性化を行なう。 Thereafter, the thermal activation of the p-type dopant. この熱活性化の条件は、例えば、窒素ガス雰囲気中で800 Conditions of the thermal activation, for example, a nitrogen gas atmosphere 800
℃程度とする。 And about ℃. 次に、p型GaNコンタクト層上に、金属電極層をオーミックコンタクトによって被着して、p Next, the p-type GaN contact layer, and depositing a metal electrode layer by ohmic contact, p
側電極を形成する。 Forming a side electrode.

【0010】このようにして、C面サファイア基板上に、レーザ構造が形成される。 [0010] In this manner, the C-plane sapphire substrate, the laser structure is formed. 次に、このレーザ構造を有するサファイア基板をバー状に切断加工して、それぞれその切断加工された相対向する面を、両共振器端面とするバーを、その共振器端面と交叉する面で、所要の幅に切断して、チップ化し、目的とするSCH構造のGa Next, the sapphire substrate having the laser structure is cut into bars, a surface opposed to being the cut, respectively, the bars to opposite cavity end face, a plane intersecting its cavity end face, is cut into a required width, into chips, Ga of SCH structure of interest
N系半導体レーザを得る。 Obtain the N-based semiconductor laser.

【0011】 [0011]

【発明が解決しようとする課題】しかしながら、上述の従来のGaN系半導体レーザの製造方法による場合、次のような問題がある。 [0007] However, in the case of the conventional method of manufacturing a GaN compound semiconductor laser described above, it has the following problems. 第1に、サファイア基板とその上に成長される窒化物系III-V族化合物半導体との格子定数の違い、および線熱膨張係数の違いにより格子欠陥が生じる。 First, the difference in lattice constant between the sapphire substrate and the grown the nitride III-V compound semiconductor thereon, and lattice defects occur due to a difference in linear thermal expansion coefficient. この線熱膨張係数の違いによる格子欠陥の発生は、各窒化物系III-V族化合物半導体を成長させた後に、その成長時の1000℃程度の成長温度から、室温に降温する際に、成長層に応力が生じ、そのとき歪みを緩和するため格子欠陥が生じる。 Occurrence of lattice defects due to the difference in the linear thermal expansion coefficient, after growing the nitride III-V compound semiconductor, the growth temperature of about 1000 ° C. at the time of growth, when the temperature decreases to room temperature, growth layer stress occurs, occurs lattice defects to relax the strain that time. そして、その結果、窒化物系III-V族化合物半導体層の結晶品質が劣化することから、GaN系半導体レーザの発光特性や電気的特性も劣化する。 Then, as a result, since the crystal quality of the nitride III-V compound semiconductor layer is deteriorated, also deteriorate emission characteristics and electrical characteristics of the GaN-based semiconductor laser. より具体的には、バッファ層から上のすべての成長層に格子欠陥が生じる。 More specifically, lattice defects occur in all growth layer above the buffer layer. その結果、これらの層の結晶品質が劣化し、レーザ素子の特性の劣化、信頼性の低下、寿命の低下等を来す。 As a result, the crystal quality is degraded in the layers, causing deterioration of the characteristics of the laser element, deterioration of the reliability, the reduction or the like of life.

【0012】第2に、上述したようなヘテロ構造を形成する成長層は、一般に、フリースタンディング(free s [0012] Second, the growth layer to form a heterocyclic structure as described above, generally, free-standing (free s
tanding)での格子定数が異なる歪み系であるため、成長層に応力が生じ、これによる格子緩和が生じることによる欠陥を生じやすい。 Since the lattice constant in Tanding) are different strain system, stress is generated in the growth layer, susceptible to defects caused by this due to lattice relaxation occurs. より具体的には、GaNよりも格子定数の小さいAlGaN層、すなわち、n型AlGa More specifically, small AlGaN layer having a lattice constant than GaN, ie, n-type AlGa
Nクラッド層およびp型AlGaNクラッド層に引っ張り応力が生じることから、クラックが生じやすくなる。 Since the N-cladding layer and p-type AlGaN cladding layer in a tensile stress is generated, cracks are likely to occur.
そして、この現象は、Al組成が大きいほど、また、膜厚が大きくなるほど顕著になる。 And this phenomenon, as the Al composition is large, also becomes conspicuous as the film thickness increases. その結果、n型AlG As a result, n-type AlG
aNクラッド層およびp型AlGaNクラッド層等の半導体層を成長させる場合、そのAl組成には上限が課せられることになり、素子設計に制約が加わり、設計の自由度が小さくなる。 When growing a semiconductor layer such as aN cladding layer and the p-type AlGaN cladding layer, will be an upper limit is imposed on the proportion of Al added constrained device design, freedom of design is reduced.

【0013】上述した問題点は、いうまでもなく、レーザ素子に限られるものではなく、ヘテロエピタキシャル成長構造による各種半導体装置、例えば前述のFET等についても同様である。 [0013] above problems, of course, not limited to the laser device, various kinds of semiconductor devices according to heteroepitaxial growth structure, for example, the same for the above-mentioned FET and the like.

【0014】本発明の目的は、窒化物系III-V族化合物半導体以外の材料からなる基板上に窒化系物III-V族化合物半導体層が成膜される半導体装置において、品質にすぐれ、したがって、すぐれた特性と安定性を有し、信頼性が高く、長寿命化を図ることができ、更に、特に、 An object of the present invention is to provide a semiconductor device nitride compound Group III-V on a substrate made of a nitride III-V compound semiconductor materials other than the compound semiconductor layer is deposited, excellent quality, thus , has excellent properties and stability, high reliability, it is possible to extend the life of, further, in particular,
成膜中にAlを含むGaN系半導体層が形成される場合において、上述したクラックの発生を回避できるようにしてAl組成および厚さの選定の自由度を高め、設計の自由度を高めることができるようにした半導体装置とその製造方法を提供することにある。 In the case where the GaN-based semiconductor layer containing Al is formed in the film formation, increasing the degree of freedom of selection of the Al composition and thickness so as to be avoided the occurrence of cracks described above, to enhance the degree of freedom in design to provide a semiconductor device and a manufacturing method thereof that allow.

【0015】 [0015]

【課題を解決するための手段】本発明者等は、上述の課題を解決すべく、鋭意検討を行った結果、窒化物系III- The present inventors have SUMMARY OF THE INVENTION In order to solve the above problems, intensive studies were carried out result, a nitride-based III-
V族化合物半導体以外の材料による基板上に窒化物系II Nitride II on the substrate by the V group compound semiconductor other than the material
I-V族化合物半導体を成長させた場合、格子定数が一定ではないこと、さらに格子定数、したがって残留歪と光励起による誘導放出光の閾パワー密度に相関があることを見出した。 When growing the I-V group compound semiconductor, lattice constant is not constant, further lattice constant, thus have found that there is a correlation threshold power density of the induced emission light by optical excitation and residual strain. そして、このことから、格子定数を特定することにより、充分高品質の結晶によるヘテロエピタキシャル成長膜を得ることができることを見出し、これに基いて、上述の課題の解決をはかることができる窒化物系III-V族化合物半導体装置とその製造方法を提供するに至ったものである。 From this fact, by specifying the lattice constants, found that it is possible to obtain a heteroepitaxial growth layer by sufficiently high quality crystal, based on this, the nitride can be achieved to solve the problems described above III and a manufacturing method thereof -V compound semiconductor device has been led to provide.

【0016】すなわち、本発明においては、サファイア基板上に、GaN層を含むエピタキシャル成長半導体層が形成されてなる窒化物系III-V族化合物半導体装置であって、そのGaN層の格子定数aが、少なくとも0. [0016] That is, in the present invention, on a sapphire substrate, a nitride-based III-V group compound semiconductor device epitaxial growth semiconductor layer is formed comprising a GaN layer, the lattice constant a of the GaN layer, at least 0.
3183nm以下となる構成とする。 Or less to become the configuration 3183nm.

【0017】また、本発明製造方法においては、サファイア基板上に、1000℃±100℃の成長温度で、G [0017] In the present invention production process, at a growth temperature of on a sapphire substrate, 1000 ℃ ± 100 ℃, G
aN層を、有機金属化学気相成長法によってエピタキシャル成長して、少なくともGaN層を含むエピタキシャル成長半導体層が形成されてなる窒化物系III-V族化合物半導体装置を得る。 The aN layer, epitaxially grown by metal organic chemical vapor deposition method to obtain a nitride III-V compound semiconductor device epitaxial growth semiconductor layer is formed including at least GaN layer.

【0018】本発明によれば高品位の結晶育成がなされた半導体装置を構成することができる。 According to the present invention high quality crystal growth is possible to configure the semiconductor device was made. これにより格子緩和を抑制し、結晶欠陥の発生を回避できた。 Thereby suppressing the lattice relaxation was able to avoid the occurrence of crystal defects.

【0019】 [0019]

【発明の実施の形態】本発明による半導体装置は、サファイア基板上に、少なくともGaN層を含むエピタキシャル成長半導体層、すなわち例えばGaN層と、これの上にAlGaN層等の半導体層、あるいは例えばその一部にGaN以外の半導体層、絶縁層等が形成される構成による窒化物系III-V族化合物半導体装置において、そのGaN層の格子定数aが、0.3183nm以下に形成された構成とするものである。 The semiconductor device according to the present invention DETAILED DESCRIPTION OF THE INVENTION, on a sapphire substrate, and the epitaxial growth semiconductor layer, i.e., for example, GaN layer containing at least GaN layer, a semiconductor layer of AlGaN layer and the like on the hand, or, for example a portion thereof the semiconductor layer other than GaN in the nitride based III-V compound semiconductor device having the configuration insulating layer or the like is formed, in which the lattice constant a of the GaN layer, a structure formed below 0.3183nm is there.

【0020】また、この GaN層の格子定数aは、その下限値を、0.3180nm以上に、すなわち0.3 Further, the lattice constant a of the GaN layer, the lower limit value, the above 0.3180Nm, i.e. 0.3
180nm〜0.3183nmの範囲内に形成された構成とする。 The formed structure in the range of 180Nm~0.3183Nm.

【0021】また、サファイア基板は、成長層のC軸がサファイア基板面と垂直になるよに成長する面方位をもつサファイア基板で、このサファイア基板面上に、Ga Further, the sapphire substrate is a sapphire substrate having a plane orientation C-axis of the growth layer is grown Yo becomes perpendicular sapphire substrate surface, on the sapphire substrate surface, Ga
N層が、サファイア基板面に沿う方向、すなGaN層の面内における格子定数aと、これら面に直交する方向の格子定数cとが、(0.73111−0.66667 N layer, the direction along the sapphire substrate surface, and the lattice constant a in the plane of the sand GaN layer, and the lattice constant c in the direction perpendicular thereto plane, (0.73111-0.66667
a)〔nm〕≦c〔nm〕≦(0.78870−0.8 a) [nm] ≦ c [nm] ≦ (0.78870-0.8
4722a)〔nm〕の関係にあるGaN層として形成された構成とする。 4722A) and configuration defined as GaN layer having a relationship of [nm]. このサファイア基板としては、例えばC面基板、A面基板、N面基板、S面基板を用いることができる。 As the sapphire substrate can be used, for example C-plane substrate, A-plane substrate, N-plane substrate, an S plane substrate.

【0022】また、本発明製造方法においては、サファイア基板上に、1000℃±100℃の成長温度で、G [0022] In the present invention production process, at a growth temperature of on a sapphire substrate, 1000 ℃ ± 100 ℃, G
aN層を、有機金属化学気相成長法によってエピタキシャル成長して、少なくともGaN層を含むエピタキシャル成長半導体層が形成されてなる窒化物系III-V族化合物半導体装置を得る。 The aN layer, epitaxially grown by metal organic chemical vapor deposition method to obtain a nitride III-V compound semiconductor device epitaxial growth semiconductor layer is formed including at least GaN layer.

【0023】以下、本発明を、図面を参照して詳細に説明するに、まず、図1に、その概略断面図を示す、本発明装置の基本的構造による半導体素子1を作製した。 [0023] Hereinafter, the present invention, will be described in detail with reference to the drawings, first, in FIG. 1 shows a schematic sectional view thereof, to produce a semiconductor device 1 according to the basic structure of the present invention device. この素子1は、厚さ430μmのC面サファイア基板2上に、GaN層3および4をMOCVD法によりエピタキシャル成長させて成る。 The element 1 has, on C-plane sapphire substrate 2 having a thickness of 430 m, composed of epitaxially grown by MOCVD a GaN layer 3, and 4. この成長は、III 族元素のGa This growth of the group III element Ga
の原料として、トリメチルガリウム(TMGa)を用い、V族元素のN(窒素)の原料として、アンモニア(NH 3 )を用いた。 As a raw material, using trimethylgallium (TMGa), as a raw material for N (nitrogen) of a group V element, using ammonia (NH 3).

【0024】具体的には、次の方法によって作製した。 [0024] To be more specific, were made by the following method.
まず、C面サファイア基板2上にMOCVD法により成長温度560℃で、厚さ30nmのGaNバッファ層3 First, at a growth temperature of 560 ° C. by MOCVD on C-plane sapphire substrate 2, the thickness of 30 nm GaN buffer layer 3 of
を低温成長させ、再結晶化過程を経て、引き続いて、バッファ層3上に、成長温度1000℃で、厚さ1.5μ The grown at low temperature, through a re-crystallization process, subsequently, on the buffer layer 3 at a growth temperature of 1000 ° C., the thickness of 1.5μ
m〜2.5μmのGaN層4を成長させた。 The GaN layer 4 of m~2.5μm grown. この場合、 in this case,
そのV/III 供給モル比、原料ガスの流速、低温GaN Its V / III molar feed ratio, the flow rate of the raw material gas, a low temperature GaN
成長層の再結晶化条件等を変化させることによって、特性の異なる複数の半導体素子1を作製した。 By varying the recrystallization conditions of the growth layer was prepared a plurality of different semiconductor elements 1 characteristics.

【0025】図2は、これら複数の半導体素子1の各G [0025] Figure 2, each of the plurality of semiconductor elements 1 G
aN層3の格子定数aと格子定数cとのX線回折による測定結果を示したものである。 It shows the measurement results of X-ray diffraction of the lattice constant a and the lattice constant c of aN layer 3. 図2によって、格子定数a,cは様々の値をとることがわかる。 By Figure 2, the lattice constants a, c is seen to take a variety of values. しかしながら、 However,
この測定結果からわかるように、格子定数aとcとの関係は、負の傾きをもつ直線でフィッティングできる。 As can be seen from the measurement results, the relationship between the lattice constant a and c can fit a straight line having a negative slope. そして、このことは、格子定数が格子の弾性的な変化により変化していることを示している。 Then, This indicates that the lattice constant is changed by elastic change of the lattice.

【0026】この結果は、次のように解釈することができる。 [0026] This result can be interpreted as follows. すなわち、GaN層中の歪みの源は、C面サファイア基板2とGaN層3との熱膨張係数の違いにあり、 That is, the source of the distortion of the GaN layer is in the difference in thermal expansion coefficient between the C-plane sapphire substrate 2 and GaN layer 3,
C面サファイア基板2の方がGaN層3より熱膨張係数が大きいため、GaN層の成長後に成長温度から室温に降温するとき、GaN層のC面内に2軸性の圧縮歪みが生じる。 For towards C-plane sapphire substrate 2 is thermal expansion coefficient greater than that of GaN layer 3, when the temperature is decreased from the growth temperature to room temperature after the growth of the GaN layer, compressive strain biaxial occurs in the C-plane of the GaN layer. 図2において、格子定数に分布が生じているのは、この歪みが、部分的に緩和されること、および、その緩和のされ方が結晶成長条件に依存することを示している。 2, the distribution of the lattice constant occurs, this distortion is partially relaxed as possible, and shows that how it was the relaxation depends on the crystal growth conditions. そして、歪みの緩和には格子欠陥の生成を伴うと考えられるので、格子緩和が起こりにくいほど、結晶品質が優れていると考えることができる。 Then, the relaxation of strain since it is thought to involve the generation of lattice defects, as hardly occurs lattice relaxation can be considered as the crystal quality is better. これについての確認を行うために、この半導体素子において、光励起による誘導放出光の観測を行い、その閾パワー密度の格子定数aに対する依存性を測定した。 In order to perform the confirmation of this, in this semiconductor device, perform observations of stimulated emission light by optical excitation, measured dependence on the lattice constant a of the threshold power density. 図3は、その結果を示すもので、この結果から、格子定数aが小さいほど、 Figure 3 shows the results, from the result, as the lattice constant a is small,
言い換えると、残留歪みが大きいほど、閾パワー密度が低くなることが分かる。 In other words, as the residual strain is large, it can be seen that the threshold power density decreases. すなわち、格子定数aが0.3 That is, the lattice constant a 0.3
185nmで、閾パワー密度を、2.5MW/cm 2とすることができるが、これより更に格子定数aが小さくなると、閾パワー密度は減少するが、0.3183nm In 185 nm, the threshold power density, which may be 2.5 MW / cm 2, the even more lattice constant a which is smaller, the threshold power density is decreased, 0.3183Nm
以下では閾パワー密度は1.0MW/cm 2以下の値に飽和する傾向を示す。 Threshold power density is below tends to be saturated to 1.0 MW / cm 2 following values. すなわち、最小の値に選定することができる。 That is, it is possible to select a minimum value.

【0027】一方、格子定数aを、0.3183nm以下とするとき、Alを含むGaNを成膜中に有する場合において、前述したクラックの発生を回避できた。 On the other hand, the lattice constants a, when less 0.3183Nm, in case where a GaN containing Al in the film formation, could avoid the occurrence of cracks described above. そして、この場合、Alの組成が8原子%以下では、その厚さを大とする場合においても、クラックのないAlGa In this case, the following composition is 8 atomic% of Al, even when its thickness large, crack-free AlGa
N系の層を得ることができる。 It is possible to obtain a layer of N type. これは、GaN層の格子定数aが、0.3183nm以下とするとき、AlGa This is because when the lattice constant a of GaN layer, to less 0.3183Nm, AlGa
N層が無歪み状態、あるいは圧縮歪がかかることになり、AlGaN層にかかる歪みが引っ張り歪でなくなることから、クラックの発生が回避されるものと思われる。 N layer will be unstrained state or compressive strain, it is applied, since the strain applied to the AlGaN layer is no longer tensile strain is believed that the occurrence of cracks is avoided.

【0028】そして、Alの組成が8原子%以下ではその厚さを大にしても、クラックの発生を回避でき、またAlの組成が8原子%を超える場合においても、その厚さが比較的薄い場合には、クラックの発生が回避される。 [0028] Then, even if the large the thickness in the Al composition of 8 atomic% or less, can avoid the occurrence of cracks and also in the case where the composition of Al is more than 8 atomic%, its thickness is relatively If thin, the occurrence of cracks is avoided.

【0029】そこで、本発明においては、GaN層の格子定数aを、0.3183以下とす。 [0029] Therefore, in the present invention, the lattice constant a of GaN layer, to a 0.3183 or less.

【0030】そして、格子定数cについてみると、これは、図2における直線11および12の範囲でとなる。 [0030] Then, looking at the lattice constant c, which is a range of linear 11 and 12 in FIG. 2.
すなわち、格子定数aと、格子定数cとの関係を、 That is, the lattice constant a, the relationship between the lattice constant c,
(0.73111−0.66667a)〔nm〕≦c (0.73111-0.66667a) [nm] ≦ c
〔nm〕≦(0.78870−0.84722a)〔n [Nm] ≦ (0.78870-0.84722a) [n
m〕に選定する。 Selected to m]. 因みに、直線11および12の交点が、フリースタンディングでのGaNの格子定数であって、a=0.31892nm,c=0.51850nm Incidentally, the intersection of the straight lines 11 and 12, a GaN lattice constant of a free standing, a = 0.31892nm, c = 0.51850nm
となる。 To become.

【0031】次に、GaNの成膜において、その格子定数を選定するための具体的成長方法について説明する。 Next, in the film formation of GaN, a description of a specific growth method for selecting the lattice constant.
この場合においても、図1でした構成を得た。 In this case, to obtain a configuration was FIG.

【0032】〔具体例1〕この場合、例えば横型反応管を持つ成長装置を用いた。 [0032] [Example 1] In this case, using the growth apparatus having, for example, horizontal reaction tube. GaN系の成長を行うC面サファイア基板2を、反応管内において、図4に温度プログラミング図を示すように、基板表面を昇温し、まず、 The C-plane sapphire substrate 2 for the growth of GaN-based, in the reaction tube, as shown in the temperature programming diagram in Figure 4, raised the surface of the substrate, first,
水素ガス雰囲気中で、例えば1050℃でサーマルクリーニングする。 In a hydrogen gas atmosphere for thermal cleaning, for example 1050 ° C.. 次に、基板温度を560℃まで降温し、 Next, the substrate temperature is lowered to 560 ° C.,
例えば厚さ30nm低温GaNバッファ層3を成膜した。 For example it was deposited thickness 30nm low-temperature GaN buffer layer 3. V族原料としてはNH 3を、 III族元素としてはT The NH 3 as a group V raw material, as the III group element T
MGaを用いた。 Using MGa. そして、TMGaの供給を止めて、成長を停止した後、1000℃まで昇温し、一定保持時間(待機時間)を経て後、TMGaの供給を再開し、厚さ1.5μmのGaN層4の成長を行った。 Then, stop the supply of TMGa, after stopping the growth, 1000 ° C. the temperature was raised to, later after a certain holding time (waiting time), to resume the supply of TMGa, thickness 1.5μm GaN layer 4 the growth was carried out. この昇温および待機の際に、GaNバッファ層3の再結晶化が生じる。 During this Atsushi Nobori and stand, recrystallization of the GaN buffer layer 3 occurs. その昇温時間および待機時間は、それぞれ200秒とした。 Its heat-up time and waiting time was respectively 200 seconds.

【0033】上述の各GaN層の成長圧力は、700To The growth pressure of each of the GaN layer of the above, 700To
rrとし、V族および III族原料の供給モル比(V/ III And rr, V and Group III-feed molar ratio of the starting materials (V / III
供給モル比)を8500〜17000の間で変えて各試料を作製した。 The feed molar ratio) varied between 8,500 to 17,000 to prepare each sample. このときのV/ III供給モル比と、格子定数aおよびcの関係の測定結果を図5に示す。 A V / III molar feed ratio of this time, the measurement results of the relationship between the lattice constants a and c shown in FIG. このV This V
/ III供給モル比は、V族原料のNH 3の供給量を15 / III molar feed ratio, the supply amount of NH 3 group V raw material 15
SLMに設定して、TMGaの供給量を変更することによって変えた。 Set the SLM, it was varied by changing the supply amount of TMGa.

【0034】図5より、V/ III供給モル比が高くなるにつれ、格子定数aは小さくなり、格子定数cは大きくなることがわかる。 [0034] From FIG. 5, as the V / III molar feed ratio increases, the lattice constant a decreases, the lattice constant c it can be seen that the greater. これは、V/ III供給モル比が高いほど、成長時に、窒素サイトに関連した欠陥が導入されにくくなり、格子の熱歪みが緩和されにくくなっていると考えられる。 This higher V / III molar feed ratio, at the time of growth, defects related to nitrogen sites less likely to be introduced is considered that heat distortion of the lattice becomes difficult to alleviate. ここで、成長温度において、窒素原子の飽和蒸気圧が高く、結晶からの窒素原子が脱離しやすいことが背景としてある。 Here, at the growth temperature, high saturation vapor pressure of the nitrogen atom, the nitrogen atom of the crystal is easily desorbed is the background.

【0035】このように、V/ III供給モル比を大きくするほど、つまり、TMGaの供給量を小さくするほど、熱歪みの緩和は起こりにくくなるが、成長速度の低下を来すことから、実用上、例えば1μm/hourオーダーの成長速度とするには、V/III供給モル比を170 [0035] Thus, the larger the V / III molar feed ratio, that is, the smaller the amount of supply of TMGa, relaxation of thermal strain is less likely to occur, since it causes a reduction in the growth rate, practical on, for example, a growth rate of 1 [mu] m / hour order, the V / III molar feed ratio 170
00程度とすることが好ましい。 It is preferable that the 00 approximately.

【0036】また、GaNの成長圧力の選定によって、 [0036] In addition, by the choice of the growth of GaN pressure,
目的とする格子定数aを得ることができる。 It is possible to obtain lattice constant a of interest. 次に、この場合について説明する。 Next, a description will be given in this case.

【0037】〔具体例2〕この例においても、具体例1 [0037] [Specific Example 2 In this example, Example 1
と同様のGaNの成長を行った。 It was grown similar GaN and. しかしながら、この場合、高い成長圧力についても行うことから、高耐圧の反応管構成、すなわち図6に示すように、高耐圧の外囲管71内に、例えば高周波コイル73による加熱手段を有する反応管72が配置されて成る。 However, in this case, since the performing also high growth pressure, high pressure reaction tube arrangement, i.e. as shown in FIG. 6, the high breakdown voltage of the outer 囲管 71, a reaction tube having a heating means such as by high-frequency coil 73 72, which are arranged. 外囲管71には、圧力調整手段74を介して圧力調整用のガス、例えばN Outside 囲管 71, gas for pressure adjustment through the pressure regulating means 74, for example N
2 ,あるいはH 2が供給されるガス導入部75と、圧力調整手段76が設けられて除害装置にガスの排出がなされるガス排出部77が設けられる。 2, or a gas inlet 75 H 2 is supplied, the gas discharge portion 77 discharging the gas is made is provided in the abatement device is a pressure regulating means 76 is provided. 一方、反応管72においても、圧力調整手段78が設けられた、原料ガスおよびキャリアガスが導入されるガス導入部79が一端に設けられ、他端が、外囲管71内に開放されたガス導出部80が設けられた構成を有する。 On the other hand, even in the reaction tube 72, the pressure regulating means 78 is provided, the gas introducing section 79 which the raw material gas and the carrier gas is introduced is provided at one end and the other end, it is open to the outside 囲管 71 gas having a lead portion 80 is provided configured.

【0038】そして、反応管72内のサセプタ81上にC面サファイア基板2を配置し、V/ III供給モル比が12000となるように、原料ガスの供給を行う。 [0038] Then, the C-plane sapphire substrate 2 on the susceptor 81 in the reaction tube 72 is arranged, as V / III molar feed ratio is 12000, to supply the raw material gas. そして、このV/ III供給モル比に固定して、成長圧力を2 Then, fixed to the V / III molar feed ratio, the growth pressure 2
50Torr〜1216Torrの間で変化させた。 It was varied between 50Torr~1216Torr. この場合のGaNの成長層の厚さは、1.5μm〜2.5μmとした。 The thickness of the GaN growth layer in this case was a 1.5Myuemu~2.5Myuemu. それぞれのGaN層に関する格子定数aの測定結果を図7に示す。 The measurement results of the lattice constant a for each of the GaN layer shown in FIG. 図7より明らかなように、成長圧力を高くするほど、格子定数aが小さく、格子定数cは大きくなっている。 As apparent from FIG. 7, the higher the growth pressure, the lattice constant a is small, the lattice constant c is larger. このことは、成長圧力が高いほど格子の熱歪みが緩和されにくくなっていることを意味する。 This means that the thermal distortion of the higher growth pressure is high lattice becomes difficult to alleviate.

【0039】このように、成長圧力を高めることは、結果的にV族原料が増加していることであるので、具体例1におけると同様に、微視的には、成長時に窒素サイトに関連した欠陥が導入されにくくなっていると考えられる。 [0039] Thus, increasing the growth pressure, since that results in group V raw material is increasing, as in the embodiment 1, microscopically, associated with nitrogen site during growth It is considered a defect is less likely to be introduced.

【0040】そして、図7から、格子定数aを、0.3 [0040] Then, from FIG. 7, the lattice constant a, 0.3
183nm以下とするには、成長圧力は、900Torr以上とすれば良いことが分かるが、用いる反応管構成に応じて、すなわち反応管強度に応じて、例えば石英、ステンレス等の反応管を用いるときは、1000Torr〜15 To a 183nm or less, the growth pressure, it can be seen that it is sufficient and more 900 Torr, depending on the reaction tube arrangement used, i.e. depending on the reaction tube strength, such as quartz, when using the reaction tube such as stainless steel , 1000Torr~15
20Torrとすることが望ましい。 It is desirable that the 20Torr.

【0041】更に、低温バッファ層の再結晶化条件の選定によって、目的とする格子定数aを得ることができる。 [0041] Furthermore, it is possible by the selection of the recrystallization conditions of the low-temperature buffer layer, obtaining a lattice constant a of interest. 次に、この場合について説明する。 Next, a description will be given in this case.

【0042】〔具体例3〕この場合、上述の具体例2と同様の反応管構成を用い、基本的には具体例2と同様の方法によるものであるが、この例では、成長圧力を、1 [0042] [Example 3] In this case, using the same reaction tube constituting the embodiment 2 described above, is due basically the same method as in example 2, in this example, the growth pressure, 1
216Torrとし、図4における昇温時間を7分間と一定にし、待機時間を、10秒〜420秒の間で変化させた。 And 216Torr, the heating time was kept constant at 7 minutes in 4, the waiting time was varied between 10 seconds to 420 seconds. このときのそれぞれの格子定数aおよびbの測定結果を、図8に示す。 The measured results of the lattice constants a and b in this case is shown in FIG. 尚、この場合においても、その成長層の厚さを、1.5μm〜2.5μmとした。 Note that in this case, the thickness of the growth layer, was 1.5Myuemu~2.5Myuemu. 図8から、再結晶条件は、待機時間は150秒以上とすれば良いことがわかるが、待機時間は200秒以上としても格子定数に差ほどの変動が生じないことから、作業時間の上から200秒前後が好ましいことがわかる。 From Figure 8, recrystallization conditions, since the waiting time is seen that may be set to more than 150 seconds, the variation of the larger the difference in lattice constant is not caused even wait time is more than 200 seconds, from the top of the working time 200 seconds it can be seen that the front and rear is preferred.

【0043】また、成長温度の選定によって、目的とする格子定数aを得ることができる。 [0043] Further, by the choice of the growth temperature, it is possible to obtain a lattice constant a of interest. 次に、この場合について説明する。 Next, a description will be given in this case.

【0044】〔具体例4〕この場合、基本的には、具体例2と同様の方法によったが、この場合、具体例3と同様に、成長圧力を、1216Torrとし、図4における昇温時間を7分間と一定にした。 [0044] [Examples 4] In this case, basically, but by the same method as in Example 2, in this case, similarly to the embodiment 3, the growth pressure, the 1216Torr, the temperature in FIG. 4 temperature time was constant at between 7 minutes. しかしながら、この場合、その待機時間を、180秒間とした。 However, in this case, the waiting time was set to 180 seconds. そして、その成長温度を、1025℃〜1055℃とした。 Then, the growth temperature was set to 1025 ℃ ~1055 ℃. 成長層の厚さは、1.5μm〜2.5μmとした。 The thickness of the growth layer was 1.5μm~2.5μm. この場合の、 In this case,
格子定数aおよびbの測定結果を図9に示す。 The measurement results of the lattice constants a and b shown in FIG. これによれば、成長温度が高いほど、格子の緩和が抑制されることが読みとれる。 According to this, as the growth temperature is high, it can be read that the lattice relaxation is suppressed.

【0045】このことは、具体例1に示した格子定数a [0045] This is the lattice constant a shown in example 1
のV/ III供給モル比依存性の傾向、具体例2に示した格子定数aの成長圧力依存性の傾向と整合している。 The V / III molar feed ratio dependent trends are consistent with growth pressure dependence of the tendency of the lattice constant a, shown in Example 2. つまり、成長温度が高いほど、NH 3の分解効率が高まり、実効的なV/ III供給モル比、あるいはV族原料の供給が高まると考えられるからである。 That is, as the growth temperature is high, increased decomposition efficiency of NH 3, because the effective V / III molar feed ratio, or the supply of the group V raw material is considered to increase. 一方、成長温度を上昇させると、窒素原子の結晶からの離脱過程が起こり易くなる。 On the other hand, increasing the growth temperature, it tends to occur withdrawal process from crystal nitrogen atom. これら2つの傾向から、品質の高い結晶を得るための、成長温度には上限があると思われ、経験的には、1100℃前後、すなわち1100℃±100℃ These two trends, to obtain a high quality crystal, the growth temperature seems to be the upper limit, the empirical, 1100 ° C. before and after, i.e. 1100 ° C. ± 100 ° C.
である。 It is.

【0046】上述したように、本発明においては、図1 [0046] As described above, in the present invention, FIG. 1
の構造を基本構成として、各種半導体装置を構成する。 The structure as a basic structure of, constitute a variety of semiconductor devices.
これら半導体装置において、上述したように、C面サファイア基板上に成長させたGaN層上に、AlGaN層などの窒化物系III-V族化合物半導体を積層してヘテロ構造を作製する場合、下地のGaN層の格子欠陥が、上層の半導体層に伝播することが考えられることから、下地GaN層中の歪みがなるべく緩和しないようにするものであり、このGaN層の格子定数aを0.3183n In these semiconductor devices, as described above, on the GaN layer grown C plane sapphire substrate, if by stacking a nitride III-V compound semiconductor such as AlGaN layer to produce a heterostructure, the underlying lattice defects of the GaN layer, it is considered to be propagated to the upper layer of the semiconductor layer, which distortion of the underlying GaN layer is prevented as much as possible relaxed, 0.3183N lattice constant a of the GaN layer
m以下とする。 To below the m. そして、約1000℃±100℃で成長を行った場合に、室温に降温したときに格子緩和が起きない理想的な状態を得ることができる0.3180nm Then, 0.3180Nm capable when performing growth at about 1000 ℃ ± 100 ℃, obtain an ideal state in which the lattice relaxation does not occur when the temperature was lowered to room temperature
以上とする。 And more.

【0047】次に、本発明半導体装置と、その製造方法を例示するが、本発明はこれらの例に限られるものではない。 Next, the present invention a semiconductor device is exemplified a method of manufacturing, the present invention is not limited to these examples.

【0048】図10は、本発明によるSCH構造によるGaN系半導体レーザの概略断面図を示す。 [0048] Figure 10 shows a schematic cross-sectional view of a GaN compound semiconductor laser according to SCH structure according to the present invention. この場合、 in this case,
C面サファイア基板21上に、MOCVD法により例えば560℃程度の成長温度でGaNバッファ層22を低温成長させた後、引き続いてMOCVD法により、このGaNバッファ層22上に第2層目のGaNバッファ層23、n型GaNコンタクト層24、n型AlGaN例えばAl 0.07 Ga 0.93 Nクラッド層25、n型GaN光導波層26、Ga 1-X In X N層とGa 1-y In y N層(x≠y)とによる多重量子井戸構造の活性層27、p On C-plane sapphire substrate 21, after the GaN buffer layer 22 was grown at low temperature by at a growth temperature of, for example, about 560 ° C. MOCVD method, by MOCVD Subsequently, a second layer of GaN buffer on the GaN buffer layer 22 layer 23, n-type GaN contact layer 24, n-type AlGaN example Al 0.07 Ga 0.93 n clad layer 25, n-type GaN optical waveguide layer 26, Ga 1-X In X n layer and the Ga 1-y In y n layer (x ≠ y) active layer 27, a multiple quantum well structure according to the p
型GaN光導波層28、p型AlGaN例えばAl 0.07 -Type GaN optical waveguide layer 28, p-type AlGaN example Al 0.07
Ga 0.93 Nクラッド層29、およびp型GaNコンタクト層30を順次成長させる。 Ga 0.93 N cladding layer 29, and successively growing a p-type GaN contact layer 30.

【0049】これら半導体層のうち、Inを含まない第2層目のGaNバッファ層23、n型GaNコンタクト層24、n型AlGaNクラッド層25、n型GaN光導波層26、p型GaN光導波層28、p型AlGaN [0049] Among these semiconductor layers, the second layer of the GaN buffer layer 23 not containing an In, n-type GaN contact layer 24, n-type AlGaN cladding layer 25, n-type GaN optical guide layer 26, p-type GaN optical guide layer 28, p-type AlGaN
クラッド層29、p型GaNコンタクト層30の成長温度は1000℃程度とする。 Cladding layer 29, the growth temperature of the p-type GaN contact layer 30 is set to about 1000 ° C.. そして、多重量子井戸構造の活性層27を構成する、Inを含む層であるGa 1-X Then, the active layer 27 of multiple quantum well structure, a layer containing a In Ga 1-X
In X N層およびGa 1-y In y N層の成長温度は70 The growth temperature of an In X N layer and Ga 1-y In y N layer 70
0℃〜800℃程度とする。 And 0 ℃ ~800 about ℃.

【0050】これらの窒化物系III-V族化合物半導体層を成長させるの原料は、例えばIII族元素であるGaの原料としてはトリメチルガリウム(TMGa)を用い、 The raw materials for growing these nitride III-V compound semiconductor layer, using trimethylgallium (TMGa) as the Ga raw material, for example a group III element,
III族元素であるAlの原料としてはトリメチルアルミニウム(TMAl)を用い、III 族元素であるInの原料としてはトリメチルインジウム(TMI)を用いることができる。 Using trimethylaluminum (TMAl) as Al source material of group III element, as the In source material of a group III element can be used trimethylindium (TMI). また、V族元素であるNの原料としてはN Further, as the N of the raw material is a Group V element N
3を用いことができる。 H 3 can be used.

【0051】そして、キャリアガスとしては、例えば、 [0051] and, as the carrier gas is, for example,
2とN 2との混合ガスを用いる。 A mixed gas of H 2 and N 2. また、ドーパントについては、n型ドーパントとしては例えばモノシラン(SiH 4 )を、p型ドーパントとしては例えばビスメチルシクロペンタジエニルマグネシウムを用いる。 As for the dopant, the n-type as the dopant for example monosilane (SiH 4), as the p-type dopant used bis (methylcyclopentadienyl) magnesium, for example. ここで、GaN層23,24のうち少なくとも、第2層目のGaNバッファ層23の格子定数aを0.3183nm Here, 0.3183Nm least, the lattice constant a of the second layer of the GaN buffer layer 23 of GaN layers 23 and 24
以下に形成する。 Form below.

【0052】この後、p型GaNコンタクト層30上に所定のストライプ形状のSiO 2パターンを形成した後、このSiO 2パターンをマスクとして反応性イオンエッチング(RIE)法によりn型GaNコンタクト層14の厚さ方向の途中の深さまでエッチングする。 [0052] Then, after forming the SiO 2 pattern of a predetermined stripe shape on the p-type GaN contact layer 30, the n-type GaN contact layer 14 by reactive ion etching (RIE) method the SiO 2 pattern as a mask halfway depth in the thickness direction is etched. 次にSiO 2パターンを除去して、エッチングにより外部に露呈したn型GaNコンタクト層24上に、金属電極層をオーミックに被着してn側電極31を形成する。 Then by removing the SiO 2 pattern, on the n-type GaN contact layer 24 which is exposed outside by etching to form the n-side electrode 31 by depositing a metal electrode layer on the ohmic.

【0053】その後、p型ドーパントの熱活性化を行なう。 [0053] Thereafter, the thermal activation of the p-type dopant. この熱活性化の条件は、例えば窒素ガス雰囲気中で800℃程度とする。 Conditions of the thermal activation is about 800 ° C., for example a nitrogen gas atmosphere.

【0054】次に、p型GaNコンタクト層30上に金属電極層をオーミックに被着してp側電極を形成する。 Next, by depositing a metal electrode layer on the ohmic forming the p-side electrode on the p-type GaN contact layer 30.
その後、このGaN系半導体層が積層された半導体レーザ構造部が形成された基板を、バー状に、最終的に形成する半導体レーザの共振器長に対応する幅をもって切断加工して、各切断面によって両共振器端面が形成される複数のバーを得る。 Thereafter, the GaN-based substrate in which a semiconductor layer is a semiconductor laser structures which are laminated form, into bars, cut to have a finally formed width corresponding to the cavity length of the semiconductor laser for each cut surface obtaining a plurality of bars opposite cavity end face is formed by. そして、これらバーを、その長手方向に複数に分断してチップ化し、目的とするSCH構造のGaN系半導体レーザを多数個同時に得る。 Then, these bars into chips by dividing into a plurality in the longitudinal direction to obtain a large number of GaN-based semiconductor laser of the SCH structure of interest pieces simultaneously.

【0055】この構成による半導体レーザにおいて、そのGaN層のうち少なくとも、第2層目のGaNバッファ層23の格子定数aが0.3183nm以下で、かつ格子定数cが、(0.73111−0.66667a) [0055] In the semiconductor laser according to this configuration, at least one of the GaN layer, a lattice constant a of the second layer of the GaN buffer layer 23 is 0.3183nm or less, and the lattice constant c, (0.73111-0. 66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847 [Nm] ≦ c [nm] ≦ (0.78870-0.847
22a)〔nm〕に成長することにより、GaNバッファ層23中の格子欠陥は少なくなり、そのため、このバッファ層23上に成長される各半導体層にも格子欠陥が導入されにくくなり、結晶品質が良好となった。 By growing in 22a) [nm], lattice defects in the GaN buffer layer 23 is reduced, therefore, less likely lattice defects are introduced into the semiconductor layer grown on the buffer layer 23, the crystal quality It was good. これによって、良好な発光特性および電気特性を有し、高発光効率かつ長寿命の、室温パルス発振、室温連続発振のG This has good emission characteristics and electrical characteristics, high luminous efficiency and long life, room temperature pulsed, G of continuous oscillation at room temperature
aN系半導体レーザを実現することができた。 We were able to realize the aN-based semiconductor laser. また、この本発明構成によれば、GaN層の格子定数aが、小に選定されることによって、これの上に成長させる、Al Further, according to the present invention configuration, the lattice constant a of GaN layer, by being chosen to small, is grown on the this, Al
を含有のn型AlGaNクラッド層25およびp型Al A containing n-type AlGaN cladding layer 25 and p-type Al
GaNクラッド層29の格子定数aとの差が縮小されることによって、クラッド層25および29に、クラックが発生するおそれも回避される。 By the difference between the lattice constant a of GaN clad layer 29 is reduced, the cladding layer 25 and 29, a possibility is avoided that cracks occur. それ故、これらのn型AlGaNクラッド層25およびp型AlGaNクラッド層29のAl組成に上限が緩和され、レーザの設計の自由度が増大する。 Therefore, the upper limit on the Al composition of the n-type AlGaN cladding layer 25 and the p-type AlGaN cladding layer 29 is relaxed, the degree of freedom in the laser design is increased.

【0056】因みに、 GaN系の半導体レーザーを構成する場合の、クラッド層は、キャリアの閉じ込めを充分行うことができるようにする、AlGaNのAlの含有量は、6原子%〜8原子%を必要とするものであり、 [0056] Incidentally, in the case of the semiconductor laser of the GaN-based cladding layer, to be able to perform the confinement of carriers sufficient, the content of Al in the AlGaN may require 6 atomic% to 8 atomic% It is intended to be,
その厚さは、例えば0.5μmという比較的大きな厚さを必要とするものであるが、本発明によれば、この場合いおいても、クラッド層における、クラックの発生を回避できた。 Its thickness is, for example, one that requires a relatively large thickness of 0.5 [mu] m, according to the present invention, be previously had this case, in the cladding layer, and can avoid the occurrence of cracks.

【0057】また、図10で説明したSCH型半導体レーザにおいて、そのGaNバッファ層23の成膜を省略し、コンタクト層24を、その格子定数aが0.318 [0057] Further, in the SCH semiconductor laser described in FIG. 10, omitted formation of the GaN buffer layer 23, the contact layer 24, the lattice constant a 0.318
3nm以下で、かつ格子定数cが、(0.73111− In 3nm or less and the lattice constant c, (0.73111-
0.66667a)〔nm〕≦c〔nm〕≦(0.78 0.66667A) [nm] ≦ c [nm] ≦ (0.78
870−0.84722a)〔nm〕とすることもできる。 870-0.84722a) it can also be a [nm]. この場合においても、図10で説明した構造と、ほぼ同等の効果が得られた。 In this case, the structure described in FIG. 10, almost the same effect can be obtained.

【0058】次に、本発明を、GaN系発光ダイオードに適用する場合の例を、その概略断面図を示す図11を参照して、その製造方法と共に説明する。 Next, the present invention, an example of a case applied to GaN light emitting diodes, with reference to FIG. 11 showing the schematic cross-sectional view will be described together with its manufacturing method. この例においては、C面サファイア基板41上に、MOCVD法により例えば560℃程度の成長温度でGaNバッファ層4 In this example, on the C-plane sapphire substrate 41, GaN buffer layer at a growth temperature of about 560 ° C. For example by MOCVD 4
2を低温成長させた後、引き続いてMOCVD法により、このGaNバッファ層42上に、順次第2層目のG After 2 were grown at low temperature by MOCVD subsequently, on the GaN buffer layer 42, the forward order second layer of G
aNバッファ層43、n型GaNコンタクト層44、n aN buffer layer 43, n-type GaN contact layer 44, n
型AlGaN例えばAl 0.07 Ga 0.93 Nクラッド層4 -Type AlGaN example Al 0.07 Ga 0.93 N cladding layer 4
5、Ga 1-x In x N層およびGa 1-y In y N層(x 5, Ga 1-x In x N layer and the Ga 1-y In y N layer (x
≠y)による多重量子井戸構造の活性層46、p型Al ≠ y) active layer 46 of multiple quantum well structure by, p-type Al
GaNクラッド層47、およびp型GaNコンタクト層48を成長させる。 GaN cladding layer 47, and a p-type GaN contact layer 48 is grown.

【0059】この場合においても、Inを含まない第2 [0059] In this case, the not include In 2
層目のGaNバッファ層43、n型GaNコンタクト層44、n型AlGaNクラッド層45、p型AlGaN Layer th GaN buffer layer 43, n-type GaN contact layer 44, n-type AlGaN cladding layer 45, p-type AlGaN
例えばAl 0.07 Ga 0.93 Nクラッド層47、p型GaN For example Al 0.07 Ga 0.93 N clad layer 47, p-type GaN
コンタクト層48の成長温度は、1000℃程度とする。 The growth temperature of the contact layer 48 is about 1000 ° C.. そして、Inを含む多重量子井戸構造の活性層46 Then, the active layer of multiple quantum well structure including an In 46
を構成するGa 1-x In x N層およびGa 1-y In y Constituting the Ga 1-x In x N layer and the Ga 1-y In y N
層成長温度は、700℃〜800℃程度とする。 Layer growth temperature, and 700 ° C. to 800 degree ° C..

【0060】これらの窒化物系III-V族化合物半導体層の成長層の原料、キャリアガスおよびドーパントとしては、前述の図10で説明した半導体レーザの場合と同様のものを用いることができる。 [0060] raw material grown layer of nitride III-V compound semiconductor layer, as a carrier gas and dopant can be the same as the case of the semiconductor laser described in FIG. 10 described above. 用いる。 Used.

【0061】また、この後、p型GaNコンタクト層4 [0061] In addition, after this, p-type GaN contact layer 4
8上に、ストライプ状のSiO 2パターンを形成した後、このSiO 2パターンをマスクとしてRIE法によりn型GaNコンタクト層44の厚さ方向の途中の深さまでエッチングを行って、コンタクト層44の一部を外部に露呈する。 On the 8, after forming the stripe-shaped SiO 2 pattern, by etching the SiO 2 pattern to the thickness the middle of the depth direction of the n-type GaN contact layer 44 by RIE as a mask, the one contact layer 44 exposing the part to the outside. その後、SiO 2パターンを除去し、エッチングによって外部に露呈したn型GaNコンタクト層44上に、金属電極層をオーミックコンタクトしてn Then, to remove the SiO 2 pattern, on the n-type GaN contact layer 44 exposed to the outside by etching, and the ohmic contact metal electrode layer n
側電極49を形成する。 Forming a side electrode 49.

【0062】その後、p型ドーパントの熱活性化を行なう。 [0062] Thereafter, the thermal activation of the p-type dopant. この熱活性化の条件は、例えば、窒素ガス雰囲気中で800℃程度とする。 The thermal activation conditions, for example, to 800 ° C. approximately in a nitrogen gas atmosphere.

【0063】次に、p型GaNコンタクト層48上にp Next, p on the p-type GaN contact layer 48
側電極を形成する。 Forming a side electrode. この後、前述したと同様のチップ化を行って、目的とするGaN系発光ダイオードを得る。 Thereafter, by performing the same chip as described above, to obtain a GaN-based light emitting diode of interest.

【0064】そして、この場合においても、そのGaN [0064] and, also in this case, the GaN
層のうち、少なくとも、第2層目のGaNバッファ層4 Of the layers, at least, a second layer of GaN buffer layer 4
3の格子定数aが0.3183nm以下で、かつ格子定数cが、(0.73111−0.66667a)〔n In 3 of the lattice constant a 0.3183nm or less, and the lattice constant c, (0.73111-0.66667a) [n
m〕≦c〔nm〕≦(0.78870−0.84722 m] ≦ c [nm] ≦ (0.78870-0.84722
a)〔nm〕に成長することにより、GaNバッファ層43中の格子欠陥は少なくなり、そのため、このバッファ層43上に成長される各半導体層にも格子欠陥が導入されにくくなり、結晶品質が良好となった。 By growing in a) [nm], lattice defects in the GaN buffer layer 43 is reduced, therefore, less likely lattice defects are introduced into the semiconductor layer grown on the buffer layer 43, the crystal quality It was good. これによって、良好な発光特性および電気特性を有し、高発光効率かつ長寿命のGaN系半導体ダイオードを得ることができた。 This has good emission characteristics and electrical properties, could be obtained GaN-based semiconductor diode having high light emission efficiency and long lifetime.

【0065】また、この例においても、GaN層の格子定数aが、小に選定されることによって、Alを含有のn型AlGaNクラッド層45およびp型AlGaNクラッド層47のAl組成に上限が緩和され、発光ダイオードの設計の自由度が増大する。 [0065] Also in this example, the lattice constant a of GaN layer, by being chosen to small, the upper limit is relaxed to Al composition of the n-type AlGaN cladding layer 45 and the p-type AlGaN cladding layer 47 containing Al is, the degree of freedom of design of a light emitting diode is increased. 因みに、発光ダイオードにおいて、そのキャリアのオーバーフローを充分防ぐ効果を奏するAlGaN層は、Alの含有量は6原子% Incidentally, in the light-emitting diodes, AlGaN layer exhibits the effect of preventing the overflow of the carrier sufficiently, the content of Al is 6 atomic%
〜8原子%を必要とするものであるが、上述の本発明構成によれば、この場合においてもクラックの発生を回避できた。 Those requiring 8 atomic%, but according to the present invention the above-described configuration, but also can avoid occurrence of a crack in this case.

【0066】また、この図11で示したGaN系発光ダイオードにおいて、そのGaNバッファ層42を成長させた後、GaNバッファ層43を成長させることなく、 [0066] Further, in the GaN-based light emitting diode shown in FIG. 11, after growing the GaN buffer layer 42, without growing the GaN buffer layer 43,
GaNバッファ層42上に、直接、n型GaNコンタクト層44およびその上層の窒化物系III-V族化合物半導体層を成長させる構成とすることもできる。 On the GaN buffer layer 42 directly, it can also be configured to grow the n-type GaN contact layer 44 and the nitride III-V compound semiconductor layer of the upper layer. この場合、 in this case,
GaNコンタクト層44において、格子定数aが0.3 In GaN contact layer 44, the lattice constant a 0.3
183nm以下で、かつ格子定数cが、(0.7311 183nm or less, and the lattice constant c, (0.7311
1−0.66667a)〔nm〕≦c〔nm〕≦(0. 1-0.66667A) [nm] ≦ c [nm] ≦ (0.
78870−0.84722a)〔nm〕に成長することにより、図11で説明した発光ダイオードと、同等の効果を奏することができた。 By growing the 78870-0.84722A) [nm], it was possible to achieve a light emitting diode described with reference to FIG. 11, the same effect.

【0067】また、本発明は、発光半導体装置に限らず、GaN系の例えばショットキー接合型のFET、いわゆるMES−FETに適用することもできる。 [0067] Further, the present invention is not limited to a light-emitting semiconductor device, GaN-based, for example, Schottky junction type FET, can also be applied to a so-called MES-FET. 図12 Figure 12
は、この場合の一例の概略断面図で、図12を参照してその製造方法と共に説明する。 Is a schematic sectional view of an example of this case, with reference to FIG. 12 will be described together with its manufacturing method.

【0068】この例においても、C面サファアイア基板51上に、例えばMOCVD法により例えば560℃程度の成長温度でGaNバッファ層52をエピタキシャル成長し、この上にn型GaNチャネル層53をエピタキシャル成長する。 [0068] Also in this example, on the C-plane Safaaia substrate 51, for example, a GaN buffer layer 52 at a growth temperature of about, for example, by 560 ° C. MOCVD method epitaxially grown epitaxially growing an n-type GaN channel layer 53 thereon.

【0069】このn型GaNチャネル層53は、格子定数aが0.3183nm以下で、かつ格子定数cが、 [0069] The n-type GaN channel layer 53, the lattice constant a is equal to or less than 0.3183Nm, and the lattice constant c,
(0.73111−0.66667a)〔nm〕≦c (0.73111-0.66667a) [nm] ≦ c
〔nm〕≦(0.78870−0.84722a)〔n [Nm] ≦ (0.78870-0.84722a) [n
m〕に成長する。 To grow to m]. この場合における窒化物系III-V族化合物半導体層の成長の原料、キリャアガスおよびn型ドーパントは、図10の例で説明したと同様のものを用い得る。 Raw materials for the growth of the nitride III-V compound semiconductor layer in this case, Kiryaagasu and n-type dopant, may use the same as described in the example of FIG. 10.

【0070】そして、n型チャネル層53上に、例えばTi/Alからなるソース電極54およびドレイン電極55をオーミックに被着形成し、例えばTi/Wからなるゲート電極56を形成する。 [0070] Then, on the n-type channel layer 53, for example, the source electrode 54 and drain electrode 55 made of Ti / Al is deposited forming the ohmic, for example to form a gate electrode 56 made of Ti / W. このようにして、目的とするGaN系のMES−FETを得る。 In this manner, a MES-FET of the GaN of interest.

【0071】この例においても、n型GaNチャネル層53の結晶品質を良好にすることができることから、相互コンダクタンスが高く、遮断周波数が高く、低雑音、 [0071] Also in this example, since it is possible to improve the crystal quality of the n-type GaN channel layer 53, a high transconductance, high cut-off frequency, low noise,
低オン抵抗のGaN系のMES−FETを実現することができる。 It is possible to realize a MES-FET of the GaN-based low on-resistance.

【0072】次に、本発明をGaN系高電子移動度トランジスタ(HEMT)に適用する場合を、図13の概略断面図を参照して説明する。 Next, the case of applying the present invention to a GaN-based high electron mobility transistor (HEMT), is described with reference to the schematic cross-sectional view of FIG. 13. この場合、C面サファイア基板61上に例えばMOCVD法により例えば560℃ In this case, the on C-plane sapphire substrate 61 for example MOCVD method for example 560 ° C.
程度の温度でGaNバッファ層62を低温成長させた後、続いてMOCVD法により例えば1000℃程度の成長温度でこのGaNバッファ層62上にアンドープG After the GaN buffer layer 62 grown at low temperature on the order of temperature, followed by an undoped on the GaN buffer layer 62 at a growth temperature of, for example, about 1000 ° C. by MOCVD G
aNチャネル層63およびn型AlGaN例えばAl aN channel layer 63 and the n-type AlGaN, for example, Al
0.15 Ga 0.85 N電子供給層64を順次成長させる。 0.15 Ga 0.85 N are sequentially grown the electron supply layer 64.

【0073】このn型GaNチャネル層63の成長は、 [0073] growth of the n-type GaN channel layer 63,
前述した格子定数aが、0.3183nm以下で、かつ格子定数cが、(0.73111−0.66667a) Aforementioned lattice constant a, below 0.3183Nm, and the lattice constant c, (0.73111-0.66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847 [Nm] ≦ c [nm] ≦ (0.78870-0.847
22a)〔nm〕に成長する。 22a) grown on [nm]. これらの窒化物系III-V These nitride-based III-V
族化合物半導体層の成長の際の原料、キャリアガスおよびn型ドーパントは、図10で説明した例と同様のものを用い得る。 Raw material for the growth of the family compound semiconductor layer, the carrier gas and the n-type dopant, may use the same as the example described in FIG. 10.

【0074】次に、n型AlGaN電子供給層64上に、例えばTi/Alからなるソース電極65およびドレイン電極66を形成し、また、例えばTi/Wからなるゲート電極67を形成する。 Next, on the n-type AlGaN electron supply layer 64, to form a source electrode 65 and drain electrode 66 made of, for example, Ti / Al, In addition, for example to form a gate electrode 67 made of Ti / W. このようにして目的とするGaN系HEMTを得る。 Such obtain a GaN-based HEMT of interest in the.

【0075】このHEMTは、アンドープGaNチャネル層63およびn型AlGaN電子供給層64の結晶品質を良好にすることができ、したがって、相互コンダクタンスが高く、遮断周波数が高く、低雑音、低オン抵抗のGaN系HEMTを実現することができた。 [0075] The HEMT, it can to improve the crystal quality of the undoped GaN channel layer 63 and the n-type AlGaN electron supply layer 64, thus, higher transconductance, higher cutoff frequency, low noise, low on-resistance it was possible to realize a GaN-based HEMT.

【0076】また、HEMT等における電子供給層としてのAlGaNにおいては、AlGaN/GaNヘテロ界面において、伝導帯について充分大きなエネルギー差を持たせるために、Alの含有量を10%以上とすることが必要であるが、この場合、その厚さは、100nm [0076] In the AlGaN as an electron supply layer in the HEMT or the like, in AlGaN / GaN hetero interface, in order to provide a sufficiently large energy difference for the conduction band, the content of Al must be 10% or more although, in this case, the thickness thereof is, 100 nm
程度に薄い膜厚とされるものであって、この場合においても、本発明構成によれば、これらAlを含むGaN層におけるクラックの発生を回避できた。 It is one that is a thin film thickness to an extent, in this case, according to the arrangement of the present invention, could avoid the occurrence of cracks in the GaN layer containing these Al.

【0077】尚、上述した各例では、主にC面サファイア基板を用いた場合であるが、例えばA面サファイア基板、N面サファイア基板、S面サファイア基板、更に、 [0077] In each embodiment described above, mainly to a case of using the C-plane sapphire substrate, for example, A-plane sapphire substrate, N-plane sapphire substrate, S-plane sapphire substrate, further,
R面サファイア基板、M面サファイア基板を用いても、 R-plane sapphire substrate, even using M-plane sapphire substrate,
成長層のC軸が基板に垂直になることからほぼ同様の結果が得られる。 Substantially the same results from the C-axis of the growth layer is perpendicular to the substrate is obtained.

【0078】また、上述した各例で例示した、具体的数値、構造、材料、プロセス、エッチングガス等を、本発明の構成、すなわち本発明の技術的思想内において、変形変更を行うことができる。 [0078] Moreover, exemplified in the examples described above, specific numerical values, structures, materials, processes, an etching gas or the like, the configuration of the present invention, namely within the technical idea of ​​the present invention, it is possible to perform changes and modifications . 例えば、上述の各例に於ける成長温度1000℃は、1000℃±100°Cの範囲で変更できる。 For example, in the growth temperature of 1000 ° C. in each example described above, it can be changed in the range of 1000 ℃ ± 100 ° C. また、例えば、上述の半導体レーザにおいては、SCH構造を有する半導体レーザにこの発明を適用した場合について説明したが、DH構造(Double Further, for example, in the semiconductor laser described above, the description has been given of the case where the invention is applied to a semiconductor laser having an SCH structure, DH structure (Double
Heterostructure)を有する半導体レーザ等に適用することも可能である。 It is also applicable to a semiconductor laser or the like having a Heterostructure).

【0079】また、上述した例では、本発明を、半導体レーザ、半導体ダイオード、FET、HEMTに適用した場合であるが、これら半導体装置に限られず、種々の窒化物系III−V族化合物半導体装置に適用できるものである。 [0079] Further, in the example described above, the present invention, a semiconductor laser, a semiconductor diode, FET, but is applied to a HEMT, not limited to a semiconductor device, various nitride III-V compound semiconductor device it is those that can be applied to.

【0080】 [0080]

【発明の効果】上述したように、本発明によれば、サファイア基板上にGaN層を含む成長を行なう際、少なくとも1つのGaN層の格子定数を特定したことによって、GaN層を含む各層の結晶を良好なものとすることができる。 [Effect of the Invention] As described above, according to the present invention, when performing a growing containing GaN layer on a sapphire substrate, by identifying the lattice constant of at least one GaN layer, crystal layers containing GaN layer it can be a good. その結果、特性が良好な、信頼性の高い、また長寿命化が図られた室温パルス発振、室温連続発振の半導体レーザー等の半導体発光素子や電子走行素子を製造することができる。 As a result, characteristics are excellent, reliable, also at room temperature pulsed to longer life is achieved, it is possible to manufacture the semiconductor light-emitting device and electron transit devices such as a semiconductor laser of continuous oscillation at room temperatures.

【0081】更に、AlGaN層を含む層を成膜する場合においても、このAlGaN層におけるクラックの発生を抑制できることから、このAlGaN層におけるA [0081] Further, in the case of forming a layer containing an AlGaN layer also, because it can suppress the occurrence of cracks in the AlGaN layer, A in the AlGaN layer
l組成の上限が緩和され、これにより、素子設計の自由度が高められるなど、本発明装置、およびその製造方法は、工業的に大きな利益を有する。 The upper limit of l composition is relaxed, thereby, such as freedom of device design is increased, the present invention apparatus, and a manufacturing method thereof has industrially great benefit.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明装置の基本構造を示す概略断面図である。 1 is a schematic sectional view showing a basic structure of the present invention device.

【図2】C面サファイア基板上に成長させたGaN層の格子定数a,cの測定結果を示す図である。 [Figure 2] lattice constant a of GaN layer grown C plane sapphire substrate is a diagram showing the results of measurement of c.

【図3】本発明の説明に供するGaNの格子定数aと閾パワー密度の関係を示す図である。 3 is a diagram showing the relationship between the lattice constant a and threshold power density of GaN for explaining the present invention.

【図4】本発明の説明に供する温度プログラミング図である。 FIG. 4 is a temperature programming diagram for the description of the present invention.

【図5】本発明の説明に供するGaNの格子定数a,c [5] GaN lattice constant a for describing the present invention, c
のと、その成長時のV族原料とIII族原料のモル比との関係の測定結果を示す図である。 Noto is a diagram showing the measurement results of the relationship between the molar ratio of the group V material and the group III raw material during its growth.

【図6】本発明で用いる成長装置の一例の概略断面図である。 6 is a schematic sectional view of an example of a growth apparatus used in the present invention.

【図7】本発明の説明に供するGaNの成長圧力と、格子定数a,cとの関係を示す図である。 [7] and GaN growth pressure for explaining the present invention, it is a graph showing the relationship between the lattice constant a, c.

【図8】本発明の説明に供するGaNの成長時の昇温後の待機時間と、GaNの格子定数a,cとの関係を示す図である。 [8] the waiting time after raising the temperature of the GaN during the growth for explaining the present invention and is a diagram showing the relationship between the lattice constant a, c of GaN.

【図9】本発明の説明に供するGaNの成長温度と、G And GaN growth temperature for explaining the present invention; FIG, G
aNの格子定数a,cとの関係を示す図である。 Lattice constant a of aN, it is a diagram showing the relationship between c.

【図10】本発明によるGaN系レーザの一例の概略断面図である。 It is a schematic cross-sectional view of an example of a GaN-based laser according to the present invention; FIG.

【図11】本発明によるGaN系発光ダイオードの一例の概略断面図である。 11 is a schematic sectional view of an example of a GaN-based light emitting diode according to the present invention.

【図12】本発明によるGaN系MESFETの一例の概略断面図である。 It is a schematic cross-sectional view of an example of a GaN-based MESFET according the present invention; FIG.

【図13】本発明によるGaN系HEMTの一例の概略断面図である。 13 is a schematic sectional view of an example of a GaN-based HEMT according to the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・・半導体素子、2,21,41,51,61,・ 1 ... semiconductor element, 2,21,41,51,61, -
・・サファイア基板、3,22,23,42,43,5 ... sapphire substrate, 3,22,23,42,43,5
2,62・・・バッファ層、4・・・GaN層、24, 2,62 ... buffer layer, 4 ··· GaN layer, 24,
30,44,48・・・コンタクト層、25,29,4 30,44,48 ... contact layer, 25,29,4
5,47,・・・クラッド層、27,46・・・活性層、26,28・・・光導波層、53,63・・・チャネル層、64・・・電子供給層、31,49・・・n側電極、32,50・・・p側電極、54,65・・・ソース電極、55,66・・・ドレイン電極、56,67 5,47, ... clad layer, 27, 46 ... active layer, 26, 28 ... optical waveguide layer, 53 and 63 ... channel layer, 64 ... electron supply layer, 31,49- ·· n side electrode, 32,50 ··· p-side electrode, 54, 65 ... source electrode, 55,66 ... drain electrode, 56,67
・・・ゲート電極、71・・・外囲管、72・・・反応管、73・・・高周波コイル、74,76,78・・・ ... gate electrode, 71 ... outer 囲管, 72 ... reactor, 73 ... high-frequency coil, 74, 76, 78 ...
圧力調整手段、75・・・ガス導入部、77・・・ガス排出部、79・・・ガス導入部、80・・・ガス導出部、81・・・サセプタ Pressure regulating means, 75 ... gas inlet, 77 ... gas discharge portion, 79 ... gas inlet, 80 ... gas outlet portion, 81 ... susceptor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 茂樹 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F045 AA04 AB14 AB17 AC08 AC12 AC18 AD09 AD11 AD12 AD13 AD14 AD15 AE30 AF09 AF13 BB07 BB12 CA07 CA12 DA53 DA55 DA61 EB15 EE12 HA16 5F052 AA18 CA01 DA04 DB01 EA11 HA08 JA10 KA02 5F072 AB13 AK04 JJ03 RR05 5F073 AA74 CA07 CB01 CB07 DA05 DA25 EA28 ────────────────────────────────────────────────── ─── front page of the continuation (72) inventor Shigeki Hashimoto Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Sony over Co., Ltd. in the F-term (reference) 5F045 AA04 AB14 AB17 AC08 AC12 AC18 AD09 AD11 AD12 AD13 AD14 AD15 AE30 AF09 AF13 BB07 BB12 CA07 CA12 DA53 DA55 DA61 EB15 EE12 HA16 5F052 AA18 CA01 DA04 DB01 EA11 HA08 JA10 KA02 5F072 AB13 AK04 JJ03 RR05 5F073 AA74 CA07 CB01 CB07 DA05 DA25 EA28

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 サファイア基板上に、少なくともGaN To 1. A sapphire substrate, of at least GaN
    層を含むエピタキシャル成長半導体層が形成されてなる窒化物系III-V族化合物半導体装置であって、 上記GaN層の格子定数aが、0.3183nm以下に形成されて成ることを特徴とする窒化物系III-V族化合物半導体装置。 An epitaxial growth semiconductor layer formed nitride III-V compound semiconductor device including layers, nitride lattice constant a of the GaN layer, characterized in that it comprises are formed below 0.3183nm system III-V compound semiconductor device.
  2. 【請求項2】 上記GaN層の格子定数aが、0.31 2. A lattice constant a of the GaN layer is, 0.31
    80nm〜0.3183nmの範囲内に形成されて成ることを特徴とする請求項1に記載の窒化物系III-V族化合物半導体装置。 Nitride III-V compound semiconductor device according to claim 1, characterized in that formed by formed in a range of 80Nm~0.3183Nm.
  3. 【請求項3】 上記サファイア基板が、C面サファイア基板であることを特徴とする請求項1に記載の窒化物系 Wherein said sapphire substrate, a nitride system according to claim 1, characterized in that a C-plane sapphire substrate
    III-V族化合物半導体装置。 Group III-V compound semiconductor device.
  4. 【請求項4】 成長層のC軸がサファイア基板面と垂直になるように成長する面方位をもつサファイア基板で、 4. A sapphire substrate with a growing surface orientation as the C-axis growth layer becomes perpendicular sapphire substrate surface,
    該サファイア基板面に、GaN層を、上記基板面に沿う方向の格子定数aと、上記基板面に直交する方向の格子定数cとが、(0.73111−0.66667a) The sapphire substrate surface, the GaN layer, and the lattice constant a in a direction along said substrate surface, and a lattice constant c in the direction perpendicular to the substrate surface, (0.73111-0.66667a)
    〔nm〕≦c〔nm〕≦(0.78870−0.847 [Nm] ≦ c [nm] ≦ (0.78870-0.847
    22a)〔nm〕の関係をもって形成されたことを特徴とする請求項1に記載の窒化物系III-V族化合物半導体装置。 22a) [nm] nitride III-V compound semiconductor device according to claim 1, characterized in that relationship with a formed of.
  5. 【請求項5】 上記サファイア基板が、C面サファイア基板で、該C面サファイア基板面に、GaN層を、上記基板面に沿う方向の格子定数aと、上記基板面に直交する方向の格子定数cとが、(0.73111−0.66 Wherein said sapphire substrate, a C-plane sapphire substrate, on the C-plane sapphire substrate surface, the GaN layer, and the lattice constant a in a direction along said substrate surface, the direction of the lattice constant perpendicular to the substrate surface and c, (0.73111-0.66
    667a)〔nm〕≦c〔nm〕≦(0.78870− 667a) [nm] ≦ c [nm] ≦ (0.78870-
    0.84722a)〔nm〕の関係をもって形成されたことを特徴とする請求項1に記載の窒化物系III-V族化合物半導体装置。 0.84722A) [nm] nitride III-V compound semiconductor device according to claim 1, characterized in that relationship with a formed of.
  6. 【請求項6】 サファイア基板上に、1000℃±10 6. A sapphire substrate, 1000 ° C. ± 10
    0℃の成長温度で、GaN層を、有機金属化学気相成長法によって格子定数aを0.3183nm以下にエピタキシャル成長して、少なくともGaN層を含むエピタキシャル成長半導体層が形成されてなる窒化物系III-V族化合物半導体装置を作製することを特徴とする窒化物系 At 0 ℃ growth temperature, the GaN layer, and epitaxially growing a lattice constant a in the following 0.3183nm by metalorganic chemical vapor deposition, the nitride-based epitaxial growth semiconductor layer is formed including at least GaN layer III- nitride, characterized in that to produce the V group compound semiconductor device
    III-V族化合物半導体装置の製造方法。 Method of producing a group III-V compound semiconductor device.
  7. 【請求項7】 上記GaN層の格子定数aを、0.31 The lattice constant a of 7. The GaN layer, 0.31
    80nm〜0.3183nmの範囲内に形成することを特徴とする請求項6に記載の窒化物系III-V族化合物半導体装置。 Nitride III-V compound semiconductor device according to claim 6, characterized in that formed in the range of 80Nm~0.3183Nm.
  8. 【請求項8】 上記サファイア基板として、C面サファイア基板を用いたことを特徴とする請求項6に記載の窒化物系III-V族化合物半導体装置の製造方法。 8. As the sapphire substrate, a method of manufacturing a nitride-based group III-V compound semiconductor device according to claim 6, characterized by using a C-plane sapphire substrate.
  9. 【請求項9】 成長層のC軸がサファイア面と垂直になるように成長する面方位をもつサファイア基板で、該サファイア基板面に、上記GaN層を、上記基板面に沿う方向の格子定数aと、上記基板面に直交する方向の格子定数cとの関係が、(0.73111−0.66667 C axis 9. grown layer sapphire substrate having a plane orientation of growth so as to sapphire surface perpendicular to the sapphire substrate surface, the GaN layer, the direction of the lattice constant a along the substrate surface When the relationship between the lattice constant c in the direction perpendicular to the substrate surface, (0.73111-0.66667
    a)〔nm〕≦c〔nm〕≦(0.78870−0.8 a) [nm] ≦ c [nm] ≦ (0.78870-0.8
    4722a)〔nm〕に選定することを特徴とする請求項6に記載の窒化物系III-V族化合物半導体装置の製造方法。 The method of forming a nitride-based group III-V compound semiconductor device according to claim 6, characterized in that selecting the 4722A) [nm].
  10. 【請求項10】 上記サファイア基板が、C面サファイア基板で、該C面サファイア基板面に、上記GaN層を、上記基板面に沿う方向の格子定数aと、上記基板面に直交する方向の格子定数cとの関係が、(0.731 10. The sapphire substrate is a C-plane sapphire substrate, on the C-plane sapphire substrate surface, the GaN layer, and the direction of the lattice constant a along the substrate surface, the direction of the grating perpendicular to the substrate surface relationship with the constant c, (0.731
    11−0.66667a)〔nm〕≦c〔nm〕≦ 11-0.66667A) [nm] ≦ c [nm] ≦
    (0.78870−0.84722a)〔nm〕に選定することを特徴とする請求項6に記載の窒化物系III-V (0.78870-0.84722a) nitride according to claim 6, characterized in that selecting a [nm] III-V
    族化合物半導体装置の製造方法。 Method for producing a family compound semiconductor device.
JP10248709A 1998-06-26 1998-09-02 Nitride based iii-v compound semiconductor device and its manufacture Pending JP2000082671A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18080198 1998-06-26
JP10-180801 1998-06-26
JP10248709A JP2000082671A (en) 1998-06-26 1998-09-02 Nitride based iii-v compound semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10248709A JP2000082671A (en) 1998-06-26 1998-09-02 Nitride based iii-v compound semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JP2000082671A true JP2000082671A (en) 2000-03-21

Family

ID=26500194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248709A Pending JP2000082671A (en) 1998-06-26 1998-09-02 Nitride based iii-v compound semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JP2000082671A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441391B1 (en) 2000-09-01 2002-08-27 Nec Corporation Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate
JP2002270618A (en) * 2001-03-06 2002-09-20 Furukawa Electric Co Ltd:The GaN-BASED FIELD EFFECT TRANSISTOR
WO2002078067A1 (en) * 2001-03-23 2002-10-03 Yasuhiko Arakawa Method for growing crystal of gallium nitride compound semiconductor and electronic device having gallium nitride compound semiconductor
WO2003063215A1 (en) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device manufacturing method
JP2004502298A (en) * 2000-06-28 2004-01-22 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド How to achieve an improved optoelectronic devices and electronic devices for aluminum nitride, indium, gallium ((Al, an In, Ga) N) epitaxy quality (surface irregularity and defect density) of the free-standing substrate
JP2004327882A (en) * 2003-04-28 2004-11-18 Ngk Insulators Ltd Epitaxial substrate, semiconductor device, and high electron-mobility transistor
JP2006186257A (en) * 2004-12-28 2006-07-13 Sony Corp Manufacturing method of semiconductor light emitting element, integrated semiconductor light emitting device, apparatus for displaying image, and lighting device
JP2006344930A (en) * 2005-04-07 2006-12-21 Showa Denko Kk Manufacturing method of group iii nitride semiconductor device
JP2007290960A (en) * 2006-04-25 2007-11-08 Samsung Electro Mech Co Ltd METHOD OF MANUFACTURING NON-POLAR m-PLANE NITRIDE SEMICONDUCTOR
JP2012142629A (en) * 2005-06-10 2012-07-26 Cree Inc Group iii nitride epitaxial layer on silicon carbide substrate
JP2013123046A (en) * 2012-11-19 2013-06-20 Toshiba Corp Method of manufacturing semiconductor light-emitting element
JP2013153189A (en) * 2004-05-11 2013-08-08 Cree Inc Wide-bandgap transistors with multiple field plates
US8933486B2 (en) 2006-11-13 2015-01-13 Cree, Inc. GaN based HEMTs with buried field plates
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US10109713B2 (en) 2003-09-09 2018-10-23 The Regents Of The University Of California Fabrication of single or multiple gate field plates

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502298A (en) * 2000-06-28 2004-01-22 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド How to achieve an improved optoelectronic devices and electronic devices for aluminum nitride, indium, gallium ((Al, an In, Ga) N) epitaxy quality (surface irregularity and defect density) of the free-standing substrate
US6441391B1 (en) 2000-09-01 2002-08-27 Nec Corporation Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate
JP2002270618A (en) * 2001-03-06 2002-09-20 Furukawa Electric Co Ltd:The GaN-BASED FIELD EFFECT TRANSISTOR
WO2002078067A1 (en) * 2001-03-23 2002-10-03 Yasuhiko Arakawa Method for growing crystal of gallium nitride compound semiconductor and electronic device having gallium nitride compound semiconductor
WO2003063215A1 (en) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device manufacturing method
US6764871B2 (en) 2002-01-21 2004-07-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating a nitride semiconductor device
JP2004327882A (en) * 2003-04-28 2004-11-18 Ngk Insulators Ltd Epitaxial substrate, semiconductor device, and high electron-mobility transistor
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates
US10109713B2 (en) 2003-09-09 2018-10-23 The Regents Of The University Of California Fabrication of single or multiple gate field plates
JP2013153189A (en) * 2004-05-11 2013-08-08 Cree Inc Wide-bandgap transistors with multiple field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP2006186257A (en) * 2004-12-28 2006-07-13 Sony Corp Manufacturing method of semiconductor light emitting element, integrated semiconductor light emitting device, apparatus for displaying image, and lighting device
JP4548117B2 (en) * 2004-12-28 2010-09-22 ソニー株式会社 Semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device manufacturing method, image display device manufacturing method, and lighting device manufacturing method
JP2006344930A (en) * 2005-04-07 2006-12-21 Showa Denko Kk Manufacturing method of group iii nitride semiconductor device
JP2012142629A (en) * 2005-06-10 2012-07-26 Cree Inc Group iii nitride epitaxial layer on silicon carbide substrate
JP2007290960A (en) * 2006-04-25 2007-11-08 Samsung Electro Mech Co Ltd METHOD OF MANUFACTURING NON-POLAR m-PLANE NITRIDE SEMICONDUCTOR
US8933486B2 (en) 2006-11-13 2015-01-13 Cree, Inc. GaN based HEMTs with buried field plates
JP2013123046A (en) * 2012-11-19 2013-06-20 Toshiba Corp Method of manufacturing semiconductor light-emitting element
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures

Similar Documents

Publication Publication Date Title
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
TWI442456B (en) Light emitting element
US6861271B2 (en) Forming indium nitride (InN) and indium gallium nitride (InGaN) quantum dots grown by metal-organic-vapor-phase-epitaxy (MOCVD)
US5998810A (en) Semiconductor light-emitting diode having a p-type semiconductor layer formed on a light-emitting layer
JP3930161B2 (en) Nitride-based semiconductor device, light-emitting device, and manufacturing method thereof
JP3822318B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7709284B2 (en) Method for deposition of magnesium doped (Al, In, Ga, B)N layers
JP3594826B2 (en) The nitride semiconductor light emitting device and a manufacturing method thereof
JP2009081406A (en) Group iii nitride semiconductor light-emitting device, method for manufacturing thereof, and lamp
US20020014629A1 (en) Group III nitride compound semiconductor device and method for producing the same
CN1259734C (en) Nitride semiconductor, production method therefor and nitride semiconductor element
US5432808A (en) Compound semicondutor light-emitting device
CN1268046C (en) Method for forming third main group nitride semiconductor layer and semiconductor device
DE69918643T2 (en) GaN film with reduced stress density and manufacturing process
TWI292629B (en) Gallium nitride-based compound semiconductor device
US20090310640A1 (en) MOCVD GROWTH TECHNIQUE FOR PLANAR SEMIPOLAR (Al, In, Ga, B)N BASED LIGHT EMITTING DIODES
JP3688843B2 (en) Method of manufacturing a nitride-based semiconductor device
CN100468793C (en) Light emitting device using nitride semiconductor and fabrication method of the same
US9166102B2 (en) Group III nitride semiconductor light-emitting device including a superlatice layer
JP2009123718A (en) Group iii nitride compound semiconductor element and its manufacturing method, group iii nitride compound semiconductor light-emitting element and its manufacturing method, and lamp
JP3988018B2 (en) Crystal film, crystal substrate and semiconductor device
JP4092927B2 (en) Group III nitride compound semiconductor, group III nitride compound semiconductor element, and method for manufacturing group III nitride compound semiconductor substrate
JP3139445B2 (en) Growth method and the GaN-based semiconductor film of GaN-based semiconductor
JP3728332B2 (en) Compound semiconductor light-emitting device
JP3866540B2 (en) Nitride semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108