JP2000082671A - Nitride based iii-v compound semiconductor device and its manufacture - Google Patents
Nitride based iii-v compound semiconductor device and its manufactureInfo
- Publication number
- JP2000082671A JP2000082671A JP10248709A JP24870998A JP2000082671A JP 2000082671 A JP2000082671 A JP 2000082671A JP 10248709 A JP10248709 A JP 10248709A JP 24870998 A JP24870998 A JP 24870998A JP 2000082671 A JP2000082671 A JP 2000082671A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- compound semiconductor
- lattice constant
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、窒化物系III-V族
化合物半導体装置とその製造方法に係わる。The present invention relates to a nitride III-V compound semiconductor device and a method of manufacturing the same.
【0002】[0002]
【従来の技術】GaN,AlGaN,GaInN等のB
h Ali Gaj Ink N(h,i,j,kはそれぞれ原
子比で、0≦h≦1,0≦i≦1,0≦j≦1,0≦k
≦1,h+i+j+k=1)の窒化物系III-V族化合物
半導体は、そのバンドギャップエネルギーが1.8eV
から6.2eVと広範囲にわたっており、赤色から紫外
線におよぶ発光が可能な発光素子の実現が可能な発光素
子への応用が期待され、国の内外を問わず活発な研究開
発が行われている。2. Description of the Related Art B such as GaN, AlGaN, GaInN, etc.
h Al i Ga j In k N (h, i, j and k are each atomic ratios, and 0 ≦ h ≦ 1, 0 ≦ i ≦ 1, 0 ≦ j ≦ 1, 0 ≦ k
≦ 1, h + i + j + k = 1) A nitride III-V compound semiconductor having a band gap energy of 1.8 eV
And 6.2 eV, and is expected to be applied to a light-emitting element capable of realizing a light-emitting element capable of emitting light in a range from red to ultraviolet. Active research and development are being carried out both inside and outside the country.
【0003】特に、紫外領域の半導体レーザダイオード
は、光データ記録用等の光源として、実現が強く望まれ
ている。また、この窒化物系III-V族族化合物半導体
は、飽和電子速度が大きく、破壊電界も極めて大きいた
め、高周波、大電力用の電界効果トランジスタ(FE
T)などの電子走行素子の材料としても注目されてい
る。[0003] In particular, the realization of a semiconductor laser diode in the ultraviolet region as a light source for recording optical data is strongly desired. In addition, since the nitride III-V group compound semiconductor has a high saturation electron velocity and a very high breakdown electric field, a field effect transistor (FE) for high frequency and high power is used.
T) has also attracted attention as a material for electron transit elements.
【0004】この窒化物系III-V族化合物半導体を用い
て発光ダイオード,半導体レーザ,FETなどを製造す
る場合には、サファイア基板、酸化亜鉛基板、炭化珪素
基板などの基板上に、目的とする窒化物系III-V族化合
物半導体をヘテロエピタキシャル成長することが行われ
ている。このようにヘテロエピタキシャル成長が行われ
るのは、ホモエピタキシャル成長に必要な窒化物系III-
V族化合物半導体からなる基板の作製が困難なためであ
る。When a light emitting diode, a semiconductor laser, an FET, or the like is manufactured using the nitride III-V compound semiconductor, the target is formed on a substrate such as a sapphire substrate, a zinc oxide substrate, and a silicon carbide substrate. 2. Description of the Related Art Heteroepitaxial growth of a nitride III-V compound semiconductor has been performed. The heteroepitaxial growth is performed in this way because the nitride III-
This is because it is difficult to manufacture a substrate made of a group V compound semiconductor.
【0005】この窒化物系III-V族化合物半導体を用い
た半導体レーザの具体的な製造方法を、C面サファイア
基板上に成長したSCH(Separate Confinement Heter
ostructure)製造のGaN系半導体レーザを例にとって
説明する。[0005] A specific method of manufacturing a semiconductor laser using the nitride III-V compound semiconductor is described in SCH (Separate Confinement Hetero) grown on a C-plane sapphire substrate.
The structure will be described by taking a GaN-based semiconductor laser manufactured by way of example.
【0006】このGaN系半導体レーザを製造するに
は、まず、C面サファイア基板上に有機金属化学気相成
長(MOCVD)法により例えば560℃程度の温度で
第1層目のGaNバッファ層を低温成長させる。その
後、引き続いてこの第1層目のGaNバッファ層上に、
順次、第2層目のGaNバッファ層、n型GaNコンタ
クト層、n型AlGaNクラッド層、n型GaN光導波
層、Ga1-X InX N/Ga1-y Iny N多重量子井戸
構造の活性層、p型GaN光導波層、p型AlGaNク
ラッド層、およびp型GaNコンタクト層をそれぞれM
OCVD法により、成長させる。To manufacture this GaN-based semiconductor laser, first, a first GaN buffer layer is formed on a C-plane sapphire substrate at a temperature of, for example, about 560 ° C. by a metal organic chemical vapor deposition (MOCVD) method. Let it grow. Then, subsequently, on this first GaN buffer layer,
Sequentially, the second layer of the GaN buffer layer, n-type GaN contact layer, n-type AlGaN clad layer, n-type GaN optical guide layer, the Ga 1-X In X N / Ga 1-y In y N multi quantum well structure The active layer, the p-type GaN optical waveguide layer, the p-type AlGaN cladding layer, and the p-type GaN contact layer
It is grown by OCVD.
【0007】この成長において、Inを含まない層であ
る第2層目のGaNバッファ層、n型GaNコンタクト
層、n型AlGaNクラッド層、n型GaN光導波層、
p型GaN光導波層、p型AlGaNクラッド層、およ
びp型GaNコンタクト層の成長温度は、1000℃程
度とし、Inを含む層であるGa1-X InX N/Ga
1-y Iny N多重量子井戸構造の活性層の成長温度は、
700〜800℃程度とする。In this growth, a second GaN buffer layer which is a layer containing no In, an n-type GaN contact layer, an n-type AlGaN cladding layer, an n-type GaN optical waveguide layer,
The growth temperature of the p-type GaN optical waveguide layer, the p-type AlGaN cladding layer, and the p-type GaN contact layer is about 1000 ° C., and Ga 1-x In x N / Ga
The growth temperature of the active layer of the 1-y In y N multiple quantum well structure is
The temperature is set to about 700 to 800 ° C.
【0008】次に、p型GaNコンタクト層上に、エッ
チングレジストとして、所定のストライプ形状のSiO
2 パターンを形成した後、このパターンをマスクとして
反応性イオンエッチング(RIE)法によりn型GaN
コンタクト層の厚さ方向の途中の深さまでエッチングす
る。Next, on the p-type GaN contact layer, a predetermined stripe-shaped SiO 2 is used as an etching resist.
After forming two patterns, n-type GaN is formed by reactive ion etching (RIE) using this pattern as a mask.
Etching is performed to a certain depth in the thickness direction of the contact layer.
【0009】次に、このSiO2 パターンを除去し、そ
の後、n型GaNコンタクト層上に金属電極層をオーミ
ックコンタクトによって被着して、n側電極を形成す
る。その後、p型ドーパントの熱活性化を行なう。この
熱活性化の条件は、例えば、窒素ガス雰囲気中で800
℃程度とする。次に、p型GaNコンタクト層上に、金
属電極層をオーミックコンタクトによって被着して、p
側電極を形成する。Next, the SiO 2 pattern is removed, and thereafter, a metal electrode layer is deposited on the n-type GaN contact layer by ohmic contact to form an n-side electrode. Thereafter, thermal activation of the p-type dopant is performed. The condition for this thermal activation is, for example, 800 nm in a nitrogen gas atmosphere.
About ℃. Next, a metal electrode layer is deposited on the p-type GaN contact layer by ohmic contact,
Form side electrodes.
【0010】このようにして、C面サファイア基板上
に、レーザ構造が形成される。次に、このレーザ構造を
有するサファイア基板をバー状に切断加工して、それぞ
れその切断加工された相対向する面を、両共振器端面と
するバーを、その共振器端面と交叉する面で、所要の幅
に切断して、チップ化し、目的とするSCH構造のGa
N系半導体レーザを得る。Thus, a laser structure is formed on the C-plane sapphire substrate. Next, the sapphire substrate having the laser structure is cut into a bar shape, and the cut surfaces facing each other, the bar having both resonator end surfaces are intersecting with the resonator end surfaces, It is cut into a required width to form a chip, and a Ga having an intended SCH structure is formed.
An N-based semiconductor laser is obtained.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、上述の
従来のGaN系半導体レーザの製造方法による場合、次
のような問題がある。第1に、サファイア基板とその上
に成長される窒化物系III-V族化合物半導体との格子定
数の違い、および線熱膨張係数の違いにより格子欠陥が
生じる。この線熱膨張係数の違いによる格子欠陥の発生
は、各窒化物系III-V族化合物半導体を成長させた後
に、その成長時の1000℃程度の成長温度から、室温
に降温する際に、成長層に応力が生じ、そのとき歪みを
緩和するため格子欠陥が生じる。そして、その結果、窒
化物系III-V族化合物半導体層の結晶品質が劣化するこ
とから、GaN系半導体レーザの発光特性や電気的特性
も劣化する。より具体的には、バッファ層から上のすべ
ての成長層に格子欠陥が生じる。その結果、これらの層
の結晶品質が劣化し、レーザ素子の特性の劣化、信頼性
の低下、寿命の低下等を来す。However, the above-mentioned conventional method for manufacturing a GaN-based semiconductor laser has the following problems. First, a lattice defect occurs due to a difference in lattice constant between a sapphire substrate and a nitride III-V compound semiconductor grown thereon and a difference in linear thermal expansion coefficient. The occurrence of lattice defects due to the difference in linear thermal expansion coefficient is caused by the fact that after each nitride-based III-V compound semiconductor is grown, when the temperature is lowered from a growth temperature of about 1000 ° C. to room temperature at the time of growth. Stress occurs in the layer, which causes lattice defects to relieve the strain. As a result, the crystal quality of the nitride-based III-V compound semiconductor layer is degraded, so that the light emission characteristics and electrical characteristics of the GaN-based semiconductor laser are also degraded. More specifically, lattice defects occur in all growth layers above the buffer layer. As a result, the crystal quality of these layers is deteriorated, resulting in deterioration of the characteristics, reliability, and life of the laser element.
【0012】第2に、上述したようなヘテロ構造を形成
する成長層は、一般に、フリースタンディング(free s
tanding)での格子定数が異なる歪み系であるため、成長
層に応力が生じ、これによる格子緩和が生じることによ
る欠陥を生じやすい。より具体的には、GaNよりも格
子定数の小さいAlGaN層、すなわち、n型AlGa
Nクラッド層およびp型AlGaNクラッド層に引っ張
り応力が生じることから、クラックが生じやすくなる。
そして、この現象は、Al組成が大きいほど、また、膜
厚が大きくなるほど顕著になる。その結果、n型AlG
aNクラッド層およびp型AlGaNクラッド層等の半
導体層を成長させる場合、そのAl組成には上限が課せ
られることになり、素子設計に制約が加わり、設計の自
由度が小さくなる。Second, the growth layer for forming the heterostructure as described above is generally free standing (free s).
Since the strain systems have different lattice constants in tanding, stress is generated in the growth layer, and defects are likely to occur due to lattice relaxation. More specifically, an AlGaN layer having a smaller lattice constant than GaN, that is, n-type AlGa
Since a tensile stress is generated in the N clad layer and the p-type AlGaN clad layer, cracks are easily generated.
This phenomenon becomes more remarkable as the Al composition increases and as the film thickness increases. As a result, n-type AlG
When a semiconductor layer such as an aN cladding layer and a p-type AlGaN cladding layer is grown, an upper limit is imposed on the Al composition, which imposes restrictions on element design and reduces design flexibility.
【0013】上述した問題点は、いうまでもなく、レー
ザ素子に限られるものではなく、ヘテロエピタキシャル
成長構造による各種半導体装置、例えば前述のFET等
についても同様である。Needless to say, the above-mentioned problems are not limited to laser elements, but also apply to various semiconductor devices having a heteroepitaxial growth structure, for example, the above-mentioned FETs and the like.
【0014】本発明の目的は、窒化物系III-V族化合物
半導体以外の材料からなる基板上に窒化系物III-V族化
合物半導体層が成膜される半導体装置において、品質に
すぐれ、したがって、すぐれた特性と安定性を有し、信
頼性が高く、長寿命化を図ることができ、更に、特に、
成膜中にAlを含むGaN系半導体層が形成される場合
において、上述したクラックの発生を回避できるように
してAl組成および厚さの選定の自由度を高め、設計の
自由度を高めることができるようにした半導体装置とそ
の製造方法を提供することにある。An object of the present invention is to provide a semiconductor device in which a nitride III-V compound semiconductor layer is formed on a substrate made of a material other than a nitride III-V compound semiconductor, which is excellent in quality, , With excellent characteristics and stability, high reliability and long service life.
In the case where a GaN-based semiconductor layer containing Al is formed during film formation, the above-described cracks can be avoided so that the degree of freedom in selecting the Al composition and thickness can be increased, and the degree of freedom in design can be increased. An object of the present invention is to provide a semiconductor device and a method of manufacturing the same.
【0015】[0015]
【課題を解決するための手段】本発明者等は、上述の課
題を解決すべく、鋭意検討を行った結果、窒化物系III-
V族化合物半導体以外の材料による基板上に窒化物系II
I-V族化合物半導体を成長させた場合、格子定数が一定
ではないこと、さらに格子定数、したがって残留歪と光
励起による誘導放出光の閾パワー密度に相関があること
を見出した。そして、このことから、格子定数を特定す
ることにより、充分高品質の結晶によるヘテロエピタキ
シャル成長膜を得ることができることを見出し、これに
基いて、上述の課題の解決をはかることができる窒化物
系III-V族化合物半導体装置とその製造方法を提供する
に至ったものである。Means for Solving the Problems The present inventors have conducted intensive studies in order to solve the above-mentioned problems, and as a result, have found that
Nitride-based materials on substrates made of materials other than Group V compound semiconductors II
It has been found that when an IV group compound semiconductor is grown, the lattice constant is not constant, and furthermore, there is a correlation between the lattice constant, and thus the residual power and the threshold power density of stimulated emission light by photoexcitation. From this, it was found that by specifying the lattice constant, it was possible to obtain a heteroepitaxially grown film with sufficiently high-quality crystals, and based on this, it was possible to solve the above-mentioned problems with the nitride III. -V group compound semiconductor device and a method of manufacturing the same.
【0016】すなわち、本発明においては、サファイア
基板上に、GaN層を含むエピタキシャル成長半導体層
が形成されてなる窒化物系III-V族化合物半導体装置で
あって、そのGaN層の格子定数aが、少なくとも0.
3183nm以下となる構成とする。That is, according to the present invention, there is provided a nitride III-V compound semiconductor device in which an epitaxially grown semiconductor layer including a GaN layer is formed on a sapphire substrate, wherein the lattice constant a of the GaN layer is: At least 0.
The structure is 3183 nm or less.
【0017】また、本発明製造方法においては、サファ
イア基板上に、1000℃±100℃の成長温度で、G
aN層を、有機金属化学気相成長法によってエピタキシ
ャル成長して、少なくともGaN層を含むエピタキシャ
ル成長半導体層が形成されてなる窒化物系III-V族化合
物半導体装置を得る。Further, in the manufacturing method of the present invention, the growth temperature of 1000.degree.
The aN layer is epitaxially grown by a metal organic chemical vapor deposition method to obtain a nitride III-V compound semiconductor device in which an epitaxially grown semiconductor layer including at least a GaN layer is formed.
【0018】本発明によれば高品位の結晶育成がなされ
た半導体装置を構成することができる。これにより格子
緩和を抑制し、結晶欠陥の発生を回避できた。According to the present invention, it is possible to constitute a semiconductor device in which high-quality crystals are grown. As a result, lattice relaxation was suppressed, and generation of crystal defects was avoided.
【0019】[0019]
【発明の実施の形態】本発明による半導体装置は、サフ
ァイア基板上に、少なくともGaN層を含むエピタキシ
ャル成長半導体層、すなわち例えばGaN層と、これの
上にAlGaN層等の半導体層、あるいは例えばその一
部にGaN以外の半導体層、絶縁層等が形成される構成
による窒化物系III-V族化合物半導体装置において、そ
のGaN層の格子定数aが、0.3183nm以下に形
成された構成とするものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to the present invention comprises an epitaxially grown semiconductor layer including at least a GaN layer on a sapphire substrate, for example, a GaN layer, and a semiconductor layer such as an AlGaN layer on this, or a part thereof. A nitride-based III-V compound semiconductor device having a structure in which a semiconductor layer other than GaN, an insulating layer, etc. are formed on the GaN layer, wherein a lattice constant a of the GaN layer is formed to be 0.3183 nm or less. is there.
【0020】また、この GaN層の格子定数aは、そ
の下限値を、0.3180nm以上に、すなわち0.3
180nm〜0.3183nmの範囲内に形成された構
成とする。The lower limit of the lattice constant a of the GaN layer is set to 0.3180 nm or more, ie, 0.3
The structure is formed in the range of 180 nm to 0.3183 nm.
【0021】また、サファイア基板は、成長層のC軸が
サファイア基板面と垂直になるよに成長する面方位をも
つサファイア基板で、このサファイア基板面上に、Ga
N層が、サファイア基板面に沿う方向、すなGaN層の
面内における格子定数aと、これら面に直交する方向の
格子定数cとが、(0.73111−0.66667
a)〔nm〕≦c〔nm〕≦(0.78870−0.8
4722a)〔nm〕の関係にあるGaN層として形成
された構成とする。このサファイア基板としては、例え
ばC面基板、A面基板、N面基板、S面基板を用いるこ
とができる。The sapphire substrate is a sapphire substrate having a plane orientation in which the growth layer grows so that the C axis is perpendicular to the sapphire substrate surface.
The lattice constant a in the direction in which the N layer is along the sapphire substrate surface, in the plane of the smooth GaN layer, and the lattice constant c in the direction perpendicular to these planes are (0.73111-0.66667).
a) [nm] ≦ c [nm] ≦ (0.78870-0.8
4722a) The structure is formed as a GaN layer having a relationship of [nm]. As the sapphire substrate, for example, a C-plane substrate, an A-plane substrate, an N-plane substrate, and an S-plane substrate can be used.
【0022】また、本発明製造方法においては、サファ
イア基板上に、1000℃±100℃の成長温度で、G
aN層を、有機金属化学気相成長法によってエピタキシ
ャル成長して、少なくともGaN層を含むエピタキシャ
ル成長半導体層が形成されてなる窒化物系III-V族化合
物半導体装置を得る。Further, in the manufacturing method of the present invention, the growth temperature of 1000.degree.
The aN layer is epitaxially grown by a metal organic chemical vapor deposition method to obtain a nitride III-V compound semiconductor device in which an epitaxially grown semiconductor layer including at least a GaN layer is formed.
【0023】以下、本発明を、図面を参照して詳細に説
明するに、まず、図1に、その概略断面図を示す、本発
明装置の基本的構造による半導体素子1を作製した。こ
の素子1は、厚さ430μmのC面サファイア基板2上
に、GaN層3および4をMOCVD法によりエピタキ
シャル成長させて成る。この成長は、III 族元素のGa
の原料として、トリメチルガリウム(TMGa)を用
い、V族元素のN(窒素)の原料として、アンモニア
(NH3 )を用いた。Hereinafter, the present invention will be described in detail with reference to the drawings. First, a semiconductor device 1 having a basic structure of the device of the present invention shown in FIG. This device 1 is formed by epitaxially growing GaN layers 3 and 4 on a C-plane sapphire substrate 2 having a thickness of 430 μm by MOCVD. This growth is based on the group III element Ga
, Trimethylgallium (TMGa) was used as the raw material, and ammonia (NH 3 ) was used as the raw material for the group V element N (nitrogen).
【0024】具体的には、次の方法によって作製した。
まず、C面サファイア基板2上にMOCVD法により成
長温度560℃で、厚さ30nmのGaNバッファ層3
を低温成長させ、再結晶化過程を経て、引き続いて、バ
ッファ層3上に、成長温度1000℃で、厚さ1.5μ
m〜2.5μmのGaN層4を成長させた。この場合、
そのV/III 供給モル比、原料ガスの流速、低温GaN
成長層の再結晶化条件等を変化させることによって、特
性の異なる複数の半導体素子1を作製した。Specifically, it was manufactured by the following method.
First, a 30 nm-thick GaN buffer layer 3 was grown on a C-plane sapphire substrate 2 at a growth temperature of 560 ° C. by MOCVD.
At a low growth temperature of 1000 ° C. and a thickness of 1.5 μm on the buffer layer 3.
A GaN layer 4 of m to 2.5 μm was grown. in this case,
V / III supply molar ratio, flow rate of source gas, low temperature GaN
By changing the conditions for recrystallization of the growth layer, a plurality of semiconductor elements 1 having different characteristics were manufactured.
【0025】図2は、これら複数の半導体素子1の各G
aN層3の格子定数aと格子定数cとのX線回折による
測定結果を示したものである。図2によって、格子定数
a,cは様々の値をとることがわかる。しかしながら、
この測定結果からわかるように、格子定数aとcとの関
係は、負の傾きをもつ直線でフィッティングできる。そ
して、このことは、格子定数が格子の弾性的な変化によ
り変化していることを示している。FIG. 2 shows each G of the plurality of semiconductor elements 1.
3 shows the results of measurement of the lattice constant a and the lattice constant c of the aN layer 3 by X-ray diffraction. FIG. 2 shows that the lattice constants a and c take various values. However,
As can be seen from the measurement results, the relationship between the lattice constants a and c can be fitted by a straight line having a negative slope. This indicates that the lattice constant is changed by the elastic change of the lattice.
【0026】この結果は、次のように解釈することがで
きる。すなわち、GaN層中の歪みの源は、C面サファ
イア基板2とGaN層3との熱膨張係数の違いにあり、
C面サファイア基板2の方がGaN層3より熱膨張係数
が大きいため、GaN層の成長後に成長温度から室温に
降温するとき、GaN層のC面内に2軸性の圧縮歪みが
生じる。図2において、格子定数に分布が生じているの
は、この歪みが、部分的に緩和されること、および、そ
の緩和のされ方が結晶成長条件に依存することを示して
いる。そして、歪みの緩和には格子欠陥の生成を伴うと
考えられるので、格子緩和が起こりにくいほど、結晶品
質が優れていると考えることができる。これについての
確認を行うために、この半導体素子において、光励起に
よる誘導放出光の観測を行い、その閾パワー密度の格子
定数aに対する依存性を測定した。図3は、その結果を
示すもので、この結果から、格子定数aが小さいほど、
言い換えると、残留歪みが大きいほど、閾パワー密度が
低くなることが分かる。すなわち、格子定数aが0.3
185nmで、閾パワー密度を、2.5MW/cm2 と
することができるが、これより更に格子定数aが小さく
なると、閾パワー密度は減少するが、0.3183nm
以下では閾パワー密度は1.0MW/cm2 以下の値に
飽和する傾向を示す。すなわち、最小の値に選定するこ
とができる。This result can be interpreted as follows. That is, the source of the strain in the GaN layer is due to the difference in the thermal expansion coefficient between the C-plane sapphire substrate 2 and the GaN layer 3,
Since the C-plane sapphire substrate 2 has a larger thermal expansion coefficient than the GaN layer 3, when the temperature is decreased from the growth temperature to room temperature after the growth of the GaN layer, biaxial compressive strain is generated in the C plane of the GaN layer. In FIG. 2, the distribution of the lattice constant indicates that the distortion is partially relaxed and that the manner of the relaxation depends on the crystal growth conditions. Since it is considered that the relaxation of strain is accompanied by the generation of lattice defects, it can be considered that the less the lattice relaxation occurs, the better the crystal quality. In order to confirm this, in this semiconductor device, stimulated emission light due to optical excitation was observed, and the dependence of the threshold power density on the lattice constant a was measured. FIG. 3 shows the result, from which the smaller the lattice constant a is,
In other words, it can be seen that the larger the residual distortion, the lower the threshold power density. That is, when the lattice constant a is 0.3
At 185 nm, the threshold power density can be 2.5 MW / cm 2 , but as the lattice constant a further decreases, the threshold power density decreases, but at 0.3183 nm.
Below, the threshold power density tends to saturate to a value of 1.0 MW / cm 2 or less. That is, the minimum value can be selected.
【0027】一方、格子定数aを、0.3183nm以
下とするとき、Alを含むGaNを成膜中に有する場合
において、前述したクラックの発生を回避できた。そし
て、この場合、Alの組成が8原子%以下では、その厚
さを大とする場合においても、クラックのないAlGa
N系の層を得ることができる。これは、GaN層の格子
定数aが、0.3183nm以下とするとき、AlGa
N層が無歪み状態、あるいは圧縮歪がかかることにな
り、AlGaN層にかかる歪みが引っ張り歪でなくなる
ことから、クラックの発生が回避されるものと思われ
る。On the other hand, when the lattice constant a is set to 0.3183 nm or less, the above-mentioned cracks can be avoided when GaN containing Al is formed during film formation. In this case, when the composition of Al is 8 atomic% or less, even if the thickness is large, the crack-free AlGa
An N-based layer can be obtained. This is because when the lattice constant a of the GaN layer is 0.3183 nm or less, AlGa
Since the N layer is in a non-strain state or a compressive strain is applied, and the strain applied to the AlGaN layer is not a tensile strain, it is considered that the generation of cracks is avoided.
【0028】そして、Alの組成が8原子%以下ではそ
の厚さを大にしても、クラックの発生を回避でき、また
Alの組成が8原子%を超える場合においても、その厚
さが比較的薄い場合には、クラックの発生が回避され
る。When the Al composition is 8 atomic% or less, cracks can be avoided even if the thickness is increased, and even when the Al composition exceeds 8 atomic%, the thickness is relatively small. If it is thin, the occurrence of cracks is avoided.
【0029】そこで、本発明においては、GaN層の格
子定数aを、0.3183以下とす。Therefore, in the present invention, the lattice constant a of the GaN layer is set to 0.3183 or less.
【0030】そして、格子定数cについてみると、これ
は、図2における直線11および12の範囲でとなる。
すなわち、格子定数aと、格子定数cとの関係を、
(0.73111−0.66667a)〔nm〕≦c
〔nm〕≦(0.78870−0.84722a)〔n
m〕に選定する。因みに、直線11および12の交点
が、フリースタンディングでのGaNの格子定数であっ
て、a=0.31892nm,c=0.51850nm
となる。As for the lattice constant c, this is within the range of the straight lines 11 and 12 in FIG.
That is, the relationship between the lattice constant a and the lattice constant c is
(0.73111-0.66667a) [nm] ≦ c
[Nm] ≦ (0.78870-0.84722a) [n
m]. Incidentally, the intersection of the straight lines 11 and 12 is the lattice constant of GaN in the free standing, where a = 0.31892 nm and c = 0.518850 nm.
Becomes
【0031】次に、GaNの成膜において、その格子定
数を選定するための具体的成長方法について説明する。
この場合においても、図1でした構成を得た。Next, a specific growth method for selecting a lattice constant in GaN film formation will be described.
Also in this case, the configuration shown in FIG. 1 was obtained.
【0032】〔具体例1〕この場合、例えば横型反応管
を持つ成長装置を用いた。GaN系の成長を行うC面サ
ファイア基板2を、反応管内において、図4に温度プロ
グラミング図を示すように、基板表面を昇温し、まず、
水素ガス雰囲気中で、例えば1050℃でサーマルクリ
ーニングする。次に、基板温度を560℃まで降温し、
例えば厚さ30nm低温GaNバッファ層3を成膜し
た。V族原料としてはNH3 を、 III族元素としてはT
MGaを用いた。そして、TMGaの供給を止めて、成
長を停止した後、1000℃まで昇温し、一定保持時間
(待機時間)を経て後、TMGaの供給を再開し、厚さ
1.5μmのGaN層4の成長を行った。この昇温およ
び待機の際に、GaNバッファ層3の再結晶化が生じ
る。その昇温時間および待機時間は、それぞれ200秒
とした。[Specific Example 1] In this case, for example, a growth apparatus having a horizontal reaction tube was used. A C-plane sapphire substrate 2 on which a GaN-based growth is performed is heated in a reaction tube, as shown in a temperature programming diagram in FIG.
Thermal cleaning is performed, for example, at 1050 ° C. in a hydrogen gas atmosphere. Next, the substrate temperature is decreased to 560 ° C.
For example, a low-temperature GaN buffer layer 3 having a thickness of 30 nm was formed. NH 3 is used as a Group V material, and T is used as a Group III element.
MGa was used. Then, the supply of TMGa was stopped, the growth was stopped, the temperature was raised to 1000 ° C., and after a certain holding time (standby time), the supply of TMGa was restarted, and the 1.5 μm-thick GaN layer 4 was removed. Grow. During this temperature rise and standby, recrystallization of the GaN buffer layer 3 occurs. The heating time and the waiting time were each 200 seconds.
【0033】上述の各GaN層の成長圧力は、700To
rrとし、V族および III族原料の供給モル比(V/ III
供給モル比)を8500〜17000の間で変えて各試
料を作製した。このときのV/ III供給モル比と、格子
定数aおよびcの関係の測定結果を図5に示す。このV
/ III供給モル比は、V族原料のNH3 の供給量を15
SLMに設定して、TMGaの供給量を変更することに
よって変えた。The growth pressure of each of the above GaN layers is 700 To
rr, and the supply molar ratio of group V and group III raw materials (V / III
(Supply molar ratio) was varied between 8500 and 17000 to prepare each sample. FIG. 5 shows measurement results of the relationship between the V / III supply molar ratio and the lattice constants a and c at this time. This V
/ III supply molar ratio, the supply amount of NH 3 as a group V raw material is 15
This was changed by setting the SLM and changing the supply amount of TMGa.
【0034】図5より、V/ III供給モル比が高くなる
につれ、格子定数aは小さくなり、格子定数cは大きく
なることがわかる。これは、V/ III供給モル比が高い
ほど、成長時に、窒素サイトに関連した欠陥が導入され
にくくなり、格子の熱歪みが緩和されにくくなっている
と考えられる。ここで、成長温度において、窒素原子の
飽和蒸気圧が高く、結晶からの窒素原子が脱離しやすい
ことが背景としてある。FIG. 5 shows that as the V / III supply molar ratio increases, the lattice constant a decreases and the lattice constant c increases. This is presumably because, as the V / III supply molar ratio is higher, defects related to nitrogen sites are less likely to be introduced during the growth, and thermal strain of the lattice is less likely to be relaxed. Here, the background is that the nitrogen atom has a high saturated vapor pressure at the growth temperature, and the nitrogen atom is easily desorbed from the crystal.
【0035】このように、V/ III供給モル比を大きく
するほど、つまり、TMGaの供給量を小さくするほ
ど、熱歪みの緩和は起こりにくくなるが、成長速度の低
下を来すことから、実用上、例えば1μm/hourオーダ
ーの成長速度とするには、V/III供給モル比を170
00程度とすることが好ましい。As described above, as the supply molar ratio of V / III is increased, that is, as the supply amount of TMGa is reduced, the relaxation of the thermal strain is less likely to occur, but the growth rate is lowered. In order to achieve a growth rate of, for example, 1 μm / hour, the V / III supply molar ratio is set to 170.
It is preferable to be about 00.
【0036】また、GaNの成長圧力の選定によって、
目的とする格子定数aを得ることができる。次に、この
場合について説明する。Further, by selecting the growth pressure of GaN,
The intended lattice constant a can be obtained. Next, this case will be described.
【0037】〔具体例2〕この例においても、具体例1
と同様のGaNの成長を行った。しかしながら、この場
合、高い成長圧力についても行うことから、高耐圧の反
応管構成、すなわち図6に示すように、高耐圧の外囲管
71内に、例えば高周波コイル73による加熱手段を有
する反応管72が配置されて成る。外囲管71には、圧
力調整手段74を介して圧力調整用のガス、例えばN
2 ,あるいはH2 が供給されるガス導入部75と、圧力
調整手段76が設けられて除害装置にガスの排出がなさ
れるガス排出部77が設けられる。一方、反応管72に
おいても、圧力調整手段78が設けられた、原料ガスお
よびキャリアガスが導入されるガス導入部79が一端に
設けられ、他端が、外囲管71内に開放されたガス導出
部80が設けられた構成を有する。[Specific Example 2] In this example, too, Specific Example 1
GaN was grown in the same manner as described above. However, in this case, since a high growth pressure is also performed, a high pressure-resistant reaction tube configuration, that is, a reaction tube having a heating means by a high-frequency coil 73 in a high pressure-resistant outer tube 71 as shown in FIG. 72 are arranged. A gas for pressure adjustment, for example, N
2 or H 2 is supplied, and a gas discharge unit 77 is provided which is provided with a pressure adjusting means 76 and discharges gas to the abatement apparatus. On the other hand, also in the reaction tube 72, a gas introduction part 79 provided with a pressure adjusting means 78 for introducing a source gas and a carrier gas is provided at one end, and the other end is opened to the inside of the envelope 71. It has a configuration in which a deriving unit 80 is provided.
【0038】そして、反応管72内のサセプタ81上に
C面サファイア基板2を配置し、V/ III供給モル比が
12000となるように、原料ガスの供給を行う。そし
て、このV/ III供給モル比に固定して、成長圧力を2
50Torr〜1216Torrの間で変化させた。この場合の
GaNの成長層の厚さは、1.5μm〜2.5μmとし
た。それぞれのGaN層に関する格子定数aの測定結果
を図7に示す。図7より明らかなように、成長圧力を高
くするほど、格子定数aが小さく、格子定数cは大きく
なっている。このことは、成長圧力が高いほど格子の熱
歪みが緩和されにくくなっていることを意味する。Then, the C-plane sapphire substrate 2 is placed on the susceptor 81 in the reaction tube 72, and the source gas is supplied so that the V / III supply molar ratio becomes 12,000. Then, the growth pressure was set to 2 while fixing the supply molar ratio of V / III.
It varied between 50 Torr and 1216 Torr. In this case, the thickness of the GaN growth layer was 1.5 μm to 2.5 μm. FIG. 7 shows the measurement results of the lattice constant a for each GaN layer. As is clear from FIG. 7, as the growth pressure increases, the lattice constant a decreases and the lattice constant c increases. This means that the higher the growth pressure, the more difficult it is to reduce the thermal strain of the lattice.
【0039】このように、成長圧力を高めることは、結
果的にV族原料が増加していることであるので、具体例
1におけると同様に、微視的には、成長時に窒素サイト
に関連した欠陥が導入されにくくなっていると考えられ
る。As described above, raising the growth pressure means that the group V raw material is increased, and therefore, as in the first embodiment, microscopically, the growth of the nitrogen site related to the nitrogen site occurs during the growth. It is considered that such defects are less likely to be introduced.
【0040】そして、図7から、格子定数aを、0.3
183nm以下とするには、成長圧力は、900Torr以
上とすれば良いことが分かるが、用いる反応管構成に応
じて、すなわち反応管強度に応じて、例えば石英、ステ
ンレス等の反応管を用いるときは、1000Torr〜15
20Torrとすることが望ましい。FIG. 7 shows that the lattice constant a is 0.3
It can be seen that the growth pressure should be 900 Torr or more in order to make it 183 nm or less. However, according to the reaction tube configuration to be used, that is, according to the reaction tube strength, for example, when using a reaction tube of quartz, stainless steel or the like, , 1000 Torr ~ 15
Preferably, the pressure is 20 Torr.
【0041】更に、低温バッファ層の再結晶化条件の選
定によって、目的とする格子定数aを得ることができ
る。次に、この場合について説明する。Further, a desired lattice constant a can be obtained by selecting recrystallization conditions for the low-temperature buffer layer. Next, this case will be described.
【0042】〔具体例3〕この場合、上述の具体例2と
同様の反応管構成を用い、基本的には具体例2と同様の
方法によるものであるが、この例では、成長圧力を、1
216Torrとし、図4における昇温時間を7分間と一定
にし、待機時間を、10秒〜420秒の間で変化させ
た。このときのそれぞれの格子定数aおよびbの測定結
果を、図8に示す。尚、この場合においても、その成長
層の厚さを、1.5μm〜2.5μmとした。図8か
ら、再結晶条件は、待機時間は150秒以上とすれば良
いことがわかるが、待機時間は200秒以上としても格
子定数に差ほどの変動が生じないことから、作業時間の
上から200秒前後が好ましいことがわかる。[Specific Example 3] In this case, a reaction tube configuration similar to that of the above-described specific example 2 was used, and basically the same method as that of the specific example 2 was used. 1
216 Torr, the heating time in FIG. 4 was kept constant at 7 minutes, and the waiting time was changed between 10 seconds and 420 seconds. FIG. 8 shows the measurement results of the respective lattice constants a and b at this time. In this case, also, the thickness of the grown layer was 1.5 μm to 2.5 μm. From FIG. 8, it can be seen that the recrystallization condition may be such that the standby time is set to 150 seconds or more. However, even if the standby time is set to 200 seconds or more, the lattice constant does not fluctuate as much as the difference. It turns out that about 200 seconds are preferable.
【0043】また、成長温度の選定によって、目的とす
る格子定数aを得ることができる。次に、この場合につ
いて説明する。The desired lattice constant a can be obtained by selecting the growth temperature. Next, this case will be described.
【0044】〔具体例4〕この場合、基本的には、具体
例2と同様の方法によったが、この場合、具体例3と同
様に、成長圧力を、1216Torrとし、図4における昇
温時間を7分間と一定にした。しかしながら、この場
合、その待機時間を、180秒間とした。そして、その
成長温度を、1025℃〜1055℃とした。成長層の
厚さは、1.5μm〜2.5μmとした。この場合の、
格子定数aおよびbの測定結果を図9に示す。これによ
れば、成長温度が高いほど、格子の緩和が抑制されるこ
とが読みとれる。[Specific Example 4] In this case, basically the same method as in Specific Example 2 was used. In this case, as in Specific Example 3, the growth pressure was set to 1216 Torr, and the temperature was increased in FIG. The time was kept constant at 7 minutes. However, in this case, the standby time was set to 180 seconds. And the growth temperature was 1025 ° C to 1055 ° C. The thickness of the growth layer was 1.5 μm to 2.5 μm. In this case,
FIG. 9 shows the measurement results of the lattice constants a and b. According to this, it can be seen that the higher the growth temperature, the more the lattice relaxation is suppressed.
【0045】このことは、具体例1に示した格子定数a
のV/ III供給モル比依存性の傾向、具体例2に示した
格子定数aの成長圧力依存性の傾向と整合している。つ
まり、成長温度が高いほど、NH3 の分解効率が高ま
り、実効的なV/ III供給モル比、あるいはV族原料の
供給が高まると考えられるからである。一方、成長温度
を上昇させると、窒素原子の結晶からの離脱過程が起こ
り易くなる。これら2つの傾向から、品質の高い結晶を
得るための、成長温度には上限があると思われ、経験的
には、1100℃前後、すなわち1100℃±100℃
である。This means that the lattice constant a shown in the first embodiment is
Is consistent with the tendency of the dependence of the lattice constant a on the growth pressure as shown in the second embodiment. In other words, it is considered that the higher the growth temperature, the higher the NH 3 decomposition efficiency and the higher the effective V / III supply molar ratio or the supply of the group V raw material. On the other hand, when the growth temperature is increased, a process of detaching nitrogen atoms from the crystal is likely to occur. From these two trends, it seems that there is an upper limit to the growth temperature for obtaining a high-quality crystal, and empirically, it is around 1100 ° C., that is, 1100 ° C. ± 100 ° C.
It is.
【0046】上述したように、本発明においては、図1
の構造を基本構成として、各種半導体装置を構成する。
これら半導体装置において、上述したように、C面サフ
ァイア基板上に成長させたGaN層上に、AlGaN層
などの窒化物系III-V族化合物半導体を積層してヘテロ
構造を作製する場合、下地のGaN層の格子欠陥が、上
層の半導体層に伝播することが考えられることから、下
地GaN層中の歪みがなるべく緩和しないようにするも
のであり、このGaN層の格子定数aを0.3183n
m以下とする。そして、約1000℃±100℃で成長
を行った場合に、室温に降温したときに格子緩和が起き
ない理想的な状態を得ることができる0.3180nm
以上とする。As described above, in the present invention, FIG.
Various semiconductor devices are configured based on the above structure.
In these semiconductor devices, as described above, when a heterostructure is formed by stacking a nitride III-V compound semiconductor such as an AlGaN layer on a GaN layer grown on a C-plane sapphire substrate, Since it is conceivable that the lattice defects of the GaN layer propagate to the upper semiconductor layer, the strain in the underlying GaN layer should be reduced as much as possible, and the lattice constant a of the GaN layer should be 0.3183n.
m or less. When the growth is performed at about 1000 ° C. ± 100 ° C., an ideal state where lattice relaxation does not occur when the temperature is lowered to room temperature can be obtained.
Above.
【0047】次に、本発明半導体装置と、その製造方法
を例示するが、本発明はこれらの例に限られるものでは
ない。Next, the semiconductor device of the present invention and its manufacturing method will be described, but the present invention is not limited to these examples.
【0048】図10は、本発明によるSCH構造による
GaN系半導体レーザの概略断面図を示す。この場合、
C面サファイア基板21上に、MOCVD法により例え
ば560℃程度の成長温度でGaNバッファ層22を低
温成長させた後、引き続いてMOCVD法により、この
GaNバッファ層22上に第2層目のGaNバッファ層
23、n型GaNコンタクト層24、n型AlGaN例
えばAl0.07Ga0.93Nクラッド層25、n型GaN光
導波層26、Ga1-X InX N層とGa1-y Iny N層
(x≠y)とによる多重量子井戸構造の活性層27、p
型GaN光導波層28、p型AlGaN例えばAl0.07
Ga0.93Nクラッド層29、およびp型GaNコンタク
ト層30を順次成長させる。FIG. 10 is a schematic sectional view of a GaN-based semiconductor laser having an SCH structure according to the present invention. in this case,
After the GaN buffer layer 22 is grown on the C-plane sapphire substrate 21 by MOCVD at a growth temperature of, for example, about 560 ° C., the GaN buffer layer 22 is subsequently formed on the GaN buffer layer 22 by MOCVD. Layer 23, n-type GaN contact layer 24, n-type AlGaN, for example, Al 0.07 Ga 0.93 N clad layer 25, n-type GaN optical waveguide layer 26, Ga 1-x In x N layer and Ga 1-y In y N layer (x ≠ y) and the active layer 27 of the multiple quantum well structure, p
-Type GaN optical waveguide layer 28, p-type AlGaN such as Al 0.07
A Ga 0.93 N cladding layer 29 and a p-type GaN contact layer 30 are sequentially grown.
【0049】これら半導体層のうち、Inを含まない第
2層目のGaNバッファ層23、n型GaNコンタクト
層24、n型AlGaNクラッド層25、n型GaN光
導波層26、p型GaN光導波層28、p型AlGaN
クラッド層29、p型GaNコンタクト層30の成長温
度は1000℃程度とする。そして、多重量子井戸構造
の活性層27を構成する、Inを含む層であるGa1-X
InX N層およびGa1-y Iny N層の成長温度は70
0℃〜800℃程度とする。Of these semiconductor layers, the second GaN buffer layer 23 containing no In, the n-type GaN contact layer 24, the n-type AlGaN cladding layer 25, the n-type GaN optical waveguide layer 26, and the p-type GaN optical waveguide Layer 28, p-type AlGaN
The growth temperature of the cladding layer 29 and the p-type GaN contact layer 30 is about 1000 ° C. Then, Ga 1-x, which is a layer containing In, which constitutes the active layer 27 having the multiple quantum well structure.
The growth temperature of the In x N layer and the Ga 1-y In y N layer is 70
The temperature is about 0 ° C to 800 ° C.
【0050】これらの窒化物系III-V族化合物半導体層
を成長させるの原料は、例えばIII族元素であるGaの
原料としてはトリメチルガリウム(TMGa)を用い、
III族元素であるAlの原料としてはトリメチルアルミ
ニウム(TMAl)を用い、III 族元素であるInの原
料としてはトリメチルインジウム(TMI)を用いるこ
とができる。また、V族元素であるNの原料としてはN
H3 を用いことができる。As a raw material for growing these nitride III-V compound semiconductor layers, for example, trimethylgallium (TMGa) is used as a raw material for Ga which is a group III element.
Trimethylaluminum (TMAl) can be used as a raw material of Al which is a group III element, and trimethylindium (TMI) can be used as a raw material of In which is a group III element. Further, as a raw material of N which is a group V element, N
H 3 can be used.
【0051】そして、キャリアガスとしては、例えば、
H2 とN2 との混合ガスを用いる。また、ドーパントに
ついては、n型ドーパントとしては例えばモノシラン
(SiH4 )を、p型ドーパントとしては例えばビスメ
チルシクロペンタジエニルマグネシウムを用いる。ここ
で、GaN層23,24のうち少なくとも、第2層目の
GaNバッファ層23の格子定数aを0.3183nm
以下に形成する。As the carrier gas, for example,
A mixed gas of H 2 and N 2 is used. As the dopant, for example, monosilane (SiH 4 ) is used as the n-type dopant, and bismethylcyclopentadienyl magnesium is used as the p-type dopant. Here, at least the lattice constant a of the second GaN buffer layer 23 of the GaN layers 23 and 24 is 0.3183 nm.
It is formed below.
【0052】この後、p型GaNコンタクト層30上に
所定のストライプ形状のSiO2 パターンを形成した
後、このSiO2 パターンをマスクとして反応性イオン
エッチング(RIE)法によりn型GaNコンタクト層
14の厚さ方向の途中の深さまでエッチングする。次に
SiO2 パターンを除去して、エッチングにより外部に
露呈したn型GaNコンタクト層24上に、金属電極層
をオーミックに被着してn側電極31を形成する。Thereafter, a predetermined stripe-shaped SiO 2 pattern is formed on the p-type GaN contact layer 30, and the n-type GaN contact layer 14 is formed by reactive ion etching (RIE) using the SiO 2 pattern as a mask. Etching is performed to an intermediate depth in the thickness direction. Next, the SiO 2 pattern is removed, and a metal electrode layer is ohmic-coated on the n-type GaN contact layer 24 exposed to the outside by etching to form an n-side electrode 31.
【0053】その後、p型ドーパントの熱活性化を行な
う。この熱活性化の条件は、例えば窒素ガス雰囲気中で
800℃程度とする。Thereafter, thermal activation of the p-type dopant is performed. The conditions for this thermal activation are, for example, about 800 ° C. in a nitrogen gas atmosphere.
【0054】次に、p型GaNコンタクト層30上に金
属電極層をオーミックに被着してp側電極を形成する。
その後、このGaN系半導体層が積層された半導体レー
ザ構造部が形成された基板を、バー状に、最終的に形成
する半導体レーザの共振器長に対応する幅をもって切断
加工して、各切断面によって両共振器端面が形成される
複数のバーを得る。そして、これらバーを、その長手方
向に複数に分断してチップ化し、目的とするSCH構造
のGaN系半導体レーザを多数個同時に得る。Next, a metal electrode layer is applied on the p-type GaN contact layer 30 in an ohmic manner to form a p-side electrode.
Thereafter, the substrate on which the semiconductor laser structure on which the GaN-based semiconductor layer is laminated is formed is cut into a bar shape with a width corresponding to the cavity length of the semiconductor laser to be finally formed. Thus, a plurality of bars forming both resonator end faces are obtained. Then, these bars are divided into a plurality of chips in the longitudinal direction to form chips, and a large number of target GaN-based semiconductor lasers having the SCH structure are obtained at the same time.
【0055】この構成による半導体レーザにおいて、そ
のGaN層のうち少なくとも、第2層目のGaNバッフ
ァ層23の格子定数aが0.3183nm以下で、かつ
格子定数cが、(0.73111−0.66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847
22a)〔nm〕に成長することにより、GaNバッフ
ァ層23中の格子欠陥は少なくなり、そのため、このバ
ッファ層23上に成長される各半導体層にも格子欠陥が
導入されにくくなり、結晶品質が良好となった。これに
よって、良好な発光特性および電気特性を有し、高発光
効率かつ長寿命の、室温パルス発振、室温連続発振のG
aN系半導体レーザを実現することができた。また、こ
の本発明構成によれば、GaN層の格子定数aが、小に
選定されることによって、これの上に成長させる、Al
を含有のn型AlGaNクラッド層25およびp型Al
GaNクラッド層29の格子定数aとの差が縮小される
ことによって、クラッド層25および29に、クラック
が発生するおそれも回避される。それ故、これらのn型
AlGaNクラッド層25およびp型AlGaNクラッ
ド層29のAl組成に上限が緩和され、レーザの設計の
自由度が増大する。In the semiconductor laser having this configuration, at least the lattice constant a of the second GaN buffer layer 23 of the GaN layer is 0.3183 nm or less and the lattice constant c is (0.73111-0. 66667a)
[Nm] ≦ c [nm] ≦ (0.78880-0.847
22a) By growing to [nm], lattice defects in the GaN buffer layer 23 are reduced, so that lattice defects are less likely to be introduced into each semiconductor layer grown on the buffer layer 23, and the crystal quality is reduced. It became good. This makes it possible to obtain a room-temperature pulse oscillation and room-temperature continuous oscillation G having good emission characteristics and electrical characteristics, high luminous efficiency and long life.
An aN-based semiconductor laser was realized. Further, according to the configuration of the present invention, the lattice constant a of the GaN layer is selected to be small, so that the lattice constant a
-Type AlGaN cladding layer 25 containing p and p-type Al
By reducing the difference between the GaN cladding layer 29 and the lattice constant a, the possibility that cracks occur in the cladding layers 25 and 29 is also avoided. Therefore, the upper limits of the Al compositions of the n-type AlGaN cladding layer 25 and the p-type AlGaN cladding layer 29 are relaxed, and the degree of freedom in laser design is increased.
【0056】因みに、 GaN系の半導体レーザーを構
成する場合の、クラッド層は、キャリアの閉じ込めを充
分行うことができるようにする、AlGaNのAlの含
有量は、6原子%〜8原子%を必要とするものであり、
その厚さは、例えば0.5μmという比較的大きな厚さ
を必要とするものであるが、本発明によれば、この場合
いおいても、クラッド層における、クラックの発生を回
避できた。Incidentally, in the case of forming a GaN-based semiconductor laser, the Al content of AlGaN is required to be 6 to 8 atomic% so that the cladding layer can sufficiently confine carriers. And
The thickness requires a relatively large thickness of, for example, 0.5 μm. However, according to the present invention, even in this case, generation of cracks in the clad layer could be avoided.
【0057】また、図10で説明したSCH型半導体レ
ーザにおいて、そのGaNバッファ層23の成膜を省略
し、コンタクト層24を、その格子定数aが0.318
3nm以下で、かつ格子定数cが、(0.73111−
0.66667a)〔nm〕≦c〔nm〕≦(0.78
870−0.84722a)〔nm〕とすることもでき
る。この場合においても、図10で説明した構造と、ほ
ぼ同等の効果が得られた。In the SCH type semiconductor laser described with reference to FIG. 10, the formation of the GaN buffer layer 23 is omitted, and the contact layer 24 has a lattice constant a of 0.318.
3 nm or less and the lattice constant c is (0.73111−
0.66667a) [nm] ≤ c [nm] ≤ (0.78
870-0.84722a) [nm]. Also in this case, an effect almost equivalent to the structure described in FIG. 10 was obtained.
【0058】次に、本発明を、GaN系発光ダイオード
に適用する場合の例を、その概略断面図を示す図11を
参照して、その製造方法と共に説明する。この例におい
ては、C面サファイア基板41上に、MOCVD法によ
り例えば560℃程度の成長温度でGaNバッファ層4
2を低温成長させた後、引き続いてMOCVD法によ
り、このGaNバッファ層42上に、順次第2層目のG
aNバッファ層43、n型GaNコンタクト層44、n
型AlGaN例えばAl0.07Ga0.93Nクラッド層4
5、Ga1-x Inx N層およびGa1-y Iny N層(x
≠y)による多重量子井戸構造の活性層46、p型Al
GaNクラッド層47、およびp型GaNコンタクト層
48を成長させる。Next, an example in which the present invention is applied to a GaN-based light-emitting diode will be described with reference to a schematic sectional view of FIG. In this example, the GaN buffer layer 4 is formed on the C-plane sapphire substrate 41 by MOCVD at a growth temperature of, for example, about 560 ° C.
2 is grown at a low temperature, and subsequently, a second layer of G is sequentially formed on the GaN buffer layer 42 by MOCVD.
aN buffer layer 43, n-type GaN contact layer 44, n
Type AlGaN, for example, Al 0.07 Ga 0.93 N clad layer 4
5. Ga 1-x In x N layer and Ga 1-y In y N layer (x
{Y) active layer 46 of multiple quantum well structure, p-type Al
A GaN cladding layer 47 and a p-type GaN contact layer 48 are grown.
【0059】この場合においても、Inを含まない第2
層目のGaNバッファ層43、n型GaNコンタクト層
44、n型AlGaNクラッド層45、p型AlGaN
例えばAl0.07Ga0.93Nクラッド層47、p型GaN
コンタクト層48の成長温度は、1000℃程度とす
る。そして、Inを含む多重量子井戸構造の活性層46
を構成するGa1-x Inx N層およびGa1-y Iny N
層成長温度は、700℃〜800℃程度とする。Also in this case, the second
GaN buffer layer 43 of the layer, n-type GaN contact layer 44, n-type AlGaN cladding layer 45, p-type AlGaN
For example, Al 0.07 Ga 0.93 N clad layer 47, p-type GaN
The growth temperature of the contact layer 48 is about 1000 ° C. The active layer 46 having a multiple quantum well structure containing In
Ga 1-x In x N layer and Ga 1-y In y N
The layer growth temperature is about 700 ° C to 800 ° C.
【0060】これらの窒化物系III-V族化合物半導体層
の成長層の原料、キャリアガスおよびドーパントとして
は、前述の図10で説明した半導体レーザの場合と同様
のものを用いることができる。用いる。As the raw material, carrier gas and dopant for the growth layer of these nitride-based III-V compound semiconductor layers, the same materials as in the case of the semiconductor laser described with reference to FIG. 10 can be used. Used.
【0061】また、この後、p型GaNコンタクト層4
8上に、ストライプ状のSiO2 パターンを形成した
後、このSiO2 パターンをマスクとしてRIE法によ
りn型GaNコンタクト層44の厚さ方向の途中の深さ
までエッチングを行って、コンタクト層44の一部を外
部に露呈する。その後、SiO2 パターンを除去し、エ
ッチングによって外部に露呈したn型GaNコンタクト
層44上に、金属電極層をオーミックコンタクトしてn
側電極49を形成する。After this, the p-type GaN contact layer 4
After forming a stripe-shaped SiO 2 pattern on the contact layer 8, the n-type GaN contact layer 44 is etched to an intermediate depth in the thickness direction by RIE using the SiO 2 pattern as a mask. Part is exposed to the outside. Thereafter, the SiO 2 pattern is removed, and a metal electrode layer is ohmic-contacted on the n-type GaN contact layer 44 exposed to the outside by etching to form an n-type GaN contact layer.
The side electrode 49 is formed.
【0062】その後、p型ドーパントの熱活性化を行な
う。この熱活性化の条件は、例えば、窒素ガス雰囲気中
で800℃程度とする。Thereafter, thermal activation of the p-type dopant is performed. The conditions for this thermal activation are, for example, about 800 ° C. in a nitrogen gas atmosphere.
【0063】次に、p型GaNコンタクト層48上にp
側電極を形成する。この後、前述したと同様のチップ化
を行って、目的とするGaN系発光ダイオードを得る。Next, p-type GaN contact layer 48 is
Form side electrodes. Thereafter, chip formation similar to that described above is performed to obtain a target GaN-based light emitting diode.
【0064】そして、この場合においても、そのGaN
層のうち、少なくとも、第2層目のGaNバッファ層4
3の格子定数aが0.3183nm以下で、かつ格子定
数cが、(0.73111−0.66667a)〔n
m〕≦c〔nm〕≦(0.78870−0.84722
a)〔nm〕に成長することにより、GaNバッファ層
43中の格子欠陥は少なくなり、そのため、このバッフ
ァ層43上に成長される各半導体層にも格子欠陥が導入
されにくくなり、結晶品質が良好となった。これによっ
て、良好な発光特性および電気特性を有し、高発光効率
かつ長寿命のGaN系半導体ダイオードを得ることがで
きた。Also in this case, the GaN
Of the layers, at least the second GaN buffer layer 4
3 has a lattice constant a of 0.3183 nm or less and a lattice constant c of (0.73111−0.66667a) [n
m] ≦ c [nm] ≦ (0.78880-0.84722)
a) By growing to [nm], lattice defects in the GaN buffer layer 43 are reduced, so that it is difficult for lattice defects to be introduced into each semiconductor layer grown on the buffer layer 43, and the crystal quality is reduced. It became good. As a result, a GaN-based semiconductor diode having good emission characteristics and electrical characteristics, high luminous efficiency and long life was obtained.
【0065】また、この例においても、GaN層の格子
定数aが、小に選定されることによって、Alを含有の
n型AlGaNクラッド層45およびp型AlGaNク
ラッド層47のAl組成に上限が緩和され、発光ダイオ
ードの設計の自由度が増大する。因みに、発光ダイオー
ドにおいて、そのキャリアのオーバーフローを充分防ぐ
効果を奏するAlGaN層は、Alの含有量は6原子%
〜8原子%を必要とするものであるが、上述の本発明構
成によれば、この場合においてもクラックの発生を回避
できた。Also in this example, the upper limit of the Al composition of the n-type AlGaN cladding layer 45 and the p-type AlGaN cladding layer 47 containing Al is relaxed by selecting the lattice constant a of the GaN layer to be small. This increases the degree of freedom in designing the light emitting diode. By the way, in the light emitting diode, the AlGaN layer having the effect of sufficiently preventing the overflow of the carrier has an Al content of 6 atomic%.
However, according to the above-described configuration of the present invention, it was possible to avoid the occurrence of cracks in this case as well.
【0066】また、この図11で示したGaN系発光ダ
イオードにおいて、そのGaNバッファ層42を成長さ
せた後、GaNバッファ層43を成長させることなく、
GaNバッファ層42上に、直接、n型GaNコンタク
ト層44およびその上層の窒化物系III-V族化合物半導
体層を成長させる構成とすることもできる。この場合、
GaNコンタクト層44において、格子定数aが0.3
183nm以下で、かつ格子定数cが、(0.7311
1−0.66667a)〔nm〕≦c〔nm〕≦(0.
78870−0.84722a)〔nm〕に成長するこ
とにより、図11で説明した発光ダイオードと、同等の
効果を奏することができた。In the GaN-based light emitting diode shown in FIG. 11, after growing the GaN buffer layer 42, without growing the GaN buffer layer 43,
On the GaN buffer layer 42, an n-type GaN contact layer 44 and a nitride-based group III-V compound semiconductor layer thereon may be directly grown. in this case,
In the GaN contact layer 44, the lattice constant a is 0.3
183 nm or less and the lattice constant c is (0.7311
1-0.6666a) [nm] ≦ c [nm] ≦ (0.
78870-0.84722a) [nm], an effect equivalent to that of the light emitting diode described with reference to FIG. 11 could be obtained.
【0067】また、本発明は、発光半導体装置に限ら
ず、GaN系の例えばショットキー接合型のFET、い
わゆるMES−FETに適用することもできる。図12
は、この場合の一例の概略断面図で、図12を参照して
その製造方法と共に説明する。The present invention is not limited to a light emitting semiconductor device, but can be applied to a GaN-based FET, for example, a Schottky junction type FET, so-called MES-FET. FIG.
Is a schematic cross-sectional view of an example in this case, which will be described with reference to FIG.
【0068】この例においても、C面サファアイア基板
51上に、例えばMOCVD法により例えば560℃程
度の成長温度でGaNバッファ層52をエピタキシャル
成長し、この上にn型GaNチャネル層53をエピタキ
シャル成長する。Also in this example, a GaN buffer layer 52 is epitaxially grown on a C-plane sapphire substrate 51 at a growth temperature of, for example, about 560 ° C. by MOCVD, and an n-type GaN channel layer 53 is epitaxially grown thereon.
【0069】このn型GaNチャネル層53は、格子定
数aが0.3183nm以下で、かつ格子定数cが、
(0.73111−0.66667a)〔nm〕≦c
〔nm〕≦(0.78870−0.84722a)〔n
m〕に成長する。この場合における窒化物系III-V族化
合物半導体層の成長の原料、キリャアガスおよびn型ド
ーパントは、図10の例で説明したと同様のものを用い
得る。The n-type GaN channel layer 53 has a lattice constant a of 0.3183 nm or less and a lattice constant c of
(0.73111-0.66667a) [nm] ≦ c
[Nm] ≦ (0.78870-0.84722a) [n
m]. In this case, the same raw materials, carrier gas, and n-type dopant as those described in the example of FIG. 10 can be used for the growth of the nitride-based III-V compound semiconductor layer.
【0070】そして、n型チャネル層53上に、例えば
Ti/Alからなるソース電極54およびドレイン電極
55をオーミックに被着形成し、例えばTi/Wからな
るゲート電極56を形成する。このようにして、目的と
するGaN系のMES−FETを得る。Then, a source electrode 54 and a drain electrode 55 made of, for example, Ti / Al are formed on the n-type channel layer 53 in an ohmic manner, and a gate electrode 56 made of, for example, Ti / W is formed. Thus, a desired GaN-based MES-FET is obtained.
【0071】この例においても、n型GaNチャネル層
53の結晶品質を良好にすることができることから、相
互コンダクタンスが高く、遮断周波数が高く、低雑音、
低オン抵抗のGaN系のMES−FETを実現すること
ができる。Also in this example, since the crystal quality of the n-type GaN channel layer 53 can be improved, the mutual conductance is high, the cutoff frequency is high, the noise is low,
A GaN-based MES-FET with low on-resistance can be realized.
【0072】次に、本発明をGaN系高電子移動度トラ
ンジスタ(HEMT)に適用する場合を、図13の概略
断面図を参照して説明する。この場合、C面サファイア
基板61上に例えばMOCVD法により例えば560℃
程度の温度でGaNバッファ層62を低温成長させた
後、続いてMOCVD法により例えば1000℃程度の
成長温度でこのGaNバッファ層62上にアンドープG
aNチャネル層63およびn型AlGaN例えばAl
0.15Ga0.85N電子供給層64を順次成長させる。Next, the case where the present invention is applied to a GaN-based high electron mobility transistor (HEMT) will be described with reference to a schematic sectional view of FIG. In this case, for example, at 560 ° C. on the C-plane sapphire substrate 61 by MOCVD, for example.
After the GaN buffer layer 62 is grown at a low temperature at about the same temperature, the undoped G layer is grown on the GaN buffer layer 62 at a growth temperature of, for example, about 1000 ° C. by MOCVD.
aN channel layer 63 and n-type AlGaN such as Al
A 0.15 Ga 0.85 N electron supply layer 64 is sequentially grown.
【0073】このn型GaNチャネル層63の成長は、
前述した格子定数aが、0.3183nm以下で、かつ
格子定数cが、(0.73111−0.66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847
22a)〔nm〕に成長する。これらの窒化物系III-V
族化合物半導体層の成長の際の原料、キャリアガスおよ
びn型ドーパントは、図10で説明した例と同様のもの
を用い得る。The growth of the n-type GaN channel layer 63 is as follows.
The lattice constant a is 0.3183 nm or less and the lattice constant c is (0.73111−0.66667a).
[Nm] ≦ c [nm] ≦ (0.78880-0.847
22a) Growing to [nm]. These nitride III-V
As the raw material, carrier gas, and n-type dopant for growing the group III compound semiconductor layer, the same materials as in the example described with reference to FIG. 10 can be used.
【0074】次に、n型AlGaN電子供給層64上
に、例えばTi/Alからなるソース電極65およびド
レイン電極66を形成し、また、例えばTi/Wからな
るゲート電極67を形成する。このようにして目的とす
るGaN系HEMTを得る。Next, a source electrode 65 and a drain electrode 66 made of, for example, Ti / Al are formed on the n-type AlGaN electron supply layer 64, and a gate electrode 67 made of, for example, Ti / W is formed. Thus, a desired GaN-based HEMT is obtained.
【0075】このHEMTは、アンドープGaNチャネ
ル層63およびn型AlGaN電子供給層64の結晶品
質を良好にすることができ、したがって、相互コンダク
タンスが高く、遮断周波数が高く、低雑音、低オン抵抗
のGaN系HEMTを実現することができた。The HEMT can improve the crystal quality of the undoped GaN channel layer 63 and the n-type AlGaN electron supply layer 64. Therefore, the HEMT has high transconductance, high cutoff frequency, low noise, and low on-resistance. A GaN-based HEMT was realized.
【0076】また、HEMT等における電子供給層とし
てのAlGaNにおいては、AlGaN/GaNヘテロ
界面において、伝導帯について充分大きなエネルギー差
を持たせるために、Alの含有量を10%以上とするこ
とが必要であるが、この場合、その厚さは、100nm
程度に薄い膜厚とされるものであって、この場合におい
ても、本発明構成によれば、これらAlを含むGaN層
におけるクラックの発生を回避できた。In AlGaN as an electron supply layer in HEMT or the like, the Al content must be 10% or more in order to have a sufficiently large energy difference in the conduction band at the AlGaN / GaN hetero interface. In this case, the thickness is 100 nm
In this case, according to the configuration of the present invention, generation of cracks in the Al-containing GaN layer could be avoided.
【0077】尚、上述した各例では、主にC面サファイ
ア基板を用いた場合であるが、例えばA面サファイア基
板、N面サファイア基板、S面サファイア基板、更に、
R面サファイア基板、M面サファイア基板を用いても、
成長層のC軸が基板に垂直になることからほぼ同様の結
果が得られる。In each of the above-described examples, a case where a C-plane sapphire substrate is mainly used, for example, an A-plane sapphire substrate, an N-plane sapphire substrate, an S-plane sapphire substrate, and
Even if an R-plane sapphire substrate or an M-plane sapphire substrate is used,
Almost the same results can be obtained because the C axis of the growth layer is perpendicular to the substrate.
【0078】また、上述した各例で例示した、具体的数
値、構造、材料、プロセス、エッチングガス等を、本発
明の構成、すなわち本発明の技術的思想内において、変
形変更を行うことができる。例えば、上述の各例に於け
る成長温度1000℃は、1000℃±100°Cの範
囲で変更できる。また、例えば、上述の半導体レーザに
おいては、SCH構造を有する半導体レーザにこの発明
を適用した場合について説明したが、DH構造(Double
Heterostructure)を有する半導体レーザ等に適用する
ことも可能である。The specific numerical values, structures, materials, processes, etching gases and the like exemplified in the above-described examples can be modified and changed within the structure of the present invention, that is, within the technical concept of the present invention. . For example, the growth temperature of 1000 ° C. in each of the above examples can be changed within the range of 1000 ° C. ± 100 ° C. Further, for example, in the above-described semiconductor laser, a case has been described in which the present invention is applied to a semiconductor laser having an SCH structure.
It is also possible to apply the present invention to a semiconductor laser having a heterostructure.
【0079】また、上述した例では、本発明を、半導体
レーザ、半導体ダイオード、FET、HEMTに適用し
た場合であるが、これら半導体装置に限られず、種々の
窒化物系III−V族化合物半導体装置に適用できるも
のである。In the above-described example, the present invention is applied to a semiconductor laser, a semiconductor diode, an FET, and a HEMT. However, the present invention is not limited to these semiconductor devices, and various nitride-based III-V compound semiconductor devices may be used. It can be applied to
【0080】[0080]
【発明の効果】上述したように、本発明によれば、サフ
ァイア基板上にGaN層を含む成長を行なう際、少なく
とも1つのGaN層の格子定数を特定したことによっ
て、GaN層を含む各層の結晶を良好なものとすること
ができる。その結果、特性が良好な、信頼性の高い、ま
た長寿命化が図られた室温パルス発振、室温連続発振の
半導体レーザー等の半導体発光素子や電子走行素子を製
造することができる。As described above, according to the present invention, when performing growth including a GaN layer on a sapphire substrate, the crystal constant of each layer including the GaN layer is determined by specifying the lattice constant of at least one GaN layer. Can be improved. As a result, it is possible to manufacture a semiconductor light emitting device such as a semiconductor laser of room temperature pulse oscillation and room temperature continuous oscillation, which has good characteristics, high reliability and long life, and an electron transit device.
【0081】更に、AlGaN層を含む層を成膜する場
合においても、このAlGaN層におけるクラックの発
生を抑制できることから、このAlGaN層におけるA
l組成の上限が緩和され、これにより、素子設計の自由
度が高められるなど、本発明装置、およびその製造方法
は、工業的に大きな利益を有する。Further, even when a layer including an AlGaN layer is formed, the generation of cracks in the AlGaN layer can be suppressed, and thus the AGaN layer in the AlGaN layer can be formed.
The device of the present invention and the method of manufacturing the device have great industrial advantages, such as the upper limit of the l composition is relaxed, thereby increasing the degree of freedom in element design.
【図1】本発明装置の基本構造を示す概略断面図であ
る。FIG. 1 is a schematic sectional view showing a basic structure of a device of the present invention.
【図2】C面サファイア基板上に成長させたGaN層の
格子定数a,cの測定結果を示す図である。FIG. 2 is a diagram showing measurement results of lattice constants a and c of a GaN layer grown on a C-plane sapphire substrate.
【図3】本発明の説明に供するGaNの格子定数aと閾
パワー密度の関係を示す図である。FIG. 3 is a diagram illustrating a relationship between a lattice constant a of GaN and a threshold power density for explanation of the present invention.
【図4】本発明の説明に供する温度プログラミング図で
ある。FIG. 4 is a temperature programming diagram for explaining the present invention.
【図5】本発明の説明に供するGaNの格子定数a,c
のと、その成長時のV族原料とIII族原料のモル比との
関係の測定結果を示す図である。FIG. 5 shows lattice constants a and c of GaN for explanation of the present invention.
FIG. 4 is a diagram showing measurement results of a relationship between a group V source material and a group III source material at the time of growth.
【図6】本発明で用いる成長装置の一例の概略断面図で
ある。FIG. 6 is a schematic sectional view of an example of a growth apparatus used in the present invention.
【図7】本発明の説明に供するGaNの成長圧力と、格
子定数a,cとの関係を示す図である。FIG. 7 is a diagram showing the relationship between the growth pressure of GaN and the lattice constants a and c for explaining the present invention.
【図8】本発明の説明に供するGaNの成長時の昇温後
の待機時間と、GaNの格子定数a,cとの関係を示す
図である。FIG. 8 is a diagram illustrating a relationship between a standby time after a temperature rise during growth of GaN and lattice constants a and c of GaN for explanation of the present invention.
【図9】本発明の説明に供するGaNの成長温度と、G
aNの格子定数a,cとの関係を示す図である。FIG. 9 shows the growth temperature of GaN and G
FIG. 4 is a diagram showing a relationship between aN and lattice constants a and c.
【図10】本発明によるGaN系レーザの一例の概略断
面図である。FIG. 10 is a schematic sectional view of an example of a GaN-based laser according to the present invention.
【図11】本発明によるGaN系発光ダイオードの一例
の概略断面図である。FIG. 11 is a schematic sectional view of an example of a GaN-based light emitting diode according to the present invention.
【図12】本発明によるGaN系MESFETの一例の
概略断面図である。FIG. 12 is a schematic sectional view of an example of a GaN-based MESFET according to the present invention.
【図13】本発明によるGaN系HEMTの一例の概略
断面図である。FIG. 13 is a schematic sectional view of an example of a GaN-based HEMT according to the present invention.
1・・・半導体素子、2,21,41,51,61,・
・・サファイア基板、3,22,23,42,43,5
2,62・・・バッファ層、4・・・GaN層、24,
30,44,48・・・コンタクト層、25,29,4
5,47,・・・クラッド層、27,46・・・活性
層、26,28・・・光導波層、53,63・・・チャ
ネル層、64・・・電子供給層、31,49・・・n側
電極、32,50・・・p側電極、54,65・・・ソ
ース電極、55,66・・・ドレイン電極、56,67
・・・ゲート電極、71・・・外囲管、72・・・反応
管、73・・・高周波コイル、74,76,78・・・
圧力調整手段、75・・・ガス導入部、77・・・ガス
排出部、79・・・ガス導入部、80・・・ガス導出
部、81・・・サセプタ1,... Semiconductor elements, 2, 21, 41, 51, 61,.
..Sapphire substrates, 3, 22, 23, 42, 43, and 5
2, 62 ... buffer layer, 4 ... GaN layer, 24,
30, 44, 48 ... contact layer, 25, 29, 4
5, 47 ... clad layer, 27, 46 ... active layer, 26, 28 ... optical waveguide layer, 53, 63 ... channel layer, 64 ... electron supply layer, 31, 49 ..N-side electrode, 32,50... P-side electrode, 54,65... Source electrode, 55,66... Drain electrode, 56,67
... gate electrode, 71 ... surrounding tube, 72 ... reaction tube, 73 ... high frequency coil, 74, 76, 78 ...
Pressure adjusting means, 75: gas inlet, 77: gas outlet, 79: gas inlet, 80: gas outlet, 81: susceptor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 茂樹 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F045 AA04 AB14 AB17 AC08 AC12 AC18 AD09 AD11 AD12 AD13 AD14 AD15 AE30 AF09 AF13 BB07 BB12 CA07 CA12 DA53 DA55 DA61 EB15 EE12 HA16 5F052 AA18 CA01 DA04 DB01 EA11 HA08 JA10 KA02 5F072 AB13 AK04 JJ03 RR05 5F073 AA74 CA07 CB01 CB07 DA05 DA25 EA28 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Shigeki Hashimoto 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo F-term in Sony Corporation (reference) 5F045 AA04 AB14 AB17 AC08 AC12 AC18 AD09 AD11 AD12 AD13 AD14 AD15 AE30 AF09 AF13 BB07 BB12 CA07 CA12 DA53 DA55 DA61 EB15 EE12 HA16 5F052 AA18 CA01 DA04 DB01 EA11 HA08 JA10 KA02 5F072 AB13 AK04 JJ03 RR05 5F073 AA74 CA07 CB01 CB07 DA05 DA25 EA28
Claims (10)
層を含むエピタキシャル成長半導体層が形成されてなる
窒化物系III-V族化合物半導体装置であって、 上記GaN層の格子定数aが、0.3183nm以下に
形成されて成ることを特徴とする窒化物系III-V族化合
物半導体装置。At least GaN is provided on a sapphire substrate.
A nitride-based III-V compound semiconductor device comprising an epitaxially grown semiconductor layer including a layer, wherein the lattice constant a of the GaN layer is formed to be 0.3183 nm or less. III-V compound semiconductor devices.
80nm〜0.3183nmの範囲内に形成されて成る
ことを特徴とする請求項1に記載の窒化物系III-V族化
合物半導体装置。2. The GaN layer has a lattice constant a of 0.31
2. The nitride III-V compound semiconductor device according to claim 1, wherein the nitride III-V compound semiconductor device is formed within a range of 80 nm to 0.3183 nm.
基板であることを特徴とする請求項1に記載の窒化物系
III-V族化合物半導体装置。3. The nitride-based sapphire substrate according to claim 1, wherein said sapphire substrate is a C-plane sapphire substrate.
III-V compound semiconductor devices.
になるように成長する面方位をもつサファイア基板で、
該サファイア基板面に、GaN層を、上記基板面に沿う
方向の格子定数aと、上記基板面に直交する方向の格子
定数cとが、(0.73111−0.66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847
22a)〔nm〕の関係をもって形成されたことを特徴
とする請求項1に記載の窒化物系III-V族化合物半導体
装置。4. A sapphire substrate having a plane orientation that grows so that a C axis of a growth layer is perpendicular to a sapphire substrate surface.
A GaN layer is formed on the sapphire substrate surface by a lattice constant a in a direction along the substrate surface and a lattice constant c in a direction perpendicular to the substrate surface, (0.73111-0.66667a).
[Nm] ≦ c [nm] ≦ (0.78880-0.847
22. The nitride-based III-V compound semiconductor device according to claim 1, wherein 22a) [nm] is formed.
基板で、該C面サファイア基板面に、GaN層を、上記
基板面に沿う方向の格子定数aと、上記基板面に直交す
る方向の格子定数cとが、(0.73111−0.66
667a)〔nm〕≦c〔nm〕≦(0.78870−
0.84722a)〔nm〕の関係をもって形成された
ことを特徴とする請求項1に記載の窒化物系III-V族化
合物半導体装置。5. The sapphire substrate is a C-plane sapphire substrate, a GaN layer is provided on the C-plane sapphire substrate surface, and a lattice constant a in a direction along the substrate surface and a lattice constant in a direction perpendicular to the substrate surface. c is (0.73111−0.66)
667a) [nm] ≦ c [nm] ≦ (0.78870−
2. The nitride-based III-V compound semiconductor device according to claim 1, wherein the nitride-based III-V compound semiconductor device is formed with a relationship of 0.84722a) [nm].
0℃の成長温度で、GaN層を、有機金属化学気相成長
法によって格子定数aを0.3183nm以下にエピタ
キシャル成長して、少なくともGaN層を含むエピタキ
シャル成長半導体層が形成されてなる窒化物系III-V族
化合物半導体装置を作製することを特徴とする窒化物系
III-V族化合物半導体装置の製造方法。6. A temperature of 1000 ° C. ± 10 on a sapphire substrate.
At a growth temperature of 0 ° C., a GaN layer is epitaxially grown to a lattice constant a of 0.3183 nm or less by a metal organic chemical vapor deposition method to form a nitride III- layer formed by forming an epitaxially grown semiconductor layer including at least a GaN layer. Manufacture of a group V compound semiconductor device characterized by the fact that
III-V compound semiconductor device manufacturing method.
80nm〜0.3183nmの範囲内に形成することを
特徴とする請求項6に記載の窒化物系III-V族化合物半
導体装置。7. The GaN layer has a lattice constant a of 0.31
7. The nitride-based III-V compound semiconductor device according to claim 6, wherein the nitride-based III-V compound semiconductor device is formed within a range of 80 nm to 0.3183 nm.
イア基板を用いたことを特徴とする請求項6に記載の窒
化物系III-V族化合物半導体装置の製造方法。8. The method for manufacturing a nitride III-V compound semiconductor device according to claim 6, wherein a C-plane sapphire substrate is used as said sapphire substrate.
るように成長する面方位をもつサファイア基板で、該サ
ファイア基板面に、上記GaN層を、上記基板面に沿う
方向の格子定数aと、上記基板面に直交する方向の格子
定数cとの関係が、(0.73111−0.66667
a)〔nm〕≦c〔nm〕≦(0.78870−0.8
4722a)〔nm〕に選定することを特徴とする請求
項6に記載の窒化物系III-V族化合物半導体装置の製造
方法。9. A sapphire substrate having a plane orientation in which a C axis of a growth layer grows perpendicular to a sapphire plane, wherein the GaN layer is provided on the sapphire substrate surface with a lattice constant a in a direction along the substrate surface. And the lattice constant c in the direction orthogonal to the substrate surface is (0.73111−0.66667).
a) [nm] ≦ c [nm] ≦ (0.78870-0.8
The method of manufacturing a nitride III-V compound semiconductor device according to claim 6, wherein 4722a) [nm] is selected.
ア基板で、該C面サファイア基板面に、上記GaN層
を、上記基板面に沿う方向の格子定数aと、上記基板面
に直交する方向の格子定数cとの関係が、(0.731
11−0.66667a)〔nm〕≦c〔nm〕≦
(0.78870−0.84722a)〔nm〕に選定
することを特徴とする請求項6に記載の窒化物系III-V
族化合物半導体装置の製造方法。10. The sapphire substrate is a C-plane sapphire substrate, and the GaN layer is provided on the C-plane sapphire substrate surface with a lattice constant a in a direction along the substrate surface and a lattice constant in a direction perpendicular to the substrate surface. The relationship with the constant c is (0.731
11-0.6666a) [nm] ≦ c [nm] ≦
7. The nitride III-V according to claim 6, wherein (0.78870-0.84722a) [nm] is selected.
Method for manufacturing group III compound semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10248709A JP2000082671A (en) | 1998-06-26 | 1998-09-02 | Nitride based iii-v compound semiconductor device and its manufacture |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18080198 | 1998-06-26 | ||
JP10-180801 | 1998-06-26 | ||
JP10248709A JP2000082671A (en) | 1998-06-26 | 1998-09-02 | Nitride based iii-v compound semiconductor device and its manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000082671A true JP2000082671A (en) | 2000-03-21 |
JP2000082671A5 JP2000082671A5 (en) | 2005-10-13 |
Family
ID=26500194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10248709A Pending JP2000082671A (en) | 1998-06-26 | 1998-09-02 | Nitride based iii-v compound semiconductor device and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000082671A (en) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441391B1 (en) | 2000-09-01 | 2002-08-27 | Nec Corporation | Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate |
JP2002270618A (en) * | 2001-03-06 | 2002-09-20 | Furukawa Electric Co Ltd:The | GaN-BASED FIELD EFFECT TRANSISTOR |
WO2002078067A1 (en) * | 2001-03-23 | 2002-10-03 | Yasuhiko Arakawa | Method for growing crystal of gallium nitride compound semiconductor and electronic device having gallium nitride compound semiconductor |
WO2003063215A1 (en) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device manufacturing method |
JP2004502298A (en) * | 2000-06-28 | 2004-01-22 | アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド | Method for improving epitaxy quality (surface irregularities and defect density) of aluminum nitride, indium, gallium ((Al, In, Ga) N) freestanding substrates for optoelectronic devices and electronic devices |
JP2004327882A (en) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | Epitaxial substrate, semiconductor device, and high electron-mobility transistor |
JP2006186257A (en) * | 2004-12-28 | 2006-07-13 | Sony Corp | Manufacturing method of semiconductor light emitting element, integrated semiconductor light emitting device, apparatus for displaying image, and lighting device |
JP2006344930A (en) * | 2005-04-07 | 2006-12-21 | Showa Denko Kk | Manufacturing method of group iii nitride semiconductor device |
JP2007290960A (en) * | 2006-04-25 | 2007-11-08 | Samsung Electro Mech Co Ltd | METHOD OF MANUFACTURING NON-POLAR m-PLANE NITRIDE SEMICONDUCTOR |
JP2012142629A (en) * | 2005-06-10 | 2012-07-26 | Cree Inc | Group iii nitride epitaxial layer on silicon carbide substrate |
JP2013123046A (en) * | 2012-11-19 | 2013-06-20 | Toshiba Corp | Method of manufacturing semiconductor light-emitting element |
JP2013153189A (en) * | 2004-05-11 | 2013-08-08 | Cree Inc | Wide-bandgap transistors with multiple field plates |
US8933486B2 (en) | 2006-11-13 | 2015-01-13 | Cree, Inc. | GaN based HEMTs with buried field plates |
US9397173B2 (en) | 2003-09-09 | 2016-07-19 | Cree, Inc. | Wide bandgap transistor devices with field plates |
US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
US10109713B2 (en) | 2003-09-09 | 2018-10-23 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
US11791385B2 (en) | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
-
1998
- 1998-09-02 JP JP10248709A patent/JP2000082671A/en active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004502298A (en) * | 2000-06-28 | 2004-01-22 | アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド | Method for improving epitaxy quality (surface irregularities and defect density) of aluminum nitride, indium, gallium ((Al, In, Ga) N) freestanding substrates for optoelectronic devices and electronic devices |
US6441391B1 (en) | 2000-09-01 | 2002-08-27 | Nec Corporation | Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate |
JP2002270618A (en) * | 2001-03-06 | 2002-09-20 | Furukawa Electric Co Ltd:The | GaN-BASED FIELD EFFECT TRANSISTOR |
WO2002078067A1 (en) * | 2001-03-23 | 2002-10-03 | Yasuhiko Arakawa | Method for growing crystal of gallium nitride compound semiconductor and electronic device having gallium nitride compound semiconductor |
WO2003063215A1 (en) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device manufacturing method |
US6764871B2 (en) | 2002-01-21 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a nitride semiconductor device |
JP2004327882A (en) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | Epitaxial substrate, semiconductor device, and high electron-mobility transistor |
US9397173B2 (en) | 2003-09-09 | 2016-07-19 | Cree, Inc. | Wide bandgap transistor devices with field plates |
US10109713B2 (en) | 2003-09-09 | 2018-10-23 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
JP2013153189A (en) * | 2004-05-11 | 2013-08-08 | Cree Inc | Wide-bandgap transistors with multiple field plates |
US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
JP4548117B2 (en) * | 2004-12-28 | 2010-09-22 | ソニー株式会社 | Semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device manufacturing method, image display device manufacturing method, and lighting device manufacturing method |
JP2006186257A (en) * | 2004-12-28 | 2006-07-13 | Sony Corp | Manufacturing method of semiconductor light emitting element, integrated semiconductor light emitting device, apparatus for displaying image, and lighting device |
US11791385B2 (en) | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
JP2006344930A (en) * | 2005-04-07 | 2006-12-21 | Showa Denko Kk | Manufacturing method of group iii nitride semiconductor device |
JP2012142629A (en) * | 2005-06-10 | 2012-07-26 | Cree Inc | Group iii nitride epitaxial layer on silicon carbide substrate |
JP2007290960A (en) * | 2006-04-25 | 2007-11-08 | Samsung Electro Mech Co Ltd | METHOD OF MANUFACTURING NON-POLAR m-PLANE NITRIDE SEMICONDUCTOR |
US8933486B2 (en) | 2006-11-13 | 2015-01-13 | Cree, Inc. | GaN based HEMTs with buried field plates |
JP2013123046A (en) * | 2012-11-19 | 2013-06-20 | Toshiba Corp | Method of manufacturing semiconductor light-emitting element |
US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000082671A (en) | Nitride based iii-v compound semiconductor device and its manufacture | |
US7760785B2 (en) | Group-III nitride semiconductor device | |
JP4743214B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3866540B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP3470623B2 (en) | Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device | |
JP3139445B2 (en) | GaN-based semiconductor growth method and GaN-based semiconductor film | |
EP2336397A2 (en) | Non-polar (Al,B,In,Ga)N-based device with a reduced dislocation density and method for its manufacture | |
JP2003229645A (en) | Quantum well structure, semiconductor element employing it and its fabricating method | |
EP2086003A2 (en) | Method of growing group III-V compound semiconductor, and method of manufacturing light-emitting device and electronic device | |
US7462505B2 (en) | Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound | |
JP4734786B2 (en) | Gallium nitride compound semiconductor substrate and manufacturing method thereof | |
JPH11243253A (en) | Growth of nitride-based iii-v compound semiconductor, manufacture of semiconductor device, substrate for growth of nitride-based iii-v compound semiconductor, manufacture of the substrate for growth of nitride-based iii-v compound semiconductor | |
JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
JP2002145700A (en) | Sapphire substrate, semiconductor device, electronic part and crystal growing method | |
JP2001267691A (en) | Semiconductor element and manufacturing method | |
JP2000164510A (en) | Iii-v nitride compound semiconductor substrate and manufacture of the same, and semiconductor device and manufacture of the same | |
JP2003178976A (en) | Semiconductor device, and method for manufacturing it | |
JP2003273469A (en) | Nitride gallium-based semiconductor element and method of manufacturing the same | |
JP2008135768A (en) | Growing method of nitride-based group iii-v compound semiconductor layer and manufacturing method of semiconductor device | |
JP2008098224A (en) | Film forming method of group iii nitride compound semiconductor laminate structure | |
JP3900196B2 (en) | Group III nitride semiconductor optical device | |
JPH11204885A (en) | Growing method of nitride iii-v group compound semiconductor layer and manufacture of semiconductor layer | |
JP2008098245A (en) | Film forming method of group iii nitride compound semiconductor laminate structure | |
JP2002151415A (en) | Nitride-family semiconductor element, substrate therefor and method of manufacturing the same | |
JPH1075018A (en) | Manufacture of semiconductor and semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |